JP2003098959A

JP2003098959A - 暗号処理装置

Info

Publication number: JP2003098959A
Application number: JP2001290121A
Authority: JP
Inventors: Hideo Shimizu; 秀夫清水; Masahiko Motoyama; 雅彦本山
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2001-09-21
Filing date: 2001-09-21
Publication date: 2003-04-04
Also published as: US20030059044A1

Abstract

(57)【要約】【課題】多入力セレクタを用いないＳＰＮ型の暗号処
理装置を提供すること。【解決手段】データをブロック分割して保持する第１
〜第４のレジスタ１１と、第１のレジスタに保持されて
いる初期値データのブロックを所定の鍵情報に基づいて
非線形変換して出力する非線形変換回路１４と、第２〜
第ｎのレジスタ及び非線形変換回路１４から出力される
非線形変換データを線形変換して出力する線形変換回路
１３と、制御信号によって第１の状態にされた場合に、
第２〜第ｎのレジスタ及び非線形変換回路１４の出力端
を第１〜第ｎ−１のレジスタへそれぞれ接続し、所定の
制御信号によって第２の状態にされた場合に、線形変換
回路３１の第１〜第ｎの出力端を第１〜第ｎのレジスタ
の入力端へそれぞれ接続する第１〜第ｎの２入力セレク
タ１２とを備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＳＰＮ構造を有す
る暗号処理装置に関する。

【０００２】

【従来の技術】ブロック暗号としては、従来ＤＥＳなど
のＦｅｉｓｔｅｌ型構造をもつアルゴリズムが用いられ
ていたが、近年Ｒｉｊｎｄａｅｌ（例えば、“ｈｔｔ
ｐ：／／ｗｗｗ．ｎｉｓｔ．ｇｏｖ／ａｅｓ／”にて取
得可能に開示されている文書に説明が詳しい）やＨｉｅ
ｒｏｃｒｙｐｔ（例えば、“「ブロック Hierocrypt-３
およびHierocrypt-L1に対する強度／性能評価」、
（社）電子情報通信学会、信学技報、ISEC2000-71(2000
-09)”に説明が詳しい）のようなＳＰＮ型構造をもつア
ルゴリズムが使用されるようになってきている。

【０００３】ブロック暗号は、携帯電話やＰＤＡのよう
な小型情報機器にも搭載されるようになってきており重
要性が増している。小型機器ではバッテリーの制限が大
きいためＣＰＵは低クロックになっており、暗号処理を
ソフトウェアで高速に行うことは困難である。そこで消
費電力の少ない小型の暗号処理ハードウェアへの要求は
高まっている。

【０００４】従来のハードウェアでの小型化手法として
は、ブロック暗号がラウンド関数の繰り返し構造である
ため、ラウンド関数を一つだけ実装し、繰り返し使用す
るという方法がよく用いられている。

【０００５】ＳＰＮ型構造では同じ構造のラウンド関数
が繰り返し構造を持っているだけでなくラウンド関数の
内部も同じような構造が繰り返している。

【０００６】従来、複数のレジスタに対して同じ処理を
行う場合、処理の部分は一つだけ実装し、多入力セレク
タにより入力／出力を切り替え、時分割で使用すること
により小型化を行うという一般的な手法が知られてい
る。

【０００７】上で述べたラウンド関数内部の繰り返し構
造にもセレクタを使った小型化手法は適用可能である。

【０００８】多入力のセレクタ回路は、入力線数が多い
ほど回路規模が大きくなるという問題がある。すなわち
上のセレクタを使った小型化では、多数で回路を共用す
る場合、たくさんで共用すればするほど回路削減効果は
大きいが、逆にセレクタが大きくなり、トータルでは削
減効果が少なくなるという問題もあった。

【０００９】

【発明が解決しようとする課題】上で述べたように、従
来用いられてきた代表的な小型化手法である多入力セレ
クタによる方法は、分割数を大きくしてもセレクタその
ものの回路規模増大による回路規模削減効果の飽和とい
う問題をもっていた。

【００１０】本発明は、上記事情を考慮してなされたも
ので、多入力セレクタを使用しないＳＰＮ型の暗号処理
装置を提供することを目的とする。

【００１１】

【課題を解決するための手段】本発明は、複数の線形変
換処理及び非線形変換処理を含むラウンド関数により暗
号処理を行う暗号処理装置であって、初期値データ、初
期値データを所定のブロックごとに非線形変換した非線
形変換データ又は非線形変換データを線形変換した線形
変換データを、ブロック分割して保持する、第１〜第ｎ
（ｎは２以上の正数）のレジスタと、前記複数のレジス
タのうちの第１のレジスタに保持されている前記初期値
データのブロックを、所定の鍵情報に基づいて非線形変
換して出力する、非線形変換回路と、前記第２〜第ｎの
レジスタ及び前記非線形変換回路から出力される前記非
線形変換データを、線形変換して出力する、線形変換回
路と、所定の制御信号によって第１の状態にされた場合
に、前記第２〜第ｎのレジスタ及び前記非線形変換回路
の出力端を、前記第１〜第ｎ−１のレジスタへそれぞれ
接続し、所定の制御信号によって第２の状態にされた場
合に、前記線形変換回路の第１〜第ｎの出力端を、前記
第１〜第ｎのレジスタの入力端へそれぞれ接続する第１
〜第ｎの２入力セレクタとを備えたことを特徴とする。

【００１２】また、本発明は、複数の線形変換処理及び
非線形変換処理を含むラウンド関数により暗号処理を行
う暗号処理装置であって、初期値データ、初期値データ
を線形変換した線形変換データ又は線形変換データを所
定のブロックごとに非線形変換した非線形変換データ
を、ブロック分割して保持する、第１〜第ｎ（ｎは２以
上の正数）のレジスタと、前記第１〜第ｎのレジスタに
保持されている前記初期値データを、線形変換して出力
する、線形変換回路と、与えられた前記線形変換データ
のブロックを、所定の鍵情報に基づいて非線形変換し
て、前記第ｎのレジスタへ出力する、非線形変換回路
と、所定の制御信号によって第１の状態にされた場合
に、前記線形変換回路の第１〜第ｎの出力端を、前記非
線形変換回路及び前記第１〜第ｎ−１のレジスタの入力
端へそれぞれ接続し、所定の制御信号によって第２の状
態にされた場合に、前記第１〜第ｎのレジスタの出力端
を、前記非線形変換回路及び前記第１〜第ｎ−１の入力
端へそれぞれ接続する第１〜第ｎの２入力セレクタとを
備えたことを特徴とする。

【００１３】本発明では、ＳＰＮ型構造のもつ構造的特
徴を利用して、多入力セレクタを使用せずに、多入力セ
レクタの持つのと同等な回路共有による回路規模削減効
果をもつ回路構成が実現できる。

【００１４】本発明は、多入力セレクタを持たないた
め、回路削減効果の飽和という欠点をもたない回路構成
となっている。

【００１５】また、非線形変換計算回路をパイプライン
化することにより、遅延時間を減らし高速化することが
できる。

【００１６】

【発明の実施の形態】以下、図面を参照しながら発明の
実施の形態を説明する。

【００１７】以下では、ＳＰＮ型暗号のラウンド関数内
部の繰り返し構造すなわち非線形変換の回数が４の場合
を具体例にとって説明するが、もちろん、本発明は、非
線形変換の回数が２、３あるいは５以上の場合について
も適用可能である。

【００１８】まず、ＳＰＮ型暗号の基本構造について説
明する。

【００１９】図１に、ＳＰＮ型暗号の基本構造を示す。

【００２０】図１に示されるように、ＳＰＮ型暗号で
は、入力データ２１は、同じ構造をしたラウンド関数２
２を複数回適用した後に出力データ２３に変換される。

【００２１】ここで、ラウンド関数２２の内部に着目す
ると、ラウンド関数の入力データ（ｍビット）は、ｎ分
割され、そのｎ分割された各々のデータ（ｍ／ｎビッ
ト）が、それぞれ、非線形関数２４により変換される。
その後、ｎ個の非線形関数２４の出力からなるデータ
（ｍビット）が全体として線形変換２５により変換され
る。

【００２２】次に、従来の多入力セレクタを用いたＳＰ
Ｎ型暗号化装置について説明する。

【００２３】図１３に、従来の多入力セレクタを用いた
ＳＰＮ型暗号化装置における、ラウンド関数を実行する
ためのユニットの構成例を示す。

【００２４】図１３において、ｎ（図１３では、ｎ＝
４）個あるレジスタ１０３１は、初期値１０３２の設定
および最終値１０３３の読み出しをするための手段をも
っている。

【００２５】レジスタ１０３１の出力１０３４は、多入
力セレクタ１０３５と線形変換計算回路１０３６に接続
されている。

【００２６】多入力セレクタ１０３５は、時刻ｉにおい
て、レジスタｉ（ｉ＝１〜ｎ）の内容を非線形変換計算
回路１０３７に伝える役割をもっている。図１４に、時
刻ｉと、時刻ｉでの多入力セレクタ１０３５の出力との
関係を示す。すなわち、制御信号１０４０によりセレク
タを切り替えることによって、非線形変換計算回路１０
３７の時分割共有を行っている。

【００２７】非線形変換計算回路１０３７の計算結果１
０３８は、対応するレジスタに書きこむための制御をイ
ネーブラ信号１０３９が行っており、時刻１〜ｎ−１ま
では、レジスタ１〜レジスタｎ−１のうち時刻に対応す
るレジスタが書きこみ許可になるように、時刻ｎにおい
ては、全レジスタが書きこみ許可になるように制御を行
う。図１５に、イネーブラ信号の行う書きこみ許可／禁
止の様子を示す。すなわち、イネーブラ信号は、非線形
変換計算回路の計算結果をどのレジスタに書きこむのか
を制御している。また、時刻ｎにおいては、線形変換計
算回路１０３６の計算結果を格納する必要があるので、
全てのレジスタ１〜ｎに書きこみ許可を与えている。

【００２８】以上が従来の構成例であるが、多入力セレ
クタ１０３５は、入力の選択数が多くなると回路規模が
大きくなるという欠点があるため、共通回路の共有を行
っても回路規模の削減効果を阻害する原因となってい
た。また、多入力セレクタ１０３５は、入力の選択数が
多くなると回路遅延が大きくなるという欠点ももってい
た。

【００２９】さて、以下では、本実施形態に係るＳＰＮ
型暗号化装置について説明する。

【００３０】本実施形態では、多入力セレクタのもつ欠
点を解消するために、多入力セレクタを必要とせずに
（２入力セレクタを用いて）等価な回路構成を実現して
いる。

【００３１】図２に、本実施形態のＳＰＮ型暗号化装置
の構成例を示す。

【００３２】図２に示されるように、この暗号化装置
は、初期値の設定と最終結果の読み出しの機能を有する
ｎ（図２では、ｎ＝４）個のレジスタ１１と、ｎ個の２
入力セレクタ１２と、線形変換計算回路１３と、非線形
変換計算回路１４を含んでいる。なお、全体の制御を司
る制御部や非線形変換計算回路１４に拡大鍵を与える鍵
処理部などは、図２では省略する。

【００３３】ｎ個のレジスタ１１と、ｎ個の２入力セレ
クタ１２と、非線形変換計算回路１４は、ループ状に接
続されている。

【００３４】以下では、説明のために、レジスタ及びセ
レクタに番号を付して説明する。ここでは、非線形変換
計算回路１４にデータを与えることになる先頭のレジス
タを、レジスタ１、その後方側のレジスタを、レジスタ
２、…、最後尾のレジスタを、レジスタｎ（この具体例
では、レジスタ４）とする。また、レジスタ１の後方の
セレクタを、セレクタ１、レジスタ２の後方のセレクタ
を、セレクタ２、…、最後尾のレジスタの後方のセレク
タを、セレクタｎ（この具体例では、セレクタ４）とす
る。

【００３５】ここで、セレクタｉ（ｉ＝１〜ｎ）の第１
の入力を、in_S1_ｉ、第２の入力を、in_S2_ｉ、出力を
out_S_iで表し、レジスタｉ（ｉ＝１〜ｎ）の入力を、i
n_R_i、出力を、out_R_iで表し、線形変換計算回路の第
ｉ（ｉ＝１〜ｎ）の入力を、in_L_i、第ｉ（ｉ＝１〜
ｎ）の出力を、out_L_iで表し、非線形変換計算回路の
第１の入力を、in_N_1、第２の入力を、in_N_2、出力
を、out_Nで表すものとする。

【００３６】図２において、セレクタ１〜ｎの第１の入
力in_S1_1〜in_Sn_1は、それぞれ、線形変換計算回路の
出力out_L_1〜out_L_nである。

【００３７】セレクタ１〜ｎ−１の第２の入力in_S1_2
〜in_Sn-1_2は、それぞれ、レジスタ２〜ｎの出力out_R
2〜out_Rnであり、セレクタｎの第２の入力in_Sn_2は、
非線形変換計算回路の出力out_Nである。

【００３８】レジスタ１〜ｎの入力in_R_1〜in_R_nは、
それぞれ、セレクタ１〜ｎの出力out_S_1〜out_S_nであ
る。

【００３９】線形変換計算回路の第１〜第ｎ−１の入力
in_L_1〜in_L_n-1は、それぞれ、レジスタ２〜ｎの出力
out_R_2〜out_R_nであり、線形変換計算回路の第ｎの入
力in_L_nは、非線形変換計算回路の出力out_Nである。

【００４０】非線形変換計算回路の第１の入力in_N_1
は、レジスタ１の出力out_R1であり、非線形変換計算回
路の第２の入力in_N_2は、拡大鍵である。

【００４１】なお、各２入力セレクタは、（図示してい
ない制御部からの）制御信号によって、その入力端子が
切り替えられる。図３に、ｎ＝４とした場合において、
制御信号が時刻ｉにおいて２つの入力のどちら側を選択
させるかを示す。なお、図３においては、図２のセレク
タ１２が線形変換計算回路１３に接続される側を「線形
変換計算回路側」、他の側を「レジスタ側」と示してい
る。

【００４２】続いて、図２の暗号化装置の動作について
説明する。

【００４３】まず、図４に、図２の暗号化装置において
ＳＰＮ型暗号のラウンド関数がなされる様子を示す。図
４に示されるように、ラウンド関数の処理対象データを
ｎ分割（この例では、４分割）して得られる１つの入力
Ａが、非線形変換Ｆ（図２では、非線形変換計算回路１
４）により、Ａ’に変換される。同様に、入力Ｂ，Ｃ，
Ｄがそれぞれ非線形変換Ｆにより、Ｂ’，Ｃ’，Ｄ’に
変換される。さらに、Ａ’，Ｂ’，Ｃ’，Ｄ’が線形変
換Ｇ（図２では、線形変換計算回路１３）によりＡ”，
Ｂ”，Ｃ”，Ｄ”に変換される。

【００４４】次に、図５に、本実施形態の暗号化装置が
図４で示した変換と等価な変換を行っている様子を、図
４と同じ記号を用いて示す。（ａ）は初期状態、（ｂ）
は時刻１、（ｃ）は時刻２、（ｄ）は時刻３、（ｅ）は
時刻４における様子をそれぞれ示している。

【００４５】時刻ｉと、選択される入力との関係は、前
記の図３の通りである。

【００４６】初期状態（図５（ａ））において、レジス
タ１〜４に、それぞれ、データＡ，Ｂ，Ｃ，Ｄが設定さ
れている。

【００４７】時刻１（図５（ｂ））においては、レジス
タ１に設定されたデータＡは、非線形変換計算回路１４
（非線形Ｆ）により変換され、その変換結果Ａ’は、
（セレクタ４を介して）レジスタ４に保持される。他
方、他のレジスタ２〜４の内容Ｂ，Ｃ，Ｄは、（それぞ
れレジスタ１〜３を介して）順送りに隣のレジスタ１〜
３にシフトされる。この結果、レジスタ１〜４には、デ
ータＢ，Ｃ，Ｄ，Ａ’が内容として保持された状態にな
る。

【００４８】時刻２（図５（ｃ））においては、レジス
タ１に設定されたデータＢは、非線形変換計算回路１４
（非線形Ｆ）により変換され、その変換結果Ｂ’は、レ
ジスタ４に保持される。他方、他のレジスタ２〜４の内
容Ｃ，Ｄ，Ａ’は、順送りに隣のレジスタ１〜３にシフ
トされる。この結果、レジスタ１〜４には、データＣ，
Ｄ，Ａ’，Ｂ’が内容として保持された状態になる。

【００４９】時刻３（図５（ｄ））においては、レジス
タ１に設定されたデータＣは、非線形変換計算回路１４
（非線形Ｆ）により変換され、その変換結果Ｃ’は、レ
ジスタ４に保持される。他方、他のレジスタ２〜４の内
容Ｄ，Ａ’，Ｂ’は、順送りに隣のレジスタ１〜３にシ
フトされる。この結果、レジスタ１〜４には、データ
Ｄ，Ａ’，Ｂ’，Ｃ’が内容として保持された状態にな
る。

【００５０】時刻４（図５（ｄ））においては、レジス
タ１に設定されたデータＤは、非線形変換計算回路１４
（非線形Ｆ）によりＤ’に変換される。さらに、レジス
タ１に保持されているＡ’と、レジスタ２に保持されて
いるＢ’と、レジスタ３に保持されているＣ’と、線形
変換計算回路１４により得られたＤ’とが、線形変換計
算回路１３（線形変換Ｇ）によりＡ”，Ｂ”，Ｃ”，
Ｄ”に変換され、Ａ”，Ｂ”，Ｃ”，Ｄ”がそれぞれセ
レクタ１〜４を介してレジスタ１〜４に保持された状態
になる。

【００５１】以上は、ラウンド関数の１段分についての
説明であったが、複数段のラウンド関数を繰り返し実行
する場合には、先行するラウンド関数での最終結果を、
そのまま、後続するラウンド関数における初期値とし
て、同様の手順で処理を行えばよい。

【００５２】図６に、図２の暗号化装置で複数段のラウ
ンド関数を繰り返し実行する場合の処理手順の一例を示
す。

【００５３】まず、各レジスタ１１にそれぞれ対応する
初期値（分割したデータ）を設定する（ステップＳ
１）。

【００５４】図示していない制御部からの制御信号によ
りセレクタ１２をレジスタ側に接続し、今回対象となっ
た分割データ（先頭のレジスタ１）に保持されている分
割データ）に対して図示していない鍵処理部から与えら
れた拡大鍵を用いて非線形変換計算回路１４により非線
形変換を行うとともに、前述したように分割データのシ
フトを行って、各データを保持する（ステップＳ２）。

【００５５】ステップＳ２の処理は、最後に非線形変換
される分割データ以外の全分割データが非線形変換され
るまで、繰り返し行う（ステップＳ３）。

【００５６】そして、図示していない制御部からの制御
信号によりセレクタ１２を線形変換計算回路側に接続
し、最後の未変換の分割データ（先頭のレジスタ１）に
保持されている分割データ）に対して図示していない鍵
処理部から与えられた拡大鍵を用いて非線形変換計算回
路１４により非線形変換を行うとともに、非線形変換さ
れた全分割データに対して線形変換計算回路１３により
線形変換を行い、これによって得られた非線形変換結果
を各レジスタ１１に分割データとしてそれぞれ保持する
（ステップＳ４）。ここで、処理対象データにラウンド
関数を１段分施した結果が、レジスタに保持されている
ことになる。

【００５７】続いて、各レジスタ１１に分割データとし
てそれぞれ保持されている処理結果を、そのまま、次の
ラウンド関数における初期値として、上記のステップＳ
２〜Ｓ４の処理を行う。ステップＳ２〜Ｓ４の処理は、
所定のラウンド数分行い（ステップＳ５）、全ラウンド
が終了したならば、本処理は完了となる。

【００５８】以下では、図２の構成例の暗号化装置に対
応する復号化装置の構成例について説明する。

【００５９】まず、図１のＳＰＮ型暗号に対応するＳＰ
Ｎ型復号の基本構造について説明する。

【００６０】図７に、図１のＳＰＮ型暗号に対応するＳ
ＰＮ型復号の基本構造を示す。

【００６１】図７に示されるように、ＳＰＮ型復号にお
いても、入力データ１２１は、同じ構造をしたラウンド
関数１２２を複数回適用した後に出力データ１２３に変
換される。

【００６２】ここで、ラウンド関数１２２の内部に着目
すると、ラウンド関数の入力データ（ｍビット）は、ま
ず、線形変換２５により変換される。その後、入力デー
タをｎ分割した各々のデータ（ｍ／ｎビット）が、それ
ぞれ、非線形関数１２４により変換される。

【００６３】次に、本実施形態に係るＳＰＮ型復号化装
置について説明する。

【００６４】本ＳＰＮ型復号化装置も、同様に、多入力
セレクタのもつ欠点を解消するために、多入力セレクタ
を必要とせずに（２入力セレクタを用いて）等価な回路
構成を実現している。

【００６５】図８に、本実施形態のＳＰＮ型復号化装置
の構成例を示す。

【００６６】図８に示されるように、この復号化装置
は、初期値の設定と最終結果の読み出しの機能を有する
ｎ（図８では、ｎ＝４）個のレジスタ１１１と、ｎ個の
２入力セレクタ１１２と、線形変換計算回路１１３と、
非線形変換計算回路１１４を含んでいる。なお、全体の
制御を司る制御部や非線形変換計算回路１１４に拡大鍵
を与える鍵処理部などは、図８では省略する。

【００６７】ｎ個のレジスタ１１１と、ｎ個の２入力セ
レクタ１１２と、非線形変換計算回路１１４は、ループ
状に接続されている。

【００６８】なお、線形変換計算回路１１３による線形
変換は、図２のＳＰＮ型復号化装置の線形変換計算回路
１３による線形変換Ｇの逆変換（逆関数）、すなわちＧ
^-1であり、非線形変換計算回路１１４による非線形変換
は、図２のＳＰＮ型復号化装置の非線形変換計算回路１
４による非線形変換Ｆの逆変換（逆関数）、すなわちＦ
^-1である。

【００６９】以下では、図２の場合と同様に、説明のた
めに、レジスタ及びセレクタに番号を付して説明する。
ここでは、非線形変換計算回路１１４からのデータを保
持することになる最後尾のレジスタを、レジスタｎ（こ
の具体例では、レジスタ４）、その前方側のレジスタ
を、レジスタｎ−１（この具体例では、レジスタ３）、
…、先頭のレジスタを、レジスタ１とする。また、レジ
スタ１の前方のセレクタを、セレクタ１、レジスタ２の
前方のセレクタを、セレクタ２、…、最後尾のレジスタ
の前方のセレクタを、セレクタｎ（この具体例では、セ
レクタ４）とする。

【００７０】ここで、前述と同様、セレクタｉ（ｉ＝１
〜ｎ）の第１の入力を、in_S1_ｉ、第２の入力を、in_S
2_ｉ、出力をout_S_iで表し、レジスタｉ（ｉ＝１〜
ｎ）の入力を、in_R_i、出力を、out_R_iで表し、線形
変換計算回路の第ｉ（ｉ＝１〜ｎ）の入力を、in_L_i、
第ｉ（ｉ＝１〜ｎ）の出力を、out_L_iで表し、非線形
変換計算回路の第１の入力を、in_N_1、第２の入力を、
in_N_2、出力を、out_Nで表すものとする。

【００７１】図８において、セレクタ１〜ｎの第１の入
力in_S1_1〜in_Sn_1は、それぞれ、線形変換計算回路の
出力out_L_1〜out_L_nである。

【００７２】セレクタ１〜ｎの第２の入力in_S1_2〜in_
Sn_2は、それぞれ、レジスタ１〜ｎの出力out_R1〜out_
Rnである。

【００７３】レジスタ１〜ｎ−１の入力in_R_1〜in_R_n
-1は、それぞれ、セレクタ２〜ｎの出力out_S_2〜out_S
_nである。

【００７４】レジスタｎの入力in_R_nは、非線形変換計
算回路の出力out_Nである。

【００７５】線形変換計算回路の第１〜第ｎの入力in_L
_1〜in_L_nは、それぞれ、レジスタ１〜ｎの出力out_R_
1〜out_R_nである。

【００７６】非線形変換計算回路の第１の入力in_N_1
は、セレクタ１の出力out_S_1であり、非線形変換計算
回路の第２の入力in_N_2は、拡大鍵である。

【００７７】なお、各２入力セレクタは、（図示しない
制御部からの）制御信号によって、その入力端子が切り
替えられる。図９に、ｎ＝４とした場合において、制御
信号が時刻ｉにおいて２つの入力のどちら側を選択させ
るかを示す。なお、図９においては、図８のセレクタ１
１２が線形変換計算回路１１３に接続される側を「線形
変換計算回路側」、他の側を「レジスタ側」と示してい
る。

【００７８】続いて、図８の復号化装置の動作について
説明する。

【００７９】まず、図１０に、図８の復号化装置におい
てＳＰＮ型暗号のラウンド関数がなされる様子を示す。
図１０に示されるように、ラウンド関数の処理対象デー
タをｎ分割（この例では、４分割）した場合の各々を
Ａ”，Ｂ”，Ｃ”，Ｄ”として、Ａ”，Ｂ”，Ｃ”，
Ｄ”が線形変換Ｇ^-1（図８では、線形変換計算回路１１
３）によりＡ’，Ｂ’，Ｃ’，Ｄ’に変換される。分割
されたデータＡ’は、非線形変換Ｆ^-1（図８では、非線
形変換計算回路１１４）により、Ａに変換される。同様
に、入力Ｂ’，Ｃ’，Ｄ’がそれぞれ非線形変換Ｆ^-1に
より、Ｂ，Ｃ，Ｄに変換される。

【００８０】次に、図１１に、本実施形態の暗号化装置
が図１０で示した変換と等価な変換を行っている様子
を、図１０と同じ記号を用いて示す。（ａ）は初期状
態、（ｂ）は時刻１、（ｃ）は時刻２、（ｄ）は時刻
３、（ｅ）は時刻４における様子をそれぞれ示してい
る。

【００８１】時刻ｉと、選択される入力との関係は、前
記の図９の通りである。

【００８２】初期状態（図１１（ａ））において、レジ
スタ１〜４に、それぞれ、データＡ”，Ｂ”，Ｃ”，
Ｄ”が設定されている。

【００８３】時刻１（図１１（ｂ））においては、レジ
スタ１に保持されているＡ”と、レジスタ２に保持され
ているＢ”と、レジスタ３に保持されているＣ”と、レ
ジスタ３に保持されているＤ’とが、線形変換計算回路
１３（線形変換Ｇ）によりＡ’，Ｂ’，Ｃ’，Ｄ’に変
換され、Ｂ’，Ｃ’，Ｄ’がそれぞれセレクタ２〜４を
介してレジスタ１〜３に保持されるとともに、Ａ’はセ
レクタ４を介して非線形変換計算回路１４与えられて該
非線形変換計算回路１４（非線形Ｆ）により変換され、
その変換結果Ａが、レジスタ４に保持される。この結
果、レジスタ１〜４には、データＢ’，Ｃ’，Ｄ’，Ａ
が内容として保持された状態になる。

【００８４】時刻２（図１１（ｃ））においては、レジ
スタ１に設定されたデータＢ’は、非線形変換計算回路
１４（非線形Ｆ）により変換され、その変換結果Ｂは、
レジスタ４に保持される。他方、他のレジスタ２〜４の
内容Ｃ’，Ｄ’，Ａは、順送りに隣のレジスタ１〜３に
シフトされる。この結果、レジスタ１〜４には、データ
Ｃ’，Ｄ’，Ａ，Ｂが内容として保持された状態にな
る。

【００８５】時刻３（図１１（ｄ））においては、レジ
スタ１に設定されたデータＣ’は、非線形変換計算回路
１４（非線形Ｆ）により変換され、その変換結果Ｃは、
レジスタ４に保持される。他方、他のレジスタ２〜４の
内容Ｄ’，Ａ，Ｂは、順送りに隣のレジスタ１〜３にシ
フトされる。この結果、レジスタ１〜４には、データ
Ｄ’，Ａ，Ｂ，Ｃが内容として保持された状態になる。

【００８６】時刻４（図１１（ｄ））においては、レジ
スタ１に設定されたデータＤ’は、非線形変換計算回路
１４（非線形Ｆ）により変換され、その変換結果Ｄは、
レジスタ４に保持される。他方、他のレジスタ２〜４の
内容Ａ，Ｂ，Ｃは、順送りに隣のレジスタ１〜３にシフ
トされる。この結果、レジスタ１〜４には、データＡ，
Ｂ，Ｃ，Ｄが内容として保持された状態になる。

【００８７】以上は、ラウンド関数の１段分についての
説明であったが、複数段のラウンド関数を繰り返し実行
する場合には、先行するラウンド関数での最終結果を、
そのまま、後続するラウンド関数における初期値とし
て、同様の手順で処理を行えばよい。

【００８８】このようにして、図２の暗号化装置が暗号
化したもとのデータが得られる。

【００８９】図１２に、図８の復号化装置で複数段のラ
ウンド関数を繰り返し実行する場合の処理手順の一例を
示す。

【００９０】まず、各レジスタ１１にそれぞれ対応する
初期値（分割したデータ）を設定する（ステップＳ１
１）。

【００９１】図示していない制御部からの制御信号によ
りセレクタ１２を線形変換計算回路側に接続し、全レジ
スタ１１に設定されている分割データ対して線形変換計
算回路１３により線形変換を行い、これによって得られ
た非線形変換結果を各レジスタ１１に分割データとして
それぞれ保持する（ステップＳ１２）。その際、先頭部
分に相当する分割データに対して図示していない鍵処理
部から与えられた拡大鍵を用いて非線形変換計算回路１
４により非線形変換を行うとともに、その結果を、最後
尾のレジスタに保持するようにし、他方、先頭部分に相
当する分割データ以外のものは、１つずつ先頭方向にシ
フトした位置に相当するレジスタに保持する。

【００９２】次いで、図示していない制御部からの制御
信号によりセレクタ１２をレジスタ側に接続し、今回対
象となった分割データ（先頭のレジスタ１）に保持され
ている分割データ）に対して図示していない鍵処理部か
ら与えられた拡大鍵を用いて非線形変換計算回路１４に
より非線形変換を行うとともに、前述したように分割デ
ータのシフトを行って、各データを保持する（ステップ
Ｓ１３）。

【００９３】ステップＳ１３の処理は、全分割データが
非線形変換されるまで、繰り返し行う（ステップＳ１
３）。ここで、処理対象データにラウンド関数を１段分
施した結果が、レジスタに保持されていることになる。

【００９４】続いて、各レジスタ１１に分割データとし
てそれぞれ保持されている処理結果を、そのまま、次の
ラウンド関数における初期値として、上記のステップＳ
１２〜Ｓ１４の処理を行う。ステップＳ１２〜Ｓ１４の
処理は、所定のラウンド数分行い（ステップＳ１５）、
全ラウンドが終了したならば、本処理は完了となる。

【００９５】ところで、図２の暗号化装置の構成と、図
８の復号化装置の構成は、その役割を逆にして使用する
ことも可能である。すなわち、暗号化装置として図８の
構成を使用することができる。そして、その暗号化装置
に対応する復号化装置として、図２の構成を使用するこ
とができる。

【００９６】なお、この発明の実施の形態で例示した構
成は一例であって、それ以外の構成を排除する趣旨のも
のではなく、例示した構成の一部を他のもので置き換え
たり、例示した構成の一部を省いたり、例示した構成に
別の機能あるいは要素を付加したり、それらを組み合わ
せたりすることなどによって得られる別の構成も可能で
ある。また、例示した構成と論理的に等価な別の構成、
例示した構成と論理的に等価な部分を含む別の構成、例
示した構成の要部と論理的に等価な別の構成なども可能
である。また、例示した構成と同一もしくは類似の目的
を達成する別の構成、例示した構成と同一もしくは類似
の効果を奏する別の構成なども可能である。また、この
発明の実施の形態で例示した各種構成部分についての各
種バリエーションは、適宜組み合わせて実施することが
可能である。また、この発明の実施の形態は、個別装置
としての発明、関連を持つ２以上の装置についての発
明、システム全体としての発明、個別装置内部の構成部
分についての発明、またはそれらに対応する方法の発明
等、種々の観点、段階、概念またはカテゴリに係る発明
を包含・内在するものである。従って、この発明の実施
の形態に開示した内容からは、例示した構成に限定され
ることなく発明を抽出することができるものである。

【００９７】なお、各実施形態で例示した構成は一例で
あって、それ以外の構成を排除する趣旨のものではな
く、例示した構成の一部を他のもので置き換えたり、例
示した構成の一部を省いたり、例示した構成に別の機能
あるいは要素を付加したり、それらを組み合わせたりす
ることなどによって得られる別の構成も可能である。ま
た、例示した構成と論理的に等価な別の構成、例示した
構成と論理的に等価な部分を含む別の構成、例示した構
成の要部と論理的に等価な別の構成なども可能である。
また、例示した構成と同一もしくは類似の目的を達成す
る別の構成、例示した構成と同一もしくは類似の効果を
奏する別の構成なども可能である。また、各実施形態内
において、各種構成部分についての各種バリエーション
は、適宜組み合わせて実施することが可能である。ま
た、各実施形態は適宜組み合わせて実施することが可能
である。また、各実施形態は、個別装置としての発明、
関連を持つ２以上の装置についての発明、システム全体
としての発明、個別装置内部の構成部分についての発
明、またはそれらに対応する方法の発明等、種々の観
点、段階、概念またはカテゴリに係る発明を包含・内在
するものである。従って、この発明の実施の形態に開示
した内容からは、例示した構成に限定されることなく発
明を抽出することができるものである。

【００９８】本発明は、上述した実施の形態に限定され
るものではなく、その技術的範囲において種々変形して
実施することができる。

【００９９】

【発明の効果】本発明によれば、多入力セレクタを用い
ないＳＰＮ型の暗号処理装置を提供することができる。

【図面の簡単な説明】

【図１】ＳＰＮ型暗号の基本構造について説明するため
の図

【図２】本発明の一実施形態に係るＳＰＮ型暗号化装置
の構成例を示す図

【図３】２入力セレクタの制御について説明するための
図

【図４】ＳＰＮ型暗号のラウンド関数について説明する
ための図

【図５】同実施形態に係るＳＰＮ型暗号化装置の動作に
ついて説明するための図

【図６】同実施形態に係るＳＰＮ型暗号化装置の処理手
順の一例を示すフローチャート

【図７】ＳＰＮ型復号の基本構造について説明するため
の図

【図８】同実施形態に係るＳＰＮ型復号化装置の構成例
を示す図

【図９】２入力セレクタの制御について説明するための
図

【図１０】ＳＰＮ型復号のラウンド関数について説明す
るための図

【図１１】同実施形態に係るＳＰＮ型復号化装置の動作
について説明するための図

【図１２】同実施形態に係るＳＰＮ型復号化装置の処理
手順の一例を示すフローチャート

【図１３】多入力セレクタを使った従来の暗号化装置に
ついて説明するための図

【図１４】図１３の従来の暗号化装置における多入力セ
レクタの出力について説明するための図

【図１５】図１３の従来の暗号化装置におけるイネーブ
ラ信号について説明するための図

【符号の説明】

１１…レジスタ１２…セレクタ１３…線形変換計算回路１４…非線形変換計算回路

Claims

【特許請求の範囲】

【請求項１】複数の線形変換処理及び非線形変換処理を
含むラウンド関数により暗号処理を行う暗号処理装置で
あって、初期値データ、初期値データを所定のブロックごとに非
線形変換した非線形変換データ又は非線形変換データを
線形変換した線形変換データを、ブロック分割して保持
する、第１〜第ｎ（ｎは２以上の正数）のレジスタと、前記複数のレジスタのうちの第１のレジスタに保持され
ている前記初期値データのブロックを、所定の鍵情報に
基づいて非線形変換して出力する、非線形変換回路と、前記第２〜第ｎのレジスタ及び前記非線形変換回路から
出力される前記非線形変換データを、線形変換して出力
する、線形変換回路と、所定の制御信号によって第１の状態にされた場合に、前
記第２〜第ｎのレジスタ及び前記非線形変換回路の出力
端を、前記第１〜第ｎ−１のレジスタへそれぞれ接続
し、所定の制御信号によって第２の状態にされた場合
に、前記線形変換回路の第１〜第ｎの出力端を、前記第
１〜第ｎのレジスタの入力端へそれぞれ接続する第１〜
第ｎの２入力セレクタとを備えたことを特徴とする暗号
処理装置。
【請求項２】前記第１〜第ｎの２入力セレクタを全て前
記第１の状態にして、前記第２〜第ｎのレジスタにそれ
ぞれ保持されている前記初期値データ又は前記非線形変
換データのブロックを、前記第１〜第ｎ−１のレジスタ
を介してそれぞれ前記第１〜第ｎ−１のレジスタにシフ
トして保持するとともに、前記第１のレジスタに保持さ
れていた前記初期値データのブロックを前記非線形変換
回路により非線形変換し、その結果を前記第ｎのレジス
タを介して前記第ｎのレジスタに保持する処理を行うこ
とを特徴とする請求項１に記載の暗号処理装置。
【請求項３】前記処理を、ｎ−１回繰り返し行うことを
特徴とする請求項２に記載の暗号処理装置。
【請求項４】更に、前記第１〜第ｎの２入力セレクタを
全て前記第２の状態にして、前記第１のレジスタに保持
されている前記初期値データのブロックを前記非線形変
換回路により非線形変換するとともに、前記第２〜第ｎ
のレジスタ及び該非線形変換回路から出力される前記非
線形変換データを前記線形変換回路により線形変換し、
その結果を所定のブロックごとに分割してそれぞれ前記
第１〜第ｎのレジスタを介して前記第１〜第ｎのレジス
タに保持する処理を行うことを特徴とする請求項３に記
載の暗号処理装置。
【請求項５】前記第１〜第ｎのレジスタに前記初期値デ
ータが設定された初期状態から、前記第１〜第ｎの２入
力セレクタを全て前記第１の状態にして、前記第２〜第
ｎのレジスタにそれぞれ保持されている前記初期値デー
タ又は前記非線形変換データのブロックを、前記第１〜
第ｎ−１のレジスタを介してそれぞれ前記第１〜第ｎ−
１のレジスタにシフトして保持するとともに、前記第１
のレジスタに保持されていた前記初期値データのブロッ
クを前記非線形変換回路により非線形変換し、その結果
を前記第ｎのレジスタを介して前記第ｎのレジスタに保
持することを、ｎ−１回繰り返し行う処理と、これに続
けて、前記第１〜第ｎの２入力セレクタを全て前記第２
の状態にして、前記第１のレジスタに保持されている前
記初期値データのブロックを前記非線形変換回路により
非線形変換するとともに、前記第２〜第ｎのレジスタ及
び該非線形変換回路から出力される前記非線形変換デー
タを前記線形変換回路により線形変換し、その結果を所
定のブロックごとに分割してそれぞれ前記第１〜第ｎの
レジスタを介して前記第１〜第ｎのレジスタに保持する
処理を含むラウンド処理を、所定のラウンド数、繰り返
し行うことを特徴とする請求項１に記載の暗号処理装
置。
【請求項６】先行する前記ラウンド処理の終了時に前記
第１〜第ｎのレジスタに所定のブロックごとに分割して
それぞれ保持された前記線形変換回路による前記線形変
換の結果を、そのまま、後続する前記ラウンド処理にお
ける前記初期値データとして、該後続する前記ラウンド
処理を開始することを特徴とする請求項５に記載の暗号
処理装置。
【請求項７】複数の線形変換処理及び非線形変換処理を
含むラウンド関数により暗号処理を行う暗号処理装置で
あって、初期値データ、初期値データを線形変換した線形変換デ
ータ又は線形変換データを所定のブロックごとに非線形
変換した非線形変換データを、ブロック分割して保持す
る、第１〜第ｎ（ｎは２以上の正数）のレジスタと、前記第１〜第ｎのレジスタに保持されている前記初期値
データを、線形変換して出力する、線形変換回路と、与えられた前記線形変換データのブロックを、所定の鍵
情報に基づいて非線形変換して、前記第ｎのレジスタへ
出力する、非線形変換回路と、所定の制御信号によって第１の状態にされた場合に、前
記線形変換回路の第１〜第ｎの出力端を、前記非線形変
換回路及び前記第１〜第ｎ−１のレジスタの入力端へそ
れぞれ接続し、所定の制御信号によって第２の状態にさ
れた場合に、前記第１〜第ｎのレジスタの出力端を、前
記非線形変換回路及び前記第１〜第ｎ−１の入力端へそ
れぞれ接続する第１〜第ｎの２入力セレクタとを備えた
ことを特徴とする暗号処理装置。
【請求項８】前記第１〜第ｎの２入力セレクタを全て前
記第１の状態にして、前記第１〜第ｎのレジスタに保持
されている前記初期値データを前記線形変換回路により
線形変換し、その結果を所定のブロックごとに分割して
それぞれ前記第１〜第ｎの出力端から前記非線形変換回
路及び前記第１〜第ｎ−１のレジスタへ与えるととも
に、該線形変換回路の第１の出力端から出力された前記
線形変換データのブロックを前記非線形変換回路により
非線形変換し、その結果を前記第ｎのレジスタに与える
処理を行うことを特徴とする請求項７に記載の暗号処理
装置。
【請求項９】更に、前記第１〜第ｎの２入力セレクタを
全て前記第２の状態にして、前記第２〜第ｎのレジスタ
にそれぞれ保持されている前記線形変換データ又は前記
非線形変換データのブロックを、前記第２〜第ｎのレジ
スタを介してそれぞれ前記第１〜第ｎ−１のレジスタに
シフトして保持するとともに、前記第１のレジスタに保
持されていた前記線形変換データのブロックを前記非線
形変換回路により非線形変換し、その結果を前記第ｎの
レジスタに保持する処理を行うことを特徴とする請求項
８に記載の暗号処理装置。
【請求項１０】前記処理を、ｎ−１回繰り返し行うこと
を特徴とする請求項９に記載の暗号処理装置。
【請求項１１】前記第１〜第ｎのレジスタに前記初期値
データが設定された初期状態から、前記第１〜第ｎの２
入力セレクタを全て前記第１の状態にして、前記第１〜
第ｎのレジスタに保持されている前記初期値データを前
記線形変換回路により線形変換し、その結果を所定のブ
ロックごとに分割してそれぞれ前記第１〜第ｎの出力端
から前記非線形変換回路及び前記第１〜第ｎ−１のレジ
スタへ与えるとともに、該線形変換回路の第１の出力端
から出力された前記線形変換データのブロックを前記非
線形変換回路により非線形変換し、その結果を前記第ｎ
のレジスタに与えることを、ｎ−１回繰り返し行う処理
と、これに続けて、前記第１〜第ｎの２入力セレクタを
全て前記第２の状態にして、前記第２〜第ｎのレジスタ
にそれぞれ保持されている前記線形変換データ又は前記
非線形変換データのブロックを、前記第２〜第ｎのレジ
スタを介してそれぞれ前記第１〜第ｎ−１のレジスタに
シフトして保持するとともに、前記第１のレジスタに保
持されていた前記線形変換データのブロックを前記非線
形変換回路により非線形変換し、その結果を前記第ｎの
レジスタに保持する処理を含むラウンド処理を、所定の
ラウンド数、繰り返し行うことを特徴とする請求項７に
記載の暗号処理装置。
【請求項１２】先行する前記ラウンド処理の終了時に前
記第１〜第ｎのレジスタに所定のブロックごとに分割し
てそれぞれ保持された前記非線形変換回路による前記非
線形変換の結果を、そのまま、後続する前記ラウンド処
理における前記初期値データとして、該後続する前記ラ
ウンド処理を開始することを特徴とする請求項１１に記
載の暗号処理装置。
【請求項１３】前記暗号処理は、暗号化であり、前記暗号処理装置は、暗号化装置であることを特徴とす
る請求項１ないし１２のいずれか１項に記載の暗号処理
装置。
【請求項１４】前記暗号処理は、復号化であり、前記暗号処理装置は、復号化装置であることを特徴とす
る請求項１ないし１２のいずれか１項に記載の暗号処理
装置。
【請求項１５】前記暗号処理装置は、ＳＰＮ型の暗号処
理装置であることを特徴とする請求項１ないし１４のい
ずれか１項に記載の暗号処理装置。