JP5347761B2 - Network control method and interface device - Google Patents

Network control method and interface device Download PDF

Info

Publication number
JP5347761B2
JP5347761B2 JP2009153540A JP2009153540A JP5347761B2 JP 5347761 B2 JP5347761 B2 JP 5347761B2 JP 2009153540 A JP2009153540 A JP 2009153540A JP 2009153540 A JP2009153540 A JP 2009153540A JP 5347761 B2 JP5347761 B2 JP 5347761B2
Authority
JP
Japan
Prior art keywords
rom data
configuration rom
circuit
electronic device
electronic devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009153540A
Other languages
Japanese (ja)
Other versions
JP2011010177A (en
Inventor
展 小崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2009153540A priority Critical patent/JP5347761B2/en
Publication of JP2011010177A publication Critical patent/JP2011010177A/en
Application granted granted Critical
Publication of JP5347761B2 publication Critical patent/JP5347761B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Small-Scale Networks (AREA)

Description

ネットワークの制御方法及びインターフェース装置に関するものである。   The present invention relates to a network control method and an interface device.

デジタルＴＶやＤＶＤプレーヤに装備されているデジタルインタフェースの一つにＩＥＥＥ１３９４規格がある。ＩＥＥＥ１３９４インターフェースを用いたネットワークシステムは、ホット・プラグ機能を備え、システムの稼働中のままでネットワークに新たな電子機器の接続や取り外しでき、その利便性からオフィスや家庭等で広く普及している。また、近年、自動車に搭載された各電子機器間のシステム構築にＩＥＥＥ１３９４インターフェースが利用されている。自動車に搭載された、送受信機、ナビゲーション装置、ディスプレイ装置、ＤＶＤ装置、オーディオ装置等の各種電子機器をＩＥＥＥ１３９４規格に準拠したバスケーブルで接続し、バスケーブルを介してデータの授受を電子機器間で行うようにしたデータシステムが提案されている。   One of the digital interfaces installed in digital TVs and DVD players is the IEEE 1394 standard. Network systems using the IEEE 1394 interface have a hot plug function, and new electronic devices can be connected to and detached from the network while the system is in operation, and are widely used in offices and homes due to their convenience. In recent years, an IEEE 1394 interface has been used to construct a system between electronic devices mounted on an automobile. Various electronic devices such as transceivers, navigation devices, display devices, DVD devices, audio devices, etc. mounted on automobiles are connected with bus cables compliant with the IEEE 1394 standard, and data is exchanged between the electronic devices via the bus cables. A data system designed to do so has been proposed.

そして、ＩＥＥＥ１３９４規格においては、電子機器をバスケーブルに接続したときや、バスケーブルに接続された電子機器の電源を入れた時など、「バスリセット」と呼ばれる、物理層レベルでの電子機器の認識が行われる（特許文献１）。   According to the IEEE 1394 standard, when an electronic device is connected to a bus cable, or when an electronic device connected to the bus cable is turned on, recognition of the electronic device at the physical layer level is called “bus reset”. (Patent Document 1).

そのバスリセットに続く一連の処理において、各電子機器のノードＩＤが決定され、１３９４バスケーブルに何台の装置が接続されているか、接続された装置がどのようなトポロジーを構成しているかを示すセルフＩＤパケットが送信される。   In a series of processes following the bus reset, the node ID of each electronic device is determined, indicating how many devices are connected to the 1394 bus cable and what topology the connected devices constitute. A self ID packet is transmitted.

各電子機器は、そのセルフＩＤパケットを解析することにより、何台の電子機器が現在接続しているのか、自分がトポロジーのどこに接続されたことになっているのかが分かる。   By analyzing the self ID packet, each electronic device can know how many electronic devices are currently connected and where it is connected in the topology.

特開２００３−３７６０９号公報JP 2003-37609 A

ところで、ＩＥＥＥ１３９４規格においては、バスリセット後、各電子機器は、バスケーブルに接続された電子機器がどのような電子機器であるかを調べるために、自機器以外の電子機器に対して、コンフィグレーションＲＯＭデータ（以下、コンフィグＲＯＭデータという）を読むためのリード・リクエストを出し、バスケーブルに接続された電子機器についての調査を行う。つまり、バスリセットが発生すると、通常のデータ転送だけでなく、電子機器の認識のためのコンフィグＲＯＭデータの呼び出しや、各プロトコルに従った、バスリセットによる中断からの復帰処理が必要となる。   By the way, in the IEEE1394 standard, after a bus reset, each electronic device is configured with respect to an electronic device other than its own device in order to check what kind of electronic device is connected to the bus cable. A read request for reading ROM data (hereinafter referred to as config ROM data) is issued, and an electronic device connected to the bus cable is investigated. That is, when a bus reset occurs, not only normal data transfer but also a call for config ROM data for electronic device recognition and a return process from interruption due to bus reset according to each protocol are required.

つまり、相手電子機器毎に、コンフィグＲＯＭデータを要求するためのリクエストを送信し、各相手電子機器からの送信されたコンフィグＲＯＭデータを受信する。従って、バスケーブルへの電子機器の接続台数が多くなればなるほど、各電子機器間で実行するバスリセット後の、復帰するまでの処理（パケットの送受信数）は、膨大になるとともに複雑になる。その結果、各電子機器に搭載したＩＥＥＥ１３９４ＬＳＩの制御を行うＣＰＵの負荷は重くなり、バスリセットした後から通常処理に復帰するまでに時間がかかっていた。   That is, a request for requesting configuration ROM data is transmitted for each partner electronic device, and the transmitted configuration ROM data from each partner electronic device is received. Therefore, as the number of electronic devices connected to the bus cable increases, the processing (the number of packets transmitted and received) until returning after a bus reset executed between the electronic devices becomes enormous and complicated. As a result, the load on the CPU that controls the IEEE 1394 LSI mounted on each electronic device becomes heavy, and it takes time to return to normal processing after the bus reset.

本ネットワークの制御方法及インターフェース装置は、バスリセット後から通常処理に復帰するまでの処理を簡単にし、バスリセット後から通常処理に復帰するまでの時間を短縮することを目的とする。   An object of the network control method and the interface device is to simplify the process from the bus reset to the return to the normal process, and to shorten the time from the bus reset to the return to the normal process.

本発明の一観点によれば、バスケーブルを介して複数の電子機器が接続されて構成されたネットワークにおいて、バスリセットが発生し、前記バスリセットに伴い、前記バスケーブルに接続された全ての電子機器の各々が互いに他の各電子機器のセルフＩＤを取得した後、前記バスケーブルに接続された全ての電子機器の各々が互いに他の各電子機器に対するコンフィグレーションＲＯＭデータを取得して新たなネットワークを構築するネットワークの制御方法であって、前記複数の電子機器の内の第１の電子機器が、前記複数の電子機器の内の前記第１の電子機器以外の他の各電子機器に、前記第１の電子機器のコンフィグレーションＲＯＭデータを取得させる時、前記他の各電子機器からのリード・リクエストを待つことなく、前記他の各電子機器に対して、前記第１の電子機器のコンフィグレーションＲＯＭデータを添付したライト・リクエストを、前記第１の電子機器がブロードキャストにて送信し、前記他の各電子機器に対してリード・リクエストすることなしに、前記他の各電子機器からブロードキャストにて送信されたライト・リクエストを前記第１の電子機器が受信し、受信した前記ライト・リクエストに添付された前記他の電子機器のコンフィグレーションＲＯＭデータを前記第１の電子機器の記憶回路に記憶させ、前記他の電子機器のコンフィグレーションＲＯＭデータが取得できなかったとき、前記バスリセットを再び発生させて、再び前記バスケーブルに接続された全ての電子機器の各々が互いに他の各電子機器のセルフＩＤを取得した後、再び、前記他の各電子機器からのリード・リクエストを待つことなく、前記他の各電子機器に対して、前記第１の電子機器のコンフィグレーションＲＯＭデータを添付したライト・リクエストを、前記第１の電子機器がブロードキャストにて送信し、前記他の各電子機器に対してリード・リクエストすることなしに、ブロードキャストにて送信されたライト・リクエストを前記第１の電子機器が受信し、受信した前記ライト・リクエストに添付された前記他の各電子機器のコンフィグレーションＲＯＭデータを前記第１の電子機器の記憶回路に記憶させ、前記バスリセットが予め定めた回数行われても、他の電子機器のコンフィグレーションＲＯＭデータが取得できなかったとき、前記第１の電子機器が、前記取得できなかったコンフィグレーションＲＯＭデータに対応する他の電子機器に対して、前記取得できなかったコンフィグレーションＲＯＭデータを要求するためのリード・リクエストを送信して、前記他の電子機器のコンフィグレーションＲＯＭデータを取得するようにした。 According to one aspect of the present invention, in a network configured by connecting a plurality of electronic devices via a bus cable, a bus reset occurs, and all the electronic devices connected to the bus cable accompany the bus reset. After each device acquires the self ID of each other electronic device, each of all the electronic devices connected to the bus cable acquires configuration ROM data for each other electronic device and creates a new network. The first electronic device of the plurality of electronic devices is connected to each electronic device other than the first electronic device of the plurality of electronic devices, When the configuration ROM data of the first electronic device is acquired, the other electronic device is not waited for a read request from the other electronic device. The electronic device transmits a write request with the configuration ROM data of the first electronic device attached thereto by broadcast, and a read request is sent to each of the other electronic devices. The first electronic device receives a write request transmitted from each of the other electronic devices by broadcast, and the configuration of the other electronic device attached to the received write request. ROM data is stored in the storage circuit of the first electronic device, and when the configuration ROM data of the other electronic device cannot be obtained, the bus reset is generated again and the bus cable is connected again. After each of the electronic devices has acquired the self ID of each other electronic device, Without waiting for a read request from each electronic device, the first electronic device broadcasts a write request with the configuration ROM data of the first electronic device attached to each of the other electronic devices. The first electronic device receives the write request transmitted by broadcast without sending a read request to each of the other electronic devices, and is attached to the received write request. The configuration ROM data of each of the other electronic devices is stored in the storage circuit of the first electronic device, and the configuration ROM data of the other electronic device is not stored even if the bus reset is performed a predetermined number of times. The configuration ROM that the first electronic device could not acquire when it could not be acquired A read request for requesting the configuration ROM data that could not be acquired is transmitted to another electronic device corresponding to the data, and the configuration ROM data of the other electronic device is acquired. .

開示されたネットワークの制御方法及インターフェース装置は、バスリセット後から通常処理に復帰するまでの処理を簡単にし、バスリセット後から通常処理に復帰するまでの時間を短縮することができる。   The disclosed network control method and interface device can simplify the process from the bus reset to the return to the normal process, and can shorten the time from the bus reset to the return to the normal process.

ネットワークシステムを示すブロック図である。It is a block diagram which shows a network system. インターフェース装置のブロック回路である。It is a block circuit of an interface device. コンフィグＲＯＭ取得回路の処理動作を示すフローチャート図である。It is a flowchart figure which shows the processing operation of a config ROM acquisition circuit. 各装置のコンフィグレーションＲＯＭデータの取得状況を説明する説明図である。It is explanatory drawing explaining the acquisition condition of the configuration ROM data of each apparatus. 各装置のその他のコンフィグレーションＲＯＭデータの取得状況を説明する説明図である。It is explanatory drawing explaining the acquisition condition of the other configuration ROM data of each apparatus.

以下、実施形態を図１〜図５に従って説明する。
図１は、自動車に設置したＤＶＤ再生装置１、ビデオカメラ装置２、フロント液晶表示装置３、リア液晶表示装置４のシステム構成を示し、シリアルインターフェースの一つであるＩＥＥＥ１３９４（１９３４ Ａｕｔｏｍｏｔｉｖｅ）に準拠したデータ転送を行うネットワークシステムを概略的に示すブロック図である。 Hereinafter, embodiments will be described with reference to FIGS.
FIG. 1 shows a system configuration of a DVD playback device 1, a video camera device 2, a front liquid crystal display device 3, and a rear liquid crystal display device 4 installed in an automobile, and conforms to IEEE 1394 (1934 Automobile), which is one of serial interfaces. 1 is a block diagram schematically showing a network system that performs data transfer. FIG.

図１に示すように、ネットワークシステムは、ＤＶＤ再生装置１、ビデオカメラ装置２、フロント液晶表示装置３、リア液晶表示装置４は、ＩＥＥＥ１３９４バスケーブル（以下、バスケーブルという）５，６，７を介して互いに接続されてネットワークを構成している。   As shown in FIG. 1, the network system includes a DVD playback device 1, a video camera device 2, a front liquid crystal display device 3, and a rear liquid crystal display device 4. IEEE1394 bus cables (hereinafter referred to as bus cables) 5, 6, and 7 are connected. Are connected to each other through a network.

ＤＶＤ再生装置１は、バスケーブル５によってビデオカメラ装置２と接続されている。また、ＤＶＤ再生装置１は、バスケーブル６によってフロント液晶表示装置３と接続されている。さらに、フロント液晶表示装置３は、バスケーブル７によってリア液晶表示装置４と接続されている。そして、電子機器としての各装置１〜４は、バスケーブル５，６，７によって、デイジーチェーン型のトポロジ（システム構成）が形成されている。   The DVD playback device 1 is connected to the video camera device 2 by a bus cable 5. Further, the DVD playback device 1 is connected to the front liquid crystal display device 3 by a bus cable 6. Further, the front liquid crystal display device 3 is connected to the rear liquid crystal display device 4 by a bus cable 7. The devices 1 to 4 as electronic devices have a daisy chain topology (system configuration) formed by the bus cables 5, 6, and 7.

ＤＶＤ再生装置１、ビデオカメラ装置２、フロント液晶表示装置３及びリア液晶表示装置４は、ＩＥＥＥ１３９４（１９３４ Ａｕｔｏｍｏｔｉｖｅ）に準拠したデータ転送を可能にするためのインターフェース装置１０，２０，３０，４０をそれぞれ備えている。   The DVD playback device 1, the video camera device 2, the front liquid crystal display device 3, and the rear liquid crystal display device 4 have interface devices 10, 20, 30, and 40 for enabling data transfer in conformity with IEEE 1394 (1934 Automobile), respectively. I have.

ＤＶＤ再生装置１のインターフェース装置１０は、第１及び第２ポート１１，１２、物理層処理回路１３、リンク層及びアプリケーション層等の上位層処理回路１５を備えている。また、ビデオカメラ装置２のインターフェース装置２０は、第１及び第２ポート２１，２２、物理層処理回路２３、リンク層及びアプリケーション層等の上位層処理回路２５を備えている。   The interface device 10 of the DVD playback device 1 includes first and second ports 11 and 12, a physical layer processing circuit 13, and an upper layer processing circuit 15 such as a link layer and an application layer. The interface device 20 of the video camera apparatus 2 includes first and second ports 21 and 22, a physical layer processing circuit 23, and an upper layer processing circuit 25 such as a link layer and an application layer.

さらに、フロント液晶表示装置３のインターフェース装置３０は、第１及び第２ポート３１，３２、物理層処理回路３３、リンク層及びアプリケーション層等の上位層処理回路３５を備えている。さらにまた、リア液晶表示装置４のインターフェース装置４０は、同様に、第１及び第２ポート４１，４２、物理層処理回路４３、リンク層及びアプリケーション層等の上位層処理回路４５を備えている。   Further, the interface device 30 of the front liquid crystal display device 3 includes first and second ports 31 and 32, a physical layer processing circuit 33, and an upper layer processing circuit 35 such as a link layer and an application layer. Furthermore, the interface device 40 of the rear liquid crystal display device 4 similarly includes first and second ports 41 and 42, a physical layer processing circuit 43, and an upper layer processing circuit 45 such as a link layer and an application layer.

そして、ＤＶＤ再生装置１（インターフェース装置１０）の第１ポート１１とビデオカメラ装置２（インターフェース装置２０）の第２ポート２２との間に、バスケーブル５が接続されている。また、ＤＶＤ再生装置１（インターフェース装置１０）の第２ポート１２とフロント液晶表示装置３（インターフェース装置３０）の第１ポート３１との間に、バスケーブル６が接続されている。さらに、フロント液晶表示装置３（インターフェース装置３０）の第２ポート３２とリア液晶表示装置４（インターフェース装置４０）の第１ポート４１との間に、バスケーブル７が接続されている。   A bus cable 5 is connected between the first port 11 of the DVD playback device 1 (interface device 10) and the second port 22 of the video camera device 2 (interface device 20). A bus cable 6 is connected between the second port 12 of the DVD playback device 1 (interface device 10) and the first port 31 of the front liquid crystal display device 3 (interface device 30). Further, the bus cable 7 is connected between the second port 32 of the front liquid crystal display device 3 (interface device 30) and the first port 41 of the rear liquid crystal display device 4 (interface device 40).

ＤＶＤ再生装置１（インターフェース装置１０）の第１及び第２ポート１１，１２は、それぞれ受信回路１１ａ，１２ａ及び送信回路１１ｂ、１２ｂを備えている。
第１ポート１１の受信回路１１ａは、バスケーブル５を介してビデオカメラ装置２の第２ポート２２から送信される信号（パケットデータやトーン信号）を装置内部で扱う電気信号に変換（デコード）し、その変換した電気信号を物理層処理回路１３に出力する。また、第１ポート１１の送信回路１１ｂは、物理層処理回路１３から出力される信号（パケットデータやトーン信号）をコード変換し、そのコード変換した電気信号を、バスケーブル５を介して、ビデオカメラ装置２の第２ポート２２に送信する。 The first and second ports 11 and 12 of the DVD playback device 1 (interface device 10) include receiving circuits 11a and 12a and transmitting circuits 11b and 12b, respectively.
The receiving circuit 11a of the first port 11 converts (decodes) a signal (packet data or tone signal) transmitted from the second port 22 of the video camera device 2 via the bus cable 5 into an electrical signal handled inside the device. The converted electrical signal is output to the physical layer processing circuit 13. Further, the transmission circuit 11b of the first port 11 performs code conversion on the signal (packet data or tone signal) output from the physical layer processing circuit 13, and the code-converted electric signal is transmitted via the bus cable 5 to the video. The data is transmitted to the second port 22 of the camera device 2.

一方、第２ポート１２の受信回路１２ａは、バスケーブル６を介してフロント液晶表示装置３の第１ポート３１から送信される信号（パケットデータやトーン信号）を装置内部で扱う電気信号に変換（デコード）し、その変換した電気信号を物理層処理回路１３に出力する。また、第２ポート１２の送信回路１２ｂは、物理層処理回路１３から出力される信号（パケットデータやトーン信号）をコード変換し、そのコード変換した電気信号を、バスケーブル６を介して、フロント液晶表示装置３の第１ポート３１に送信する。   On the other hand, the receiving circuit 12a of the second port 12 converts a signal (packet data or tone signal) transmitted from the first port 31 of the front liquid crystal display device 3 through the bus cable 6 into an electrical signal handled inside the device ( And the converted electrical signal is output to the physical layer processing circuit 13. The transmission circuit 12b of the second port 12 performs code conversion on the signal (packet data or tone signal) output from the physical layer processing circuit 13, and the code converted electric signal is transmitted to the front via the bus cable 6. The data is transmitted to the first port 31 of the liquid crystal display device 3.

インターフェース装置１０の物理層処理回路１３は、第１ポート１１の受信回路１１ａから入力されたパケットデータを上位層処理回路１５に出力する。また、物理層処理回路１３は、上位層処理回路１５からのパケットデータを第１ポート１１の送信回路１１ｂに出力する。さらに、物理層処理回路１３は、第２ポート１２の受信回路１２ａから入力されたパケットデータを上位層処理回路１５に出力する。また、物理層処理回路１３は、上位層処理回路１５からのパケットデータを第２ポート１２の送信回路１２ｂに出力する。   The physical layer processing circuit 13 of the interface device 10 outputs the packet data input from the receiving circuit 11 a of the first port 11 to the upper layer processing circuit 15. Further, the physical layer processing circuit 13 outputs the packet data from the higher layer processing circuit 15 to the transmission circuit 11 b of the first port 11. Further, the physical layer processing circuit 13 outputs the packet data input from the receiving circuit 12 a of the second port 12 to the upper layer processing circuit 15. Further, the physical layer processing circuit 13 outputs the packet data from the higher layer processing circuit 15 to the transmission circuit 12 b of the second port 12.

ＤＶＤ再生装置１（インターフェース装置１０）の上位層処理回路１５は、物理層処理回路１３から入力したパケットデータが、第２ポート１２を介してフロント液晶表示装置３に送信するデータのとき、該データを、物理層処理回路１３を介して第２ポート１２に出力する。また、上位層処理回路１５は、物理層処理回路１３から入力されたパケットデータが、第１ポート１１を介してビデオカメラ装置２に送信するデータのとき、該データを、物理層処理回路１３を介して、第１ポート１１に出力する。   When the packet data input from the physical layer processing circuit 13 is data to be transmitted to the front liquid crystal display device 3 via the second port 12, the upper layer processing circuit 15 of the DVD playback device 1 (interface device 10) Is output to the second port 12 via the physical layer processing circuit 13. Further, when the packet data input from the physical layer processing circuit 13 is data to be transmitted to the video camera device 2 via the first port 11, the upper layer processing circuit 15 sends the data to the physical layer processing circuit 13. Output to the first port 11.

さらに、上位層処理回路１５は、物理層処理回路１３から入力したパケットデータが、バスケーブル５を介してビデオカメラ装置２との間でのデータ授受のときには、該データを取込み信号処理してその処理したデータを物理層処理回路１３、及び、第１ポート１１を介してビデオカメラ装置２に送信するようになっている。同様に、上位層処理回路１５は、物理層処理回路１３から入力したパケットデータが、バスケーブル６介してフロント液晶表示装置３との間でのデータ授受のときには、該データを取込み信号処理してその処理したデータを物理層処理回路１３、及び、第２ポート１２を介してフロント液晶表示装置３に送信するようになっている。   Further, when the packet data input from the physical layer processing circuit 13 exchanges data with the video camera device 2 via the bus cable 5, the upper layer processing circuit 15 takes in the data and processes the signal. The processed data is transmitted to the video camera device 2 via the physical layer processing circuit 13 and the first port 11. Similarly, when the packet data input from the physical layer processing circuit 13 is exchanged with the front liquid crystal display device 3 via the bus cable 6, the upper layer processing circuit 15 takes in the data and performs signal processing. The processed data is transmitted to the front liquid crystal display device 3 via the physical layer processing circuit 13 and the second port 12.

そして、このように構成されたＤＶＤ再生装置１のインターフェース装置１０は、上位層処理回路１５を介して、該インターフェース装置１０を統括制御するマイクロコンピュータの中央処理装置（ＣＰＵ）１６との間で各種のデータ授受を行うようになっている。   The interface device 10 of the DVD playback device 1 configured as described above is variously connected to the central processing unit (CPU) 16 of the microcomputer that controls the interface device 10 through the upper layer processing circuit 15. It is designed to exchange data.

ビデオカメラ装置２（インターフェース装置２０）の第１及び第２ポート２１，２２は、それぞれ受信回路２１ａ，２２ａ及び送信回路２１ｂ，２２ｂを備えている。
第１ポート２１の受信回路２１ａは、図示しない外部装置から送信される信号（パケットデータやトーン信号）を装置内部で扱う電気信号に変換（デコード）し、その変換した電気信号を物理層処理回路２３に出力するようになっている。また、第１ポート２１の送信回路２１ｂは、物理層処理回路２３から出力される信号（パケットデータやトーン信号）をコード変換し、そのコード変換した電気信号を、図示しない外部装置に送信するようになっている。 The first and second ports 21 and 22 of the video camera device 2 (interface device 20) include reception circuits 21a and 22a and transmission circuits 21b and 22b, respectively.
The receiving circuit 21a of the first port 21 converts (decodes) a signal (packet data or tone signal) transmitted from an external device (not shown) into an electric signal handled inside the device, and the converted electric signal is a physical layer processing circuit. 23 is output. The transmission circuit 21b of the first port 21 performs code conversion on the signal (packet data or tone signal) output from the physical layer processing circuit 23, and transmits the code-converted electric signal to an external device (not shown). It has become.

一方、第２ポート２２の受信回路２２ａは、バスケーブル５を介して、ＤＶＤ再生装置１の第１ポート１１の送信回路１１ｂから送信される信号（パケットデータやトーン信号）を装置内部で扱う電気信号に変換（デコード）し、その変換した電気信号を物理層処理回路２３に出力する。また、第２ポート２２の送信回路２２ｂは、物理層処理回路２３から出力される信号（パケットデータやトーン信号）をコード変換し、そのコード変換した電気信号を、バスケーブル５を介して、ＤＶＤ再生装置１の第１ポート１１の受信回路１１ａに送信する。   On the other hand, the receiving circuit 22a of the second port 22 is an electric device that handles signals (packet data and tone signals) transmitted from the transmitting circuit 11b of the first port 11 of the DVD playback apparatus 1 via the bus cable 5 inside the apparatus. The signal is converted (decoded) into a signal, and the converted electric signal is output to the physical layer processing circuit 23. The transmission circuit 22b of the second port 22 performs code conversion on the signal (packet data or tone signal) output from the physical layer processing circuit 23, and the code-converted electric signal is transmitted to the DVD via the bus cable 5. The data is transmitted to the receiving circuit 11a of the first port 11 of the playback device 1.

インターフェース装置２０の物理層処理回路２３は、第１ポート２１の受信回路２１ａから入力されたパケットデータを上位層処理回路２５に出力する。また、物理層処理回路２３は、上位層処理回路２５からのパケットデータを第１ポート２１の送信回路２１ｂに出力する。さらに、物理層処理回路２３は、第２ポート２２の受信回路２２ａから入力されたパケットデータを上位層処理回路２５に出力する。また、物理層処理回路２３は、上位層処理回路２５からのパケットデータを第２ポート２２の送信回路２２ｂに出力する。   The physical layer processing circuit 23 of the interface device 20 outputs the packet data input from the receiving circuit 21 a of the first port 21 to the upper layer processing circuit 25. Further, the physical layer processing circuit 23 outputs the packet data from the upper layer processing circuit 25 to the transmission circuit 21 b of the first port 21. Further, the physical layer processing circuit 23 outputs the packet data input from the receiving circuit 22 a of the second port 22 to the upper layer processing circuit 25. Further, the physical layer processing circuit 23 outputs the packet data from the upper layer processing circuit 25 to the transmission circuit 22 b of the second port 22.

ビデオカメラ装置２（インターフェース装置２０）の上位層処理回路２５は、物理層処理回路２３から入力したパケットデータが、第２ポート２２を介してＤＶＤ再生装置１に送信するデータのとき、該データを、物理層処理回路２３を介して、第２ポート２２に出力する。また、上位層処理回路２５は、物理層処理回路２３から入力されたパケットデータが、第１ポート２１を介して外部装置に送信するデータのとき、該データを、物理層処理回路２３を介して、第１ポート２１に出力する。   When the packet data input from the physical layer processing circuit 23 is data to be transmitted to the DVD playback device 1 via the second port 22, the upper layer processing circuit 25 of the video camera device 2 (interface device 20) receives the data. The data is output to the second port 22 through the physical layer processing circuit 23. In addition, when the packet data input from the physical layer processing circuit 23 is data to be transmitted to an external device via the first port 21, the upper layer processing circuit 25 transmits the data via the physical layer processing circuit 23. , Output to the first port 21.

また、上位層処理回路２５は、物理層処理回路２３から入力したパケットデータが、第１ポート２１を介して外部装置との間でのデータ授受のときには、該データを取込み信号処理してその処理したデータを物理層処理回路２３、及び、第１ポート２１を介して外部装置に送信するようになっている。同様に、上位層処理回路２５は、物理層処理回路２３から入力したパケットデータが、バスケーブル５を介してＤＶＤ再生装置１との間でのデータ授受のときには、該データを取込み信号処理してその処理したデータを物理層処理回路２３、及び、第２ポート２２を介してＤＶＤ再生装置１に送信するようになっている。   When the packet data input from the physical layer processing circuit 23 is exchanged with an external device via the first port 21, the upper layer processing circuit 25 takes in the data and processes the signal. The transmitted data is transmitted to the external device via the physical layer processing circuit 23 and the first port 21. Similarly, when the packet data input from the physical layer processing circuit 23 is exchanged with the DVD playback apparatus 1 via the bus cable 5, the upper layer processing circuit 25 takes in the data and performs signal processing. The processed data is transmitted to the DVD playback apparatus 1 via the physical layer processing circuit 23 and the second port 22.

そして、このように構成されたビデオカメラ装置２のインターフェース装置２０は、上位層処理回路２５を介して、該インターフェース装置２０を統括制御するマイクロコンピュータの中央処理装置（ＣＰＵ）２６との間で各種のデータ授受を行うようになっている。   The interface device 20 of the video camera device 2 configured as described above is variously connected to the central processing unit (CPU) 26 of the microcomputer that controls the interface device 20 through the upper layer processing circuit 25. It is designed to exchange data.

フロント液晶表示装置３（インターフェース装置３０）の第１及び第２ポート３１，３２は、それぞれ受信回路３１ａ，３２ａ及び送信回路３１ｂ，３２ｂを備えている。
第１ポート３１の受信回路３１ａは、バスケーブル６を介して、ＤＶＤ再生装置１から送信される信号（パケットデータやトーン信号）を装置内部で扱う電気信号に変換（デコード）し、その変換した電気信号を物理層処理回路３３に出力するようになっている。また、第１ポート３１の送信回路３１ｂは、物理層処理回路３３から出力される信号（パケットデータやトーン信号）をコード変換し、そのコード変換した電気信号を、バスケーブル６を介して、ＤＶＤ再生装置１に送信するようになっている。 The first and second ports 31 and 32 of the front liquid crystal display device 3 (interface device 30) include receiving circuits 31a and 32a and transmitting circuits 31b and 32b, respectively.
The receiving circuit 31a of the first port 31 converts (decodes) the signal (packet data or tone signal) transmitted from the DVD playback device 1 via the bus cable 6 into an electric signal handled inside the device, and converts the signal. An electric signal is output to the physical layer processing circuit 33. The transmission circuit 31b of the first port 31 performs code conversion on the signal (packet data or tone signal) output from the physical layer processing circuit 33, and the code-converted electric signal is transmitted to the DVD via the bus cable 6. The data is transmitted to the playback device 1.

一方、第２ポート３２の受信回路３２ａは、バスケーブル７を介して、リア液晶表示装置４の第１ポート４１の送信回路４１ｂから送信される信号（パケットデータやトーン信号）を装置内部で扱う電気信号に変換（デコード）し、その変換した電気信号を物理層処理回路３３に出力する。また、第２ポート３２の送信回路３２ｂは、物理層処理回路３３から出力される信号（パケットデータやトーン信号）をコード変換し、そのコード変換した電気信号を、バスケーブル７を介して、リア液晶表示装置４の第１ポート４１の受信回路４１ａに送信する。   On the other hand, the receiving circuit 32a of the second port 32 handles signals (packet data and tone signals) transmitted from the transmitting circuit 41b of the first port 41 of the rear liquid crystal display device 4 via the bus cable 7 inside the device. The electrical signal is converted (decoded) and the converted electrical signal is output to the physical layer processing circuit 33. The transmission circuit 32b of the second port 32 performs code conversion on the signal (packet data or tone signal) output from the physical layer processing circuit 33, and transmits the code-converted electrical signal via the bus cable 7. The data is transmitted to the receiving circuit 41 a of the first port 41 of the liquid crystal display device 4.

インターフェース装置３０の物理層処理回路３３は、第１ポート３１の受信回路３１ａから入力されたパケットデータを上位層処理回路３５に出力する。また、物理層処理回路３３は、上位層処理回路３５からのパケットデータを第１ポート３１の送信回路３１ｂに出力する。さらに、物理層処理回路３３は、第２ポート３２の受信回路３２ａから入力されたパケットデータを上位層処理回路３５に出力する。また、物理層処理回路３３は、上位層処理回路３５からのパケットデータを第２ポート３２の送信回路３２ｂに出力する。   The physical layer processing circuit 33 of the interface device 30 outputs the packet data input from the receiving circuit 31 a of the first port 31 to the upper layer processing circuit 35. Further, the physical layer processing circuit 33 outputs the packet data from the upper layer processing circuit 35 to the transmission circuit 31 b of the first port 31. Further, the physical layer processing circuit 33 outputs the packet data input from the receiving circuit 32 a of the second port 32 to the upper layer processing circuit 35. Further, the physical layer processing circuit 33 outputs the packet data from the upper layer processing circuit 35 to the transmission circuit 32 b of the second port 32.

フロント液晶表示装置３（インターフェース装置３０）の上位層処理回路３５は、物理層処理回路３３から入力したパケットデータが、第２ポート３２を介してリア液晶表示装置４に送信するデータのとき、該データを、物理層処理回路３３を介して、第２ポート３２に出力する。また、上位層処理回路３５は、物理層処理回路３３から入力されたパケットデータを、第１ポート３１を介してＤＶＤ再生装置１に送信するデータのとき、該データを、物理層処理回路３３を介して、第１ポート３１に出力する。   When the packet data input from the physical layer processing circuit 33 is data to be transmitted to the rear liquid crystal display device 4 via the second port 32, the upper layer processing circuit 35 of the front liquid crystal display device 3 (interface device 30) Data is output to the second port 32 via the physical layer processing circuit 33. Further, when the packet data input from the physical layer processing circuit 33 is data to be transmitted to the DVD playback apparatus 1 via the first port 31, the upper layer processing circuit 35 sends the data to the physical layer processing circuit 33. Via the first port 31.

また、上位層処理回路３５は、物理層処理回路３３から入力したパケットデータが、第１ポート３１を介してＤＶＤ再生装置１との間でのデータ授受のときには、該データを取込み信号処理してその処理したデータを物理層処理回路３３、及び、第１ポート３１を介してＤＶＤ再生装置１に送信するようになっている。同様に、上位層処理回路３５は、物理層処理回路３３から入力したパケットデータが、バスケーブル７を介してリア液晶表示装置４との間でのデータ授受のときには、該データを取込み信号処理してその処理したデータを物理層処理回路３３、及び、第２ポート３２を介してリア液晶表示装置４に送信するようになっている。   Further, when the packet data input from the physical layer processing circuit 33 is exchanged with the DVD playback apparatus 1 via the first port 31, the upper layer processing circuit 35 takes in the data and performs signal processing. The processed data is transmitted to the DVD playback apparatus 1 via the physical layer processing circuit 33 and the first port 31. Similarly, when the packet data input from the physical layer processing circuit 33 is exchanged with the rear liquid crystal display device 4 via the bus cable 7, the upper layer processing circuit 35 takes in the data and performs signal processing. The processed data is transmitted to the rear liquid crystal display device 4 via the physical layer processing circuit 33 and the second port 32.

そして、このように構成されたフロント液晶表示装置３のインターフェース装置３０は、上位層処理回路３５を介して、該インターフェース装置３０を統括制御するマイクロコンピュータの中央処理装置（ＣＰＵ）３６との間で各種のデータ授受を行うようになっている。   The interface device 30 of the front liquid crystal display device 3 configured as described above is connected to a central processing unit (CPU) 36 of a microcomputer that controls the interface device 30 through an upper layer processing circuit 35. Various types of data are exchanged.

リア液晶表示装置４（インターフェース装置４０）の第１及び第２ポート４１，４２は、それぞれ受信回路４１ａ，４２ａ及び送信回路４１ｂ，４２ｂを備えている。
第１ポート４１の受信回路４１ａは、バスケーブル７を介して、フロント液晶表示装置３の第２ポート３２の送信回路３２ｂから送信される信号（パケットデータやトーン信号）を装置内部で扱う電気信号に変換（デコード）し、その変換した電気信号を物理層処理回路４３に出力する。また、第１ポート４１の送信回路４１ｂは、物理層処理回路４３から出力される信号（パケットデータやトーン信号）をコード変換し、そのコード変換した電気信号を、バスケーブル７を介して、フロント液晶表示装置３の第２ポート３２の受信回路３２ａに送信する。 The first and second ports 41 and 42 of the rear liquid crystal display device 4 (interface device 40) include reception circuits 41a and 42a and transmission circuits 41b and 42b, respectively.
The reception circuit 41a of the first port 41 is an electrical signal that handles signals (packet data and tone signals) transmitted from the transmission circuit 32b of the second port 32 of the front liquid crystal display device 3 via the bus cable 7 inside the device. Is converted (decoded), and the converted electric signal is output to the physical layer processing circuit 43. The transmission circuit 41b of the first port 41 performs code conversion on the signal (packet data and tone signal) output from the physical layer processing circuit 43, and the code converted electric signal is transmitted to the front via the bus cable 7. The data is transmitted to the receiving circuit 32 a of the second port 32 of the liquid crystal display device 3.

一方、第２ポート４２の受信回路４２ａは、外部装置から送信される信号（パケットデータやトーン信号）を装置内部で扱う電気信号に変換（デコード）し、その変換した電気信号を物理層処理回路４３に出力するようになっている。また、第２ポート４２の送信回路４２ｂは、物理層処理回路４３から出力される信号（パケットデータやトーン信号）をコード変換し、そのコード変換した電気信号を、外部装置に送信するようになっている。   On the other hand, the receiving circuit 42a of the second port 42 converts (decodes) a signal (packet data or tone signal) transmitted from an external device into an electric signal handled inside the device, and the converted electric signal is a physical layer processing circuit. It outputs to 43. The transmission circuit 42b of the second port 42 performs code conversion on the signal (packet data or tone signal) output from the physical layer processing circuit 43 and transmits the code-converted electric signal to an external device. ing.

インターフェース装置４０の物理層処理回路４３は、第１ポート４１の受信回路４１ａから入力されたパケットデータを上位層処理回路４５に出力する。また、物理層処理回路４３は、上位層処理回路４５からのパケットデータを第１ポート４１の送信回路４１ｂに出力する。さらに、物理層処理回路４３は、第２ポート４２の受信回路４２ａから入力されたパケットデータを上位層処理回路４５に出力する。また、物理層処理回路４３は、上位層処理回路４５からのパケットデータを第２ポート４２の送信回路４２ｂに出力する。   The physical layer processing circuit 43 of the interface device 40 outputs the packet data input from the receiving circuit 41 a of the first port 41 to the upper layer processing circuit 45. Further, the physical layer processing circuit 43 outputs the packet data from the upper layer processing circuit 45 to the transmission circuit 41 b of the first port 41. Further, the physical layer processing circuit 43 outputs the packet data input from the receiving circuit 42 a of the second port 42 to the upper layer processing circuit 45. Further, the physical layer processing circuit 43 outputs the packet data from the upper layer processing circuit 45 to the transmission circuit 42 b of the second port 42.

リア液晶表示装置４（インターフェース装置４０）の上位層処理回路４５は、物理層処理回路４３から入力したパケットデータが、第２ポート４２を介して図示しない外部装置に送信するデータのとき、該データを、物理層処理回路４３を介して、第２ポート４２に出力するようになっている。また、上位層処理回路４５は、物理層処理回路４３から入力されたパケットデータが、第１ポート４１を介してフロント液晶表示装置３に送信するデータのとき、該データを、物理層処理回路４３を介して、第１ポート４１に出力する。   The upper layer processing circuit 45 of the rear liquid crystal display device 4 (interface device 40) receives the data when the packet data input from the physical layer processing circuit 43 is data to be transmitted to an external device (not shown) via the second port 42. Are output to the second port 42 via the physical layer processing circuit 43. Further, when the packet data input from the physical layer processing circuit 43 is data to be transmitted to the front liquid crystal display device 3 via the first port 41, the upper layer processing circuit 45 converts the data into the physical layer processing circuit 43. To the first port 41.

また、上位層処理回路４５は、物理層処理回路４３から入力したパケットデータが、第１ポート４１を介してフロント液晶表示装置３との間でのデータ授受のときには、該データを取込み信号処理してその処理したデータを物理層処理回路４３、及び、第１ポート４１を介してフロント液晶表示装置３に送信するようになっている。同様に、上位層処理回路４５は、物理層処理回路４３から入力したパケットデータが、第２ポート４２を介して外部装置との間でのデータ授受のときには、該データを取込み信号処理してその処理したデータを物理層処理回路４３、及び、第２ポート４２を介して外部装置に送信するようになっている。   In addition, when the packet data input from the physical layer processing circuit 43 is exchanged with the front liquid crystal display device 3 via the first port 41, the upper layer processing circuit 45 takes in the data and performs signal processing. The processed data is transmitted to the front liquid crystal display device 3 via the physical layer processing circuit 43 and the first port 41. Similarly, when the packet data input from the physical layer processing circuit 43 is exchanged with an external device via the second port 42, the upper layer processing circuit 45 takes in the data and processes the signal. The processed data is transmitted to the external device via the physical layer processing circuit 43 and the second port 42.

そして、このように構成されたリア液晶表示装置４のインターフェース装置４０は、上位層処理回路４５を介して、該インターフェース装置４０を統括制御するマイクロコンピュータの中央処理装置（ＣＰＵ）４６との間で各種のデータ授受を行うようになっている。   The interface device 40 of the rear liquid crystal display device 4 configured as described above is connected to a central processing unit (CPU) 46 of a microcomputer that controls the interface device 40 through an upper layer processing circuit 45. Various types of data are exchanged.

各インターフェース装置１０，２０，３０，４０には、コンフィグレーションＲＯＭデータ取得回路（以下、コンフィグＲＯＭ取得回路という）５０がそれぞれ設けられている。   Each interface device 10, 20, 30, 40 is provided with a configuration ROM data acquisition circuit (hereinafter referred to as a configuration ROM acquisition circuit) 50.

なお、各インターフェース装置１０，２０，３０，４０に設けたコンフィグＲＯＭ取得回路５０は、具体的に回路構成が同じである。従って、説明の便宜上、ＤＶＤ再生装置１のインターフェース装置１０に設けたコンフィグＲＯＭ取得回路５０について説明する。そして、他のインターフェース装置２０，３０，４０に設けたコンフィグＲＯＭ取得回路５０について、その詳細な説明を省略する。   The configuration ROM acquisition circuit 50 provided in each interface device 10, 20, 30, 40 has the same specific circuit configuration. Therefore, for convenience of explanation, the configuration ROM acquisition circuit 50 provided in the interface device 10 of the DVD playback device 1 will be described. A detailed description of the configuration ROM acquisition circuit 50 provided in the other interface devices 20, 30, 40 is omitted.

図２は、ＤＶＤ再生装置１のインターフェース装置１０に設けたコンフィグＲＯＭ取得回路５０のブロック回路を示す。
図２において、コンフィグＲＯＭ取得回路５０は、自機器コンフィグレーションＲＯＭデータ格納ＲＡＭ（以下、自機器ＲＯＭデータ格納ＲＡＭという）５１、コンフィグレーションＲＯＭデータ送信回路（以下、ＲＯＭデータ送信回路という）５２を有している。 FIG. 2 shows a block circuit of the config ROM acquisition circuit 50 provided in the interface device 10 of the DVD playback apparatus 1.
In FIG. 2, the configuration ROM acquisition circuit 50 has its own device configuration ROM data storage RAM (hereinafter referred to as “own device ROM data storage RAM”) 51 and a configuration ROM data transmission circuit (hereinafter referred to as “ROM data transmission circuit”) 52. doing.

自機器ＲＯＭデータ格納ＲＡＭ５１は、自機器のコンフィグＲＯＭデータＤＡを記憶したメモリである。自機器ＲＯＭデータ格納ＲＡＭ５１は、インターフェース装置１０の初期化時に、ＣＰＵ１６にて自機器のコンフィグＲＯＭデータＤＡが設定される。   The own device ROM data storage RAM 51 is a memory storing the configuration ROM data DA of the own device. In the own device ROM data storage RAM 51, the configuration ROM data DA of the own device is set by the CPU 16 when the interface device 10 is initialized.

ＲＯＭデータ送信回路５２は、自機器ＲＯＭデータ格納ＲＡＭ５１からの自機器のコンフィグＲＯＭデータＤＡを読み出し、自機器のコンフィグレーションＲＯＭデータＤＡを添付したライト・リクエストであって、送信先をブロードキャストとした送信データを作成する。ＲＯＭデータ送信回路５２は、送信先をブロードキャストとした自機器のコンフィグレーションＲＯＭデータＤＡを添付したライト・リクエストを、物理層処理回路１３とコンフィグＲＯＭ取得回路５０の間に設けた非同期転送制御回路１４を介して物理層処理回路１３に送信する。   The ROM data transmission circuit 52 reads the configuration ROM data DA of its own device from its own device ROM data storage RAM 51, and is a write request attached with the configuration ROM data DA of its own device, with the transmission destination being broadcast. Create data. The ROM data transmission circuit 52 provides a write request with the configuration ROM data DA of its own device with the transmission destination broadcast between the physical layer processing circuit 13 and the configuration ROM acquisition circuit 50. Is transmitted to the physical layer processing circuit 13.

従って、ＲＯＭデータ送信回路５２から出力される自機器のコンフィグレーションＲＯＭデータＤＡを添付したライト・リクエストは、物理層処理回路１３からライト・リクエストパケットとして他の装置２，３，４のインターフェース装置２０，３０，４０にそれぞれ送信される。   Therefore, the write request attached with the configuration ROM data DA of its own device output from the ROM data transmission circuit 52 is sent as a write request packet from the physical layer processing circuit 13 to the interface devices 20 of the other devices 2, 3, 4. , 30, and 40, respectively.

また、コンフィグＲＯＭ取得回路５０は、記憶回路としてのコンフィグレーションＲＯＭデータ格納ＲＡＭ（以下、全ＲＯＭデータ格納ＲＡＭという）５３、第１〜第６３フラグＦ１〜Ｆ６３、コンフィグレーションＲＯＭデータライト・リクエスト受信回路（以下、ＲＯＭデータ受信回路という）５４を有している。   The configuration ROM acquisition circuit 50 includes a configuration ROM data storage RAM (hereinafter referred to as all ROM data storage RAM) 53 as a storage circuit, first to 63rd flags F1 to F63, a configuration ROM data write / request reception circuit. (Hereinafter referred to as ROM data receiving circuit) 54.

全ＲＯＭデータ格納ＲＡＭ５３は、ネットワークシステムにおいて電子機器（ノード）が接続される最大の数である６３台に対応して６３個の記憶領域Ｍ１〜Ｍ６３を有し、各記憶領域は接続される各ノードに対して割り当てられていて、その割り当てられた装置（ノード）のコンフィグＲＯＭデータが記憶されるようになっている。   The all ROM data storage RAM 53 has 63 storage areas M1 to M63 corresponding to the 63 units that are the maximum number of electronic devices (nodes) connected in the network system. It is assigned to a node, and config ROM data of the assigned device (node) is stored.

本実施形態では、ＤＶＤ再生装置１、ビデオカメラ装置２、フロント液晶表示装置３及びリア液晶表示装置４の４台の装置がバスケーブル５，６，７な接続されていることから、全ＲＯＭデータ格納ＲＡＭ５３は、４個の第１〜第４記憶領域Ｍ１〜Ｍ４であってもよい。   In the present embodiment, since all four devices of the DVD playback device 1, the video camera device 2, the front liquid crystal display device 3, and the rear liquid crystal display device 4 are connected by the bus cables 5, 6 and 7, all ROM data The storage RAM 53 may be four first to fourth storage areas M1 to M4.

尚、バスリセット後においてノードＩＤの番号が設定されるが、本実施形態では、説明の便宜上、ＤＶＤ再生装置１、ビデオカメラ装置２、フロント液晶表示装置３及びリア液晶表示装置４の順でノードＩＤが設定されるものとする。そして、第１記憶領域Ｍ１にＤＶＤ再生装置１が割り当てられ、そのコンフィグＲＯＭデータＤＡが記憶される。また、第２記憶領域Ｍ２にビデオカメラ装置２が割り当てられ、そのコンフィグＲＯＭデータＤＢが記憶される。さらに、第３記憶領域Ｍ３にフロント液晶表示装置３が割り当てられ、そのコンフィグＲＯＭデータＤＣが記憶される。さらにまた、第４記憶領域Ｍ４にリア液晶表示装置４が割り当てられ、そのコンフィグＲＯＭデータＤＤが記憶されるようになっている。   Although the node ID numbers are set after the bus reset, in this embodiment, for convenience of explanation, the nodes are in the order of the DVD playback device 1, the video camera device 2, the front liquid crystal display device 3, and the rear liquid crystal display device 4. Assume that an ID is set. Then, the DVD playback device 1 is assigned to the first storage area M1, and its configuration ROM data DA is stored. In addition, the video camera device 2 is assigned to the second storage area M2, and its configuration ROM data DB is stored. Further, the front liquid crystal display device 3 is assigned to the third storage area M3, and its configuration ROM data DC is stored. Furthermore, the rear liquid crystal display device 4 is assigned to the fourth storage area M4, and its configuration ROM data DD is stored.

第１〜第６３フラグＦ１〜Ｆ６３は、全ＲＯＭデータ格納ＲＡＭ５３の各記憶領域Ｍ１〜Ｍ６３においてコンフィグＲＯＭデータが記憶されているか否かを指標するフラグである。   The first to 63rd flags F1 to F63 are flags that indicate whether or not config ROM data is stored in the storage areas M1 to M63 of the all ROM data storage RAM 53.

本実施形態では、全ＲＯＭデータ格納ＲＡＭ５３の第１〜第４記憶領域Ｍ１〜Ｍ４にコンフィグＲＯＭデータＤＡ〜ＤＤがそれぞれ記憶されることから、第１〜第４フラグＦ１〜Ｆ４だけであってもよい。   In the present embodiment, since the configuration ROM data DA to DD are stored in the first to fourth storage areas M1 to M4 of the all ROM data storage RAM 53, only the first to fourth flags F1 to F4 are stored. Good.

ＲＯＭデータ受信回路５４は、物理層処理回路１３が入力した他のインターフェース装置２０，３０，４０のコンフィグレーションＲＯＭデータＤＢ，ＤＣ，ＤＤを添付したライト・リクエストを、非同期転送制御回路１４を介して入力する。ＲＯＭデータ受信回路５４は、物理層処理回路１３から入力した他のインターフェース装置２０，３０，４０のコンフィグＲＯＭデータＤＢ，ＤＣ，ＤＤが添付されたライト・リクエストパケットから同コンフィグＲＯＭデータＤＢ，ＤＣ，ＤＤを取り出す。そして、ＲＯＭデータ受信回路５４は、その取り出したコンフィグＲＯＭデータＤＢ，ＤＣ，ＤＤを、全ＲＯＭデータ格納ＲＡＭ５３の該コンフィグレーションＲＯＭデータの装置（ノード）に対して割り当てられた記憶領域Ｍ２〜Ｍ４にそれぞれ記憶するようになっている。   The ROM data receiving circuit 54 sends the write request attached with the configuration ROM data DB, DC, DD of the other interface devices 20, 30, 40 input by the physical layer processing circuit 13 via the asynchronous transfer control circuit 14. input. The ROM data receiving circuit 54 receives the configuration ROM data DB, DC, and the like from the write request packet to which the configuration ROM data DB, DC, and DD of the other interface devices 20, 30, and 40 input from the physical layer processing circuit 13 are attached. Remove DD. Then, the ROM data receiving circuit 54 stores the extracted configuration ROM data DB, DC, DD in the storage areas M2 to M4 assigned to the configuration ROM data device (node) of the entire ROM data storage RAM 53. Each comes to remember.

尚、自機器のコンフィグレーションＲＯＭデータＤＡについては、ＣＰＵ１６が、バスリセット時に自機器ＲＯＭデータＲＡＭ５１から読み出し、全ＲＯＭデータ格納ＲＡＭ５３の割り当てられた記憶領域Ｍ１に記憶する。もしくは、自機器ＲＯＭデータＲＡＭ５１から全ＲＯＭデータ格納ＲＡＭ５３の割り当てられた記憶領域Ｍ１に自動で転送する仕組みとしてもよい。又は、ＣＰＵ１６が記憶領域Ｍ１を読み出す時に、自動的に自機器ＲＯＭデータＲＡＭ５１が読み出される仕組みとしておいてもよい。これは、ビデオカメラ装置２、フロント液晶表示装置３及びリア液晶表示装置４についても同様に行われる。   Note that the configuration ROM data DA of the own device is read from the own device ROM data RAM 51 when the bus is reset, and stored in the allocated storage area M1 of the all ROM data storage RAM 53. Or it is good also as a mechanism which transfers automatically from the own apparatus ROM data RAM51 to the memory area M1 to which all ROM data storage RAM53 was allocated. Alternatively, a mechanism may be adopted in which the own device ROM data RAM 51 is automatically read when the CPU 16 reads the storage area M1. This is similarly performed for the video camera device 2, the front liquid crystal display device 3, and the rear liquid crystal display device 4.

因みに、ビデオカメラ装置２は、自機器のコンフィグレーションＲＯＭデータＤＢが全ＲＯＭデータ格納ＲＡＭ５３の記憶領域Ｍ２に記憶される。また、フロント液晶表示装置３は、自機器のコンフィグレーションＲＯＭデータＤＣが全ＲＯＭデータ格納ＲＡＭ５３の記憶領域Ｍ３に記憶される。さらに、リア液晶表示装置４は、自機器のコンフィグレーションＲＯＭデータＤＤが全ＲＯＭデータ格納ＲＡＭ５３の記憶領域Ｍ４に記憶される。   Incidentally, the video camera apparatus 2 stores the configuration ROM data DB of its own device in the storage area M <b> 2 of the all ROM data storage RAM 53. In the front liquid crystal display device 3, the configuration ROM data DC of the device itself is stored in the storage area M 3 of the all ROM data storage RAM 53. Further, the rear liquid crystal display device 4 stores the configuration ROM data DD of its own device in the storage area M4 of the all ROM data storage RAM 53.

さらに、コンフィグＲＯＭ取得回路５０は、検出回路、バスリセット信号生成回路としてのセルフＩＤ確認回路５５、タイマ５６，自機器ノードＩＤ取得回路５７を有する。
セルフＩＤ確認回路５５は、バスケーブル５，６，７に何台の装置（ノード）がつながっているかを認識する回路であって、バスリセット後に送受信されるセルフＩＤパケットを、物理層処理回路１３を介して入力し、他の装置２〜４のセルフＩＤを認識してバスケーブル５，６，７に何台の装置がつながっているかを認識するとともに、各装置１〜４のノードＩＤを認識する。 Further, the config ROM acquisition circuit 50 includes a detection circuit, a self ID confirmation circuit 55 as a bus reset signal generation circuit, a timer 56, and a local device node ID acquisition circuit 57.
The self ID confirmation circuit 55 is a circuit that recognizes how many devices (nodes) are connected to the bus cables 5, 6, and 7, and transmits the self ID packet transmitted / received after the bus reset to the physical layer processing circuit 13. And recognize the self IDs of the other devices 2 to 4 to recognize how many devices are connected to the bus cables 5, 6 and 7, and recognize the node IDs of the devices 1 to 4. To do.

また、セルフＩＤ確認回路５５は、自機器ノードＩＤ取得回路５７が取得して保持している自機器のノードＩＤと、第１〜第６３フラグＦ１〜Ｆ６３の内容に基づいて、バスケーブル５，６，７に接続された全ての装置１〜４のコンフィグレーションＲＯＭデータＤＡ，ＤＢ，ＤＣ，ＤＤが送信されたか認識する。そして、セルフＩＤ確認回路５５は、全ての装置１〜４のコンフィグレーションＲＯＭデータＤＡ，ＤＢ，ＤＣ，ＤＤが全ＲＯＭデータ格納ＲＡＭ５３の対応する記憶領域Ｍ１〜Ｍ４にそれぞれ格納されると、同セルフＩＤ確認回路５５に内蔵した完了フラグ５５ａに格納が完了した旨のフラグを設定する。   Further, the self ID confirmation circuit 55 determines the bus cable 5 based on the node ID of the own device acquired and held by the own device node ID acquisition circuit 57 and the contents of the first to 63rd flags F1 to F63. It is recognized whether the configuration ROM data DA, DB, DC, DD of all the devices 1 to 4 connected to 6 and 7 has been transmitted. When the configuration ROM data DA, DB, DC, DD of all the devices 1 to 4 are respectively stored in the corresponding storage areas M1 to M4 of the all ROM data storage RAM 53, the self ID confirmation circuit 55 A flag indicating that the storage is completed is set in a completion flag 55 a built in the ID confirmation circuit 55.

タイマ回路としてのタイマ５６は、バスリセットが発生した時、計時動作を開始し、全ての装置１〜４のコンフィグレーションＲＯＭデータＤＡ，ＤＢ，ＤＣ，ＤＤが全ＲＯＭデータ格納ＲＡＭ５３の記憶領域Ｍ１〜Ｍ４に格納するのに許される予め定めた制限時間を計時するタイマである。   The timer 56 as a timer circuit starts timing when a bus reset occurs, and the configuration ROM data DA, DB, DC, DD of all the devices 1 to 4 are stored in the storage areas M1 to M1 of the all ROM data storage RAM 53. This is a timer for measuring a predetermined time limit allowed to be stored in M4.

そして、タイマ５６が、予め定めた制限時間を経過しても、全ての装置１〜４のコンフィグレーションＲＯＭデータＤＡ，ＤＢ，ＤＣ，ＤＤが全ＲＯＭデータ格納ＲＡＭ５３の記憶領域Ｍ１〜Ｍ４に格納されなかったとき、セルフＩＤ確認回路５５は、物理層処理回路１３に対してバスリセットを要求する信号を出力し、自動的にバスリセットを行わせ、再度コンフィグレーションＲＯＭデータＤＡ，ＤＢ，ＤＣ，ＤＤの読み出しを行わせるようにしている。   And even if the timer 56 elapses a predetermined time limit, the configuration ROM data DA, DB, DC and DD of all the devices 1 to 4 are stored in the storage areas M1 to M4 of the all ROM data storage RAM 53. If not, the self ID confirmation circuit 55 outputs a signal requesting a bus reset to the physical layer processing circuit 13 to automatically perform the bus reset, and again the configuration ROM data DA, DB, DC, DD Is read out.

又、このようなバスリセットが予め定めたＮ回行われても、全ての装置１〜４のコンフィグレーションＲＯＭデータＤＡ，ＤＢ，ＤＣ，ＤＤが全ＲＯＭデータ格納ＲＡＭ５３の記憶領域Ｍ１〜Ｍ４に格納されなかったとき、セルフＩＤ確認回路５５は、バスケーブル５，６，７に接続された装置１〜４の中に、コンフィグＲＯＭ取得回路５０を備えていない従前のＩＥＥＥ１３９４規格のインターフェース装置を備えて装置が含まれていると判断し、その旨を、物理層処理回路１３に出力するようになっている。そして、物理層処理回路１３は、格納されないコンフィグＲＯＭデータの装置に対して、通常の、コンフィグレーションＲＯＭデータのリード・リクエストを送信して、該装置からコンフィグレーションＲＯＭデータの要求（リード・リクエスト）をするようになっている。   Even if such a bus reset is performed N times in advance, the configuration ROM data DA, DB, DC, DD of all the devices 1 to 4 are stored in the storage areas M1 to M4 of the all ROM data storage RAM 53. If not, the self ID confirmation circuit 55 includes a conventional IEEE 1394 standard interface device that does not include the configuration ROM acquisition circuit 50 among the devices 1 to 4 connected to the bus cables 5, 6, and 7. It is determined that the device is included, and a message to that effect is output to the physical layer processing circuit 13. Then, the physical layer processing circuit 13 transmits a normal configuration ROM data read request to a device having configuration ROM data that is not stored, and requests the configuration ROM data from the device (read request). It is supposed to do.

自機器ノードＩＤ取得回路５７は、物理層処理回路１３が入力した自機器ノードＩＤを取得し保持するようになっている。
次に、コンフィグＲＯＭ取得回路５０の処理動作を図３に示すフローチャートに従って説明する。なお、説明の便宜上、ＤＶＤ再生装置１のインターフェース装置１０に設けたコンフィグＲＯＭ取得回路５０の処理動作について説明する。 The own device node ID acquisition circuit 57 acquires and holds the own device node ID input by the physical layer processing circuit 13.
Next, the processing operation of the config ROM acquisition circuit 50 will be described with reference to the flowchart shown in FIG. For convenience of explanation, the processing operation of the config ROM acquisition circuit 50 provided in the interface device 10 of the DVD playback device 1 will be described.

今、ＤＶＤ再生装置１に電源が投入され各インターフェース装置１０、２０，３０，４０において、バスリセットが発生し（ステップＳ１）、バスリセットの発生に基づく通常のバスリセット処理がなされ、各装置１〜４との間で、セルフＩＤパケットの送受信が行われる（ステップＳ２）。そして、各装置（ノード）１〜４間のセルフＩＤパケットの送受信が完了すると、コンフィグＲＯＭ取得回路５０は、セルフＩＤ確認回路５５に各装置１〜４のセルフＩＤパケットを、物理層処理回路１３を介して入力して、コンフィグレーションＲＯＭデータ取得処理動作を開始する。   Now, the DVD player 1 is turned on and a bus reset occurs in each interface device 10, 20, 30, 40 (step S1), and a normal bus reset process is performed based on the occurrence of the bus reset. The self-ID packet is transmitted / received between ˜4 (step S2). When the transmission / reception of the self ID packets between the devices (nodes) 1 to 4 is completed, the config ROM acquisition circuit 50 sends the self ID packets of the devices 1 to 4 to the physical layer processing circuit 13 to the self ID confirmation circuit 55. The configuration ROM data acquisition processing operation is started.

尚、この時点では、各装置１〜４は、全ＲＯＭデータ格納ＲＡＭ５３の記憶領域Ｍ１〜Ｍ４及び第１〜第４フラグＦ１〜Ｆ４を一旦クリアした後、それぞれ自機器のコンフィグレーションＲＯＭデータＤＡ，ＤＢ，ＤＣ，ＤＤについて、それぞれ自機器ＲＯＭデータＲＡＭ５１から読み出し、全ＲＯＭデータ格納ＲＡＭ５３の割り当てられた記憶領域Ｍ１〜Ｍ４にそれぞれ記憶するとともに、対応するフラグＦ１〜Ｆ４についてその内容「１」をそれぞれ設定している。   At this time, each of the devices 1 to 4 once clears the storage areas M1 to M4 and the first to fourth flags F1 to F4 of the all ROM data storage RAM 53, and then the configuration ROM data DA, DB, DC, and DD are read from the own device ROM data RAM 51 and stored in the assigned storage areas M1 to M4 of the entire ROM data storage RAM 53, respectively, and the content “1” is stored for the corresponding flags F1 to F4. It is set.

コンフィグレーションＲＯＭデータ取得処理動作は、自機器コンフィグレーションＲＯＭデータ送信処理（ステップＳ３）と、他機器コンフィグレーションＲＯＭデータ受信処理（ステップＳ４）を有し、これら両処理はコンフィグＲＯＭ取得回路５０内に設けた各回路にて並行して実行される。   The configuration ROM data acquisition processing operation includes own device configuration ROM data transmission processing (step S3) and other device configuration ROM data reception processing (step S4), both of which are performed in the configuration ROM acquisition circuit 50. It is executed in parallel in each provided circuit.

（コンフィグレーションＲＯＭデータ送信処理）
コンフィグレーションＲＯＭデータ取得処理は、まず、自機器ノードＩＤ取得回路５７が、物理層処理回路１３から自機器ノードＩＤを入力し保持する（ステップＳ３―１）。この自機器ノードＩＤ取得回路５７が取得した自機器ノードＩＤは、セルフＩＤ確認回路５５に出力され、セルフＩＤ確認回路５５にて自機器ノードＩＤが認識される。 (Configuration ROM data transmission processing)
In the configuration ROM data acquisition process, first, the own device node ID acquisition circuit 57 inputs and holds the own device node ID from the physical layer processing circuit 13 (step S3-1). The own device node ID acquired by the own device node ID acquisition circuit 57 is output to the self ID confirmation circuit 55, and the self ID confirmation circuit 55 recognizes the own device node ID.

次に、ＲＯＭデータ送信回路５２は、装置毎（ノード毎）に予め決まった待機時間だけ待機した後（ステップＳ３−２）、自機器のコンフィグレーションＲＯＭデータＤＡの送信処理を開始する（ステップＳ３−３）。   Next, after waiting for a predetermined standby time for each device (each node) (step S3-2), the ROM data transmission circuit 52 starts transmission processing of the configuration ROM data DA of its own device (step S3). -3).

装置毎（ノード毎）に予め決まった待機時間とは、各装置１〜４が自機器のコンフィグレーションＲＯＭデータＤＡ，ＤＢ，ＤＣ，ＤＤを他の装置にそれぞれ送信するタイミングを決定するための時間であって、ノードＩＤの番号順に送信されるようになっている。従って、各装置で待機時間は異なっている。   The standby time determined in advance for each device (for each node) is a time for each device 1 to 4 to determine the timing for transmitting the configuration ROM data DA, DB, DC, DD of its own device to another device. In this case, the node IDs are transmitted in the order of numbers. Therefore, the waiting time is different for each device.

因みに、本実施形態では、図４に示すように、ＤＶＤ再生装置１は時刻ｔ１で、ビデオカメラ装置２は時刻ｔ２で、フロント液晶表示装置３は時刻ｔ３で、リア液晶表示装置４は時刻ｔ４で、自機器のコンフィグレーションＲＯＭデータＤＡ，ＤＢ，ＤＣ，ＤＤの送信がそれぞれ開始されるように、装置毎（ノード毎）の待機時間は、予め設定されている。   Incidentally, in this embodiment, as shown in FIG. 4, the DVD playback device 1 is at time t1, the video camera device 2 is at time t2, the front liquid crystal display device 3 is at time t3, and the rear liquid crystal display device 4 is at time t4. Thus, the standby time for each device (for each node) is set in advance so that transmission of the configuration ROM data DA, DB, DC, and DD of the device itself is started.

やがて、ＲＯＭデータ送信回路５２は、ＤＶＤ再生装置１の予め定めた待機時間が経過すると、データ送信処理を開始する（ステップＳ３−３）。
ステップＳ３−３において、ＲＯＭデータ送信回路５２は、自機器ＲＯＭデータ格納ＲＡＭ５１から自機器のコンフィグレーションＲＯＭデータＤＡを読み出す。ＲＯＭデータ送信回路５２は、自機器のコンフィグレーションＲＯＭデータＤＡを読み出すと、送信先をブロードキャストとしたライト・リクエストに、その自機器のコンフィグレーションＲＯＭデータＤＡを添付したライト・リクエストパケットを作成し、非同期転送制御回路１４を介して物理層処理回路１３に送信する。 Eventually, the ROM data transmission circuit 52 starts the data transmission process when a predetermined standby time of the DVD playback device 1 has elapsed (step S3-3).
In step S3-3, the ROM data transmission circuit 52 reads the configuration ROM data DA of the own device from the own device ROM data storage RAM 51. When the ROM data transmission circuit 52 reads the configuration ROM data DA of its own device, the ROM data transmission circuit 52 creates a write request packet with the configuration ROM data DA of its own device attached to the write request with the transmission destination broadcast. The data is transmitted to the physical layer processing circuit 13 via the asynchronous transfer control circuit 14.

そして、時刻ｔ１に物理層処理回路１３から、自機器（ＤＶＤ再生装置１）のコンフィグレーションＲＯＭデータＤＡを添付した送信先をブロードキャストとしたライト・リクエストパケットが、他の装置２〜４に送信されることによって、コンフィグレーションＲＯＭデータ送信処理が終了する。   Then, at time t1, the physical layer processing circuit 13 transmits a write request packet broadcasted to the destination to which the configuration ROM data DA of the own device (DVD playback device 1) is attached to the other devices 2 to 4. This completes the configuration ROM data transmission process.

因みに、図４に示すように、時刻ｔ２でビデオカメラ装置２から自機器のコンフィグレーションＲＯＭデータＤＢを添付したライト・リクエストパケットが、他の装置１，３，４に送信される。また、時刻ｔ３でフロント液晶表示装置３から自機器のコンフィグレーションＲＯＭデータＤＣを添付したライト・リクエストパケットが、他の装置１，２，４に送信される。さらに、時刻ｔ４でリア液晶表示装置４から自機器のコンフィグレーションＲＯＭデータＤＤを添付したライト・リクエストパケットが、他の装置１，２，３に送信される。   Incidentally, as shown in FIG. 4, at time t2, the video camera device 2 sends a write request packet with the configuration ROM data DB of its own device to the other devices 1, 3, and 4. At time t 3, a write request packet with the configuration ROM data DC of its own device attached is transmitted from the front liquid crystal display device 3 to the other devices 1, 2, and 4. Further, at time t4, the rear liquid crystal display device 4 transmits a write request packet with the configuration ROM data DD of its own device to the other devices 1, 2, and 3.

（コンフィグレーションＲＯＭデータ受信処理）
一方、コンフィグレーションＲＯＭデータ受信処理は、まず、セルフＩＤ確認回路５５が、物理層処理回路１３から入力した各装置１〜４のセルフＩＤパケットからネットワークを構成している装置（ノード）の台数を認識する（ステップＳ４−１）。本実施形態では、ＤＶＤ再生装置１、ビデオカメラ装置２、フロント液晶表示装置３、リア液晶表示装置４の４台なので台数を「４」と認識する。 (Configuration ROM data reception processing)
On the other hand, in the configuration ROM data reception process, first, the self ID confirmation circuit 55 determines the number of devices (nodes) constituting the network from the self ID packets of the devices 1 to 4 input from the physical layer processing circuit 13. Recognize (step S4-1). In this embodiment, the number of units is recognized as “4” because there are four DVD playback devices 1, a video camera device 2, a front liquid crystal display device 3, and a rear liquid crystal display device 4.

やがて、図４に示すように、時刻ｔ１でＤＶＤ再生装置１、時刻ｔ２でビデオカメラ装置２、時刻ｔ３でフロント液晶表示装置３、時刻ｔ４でリア液晶表示装置４から、送信先をブロードキャストとしたそれぞれ自機器のコンフィグレーションＲＯＭデータＤＡ，ＤＢ，ＤＣ，ＤＤを添付したライト・リクエストパケットが送信される。   Eventually, as shown in FIG. 4, the transmission destination is broadcast from the DVD playback device 1 at time t1, the video camera device 2 at time t2, the front liquid crystal display device 3 at time t3, and the rear liquid crystal display device 4 at time t4. A write request packet with the configuration ROM data DA, DB, DC, DD of its own device attached thereto is transmitted.

そして、物理層処理回路１３が、各装置１〜４からのコンフィグレーションＲＯＭデータＤＡ，ＤＢ，ＤＣ，ＤＤを添付したライト・リクエストパケットを、ＤＶＤ再生装置１、ビデオカメラ装置２、フロント液晶表示装置３，リア液晶表示装置４の順番で受信すると、物理層処理回路１３は、そのライト・リクエストパケットをＲＯＭデータ受信回路５４に順次送信する。   Then, the physical layer processing circuit 13 sends a write request packet to which the configuration ROM data DA, DB, DC, DD from each of the devices 1 to 4 is attached to the DVD playback device 1, the video camera device 2, and the front liquid crystal display device. 3, when receiving in the order of the rear liquid crystal display device 4, the physical layer processing circuit 13 sequentially transmits the write request packet to the ROM data receiving circuit 54.

ここで、装置２〜４のＲＯＭデータ受信回路５４は、まず、ＤＶＤ再生装置１からのライト・リクエストパケットを受信すると（ステップＳ４−２）、ライト・リクエストパケットからコンフィグレーションＲＯＭデータＤＡを取り出して、その取り出したコンフィグレーションＲＯＭデータＤＡを、全ＲＯＭデータ格納ＲＡＭ５３に記憶する（ステップＳ４−３）。   Here, when the ROM data receiving circuit 54 of the devices 2 to 4 receives the write request packet from the DVD reproducing device 1 (step S4-2), it extracts the configuration ROM data DA from the write request packet. The extracted configuration ROM data DA is stored in all ROM data storage RAM 53 (step S4-3).

詳述するように、各装置２〜４のＲＯＭデータ受信回路５４は、その取り出したＤＶＤ再生装置１のコンフィグレーションＲＯＭデータＤＡを、全ＲＯＭデータ格納ＲＡＭ５３の該ＤＶＤ再生装置１に対して割り当てられた第１記憶領域Ｍ１に記憶する。また、ＲＯＭデータ受信回路５４は、第１記憶領域Ｍ１に記憶すると、第１記憶領域Ｍ１にＤＶＤ再生装置１のコンフィグレーションＲＯＭデータＤＡが記憶された内容「１」を第１フラグＦ１に記憶する。   As will be described in detail, the ROM data receiving circuit 54 of each of the devices 2 to 4 assigns the extracted configuration ROM data DA of the DVD playback device 1 to the DVD playback device 1 of the entire ROM data storage RAM 53. Stored in the first storage area M1. Further, when the ROM data receiving circuit 54 stores in the first storage area M1, the content “1” in which the configuration ROM data DA of the DVD playback device 1 is stored in the first storage area M1 is stored in the first flag F1. .

第１記憶領域Ｍ１及び第１フラグＦ１への書き込みが終了すると、以後、予め定めた制限時間の間に、それぞれの装置１〜４のＲＯＭデータ受信回路５４は、ビデオカメラ装置２、フロント液晶表示装置３、リア液晶表示装置４の順番で、受信されるコンフィグレーションＲＯＭデータＤＢ，ＤＣ，ＤＤを、対応の第２記憶領域Ｍ２、第３記憶領域Ｍ３、第４記憶領域Ｍ４にそれぞれ記憶するとともに、該データが記憶された旨の内容「１」を第２、第３、第４フラグＦ２，Ｆ３，Ｆ４にそれぞれ記憶する。   When the writing to the first storage area M1 and the first flag F1 is completed, the ROM data receiving circuit 54 of each of the devices 1 to 4 is then connected to the video camera device 2, the front liquid crystal display during a predetermined time limit. In the order of the device 3 and the rear liquid crystal display device 4, the received configuration ROM data DB, DC, DD are stored in the corresponding second storage area M2, third storage area M3, and fourth storage area M4, respectively. The contents “1” indicating that the data is stored are stored in the second, third, and fourth flags F2, F3, and F4, respectively.

そして、セルフＩＤ確認回路５５は、第１〜第４フラグＦ１〜Ｆ４の内容をみて全ての装置１〜４のコンフィグレーションＲＯＭデータが記憶されたことを認識した時、完了フラグ５５ａにその旨の内容を設定する。   When the self ID confirmation circuit 55 recognizes that the configuration ROM data of all the devices 1 to 4 has been stored by looking at the contents of the first to fourth flags F1 to F4, the completion flag 55a indicates that the fact has been stored. Set the contents.

やがって、予め定めた制限時間が経過すると（ステップＳ４−４でＹＥＳ）、コンフィグレーションＲＯＭデータ受信処理が終了する。
コンフィグレーションＲＯＭデータ取得処理、即ち、並行して行われたＲＯＭデータ送信処理と、ＲＯＭデータ受信処理が終了すると、セルフＩＤ確認回路５５は、全ての装置１〜４のコンフィグＲＯＭデータＤＡ，ＤＢ，ＤＣ，ＤＤが全ＲＯＭデータ格納ＲＡＭ５３の割り当てられた第１〜第４記憶領域Ｍ１〜Ｍ４にそれぞれ記憶されたかどうか判断する（ステップＳ５）。 When a predetermined time limit elapses (YES in step S4-4), the configuration ROM data reception process ends.
When the configuration ROM data acquisition process, that is, the ROM data transmission process and the ROM data reception process performed in parallel are completed, the self ID confirmation circuit 55 performs configuration ROM data DA, DB, It is determined whether DC and DD are respectively stored in the assigned first to fourth storage areas M1 to M4 of the all ROM data storage RAM 53 (step S5).

セルフＩＤ確認回路５５は、完了フラグ５５ａの内容をみて、全ての装置１〜４のコンフィグＲＯＭデータが全ＲＯＭデータ格納ＲＡＭ５３に記憶されたかどうか判断する。
そして、セルフＩＤ確認回路５５が完了フラグ５５ａの内容に基づいて、全ての装置１〜４のコンフィグレーションＲＯＭデータＤＡ，ＤＢ，ＤＣ，ＤＤが全ＲＯＭデータ格納ＲＡＭ５３に記憶されていると判断すると（ステップＳ５でＹＥＳ）、ＤＶＤ再生装置１のインターフェース装置１０は、通常の動作を実行する。 The self ID confirmation circuit 55 looks at the contents of the completion flag 55 a to determine whether or not the configuration ROM data of all the devices 1 to 4 is stored in the all ROM data storage RAM 53.
When the self ID confirmation circuit 55 determines that the configuration ROM data DA, DB, DC, DD of all the devices 1 to 4 are stored in the all ROM data storage RAM 53 based on the contents of the completion flag 55a ( In step S5, YES), the interface device 10 of the DVD playback device 1 performs a normal operation.

反対に、セルフＩＤ確認回路５５が完了フラグ５５ａの内容に基づいて、全ての装置１〜４のコンフィグレーションＲＯＭデータＤＡ，ＤＢ，ＤＣ，ＤＤが全ＲＯＭデータ格納ＲＡＭ５３に記憶されていないと判断すると（ステップＳ５でＮＯ）、正常にライト・リクエストパケットの送受信が行われなかったとして、ステップＳ６に移る。   On the contrary, when the self ID confirmation circuit 55 determines that the configuration ROM data DA, DB, DC, DD of all the devices 1 to 4 is not stored in the all ROM data storage RAM 53 based on the contents of the completion flag 55a. (NO in step S5), it is determined that the write request packet has not been normally transmitted / received, and the process proceeds to step S6.

ステップＳ６において、新たなバスリセットを発生させ（ステップＳ１）、再度、ライト・リクエストパケットの送受信を行う前に、該バスリセットの発生を予め定めたＮ回行ったどうかチェックする。そして、セルフＩＤ確認回路５５は、バスリセットをＮ回行わなかった場合には（ステップＳ６でＮＯ）、ステップＳ２に移り、バスリセットを要求する信号を、物理層処理回路１３に出力し、新たなバスリセットを待ち、再度、ライト・リクエストパケットの送受信を行う。   In step S6, a new bus reset is generated (step S1), and it is checked whether the generation of the bus reset has been performed N times before performing transmission / reception of the write request packet again. If the bus reset is not performed N times (NO in step S6), the self ID confirmation circuit 55 proceeds to step S2 and outputs a signal requesting the bus reset to the physical layer processing circuit 13 to newly Waits for a correct bus reset and transmits / receives the write request packet again.

これによって、前記と同様な処理動作が実行されて、全ての装置１〜４が、全ての装置のコンフィグレーションＲＯＭデータＤＡ，ＤＢ，ＤＣ，ＤＤを取得するようにする。
一方、ステップＳ５、Ｓ６において、Ｎ回バスリセットを発生させても、全ての装置１〜４が、全ての装置のコンフィグレーションＲＯＭデータＤＡ，ＤＢ，ＤＣ，ＤＤを取得できなかった場合（ステップＳ６でＹＥＳ）、ネットワークを構成する各装置１〜４の中で、コンフィグＲＯＭ取得回路５０が設けられていない装置が存在すると判断し、新たにバスリセットを発生させるのをやめて、通常のコンフィグレーションＲＯＭデータ取得のための処理動作に移るようにしている。 As a result, the same processing operation as described above is executed, and all the devices 1 to 4 acquire the configuration ROM data DA, DB, DC, DD of all the devices.
On the other hand, even if the bus reset is generated N times in steps S5 and S6, all the devices 1 to 4 cannot acquire the configuration ROM data DA, DB, DC, DD of all the devices (step S6). YES), it is determined that there is a device that is not provided with the configuration ROM acquisition circuit 50 among the devices 1 to 4 constituting the network. It moves to the processing operation for data acquisition.

次に、ネットワークを構成する各装置１〜４の中で、例えばリア液晶表示装置４のインターフェース装置４０にコンフィグＲＯＭ取得回路５０が設けられていない場合の動作について説明する。尚、説明の便宜上、リア液晶表示装置４のインターフェース装置４０がコンフィグＲＯＭ取得回路５０を設けられておらず従前のＩＥＥＥ１３９４規格のインターフェース装置が設けられているものとして説明する。   Next, among the devices 1 to 4 configuring the network, for example, an operation when the configuration ROM acquisition circuit 50 is not provided in the interface device 40 of the rear liquid crystal display device 4 will be described. For convenience of explanation, it is assumed that the interface device 40 of the rear liquid crystal display device 4 is not provided with the configuration ROM acquisition circuit 50 but is provided with an interface device of the previous IEEE 1394 standard.

リア液晶表示装置４は、自身のインターフェース装置４０にコンフィグＲＯＭ取得回路５０が設けられていないことから、送信先をブロードキャストとした自機器のコンフィグレーションＲＯＭデータＤＤを添付したライト・リクエストの送信も、他の装置１〜３からの送信先をブロードキャストとした自機器のコンフィグレーションＲＯＭデータＤＡ，ＤＢ，ＤＣを添付したライト・リクエストの受信も行うことはない。   Since the rear liquid crystal display device 4 is not provided with the configuration ROM acquisition circuit 50 in its own interface device 40, transmission of a write request attached with the configuration ROM data DD of its own device with the transmission destination broadcast is also possible. It also does not receive a write request with the configuration ROM data DA, DB, DC of its own device broadcast from the other devices 1 to 3.

従って、図５に示すように、リア液晶表示装置４（インターフェース装置４０）は、時刻ｔ１において、ＤＶＤ再生装置１から送信される送信先をブロードキャストとした自機器のコンフィグレーションＲＯＭデータＤＡを添付したライト・リクエストを受信しない。また、リア液晶表示装置４（インターフェース装置４０）は、時刻ｔ２において、ビデオカメラ装置２から送信される送信先をブロードキャストとした自機器のコンフィグレーションＲＯＭデータＤＢを添付したライト・リクエストを受信しない。さらに、リア液晶表示装置４（インターフェース装置４０）は、時刻ｔ３において、フロント液晶表示装置３から送信される送信先をブロードキャストとした自機器のコンフィグレーションＲＯＭデータＤＣを添付したライト・リクエストを受信しない。   Therefore, as shown in FIG. 5, the rear liquid crystal display device 4 (interface device 40) attached the configuration ROM data DA of its own device with the transmission destination transmitted from the DVD playback device 1 broadcasted at time t1. Does not receive write requests. Further, the rear liquid crystal display device 4 (interface device 40) does not receive the write request attached with the configuration ROM data DB of its own device, which broadcasts the transmission destination transmitted from the video camera device 2, at time t2. Further, the rear liquid crystal display device 4 (interface device 40) does not receive the write request attached with the configuration ROM data DC of its own device that broadcasts the transmission destination transmitted from the front liquid crystal display device 3 at time t3. .

一方、リア液晶表示装置４（インターフェース装置４０）は、時刻ｔ４において、送信先をブロードキャストとした自機器のコンフィグレーションＲＯＭデータＤＤを添付したライト・リクエストを送信しない。   On the other hand, rear liquid crystal display device 4 (interface device 40) does not transmit a write request attached with configuration ROM data DD of its own device whose destination is broadcast at time t4.

従って、ＤＶＤ再生装置１、ビデオカメラ装置２、フロント液晶表示装置３は、リア液晶表示装置４のコンフィグレーションＲＯＭデータＤＤが全ＲＯＭデータ格納ＲＡＭ５３の第４記憶領域Ｍ４に記憶保持されていないことになる。   Therefore, the DVD playback device 1, video camera device 2, and front liquid crystal display device 3 do not store the configuration ROM data DD of the rear liquid crystal display device 4 in the fourth storage area M 4 of the all ROM data storage RAM 53. Become.

そして、前記ステップＳ５、Ｓ６において、セルフＩＤ確認回路５５は、全ての装置１〜４のコンフィグＲＯＭデータＤＡ，ＤＢ，ＤＣ，ＤＤが全ＲＯＭデータ格納ＲＡＭ５３の割り当てられた第１〜第４記憶領域Ｍ１〜Ｍ４にそれぞれ記憶されたかどうか判断する。このとき、セルフＩＤ確認回路５５は、第４フラグＦ４をみて、リア液晶表示装置４のコンフィグレーションＲＯＭデータＤＤが未だ取得されていないと判断する。つまり、セルフＩＤ確認回路５５は、リア液晶表示装置４（インターフェース装置４０）がコンフィグＲＯＭ取得回路５０を設けていない従前のＩＥＥＥ１３９４規格のインターフェース装置であると判断する。   In steps S5 and S6, the self ID confirmation circuit 55 is configured to first to fourth storage areas in which the configuration ROM data DA, DB, DC, DD of all the devices 1 to 4 are assigned to the all ROM data storage RAM 53. It is determined whether each of M1 to M4 is stored. At this time, the self ID confirmation circuit 55 looks at the fourth flag F4 and determines that the configuration ROM data DD of the rear liquid crystal display device 4 has not been acquired yet. In other words, the self ID confirmation circuit 55 determines that the rear liquid crystal display device 4 (interface device 40) is a conventional IEEE 1394 standard interface device that does not include the configuration ROM acquisition circuit 50.

そして、セルフＩＤ確認回路５５は、物理層処理回路１３に対して、リア液晶表示装置４のコンフィグＲＯＭデータＤＤの取得のための通常のリード・リクエストをリア液晶表示装置４に送信させる制御信号を出力する。   Then, the self ID confirmation circuit 55 sends a control signal for causing the physical layer processing circuit 13 to transmit a normal read request for acquiring the configuration ROM data DD of the rear liquid crystal display device 4 to the rear liquid crystal display device 4. Output.

これによって、図５に示すように、時刻ｔ５において、ＤＶＤ再生装置１（インターフェース装置１０）から、送信先をリア液晶表示装置４としたリード・リクエストパケットが送信される。そして、該リード・リクエストパケットを受信したリア液晶表示装置４（インターフェース装置４０）は、リード・リクエストに応答して、時刻ｔ６において、送信先をＤＶＤ再生装置１とした自機器のコンフィグレーションＲＯＭデータＤＤを添付したライト・リクエストパケットを送信する。   As a result, as shown in FIG. 5, at time t5, the DVD playback device 1 (interface device 10) transmits a read request packet whose destination is the rear liquid crystal display device 4. Then, the rear liquid crystal display device 4 (interface device 40) that has received the read request packet responds to the read request and receives the configuration ROM data of its own device whose destination is the DVD playback device 1 at time t6. A write request packet with DD attached is transmitted.

この通常のライト・リクエストパケット送信によって、ＤＶＤ再生装置１（インターフェース装置１０）は、リア液晶表示装置４のコンフィグレーションＲＯＭデータＤＤを取得し、全ＲＯＭデータ格納ＲＡＭ５３の第４記憶領域Ｍ４に記憶する。   With this normal write request packet transmission, the DVD playback device 1 (interface device 10) acquires the configuration ROM data DD of the rear liquid crystal display device 4 and stores it in the fourth storage area M4 of the all ROM data storage RAM 53. .

続いて、ビデオカメラ装置２においても、ＤＶＤ再生装置１と同様な動作が行われ、時刻ｔ７で送信先をリア液晶表示装置４としたリード・リクエストパケットが送信され、時刻ｔ８でリア液晶表示装置４から送信先をビデオカメラ装置２とした自機器のコンフィグレーションＲＯＭデータＤＤを添付したライト・リクエストパケットが送信される。   Subsequently, the video camera device 2 also performs an operation similar to that of the DVD playback device 1, transmits a read request packet with the destination being the rear liquid crystal display device 4 at time t7, and at the time t8, the rear liquid crystal display device. 4, a write request packet to which the configuration ROM data DD of its own device whose transmission destination is the video camera device 2 is attached is transmitted.

そして、フロント液晶表示装置３においても、同様な動作が行われ、時刻ｔ９で送信先をリア液晶表示装置４としたリード・リクエストパケットが送信され、時刻ｔ１０でリア液晶表示装置４から送信先をフロント液晶表示装置３とした自機器のコンフィグレーションＲＯＭデータＤＤを添付したライト・リクエストパケットが送信される。   The front liquid crystal display device 3 performs the same operation, and at time t9, a read request packet with the destination being the rear liquid crystal display device 4 is transmitted. At time t10, the destination is sent from the rear liquid crystal display device 4. A write request packet attached with the configuration ROM data DD of the device itself as the front liquid crystal display device 3 is transmitted.

最後に、リア液晶表示装置４は、ＤＶＤ再生装置１、ビデオカメラ装置２及びフロント液晶表示装置３のコンフィグレーションＲＯＭデータＤＡ，ＤＢ，ＤＣをそれぞれ取得するための動作が行われる。   Finally, the rear liquid crystal display device 4 performs operations for acquiring the configuration ROM data DA, DB, and DC of the DVD playback device 1, the video camera device 2, and the front liquid crystal display device 3, respectively.

まず、リア液晶表示装置４（インターフェース装置４０）は、時刻ｔ１１で、送信先をＤＶＤ再生装置１としたリード・リクエストパケットを送信する。そして、該リード・リクエストパケットを受信したＤＶＤ再生装置１（インターフェース装置１０）は、リード・リクエストに応答して、時刻ｔ１２において、送信先をリア液晶表示装置４とした自機器のコンフィグレーションＲＯＭデータＤＡを添付したライト・リクエストパケットを送信する。   First, the rear liquid crystal display device 4 (interface device 40) transmits a read request packet whose destination is the DVD playback device 1 at time t11. Then, the DVD playback device 1 (interface device 10) that has received the read request packet responds to the read request, and the configuration ROM data of its own device whose destination is the rear liquid crystal display device 4 at time t12. A write request packet with DA attached is transmitted.

この通常のライト・リクエストパケット送信によって、リア液晶表示装置４（インターフェース装置４０）は、ＤＶＤ再生装置１のコンフィグレーションＲＯＭデータを取得する。   By this normal write request packet transmission, the rear liquid crystal display device 4 (interface device 40) acquires the configuration ROM data of the DVD playback device 1.

次に、リア液晶表示装置４（インターフェース装置４０）は、時刻ｔ１３で、送信先をビデオカメラ装置２としたリード・リクエストパケットを送信する。そして、該リード・リクエストパケットを受信したビデオカメラ装置２（インターフェース装置２０）は、リード・リクエストに応答して、時刻ｔ１４において、送信先をリア液晶表示装置４とした自機器のコンフィグレーションＲＯＭデータＤＢを添付したライト・リクエストパケットを送信する。これによって、リア液晶表示装置４（インターフェース装置４０）は、ビデオカメラ装置２のコンフィグレーションＲＯＭデータを取得する。   Next, the rear liquid crystal display device 4 (interface device 40) transmits a read request packet whose destination is the video camera device 2 at time t13. In response to the read request, the video camera device 2 (interface device 20) that has received the read request packet receives the configuration ROM data of its own device whose destination is the rear liquid crystal display device 4 at time t14. A write request packet with a DB attached is transmitted. As a result, the rear liquid crystal display device 4 (interface device 40) acquires the configuration ROM data of the video camera device 2.

最後に、リア液晶表示装置４（インターフェース装置４０）は、時刻ｔ１５で、送信先をフロント液晶表示装置３としたリード・リクエストパケットを送信する。そして、該リード・リクエストパケットを受信したフロント液晶表示装置３（インターフェース装置３０）は、リード・リクエストに応答して、時刻ｔ１６において、送信先をリア液晶表示装置４とした自機器のコンフィグレーションＲＯＭデータＤＣを添付したライト・リクエストパケットを送信する。これによって、リア液晶表示装置４（インターフェース装置４０）は、フロント液晶表示装置３のコンフィグレーションＲＯＭデータを取得する。   Finally, the rear liquid crystal display device 4 (interface device 40) transmits a read request packet whose destination is the front liquid crystal display device 3 at time t15. Then, the front liquid crystal display device 3 (interface device 30) that has received the read request packet responds to the read request, and the configuration ROM of its own device whose destination is the rear liquid crystal display device 4 at time t16. A write request packet with the data DC attached is transmitted. Accordingly, the rear liquid crystal display device 4 (interface device 40) acquires configuration ROM data of the front liquid crystal display device 3.

このように、ネットワーク上に、コンフィグＲＯＭ取得回路５０を有しないインターフェース装置を設けた電子機器が混在していても、全ての装置１〜４は、他の全ての装置のコンフィグレーションＲＯＭデータを取得することができる。   In this way, even if there are electronic devices provided with an interface device that does not have the configuration ROM acquisition circuit 50 on the network, all the devices 1 to 4 acquire the configuration ROM data of all other devices. can do.

以上記述したように、本実施の形態によれば、以下の効果を奏する。
（１）本実施形態によれば、各装置１〜４のインターフェース装置１０，２０，３０，４０に、他の装置のコンフィグレーションＲＯＭデータを取得するための専用のコンフィグＲＯＭ取得回路５０を設けた。そして、コンフィグＲＯＭ取得回路５０は、他の装置からのリード・リクエストを受信することなく、自機器のコンフィグレーションＲＯＭデータＤＡ，ＤＢ，ＤＣ，ＤＤを添付したライト・リクエストを、送信先をブロードキャストにしてＲＯＭデータ送信回路５２から送信するようにした。 As described above, according to the present embodiment, the following effects can be obtained.
(1) According to the present embodiment, the interface devices 10, 20, 30, and 40 of the devices 1 to 4 are provided with the dedicated configuration ROM acquisition circuit 50 for acquiring the configuration ROM data of other devices. . The configuration ROM acquisition circuit 50 broadcasts the write request with the configuration ROM data DA, DB, DC, DD of its own device as a transmission destination without receiving a read request from another device. Then, the data is transmitted from the ROM data transmission circuit 52.

従って、各装置１〜４が、他の全装置のコンフィグレーションＲＯＭデータＤＡ，ＤＢ，ＤＣ，ＤＤを取得するために、他の全装置ごとに事前に行うリード・リクエストの送信処理が省略できる。その結果、全装置１〜４のインターフェース装置１０，２０，３０，４０は、他の全ての装置のコンフィグレーションＲＯＭデータＤＡ，ＤＢ，ＤＣ，ＤＤを取得するための時間を短縮できるとともに、コンフィグレーションＲＯＭデータ取得のための負荷も軽減される。   Therefore, in order for each of the devices 1 to 4 to obtain the configuration ROM data DA, DB, DC, and DD of all other devices, it is possible to omit a read request transmission process performed in advance for each of the other devices. As a result, the interface devices 10, 20, 30, and 40 of all the devices 1 to 4 can shorten the time for acquiring the configuration ROM data DA, DB, DC, and DD of all the other devices, and the configuration. The load for acquiring ROM data is also reduced.

（２）また、本実施形態によれば、コンフィグＲＯＭ取得回路５０は、ＲＯＭデータ受信回路５４が他の装置からのブロードキャストにて送信されてくるライト・リクエストを受信してライト・リクエストからコンフィグレーションＲＯＭデータを取り出し、全ＲＯＭデータ格納ＲＡＭ５３に記憶するようにした。   (2) Also, according to the present embodiment, the configuration ROM acquisition circuit 50 receives the write request transmitted by the ROM data reception circuit 54 by broadcast from another device, and configures from the write request. The ROM data is taken out and stored in the entire ROM data storage RAM 53.

従って、各装置１〜４が、他の全装置に自機器のコンフィグレーションＲＯＭデータを送信するために、他の全装置ごとに行う自機器のコンフィグレーションＲＯＭデータ添付したライト・リクエストの送信処理が省略できる。その結果、全装置１〜４のインターフェース装置１０，２０，３０，４０は、他の全ての装置のコンフィグレーションＲＯＭデータを取得するための時間を短縮できるとともに、コンフィグレーションＲＯＭデータ取得のための負荷も軽減される。   Therefore, in order for each of the devices 1 to 4 to transmit the configuration ROM data of its own device to all the other devices, the transmission process of the write request attached with the configuration ROM data of its own device is performed for every other device. Can be omitted. As a result, the interface devices 10, 20, 30, and 40 of all the devices 1 to 4 can shorten the time for acquiring the configuration ROM data of all the other devices, and the load for acquiring the configuration ROM data. Is also reduced.

（３）本実施形態によれば、ネットワーク上の装置１〜４のコンフィグレーションＲＯＭデータＤＡ，ＤＢ，ＤＣ，ＤＤが取得できなかったとき、バスリセットを発生させて、再度、新たなコンフィグレーションＲＯＭデータ取得処理動作を行うようにした。従って、最初のバスリセットの時に、他の装置のコンフィグレーションＲＯＭデータの取得に失敗しても、再度バスリセットするだけで、コンフィグレーションＲＯＭデータの取得ための処理が短時間で行うことができる。   (3) According to the present embodiment, when the configuration ROM data DA, DB, DC, DD of the devices 1 to 4 on the network cannot be acquired, a bus reset is generated and a new configuration ROM is again generated. Added data acquisition processing. Therefore, even if the acquisition of the configuration ROM data of another device fails at the time of the first bus reset, the processing for acquiring the configuration ROM data can be performed in a short time only by resetting the bus again.

（４）本実施形態によれば、バスリセットがＮ回行われても、他の装置のコンフィグレーションＲＯＭデータが取得できなかったとき、取得できなかった他の装置に対して、コンフィグレーションＲＯＭデータを要求するためのリード・リクエストを送信して、他の装置のコンフィグレーションＲＯＭデータを取得するようにした。従って、コンフィグＲＯＭ取得回路５０を備えていない装置がネットワーク上に存在しても、全装置１〜４は、他の全ての装置１〜４のコンフィグレーションＲＯＭデータＤＡ，ＤＢ，ＤＣ，ＤＤを取得することができる。   (4) According to the present embodiment, even if the bus reset is performed N times, when the configuration ROM data of another device cannot be acquired, the configuration ROM data for the other device that could not be acquired A read request for requesting is sent to obtain configuration ROM data of other devices. Therefore, even if a device that does not include the configuration ROM acquisition circuit 50 exists on the network, all the devices 1 to 4 acquire the configuration ROM data DA, DB, DC, and DD of all other devices 1 to 4. can do.

尚、上記実施の形態は、以下の態様で実施してもよい。
○上記実施形態では、自動車に搭載した複数の電子機器のネットワークに具体化した。これを、オフィスや家庭において設置した複数の電子機器のネットワークに具体化してもよい。 In addition, you may implement the said embodiment in the following aspects.
In the above embodiment, the present invention is embodied in a network of a plurality of electronic devices mounted on an automobile. This may be embodied in a network of a plurality of electronic devices installed in an office or home.

○上記実施形態では、インターフェース装置１０，２０，３０，４０は、ＩＥＥＥ１３９４（１９３４ Ａｕｔｏｍｏｔｉｖｅ）規格に準拠した装置に具体化したが、ホット・プラグ機能を持つ他のインターフェース装置に具体化して実施しても良い。   In the above embodiment, the interface devices 10, 20, 30, and 40 are embodied as devices conforming to the IEEE 1394 (1934 Automobile) standard, but are embodied in other interface devices having a hot plug function. Also good.

○上記実施形態では、ＤＶＤ再生装置１、ビデオカメラ装置２，フロント液晶表示装置３及びリア液晶表示装置４からなる４台の電子機器で構成したが、その数を特に制限されるものではなく、２、３又は５台以上で構成してもよい。   In the above embodiment, the electronic device is composed of four electronic devices including the DVD playback device 1, the video camera device 2, the front liquid crystal display device 3, and the rear liquid crystal display device 4, but the number is not particularly limited. You may comprise by 2, 3 or 5 or more units.

○上記実施形態では、各インターフェース装置１０，２０，３０，４０は、２つのポート（第１及び第２ポート）を設けたが、ポートを１つあるいは３つ以上設けるようにしてもよい。   In the above embodiment, each interface device 10, 20, 30, 40 is provided with two ports (first and second ports). However, one or more ports may be provided.

○上記実施形態では、コンフィグＲＯＭ取得回路５０を有しないインターフェース装置を設けた電子機器をネットワークに１つ接続した場合について説明したが、２つ以上接続されているネットワークに実施してもよい。   In the above embodiment, a case has been described in which one electronic device provided with an interface device that does not have the configuration ROM acquisition circuit 50 is connected to a network, but may be implemented in a network in which two or more are connected.

○上記実施形態では、ライト・リクエストパケットの種類を具体的に示さなかったが、例えば、ライト・ブロック（Block）・リクエストやライト・クワドレット（Quadlet）・リクエストで実施してもよい。   In the above embodiment, the type of the write request packet is not specifically shown. However, for example, the write request packet may be implemented by a write block (Block) request or a write quadlet (Quadlet) request.

１ ＤＶＤ再生装置
２ ビデオカメラ装置
３ フロント液晶表示装置
４ リア液晶表示装置
５，６，７ バスケーブル
１０，２０，３０，４０ インターフェース装置
１３，２３，３３，４３ 物理層処理回路
５０ コンフィグレーションＲＯＭデータ取得回路（コンフィグＲＯＭ取得回路）
５１ 自機器コンフィグレーションＲＯＭデータ格納ＲＡＭ（自機器ＲＯＭデータ格納ＲＡＭ）
５２ コンフィグレーションＲＯＭデータ送信回路（ＲＯＭデータ送信回路）
５３ コンフィグレーションＲＯＭデータ格納ＲＡＭ（全ＲＯＭデータ格納ＲＡＭ）
５４ コンフィグレーションＲＯＭデータライト・リクエスト受信回路（ＲＯＭデータ受信回路）
５５ セルフＩＤ確認回路
５５ａ 完了フラグ
５６ タイマ
５７ 自機器ノードＩＤ取得回路
ＤＡ，ＤＢ，ＤＣ，ＤＤ コンフィグレーションＲＯＭデータ DESCRIPTION OF SYMBOLS 1 DVD reproducing device 2 Video camera device 3 Front liquid crystal display device 4 Rear liquid crystal display device 5, 6, 7 Bus cable 10, 20, 30, 40 Interface device 13, 23, 33, 43 Physical layer processing circuit 50 Configuration ROM data Acquisition circuit (Configuration ROM acquisition circuit)
51 Own device configuration ROM data storage RAM (own device ROM data storage RAM)
52 Configuration ROM data transmission circuit (ROM data transmission circuit)
53 Configuration ROM data storage RAM (All ROM data storage RAM)
54 Configuration ROM Data Write Request Receiver Circuit (ROM Data Receiver Circuit)
55 Self ID confirmation circuit 55a Completion flag 56 Timer 57 Self device node ID acquisition circuit DA, DB, DC, DD Configuration ROM data

Claims (2)

バスケーブルを介して複数の電子機器が接続されて構成されたネットワークにおいて、バスリセットが発生し、前記バスリセットに伴い、前記バスケーブルに接続された全ての電子機器の各々が互いに他の各電子機器のセルフＩＤを取得した後、前記バスケーブルに接続された全ての電子機器の各々が互いに他の各電子機器に対するコンフィグレーションＲＯＭデータを取得して新たなネットワークを構築するネットワークの制御方法であって、
前記複数の電子機器の内の第１の電子機器が、前記複数の電子機器の内の前記第１の電子機器以外の他の各電子機器に、前記第１の電子機器のコンフィグレーションＲＯＭデータを取得させる時、前記他の各電子機器からのリード・リクエストを待つことなく、前記他の各電子機器に対して、前記第１の電子機器のコンフィグレーションＲＯＭデータを添付したライト・リクエストを、前記第１の電子機器がブロードキャストにて送信し、
前記他の各電子機器に対してリード・リクエストすることなしに、前記他の各電子機器からブロードキャストにて送信されたライト・リクエストを前記第１の電子機器が受信し、受信した前記ライト・リクエストに添付された前記他の電子機器のコンフィグレーションＲＯＭデータを前記第１の電子機器の記憶回路に記憶させ、
前記他の電子機器のコンフィグレーションＲＯＭデータが取得できなかったとき、
前記バスリセットを再び発生させて、再び前記バスケーブルに接続された全ての電子機器の各々が互いに他の各電子機器のセルフＩＤを取得した後、再び、
前記他の各電子機器からのリード・リクエストを待つことなく、前記他の各電子機器に対して、前記第１の電子機器のコンフィグレーションＲＯＭデータを添付したライト・リクエストを、前記第１の電子機器がブロードキャストにて送信し、
前記他の各電子機器に対してリード・リクエストすることなしに、ブロードキャストにて送信されたライト・リクエストを前記第１の電子機器が受信し、受信した前記ライト・リクエストに添付された前記他の各電子機器のコンフィグレーションＲＯＭデータを前記第１の電子機器の記憶回路に記憶させ、
前記バスリセットが予め定めた回数行われても、他の電子機器のコンフィグレーションＲＯＭデータが取得できなかったとき、
前記第１の電子機器が、前記取得できなかったコンフィグレーションＲＯＭデータに対応する他の電子機器に対して、前記取得できなかったコンフィグレーションＲＯＭデータを要求するためのリード・リクエストを送信して、前記他の電子機器のコンフィグレーションＲＯＭデータを取得するようにしたことを特徴とするネットワークの制御方法。 Oite the network to which a plurality of electronic devices via a bus cable is configured by connecting a bus reset occurs, the with the bus reset, each other each other all the electronic devices connected to the bus cable After acquiring the self ID of each electronic device , each of all the electronic devices connected to the bus cable acquires configuration ROM data for each other electronic device and constructs a new network. Because
A first electronic device of the plurality of electronic devices sends configuration ROM data of the first electronic device to each electronic device other than the first electronic device of the plurality of electronic devices. when to be acquired, the other without waiting for the read request from the electronic device, to the each of the other electronic devices, said first configuration ROM data write request with attached electronic device, wherein The first electronic device transmits by broadcast,
Without read request to the other of each electronic device, the write request transmitted by broadcast from said each of the other electronic devices to receive the first electronic device, the write request received the attached configuration ROM data of the other electronic apparatus was allowed to memorize in the memory circuit of the first electronic device,
When configuration ROM data of the other electronic device cannot be obtained,
The bus reset is generated again, and after all the electronic devices connected to the bus cable again acquire the self IDs of the other electronic devices,
Without waiting for a read request from each of the other electronic devices, a write request to which the configuration ROM data of the first electronic device is attached is sent to each of the other electronic devices. The device sends by broadcast,
The first electronic device receives a write request transmitted by broadcast without making a read request to each of the other electronic devices, and the other electronic device attached to the received write request. Storing the configuration ROM data of each electronic device in the storage circuit of the first electronic device;
Even when the bus reset is performed a predetermined number of times, configuration ROM data of other electronic devices cannot be acquired.
The first electronic device transmits a read request for requesting the configuration ROM data that could not be acquired to another electronic device corresponding to the configuration ROM data that could not be acquired, A network control method characterized in that configuration ROM data of the other electronic device is acquired . バスケーブルを介して複数の電子機器が接続されて構成されたネットワークの前記複数の電子機器の少なくとも一部に備えられるインターフェース装置であって、
前記インターフェース装置は、前記ネットワークにおいて、バスリセットが発生した場合に、前記バスリセットに伴い、前記バスケーブルに接続された全ての電子機器の各々に互いに他の各電子機器のセルフＩＤを取得させた後、前記バスケーブルに接続された全ての電子機器の各々に互いに他の各電子機器に対するコンフィグレーションＲＯＭデータを取得させて新たなネットワークを構築するインターフェース装置であり、
前記バスケーブルに接続された前記他の各電子機器のコンフィグレーションＲＯＭデータを記憶する記憶回路と、
前記他の各電子機器のセルフＩＤを取得したことを検出する検出回路と、
前記検出回路が前記他の各電子機器のセルフＩＤを全て取得したことを検出した時、前記他の各電子機器に対して、当該インターフェース装置が備えられた電子機器のコンフィグレーションＲＯＭデータを添付したライト・リクエストを、ブロードキャストにて送信するＲＯＭデータ送信回路と、
前記他の各電子機器からブロードキャストにて送信されたライト・リクエストを受信し、受信した前記ライト・リクエストに添付されたコンフィグレーションＲＯＭデータを前記記憶回路に記憶させるＲＯＭデータ受信回路と、
前記ＲＯＭデータ送信回路が、当該インターフェース装置が備えられた電子機器のコンフィグレーションＲＯＭデータを、ライト・リクエストにて、一斉に送信した時から計時動作を開始し、前記ＲＯＭデータ受信回路が前記他の各電子機器のコンフィグレーションＲＯＭデータを全て取得することのできる予め定めた制限時間を計時するタイマ回路と、
前記タイマ回路が前記予め定めた制限時間を経過しても、前記他の各電子機器のコンフィグレーションＲＯＭデータの少なくとも一部を取得できかった時、前記バスリセットの発生を新たに要求するバスリセット要求信号を出力するバスリセット信号生成回路と、
前記バスリセットが予め定めた回数行われても、前記他の各電子機器のコンフィグレーションＲＯＭデータの少なくとも一部を取得できなかった時、前記取得できなかったコンフィグレーションＲＯＭデータに対応する他の電子機器に対して、前記取得できなかったコンフィグレーションＲＯＭデータを要求するためのリード・リクエストを送信するリード・リクエスト生成回路と
を備えたことを特徴とするインターフェース装置。 An interface device provided in at least a part of the plurality of electronic devices of a network configured by connecting a plurality of electronic devices via a bus cable ,
The interface device in the network, if a bus reset occurs, the with the bus reset, to obtain a self-ID of each other every other electronic devices to each of all the electronic devices connected to the bus cable was followed, Ri interface device der to build a new network by acquiring the configuration ROM data to each other each of the other electronic devices to each of all the electronic devices connected to the bus cable,
A storage circuit for storing configuration ROM data of each of the other electronic devices connected to the bus cable;
A detection circuit for detecting that it has acquired a self-ID of the other respective electronic devices,
When the detecting circuit detects that it has acquired all the self ID of the other respective electronic devices, with respect to the other of each electronic device, the attached configuration ROM data of the electronic device in which the interface device is provided ROM data transmission circuit for transmitting a write request by broadcast;
Receiving a write request transmitted by broadcast from said each of the other electronic devices, and ROM data receiving circuit for storing configuration ROM data attached to the write request received in said storage circuit,
The ROM data transmission circuit starts the time counting operation from the time when the configuration ROM data of the electronic device provided with the interface device is transmitted all at once by a write request, and the ROM data reception circuit A timer circuit for measuring a predetermined time limit capable of acquiring all the configuration ROM data of each electronic device;
A bus reset that newly requests the occurrence of the bus reset when at least part of the configuration ROM data of each of the other electronic devices cannot be acquired even after the predetermined time limit has elapsed. A bus reset signal generation circuit for outputting a request signal;
Even if the bus reset is performed a predetermined number of times, when at least part of the configuration ROM data of each of the other electronic devices cannot be acquired, another electronic device corresponding to the configuration ROM data that could not be acquired An interface device , comprising: a read request generation circuit that transmits a read request for requesting the configuration ROM data that could not be acquired to a device.
JP2009153540A 2009-06-29 2009-06-29 Network control method and interface device Expired - Fee Related JP5347761B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009153540A JP5347761B2 (en) 2009-06-29 2009-06-29 Network control method and interface device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009153540A JP5347761B2 (en) 2009-06-29 2009-06-29 Network control method and interface device

Publications (2)

Publication Number Publication Date
JP2011010177A JP2011010177A (en) 2011-01-13
JP5347761B2 true JP5347761B2 (en) 2013-11-20

Family

ID=43566290

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009153540A Expired - Fee Related JP5347761B2 (en) 2009-06-29 2009-06-29 Network control method and interface device

Country Status (1)

Country Link
JP (1) JP5347761B2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000224193A (en) * 1999-02-03 2000-08-11 Ricoh Co Ltd Method of detecting equipment on network
JP2003309623A (en) * 2002-04-17 2003-10-31 Canon Inc Packet communication equipment and its control method

Also Published As

Publication number Publication date
JP2011010177A (en) 2011-01-13

Similar Documents

Publication Publication Date Title
CN103202000B (en) The discovery of electronic installation in combinational network
US6378000B1 (en) Address mapping in home entertainment network
JP2002094543A (en) Mobile information device, mobile information device access device, home network system, and access method to the home network
WO2000079729A9 (en) Gathering of device discovery information
US20070248095A1 (en) Apparatus and method for structuring IP identification packets and alloting IP addresses
JP2003008610A (en) Information processor and method, storage medium, and program for information processing
JP5347761B2 (en) Network control method and interface device
WO2015131380A1 (en) Data processing method and device
JP5286944B2 (en) Receiving apparatus and packet communication method
CN101632261B (en) Full mesh rates transaction in a network
JP2004531146A (en) Communication apparatus and method supporting carrier sensing multiple access / collision detection (CSMA / CD)
KR100313896B1 (en) apparatus and method for removing shape of loop in bus system
US20170150422A1 (en) Technique for mediation in a residential network
KR100767109B1 (en) Method for bridging wireless bridge for wireless ieee 1394 network and the wireless bridge apparatus thereof
JP2013123265A (en) Receiving device and packet communication method
JP3471589B2 (en) Connection status transmission device and connection status display method
KR20060028587A (en) Timing master selecting method in synchronous ethernet system
JP2001333088A (en) Data transfer control method and its device
JP2012244581A (en) Communication device, semiconductor device, and setting method for device id
JP5618805B2 (en) COMMUNICATION DEVICE, NETWORK SYSTEM, AND COMMUNICATION METHOD
JP6478244B2 (en) Communication interface device
JPH11177560A (en) Data transmission system
US20040177185A1 (en) Method for operating a network of interface nodes, and an interface device
CN118118292A (en) Data transmission method and related device thereof
JP3701150B2 (en) NETWORK SYSTEM, NETWORK DEVICE, INSTALLATION STATUS DISPLAY METHOD, AND RECORDING MEDIUM

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130409

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130607

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130723

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130805

R150 Certificate of patent or registration of utility model

Ref document number: 5347761

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees