JP5293577B2 - Touch panel input device, touch panel drive device, touch panel drive method, and system display - Google Patents

Touch panel input device, touch panel drive device, touch panel drive method, and system display Download PDF

Info

Publication number
JP5293577B2
JP5293577B2 JP2009272009A JP2009272009A JP5293577B2 JP 5293577 B2 JP5293577 B2 JP 5293577B2 JP 2009272009 A JP2009272009 A JP 2009272009A JP 2009272009 A JP2009272009 A JP 2009272009A JP 5293577 B2 JP5293577 B2 JP 5293577B2
Authority
JP
Japan
Prior art keywords
circuit
charging
discharge
time
touch panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009272009A
Other languages
Japanese (ja)
Other versions
JP2011113506A (en
Inventor
光男 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2009272009A priority Critical patent/JP5293577B2/en
Publication of JP2011113506A publication Critical patent/JP2011113506A/en
Application granted granted Critical
Publication of JP5293577B2 publication Critical patent/JP5293577B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Position Input By Displaying (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To prevent false touch detection due to electric noise in a touch area in a capacitive coupling type touch panel. <P>SOLUTION: A touch panel input device 6 is provided with: a plurality of capacitors C<SB>11</SB>to C<SB>mn</SB>two-dimensionally arranged in a touch area to be touched by a contact body; selection circuits 7 and 8 for sequentially selecting each of the plurality of capacitors; a charging circuit 94 for charging the capacitor selected by the selection circuit; a charging time measurement circuit 95 for measuring a charging time between when charging by the charging circuit is started and when the charging voltage of the capacitor reaches a predetermined upper threshold; a discharging circuit 93 for discharging the capacitor after the charging voltage reaches the predetermined upper threshold; and a discharging time measurement circuit 96 for measuring the discharging time between when discharging by the discharging circuit is started and when the charging voltage reaches a lower threshold which is less than the upper threshold. <P>COPYRIGHT: (C)2011,JPO&amp;INPIT

Description

本発明は、静電容量結合方式によるタッチパネル入力装置と、そのタッチパネルの駆動装置と、そのタッチパネルの駆動方法と、そのタッチパネル入力装置を備えたシステムディスプレイに関する。   The present invention relates to a touch panel input device using a capacitive coupling method, a touch panel drive device, a touch panel drive method, and a system display including the touch panel input device.

従来の静電容量結合方式によるタッチパネルにおいては、タッチ領域に生じる静電容量の変化を検知することによりタッチの有無を判断していた。具体的には、タッチパネルの基板の表面に複数のX座標電極(X1〜X6)が設けられている。そして、複数のY座標電極(Y1〜Y8)が絶縁膜を介してX座標電極と直交するように設けられている。各X座標電極及び各Y座標電極の一端は、容量検出回路(401)に接続され、他端は接地されている。制御回路(6)が一方のスイッチ(403)をON、他方のスイッチ(404)をOFFにすると、電流源(402)とX座標電極、Y座標電極の何れかと接続される。例えば、一本のX座標電極が電流源に接続されると、X電極とその周囲のY電極との間に静電容量(Cs)が生じる。そして、静電容量に電荷がチャージされて電極の電圧が上昇する。電極の電圧が所定値に達すると、比較器(406)がスイッチに信号を出力し充電に要した時間が計測される。そして、スイッチ(404)がON、スイッチ(403)がOFFに切り替わり、静電容量にチャージされていた電荷がディスチャージされる。この一連の動作を、接続する電極を順次選択しながら繰り返していく。   In a conventional capacitively coupled touch panel, the presence or absence of a touch is determined by detecting a change in capacitance that occurs in the touch area. Specifically, a plurality of X coordinate electrodes (X1 to X6) are provided on the surface of the substrate of the touch panel. A plurality of Y coordinate electrodes (Y1 to Y8) are provided so as to be orthogonal to the X coordinate electrodes via an insulating film. One end of each X coordinate electrode and each Y coordinate electrode is connected to the capacitance detection circuit (401), and the other end is grounded. When the control circuit (6) turns on one switch (403) and the other switch (404), the current source (402) is connected to either the X coordinate electrode or the Y coordinate electrode. For example, when one X coordinate electrode is connected to a current source, a capacitance (Cs) is generated between the X electrode and the surrounding Y electrode. Then, electric charges are charged in the capacitance, and the voltage of the electrode rises. When the voltage of the electrode reaches a predetermined value, the comparator (406) outputs a signal to the switch and the time required for charging is measured. Then, the switch (404) is turned on and the switch (403) is turned off, and the charge charged in the capacitance is discharged. This series of operations is repeated while sequentially selecting the electrodes to be connected.

このタッチパネルが駆動しているとき、タッチ領域を指でタッチすると、電極から指に電荷が流れ込む。そして、X座標電極及びY座標電極と指との間に新たな静電容量が生じたのと同様の状態になる。このため、指の下を通る電極にはタッチをしていない時よりも多くの電荷が流れ込むようになる。そして、電極の電圧が所定値に達するまでの充電時間が長くなる。この長くなった充電時間を制御回路(7)で検知することによりタッチの有無を判断する(特許文献1参照)。   When the touch panel is driven, if the touch area is touched with a finger, an electric charge flows from the electrode to the finger. And it will be in the same state as the new electrostatic capacitance having arisen between the X coordinate electrode and the Y coordinate electrode and the finger. For this reason, more electric charge flows into the electrode passing under the finger than when the touch is not performed. And the charge time until the voltage of an electrode reaches a predetermined value becomes long. The presence or absence of a touch is determined by detecting the longer charging time with the control circuit (7) (see Patent Document 1).

特開2009−098942号公報JP 2009-089442 A

ところで、この方式のタッチパネルでは外部からの電気的なノイズの影響を受け易い。そのため、例えば液晶表示装置上にタッチパネルが積層された構成の場合、液晶表示装置からの電気的なノイズの影響を受けて、制御回路で検知される充電時間が実際の充電時間と異なってしまう場合がある。すると、タッチパネルはタッチされていないにも関わらずタッチを誤検知してしまうことがある。
そこで、本発明が解決しようとする課題は、静電容量結合方式のタッチパネルにおいて、タッチ領域における電気的なノイズによるタッチの誤検知を防止することである。
By the way, this type of touch panel is easily affected by external electrical noise. Therefore, for example, when the touch panel is stacked on the liquid crystal display device, the charging time detected by the control circuit is different from the actual charging time due to the influence of electrical noise from the liquid crystal display device. There is. Then, although the touch panel is not touched, the touch may be erroneously detected.
Therefore, a problem to be solved by the present invention is to prevent erroneous detection of touch due to electrical noise in a touch area in a capacitively coupled touch panel.

以上の課題を解決するため、本発明の一の態様によれば、
接触体がタッチするタッチ領域に2次元配列された複数のキャパシタと、
前記複数のキャパシタの各々を順次選択する選択回路と、
前記選択回路によって選択された前記キャパシタを充電する充電回路と、
前記充電回路による充電が開始されてから前記キャパシタの充電電圧が所定の上閾値になるまでの充電時間を計測する充電時間計測回路と、
前記充電電圧が前記所定の上閾値になった後、前記キャパシタを放電する放電回路と、
前記放電回路による放電が開始されてから前記充電電圧が前記上閾値よりも低い下閾値になるまでの放電時間を計測する放電時間計測回路と、を備えることを特徴とするタッチパネル入力装置が提供される。
In order to solve the above problems, according to one aspect of the present invention,
A plurality of capacitors two-dimensionally arranged in a touch area touched by a contact body;
A selection circuit for sequentially selecting each of the plurality of capacitors;
A charging circuit for charging the capacitor selected by the selection circuit;
A charging time measuring circuit for measuring a charging time from the start of charging by the charging circuit until the charging voltage of the capacitor reaches a predetermined upper threshold; and
A discharge circuit for discharging the capacitor after the charge voltage reaches the predetermined upper threshold;
There is provided a touch panel input device comprising: a discharge time measurement circuit that measures a discharge time from when discharge by the discharge circuit is started until the charge voltage becomes a lower threshold value that is lower than the upper threshold value. The

好ましくは、前記複数のキャパシタの各々に対する前記充電時間と前記放電時間との比からなる充放電時間比を求め、前記充放電時間比の値が所定範囲内に含まれるか否かを判断する制御回路を備える。
好ましくは、前記制御回路は、前記複数のキャパシタの何れか1つのキャパシタに対する前記充電時間と前記放電時間の合計時間が所定基準値より大きく、且つ、前記充放電時間比が前記所定範囲内に含まれる場合に、前記タッチ領域の当該キャパシタの形成領域上に前記接触体がタッチされたことを検出する検出信号を出力し、これ以外の場合には前記検出信号を出力しない。
好ましくは、前記充電回路による充電の際に、前記充電電圧が前記上閾値になった場合、前記充電回路による充電を終了させ、前記充電時間計測回路による計時を終了させ、及び、前記放電回路による放電を開始させる第1判定回路と、前記放電回路による放電の際に、前記充電電圧が前記下閾値になった場合、前記放電回路による放電を終了させるとともに、前記放電時間計測回路による計時を終了させる第2判定回路と、を備える。
Preferably, a control for determining a charge / discharge time ratio including a ratio of the charge time and the discharge time for each of the plurality of capacitors and determining whether the value of the charge / discharge time ratio is included in a predetermined range. Provide a circuit.
Preferably, the control circuit is configured such that a total time of the charging time and the discharging time for any one of the plurality of capacitors is larger than a predetermined reference value, and the charge / discharge time ratio is included in the predetermined range. The detection signal for detecting that the contact body is touched on the capacitor formation region in the touch region is output, and in other cases, the detection signal is not output.
Preferably, at the time of charging by the charging circuit, when the charging voltage reaches the upper threshold, charging by the charging circuit is terminated, timing by the charging time measuring circuit is terminated, and by the discharging circuit When the charging voltage reaches the lower threshold during discharging by the first determination circuit for starting discharging and the discharging circuit, the discharging by the discharging circuit is terminated and the timing by the discharging time measuring circuit is terminated. A second determination circuit.

本発明の他の態様によれば、
接触体がタッチするタッチ領域を有し、該タッチ領域に2次元配列された複数のキャパシタを有するタッチパネルを駆動するタッチパネルの駆動装置において、
前記複数のキャパシタの各々を順次選択する選択回路と、
前記選択回路によって選択された前記キャパシタを充電する充電回路と、
前記充電回路による充電が開始されてから前記キャパシタの充電電圧が所定の上閾値になるまでの充電時間を計測する充電時間計測回路と、
前記充電電圧が前記所定の上閾値になった後、前記キャパシタを放電する放電回路と、
前記放電回路による放電が開始されてから前記充電電圧が前記上閾値よりも低い下閾値になるまでの放電時間を計測する放電時間計測回路と、を備えることを特徴とするタッチパネルの駆動装置が提供される。
According to another aspect of the invention,
In a touch panel drive device for driving a touch panel having a touch area touched by a contact body and having a plurality of capacitors two-dimensionally arranged in the touch area,
A selection circuit for sequentially selecting each of the plurality of capacitors;
A charging circuit for charging the capacitor selected by the selection circuit;
A charging time measuring circuit for measuring a charging time from the start of charging by the charging circuit until the charging voltage of the capacitor reaches a predetermined upper threshold; and
A discharge circuit for discharging the capacitor after the charge voltage reaches the predetermined upper threshold;
A touch panel drive device comprising: a discharge time measurement circuit that measures a discharge time from when discharge by the discharge circuit is started until the charge voltage becomes a lower threshold value that is lower than the upper threshold value. Is done.

好ましくは、前記タッチパネルの前記複数のキャパシタの各々に対する前記充電時間と前記放電時間との比からなる充放電時間比を求め、前記充放電時間比の値が所定範囲内に含まれるか否かを判断する制御回路を備える。
好ましくは、前記制御回路は、前記タッチパネルの前記複数のキャパシタの何れか1つのキャパシタに対する前記充電時間と前記放電時間の合計時間が所定基準値より大きく、且つ、前記充放電時間比が前記所定範囲内に含まれる場合に、前記タッチ領域の当該キャパシタの形成領域上に前記接触体がタッチされたことを検出する検出信号を出力し、これ以外の場合には前記検出信号を出力しない。
好ましくは、前記充電回路による充電の際に、前記充電電圧が前記上閾値になった場合、前記充電回路による充電を終了させ、前記充電時間計測回路による計時を終了させ、及び、前記放電回路による放電を開始させる第1判定回路と、前記放電回路による放電の際に、前記充電電圧が前記下閾値になった場合、前記放電回路による放電を終了させるとともに、前記放電時間計測回路による計時を終了させる第2判定回路と、を備える。
Preferably, a charge / discharge time ratio including a ratio of the charge time and the discharge time for each of the plurality of capacitors of the touch panel is obtained, and whether or not the value of the charge / discharge time ratio is included in a predetermined range. A control circuit for determining is provided.
Preferably, the control circuit is configured such that a total time of the charging time and the discharging time for any one of the plurality of capacitors of the touch panel is larger than a predetermined reference value, and the charge / discharge time ratio is in the predetermined range. A detection signal for detecting that the contact body is touched on the capacitor formation region of the touch region is output, and in other cases, the detection signal is not output.
Preferably, at the time of charging by the charging circuit, when the charging voltage reaches the upper threshold, charging by the charging circuit is terminated, timing by the charging time measuring circuit is terminated, and by the discharging circuit When the charging voltage reaches the lower threshold during discharging by the first determination circuit for starting discharging and the discharging circuit, the discharging by the discharging circuit is terminated and the timing by the discharging time measuring circuit is terminated. A second determination circuit.

本発明の他の態様によれば、
接触体がタッチするタッチ領域を有し、該タッチ領域に2次元配列された複数のキャパシタを有するタッチパネルを駆動するタッチパネルの駆動方法において、
前記複数のキャパシタの各々を順次選択し、
選択した前記キャパシタの充電を開始し、
前記キャパシタの充電を開始してから前記キャパシタの充電電圧が所定の上閾値になるまでの充電時間を計測し、
前記充電電圧が前記所定の上閾値になった後、前記キャパシタの放電を開始し、
前記キャパシタの放電を開始してから前記充電電圧が前記上閾値よりも低い下閾値になるまでの放電時間を計測することを特徴とするタッチパネルの駆動方法が提供される。
According to another aspect of the invention,
In a touch panel driving method for driving a touch panel having a touch area touched by a contact body and having a plurality of capacitors two-dimensionally arranged in the touch area,
Sequentially selecting each of the plurality of capacitors;
Start charging the selected capacitor,
Measure the charging time from the start of charging the capacitor until the capacitor charging voltage reaches a predetermined upper threshold,
After the charging voltage reaches the predetermined upper threshold, start discharging the capacitor,
There is provided a method for driving a touch panel, characterized by measuring a discharge time from the start of discharging of the capacitor until the charging voltage becomes a lower threshold value lower than the upper threshold value.

好ましくは、前記タッチパネルの前記複数のキャパシタの何れか1つのキャパシタに対する前記充電時間と前記放電時間との比からなる充放電時間比を求め、前記充電時間と前記放電時間の合計時間が所定基準値より大きく、且つ、前記充放電時間比が前記所定範囲内に含まれる場合に、前記タッチ領域の当該キャパシタの形成領域上に前記接触体がタッチされたと判断し、これ以外の場合には前記接触体がタッチされたと判断しない。
好ましくは、前記キャパシタの充電の際に、前記充電電圧が前記上閾値になった場合、前記キャパシタの充電を終了し、前記充電時間の計時を終了し、及び、前記キャパシタの放電を開始し、前記キャパシタの放電の際に、前記充電電圧が前記下閾値になった場合、前記キャパシタの放電を終了するとともに、前記放電時間の計時を終了する。
Preferably, a charge / discharge time ratio including a ratio of the charge time and the discharge time for any one of the plurality of capacitors of the touch panel is obtained, and a total time of the charge time and the discharge time is a predetermined reference value. If it is larger and the charge / discharge time ratio is included in the predetermined range, it is determined that the contact body is touched on the capacitor formation region of the touch region, and otherwise the contact is performed. Does not determine that the body has been touched.
Preferably, at the time of charging the capacitor, if the charging voltage reaches the upper threshold, the charging of the capacitor is terminated, the timing of the charging time is terminated, and the discharging of the capacitor is started. If the charging voltage reaches the lower threshold during the discharging of the capacitor, the discharging of the capacitor is terminated and the timing of the discharging time is terminated.

本発明の他の態様によれば、
ディスプレイパネルと、
接触体がタッチするタッチ領域を有し、該タッチ領域に2次元配列された複数のキャパシタを有し、前記ディスプレイパネルの表示面側に設けられたタッチパネルと、
前記タッチパネルを駆動する駆動装置と、を備え、
前記駆動装置が、
前記タッチパネルの前記複数のキャパシタの各々を順次選択する選択回路と、
前記選択回路によって選択された前記キャパシタを充電する充電回路と、
前記充電回路による充電が開始されてから前記キャパシタの充電電圧が所定の上閾値になるまでの充電時間を計測する充電時間計測回路と、
前記充電電圧が前記所定の上閾値になった後、前記キャパシタを放電する放電回路と、
前記放電回路による放電が開始されてから前記充電電圧が前記上閾値よりも低い下閾値になるまでの放電時間を計測する放電時間計測回路と、を有することを特徴とするシステムディスプレイが提供される。
According to another aspect of the invention,
A display panel;
A touch panel having a touch area touched by the contact body, having a plurality of capacitors two-dimensionally arranged in the touch area, and provided on the display surface side of the display panel;
A drive device for driving the touch panel,
The drive device
A selection circuit for sequentially selecting each of the plurality of capacitors of the touch panel;
A charging circuit for charging the capacitor selected by the selection circuit;
A charging time measuring circuit for measuring a charging time from the start of charging by the charging circuit until the charging voltage of the capacitor reaches a predetermined upper threshold; and
A discharge circuit for discharging the capacitor after the charge voltage reaches the predetermined upper threshold;
There is provided a system display comprising: a discharge time measuring circuit for measuring a discharge time from when the discharge by the discharge circuit is started until the charge voltage becomes a lower threshold value lower than the upper threshold value. .

好ましくは、前記タッチパネルの前記複数のキャパシタの各々に対する前記充電時間と前記放電時間との比からなる充放電時間比を求め、前記充放電時間比の値が所定範囲内に含まれるか否かを判断する制御回路を備える。
好ましくは、前記制御回路は、前記タッチパネルの前記複数のキャパシタの何れか1つのキャパシタに対する前記充電時間と前記放電時間の合計時間が所定基準値より大きく、且つ、前記充放電時間比が前記所定範囲内に含まれる場合に、前記タッチ領域の前記キャパシタの形成領域上に前記接触体がタッチされたことを検出する検出信号を出力し、これ以外の場合には前記検出信号を出力しない。
好ましくは、前記駆動装置が、前記充電回路による充電の際に、前記充電電圧が前記上閾値になった場合、前記充電回路による充電を終了させ、前記充電時間計測回路による計時を終了させ、及び、前記放電回路による放電を開始させる第1判定回路と、前記放電回路による放電の際に、前記充電電圧が前記下閾値になった場合、前記放電回路による放電を終了させるとともに、前記放電時間計測回路による計時を終了させる第2判定回路と、を有する。
Preferably, a charge / discharge time ratio including a ratio of the charge time and the discharge time for each of the plurality of capacitors of the touch panel is obtained, and whether or not the value of the charge / discharge time ratio is included in a predetermined range. A control circuit for determining is provided.
Preferably, the control circuit is configured such that a total time of the charging time and the discharging time for any one of the plurality of capacitors of the touch panel is larger than a predetermined reference value, and the charge / discharge time ratio is in the predetermined range. If included, the detection signal for detecting that the contact body is touched on the capacitor formation region of the touch region is output. In other cases, the detection signal is not output.
Preferably, when the charging voltage reaches the upper threshold during charging by the charging circuit, the driving device ends charging by the charging circuit, ends timing by the charging time measuring circuit, and A first determination circuit for starting discharge by the discharge circuit; and when the charge voltage reaches the lower threshold during the discharge by the discharge circuit, the discharge by the discharge circuit is terminated and the discharge time measurement And a second determination circuit that terminates timing by the circuit.

本発明によれば、静電容量結合方式のタッチパネルにおいて、タッチ領域における電気的なノイズによるタッチの誤検知を防止することができる。   According to the present invention, it is possible to prevent erroneous touch detection due to electrical noise in a touch area in a capacitively coupled touch panel.

本発明の実施形態におけるシステムディスプレイを示した分解斜視図である。It is the disassembled perspective view which showed the system display in embodiment of this invention. 同実施形態におけるタッチパネル入力装置を示した概略構成図である。It is the schematic block diagram which showed the touchscreen input device in the same embodiment. 同実施形態におけるタッチパネル入力装置を示した正面図である。It is the front view which showed the touchscreen input device in the same embodiment. 図3のIV−IV断面図である。It is IV-IV sectional drawing of FIG. 同実施形態における第1の走査回路を示した回路図である。FIG. 3 is a circuit diagram illustrating a first scanning circuit in the same embodiment. 同実施形態における第2の走査回路を示した回路図である。FIG. 6 is a circuit diagram showing a second scanning circuit in the same embodiment. 同実施形態における静電容量検出回路を示した回路図である。It is the circuit diagram which showed the electrostatic capacitance detection circuit in the same embodiment. 同実施形態におけるタッチパネル入力装置のタイミングチャートである。It is a timing chart of the touch panel input device in the embodiment. 同実施形態におけるタッチパネル入力装置のタイミングチャートである。It is a timing chart of the touch panel input device in the embodiment. 同実施形態における第1コンパレータの反転入力端子に入力される電圧の変化を示したグラフである。It is the graph which showed the change of the voltage input into the inverting input terminal of the 1st comparator in the embodiment.

以下に、本発明を実施するための好ましい形態について図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、発明の範囲を以下の実施形態及び図示例に限定するものではない。   Hereinafter, preferred embodiments for carrying out the present invention will be described with reference to the drawings. However, although various technically preferable limitations for implementing the present invention are given to the embodiments described below, the scope of the invention is not limited to the following embodiments and illustrated examples.

まず、システムディスプレイ1の構成について説明する。
図1は、システムディスプレイ1の一例の分解斜視図である。図1に示すように、このシステムディスプレイ1は、上ケース2、下ケース3、液晶ディスプレイパネル4、バックライト5、タッチパネル入力装置6等を有する。以下、システムディスプレイ1が組み立てられた状態の構成について具体的に説明する。
First, the configuration of the system display 1 will be described.
FIG. 1 is an exploded perspective view of an example of a system display 1. As shown in FIG. 1, the system display 1 includes an upper case 2, a lower case 3, a liquid crystal display panel 4, a backlight 5, a touch panel input device 6, and the like. Hereinafter, the configuration in a state where the system display 1 is assembled will be specifically described.

下ケース3が上ケース2に対して入子状にして組み付けられている。上ケース2の天板21には、矩形状の表示窓22が開口している。下ケース3の底板31には、矩形状の窓32が開口している。   The lower case 3 is assembled in a nested manner with respect to the upper case 2. A rectangular display window 22 is opened in the top plate 21 of the upper case 2. A rectangular window 32 is opened in the bottom plate 31 of the lower case 3.

上ケース2及び下ケース3の内側には、液晶ディスプレイパネル4及びタッチパネル入力装置6が設けられている。液晶ディスプレイパネル4は、下ケース3の底板31の上に搭載されている。液晶ディスプレイパネル4は以下のように構成されている。   A liquid crystal display panel 4 and a touch panel input device 6 are provided inside the upper case 2 and the lower case 3. The liquid crystal display panel 4 is mounted on the bottom plate 31 of the lower case 3. The liquid crystal display panel 4 is configured as follows.

液晶ディスプレイパネル4は、例えばアクティブマトリクス駆動方式のものである。この液晶ディスプレイパネル4では、上基板42が下基板41に対向している。シール材が上基板42の縁部分に沿って枠状に設けられ、そのシール材が上基板42と下基板41との間に挟持され、そのシール材によって上基板42と下基板41が接着されている。下基板41と上基板42の間であってシール材の内側に液晶が封入されている。下基板41のサイズは上基板42のサイズよりも大きいので、下基板41の一部が上基板42の縁から突出している。下基板41と上基板42が重なった部分が表示領域である。下基板41の表示領域内の上面には、複数の走査線が互いに平行になって横方向に延びるように設けられているとともに、複数の信号線が互いに平行になって縦方向に延びるように設けられている。走査線と信号線の各交差部に薄膜トランジスタが形成されている。薄膜トランジスタのゲート電極が走査線に接続され、薄膜トランジスタのソース電極、ドレイン電極の一方が信号線に接続され、他方が透明な画素電極に接続されている。複数の画素電極が下基板41の表面においてマトリクス状に配列されている。一方、上基板42の両面のうち下基板41に向き合う面に透明な共通電極が成膜されている。画素電極及び共通電極の表面には、それぞれ配向膜が形成されている。また、上基板42には、カラーフィルタが形成されている。上基板42の上には、偏光板43が貼着されている。   The liquid crystal display panel 4 is of an active matrix drive system, for example. In the liquid crystal display panel 4, the upper substrate 42 faces the lower substrate 41. A sealing material is provided in a frame shape along the edge portion of the upper substrate 42, the sealing material is sandwiched between the upper substrate 42 and the lower substrate 41, and the upper substrate 42 and the lower substrate 41 are bonded by the sealing material. ing. Liquid crystal is sealed between the lower substrate 41 and the upper substrate 42 and inside the sealing material. Since the size of the lower substrate 41 is larger than the size of the upper substrate 42, a part of the lower substrate 41 protrudes from the edge of the upper substrate 42. A portion where the lower substrate 41 and the upper substrate 42 overlap is a display area. On the upper surface in the display area of the lower substrate 41, a plurality of scanning lines are provided so as to extend in the horizontal direction in parallel with each other, and a plurality of signal lines extend in the vertical direction in parallel with each other. Is provided. A thin film transistor is formed at each intersection of the scanning line and the signal line. The gate electrode of the thin film transistor is connected to the scanning line, one of the source electrode and the drain electrode of the thin film transistor is connected to the signal line, and the other is connected to the transparent pixel electrode. A plurality of pixel electrodes are arranged in a matrix on the surface of the lower substrate 41. On the other hand, a transparent common electrode is formed on the surface of the upper substrate 42 facing the lower substrate 41. Alignment films are formed on the surfaces of the pixel electrode and the common electrode, respectively. Further, a color filter is formed on the upper substrate 42. A polarizing plate 43 is stuck on the upper substrate 42.

下基板41のうち上基板42の縁からはみ出た非表示領域41aの上にFPC44の一端部が接合されている。また、非表示領域41aの上にICチップ45が表面実装されている。ICチップ45には、液晶ディスプレイパネル4を駆動するドライバが内蔵されている。ICチップ45の複数の出力端子には、表示領域から延び出た走査線や信号線がそれぞれ接続されている。また、ICチップ45の複数の入力端子には、非表示領域41a上に形成された複数の引き回し配線がそれぞれ接続され、これら引き回し配線は、FPC44の一端部から他端部にかけて形成された複数の配線にそれぞれ接続されている。FPC44の他端部に形成されている端子が図示しない電子基板に差し込まれる。   One end portion of the FPC 44 is joined to the non-display area 41 a that protrudes from the edge of the upper substrate 42 in the lower substrate 41. An IC chip 45 is surface-mounted on the non-display area 41a. The IC chip 45 includes a driver that drives the liquid crystal display panel 4. A plurality of output terminals of the IC chip 45 are connected to scanning lines and signal lines extending from the display area. The plurality of input terminals of the IC chip 45 are connected to a plurality of lead wirings formed on the non-display area 41a, and these lead wirings are formed from one end portion to the other end portion of the FPC 44. Each is connected to the wiring. A terminal formed at the other end of the FPC 44 is inserted into an electronic board (not shown).

バックライト5は、下ケース3の下側において窓32を通じて液晶ディスプレイパネル4の下面に対向するように配置されている。具体的には、バックライト5は、液晶ディスプレイパネル4の下基板41に対向している。バックライト5は、面発光装置であって、液晶ディスプレイパネル4に向けて面発光するものである。バックライト5は、例えば、LED等の点発光素子をマトリクス状に配列したもの、配列されたLED等の点発光素子と導光板を組み合わせたもの、冷陰極管等の線状発光素子と導光板を組み合わせたもの、又は、エレクトロルミネッセンス素子等の面発光素子を用いたものである。バックライト5には、FPC51が接続されている。FPC51が図示しない電気基板に接続される。   The backlight 5 is disposed on the lower side of the lower case 3 so as to face the lower surface of the liquid crystal display panel 4 through the window 32. Specifically, the backlight 5 faces the lower substrate 41 of the liquid crystal display panel 4. The backlight 5 is a surface light emitting device and emits light toward the liquid crystal display panel 4. The backlight 5 is, for example, an array of point light emitting elements such as LEDs arranged in a matrix, a combination of point light emitting elements such as LEDs arranged and a light guide plate, a linear light emitting element such as a cold cathode tube, and a light guide plate Or a surface light emitting element such as an electroluminescence element. An FPC 51 is connected to the backlight 5. The FPC 51 is connected to an electric board (not shown).

タッチパネル入力装置6は、タッチパネル6a、可撓性回路シート(以下FPC)65及びICチップ66を有する。ICチップ66は、COG(Chip On Glass)方式によりタッチパネル6aに表面実装されている。また、タッチパネル6aには、FPC65が接合されている。タッチパネル6aが上ケース2及び下ケース3の内側に収容されている。タッチパネル6aは、液晶ディスプレイパネル4の表示面の上に重ねられている。つまり、タッチパネル6aはタッチ領域61aを有し、液晶ディスプレイパネル4の偏光板43の上に重ねられている。タッチパネル6aの上に、上ケース2が被せてある。タッチパネル6aが上ケース2の表示窓22に向き合って、表示窓22がタッチパネル6aによって塞がれている。   The touch panel input device 6 includes a touch panel 6a, a flexible circuit sheet (hereinafter referred to as FPC) 65, and an IC chip 66. The IC chip 66 is surface-mounted on the touch panel 6a by a COG (Chip On Glass) method. The FPC 65 is bonded to the touch panel 6a. A touch panel 6 a is accommodated inside the upper case 2 and the lower case 3. The touch panel 6 a is overlaid on the display surface of the liquid crystal display panel 4. That is, the touch panel 6 a has a touch area 61 a and is overlaid on the polarizing plate 43 of the liquid crystal display panel 4. The upper case 2 is put on the touch panel 6a. The touch panel 6a faces the display window 22 of the upper case 2, and the display window 22 is blocked by the touch panel 6a.

なお、上記においてはタッチパネル6aが液晶ディスプレイパネル4の表示面に貼着されているとしたが、液晶ディスプレイパネル4以外のディスプレイの表示面に貼着されていてもよい。例えば、タッチパネル6aが、有機エレクトロルミネッセンスディスプレイ、プラズマディスプレイ、無機エレクトロルミネッセンスディスプレイ、発光ダイオードディスプレイ、電界放出ディスプレイ、真空蛍光ディスプレイ、陰極線管又は電子ペーパの表示面に貼着されていてもよい。ディスプレイは、ドットマトリクス表示型のディスプレイであってもよいし、セグメントディスプレイであってもよい。また、ディスプレイは、自発光型ディスプレイであってもよいし、透過型ディスプレイであってもよいし、反射型ディスプレイであってもよい。ディスプレイが自発光型又は反射型のディスプレイである場合には、バックライト5が無くともよい。   In the above description, the touch panel 6a is attached to the display surface of the liquid crystal display panel 4, but may be attached to the display surface of a display other than the liquid crystal display panel 4. For example, the touch panel 6a may be attached to the display surface of an organic electroluminescence display, a plasma display, an inorganic electroluminescence display, a light emitting diode display, a field emission display, a vacuum fluorescent display, a cathode ray tube, or electronic paper. The display may be a dot matrix display type display or a segment display. The display may be a self-luminous display, a transmissive display, or a reflective display. When the display is a self-luminous or reflective display, the backlight 5 may not be provided.

以下、タッチパネル入力装置6について詳細に説明する。図2は、タッチパネル入力装置6の概略構成図であり、図3は、タッチパネル入力装置6の正面図、図4は、図3のIV−IV断面図である。   Hereinafter, the touch panel input device 6 will be described in detail. 2 is a schematic configuration diagram of the touch panel input device 6, FIG. 3 is a front view of the touch panel input device 6, and FIG. 4 is a sectional view taken along the line IV-IV in FIG.

タッチパネル6aは、静電容量結合方式のものである。このタッチパネル6aでは、図1で示したように、矩形の上基板62が矩形の下基板61に対向している。下基板61の短手方向の長さは上基板62の短手方向の長さと等しく、下基板61の長手方向の長さは上基板62よりも長い。このため、下基板61の一方の短辺と上基板62の一方の短辺とを揃えて重ね合わせた状態では、下基板61の一部が上基板62の縁から突出している。下基板61と上基板62が重なった部分がタッチ領域61aである。   The touch panel 6a is of a capacitive coupling type. In the touch panel 6a, the rectangular upper substrate 62 faces the rectangular lower substrate 61 as shown in FIG. The length of the lower substrate 61 in the short direction is equal to the length of the upper substrate 62 in the short direction, and the length of the lower substrate 61 in the longitudinal direction is longer than that of the upper substrate 62. Therefore, in a state where one short side of the lower substrate 61 and one short side of the upper substrate 62 are aligned and overlapped, a part of the lower substrate 61 protrudes from the edge of the upper substrate 62. A portion where the lower substrate 61 and the upper substrate 62 overlap is a touch region 61a.

下基板61のタッチ領域61aの上面には、図3に示すように、第1電極である複数のY電極Y〜Yが設けられている。具体的には、n(n-=2以上の自然数)本のY電極Y〜Yが互いに平行になってタッチ領域61aの短手方向に沿って延びるように形成されている。また、タッチ領域61aの上面には、第2電極である複数のX電極X〜Xが設けられている。具体的には、m(m-=2以上の自然数)本のX電極X〜Xが、Y電極Y〜Yに対して直行する方向に延びるように設けられている。 As shown in FIG. 3, a plurality of Y electrodes Y 1 to Y n that are first electrodes are provided on the upper surface of the touch region 61 a of the lower substrate 61. Specifically, n (n− = 2 or more natural numbers) Y electrodes Y 1 to Y n are formed to be parallel to each other and extend along the short direction of the touch region 61a. Further, the upper surface of the touch area 61a, a plurality of X electrodes X 1 to X m is provided as a second electrode. Specifically, m (m− = 2 or more natural number) X electrodes X 1 to X m are provided so as to extend in a direction perpendicular to the Y electrodes Y 1 to Y n .

Y電極Y〜Yは、それぞれ複数の電極パターンYa〜Yaと複数の連結部Yb〜Ybとを有している。各電極パターンYa〜Yaと各連結部Yb〜Ybは、酸化インジウムスズ(ITO)等の透明な導電性材料で形成されている。具体的には、略正方形状をした電極パターンYa〜Yaが、下基板61上であってタッチ領域61a内にマトリクス状に形成されている。タッチ領域61aの短手方向に隣り合う電極パターンYaとYa〜両電極パターンYaとYaの間に、連結部Yb〜Ybが電極パターンYa〜Yaと一体に形成されている。そして、電極パターンYaとYa〜電極パターンYaとYaがそれぞれ導通している。 Each of the Y electrodes Y 1 to Y n has a plurality of electrode patterns Y 1 a to Y n a and a plurality of connecting portions Y 1 b to Y n b. The electrode patterns Y 1 to Y n a and the coupling portion Y 1 b~Y n b is formed of a transparent conductive material such as indium tin oxide (ITO). Specifically, the electrode patterns Y 1 to Y n a having a substantially square shape is formed in a matrix in the touch area 61a a on the lower substrate 61. Between the electrode patterns Y 1 a and Y 1 a to both electrode patterns adjacent in the lateral direction of the touch area 61a Y n a and Y n a, coupling portion Y 1 b~Y n b is the electrode pattern Y 1 a to It is formed integrally with Y na . Then, the electrode pattern Y 1 a and Y 1 a to the electrode pattern Y n a and Y n a is conductive, respectively.

X電極X〜Xは、複数の電極パターンXa〜Xaと複数のブリッジXb〜Xbとを有している。具体的には、略正方形状をした電極パターンXa〜Xaが、マトリクス状に並べられている。各電極パターンXa〜Xaは、Y電極Y〜Yと同様にITO等の透明な導電性材料で形成されている。各電極パターンXa〜XaはY電極Y〜Yと同一面上に形成されている。また、各電極パターンXa〜Xaは、タッチ領域61aの長手方向に隣り合う連結部YbとYb〜連結部Y(n−1)bとYbの間にそれぞれ位置している。各電極パターンXa〜Xaの一対の角Xcは、それぞれ下基板61の両短辺の方向を向いている。そして、タッチ領域61aの長手方向に隣り合う電極パターンXaとXa〜電極パターンXとXは、連結部Yb〜Ybに触れない程度に間隔を空けて、互いに角XcとXc〜XcとXcを向かい合わせている。また、各電極パターンXa〜Xaのもう一対の角Xd〜Xdは、それぞれ下基板61の両長辺の方向を向いている。そして、タッチ領域61aの短手方向に隣り合う電極パターンXaとXa〜X(m−1)aとXaは、わずかに間隔を空けて互いにその角XdとXd〜角X(m−1)dとXdを向かい合わせている。 X electrodes X 1 to X m has a plurality of electrode patterns X 1 A to X m a and a plurality of bridges X 1 b~X m b. Specifically, electrode patterns X 1 a to X m a having a substantially square shape are arranged in a matrix. The electrode patterns X 1 a~X m a is formed of a transparent conductive material such as ITO similarly to the Y electrodes Y 1 to Y n. The electrode patterns X 1 a~X m a is formed on the same plane and the Y electrode Y 1 to Y n. Further, the electrode patterns X 1 a~X m a, the connecting portions adjacent in the longitudinal direction of the touch area 61a Y 1 b and Y 2 B to connecting portion Y (n-1) b and Y n b respectively between the positioned. A pair of corners X 1 c of each electrode pattern X 1 a to X m a is directed to both short sides of the lower substrate 61. Then, the electrode pattern X 1 a and X 1 a to the electrode pattern X m and X m adjacent in the longitudinal direction of the touch area 61a is spaced so as not to touch the connecting portion Y 1 b~Y n b, together and facing the corner X 1 c and X 1 c~X m c and X m c. Further, another pair of corner X 1 d~X m d of each electrode pattern X 1 a~X m a is oriented in a direction in both long sides of the lower substrate 61, respectively. Then, the electrode patterns X 1 a and X 2 a to X (m−1) a and X m a that are adjacent to each other in the short direction of the touch area 61 a are slightly spaced from each other at their angles X 1 d and X 2. d~ angle X (m-1) are facing the d and X m d.

Y電極Y〜Y及び電極パターンXa〜Xaの上には、図4に示すように絶縁膜63がべた一面に成膜され、Y電極Y〜Y及び電極パターンXa〜Xaが絶縁膜63によって被覆されている。絶縁膜63の上面から電極パターンXa〜Xaにかけて金属製のブリッジXb〜Xbが設けられている。具体的には、コ字状に形成されたブリッジXb〜Xbの一端が、絶縁膜63を貫通すると共に、タッチ領域61aの長手方向に隣り合う電極パターンXaとXa〜電極パターンXaとXaの一方に角Xc〜Xcで接触している。そして、ブリッジXb〜Xbの他端が、隣り合う電極パターンXaとXa〜電極パターンXaとXaの他方に角Xc〜Xcで接触している。そして、電極パターンXaとXa〜電極パターンXaとXaがそれぞれ導通している。このようにしてX電極X〜Xが設けられている。 On the Y electrodes Y 1 to Y n and the electrode pattern X 1 A to X m a is the insulating film 63 as shown in FIG. 4 is deposited on Betaichimen, Y electrodes Y 1 to Y n and the electrode pattern X 1 a to X m a are covered with an insulating film 63. Metal bridge X 1 b~X m b is provided from the upper surface of the insulating film 63 over the electrode pattern X 1 a~X m a. Specifically, one end of the bridge X 1 b~X m b formed in a U-shape, as well as through the insulating film 63, the electrode pattern X 1 adjacent in the longitudinal direction of the touch area 61a a and X 1 a We are in contact with - the electrode pattern X m a and X m one at the corner of a X 1 c~X m c. The other end of the bridge X 1 b~X m b makes contact with the adjacent electrode patterns X 1 a and X 1 a to the electrode pattern X m a and X m a while the corners X 1 c~X m c of ing. Then, the electrode pattern X 1 a and X 1 a to the electrode pattern X m a and X m a is conductive, respectively. The X electrodes X 1 to X m are provided in this way.

X電極Xの各ブリッジXbは、連結部Yb〜Ybの上を跨ぎ、Y電極Y〜Yとそれぞれ交差している。また、他のブリッジXb〜Xbも、連結部Yb〜Ybの上を跨ぎ、Y電極Y〜Yとそれぞれ交差している。そして、ブリッジXb〜Xb上を覆うように絶縁膜64がべた一面に成膜されている。絶縁膜64の上に接着剤が塗布され、上基板62が貼り合わされている。このようにしてタッチパネル6aが構成されている。タッチパネル6aのタッチ領域61aにおいては、複数の電極パターンXa〜Xaと複数の電極パターンYa〜Yaとが互いに近接して設けられているため、各電極間に容量成分が形成される。この容量成分は各電極パターンYa〜Yaと各電極パターンXa〜Xaとに接続される形になり、これをキャパシタC11〜Cmnとしたとき、等価回路として図2に示す形となる。これらキャパシタC11〜Cmnは、同一面上に2次元配列されている。 Each bridge X 1 b of the X electrode X 1 crosses over the connecting portions Y 1 b to Y n b and intersects with the Y electrodes Y 1 to Y n , respectively. Also, another bridge X 2 b~X m b, straddle over the connecting portion Y 1 b~Y n b, intersect respectively and the Y electrode Y 1 to Y n. Then, the insulating film 64 so as to cover the bridge X 1 b~X m b is deposited Betaichimen. An adhesive is applied on the insulating film 64, and the upper substrate 62 is bonded. In this way, the touch panel 6a is configured. In touch area 61a of the touch panel 6a, since a plurality of electrode patterns X 1 a~X m a and a plurality of electrode patterns Y 1 to Y n a is provided adjacent to each other, the capacitive component between the electrodes Is formed. The capacitive component becomes a form which is connected to the respective electrode patterns Y 1 to Y n a and the electrode patterns X 1 a~X m a, when it was used as a capacitor C 11 -C mn, FIG as an equivalent circuit It becomes the form shown in 2. These capacitors C 11 to C mn are two-dimensionally arranged on the same plane.

図2に示すキャパシタCは、X電極X〜Xのうちの、隣り同士の間に形成される容量成分である。ここで、指等の接触体が上基板62に接触すると、その接触箇所近傍の電極パターンXiaと電極パターンYjaとの間にはキャパシタCが形成される。例えば、図2に示すように、X電極XとY電極Yとの交差部近傍の上において接触体が上基板62に接触すると、電極パターンX2aと電極パターンY2aとの間、すなわちX電極XとY電極Yとの間にキャパシタCが形成される。 Capacitor C b shown in FIG. 2, of the X electrodes X 1 to X m, a capacitance component is formed between the adjacent. Here, when a contact body such as a finger contacts the upper substrate 62, a capacitor C f is formed between the electrode pattern X i a and the electrode pattern Y j a in the vicinity of the contact portion. For example, as shown in FIG. 2, between the contact body comes into contact with the upper substrate 62 in the top of the near intersections between the X electrode X 2 and the Y electrodes Y 2, an electrode pattern X 2 a and the electrode pattern Y 2 a , i.e. the capacitor C f is formed between the X electrode X 2 and the Y electrodes Y 2.

タッチパネル6aには、図1、図3に示したように、FPC65が接続されている。具体的には、下基板61のうち上基板62の縁からはみ出た非タッチ領域61bの上にFPC65の一端部が接合されている。FPC65は、上ケース2及び下ケース3の内側から上ケース2及び下ケース3の外側に延び出ている。ICチップ66に電力を供給したり、信号を送信したりするための配線がFPC65の一端部から他端部にかけて形成されている。FPC65の先端部には、端子が形成されている。   As shown in FIGS. 1 and 3, the FPC 65 is connected to the touch panel 6a. Specifically, one end portion of the FPC 65 is bonded to the non-touch area 61 b that protrudes from the edge of the upper substrate 62 in the lower substrate 61. The FPC 65 extends from the inside of the upper case 2 and the lower case 3 to the outside of the upper case 2 and the lower case 3. Wiring for supplying power to the IC chip 66 and transmitting signals is formed from one end portion of the FPC 65 to the other end portion. A terminal is formed at the tip of the FPC 65.

また、タッチパネル6aには、ICチップ66が表面実装されている。具体的には、下基板61のうち上基板62の縁からはみ出た非タッチ領域61bの上にICチップ66が表面実装されている。ICチップ66の複数の出力端子には、タッチ領域61aから延び出たX電極〜XやY電極Y〜Yがそれぞれ接続されている。また、ICチップ66の複数の入力端子には、非タッチ領域61b上に形成された複数の引き回し配線がそれぞれ接続され、これら引き回し配線は、非タッチ領域61b上に接合されたFPC65の複数の配線にそれぞれ接続されている。FPC65の端子が図示しない電子基板に差し込まれる。 An IC chip 66 is surface-mounted on the touch panel 6a. Specifically, the IC chip 66 is surface-mounted on the non-touch area 61 b that protrudes from the edge of the upper substrate 62 in the lower substrate 61. The plurality of output terminals of the IC chip 66, X electrodes 1 to X exiting extending from the touch area 61a m and Y electrodes Y 1 to Y n are connected. The plurality of input terminals of the IC chip 66 are connected to a plurality of routing wirings formed on the non-touch area 61b, and these routing wirings are a plurality of wirings of the FPC 65 bonded on the non-touch area 61b. Are connected to each. The terminals of the FPC 65 are inserted into an electronic board (not shown).

ICチップ66には駆動装置6bが内蔵されている。駆動装置6bは、図2に示すように、第1の走査回路7、第2の走査回路8、静電容量検出回路9及び制御回路10等を備える。   The IC chip 66 includes a drive device 6b. As shown in FIG. 2, the driving device 6b includes a first scanning circuit 7, a second scanning circuit 8, a capacitance detection circuit 9, a control circuit 10, and the like.

制御回路10は、第1の走査回路7、第2の走査回路8及び静電容量検出回路9を動作させる。
第1の走査回路7は、Y電極Y〜Yを順次選択する選択回路である。Y電極Y〜Yのうち選択されたものが接地され(基準電位になり)、選択されてないものは電気的に浮動状態になる。
第2の走査回路8は、第1の走査回路7によって各Y電極Y〜Yが選択されていている時に、X電極X〜Xを順次選択する選択回路である。
静電容量検出回路9は、Y電極Y〜Yのうち第1の走査回路7によって選択されたものと、X電極X〜Xのうち第2の走査回路8によって選択されたものとの間に形成されるキャパシタの静電容量を検出する。静電容量検出回路9は、その検出した静電容量を表す信号を出力する。
制御回路10は、Y電極Y〜Yのうち選択されたものと、X電極X〜Xのうち選択されたものとの交差部近傍におけるタッチの有無を判定する。つまり、制御回路10は、静電容量検出回路9から入力した信号に基づき、タッチの有無を判定し、その判定結果を表す信号を出力する。例えば、制御回路10から出力される信号が1ビットであるとすると、タッチが有る場合には、制御回路10から出力される信号が“1”であり、タッチが無い場合には、制御回路10から出力される信号が“0”である。ここで、第1の走査回路7及び第2の走査回路8によってY電極Y及びX電極Xが選択される際から、第1の走査回路7及び第2の走査回路8によってY電極Y及びX電極Xが選択される際までの間に、制御回路10から出力される信号が、タッチ位置の座標を表す。
The control circuit 10 operates the first scanning circuit 7, the second scanning circuit 8, and the capacitance detection circuit 9.
First scanning circuit 7 is a selection circuit for sequentially selecting the Y electrodes Y 1 to Y n. A selected one of the Y electrodes Y 1 to Y n is grounded (becomes a reference potential), and an unselected one is electrically floated.
The second scanning circuit 8 is a selection circuit that sequentially selects the X electrodes X 1 to X m when the Y electrodes Y 1 to Y n are selected by the first scanning circuit 7.
The electrostatic capacitance detection circuit 9, as selected by the first scanning circuit 7 of the Y electrodes Y 1 to Y n, as selected by the second scanning circuit 8 of the X electrodes X 1 to X m The capacitance of the capacitor formed between is detected. The capacitance detection circuit 9 outputs a signal representing the detected capacitance.
Control circuit 10 determines the selected ones of the Y electrodes Y 1 to Y n, the presence or absence of the intersection touch in the vicinity of the selected ones of the X electrodes X 1 to X m. That is, the control circuit 10 determines the presence / absence of a touch based on the signal input from the capacitance detection circuit 9 and outputs a signal representing the determination result. For example, if the signal output from the control circuit 10 is 1 bit, the signal output from the control circuit 10 is “1” when there is a touch, and the control circuit 10 when there is no touch. The signal output from is “0”. Here, when the Y electrode Y 1 and the X electrode X 1 are selected by the first scanning circuit 7 and the second scanning circuit 8, the Y electrode Y 1 is selected by the first scanning circuit 7 and the second scanning circuit 8. Until n and the X electrode Xm are selected, the signal output from the control circuit 10 represents the coordinates of the touch position.

第1の走査回路7は、図5に示すように、シフトレジスタ71及びスイッチSW_Y1〜SW_Yn等を備える。
Y電極Y〜YがそれぞれスイッチSW_Y1〜SW_Ynを介して、基準電位(グランド)に接続されている。スイッチSW_Y1〜SW_Ynは、それぞれ、Y電極Y〜Yと基準電位との間を開閉(オン・オフ)する。例えば、スイッチSW_Y1〜SW_Ynは、シフトレジスタ71から入力される信号がハイレベルのとき閉状態(オン状態)になり、ローレベルのとき開状態(オフ)状態になる。
シフトレジスタ71は、n個の出力端子を有している。各出力端子には、スイッチSW_Y1〜SW_Ynがそれぞれ接続されている。シフトレジスタ71は、セット信号STの入力に同期して、スイッチSW_Y1〜SW_Ynを選択する。例えば、ハイレベルのセット信号STがシフトレジスタ71に入力される毎に、ハイレベルの信号を出力する出力端子が順次隣へとシフトしていくことによって、スイッチSW_Y1〜SW_Ynが順次選択される。
また、シフトレジスタ71は、セット信号STが入力されてから次にセット信号STが入力されるまでの間、その選択状態を保持する。
スイッチSW_Y1〜SW_Ynのうち選択されたものが閉状態(オン状態)となり、Y電極Y〜Yのうち選択されたものが基準電位になる。一方、スイッチSW_Y1〜SW_Ynのうち選択されていないものが開状態(オフ状態)になり、Y電極Y〜Yのうち選択されてないものが電気的に浮動状態になる。
セット信号STは制御回路10によって出力される。また、制御回路10がシフトレジスタ71にクロック信号CKを出力し、シフトレジスタ71がクロック信号CKに基づき動作する。
As shown in FIG. 5, the first scanning circuit 7 includes a shift register 71, switches SW_Y1 to SW_Yn, and the like.
Y electrodes Y 1 to Y n are connected to a reference potential (ground) via switches SW_Y 1 to SW_Yn, respectively. Switch SW_Y1~SW_Yn, respectively, to open and close between the Y electrodes Y 1 to Y n and the reference potential (on-off). For example, the switches SW_Y1 to SW_Yn are in a closed state (on state) when a signal input from the shift register 71 is at a high level, and are in an open state (off) when the signal is low.
The shift register 71 has n output terminals. Switches SW_Y1 to SW_Yn are connected to the respective output terminals. The shift register 71 in synchronization with the input of the set signal ST 2, to select a switch SW_Y1~SW_Yn. For example, every time the set signal ST 2 of a high level is input to the shift register 71, by the output terminal for outputting a high level signal is gradually shifted to sequentially neighboring switch SW_Y1~SW_Yn are sequentially selected .
The shift register 71, until the next set signal ST 2 is input from the input of the set signal ST 2, and holds the selected state.
Which selected ones of the switches SW_Y1~SW_Yn is selected among the closed state (ON state), Y electrodes Y 1 to Y n is the reference potential. Meanwhile, those that are not selected among the switches SW_Y1~SW_Yn is opened (OFF state), those that are not selected among the Y electrodes Y 1 to Y n is electrically floating.
Set signal ST 2 is output by the control circuit 10. Further, the control circuit 10 outputs the clock signal CK 1 to the shift register 71, and the shift register 71 operates based on the clock signal CK 1 .

第2の走査回路8は、図6に示すように、シフトレジスタ83、切替スイッチSW_X1〜SW_Xm等を備える。
X電極X〜Xは、それぞれ切替スイッチSW_X1〜SW_Xmを介して基準電位(グランド)に接続されている。更に、X電極X〜Xは、それぞれ切替スイッチSW_X1〜SW_Xmを介して配線84に接続されている。切替スイッチSW_X1〜SW_Xmは、それぞれ、X電極X〜Xと基準電位との間を開閉する。また、切替スイッチSW_X1〜SW_Xmは、それぞれ、X電極X〜Xと配線84との間を開閉する。ここで、切替スイッチSW_X1は、配線84と基準電位とを択一的にX電極Xに導通させる。切替スイッチSW_X2〜SW_Xmについても同様である。
シフトレジスタ83は、m個の出力端子を有している。そして、各出力端子には、スイッチSW_X1〜SW_Xmがそれぞれ接続されている。また、シフトレジスタ83は、セット信号STの入力に同期して、切替スイッチSW_X1〜SW_Xmを選択する。例えば、ハイレベルのセット信号STが入力される毎に、ハイレベルの信号が出力される出力端子が順次隣へとシフトしていくことによって、切替スイッチSW_X1〜SW_Xmが順次選択される。
また、シフトレジスタ83は、セット信号STが入力されてから次にセット信号STが入力されるまでの間、その選択状態を保持する。
切替スイッチSW_X1〜SW_Xmのうち選択されたものが、配線84との間を閉じるとともに、基準電位との間を開く。これにより、X電極X〜Xのうち選択されたものが配線84に導通するとともに、接地される。一方、切替スイッチSW_X1〜SW_Xmのうち選択されていないものが、配線84との間を開くとともに、基準電位との間を閉じる。これにより、X電極X〜Xのうち選択されていないものが配線84から遮断されるとともに、接地される。
セット信号STは制御回路10によって出力される。また、制御回路10は、クロック信号CKをシフトレジスタ83に出力する。
As shown in FIG. 6, the second scanning circuit 8 includes a shift register 83, changeover switches SW_X1 to SW_Xm, and the like.
X electrodes X 1 to X m are respectively connected to a reference potential (ground) via a changeover switch SW_X1~SW_Xm. Furthermore, the X electrodes X 1 to X m are connected to the wiring 84 via the changeover switches SW_X 1 to SW_Xm, respectively. Selector switch SW_X1~SW_Xm, respectively, to open and close between the X electrodes X 1 to X m and the reference potential. The switching switch SW_X1~SW_Xm, respectively, to open and close between the X electrodes X 1 to X m and the wiring 84. Here, the changeover switch SW_X1 causes alternatively conducting the X electrodes X 1 and the wiring 84 and the reference potential. The same applies to the changeover switches SW_X2 to SW_Xm.
The shift register 83 has m output terminals. The switches SW_X1 to SW_Xm are connected to the output terminals, respectively. The shift register 83 in synchronization with the input of the set signal ST 3, selects the changeover switch SW_X1~SW_Xm. For example, every time the set signal ST 3 of a high level is input, by an output terminal a high level signal is output shifts to sequentially next, the changeover switch SW_X1~SW_Xm are sequentially selected.
The shift register 83, until the next set signal ST 3 from the input of the set signal ST 3 is input, and holds the selected state.
The selected one of the changeover switches SW_X1 to SW_Xm closes the wiring 84 and opens the reference potential. As a result, a selected one of the X electrodes X 1 to X m conducts to the wiring 84 and is grounded. On the other hand, an unselected switch among the switches SW_X1 to SW_Xm opens between the wiring 84 and closes with the reference potential. Thereby, the unselected X electrodes X 1 to X m are disconnected from the wiring 84 and grounded.
Set signal ST 3 is output by the control circuit 10. Further, the control circuit 10 outputs the clock signal CK 2 to the shift register 83.

静電容量検出回路9は、図7に示すように、第1判定回路91、第2判定回路92、充電回路94、充電時間計測回路95、放電回路93及び放電時間計測回路96等を備える。
充電回路94及び充電時間計測回路95には、制御回路10によって出力されたセット信号STが入力される。
充電回路94は、セット信号STが入力されると、配線84を介した充電を開始する。具体的には、充電回路94は、Y電極Y〜Yのうち選択されたものと、X電極X〜Xのうち選択されたものとの間に形成されるキャパシタに充電する。
第1判定回路91は、充電回路94による充電の際に、配線84の電圧(配線84の電圧はX電極X〜Xのうち選択されたものの電圧に相当する。以下、同様。)が上閾値VthHになったら、リセット信号Rを出力する。充電回路94は、リセット信号Rが入力されると、充電を終了する。
充電時間計測回路95は、セット信号STが入力されることにより計時を開始し、リセット信号Rが入力されることにより計時を終了する。充電時間計測回路95は、セット信号STが入力されてからリセット信号Rが入力されるまでの時間を計測する。充電時間計測回路95は、計測した時間を表す信号を制御回路10に出力する。充電時間計測回路95によって計測された時間は、Y電極Y〜Yのうち選択されたものと、X電極X〜Xのうち選択されたものとの間に形成されるキャパシタの静電容量値に対応している。
放電回路93は、リセット信号Rがセット信号として入力されると、配線84を介した放電を開始する。具体的には、放電回路93は、Y電極Y〜Yのうち選択されたものと、X電極X〜Xのうち選択されたものとの間に形成されるキャパシタを放電する。
第2判定回路92は、放電回路93による放電の際に、配線84の電圧が下閾値VthLになったら、リセット信号Rを出力する。放電回路93は、リセット信号Rが入力されると、放電を終了する。
放電時間計測回路96は、リセット信号Rが入力されることにより計時を開始し、リセット信号Rが入力されることにより計時を終了する。放電時間計測回路96は、リセット信号Rが入力されてからリセット信号Rが入力されるまでの時間を計測する。放電時間計測回路96は、計測した時間を表す信号を制御回路10に出力する。放電時間計測回路96によって計測された時間は、Y電極Y〜Yのうち選択されたものと、X電極X〜Xのうち選択されたものとの間に形成されるキャパシタの静電容量値に対応している。
制御回路10は、リセット信号Rが入力される毎に、セット信号STを出力する。
As shown in FIG. 7, the capacitance detection circuit 9 includes a first determination circuit 91, a second determination circuit 92, a charging circuit 94, a charging time measuring circuit 95, a discharging circuit 93, a discharging time measuring circuit 96, and the like.
The set signal ST 1 output from the control circuit 10 is input to the charging circuit 94 and the charging time measuring circuit 95.
When the set signal ST 1 is input, the charging circuit 94 starts charging via the wiring 84. Specifically, the charging circuit 94 charges a capacitor formed between a selected one of the Y electrodes Y 1 to Y n and a selected one of the X electrodes X 1 to X m .
First judging circuit 91, when the charging by the charging circuit 94, the voltage of the wiring 84 (the voltage of the wiring 84 corresponds to a voltage of a selected one of the X electrodes X 1 to X m. The same applies hereinafter.) Is When the upper threshold value V th H is reached, the reset signal R 1 is output. Charging circuit 94, the reset signal R 1 is input, terminates the charging.
Charging time measuring circuit 95 starts counting by the set signal ST 1 is input, terminates the time counting by the reset signal R 1 is input. Charging time measuring circuit 95 measures the time from the set signal ST 1 is inputted to the reset signal R 1 is input. The charging time measuring circuit 95 outputs a signal representing the measured time to the control circuit 10. The time measured by the charging time measuring circuit 95 is the static capacitance of the capacitor formed between the selected one of the Y electrodes Y 1 to Y n and the selected one of the X electrodes X 1 to X m. It corresponds to the capacitance value.
Discharge circuit 93, the reset signal R 1 is input as a set signal, begins to discharge through the line 84. Specifically, the discharge circuit 93 discharges a capacitor formed between a selected one of the Y electrodes Y 1 to Y n and a selected one of the X electrodes X 1 to X m .
The second determination circuit 92 outputs the reset signal R 2 when the voltage of the wiring 84 becomes the lower threshold value V th L during discharge by the discharge circuit 93. Discharge circuit 93, the reset signal R 2 is input to end the discharge.
Discharge time measuring circuit 96 starts counting by the reset signal R 1 is input, terminates the time counting by the reset signal R 2 is input. Discharge time measuring circuit 96 measures the time from the input of the reset signal R 1 until the reset signal R 2 is input. The discharge time measuring circuit 96 outputs a signal representing the measured time to the control circuit 10. Time measured by the discharge time measuring circuit 96, Y electrodes Y 1 and selected ones of to Y n, electrostatic capacitor formed between the selected ones of the X electrodes X 1 to X m It corresponds to the capacitance value.
The control circuit 10, each time the reset signal R 2 is input, and outputs a set signal ST 1.

充電回路94は、定電流源94a、フリップフロップ94b、スイッチ94c等を有する。
定電流源94aは、定電流を発生させる。定電流源94aは、スイッチ94cを介してコンデンサ94d及び配線84に接続されている。スイッチ94cは、配線84及びコンデンサ94dと定電流源94aとの間の開閉をする。スイッチ94cが、第1保持回路であるフリップフロップ94bの出力端子に接続されている。フリップフロップ94bは、セット端子にセット信号STが入力されるとスイッチ94cを閉じるとともに、その後リセット端子にリセット信号Rが入力されるまでスイッチ94cを閉じた状態を維持する。フリップフロップ94bは、リセット端子にリセット信号Rが入力されるとスイッチ94cを開くとともに、その後セット端子にセット信号STが入力されるまでスイッチ94cを開いた状態を維持する。具体的には、フリップフロップ94bは、リセット端子にローレベルの信号が入力されている状態で、セット端子にハイレベルの信号が入力されるとハイレベルの信号をスイッチ94cに出力する。これにより、スイッチ94cが閉じる。その後、フリップフロップ94bは、リセット端子にハイレベルの信号が入力されるまでハイレベルの信号を出力し続ける。これにより、スイッチ94cの閉状態が継続する。また、フリップフロップ94bは、セット端子にローレベルの信号が入力されている状態で、リセット端子にハイレベルの信号が入力されるとローレベルの信号を出力する。これにより、スイッチ94cが開く。その後、フリップフロップ94bは、セット端子にハイレベルの信号が入力されるまでハイレベルの信号を出力し続ける。これにより、スイッチ94cの開状態が継続する。
スイッチ94cが閉状態(オン状態)であると、X電極X〜Xのうち選択されたものに電荷がチャージされ、その電圧が上昇する。つまり、X電極X〜Xのうち選択されたものと、Y電極Y〜Yのうち選択されたものとの間に形成されるキャパシタが充電される。
The charging circuit 94 includes a constant current source 94a, a flip-flop 94b, a switch 94c, and the like.
The constant current source 94a generates a constant current. The constant current source 94a is connected to the capacitor 94d and the wiring 84 through the switch 94c. The switch 94c opens and closes the wiring 84 and the capacitor 94d and the constant current source 94a. The switch 94c is connected to the output terminal of the flip-flop 94b that is the first holding circuit. Flip-flop 94b, when the set signal ST 1 to the set terminal is input closes the switch 94c, maintaining thereafter the closed state of the switch 94c to the reset signal R 1 to the reset terminal is input. Flip-flop 94b, when the reset signal R 1 is input to the reset terminal is opened the switch 94c, remain open switch 94c to thereafter set signal ST 1 to the set terminal is input. Specifically, the flip-flop 94b outputs a high-level signal to the switch 94c when a high-level signal is input to the set terminal while a low-level signal is input to the reset terminal. As a result, the switch 94c is closed. Thereafter, the flip-flop 94b continues to output a high level signal until a high level signal is input to the reset terminal. Thereby, the closed state of the switch 94c continues. The flip-flop 94b outputs a low-level signal when a high-level signal is input to the reset terminal while a low-level signal is input to the set terminal. This opens the switch 94c. Thereafter, the flip-flop 94b continues to output a high level signal until a high level signal is input to the set terminal. Thereby, the open state of the switch 94c continues.
When the switch 94c is in the closed state (ON state), charges in selected ones of the X electrodes X 1 to X m is charged, its voltage increases. That is, the selected ones of the X electrodes X 1 to X m, a capacitor formed between the selected ones of the Y electrodes Y 1 to Y n are charged.

コンデンサ94dは、キャパシタC11〜Cmnよりも大きな静電容量Csumを持つ。コンデンサ94dは、配線84と基準電位との間に接続されている。 The capacitor 94d has a larger capacitance C sum than the capacitors C 11 to C mn . The capacitor 94d is connected between the wiring 84 and the reference potential.

第1判定回路91は、第1コンパレータ91a及び第1インバータ91bを有する。充電時間計測回路95は、第1ANDゲート95a及び第1カウンタ95b等を有する。
配線84が第1コンパレータ91aの反転入力(−)端子に接続されている。電圧値が上閾値VthHに設定された電圧源が第1コンパレータ91aの非反転入力(+)端子に接続されている。第1コンパレータ91aは、配線84の電圧と上閾値VthHを比較する。第1コンパレータ91aは、比較の結果を第1ANDゲート95aに出力する。具体的には、第1コンパレータ91aは、配線84の電圧が上閾値VthHよりも低い場合に、第1コンパレータ91aの出力がハイレベルであり、配線84の電圧が上閾値VthH以上の場合、第1コンパレータ91aの出力がローレベルである。
第1コンパレータ91aの出力が、第1ANDゲート95aに入力される。制御回路10によって出力されるクロック信号CKが、第1ANDゲート95aに入力される。第1ANDゲート95aは、第1コンパレータ91aの出力とクロック信号CKの理論積を第1カウンタ95bに出力する。従って、第1コンパレータ91aの出力がハイレベルである場合には、第1ANDゲート95aの出力がクロック信号となる。
制御回路10によって出力されるハイレベルのセット信号STが、第1カウンタ95bのスタート端子及びプリセット端子に入力される。
インバータ91bは、第1コンパレータ91aの出力を反転する。インバータ91bを介して第1コンパレータ91aの出力が反転された信号がリセット信号Rである。第1コンパレータ91aによって出力されたローレベルの信号がインバータ91bによって反転されたハイレベルのリセット信号Rが、第1カウンタ95bのストップ端子に入力される。
第1カウンタ95bは、セット信号STがスタート信号及びプリセット信号として入力されると、計数値をプリセットするとともに、第1ANDゲート95aから入力するクロック信号の計数を開始する。第1カウンタ95bは、セット信号STが入力されてからリセット信号Rが入力されるまでの間、第1ANDゲート95aの出力のクロックを計数する。また、第1カウンタ95bは、ハイレベルのリセット信号Rがストップ信号として入力されると、計数を停止して、計数値Nを制御回路10に出力する。
The first determination circuit 91 includes a first comparator 91a and a first inverter 91b. The charging time measuring circuit 95 includes a first AND gate 95a, a first counter 95b, and the like.
The wiring 84 is connected to the inverting input (−) terminal of the first comparator 91a. A voltage source whose voltage value is set to the upper threshold V th H is connected to the non-inverting input (+) terminal of the first comparator 91a. The first comparator 91a compares the voltage of the wiring 84 with the upper threshold value V th H. The first comparator 91a outputs the comparison result to the first AND gate 95a. Specifically, in the first comparator 91a, when the voltage of the wiring 84 is lower than the upper threshold V th H, the output of the first comparator 91a is at a high level, and the voltage of the wiring 84 is equal to or higher than the upper threshold V th H. In this case, the output of the first comparator 91a is at a low level.
The output of the first comparator 91a is input to the first AND gate 95a. The clock signal CK 3 output by the control circuit 10, is input to the 1AND gate 95a. The 1AND gate 95a outputs the output and logical multiplication of the clock signal CK 3 of the first comparator 91a in the first counter 95b. Accordingly, when the output of the first comparator 91a is at a high level, the output of the first AND gate 95a becomes a clock signal.
The control circuit set signal ST 1 of a high level output by 10 is input to the start terminal and preset terminal of the first counter 95b.
The inverter 91b inverts the output of the first comparator 91a. Signal output is inverted in the first comparator 91a is a reset signal R 1 through the inverter 91b. Reset signal R 1 of the high-level low-level signal outputted by the first comparator 91a is inverted by the inverter 91b is input to the stop terminal of the first counter 95b.
First counter 95b, when the set signal ST 1 is input as the start signal and the preset signal, the preset count value and starts counting of the clock signal input from the first 1AND gate 95a. First counter 95b is a period from the set signal ST 1 is inputted to the reset signal R 1 is input, counts the clock of the output of the 1AND gate 95a. The first counter 95 b stops counting and outputs the count value N 1 to the control circuit 10 when the high-level reset signal R 1 is input as a stop signal.

第2判定回路92は、第2コンパレータ92a及び第2インバータ92bを有する。放電時間計測回路96は、第2ANDゲート96a、第2カウンタ96b等を有する。
配線84が第2コンパレータ92aの非反転入力(+)端子に接続されている。電圧値が下閾値VthLである電圧源が第2のコンパレータ92aの反転入力(−)端子に接続されている。下閾値VthLは上閾値VthHよりも低い。第2コンパレータ91aは、配線84の電圧と下閾値VthLを比較する。第2コンパレータ91aは、比較の結果を第2ANDゲート96aに出力する。具体的には、配線84の電圧が下閾値VthLよりも高い場合、第2コンパレータ92aの出力がハイレベルであり、非反転入力端子の電圧が下閾値VthLよりも低い場合、第2コンパレータ92aの出力がローレベルである。
第2コンパレータ92aの出力が第2ANDゲート96aに入力される。制御回路10によって出力されるクロック信号CKが、第2ANDゲート96aに入力される。第2ANDゲート96aは、第1コンパレータ92aの出力とクロック信号CKの理論積を第2カウンタ96bに出力する。従って、第2コンパレータ92aの出力がハイレベルである場合には、第2ANDゲート95aの出力がクロック信号となる。
インバータ92bは、第2コンパレータ91aの出力を反転する。インバータ92bを介して第2コンパレータ92aの出力が反転された信号がリセット信号Rである。第2コンパレータ92aによって出力されたローレベルの信号がインバータ92bによって反転されたハイレベルのリセット信号Rが、第2カウンタ96bのストップ端子に入力される。また、第1コンパレータ91aによって出力されたローレベルの信号がインバータ91bによって反転されたハイレベルのリセット信号Rが、第2カウンタ96bのスタート端子及びプリセット端子に入力される。
第2カウンタ96bは、ハイレベルのリセット信号Rがスタート信号及びプリセット信号として入力されると、第2ANDゲート96aから入力するクロックの計数を開始する。第2カウンタ96bは、リセット信号Rが入力されてからリセット信号Rが入力されるまでの間、第2ANDゲート96aの出力のクロックを計数する。また、第2カウンタ96bは、リセット信号Rが入力されると、計数を停止して、計数値Nを制御回路10に出力する。
The second determination circuit 92 includes a second comparator 92a and a second inverter 92b. The discharge time measuring circuit 96 includes a second AND gate 96a, a second counter 96b, and the like.
The wiring 84 is connected to the non-inverting input (+) terminal of the second comparator 92a. A voltage source whose voltage value is the lower threshold value V th L is connected to the inverting input (−) terminal of the second comparator 92a. The lower threshold value V th L is lower than the upper threshold value V th H. The second comparator 91a compares the voltage of the wiring 84 with the lower threshold value V th L. The second comparator 91a outputs the comparison result to the second AND gate 96a. Specifically, when the voltage of the wiring 84 is higher than the lower threshold value V th L, the output of the second comparator 92a is at a high level, and when the voltage of the non-inverting input terminal is lower than the lower threshold value V th L, 2 The output of the comparator 92a is at a low level.
The output of the second comparator 92a is input to the second AND gate 96a. The clock signal CK 3 output by the control circuit 10, is input to the 2AND gate 96a. The 2AND gate 96a outputs the output and logical multiplication of the clock signal CK 3 of the first comparator 92a to the second counter 96b. Therefore, when the output of the second comparator 92a is at a high level, the output of the second AND gate 95a becomes a clock signal.
The inverter 92b inverts the output of the second comparator 91a. Signal output is inverted in the second comparator 92a is a reset signal R 2 via the inverter 92b. Low-level signal outputted by the second comparator 92a is reset signal R 2 of high-level inverted by the inverter 92b, is input to the stop terminal of the second counter 96b. Further, the reset signal R 1 of the high-level low-level signal outputted by the first comparator 91a is inverted by the inverter 91b is input to the start terminal and preset terminal of the second counter 96b.
The second counter 96b is reset signal R 1 of a high level is input as the start signal and the preset signal, starts counting the clock input from the 2AND gate 96a. The second counter 96b is between from the input of the reset signal R 1 until the reset signal R 2 is input, counts the clock of the output of the 2AND gate 96a. Further, when the reset signal R 2 is input, the second counter 96 b stops counting and outputs the count value N 2 to the control circuit 10.

放電回路93は、フリップフロップ93a、スイッチ93b、抵抗93c等を有する。
スイッチ93b及び抵抗93cが、配線84と基準電位との間に直列接続されている。スイッチ93bは、配線84と基準電位との間の開閉をする。スイッチ93bが、第2保持回路であるフリップフロップ94bの出力端子に接続されている。フリップフロップ93aは、セット端子にリセット信号Rがセット信号として入力されるとスイッチ93bを閉じるとともに、その後リセット端子にリセット信号Rが入力されるまでスイッチ93bを閉じた状態を維持する。フリップフロップ93aは、リセット端子にリセット信号Rが入力されるとスイッチ93bを開くとともに、その後セット端子にリセット信号Rがセット信号として入力されるまでスイッチ93bを開いた状態を維持する。具体的には、フリップフロップ93aは、リセット端子にローレベルの信号が入力されている状態で、セット端子にハイレベルの信号が入力されるとハイレベルの信号を出力する。これにより、スイッチ93bが閉じる。そして、フリップフロップ93aは、リセット端子に新たにハイレベルの信号が入力されるまでハイレベルの信号を出力し続ける。これにより、スイッチ93bが閉状態を維持する。また、フリップフロップ93aは、セット端子にローレベルの信号が入力されている状態で、リセット端子にハイレベルの信号が入力されるとローレベルの信号を出力する。これにより、スイッチ93bが開く。そして、フリップフロップ93aは、セット端子に新たにハイレベルの信号が入力されるまでローレベルの信号を出力し続ける。これにより、スイッチ93bが開状態を維持する。
ここで基準電位は、下閾値VthLに等しいか、又は、下閾値VthLよりも僅かに低い電位に設定されている。
スイッチ93bが閉状態(オン状態)であると、X電極X〜Xのうち選択されたものの電荷がディスチャージされ、その電圧が減少する。つまり、X電極X〜Xのうち選択されたものと、Y電極Y〜Yのうち選択されたものとの間に形成されるキャパシタが放電される。
The discharge circuit 93 includes a flip-flop 93a, a switch 93b, a resistor 93c, and the like.
A switch 93b and a resistor 93c are connected in series between the wiring 84 and the reference potential. The switch 93b opens and closes between the wiring 84 and the reference potential. The switch 93b is connected to the output terminal of the flip-flop 94b that is the second holding circuit. Flip-flop 93a is reset signal R 1 is input as a set signal to the set terminal closes the switch 93b, it is maintained then a closed switch 93b until the reset signal R 2 to the reset terminal is input. Flip-flop 93a is reset signal R 2 is input to the reset terminal is opened the switch 93b, it is maintained thereafter set terminal of the opened switch 93b until the reset signal R 2 is input as a set signal. Specifically, the flip-flop 93a outputs a high level signal when a high level signal is input to the set terminal while a low level signal is input to the reset terminal. As a result, the switch 93b is closed. The flip-flop 93a continues to output a high level signal until a new high level signal is input to the reset terminal. As a result, the switch 93b is kept closed. The flip-flop 93a outputs a low-level signal when a high-level signal is input to the reset terminal while a low-level signal is input to the set terminal. Thereby, the switch 93b is opened. The flip-flop 93a continues to output a low level signal until a new high level signal is input to the set terminal. As a result, the switch 93b is kept open.
Here, the reference potential is equal to the lower threshold value V th L, or is set to a slightly lower potential than the lower threshold value V th L.
When the switch 93b is in the closed state (ON state), the charge of a selected one of the X electrodes X 1 to X m is discharged, its voltage decreases. That is, the capacitor formed between the selected one of the X electrodes X 1 to X m and the selected one of the Y electrodes Y 1 to Y n is discharged.

図2に示すように、制御回路10は、リレー回路10a、第1の発振回路10b、第2の発振回路10c、第3の発振回路10d及び演算装置10eを有する。
第1の発振回路10bは、クロック信号CKを生成する。第1の発振回路10bは、クロック信号CKをシフトレジスタ71に出力する。
第2の発振回路10cは、クロック信号CKを生成する。第2の発振回路10cは、クロック信号CKをシフトレジスタ83に出力する。
第3の発振回路10dは、クロック信号CKを生成する。第3の発振回路10dは、クロック信号CKを第1ANDゲート95a及び第2ANDゲート96aに出力する。
図8は、リレー回路10aの入出力を示したタイミングチャートである。ここで、図8において、(a)はシフトレジスタ71に対する出力、(b)はシフトレジスタ83に対する出力、(c)はフリップフロップ94b及び第1カウンタ95bに対する出力、(d)はリレー回路10aの入力をそれぞれ示す。図8に示すように、リレー回路10aは、シフトレジスタ71にセット信号STを出力するとともに、シフトレジスタ83にセット信号STを出力する。その後、リレー回路10aは、フリップフロップ94b及び第1カウンタ95bにセット信号STを出力する。その後、リレー回路10aは、リセット信号Rが入力される毎に、セット信号STを出力するとともに、それに遅れてセット信号STを出力する。また、リレー回路10aは、リセット信号Rがm(X電極の本数)回入力される毎に、セット信号STを出力する。
演算装置10eは、CPU、RAM、ROM等を有し、ROMに記録されたプログラムに基づいて各種処理を行う。
演算装置10eは、第1カウンタ95bから入力された計数値NをROMに記憶されている所定基準値と比較する。
一方、演算装置10eは、計数値Nと計数値Nの比N/Nを計算する。演算装置10eは、その比N/Nが所定範囲内にあるか否かを判別する。具体的には、演算装置10eは、ROMに記憶されている所定の上基準値及び下基準値と比較する。これら上基準値と下基準値によって前記所定範囲が定まる。
演算装置10eは、これら比較の結果を出力する。具体的には、計数値Nが所定基準値より大きく、且つ、比N/Nが所定範囲内である場合には、演算装置10eの出力がハイレベル(真:“1”)となり、それが検出信号である。一方、計数値Nが所定基準値以下である場合、又は、比N/Nが所定範囲外である場合には、演算装置10eの出力がローレベル(偽:“0”)となる。
As shown in FIG. 2, the control circuit 10 includes a relay circuit 10a, a first oscillation circuit 10b, a second oscillation circuit 10c, a third oscillation circuit 10d, and an arithmetic unit 10e.
First oscillation circuit 10b generates a clock signal CK 1. The first oscillation circuit 10 b outputs the clock signal CK 1 to the shift register 71.
Second oscillation circuit 10c generates a clock signal CK 2. The second oscillation circuit 10 c outputs the clock signal CK 2 to the shift register 83.
Third oscillator circuit 10d generates a clock signal CK 3. Third oscillator circuit 10d outputs a clock signal CK 3 to the 1AND gate 95a and the 2AND gate 96a.
FIG. 8 is a timing chart showing input / output of the relay circuit 10a. 8, (a) is an output to the shift register 71, (b) is an output to the shift register 83, (c) is an output to the flip-flop 94b and the first counter 95b, and (d) is an output of the relay circuit 10a. Indicates each input. As shown in FIG. 8, the relay circuit 10 a outputs a set signal ST 2 to the shift register 71 and outputs a set signal ST 3 to the shift register 83. Then, the relay circuit 10a outputs a set signal ST 1 to the flip-flop 94b and the first counter 95b. Then, the relay circuit 10a each time the reset signal R 2 is input, and outputs a set signal ST 3, and outputs a set signal ST 1 at a time later. Further, the relay circuit 10a each time the reset signal R 2 is input m (X number of electrode) times, and outputs a set signal ST 2.
The arithmetic device 10e includes a CPU, a RAM, a ROM, and the like, and performs various processes based on a program recorded in the ROM.
Arithmetic unit 10e compares a predetermined reference value stored count value N 1 input from the first counter 95b in the ROM.
On the other hand, the arithmetic unit 10e calculates the ratio N 1 / N 2 of the count value N 1 and the count value N 2. The arithmetic device 10e determines whether or not the ratio N 1 / N 2 is within a predetermined range. Specifically, the arithmetic unit 10e compares the predetermined upper reference value and lower reference value stored in the ROM. The predetermined range is determined by the upper reference value and the lower reference value.
The arithmetic device 10e outputs the result of these comparisons. Specifically, the count value N 1 is greater than a predetermined reference value, and, when the ratio N 1 / N 2 is within a predetermined range, the output is high level computing unit 10e (true: "1") and , That is the detection signal. On the other hand, if the count value N 1 is less than a predetermined reference value, or, when the ratio N 1 / N 2 is outside of the predetermined range, the output of the arithmetic unit 10e is low (false: "0") becomes .

演算装置10eがプログラムの実行により上記のように機能するとしたが、上記のような演算装置10eの機能を論理回路で実現してもよい。具体的には、演算装置10eは比較回路、除算回路、判定回路及びAND回路等を有する。比較回路は、計数値Nを所定基準値と比較する。除算回路は、計数値Nと計数値Nを除算する。判定回路は、除算回路の出力(比N/N)を所定の上基準値と下基準値と比較する。AND回路は、比較回路の出力と除算回路の出力の論理積を出力する。 Although the arithmetic device 10e functions as described above by executing a program, the functions of the arithmetic device 10e as described above may be realized by a logic circuit. Specifically, the arithmetic unit 10e includes a comparison circuit, a division circuit, a determination circuit, an AND circuit, and the like. Comparison circuit compares the count value N 1 with a predetermined reference value. Division circuit divides the count value N 1 and the count value N 2. The determination circuit compares the output (ratio N 1 / N 2 ) of the division circuit with a predetermined upper reference value and a lower reference value. The AND circuit outputs a logical product of the output of the comparison circuit and the output of the division circuit.

次に、図8及び図9を用いてタッチパネル入力装置6の動作について説明する。ここで、図9は、静電容量検出回路9の入出力等を示したタイミングチャートである。図9では、X電極X〜Xの何れかが選択されてから、次にX電極X〜Xの何れかが選択されるまでの期間のタイミングチャートが示されている。
このタッチパネル入力装置6では、発振回路10b,10c,10dによって、シフトレジスタ71にクロック信号CKが、シフトレジスタ83にクロック信号CKが、第1ANDゲート95a及び第2ANDゲート96aにクロック信号CKがそれぞれ出力される。一方、図8に示すように、リレー回路10aがシフトレジスタ71にハイレベルのセット信号STを、シフトレジスタ83にハイレベルのセット信号STをそれぞれ出力する。これにより、シフトレジスタ71はスイッチSW_Y1にハイレベルの信号を出力し、シフトレジスタ83は切替スイッチSW_X1にハイレベルの信号を出力する。これによりスイッチSW_Y1がONになり、Y電極Yが基準電位に接続される。また、切替スイッチSW_X1によって、X電極Xが配線84に導通する。一方、スイッチSW_Y2〜SW_YnがOFFになり、Y電極Y〜Yは電気的にフローティング状態になっている。切替スイッチSW_X2〜SW_Xmによって、X電極X〜Xは基準電位に接続される。その後、シフトレジスタ71は、次のセット信号STを入力するまで、スイッチSW_Y1をON状態に保持する。シフトレジスタ83は、次のセット信号STを入力するまで、切替スイッチSW_X1の状態を保持する。
Next, the operation of the touch panel input device 6 will be described with reference to FIGS. Here, FIG. 9 is a timing chart showing input / output and the like of the capacitance detection circuit 9. FIG. 9 shows a timing chart of a period from when any one of the X electrodes X 1 to X m is selected to when the next one of the X electrodes X 1 to X m is selected.
In the touch panel input device 6, an oscillation circuit 10b, 10c, the 10d, the clock signal CK 1 to the shift register 71, a clock signal CK 2 to the shift register 83, a clock signal CK 3 to the 1AND gate 95a and the 2AND gate 96a Are output respectively. On the other hand, as shown in FIG. 8, the relay circuit 10a is a set signal ST 2 at a high level to the shift register 71, and outputs each of the high level set signal ST 3 to the shift register 83. Accordingly, the shift register 71 outputs a high level signal to the switch SW_Y1, and the shift register 83 outputs a high level signal to the changeover switch SW_X1. Thus the switch SW_Y1 is turned ON, Y electrodes Y 1 is connected to a reference potential. Further, by switching the switch SW_X1, X electrodes X 1 is electrically connected to the wiring 84. On the other hand, the switch SW_Y2~SW_Yn is turned OFF, Y electrodes Y 2 to Y n is an electrically floating state. The selector switch SW_X2~SW_Xm, X electrodes X 2 to X m is connected to a reference potential. Thereafter, the shift register 71, until entering the next set signal ST 2, to hold the switch SW_Y1 the ON state. Shift register 83, until entering the next set signal ST 3, holds the state of the changeover switch SW_X1.

続いて、図9に示すように、制御回路10がフリップフロップ94bのセット端子及び第1カウンタ95bのストップ端子・プリセット端子にハイレベルのセット信号STを出力する。すると、第1カウンタ95bがプリセットされるとともに、計数を開始する。一方、フリップフロップ94bの出力がハイレベルなり、スイッチ94cがONに切り替わる。すると、X電極X及びコンデンサ94dが定電流源94aと接続される。これにより、コンデンサ94dが充電される。また、X電極Xに電荷がチャージされ、X電極XとY電極Yとの間に形成されたキャパシタC11が充電される。また、X電極Xとそれに隣り合うX電極Xとの間に形成されたキャパシタCが充電される。更に、X電極XとY電極Yとの交差部近傍に接触体が接触していれば、キャパシタCが充電される。コンデンサ94d及びキャパシタC11,C,Cが充電されることで、X電極X及び配線84の電圧が上昇する。 Subsequently, as shown in FIG. 9, the control circuit 10 outputs a set signal ST 1 at a high level to the stop pin, the preset terminal of the set terminal and a first counter 95b of the flip-flop 94b. Then, the first counter 95b is preset and starts counting. On the other hand, the output of the flip-flop 94b becomes high level, and the switch 94c is switched ON. Then, X electrodes X 1 and the capacitor 94d is connected to the constant current source 94a. Thereby, the capacitor 94d is charged. The charge to the X electrodes X 1 is charged, the capacitor C 11 formed between the X electrodes X 1 and Y electrodes Y 1 is charged. The capacitor C b formed between the X electrode X 2 adjacent thereto and the X electrodes X 1 is charged. Furthermore, if the contact is the contact body near the intersection between the X electrodes X 1 and Y electrodes Y 1, capacitor C f is charged. When the capacitor 94d and the capacitors C 11 , C b , and C f are charged, the voltage of the X electrode X 1 and the wiring 84 increases.

ここで、キャパシタC11,C,Cの静電容量が小さいので、X電極X及び配線84の電圧の上昇速度が速くなる虞がある。ところが、キャパシタC11,C,Cよりも容量の大きなコンデンサ94dがキャパシタC11,C,Cに並列接続されているから、X電極X及び配線84の電圧の上昇速度を抑えることができる。
また、キャパシタCが形成されている場合と、キャパシタCが形成されていない場合とでは、X電極X及び配線84の電圧の上昇速度が異なる。
Here, since the capacitances of the capacitors C 11 , C b , and C f are small, there is a risk that the voltage rising speed of the X electrode X 1 and the wiring 84 is increased. However, the capacitor C 11, C b, since large capacitors 94d of capacity than C f is connected in parallel to the capacitor C 11, C b, C f , suppress the rate of rise of the voltage of the X electrode X 1 and the wiring 84 be able to.
Further, when the capacitor C f is formed and when the capacitor C f is not formed, the rising speed of the voltage of the X electrode X 1 and the wiring 84 is different.

X電極Xの電圧が上昇している間、X電極X及び配線84の電圧が上閾値VthH未満であるから、第1コンパレータ91aの出力がハイレベルである。このとき、制御回路10が第1ANDゲート95aへクロック信号CKを出力している。このため、第1ANDゲート95aの出力は、クロック信号CKと同期したクロックである。第1カウンタ95bは、第1ANDゲート95aから入力されたクロックをカウントする。なお、X電極Xの電圧が上昇している間、第2コンパレータ92aの出力はハイレベルである。 While the voltage of the X electrode X 1 is raised, since the voltage of the X electrode X 1 and the wiring 84 is less than the upper threshold value V th H, the output of the first comparator 91a is at a high level. At this time, the control circuit 10 is outputting a clock signal CK 3 to the 1AND gate 95a. Therefore, the output of the 1AND gate 95a is a clock synchronized with the clock signal CK 3. The first counter 95b counts the clock input from the first AND gate 95a. Incidentally, while the voltage of the X electrodes X 1 is rising, the output of the second comparator 92a is at a high level.

その後、X電極X及び配線84の電圧が上閾値VthHまで達すると、第1コンパレータ91aの出力がローレベルになる。そのため、第1ANDゲート95aの出力がローレベルになり、第1ANDゲート95aの出力からなるクロックが停止する。 Thereafter, when the voltage of the X electrode X 1 and the wiring 84 reaches the upper threshold value V th H, the output of the first comparator 91a becomes the low level. Therefore, the output of the first AND gate 95a becomes a low level, and the clock composed of the output of the first AND gate 95a is stopped.

一方、第1コンパレータ91aから出力されたローレベルの信号が第1インバータ91bによって反転されたハイレベルのリセット信号Rが、第1カウンタ95b、第2のカウンタ96b及びフリップフロップ93a,94bに入力される。第1カウンタ95bは、リセット信号Rがストップ端子に入力されることで、カウントを停止する。更に、第1カウンタ95bは、セット信号STが入力されてからハイレベルのリセット信号Rが入力されるまでの間にカウントした計数値Nを制御回路10の演算装置10eに出力する。この計数値Nは、セット信号STを入力してからX電極X及び配線84の電圧が上閾値VthHになるまでの時間を表す。
また、ハイレベルのリセット信号Rがフリップフロップ94bのリセット端子に入力されることで、フリップフロップ94bの出力がローレベルになり、スイッチ94cがOFFに切り替わる。そのため、配線84、X電極X及びコンデンサ94dが定電流源94aから遮断された状態が保持される。
On the other hand, the reset signal R 1 of the high-level low-level signal output from the first comparator 91a is inverted by the first inverter 91b is first counter 95b, the second counter 96b and a flip-flop 93a, the input to the 94b Is done. First counter 95b, by the reset signal R 1 is input to the stop terminal, to stop the counting. The first counter 95b outputs a count value N 1 counted during a period from the set signal ST 1 is inputted to the reset signal R 1 of a high level is input to the arithmetic unit 10e of the control circuit 10. The count value N 1 represents the time from when the set signal ST 1 is input until the voltage of the X electrode X 1 and the wiring 84 reaches the upper threshold V th H.
Further, by the reset signal R 1 of a high level is input to the reset terminal of the flip-flop 94b, the output of the flip-flop 94b becomes low level, the switch 94c is switched to OFF. Therefore, a state where the wiring 84, X electrodes X 1 and the capacitor 94d is blocked from the constant current source 94a is held.

また、ハイレベルのリセット信号Rが第2カウンタ96bのスタート端子・プリセット端子に入力されると、第1カウンタ96bがプリセットされるとともに、計数を開始する。
一方、ハイレベルのリセット信号Rがセット信号としてフリップフロップ93aのセット端子に入力されると、フリップフロップ93aの出力がハイレベルになり、スイッチ93bがONに切り替わる。すると、X電極X及びコンデンサ94dが基準電位と接続される。これにより、X電極Xにチャージされていた電荷がディスチャージされ、コンデンサ94d及びキャパシタC11,Cが放電される。更に、X電極XとY電極Yとの交差部近傍に接触体が接触していれば、キャパシタCが放電される。これにより、X電極X及び配線84の電圧が低下する。キャパシタCが形成されている場合と、キャパシタCが形成されていない場合とでは、X電極X及び配線84の電圧の低下速度が異なる。
X電極X及び配線84の電圧が上閾値VthHを下回ると、第1コンパレータ91aの出力が再びハイレベルになる。
Further, when the reset signal R 1 of a high level is input to the start terminal preset terminal of the second counter 96b, together with the first counter 96b is preset, it begins counting.
On the other hand, when the reset signal R 1 of a high level is input to the set terminal of the flip-flop 93a as a set signal, the output of the flip-flop 93a goes high, the switch 93b is switched to ON. Then, X electrodes X 1 and the capacitor 94d is connected to the reference potential. Thus, the charge stored in the X electrodes X 1 is discharged, the capacitor 94d and a capacitor C 11, C b is discharged. Furthermore, if the contact body near the intersection between the X electrodes X 1 and Y electrodes Y 1 are in contact, the capacitor C f is discharged. Accordingly, the voltage of the X electrode X 1 and the wiring 84 is reduced. And if the capacitor C f is formed, in the case where the capacitor C f is not formed, the rate of decrease in the voltage of the X electrode X 1 and the wiring 84 are different.
When the voltage of the X electrode X 1 and the wiring 84 is below the upper threshold value V th H, the output becomes high level again in the first comparator 91a.

X電極Xの電圧が低下している間、X電極X及び配線84の電圧が下閾値VthL以上であるから、第2コンパレータ92aの出力がハイレベルである。このとき、制御回路10は第2ANDゲート96aへクロック信号CKを出力している。このため、第2ANDゲート96aの出力は、クロック信号CKと同期したクロックである。第2カウンタ96bは、第2ANDゲートから出力されるクロックをカウントする。なお、X電極X及び配線84の電圧が低下している間、第1コンパレータ91aの出力はハイレベルである。 While the voltage of the X electrodes X 1 is lowered, since the voltage of the X electrode X 1 and the wiring 84 is below the threshold value V th L or more, the output of the second comparator 92a is at a high level. At this time, the control circuit 10 outputs a clock signal CK 3 to the 2AND gate 96a. Therefore, the output of the 2AND gate 96a is a clock synchronized with the clock signal CK 3. The second counter 96b counts the clock output from the second AND gate. Incidentally, while the voltage of the X electrode X 1 and the wiring 84 is decreased, the output of the first comparator 91a is a high level.

その後、X電極Xの電圧が下閾値VthLまで低下すると、第2コンパレータ92aの出力がローレベルになる。そのため、第2ANDゲート96aの出力がローレベルになり、第2ANDゲート96aの出力のクロックが停止する。 Thereafter, when the voltage of the X electrodes X 1 is reduced to below the threshold V th L, the output of the second comparator 92a becomes the low level. Therefore, the output of the second AND gate 96a becomes a low level, and the clock of the output of the second AND gate 96a is stopped.

一方、第2コンパレータ92aから出力されたローレベルの信号が第2インバータ92bによって反転されたハイレベルのリセット信号Rが、第2カウンタ96b、第2フリップフロップ93a及びリレー回路10aに入力される。ハイレベルのリセット信号Rが第2カウンタ96bのストップ端子に入力されると、第2カウンタ96bはカウントを停止する。更に、第2カウンタ96bは、第1インバータ91bからのハイレベルのリセット信号Rが入力されてからハイレベルのリセット信号Rが入力されるまでの間にカウントした計数値Nを演算装置10eに出力する。この計数値Nは、リセット信号Rを入力してからX電極X及び配線84の電圧が下閾値VthLになるまでの時間を表す。
また、ハイレベルのリセット信号Rがフリップフロップ93aのリセット端子に入力されると、フリップフロップ93aの出力がローレベルになり、スイッチ93bがOFFに切り替わる。そのため、配線84、X電極X及びコンデンサ94dが基準電位から遮断された状態が保持される。
On the other hand, a low-level signal output from the second comparator 92a is reset signal R 2 of high level which is inverted, is input to the second counter 96b, a second flip-flop 93a and relay circuit 10a by the second inverter 92b . When the reset signal R 2 of a high level is input to the stop terminal of the second counter 96b, the second counter 96b stops counting. Furthermore, the second counter 96b is counted value N 2 the calculation unit counted during a period from the reset signal R 1 of the high level from the first inverter 91b is input to the reset signal R 2 of a high level is input To 10e. The count value N 2 represents the time from when the reset signal R 1 is input until the voltage of the X electrode X 1 and the wiring 84 reaches the lower threshold value V th L.
Further, when the reset signal R 2 of a high level is input to the reset terminal of the flip-flop 93a, the output of the flip-flop 93a goes low, switch 93b is switched to OFF. Therefore, a state where the wiring 84, X electrodes X 1 and the capacitor 94d is cut off from the reference potential is held.

制御回路10のリレー回路10aにリセット信号Rが入力されると、リレー回路10aが再びシフトレジスタ83にハイレベルのセット信号STを出力するとともに、フリップフロップ94bのセット端子にハイレベルのセット信号STを出力する。これにより、切替スイッチSW_X2及びX電極Xが選択され、X電極Xが配線84に接続され、スイッチ94cが再び開く。こうして、X電極Xに関しても、X電極Xの場合と同様に、充電及び放電がなされる。 When the reset signal R 2 is input to the relay circuit 10a of the control circuit 10 outputs a set signal ST 3 at a high level to the shift register 83 relay circuit 10a again, the set of high level to the set terminal of the flip-flop 94b and outputs a signal ST 1. Thus, the changeover switch SW_X2 and the X electrode X 2 is selected, the X electrode X 2 is connected to the wiring 84, the switch 94c is opened again. Thus, even with respect to the X electrodes X 2, as in the case of X electrodes X 1, charging and discharging are performed.

従って、図8に示すように、制御回路10のリレー回路10aにリセット信号Rが入力される毎に、X電極X〜Xが順次選択され、X電極X〜Xに関する充電・放電が順次行われる。そして、リレー回路10aは、リセット信号Rをm回入力する毎に、再びシフトレジスタ71にハイレベルのセット信号STを出力する。そのため、スイッチSW_Y2〜SW_Yn及びY電極Y〜Yが順次選択される。そして、スイッチSW_Yn及びY電極Yの選択がなされて、切替スイッチSW_X1〜SW_Xm及びX電極X〜Xが順次選択され、X電極Xに関する放電が終わって、リレー回路10aにリセット信号Rが入力される。そうすると、リレー回路10aがシフトレジスタ71にハイレベルのセット信号STを、シフトレジスタ83にハイレベルのセット信号STをそれぞれ出力する。そのため、スイッチSW_Y1及びY電極Yが選択されるとともに、切替スイッチSW_X1及びX電極Xが選択される。こうして、一連の動作が繰り返される。 Accordingly, as shown in FIG. 8, each time the reset signal R 2 is input to the relay circuit 10a of the control circuit 10, the X electrode X 2 to X m are sequentially selected, the charging-related X electrodes X 2 to X m Discharging is performed sequentially. Then, the relay circuit 10a, the reset signal R 2 to each input of m times, and outputs a set signal ST 2 at a high level to the shift register 71 again. Therefore, it switches SW_Y2~SW_Yn and Y electrodes Y 2 to Y n are sequentially selected. The selection of the switches SW_Yn and Y electrodes Y n are made, the changeover switch SW_X1~SW_Xm and X electrodes X 1 to X m are sequentially selected, it ends the discharge in the X electrode X m, relay circuit 10a reset signal R 2 is input. Then, the relay circuit 10a is a set signal ST 2 at a high level to the shift register 71, and outputs each of the high level set signal ST 3 to the shift register 83. Therefore, the switch SW_Y1 and Y electrodes Y 1 is selected, the changeover switch SW_X1 and X electrodes X 1 is selected. Thus, a series of operations are repeated.

制御回路10の演算装置10eは、リセット信号Rが入力される毎に、以下のような処理を行う。即ち、演算装置10eは、第1カウンタ95bから入力された計数値Nを所定基準値と比較する。一方、演算装置10eは、計数値Nと計数値Nの比N/Nを計算し、その比N/Nが所定範囲内にあるか否かを判別する。そして、演算装置10eは、これら比較の結果を出力する。具体的には、計数値Nが所定基準値より大きく、且つ、比N/Nが所定範囲内である場合には、演算装置10eの出力がハイレベルとなる。一方、計数値Nが所定基準値以下である場合、又は、比N/Nが所定範囲外である場合には、演算装置10eの出力がローレベルとなる。 Arithmetic unit 10e of the control circuit 10, each time the reset signal R 2 is input, the following processing is performed. That is, the arithmetic unit 10e compares the count value N 1 input from the first counter 95b with a predetermined reference value. On the other hand, the arithmetic unit 10e is the ratio N 1 / N 2 of the count value N 1 and the count value N 2 was calculated, the ratio N 1 / N 2 is determined whether or not within a predetermined range. Then, the arithmetic device 10e outputs these comparison results. Specifically, the count value N 1 is greater than a predetermined reference value, and, when the ratio N 1 / N 2 is within a predetermined range, the output of the arithmetic unit 10e becomes a high level. On the other hand, if the count value N 1 is less than a predetermined reference value, or, when the ratio N 1 / N 2 is outside of the predetermined range, the output of the arithmetic unit 10e becomes a low level.

以上のように、本実施形態では、充電時間を示す計数値Nだけでなく放電時間を示す計数値Nも計測したので、接触体のタッチの誤検知を防止することができる。以下、それについて具体的に説明する。
図10は、第1コンパレータ91aの反転入力端子に入力される電圧Vと経過時間tの関係を示すグラフで、(a)はタッチパネル6aを指等でタッチしていないとき、(b)はタッチパネル6aを指でタッチしているときを示している。第1コンパレータ91aの反転入力端子に入力される電圧は、そのときに接続されているX電極X〜Xの何れかの電圧を示している。タッチパネル6aに指等がタッチされていないときの各キャパシタC11〜Cmnの充電時間(計数値N)がt、放電時間(計数値N)がtであったとすると、キャパシタC11〜Cmnの一つで充電が開始されてから放電が終わるまでの時間(周期T)はt+t、充電時間と放電時間の比(充放電時間比)はt/tとなる。
As described above, in the present embodiment, not only the count value N 1 indicating the charging time but also the count value N 2 indicating the discharging time is measured, so that it is possible to prevent erroneous detection of the touch of the contact body. This will be specifically described below.
FIG. 10 is a graph showing the relationship between the voltage V input to the inverting input terminal of the first comparator 91a and the elapsed time t. FIG. 10A shows a case where the touch panel 6a is not touched with a finger or the like, and FIG. This shows a case where 6a is touched with a finger. Voltage input to the inverting input terminal of the first comparator 91a indicates one of the voltage of the X electrode X 1 to X m, which is connected at that time. When the charging time (count value N 1 ) of each of the capacitors C 11 to C mn when the finger or the like is not touched on the touch panel 6a is t c and the discharge time (count value N 2 ) is t d , the capacitor C The time from the start of charging at one of 11 to C mn to the end of discharging (period T) is t c + t d , and the ratio of charging time to discharging time (charge / discharge time ratio) is t c / t d Become.

タッチパネル6aの上基板62上のある箇所(ここではキャパシタC22付近)に指等で触れたときに、指等の下を通るX電極Xが定電流源94aに接続されると、X電極Xから上基板62を通って指へ微小の電荷が流れ込む。そして、X電極Xと指、Y電極Yと指等との間にキャパシタCが生じる。その結果、X電極Xの容量が増加する。容量がα倍に増加したとすると、タッチパネル6aに指等がタッチされているときの各キャパシタC11〜Cmnの充電時間(計数値N)はαtとなる。放電時間(計数値N)もα倍に増加してαtとなる。そして、キャパシタC11〜Cmnの一つで充電が開始されてから放電が終わるまでの時間(周期T)はα(t+t)となる。一方、充電時間と放電時間の比はαt/αt=t/tとなり、タッチパネル6aを指等でタッチしているときとしていないときとで値が変化しない。 When touched with a finger or the like (in the vicinity of the capacitor C 22 in this case) some point on the upper substrate 62 of the touch panel 6a, the X electrode X 2 passing under the finger or the like is connected to the constant current source 94a, X electrodes through the upper substrate 62 from the X 2 charge of minute flows into the finger. Then, X electrode X 2 and the finger, a capacitor C f between the Y electrode Y 2 and the finger or the like occurs. As a result, the capacitance of the X electrode X 2 is increased. If the capacity has increased α times, the charging time (count value N 1 ) of each of the capacitors C 11 to C mn when the finger or the like is touched on the touch panel 6a is αt c . The discharge time (count value N 2 ) also increases α times to αt d . The time (cycle T) from the start of charging with one of the capacitors C 11 to C mn to the end of discharging is α (t c + t d ). On the other hand, the ratio between the charging time and the discharging time is αt c / αt d = t c / t d , and the value does not change when the touch panel 6 a is touched with a finger or the like.

ところで、このタッチパネル入力装置6では、タッチ領域61aに静電気が帯電してそれによる電気的なノイズが発生したり、液晶ディスプレイパネル4からの電気的なノイズが入ってきたりすることがある。そして、その電気的なノイズにより、タッチパネル6aを指等でタッチをしていなくても計数値Nの値が変化することがある。例えば、定電流源94aと導通したX電極の電位が上昇(又は下降)し、充電を開始してから上閾値VthHに達するまでの時間が短く(又は長く)なる場合がある。一方、放電する場合には、電気的なノイズが基準電位の電源側へ流れるので、キャパシタC11〜Cmnから放電される電荷量は電気的なノイズが発生していないときと変わらない。従って、比N/Nは電気的なノイズが発生しているときとしていないときとで異なる値になる。 By the way, in this touch panel input device 6, static electricity is charged in the touch area 61 a and electrical noise may be generated, or electrical noise from the liquid crystal display panel 4 may enter. Then, the electrical noise, touch panel 6a to may change the value of the count value N 1 even without the touch with a finger or the like. For example, the potential of the X electrode that is in conduction with the constant current source 94a increases (or decreases), and the time from when charging starts until the upper threshold value V th H is reached may be shortened (or increased). On the other hand, when discharging, since electrical noise flows to the power source side of the reference potential, the amount of charge discharged from the capacitors C 11 to C mn is the same as when no electrical noise is generated. Therefore, the ratio N 1 / N 2 is different depending on whether or not electrical noise is generated.

本実施形態によれば、充電時間を示す計数値Nだけでなく放電時間を示す計数値Nも計測することができる。電気的なノイズが発生していないとき計数値Nと計数値Nの比が一定値になるので、この比を確認することで充電時間の増加がタッチによるものか電気的なノイズによるものかを判断できる。従って、タッチの誤検知を防止することができるという効果を奏する。
更に、制御回路10を備えることにより、容易に比N/Nの演算及び所定値との比較ができるという効果も奏する。
According to the present embodiment, not only the count value N 1 indicating the charging time but also the count value N 2 indicating the discharge time can be measured. Since the ratio of the count value N 1 and the count value N 2 when the electrical noise is not generated becomes constant value, even an increase in the charging time by checking the ratio by those or electrical noise due to the touch Can be determined. Therefore, there is an effect that erroneous detection of touch can be prevented.
Further, by providing the control circuit 10, the effect is also Kanade that can be easily compared with the operation and the predetermined value of the ratio N 1 / N 2.

なお、上記実施形態では、第2の走査回路8によって走査するようになっているが、そのような走査が行われなくてもよい。具体的には、静電容量検出回路9がX電極X〜Xごとに設けられ、各X電極X〜Xが各静電容量検出回路9のスイッチ94cとスイッチ93bとの間にそれぞれ接続されていてもよい。この場合、制御回路10のリレー回路10aがセット信号STを第1の走査回路7に出力し、第1の走査回路7によってY電極Y〜Yの何れかが選択された後、リレー回路10aが全ての静電容量検出回路9にセット信号STを出力する。そして、リレー回路10aは、全ての静電容量検出回路9からリセット信号Rを入力する毎に、セット信号STを第1の走査回路7に出力する。こうすることで、第1の走査回路7によって走査が行われる。 In the above-described embodiment, scanning is performed by the second scanning circuit 8, but such scanning may not be performed. Specifically, the electrostatic capacitance detection circuit 9 is provided for each X electrode X 1 to X m, between the X electrodes X 1 to X m is the switch 94c and the switch 93b of each of the electrostatic capacitance detection circuit 9 Each may be connected. In this case, after the relay circuit 10a of the control circuit 10 outputs a set signal ST 3 to the first scanning circuit 7, one of the Y electrodes Y 1 to Y n is selected by the first scanning circuit 7, the relay circuit 10a outputs a set signal ST 1 to all of the electrostatic capacitance detection circuit 9. The relay circuit 10 a outputs the set signal ST 3 to the first scanning circuit 7 every time the reset signal R 2 is input from all the capacitance detection circuits 9. By doing so, scanning is performed by the first scanning circuit 7.

1 システムディスプレイ
6 タッチパネル入力装置
6a タッチパネル
-Y Y電極(第1電極)
-X X電極(第2電極)
6b 駆動装置
7 第1の走査回路(選択回路)
8 第2の走査回路(選択回路)
9 静電容量検出回路
91 第1判定回路
91a 第1コンパレータ
92 第2判定回路
92a 第2コンパレータ
93 放電回路
93a フリップフロップ(第2保持回路)
94 充電回路
94a 定電流源
94b フリップフロップ(第1保持回路)
95 充電時間計測回路
95b 第1カウンタ
96 放電時間計測回路
96b 第2カウンタ
10 制御回路
1 system display 6 touch panel input device 6a touch panel Y 1 -Y n Y electrodes (first electrode)
X 1 -X m X electrode (second electrode)
6b Driving device 7 First scanning circuit (selection circuit)
8 Second scanning circuit (selection circuit)
9 electrostatic capacitance detection circuit 91 first determination circuit 91a first comparator 92 second determination circuit 92a second comparator 93 discharge circuit 93a flip-flop (second holding circuit)
94 charging circuit 94a constant current source 94b flip-flop (first holding circuit)
95 charging time measuring circuit 95b first counter 96 discharging time measuring circuit 96b second counter 10 control circuit

Claims (15)

接触体がタッチするタッチ領域に2次元配列された複数のキャパシタと、
前記複数のキャパシタの各々を順次選択する選択回路と、
前記選択回路によって選択された前記キャパシタを充電する充電回路と、
前記充電回路による充電が開始されてから前記キャパシタの充電電圧が所定の上閾値になるまでの充電時間を計測する充電時間計測回路と、
前記充電電圧が前記所定の上閾値になった後、前記キャパシタを放電する放電回路と、
前記放電回路による放電が開始されてから前記充電電圧が前記上閾値よりも低い下閾値になるまでの放電時間を計測する放電時間計測回路と、を備えることを特徴とするタッチパネル入力装置。
A plurality of capacitors two-dimensionally arranged in a touch area touched by a contact body;
A selection circuit for sequentially selecting each of the plurality of capacitors;
A charging circuit for charging the capacitor selected by the selection circuit;
A charging time measuring circuit for measuring a charging time from the start of charging by the charging circuit until the charging voltage of the capacitor reaches a predetermined upper threshold; and
A discharge circuit for discharging the capacitor after the charge voltage reaches the predetermined upper threshold;
A touch panel input device comprising: a discharge time measurement circuit that measures a discharge time from when discharge by the discharge circuit is started until the charge voltage becomes a lower threshold value that is lower than the upper threshold value.
前記複数のキャパシタの各々に対する前記充電時間と前記放電時間との比からなる充放電時間比を求め、前記充放電時間比の値が所定範囲内に含まれるか否かを判断する制御回路を備えることを特徴とする請求項1に記載のタッチパネル入力装置。   A control circuit is provided for determining a charge / discharge time ratio including a ratio of the charge time and the discharge time for each of the plurality of capacitors and determining whether the value of the charge / discharge time ratio is included in a predetermined range. The touch panel input device according to claim 1. 前記制御回路は、前記複数のキャパシタの何れか1つのキャパシタに対する前記充電時間と前記放電時間の合計時間が所定基準値より大きく、且つ、前記充放電時間比が前記所定範囲内に含まれる場合に、前記タッチ領域の当該キャパシタの形成領域上に前記接触体がタッチされたことを検出する検出信号を出力し、これ以外の場合には前記検出信号を出力しないことを特徴とする請求項2に記載のタッチパネル入力装置。   The control circuit, when the total time of the charging time and the discharging time for any one of the plurality of capacitors is larger than a predetermined reference value, and the charge / discharge time ratio is included in the predetermined range. The detection signal for detecting that the contact body is touched on the capacitor formation region of the touch region is output, and otherwise the detection signal is not output. The touch panel input device described. 前記充電回路による充電の際に、前記充電電圧が前記上閾値になった場合、前記充電回路による充電を終了させ、前記充電時間計測回路による計時を終了させ、及び、前記放電回路による放電を開始させる第1判定回路と、
前記放電回路による放電の際に、前記充電電圧が前記下閾値になった場合、前記放電回路による放電を終了させるとともに、前記放電時間計測回路による計時を終了させる第2判定回路と、を備えることを特徴とする請求項1乃至3の何れか一項に記載のタッチパネル入力装置。
When the charging voltage reaches the upper threshold during charging by the charging circuit, charging by the charging circuit is terminated, timing by the charging time measuring circuit is terminated, and discharging by the discharging circuit is started. A first determination circuit for causing
A second determination circuit that terminates the discharge by the discharge circuit and the timing by the discharge time measurement circuit when the charge voltage reaches the lower threshold during the discharge by the discharge circuit. The touch panel input device according to claim 1, wherein the touch panel input device is a touch panel input device.
接触体がタッチするタッチ領域を有し、該タッチ領域に2次元配列された複数のキャパシタを有するタッチパネルを駆動するタッチパネルの駆動装置において、
前記複数のキャパシタの各々を順次選択する選択回路と、
前記選択回路によって選択された前記キャパシタを充電する充電回路と、
前記充電回路による充電が開始されてから前記キャパシタの充電電圧が所定の上閾値になるまでの充電時間を計測する充電時間計測回路と、
前記充電電圧が前記所定の上閾値になった後、前記キャパシタを放電する放電回路と、
前記放電回路による放電が開始されてから前記充電電圧が前記上閾値よりも低い下閾値になるまでの放電時間を計測する放電時間計測回路と、を備えることを特徴とするタッチパネルの駆動装置。
In a touch panel drive device for driving a touch panel having a touch area touched by a contact body and having a plurality of capacitors two-dimensionally arranged in the touch area,
A selection circuit for sequentially selecting each of the plurality of capacitors;
A charging circuit for charging the capacitor selected by the selection circuit;
A charging time measuring circuit for measuring a charging time from the start of charging by the charging circuit until the charging voltage of the capacitor reaches a predetermined upper threshold; and
A discharge circuit for discharging the capacitor after the charge voltage reaches the predetermined upper threshold;
A touch panel drive device comprising: a discharge time measurement circuit that measures a discharge time from when discharge by the discharge circuit is started until the charge voltage becomes a lower threshold value lower than the upper threshold value.
前記タッチパネルの前記複数のキャパシタの各々に対する前記充電時間と前記放電時間との比からなる充放電時間比を求め、前記充放電時間比の値が所定範囲内に含まれるか否かを判断する制御回路を備えることを特徴とする請求項5に記載のタッチパネルの駆動装置。   Control which calculates | requires the charge / discharge time ratio which consists of ratio of the said charge time with respect to each of the said several capacitor of the said touch panel, and the said discharge time, and the value of the said charge / discharge time ratio is contained in a predetermined range The touch panel drive device according to claim 5, further comprising a circuit. 前記制御回路は、前記タッチパネルの前記複数のキャパシタの何れか1つのキャパシタに対する前記充電時間と前記放電時間の合計時間が所定基準値より大きく、且つ、前記充放電時間比が前記所定範囲内に含まれる場合に、前記タッチ領域の当該キャパシタの形成領域上に前記接触体がタッチされたことを検出する検出信号を出力し、これ以外の場合には前記検出信号を出力しないことを特徴とする請求項6に記載のタッチパネルの駆動装置。   In the control circuit, a total time of the charging time and the discharging time for any one of the plurality of capacitors of the touch panel is larger than a predetermined reference value, and the charge / discharge time ratio is included in the predetermined range. The detection signal for detecting that the contact body is touched on the capacitor formation region of the touch region is output, and in other cases, the detection signal is not output. Item 7. The touch panel drive device according to Item 6. 前記充電回路による充電の際に、前記充電電圧が前記上閾値になった場合、前記充電回路による充電を終了させ、前記充電時間計測回路による計時を終了させ、及び、前記放電回路による放電を開始させる第1判定回路と、
前記放電回路による放電の際に、前記充電電圧が前記下閾値になった場合、前記放電回路による放電を終了させるとともに、前記放電時間計測回路による計時を終了させる第2判定回路と、を備えることを特徴とする請求項5乃至7の何れか一項に記載のタッチパネルの駆動装置。
When the charging voltage reaches the upper threshold during charging by the charging circuit, charging by the charging circuit is terminated, timing by the charging time measuring circuit is terminated, and discharging by the discharging circuit is started. A first determination circuit for causing
A second determination circuit that terminates the discharge by the discharge circuit and the timing by the discharge time measurement circuit when the charge voltage reaches the lower threshold during the discharge by the discharge circuit. The touch panel drive device according to claim 5, wherein the touch panel drive device is a touch panel.
接触体がタッチするタッチ領域を有し、該タッチ領域に2次元配列された複数のキャパシタを有するタッチパネルを駆動するタッチパネルの駆動方法において、
前記複数のキャパシタの各々を順次選択し、
選択した前記キャパシタの充電を開始し、
前記キャパシタの充電を開始してから前記キャパシタの充電電圧が所定の上閾値になるまでの充電時間を計測し、
前記充電電圧が前記所定の上閾値になった後、前記キャパシタの放電を開始し、
前記キャパシタの放電を開始してから前記充電電圧が前記上閾値よりも低い下閾値になるまでの放電時間を計測することを特徴とするタッチパネルの駆動方法。
In a touch panel driving method for driving a touch panel having a touch area touched by a contact body and having a plurality of capacitors two-dimensionally arranged in the touch area,
Sequentially selecting each of the plurality of capacitors;
Start charging the selected capacitor,
Measure the charging time from the start of charging the capacitor until the capacitor charging voltage reaches a predetermined upper threshold,
After the charging voltage reaches the predetermined upper threshold, start discharging the capacitor,
A method for driving a touch panel, comprising: measuring a discharge time from the start of discharging of the capacitor until the charge voltage reaches a lower threshold value lower than the upper threshold value.
前記タッチパネルの前記複数のキャパシタの何れか1つのキャパシタに対する前記充電時間と前記放電時間との比からなる充放電時間比を求め、
前記充電時間と前記放電時間の合計時間が所定基準値より大きく、且つ、前記充放電時間比が前記所定範囲内に含まれる場合に、前記タッチ領域の当該キャパシタの形成領域上に前記接触体がタッチされたと判断し、これ以外の場合には前記接触体がタッチされたと判断しないことを特徴とする請求項9に記載のタッチパネルの駆動方法。
Obtaining a charge / discharge time ratio consisting of a ratio of the charge time and the discharge time for any one of the plurality of capacitors of the touch panel;
When the total time of the charging time and the discharging time is larger than a predetermined reference value and the charging / discharging time ratio is included in the predetermined range, the contact body is formed on the capacitor formation region of the touch region. The touch panel driving method according to claim 9, wherein the touch panel is determined to be touched, and otherwise the touch body is not determined to be touched.
前記キャパシタの充電の際に、前記充電電圧が前記上閾値になった場合、前記キャパシタの充電を終了し、前記充電時間の計時を終了し、及び、前記キャパシタの放電を開始し、
前記キャパシタの放電の際に、前記充電電圧が前記下閾値になった場合、前記キャパシタの放電を終了するとともに、前記放電時間の計時を終了することを特徴とする請求項9または10に記載のタッチパネルの駆動方法。
During charging of the capacitor, if the charging voltage reaches the upper threshold, the charging of the capacitor is terminated, the timing of the charging time is terminated, and discharging of the capacitor is started,
The discharge time of the capacitor and the time measurement of the discharge time are ended when the charge voltage reaches the lower threshold during the discharge of the capacitor. Touch panel drive method.
ディスプレイパネルと、
接触体がタッチするタッチ領域を有し、該タッチ領域に2次元配列された複数のキャパシタを有し、前記ディスプレイパネルの表示面側に設けられたタッチパネルと、
前記タッチパネルを駆動する駆動装置と、を備え、
前記駆動装置が、
前記タッチパネルの前記複数のキャパシタの各々を順次選択する選択回路と、
前記選択回路によって選択された前記キャパシタを充電する充電回路と、
前記充電回路による充電が開始されてから前記キャパシタの充電電圧が所定の上閾値になるまでの充電時間を計測する充電時間計測回路と、
前記充電電圧が前記所定の上閾値になった後、前記キャパシタを放電する放電回路と、
前記放電回路による放電が開始されてから前記充電電圧が前記上閾値よりも低い下閾値になるまでの放電時間を計測する放電時間計測回路と、を有することを特徴とするシステムディスプレイ。
A display panel;
A touch panel having a touch area touched by the contact body, having a plurality of capacitors two-dimensionally arranged in the touch area, and provided on the display surface side of the display panel;
A drive device for driving the touch panel,
The drive device
A selection circuit for sequentially selecting each of the plurality of capacitors of the touch panel;
A charging circuit for charging the capacitor selected by the selection circuit;
A charging time measuring circuit for measuring a charging time from the start of charging by the charging circuit until the charging voltage of the capacitor reaches a predetermined upper threshold; and
A discharge circuit for discharging the capacitor after the charge voltage reaches the predetermined upper threshold;
A system display, comprising: a discharge time measurement circuit that measures a discharge time from when discharge by the discharge circuit is started until the charge voltage becomes a lower threshold value lower than the upper threshold value.
前記タッチパネルの前記複数のキャパシタの各々に対する前記充電時間と前記放電時間との比からなる充放電時間比を求め、前記充放電時間比の値が所定範囲内に含まれるか否かを判断する制御回路を備えることを特徴とする請求項12に記載のシステムディスプレイ。   Control which calculates | requires the charge / discharge time ratio which consists of ratio of the said charge time with respect to each of the said several capacitor of the said touch panel, and the said discharge time, and the value of the said charge / discharge time ratio is contained in a predetermined range The system display of claim 12, comprising a circuit. 前記制御回路は、前記タッチパネルの前記複数のキャパシタの何れか1つのキャパシタに対する前記充電時間と前記放電時間の合計時間が所定基準値より大きく、且つ、前記充放電時間比が前記所定範囲内に含まれる場合に、前記タッチ領域の前記キャパシタの形成領域上に前記接触体がタッチされたことを検出する検出信号を出力し、これ以外の場合には前記検出信号を出力しないことを特徴とする請求項13に記載のシステムディスプレイ。   In the control circuit, a total time of the charging time and the discharging time for any one of the plurality of capacitors of the touch panel is larger than a predetermined reference value, and the charge / discharge time ratio is included in the predetermined range. The detection signal for detecting that the contact body is touched on the capacitor formation region of the touch region is output, and in other cases, the detection signal is not output. Item 14. The system display according to Item 13. 前記駆動装置が、
前記充電回路による充電の際に、前記充電電圧が前記上閾値になった場合、前記充電回路による充電を終了させ、前記充電時間計測回路による計時を終了させ、及び、前記放電回路による放電を開始させる第1判定回路と、
前記放電回路による放電の際に、前記充電電圧が前記下閾値になった場合、前記放電回路による放電を終了させるとともに、前記放電時間計測回路による計時を終了させる第2判定回路と、を有することを特徴とする請求項12乃至14の何れか1項に記載のシステムディスプレイ。
The drive device
When the charging voltage reaches the upper threshold during charging by the charging circuit, charging by the charging circuit is terminated, timing by the charging time measuring circuit is terminated, and discharging by the discharging circuit is started. A first determination circuit for causing
A second determination circuit that terminates the discharge by the discharge circuit and terminates the time measurement by the discharge time measurement circuit when the charge voltage reaches the lower threshold during the discharge by the discharge circuit. 15. A system display according to any one of claims 12 to 14, characterized by:
JP2009272009A 2009-11-30 2009-11-30 Touch panel input device, touch panel drive device, touch panel drive method, and system display Expired - Fee Related JP5293577B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009272009A JP5293577B2 (en) 2009-11-30 2009-11-30 Touch panel input device, touch panel drive device, touch panel drive method, and system display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009272009A JP5293577B2 (en) 2009-11-30 2009-11-30 Touch panel input device, touch panel drive device, touch panel drive method, and system display

Publications (2)

Publication Number Publication Date
JP2011113506A JP2011113506A (en) 2011-06-09
JP5293577B2 true JP5293577B2 (en) 2013-09-18

Family

ID=44235762

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009272009A Expired - Fee Related JP5293577B2 (en) 2009-11-30 2009-11-30 Touch panel input device, touch panel drive device, touch panel drive method, and system display

Country Status (1)

Country Link
JP (1) JP5293577B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5854192B2 (en) * 2011-08-11 2016-02-09 日本電気株式会社 Position detection device
JP5426633B2 (en) * 2011-09-30 2014-02-26 旭化成エレクトロニクス株式会社 Touch sensor signal processing circuit and touch sensor
CN104137332B (en) 2012-03-05 2016-04-20 株式会社村田制作所 Antenna assembly
KR101881389B1 (en) 2012-03-13 2018-07-24 삼성전자 주식회사 Touch-screen, manufacture method thereof and portable terminal having touch-screen
JP2013242699A (en) 2012-05-21 2013-12-05 Renesas Electronics Corp Semiconductor device
CN103279248B (en) * 2013-06-06 2017-03-01 敦泰科技有限公司 Integrated touch-control organic LED display device
JP6189760B2 (en) * 2014-01-30 2017-08-30 株式会社Nttドコモ Input device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4920396B2 (en) * 2006-12-15 2012-04-18 三菱電機株式会社 Touch panel control device
US8072356B2 (en) * 2007-12-13 2011-12-06 Kyocera Corporation Capacitive sensing user interfaces and implementation thereof
TWI383310B (en) * 2008-03-14 2013-01-21 Tpo Displays Corp Control method, circuit, and electronic system utilizing the same
JP5176108B2 (en) * 2008-05-16 2013-04-03 株式会社フジクラ Position detection device

Also Published As

Publication number Publication date
JP2011113506A (en) 2011-06-09

Similar Documents

Publication Publication Date Title
JP5293577B2 (en) Touch panel input device, touch panel drive device, touch panel drive method, and system display
KR101418694B1 (en) Capacitive in-cell touch-screen panel, touch-positioning method, and display device
JP5933172B2 (en) LCD with integrated touch screen panel
US8922522B2 (en) Display device equipped with touch panel
US8687135B2 (en) Stereoscopic liquid crystal display device having touch panel and method for manufacturing the same
KR101080181B1 (en) Touch sensing panel and touch sensing apparatus including bilaterally adjacent electrodes
RU2363991C2 (en) Touch-sensitive display
US9218085B2 (en) Display device with integrated self-capacitive and in-cell type touch screen
JP5164930B2 (en) Touch panel, display panel, and display device
TWI512365B (en) Display device with integrated touch screen
EP2818992A2 (en) Touch-control display device with integration of capacitive and electromagnetic touch units
JP5293564B2 (en) Liquid crystal display device with touch panel and driving method thereof
CN104636012A (en) Display device with integrated touch screen
JP2011523111A (en) Display panel capable of sensing touch and approach, display device, and touch and approach sensing method using the panel
JP2015084165A (en) Display device
JP2009098834A (en) Capacitance type input device, display device with input function and electronic equipment
WO2010032329A1 (en) El light emitting device
US20150042616A1 (en) Input device and liquid crystal display apparatus
US8576195B2 (en) Touch sensor function-equipped display device
JP5402580B2 (en) Touch panel input device, touch panel drive device, touch panel drive method, and system display
JP5475498B2 (en) Display device with touch panel
JP6966032B2 (en) Ray direction control touch panel device
KR101569696B1 (en) Touch panel
CN109983426A (en) Touch sensor signal integral
JPWO2014136155A1 (en) Input device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120924

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120924

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130514

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130515

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130527

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees