JP5211145B2 - 液晶表示装置の作製方法 - Google Patents
液晶表示装置の作製方法 Download PDFInfo
- Publication number
- JP5211145B2 JP5211145B2 JP2010276605A JP2010276605A JP5211145B2 JP 5211145 B2 JP5211145 B2 JP 5211145B2 JP 2010276605 A JP2010276605 A JP 2010276605A JP 2010276605 A JP2010276605 A JP 2010276605A JP 5211145 B2 JP5211145 B2 JP 5211145B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- driver
- laser
- region
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2202/00—Materials and properties
- G02F2202/10—Materials and properties semiconductor
- G02F2202/104—Materials and properties semiconductor poly-Si
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Recrystallisation Techniques (AREA)
Description
方法に関する。また、表示部を形成する画素領域の各画素に信号を伝達する駆動回路の構
成とその作製方法及びその実装方法に関する。さらに、薄膜トランジスタなどの半導体素
子をマトリクス状に配置した領域を具備した液晶表示装置に関し、特に該領域とは別に設
けられる回路の構成と作製方法及びその実装方法に関する。
手段として、薄膜トランジスタ(TFT)をマトリクス状に配置した画素領域を有するア
クティブマトリクス型の表示装置がある。前記表示装置は、軽量薄型化が可能である利点
を活かして、ノートパソコンやモバイルコンピュータ、携帯電話をはじめ、液晶テレビな
どの様々な電子機器に利用されている。
大型基板に形成することが可能であることから、生産性に優れる。しかしながら、非晶質
半導体でチャネル部を形成した薄膜トランジスタの電界効果移動度は最大でも1cm2/Vse
c程度しか得ることができない。画素領域に設けるスイッチ用TFTとしては利用可能で
あるが、高速動作が要求される駆動回路を構成する素子として用いることはできなかった
。
辺にTAB方式(TCP)やCOG方式で実装する。TAB方式は、パッド部にバンプを
形成したドライバICと、ポリイミドに銅箔を接着し写真製版技術で、回路を形成した後
メッキを施したフィルム回路を合金にて接続後、ICの周囲を樹脂で封止しパッケージ化
したものである。COG方式はICチップを表示装置の基板上に形成した配線のパターン
に合わせて、電気的に接続するように直接貼り合わせる方式である。
製した複数のTFTを形成し、短冊状に分割して形成する。その後、短冊上に分割した駆
動回路を基板上に実装する(例えば、特許文献1参照)。
ものがあるが、矩形状のドライバICを取り出せる個数は限られてしまう。さらに、従来
のドライバICの基体であるシリコンウエハと、ガラス基板との温度係数は異なるため、
貼り合わせた後にたわみなどが生じ、コンタクト抵抗の増大といった不良や、発生する応
力によって、素子の信頼性が低下してしまう。
状のガラス基板上に高速動作が可能な複数の半導体素子を形成し、該複数の半導体素子を
用いて複数のドライバICを形成することで、生産性を向上させた液晶表示装置及びその
作製方法を提供することを課題とする。
素領域に対応して対向電極が形成された第2の基板と、走査線側駆動回路又はデータ線側
駆動回路が形成された第3の基板とを有し、前記走査線側駆動回路と前記データ線側駆動
回路とは、チャネル長方向と平行な方向に延びる結晶粒界をもつ結晶性半導体でチャネル
形成領域を形成した薄膜トランジスタを有し、前記走査線側駆動回路と前記データ線側駆
動回路に備えられた薄膜トランジスタのゲート絶縁膜の厚さは互いに異なっていることを
特徴とする。
に対応して対向電極が形成された第2の基板と、前記第1の基板の前記画素領域の外側に
設けられ、結晶質半導体で形成する複数の第2の半導体素子が配置された第3の基板とを
有し、前記第1の基板と前記第2の基板との間に液晶層を狭持した液晶表示装置において
、前記結晶質半導体は、前記複数の第2の半導体素子における電子又は正孔が流れる方向
に沿って結晶粒界が延びており、前記複数の第2の半導体素子は、第1の厚さのゲート絶
縁膜で形成された薄膜トランジスタと、第2の厚さのゲート絶縁膜で形成された薄膜トラ
ンジスタとを含むことを特徴とする。
素領域に対応して対向電極が形成された第2の基板と、前記第1の基板の前記画素領域の
外側に設けられ、結晶質半導体でチャネル部を形成する複数の第2の薄膜トランジスタが
配置された第3の基板とを有し、前記第1の基板と前記第2の基板の間に液晶層を狭持し
た液晶表示装置において、前記結晶質半導体は、前記複数の第2の薄膜トランジスタにお
ける電子又は正孔が流れる方向に沿って結晶粒界が延びており、前記複数の第2の薄膜ト
ランジスタは、第1の厚さのゲート絶縁膜で形成された薄膜トランジスタと、第2の厚さ
のゲート絶縁膜で形成された薄膜トランジスタとを含むことを特徴とする。
置された画素領域を形成し、第2の基板上に前記画素領域に対応した対向電極を形成した
後、前記第1及び前記第2の基板を貼り合わせ、第3の基板上に結晶質半導体で形成する
第2の半導体素子を複数配置した駆動回路と、該駆動回路に従属する入力端子及び出力端
子を含むドライバICを複数個形成した後、前記複数個のドライバICを各々に分割し、
前記ドライバICを前記第1の基板上に形成された前記画素領域の周辺に貼り合わせるこ
とを特徴とする液晶表示装置の作製方法であって、前記結晶質半導体は、連続発振のレー
ザ光の照射により形成することを特徴とする。
が形成されていない第2の領域を有し、前記第1の領域には前記駆動回路が設けられ、前
記第2の領域には入力端子及び出力端子が設けられることを特徴とする。
体が形成されていない第2の領域を有し、前記第1の領域には前記駆動回路が設けられ、
前記第2の領域には入力端子及び出力端子が設けられ、前記第3の基板の短辺は1乃至6
mmであり、前記第1の領域の短辺は0.5乃至1mmであることを特徴とする。
及び出力端子は画素ピッチと同じピッチで形成されていることを特徴とする。さらに、前
記第3の基板の長辺は、前記画素領域の短辺又は長辺と同じ長さであることを特徴とする
。
せる発振器は、連続発振の固体レーザである。より詳しくは、前記発振器は、連続発振の
YAGレーザ、YVO4レーザ、YLFレーザ、YAlO3レーザ、ガラスレーザ、ルビー
レーザ、アレキサンドライドレーザ、Ti:サファイアレーザから選ばれた1種又は複数
種、又は連続発振のエキシマレーザ、Arレーザ、Krレーザ、CO2レーザから選ばれ
た1種又は複数種である。
行うことを特徴とする。そして、エネルギー分布が重なるように、複数のレーザ発振器か
ら射出する各レーザ光を重ね合わせることを特徴とする。この重ね合わされたレーザ光は
、回析光学素子によって、長軸方向に矩形状(トップハット)の分布を示し、本発明は、
このような分布を示すレーザ光を用いて、レーザ結晶化を行うことを特徴とする。上記特
徴により、微結晶領域が少ない結晶質半導体を用いることができる。
晶半導体を用いて、トランジスタを作成することができる。さらに移動度や応答速度が良
好なために高速駆動が可能で、素子の動作周波数を向上させた液晶表示装置を提供するこ
とができる。また、特性バラツキが少ないために高い信頼性を得ることができる。また、
さらなる動作の周波数の向上を目的として、トランジスタのチャネル長方向とレーザ光の
走査方向と一致させることが好適である。これは、連続発振レーザによるレーザ結晶化工
程では、トランジスタのチャネル長方向とレーザ光の基板に対する走査方向とが概ね並行
(好ましくは−30°〜30°)であるときに、最も高い移動度が得られるためである。
なおチャネル長方向とは、チャネル形成領域において、電流が流れる方向、換言すると電
荷が移動する方向と一致する。このように作製したトランジスタは、結晶粒がチャネル方
向に延在する多結晶半導体によって構成される活性層を有し、このことは結晶粒界が概ね
チャネル方向に沿って形成されていることを意味する。
導体を含む半導体素子をドライバICに用いることを特徴とする。結晶質半導体を用いる
ことが好適な回路としては、信号線駆動回路及び走査線駆動回路などの駆動回路だけでな
く、レジスタ、デコーダ、カウンタ、分周回路、メモリ等を構成する論理回路等が挙げら
れる。なお、レーザ光のレーザビームの幅をドライバICの短辺と同じ長さとすると生産
性を向上させた液晶表示装置及びその作製方法を提供することができるため好適である。
ランジスタの膜厚を変えることを特徴とする。これは、データ線側と走査線側の各々の要
求に応えるものであり、具体的には、データ線駆動回路は、駆動電圧3Vで周波数50M
Hz以上(例えば65MHz以上)で駆動するため、ゲート絶縁膜の厚さは20〜70n
m、チャネル長は0.3〜1μmに設定する。一方、走査線駆動回路は、データ線駆動回
路に比較してその駆動周波数はおよそ百分の一となる100kMHz程度で駆動するため
、ゲート絶縁膜の厚さは150〜250nm、チャネル長は1〜2μmに設定する。上記
構成により、各々の駆動回路の動作周波数に応じたドライバIC、該ドライバICを有す
る液晶表示装置を提供することができる。
の良好な薄膜トランジスタを用いることで、高速動作が可能なドライバICを実装した液
晶表示装置及びその作製方法を提供する。また、矩形状の大面積の基板に複数のドライバ
ICを作製することができるため、低コストの液晶表示装置及びその作製方法を提供する
ことができる。さらに、本発明によるドライバICを実装するCOG方式又はTAB方式
を採用することで、小型・薄型・軽量と狭額縁化を実現した液晶表示装置及びその作製方
法を提供することができる。
の良好な薄膜トランジスタを用いることで、高速動作が可能なドライバICを実装した液
晶表示装置及びその作製方法を提供する。また、レーザ光のレーザビームの幅をドライバ
ICの短辺と同じ値に設定することで、生産性を向上させた液晶表示装置の作製方法を提
供する。さらに、矩形状の大面積の基板に複数のドライバICを作製することができるた
め、低コストの液晶表示装置及びその作製方法を提供することができる。また、ドライバ
ICを実装するCOG方式を採用することで、小型・薄型・軽量と狭額縁化を実現した液
晶表示装置及びその作製方法を提供することができる。
に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々
に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施
の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構
成において、同じものを指す符号は異なる図面間で共通して用いる。
本発明の基本的な概念について、図1(A)の斜視図を用いて説明する。第1の基板10
01上には、文字や画像などの情報を表示する画素領域1002が設けられる。第3の基
板1006上には、複数の駆動回路と該複数の駆動回路を接続する入出力端子が設けられ
る。各駆動回路と、当該駆動回路に対応した入力端子及び出力端子(入出力端子)を1つ
のユニットとして、第3の基板1006を短冊状又は矩形状に分断すると、複数のドライ
バICが得られる。そして、このドライバICを第1の基板1001に貼り合わせると、
液晶表示装置が完成する。図1(A)では、走査線駆動回路に相当するドライバIC10
10と、信号線駆動回路に相当するドライバIC1009が実装される形態を示す。なお
ドライバICの構成は、走査線側と信号線側で異なる構成であることが好適である。
素領域1002とが電気的に接続した液晶表示装置の上面図を示す。第1の基板1001
上には画素領域1002が形成され、該画素領域1002上には、対向電極が形成された
第2の基板110が液晶層を介して貼り合わされる。液晶層が設けられている場合、第1
の基板1001と第2の基板110の間隔はスペーサによって決定付けられるが、ネマチ
ック液晶の場合には3〜8μm、スメチック液晶の場合には1〜4μmとする。第1の基板
1001と、第2の基板110にはアルミノホウケイ酸ガラスやバリウムホウケイ酸ガラ
スなどの無アルカリガラスを用いることが好ましく、その厚さは0.3〜1.1mm(代
表的には0.7mm)であるため、相対的に液晶層の厚さは外観上無視できる。
、各交差部に対応してTFTが配置される。ここで配置されるTFTの構造は特に限定さ
れるものではないが、代表的には非晶質シリコン層を能動層とする逆スタガ型のTFTが
好適に用いられる。非晶質シリコン層はプラズマCVD法で300℃以下の温度で形成す
ることが可能であり、例えば、外寸550×650mmの無アルカリガラス基板であって
も、TFTを形成するのに必要な膜厚を数十秒で形成するという特徴を有する。このよう
な製造技術の特徴は、大画面の表示装置を作製する上で有効である。
実装される。1009はデータ線側の駆動回路であり、1010は走査線側の駆動回路で
ある。RGBフルカラーに対応した画素領域を形成するためには、XGAクラスでデータ
線の本数が3072本であり、走査線側が768本必要となる。また、UXGAではそれ
ぞれ4800本と1200本が必要となる。本実施の形態では、画素領域1002の一辺
とドライバICの長辺を同じ長さに設定しているため、データ線及び走査線のピッチと、
ドライバICの出力端子のピッチと合わせることが好適である。そうすると、画素領域1
002の端部で数ブロック毎に区分して引出線107を形成する必要がなく、プロセス上
、歩留まりよく作製することができる。さらに、取り付けるドライバICの個数が減少す
るため、信頼性が向上する。
量に形成することができるため、生産性を向上させる観点から好ましい。従って、第3の
基板1006として、大面積の基板を用いることが好ましく、例えば、一辺が300mm
から1000mm程度の大面積の基板を用いることが好ましい。そして、駆動回路部と入
出力端子を一つのユニットとする回路パターンを複数個形成し、最後に分割して取り出す
と、ドライバICが完成する。このドライバICの短辺の長さは1〜6mm、長辺の長さ
は10〜60mmとする。
結晶質半導体は連続発振のレーザ光を照射することで形成されることを特徴とする。従っ
て、当該レーザ光を発生させる発振器としては、連続発振の固体レーザ又は気体レーザを
用いる。また本発明では、レーザ光のスポットの幅(具体的には1〜6mm)をドライバ
ICの短辺の長さ、又はドライバICに配置される駆動回路の短辺の長さと同じ長さに設
定する。本構成により、レーザ光のレーザビームを1回走査すると、最低1個のドライバ
ICを形成することが可能となり、生産性を向上させた液晶表示装置及びその作製方法を
提供することができる。
、結晶粒界が延びた方向とチャネル長方向とが平行になるように、半導体層をパターン加
工する。そうすると、十分な電気的特性が得られた結晶質半導体を活性層として用いた薄
膜トランジスタを形成することができる。
長軸方向と、チャネル長方向とが同じ方向になるようにパターン加工する様子を示してい
る。
膜トランジスタの膜厚を変えることを特徴とする。一例として、図1(D)は走査線側駆
動回路とデータ線駆動回路の薄膜トランジスタの断面図を示す。これは、データ線側と走
査線側の各々の要求に応えるものであり、具体的には、データ線駆動回路は、駆動電圧3
Vで周波数50MHz以上(例えば65MHz以上)で駆動するため、ゲート絶縁膜の厚
さは20〜70nm、チャネル長は0.3〜1μmに設定する。一方、走査線駆動回路は
、データ線駆動回路に比較してその駆動周波数はおよそ百分の一となる100kMHz程
度で駆動するため、ゲート絶縁膜の厚さは150〜250nm、チャネル長は1〜2μm
に設定する。上記構成により、各々の駆動回路の動作周波数に応じたドライバIC、該ド
ライバICを有する液晶表示装置を提供することができる。
のように、長辺が15〜80mmで形成されたドライバICを用いることにより、画素領
域に対応して実装するのに必要な数がICチップを用いる場合よりも少なくて済むので、
製造上の歩留まりを向上させることができる。また本発明は、ガラス基板上にドライバI
Cを形成するものであり、母体として用いる基板の形状に限定されないので生産性を損な
うことがない。これは、円形のシリコンウエハからICチップを取り出す場合と比較する
と、大きな優位点である。
に示すように縦と横の2方向に分断し、第3の基板1006から複数個のドライバICを
取り出してもよい。そして、図2(B)に示すように、データ線側と、走査線側の両方で
複数個ずつ貼り付けてもよい。
した液晶表示装置に本発明を適用してもよい。ここで、TAB方式を採用した液晶表示装
置について、図5を用いて説明する。TAB方式では、画素領域1002に電気的に接続
した配線が露出しており、その露出した配線にFPCが接続し、該FPCにドライバIC
1007〜1009が接着される。図5(A)は、複数のFPC1011を配置し、該F
PC1011にドライバIC1007、1008が接着された場合を示す。図5(B)は
、1枚のFPC1012に、1つのドライバIC1009を配置した場合を示す。後者を
採用する場合には、強度の問題から、ドライバIC1009を固定する金属片などを一緒
に設けるとよい。
30V、VDD−VEE−0.5〜28V、VEE−17〜0.5V、入力電圧VEE−
0.5〜VDD+0.5、入力電流±10mA、出力電流±10mAの条件下で動作させ
るとよい。
本発明の実施の形態について、図面を用いて説明する。
質半導体を連続発振のレーザ光を用いたレーザ結晶化により結晶化した結晶質半導体を用
いることを特徴とする。ここで、第3の基板1006上の非晶質半導体にレーザ光を照射
する様子を図3(A)を用いて説明する。本発明では、レーザ光のスポットの幅(具体的
には1〜6mm)をドライバICの短辺の長さ、又はドライバICに配置される駆動回路
の短辺の長さと同じ長さに設定する。そうすると、第3の基板1006上の結晶質半導体
を用いて、短辺の長さ1〜6mmのドライバICを複数個形成することができる。これら
のドライバICは、ガラススクライバーにより加工線に沿って第3の基板1006から分
割して形成される。そのため、群の中のドライバICは切りしろ0.5〜1mmで配置す
る。このような加工方法を用いると、例えば、300×400mmの第1期ラインの液晶
用ガラス基板を用いたとしても、2×20mmのドライバICを127×127mmの群
の中に360個作り込むことができ、1枚の基板からは2160個のドライバICを取り
出すことができる。
する様子について、図3(B)を用いて説明する。一般的にスポット状に絞り込んだレー
ザ光のエネルギー密度には分布が存在する。多くの場合において、レーザ光のスポットは
、中心部から端部に向かって徐々にエネルギー密度が減少する分布を有する。従って、中
心部のスポットが照射された半導体は良好に結晶化し、優れた電気的特性を有する。しか
しながら、中心部よりもエネルギー密度が低い端部の範囲のレーザ光が照射された半導体
は、レーザ光のエネルギー密度が十分でないために、溶融が十分でなく微結晶化する。こ
のような領域においては、十分な電気的特性が得られないため、活性層として用いるには
適さない。
部分を領域1024、それ以外の領域を1022、1023としたとき、領域1024の
良好な結晶性を有する結晶質半導体により駆動回路を構成する。そして、領域1022、
1023に形成された半導体は除去し、該領域には入力端子1020と出力端子1021
を形成する。なお、領域1024の短辺は0.5〜1ミリ程度である。つまり、駆動回路
の短辺の長さと、中心部のエネルギー密度が高い領域の長さはほぼ同じである。従って、
レーザ光を照射し、その中心部分には良好な結晶性を有する結晶性半導体を作製すること
ができるが、この良好な結晶性を有する結晶性半導体を用いて駆動回路を構成する。
晶質半導体で形成され、該結晶質半導体は、連続発光レーザにより形成される。この結晶
質半導体をパターン加工する際には、全ての薄膜トランジスタのチャネル長が揃うように
行う。このようにパターン加工した薄膜トランジスタは、電子又は正孔が流れる方向(チ
ャネル長方向)に結晶粒界が延びているため、高速動作が可能となる。
信号線又は走査線に接続する出力端子1021のピッチは40〜100μmで複数個形成
される。同様に、入力端子1020も必要な個数を形成する。これらの入力端子1020
及び出力端子1021は一辺の長さを30〜100μmとした正方形または長方形状に形
成する。
フトレジスタを作製したときのマスクレイアウト図を示す。シフトレジスタは、1段分の
回路が縦続接続して構成され、各段でCK及びCKBの信号が交互に入力される。一段分
の回路は、マトリクス状に配置された複数の画素のうち、一列分の画素に対応する。従っ
て、一段分の短辺方向の長さを、画素ピッチの長さと同じ長さに設定することが好ましい
。そうすると、ドライバICの出力端子のピッチを走査線又はデータ線と同じピッチに設
定することができる。本構成により、画素領域の端部で数ブロック毎に区分して引出線を
形成する必要がなく、プロセス上、歩留まりよく作製することができる。
られる。ドライバICのデザインルールは0.3〜2μm、好ましくは0.35〜1μmで
ある。ドライバICを形成する際には、このようなデザインルールで、スループット良く
露光を行う必要がある。露光方式において、プロキシミティ方式やプロジェクション方式
はスループット向上には有利であるが、大型の高精細マスクが必要であり、高い解像度や
重ね合わせ精度が得られにくいなどの欠点がある。一方、ステッパ方式では、その一例と
してi線(365nm)を使って0.7μmの解像度で、44mm角の領域又は54×3
0mmの領域を一度に露光することができる。これに対応して、ドライバICの長辺の長
さをこの露光範囲内としておけばサブミクロンパターンであっても効率よく露光すること
が可能となる。
本実施の形態では、連続発振レーザ(ContinuousWaveレーザ)を用いたレーザ結晶化につ
いて説明する。
い。例えば、Nd:YVO4レーザの第2高調波、Nd:YAGレーザの第2高調波、Nd:
YLFレーザの第2高調波、Nd:ガラスレーザの第2高調波、Nd:YAlO3レーザの
第2高調波又はArレーザ等が該当する。また、前記レーザのさらなる高次高調波、ルビ
ーレーザ、アレキサンドライドレーザ、Ti:サファイアレーザ、連続発振のエキシマレ
ーザ、Krレーザ、CO2レーザ、連続発振のヘリウムカドミウムレーザ、銅蒸気レーザ
、又は金蒸気レーザ等のレーザが該当する。また、これらのレーザを複数、若しくは複数
種用いたレーザが該当する。
する。通常、レーザ光のエネルギー密度には分布があり、中心部から端部に向かって徐々
にエネルギー密度が減少する分布を示すが、本発明では、このエネルギー密度が重なるよ
うに、複数のレーザビームを重ね合わせることを特徴とする。上記特徴と回析光学素子を
用いることで、長軸方向が矩形(トップハット)のプロファイルを示し、長さ0.5〜1
ミリの線状ビームを形成することができる。
発振器、λ/2波長板、ミラー、偏光子、回析光学素子等からなるホモジナイザー、シリ
ンドリカルレンズなどからなるズーム系、集光系などを具備した装置を用いて行う。
そのため、複数のレーザビームのうち、1つ又は複数のレーザビームは、λ/2波長板を
透過して、偏光方向が90°回転する。そして、偏光子により複数のレーザビームが重ね
合わされる。重ね合わされたレーザビームは、ホモジナイザー等を介することで、線状ビ
ームに形成され、該線状ビームが基板上の非晶質半導体に照射される。
方向から見ると矩形となっている(図6(B))。また、短軸方向から見るとガウシアン
ライクのプロファイルとなっている(図6(A))。回析光学素子を用いたホモジナイザ
ーにより、長軸方向は矩形状のプロファイルに形成されている。
ッチでずらしながら、長軸方向に垂直な方向に走査する。この動作はレーザ発振器と光学
系(λ/2波長板、ミラー、偏光子、ホモジナイザー、ズーム系及び集光系)は固定し、X
−Yステージを用いて基板上を線状ビームが走査するように、基板を移動させて行う。
体の写真であり、図21(B)は該写真の模式図である。レーザ結晶化は、パワー14.
4W、スキャン速度は35cm/sec、ビーム長0.75mmで行った。図21(A)
(B)に示すように、上記の光学系を用いると、微結晶領域がほとんどなく、良好な結晶
性を有する結晶質半導体を得ることが可能であることが分かる。
ことを特徴とする。そして、エネルギー分布が重なるように、複数のレーザ発振器から射
出する各レーザ光を重ね合わせることを特徴とする。この重ね合わされたレーザ光は、回
析光学素子によって、長軸方向に矩形状(トップハット)の分布を示し、本発明は、この
ような分布を示すレーザ光を用いて、レーザ結晶化を行うことを特徴とする。上記特徴に
より、微結晶領域が少ない結晶質半導体を作製することができる。
、図7〜図9を用いて説明する。
バリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、
SUS基板(ステンレス基板)等を用いることができる。また、プラスチック等の可撓性
を有する合成樹脂からなる基板は、一般的に上記基板と比較して耐熱温度が低い傾向にあ
るが、作製工程における処理温度に耐え得るのであれば用いてもよい。
半導体中に拡散し、半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。よってア
ルカリ金属やアルカリ土類金属の半導体膜への拡散を抑えることができる酸化珪素や、窒
化珪素、窒化酸化珪素などの絶縁膜を用いて形成する。本実施例では、プラズマCVD法
を用いて窒化酸化珪素膜を10〜400nmの膜厚になるように成膜した。
ラス基板、SUS基板又はプラスチック基板のように、アルカリ金属やアルカリ土類金属
が多少なりとも含まれている基板を用いる場合、不純物の拡散を防ぐという観点から下地
膜を設けることは有効であるが、石英基板などの不純物の拡散がさして問題とならない場
合は、必ずしも設ける必要はない。
しくは30〜60nm)とする。半導体302としては、珪素やシリコンゲルマニウムを
用いる。その後、500℃1時間の加熱処理を行って、水素出しを行う。
を形成する。この場合、連続発振が可能な固体レーザを用い、基本波の第2高調波〜第4
高調波を用いることで、大粒径の結晶を得ることができる。例えば、代表的には、Nd:
YVO4レーザ(基本波1064nm)の第2高調波(532nm)や第3高調波(35
5nm)を用いるのが望ましい。具体的には、連続発振のYVO4レーザから射出された
レーザ光を非線形光学素子により高調波に変換し、出力10Wのレーザ光を得る。また、
共振器の中にYVO4結晶と非線形光学素子を入れて、高調波を射出する方法もある。そ
して、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、
半導体膜502に照射する。このときのエネルギー密度は0.01〜100MW/cm2
程度(好ましくは0.1〜10MW/cm2)が必要である。そして、10〜2000c
m/s程度の速度でレーザ光に対して相対的に非晶質半導体を移動させて照射する。
307を形成する。その後、半導体層304〜307を覆うゲート絶縁膜308を形成す
る。ゲート絶縁膜308としては、例えば、スパッタ法を用いて、膜厚を30〜200n
mとして珪素を含む絶縁膜で形成する。
する。この方法についても、非晶質半導体302まで形成する工程までは同じであるため
、その説明は省略する。
酢酸ニッケル塩溶液310をスピンコート法で塗布する。なお、触媒の添加は上記方法に
限定されず、スパッタリング法、蒸着法、プラズマ処理などを用いて添加してもよい。
。この加熱処理により、酢酸ニッケル塩溶液が塗布された表面から、基板300に向かっ
て縦方向に結晶化が促進された結晶質半導体が形成される。なお、触媒元素としてはニッ
ケル(Ni)を用いているが、その以外にも、ゲルマニウム(Ge)、鉄(Fe)、パラ
ジウム(Pd)、スズ(Sn)、鉛(Pb)、コバルト(Co)、白金(Pt)、銅(C
u)、金(Au)といった元素を用いても良い。
311を形成する(図8(B))。なお、触媒元素を用いて結晶化された結晶質半導体3
11内には、触媒元素(ここではNi)がおよそ1×1019atoms/cm3程度の濃度で含ま
れていると考えられる。そこで、次に、結晶質半導体311内に存在する触媒元素のゲッ
タリングを行う。
m程度の膜厚を有する酸化膜312を形成することで、後のエッチング工程において結晶
質半導体311の表面がエッチングにより荒れるのを防ぐことができる。
どと過酸化水素水を混合させた水溶液や、オゾン水で、結晶質半導体311の表面を酸化
することで形成しても良いし、酸素を含む雰囲気中でのプラズマ処理や、加熱処理、紫外
線照射等により形成しても良い。また酸化膜を別途、プラズマCVD法やスパッタ法、蒸
着法などで形成しても良い。
グ用の半導体313を、スパッタ法を用いて25〜250nmの厚さで形成する。ゲッタ
リング用の半導体313は、結晶質半導体311とエッチングの選択比を大きくするため
、当該結晶質半導体311よりも膜の密度の低い方がより望ましい。希ガス元素としては
ヘリウム(He)、ネオン(Ne)、アルゴン(Ar)、クリプトン(Kr)、キセノン
(Xe)から選ばれた一種または複数種を用いる。
ファーネスアニール法で行う場合には、窒素雰囲気中にて450〜600℃で0.5〜1
2時間の加熱処理を行う。また、RTA法を用いる場合には、加熱用のランプ光源を1〜
60秒、好ましくは30〜60秒点灯させ、それを1〜10回、好ましくは2〜6回繰り
返す。ランプ光源の発光強度は任意なものとするが、半導体膜が瞬間的には600〜10
00℃、好ましくは700〜750℃程度にまで加熱されるようにする。
タリング用の半導体313に移動し、ゲッタリングされる。
ClF3によるプラズマを用いないドライエッチング、或いはヒドラジンや、テトラエチ
ルアンモニウムハイドロオキサイド((CH3)4NOH)を含む水溶液などアルカリ溶液
によるウエットエッチングで行うことができる。このとき、酸化膜312によって結晶質
半導体311がエッチングされるのを防ぐことができる。
グし、半導体層314〜317を形成する(図8(D))。その後、半導体層314〜3
17を覆うゲート絶縁膜308を形成する。ゲート絶縁膜308としては、例えば、スパ
ッタ法を用いて、膜厚を30〜200nmとして珪素を含む絶縁膜で形成する。
他の方法を用いて半導体膜中の触媒元素を低減するようにしても良い。
選択された元素、前記元素を主成分とする合金材料若しくは化合物材料、リン等の不純物
元素をドーピングした多結晶珪素膜に代表される半導体膜やAgPdCu合金などの公知
の導電性を有する材料を用いて、膜厚20〜100nmの第1導電膜320を形成する(
図9(A))。次に、第1導電膜320を被覆するように、膜厚100〜400nmの第
2導電膜と、膜厚100〜400nmの窒化珪素膜を積層形成する。続いて、最初に酸化
珪素膜や窒化珪素膜などの絶縁膜をパターン加工して、絶縁層329〜332を形成する
。より詳しくは、酸化珪素膜であれば、リン酸系のエッチング液を用いてパターン加工し
、窒化珪素膜であればフッ酸系のエッチング液を用いてパターン加工する。次に絶縁層3
29〜332をマスクとして、第2導電膜をパターン加工して、導電層325〜328を
形成する。
どの15族に属し、N型を付与する不純物元素を低濃度に添加する。この際、導電層32
5〜328及び絶縁層329〜332がN型を付与する不純物元素に対するマスクとなっ
て、自己整合的に不純物領域321〜324が形成され、1×1018〜1×1020atoms/
cm3の濃度範囲でN型を付与する不純物元素が添加される。
35〜338を形成する(図9(B))。その後、マスクとして機能した絶縁層329〜
332をエッチングにより除去する(図9(C))。次に、新たにレジストからなるマス
ク346、347を形成して、上記のドーピング処理よりも高い加速電圧でドーピング処
理を行う。導電層335、337を不純物元素に対するマスクとして用いて、ドーピング
処理を行った結果、不純物領域(N−領域、LDD領域)341、344には1×1018〜
5×1019atoms/cm3の濃度範囲で不純物元素が付与され、不純物領域(N+領域)340
、343には1×1019〜5×1021atoms/cm3の濃度範囲でN型を付与する不純物元素
を添加される。また、チャネル形成領域342、345が形成される。
マスク356、357を形成する(図9(D))。その後、ドーピング処理を行って、P
チャネル型TFTの活性層となる半導体層に、前記第1の導電型とは逆の導電型を付与す
る不純物元素が添加された不純物領域を形成する。本処理では、導電層336、338を
不純物元素に対するマスクとして用いて、P型を付与する不純物元素を添加し、自己整合
的に不純物領域(P+領域)350、353、不純物領域(P−領域)351、354及びチ
ャネル形成領域352、355を形成する。ここでは、P型を付与する不純物元素の濃度
が1×1019〜5×1021atoms/cm3となるようにドーピング処理を行う。なおドーピン
グ処理を行う条件等は上記記載に限定されず、2回以上の複数回のドーピング処理で形成
しても良い。
として、第1導電膜320を異方性エッチングして、導電層360〜363を形成する(
図9(E))。以上の工程により、Nチャネル型トランジスタ380、382と、Pチャ
ネル型トランジスタ381、383を同一基板上に形成することができる。
法またはスパッタ法を用い、厚さを100〜200nmとして珪素を含む絶縁膜を用いて
、単層又は積層構造として形成する。本実施例では、プラズマCVD法により膜厚100
nmの酸化窒化珪素膜を形成した。次いで加熱処理を行って、半導体層の結晶性の回復、
又は半導体層に添加された不純物元素の活性化を行ってもよい。
SOG法によって塗布された酸化珪素膜、ポリイミド、ポリアミド、アクリル等の有機絶
縁膜を用いる。有機絶縁膜373は、基板300に形成されたTFTによる凹凸を緩和し
、平坦化する意味合いが強いので、平坦性に優れた膜が好ましい。
工して、不純物領域340、343、350及び353に達するコンタクトホールを形成
する。次に、導電性材料を用いて、導電膜を形成し、該導電膜をパターン加工して、配線
364〜371を形成する。その後保護膜として絶縁膜374を形成すると、図示するよ
うな液晶表示装置が完成する。
構造が好適であり、高速化のためには、トランジスタの微細化を図ることが好ましい。本
実施例により完成されるトランジスタ380〜383は、LDD構造を有するため、高速
動作が必要な駆動回路に用いることが好適である。また、微細化に伴って、ゲート絶縁膜
308の薄膜化が欠かせないが、本実施例の工程では、ゲート絶縁膜308が第1導電膜
320に被覆された状態でドーピング工程が行われ、該ゲート絶縁膜308が保護されて
いるため、微細化にも有効な作製方法といえる。
ンプは、COGでドライバICを実装するために設けるものである。このバンプは公知の
方法で形成すればよく、その1例について図10を用いて説明する。
たは、CrとCuを積層したバリアメタル層605を形成する(図10(A))。バリア
メタル層605の形成はスパッタ法や蒸着法などを適用する。続いて、レジストマスク6
06を形成する。
10(B))。そして、不要となったレジストマスク606を除去して、新たにバンプの
上からレジストを塗布してバリアメタル層605をエッチングするためのレジストマスク
608を形成する(図10(C))。
解像度を得ることができない。そこで、レジストマスク608は、バンプとその周辺を覆
うように形成する。このレジストマスク608を利用してバリアメタル層をエッチングす
ると、バリアメタル層609が形成される(図10(D))。その後、バンプとバリアメ
タル層との密着性を高めるために200〜300℃で熱処理を行う。このようにして、入
出力端子にバンプを形成したドライバICを完成させることができる。
。
実装方法としては、異方性導電材を用いた接続方法やワイヤボンディング方式等を採用す
ればよく、その一例について図11を用いて説明する。
明する(図11(A))。第1の基板201上には画素領域202、引出線206、接続
配線及び入出力端子207を有する。第2の基板203は、シール材204で第1の基板
201と接着されており、その間に液晶層205を有する。
ている。異方性導電材は樹脂215と表面にAuなどがメッキされた数十〜数百μm径の
導電性粒子214から成り、導電性粒子214により接続配線及び入出力端子207とF
PC212に形成された配線213とが電気的に接続される。ドライバIC208も、異
方性導電材で第1の基板201に接着され、樹脂211中に混入された導電性粒子210
により、ドライバIC208に設けられた入出力端子209と引出線206または接続配
線及び入出力端子207と電気的に接続される。
。ドライバIC224には、入出力端子225が設けられ、その周辺部には保護絶縁膜2
26が形成される。第1の基板220には第1の導電層221と第2の導電層223、及
び絶縁層222が図で示すように形成され、ここでは第1の導電層221と第2の導電層
223とで引出線または接続配線を形成している。
工程で形成される。例えば、画素TFTが逆スタガ型で形成される場合、第1の導電層2
21はゲート電極と同じ層に形成され、Ta、Cr、Ti、Alなどの材料で形成される
。通常ゲート電極上にはゲート絶縁膜が形成され、絶縁層222はこれと同じ層で形成さ
れるものである。第1の導電層221上に重ねて設ける第2の導電層223は画素電極と
同じ透明導電膜で形成されるものであり、導電性粒子227との接触を良好なものとする
。樹脂228中に混入された導電性粒子227の大きさと密度を適したものとすることに
より、このような形態でドライバICと第1の基板220とは電気的に接続する。
4側にTaやTiなどでバリア層229を形成し、その上に無電解メッキ法などによりA
uを約20μm形成しバンプ230とする。そして、ドライバICと第1の基板220と
の間に光硬化性絶縁樹脂231を介在させ、光硬化して固まる樹脂の収縮力を利用して電
極間を圧接して電気的な接続を形成する。
設けた場合(図11(E))を示したものであり、この構成は、携帯端末等の筐体の大き
さが限られた電子機器に用いる場合に大変有効である。
17によりドライバIC208の入出力端子と、引出線または接続配線とを接続した場合
(図11(B))を示したものである。ここでは封止樹脂218で封止する。なお、ドラ
イバIC208の実装方法は、特に限定されるものではなく、公知のCOG方法やワイヤ
ボンディング方法、或いはTAB方法を用いることができる。
の間の高さはほぼ同じものとなり、表示装置全体としての薄型化に寄与する。また、それ
ぞれの基板を同じ材質のもので作製することにより、この液晶表示装置に温度変化が生じ
ても熱応力が発生することなく、TFTで作製された回路の特性を損なうことはない。そ
の他にも、本実施形態で示すようにICチップよりも長尺のドライバICで駆動回路を実
装することにより、1つの画素領域に対して、実装されるドライバICの個数を減らすこ
とができる。
らなる素子群が形成されたものである。この基板は、必ずしも必要ではなく、剥離して除
去しても構わない。その方法について、簡単に説明する。
子を形成する。このとき、素子群と基板の間には接着剤の層を設ける。そしてバンプを用
いてドライバICと引き出し線を電気的に接続した後、基板上に両面テープを貼り付け、
物理的手段により、基板を剥離する。
出力端子を形成する。この素子群の上に絶縁膜を形成し、該絶縁膜上に接着剤を形成し、
該接着剤上に両面テープを貼り付けて、該両面テープ上に第2の基板を貼り付ける。その
後、第1の基板を剥離すると、素子群の下部に形成された下地膜が露出する。続いて、露
出した下地膜に接着剤を形成し、この接着剤とバンプ、並びに引き出し配線及び接続配線
とを貼り付ける。そして最後に第2の基板を剥離する。
離して、素子群だけを電気的に接続してもよい。このようなドライバICは、スティック
クリスタルともよばれる。このときの断面図を図18に示すが、このようにドライバIC
を構成する基板を剥離すると、軽量化を図ることができ、携帯端末に搭載する場合などに
特に有効である。
。
のような表示装置のブロック図である。画素領域1601は複数の走査線とデータ線で形
成され、TFTが設けられたアクティブマトリクス型であっても良いし、パッシブマトリ
クス型であっても良い。その周辺には、ドライバICに相当する走査線駆動回路1602
及びデータ線駆動回路1603が配置される。
バICの入力仕様に変換するためのコントロール回路1605に入力され、それぞれのタ
イミング仕様に変換される。また、電源1609、オペアンプから成る電源回路1606
は外付けの回路で賄われる。このコントロール回路1605と電源回路1606は、TA
B方式で実装すると、表示装置の小型化に有効である。
ータ線には、信号分割回路1604により、入力デジタル信号をm個に分割して供給する
。分割数mは2以上の自然数で、実際的には2〜16分割にするのが適当である。この場
合、入力デジタル信号線1610の本数と、修正デジタル信号線1620の本数は異なる
。信号分割回路1604としては、ICチップを実装しても良いし、ドライバICを用い
てもよい。
を示し、走査線駆動回路1602は、シフトレジスタ回路123、レベルシフタ回路12
4、バッファ回路125からなる。一方、データ線駆動回路1603は、シフトレジスタ
回路126、ラッチ回路127、レベルシフタ回路128、D/A変換回路129からな
る。
説明する。回路構成は、入力側からシフトレジスタ回路1801、ラッチ回路1804、
1805、レベルシフタ回路1806、D/A変換回路1807を有する。
。
する。より詳しくは、一対の電極間に、液晶材料を含む場合について説明する。
651とデータ線655が交差し、その交差点に画素TFT658が形成される。画素T
FT658はボトムゲート型であり、ソース・ドレイン電極656の一方はデータ線65
5、他方は画素電極657と接続する。液晶の駆動に必要な保持容量659はゲート電極
652と同じ層で形成される容量配線653と、ゲート絶縁膜と同じ層で形成される絶縁
層を介して画素電極657との間で形成する。図14(B)はその等価回路である。
のボトムゲート型TFTで形成することができる。これは、基板660上にTa、Cr、
Mo、Alなどでゲート電極661を形成し、その後、窒化シリコン膜、酸化シリコン膜
、または酸化タンタル膜などでゲート絶縁膜662を形成し、その上にゲート電極661
と一部が重なるように非晶質構造を有する半導体層663を島状に形成する。非晶質構造
を有する半導体層663の代表的な材料は非晶質シリコンであり、プラズマCVD法で1
00〜250nmの厚さに形成する。n型またはp型不純物が添加された半導体層664
は、非晶質構造を有する半導体層663と重ねて設ける。
(In2O3:SnO2、ITO)や酸化亜鉛(ZnO)、酸化インジウム・スズと酸化亜
鉛の化合物、酸化ガリウム(Ga2O3)を添加した酸化亜鉛などを用いる。次いで、ソー
ス・ドレイン電極666をCr、Ti、Taなどで形成する。このソース・ドレイン電極
666をマスクとしてn型またはp型不純物が添加された半導体層664をエッチング処
理して2つの領域に分割する。このエッチング処理は、非晶質構造を有する半導体層66
3との選択加工ができないので、その一部もエッチングして除去される。最後に、窒化シ
リコンまたは酸化シリコンなどで保護膜667を形成して画素TFTが完成する。
窒化シリコンなどで形成されるチャネル保護層669が設けられ、ソース・ドレイン領域
を形成するエッチング加工のときに非晶質構造を有する半導体層668がエッチングされ
ない構造となっている。
71が形成され、その上に画素電極672が形成された構造である。コンタクトホールを
介して画素電極を画素TFTと接続する構造とすることで、開口率を向上させることが可
能なり、また、表面を平坦化することによりディスクリネーションなど液晶の配向の乱れ
を低減させることができる。
ト型のTFTであっても何ら差し支えはない。TFTの特性と製造コストとの観点からは
ボトムゲート型のTFTが多くの場合使用されるが、本発明のドライバICは、画素領域
をタンタルと酸化タンタルを組み合わせて形成されるMIM型の素子で形成したものに対
しても応用することができる。
合を示したが、有機半導体で形成される半導体素子を用いてもよい。そこで、以下には有
機半導体で形成される半導体素子について説明する。
402、ソース・ドレイン電極403及び有機半導体404が順に積層されたプレーナ型
(図16(A))、基板400上にゲート電極401、ゲート絶縁膜402、有機半導体
404及びソース・ドレイン電極403が順に積層された逆スタガ型(図16(B))、
基板400上にソース・ドレイン電極403、有機半導体404、ゲート絶縁膜402及
びゲート電極401が順に積層されたスタガ型(図16(C))の3種類がある。画素領
域には、いずれのタイプの薄膜トランジスタを用いてもよい。但し、上述した有機半導体
で形成される半導体素子(有機トランジスタ)のゲート絶縁膜402には、高誘電体材料
のTa2O5を使用することが好適である。これは、Ta2O5の誘電率は24程度と、一般
に使用する酸化硅素の約6倍と高いためである。比誘電率が高いと、チャネル層に多くの
電荷が誘起されるので、オン電流が増加する。また、キャリア移動度が高い材料であるペ
ンタセンをチャネル層に使用することも好適である。キャリア移動度を高めた分だけ、オ
ン電流を大きくすることができる。
て説明する。基板410上にはゲート電極423、412、ゲート絶縁膜413、417
、厚さ100nm程度のペンタセン層414、厚さ2〜3nm程度のAl層415、41
6、ポリビニルアルコール419、紫外線硬化樹脂420が順に積層して形成され、また
基板411上にITO膜422が形成されている。そして、これらの薄膜が形成された基
板410と基板411を貼り合わせた後、液晶層421を注入すると、液晶表示装置が完
成する。
。
17を用いて説明する。
C710が実装される。そして、スペーサ706を内包するシール剤707により対向基
板703と貼り合わせられ、さらに偏光板708、709が設けられる。そして、接続部
材723によって筐体724に固定される。
13で、基板701上に形成された入出力配線705、714と接続している。入出力配
線714の一方の端はフレキシブルプリント配線板717(FPC717)が導電性粒子
715を含む樹脂716で接着される。FPC717は、信号処理回路、増幅回路及び電
源回路などが設けられたプリント基板719上の入出力配線720にやはり同様な手法(
導電性粒子721を含む樹脂722)で接続し、画像表示に必要な信号をドライバICが
実装された表示装置に伝達するようになっている。そして、表示装置が透過型の液晶表示
装置であれば、対向基板703側に光源と光導光体が設けられ、さらにバックライト71
8が設けられている。
れるものである。本発明を適用して作製される電子機器の一例として、ビデオカメラ、デ
ジタルカメラ、ゴーグル型ディスプレイなどの音響再生装置、ノート型パーソナルコンピ
ュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話等)、家庭用ゲーム
機などの記録媒体を備えた画像再生装置などが挙げられる。それら電子機器の具体例を図
19、20に示す。
02及び音声出力部2003等を含む。図19(B)は、液晶モニターであり、筐体20
11、音声出力部2012及び表示部2013等を含む。図19(C)は折り畳み式の携
帯端末であり、第1の表示面2021、操作ボタン2022、第2の表示面2023、操
作ボタン2024、筐体2025及びレンズ2026等を含む。上記電子機器において、
表示部2001、2013、第1の表示面2021、第2の表示面2023の作製に本発
明を適用することができる。
31、スタイラス2033、表示部2034及び操作ボタン2035等を含む。図20(
B)は携帯型ゲーム機器であり、表示部2041、操作ボタン2043、2044等を含
む。図20(C)はディジタルビデオカメラであり、接眼部2051、操作スイッチ20
52、表示部2056、表示部2053及びバッテリー2055等を含む。図20(D)
はノート型パーソナルコンピュータであり、筐体2061、表示部2062及びキーボー
ド2064等を含む。上記電子機器において、表示部2034、2041、2053、2
056、2062の作製に本発明を適用することができる。
動が挙げられる。両方式の相違点は、表示素子の発光、非発光のそれぞれの状態において
該発光素子を制御する方法にある。前者のアナログ駆動は、表示素子に流れる電流を制御
して階調を表現する。また後者のデジタル駆動は、表示素子がオン状態(輝度がほぼ10
0%である状態)と、オフ状態(輝度がほぼ0%である状態)の2つの状態のみによって
階調表現する。デジタル駆動は、オンとオフの2つの状態だけを用いると、2階調しか表
示出来ないため、別の方式と組み合わせて多階調の画像を表示する駆動方法があり、例え
ば面積階調方式や、時間階調方式が挙げられる。
いずれを適用してもよく、また、デジタル駆動において面積階調方式や時間階調方式のい
ずれを適用してもよい。また、液晶応答速度の改善を図ったオーバードライブ方式などの
他の駆動方式を適用してもよい。
クス型のどちらでも構わない。但し、発光パネルは、アクティブマトリクス型を適用した
場合、発光素子は電流駆動型の素子であるため、画素内のトランジスタのバラツキが少な
い場合にアナログ駆動を用いることが好適である。また、デジタル駆動でも、駆動用のト
ランジスタを飽和領域で動作させることで、一定の電流量を発光素子に供給することが好
適である。つまり、電流駆動型の素子を用いる以上、一定の電流量を供給することができ
るような画素構成を適用し、さらにそれに最適な駆動方法を用いることが好ましい。
表示装置や発光装置等の表示装置においては、フレーム周波数は60Hz程度である。つ
まり、1秒間に60回程度の画面の描画が行われる。これにより、人間の眼にフリッカ(
画面のちらつき)を感じさせないようにすることが出来る。このとき、画面の描画を1回
行う期間を1フレーム期間と呼ぶ。そして、時間階調方式では、1フレーム期間を複数の
サブフレーム期間に分割する。このときの分割数は、階調ビット数に等しい場合が多く、
ここでは簡単のために、分割数が階調ビット数に等しい場合を示す。ここでは、3ビット
階調の場合、つまり3つのサブフレーム期間SF1〜SF3に分割した場合について説明
する。
有する。アドレス期間とは、画素にビデオ信号を書き込む期間であり、各サブフレーム期
間での長さは等しい。サステイン期間は、アドレス期間において画素に書き込まれたビデ
オ信号に基づいて発光素子が発光する期間である。このとき、サブフレーム期間SF1〜
SF3は、その長さの比をTs1:Ts2:Ts3=4:2:1とする。つまり、nビット階
調を表現する際、n個のサステイン期間の長さの比は、2(n-1):2(n-2):・・・:21
:20とする。そして、どのサステイン期間で発光素子が発光するかによって、1フレー
ム期間あたりに、各画素が発光する期間の長さが決定し、これによって階調表現を行う。
状態をとることによって、その合計発光時間の長短を利用して、輝度0%、14%、28
%、43%、57%、71%、86%、100%の8階調を表現する。例えば、Ts1が
発光し、Ts2、Ts3が発光しない場合、その輝度は57%であり、Ts1とTs3が
発光し、Ts2が発光しない場合、その輝度は71%となる。つまり時間階調方式の場合
は、合計発光時間のうち71%の長さの時間で発光することによって同様の階調を表現す
る。
、サブフレーム期間の順序は、必ずしも上位ビットから下位ビットといった順序である必
要はなく、1フレーム期間中、ランダムに並んでいても良い。さらに各フレーム期間内で
、その順序が変化しても良い。
発明は連続発振レーザに制約されず、パルスレーザを用いたレーザ結晶化を行ってもよい
。これは、パルス的に出力されるエネルギービーム(パルスビーム)であっても、レーザ
光により半導体膜が溶融してから固化するまでに、次のパルスのレーザ光を照射できるよ
うな発振周波数でレーザ光を発振させれば、走査方向に向かって連続的に成長した結晶粒
を得ることができるためである。つまり、パルスレーザであっても、連続発振レーザを用
いた場合と同様の効果を得ることができるためである。
従って、パルス発振の周期が、半導体膜が溶融してから完全に固化するまでの時間よりも
短くなるように、発振の周波数の下限を定めたパルスビームを使用するとよい。具体的に
は、パルスレーザの発振周波数は10MHz以上、好ましくは60〜100MHzとし、
通常パルスレーザの発振周波数として用いる数十Hz〜数百Hzの周波数帯よりも著しく
高い周波数帯を使用する。
上記の周波数帯を使用すると、半導体膜がレーザ光によって溶融してから固化するまでに
、次のパルスのレーザ光を照射することができる。従って、従来の周波数帯のパルス発振
のレーザを用いる場合と異なり、半導体膜中において固液界面を連続的に移動させること
ができるため、走査方向に向かって連続的に成長した結晶粒を有する半導体膜を形成する
ことができる。さらに具体的には、結晶粒の走査方向における幅が10〜30μm、走査
方向に対して垂直な方向における幅が1〜5μm程度の結晶粒の集合を形成することがで
き、連続発振レーザと同程度の結晶粒を得ることができる。そして走査方向に沿って長く
伸びた単結晶の結晶粒を形成することで、少なくともTFTのチャネル方向には結晶粒界
のほとんど存在しない半導体膜の形成が可能となる。
マレーザ、CO2レーザ、YAGレーザ、Y2O3レーザ、YVO4レーザ、YLFレーザ、
YalO3レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ti:サフ
ァイアレーザ、銅蒸気レーザ又は金蒸気レーザを用いることができる。
Claims (3)
- 基板上に非晶質半導体膜を形成し、
スポットの幅が1乃至6mmであり、中心部にエネルギー密度の高い領域を有する連続発振のレーザ光を前記非晶質半導体膜に照射して、結晶質半導体膜を形成し、
前記結晶質半導体膜の一部を除去して、前記レーザ光のエネルギー密度の高い領域が照射された第1の領域に半導体層を形成し、
前記半導体層を用いて薄膜トランジスタを形成し、
前記基板において、前記結晶質半導体膜の除去された領域である第2の領域に入力端子及び出力端子を形成し、
前記レーザ光のスポットの幅の長さに合わせて前記基板を分割することで、矩形状のドライバICを形成し、
前記ドライバICを、画素領域が設けられた第2の基板に貼り合わせることを特徴とする液晶表示装置の作製方法。 - 基板上に非晶質半導体膜を形成し、
スポットの幅が1乃至6mmであり、中心部にエネルギー密度の高い領域を有し、発振周波数が60〜100MHzであるレーザ光を前記非晶質半導体膜に照射して、結晶質半導体膜を形成し、
前記結晶質半導体膜の一部を除去して、前記レーザ光のエネルギー密度の高い領域が照射された第1の領域に半導体層を形成し、
前記半導体層を用いて薄膜トランジスタを形成し、
前記基板において、前記結晶質半導体膜の除去された領域である第2の領域に入力端子及び出力端子を形成し、
前記レーザ光のスポットの幅の長さに合わせて前記基板を分割することで、矩形状のドライバICを形成し、
前記ドライバICを、画素領域が設けられた第2の基板に貼り合わせることを特徴とする液晶表示装置の作製方法。 - 請求項1または請求項2において、
前記レーザ光の前記エネルギー密度の高い領域の長さを0.5乃至1mmとすることで、前記第1の領域の短辺の長さを0.5乃至1mmとすることを特徴とする液晶表示装置の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010276605A JP5211145B2 (ja) | 2003-05-12 | 2010-12-13 | 液晶表示装置の作製方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003133631 | 2003-05-12 | ||
JP2003133631 | 2003-05-12 | ||
JP2010276605A JP5211145B2 (ja) | 2003-05-12 | 2010-12-13 | 液晶表示装置の作製方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004141921A Division JP2004361937A (ja) | 2003-05-12 | 2004-05-12 | 液晶表示装置及びその作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011123495A JP2011123495A (ja) | 2011-06-23 |
JP5211145B2 true JP5211145B2 (ja) | 2013-06-12 |
Family
ID=33549124
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010276605A Expired - Fee Related JP5211145B2 (ja) | 2003-05-12 | 2010-12-13 | 液晶表示装置の作製方法 |
Country Status (3)
Country | Link |
---|---|
US (3) | US7123332B2 (ja) |
JP (1) | JP5211145B2 (ja) |
CN (1) | CN100454119C (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005215584A (ja) * | 2004-02-02 | 2005-08-11 | Ricoh Co Ltd | 画像表示装置、交流化駆動方法 |
KR100592503B1 (ko) * | 2004-02-10 | 2006-06-23 | 진 장 | 유기 반도체의 선택적 증착을 통한 박막트랜지스터 어레이제조 방법 |
KR100544144B1 (ko) * | 2004-05-22 | 2006-01-23 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 구비한 평판표시장치 |
JP2006116767A (ja) * | 2004-10-20 | 2006-05-11 | Seiko Epson Corp | 液滴吐出ヘッド、液滴吐出装置 |
US7932470B2 (en) * | 2006-09-05 | 2011-04-26 | Mitsui Mining & Smelting Co., Ltd. | Printed wiring board |
KR101448903B1 (ko) * | 2007-10-23 | 2014-10-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 및 그의 제작방법 |
KR101827333B1 (ko) | 2008-09-19 | 2018-02-09 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 |
US8780061B2 (en) * | 2010-02-11 | 2014-07-15 | Lg Display Co., Ltd. | Electrostatic capacity type touch screen panel and method of manufacturing the same |
US8970508B2 (en) * | 2010-02-11 | 2015-03-03 | Lg Display Co., Ltd. | Touch screen panel |
US10651252B2 (en) | 2014-03-26 | 2020-05-12 | International Business Machines Corporation | Vertically integrated active matrix backplane |
US9436787B2 (en) * | 2014-04-14 | 2016-09-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabricating an integrated circuit with optimized pattern density uniformity |
JP2016194581A (ja) * | 2015-03-31 | 2016-11-17 | デクセリアルズ株式会社 | 異方性導電接続体、及びこれを用いた表示装置 |
CN209417489U (zh) | 2018-11-12 | 2019-09-20 | 惠科股份有限公司 | 一种显示面板及其加工设备 |
Family Cites Families (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0864824A (ja) * | 1994-08-24 | 1996-03-08 | Toshiba Corp | 薄膜トランジスタおよびその製造方法 |
JP3778456B2 (ja) | 1995-02-21 | 2006-05-24 | 株式会社半導体エネルギー研究所 | 絶縁ゲイト型薄膜半導体装置の作製方法 |
US5834327A (en) | 1995-03-18 | 1998-11-10 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing display device |
JPH09146108A (ja) * | 1995-11-17 | 1997-06-06 | Semiconductor Energy Lab Co Ltd | 液晶表示装置およびその駆動方法 |
JP4179483B2 (ja) * | 1996-02-13 | 2008-11-12 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
JP3580092B2 (ja) * | 1997-08-21 | 2004-10-20 | セイコーエプソン株式会社 | アクティブマトリクス型表示装置 |
JP4397439B2 (ja) | 1997-09-30 | 2010-01-13 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US6013930A (en) | 1997-09-24 | 2000-01-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having laminated source and drain regions and method for producing the same |
JPH11160734A (ja) | 1997-11-28 | 1999-06-18 | Semiconductor Energy Lab Co Ltd | 液晶電気光学装置 |
JP2001044133A (ja) | 1999-08-02 | 2001-02-16 | Sharp Corp | レーザ照射方法及び半導体装置の製造方法 |
KR100533673B1 (ko) * | 1999-09-03 | 2005-12-05 | 세이코 엡슨 가부시키가이샤 | 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기 |
JP3539555B2 (ja) * | 1999-10-21 | 2004-07-07 | シャープ株式会社 | 液晶表示装置 |
JP2001201759A (ja) | 2000-01-20 | 2001-07-27 | Sanyo Electric Co Ltd | 液晶表示装置 |
US6882012B2 (en) * | 2000-02-28 | 2005-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and a method of manufacturing the same |
JP2001330860A (ja) * | 2000-02-28 | 2001-11-30 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
JP4700160B2 (ja) * | 2000-03-13 | 2011-06-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP4531923B2 (ja) | 2000-04-25 | 2010-08-25 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US6956324B2 (en) * | 2000-08-04 | 2005-10-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method therefor |
JP4439789B2 (ja) | 2001-04-20 | 2010-03-24 | 株式会社半導体エネルギー研究所 | レーザ照射装置、並びに半導体装置の作製方法 |
US7253032B2 (en) * | 2001-04-20 | 2007-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Method of flattening a crystallized semiconductor film surface by using a plate |
JP4841751B2 (ja) * | 2001-06-01 | 2011-12-21 | 株式会社半導体エネルギー研究所 | 有機半導体装置及びその作製方法 |
US7372630B2 (en) | 2001-08-17 | 2008-05-13 | Semiconductor Energy Laboratory Co., Ltd. | Laser, irradiation apparatus, laser irradiation method, and method for manufacturing semiconductor device |
US7589032B2 (en) | 2001-09-10 | 2009-09-15 | Semiconductor Energy Laboratory Co., Ltd. | Laser apparatus, laser irradiation method, semiconductor manufacturing method, semiconductor device, and electronic equipment |
KR100945467B1 (ko) * | 2001-10-09 | 2010-03-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 스위칭소자, 표시장치, 그 스위칭소자를 사용한 발광장치및 반도체장치 |
TWI285515B (en) * | 2002-02-22 | 2007-08-11 | Semiconductor Energy Lab | Light-emitting device and method of manufacturing the same, and method of operating manufacturing apparatus |
US6847050B2 (en) | 2002-03-15 | 2005-01-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and semiconductor device comprising the same |
US6838022B2 (en) * | 2002-07-25 | 2005-01-04 | Nexaura Systems, Llc | Anisotropic conductive compound |
JP2004145129A (ja) * | 2002-10-25 | 2004-05-20 | Advanced Display Inc | 表示装置およびその製造方法ならびに表示装置の製造装置 |
JP4059750B2 (ja) * | 2002-10-28 | 2008-03-12 | シャープ株式会社 | 電子モジュールおよびその製造方法 |
TWI336921B (en) * | 2003-07-18 | 2011-02-01 | Semiconductor Energy Lab | Method for manufacturing semiconductor device |
-
2004
- 2004-05-06 US US10/839,754 patent/US7123332B2/en not_active Expired - Fee Related
- 2004-05-12 CN CNB2004100445919A patent/CN100454119C/zh not_active Expired - Fee Related
-
2006
- 2006-10-05 US US11/538,907 patent/US7843521B2/en not_active Expired - Fee Related
-
2010
- 2010-10-20 US US12/908,243 patent/US8305509B2/en not_active Expired - Lifetime
- 2010-12-13 JP JP2010276605A patent/JP5211145B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US8305509B2 (en) | 2012-11-06 |
US7123332B2 (en) | 2006-10-17 |
CN1550860A (zh) | 2004-12-01 |
JP2011123495A (ja) | 2011-06-23 |
US20110031495A1 (en) | 2011-02-10 |
US7843521B2 (en) | 2010-11-30 |
CN100454119C (zh) | 2009-01-21 |
US20050001968A1 (en) | 2005-01-06 |
US20070052907A1 (en) | 2007-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5211145B2 (ja) | 液晶表示装置の作製方法 | |
US8017951B2 (en) | Semiconductor device including a conductive film having a tapered shape | |
KR100892660B1 (ko) | 표시장치 | |
US7745824B2 (en) | Semiconductor device and method of manufacturing the same | |
US7557412B2 (en) | Semiconductor device and method of manufacturing the same | |
US6882012B2 (en) | Semiconductor device and a method of manufacturing the same | |
US7537972B2 (en) | Semiconductor device and method of manufacturing the same | |
US6337235B1 (en) | Semiconductor device and manufacturing method thereof | |
JP2003152191A (ja) | 半導体装置およびその作製方法 | |
KR20020046217A (ko) | 반도체장치 및 그의 제조방법 | |
US7298355B2 (en) | Display device | |
JP4282985B2 (ja) | 表示装置の作製方法 | |
KR100791233B1 (ko) | 디스플레이 장치 | |
JP2008235905A (ja) | 半導体装置及びその作製方法 | |
JP3942878B2 (ja) | 半導体装置の作製方法 | |
JP2004361937A (ja) | 液晶表示装置及びその作製方法 | |
JP2004327809A (ja) | 半導体装置及びその作製方法 | |
JP5232346B2 (ja) | 表示装置のソース信号線駆動回路及び電子機器 | |
JP2008211204A (ja) | 半導体装置の作製方法 | |
JP2002252352A (ja) | 半導体装置及びその作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120718 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120724 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120810 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130219 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130225 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160301 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5211145 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160301 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |