JP5126729B2 - Image display device - Google Patents

Image display device Download PDF

Info

Publication number
JP5126729B2
JP5126729B2 JP2005325365A JP2005325365A JP5126729B2 JP 5126729 B2 JP5126729 B2 JP 5126729B2 JP 2005325365 A JP2005325365 A JP 2005325365A JP 2005325365 A JP2005325365 A JP 2005325365A JP 5126729 B2 JP5126729 B2 JP 5126729B2
Authority
JP
Japan
Prior art keywords
film
image display
amorphous oxide
tft
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005325365A
Other languages
Japanese (ja)
Other versions
JP2006165528A (en
JP2006165528A5 (en
Inventor
日出也 雲見
秀雄 細野
利夫 神谷
研二 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Tokyo Institute of Technology NUC
Original Assignee
Canon Inc
Tokyo Institute of Technology NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc, Tokyo Institute of Technology NUC filed Critical Canon Inc
Priority to JP2005325365A priority Critical patent/JP5126729B2/en
Publication of JP2006165528A publication Critical patent/JP2006165528A/en
Publication of JP2006165528A5 publication Critical patent/JP2006165528A5/ja
Application granted granted Critical
Publication of JP5126729B2 publication Critical patent/JP5126729B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Thin Film Transistor (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
  • Shift Register Type Memory (AREA)

Description

本発明は、非晶質酸化物をトランジスタの活性層に利用した画像表示装置に関する。   The present invention relates to an image display device using an amorphous oxide for an active layer of a transistor.

近年、液晶やエレクトロルミネッセンス(ElectroLuminescence:EL)技術等の進歩により、平面薄型画像表示装置(Flat Panel Display:FPD)が実用化されている。   2. Description of the Related Art In recent years, flat and thin image display devices (Flat Panel Displays: FPD) have been put into practical use due to advances in liquid crystal and electroluminescence (EL) technologies.

これらFPDは、ガラス基板上に設けた非晶質シリコン薄膜や多結晶シリコン薄膜を活性層に用いる電界効果型薄膜トランジスタ(Thin Film Transistor:TFT)のアクティブマトリックス回路により駆動されている。   These FPDs are driven by an active matrix circuit of a field effect thin film transistor (TFT) using an amorphous silicon thin film or a polycrystalline silicon thin film provided on a glass substrate as an active layer.

一方、これらFPDのより一層の薄型化、軽量化、耐破損性の向上を求めて、ガラス基板の替わりに軽量で可撓性のある樹脂基板を用いる試みも行われている。   On the other hand, in order to further reduce the thickness, weight, and breakage resistance of these FPDs, an attempt has been made to use a lightweight and flexible resin substrate instead of a glass substrate.

しかし、上述のシリコン薄膜を用いるトランジスタの製造は、比較的高温の熱工程を要し、一般的に耐熱性の低い樹脂基板上に直接形成することは困難である。   However, the manufacture of the transistor using the above-described silicon thin film requires a relatively high temperature thermal process and is generally difficult to form directly on a resin substrate having low heat resistance.

そこで、低温での成膜が可能な、たとえばZnOを材料とした酸化物半導体薄膜を用いるTFTの開発が活発に行われている(特許文献1)。   In view of this, TFTs that can be formed at a low temperature and that use an oxide semiconductor thin film made of, for example, ZnO have been actively developed (Patent Document 1).

一方、従来の酸化物半導体薄膜を用いたTFTは、シリコンを用いたTFTに並ぶだけの充分な特性が得られていなかったためか、その応用技術を開発する技術水準には至っていない。
特開2003-298062号公報
On the other hand, a TFT using a conventional oxide semiconductor thin film has not yet reached the technical level for developing its application technology because the characteristics sufficient to match those of a TFT using silicon have not been obtained.
Japanese Patent Laid-Open No. 2003-298062

本発明の目的は、酸化物を活性層に用いたトランジスタを利用した、新規な画像表示装置を提供することにある。   An object of the present invention is to provide a novel image display device using a transistor using an oxide as an active layer.

本発明の第1の骨子は、画像表示装置であって、
液晶を含み構成されている光制御素子と、該光制御素子を駆動するための電界効果型トランジスタと、を備え、該電界効果型トランジスタの活性層は、In−Zn−Ga−O系酸化物、In−Zn−Ga−Mg−O系酸化物、In−Zn−O系酸化物、In−Sn−O系酸化物、In−O系酸化物、In−Ga−O系酸化物、及びSn−In−Zn−O系酸化物のうちのいずれかである非晶質酸化物を有し、該非晶質酸化物の電子キャリア濃度が10 15 /cm 以上、1018/cm未満であり、
該電界効果型トランジスタは、ゲート電圧無印加時のソース−ドレイン端子間の電流が10マイクロアンペア未満であり、電界効果移動度がcm/(V・秒)超であり、前記電界効果型トランジスタのゲート電極と該液晶との間には、該液晶側から配向膜および絶縁膜をこの順に有することを特徴とする。
The first aspect of the present invention is an image display device,
A light control element including a liquid crystal and a field effect transistor for driving the light control element, and the active layer of the field effect transistor includes an In—Zn—Ga—O-based oxide. In-Zn-Ga-Mg-O-based oxide, In-Zn-O-based oxide, In-Sn-O-based oxide, In-O-based oxide, In-Ga-O-based oxide, and Sn An amorphous oxide which is any one of —In—Zn—O-based oxides, and the amorphous oxide has an electron carrier concentration of 10 15 / cm 3 or more and less than 10 18 / cm 3 . ,
The field effect transistor has a current between source and drain terminals of less than 10 microamperes when no gate voltage is applied, a field effect mobility of more than 2 cm 2 / (V · sec), and the field effect transistor An alignment film and an insulating film are provided in this order from the liquid crystal side between the gate electrode of the transistor and the liquid crystal.

また、前記電界効果型トランジスタのゲート電極と該液晶との間には、該液晶側から配向膜および絶縁膜をこの順に有するのがよい。   Further, an alignment film and an insulating film are preferably provided in this order from the liquid crystal side between the gate electrode of the field effect transistor and the liquid crystal.

本発明者が酸化物半導体を検討したところ、ZnOは、一般に安定なアモルファス相を形成することができないことが判った。そして、殆どのZnOは多結晶相を呈するために、多結晶粒子間の界面でキャリアは散乱され、結果として電子移動度を大きくすることができないようである。   When the present inventor examined an oxide semiconductor, it was found that ZnO generally cannot form a stable amorphous phase. Since most ZnO exhibits a polycrystalline phase, carriers are scattered at the interface between the polycrystalline particles, and as a result, it seems that the electron mobility cannot be increased.

また、ZnOには、酸素欠陥が入りやすく、キャリア電子が多数発生してしまうため、電気伝導度を小さくすることが難しい。このために、トランジスタのゲート電圧が無印加時でも、ソース端子とドレイン端子間に大きな電流が流れてしまい、TFTのノーマリーオフ動作を実現できないことが判った。また、トランジスタのオン・オフ比を大きくすることも難しいようである。   In addition, oxygen defects are easily introduced into ZnO, and a large number of carrier electrons are generated. Therefore, it is difficult to reduce the electrical conductivity. For this reason, it was found that even when the gate voltage of the transistor is not applied, a large current flows between the source terminal and the drain terminal, and the normally-off operation of the TFT cannot be realized. It also seems difficult to increase the on / off ratio of the transistor.

また、本発明者は、特開2000−044236号公報に記載されている非晶質酸化物膜ZnxMyInzO(x+3y/2+3z/2)(式中、MはAl及びGaのうち少なくとも一つの元素である。)について検討した。この材料は、電子キャリア濃度が、1018/cm以上であり、単なる透明電極としては好適な材料である。 Further, the present inventor has amorphous oxide film Zn x M y In z O ( x + 3y / 2 + 3z / 2) ( in the formula as described in JP 2000-044236, M is Al And at least one element of Ga). This material has an electron carrier concentration of 10 18 / cm 3 or more, and is a suitable material as a simple transparent electrode.

しかし、電子キャリア濃度が1018/cm以上の酸化物をTFTのチャネル層に用いた場合、オン・オフ比が十分にとれず、ノーマリーオフ型のTFTにはふさわしくないことが分かった。 However, it has been found that when an oxide having an electron carrier concentration of 10 18 / cm 3 or more is used for the TFT channel layer, the on / off ratio is not sufficient, which is not suitable for a normally-off type TFT.

つまり、従来の非晶質酸化物膜では、電子キャリア濃度が1018/cm未満の膜を得ることはできていなかった。 That is, in the conventional amorphous oxide film, a film having an electron carrier concentration of less than 10 18 / cm 3 could not be obtained.

そこで、本発明者は、電界効果型トランジスタの活性層として、電子キャリア濃度が1018/cm未満の非晶質酸化物を用いているTFTを作製したところ、所望の特性のTFTが得られ、画像表示装置に適用できることを発見したのである。 Therefore, the present inventor fabricated a TFT using an amorphous oxide having an electron carrier concentration of less than 10 18 / cm 3 as an active layer of a field effect transistor, and a TFT having desired characteristics was obtained. They discovered that it can be applied to image display devices.

本発明者らは、InGaO(ZnO)、及びこの材料の成膜条件に関する研究開発を精力的に進めた結果、成膜時の酸素雰囲気の条件を制御することで、電子キャリア濃度を1018/cm未満にできることを見出した。 As a result of intensive research and development on InGaO 3 (ZnO) m and film formation conditions of this material, the present inventors have controlled the oxygen atmosphere conditions during film formation to reduce the electron carrier concentration to 10 It has been found that it can be less than 18 / cm 3 .

本発明は、所望の電子キャリア濃度を実現した膜を用いた画像表示装置に関するものである。   The present invention relates to an image display device using a film realizing a desired electron carrier concentration.

以下、具体的に本発明について説明する。   The present invention will be specifically described below.

本発明に用いられる前記光制御素子は、例えば液晶素子あるいは電気泳動粒子を含む素子のような非自発光の電気光学素子である。   The light control element used in the present invention is a non-self-luminous electro-optical element such as a liquid crystal element or an element including electrophoretic particles.

前記光制御素子を、液晶を利用して構成し、且つ
前記活性層と該液晶との間に、該液晶側から配向膜および絶縁膜をこの順に設けておくこともできる。
The light control element may be configured using liquid crystal, and an alignment film and an insulating film may be provided in this order from the liquid crystal side between the active layer and the liquid crystal.

前記光制御素子を、液晶を利用して構成し、且つ
前記電界効果型トランジスタのゲート電極と該液晶との間に、該液晶側から配向膜および絶縁膜をこの順に設けておくこともできる。
The light control element may be configured using liquid crystal, and an alignment film and an insulating film may be provided in this order from the liquid crystal side between the gate electrode of the field effect transistor and the liquid crystal.

前記絶縁膜は、例えば酸化シリコン膜、あるいは窒化シリコン膜である。   The insulating film is, for example, a silicon oxide film or a silicon nitride film.

本発明は、電界効果型トランジスタの出力により光透過率、もしくは光反射率が制御される光制御素子に関する。   The present invention relates to a light control element in which light transmittance or light reflectance is controlled by an output of a field effect transistor.

そして、光透過率制御素子、もしくは光反射率制御素子の電極に、In,Ga,Zn,Oを含む電子キャリア濃度が1018/cm未満である非晶質半導体を活性層として備えている電界効果型トランジスタの出力端子が接続されていることを特徴とする。 The electrode of the light transmittance control element or the light reflectance control element is provided with an amorphous semiconductor having an electron carrier concentration containing In, Ga, Zn, and O of less than 10 18 / cm 3 as an active layer. The output terminal of the field effect transistor is connected.

また、本発明の一実施形態は上記発光素子がエレクトロルミネッセンス素子であることを特徴とする。   One embodiment of the present invention is characterized in that the light-emitting element is an electroluminescence element.

あるいは、本発明の一実施形態は上記光透過率制御素子もしくは光反射率制御素子が液晶セルであることを特徴とする。   Alternatively, an embodiment of the present invention is characterized in that the light transmittance control element or the light reflectance control element is a liquid crystal cell.

あるいは、本発明の一実施形態は上記光透過率制御素子もしくは光反射率制御素子が電気泳動型粒子セルであることを特徴とする。   Alternatively, an embodiment of the present invention is characterized in that the light transmittance control element or the light reflectance control element is an electrophoretic particle cell.

さらに本発明の一実施形態は、上記電気泳動型粒子セルが、流体と粒子を封止したカプセルを対向電極間に挟んだセルであることを特徴とする。   Furthermore, an embodiment of the present invention is characterized in that the electrophoretic particle cell is a cell in which a capsule in which a fluid and particles are sealed is sandwiched between counter electrodes.

また、本発明の一実施形態は、上記光制御素子が、可撓性樹脂基体上に設けられていることを特徴とする。   In one embodiment of the present invention, the light control element is provided on a flexible resin substrate.

あるいは、本発明の一実施形態は上記光制御素子が、光透過性基体上に設けられていることを特徴とする。   Alternatively, an embodiment of the present invention is characterized in that the light control element is provided on a light-transmitting substrate.

本発明の一実施形態はまた、アクティブマトリックス型に配線された複数の上記電界効果型トランジスタとともに、上記光制御素子が二次元的に複数配されていることを特徴とする。   One embodiment of the present invention is also characterized in that a plurality of the light control elements are two-dimensionally arranged together with the plurality of field effect transistors wired in an active matrix type.

本発明の一実施形態はまた、テレビ受像機等の放送動画表示機器に関し、上記画像表示装置を具えることを特徴とする。   One embodiment of the present invention also relates to a broadcast moving image display device such as a television receiver, and is characterized by comprising the above image display device.

本発明の一実施形態はまた、コンピュータ等のデジタル情報処理機器に関し、上記画像表示装置を具えることを特徴とする。   An embodiment of the present invention also relates to a digital information processing device such as a computer, and is characterized by including the above-described image display device.

本発明の一実施形態はまた、携帯電話、携帯型音楽再生機や携帯型動画再生機等の携帯型情報機器に関し、上記画像表示装置を具えることを特徴とする。   One embodiment of the present invention also relates to a portable information device such as a mobile phone, a portable music player, and a portable video player, and is characterized by comprising the above image display device.

本発明の一実施形態はまた、スチルカメラやムービーカメラ等の撮像機器に関し、それら撮像機器のビューファインダー用、撮影済画像の確認用、あるいは撮影情報の表示用等に、上記画像表示装置を具えることを特徴とする。   An embodiment of the present invention also relates to an imaging device such as a still camera or a movie camera. The image display device is provided for a viewfinder of the imaging device, for confirming a captured image, or for displaying photographing information. It is characterized by.

本発明の一実施形態はまた、窓、扉、天井、床、内壁、外壁、仕切り等の建築構造物に関し、それら表面に画像を表示するための、上記画像表示装置を具えることを特徴とする。   One embodiment of the present invention also relates to a building structure such as a window, a door, a ceiling, a floor, an inner wall, an outer wall, and a partition, and includes the above-described image display device for displaying an image on the surface. To do.

本発明の一実施形態はまた、車両、航空機、船舶等の移動体の、窓、扉、天井、床、内壁、外壁、仕切り等の構成物に関し、それら表面に画像を表示するための、上記画像表示装置を具えることを特徴とする。   One embodiment of the present invention also relates to a component such as a window, a door, a ceiling, a floor, an inner wall, an outer wall, and a partition of a moving body such as a vehicle, an aircraft, and a ship, and displays the image on the surface. An image display device is provided.

本発明の一実施形態はまた、公共交通機関車両内の広告手段や街中の広告板、広告塔等の広告機器に関し、それらに画像を表示するための、上記画像表示装置を具えることを特徴とする。   An embodiment of the present invention also relates to an advertising device in a public transportation vehicle, an advertising device such as an advertising board in a city, an advertising tower, and the like, and includes the above image display device for displaying an image thereon. And

また、本発明の一実施形態は、光透過率制御素子、もしくは光反射率制御素子の電極に、室温での電子キャリア濃度が1018/cm未満である非晶質酸化物を活性層としている電界効果型トランジスタの出力端子が、接続されている光制御素子である。 In one embodiment of the present invention, an amorphous oxide having an electron carrier concentration of less than 10 18 / cm 3 at room temperature is used as an active layer for an electrode of a light transmittance control element or a light reflectance control element. The output terminal of the field effect transistor is the light control element connected.

また、本発明の一実施形態は、光透過率制御素子、もしくは光反射率制御素子の電極に、電子キャリア濃度が増加すると共に、電子移動度が増加する非晶質酸化物を活性層としている電界効果型トランジスタの出力端子が接続されている光制御素子である。   In one embodiment of the present invention, an active layer is an amorphous oxide that increases the electron carrier concentration and the electron mobility at the electrode of the light transmittance control element or the light reflectance control element. It is a light control element to which the output terminal of a field effect transistor is connected.

本発明によれば、新規な画像表示装置の提供が可能となる。   According to the present invention, it is possible to provide a novel image display device.

以下、本発明の実施の形態について図面を用いて詳細に説明する。
(第1の実施形態)
本発明に係るアクティブマトリックス型の画像表示装置に関して、図8を用いて説明する。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
(First embodiment)
The active matrix type image display apparatus according to the present invention will be described with reference to FIG.

同図において、11は基体あるいは基板、12は非晶質酸化物、13はソース電極、14はドレイン電極、18は電極(画素電極)、15はゲート絶縁膜、16はゲート電極、21と22は高抵抗膜、23は液晶又は電気泳動型粒子を含む部分である。この23が、本発明における光制御素子の一部を構成する。なお、20は電極(あるいは電極を備えている基板)である。電極には、例えば、ITOなどの透明電極が好適に用いられる。
本発明においては、液晶などにより構成される光制御素子を駆動するための電界効果型トランジスタの出力端子(ドレイン電極14に相当)が、光制御素子を構成する電極18に接続されている。
In the figure, 11 is a substrate or substrate, 12 is an amorphous oxide, 13 is a source electrode, 14 is a drain electrode, 18 is an electrode (pixel electrode), 15 is a gate insulating film, 16 is a gate electrode, 21 and 22 Is a high resistance film, and 23 is a portion containing liquid crystal or electrophoretic particles. This 23 constitutes a part of the light control element in the present invention. Reference numeral 20 denotes an electrode (or a substrate provided with an electrode). For the electrode, for example, a transparent electrode such as ITO is preferably used.
In the present invention, an output terminal (corresponding to the drain electrode 14) of a field effect transistor for driving a light control element composed of liquid crystal or the like is connected to an electrode 18 constituting the light control element.

なお、本発明でいう光制御素子とは、光変調素子ということもできる。   The light control element in the present invention can also be called a light modulation element.

そして、該電界効果型トランジスタの活性層12としては、電子キャリア濃度が1018/cm未満の非晶質酸化物を利用するのである。 As the active layer 12 of the field effect transistor, an amorphous oxide having an electron carrier concentration of less than 10 18 / cm 3 is used.

また、本発明に用いる非晶質酸化物としては、電子キャリア濃度が増加すると共に、電子移動度が増加する傾向を示す非晶質酸化物を用いることもできる。   In addition, as the amorphous oxide used in the present invention, an amorphous oxide that tends to increase the electron mobility as well as the electron mobility can be used.

なお、光制御素子として、液晶を用いる場合は、前記高抵抗膜21あるいは22は液晶を配向させるための配向膜(例えばポリイミド)となる。   When liquid crystal is used as the light control element, the high resistance film 21 or 22 is an alignment film (for example, polyimide) for aligning the liquid crystal.

図8において、17は層間絶縁膜であるが、この絶縁膜17と前記高抵抗膜21とを同じ材料で構成することもできる。   In FIG. 8, reference numeral 17 denotes an interlayer insulating film. However, the insulating film 17 and the high resistance film 21 may be made of the same material.

但し、絶縁性を高めるという点からは、前記高抵抗膜(配向膜)21と絶縁膜17とを異なる材料で形成するのがよい。例えば、前記絶縁膜17として、酸化シリコンや窒化シリコンなどを用いる。   However, from the viewpoint of enhancing the insulating properties, the high resistance film (alignment film) 21 and the insulating film 17 are preferably formed of different materials. For example, silicon oxide or silicon nitride is used as the insulating film 17.

特に、窒化シリコンなどで構成される絶縁膜17を用いて、非晶質酸化物あるいはゲート絶縁膜15と、液晶との間を分離しておくのが好ましい。これは、電界効果型トランジスタを構成するゲート絶縁膜や非晶質酸化物に液晶などからの予期しない原子やイオン種などの進入を抑制するためである。ゲート絶縁膜15と絶縁膜17の材料とを異ならせることもできる。   In particular, it is preferable to separate the liquid crystal from the amorphous oxide or gate insulating film 15 using the insulating film 17 made of silicon nitride or the like. This is to suppress unexpected entry of atoms, ion species, and the like from the liquid crystal into the gate insulating film and the amorphous oxide constituting the field effect transistor. The materials of the gate insulating film 15 and the insulating film 17 can be different.

なお、液晶と前記絶縁膜17の間に、前記配向膜以外に他の層が介在していてもよい。
(非晶質酸化物)
本発明に係る非晶質酸化物の電子キャリア濃度は、室温で測定する場合の値である。室温とは、例えば25℃であり、具体的には0℃から40℃程度の範囲から適宜選択されるある温度である。なお、本発明に係るアモルファス酸化物の電子キャリア濃度は、0℃から40℃の範囲全てにおいて、1018/cm未満を充足する必要はない。例えば、25℃において、キャリア電子密度1018/cm未満が実現されていればよい。また、電子キャリア濃度を更に下げ、1017/cm以下、より好ましくは1016/cm以下にするとノーマリオフのTFTが歩留まり良く得られる。
In addition to the alignment film, another layer may be interposed between the liquid crystal and the insulating film 17.
(Amorphous oxide)
The electron carrier concentration of the amorphous oxide according to the present invention is a value when measured at room temperature. The room temperature is, for example, 25 ° C., specifically, a certain temperature appropriately selected from the range of about 0 ° C. to 40 ° C. Note that the electron carrier concentration of the amorphous oxide according to the present invention does not need to satisfy less than 10 18 / cm 3 in the entire range of 0 ° C. to 40 ° C. For example, a carrier electron density of less than 10 18 / cm 3 may be realized at 25 ° C. Further, when the electron carrier concentration is further reduced to 10 17 / cm 3 or less, more preferably 10 16 / cm 3 or less, a normally-off TFT can be obtained with a high yield.

なお、1018/cm未満とは、好ましくは1×1018/cm未満であり、より好適には、1.0×1018/cm未満である。 The term “less than 10 18 / cm 3” is preferably less than 1 × 10 18 / cm 3 , and more preferably less than 1.0 × 10 18 / cm 3 .

電子キャリア濃度の測定は、ホール効果測定により求めることが出来る。   The electron carrier concentration can be measured by Hall effect measurement.

なお、本発明において、アモルファス酸化物とは、X線回折スペクトルにおいて、ハローパターンが観測され、特定の回折線を示さない酸化物をいう。   In the present invention, an amorphous oxide refers to an oxide that exhibits a halo pattern in an X-ray diffraction spectrum and does not exhibit a specific diffraction line.

本発明のアモルファス酸化物における、電子キャリア濃度の下限値は、TFTのチャネル層として適用できれば特に限定されるものではない。下限値は、例えば、1012/cmである。 The lower limit of the electron carrier concentration in the amorphous oxide of the present invention is not particularly limited as long as it can be applied as a TFT channel layer. The lower limit is, for example, 10 12 / cm 3 .

従って、本発明においては、後述する各実施例のようにアモルファス酸化物の材料、組成比、製造条件などを制御して、例えば、電子キャリア濃度を、1012/cm以上1018/cm未満とする。より好ましくは1013/cm以上1017/cm以下、更には1015/cm以上1016/cm以下の範囲にすることが好ましいものである。 Therefore, in the present invention, the material, composition ratio, production conditions, etc. of the amorphous oxide are controlled as in the examples described later, for example, the electron carrier concentration is 10 12 / cm 3 or more and 10 18 / cm 3. Less than. More preferably, it is in the range of 10 13 / cm 3 or more and 10 17 / cm 3 or less, and more preferably 10 15 / cm 3 or more and 10 16 / cm 3 or less.

前記非晶質酸化物としては、InZnGa酸化物のほかにも、In酸化物、InZn1−x酸化物(0.2≦x≦1)、InSn1−x酸化物(0.8≦x≦1)、あるいはIn(Zn、Sn)1−x酸化物(0.15≦x≦1)から適宜選択できる。 As the amorphous oxide, in addition to InZnGa oxide, In oxide, In x Zn 1-x oxide (0.2 ≦ x ≦ 1), In x Sn 1-x oxide (0.8 ≦ x ≦ 1) or In x (Zn, Sn) 1-x oxide (0.15 ≦ x ≦ 1).

なお、In(Zn、Sn)1−x酸化物は、In(ZnSn1−y1−x酸化物と記載することができ、yの範囲は1から0である。 Note that an In x (Zn, Sn) 1-x oxide can be described as an In x (Zn y Sn 1-y ) 1-x oxide, and the range of y is 1 to 0.

なお、ZnとSnを含まないIn酸化物の場合は、Inの一部をGaに置換することもできる。即ち、InGa1−x酸化物(0≦x≦1)の場合である。 Note that in the case of an In oxide containing no Zn and Sn, part of In can be substituted with Ga. That is, it is the case of In x Ga 1-x oxide (0 ≦ x ≦ 1).

以下に、本発明者らが作製することに成功した電子キャリア濃度が1018/cm未満の非晶質酸化物について詳述する。 Hereinafter, an amorphous oxide having an electron carrier concentration of less than 10 18 / cm 3 successfully produced by the present inventors will be described in detail.

上記酸化物とは、In-Ga-Zn-Oを含み構成され、結晶状態における組成がInGaO3(ZnO)m(mは6未満の自然数)で表され、電子キャリア濃度が1018/cm未満であることを特徴とする。 The oxide includes In—Ga—Zn—O, the composition in the crystalline state is represented by InGaO 3 (ZnO) m (m is a natural number less than 6), and the electron carrier concentration is 10 18 / cm 3. It is characterized by being less than.

また上記酸化物は、In-Ga-Zn-Mg-Oを含み構成され、結晶状態の組成がInGaO3(Zn1-xMgxO)m (mは6未満の自然数、0<x≦1)で表され、電子キャリア濃度が1018/cm未満であることを特徴とする。 The oxide includes In—Ga—Zn—Mg—O, and the composition of the crystalline state is InGaO 3 (Zn 1−x Mg × O) m (m is a natural number less than 6, 0 <x ≦ 1 The electron carrier concentration is less than 10 18 / cm 3 .

なお、これらの酸化物で構成される膜において、電子移動度が1cm/(V・秒)超になるように設計することも好ましい。 Note that it is also preferable to design a film formed using these oxides so that the electron mobility exceeds 1 cm 2 / (V · sec).

上記膜をチャネル層に用いれば、トランジスターオフ時のゲート電流が0.1マイクロアンペヤ未満のノーマリーオフで、オン・オフ比が10超のトランジスタ特性を実現できる。そして、可視光に対して、透明あるいは透光性を有し、フレキシブルなTFTが実現される。 When the above film is used for a channel layer, transistor characteristics with a normally-off gate current of less than 0.1 microampere and an on / off ratio of more than 10 3 can be realized. In addition, a flexible TFT having transparency or translucency with respect to visible light is realized.

なお、上記膜は、伝導電子数の増加と共に、電子移動度が大きくなることを特徴とする。透明膜を形成する基板としては、ガラス基板、樹脂製プラスチック基板又はプラスチックフィルムなどを用いることができる。   The film is characterized in that the electron mobility increases as the number of conduction electrons increases. As the substrate on which the transparent film is formed, a glass substrate, a resin plastic substrate, a plastic film, or the like can be used.

上記非晶質酸化物膜をチャネル層に利用する際には、Al,Y、又はHfOの1種、又はそれらの化合物を少なくとも二種以上含む混晶化合物をゲート絶縁膜に利用できる。 When the amorphous oxide film is used as a channel layer, a gate insulating layer is formed of Al 2 O 3 , Y 2 O 3 , HfO 2 , or a mixed crystal compound containing at least two of these compounds. Available for membranes.

また、非晶質酸化物中に、電気抵抗を高めるための不純物イオンを意図的に添加せず、酸素ガスを含む雰囲気中で、成膜することも好ましい形態である。   In addition, it is also preferable to form a film in an atmosphere containing oxygen gas without intentionally adding impurity ions for increasing electric resistance to the amorphous oxide.

本発明者らは、この半絶縁性酸化物アモルファス薄膜は、伝導電子数の増加と共に、電子移動度が大きくなるという特異な特性を見出した。そして、その膜を用いてTFTを作成し、オン・オフ比、ピンチオフ状態での飽和電流、スイッチ速度などのトランジスタ特性が更に向上することを見出した。即ち、非晶質酸化物を利用して、ノーマリーオフ型のTFTを実現できることを見出した。   The present inventors have found that the semi-insulating oxide amorphous thin film has a unique characteristic that the electron mobility increases as the number of conduction electrons increases. Then, a TFT was formed using the film, and it was found that transistor characteristics such as an on / off ratio, a saturation current in a pinch-off state, and a switch speed were further improved. That is, it has been found that a normally-off type TFT can be realized by using an amorphous oxide.

非晶質酸化物薄膜を膜トランジスタのチャネル層として用いると、電子移動度が1cm/(V・秒)超、好ましくは5cm/(V・秒)超にすることができる。 When an amorphous oxide thin film is used as the channel layer of the film transistor, the electron mobility can exceed 1 cm 2 / (V · sec), preferably 5 cm 2 / (V · sec).

電子キャリア濃度が、1018/cm未満、好ましくは、1016/cm未満のときは、オフ時(ゲート電圧無印加時)のドレイン・ソース端子間の電流を、10マイクロアンペヤ未満、好ましくは0.1マイクロアンペア未満にすることができる。 When the electron carrier concentration is less than 10 18 / cm 3 , preferably less than 10 16 / cm 3 , the current between the drain and source terminals when off (when no gate voltage is applied) is less than 10 microamperes, Preferably it can be less than 0.1 microamperes.

また、該膜を用いれば、電子移動度が1cm/(V・秒)超、好ましくは5cm/(V・秒)超の時は、ピンチオフ後の飽和電流を10マイクロアンペア超にでき、オン・オフ比を10超とすることができる。 When the film is used, when the electron mobility is more than 1 cm 2 / (V · sec), preferably more than 5 cm 2 / (V · sec), the saturation current after pinch-off can be more than 10 microamperes, The on / off ratio can be greater than 10 3 .

TFTでは、ピンチオフ状態では、ゲート端子に高電圧が印加され、チャネル中には高密度の電子が存在している。   In the TFT, in a pinch-off state, a high voltage is applied to the gate terminal, and high-density electrons exist in the channel.

したがって、本発明によれば、電子移動度が増加した分だけ、より飽和電流値を大きくすることができる。この結果、オン・オフ比の増大、飽和電流の増大、スイッチング速度の増大など、トランジスタ特性の向上が期待できる。   Therefore, according to the present invention, the saturation current value can be further increased by the amount of increase in electron mobility. As a result, improvements in transistor characteristics such as an increase in on / off ratio, an increase in saturation current, and an increase in switching speed can be expected.

なお、通常の化合物中では、電子数が増大すると、電子間の衝突により、電子移動度は減少する。   In a normal compound, when the number of electrons increases, electron mobility decreases due to collisions between electrons.

なお、上記TFTの構造としては、半導体チャネル層の上にゲート絶縁膜とゲート端子を順に形成するスタガ(トップゲート)構造や、ゲート端子の上にゲート絶縁膜と半導体チャネル層を順に形成する逆スタガ(ボトムゲート)構造を用いることができる。
(第1の成膜法:PLD法)
結晶状態における組成がInGaO3(ZnO)m(mは6未満の自然数)で表される非晶質酸化物薄膜は、mの値が6未満の場合は、800℃以上の高温まで、非晶質状態が安定に保たれる。しかし、mの値が大きくなるにつれ、すなわち、InGaO3に対するZnOの比が増大して、ZnO組成に近づくにつれ、結晶化しやすくなる。
The TFT structure includes a stagger (top gate) structure in which a gate insulating film and a gate terminal are sequentially formed on a semiconductor channel layer, or a reverse structure in which a gate insulating film and a semiconductor channel layer are sequentially formed on a gate terminal. A staggered (bottom gate) structure can be used.
(First film formation method: PLD method)
An amorphous oxide thin film whose composition in the crystalline state is represented by InGaO 3 (ZnO) m (m is a natural number less than 6) is amorphous up to a high temperature of 800 ° C. or higher when the value of m is less than 6. Quality condition is kept stable. However, as the value of m increases, that is, the ratio of ZnO to InGaO 3 increases, and as it approaches the ZnO composition, it becomes easier to crystallize.

したがって、非晶質TFTのチャネル層としては、mの値が6未満であることが好ましい。   Therefore, the value of m is preferably less than 6 for the channel layer of the amorphous TFT.

成膜方法は、InGaO3(ZnO)m組成を有する多結晶焼結体をターゲットとして、気相成膜法を用いるのが良い。気相成膜法の中でも、スパッタ法、パルスレーザー蒸着法が適している。さらに、量産性の観点から、スパッタ法が最も適している。 As a film forming method, a vapor phase film forming method is preferably used with a polycrystalline sintered body having an InGaO 3 (ZnO) m composition as a target. Of the vapor deposition methods, sputtering and pulsed laser deposition are suitable. Furthermore, the sputtering method is most suitable from the viewpoint of mass productivity.

しかしながら、通常の条件で該非晶質膜を作成すると、主として酸素欠損が生じ、これまで、電子キャリア濃度を1018/cm未満、電気伝導度にして、10S/cm以下にすることができなかった。そうした膜を用いた場合、ノーマリーオフのトランジスタを構成することができない。 However, when the amorphous film is formed under normal conditions, oxygen vacancies mainly occur, and until now, the electron carrier concentration has been less than 10 18 / cm 3 and the electric conductivity has not been reduced to 10 S / cm or less. It was. When such a film is used, a normally-off transistor cannot be formed.

本発明者らは、図9で示される装置により、パルスレーザー蒸着法で作製したIn-Ga-Zn-Oを作製した。   The present inventors produced In—Ga—Zn—O produced by a pulse laser deposition method using the apparatus shown in FIG.

図9に示すようなPLD成膜装置を用いて、成膜を行った。
同図において、701はRP(ロータリーポンプ)、702はTMP(ターボ分子ポンプ)、703は準備室、704はRHEED用電子銃、705は基板を回転、上下移動するための基板保持手段、706はレーザー入射窓である。また、707は基板、708はターゲット、709はラジカル源、710はガス導入口、711はターゲットを回転、上下移動するためのターゲット保持手段、712はバイパスライン、713はメインライン、714はTMP(ターボ分子ポンプ)である。また、715はRP(ロータリーポンプ)、716はチタンゲッターポンプ、717はシャッターである。また、図中718はIG(イオン真空計)、719はPG(ピラニ真空計)、720はBG(バラトロン真空計)、721は成長室(チャンバー)である。
Film formation was performed using a PLD film formation apparatus as shown in FIG.
In the figure, 701 is RP (rotary pump), 702 is TMP (turbo molecular pump), 703 is a preparation chamber, 704 is an electron gun for RHEED, 705 is a substrate holding means for rotating and moving the substrate up and down, and 706 is This is a laser incident window. 707 is a substrate, 708 is a target, 709 is a radical source, 710 is a gas inlet, 711 is a target holding means for rotating and moving the target up and down, 712 is a bypass line, 713 is a main line, 714 is TMP ( Turbo molecular pump). Reference numeral 715 denotes an RP (rotary pump), 716 denotes a titanium getter pump, and 717 denotes a shutter. In the figure, 718 is an IG (ion vacuum gauge), 719 is a PG (Pirani vacuum gauge), 720 is a BG (Baratron vacuum gauge), and 721 is a growth chamber (chamber).

KrFエキシマレーザーを用いたパルスレーザー蒸着法により、SiO2ガラス基板(コーニング社製1737)上にIn-Ga-Zn-O系アモルファス酸化物半導体薄膜を堆積させた。堆積前の処理として、基板の超音波による脱脂洗浄を、アセトン, エタノール, 超純水を用いて、各5分間行った後、空気中100℃で乾燥させた。 An In-Ga-Zn-O amorphous oxide semiconductor thin film was deposited on a SiO 2 glass substrate (Corning 1737) by pulsed laser deposition using a KrF excimer laser. As a pre-deposition treatment, the substrate was degreased and cleaned with ultrasonic waves for 5 minutes each using acetone, ethanol, and ultrapure water, and then dried at 100 ° C. in air.

前記多結晶ターゲットには、InGaO3(ZnO)焼結体ターゲット(サイズ 20mmΦ5mmt)を用いた。これは、出発原料として、In2O3:Ga2O3:ZnO(各4N試薬)を湿式混合した後(溶媒:エタノール)、仮焼(1000 ℃: 2h)、乾式粉砕、本焼結(1550 ℃: 2h)を経て得られるものである。こうして作製したターゲットの電気伝導度は、90 (S/cm)であった。 As the polycrystalline target, an InGaO 3 (ZnO) 4 sintered body target (size 20 mmΦ5 mmt) was used. This is because, as a starting material, In 2 O 3 : Ga 2 O 3 : ZnO (each 4N reagent) is wet-mixed (solvent: ethanol), calcined (1000 ° C .: 2 h), dry pulverized, main sintered ( 1550 ° C: 2 hours). The electric conductivity of the target thus prepared was 90 (S / cm).

成長室の到達真空を2×10-6 (Pa)にして、成長中の酸素分圧を6.5 (Pa)に制御して成膜を行った。 The film was formed while the ultimate vacuum in the growth chamber was 2 × 10 −6 (Pa) and the oxygen partial pressure during growth was controlled to 6.5 (Pa).

チャンバー721内酸素分圧は6.5Pa、基板温度は25℃である。   The partial pressure of oxygen in the chamber 721 is 6.5 Pa, and the substrate temperature is 25 ° C.

なお、ターゲット708と被成膜基板707間の距離は、30 (mm)であり、入射窓716から入射されるKrFエキシマレーザーのパワーは、1.5-3 (mJ/cm/pulse)の範囲である。また、パルス幅は、20 (nsec)、繰り返し周波数は10 (Hz)、そして照射スポット径は、1 × 1 (mm角)とした。 The distance between the target 708 and the film formation substrate 707 is 30 (mm), and the power of the KrF excimer laser incident from the incident window 716 is 1.5-3 (mJ / cm 2 / pulse). It is a range. The pulse width was 20 (nsec), the repetition frequency was 10 (Hz), and the irradiation spot diameter was 1 × 1 (mm square).

こうして、成膜レート7 (nm/min)で成膜を行った。
得られた薄膜について、薄膜のすれすれ入射X線回折(薄膜法、入射角 0.5度)を行ったところ、明瞭な回折ピークは認めらなかったことから、作製したIn-Ga-Zn-O系薄膜はアモルファスであるといえる。
Thus, film formation was performed at a film formation rate of 7 (nm / min).
The thin film obtained was subjected to grazing incidence X-ray diffraction (thin film method, incident angle 0.5 degree) of the thin film, and no clear diffraction peak was observed. Thus, the produced In-Ga-Zn-O thin film Can be said to be amorphous.

さらに、X線反射率測定を行い、パターンの解析を行った結果、薄膜の平均二乗粗さ(Rrms)は約0.5 nmであり、膜厚は約120 nmであることが分かった。蛍光X線(XRF)分析の結果、薄膜の金属組成比はIn : Ga : Zn = 0.98 : 1.02 : 4であった。   Furthermore, as a result of measuring the X-ray reflectivity and analyzing the pattern, it was found that the mean square roughness (Rrms) of the thin film was about 0.5 nm and the film thickness was about 120 nm. As a result of X-ray fluorescence (XRF) analysis, the metal composition ratio of the thin film was In: Ga: Zn = 0.98: 1.02: 4.

電気伝導度は、約10-2 S/cm未満であった。電子キャリア濃度は約1016/cm3以下、電子移動度は約5cm2/(V・秒)と推定される。 The electrical conductivity was less than about 10-2 S / cm. The electron carrier concentration is estimated to be about 10 16 / cm 3 or less, and the electron mobility is estimated to be about 5 cm 2 / (V · sec).

光吸収スペクトルの解析から、作製したアモルファス薄膜の禁制帯エネルギー幅は、約3 eVと求まった。以上のことから、作製したIn-Ga-Zn-O系薄膜は、結晶のInGaO3(ZnO)の組成に近いアモルファス相を呈しており、酸素欠損が少なく、電気伝導度が小さな透明な平坦薄膜であることが分かった。 From the analysis of the light absorption spectrum, the energy band gap of the fabricated amorphous thin film was found to be about 3 eV. From the above, the fabricated In-Ga-Zn-O-based thin film exhibits an amorphous phase close to the composition of crystalline InGaO 3 (ZnO) 4 , has a small oxygen deficiency, and has a low electrical conductivity and is a transparent flat surface. It turned out to be a thin film.

具体的に図1を用いて説明する。同図は、In-Ga-Zn-Oから構成され、結晶状態を仮定した時の組成がInGaO3(ZnO)m(mは6未満の数)で表される透明アモルファス酸化物薄膜を本実施例と同じ条件下で作成する場合の特性図である。この特性図は、酸素分圧を変化させた場合に、成膜された酸化物の電子キャリア濃度の変化を示したものである。 This will be specifically described with reference to FIG. This figure shows a transparent amorphous oxide thin film composed of In-Ga-Zn-O and having a composition expressed by InGaO 3 (ZnO) m (m is a number less than 6) assuming a crystalline state. It is a characteristic view in the case of creating under the same conditions as the example. This characteristic diagram shows the change in the electron carrier concentration of the deposited oxide when the oxygen partial pressure is changed.

本実施例と同じ条件下で酸素分圧を4.5Pa超の高い雰囲気中で、成膜することにより、図1に示すように、電子キャリア濃度を1018/cm未満に低下させることができた。この場合、基板の温度は意図的に加温しない状態で、ほぼ室温に維持されている。フレキシブルなプラスチックフィルムを基板として使用するには、基板温度は100℃未満に保つことが好ましい。 By forming a film in an atmosphere where the oxygen partial pressure is higher than 4.5 Pa under the same conditions as in this example, the electron carrier concentration can be reduced to less than 10 18 / cm 3 as shown in FIG. did it. In this case, the temperature of the substrate is maintained at substantially room temperature without intentionally heating. In order to use a flexible plastic film as a substrate, the substrate temperature is preferably kept below 100 ° C.

酸素分圧をさらに大きくすると、電子キャリア濃度をさらに低下させることができる。例えば、図1に示す様に、基板温度25℃、酸素分圧5Paで成膜したInGaO3(ZnO)薄膜では、さらに、電子キャリア数を1016/cmに低下させることができた。 If the oxygen partial pressure is further increased, the electron carrier concentration can be further reduced. For example, as shown in FIG. 1, in the InGaO 3 (ZnO) 4 thin film formed at a substrate temperature of 25 ° C. and an oxygen partial pressure of 5 Pa, the number of electron carriers could be further reduced to 10 16 / cm 3 .

得られた薄膜は、図2に示す様に、電子移動度が1cm/(V・秒)超であった。しかし、本実施例のパルスレーザー蒸着法では、酸素分圧を6.5Pa以上にすると、堆積した膜の表面が凸凹となり、TFTのチャネル層として用いることが困難となる。 The obtained thin film had an electron mobility of more than 1 cm 2 / (V · sec) as shown in FIG. However, in the pulse laser vapor deposition method of the present embodiment, when the oxygen partial pressure is set to 6.5 Pa or more, the surface of the deposited film becomes uneven, making it difficult to use it as a TFT channel layer.

従って、酸素分圧4.5Pa超、望ましくは5Pa超、6.5Pa未満の雰囲気で、パルスレーザー蒸着法を用いる。この方法で、結晶状態における組成InGaO3(ZnO)m(mは6未満の数)で表される透明アモルファス酸化物薄膜を作製すれば、ノーマリーオフのトランジスタを構成することができる。 Therefore, the pulse laser deposition method is used in an atmosphere having an oxygen partial pressure of more than 4.5 Pa, desirably more than 5 Pa and less than 6.5 Pa. When a transparent amorphous oxide thin film represented by the composition InGaO 3 (ZnO) m (m is a number less than 6) in a crystalline state is produced by this method, a normally-off transistor can be formed.

また、該薄膜の電子移動度は、1cm/V・秒超が得られ、オン・オフ比を10超に大きくすることができた。 Further, the electron mobility of the thin film was obtained to exceed 1 cm 2 / V · second, and the on / off ratio could be increased to more than 10 3 .

以上、説明したように、本実施例に示した条件下でPLD法によりInGaZn酸化物の成膜を行う場合は、酸素分圧を4.5Pa以上6.5Pa未満になるように制御することが望ましい。   As described above, when an InGaZn oxide film is formed by the PLD method under the conditions shown in this embodiment, the oxygen partial pressure can be controlled to be 4.5 Pa or more and less than 6.5 Pa. desirable.

なお、電子キャリア濃度を1018/cm未満を実現するためには、酸素分圧の条件、成膜装置の構成や、成膜する材料や組成などに依存する。 Note that, in order to realize the electron carrier concentration of less than 10 18 / cm 3 , the electron carrier concentration depends on the oxygen partial pressure conditions, the configuration of the film formation apparatus, the material and composition of the film formation, and the like.

次に、上記装置における酸素分圧6.5Paの条件で、アモルファス酸化物を作製し、図5に示すトップゲート型MISFET素子を作製した。具体的には、まず、ガラス基板(1)上に上記のアモルファスIn-Ga-Zn-O薄膜の作製法により、チャンネル層(2)として用いる厚さ120nmの半絶縁性アモルファスInGaO3(ZnO)膜を形成した。 Next, an amorphous oxide was produced under the condition of an oxygen partial pressure of 6.5 Pa in the above apparatus, and a top gate type MISFET element shown in FIG. 5 was produced. Specifically, first, a semi-insulating amorphous InGaO 3 (ZnO) having a thickness of 120 nm used as a channel layer (2) is formed on the glass substrate (1) by the above-described method for producing an amorphous In—Ga—Zn—O thin film. Four films were formed.

さらにその上に、チャンバー内酸素分圧を1Pa未満にして、パルスレーザー堆積法により電気伝導度の大きなInGaO3(ZnO)及び金膜をそれぞれ30nm積層する。そして、フォトリゾグラフィー法とリフトオフ法により、ドレイン端子(5)及びソース端子(6)を形成した。最後にゲート絶縁膜(3)として用いるY2O3膜を電子ビーム蒸着法により成膜した(厚み:90nm、比誘電率:約15、リーク電流密度:0.5 MV/cm印加時に10-3 A/cm2)。その上に金を成膜し、フォトリソグラフィー法とリフトオフ法により、ゲート端子(4)を形成した。 Further, an InGaO 3 (ZnO) 4 film and a gold film having a high electric conductivity are laminated to 30 nm by a pulse laser deposition method with an oxygen partial pressure in the chamber of less than 1 Pa. Then, the drain terminal (5) and the source terminal (6) were formed by the photolithography method and the lift-off method. Finally, a Y 2 O 3 film used as the gate insulating film (3) was formed by electron beam evaporation (thickness: 90 nm, relative dielectric constant: about 15, leakage current density: 10 -3 A when 0.5 MV / cm applied) / cm 2 ). A gold film was formed thereon, and a gate terminal (4) was formed by a photolithography method and a lift-off method.

MISFET素子の特性評価
図6に、室温下で測定したMISFET素子の電流−電圧特性を示す。ドレイン電圧VDSの増加に伴い、ドレイン電流IDSが増加したことからチャネルがn型半導体であることが分かる。これは、アモルファスIn-Ga-Zn-O系半導体がn型であるという事実と矛盾しない。IDSはVDS= 6 V程度で飽和(ピンチオフ)する典型的な半導体トランジスタの挙動を示した。利得特性を調べたところ、VDS = 4 V印加時におけるゲート電圧VGSの閾値は約-0.5 Vであった。また、VG=10 V時には、IDS=1.0 × 10-5Aの電流が流れた。これはゲートバイアスにより絶縁体のIn-Ga-Zn-O系アモルファス半導体薄膜内にキャリアを誘起できたことに対応する。
FIG. 6 shows the current-voltage characteristics of the MISFET element measured at room temperature. As the drain voltage V DS increases, the drain current I DS increases, which indicates that the channel is an n-type semiconductor. This is consistent with the fact that amorphous In-Ga-Zn-O based semiconductors are n-type. I DS shows the behavior of a typical semiconductor transistor that saturates (pinch off) at about V DS = 6 V. When the gain characteristic was examined, the threshold value of the gate voltage V GS when V DS = 4 V was applied was about −0.5 V. When V G = 10 V, a current of I DS = 1.0 × 10 −5 A flowed. This corresponds to the fact that carriers can be induced in the In-Ga-Zn-O amorphous semiconductor thin film of the insulator by the gate bias.

トランジスタのオン・オフ比は、10超であった。また、出力特性から電界効果移動度を算出したところ、飽和領域において約7cm2(Vs)-1の電界効果移動度が得られた。作製した素子に可視光を照射して同様の測定を行なったが、トランジスタ特性の変化は認められなかった。 The on / off ratio of the transistor was more than 10 3 . When the field effect mobility was calculated from the output characteristics, a field effect mobility of about 7 cm 2 (Vs) −1 was obtained in the saturation region. A similar measurement was performed by irradiating the fabricated device with visible light, but no change in transistor characteristics was observed.

本実施例によれば、電子キャリア濃度が小さく、したがって、電気抵抗が高く、かつ電子移動度が大きいチャネル層を有する薄膜トランジスタを実現できる。   According to this embodiment, it is possible to realize a thin film transistor having a channel layer having a low electron carrier concentration, a high electrical resistance, and a high electron mobility.

なお、上記したアモルファス酸化物は、電子キャリア濃度の増加と共に、電子移動度が増加し、さらに縮退伝導を示すという優れた特性を備えていた。   The above-described amorphous oxide had excellent characteristics that the electron mobility increased with an increase in the electron carrier concentration and further exhibited degenerate conduction.

本実施例では、ガラス基板上に薄膜トランジスタを作製したが、成膜自体が室温で行えるので、プラスチック板やフィルムなどの基板が使用可能である。   In this embodiment, a thin film transistor is formed on a glass substrate. However, since the film formation itself can be performed at room temperature, a substrate such as a plastic plate or a film can be used.

また、本実施例で得られたアモルファス酸化物は、可視光の光吸収が殆どなく、透明なフレキシブルTFTを実現できる。   Further, the amorphous oxide obtained in this example hardly absorbs visible light and can realize a transparent flexible TFT.

(第2の成膜法:スパッタ法(SP法))
雰囲気ガスとしてアルゴンガスを用いた高周波SP法により、成膜する場合について説明する。
SP法は、図10に示す装置を用いて行った。同図において、807は被成膜基板、808はターゲット、805は冷却機構付き基板保持手段、814は、ターボ分子ポンプ、815はロータリーポンプ、817はシャッターである。また、818はイオン真空計、819はピラニ真空計、821は成長室(チャンバー)、830はゲートバルブである。
(Second film formation method: sputtering method (SP method))
A case where a film is formed by a high-frequency SP method using argon gas as an atmosphere gas will be described.
The SP method was performed using the apparatus shown in FIG. In the figure, reference numeral 807 denotes a film formation substrate, 808 denotes a target, 805 denotes a substrate holding means with a cooling mechanism, 814 denotes a turbo molecular pump, 815 denotes a rotary pump, and 817 denotes a shutter. Reference numeral 818 denotes an ion vacuum gauge, 819 denotes a Pirani vacuum gauge, 821 denotes a growth chamber (chamber), and 830 denotes a gate valve.

被成膜基板807としては、SiO2ガラス基板(コーニング社製1737)を用意した。成膜前処理として、この基板の超音波脱脂洗浄を、アセトン、エタノール、超純水により各5分ずつ行った後、空気中100℃で乾燥させた。 As the film formation substrate 807, a SiO 2 glass substrate (1737 manufactured by Corning) was prepared. As pre-deposition treatment, the substrate was subjected to ultrasonic degreasing and cleaning with acetone, ethanol, and ultrapure water for 5 minutes each and then dried at 100 ° C. in air.

ターゲット材料としては、InGaO(ZnO)組成を有する多結晶焼結体(サイズ 20mmΦ5mmt)を用いた。 As a target material, a polycrystalline sintered body (size 20 mmΦ5 mmt) having an InGaO 3 (ZnO) 4 composition was used.

この焼結体は、出発原料として、In2O3:Ga2O3:ZnO(各4N試薬)を湿式混合(溶媒:エタノール)し、仮焼(1000 ℃: 2h)、乾式粉砕、本焼結(1550 ℃: 2h)を経て作製した。このターゲット808の電気伝導度は90 (S/cm)であり、半絶縁体状態であった。 In this sintered body, as a starting material, In 2 O 3 : Ga 2 O 3 : ZnO (each 4N reagent) is wet-mixed (solvent: ethanol), calcined (1000 ° C: 2h), dry pulverized, main-fired It was produced after crystallization (1550 ° C: 2h). The electric conductivity of the target 808 was 90 (S / cm) and was in a semi-insulating state.

成長室821内の到達真空は、1×10-4 (Pa)であり、成長中の酸素ガスとアルゴンガスの全圧は、4〜0.1×10−1(Pa)の範囲での一定の値とした。そして、アルゴンガスと酸素との分圧比を変えて、酸素分圧を10−3〜2×10−1(Pa)の範囲で変化させた。 The ultimate vacuum in the growth chamber 821 is 1 × 10 −4 (Pa), and the total pressure of oxygen gas and argon gas during growth is constant in the range of 4 to 0.1 × 10 −1 (Pa). The value of And the partial pressure ratio of argon gas and oxygen was changed, and the oxygen partial pressure was changed in the range of 10 < -3 > -2 * 10 <-1> (Pa).

また、基板温度は、室温とし、ターゲット808と被成膜基板807間の距離は、30 (mm)であった。   The substrate temperature was room temperature, and the distance between the target 808 and the deposition target substrate 807 was 30 (mm).

投入電力は、RF180 Wであり、成膜レートは、10 (nm/min)で行った。   The input power was RF 180 W, and the film formation rate was 10 (nm / min).

得られた膜に関し、膜面にすれすれ入射X線回折(薄膜法、入射角 0.5度)を行ったところ、明瞭な回折ピークは検出されず、作製したIn−Zn−Ga−O系膜はアモルファス膜であることが示された。   With respect to the obtained film, grazing incidence X-ray diffraction (thin film method, incident angle 0.5 degree) was performed on the film surface, but no clear diffraction peak was detected, and the produced In—Zn—Ga—O-based film was amorphous. It was shown to be a membrane.

さらに、X線反射率測定を行い、パターンの解析を行った結果、薄膜の平均二乗粗さ(Rrms)は約0.5nmであり、膜厚は約120nmであることが分かった。蛍光X線(XRF)分析の結果、薄膜の金属組成比はIn : Ga : Zn = 0.98 : 1.02 : 4であった。   Furthermore, as a result of measuring the X-ray reflectivity and analyzing the pattern, it was found that the mean square roughness (Rrms) of the thin film was about 0.5 nm and the film thickness was about 120 nm. As a result of X-ray fluorescence (XRF) analysis, the metal composition ratio of the thin film was In: Ga: Zn = 0.98: 1.02: 4.

成膜時の雰囲気の酸素分圧を変化させ、得られたアモルファス酸化物膜の電気伝導度を測定した。その結果を図3に示す。   The oxygen partial pressure of the atmosphere during film formation was changed, and the electrical conductivity of the obtained amorphous oxide film was measured. The result is shown in FIG.

図3に示すように、酸素分圧を3×10-2Pa超の高い雰囲気中で、成膜することにより、電気伝導度を10S/cm未満に低下させることができた。 As shown in FIG. 3, the electrical conductivity could be reduced to less than 10 S / cm by forming a film in an atmosphere having a high oxygen partial pressure exceeding 3 × 10 −2 Pa.

酸素分圧をさらに大きくすることにより、電子キャリア数を低下させることができた。   By further increasing the oxygen partial pressure, the number of electron carriers could be reduced.

例えば、図3に示す様に、基板温度25℃、酸素分圧10-1Paで成膜したInGaO3(ZnO)薄膜では、さらに、電気伝導度を約10-10S/cmに低下させることができた。また、酸素分圧10-1Pa超で成膜したInGaO3(ZnO)薄膜は、電気抵抗が高すぎて電気伝導度は測定できなかった。この場合、電子移動度は測定できなかったが、電子キャリア濃度が大きな膜での値から外挿して、電子移動度は、約1cm/V・秒と推定された。 For example, as shown in FIG. 3, in an InGaO 3 (ZnO) 4 thin film formed at a substrate temperature of 25 ° C. and an oxygen partial pressure of 10 −1 Pa, the electrical conductivity is further reduced to about 10 −10 S / cm. I was able to. In addition, the InGaO 3 (ZnO) 4 thin film formed at an oxygen partial pressure exceeding 10 −1 Pa had an electrical resistance that was too high to measure the electrical conductivity. In this case, although the electron mobility could not be measured, the electron mobility was estimated to be about 1 cm 2 / V · second by extrapolating from the value in the film having a high electron carrier concentration.

すなわち、酸素分圧3×10-2Pa超、望ましくは5×10-1Pa超のアルゴンガス雰囲気で、スパッタ蒸着法で作製したIn-Ga-Zn-Oから構成され、結晶状態における組成InGaO3(ZnO)m(mは6未満の自然数)で表される透明アモルファス酸化物薄膜を作製した。この透明アモルファス酸化物薄膜を用いて、ノーマリーオフで、かつオン・オフ比を10超のトランジスタを構成することができた。 That is, it is composed of In—Ga—Zn—O produced by sputter deposition in an argon gas atmosphere with an oxygen partial pressure of over 3 × 10 −2 Pa, preferably over 5 × 10 −1 Pa, and the composition InGaO in the crystalline state. A transparent amorphous oxide thin film represented by 3 (ZnO) m (m is a natural number of less than 6) was prepared. Using this transparent amorphous oxide thin film, a normally-off transistor with an on / off ratio exceeding 10 3 could be constructed.

本実施例で示した装置、材料を用いる場合は、スパッタによる成膜の際の酸素分圧としては、例えば、3×10-2Pa以上、5×10-1Pa以下の範囲である。なお、パルスレーザー蒸着法およびスパッタ法で作成された薄膜では、図2に示す様に、伝導電子数の増加と共に、電子移動度が増加する。 In the case of using the apparatus and materials shown in this embodiment, the oxygen partial pressure during film formation by sputtering is, for example, in the range of 3 × 10 −2 Pa to 5 × 10 −1 Pa. In the thin film formed by the pulse laser deposition method and the sputtering method, as shown in FIG. 2, the electron mobility increases as the number of conduction electrons increases.

上記のとおり、酸素分圧を制御することにより、酸素欠陥を低減でき、その結果、電子キャリア濃度を減少できる。また、アモルファス状態では、多結晶状態とは異なり、本質的に粒子界面が存在しないために、高電子移動度のアモルファス薄膜を得ることができる。   As described above, by controlling the oxygen partial pressure, oxygen defects can be reduced, and as a result, the electron carrier concentration can be reduced. In the amorphous state, unlike the polycrystalline state, there is essentially no particle interface, so that an amorphous thin film with high electron mobility can be obtained.

なお、ガラス基板の代わりに厚さ200μmのポリエチレン・テレフタレート(PET)フィルムを用いた場合にも、得られたInGaO(ZnO)アモルファス酸化物膜は、同様の特性を示した。 Even when a polyethylene terephthalate (PET) film having a thickness of 200 μm was used instead of the glass substrate, the obtained InGaO 3 (ZnO) 4 amorphous oxide film showed similar characteristics.

なお、ターゲットとして、多結晶InGaO3(Zn1-xMgO)m(mは6未満の自然数、0<x≦1)を用いれば、1Pa未満の酸素分圧下でも、高抵抗非晶質InGaO3(Zn1-xMgO)m膜を得ることができる。 If polycrystalline InGaO 3 (Zn 1-x Mg x O) m (m is a natural number less than 6 and 0 <x ≦ 1) is used as a target, a high-resistance amorphous material even under an oxygen partial pressure of less than 1 Pa. An InGaO 3 (Zn 1-x Mg x O) m film can be obtained.

例えば、Znを80at%のMgで置換したターゲットを使用した場合、酸素分圧0.8Paの雰囲気で、パルスレーザー堆積法で得られた膜の電子キャリア濃度を1016/cm未満とすることができる(電気抵抗値は、約10-2S/cmである。)。 For example, when a target in which Zn is replaced with 80 at% Mg is used, the electron carrier concentration of the film obtained by the pulse laser deposition method is less than 10 16 / cm 3 in an atmosphere with an oxygen partial pressure of 0.8 Pa. (The electric resistance value is about 10 −2 S / cm).

こうした膜の電子移動度は、Mg無添加膜に比べて低下するが、その程度は少なく、室温での電子移動度は約5cm/(V・秒)で、アモルファスシリコンに比べて、1桁程度大きな値を示す。同じ条件で成膜した場合、Mg含有量の増加に対して、電気伝導度と電子移動度は、共に低下するので、Mgの含有量は、好ましくは、20%超、85%未満(xにして、0.2<x<0.85)である。 The electron mobility of such a film is lower than that of the Mg-free film, but the degree is small, and the electron mobility at room temperature is about 5 cm 2 / (V · sec), which is one digit that of amorphous silicon. A large value is shown. When the film is formed under the same conditions, both the electrical conductivity and the electron mobility decrease as the Mg content increases, so the Mg content is preferably more than 20% and less than 85% (x). 0.2 <x <0.85).

上記した非晶質酸化物膜を用いた薄膜トランジスタにおいて、Al,Y、HfO、又はそれらの化合物を少なくとも二つ以上含む混晶化合物をゲート絶縁膜とすることが好ましい。 In the thin film transistor using the above-described amorphous oxide film, a gate insulating film is preferably formed using a mixed crystal compound containing at least two of Al 2 O 3 , Y 2 O 3 , HfO 2 , or a compound thereof.

ゲート絶縁薄膜とチャネル層薄膜との界面に欠陥が存在すると、電子移動度の低下及びトランジスタ特性にヒステリシスが生じる。また、ゲート絶縁膜の種類により、リーク電流が大きく異なる。このために、チャネル層に適合したゲート絶縁膜を選定する必要がある。Al膜を用いれば、リーク電流を低減できる。また、Y膜を用いればヒステリシスを小さくできる。さらに、高誘電率のHfO膜を用いれば、電子移動度を大きくすることができる。また、これらの膜の混晶を用いて、リーク電流、ヒステリシスが小さく、電子移動度の大きなTFTを形成できる。また、ゲート絶縁膜形成プロセス及びチャネル層形成プロセスは、室温で行うことができるので、TFT構造として、スタガ構造及び逆スタガ構造いずれをも形成することができる。 If there is a defect at the interface between the gate insulating thin film and the channel layer thin film, the electron mobility is lowered and the transistor characteristics are hysteresis. Further, the leakage current varies greatly depending on the type of the gate insulating film. For this purpose, it is necessary to select a gate insulating film suitable for the channel layer. If an Al 2 O 3 film is used, leakage current can be reduced. Further, the hysteresis can be reduced by using a Y 2 O 3 film. Further, if a high dielectric constant HfO 2 film is used, the electron mobility can be increased. Further, by using mixed crystals of these films, a TFT with small leakage current and hysteresis and high electron mobility can be formed. In addition, since the gate insulating film formation process and the channel layer formation process can be performed at room temperature, both a staggered structure and an inverted staggered structure can be formed as the TFT structure.

このように形成したTFTは、ゲート端子、ソース端子、及び、ドレイン端子を備えた3端子素子で、セラミックス、ガラス、又はプラスチックなどの絶縁基板上に成膜した半導体薄膜を、電子又はホールが移動するチャネル層として用いたものである。また、このTFTはゲート端子に電圧を印加して、チャンネル層に流れる電流を制御し、ソース端子とドレイン端子間の電流をスイッチングする機能を有するアクテイブ素子である。   The TFT thus formed is a three-terminal element having a gate terminal, a source terminal, and a drain terminal. Electrons or holes move through a semiconductor thin film formed on an insulating substrate such as ceramics, glass, or plastic. This is used as a channel layer. The TFT is an active element having a function of switching a current between a source terminal and a drain terminal by applying a voltage to a gate terminal to control a current flowing in a channel layer.

なお、酸素欠損量を制御して所望の電子キャリア濃度を達成できていることが本発明においては重要である。   It is important in the present invention that the desired electron carrier concentration can be achieved by controlling the oxygen deficiency.

上記記載においては、非晶質酸化物膜の酸素量(酸素欠損量)の制御を、成膜時に酸素を所定濃度含む雰囲気中で行うことで制御している。しかし、成膜後、当該酸化物膜を酸素を含む雰囲気中で後処理して酸素欠損量を制御(低減あるいは増加)することも好ましいものである。   In the above description, the amount of oxygen (oxygen deficiency) in the amorphous oxide film is controlled by performing it in an atmosphere containing oxygen at a predetermined concentration during film formation. However, it is also preferable to control (reduce or increase) the amount of oxygen vacancies after film formation by post-processing the oxide film in an atmosphere containing oxygen.

効果的に酸素欠損量を制御するには、酸素を含む雰囲気中の温度を0℃以上300℃以下、好ましくは、25℃以上、250℃以下、更に好ましくは100℃以上200℃以下で行うのがよい。   In order to effectively control the oxygen deficiency, the temperature in the atmosphere containing oxygen is 0 ° C. or higher and 300 ° C. or lower, preferably 25 ° C. or higher and 250 ° C. or lower, more preferably 100 ° C. or higher and 200 ° C. or lower. Is good.

勿論、成膜時にも酸素を含む雰囲気中で行い、且つ成膜後の後処理でも酸素を含む雰囲気中で後処理してもよい。また、所定の電子キャリア濃度(1018/cm未満)を得られるのであれば、成膜時には、酸素分圧制御は行わないで、成膜後の後処理を酸素を含む雰囲気中で行ってもよい。 Needless to say, the film formation may be performed in an atmosphere containing oxygen, and the post-treatment after the film formation may be performed in the atmosphere containing oxygen. If a predetermined electron carrier concentration (less than 10 18 / cm 3 ) can be obtained, oxygen partial pressure control is not performed during film formation, and post-treatment after film formation is performed in an atmosphere containing oxygen. Also good.

なお、本発明における電子キャリア濃度の下限としては、得られる酸化物膜をどのような素子や回路あるいは装置に用いるかにもよるが、例えば1014/cm以上である。 Note that the lower limit of the electron carrier concentration in the present invention is, for example, 10 14 / cm 3 or more, although it depends on what kind of element, circuit or device the oxide film obtained is used for.

(材料系の拡大)
さらに、組成系を拡大して研究を進めた結果、Zn,In及びSnのうち、少なくとも1種類の元素の酸化物からなるアモルファス酸化物で、電子キャリア濃度が小さく、かつ電子移動度が大きいアモルファス酸化物膜を作製できることを見出した。
(Expansion of materials)
Furthermore, as a result of expanding the composition system and researching it, an amorphous oxide composed of an oxide of at least one of Zn, In and Sn, an amorphous material with a low electron carrier concentration and a high electron mobility. It has been found that an oxide film can be produced.

また、このアモルファス酸化物膜は、伝導電子数の増加と共に、電子移動度が大きくなるという特異な特性を有することを見出した。   Further, the present inventors have found that this amorphous oxide film has a unique characteristic that the electron mobility increases as the number of conduction electrons increases.

その膜を用いてTFTを作成し、オン・オフ比、ピンチオフ状態での飽和電流、スイッチ速度などのトランジスタ特性に優れたノーマリーオフ型のTFTを作成できる。   A TFT is formed using the film, and a normally-off type TFT excellent in transistor characteristics such as an on / off ratio, a saturation current in a pinch-off state, and a switch speed can be formed.

本発明には、以下(a)から(h)の特徴を有する酸化物を用いることができる。
(a) 室温での電子キャリア濃度が、1018/cm未満のアモルファス酸化物。
(b) 電子キャリア濃度が増加すると共に、電子移動度が増加することを特徴とするアモルファス酸化物。
なおここで、室温とは0℃から40℃程度の温度をいう。アモルファスとは、X線回折スペクトルにおいて、ハローパターンのみが観測され、特定の回折線を示さない化合物をいう。また、ここでの電子移動度は、ホール効果測定で得られる電子移動度をいう。
(c) 室温での電子移動度が、0.1cm/V・秒超であることを特徴とする上記(a)又は(b)に記載されるアモルファス酸化物。
(d) 縮退伝導を示す上記(b)から(c)のいずれかに記載されるアモルファス酸化物である。なお、ここでの縮退伝導とは、電気抵抗の温度依存性における熱活性化エネルギーが、30meV以下の状態をいう。
(e) Zn, In及びSnのうち、少なくとも1種類の元素を構成成分として含む上記(a)から(d)のいずれかに記載されるアモルファス酸化物。
(f) 上記(e)に記載のアモルファス酸化物に、Znより原子番号の小さい2族元素M2(M2は、Mg,Ca)、Inより原子番号の小さい3属元素M3(M3は、B,Al、Ga、Y),Snより小さい原子番号の小さい4属元素M4(M4は、Si,Ge,Zr)、5属元素M5(M5は、V,Nb,Ta)およびLu、Wのうち、少なくとも1種類の元素を含むアモルファス酸化物膜。
(g) 結晶状態における組成がIn1−xM33(Zn1−yM2O)m(0≦x、y≦1、mは0又は6未満の自然数)である化合物単体又はmの異なる化合物の混合体である(a)から(f)のいずれかに記載のアモルファス酸化物膜。M3たとえば、Gaであり、M2は例えば、Mgである。
In the present invention, an oxide having the following characteristics (a) to (h) can be used.
(A) An amorphous oxide having an electron carrier concentration at room temperature of less than 10 18 / cm 3 .
(B) An amorphous oxide characterized by an increase in electron carrier concentration and an increase in electron mobility.
Here, room temperature refers to a temperature of about 0 ° C. to 40 ° C. Amorphous refers to a compound in which only a halo pattern is observed in an X-ray diffraction spectrum and does not show a specific diffraction line. Moreover, the electron mobility here means the electron mobility obtained by Hall effect measurement.
(C) The amorphous oxide described in the above (a) or (b), wherein the electron mobility at room temperature is more than 0.1 cm 2 / V · sec.
(D) The amorphous oxide described in any one of (b) to (c) above showing degenerate conduction. Here, degenerate conduction refers to a state in which the thermal activation energy in the temperature dependence of electrical resistance is 30 meV or less.
(E) The amorphous oxide described in any one of (a) to (d) above, which contains at least one element of Zn, In, and Sn as a constituent component.
(F) To the amorphous oxide described in (e) above, the Group 2 element M2 having an atomic number smaller than Zn (M2 is Mg, Ca), the Group 3 element M3 having an atomic number smaller than In (M3 is B, Among Al, Ga, Y), Sn group 4 element M4 (M4 is Si, Ge, Zr), group 5 element M5 (M5 is V, Nb, Ta) and Lu, W An amorphous oxide film containing at least one element.
(G) the crystal composition in a state that In 1-x M3 x O 3 (Zn 1-y M2 y O) m (0 ≦ x, y ≦ 1, m is 0 or less than 6 natural number) is a compound alone or m The amorphous oxide film according to any one of (a) to (f), which is a mixture of different compounds. M3 is, for example, Ga, and M2 is, for example, Mg.

(h) ガラス基板、金属基板、プラスチック基板又はプラスチックフィルム上に設けた上記(a)から(g)記載のアモルファス酸化物膜。  (h) The amorphous oxide film according to the above (a) to (g) provided on a glass substrate, metal substrate, plastic substrate or plastic film.

また、本発明は、(10)上記記載のアモルファス酸化物、又はアモルファス酸化物膜をチャネル層に用いた電界効果型トランジスタである。   The present invention is (10) a field effect transistor using the amorphous oxide or the amorphous oxide film described above as a channel layer.

なお、電子キャリア濃度が1018/cm未満、1015/cm超のアモルファス酸化物膜をチャネル層に用い、ソース端子、ドレイン端子及びゲート絶縁膜を介してゲート端子を配した電界効果型トランジスタを構成する。ソース・ドレイン端子間に5V程度の電圧を印加したとき、ゲート電圧を印加しないときのソース・ドレイン端子間の電流を約10−7アンペヤにすることができる。 Note that a field effect type in which an amorphous oxide film having an electron carrier concentration of less than 10 18 / cm 3 and more than 10 15 / cm 3 is used for a channel layer, and a gate terminal is arranged via a source terminal, a drain terminal, and a gate insulating film. A transistor is formed. When a voltage of about 5 V is applied between the source and drain terminals, the current between the source and drain terminals when no gate voltage is applied can be about 10 −7 ampere.

酸化物結晶の電子移動度は、金属イオンのs軌道の重なりが大きくなるほど、大きくなり、原子番号の大きなZn,In,Snの酸化物結晶は、0.1から200cm/(V・秒)の大きな電子移動度を持つ。 The electron mobility of the oxide crystal increases as the s orbital overlap of the metal ions increases, and the oxide crystal of Zn, In, Sn having a large atomic number has a value of 0.1 to 200 cm 2 / (V · sec). It has a large electron mobility.

さらに、酸化物では、酸素と金属イオンとがイオン結合している。   Further, in the oxide, oxygen and metal ions are ionically bonded.

そのため、化学結合の方向性がなく、構造がランダムで、結合の方向が不均一なアモルファス状態でも、電子移動度は、結晶状態の電子移動度に比較して、同程度の大きさを有することが可能となる。   Therefore, even in the amorphous state where there is no chemical bond directionality, the structure is random, and the bond direction is non-uniform, the electron mobility should be comparable to the electron mobility in the crystalline state. Is possible.

一方で、Zn,In,Snを原子番号の小さな元素で置換することにより、電子移動度は小さくなる、こうした結果により、本発明のよるアモルファス酸化物の電子移動度は、約0.01cm/(V・秒)から20cm/(V・秒)である。 On the other hand, by substituting Zn, In, and Sn with an element having a small atomic number, the electron mobility is reduced. As a result, the electron mobility of the amorphous oxide according to the present invention is about 0.01 cm 2 / (V · second) to 20 cm 2 / (V · second).

上記酸化物を用いてトランジスタのチャネル層を作製する場合、トランジスタにおいて、Al、Y、HfO、又はそれらの化合物を少なくとも二つ以上含む混晶化合物をゲート絶縁膜とすることが好ましい。 In the case where a channel layer of a transistor is formed using the above oxide, in the transistor, a mixed crystal compound containing at least two of Al 2 O 3 , Y 2 O 3 , HfO 2 , or a compound thereof is used as a gate insulating film. It is preferable.

ゲート絶縁薄膜とチャネル層薄膜との界面に欠陥が存在すると、電子移動度の低下及びトランジスタ特性にヒステリシスが生じる。また、ゲート絶縁膜の種類により、リーク電流が大きく異なる。このために、チャネル層に適合したゲート絶縁膜を選定する必要がある。Al膜を用いれば、リーク電流を低減できる。また、Y膜を用いればヒステリシスを小さくできる。さらに、高誘電率のHfO膜を用いれば、電界効果移動度を大きくすることができる。また、これらの化合物の混晶からなる膜を用いて、リーク電流、ヒステリシスが小さく、電界効果移動度の大きなTFTを形成できる。また、ゲート絶縁膜形成プロセス及びチャネル層形成プロセスは、室温で行うことができるので、TFT構造として、スタガ構造及び逆スタガ構造いずれをも形成することができる。 If there is a defect at the interface between the gate insulating thin film and the channel layer thin film, the electron mobility is lowered and the transistor characteristics are hysteresis. Further, the leakage current varies greatly depending on the type of the gate insulating film. For this purpose, it is necessary to select a gate insulating film suitable for the channel layer. If an Al 2 O 3 film is used, leakage current can be reduced. Further, the hysteresis can be reduced by using a Y 2 O 3 film. Furthermore, if a high dielectric constant HfO 2 film is used, the field effect mobility can be increased. In addition, by using a film made of a mixed crystal of these compounds, a TFT with small leakage current and hysteresis and high field effect mobility can be formed. In addition, since the gate insulating film formation process and the channel layer formation process can be performed at room temperature, both a staggered structure and an inverted staggered structure can be formed as the TFT structure.

In酸化物膜は、気相法により成膜でき、成膜中の雰囲気に水分を、0.1Pa程度添加することにより、アモルファス膜が得られる。 The In 2 O 3 oxide film can be formed by a vapor phase method, and an amorphous film can be obtained by adding about 0.1 Pa of moisture to the atmosphere during film formation.

また、ZnO及びSnOは、アモルファス膜を得ることは難しいが、Inを、ZnOの場合には20原子量%程度、SnOの場合には、90原子量%程度添加することによりアモルファス膜を得ることができる。特に、Sn−In―O系アモルファス膜を得るためには、雰囲気中に窒素ガスを0.1Pa程度導入すればよい。 In addition, although it is difficult to obtain an amorphous film of ZnO and SnO 2 , an amorphous film can be obtained by adding In 2 O 3 to about 20 atomic% in the case of ZnO and about 90 atomic% in the case of SnO 2. Can be obtained. In particular, in order to obtain a Sn—In—O-based amorphous film, nitrogen gas may be introduced into the atmosphere at about 0.1 Pa.

上記のアモルファス膜に、Znより原子番号の小さい2族元素M2(M2は、Mg,Ca)、Inより原子番号の小さい3属元素M3(M3は、B,Al、Ga、Y),Snより小さい原子番号の小さい4属元素M4(M4は、Si,Ge,Zr)、5属元素M5(M5は、V,Nb,Ta)およびLu、Wのうち、少なくとも1種類の複合酸化物を構成する元素を添加できる。   From the group II element M2 (M2 is Mg, Ca) having an atomic number smaller than Zn and the group 3 element M3 (M3 is B, Al, Ga, Y), Sn having an atomic number smaller than In Consists of at least one complex oxide of group 4 element M4 having a small atomic number (M4 is Si, Ge, Zr), group 5 element M5 (M5 is V, Nb, Ta) and Lu, W Can be added.

それにより、室温での、アモルファス膜をより安定化させることができる。また、アモルファス膜が得られる組成範囲を広げることができる。   Thereby, the amorphous film at room temperature can be further stabilized. Moreover, the composition range in which an amorphous film is obtained can be expanded.

特に、共有結合性の強い、B,Si,Geの添加は、アモルファス相安定化に有効であるし、イオン半径の差の大きいイオンから構成される複合酸化物は、アモルファス相が安定化する。   In particular, the addition of B, Si, and Ge, which has strong covalent bonding, is effective for stabilizing the amorphous phase, and the complex phase composed of ions having a large difference in ionic radius stabilizes the amorphous phase.

たとえば、In−Zn−O系では、Inが約20原子%超の組成範囲でないと、室温で安定なアモルファス膜は得難いが、MgをInと当量添加することにより、Inが約15原子量%超の組成範囲で、安定なアモルファス膜を得ることができる。   For example, in the case of the In—Zn—O system, it is difficult to obtain an amorphous film that is stable at room temperature unless In is in a composition range of more than about 20 atomic%. With this composition range, a stable amorphous film can be obtained.

気相法による成膜において、雰囲気を制御することにより、電子キャリア濃度が、1018/cm未満、1015/cm超のアモルファス酸化膜を得ることができる。 In film formation by a vapor phase method, an amorphous oxide film having an electron carrier concentration of less than 10 18 / cm 3 and more than 10 15 / cm 3 can be obtained by controlling the atmosphere.

アモルファス酸化物の成膜方法としては、パルスレーザー蒸着法(PLD法)、スパッタ法(SP法)及び電子ビーム蒸着法などの気相法を用いるのがよい。気相法の中でも、材料系の組成を制御しやすい点では、PLD法が、量産性の点からは、SP法が適している。しかし、成膜法は、これらの方法に限られるのものではない。
(PLD法によるIn−Zn−Ga−O系アモルファス酸化膜の成膜)
KrFエキシマレーザーを用いたPLD法により、ガラス基板(コーニング社製1737)上にIn−Zn―Ga―O系アモルファス酸化物膜を堆積させた。このとき、InGaO(ZnO)及びInGaO(ZnO)組成を有する多結晶焼結体をそれぞれターゲットとした。
As a film formation method of the amorphous oxide, it is preferable to use a vapor phase method such as a pulse laser deposition method (PLD method), a sputtering method (SP method), or an electron beam evaporation method. Among the gas phase methods, the PLD method is suitable from the viewpoint of easily controlling the composition of the material system, and the SP method is suitable from the viewpoint of mass productivity. However, the film forming method is not limited to these methods.
(Formation of In-Zn-Ga-O-based amorphous oxide film by PLD method)
An In—Zn—Ga—O amorphous oxide film was deposited on a glass substrate (1737 manufactured by Corning) by a PLD method using a KrF excimer laser. At this time, polycrystalline sintered bodies having InGaO 3 (ZnO) and InGaO 3 (ZnO) 4 compositions were used as targets, respectively.

成膜装置は、既述の図9に記載されている装置を用い、成膜条件は、当該装置を用いた場合と同様とした。   As the film forming apparatus, the apparatus described in FIG. 9 described above was used, and the film forming conditions were the same as in the case of using the apparatus.

基板温度は25℃である。得られた膜に関し、膜面にすれすれ入射X線回折(薄膜法、入射角 0.5度)を行ったところ、明瞭な回折ピークは検出されず、2種類のターゲットから作製したIn−Zn−Ga−O系膜は、いずれもアモルファス膜であることが示された。   The substrate temperature is 25 ° C. With respect to the obtained film, grazing incidence X-ray diffraction (thin film method, incident angle 0.5 degree) was performed on the film surface, and no clear diffraction peak was detected. In—Zn—Ga— produced from two types of targets All of the O-based films were shown to be amorphous films.

さらに、ガラス基板上のIn−Zn―Ga―O系アモルファス酸化物膜のX線反射率測定を行い、パターンの解析を行った結果、薄膜の平均二乗粗さ(Rrms)は約0.5 nmであり、膜厚は約120 nmであることが分かった。   Furthermore, the X-ray reflectivity measurement of the In—Zn—Ga—O-based amorphous oxide film on the glass substrate was performed and the pattern was analyzed. As a result, the mean square roughness (Rrms) of the thin film was about 0.5 nm. The film thickness was found to be about 120 nm.

蛍光X線(XRF)分析の結果、InGaO(ZnO)組成を有する多結晶焼結体をターゲットとして得られた膜の金属組成比はIn : Ga : Zn = 1.1 : 1.1 : 0.9であった。また、InGaO(ZnO)組成を有する多結晶焼結体をターゲットとして得られた膜の金属組成比は、In : Ga : Zn = 0.98 : 1.02 : 4であった。 As a result of X-ray fluorescence (XRF) analysis, the metal composition ratio of a film obtained using a polycrystalline sintered body having an InGaO 3 (ZnO) composition as a target was In: Ga: Zn = 1.1: 1.1: 0. .9. The metal composition ratio of the film obtained using the polycrystalline sintered body having the InGaO (ZnO) 4 composition as a target was In: Ga: Zn = 0.98: 1.02: 4.

成膜時の雰囲気の酸素分圧を変化させ、InGaO(ZnO)組成を有する多結晶焼結体をターゲットとして得られたアモルファス酸化膜の電子キャリア濃度を測定した。その結果を図1に示す。酸素分圧が4.2Pa超の雰囲気中で成膜することにより、電子キャリア濃度を1018/cm未満に低下させることができた。この場合、基板の温度は意図的に加温しない状態でほぼ室温に維持されている。また、酸素分圧が6.5Pa未満の時は、得られたアモルファス酸化物膜の表面は平坦であった。 The oxygen partial pressure of the atmosphere during film formation was changed, and the electron carrier concentration of the amorphous oxide film obtained using a polycrystalline sintered body having an InGaO 3 (ZnO) 4 composition as a target was measured. The result is shown in FIG. By forming a film in an atmosphere having an oxygen partial pressure of over 4.2 Pa, the electron carrier concentration could be lowered to less than 10 18 / cm 3 . In this case, the temperature of the substrate is maintained at substantially room temperature without intentionally heating. When the oxygen partial pressure was less than 6.5 Pa, the surface of the obtained amorphous oxide film was flat.

酸素分圧が5Paの時、InGaO(ZnO)組成を有する多結晶焼結体をターゲットとして得られたアモルファス酸化膜の電子キャリア濃度は1016/cm、電気伝導度は、10−2S/cmであった。また、電子移動度は、約5cm/V・秒と推測された。光吸収スペクトルの解析から、作製したアモルファス酸化物膜の禁制帯エネルギー幅は、約3 eVと求まった。 When the oxygen partial pressure is 5 Pa, the electron carrier concentration of an amorphous oxide film obtained using a polycrystalline sintered body having an InGaO 3 (ZnO) 4 composition as a target is 10 16 / cm 3 , and the electric conductivity is 10 −2. S / cm. The electron mobility was estimated to be about 5 cm 2 / V · sec. From the analysis of the light absorption spectrum, the band gap energy width of the fabricated amorphous oxide film was found to be about 3 eV.

酸素分圧をさらに大きくすると、電子キャリア濃度をさらに低下させることができた。図1に示す様に、基板温度25℃、酸素分圧6Paで成膜したIn−Zn−Ga−O系アモルファス酸化物膜では、電子キャリア濃度を8×1015/cm(電気伝導:約8×10-3S/cm)に低下させることができた。得られた膜は、電子移動度が1cm/(V・秒)超と推測された。しかし、PLD法では、酸素分圧を6.5Pa以上にすると、堆積した膜の表面が凸凹となり、TFTのチャネル層として用いることが困難となった。 Increasing the oxygen partial pressure further reduced the electron carrier concentration. As shown in FIG. 1, an In—Zn—Ga—O-based amorphous oxide film formed at a substrate temperature of 25 ° C. and an oxygen partial pressure of 6 Pa has an electron carrier concentration of 8 × 10 15 / cm 3 (electric conduction: about 8 × 10 −3 S / cm). The obtained film was estimated to have an electron mobility exceeding 1 cm 2 / (V · sec). However, in the PLD method, when the oxygen partial pressure is set to 6.5 Pa or more, the surface of the deposited film becomes uneven, making it difficult to use as a TFT channel layer.

InGaO(ZnO)組成を有する多結晶焼結体をターゲットとし、異なる酸素分圧で成膜したIn−Zn−Ga−O系アモルファス酸化物膜に関して、電子キャリア濃度と電子移動度の関係を調べた。その結果を図2に示す。電子キャリア濃度が、1016/cmから1020/cmに増加すると、電子移動度は、約3cm/(V・秒)から約11cm/(V・秒)に増加することが示された。また、InGaO(ZnO)組成を有する多結晶焼結体をターゲットとして得られたアモルファス酸化膜に関しても、同様の傾向が見られた。 Regarding the In—Zn—Ga—O amorphous oxide film formed with different oxygen partial pressures, targeting a polycrystalline sintered body having an InGaO 3 (ZnO) 4 composition, the relationship between the electron carrier concentration and the electron mobility is as follows. Examined. The result is shown in FIG. It is shown that as the electron carrier concentration increases from 10 16 / cm 3 to 10 20 / cm 3 , the electron mobility increases from about 3 cm 2 / (V · sec) to about 11 cm 2 / (V · sec). It was done. Further, with regard InGaO 3 (ZnO) amorphous oxide film obtained as a target, a polycrystalline sintered body having a composition similar trend was observed.

ガラス基板の代わりに厚さ200μmのポリエチレン・テレフタレート(PET)フィルムを用いた場合にも、得られたIn−Zn−Ga−O系アモルファス酸化物膜は、同様の特性を示した。   Even when a polyethylene terephthalate (PET) film having a thickness of 200 μm was used instead of the glass substrate, the obtained In—Zn—Ga—O-based amorphous oxide film exhibited similar characteristics.

(PLD法によるIn−Zn−Ga−Mg−O系アモルファス酸化物膜の成膜)
ターゲットとして多結晶InGaO (Zn1-xMgO)(0<x≦1)を用い、PLD法により、ガラス基板上にInGaO(Zn1-xMgO)(0<x≦1)膜を成膜した。
(Formation of In-Zn-Ga-Mg-O-based amorphous oxide film by PLD method)
Polycrystalline InGaO 3 (Zn 1-x Mg x O) 4 (0 <x ≦ 1) was used as a target, and InGaO 3 (Zn 1-x Mg x O) 4 (0 <x ≦ 1) A film was formed.

成膜装置は、図9に記載の装置を用いた。   As the film forming apparatus, the apparatus shown in FIG. 9 was used.

被成膜基板としては、SiO2ガラス基板(コーニング社製1737)を用意した。その基板に前処理として、超音波脱脂洗浄を、アセトン、エタノール、超純水により各5分間ずつ行った後、空気中100℃で.乾燥させた。ターゲットとしては、InGa(Zn1-xMgxO)4(x=1-0)焼結体(サイズ 20mmΦ5mmt)を用いた。 As a film formation substrate, a SiO 2 glass substrate (1737 manufactured by Corning) was prepared. As a pretreatment, the substrate was subjected to ultrasonic degreasing and washing with acetone, ethanol, and ultrapure water for 5 minutes each and then dried at 100 ° C. in air. As a target, an InGa (Zn 1-x Mg x O) 4 (x = 1-0) sintered body (size 20 mmΦ5 mmt) was used.

ターゲットは、出発原料In2O3:Ga2O3:ZnO:MgO(各4N試薬)を、湿式混合(溶媒:エタノール)、仮焼(1000 ℃: 2h)、乾式粉砕、本焼結(1550 ℃: 2h)を経て作製した。 The target is starting material In 2 O 3 : Ga 2 O 3 : ZnO: MgO (each 4N reagent), wet mixing (solvent: ethanol), calcining (1000 ° C: 2h), dry grinding, main sintering (1550 (C: 2h).

成長室到達真空は、2×10-6 (Pa)であり、成長中の酸素分圧は、0.8 (Pa)とした。基板温度は、室温(25℃)で行い、ターゲットと被成膜基板間の距離は、30 (mm)であった。 The growth chamber reaching vacuum was 2 × 10 −6 (Pa), and the oxygen partial pressure during growth was 0.8 (Pa). The substrate temperature was room temperature (25 ° C.), and the distance between the target and the deposition target substrate was 30 (mm).

なお、KrFエキシマレーザーのパワーは、1.5 (mJ/cm/pulse)、パルス幅は、20 (nsec)、繰り返し周波数は、10 (Hz) 、照射スポット径は、1 × 1 (mm角)とした。 The power of the KrF excimer laser is 1.5 (mJ / cm 2 / pulse), the pulse width is 20 (nsec), the repetition frequency is 10 (Hz), and the irradiation spot diameter is 1 × 1 (mm square) ).

成膜レートは、7 (nm/min)であった。   The film formation rate was 7 (nm / min).

雰囲気は酸素分圧0.8Paで、基板温度は25℃である。得られた膜に関し、膜面にすれすれ入射X線回折(薄膜法、入射角 0.5度)を行ったところ、明瞭な回折ピークは検出されず、作製したIn−Zn−Ga−Mg−O系膜はアモルファス膜であることが示された。得られた膜の表面は平坦であった。   The atmosphere is an oxygen partial pressure of 0.8 Pa, and the substrate temperature is 25 ° C. With respect to the obtained film, grazing incidence X-ray diffraction (thin film method, incident angle 0.5 degree) was performed on the film surface, but no clear diffraction peak was detected, and the produced In—Zn—Ga—Mg—O-based film Was shown to be an amorphous film. The surface of the obtained film was flat.

異なるx値のターゲットを用いて、酸素分圧0.8Paの雰囲気中で成膜したIn−Zn−Ga−Mg−O系アモルファス酸化物膜の電気伝導度、電子キャリア濃度及び電子移動度のx値依存性を調べた。   The electric conductivity, electron carrier concentration, and electron mobility x of an In—Zn—Ga—Mg—O-based amorphous oxide film formed in an atmosphere having an oxygen partial pressure of 0.8 Pa using targets with different x values. The value dependency was examined.

その結果を、図4に示す。x値が0.4超のとき、酸素分圧0.8Paの雰囲気中で、PLD法により成膜したアモルファス酸化物膜では、電子キャリア濃度を1018/cm未満にできることが示された。また、x値が0.4超のアモルファス酸化物膜では、電子移動度は、1cm/V・秒超であった。 The result is shown in FIG. It was shown that when the x value exceeds 0.4, the electron carrier concentration can be made less than 10 18 / cm 3 in the amorphous oxide film formed by the PLD method in an atmosphere having an oxygen partial pressure of 0.8 Pa. Further, in the amorphous oxide film having an x value exceeding 0.4, the electron mobility was more than 1 cm 2 / V · second.

図4に示すように、Znを80原子%のMgで置換したターゲットを使用した場合、酸素分圧0.8Paの雰囲気で、パルスレーザー堆積法で得られた膜の電子キャリア濃度を1016/cm未満とすることができる(電気抵抗値は、約10-2S/cmである。)。こうした膜の電子移動度は、Mg無添加膜に比べて低下するが、その程度は少なく、室温での電子移動度は約5cm/(V・秒)で、アモルファスシリコンに比べて、1桁程度大きな値を示す。同じ条件で成膜した場合、Mg含有量の増加に対して、電気伝導度と電子移動度は、共に低下するので、Mgの含有量は、好ましくは、20原子%超、85原子%未満(xにして、0.2<x<0.85)、より好適には0.5<x<0.85である。 As shown in FIG. 4, when a target in which Zn is replaced with 80 atomic% Mg is used, the electron carrier concentration of the film obtained by the pulse laser deposition method is 10 16 / in an atmosphere with an oxygen partial pressure of 0.8 Pa. It can be less than cm 3 (the electrical resistance is about 10 −2 S / cm). The electron mobility of such a film is lower than that of the Mg-free film, but the degree is small, and the electron mobility at room temperature is about 5 cm 2 / (V · sec), which is one digit that of amorphous silicon. A large value is shown. When the film is formed under the same conditions, both the electrical conductivity and the electron mobility decrease with an increase in the Mg content. Therefore, the Mg content is preferably more than 20 atomic% and less than 85 atomic% ( x is 0.2 <x <0.85), and more preferably 0.5 <x <0.85.

ガラス基板の代わりに厚さ200μmのポリエチレン・テレフタレート(PET)フィルムを用いた場合にも、得られたInGaO(Zn1-xMgO)(0<x≦1)アモルファス酸化物膜は、同様の特性を示した。
(PLD法によるInアモルファス酸化物膜の成膜)
KrFエキシマレーザーを用いたPLD法により、In多結晶焼結体をターゲットとして、厚さ200μmのPETフィルム上にIn膜を成膜した。
Even when a polyethylene terephthalate (PET) film having a thickness of 200 μm is used instead of the glass substrate, the obtained InGaO 3 (Zn 1-x Mg x O) 4 (0 <x ≦ 1) amorphous oxide film is Showed similar characteristics.
(In 2 O 3 amorphous oxide film deposition by PLD method)
An In 2 O 3 film was formed on a 200 μm thick PET film by using a PLD method using a KrF excimer laser and targeting an In 2 O 3 polycrystalline sintered body.

装置は、図9に示した装置を用いた。被成膜基板として、SiO2ガラス基板(コーニング社製1737)を用意した。 As the apparatus, the apparatus shown in FIG. 9 was used. A SiO 2 glass substrate (1737 manufactured by Corning) was prepared as a film formation substrate.

この基板の前処理として、超音波脱脂洗浄を、アセトン、エタノール、超純水で各5分間ずつ行った後、空気中100℃で乾燥させた。   As a pretreatment of this substrate, ultrasonic degreasing was performed for 5 minutes each with acetone, ethanol, and ultrapure water, and then dried at 100 ° C. in air.

ターゲットとしては、In2O3焼結体(サイズ 20mmΦ5mmt)を用いた。これは、出発原料In2O3(4N試薬)を仮焼(1000 ℃: 2h)、乾式粉砕、本焼結(1550 ℃: 2h)を経て準備した。 As a target, an In 2 O 3 sintered body (size 20 mmΦ5 mmt) was used. This was prepared by calcining the starting material In 2 O 3 (4N reagent) through calcining (1000 ° C .: 2 h), dry grinding, and main sintering (1550 ° C .: 2 h).

成長室到達真空は、2×10-6 (Pa)、成長中の酸素分圧は、5 (Pa)、基板温度は室温とした。 The growth chamber reaching vacuum was 2 × 10 −6 (Pa), the oxygen partial pressure during growth was 5 (Pa), and the substrate temperature was room temperature.

酸素分圧は5Pa、水蒸気分圧は0.1Paとし、さらに、酸素ラジカル発生装置に200Wを印加して、酸素ラジカルを発生させた。   The oxygen partial pressure was 5 Pa, the water vapor partial pressure was 0.1 Pa, and 200 W was applied to the oxygen radical generator to generate oxygen radicals.

ターゲットと被成膜基板間の距離は、40 (mm)、KrFエキシマレーザーのパワーは0.5 (mJ/cm/pulse)、パルス幅は、20 (nsec)、繰り返し周波数は、10 (Hz) 、照射スポット径は1 × 1 (mm角)であった。 The distance between the target and the deposition substrate is 40 (mm), the power of the KrF excimer laser is 0.5 (mJ / cm 2 / pulse), the pulse width is 20 (nsec), the repetition frequency is 10 (Hz), The irradiation spot diameter was 1 × 1 (mm square).

成膜レートは、3 (nm/min)であった。   The film formation rate was 3 (nm / min).

得られた膜に関し、膜面にすれすれ入射X線回折(薄膜法、入射角 0.5度)を行ったところ、明瞭な回折ピークは検出されず、作製したIn−O系膜はアモルファス膜であることが示された。膜厚は、80nmであった。   Regarding the obtained film, grazing incidence X-ray diffraction (thin film method, incident angle 0.5 degree) was performed on the film surface, and no clear diffraction peak was detected, and the produced In-O film was an amorphous film. It has been shown. The film thickness was 80 nm.

得られたIn−O系アモルファス酸化物膜の電子キャリア濃度は5×1017/cmで、電子移動度は、約7cm/V・秒であった。
(PLD法によるIn−Sn−O系アモルファス酸化物膜の成膜)
KrFエキシマレーザーを用いたPLD法により、(In0.9Sn0.1)O3.1多結晶焼結体をターゲットとして、厚さ200μmのPETフィルム上にIn−Sn−O系酸化物膜を成膜した。
The obtained In—O amorphous oxide film had an electron carrier concentration of 5 × 10 17 / cm 3 and an electron mobility of about 7 cm 2 / V · sec.
(Formation of In-Sn-O amorphous oxide film by PLD method)
By using a PLD method using a KrF excimer laser, an (In 0.9 Sn 0.1 ) O 3.1 polycrystalline sintered body is used as a target and an In—Sn—O-based oxide film is formed on a 200 μm-thick PET film. Was deposited.

具体的には、被成膜基板として、SiO2ガラス基板(コーニング社製1737)を用意した。基板前処理として、超音波脱脂洗浄をアセトン、エタノール、超純水を用いて各5分間ずつ行った。その後、空気中100℃で乾燥させた。 Specifically, a SiO 2 glass substrate (Corning 1737) was prepared as a film formation substrate. As the substrate pretreatment, ultrasonic degreasing was performed for 5 minutes each using acetone, ethanol, and ultrapure water. Then, it was dried at 100 ° C. in the air.

ターゲットは、In2O3-SnO2焼結体(サイズ 20mmΦ5mmt)を準備した。これは、出発原料として、In2O3-SnO2(4N試薬)を湿式混合(溶媒:エタノール)、仮焼(1000 ℃: 2h)、乾式粉砕、本焼結(1550 ℃: 2h)を経て得られる。 As a target, an In 2 O 3 —SnO 2 sintered body (size 20 mmΦ5 mmt) was prepared. As a starting material, In 2 O 3 -SnO 2 (4N reagent) is wet mixed (solvent: ethanol), calcined (1000 ° C: 2h), dry pulverized, and finally sintered (1550 ° C: 2h). can get.

基板温度は室温である。酸素分圧は5(Pa)、窒素分圧は、0.1(Pa)とし、さらに、酸素ラジカル発生装置に200Wを印加して、酸素ラジカルを発生させた。   The substrate temperature is room temperature. The oxygen partial pressure was 5 (Pa), the nitrogen partial pressure was 0.1 (Pa), and 200 W was applied to the oxygen radical generator to generate oxygen radicals.

ターゲットと被成膜基板間の距離は、30 (mm)とし、KrFエキシマレーザーのパワーは、1.5 (mJ/cm/pulse)、パルス幅は、20 (nsec)とした。また、繰り返し周波数は、10 (Hz) 、照射スポット径は、1 × 1 (mm角)であった。成膜レートは、6 (nm/min)であった。 The distance between the target and the deposition substrate was 30 (mm), the power of the KrF excimer laser was 1.5 (mJ / cm 2 / pulse), and the pulse width was 20 (nsec). The repetition frequency was 10 (Hz), and the irradiation spot diameter was 1 × 1 (mm square). The film formation rate was 6 (nm / min).

得られた膜に関し、膜面にすれすれ入射X線回折(薄膜法、入射角 0.5度)を行ったところ、明瞭な回折ピークは検出されず、作製したIn−Sn−O系膜はアモルファス膜であることが示された。   With respect to the obtained film, grazing incidence X-ray diffraction (thin film method, incident angle 0.5 degree) was performed on the film surface, but no clear diffraction peak was detected, and the produced In—Sn—O film was an amorphous film. It was shown that there is.

得られたIn−Sn−Oアモルファス酸化物膜の電子キャリア濃度は、8×1017/cmで、電子移動度は、約5cm2/V・秒であった。膜厚は、100nmであった。
(PLD法によるIn−Ga−O系アモルファス酸化物膜の成膜)
被成膜基板として、SiO2ガラス基板(コーニング社製1737)を用意した。
The obtained In—Sn—O amorphous oxide film had an electron carrier concentration of 8 × 10 17 / cm 3 and an electron mobility of about 5 cm 2 / V · sec. The film thickness was 100 nm.
(Formation of In-Ga-O amorphous oxide film by PLD method)
A SiO 2 glass substrate (1737 manufactured by Corning) was prepared as a film formation substrate.

基板の前処理として、超音波脱脂洗浄をアセトン、エタノール、超純水を用いて、各5分間行った後、空気中100℃で乾燥させた。   As a pretreatment of the substrate, ultrasonic degreasing cleaning was performed for 5 minutes each using acetone, ethanol, and ultrapure water, and then dried at 100 ° C. in air.

ターゲットとして、(In2O3)1-x-(Ga2O3)x(X = 0-1)焼結体(サイズ 20mmΦ5mmt)を用意した。なお、例えばx=0.1の場合は、ターゲットは、(In0.9Ga0.1多結晶焼結体ということになる。 As a target, an (In 2 O 3 ) 1-x- (Ga 2 O 3 ) x (X = 0-1) sintered body (size 20 mmΦ5 mmt) was prepared. For example, when x = 0.1, the target is an (In 0.9 Ga 0.1 ) 2 O 3 polycrystalline sintered body.

これは、出発原料:In2O3- Ga2O2(4N試薬)を、湿式混合(溶媒:エタノール)、仮焼(1000 ℃: 2h)、乾式粉砕、本焼結(1550 ℃: 2h)を経て得られる。 This consists of starting material: In 2 O 3 -Ga 2 O 2 (4N reagent), wet mixing (solvent: ethanol), calcining (1000 ° C: 2h), dry grinding, main sintering (1550 ° C: 2h) It is obtained through

成長室到達真空は、2×10-6 (Pa)であり、成長中の酸素分圧は、1 (Pa)とした。 The growth chamber reaching vacuum was 2 × 10 −6 (Pa), and the oxygen partial pressure during growth was 1 (Pa).

基板温度は、室温で行い、ターゲットと被成膜基板間の距離は、30 (mm)、KrFエキシマレーザーのパワーは、1.5 (mJ/cm/pulse)、パルス幅は、20 (nsec)であった。そして、繰り返し周波数は、10 (Hz)、照射スポット径は、1 × 1 (mm角)であった。成膜レートは、6 (nm/min)であった。 The substrate temperature is room temperature, the distance between the target and the deposition substrate is 30 (mm), the power of the KrF excimer laser is 1.5 (mJ / cm 2 / pulse), and the pulse width is 20 (nsec) there were. The repetition frequency was 10 (Hz), and the irradiation spot diameter was 1 × 1 (mm square). The film formation rate was 6 (nm / min).

基板温度は25℃である。酸素分圧は1Paであった。得られた膜に関し、膜面にすれすれ入射X線回折(薄膜法、入射角 0.5度)を行ったところ、明瞭な回折ピークは検出されず、作製したIn−Ga−O系膜はアモルファス膜であることが示された。膜厚は、120nmであった。   The substrate temperature is 25 ° C. The oxygen partial pressure was 1 Pa. Regarding the obtained film, grazing incidence X-ray diffraction (thin film method, incident angle 0.5 degree) was performed on the film surface, but no clear diffraction peak was detected, and the produced In—Ga—O film was an amorphous film. It was shown that there is. The film thickness was 120 nm.

得られたIn−Ga−Oアモルファス酸化物膜の電子キャリア濃度は、8×1016/cmで、電子移動度は、約1cm/V・秒であった。
(In−Zn−Ga−O系アモルファス酸化物膜を用いたTFT素子の作製(ガラス基板))
TFT素子の作製
図5に示すトップゲート型TFT素子を作製した。
The obtained In—Ga—O amorphous oxide film had an electron carrier concentration of 8 × 10 16 / cm 3 and an electron mobility of about 1 cm 2 / V · sec.
(Production of TFT element using In—Zn—Ga—O amorphous oxide film (glass substrate))
Fabrication of TFT Element A top gate TFT element shown in FIG. 5 was fabricated.

まず、ガラス基板(1)上に、InGaO(ZnO)組成を有する多結晶焼結体をターゲットとし、酸素分圧5Paの条件で、前述したPLD装置を用いて、In-Ga-Zn-O系アモルファス酸化物膜を作製した。チャンネル層(2)として用いる厚さ120nmのIn-Ga-Zn-O系アモルファス膜を形成した。 First, on a glass substrate (1), a polycrystalline sintered body having an InGaO 3 (ZnO) 4 composition is used as a target, and the above-described PLD apparatus is used under the condition of an oxygen partial pressure of 5 Pa. An O-based amorphous oxide film was prepared. An In-Ga-Zn-O-based amorphous film having a thickness of 120 nm used as the channel layer (2) was formed.

さらにその上に、チャンバー内の酸素分圧を1Pa未満にして、PLD法により電気伝導度の大きなIn-Ga-Zn-O系アモルファス膜及び金膜をそれぞれ30nm積層した。そして、フォトリソグラフィー法とリフトオフ法により、ドレイン端子(5)及びソース端子(6)を形成した。   Further, an In—Ga—Zn—O-based amorphous film and a gold film having a high electric conductivity were stacked by 30 nm by the PLD method with an oxygen partial pressure in the chamber of less than 1 Pa. And the drain terminal (5) and the source terminal (6) were formed by the photolithographic method and the lift-off method.

最後にゲート絶縁膜(3)として用いるY2O3膜を電子ビーム蒸着法により成膜した(厚み:90nm、比誘電率:約15、リーク電流密度:0.5 MV/cm印加時に10-3 A/cm2)。そして、その上に金を成膜し、フォトリソグラフィー法とリフトオフ法により、ゲート端子(4)を形成した。チャネル長は、50μmで、チャネル幅は、200μmであった。 Finally, a Y 2 O 3 film used as a gate insulating film (3) was formed by electron beam evaporation (thickness: 90 nm, relative dielectric constant: about 15, leakage current density: 10 -3 A when 0.5 MV / cm applied) / cm 2 ). And gold | metal | money was formed on it and the gate terminal (4) was formed with the photolithographic method and the lift-off method. The channel length was 50 μm and the channel width was 200 μm.

TFT素子の特性評価
図6に、室温下で測定したTFT素子の電流−電圧特性を示す。ドレイン電圧VDSの増加に伴い、ドレイン電流IDSが増加したことからチャネルがn型伝導であることが分かる。
FIG. 6 shows the current-voltage characteristics of the TFT element measured at room temperature. As the drain voltage V DS increases, the drain current I DS increases, indicating that the channel is n-type conductive.

これは、アモルファスIn-Ga-Zn-O系アモルファス酸化物膜がn型伝導体であるという事実と矛盾しない。IDSはVDS= 6 V程度で飽和(ピンチオフ)する典型的な半導体トランジスタの挙動を示した。利得特性を調べたところ、VDS = 4 V印加時におけるゲート電圧VGSの閾値は約-0.5 Vであった。 This is consistent with the fact that the amorphous In—Ga—Zn—O amorphous oxide film is an n-type conductor. I DS shows the behavior of a typical semiconductor transistor that saturates (pinch off) at about V DS = 6 V. When the gain characteristic was examined, the threshold value of the gate voltage V GS when V DS = 4 V was applied was about −0.5 V.

また、VG=10 V時には、IDS=1.0 × 10-5Aの電流が流れた。これはゲートバイアスにより絶縁体のIn-Ga-Zn-O系アモルファス酸化物膜内にキャリアを誘起できたことに対応する。 When V G = 10 V, a current of I DS = 1.0 × 10 −5 A flowed. This corresponds to the fact that carriers can be induced in the insulator In-Ga-Zn-O amorphous oxide film by the gate bias.

トランジスタのオン・オフ比は、10超であった。また、出力特性から電界効果移動度を算出したところ、飽和領域において約7cm2(Vs)-1の電界効果移動度が得られた。作製した素子に可視光を照射して同様の測定を行なったが、トランジスタ特性の変化は認められなかった。 The on / off ratio of the transistor was more than 10 3 . When the field effect mobility was calculated from the output characteristics, a field effect mobility of about 7 cm 2 (Vs) −1 was obtained in the saturation region. A similar measurement was performed by irradiating the fabricated device with visible light, but no change in transistor characteristics was observed.

なお、アモルファス酸化物の電子キャリア濃度を1018/cm未満にすることでTFTのチャネル層として適用できる。この電子キャリア濃度としては、1017/cm以下がより好ましく、1016/cm以下にすると更に好ましかった。
(In−Zn−Ga−O系アモルファス酸化物膜を用いたTFT素子の作製(アモルファス基板))
図5に示すトップゲート型TFT素子を作製した。まず、ポリエチレン・テレフタレート(PET)フィルム(1)上に、PLD法により、酸素分圧5Paの雰囲気で、チャンネル層(2)として用いる厚さ120nmのIn−Zn−Ga−O系アモルファス酸化物膜を形成した。このとき、InGaO(ZnO)組成を有する多結晶焼結体をターゲットとした。
In addition, it can apply as a channel layer of TFT by making the electron carrier density | concentration of an amorphous oxide less than 10 < 18 > / cm < 3 >. The electron carrier concentration is more preferably 10 17 / cm 3 or less, and even more preferably 10 16 / cm 3 or less.
(Production of TFT element using In-Zn-Ga-O-based amorphous oxide film (amorphous substrate))
The top gate type TFT element shown in FIG. 5 was produced. First, an In—Zn—Ga—O-based amorphous oxide film having a thickness of 120 nm used as a channel layer (2) on an polyethylene terephthalate (PET) film (1) by an PLD method in an atmosphere having an oxygen partial pressure of 5 Pa. Formed. At this time, a polycrystalline sintered body having an InGaO 3 (ZnO) composition was used as a target.

さらにその上に、チャンバー内酸素分圧を1Pa未満にして、PLD法により電気伝導度の大きなIn−Zn−Ga−O系アモルファス酸化物膜及び金膜をそれぞれ30nm積層した。そして、フォトリソグラフィー法とリフトオフ法により、ドレイン端子(5)及びソース端子(6)を形成した。最後にゲート絶縁膜(3)を電子ビーム蒸着法により成膜して、その上に金を成膜し、フォトリソグラフィー法とリフトオフ法により、ゲート端子(4)を形成した。チャネル長は、50μmで、チャネル幅は、200μmであった。ゲート絶縁膜として、Y(厚さ:140nm),Al(厚さ:130μm)及びHfO(厚さ:140μm)を用いた3種類の上記の構造を有するTFTを作成した。 Further, an In—Zn—Ga—O-based amorphous oxide film and a gold film having a high electric conductivity were stacked by 30 nm by a PLD method with an oxygen partial pressure in the chamber of less than 1 Pa. And the drain terminal (5) and the source terminal (6) were formed by the photolithographic method and the lift-off method. Finally, a gate insulating film (3) was formed by an electron beam evaporation method, gold was formed thereon, and a gate terminal (4) was formed by a photolithography method and a lift-off method. The channel length was 50 μm and the channel width was 200 μm. Three types of TFTs having the above-described structures using Y 2 O 3 (thickness: 140 nm), Al 2 O 3 (thickness: 130 μm) and HfO 2 (thickness: 140 μm) as gate insulating films were prepared. .

TFT素子の特性評価
PETフィルム上に形成したTFTの室温下で測定した電流−電圧特性は、図6と同様であった。すなわち、ドレイン電圧VDSの増加に伴い、ドレイン電流IDSが増加したことから、チャネルがn型伝導であることが分かる。これは、アモルファスIn−Ga−Zn−O系アモルファス酸化物膜がn型伝導体であるという事実と矛盾しない。IDSはVDS= 6 V程度で飽和(ピンチオフ)する典型的なトランジスタの挙動を示した。また、V=0のときには、Ids=10−8A,Vg=10 V時には、IDS=2.0 × 10-5Aの電流が流れた。これはゲートバイアスにより絶縁体のIn-Ga-Zn-O系アモルファス酸化物膜内に電子キャリアを誘起できたことに対応する。
Characteristic Evaluation of TFT Element The current-voltage characteristic measured at room temperature of the TFT formed on the PET film was the same as that shown in FIG. That is, as the drain voltage V DS increases, the drain current I DS increases, indicating that the channel has n-type conduction. This is consistent with the fact that the amorphous In—Ga—Zn—O-based amorphous oxide film is an n-type conductor. I DS shows the behavior of a typical transistor that saturates (pinch off) at around V DS = 6 V. Further, when V g = 0, a current of I DS = 2.0 × 10 −5 A flowed when I ds = 10 −8 A and Vg = 10 V. This corresponds to the fact that electron carriers can be induced in the In-Ga-Zn-O amorphous oxide film of the insulator by the gate bias.

トランジスタのオン・オフ比は、10超であった。また、出力特性から電界効果移動度を算出したところ、飽和領域において約7cm2(Vs)-1の電界効果移動度が得られた。 The on / off ratio of the transistor was more than 10 3 . When the field effect mobility was calculated from the output characteristics, a field effect mobility of about 7 cm 2 (Vs) −1 was obtained in the saturation region.

PETフィルム上に作成した素子を、曲率半径30mmで屈曲させ、同様のトランジスタ特性の測定を行ったが、トランジスタ特性に変化は認められなかった。また、可視光を照射して同様の測定を行なったが、トランジスタ特性の変化は認められなかった。   The device prepared on the PET film was bent with a curvature radius of 30 mm, and the same transistor characteristics were measured, but no change was observed in the transistor characteristics. Further, the same measurement was performed by irradiating visible light, but no change in transistor characteristics was observed.

ゲート絶縁膜としてAl膜を用いたTFTでも、図6に示したものと類似のトランジスタ特性を示したが、V=0のときには、Ids=10−8A,Vg=10 V時には、IDS=5.0 × 10-6Aの電流が流れた。トランジスタのオン・オフ比は、10超であった。また、出力特性から電界効果移動度を算出したところ、飽和領域において約2cm2(Vs)-1の電界効果移動度が得られた。 The TFT using the Al 2 O 3 film as the gate insulating film also showed transistor characteristics similar to those shown in FIG. 6, but when V g = 0, I ds = 10 −8 A, Vg = 10 V Occasionally, a current of I DS = 5.0 × 10 −6 A flowed. On-off ratio of the transistor was 10 greater than 2. When the field effect mobility was calculated from the output characteristics, a field effect mobility of about 2 cm 2 (Vs) −1 was obtained in the saturation region.

ゲート絶縁膜としてHfO膜を用いたTFTでも、図6に示したものと類似のトランジスタ特性を示したが、V=0のときには、Ids=10−8A,Vg=10 V時には、IDS=1.0 × 10-6Aの電流が流れた。トランジスタのオン・オフ比は、10超であった。また、出力特性から電界効果移動度を算出したところ、飽和領域において約10cm2(Vs)-1の電界効果移動度が得られた。
(PLD法によるInアモルファス酸化物膜を用いたTFT素子の作成)
図5に示すトップゲート型TFT素子を作製した。まず、ポリエチレン・テレフタレート(PET)フィルム(1)上に、PLD法により、チャンネル層(2)として用いる厚さ80nmのInアモルファス酸化物膜を形成した。
The TFT using the HfO 2 film as the gate insulating film also showed similar transistor characteristics to those shown in FIG. 6, but when V g = 0, I ds = 10 −8 A, and Vg = 10 V, A current of I DS = 1.0 × 10 −6 A flowed. On-off ratio of the transistor was 10 greater than 2. Further, when the field effect mobility was calculated from the output characteristics, a field effect mobility of about 10 cm 2 (Vs) −1 was obtained in the saturation region.
(Creation of TFT element using In 2 O 3 amorphous oxide film by PLD method)
The top gate type TFT element shown in FIG. 5 was produced. First, an 80 nm thick In 2 O 3 amorphous oxide film used as a channel layer (2) was formed on a polyethylene terephthalate (PET) film (1) by a PLD method.

さらにその上に、チャンバー内酸素分圧を1Pa未満にして、さらに酸素ラジカル発生装置への印加電圧をゼロにして、PLD法により、電気伝導度の大きなInアモルファス酸化物膜及び金膜をそれぞれ30nm積層した。そして、フォトリゾグラフィー法とリフトオフ法により、ドレイン端子(5)及びソース端子(6)を形成した。最後にゲート絶縁膜(3)として用いるY2O3膜を電子ビーム蒸着法により成膜した。そして、その上に金を成膜して、フォトリソグラフィー法とリフトオフ法により、ゲート端子(4)を形成した。 Further, an In 2 O 3 amorphous oxide film and a gold film having a high electric conductivity are formed by PLD method by setting the oxygen partial pressure in the chamber to less than 1 Pa and further applying zero voltage to the oxygen radical generator. Each was laminated with 30 nm. Then, the drain terminal (5) and the source terminal (6) were formed by the photolithography method and the lift-off method. Finally, a Y 2 O 3 film used as the gate insulating film (3) was formed by electron beam evaporation. And gold | metal | money was formed into a film on it and the gate terminal (4) was formed with the photolithographic method and the lift-off method.

TFT素子の特性評価
PETフィルム上に形成したTFTの室温下で測定した電流−電圧特性を測定した。ドレイン電圧VDSの増加に伴い、ドレイン電流IDSが増加したことからチャネルがn型半導体であることが分かる。これは、In -O系アモルファス酸化物膜がn型伝導体であるという事実と矛盾しない。IDSはVDS= 5 V程度で飽和(ピンチオフ)する典型的なトランジスタの挙動を示した。また、V=0V時には、2×10−8A、VG=10 V時には、IDS=2.0 ×10-6Aの電流が流れた。これはゲートバイアスにより絶縁体のIn-O系アモルファス酸化物膜内に電子キャリアを誘起できたことに対応する。
Characteristic Evaluation of TFT Element A current-voltage characteristic measured at room temperature of a TFT formed on a PET film was measured. As the drain voltage V DS increases, the drain current I DS increases, which indicates that the channel is an n-type semiconductor. This is consistent with the fact that the In—O amorphous oxide film is an n-type conductor. I DS shows the behavior of a typical transistor that saturates (pinch off) at about V DS = 5 V. In addition, when V g = 0V, a current of 2 × 10 −8 A flows, and when V G = 10 V, a current of I DS = 2.0 × 10 −6 A flows. This corresponds to the fact that electron carriers can be induced in the In-O amorphous oxide film of the insulator by the gate bias.

トランジスタのオン・オフ比は、約10であった。また、出力特性から電界効果移動度を算出したところ、飽和領域において約10cm2(Vs)-1の電界効果移動度が得られた。ガラス基板上に作成したTFT素子も同様の特性を示した。 On-off ratio of the transistor was about 10 2. Further, when the field effect mobility was calculated from the output characteristics, a field effect mobility of about 10 cm 2 (Vs) −1 was obtained in the saturation region. The TFT element formed on the glass substrate also showed similar characteristics.

PETフィルム上に作成した素子を、曲率半径30mmで曲げ、同様のトランジスタ特性の測定を行ったが、トランジスタ特性に変化は認められなかった。
(PLD法によるIn−Sn−O系アモルファス酸化物膜を用いたTFT素子の作成)
図5に示すトップゲート型TFT素子を作製した。まず、ポリエチレン・テレフタレート(PET)フィルム(1)上に、PLD法により、チャンネル層(2)として用いる厚さ100nmのIn−Sn−O系アモルファス酸化物膜を形成した。さらにその上に、チャンバー内酸素分圧を1Pa未満にして、さらに酸素ラジカル発生装置への印加電圧をゼロにして、PLD法により、電気伝導度の大きなIn−Sn−O系アモルファス酸化物膜及び金膜をそれぞれ30nm積層した。そして、フォトリゾグラフィー法とリフトオフ法により、ドレイン端子(5)及びソース端子(6)を形成した。最後にゲート絶縁膜(3)として用いるY2O3膜を電子ビーム蒸着法により成膜し、その上に金を成膜して、フォトリソグラフィー法とリフトオフ法により、ゲート端子(4)を形成した。
The device prepared on the PET film was bent with a radius of curvature of 30 mm and the same transistor characteristics were measured, but no change was observed in the transistor characteristics.
(Preparation of TFT element using In-Sn-O amorphous oxide film by PLD method)
The top gate type TFT element shown in FIG. 5 was produced. First, an In—Sn—O amorphous oxide film having a thickness of 100 nm used as a channel layer (2) was formed on a polyethylene terephthalate (PET) film (1) by a PLD method. Further, an In-Sn-O amorphous oxide film having a high electrical conductivity and a PLD method are used by setting the partial pressure of oxygen in the chamber to less than 1 Pa, further reducing the voltage applied to the oxygen radical generator to zero. Each gold film was laminated to 30 nm. Then, the drain terminal (5) and the source terminal (6) were formed by the photolithography method and the lift-off method. Finally, a Y 2 O 3 film used as a gate insulating film (3) is formed by an electron beam evaporation method, gold is formed thereon, and a gate terminal (4) is formed by a photolithography method and a lift-off method. did.

TFT素子の特性評価
PETフィルム上に形成したTFTの室温下で測定した電流−電圧特性を測定した。ドレイン電圧VDSの増加に伴い、ドレイン電流IDSが増加したことからチャネルがn型半導体であることが分かる。これは、In -Sn−O系アモルファス酸化物膜がn型伝導体であるという事実と矛盾しない。IDSはVDS= 6 V程度で飽和(ピンチオフ)する典型的なトランジスタの挙動を示した。また、V=0V時には、5×10−8A、VG=10 V時には、IDS=5.0 × 10-5Aの電流が流れた。これはゲートバイアスにより絶縁体のIn-Sn-O系アモルファス酸化物膜内に電子キャリアを誘起できたことに対応する。
Characteristic Evaluation of TFT Element A current-voltage characteristic measured at room temperature of a TFT formed on a PET film was measured. As the drain voltage V DS increases, the drain current I DS increases, which indicates that the channel is an n-type semiconductor. This is consistent with the fact that the In—Sn—O-based amorphous oxide film is an n-type conductor. I DS shows the behavior of a typical transistor that saturates (pinch off) at about V DS = 6 V. Further, when V g = 0V, a current of 5 × 10 −8 A flows, and when V G = 10 V, a current of I DS = 5.0 × 10 −5 A flows. This corresponds to the fact that electron carriers could be induced in the insulator In—Sn—O amorphous oxide film by the gate bias.

トランジスタのオン・オフ比は、約10であった。また、出力特性から電界効果移動度を算出したところ、飽和領域において約5cm2(Vs)-1の電界効果移動度が得られた。ガラス基板上に作成したTFT素子も同様の特性を示した。
PETフィルム上に作成した素子を、曲率半径30mmで曲げ、同様のトランジスタ特性の測定を行ったが、トランジスタ特性に変化は認められなかった。
(PLD法によるIn−Ga−O系アモルファス酸化物膜を用いたTFT素子の作成)
図5に示すトップゲート型TFT素子を作製した。まず、ポリエチレン・テレフタレート(PET)フィルム(1)上に、実施例6に示した成膜法により、チャンネル層(2)として用いる厚さ120nmのIn−Ga−O系アモルファス酸化物膜を形成した。さらにその上に、チャンバー内の酸素分圧を1Pa未満にして、さらに酸素ラジカル発生装置への印加電圧をゼロにして、PLD法により、電気伝導度の大きなIn−Ga−O系アモルファス酸化物膜及び金膜をそれぞれ30nm積層した。そして、フォトリゾグラフィー法とリフトオフ法により、ドレイン端子(5)及びソース端子(6)を形成した。最後にゲート絶縁膜(3)として用いるY2O3膜を電子ビーム蒸着法により成膜し、その上に金を成膜して、フォトリソグラフィー法とリフトオフ法により、ゲート端子(4)を形成した。
The on / off ratio of the transistor was about 10 3 . Further, when the field effect mobility was calculated from the output characteristics, a field effect mobility of about 5 cm 2 (Vs) −1 was obtained in the saturation region. The TFT element formed on the glass substrate also showed similar characteristics.
The device prepared on the PET film was bent with a radius of curvature of 30 mm and the same transistor characteristics were measured, but no change was observed in the transistor characteristics.
(Preparation of TFT element using In-Ga-O amorphous oxide film by PLD method)
The top gate type TFT element shown in FIG. 5 was produced. First, an In—Ga—O-based amorphous oxide film having a thickness of 120 nm used as the channel layer (2) was formed on the polyethylene terephthalate (PET) film (1) by the film forming method shown in Example 6. . Further, an In—Ga—O amorphous oxide film having a high electrical conductivity is formed by the PLD method by setting the oxygen partial pressure in the chamber to less than 1 Pa and further applying zero voltage to the oxygen radical generator. And 30 nm thick gold films. Then, the drain terminal (5) and the source terminal (6) were formed by the photolithography method and the lift-off method. Finally, a Y 2 O 3 film used as a gate insulating film (3) is formed by an electron beam evaporation method, gold is formed thereon, and a gate terminal (4) is formed by a photolithography method and a lift-off method. did.

TFT素子の特性評価
PETフィルム上に形成したTFTの室温下で測定した電流−電圧特性を測定した。ドレイン電圧VDSの増加に伴い、ドレイン電流IDSが増加したことからチャネルがn型半導体であることが分かる。これは、In −Ga−O系アモルファス酸化物膜がn型伝導体であるという事実と矛盾しない。IDSはVDS= 6 V程度で飽和(ピンチオフ)する典型的なトランジスタの挙動を示した。また、V=0V時には、1×10−8A、VG=10 V時には、IDS=1.0 × 10-6Aの電流が流れた。これはゲートバイアスにより絶縁体のIn-Ga-O系アモルファス酸化物膜内に電子キャリアを誘起できたことに対応する。
Characteristic Evaluation of TFT Element A current-voltage characteristic measured at room temperature of a TFT formed on a PET film was measured. As the drain voltage V DS increases, the drain current I DS increases, which indicates that the channel is an n-type semiconductor. This is consistent with the fact that the In—Ga—O amorphous oxide film is an n-type conductor. I DS shows the behavior of a typical transistor that saturates (pinch off) at about V DS = 6 V. Further, when V g = 0V, a current of 1 × 10 −8 A flows, and when V G = 10 V, a current of I DS = 1.0 × 10 −6 A flows. This corresponds to the fact that electron carriers could be induced in the insulator In-Ga-O amorphous oxide film by the gate bias.

トランジスタのオン・オフ比は、約10であった。また、出力特性から電界効果移動度を算出したところ、飽和領域において約0.8cm2(Vs)-1の電界効果移動度が得られた。ガラス基板上に作成したTFT素子も同様の特性を示した。 On-off ratio of the transistor was about 10 2. Further, when the field effect mobility was calculated from the output characteristics, a field effect mobility of about 0.8 cm 2 (Vs) −1 was obtained in the saturation region. The TFT element formed on the glass substrate also showed similar characteristics.

PETフィルム上に作成した素子を、曲率半径30mmで曲げ、同様のトランジスタ特性の測定を行ったが、トランジスタ特性に変化は認められなかった。   The device prepared on the PET film was bent with a radius of curvature of 30 mm and the same transistor characteristics were measured, but no change was observed in the transistor characteristics.

なお、アモルファス酸化物の電子キャリア濃度を1018/cm未満にすることでTFTのチャネル層として適用できる。この電子キャリア濃度としては、1017/cm以下がより好ましく、1016/cm以下にすると更に好ましかった。
(第2の実施形態)
また、本発明は、電界効果型TFTの出力端子であるドレインに、エレクトロルミネッセンス素子などの発光素子、液晶セルや電気泳動型粒子セルの光透過率制御素子もしくは光反射率制御素子の入力電極が接続された光制御素子に関する。
In addition, it can apply as a channel layer of TFT by making the electron carrier density | concentration of an amorphous oxide less than 10 < 18 > / cm < 3 >. The electron carrier concentration is more preferably 10 17 / cm 3 or less, and even more preferably 10 16 / cm 3 or less.
(Second Embodiment)
In the present invention, a light emitting element such as an electroluminescence element, a light transmittance control element of a liquid crystal cell or an electrophoretic particle cell, or an input electrode of a light reflectance control element is connected to a drain which is an output terminal of a field effect TFT. The present invention relates to a connected light control element.

図7を用いて説明する。   This will be described with reference to FIG.

基体11上に堆積しパターニングした非晶質酸化物半導体膜12と、ソース電極13と、ドレイン電極14とゲート絶縁膜15と、ゲート電極16からTFTが構成されている。
ドレイン電極14に、層間絶縁膜17を介して電極18が接続されており、電極18は発光層19と接し、さらに発光層19が電極20と接している。
A TFT is constituted by the amorphous oxide semiconductor film 12 deposited and patterned on the substrate 11, the source electrode 13, the drain electrode 14, the gate insulating film 15, and the gate electrode 16.
An electrode 18 is connected to the drain electrode 14 via an interlayer insulating film 17. The electrode 18 is in contact with the light emitting layer 19, and the light emitting layer 19 is in contact with the electrode 20.

発光層19に注入する電流を、ソース電極13からドレイン電極14に非晶質酸化物半導体膜12に形成されるチャネルを介して流れる電流値によって制御する。即ち、ゲート電極16により印加される電圧によって制御することができる。   The current injected into the light emitting layer 19 is controlled by the value of current flowing from the source electrode 13 to the drain electrode 14 through the channel formed in the amorphous oxide semiconductor film 12. That is, it can be controlled by the voltage applied by the gate electrode 16.

ここで、発光層19は無機もしくは有機のエレクトロルミネッセンス素子であることが好ましい。   Here, the light emitting layer 19 is preferably an inorganic or organic electroluminescence element.

また、図8に示すように、ドレイン電極14が延長されて電極18を兼ねており、これを高抵抗膜21、22に挟まれた液晶セルや電気泳動型粒子セル23からなる光透過率制御素子もしくは光反射率制御素子へ電圧を印加する電極18とすることもできる。   Further, as shown in FIG. 8, the drain electrode 14 is extended to serve also as the electrode 18, and the light transmittance control comprising the liquid crystal cell and the electrophoretic particle cell 23 sandwiched between the high resistance films 21 and 22. An electrode 18 that applies a voltage to the element or the light reflectance control element may be used.

この構成により、これら光透過率制御素子もしくは光反射率制御素子に印加する電圧を、ソース電極13からドレイン電極14に非晶質酸化物半導体膜12に形成されるチャネルを介して流れる電流値によって制御することが可能となる。   With this configuration, the voltage applied to these light transmittance control elements or light reflectance control elements is determined by the value of current flowing from the source electrode 13 to the drain electrode 14 through the channel formed in the amorphous oxide semiconductor film 12. It becomes possible to control.

即ち、TFTのゲート6の電圧によって制御することができる。ここで光透過率制御素子もしくは光反射率制御素子が流体と粒子を絶縁性皮膜中に封止したカプセルである場合、高抵抗膜21、22は、不要である。   That is, it can be controlled by the voltage of the gate 6 of the TFT. Here, when the light transmittance control element or the light reflectance control element is a capsule in which a fluid and particles are sealed in an insulating film, the high resistance films 21 and 22 are unnecessary.

上述の2例においてTFTとしては、トップゲートのコプレナー型の構成で代表させたが、本発明は必ずしも本構成に限定されるものではない。TFTの出力端子であるドレイン電極と発光素子の接続が位相幾何的に同一であれば、スタッガ型等、他の構成も可能である。   In the above-described two examples, the TFT is represented by a top gate coplanar configuration, but the present invention is not necessarily limited to this configuration. Other configurations such as a stagger type are possible as long as the connection between the drain electrode, which is the output terminal of the TFT, and the light emitting element are topologically identical.

また、上述の2例においては、発光素子、光透過率制御素子もしくは光反射率制御素子を駆動する一対の電極が、基体と平行に設けられた例を図示したが、本発明は必ずしも本構成に限定されるものではない。   Further, in the above two examples, an example in which a pair of electrodes for driving the light emitting element, the light transmittance control element or the light reflectance control element is provided in parallel with the base body is illustrated. It is not limited to.

TFTの出力端子であるドレイン電極と発光素子の接続が位相幾何的に同一であれば、いずれかの電極もしくは両電極が基体と垂直に設けられていてもよい。   If the connection between the drain electrode, which is the output terminal of the TFT, and the light emitting element is topologically the same, either or both electrodes may be provided perpendicular to the substrate.

さらに、上述の2例においては、発光素子、光透過率制御素子もしくは光反射率制御素子に接続されるTFTをひとつだけ図示したが、本発明は必ずしも本構成に限定されるものではない。   Furthermore, in the above two examples, only one TFT connected to the light emitting element, the light transmittance control element, or the light reflectance control element is shown, but the present invention is not necessarily limited to this configuration.

図中に示したTFTが、さらに本発明による別のTFTに接続されていてもよく、図中のTFTはそれらTFTによる回路の最終段であればよい。   The TFT shown in the figure may be further connected to another TFT according to the present invention, and the TFT in the figure may be the final stage of the circuit using these TFTs.

ここで、発光素子、光透過率制御素子もしくは光反射率制御素子を駆動する一対の電極が、基体と平行に設けられた場合、発光素子もしくは光反射率制御素子ならば、いずれかの電極が発光波長もしくは反射光の波長に対して透明である必要がある。あるいは光透過率制御素子ならば、両電極とも透過光に対して透明である必要がある。なお、本発明における、透明とは、実質的に透明である場合は勿論、光透過性があるものを含む概念である。   Here, when a pair of electrodes for driving the light emitting element, the light transmittance control element, or the light reflectance control element is provided in parallel with the base, if any of the electrodes is a light emitting element or a light reflectance control element, It must be transparent to the emission wavelength or the wavelength of the reflected light. Or if it is a light transmittance control element, both electrodes need to be transparent with respect to transmitted light. In the present invention, the term “transparent” is a concept that includes light-transmitting substances as well as being substantially transparent.

さらに、本発明のTFTでは、全ての構成体を透明にすることも可能であり、これにより、透明な光制御素子を形成することもできる。また、軽量可撓で透明な樹脂製プラスチック基板など低耐熱性基体の上にも、かかる光制御素子を設けることができる。   Furthermore, in the TFT of the present invention, it is possible to make all the constituents transparent, whereby a transparent light control element can be formed. Further, such a light control element can be provided on a low heat-resistant substrate such as a lightweight, flexible and transparent resin plastic substrate.

アクティブマトリックス型に配線された複数の上記TFTとともに、第1あるいは第2の実施形態で述べた前記光制御素子を、二次元的に複数配列させることもできる。   A plurality of the light control elements described in the first or second embodiment may be two-dimensionally arranged together with the plurality of TFTs wired in an active matrix type.

たとえば、光制御素子を駆動するひとつのTFTのゲート電極5が、アクティブマトリックスのゲート線に接続され、同TFTのソース電極が信号先に配線されたアクティブマトリックス回路を構成する。こうすることで、各光制御素子を画素とした画像表示装置を提供することができる。   For example, the gate electrode 5 of one TFT that drives the light control element is connected to the gate line of the active matrix, and the active matrix circuit is configured in which the source electrode of the TFT is wired to the signal destination. By doing so, it is possible to provide an image display device in which each light control element is a pixel.

さらに、互いに発光波長、透過光波長あるいは反射光波長の異なる隣接する複数の光制御素子で、一画素を構成すれば、カラー画像表示装置を提供することも可能である。勿論、この場合に、カラーフィルタを用いることもできる。
(その他の実施形態)
また、本発明は、上記画像表示装置を具えたテレビ受像機等の放送動画表示機器である。本発明の画像表示装置は、とくに携帯型の放送動画表示機器に軽量化と可撓性と破損時の安全性を与える効果を有する。
Furthermore, a color image display device can be provided if one pixel is constituted by a plurality of adjacent light control elements having different emission wavelengths, transmitted light wavelengths, or reflected light wavelengths. Of course, a color filter can also be used in this case.
(Other embodiments)
Further, the present invention is a broadcast moving image display device such as a television receiver including the image display device. The image display device of the present invention has an effect of providing light weight, flexibility, and safety at the time of breakage, particularly to a portable broadcast moving image display device.

また、本発明は、上記画像表示装置を具えたコンピュータ等のデジタル情報処理機器である。   The present invention also relates to a digital information processing device such as a computer provided with the image display device.

本発明の画像表示装置は、軽量可撓ゆえに据え置き型コンピュータディスプレイの設置の自由度と可搬性を与える。さらに、たとえばノート型コンピュータや個人用デジタル支援機器など携帯型のデジタル情報処理機器に軽量化と可撓性と破損時の安全性を与える効果を有する。   Since the image display apparatus of the present invention is lightweight and flexible, it provides a degree of freedom and portability for installing a stationary computer display. In addition, for example, portable digital information processing devices such as notebook computers and personal digital support devices have the effect of reducing weight, flexibility, and safety when damaged.

また、本発明は、上記画像表示装置を具えた携帯電話、携帯型音楽再生機、携帯型動画再生機、ヘッドマウントディスプレイ等の携帯型情報機器である。本発明の画像表示装置は、これら携帯型情報機器に軽量化と可撓性と破損時の安全性を与える効果を有する。とくに透明化された本発明の画像表示装置をヘッドマウントディスプレイに用いる場合、シースルーの機器を提供することができる。   The present invention also relates to a portable information device such as a mobile phone, a portable music player, a portable video player, a head mounted display, etc. provided with the image display device. The image display device of the present invention has an effect of giving these portable information devices light weight, flexibility, and safety at breakage. In particular, when a transparent image display device of the present invention is used for a head-mounted display, a see-through device can be provided.

また、本発明は、上記画像表示装置を具えたスチルカメラやムービーカメラ等の撮像機器である。本発明の画像表示装置は、これら撮像機器に軽量化と可撓性と破損時の安全性を与える効果を有する。   Further, the present invention is an imaging device such as a still camera or a movie camera provided with the image display device. The image display device of the present invention has an effect of giving these imaging devices light weight, flexibility, and safety when damaged.

また、本発明は、上記画像表示装置を具えた、窓、扉、天井、床、内壁、外壁、仕切り等の建築構造物である。本発明の画像表示装置は軽量可撓で透明化も可能であるゆえに、それら建築構造物に容易に付加することが可能であるばかりでなく、画像を表示しないときには建築構造物としての外観を損なうことがない効果を有する。   Moreover, this invention is building structures, such as a window, a door, a ceiling, a floor | bed, an inner wall, an outer wall, a partition, provided with the said image display apparatus. Since the image display device of the present invention is lightweight and flexible and can be made transparent, it can be easily added to those building structures, and when the image is not displayed, the appearance as a building structure is impaired. Has no effect.

また、本発明は、上記画像表示装置を具えた、車両、航空機、船舶等の移動体の、窓、扉、天井、床、内壁、外壁、仕切り等の構成物である。   Moreover, this invention is structures, such as a window, a door, a ceiling, a floor | bed, an inner wall, an outer wall, and a partition of moving bodies, such as a vehicle, an aircraft, and a ship, which were provided with the said image display apparatus.

本発明の画像表示装置は軽量可撓で透明化も可能であるゆえに、それら建築構造物に容易に付加することが可能である。さらに、画像を表示しないときには建築構造物としての外観を損なうことがない効果を有する。移動体の外界を監視、観察するための透明な窓に本発明の透明化した画像表示装置を用いる場合、必要なときのみに情報画像を表示し、不要なときには外界の監視、観察を損なわない効果を有する。   Since the image display device of the present invention is lightweight and flexible and can be made transparent, it can be easily added to these building structures. Furthermore, when the image is not displayed, the appearance as a building structure is not impaired. When the transparent image display device of the present invention is used for a transparent window for monitoring and observing the outside of a moving body, an information image is displayed only when necessary, and monitoring and observation of the outside world are not impaired when unnecessary. Has an effect.

また、本発明は、上記画像表示装置を具えた、公共交通機関車両内の広告手段や街中の広告板、広告塔等の広告機器である。本発明の画像表示装置は、従来、主として印刷物など可変性のない媒体によって担われて来たそれらに広告機器に、随時変更可能であるばかりか、動画による表現も可能である。
(実施例)
以下、本発明の実施例について説明する。
The present invention is also an advertising device such as an advertising means in a public transportation vehicle, an advertising board in a city, an advertising tower, etc., provided with the image display device. The image display device of the present invention can be changed to an advertising device as needed, and can also be expressed as a moving image, as previously supported mainly by non-variable media such as printed matter.
(Example)
Examples of the present invention will be described below.

まず、本発明に適用できる非晶質酸化物を利用したTFTの形成方法について説明する。   First, a method for forming a TFT using an amorphous oxide applicable to the present invention will be described.

(非晶質In-Ga-Zn-OTFTの形成)
スパッタ法により、InGaO3(ZnO)組成を有する多結晶焼結体をターゲットとして、表面処理を施したポリエーテルサルフィン系の透明プラスチック基板上に50 nmの膜厚のIn-Ga-Zn-O系非晶質酸化物半導体膜を堆積する。
(Formation of amorphous In-Ga-Zn-OTFT)
Using a polycrystalline sintered body having an InGaO 3 (ZnO) 4 composition as a target by sputtering, a surface-treated polyethersulfine-based transparent plastic substrate with a thickness of 50 nm In-Ga-Zn- An O-based amorphous oxide semiconductor film is deposited.

チャンバー内酸素分圧は5×10-2Pa、基板温度は25℃である。この非晶質酸化物半導体膜をフォトリソグラフィー法で30μm×15μmの島にパターニングする。 The oxygen partial pressure in the chamber is 5 × 10 −2 Pa, and the substrate temperature is 25 ° C. This amorphous oxide semiconductor film is patterned into 30 μm × 15 μm islands by photolithography.

次に、同じ成膜法とパターニング法により、この島の長辺方向と平行に、50 nm厚のITO膜からなる35μm×10μmと30μm×10μmの二種類の島を互いに非晶質酸化物半導体膜の島の中央で5μmの間隔を空けて形成する。   Next, using the same film formation method and patterning method, two types of islands of 35 μm × 10 μm and 30 μm × 10 μm made of 50 nm thick ITO film are formed in parallel with the long side direction of this island. Formed at 5 μm intervals in the center of the membrane island.

ただし、これらITO膜の島はそれぞれ長辺方向の端を30μm×10μmの非晶質酸化物半導体膜の島と位置を合わせる。   However, the islands of the ITO film are aligned with the islands of the amorphous oxide semiconductor film of 30 μm × 10 μm in the long side direction.

すなわち、30μm×10μmの非晶質酸化物半導体膜の島は、短辺方向両端の30μm×5μmの領域でITO膜と接している。   That is, the island of the 30 μm × 10 μm amorphous oxide semiconductor film is in contact with the ITO film in the region of 30 μm × 5 μm at both ends in the short side direction.

35μm×10μmのITO膜の島は、短辺方向に5μm、長辺方向片側に5μmほど非晶質酸化物半導体膜の島からはみ出し、30μm×10μmのITO膜の島は短辺方向にのみ5μmほど非晶質酸化物半導体膜の島からはみ出している。   The island of 35 μm × 10 μm ITO film protrudes from the island of amorphous oxide semiconductor film by 5 μm in the short side direction and 5 μm on one side of the long side, and the island of ITO film of 30 μm × 10 μm is 5 μm only in the short side direction. It protrudes from the island of the amorphous oxide semiconductor film.

次に同様の方法で、100 nm厚のY2O3膜を40μm×15μmの島として、30μm×15μmの非晶質酸化物半導体膜の島と、重心と長辺を合わせて設ける。 Next, in the same manner, a 100 nm thick Y 2 O 3 film is formed as an island of 40 μm × 15 μm, an island of an amorphous oxide semiconductor film of 30 μm × 15 μm, and the center of gravity and the long side are provided.

最後に、同じく50 nm厚のITO膜を30μm×5μmの島として、30μm×15μmの非晶質酸化物半導体膜の島の中央に長辺を平行にして形成する。   Finally, an ITO film having a thickness of 50 nm is formed as an island of 30 μm × 5 μm, and a long side is formed in parallel at the center of the island of an amorphous oxide semiconductor film of 30 μm × 15 μm.

以上の工程により、35μm×10μmと30μm×10μmのITO膜の島がそれぞれソース電極およびドレイン電極となる。これら両島の間隙に位置する非晶質酸化物半導体膜がチャネル領域となり、Y2O3膜がゲート絶縁層となる。そして、最上部にある30μm×5μmのITO膜の島がゲート電極となる。このように、電界効果型のn−チャネルTFTが構成されている。 Through the above steps, the ITO film islands of 35 μm × 10 μm and 30 μm × 10 μm become the source electrode and the drain electrode, respectively. The amorphous oxide semiconductor film located in the gap between these two islands becomes a channel region, and the Y 2 O 3 film becomes a gate insulating layer. The island of the ITO film of 30 μm × 5 μm at the top is the gate electrode. Thus, a field effect type n-channel TFT is configured.

このようなTFTは、電界効果移動度が5 cm2V-1s-1、閾値電圧が1 V、オン/オフ比が3桁以上程度の特性を示す。 Such a TFT exhibits characteristics such as a field effect mobility of 5 cm 2 V −1 s −1 , a threshold voltage of 1 V, and an on / off ratio of about 3 digits or more.

なお、本発明の一実施形態のように、光透過性の基体に用いる場合、たとえば、眼鏡型の情報機器や、建築構造物、移動体の窓などのような光透過性の部材として用いる場合、いわゆるシースルーの画像表示機器が提供可能となる。   In addition, when used for a light-transmitting substrate as in an embodiment of the present invention, for example, when used as a light-transmitting member such as a spectacle-type information device, a building structure, or a moving object window Thus, a so-called see-through image display device can be provided.

本発明に係る電界効果型トランジスタは、活性層を含めて、可視光に対して透明、あるいは透光性を有するために、上記窓を透過した外光と本発明の装置、機器の表示画像を同一の光軸上に見ることができるからである。
(実施例1:上記TFTを用いた光制御素子の作製)
上記TFTにおいて、ドレイン電極をなすITO膜の島の短辺を100μmまで延長し、延長された90μmの部分を残し、ソース電極およびゲート電極への配線を確保した上で、TFTを絶縁層で被覆する。
Since the field effect transistor according to the present invention is transparent or transparent to visible light including the active layer, the external light transmitted through the window and the display image of the device and apparatus of the present invention are displayed. This is because they can be seen on the same optical axis.
(Example 1: Production of light control element using TFT)
In the above TFT, extend the short side of the ITO film island forming the drain electrode to 100 μm, leave the extended 90 μm portion, and secure the wiring to the source and gate electrodes, and then cover the TFT with an insulating layer To do.

この上にポリイミド膜(配向膜)を塗布し、ラビング工程を施す。   A polyimide film (alignment film) is applied thereon and a rubbing process is performed.

一方で、同じくプラスチック基板上にITO膜とポリイミド膜を形成し、ラビング工程を施したものを用意する。上記TFTを形成した基板と別途用意した基板とを、5μmの空隙を空けて対向して配置し、ここにネマチック液晶を注入する。   On the other hand, an ITO film and a polyimide film are similarly formed on a plastic substrate and a rubbing process is performed. A substrate on which the TFT is formed and a separately prepared substrate are arranged facing each other with a 5 μm gap, and a nematic liquid crystal is injected therein.

さらにこの構造体の両側に一対の偏光板を設ける。   Further, a pair of polarizing plates is provided on both sides of the structure.

ここで、TFTのソース電極に電圧を印加し、ゲート電極の印加電圧を変化させると、ドレイン電極から延長されたITO膜の島の一部である30μm×90μmの領域のみ、光透過率が変化する。   Here, when a voltage is applied to the source electrode of the TFT and the applied voltage of the gate electrode is changed, the light transmittance changes only in the 30 μm × 90 μm region that is a part of the island of the ITO film extended from the drain electrode. To do.

またその透過率は、TFTがオン状態となるゲート電圧の下ではソース−ドレイン間電圧によっても連続的に変化させることができる。   The transmittance can be continuously changed by the source-drain voltage under the gate voltage at which the TFT is turned on.

本実施例において、TFTを形成する基板として白色のプラスチック基板を用い、TFTの各電極を金に置き換える。そして、ポリイミド膜と偏光板を用いずに、白色と透明のプラスチック基板の空隙に、粒子と流体を絶縁性皮膜にて被覆したカプセルを充填させる。粒子としては電気泳動粒子を用いる。   In this embodiment, a white plastic substrate is used as a substrate for forming a TFT, and each electrode of the TFT is replaced with gold. And the capsule which coat | covered the particle | grains and the fluid with the insulating film is filled into the space | gap of a white and transparent plastic substrate, without using a polyimide film and a polarizing plate. Electrophoretic particles are used as the particles.

上述したTFTによって、延長されたドレイン電極と上部のITO膜間の電圧が制御される。カプセル内の粒子が上下に移動することによって、透明基板側から見た延長されたドレイン電極領域の反射率を制御することができる。   The above-described TFT controls the voltage between the extended drain electrode and the upper ITO film. When the particles in the capsule move up and down, the reflectance of the extended drain electrode region viewed from the transparent substrate side can be controlled.

また、本実施例において、TFTを複数隣接して形成して、たとえば、通常の4トランジスタ1キャパシタ構成の電流制御回路を構成する。そして、その最終段トランジスタのひとつに、図7で示したTFTを用いて、発光素子を駆動することもできる。   Further, in this embodiment, a plurality of TFTs are formed adjacent to each other to form a current control circuit having a normal 4-transistor 1-capacitor configuration, for example. The light emitting element can also be driven using the TFT shown in FIG. 7 as one of the final stage transistors.

たとえば、上述のITO膜をドレイン電極とするTFTを用い、ドレイン電極から延長されたITO膜の島の一部である30μm×90μmの領域に電荷注入層と発光層からなる有機エレクトロルミネッセンス素子を形成する。
(実施例2:上記光制御素子を用いる画像表示装置)
上述の光制御素子を二次元に配列させる。たとえば、実施例1の光透過率制御素子もしくは光反射率制御素子を用いる。
For example, using the above-mentioned TFT with the ITO film as the drain electrode, an organic electroluminescence element consisting of a charge injection layer and a light-emitting layer is formed in a 30 μm x 90 μm region that is part of the island of the ITO film extended from the drain electrode To do.
(Example 2: Image display device using the light control element)
The above-described light control elements are arranged two-dimensionally. For example, the light transmittance control element or light reflectance control element of Example 1 is used.

TFTを含めて約30μm×115μmの面積を占める光制御素子を、短辺方向に40μmピッチ、長辺方向に120μmピッチでそれぞれ7425×1790個方形配列する。長辺方向に7425個のTFTのゲート電極を貫くゲート配線を1790本設ける。そして、1790個のTFTのソース電極が、非晶質酸化物半導体膜の島から5μmはみ出した部分を短辺方向に貫く信号配線を7425本設ける。   7425 × 1790 light control elements occupying an area of about 30 μm × 115 μm, including TFTs, are arranged in a 40 μm pitch in the short side direction and 120 μm pitch in the long side direction. 1790 gate wirings are provided through the gate electrodes of 7425 TFTs in the long side direction. Then, 7425 signal wirings are provided in which the source electrode of 1790 TFTs penetrates the portion protruding from the island of the amorphous oxide semiconductor film by 5 μm in the short side direction.

それぞれを、ゲートドライバ回路、ソースドライバ回路に接続する。さらに各光制御素子と同サイズで位置を合わせRGBが長辺方向に反復するカラーフィルタを表面に設ける。こうして、約211 ppiでA4サイズのアクティブマトリックス型カラー画像表示装置を構成することができる。   Each is connected to a gate driver circuit and a source driver circuit. Further, a color filter having the same size as each light control element and having a position where RGB repeats in the long side direction is provided on the surface. In this way, an A4 size active matrix type color image display device can be configured at about 211 ppi.

また、実施例1の発光素子を用いる光制御素子においても、ひとつの光制御素子に含まれる4つのTFTの内、第一TFTのゲート電極をゲート線に配線し、第二TFTのソース電極を信号線に配線する。さらに、発光素子の発光波長を、長辺方向にRGBで反復させれば、同じ解像度の発光型カラー画像表示装置を構成することができる。   Also in the light control element using the light emitting element of Example 1, among the four TFTs included in one light control element, the gate electrode of the first TFT is wired to the gate line, and the source electrode of the second TFT is used. Connect to the signal line. Furthermore, if the light emission wavelength of the light emitting element is repeated in RGB in the long side direction, a light emitting color image display device with the same resolution can be configured.

ここで、アクティブマトリックスを駆動するドライバ回路は、画素のTFTと同じ本発明のTFTを用いて構成しても良いし、既存のICチップを用いても良い。
(実施例3:上記画像表示装置を具える機器)
上述の画像表示装置に放送受信装置、音声画像処理装置など放送動画表示機器置に必須の装置を付加し、電源やインタフェイスとともに薄型の筐体に収める。これにより軽量薄型で落下や衝撃に対して安全性の高い放送動画表示機器を提供する。
Here, the driver circuit for driving the active matrix may be configured using the same TFT of the present invention as the pixel TFT, or an existing IC chip may be used.
(Example 3: Apparatus provided with the image display device)
A device essential to a broadcast moving image display device such as a broadcast receiving device or an audio image processing device is added to the above-described image display device, and the device is housed in a thin casing together with a power source and an interface. This provides a broadcast video display device that is lightweight and thin and highly safe against dropping or impact.

また、上述の画像表示装置に中央プロセッサ、記憶装置、ネットワーク装置などデジタル情報処理機器に必須の装置を接続し、電源やインタフェイスとともに薄型の筐体に収める。これにより軽量薄型で可搬性の高い一体型デジタル情報処理機器を提供する。   In addition, a device essential to digital information processing equipment such as a central processor, a storage device, and a network device is connected to the above-described image display device, and is housed in a thin casing together with a power source and an interface. As a result, an integrated digital information processing apparatus that is lightweight, thin, and highly portable is provided.

また、上述の画像表示装置の面積と光制御素子数を減じて、対角で2−5インチ程度に制限し、これにプロセッサ、記憶装置、ネットワーク装置など携帯型情報機器に必須の装置を接続し、電源やインタフェイスとともに小型で薄型の筐体に収める。これにより軽量小型薄型で落下や衝撃に対して安全性の高い携帯型情報機器を提供する。   In addition, the area of the image display device and the number of light control elements are reduced to limit the diagonal to about 2-5 inches, and devices essential to portable information devices such as processors, storage devices, and network devices are connected thereto. It is housed in a small and thin casing along with the power supply and interface. This provides a portable information device that is lightweight, thin and highly safe against dropping and impact.

また、同様の小型画像表示装置に撮像装置、記憶装置、信号処理装置など撮像機器に必須の装置を接続し、電源やインタフェイスとともに小型で軽量の筐体に収める。これにより軽量小型で落下や衝撃に対して安全性の高い撮像機器を提供する。   In addition, an essential device for an imaging device such as an imaging device, a storage device, and a signal processing device is connected to the same small image display device, and the device is housed in a small and lightweight casing together with a power source and an interface. This provides an imaging device that is lightweight and compact and highly safe against dropping and impact.

また、逆にひとつの光制御素子のサイズを拡大すると共に、表示面積を拡大した画像表示装置を、上述の建築構造物に添付するか、組み込むことにより、任意の画像を表示することが可能なそれら建築構造物を提供する。   On the contrary, any image can be displayed by enlarging the size of one light control element and attaching or incorporating an image display device with an enlarged display area to the above-described building structure. Providing those building structures.

また、上述の画像表示装置を移動体の構成物として組み込むことにより、任意の画像を表示することが可能なそれら移動体の構成物を提供する。   In addition, by incorporating the above-described image display device as a moving object component, a moving object component capable of displaying an arbitrary image is provided.

また、上述の画像表示装置を広告機器の一部として組み込むことにより、任意の画像を表示することが可能なそれら広告機器を提供する。   Moreover, by incorporating the above-described image display device as a part of the advertising device, the advertising device capable of displaying an arbitrary image is provided.

本発明に係る光制御素子および画像表示装置は、軽量薄型で破損に対する安全性の高い放送動画表示機器、デジタル情報処理機器、携帯情報機器、撮像機器、建築構造物、移動体の構成物、広告機器等に広く利用することができる。   The light control element and the image display device according to the present invention are a light and thin broadcast video display device, a digital information processing device, a portable information device, an imaging device, a building structure, a moving object, and an advertisement that are highly safe against damage. It can be widely used for equipment.

パルスレーザー蒸着法で成膜したIn−Ga−Zn−O系アモルファス酸化物の電子キャリア濃度と成膜中の酸素分圧の関係を示すグラフである。It is a graph which shows the relationship between the electron carrier density | concentration of the In-Ga-Zn-O type amorphous oxide formed into a film by the pulse laser vapor deposition method, and the oxygen partial pressure during film-forming. パルスレーザー蒸着法で成膜したIn−Ga−Zn−O系アモルファス酸化物膜の電子キャリアの濃度と電子移動度の関係を示すグラフである。It is a graph which shows the relationship between the electron carrier density | concentration of the In-Ga-Zn-O type | system | group amorphous oxide film | membrane formed into a film by the pulse laser vapor deposition method, and an electron mobility. アルゴンガスを用いた高周波スパッタ法で成膜したIn−Ga−Zn−O系アモルファス酸化物膜の電気伝導度と成膜中の酸素分圧の関係を示すグラフである。It is a graph which shows the relationship between the electrical conductivity of the In-Ga-Zn-O type | system | group amorphous oxide film | membrane formed into a film by the high frequency sputtering method using argon gas, and the oxygen partial pressure during film-forming. 酸素分圧0.8Paの雰囲気中で、パルスレーザー蒸着法により成膜したInGaO(Zn1−xMgO)のxの値に対する電気伝導度、電子キャリア濃度、電子移動度の変化を示すグラフである。Changes in electrical conductivity, electron carrier concentration, and electron mobility with respect to the x value of InGaO 3 (Zn 1-x Mg x O) 4 formed by pulsed laser deposition in an atmosphere with an oxygen partial pressure of 0.8 Pa. It is a graph to show. トップゲート型TFT素子構造を示す模式図である。It is a schematic diagram which shows a top gate type TFT element structure. をゲート絶縁膜として用いたトップゲート型TFT素子の電流−電圧特性を示すグラフである。Y 2 O 3 the current of the top gate type TFT element using as a gate insulating film - is a graph showing the voltage characteristic. 光制御素子の模式的断面図である。It is a typical sectional view of a light control element. 光制御素子の模式的断面図である。It is a typical sectional view of a light control element. パルスレーザー蒸着装置を示す模式図である。It is a schematic diagram which shows a pulse laser vapor deposition apparatus. スパッタ成膜装置を示す模式図である。It is a schematic diagram which shows a sputtering film-forming apparatus.

符号の説明Explanation of symbols

11 基体
12 非晶質酸化物半導体膜
13 ソース電極
14 ドレイン電極
15 ゲート絶縁膜
16 ゲート電極
17 層間絶縁膜
18 電極
19 発光層
20 電極
21,22 高抵抗膜
23 液晶セル又は電気泳動型粒子セル
DESCRIPTION OF SYMBOLS 11 Base body 12 Amorphous oxide semiconductor film 13 Source electrode 14 Drain electrode 15 Gate insulating film 16 Gate electrode 17 Interlayer insulating film 18 Electrode 19 Light emitting layer 20 Electrode 21 and 22 High resistance film 23 Liquid crystal cell or electrophoretic particle cell

Claims (7)

液晶を含み構成されている光制御素子と、該光制御素子を駆動するための電界効果型トランジスタと、を備え、該電界効果型トランジスタの活性層は、In−Zn−Ga−O系酸化物、In−Zn−Ga−Mg−O系酸化物、In−Zn−O系酸化物、In−Sn−O系酸化物、In−O系酸化物、In−Ga−O系酸化物、及びSn−In−Zn−O系酸化物のうちのいずれかである非晶質酸化物を有し、該非晶質酸化物の電子キャリア濃度が10 15 /cm 以上、1018/cm未満であり、
該電界効果型トランジスタは、ゲート電圧無印加時のソース−ドレイン端子間の電流が10マイクロアンペア未満であり、電界効果移動度がcm/(V・秒)超であり、前記電界効果型トランジスタのゲート電極と該液晶との間には、該液晶側から配向膜および絶縁膜をこの順に有することを特徴とする画像表示装置。
A light control element including a liquid crystal and a field effect transistor for driving the light control element, and the active layer of the field effect transistor includes an In—Zn—Ga—O-based oxide. In-Zn-Ga-Mg-O-based oxide, In-Zn-O-based oxide, In-Sn-O-based oxide, In-O-based oxide, In-Ga-O-based oxide, and Sn An amorphous oxide which is any one of —In—Zn—O-based oxides, and the amorphous oxide has an electron carrier concentration of 10 15 / cm 3 or more and less than 10 18 / cm 3 . ,
The field effect transistor has a current between source and drain terminals of less than 10 microamperes when no gate voltage is applied, a field effect mobility of more than 2 cm 2 / (V · sec), and the field effect transistor An image display device having an alignment film and an insulating film in this order from a liquid crystal side between a gate electrode of a transistor and the liquid crystal.
前記絶縁膜が酸化シリコン膜、あるいは窒化シリコン膜であることを特徴とする請求項1に記載の画像表示装置。   The image display device according to claim 1, wherein the insulating film is a silicon oxide film or a silicon nitride film. 前記光制御素子が、可撓性樹脂基体上に設けられていることを特徴とする請求項1または2に記載の画像表示装置。   The image display device according to claim 1, wherein the light control element is provided on a flexible resin substrate. 前記光制御素子が、光透過性基体上に設けられていることを特徴とする請求項1または2に記載の画像表示装置。   The image display device according to claim 1, wherein the light control element is provided on a light-transmitting substrate. 前記請求項1〜4のいずれか1項に記載の画像表示装置、放送受信装置、及び音声処理装置を有する放送動画表示機器。   The broadcast moving image display apparatus which has an image display apparatus of any one of the said Claims 1-4, a broadcast receiving apparatus, and an audio processing apparatus. 前記請求項1〜4のいずれか1項に記載の画像表示装置、中央プロセッサ、及び記憶装置を有する一体型デジタル情報処理機器。   An integrated digital information processing apparatus comprising the image display device according to any one of claims 1 to 4, a central processor, and a storage device. 前記請求項1〜4のいずれか1項に記載の画像表示装置、プロセッサ、及び記憶装置を有する携帯型情報処理機器。   The portable information processing apparatus which has an image display apparatus of any one of the said Claims 1-4, a processor, and a memory | storage device.
JP2005325365A 2004-11-10 2005-11-09 Image display device Active JP5126729B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005325365A JP5126729B2 (en) 2004-11-10 2005-11-09 Image display device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004326682 2004-11-10
JP2004326682 2004-11-10
JP2005325365A JP5126729B2 (en) 2004-11-10 2005-11-09 Image display device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012053401A Division JP5401570B2 (en) 2004-11-10 2012-03-09 Image display device

Publications (3)

Publication Number Publication Date
JP2006165528A JP2006165528A (en) 2006-06-22
JP2006165528A5 JP2006165528A5 (en) 2008-12-25
JP5126729B2 true JP5126729B2 (en) 2013-01-23

Family

ID=36667139

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005325365A Active JP5126729B2 (en) 2004-11-10 2005-11-09 Image display device

Country Status (1)

Country Link
JP (1) JP5126729B2 (en)

Families Citing this family (369)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5216204B2 (en) 2006-10-31 2013-06-19 株式会社半導体エネルギー研究所 Liquid crystal display device and manufacturing method thereof
JP5305630B2 (en) 2006-12-05 2013-10-02 キヤノン株式会社 Manufacturing method of bottom gate type thin film transistor and manufacturing method of display device
JP5105842B2 (en) 2006-12-05 2012-12-26 キヤノン株式会社 Display device using oxide semiconductor and manufacturing method thereof
EP2471972B1 (en) 2006-12-13 2014-01-29 Idemitsu Kosan Co., Ltd. Sputtering target
TWI478347B (en) 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
JP5354862B2 (en) * 2007-02-19 2013-11-27 キヤノン株式会社 Amorphous insulator film and thin film transistor
US8158974B2 (en) 2007-03-23 2012-04-17 Idemitsu Kosan Co., Ltd. Semiconductor device, polycrystalline semiconductor thin film, process for producing polycrystalline semiconductor thin film, field effect transistor, and process for producing field effect transistor
JP4727684B2 (en) * 2007-03-27 2011-07-20 富士フイルム株式会社 Thin film field effect transistor and display device using the same
JP2008276212A (en) * 2007-04-05 2008-11-13 Fujifilm Corp Organic electroluminescent display device
JPWO2008139860A1 (en) 2007-05-07 2010-07-29 出光興産株式会社 Semiconductor thin film, semiconductor thin film manufacturing method, and semiconductor element
WO2008136505A1 (en) 2007-05-08 2008-11-13 Idemitsu Kosan Co., Ltd. Semiconductor device, thin film transistor and methods for manufacturing the semiconductor device and the thin film transistor
JP5522889B2 (en) 2007-05-11 2014-06-18 出光興産株式会社 In-Ga-Zn-Sn-based oxide sintered body and target for physical film formation
JP5542297B2 (en) 2007-05-17 2014-07-09 株式会社半導体エネルギー研究所 Liquid crystal display device, display module, and electronic device
JP4989309B2 (en) 2007-05-18 2012-08-01 株式会社半導体エネルギー研究所 Liquid crystal display
JP5339772B2 (en) * 2007-06-11 2013-11-13 富士フイルム株式会社 Electronic display
KR101344483B1 (en) * 2007-06-27 2013-12-24 삼성전자주식회사 Thin Film Transistor
JP5272342B2 (en) * 2007-07-13 2013-08-28 凸版印刷株式会社 Thin film transistor substrate manufacturing method and image display device
JP2010103451A (en) * 2007-11-26 2010-05-06 Fujifilm Corp Thin film field-effect type transistor and field light-emitting device using it
JP5540517B2 (en) 2008-02-22 2014-07-02 凸版印刷株式会社 Image display device
JP5376826B2 (en) * 2008-04-04 2013-12-25 富士フイルム株式会社 Semiconductor device, semiconductor device manufacturing method, and display device
WO2009151003A1 (en) 2008-06-10 2009-12-17 日鉱金属株式会社 Sintered-oxide target for sputtering and process for producing the same
US9666719B2 (en) 2008-07-31 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI413260B (en) 2008-07-31 2013-10-21 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same
JP5608347B2 (en) 2008-08-08 2014-10-15 株式会社半導体エネルギー研究所 Semiconductor device and manufacturing method of semiconductor device
JP5904242B2 (en) * 2008-08-20 2016-04-13 株式会社リコー Field effect transistor, oxide semiconductor used for active layer of field effect transistor, display element, image display apparatus and system
KR101719350B1 (en) * 2008-12-25 2017-03-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and manufacturing method thereof
US9024311B2 (en) 2009-06-24 2015-05-05 Sharp Kabushiki Kaisha Thin film transistor, method for manufacturing same, active matrix substrate, display panel and display device
JP5640478B2 (en) 2009-07-09 2014-12-17 株式会社リコー Method for manufacturing field effect transistor and field effect transistor
KR101836532B1 (en) 2009-09-04 2018-04-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method for manufacturing the same
KR101820973B1 (en) 2009-10-09 2018-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method for manufacturing the semiconductor device
KR102375647B1 (en) 2009-10-16 2022-03-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Liquid crystal display device and electronic apparatus having the same
WO2011046048A1 (en) 2009-10-16 2011-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102235725B1 (en) 2009-10-16 2021-04-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
KR101903918B1 (en) 2009-10-16 2018-10-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Logic circuit and semiconductor device
KR101962603B1 (en) 2009-10-16 2019-03-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Liquid crystal display device and electronic device including the liquid crystal display device
KR20170024130A (en) 2009-10-21 2017-03-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method for manufacturing the same
JP5730529B2 (en) 2009-10-21 2015-06-10 株式会社半導体エネルギー研究所 Semiconductor device
MY166003A (en) 2009-10-21 2018-05-21 Semiconductor Energy Lab Display device and electronic device including display device
WO2011048923A1 (en) 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. E-book reader
KR101801959B1 (en) 2009-10-21 2017-11-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Liquid crystal display device and electronic device including the same
KR102377866B1 (en) 2009-10-21 2022-03-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Analog circuit and semiconductor device
WO2011052411A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Transistor
CN102576172B (en) 2009-10-30 2016-01-27 株式会社半导体能源研究所 Liquid crystal display, its driving method and comprise the electronic apparatus of this liquid crystal display
KR101740684B1 (en) 2009-10-30 2017-05-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Power diode, rectifier, and semiconductor device including the same
WO2011052413A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Non-linear element, display device, and electronic device
KR102142450B1 (en) 2009-10-30 2020-08-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method for manufacturing the same
CN102668095B (en) 2009-10-30 2016-08-03 株式会社半导体能源研究所 Transistor
WO2011052437A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Non-linear element, display device including non-linear element, and electronic device including display device
WO2011052366A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Voltage regulator circuit
KR20120091243A (en) 2009-10-30 2012-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
KR101707159B1 (en) 2009-11-06 2017-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
KR101750982B1 (en) 2009-11-06 2017-06-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and manufacturing method thereof
KR101810254B1 (en) 2009-11-06 2017-12-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and operating method thereof
KR102187753B1 (en) 2009-11-13 2020-12-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device and electronic device including the same
WO2011062057A1 (en) 2009-11-20 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011062043A1 (en) 2009-11-20 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101800854B1 (en) 2009-11-20 2017-11-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Transistor
WO2011065209A1 (en) 2009-11-27 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Non-linear element, display device including non-linear element, and electronic device including display device
KR101824124B1 (en) 2009-11-28 2018-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method for manufacturing the same
EP2504855A4 (en) 2009-11-28 2016-07-20 Semiconductor Energy Lab Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
KR101839931B1 (en) 2009-11-30 2018-03-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Liquid crystal display device, method for driving the same, and electronic device including the same
WO2011068016A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011068028A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, semiconductor device, and method for manufacturing the same
JP5727204B2 (en) * 2009-12-11 2015-06-03 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
KR101871654B1 (en) 2009-12-18 2018-06-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Driving method of display device and display device
WO2011081041A1 (en) * 2009-12-28 2011-07-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
WO2011089843A1 (en) 2010-01-20 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Method for driving display device
CN102714029B (en) 2010-01-20 2016-03-23 株式会社半导体能源研究所 The display packing of display device
KR102135326B1 (en) 2010-01-24 2020-07-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device
TWI525377B (en) 2010-01-24 2016-03-11 半導體能源研究所股份有限公司 Display device
KR101805378B1 (en) 2010-01-24 2017-12-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device and manufacturing method thereof
CN102725851B (en) 2010-02-05 2016-01-20 株式会社半导体能源研究所 The method of semiconductor device and manufacture semiconductor device
WO2011102203A1 (en) 2010-02-19 2011-08-25 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device using the same
KR101848684B1 (en) * 2010-02-19 2018-04-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Liquid crystal display device and electronic device
KR101913657B1 (en) 2010-02-26 2018-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for manufacturing semiconductor device
KR20190000365A (en) 2010-02-26 2019-01-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for manufacturing semiconductor device
KR20130009978A (en) 2010-02-26 2013-01-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for manufacturing semiconductor element and deposition apparatus
KR20120120458A (en) 2010-02-26 2012-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Liquid crystal display device
KR102114012B1 (en) 2010-03-05 2020-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device
US20110227082A1 (en) 2010-03-19 2011-09-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011118510A1 (en) 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011118741A1 (en) 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN105304502B (en) 2010-03-26 2018-07-03 株式会社半导体能源研究所 The manufacturing method of semiconductor device
CN102834922B (en) 2010-04-02 2016-04-13 株式会社半导体能源研究所 Semiconductor device
US9147768B2 (en) 2010-04-02 2015-09-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor and a metal oxide film
US9190522B2 (en) 2010-04-02 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor
KR20220119771A (en) 2010-04-02 2022-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
US9196739B2 (en) 2010-04-02 2015-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor film and metal oxide film
US8884282B2 (en) 2010-04-02 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011125454A1 (en) 2010-04-09 2011-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8653514B2 (en) 2010-04-09 2014-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011129456A1 (en) 2010-04-16 2011-10-20 Semiconductor Energy Laboratory Co., Ltd. Deposition method and method for manufacturing semiconductor device
KR101748404B1 (en) 2010-04-23 2017-06-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and manufacturing method thereof
KR20130055607A (en) 2010-04-23 2013-05-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Manufacturing method of semiconductor device
CN103500709B (en) 2010-04-23 2015-09-23 株式会社半导体能源研究所 The manufacture method of semiconductor device
WO2011132591A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102167416B1 (en) 2010-04-23 2020-10-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for manufacturing semiconductor device
WO2011132556A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011135987A1 (en) 2010-04-28 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8890555B2 (en) 2010-04-28 2014-11-18 Semiconductor Energy Laboratory Co., Ltd. Method for measuring transistor
JP5797449B2 (en) 2010-05-13 2015-10-21 株式会社半導体エネルギー研究所 Semiconductor device evaluation method
KR101806271B1 (en) 2010-05-14 2017-12-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for manufacturing semiconductor device
US8624239B2 (en) 2010-05-20 2014-01-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9490368B2 (en) 2010-05-20 2016-11-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
WO2011145484A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011145633A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20130077839A (en) 2010-05-21 2013-07-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method of manufacturing the same
JP5714973B2 (en) 2010-05-21 2015-05-07 株式会社半導体エネルギー研究所 Semiconductor device
KR20130082091A (en) 2010-05-21 2013-07-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and manufacturing method thereof
CN102906881B (en) 2010-05-21 2016-02-10 株式会社半导体能源研究所 Semiconductor device
KR101808198B1 (en) 2010-05-21 2017-12-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for manufacturing semiconductor device
WO2011145634A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011155502A1 (en) 2010-06-11 2011-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011155302A1 (en) 2010-06-11 2011-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8610180B2 (en) 2010-06-11 2013-12-17 Semiconductor Energy Laboratory Co., Ltd. Gas sensor and method for manufacturing the gas sensor
US8552425B2 (en) 2010-06-18 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011158704A1 (en) 2010-06-18 2011-12-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101862808B1 (en) 2010-06-18 2018-05-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
US8912016B2 (en) 2010-06-25 2014-12-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method and test method of semiconductor device
KR20120000499A (en) 2010-06-25 2012-01-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Transistor and semiconductor device
KR101801960B1 (en) 2010-07-01 2017-11-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Driving method of liquid crystal display device
US8441010B2 (en) 2010-07-01 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2012002292A1 (en) 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20180135118A (en) 2010-07-02 2018-12-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and manufacturing method thereof
US8642380B2 (en) 2010-07-02 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US20120001179A1 (en) * 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5917035B2 (en) 2010-07-26 2016-05-11 株式会社半導体エネルギー研究所 Semiconductor device
KR101885691B1 (en) 2010-07-27 2018-08-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method of manufacturing the same
US20120032172A1 (en) 2010-08-06 2012-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8759820B2 (en) 2010-08-20 2014-06-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8450123B2 (en) * 2010-08-27 2013-05-28 Semiconductor Energy Laboratory Co., Ltd. Oxygen diffusion evaluation method of oxide film stacked body
US8728860B2 (en) 2010-09-03 2014-05-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR20120026970A (en) 2010-09-10 2012-03-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and light-emitting device
US8664097B2 (en) 2010-09-13 2014-03-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8546892B2 (en) 2010-10-20 2013-10-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US9087744B2 (en) 2010-11-05 2015-07-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving transistor
US8569754B2 (en) 2010-11-05 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6010291B2 (en) 2010-11-05 2016-10-19 株式会社半導体エネルギー研究所 Driving method of display device
TWI654764B (en) 2010-11-11 2019-03-21 日商半導體能源研究所股份有限公司 Semiconductor device and method of manufacturing same
US8461630B2 (en) 2010-12-01 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101457833B1 (en) 2010-12-03 2014-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
US8625085B2 (en) 2011-03-08 2014-01-07 Semiconductor Energy Laboratory Co., Ltd. Defect evaluation method for semiconductor
TWI521612B (en) 2011-03-11 2016-02-11 半導體能源研究所股份有限公司 Method of manufacturing semiconductor device
TWI624878B (en) 2011-03-11 2018-05-21 半導體能源研究所股份有限公司 Method of manufacturing semiconductor device
US8859330B2 (en) 2011-03-23 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9219159B2 (en) 2011-03-25 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film and method for manufacturing semiconductor device
US8686416B2 (en) 2011-03-25 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
TWI545652B (en) 2011-03-25 2016-08-11 半導體能源研究所股份有限公司 Semiconductor device and manufacturing method thereof
US8956944B2 (en) 2011-03-25 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9012904B2 (en) 2011-03-25 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8541266B2 (en) 2011-04-01 2013-09-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9960278B2 (en) 2011-04-06 2018-05-01 Yuhei Sato Manufacturing method of semiconductor device
US9478668B2 (en) 2011-04-13 2016-10-25 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US8916868B2 (en) 2011-04-22 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8809854B2 (en) 2011-04-22 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN105931967B (en) 2011-04-27 2019-05-03 株式会社半导体能源研究所 The manufacturing method of semiconductor device
US8709922B2 (en) 2011-05-06 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6006975B2 (en) 2011-05-19 2016-10-12 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
US20120298998A1 (en) 2011-05-25 2012-11-29 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film, semiconductor device, and method for manufacturing semiconductor device
KR20230014891A (en) 2011-06-08 2023-01-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Sputtering target, method for manufacturing sputtering target, and method for forming thin film
US9166055B2 (en) 2011-06-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9496138B2 (en) 2011-07-08 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor film, method for manufacturing semiconductor device, and semiconductor device
US8748886B2 (en) 2011-07-08 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8952377B2 (en) 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9385238B2 (en) 2011-07-08 2016-07-05 Semiconductor Energy Laboratory Co., Ltd. Transistor using oxide semiconductor
US9214474B2 (en) 2011-07-08 2015-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP6013685B2 (en) 2011-07-22 2016-10-25 株式会社半導体エネルギー研究所 Semiconductor device
US8994019B2 (en) 2011-08-05 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6128775B2 (en) 2011-08-19 2017-05-17 株式会社半導体エネルギー研究所 Semiconductor device
US9660092B2 (en) 2011-08-31 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor including oxygen release layer
US9252279B2 (en) 2011-08-31 2016-02-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6016532B2 (en) 2011-09-07 2016-10-26 株式会社半導体エネルギー研究所 Semiconductor device
US8952379B2 (en) 2011-09-16 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9082663B2 (en) 2011-09-16 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2013042696A1 (en) 2011-09-23 2013-03-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9431545B2 (en) 2011-09-23 2016-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN103843146B (en) 2011-09-29 2016-03-16 株式会社半导体能源研究所 Semiconductor device
KR102447866B1 (en) 2011-09-29 2022-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
JP5806905B2 (en) 2011-09-30 2015-11-10 株式会社半導体エネルギー研究所 Semiconductor device
JP2013093561A (en) 2011-10-07 2013-05-16 Semiconductor Energy Lab Co Ltd Oxide semiconductor film and semiconductor device
US8637864B2 (en) 2011-10-13 2014-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP5912394B2 (en) 2011-10-13 2016-04-27 株式会社半導体エネルギー研究所 Semiconductor device
KR20130040706A (en) 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method of manufacturing semiconductor device
DE112012007290B3 (en) 2011-10-14 2017-06-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI567985B (en) 2011-10-21 2017-01-21 半導體能源研究所股份有限公司 Semiconductor device and manufacturing method thereof
KR20130046357A (en) 2011-10-27 2013-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
JP6082562B2 (en) 2011-10-27 2017-02-15 株式会社半導体エネルギー研究所 Semiconductor device
US10026847B2 (en) 2011-11-18 2018-07-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, method for manufacturing semiconductor element, and semiconductor device including semiconductor element
US8969130B2 (en) 2011-11-18 2015-03-03 Semiconductor Energy Laboratory Co., Ltd. Insulating film, formation method thereof, semiconductor device, and manufacturing method thereof
US8962386B2 (en) 2011-11-25 2015-02-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102072244B1 (en) 2011-11-30 2020-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method for manufacturing the same
TWI669760B (en) 2011-11-30 2019-08-21 日商半導體能源研究所股份有限公司 Method for manufacturing semiconductor device
TWI621185B (en) 2011-12-01 2018-04-11 半導體能源研究所股份有限公司 Semiconductor device and method for manufacturing the same
US8981367B2 (en) 2011-12-01 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10002968B2 (en) 2011-12-14 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
US8748240B2 (en) 2011-12-22 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8796683B2 (en) 2011-12-23 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6053490B2 (en) 2011-12-23 2016-12-27 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
US8704221B2 (en) 2011-12-23 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102103913B1 (en) 2012-01-10 2020-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method for manufacturing semiconductor device
US9099560B2 (en) 2012-01-20 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9040981B2 (en) 2012-01-20 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9419146B2 (en) 2012-01-26 2016-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6091905B2 (en) 2012-01-26 2017-03-08 株式会社半導体エネルギー研究所 Semiconductor device
TW201901972A (en) 2012-01-26 2019-01-01 日商半導體能源研究所股份有限公司 Semiconductor device and method of manufacturing semiconductor device
TWI604609B (en) 2012-02-02 2017-11-01 半導體能源研究所股份有限公司 Semiconductor device
US9362417B2 (en) 2012-02-03 2016-06-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102101167B1 (en) 2012-02-03 2020-04-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
US9112037B2 (en) 2012-02-09 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20130221345A1 (en) 2012-02-28 2013-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8988152B2 (en) * 2012-02-29 2015-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2013183001A (en) 2012-03-01 2013-09-12 Semiconductor Energy Lab Co Ltd Semiconductor device
US9735280B2 (en) 2012-03-02 2017-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, and method for forming oxide film
US8981370B2 (en) 2012-03-08 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20130105392A (en) 2012-03-14 2013-09-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
US9786793B2 (en) 2012-03-29 2017-10-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor layer including regions with different concentrations of resistance-reducing elements
US8999773B2 (en) 2012-04-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Processing method of stacked-layer film and manufacturing method of semiconductor device
KR20230157542A (en) 2012-04-13 2023-11-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
JP6199583B2 (en) 2012-04-27 2017-09-20 株式会社半導体エネルギー研究所 Semiconductor device
US8860022B2 (en) 2012-04-27 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
KR102069158B1 (en) 2012-05-10 2020-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for forming wiring, semiconductor device, and method for manufacturing semiconductor device
US9048265B2 (en) 2012-05-31 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising oxide semiconductor layer
US8901557B2 (en) 2012-06-15 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN105132862A (en) 2012-06-29 2015-12-09 株式会社半导体能源研究所 Method for using sputtering target and method for manufacturing oxide film
KR102082794B1 (en) 2012-06-29 2020-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method of driving display device, and display device
KR102282866B1 (en) 2012-07-20 2021-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device and electronic device including the display device
WO2014013959A1 (en) 2012-07-20 2014-01-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US10557192B2 (en) 2012-08-07 2020-02-11 Semiconductor Energy Laboratory Co., Ltd. Method for using sputtering target and method for forming oxide film
US9885108B2 (en) 2012-08-07 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Method for forming sputtering target
KR102171650B1 (en) 2012-08-10 2020-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and manufacturing method thereof
US9929276B2 (en) 2012-08-10 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2014025002A1 (en) 2012-08-10 2014-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
US9245958B2 (en) 2012-08-10 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2014024808A1 (en) 2012-08-10 2014-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6220597B2 (en) 2012-08-10 2017-10-25 株式会社半導体エネルギー研究所 Semiconductor device
TWI831522B (en) 2012-09-14 2024-02-01 日商半導體能源研究所股份有限公司 Semiconductor device and method for fabricating the same
WO2014046222A1 (en) 2012-09-24 2014-03-27 Semiconductor Energy Laboratory Co., Ltd. Display device
TWI746200B (en) 2012-09-24 2021-11-11 日商半導體能源研究所股份有限公司 Semiconductor device
US9853164B2 (en) 2012-10-03 2017-12-26 Sharp Kabushiki Kaisha Semiconductor device and display device
TWI681233B (en) 2012-10-12 2020-01-01 日商半導體能源研究所股份有限公司 Liquid crystal display device, touch panel and method for manufacturing liquid crystal display device
JP6351947B2 (en) 2012-10-12 2018-07-04 株式会社半導体エネルギー研究所 Method for manufacturing liquid crystal display device
WO2014061762A1 (en) 2012-10-17 2014-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6021586B2 (en) 2012-10-17 2016-11-09 株式会社半導体エネルギー研究所 Semiconductor device
JP2014082388A (en) 2012-10-17 2014-05-08 Semiconductor Energy Lab Co Ltd Semiconductor device
WO2014061535A1 (en) 2012-10-17 2014-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6059501B2 (en) 2012-10-17 2017-01-11 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
US9166021B2 (en) 2012-10-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6204145B2 (en) 2012-10-23 2017-09-27 株式会社半導体エネルギー研究所 Semiconductor device
US9865743B2 (en) 2012-10-24 2018-01-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide layer surrounding oxide semiconductor layer
WO2014065343A1 (en) 2012-10-24 2014-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6220641B2 (en) 2012-11-15 2017-10-25 株式会社半導体エネルギー研究所 Semiconductor device
TWI661553B (en) 2012-11-16 2019-06-01 日商半導體能源研究所股份有限公司 Semiconductor device
TWI620323B (en) 2012-11-16 2018-04-01 半導體能源研究所股份有限公司 Semiconductor device
US9263531B2 (en) 2012-11-28 2016-02-16 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, film formation method thereof, and semiconductor device
KR102248765B1 (en) 2012-11-30 2021-05-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
TWI624949B (en) 2012-11-30 2018-05-21 半導體能源研究所股份有限公司 Semiconductor device
US9153649B2 (en) 2012-11-30 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for evaluating semiconductor device
US9406810B2 (en) 2012-12-03 2016-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2014103901A1 (en) * 2012-12-25 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6329762B2 (en) 2012-12-28 2018-05-23 株式会社半導体エネルギー研究所 Semiconductor device
US9391096B2 (en) 2013-01-18 2016-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9466725B2 (en) 2013-01-24 2016-10-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI593025B (en) 2013-01-30 2017-07-21 半導體能源研究所股份有限公司 Method for processing oxide semiconductor layer
US9076825B2 (en) 2013-01-30 2015-07-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
TWI618252B (en) 2013-02-12 2018-03-11 半導體能源研究所股份有限公司 Semiconductor device
US9190527B2 (en) 2013-02-13 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
US9318484B2 (en) 2013-02-20 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6141777B2 (en) 2013-02-28 2017-06-07 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
KR102238682B1 (en) 2013-02-28 2021-04-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method for manufacturing the same
JP6250883B2 (en) 2013-03-01 2017-12-20 株式会社半導体エネルギー研究所 Semiconductor device
KR102153110B1 (en) 2013-03-06 2020-09-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor film and semiconductor device
KR102290247B1 (en) 2013-03-14 2021-08-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and manufacturing method thereof
US9153650B2 (en) 2013-03-19 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor
US9577107B2 (en) 2013-03-19 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and method for forming oxide semiconductor film
US9368636B2 (en) 2013-04-01 2016-06-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device comprising a plurality of oxide semiconductor layers
TWI620324B (en) 2013-04-12 2018-04-01 半導體能源研究所股份有限公司 Semiconductor device
US10304859B2 (en) 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
JP2013218337A (en) * 2013-04-25 2013-10-24 Semiconductor Energy Lab Co Ltd Display device, display module, and electronic apparatus
KR102222344B1 (en) 2013-05-02 2021-03-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
KR102210298B1 (en) 2013-05-09 2021-01-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and manufacturing method thereof
US9312392B2 (en) 2013-05-16 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI809474B (en) 2013-05-16 2023-07-21 日商半導體能源研究所股份有限公司 Semiconductor device
TWI627751B (en) 2013-05-16 2018-06-21 半導體能源研究所股份有限公司 Semiconductor device
US9754971B2 (en) 2013-05-18 2017-09-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE102014208859B4 (en) 2013-05-20 2021-03-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102537022B1 (en) 2013-05-20 2023-05-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
WO2014188983A1 (en) 2013-05-21 2014-11-27 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and formation method thereof
JP6400336B2 (en) 2013-06-05 2018-10-03 株式会社半導体エネルギー研究所 Semiconductor device
JP2015195327A (en) 2013-06-05 2015-11-05 株式会社半導体エネルギー研究所 semiconductor device
US9806198B2 (en) 2013-06-05 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI652822B (en) * 2013-06-19 2019-03-01 日商半導體能源研究所股份有限公司 Oxide semiconductor film and formation method thereof
US9244025B2 (en) 2013-07-05 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Transmission electron diffraction measurement apparatus and method for measuring transmission electron diffraction pattern
US9666697B2 (en) 2013-07-08 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device including an electron trap layer
US20150008428A1 (en) 2013-07-08 2015-01-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US9293480B2 (en) 2013-07-10 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
JP6322503B2 (en) 2013-07-16 2018-05-09 株式会社半導体エネルギー研究所 Semiconductor device
US9443592B2 (en) 2013-07-18 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
TWI608523B (en) 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
TWI632688B (en) 2013-07-25 2018-08-11 半導體能源研究所股份有限公司 Semiconductor device and method for manufacturing semiconductor device
US9496330B2 (en) 2013-08-02 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
JP2015053477A (en) 2013-08-05 2015-03-19 株式会社半導体エネルギー研究所 Semiconductor device and method for manufacturing the same
KR102244553B1 (en) 2013-08-23 2021-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Capacitor and semiconductor device
US9443990B2 (en) 2013-08-26 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device for adjusting threshold thereof
US9449853B2 (en) 2013-09-04 2016-09-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising electron trap layer
JP6401977B2 (en) 2013-09-06 2018-10-10 株式会社半導体エネルギー研究所 Semiconductor device
KR102294507B1 (en) 2013-09-06 2021-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
US9269822B2 (en) 2013-09-12 2016-02-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US9893194B2 (en) 2013-09-12 2018-02-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9461126B2 (en) 2013-09-13 2016-10-04 Semiconductor Energy Laboratory Co., Ltd. Transistor, clocked inverter circuit, sequential circuit, and semiconductor device including sequential circuit
TWI646690B (en) 2013-09-13 2019-01-01 半導體能源研究所股份有限公司 Semiconductor device and manufacturing method thereof
TWI677989B (en) 2013-09-19 2019-11-21 日商半導體能源研究所股份有限公司 Semiconductor device and manufacturing method thereof
JP2015084418A (en) 2013-09-23 2015-04-30 株式会社半導体エネルギー研究所 Semiconductor device
TWI633668B (en) 2013-09-23 2018-08-21 半導體能源研究所股份有限公司 Semiconductor device
JP6570817B2 (en) 2013-09-23 2019-09-04 株式会社半導体エネルギー研究所 Semiconductor device
US9293592B2 (en) 2013-10-11 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US9455349B2 (en) 2013-10-22 2016-09-27 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor with reduced impurity diffusion
KR102436895B1 (en) 2013-10-22 2022-08-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and manufacturing method of the same
WO2015060203A1 (en) 2013-10-22 2015-04-30 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2015064630A1 (en) 2013-10-30 2015-05-07 Dic株式会社 Liquid-crystal display element
KR101832812B1 (en) 2013-10-30 2018-02-28 디아이씨 가부시끼가이샤 Liquid-crystal display element
JP6440457B2 (en) 2013-11-07 2018-12-19 株式会社半導体エネルギー研究所 Semiconductor device
EP3070521B1 (en) 2013-11-12 2019-01-16 DIC Corporation Liquid-crystal display element
KR101717465B1 (en) 2013-11-12 2017-03-17 디아이씨 가부시끼가이샤 Liquid-crystal display element
CN106653685B (en) 2013-12-02 2020-06-09 株式会社半导体能源研究所 Display device and method for manufacturing the same
WO2015097596A1 (en) 2013-12-26 2015-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI643969B (en) 2013-12-27 2018-12-11 日商半導體能源研究所股份有限公司 Manufacturing method of oxide semiconductor
KR102317297B1 (en) 2014-02-19 2021-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Oxide, semiconductor device, module, and electronic device
WO2015132697A1 (en) 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9324747B2 (en) 2014-03-13 2016-04-26 Semiconductor Energy Laboratory Co., Ltd. Imaging device
KR102511325B1 (en) 2014-04-18 2023-03-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device and operation method thereof
US10656799B2 (en) 2014-05-02 2020-05-19 Semiconductor Energy Laboratory Co., Ltd. Display device and operation method thereof
WO2015181679A1 (en) 2014-05-27 2015-12-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102354008B1 (en) 2014-05-29 2022-01-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device, method for manufacturing semiconductor device, and electronic device
TWI663726B (en) 2014-05-30 2019-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, module, and electronic device
US10421906B2 (en) 2014-07-29 2019-09-24 Dic Corporation Liquid-crystal display element
CN106537241B (en) 2014-07-29 2020-08-11 Dic株式会社 Liquid crystal composition and liquid crystal display element
JP6652342B2 (en) 2014-08-08 2020-02-19 株式会社半導体エネルギー研究所 Semiconductor device
US9768317B2 (en) 2014-12-08 2017-09-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of semiconductor device, and electronic device
JP2016115907A (en) * 2014-12-18 2016-06-23 三菱電機株式会社 Thin film transistor and manufacturing method thereof, array substrate and liquid crystal display device
US9954112B2 (en) 2015-01-26 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9660100B2 (en) 2015-02-06 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6650888B2 (en) 2015-02-06 2020-02-19 株式会社半導体エネルギー研究所 Semiconductor device
US10096715B2 (en) 2015-03-26 2018-10-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, and electronic device
JP6736321B2 (en) 2015-03-27 2020-08-05 株式会社半導体エネルギー研究所 Method of manufacturing semiconductor device
KR102549926B1 (en) 2015-05-04 2023-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device, method for manufacturing the same, and electronic device
KR102593883B1 (en) 2015-06-19 2023-10-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device, manufacturing method thereof, and electronic device
JP6986831B2 (en) 2015-07-17 2021-12-22 株式会社半導体エネルギー研究所 Semiconductor devices and electronic devices
US9911861B2 (en) 2015-08-03 2018-03-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of the same, and electronic device
JP6850096B2 (en) 2015-09-24 2021-03-31 株式会社半導体エネルギー研究所 Manufacturing method of semiconductor devices and manufacturing method of electronic devices
TWI605587B (en) * 2015-11-02 2017-11-11 聯華電子股份有限公司 Semiconductor device and manufacturing mehod thereof
JP6839986B2 (en) 2016-01-20 2021-03-10 株式会社半導体エネルギー研究所 Manufacturing method of semiconductor device
DE112017000905T5 (en) 2016-02-18 2018-10-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method therefor, display device and electronic device
US10263114B2 (en) 2016-03-04 2019-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, or display device including the same
US11302717B2 (en) 2016-04-08 2022-04-12 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the same
KR102480052B1 (en) 2016-06-09 2022-12-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Transistor
US10916430B2 (en) 2016-07-25 2021-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US10205008B2 (en) 2016-08-03 2019-02-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP6298116B2 (en) * 2016-08-05 2018-03-20 株式会社半導体エネルギー研究所 Semiconductor device
JP7126823B2 (en) 2016-12-23 2022-08-29 株式会社半導体エネルギー研究所 Manufacturing method of semiconductor device
WO2018181716A1 (en) 2017-03-30 2018-10-04 出光興産株式会社 Garnet compound, oxide sintered compact, oxide semiconductor thin film, thin film transistor, electronic device and image sensor
JP6379259B2 (en) * 2017-06-30 2018-08-22 株式会社半導体エネルギー研究所 Display device and electronic device
KR102446301B1 (en) * 2017-12-11 2022-09-23 엘지디스플레이 주식회사 Thin film trnasistor having supporting layer, method for manufacturing the same and display device comprising the same
KR102142268B1 (en) 2018-06-25 2020-08-12 삼성전자 주식회사 Thin film transistor and vertical non-volatile memory device including transition metal-induced polycrystalline metal oxide channel layer
JP6564503B2 (en) * 2018-07-30 2019-08-21 株式会社半導体エネルギー研究所 Liquid crystal display
JP2020167188A (en) 2019-03-28 2020-10-08 株式会社ジャパンディスプレイ Display device and manufacturing method thereof
KR20210009000A (en) 2019-07-16 2021-01-26 삼성전자주식회사 Semiconductor device
JP6895574B2 (en) * 2019-07-25 2021-06-30 株式会社半導体エネルギー研究所 Transmissive liquid crystal display device
JP2019191609A (en) * 2019-07-25 2019-10-31 株式会社半導体エネルギー研究所 Liquid crystal display device
KR102486098B1 (en) * 2022-04-08 2023-01-09 주식회사 나노신소재 Oxide sintered body and thin film transistor comprising the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05251705A (en) * 1992-03-04 1993-09-28 Fuji Xerox Co Ltd Thin-film transistor
JP2002289859A (en) * 2001-03-23 2002-10-04 Minolta Co Ltd Thin-film transistor
JP4164562B2 (en) * 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 Transparent thin film field effect transistor using homologous thin film as active layer
JP4744059B2 (en) * 2002-11-22 2011-08-10 シャープ株式会社 Semiconductor thin film, method for forming semiconductor thin film, semiconductor device, and display device.
JP4166105B2 (en) * 2003-03-06 2008-10-15 シャープ株式会社 Semiconductor device and manufacturing method thereof
WO2005088726A1 (en) * 2004-03-12 2005-09-22 Japan Science And Technology Agency Amorphous oxide and thin film transistor

Also Published As

Publication number Publication date
JP2006165528A (en) 2006-06-22

Similar Documents

Publication Publication Date Title
JP5126729B2 (en) Image display device
JP5401570B2 (en) Image display device
JP5118810B2 (en) Field effect transistor
JP5118812B2 (en) Field effect transistor
JP5118811B2 (en) Light emitting device and display device
TWI594430B (en) Semiconductor device and manufacturing method thereof
JP5053537B2 (en) Semiconductor device using amorphous oxide
JP6389942B2 (en) Display device
JP2022109267A (en) Transistor and method for manufacturing transistor
TWI650803B (en) Semiconductor device and manufacturing method thereof
JP4620046B2 (en) Thin film transistor and manufacturing method thereof
TWI595568B (en) Method for manufacturing semiconductor device
US20100117071A1 (en) Field-effect transistor, and process for producing field-effect transistor
JP5657433B2 (en) Thin film transistor manufacturing method, thin film transistor, display device, sensor, and X-ray digital imaging device
JP2008176262A (en) Optical control device and display device for image
JP2012231153A (en) Semiconductor device with amorphous oxide utilized therein
JP2008294136A (en) Electron element using oxide semiconductor and manufacturing method therefor
WO2007058232A1 (en) Semiconductor thin film and method for manufacturing same, and thin film transistor
TW201034201A (en) Semiconductor device
JP2008166716A (en) Bottom gate type thin film transistor, manufacturing method of the same, and display device
JP2007288156A (en) Field effect transistor using amorphous oxide film as gate insulating layer
JP7032067B2 (en) Semiconductor device
US20120287027A1 (en) El display device and electronic device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051201

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081110

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081110

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090225

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090318

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090331

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100617

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20100730

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120709

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120905

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120914

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120925

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121022

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5126729

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151109

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250