JP5126360B2 - メモリ装置及びそれを制御するメモリコントローラ - Google Patents

Description

本発明は，メモリ装置及びそれを制御するメモリコントローラに関し，特に，画像データを格納するメモリ装置とそのメモリコントローラに関する。

メモリ装置，特に半導体メモリ装置のうち大容量のＳＤＲＡＭは，画像処理装置内のフレームメモリとして広く利用されている。画像データを格納するフレームメモリは，フルハイビジョン画面に対応するために大容量化の要望が強い。一方で，動画の圧縮や解凍の処理を有するＭＰＥＧ規格に対応して，通常のラスタスキャンによるメモリアクセスに加えて，任意の領域の画像データを高速にアクセスすることが要請されている。たとえば，ＭＰＥＧ規格には，動きベクトルを検出するために所定の矩形領域の画像と一致する画像を探索する処理が含まれている。この動きベクトルの探索処理は，フレームメモリに対する頻繁で且つ大容量のリード動作が必要になる。

様々な画像処理に対応可能なアクセス機能を有するメモリ装置について，本出願人は特許出願を行った。例えば，特願２００６−３４５４１５号（２００６年１２月２２日出願（未公開））。これによれば，メモリ装置は，入力アドレスにより選択される複数のメモリ単位領域を有し，所定のメモリマップにしたがって画像データを複数のメモリ単位領域内に格納し，１回の入力アドレスにより隣接するメモリ単位領域から出力データを読み出し及び隣接するメモリ単位領域に入力データを書き込む。

汎用のＳＤＲＡＭは，バーストリードやバーストライト機能を有し，連続するアドレスの記憶領域に対するアクセスを効率よく行うことができる。したがって，連続するアドレス領域内に二次元画像データのラスタスキャン方向の画像データを格納するメモリマップの場合は，二次元画像データをラスタスキャンするアクセスは非常に高い効率になり，単位時間当たりに処理可能なデータ数であるメモリの帯域幅は非常に大きくなる。しかし，ラスタスキャンとは異なる方向または領域へのメモリのアクセスは，メモリのアクセス効率を低下させメモリの帯域幅の低下を招く。

このような汎用のＳＤＲＡＭの不都合を解消するために，様々な提案がされている。例えば，以下の特許文献１〜５などである。

特許文献１には，メモリ内の複数のバンク領域の同じロウアドレス及びコラムアドレスの領域内に二次元画像の垂直方向の画像データを格納し，複数のバンク領域を同時にアクティブ化することで，複数行の画像データを同時にアクセスすることが記載されている。つまり，特殊なメモリマップに基づいて二次元画像の画像データを格納することで，複数行の画像データのアクセス効率を高めている。

特許文献２には，ビデオＲＡＭ（ＶＲＡＭ）が二次元画像の画像データを格納するＤＲＡＭとＤＲＡＭのデータをキャッシュ制御するシリアルアクセスメモリＳＡＭとを有し，シリアルアクセスメモリＳＡＭが昇順もしくは降順にカウント可能なシリアルアドレスカウンタを有し，シリアルアドレスカウンタを降順にカウントさせることで，左右逆転させた画像をＤＲＡＭに書き込みすることが記載されている。

特許文献３には，ビデオＲＡＭ（ＶＲＡＭ）が二次元画像の画像データを格納するＤＲＡＭとＤＲＡＭのデータをキャッシュ制御するシリアルアクセスメモリＳＡＭとを有し，シリアルアクセスメモリのアドレスカウンタを加算モードと減算モードに変更可能であり，且つアドレスカウンタの加算値を任意の数として外部より設定可能にしたことが記載されている。

特許文献４には，画像読み取り装置にて読み取られた画像データを，副走査方向に隣り合う画素データのアドレスが連続アドレスとなるように画像メモリ内に書き込み，そして，縦横逆に読み取られた画像データに対してはページモード読み出し処理を行うことが記載されている。

特許文献５には，特許文献２と同様のビデオＲＡＭが記載されている。
特開２００５−１１６１２８号公報 特開平８−１９０３７２号公報 特開平６−２４３６７５号公報 特開平５−３３４４２６号公報 特開平５−５４６５７号公報

上記の特許文献１〜５は，いずれもＤＲＡＭを有するシステムの構成を開示するものであり，画像データを格納するＤＲＡＭの内部構成に関するものではない。したがって，これらの先行技術は，画像データを格納するＤＲＡＭの帯域幅を大きくすることはできない。一方で，種々の画像処理に対応した特殊なアクセスを効率的に行うことができるメモリ装置が期待されている。

そこで，本発明の目的は，特殊なアクセスを効率的に行うことができるメモリ装置を提供することにある。

本発明の別の目的は，二次元画像の任意の方向への連続アクセスを効率的に行うことができるメモリ装置を提供することにある。

さらに，本発明の別の目的は，二次元画像の任意の二次元領域のアクセスを効率的に行うことができるメモリ装置を提供することにある。

メモリ装置は，アドレスにより選択される複数のメモリ単位領域を有し，二次元配列データを前記複数のメモリ単位領域に記憶するメモリセルアレイと，外部アドレスに基づいて前記メモリ単位領域を選択する内部アドレスを生成する内部アドレス制御部と，前記内部アドレスをデコードして前記メモリ単位領域を選択するデコーダとを有する。前記複数のメモリ単位領域は，前記内部アドレスの下位ビット群に基づいて前記二次元配列データの行列のうち第１の方向に配列されたデータを記憶し，前記アドレスの上位ビット群に基づいて前記二次元配列データの行列のうち第２の方向に配列されたデータを記憶する。さらに，前記内部アドレス制御部は，前記二次元配列データの少なくとも斜め方向を含む複数の走査方向を制御する走査方向制御信号に基づいて前記走査方向に対応する内部アドレスを順次生成する。

内部アドレス制御部が，斜め方向の走査方向制御信号に基づいて，下位及び上位アドレスを並行して順次生成するので，斜め方向へのバーストアクセスが可能になる。さらに，内部アドレス制御部が，走査方向制御信号に基づいて下位及び上位アドレスを順次生成するので，走査方向制御信号により特定される走査方向へのバーストアクセスが可能になる。

上記のメモリ装置を制御するメモリコントローラは，アクセス対象の矩形領域を規定する位置座標と縦横の長さと傾きとを入力し，前記走査方向制御信号を生成するバースト方向判定部と，制御コマンドを生成して前記メモリ装置に出力するコマンド発行部と，前記外部アドレスを生成して前記メモリ装置に出力するアドレス発行部とを有する。そして，前記走査方向制御信号が前記メモリ装置に出力される。

メモリ装置は，画像データなどの二次元配列データに対して種々の方向にバーストアクセスすることができる。

画像符号化システムの構成図である。 画像符号化システムでの画像データに対するアクセス領域の指定を説明する図である。 本実施の形態におけるメモリコントローラの構成とメモリ装置との接続構成とを示す図である。 本実施の形態におけるメモリ装置の構成図である。 本実施の形態におけるメモリ装置の構成図である。 図５のメモリマップの詳細図である。 ページ領域内のメモリマップを示す図である。 本実施の形態におけるコラムアドレス制御部４１内のコラムアドレスを生成する構成を示す図である。 走査方向制御信号vaextの具体例を示す図である。 動画の動き方向の例を示す図である。 動画の動き方向と動き量の分布を示す図である。 動きベクトルの探索範囲の一例を示す図である。 菱形領域のアクセス方法の一例を示す図である。 斜め方向の走査について説明する図である。 斜め方向走査を行うコラムアドレス制御部を示す図である。 斜め方向走査を行うコラムアドレス制御部の詳細図である。 斜め方向走査を行うコラムアドレス制御部の詳細図である。 斜め方向に走査する場合のメモリ装置のタイミングチャート図である。 斜め方向に走査する場合のメモリ装置のタイミングチャート図である。 ページ領域内の水平走査アクセスを示す図である。 ページ領域内の垂直走査アクセスを示す図である。 メモリコントローラによるバースト方向判定処理を示す図である。 メモリコントローラによるバースト方向判定処理のフローチャート図である。 垂直方向に走査アクセス（バーストアクセス）する例を示す図である。 垂直方向に走査アクセス（バーストアクセス）するコラムアドレス制御部の構成図である。 垂直方向に走査してアクセスする場合のタイミングチャート図である。 垂直方向に走査してアクセスする場合のタイミングチャート図である。 垂直方向に走査アクセス（バーストアクセス）する別の例を示す図である。 動き予測を行うときのアクセスを説明する図である。 動き予測を行うときの別のアクセスを説明する図である。 動き予測を行うときの別のアクセスを説明する図である。 ２段階探索アルゴリズムの１回目の探索におけるコラムアドレス制御部の構成図である。 ２段階探索アルゴリズムの１回目の探索におけるコラムアドレス制御部の構成図である。 ２段階探索アルゴリズムの１回目の探索におけるメモリ装置のタイミングチャート図である。 本実施の形態における矩形領域のバーストアクセスを説明する図である。 本実施の形態における矩形領域のバーストアクセスする場合のコラムアドレス制御部の構成図である。 矩形領域のバーストアクセスする場合の上位アドレス生成ユニットの一部の構成図である。 矩形領域のバーストアクセスする場合の上位アドレス生成ユニットの一部の構成図である。 矩形領域のバーストアクセスする場合のメモリ装置にタイミングチャート図である。 逆進アクセスする場合の下位アドレス生成ユニットの一部構成図である。 時間軸を有するメモリマップの例を示す図である。

符号の説明

１０：メモリ装置 ４１：コラムアドレス制御部
４４：ロウアドレス制御部 ４７：メモリコア
４８：メモリセルアレイ ４９：コラムデコーダ
５０：ロウデコーダ

以下，図面にしたがって本発明の実施の形態について説明する。但し，本発明の技術的範囲はこれらの実施の形態に限定されず，特許請求の範囲に記載された事項とその均等物まで及ぶものである。

［画像符号化システム，メモリコントローラ，メモリ装置の概略］
図１は，画像符号化システムの構成図である。本実施の形態のメモリ装置は，画像データなどの二次元配列データを記憶するフレームメモリ１０に対応する。画像符号化システムは，入力画像データＩＭｉｎに対して同一フレーム内で圧縮を行うイントラ予測の処理と，時間軸方向で圧縮を行うインター予測の処理のいずれかを選択する処理選択部１８と，選択された処理に基づいて入力画像データＩＭｉｎの符号化を行い符号化された出力画像データＣＤｏｕｔを出力する符号化処理部２０とを有する。さらに，画像符号化システムは，イントラ予測処理部１４と，動き予測処理１７を含むインター予測処理部１６とを有する。そして，イントラ予測処理部１４とインター予測処理部１６とは，それぞれメモリコントローラ１２を経由してフレームメモリ１０にアクセスし，フレームメモリに記憶された画像データのうち所望の領域の画像データに対して，リードまたはライトを行う。処理選択部１８は，イントラ予測処理の結果とインター予測処理の結果に基づいて，より適している処理を選択する。イントラ予測処理部１４とインター予測処理部１６は，メモリコントローラ１２を介して，フレームメモリ１０に頻繁にアクセスする。そのため，フレームメモリ１０は，イントラ予測処理部１４とインター予測処理部１６による所望の領域の画像データに対するアクセスを効率良く行うことが必要になる。

上記のイントラ予測処理と，インター予測処理は，例えば，ＭＰＥＧ規格における圧縮技術において行われる処理である。これらの処理では，フレームメモリ１０への画像データのライトと，フレームメモリ１０からの画像データのリードとを高い頻度で行われる。例えば，インター予測処理では，時間軸方向の異なるフレーム画像間で，同じ画像の動き方向を検出して動きベクトルを求める動き予測処理が行われる。この動き予測処理では，１６×１６画素の小さな矩形領域の画像が，異なるフレームの画像内のどの位置に移動したかを探索する処理が必要になり，フレームメモリ１０へのリード動作が繰り返される。

図２は，画像符号化システムでの画像データに対するアクセス領域の指定を説明する図である。図２（Ａ）の矩形領域アクセスの場合は，処理部１４，１６は，アクセス領域２２の起点座標（Ｘａ，Ｙａ）と，水平方向の長さＬｈと，垂直方向の高さＬｖと，傾き０°の情報を，メモリコントローラ１２に供給する。また，図２（Ｂ）の菱形領域アクセスの場合は，処理部１４，１６は，アクセス領域２２の起点座標（Ｘａ，Ｙａ）と，第１の方向の長さＬｈと，第２の方向の長さＬｖと，傾き４５°の情報を，メモリコントローラ１２に供給する。

本実施の形態におけるメモリ装置は，上記のような様々なアクセス領域に対して，より高い効率（大きな帯域幅）でアクセスできるように構成されている。メモリ装置は，例えば，アクセス領域の形状に応じて画像データの行方向または列方向にバーストリード及びバーストライトを行うことができる。さらに，メモリ装置は，アクセス領域の傾きに応じて画像データを所望の傾きの斜め方向にバーストリード及びバーストライトを行うことができる。また，メモリ装置は，バースト方向を順進と逆進のいずれにも切り換えることもできる。そして，メモリ装置は，１回のコラム系命令とコラムアドレスに基づいて，二次元のアクセス領域内の画像データを連続してバーストリードまたはバーストライトすることができる。

図３は，本実施の形態におけるメモリコントローラの構成とメモリ装置との接続構成とを示す図である。メモリコントローラ１２は，図１の処理部１４，１６など上位のシステムから，メモリマップ情報ＭＡＰを供給され，レジスタ３４に格納する。メモリマップ情報ＭＡＰは，メモリ装置１０内に二次元配置データをどのように格納するかについての情報である。また，メモリコントローラ１２は，アクセス制御データＡｃｎを供給され，メモリレジスタ制御部３５が，メモリ装置１０内のモードレジスタ４０に設定すべきモードレジスタ設定データＭＲＳｄａｔａを生成する。このモードレジスタ設定データＭＲＳｄには，例えば，コラムアドレス制御部４１によるコラムアドレス生成時のステップ情報ＳＴＥＰや幅情報ＷＩＤＴＨなどが含まれる。これらのステップ情報や幅情報については，メモリ装置の説明で詳述する。

メモリコントローラ１２は，上位のシステムから，アクセス領域を特定する起点座標（Ｘａ，Ｙａ），傾きＳＬＯＰ，長さＬｈ，Ｌｖの情報を入力し，バースト方向判定部３２が最適なバースト方向を判定し，バースト方向情報（後述するベクトルアドレスＶＡに対応）を生成する。さらに，アドレス算出部３０は，起点座標（Ｘａ，Ｙａ）とバースト方向情報に基づいて，メモリ装置１０に出力すべきアドレスを算出する。

メモリコントローラ１２は，メモリ装置１０と，コマンドバス（例えば４ビット）３８，アドレスバス（例えば１２ビット）３７，データバス（例えば３２ビット）３６を介して接続されている。コマンド発行部３３は，種々のコマンド，アクティブＡＣＴ，プリチャージＰＲＥ，リードＲＤ，ライトＷＲ，モードレジスタセットＭＲＳなどを特定する４つのコマンド信号／ＣＳ，／ＲＡＳ，／ＣＡＳ，／ＷＥを生成し，適切なタイミングでコマンドバス３８に出力する。アドレス発行部３１は，コマンド発行部によるコマンドと共に，バンクアドレスＢＡ，ロウアドレスＲＡ，コラムアドレスＣＡ，ベクトルアドレスＶＡ，モードレジスタセットデータＭＲＳｄａｔａなどを，アドレスバス３７に出力する。そして，メモリコントローラ１２は，データバス３６にライトデータを出力し，データバス３６からリードデータを入力する。

メモリコントローラ１２によるメモリ装置１０の制御は，例えば，次の通りである。メモリコントローラ１２は，電源投入時やその他の所定のタイミングで，モードレジスタセットコマンドＭＲＳと共にモードレジスタセットデータＭＲＳｄａｔａを出力する。これに応答して，メモリ装置１０は，モードレジスタ４０にモードレジスタセットデータＭＲＳｄａｔａを格納する。リード又はライト動作を行う場合，メモリコントローラ１２は，アクティブコマンドＡＣＴと共にバンクアドレスＢＡとロウアドレスＲＡを出力し，メモリ装置１０にバンクアドレスＢＡとロウアドレスＲＡに対応するページ領域をアクティブ状態にする。その後，メモリコントローラ１２は，リードコマンドＲＤまたはライトコマンドＲＷと共にバンクアドレスＢＡとコラムアドレスＣＡとベクトルアドレスＶＡとを出力し，アクティブ状態にされているページ領域内の所望のメモリ単位領域にアクセスする。ここで，メモリ単位領域とは，アドレスにより選択される複数ビットまたは複数バイトからなるメモリセル群を有する領域である。

そして，バーストモードでは，メモリ装置１０内のコラムアドレス制御部４１は，供給されるコラムアドレスＣＡとベクトルアドレスＶＡに応じて，アクセス領域内の走査方向に対応する内部コラムアドレスを順次生成し，セルアレイを有するメモリコア（図示せず）に，走査方向に対応する複数のメモリ単位領域のデータの入出力を連続して行わせる。つまり，メモリ装置１０は，バーストモードにおいて，１回のコラム系命令（リードまたはライト）とコラムアドレスに応答して，任意の走査方向の二次元配列データを連続してリードまたはライトすることができる。

さらに，走査方向が斜め方向の場合，メモリ装置は，ステップ情報ＳＴＥＰをモードレジスタに設定すると共にベクトルアドレスＶＡを入力することで，任意の角度方向へのバーストアクセスも可能になる。また，アクセス領域が二次元の領域の場合，幅情報ＷＩＤＴＨをモードレジスタに設定することで，１回のコラム系命令（リードまたはライト）とコラムアドレスに応答して，コラムアドレス制御部４１は，二次元のアクセス領域に対応するコラムアドレスを連続して生成することができ，メモリ装置１０は，二次元のアクセス領域内のデータを連続してリードまたはライトすることができる。

なお，上記のバンクアドレスＢＡ，ロウアドレスＲＡ，コラムアドレスＣＡなどは，マルチプルに（時分割で）メモリコントローラがメモリ装置に供給する場合もあれば，ノンマルチプルに（時分割せずに一括して）メモリコントローラがメモリ装置に供給する場合もある。

図４は，本実施の形態におけるメモリ装置の構成図である。メモリ装置１０は，図３で説明したとおり，メモリコントローラからコマンドバス３８を介してコマンドを特定するコマンド信号／ＣＳ，／ＲＡＳ，／ＣＡＳ，／ＷＥを入力し，コマンド制御部４０が，そのコマンドに対応して，モードレジスタ４０，ロウタイミング制御部４３，コラムタイミング制御部４２を制御する。たとえば，モードレジスタセットコマンドＭＲＳに応答して，コマンド制御部４０がモードレジスタ４０にアドレスバス３７に供給されたモードレジスタセットデータＭＲＳｄａｔａを設定する。また，アクティブコマンドＡＣＴに応答して，コマンド制御部４０は，ロウタイミング制御部４３を制御してアクティブ動作をさせる。さらに，リードまたはライトコマンドＲＤ，ＷＲに応答して，コマンド制御部４０は，コラムタイミング制御部４２を制御してリードまたはライト動作をさせる。

メモリ装置１０は，メモリコントローラからアドレスバス３７を介してアドレス信号A[11:0]を入力し，外部ロウアドレスraextは，ロウバッファ４６を介してロウアドレス制御部４４に供給され，外部コラムアドレスcaextは，コラムバッファ４５を介してコラムアドレス制御部４１に供給される。また，メモリ装置は，メモリコントローラから専用のバス３９を介してまたはアドレスバス３７の一部のビットを介して，ベクトルアドレスVA[2:0]を入力し，外部ベクトルアドレスvaextはコラムアドレス制御部４１に供給される。さらに，モードレジスタ４０に設定されたステップ情報や幅情報に対応する制御信号selcntextも，コラムアドレス制御部４１に供給される。

そして，ロウアドレス制御部４４は，外部ロウアドレスraextから内部ロウアドレスraintを生成し，ロウデコーダ５０に供給する。ロウアドレスは例えば１２ビットで構成される。また，コラムアドレス制御部４１は，外部コラムアドレスcaext，ベクトルアドレスvaext，制御信号selcntextなどに基づいて，内部コラムアドレスcaintを生成し，コラムデコーダ４９に供給する。なお，メモリ装置１０に外部から供給されるアドレスや制御信号には「ext」を引用符号に付けている。また，メモリ装置１０の内部で生成されるアドレスや制御信号には「int」を引用符号に付けている。

図５は，本実施の形態におけるメモリ装置のメモリマップの一例を示す図である。図５において，表示デバイス１を含む画像処理システムにおける画像データは，メモリ装置１０内に記憶される。画像データは，各画素の輝度信号Ｙと色差信号Ｃａ，Ｃｂや，各画素のＲＧＢ階調信号などのデータで構成され，各信号は例えば８ビット（１バイト）のデータで構成される。

一方，メモリ装置１０は，一般的にＳＤＲＡＭなどの半導体基板上に集積回路が形成された大容量且つ高速の半導体メモリ装置からなる。このようなメモリ装置は，複数のバンク，図１では４つのバンクＢａｎｋ０〜３で構成され，各バンクＢａｎｋ０は複数のブロックＢＬＫ−０を有し，各ブロックは複数のワード線ＷＬとビット線ＢＬとその交差位置のメモリセルＭＣとを有する。メモリセルは，図示しないがワード線にゲートが接続されたＭＯＳトランジスタとそのＭＯＳトランジスタに接続されたキャパシタとで構成される。そして，図５の例では，４つのバンクはバンクアドレスＢＡ０−ＢＡ３に対応付けられ，ワード線ＷＬはロウアドレスＲＡ０−ＲＡ７に対応付けられ，ビット線ＢＬはコラムアドレスＣＡ０−ＣＡ１２７に対応付けられる。

バンクアドレスＢＡとロウアドレスＲＡの組み合わせによりバンク内のワード線ＷＬが選択され，コラムアドレスＣＡによりビット線ＢＬが選択される。つまり，バンクアドレスＢＡ，ロウアドレスＲＡ，コラムアドレスＣＡの組み合わせにより，４バイトＢＹ０−３のデータがアクセスされる。１バイトは８ビットで構成されるので，一回のアクセスで４バイト，つまり４×８＝３２ビットのデータがメモリの入出力端子ＤＱに関連付けられて，読み出しまたは書き込みが行われる。一般に，上記の１バイトのデータが画素の８ビットデータ信号に対応する。

図５に示されたメモリマップ２によれば，バンクアドレスＢＡとロウアドレスＲＡにより特定されるページ領域Ｐａｇｅが画像データである二次元配置データの行列に配置される。そして，１つのページ領域Ｐａｇｅは，拡大領域ＰａｇｅＥに示されるとおり，コラムアドレスＣＡ０−１２７で特定される１２８個のメモリ単位領域を有し，各メモリ単位領域は４バイトＢＹ０−３のデータを記憶する。この４バイトＢＹ０−３のデータが，メモリ装置の３２ビットの入出力端子ＤＱ０−３１を経由して入出力される。

上記のメモリマップ２は，複数バンク構成のＳＤＲＡＭなどのメモリ装置１０を高速動作させるのに適している。前述したとおり，ＳＤＲＡＭは，バンクアドレスＢＡとロウアドレスＲＡと共に与えられるアクティブコマンドに応答して，選択されたバンク内の選択されたワード線を駆動し，メモリセルのデータをビット線に出力し，ビット線に対応付けられたセンスアンプを活性化してビット線電位を増幅するアクティブ動作を行う。その後，ＳＤＲＡＭは，コラムアドレスＣＡと共に与えられるリードコマンドに応答して，選択されたビット線からデータを読み出すリード動作を行う。あるいは，ＳＤＲＡＭは，アクティブ動作後に，コラムアドレスＣＡ及び書き込みデータと共に与えられるライトコマンドに応答して，選択されたビット線に書き込みデータを書き込むライト動作を行う。リード動作またはライト動作の後にプリチャージコマンドによるプリチャージ動作が行われ，再度，アクティブ動作，リードまたはライト動作になる。このように，ＳＤＲＡＭでは，各バンクが独立してアクティブ動作，リード動作，ライト動作を行うことができる。

図５のメモリマップ２によれば，上下左右に隣接するページ領域Ｐａｇｅには異なるバンクアドレスＢＡ０−３が対応付けられる。すなわち，メモリマップ２の奇数行にはバンクアドレスＢＡ０，１が交互に配置され，偶数行にはバンクアドレスＢＡ２，３が交互に配置される。さらに，メモリマップ２のラスタ方向（行方向）に，ロウアドレスＲＡ０−７が２つずつ繰り返しながらインクリメントされ，メモリマップ２の各行は，４つのロウアドレスＲＡ０−３，ＲＡ４−７で折り返されている。

図６は，図５のメモリマップの詳細図である。図６には，メモリマップ２と，バンクアドレスＢＡ０，ＢＡ１とロウアドレスＲＡとコラムアドレスＣＡとの関係が示されている。バンクアドレスＢＡ０，ＢＡ１は「０，１」の二進数表示であり，ロウアドレスＲＡは「０〜Ｋ−１，０〜Ｌ−１」の十進数表示である。図６に示されるとおり，メモリマップ２は，画像データである二次元配置データの行列方向に対応する複数のページ領域Ｐａｇｅが，バンクアドレスＢＡとロウアドレスＲＡとに基づいて対応付けされている。つまり，下位のバンクアドレスＢＡ０と下位のロウアドレスＲＡとが行方向のページ領域Ｐａｇｅに対応し，上位のバンクアドレスＢＡ１と上位のロウアドレスＲＡとが列方向のページ領域Ｐａｇｅに対応する。

図６には，拡大されたメモリマップ２Ｅの一部が示されている。図５と同様に，太枠で囲われた隣接する２行２列のページ領域が，バンク及びロウアドレスの「ＢＡ０，ＲＡ０」「ＢＡ１，ＲＡ０」「ＢＡ２，ＲＡ０」「ＢＡ３，ＲＡ０」に対応付けられている。そして，ロウアドレスＲＡＫ−１で行方向が折り返されている。また，各ページ領域内は，更にコラムアドレスＣＡにより対応付けられる複数のメモリ単位領域を有する。図６中では，コラムアドレスＣＡの具体的な値は省略されている。

たとえば，フルハイビジョンの1920×1080のサイズの画像データをメモリに割り付ける場合，1画素の情報を8bit*4（RGBα）と仮定すると，1画面のデータ量は約64Mbitである。ＭＰＥＧのエンコーダとデコーダでは，前述のとおり矩形領域の画像データを処理することが頻繁に行われる。したがって，図６に示したとおり，複数のページ領域を矩形にマッピングすることが，アクセス効率向上に寄与する。さらに，隣接するページ領域を異なるバンクアドレスに割り当てて，太枠の４つのページ領域に同じロウアドレスを割り当てることで，長時間が必要なアクティブ動作により４つのバンク領域を同時にアクティブ状態にしたあと，コラム系コマンドと共にバンクアドレスとコラムアドレスを変更することで，アクティブ状態のメモリセルのデータを短時間でアクセスすることが可能になる。

図７は，ページ領域内のメモリマップを示す図である。図７の例では，１つのページ領域Ｐａｇｅは，コラムアドレスＡ００−Ａ０７により選択される１６行１６列のメモリ単位領域ＭＵ（２５６領域）を有する。図中，各メモリ単位領域ＭＵには，１６進数表記のコラムアドレスＣＡ００〜ＣＡｆｆが表示されている。メモリ単位領域ＭＵは，３２ビットのＤＱインターフェースに対応して，４バイト（３２ビット）のデータを記憶する。そして，図７のメモリマップによれば，複数のメモリ単位領域ＭＵは，コラムアドレスのうち下位のビット群ＣＡ−Ｌ（Ａ００〜Ａ０３）に基づいて二次元配列データの行方向に配列されたデータを記憶し，コラムアドレスのうち上位のビット群ＣＡ−Ｕ（Ａ０４〜Ａ０７）に基づいて二次元配列データの列方向に配列されたデータを記憶する。

よって，１画素のデータ（ＲＧＢα，８ビット×４＝３２ビット）がまとめて格納される場合は，１つのメモリ単位領域ＭＵに１画素の画像データ（ＲＧＢα）が格納される。よって，その場合は１つのページ領域Ｐａｇｅには１６×１６画素の画像データが格納される。

また，１画素のデータ（ＲＧＢα）のうち各データ（８ビット）が分離して格納される場合は，１つのメモリ単位領域ＭＵに４画素の画像データが格納される。その場合，１つのメモリ単位領域ＭＵ内に１行４列の画素の画像データを格納すれば，１つのページ領域Ｐａｇｅには６４×１６画素の画像データが格納される。また，１つのメモリ単位領域ＭＵ内に２行２列の画素の画像データを格納すれば，１つのページ領域には３２×３２画素の画像データが格納される。さらに，１つのメモリ単位領域ＭＵ内に４行１列の画素の画像データを格納すれば，１つのページ領域には１６×６４画素の画像データが格納される。これらの区別は，メモリマップに基づいてメモリコントローラが制御する。

なお，図７のメモリ単位領域ＭＵには，コラムアドレスが１６進数（ＣＡ００〜ＣＡｆｆ）で表記されている。一方，下位のビット群ＣＡ−Ｌ，上位のビット群ＣＡ−Ｕでは，各４ビットのコラムアドレスＡ００〜Ａ０３，Ａ０４〜Ａ０７が２進数（０，１）で表記されている。

［コラムアドレス制御部］
図８は，本実施の形態におけるコラムアドレス制御部４１内のコラムアドレスを生成する構成を示す図である。コラムアドレス制御部４１は，８ビットの外部コラムアドレスcaext<07:04>，caext<03:00>を入力し，８ビットの内部コラムアドレスcaint<07:04>，caint<03:00>を生成し，メモリコア内のコラムデコーダに供給する。バーストモードがモードレジスタ４０に設定された場合は，コラムアドレス制御部４１は，バースト長の数の内部コラムアドレスを順次生成し出力する。

コラムアドレス制御部４１は，内部コラムアドレスの下位ビット群caint<03:00>を生成する下位アドレス生成ユニット８０と，内部アドレスの上位ビット群caint<07:04>を生成する上位アドレス生成ユニット８４と，二次元配列データの走査方向制御信号vaext<03:00>に基づいて下位アドレス生成ユニット８０と上位アドレス生成ユニット８４の動作を制御するアドレス生成ユニット制御回路８８とを有し，走査方向制御信号vaext<02:00>の走査方向に対応する内部コラムアドレスを順次生成する。この例では，下位ビット群と上位ビット群とは４ビットずつに分けられているが，これに限られず，２ビットと６ビット，３ビットと５ビットに分けられていても良い。その場合は，図７に示したページ領域内のメモリ単位領域の行列の割合が上位ビット数と下位ビット数とに応じて異なることになる。

下位アドレス生成ユニット８０は，４ビットカウンタ８１と，カウンタのステップ数（クロック当たりの増減数）を設定するステップ設定回路８２と，カウンタの最大カウント値（折り返し幅に対応）を設定する折り返し幅設定回路８３とを有する。ステップ設定回路８２は，カウント制御信号countlzをカウンタのどのビットに入力すべきかを選択するセレクタ回路であり，モードレジスタ４０に設定されたステップ制御信号selcntls（２ビット）に応じて選択する。また，折り返し幅設定回路８３は，どのビットのカウンタ出力をカウント終了信号（一種のキャリー信号）caintleとして出力すべきかを選択するセレクタ回路であり，モードレジスタ４０に設定された折り返し幅制御信号selcntlw（２ビット）に応じてカウンタのビットを選択する。

上位アドレス生成ユニット８４は，下位アドレス生成ユニット８０と同様に，４ビットカウンタ８１と，カウンタのステップ数（クロック当たりの増減数）を設定するステップ設定回路８２と，カウンタの最大カウント値（折り返し幅に対応）を設定する折り返し幅設定回路８３とを有する。ステップ設定回路８６と折り返し幅設定回路８７も，下位アドレス生成ユニット８０内の回路８２，８３と同じである。

モードレジスタ４０には，メモリコントローラからモードレジスタセットコマンドと共に供給されるアドレス演算制御信号selcntlextが設定される。このアドレス演算制御信号selcntlextは，ステップ制御信号selcntls（下位上位それぞれに２ビット）と，折り返し幅制御信号selcntlw（下位上位それぞれに２ビット）とを有する。

アドレス生成ユニット制御回路８８は，メモリコントローラから供給される走査方向制御信号vaextに応じて，下位及び上位アドレス生成ユニット８０，８４の動作を制御する。走査方向制御信号vaextは，３ビットの信号であり，上下左右方向と４つの斜め方向の合計８つの走査方向を特定する信号である。

図９は，走査方向制御信号vaextの具体例を示す図である。図中９０は走査方向制御信号vaextの具体例を示し，現在の画素CPXから上下の列方向と左右の行方向と４つの斜め方向に対応して３ビットの走査方向制御信号vaextが割り当てられる。

この走査方向制御信号の供給は，メモリコントローラがモードレジスタ設定コマンドと共にモードレジスタに設定する方法と，コラム系コマンドと共に供給する方法とが考えられる。図９中の９２は，コラム系コマンドと共に供給する場合のアドレス端子A00−A11の割り当てを示す。ロウ系コマンドであるアクティブコマンドACTの発行と共に，１２ビットのアドレス端子A00-A11に，１２ビットのロウアドレスRA00-RA11が入力される。また，コラム系コマンドであるライトまたはリードコマンドWR/RDの発行と共に，アドレス端子A00-A07に８ビットのコラムアドレスCA00-CA07が入力され，アドレス端子A10にオートプリチャージ信号APが，残りのアドレス端子A08,A09,A11には，３ビットの走査方向制御信号VA0-VA2が入力される。走査方向制御信号vaextは，アドレス端子に入力されるので，ベクトルアドレスとも称する。

図８に戻り，アドレス生成ユニット制御回路８８は，走査方向制御信号vaextに応じて，カウント制御をするクロックCLKを下位アドレス生成ユニット８０のカウント制御信号countlzとして出力するか，上位アドレス生成ユニット８４のカウント制御信号countuzとして出力するか，若しくは，両方のカウント制御信号countlx,countuzとして出力するかを制御する。さらに，アドレス生成ユニット制御回路８８は，走査方向制御信号vaextに応じて，下位アドレス生成ユニット８０のカウント終了信号（キャリー信号）caintleを上位へのカウント制御信号countuzとして出力するか，上位アドレス生成ユニット８４のカウント終了信号（キャリー信号）caintueを下位へのカウント制御信号countlzとして出力するかを制御する。そして，アドレス生成ユニット制御回路８８は，走査方向制御信号vaextに応じて，下位及び上位アドレス生成ユニット８０，８４に逆進制御信号reverslz,reversuzを出力する。

つまり，走査方向が行方向の場合は，クロックCLKを下位アドレス生成ユニット８０のカウント制御信号countlzとして出力し，下位アドレス生成ユニット８０のカウント終了信号caintleを上位アドレス生成ユニット８４のカウント制御信号として供給する。走査方向が列方向の場合は，クロックCLKを上位アドレス生成ユニット８４のカウント制御信号countuzとして出力し，上位アドレス生成ユニット８４のカウント終了信号caintueを上位アドレス生成ユニット８０のカウント制御信号として供給する。さらに，走査方向が斜め方向の場合は，クロックを下位及び上位のカウント制御信号として出力する。

以下は，走査方向制御信号vaextに応じて，アドレス生成ユニット制御回路８８がどのように下位及び上位アドレス生成ユニット８０，８４を制御するかを説明する。

（１）走査方向制御信号vaext＝000：行方向へ順進
クロックCLKが下位のカウント制御信号countlzに接続；
下位のカウント終了信号（キャリー信号）caintleが上位のカウント制御信号countuzに接続；
逆進制御信号reverselz,reversuzは共に順進に設定；
その結果，下位から上位のクロック制御回路８０，８４に直列に接続され，クロックCLKに同期して，８ビットの内部コラムアドレスcaint<07:00>が順次カウントアップされる。つまり，上位アドレス生成ユニット８４は，下位アドレス生成ユニット８０のカウント終了信号caintleに同期してカウント動作を行う。

（２）走査方向制御信号vaext＝111：行方向へ逆進
クロックCLKが下位のカウント制御信号countlzに接続；
下位のカウント終了信号（キャリー信号）caintleが上位のカウント制御信号countuzに接続；
逆進制御信号reverselz,reversuzは共に逆進に設定；
その結果，下位と上位のクロック制御回路８０，８４が直列に接続され，クロックCLKに同期して，８ビットの内部コラムアドレスcaint<07:00>が順次カウントダウンされる。つまり，上位アドレス生成ユニット８４は，下位アドレス生成ユニット８０のカウント終了信号caintleに同期してカウント動作を行う。なお，逆進によるカウントダウン動作については，後に詳述する。また，逆進制御信号reversuzは順進に設定されてもよい。

（３）走査方向制御信号vaext＝001：列方向へ順進
クロックCLKが上位のカウント制御信号countuzに接続；
上位のカウント終了信号（キャリー信号）caintueが下位のカウント制御信号countlzに接続；
逆進制御信号reverselz,reversuzは共に順進に設定；
その結果，上位から下位のクロック制御回路８４，８０に直列に接続され，クロックCLKに同期して，４ビットの上位内部コラムアドレスcaint<07:04>が順次カウントアップされ，上位のカウント終了信号cainteueに同期して４ビットの下位内部コラムアドレスcaint<03:00>が順次カウントアップされる。

（４）走査方向制御信号vaext＝110：列方向へ逆進
クロックCLKが上位のカウント制御信号countuzに接続；
上位のカウント終了信号（キャリー信号）caintueが下位のカウント制御信号countlzに接続；
逆進制御信号reverselz,reversuzは共に逆進に設定；
その結果，上位から下位のクロック制御回路８４，８０に直列に接続され，クロックCLKに同期して，４ビットの上位内部コラムアドレスcaint<07:04>が順次カウントダウンされ，上位のカウント終了信号cainteueに同期して４ビットの下位内部コラムアドレスcaint<03:00>が順次カウントダウンされる。なお，逆進制御信号reverslzは順進に設定されてもよい。

（５）走査方向制御信号vaext＝011：右下方向へ
クロックCLKが上位と下位のカウント制御信号countuz,countlzに接続；
逆進制御信号reverselz,reversuzは共に順進に設定；
その結果，上位と下位のクロック制御回路８４，８０が，クロックCLKに同期して並行してカウントアップする。つまり，上位内部コラムアドレスcaint<07:04>と下位内部コラムアドレスcaint<03:00>とが並行して順次カウントアップされる。

（６）走査方向制御信号vaext＝101：右上方向へ
クロックCLKが上位と下位のカウント制御信号countuz,countlzに接続；
逆進制御信号reverselz,reversuzは順進，逆進に設定；
その結果，上位と下位のクロック制御回路８４，８０が，クロックCLKに同期して並行してカウント動作し，それぞれカウントダウン，カウントアップする。つまり，上位内部コラムアドレスcaint<07:04>が順次カウントダウンされ，下位内部コラムアドレスcaint<03:00>が順次カウントアップされる。

（７）走査方向制御信号vaext＝010：左下方向へ
クロックCLKが上位と下位のカウント制御信号countuz,countlzに接続；
逆進制御信号reverselz,reversuzは逆進，順進に設定；
その結果，上位と下位のクロック制御回路８４，８０が，クロックCLKに同期して並行してカウント動作し，それぞれカウントアップ，カウントダウンする。つまり，上位内部コラムアドレスcaint<07:04>が順次カウントアップされ，下位内部コラムアドレスcaint<03:00>が順次カウントダウンされる。

（８）走査方向制御信号vaext＝100：左上方向へ
クロックCLKが上位と下位のカウント制御信号countuz,countlzに接続；
逆進制御信号reverselz,reversuzは共に逆進に設定；
その結果，上位と下位のクロック制御回路８４，８０が，クロックCLKに同期して並行してカウント動作し，共にカウントダウンする。つまり，上位内部コラムアドレスcaint<07:04>が順次カウントダウンされ，下位内部コラムアドレスcaint<03:00>も順次カウントダウンされる。

上位と下位のアドレス生成ユニット８０，８４は，ステップ制御信号selcntlsに応じて，設定されたステップでカウントアップまたはカウントダウンする。このステップ値を適宜設定することで，斜めの走査方向を水平，垂直方向に対して４５度の方向（下位，上位のステップ数が等しい場合），水平，垂直方向に対して４５度以外の方向（下位，上位のステップ数が異なる場合）に走査することができる。例えば，下位のステップ数を１，上位のステップ数を２に設定すれば，桂馬飛びの方向に走査することができる。

また，上位と下位のアドレス生成ユニット８０，８４は，折り返し幅制御信号selcntlwに応じて，設定された折り返し幅でカウントアップまたはカウントダウンを繰り返す。この折り返し幅を適宜設定することで，任意の矩形領域へのアクセスを１回のコラム系コマンドによるバーストアクセスで行うことができる。

そして，上位と下位のアドレス生成ユニット８０，８４による連続カウント数は，前述のバースト長に基づいてクロックCLKの数で制御される。

以上の通り，走査方向制御信号vaextとアドレス演算制御信号selcntlextとは，共に，アドレス演算方法を制御する信号である。したがって，両制御信号が共にモードレジスタセットコマンドによりモードレジスタ４０に設定されてもよいし，コラム系コマンドと共にアドレス端子から入力してもよい。図８の実施の形態では，走査方向制御信号vaextがコラム系コマンドと共に入力され，アドレス演算制御信号selcntlextがモードレジスタセットコマンドによりモードレジスタ４０に設定されている。

以下，斜め走査アクセス，水平及び垂直走査アクセス，特殊な走査アクセスについて順に詳述する。

［斜め走査アクセス］
動画データは連続するフレーム画像データで構成される。ＭＰＥＧ規格による圧縮処理では，フレーム画像間で同じ図形の動き方向を動きベクトルとして求め，動きベクトルと図形の差分のみを次のフレーム画像のデータとすることが行われる。これにより次のフレーム画像のデータ量を圧縮することができる。この動きベクトルの探索では，１６×１６画素からなるマイクロブロックの画像データと一致または類似する後続のフレーム画像内のマイクロブロック画像を探索する。

図１０は，動画の動き方向の例を示す図である。動画の場合，図１０（Ａ）に示すように水平方向の動きが多く，次いで，図１０（Ｂ）に示すように垂直方向の動きが多い。つまり水平方向と垂直方向の動きが図形の動きの大半を占めている。一方，斜め方向に図形が移動する確率は比較的低い。

図１１は，動画の動き方向と動き量の分布を示す図である。図１１（Ａ）は，動画の動き方向の分布を示す。１つのメモリ単位領域（４バイト）が４画素の画像データを記憶し，４つのメモリ単位領域ＣＡ６７−ＣＡ９７が４×４画素の画像データとする。この場合，動きベクトル探索では，メモリ単位領域ＣＡ６７−ＣＡ９７の４×４画素の画像データと一致または類似する４つのメモリ単位領域の画像データを探索する。したがって，動画の動き方向と動き量の統計に基づいて，探索領域を設定することが，動きベクトル探索処理の効率化に寄与する。

図１１（Ａ）の左側には，サンプルの動画データについて調べた動き方向の角度θと移動頻度の関係が示されている。水平方向に対応するθ＝０，π，２πの方向の移動頻度が高く，垂直方向に対応するθ＝π／２，３π／２の方向に移動頻度が次に高く，それ以外の角度の移動頻度は低くなっている。つまり，図１０で説明した，動画の動き方向は水平方向が最も多く次に垂直方向が多く斜め方向は少ないことが立証されている。図１１（Ｂ）の左側には，サンプルの動画データについて調べた動き量ｄと移動頻度の関係が示されている。これによれば，移動距離が短いほど移動頻度が高くなっている。

これらの統計結果によれば，動きベクトルの探索では，斜め方向で且つ移動量ｄが大きい領域の探索は一致または類似する図形を検出する確率が比較的低いことが理解できる。

図１２は，動きベクトルの探索範囲の一例を示す図である。ページ領域Ｐａｇｅは１６×１６のメモリ単位領域で構成され，この１６×１６のメモリ単位領域に二次元配置データである画像データの行列が対応付けられている。そして，いま仮に中心の４つのメモリ単位領域ＣＡ６７〜ＣＡ９７内の４×４画素のブロック図形について，動きベクトルの探索を行うと仮定する。従来のようにページ領域Ｐａｇｅ内の１６×１６のメモリ単位領域すべてについて探索をするためには，これら２５６個のメモリ単位領域に対してアクセスする必要がある。

しかしながら，図１０，１１で説明したとおり，動画の動き方向と動き量の統計によれば，ページ領域Ｐａｇｅ内の４つの角の領域を除いた菱形ＲＨＢの領域を探索することで探索効率を高めることができる。菱形領域ＲＨＢは１つのページ領域Ｐａｇｅの１／２の面積であるので，探索領域を菱形領域ＲＨＢにすれば探索領域が半減する。そこで，この菱形領域ＲＨＢ内で動きベクトルの探索を行う場合のアクセスについて以下に説明する。

図１３は，菱形領域のアクセス方法の一例を示す図である。ページ領域Page内の菱形領域RHBをアクセスする場合，従来のコラムアドレスをインクリメントして行方向に走査しながらアクセスすると，同じバースト長でバーストリードまたはバーストライトができず，アクセス効率が低下する。そこで，図１３（Ａ）に示したとおり，メモリ装置側では，矢印のように斜め方向に走査しながらバーストリードまたはバーストライトすると，同じバースト長でアクセスできるのでメモリ装置へのアクセス効率が高くなる。通常の画像符号化システムでは，フレームメモリ内の画像データをシステム内のワークメモリ（図１３（Ｂ））に格納する。

図１３のように，フレームメモリ（図１３（Ａ））内の菱形領域ＲＨＢに対して，矢印の斜め方向の走査ができれば，システムワークメモリ（図１３（Ｂ））内には，８×１６のメモリ単位領域の画像データが格納される。

図１４は，斜め方向の走査について説明する図である。菱形領域に対して斜め方向に走査するためには，メモリ装置内のコラムアドレス制御部が，図１４の矢印方向にコラムアドレスＣＡ０７−ＣＡ７ｅを順次生成することが求められる。すなわち，斜め方向に走査するためには，下位のコラムアドレスＣＡ−Ｌと上位のコラムアドレスＣＡ−Ｕとを並行してインクリメントしなければならない。そこで，図８のコラムアドレス制御部４１で説明したように下位アドレス生成ユニット８０と上位アドレス生成ユニット８４とを並行動作するように適宜制御することで，上記の斜め方向の走査をバーストモードで行うことができる。

図１５は，斜め方向走査を行うコラムアドレス制御部を示す図である。図１６，１７は，斜め方向走査を行うコラムアドレス制御部の詳細図である。図１５において，アドレス生成ユニット８８は，走査方向制御信号vaext＝011に応じて，クロックCLKを下位及び上位アドレス生成ユニット８０，８４のカウント制御信号countlz，countuxzに同時に供給する。さらに，ステップ制御信号selcntlsがステップ数１（step1）に設定されて，ステップ設定回路８２，８６のセレクタがカウント制御信号countlz，countuxzをそれぞれカウンタ８１，８５のA00とA04に供給するように設定される。また，折り返し幅制御信号selcntlwが折り返し幅１６（width16）に設定されて，折り返し幅設定回路８３，８７のセレクタがカウンタ８１，８５のA03とA07の出力を選択するように設定される。また，カウント終了信号caintle，caintueは，いずれにも接続されていない。

上記のように設定することで，コラムアドレス制御部４１では，クロックCLKに同期して，下位及び上位のアドレス生成ユニット８０，８４が並行してカウントアップ動作を行う。よって，両アドレス生成ユニット８０，８４のカウンタ８１，８５に初期値CA07=00000111（下位に0111,上位に0000）を設定し，８回のクロックCLKに同期してコラムアドレスを生成すれば，図１４に示したメモリ単位領域CA07−CA7eへのアクセスをページモードで行うことができる。

図１６，１７には，下位アドレス生成ユニットのみ詳細図が示されている。ここに示すとおり，ステップ設定回路８２は，４つのセレクタ１６１（SL00-SL03）が，カウント制御信号countlzおよびカウンタ８１の下位桁の出力caint0-3のいずれか一方を選択する。このセレクタ１６１の選択は，２ビットのステップ制御信号selcntlsをデコーダ１６０でデコードした制御信号control（step1,2,4,8）に基づいて行われる。図１６の例では，step1に設定されていてセレクタSL00のみ入力in2を選択し，他のセレクタSL01-03は入力in1を選択している。

また，４ビットのカウンタ８１は，外部コラムアドレスcaext0-3が初期値として初期値端子initに供給され，セレクタ１６１からのクロック信号clkca0-3に同期してカウントアップ動作を繰り返す。クロックclkの立ち下がりエッジでカウンタ８１の各フリップフロップが出力outをＬレベルからＨレベルへ，またはＨレベルからＬレベルへのトグル動作を繰り返す。

以上の設定により，カウント制御信号countlzに同期して，４ビットカウンタ８１は，初期値を順次カウントアップする。そして，図１６に示されるとおり，カウンタ８１の出力端子outから内部コラムアドレスcaint0-3がそれぞれ出力される。ステップ制御信号により下位，上位アドレス生成ユニットはstep1に設定されているので，走査方向は垂直，水平方向に対して４５度方向である。ただし，ステップ数を適宜設定することで，走査方向を４５度とは異なる方向にも設定することができる。よって，走査方向制御信号vaextとステップ制御信号とにより，任意の角度の斜め方向に走査するバーストアクセスが可能になる。

一方，図１７に示されるとおり，カウンタ８１の出力端子outからの内部コラムアドレスcaint0-3のうち，折り返し幅設定回路８３内のセレクタ１７１で選択された信号のみが，カウント終了信号（キャリー信号）caintleとして出力される。４つのセレクタSL10-13は，それぞれ２ビットの折り返し幅制御信号selcntlwをデコーダ１７０でデコードした制御信号control（width02,04,08,16）に基づいて選択動作を行う。

図１８，図１９は，斜め方向に走査する場合のメモリ装置のタイミングチャート図である。図１８は斜め方向のバーストモードを有しないメモリ装置の例を，図１９は，斜め方向のバーストモードを有するメモリ装置の例をそれぞれ示す。図中，クロックCLKと，コマンド信号であるCS,RAS,CAS,WEと，バンクアドレスBAとが示されている。また，リードコマンドRDに付随して入力されるコラムアドレスCAも示されている。網掛けした部分はバンクBA1の動作を，それ以外の部分はバンクBA0の動作をそれぞれ示す。つまり，この例では，２つのバンクがインターリーブ動作している。

図１８の場合，メモリ装置は斜め方向のバーストモードを有しない。時間ｔ０でバンクBA0に対してプリチャージコマンドPREが入力されると，時間ｔ１からバンクBA0でプリチャージ動作が行われる。その間，バンクBA1ではリードコマンドRDに応答してリード動作が繰り返されている。時間ｔ１の１クロック後からRASプリチャージタイムｔRP後の時間ｔ３でバンクBA0に対してアクティブコマンドACTが入力される。したがって，時間ｔ３から１クロック周期の間は，バンクBA1へのリードコマンドの発行は行われない。このアクティブコマンドに応答して，バンクBA0では図示しないロウアドレスに基づいてアクティブ動作が行われる。その間，バンクBA1では再度リードコマンドRDに応答してリード動作を繰り返す。

そして，RASCASディレイタイムｔRCD後の時間ｔ６で，バンクBA0に対してリードコマンドRDとコラムアドレスCAとが連続して入力される。メモリ装置は，バーストモードではなく，連続して入力される８回のリードコマンドRDと８種類のコラムアドレスCA07−CA7eとにそれぞれ応答して，斜め方向に並んだ８つのメモリ単位領域に対してリード動作を繰り返す。そして，図１８の例では，時間ｔ５でバンクBA1に対しするプリチャージコマンドPREが発行されていて，時間ｔ７でバンクBA1に対するアクティブコマンドACTが発行されている。よって，時間ｔ７から１クロックの期間，バンクBA0に対するリードコマンドRDは発行されていない。

このように，図１８の例では，メモリコントローラは斜め方向に走査するために，８回のコラム系コマンド，リードコマンドRDとコラムアドレスCAとを発行する必要がある。また，メモリ装置は，バーストモードで動作できず，バンクインターリーブ動作により，連続するリードコマンドの入力が中断する。

図１９の場合，メモリ装置は斜め方向のバーストモード機能を有する。図１５，１６，１７に示したコラムアドレス制御部の動作により，１回のリードコマンドRDと先頭コラムアドレスCA07を入力すると，コラム制御回路が連続して内部コラムアドレスCA18,CA29,CA3a,CA4b,CA5c,CA6d,CA7eを生成し，３２ビットデータのリード動作を連続８回行う。すなわち，時間ｔ１でバンクBA0に対してアクティブコマンドACTが入力されると，RASCASディレイタイムｔRCD後の時間ｔ３でリードコマンドRDAと先頭コラムアドレスCA07と走査方向制御信号VA=011とが入力される。あらかじめ，バースト長BL=8に設定されているので，コラムアドレス制御部が内部コラムアドレスCA18,CA29,CA3a,CA4b,CA5c,CA6d,CA7eを連続して生成し，３２ビット×８回のリード動作が行われる。その間，時間ｔ５ではバンクBA1に対するアクティブコマンドACTが発行されているが，バンクBA0でのバーストリード動作はディスターブされていない。なお，リードコマンドRDAは，オートプリチャージ付きリードコマンドであり，図９に示したアドレス端子A10のオートプリチャージビットをHレベルに設定することで指定することができる。

このように，メモリ装置が斜め方向のバーストモード機能を有することで，菱形領域をアクセスする場合の斜め方向の走査アクセスを効率的に行うことができる。そして，斜め方向の角度は，走査方向制御信号vaextとステップ制御信号selcntlsとにより任意の角度に設定することができる。ここで任意の角度とは，メモリマップ上のメモリ単位領域の位置による制約の範囲内で任意の角度という意味である。

［水平及び垂直走査アクセス］
図２０は，ページ領域内の水平走査アクセスを示す図である。ページ領域Page内を矢印に示したとおり水平方向（行方向）に走査しながらアクセスするためには，メモリ装置内のコラムアドレス制御部が，下位のコラムアドレスCA-Lを優先してインクリメントし（矢印２００），下位のコラムアドレスのキャリー信号により上位のコラムアドレスCA-Uをインクリメントすることが必要である。これにより，水平方向に連続してバーストリード可能になる。

図２１は，ページ領域内の垂直走査アクセスを示す図である。ページ領域Page内を矢印に示したとおり垂直方向（列方向）に走査しながらアクセスするためには，メモリ装置内のコラムアドレス制御部が，上位のコラムアドレスCA-Uを優先してインクリメントし（矢印２１０），上位のコラムアドレスのキャリー信号により下位のコラムアドレスCA-Lをインクリメントすることが必要である。これにより，垂直方向に連続してバーストリード可能になる。

図２２は，メモリコントローラによるバースト方向判定処理を示す図である。図３のメモリコントローラ１２内のバースト方向判定部３２がこの判定処理を行う。図２２中の２２０に示されるとおり，メモリ装置の入出力端子DQが３２ビットで構成され，１つの画素の画像データが８ビットで構成されているとする。さらに，メモリマップによれば，コラムアドレスで選択されるメモリ単位領域には，水平方向の画素数Dh＝４，垂直方向の画素数Dv=１の画像データが記憶されるものとする。そして，図２２中の２２１に示されるとおり，上位システムから傾き＝０，水平方向画素数Lh=8，垂直方向画素数Nv=8のアクセス領域へのアクセス要求があるとする。この場合のバー数と方向判定処理について説明する。

図２３は，メモリコントローラによるバースト方向判定処理のフローチャート図である。メモリコントローラは，上位システムからアクセス領域の水平方向と垂直方向の画素数がLh=8,Lv=8のアクセス要求を受信する（S20）。メモリコントローラ内のバースト方向判定回路は，画素数をメモリ装置内のコラム数に変換する（S21）。その結果，図２２の２２１に示されるとおり，バースト方向判定回路は，水平方向のコラム数Nh＝Lh/Dh＝２，垂直方向のコラム数Nv=Lv/Dv＝８を演算する（S22）。そして，バースト方向判定回路は，この水平方向のコラム数Nhと垂直方向のコラム数Nvとを比較することで，最適なバースト方向の判定を行う（S23）。Nv≦Nhであれば水平方向にバースト方向が設定される（S24）。逆に，Nv>Nhであれば垂直方向にバースト方向が設定される。より長い方向にバースト方向を設定することで，バーストモードによるアクセスを有効に活用できるからである。

図２４は，垂直方向に走査アクセス（バーストアクセス）する例を示す図である。この例では，メモリ単位領域内に４画素の画像データが格納され，４×８画素の矩形領域がアクセスされる例である。したがって，コラムアドレスCA20からCA90まで垂直方向の８つのメモリ単位領域に対してアクセスが必要になる。この場合は，メモリ装置内のコラムアドレス制御部４１が，先頭のコラムアドレスCA20から上位のコラムアドレスCA-UをインクリメントしてCA20-CA90を順次生成する。

図２５は，垂直方向に走査アクセス（バーストアクセス）するコラムアドレス制御部の構成図である。コラムアドレス制御部４１は，垂直方向にバーストアクセスするために，下位アドレス生成ユニット８０と上位アドレス生成ユニット８４とが上下逆に接続される。すなわち，アドレス生成ユニット制御回路８８は，クロックCLKを上位アドレス生成ユニット８４にカウント制御信号countuzとして供給し，上位アドレス生成ユニット８４のカウント終了信号（キャリー信号）caintueを下位アドレス生成ユニット８０にカウント制御信号countlzとして供給する。そして，ステップ制御信号selcontlsは下位及び上位ともにステップstep1に設定され，下位カウンタ８１と上位カウンタ８５は並行してカウント制御信号に応答してカウント値を＋１する。また，折り返し幅制御信号selcntlwは下位及び上位ともに幅width16に設定され，下位カウンタ８１と上位カウンタ８５の最上位ビットがセレクタ８３，８７により選択される。

上記の通り設定されることで，クロックCLKに同期して，上位カウンタ８４が先にカウント値を＋１ずつインクリメントし，上位カウンタ８４のカウント終了信号caintueに同期して，下位カウンタ８１がカウント値を＋１ずつインクリメントする。その結果，コラムアドレス制御部４１は，外部から供給されるコラムアドレスcaext0-7を初期値CA20として最終値CA90までのアドレスを順に内部コラムアドレスcaint0-7として生成する。

図２６，２７は，垂直方向に走査してアクセスする場合のタイミングチャート図である。図２６は，メモリ装置が垂直方向のバーストモードを有しない場合のタイミングチャート図である。図１８と同様に，時間ｔ０でバンクBA0に対してプリチャージコマンドPREが入力されると，時間ｔ１からバンクBA0でプリチャージ動作が行われる。その間，バンクBA1ではリードコマンドRDに応答してリード動作が繰り返されている。時間ｔ１の１クロック後からRASプリチャージタイムｔRP後の時間ｔ３でバンクBA0に対してアクティブコマンドACTが入力される。したがって，時間ｔ３から１クロック周期の間は，バンクBA1へのリードコマンドの発行は行われない。このアクティブコマンドに応答して，バンクBA0では図示しないロウアドレスに基づいてアクティブ動作が行われる。その間，バンクBA1では再度リードコマンドRDに応答してリード動作を繰り返す。

そして，RASCASディレイタイムｔRCD後の時間ｔ６で，バンクBA0に対してリードコマンドRDとコラムアドレスCAとが連続して入力される。メモリ装置は，バーストモードではなく，連続して入力される８回のリードコマンドRDと８種類のコラムアドレスCA20−CA90とにそれぞれ応答して，垂直方向に並んだ８つのメモリ単位領域に対してリード動作を繰り返す。そして，図２６の例では，時間ｔ５でバンクBA1に対しするプリチャージコマンドPREが発行されていて，時間ｔ７でバンクBA1に対するアクティブコマンドACTが発行されている。よって，時間ｔ７から１クロックの期間，バンクBA0に対するリードコマンドRDは発行されていない。

このように，図２６の例では，メモリコントローラは垂直方向に走査してアクセスするために，８回のコラム系コマンド，即ちリードコマンドRDとコラムアドレスCAとを発行する必要がある。また，メモリ装置は，バーストモードで動作できず，バンクインターリーブ動作により，連続するリードコマンドの入力が中断する。

図２７は，メモリ装置が垂直方向のバーストモード機能を有する場合のタイミングチャート図である。図２５のコラムアドレス制御部４１の動作により，１回のリードコマンドRDと先頭コラムアドレスCA20を入力すると，コラムアドレス制御部が連続して内部コラムアドレスCA20,CA30,CA40,CA50,CA60,CA70,CA80を生成し，３２ビットデータのリード動作を連続８回行う。すなわち，時間ｔ１でバンクBA0に対してアクティブコマンドACTが入力されると，RASCASディレイタイムｔRCD後の時間ｔ３でリードコマンドRDAと先頭コラムアドレスCA20と走査方向制御信号VA=001とが入力される。あらかじめ，バースト長BL=8に設定されているので，コラムアドレス制御部が内部コラムアドレスCA20,CA30,CA40,CA50,CA60,CA70,CA80を連続して生成し，３２ビット×８回のリード動作が行われる。その間，時間ｔ５ではバンクBA1に対するアクティブコマンドACTが発行されているが，バンクBA0でのバーストリード動作はディスターブされていない。

このように，メモリ装置が垂直方向のバーストモード機能を有することで，垂直方向により多くのメモリ単位領域を有する矩形領域をアクセスする場合の垂直方向の走査アクセスを効率的に行うことができる。

図２８は，垂直方向に走査アクセス（バーストアクセス）する別の例を示す図である。この例では，メモリ単位領域内に４画素の画像データが格納され，８×８画素の矩形領域がアクセスされる例である。したがって，コラムアドレスCA20からCA90まで垂直方向の８つのメモリ単位領域とコラムアドレスCA21からCA91まで垂直方向の８つのメモリ単位領域に対してアクセスが必要になる。

従来のＳＤＲＡＭでは，水平方向にしかバーストアクセスできないので，バースト長BL=2に設定し，コラムアドレスCA20,CA30,CA40,CA50,CA60,CA70,CA80と共に８回のコラム系コマンドRD,WRをメモリ装置に供給することで，８×８画素の矩形領域の画像データにアクセスする。

それに対して，本実施の形態の垂直方向にバーストアクセスできるメモリ装置の場合は，バースト長BL=8に設定し，コラムアドレスCA20,CA21と共に２回のコラム系コマンドRD,WRをメモリ装置に供給すれば，８×８画素の矩形領域の画像データにアクセスすることができる。よって，メモリコントローラとメモリ装置間のバスのビジー状態を短くすることができる。

［特殊な走査アクセス］
以下，特殊な走査アクセスとして，間引きバーストアクセスと，矩形領域のバーストアクセスと，順進・逆進のアクセスとについて説明する。

［間引きバーストアクセス］
図２９は，動き予測を行うときのアクセスを説明する図である。この例では，ワード構成が×１６ビットのDQインターフェースのメモリ装置に，１画素あたり８ビットのデータがマッピングされている。動き予測では，太枠で囲んだ４×４画素の正方形の矩形２９０について，垂直方向に±４画素，水平方向に±８画素の探索が行われるとする。つまり，動きベクトル探索では，長方形領域２９２内で矩形２９０が列方向に９回，行方向に９回それぞれ移動しながら，合計８１回，矩形２９０の画像データと移動先の矩形の画像データとを比較する処理が行われる。一致画像データが検出されると，矩形２９０からその検出された矩形領域の方向が動きベクトルになる。

図３０，図３１は，動き予測を行うときの別のアクセスを説明する図である。この例でも，ワード構成が×１６ビットのDQインターフェースのメモリ装置に，１画素あたり８ビットのデータがマッピングされている。そして，４×４画素の矩形領域について動きベクトルの探索が行われる。

図３０のアクセス例では，最初に，処理対象矩形の２倍サイズである８×８画素の矩形領域３００（CA46-CA4c-CAcc-Cac4で囲まれる矩形領域）のうち行列方向に１／２に間引いたものを，矩形領域３０２（CA24-CA2d-Cadd-Cad4で囲まれる矩形領域）内で行列方向に１／２に間引いた領域で探索する。この１回目の探索は，行方向に４回，列方向に３回，合計で１２回のアクセスと比較処理の回数になる。

次に，図３１に示されるとおり，１回目の探索で最適な位置が仮にコラムアドレスCA66のメモリ単位領域を左上隅とする矩形領域３１４（CA66-CA69-Cad9-Cad6で囲まれる領域）とする。その場合，２回目の探索では，４×４画素の矩形領域３１０（CA66-CA67-CA97-CA96で囲まれる領域）について，当該矩形領域３１４より１周り大きな矩形領域３１２（CA55-CA5a-Caea-Cae5で囲まれる領域）内を探索する。この探索では１／２間引きは行わない。この探索には，行方向に５回，列方向に７回，合計で３５回のアクセスと比較処理が必要になる。図３０の１回目の探索が１２回だったので，１回目と２回目の探索の合計は，１２＋３５＝４７回になる。この回数は，図２９の場合の８１回に比較すると約５８％に削減される。

上記の２段階探索アルゴリズムは，既に公知である。そして，上記の２段階探索アルゴリズムを採用した場合，図３０の１／２に間引いたデータについてアクセスをするためには，メモリコントローラは，バーストリードを利用することはできず，８回のコラム系コマンドと対応するコラムアドレスとをメモリ装置に発行することが必要である。または，バーストリードにより１／２に間引かないデータをアクセスし，不要なデータを読み捨てることでもアクセス可能である。しかし，いずれの場合も，メモリ装置へのアクセス効率は大幅に低下する。

図３２，図３３は，２段階探索アルゴリズムの１回目の探索におけるコラムアドレス制御部の構成図である。図３２は下位アドレス生成ユニット８０の一部を示し，図３３は上位アドレス生成ユニット８４の一部を示す。

１回目の探索におけるコラムアドレス制御部の構成は，図２５に示した構成と類似する。つまり，アドレス生成ユニット制御回路８８が，上位アドレス生成ユニット８４にクロックCLKをカウント制御信号として供給し，下位アドレス生成ユニット８０に上位側のカウント終了信号caintueをカウント制御信号として供給する。これにより，垂直方向に長い矩形領域のバーストアクセスを効率的に行うことができる。さらに，下位及び上位アドレス生成ユニットのステップ設定回路８２，８６は，ステップ幅をStep2に設定する。これにより，カウント制御信号に同期してステップ幅２でカウント値をインクリメントすることができ，１／２間引きしたメモリ単位領域にバーストアクセスが可能になる。

次に，図３２，３３について説明する。上記の通り，１回目の探索では，１／２間引きしたメモリ単位領域にアクセスする必要がある。そこで，下位及び上位アドレス生成ユニット８０，８４では，ステップ制御信号selcntls＝Step2により，セレクタSL01,SL05がカウント制御信号cuntlz,countuzを選択して，カウンタ８１，８５にクロックclka1,clkca5として出力する。それにより，バーストモードでクロックCLKに同期して，カウンタ８１，８５のA01,A05より上位の桁でインクリメント動作が行われる。その結果，下位及び上位アドレス生成ユニット８０，８４は，増分（ステップ数）が２で内部コラムアドレスをインクリメントする。よって，図３２に示した１／２間引きした矩形領域のアクセスにおいても，バーストモードを使用することができる。なお，図３２の下位アドレス生成ユニット８０のセレクタSL00の入力int1には，何のクロックも入力されない。同様に，図３３の上位アドレス生成ユニット８４のセレクタSL04の入力int1にも，何のクロックも入力されない。よって，カウンタのA00,A04ビットは，初期設定値のコラムアドレスA00,A04の値が維持される。

図３４は，２段階探索アルゴリズムの１回目の探索におけるメモリ装置のタイミングチャート図である。このタイミングチャート図に示されるとおり，時間ｔ３でバンクアドレスBA0とコラムアドレスCA24とベクトルアドレスVA=001と共に，リードコマンドRDAがメモリ装置に入力されている。それに応答して，メモリ装置内のコラムアドレス制御部は，内部コラムアドレスCA24,CA44,CA64,CA84を順次生成し，図３０のコラムアドレスCA24,CA44,CA64,CA84のメモリ単位領域を連続してアクセスする。

上記の通り，下位及び上位アドレス生成ユニット８０，８４にて，ステップ設定回路８２，８６内のセレクタを，ステップ制御信号selcntls, selcntusによりステップStep2に設定することで，１／２間引いたメモリ単位領域へのバーストアクセスが可能になる。同様に，ステップStep4,Step8に設定すると，１／４，１／８間引いたメモリ単位領域へのバーストアクセスが可能になる。以上が間引きバーストアクセスの説明である。

［矩形領域のバーストアクセス］
次に，矩形領域のバーストアクセスについて説明する。本実施の形態の下位及び上位アドレス生成ユニットの折り返し幅制御信号selcntlwにより折り返し幅設定回路８３，８７を設定することで，下位及び上位アドレス生成ユニットのカウント終了値を任意に設定することができる。それにより，アドレス生成ユニットはクロックＣＬＫに同期して任意の範囲のカウント値を繰り返し生成することができる。これを利用すれば，行列方向にコラムアドレスが異なるメモリ単位領域からなる矩形領域を，１回のコラム系コマンドと先頭コラムアドレスによりバーストアクセスすることができる。ただし，カウンタ動作の制約から，矩形領域のコラムアドレスの折り返しアドレスは，下位，上位アドレスともに
CA＝１，３，７，Ｆの位置になる。

図３５は，本実施の形態における矩形領域のバーストアクセスを説明する図である。仮に，図３５中のコラムアドレスCA00-CA01-CA71-CA70で囲まれた矩形領域をバーストアクセスするとする。従来のバーストアクセスでは，バースト長をBL=2に設定して，８回のコラム系コマンドとコラムアドレスCA00,CA10,CA20,CA30,CA40,CA50,CA60,CA70がメモリ装置に供給される。また，図２５，２７などで説明した垂直方向の走査アクセスが可能な場合では，バースト長BL=8に設定して，２回のコラム系コマンドとコラムアドレスCA00,CA01がメモリ装置に供給される。

それに対して，図３５の矩形領域のバーストアクセスでは，１回のコラム系コマンドと矩形領域の先頭コラムアドレスCA00をメモリ装置に供給すれば，メモリ装置が内部で１６の内部コラムアドレスを順次生成し，１６のメモリ単位領域をバーストアクセスする。そのためには，コラムアドレス制御部において，折り返し幅制御信号selcntlwを設定する必要がある。

図３６は，本実施の形態における矩形領域のバーストアクセスする場合のコラムアドレス制御部の構成図である。コラムアドレス制御部４１では，垂直方向の走査アクセスができるように，アドレス生成ユニット８８が，同期クロックCLKを上位アドレス生成ユニット８４のカウント制御信号countuzに供給し，上位アドレス生成ユニット８４のカウント終了信号（キャリー信号）caintue
を下位アドレス生成ユニット８０のカウント制御信号countlzに供給する。そして，ステップ制御信号selcntlsを下位上位共にStep1に設定し，折り返し制御信号selcontlwを下位，上位でWidth16,
Width8に設定する。そして，バースト長BL=16に設定すれば，コラムアドレス制御部は，先頭コラムアドレスCA00から，上位アドレス生成ユニット８４のインクリメント動作により，内部コラムアドレスCA00,CA10,CA20,CA30,CA40,CA50,CA60,CA70を順次生成したあと，カウンタA06の桁上げ信号をカウント終了信号（キャリー信号）caintueとして出力し，それを下位アドレス生成ユニットのカウント制御信号countlzとしてカウンタA00に入力する。これに応答して，下位アドレス生成ユニット８０が下位アドレスを＋１インクリメントする。さらに，コラムアドレス制御部は，下位側でインクリメントされたコラムアドレスCA01から，上位アドレス生成ユニット８４のインクリメント動作により，内部コラムアドレスCA01,CA11,CA21,CA31,CA41,CA51,CA61,CA71を順次生成する。これにより，バースト長１６のバーストアクセスにより，矩形領域のアクセスを行うことができる。

図３７，図３８は，矩形領域のバーストアクセスする場合の上位アドレス生成ユニットの一部の構成図である。図３７に示されるとおり，上位アドレス生成ユニット８４は，ステップ設定回路８６と，折り返し幅設定回路８７との間に，４ビットカウンタ８５を有する。折り返し幅設定回路８７は，セレクタ群SL14-SL17とセレクタ群SL24-SL27とを有する。さらに，図３８に示されるとおり，上位アドレス生成ユニット８４は，セレクタ群SL14-SL17を制御する制御信号width02-16を生成する第１のデコーダ１７０Ａと，セレクタ群SL24-SL27を制御する制御信号cnt02en-cnt16enを生成する第２のデコーダ１７０Ｂとを有する。

図３７の上位アドレス生成ユニット８４では，デコーダ１７０Ａが，折り返し幅制御信号selcntlwに基づいて折り返し幅width08のみをＨレベルに制御し，セレクタＳＬ１６のみがカウンタＡ０６の出力caint6を選択してカウント終了信号caintueとして出力する。同様に，折り返し幅width08＝Hに応答して，図３８のデコーダ１７０Ｂが，制御信号cnt08en,
cnt04en, nt02enをHレベルに制御し，制御信号cont16enのみをＬレベルに制御し，セレクタＳＬ２７が入力in2を選択し，他のセレクタSL26,
SL25, SL24が入力in1を選択する。これにより，カウンタA04,A05,A06からなる３ビットカウンタが構成され，内部コラムアドレスcaint4-6が順次000-111になる。最上位のアドレスcaint7は初期値caext7に固定される。つまり，図３８のデコーダ回路１７０Ｂは，制御信号３８０がＬレベルに設定されているので，折り返し幅信号width02-16に応じて制御信号cnt02en-cnt16enを生成する。具体的には，折り返し幅信号width02-16のうちwidth02=Hならcnt02en=Hとなり１ビットカウンタに設定される。width04=Hなら=Hとなり２ビットカウンタに設定される。width16=Hならcnt02en,cnt04en,cnt08en,cnt16en=Hとなり４ビットカウンタに設定される。

以上の構成により，コラムアドレス制御部は，先頭のコラムアドレスCA00から上位コラムアドレスを順次インクリメントし，内部コラムアドレスがCA70に達すると上位の内部コラムアドレスを0000に折り返し，再度，コラムアドレスCA01から上位コラムアドレスを順次インクリメントし，CA71に達する。これで，バースト長１６に対応する１６の内部コラムアドレスCA00-CA70,CA01-CA71が生成されることになる。このように，折り返し制御信号を適宜設定することで，下位コラムアドレスまたは上位コラムアドレスを２，４，８，１６で折り返すことができ，矩形領域に対するバーストアクセスに必要な内部コラムアドレスの生成が可能になる。

図３６において，下位と上位アドレス生成ユニットへのカウント制御信号への接続を通常通りに接続すれば，水平方向に長い矩形領域を１回のコラム系コマンドと先頭コラムアドレスによりバーストアクセスすることができる。

図３９は，矩形領域のバーストアクセスする場合のメモリ装置にタイミングチャート図である。図３９は，図２７と同様のバーストアクセスのタイミングチャートであり，時間ｔ３でリードコマンドRDAと共にコラムアドレスCA00,ベクトルアドレスVA=001が入力されると，メモリ装置内のコラムアドレス制御部は，時間ｔ３以降に内部コラムアドレスCA00,CA10〜CA70とCA01,CA11〜CA71とを順次生成する。これにより，１回のコラム系コマンドとコラムアドレスの入力により，メモリ層は，バースト長１６のバーストアクセスで矩形領域のバーストアクセスを行う。

［順進・逆進のアクセス］
図４０は，逆進アクセスする場合の下位アドレス生成ユニットの一部構成図である。図４０には，下位アドレス生成ユニット８０のカウンタ８１についてのみ示されていて，ステップ設定回路と折り返し幅設定回路は省略されている。カウンタ８１の初期値入力端子initの前段にEORゲート群４００が設けられ，出力端子outの後段にEORゲート群４０２が設けられている。これらのEROゲート群４００，４０２の一方の入力端子には逆進制御信号reverslzが入力され，逆進制御信号reverslz=Hであれば，外部コラムアドレスcaext0-3がEORゲート群４００で反転してカウンタ８１に入力され，カウンタ出力がEORゲート群４００２で反転して内部コラムアドレスcaint0-3として出力される。逆進制御信号reverslz=Lであれば，EORゲート群４００，４０２は他方の入力信号を反転せずにそのまま出力する。

つまり，逆進制御信号reverslz=Hであれば，例えば外部コラムアドレスcaext0-3=1111を反転した0000がカウンタに初期値設定され，カウンタ８１がカウント制御信号countlzに同期して0000から順次インクリメントし，その出力値を反転した４ビットアドレスが内部コラムアドレスcaint0-3として出力される。よって，外部コラムアドレスcaext0-3=1111に対しては，逆進制御により，内部コラムアドレスcaint0-3は，1111〜0000と逆進方向にカウントダウンされることになる。

アドレス生成ユニット制御回路８８は，EORゲート群４００，４０２を有するので，下位及び上位アドレス生成ユニットのカウント方向を順進，逆進のいずれかに設定することができる。よって，ベクトルアドレスVAの方向がコラムアドレスの逆進方向であっても，コラムアドレス制御部は，バーストモードに対応して逆進方向の内部コラムアドレスを順次生成することができる。

図４１は，時間軸を有するメモリマップの例を示す図である。上記の実施の形態では，図７などにおいて，二次元配列されたデータである画像データを１つのページ領域内に格納するメモリマップを前提に説明した。この場合，水平方向と垂直方向とからなる二次元空間内の任意の方向の走査アクセスを可能にするために，コラムアドレスを下位と上位とに分割してコラムアドレス制御部を構成した。

本実施の形態は，コラムアドレスの分割数は２に限られず３またはそれ以上であってもよい。図４１は，コラムアドレスの分割数が３の例である。下位コラムアドレスCA-L(A00-A03)と中位コラムアドレスCA-M（A04-A07）とが二次元配列データの水平方向と垂直方向とに対応付けられると共に，上位コラムアドレスCA-U(A08-A09)が時間軸方向timeに対応付けられている。このように，コラムアドレスを３つに分割することで，下位と中位コラムアドレスにより特定される二次元配列のページ領域Page0-3が，上位コラムアドレスにより４つ特定される。

例えば、動画データの圧縮ではフレーム内の圧縮だけでなく，時間軸方向の圧縮も行われる。また，最近は60フレーム/秒のオリジナル画像データに対し，フレーム間に補間フレームを追加することで画像をより美しく見えるようにすることが行われる。このような場合，画面の水平・垂直方向だけでなく，時間軸方向のアクセスも高速に行うメモリ装置が必要になる。その場合のメモリのページ領域への画像データのマッピングとして，時間軸方向も含めた直方体空間をメモリにマッピングすることが有益である。すなわち，図４１に示されるとおり，時間軸方向を指定するアドレスとしてCA08,CA09を追加し，画像の水平方向に割り付けられた下位コラムアドレスCA03〜CA00と，画像の垂直方向に割り付けられた中位コラムアドレスCA07〜CA04と，時間軸方向に割り付けられた上位コラムアドレスCA09〜CA08とし，コラムアドレス制御部を３つのアドレス生成ユニットで構成する。かかるコラムアドレス制御部によれば，画像の時間軸方向にバーストアクセスすることが可能になる。

本発明によれば，画像データなどの二次元配列データに対して種々の方向にバーストアクセスすることができる。

Claims (10)

1. アドレスにより選択される複数のメモリ単位領域を有し，二次元配列データを前記複数のメモリ単位領域に記憶するメモリセルアレイと，
   外部アドレスを入力し，当該外部アドレスに基づいて前記メモリ単位領域を選択する内部アドレスを生成する内部アドレス制御部と，
   前記内部アドレスをデコードして前記メモリ単位領域を選択するデコーダとを有し，
   前記複数のメモリ単位領域は，前記内部アドレスの下位ビット群に基づいて前記二次元配列データの行列のうち第１の方向に配列されたデータを記憶し，前記アドレスの上位ビット群に基づいて前記二次元配列データの行列のうち第２の方向に配列されたデータを記憶し，
   前記内部アドレス制御部は，前記内部アドレスの下位ビット群を生成する下位アドレス生成ユニットと，前記内部アドレスの上位ビット群を生成する上位アドレス生成ユニットと，前記二次元配列データの走査方向を制御する走査方向制御信号に基づいて前記下位アドレス生成ユニットと上位アドレス生成ユニットの動作を制御するアドレス生成ユニット制御回路とを有し，前記走査方向制御信号の走査方向に対応する内部アドレスを順次生成することを特徴とするメモリ装置。
2. 請求項１記載のメモリ装置において，
   前記アドレスはロウアドレスとコラムアドレスとを有し，
   前記メモリセルアレイは前記ロウアドレスで選択される複数のページ領域を有し，当該ページ領域は前記コラムアドレスで選択される複数の前記メモリ単位領域を有し，
   前記内部アドレス制御部は前記内部アドレスのうち内部コラムアドレスを生成することを特徴とするメモリ装置。
3. 請求項２記載のメモリ装置において，
   アクティブコマンドに応答して，前記ロウアドレスで選択されるページ領域がアクティブ動作を行い，前記アクティブコマンド後に供給されるリードコマンド又はライトコマンドに応答して，前記コラムアドレスに対応する前記メモリ単位領域にリード動作またはライト動作が行われ，
   バーストモードでは，前記リードコマンド又はライトコマンドに応答して，内部アドレス制御部がバースト長の数の内部コラムアドレスを順次生成し，当該順次生成される内部コラムアドレスにより選択される前記メモリ単位領域にリード動作またはライト動作が繰り返されることを特徴とするメモリ装置。
4. 請求項３記載のメモリ装置において，
   前記走査方向制御信号が斜め方向の場合に，前記アドレス生成ユニット制御回路は，前記下位アドレス生成ユニットと上位アドレス生成ユニットとを並行して動作させて，上位内部コラムアドレスと下位内部コラムアドレスとを並行して順次生成させることを特徴とするメモリ装置。
5. 請求項４記載のメモリ装置において，
   前記下位アドレス生成ユニット及び上位アドレス生成ユニットは，カウンタ制御信号に応答してカウント値を変更するカウンタ回路をそれぞれ有することを特徴とするメモリ装置。
6. 請求項５記載のメモリ装置において，
   前記下位アドレス生成ユニット及び上位アドレス生成ユニットは，さらに，ステップ制御信号に応じて前記カウンタ制御信号を前記カウンタ回路のいずれかの桁に入力する下位ステップ設定回路と上位ステップ設定回路をそれぞれ有するメモリ装置。
7. 請求項６記載のメモリ装置において，
   前記下位アドレス生成ユニット及び上位アドレス生成ユニットは，前記走査方向制御信号と前記ステップ制御信号とに応じた角度方向に対応する下位内部コラムアドレスと上位内部コラムアドレスとを順次生成することを特徴とするメモリ装置。
8. 請求項５記載のメモリ装置において，
   前記下位アドレス生成ユニット及び上位アドレス生成ユニットは，さらに，折り返し幅制御信号に応じて前記カウンタ回路のいずれかの桁の出力信号をキャリー信号として出力する下位折り返し幅設定回路と上位折り返し幅設定回路をそれぞれ有することを特徴とするメモリ装置。
9. 請求項３記載のメモリ装置において，
   前記走査方向データが前記第１または第２の方向の場合に，前記アドレス生成ユニット制御回路は，前記下位アドレス生成ユニットと上位アドレス生成ユニットとを直列に動作させ，
   前記走査方向データが前記第１の方向の場合に，前記アドレス生成ユニット制御回路は，クロックに応答して前記下位アドレス生成ユニットが下位の内部コラムアドレスを順次生成し，前記下位アドレス生成ユニットが生成するキャリー信号に応答して前記上位アドレス生成ユニットが上位の内部コラムアドレスを順次生成し，
   前記走査方向データが前記第２の方向の場合に，前記アドレス生成ユニット制御回路は，クロックに応答して前記上位アドレス生成ユニットが上位の内部コラムアドレスを順次生成し，前記上位アドレス生成ユニットが生成するキャリー信号に応答して前記下位アドレス生成ユニットが下位の内部コラムアドレスを順次生成することを特徴とするメモリ装置。
10. アドレスにより選択される複数のメモリ単位領域を有し，二次元配列データを前記複数のメモリ単位領域に記憶するメモリセルアレイと，
    外部アドレスを入力し，当該外部アドレスに基づいて前記メモリ単位領域を選択する内部アドレスを生成する内部アドレス制御部と，
    前記内部アドレスをデコードして前記メモリ単位領域を選択するデコーダとを有し，
    前記複数のメモリ単位領域は，前記内部アドレスの下位ビット群に基づいて前記二次元配列データの行列のうち第１の方向に配列されたデータを記憶し，前記アドレスの上位ビット群に基づいて前記二次元配列データの行列のうち第２の方向に配列されたデータを記憶し，
    前記内部アドレス制御部は，前記二次元配列データの少なくとも斜め方向を含む複数の走査方向を制御する走査方向制御信号に基づいて前記走査方向に対応する内部アドレスを順次生成することを特徴とするメモリ装置。