JP5045036B2 - データ処理装置 - Google Patents
データ処理装置 Download PDFInfo
- Publication number
- JP5045036B2 JP5045036B2 JP2006240590A JP2006240590A JP5045036B2 JP 5045036 B2 JP5045036 B2 JP 5045036B2 JP 2006240590 A JP2006240590 A JP 2006240590A JP 2006240590 A JP2006240590 A JP 2006240590A JP 5045036 B2 JP5045036 B2 JP 5045036B2
- Authority
- JP
- Japan
- Prior art keywords
- configuration
- configuration data
- element array
- pointer
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
12 バス
14 画像処理部
18 画像形成部
20 記憶部
24 画像データバッファ
26 コンフィグデータ
30 制御部
32 インタフェース
34 コンフィグメモリ
38 プロセッサエレメントアレイ
Claims (1)
- 複数の素子を適宜組み合わせて構成される複数の回路エレメントにより構成されたエレメントアレイと、
前記エレメントアレイに実装する種々の回路構成を示すコンフィグデータを複数記憶する記憶手段と、
予め設定された処理の実行時に前記エレメントアレイに実装する順番に応じて並べられた各コンフィグデータに対して、当該コンフィグデータの次に実装するコンフィグデータを示すポインタと、各コンフィグデータの前記記憶手段で記憶されるアドレスの特定に用いられる仮アドレスとが対応付けされたテーブルを記憶するテーブル記憶手段と、
前記仮アドレスに対して、当該仮アドレスが対応付けられたコンフィグデータの前記記憶手段で記憶されるアドレスが対応付けされた格納先テーブルを記憶する格納先テーブル記憶手段と、
前記格納先テーブルにおける前記仮アドレスに対応付けられた前記アドレスを、前記実装されたコンフィグデータの処理結果に応じて書き替える書き替え手段と、
前記テーブル及び前記格納先テーブルに従って前記記憶手段に記憶されたコンフィグデータを読み出して前記エレメントアレイに実装する実装手段と、
を備えたデータ処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006240590A JP5045036B2 (ja) | 2006-09-05 | 2006-09-05 | データ処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006240590A JP5045036B2 (ja) | 2006-09-05 | 2006-09-05 | データ処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008066875A JP2008066875A (ja) | 2008-03-21 |
JP5045036B2 true JP5045036B2 (ja) | 2012-10-10 |
Family
ID=39289224
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006240590A Expired - Fee Related JP5045036B2 (ja) | 2006-09-05 | 2006-09-05 | データ処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5045036B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20170351633A1 (en) * | 2016-06-06 | 2017-12-07 | Hewlett Packard Enterprise Development Lp | Modifications to a stream processing topology during processing of a data stream |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5438358B2 (ja) * | 2009-04-13 | 2014-03-12 | キヤノン株式会社 | データ処理装置及びその制御方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19807872A1 (de) * | 1998-02-25 | 1999-08-26 | Pact Inf Tech Gmbh | Verfahren zur Verwaltung von Konfigurationsdaten in Datenflußprozessoren sowie Bausteinen mit zwei- oder mehrdimensionalen programmierbaren Zellstruktur (FPGAs, DPGAs, o. dgl. |
JP3587095B2 (ja) * | 1999-08-25 | 2004-11-10 | 富士ゼロックス株式会社 | 情報処理装置 |
US6732263B1 (en) * | 2000-06-12 | 2004-05-04 | Altera Corporation | Configuring both a programmable logic device and its embedded logic with a single serialized configuration bit stream |
JP3837136B2 (ja) * | 2004-02-12 | 2006-10-25 | 松下電器産業株式会社 | プログラマブル論理回路 |
JP2006155004A (ja) * | 2004-11-26 | 2006-06-15 | Oki Electric Ind Co Ltd | ロジック装置およびロジックシステムならびにデータ読み出し制御方法 |
-
2006
- 2006-09-05 JP JP2006240590A patent/JP5045036B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20170351633A1 (en) * | 2016-06-06 | 2017-12-07 | Hewlett Packard Enterprise Development Lp | Modifications to a stream processing topology during processing of a data stream |
US10191881B2 (en) * | 2016-06-06 | 2019-01-29 | Hewlett Packard Enterprise Development Lp | Modifications to a stream processing topology during processing of a data stream |
Also Published As
Publication number | Publication date |
---|---|
JP2008066875A (ja) | 2008-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20160036998A1 (en) | Image processing apparatus and system for controlling processing for writing configuration data to partial reconfiguration area, and information processing method | |
JP4784100B2 (ja) | 処理装置およびそのファームウェアダウンロード方法。 | |
JP2011095952A (ja) | ファームウェア更新方法および電子機器 | |
JP5045036B2 (ja) | データ処理装置 | |
JP2015158894A (ja) | 画像形成装置、画像形成処理用データ転送制御方法、及び画像形成処理用データ転送制御プログラム | |
US20100228958A1 (en) | Information processing apparatus, method for controlling information processing apparatus and computer readable medium | |
US8638455B2 (en) | Program executing apparatus, image processing apparatus and non-transitory computer readable medium for activating an equipment using stored variable | |
JP2010049464A (ja) | 電子機器および電子機器における更新用プログラムダウンロード方法 | |
JP2006202233A (ja) | コントローラ、そのプログラム | |
JP2016151817A (ja) | 電子制御装置およびメモリ書換方法 | |
JP2005182538A (ja) | データ転送装置 | |
JP4853185B2 (ja) | 情報処理システム | |
US8706954B2 (en) | Memory management apparatus and memory management method | |
JP6135440B2 (ja) | 画像処理装置および画像形成装置 | |
EP1764657A2 (en) | Image processing apparatus | |
JP2014154935A (ja) | 再構成可能デバイス、及びそれを備えた画像形成装置 | |
JP6669841B2 (ja) | 回路検証装置、回路検証方法、および、コンピュータ・プログラム | |
JP2018099804A (ja) | 印刷装置および印刷装置の制御方法 | |
JP5387526B2 (ja) | 制御装置およびチューニング方法 | |
JP4362777B2 (ja) | プログラミング装置、シンボル自動登録方法、プログラムおよび記録媒体 | |
JP3766413B2 (ja) | データ並び替え方法 | |
JP2007299036A (ja) | 情報処理装置および情報処理方法 | |
JP4278580B2 (ja) | プログラム変更方法、プログラマブルコントローラおよびプログラム編集装置。 | |
JP2007241757A (ja) | 情報処理装置 | |
JP2004185290A (ja) | フラッシュメモリに対するリード・ライト方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090818 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120110 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120619 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120702 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150727 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |