JP5008926B2 - Multilayer inductor and method of adjusting inductance of multilayer inductor - Google Patents
Multilayer inductor and method of adjusting inductance of multilayer inductor Download PDFInfo
- Publication number
- JP5008926B2 JP5008926B2 JP2006226846A JP2006226846A JP5008926B2 JP 5008926 B2 JP5008926 B2 JP 5008926B2 JP 2006226846 A JP2006226846 A JP 2006226846A JP 2006226846 A JP2006226846 A JP 2006226846A JP 5008926 B2 JP5008926 B2 JP 5008926B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- electrically connected
- conductor pattern
- external electrode
- patterns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 17
- 239000004020 conductor Substances 0.000 claims description 418
- 239000012212 insulator Substances 0.000 claims description 9
- 238000010030 laminating Methods 0.000 claims description 5
- 238000009795 derivation Methods 0.000 claims description 2
- 230000003247 decreasing effect Effects 0.000 claims 1
- 239000000463 material Substances 0.000 description 20
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- 238000010304 firing Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000004804 winding Methods 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910000859 α-Fe Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910017518 Cu Zn Inorganic materials 0.000 description 1
- 229910017752 Cu-Zn Inorganic materials 0.000 description 1
- 229910017943 Cu—Zn Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- TVZPLCNGKSPOJA-UHFFFAOYSA-N copper zinc Chemical compound [Cu].[Zn] TVZPLCNGKSPOJA-UHFFFAOYSA-N 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000002003 electrode paste Substances 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
Images
Landscapes
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
Description
本発明は、積層型インダクタ及び積層型インダクタのインダクタンス調整方法に関する。 The present invention relates to a multilayer inductor and an inductance adjustment method for the multilayer inductor.
顧客の要望に応じて、同じサイズで且つインダクタンスが異なる積層型インダクタが求められている。そこで、インダクタの品質を示すQ値を確保しつつインダクタンスを調整するため、従来から、複数の絶縁層が積層された積層体と、積層体の外表面に配置された第1及び第2の外部電極と、積層体に複数の絶縁層の積層方向に沿って配置されると共に第1の外部電極と第2の外部電極との間に直列接続された第1及び第2の導体部とを備え、第1の導体部は、コイルループの始端側部分を構成する5個の始端側導体パターンの各一端が第1の外部電極に電気的に接続されると共に各他端が互いに電気的に接続されて構成され、第2の導体部は、コイルループの終端側部分を構成する5個の終端側導体パターンの各一端が第2の外部電極に電気的に接続されると共に各他端が互いに電気的に接続されて構成され、始端側導体パターン及び終端側導体パターンのうち少なくとも1つの導体パターンにおけるコイル径が他の導体パターンにおけるコイル径と異なる積層型インダクタが知られている(例えば、特許文献1参照)。 Multilayer inductors having the same size and different inductances are required according to customer requirements. Therefore, in order to adjust the inductance while ensuring the Q value indicating the quality of the inductor, conventionally, a laminated body in which a plurality of insulating layers are laminated, and the first and second external parts disposed on the outer surface of the laminated body. An electrode, and a first conductor and a second conductor disposed in the stack in the stacking direction of the plurality of insulating layers and connected in series between the first external electrode and the second external electrode. The first conductor portion has one end of each of the five start end side conductor patterns constituting the start end side portion of the coil loop electrically connected to the first external electrode and the other end electrically connected to each other. The second conductor portion is configured such that one end of each of the five termination-side conductor patterns constituting the termination-side portion of the coil loop is electrically connected to the second external electrode and the other ends are mutually connected. Constructed by electrical connection, starting end side conductor pattern and termination Coil diameter is known layered inductor different from the coil diameter at the other conductor patterns in at least one conductor patterns of the conductor pattern (e.g., see Patent Document 1).
特許文献1に記載された積層型インダクタでは、始端側導体パターンと終端側導体パターンとが並列接続された多重巻きのコイルを構成して直流抵抗を低減することで、Q値の確保を図っている。また、この積層型インダクタでは、少なくとも1つの導体パターンにおけるコイル径を他の導体パターンにおけるコイル径と異なるようにして磁路の断面積を部分的に変化させることで、インダクタンスの調整を行っている。
しかしながら、上記特許文献1に記載された積層型インダクタでは、コイル径を変化させることでインダクタンスを調整しているため、第1の導体部を構成する導体パターン又は第2の導体部を構成する導体パターンとは異なる種類の導体パターンを絶縁層上に形成する必要があった。そのため、用意すべき導体パターンの形状のバリエーションが増加してしまい、製造工程が複雑化するという問題があった。 However, in the multilayer inductor described in Patent Document 1, since the inductance is adjusted by changing the coil diameter, the conductor pattern constituting the first conductor part or the conductor constituting the second conductor part. It was necessary to form a conductor pattern of a different type from the pattern on the insulating layer. Therefore, there has been a problem that variations in the shape of the conductor pattern to be prepared increase and the manufacturing process becomes complicated.
本発明は、種類の異なる導体パターンを用いることなく、Q値を確保しつつインダクタンスを調整することが可能な積層型インダクタ及び積層型インダクタのインダクタンス調整方法を提供することを目的とする。 SUMMARY OF THE INVENTION An object of the present invention is to provide a multilayer inductor and an inductance adjustment method for the multilayer inductor that can adjust the inductance while ensuring the Q value without using different types of conductor patterns.
本発明に係る積層型インダクタは、複数の絶縁層が積層された積層体と、積層体の外表面に配置された第1及び第2の外部電極と、積層体に複数の絶縁体層の積層方向に沿って配置されると共に第1の外部電極と第2の外部電極との間に直列接続された複数の導体部とを備え、複数の導体部は、少なくとも二つの第1の導体パターンからなる第1の導体部と、一つの第2の導体パターンからなる第2の導体部とを有しており、少なくとも二つの第1の導体パターンは、同一形状であり且つ積層方向に連続するように配置され、並列接続されるように各一端が第1の外部電極に電気的に接続されると共に各他端が互いに電気的に接続され、第2の導体パターンは、一端が第2の外部電極に電気的に接続されると共に他端が少なくとも二つの第1の導体パターンを介して第1の外部電極に電気的に接続されていることを特徴とする。 A multilayer inductor according to the present invention includes a multilayer body in which a plurality of insulating layers are laminated, first and second external electrodes disposed on the outer surface of the multilayer body, and a multilayer body in which a plurality of insulator layers are laminated. A plurality of conductor portions arranged along the direction and connected in series between the first external electrode and the second external electrode, wherein the plurality of conductor portions are formed from at least two first conductor patterns. A first conductor portion and a second conductor portion made of one second conductor pattern, and at least two first conductor patterns have the same shape and are continuous in the stacking direction. Each end is electrically connected to the first external electrode and the other ends are electrically connected to each other such that one end of the second conductor pattern is connected to the second external electrode. At least two first electrodes electrically connected to the electrode and at the other end Characterized in that it is electrically connected to the first external electrode through the conductive pattern.
また、本発明に係る積層型インダクタは、複数の絶縁層が積層された積層体と、積層体の外表面に配置された第1及び第2の外部電極と、積層体に複数の絶縁体層の積層方向に沿って配置されると共に第1の外部電極と第2の外部電極との間に直列接続された複数の導体部とを備え、複数の導体部は、m個(mは3以上の自然数)の第1の導体パターンからなる第1の導体部と、n個(nは2以上且つmより小さい自然数)の第2の導体パターンからなる第2の導体部とを有しており、m個の第1の導体パターンは、同一形状であり且つ積層方向に連続するように配置され、並列接続されるように各一端が第1の外部電極に電気的に接続されると共に各他端が互いに電気的に接続され、n個の第2の導体パターンは、同一形状であり且つ積層方向に連続するように配置され、並列接続されるように各一端が第2の外部電極に電気的に接続されると共に各他端が互いに電気的に接続され且つm個の第1の導体パターンを介して第1の外部電極に電気的に接続されていることを特徴とする。 The multilayer inductor according to the present invention includes a multilayer body in which a plurality of insulating layers are laminated, first and second external electrodes disposed on the outer surface of the multilayer body, and a plurality of insulator layers in the multilayer body. And a plurality of conductor portions connected in series between the first external electrode and the second external electrode, and the number of the conductor portions is m (m is 3 or more). Of the first conductor pattern, and n (n is a natural number of 2 or more and smaller than m) second conductor patterns. The m first conductor patterns have the same shape and are arranged so as to be continuous in the stacking direction, and each one end is electrically connected to the first external electrode so as to be connected in parallel, and each other The ends are electrically connected to each other, and the n second conductor patterns have the same shape and are stacked. The first conductor patterns are arranged in such a manner that each end is electrically connected to the second external electrode and the other ends are electrically connected to each other so as to be connected in parallel. It is electrically connected to the first external electrode via
上記の本発明に係る積層型インダクタでは、複数の第1の導体パターンが互いに並列接続され、2重以上の多重巻きコイルが構成されている。そのため、直流抵抗が低減され、Q値の確保が図られている。また、上記の本発明に係る積層型インダクタでは、第1の導体部を構成する第1の導体パターンの数と第2の導体部を構成する第2の導体パターンの数とが異なっている。そのため、第1の導体パターンが並列接続された数と第2の導体パターンが並列接続された数とが異なることとなるので、第1の導体パターンがそれぞれ同一形状で且つ第2の導体パターンがそれぞれ同一形状であっても、第1の導体部の合成インダクタンスと第2の導体部の合成インダクタンスとが異なるものとなる。その結果、第1の導体パターン及び第2の導体パターンと種類の異なる導体パターンを用いることなく、Q値を確保しつつインダクタンスを調整することが可能となる。 In the multilayer inductor according to the present invention described above, a plurality of first conductor patterns are connected in parallel to each other to form a double or more multiple winding coil. Therefore, the direct current resistance is reduced and the Q value is secured. In the multilayer inductor according to the present invention described above, the number of first conductor patterns constituting the first conductor portion is different from the number of second conductor patterns constituting the second conductor portion. Therefore, the number of the first conductor patterns connected in parallel is different from the number of the second conductor patterns connected in parallel. Therefore, the first conductor patterns have the same shape and the second conductor patterns are the same. Even if they have the same shape, the combined inductance of the first conductor portion and the combined inductance of the second conductor portion are different. As a result, it is possible to adjust the inductance while ensuring the Q value without using a different type of conductor pattern from the first conductor pattern and the second conductor pattern.
一方、本発明に係る積層型インダクタのインダクタンス調整方法は、積層型インダクタのインダクタンス調整方法であって、積層型インダクタは、複数の絶縁層が積層された積層体と、積層体の外表面に配置された第1及び第2の外部電極と、積層体に複数の絶縁体層の積層方向に沿って配置されると共に第1の外部電極と第2の外部電極との間に直列接続された複数の導体部とを備え、複数の導体部は、少なくとも二つの第1の導体パターンからなり且つ複数の導体部の総数よりも1つ少ない数以下の第1の導体部と、一つの第2の導体パターンからなり且つ少なくとも1つの第2の導体部とを有しており、少なくとも二つの第1の導体パターンを、同一形状とし且つ積層方向に連続するように配置し、並列接続するように各一端を第1の外部電極に電気的に接続すると共に各他端を互いに電気的に接続し、第2の導体パターンを、一端を第2の外部電極に電気的に接続すると共に他端を少なくとも二つの第1の導体パターンを介して第1の外部電極に電気的に接続し、第1の導体部と第2の導体部との数を調整することにより、インダクタンスを所望の値に設定することを特徴とする。 On the other hand, the inductance adjustment method for a multilayer inductor according to the present invention is an inductance adjustment method for a multilayer inductor, and the multilayer inductor is disposed on a multilayer body in which a plurality of insulating layers are laminated, and on the outer surface of the multilayer body. A plurality of first and second external electrodes arranged in the laminated body along the lamination direction of the plurality of insulator layers and connected in series between the first external electrode and the second external electrode. A plurality of conductor portions, and the plurality of conductor portions are composed of at least two first conductor patterns and have a number of first conductor portions less than the total number of the plurality of conductor portions, and one second conductor portion. Each including a conductor pattern and having at least one second conductor portion, wherein at least two first conductor patterns have the same shape and are arranged continuously in the stacking direction, and are connected in parallel. One end of the first The second conductor pattern is electrically connected to the second electrode, and the other end is electrically connected to the second external electrode and the other end is electrically connected to the first electrode. The inductance is set to a desired value by electrically connecting to the first external electrode through the conductor pattern and adjusting the number of the first conductor portion and the second conductor portion. .
また、本発明に係る積層型インダクタのインダクタンス調整方法は、積層型インダクタのインダクタンス調整方法であって、積層型インダクタは、複数の絶縁層が積層された積層体と、積層体の外表面に配置された第1及び第2の外部電極と、積層体に複数の絶縁体層の積層方向に沿って配置されると共に第1の外部電極と第2の外部電極との間に直列接続された複数の導体部とを備え、複数の導体部は、m個(mは3以上の自然数)の第1の導体パターンからなり且つ複数の導体部の総数よりも1つ少ない数以下の第1の導体部と、n個(nは2以上且つmより小さい自然数)の第2の導体パターンからなり且つ少なくとも1つの第2の導体部とを有しており、m個の第1の導体パターンを、同一形状とし且つ積層方向に連続するように配置し、並列接続するように各一端を第1の外部電極に電気的に接続すると共に各他端を互いに電気的に接続し、n個の第2の導体パターンを、同一形状とし且つ積層方向に連続するように配置し、並列接続するように各一端を第2の外部電極に電気的に接続すると共に各他端を互いに電気的に接続し且つm個の第1の導体パターンを介して第1の外部電極に電気的に接続し、第1の導体部と第2の導体部との数を調整することにより、インダクタンスを所望の値に設定することを特徴とする。 Also, the inductance adjustment method for a multilayer inductor according to the present invention is an inductance adjustment method for a multilayer inductor, and the multilayer inductor is disposed on a multilayer body in which a plurality of insulating layers are laminated, and on an outer surface of the multilayer body. A plurality of first and second external electrodes arranged in the laminated body along the lamination direction of the plurality of insulator layers and connected in series between the first external electrode and the second external electrode. And the plurality of conductor portions are formed of m (m is a natural number of 3 or more) first conductor patterns, and the number of first conductors is one less than the total number of the plurality of conductor portions. And n (n is a natural number less than or equal to 2 and smaller than m) second conductor patterns and at least one second conductor pattern, and the m first conductor patterns are Keep the same shape and be continuous in the stacking direction Then, one end is electrically connected to the first external electrode and the other ends are electrically connected to each other so as to be connected in parallel, and the n second conductor patterns have the same shape and are arranged in the stacking direction. Each end is electrically connected to the second external electrode so as to be connected in parallel, and the other ends are electrically connected to each other and connected to each other via the m first conductor patterns. It is characterized in that the inductance is set to a desired value by electrically connecting to one external electrode and adjusting the number of the first conductor portion and the second conductor portion.
上記の本発明に係る積層型インダクタのインダクタンス調整方法では、複数の第1の導体パターンを互いに並列接続して、2重以上の多重巻きコイルが構成している。そのため、直流抵抗が低減され、Q値の確保が図られている。また、本発明に係る積層型インダクタのインダクタンス調整方法では、第1の導体部と第2の導体部との数を調整することで、インダクタンスを所望の値に設定している。ここで、第1の導体部を構成する第1の導体パターンの数と第2の導体部を構成する第2の導体パターンの数とが異なっているので、第1の導体パターンがそれぞれ同一形状であり且つ第2の導体パターンがそれぞれ同一形状であっても、第1の導体部における合成インダクタンスと第2の導体部における合成インダクタンスとが異なるものとなっている。その結果、第1の導体パターン及び第2の導体パターンと種類の異なる導体パターンを用いることなく、Q値を確保しつつインダクタンスを調整することが可能となる。 In the above-described inductance adjustment method for a multilayer inductor according to the present invention, a plurality of first conductive patterns are connected in parallel to each other to form a double or more multiple winding coil. Therefore, the direct current resistance is reduced and the Q value is secured. In the method of adjusting the inductance of the multilayer inductor according to the present invention, the inductance is set to a desired value by adjusting the number of the first conductor portions and the second conductor portions. Here, since the number of first conductor patterns constituting the first conductor portion is different from the number of second conductor patterns constituting the second conductor portion, the first conductor patterns have the same shape. Even if the second conductor patterns have the same shape, the combined inductance in the first conductor portion and the combined inductance in the second conductor portion are different. As a result, it is possible to adjust the inductance while ensuring the Q value without using a different type of conductor pattern from the first conductor pattern and the second conductor pattern.
また、上記の積層型インダクタのインダクタンス調整方法において、第1の導体部を構成する第1の導体パターンの数と第2の導体部を構成する第2の導体パターンの数との差の大きさに応じて、複数の絶縁層の積層数を増減することが好ましい。このとき、積層体を構成する絶縁層の総積層数が一定となるように調整することで、インダクタンスを調整しつつ積層型インダクタの大きさを統一することが可能となる。 Further, in the above-described method for adjusting the inductance of the multilayer inductor, the magnitude of the difference between the number of first conductor patterns constituting the first conductor portion and the number of second conductor patterns constituting the second conductor portion. Accordingly, it is preferable to increase or decrease the number of stacked insulating layers. At this time, by adjusting the total number of insulating layers constituting the multilayer body to be constant, it is possible to unify the size of the multilayer inductor while adjusting the inductance.
本発明によれば、種類の異なる導体パターンを用いることなく、Q値を確保しつつインダクタンスを調整することが可能な積層型インダクタ及び積層型インダクタのインダクタンス調整方法を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the inductance adjustment method of a multilayer inductor which can adjust an inductance, ensuring Q value, without using different types of conductor patterns, and a multilayer inductor can be provided.
本発明の好適な実施形態について、図面を参照して説明する。なお、説明において、同一要素又は同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。 Preferred embodiments of the present invention will be described with reference to the drawings. In the description, the same reference numerals are used for the same elements or elements having the same function, and a duplicate description is omitted.
(第1実施形態)
図1及び図2を参照して、第1実施形態に係る積層型インダクタL1の構成について説明する。図1は、第1及び第2実施形態に係る積層型インダクタの斜視図である。図2は、第1実施形態に係る積層型インダクタが備える積層体の構成を説明するための分解斜視図である。
(First embodiment)
The configuration of the multilayer inductor L1 according to the first embodiment will be described with reference to FIGS. FIG. 1 is a perspective view of the multilayer inductor according to the first and second embodiments. FIG. 2 is an exploded perspective view for explaining the configuration of the multilayer body included in the multilayer inductor according to the first embodiment.
積層型インダクタL1は、図1に示されるように、略直方体形状の積層体10と、積層体10の長手方向の両側面にそれぞれ形成された一対の外部電極12,14とを備える。なお、積層体10の底面は、積層型インダクタL1が外部基板(図示せず)に実装されたときに、当該外部基板に対向する面である。
As shown in FIG. 1, the multilayer inductor L1 includes a substantially rectangular
積層体10は、図2に示されるように、複数(第1実施形態では20層)の非磁性体層A1〜A20が積層されることで構成される。非磁性体層A1〜A20は、電気絶縁性を有する絶縁体として機能する。実際の積層型インダクタL1では、非磁性体層A1〜A20の境界が視認できない程度に一体化されている。
As illustrated in FIG. 2, the
非磁性体層A4の表面には、略C字状の導体パターンB1及び導出部B1aが形成されている。導体パターンB1の一端には、導出部B1aが一体的に形成されている。導体パターンB1の導出部B1aは、非磁性体層A4の縁に引き出され、その端部が非磁性体層A4の端面に露出している。このため、導体パターンB1は、導出部B1aを介して外部電極12と電気的に接続される。導体パターンB1の他端は、非磁性体層A4を厚み方向に貫通して形成されたスルーホール電極C1と電気的に接続されている。このため、導体パターンB1は、積層された状態で、スルーホール電極C1を介して、対応する後述の導体パターンB2の他端と電気的に接続される。
A substantially C-shaped conductor pattern B1 and a lead-out portion B1a are formed on the surface of the nonmagnetic layer A4. A lead-out portion B1a is integrally formed at one end of the conductor pattern B1. The lead-out part B1a of the conductor pattern B1 is drawn out to the edge of the nonmagnetic layer A4, and its end is exposed at the end face of the nonmagnetic layer A4. For this reason, the conductor pattern B1 is electrically connected to the
非磁性体層A5の表面には、略C字状の導体パターンB2及び導出部B2aが形成されている。導体パターンB2及び導出部B2aが形成された非磁性体層A5は、導体パターンB1及び導出部B1aが形成された非磁性体層A4と共に積層されることで、積層体10の一部となる積層部10Aを構成する。すなわち、導体パターンB1と導体パターンB2とは、積層体10の積層方向に連続するように配置されている。導体パターンB2及び導出部B2aの形状は、導体パターンB1及び導出部B1aの形状と同一とされている。導体パターンB2の一端には、導出部B2aが一体的に形成されている。導体パターンB2の導出部B2aは、非磁性体層A5の縁に引き出され、その端部が非磁性体層A5の端面に露出している。このため、導体パターンB2は、導出部B2aを介して外部電極12と電気的に接続される。導体パターンB2の他端は、非磁性体層A5を厚み方向に貫通して形成されたスルーホール電極C2と電気的に接続されている。このため、導体パターンB2は、積層された状態で、スルーホール電極C2を介して、対応する後述の導体パターンB3の一端と電気的に接続される。
A substantially C-shaped conductor pattern B2 and a lead-out portion B2a are formed on the surface of the nonmagnetic layer A5. The nonmagnetic material layer A5 in which the conductor pattern B2 and the lead-out portion B2a are formed is laminated together with the nonmagnetic material layer A4 in which the conductor pattern B1 and the lead-out portion B1a are formed, thereby forming a laminate that becomes a part of the
非磁性体層A6の表面には、略L字状の導体パターンB3が形成されている。導体パターンB3の一端は、非磁性体層A6を厚み方向に貫通して形成されたスルーホール電極C3と電気的に接続されている。導体パターンB3の他端は、非磁性体層A6を厚み方向に貫通して形成されたスルーホール電極C4と電気的に接続されている。このため、導体パターンB3は、積層された状態で、スルーホール電極C3,C4を介して、対応する後述の導体パターンB4の一端及び他端とそれぞれ電気的に接続される。 A substantially L-shaped conductor pattern B3 is formed on the surface of the nonmagnetic layer A6. One end of the conductor pattern B3 is electrically connected to a through-hole electrode C3 formed through the nonmagnetic layer A6 in the thickness direction. The other end of the conductor pattern B3 is electrically connected to a through-hole electrode C4 formed through the nonmagnetic layer A6 in the thickness direction. For this reason, the conductor pattern B3 is electrically connected to one end and the other end of a corresponding conductor pattern B4, which will be described later, through the through-hole electrodes C3 and C4 in a stacked state.
非磁性体層A7の表面には、略L字状の導体パターンB4が形成されている。導体パターンB4が形成された非磁性体層A7は、導体パターンB3が形成された非磁性体層A6と共に積層されることで、積層体10の一部となる積層部10Bを構成する。すなわち、導体パターンB3と導体パターンB4とは、積層体10の積層方向に連続するように配置されている。導体パターンB4の形状は、導体パターンB3の形状と同一とされている。導体パターンB4の一端には、積層された状態でスルーホール電極C3と電気的に接続される領域が含まれている。導体パターンB4の他端は、非磁性体層A7を厚み方向に貫通して形成されたスルーホール電極C5と電気的に接続されている。このため、導体パターンB4は、積層された状態で、スルーホール電極C5を介して、対応する後述の導体パターンB5の一端と電気的に接続される。
A substantially L-shaped conductor pattern B4 is formed on the surface of the nonmagnetic layer A7. The nonmagnetic material layer A7 on which the conductor pattern B4 is formed is laminated together with the nonmagnetic material layer A6 on which the conductor pattern B3 is formed, thereby constituting a
非磁性体層A8の表面には、略L字状の導体パターンB5が形成されている。導体パターンB5の一端は、非磁性体層A8を厚み方向に貫通して形成されたスルーホール電極C6と電気的に接続されている。導体パターンB5の他端は、非磁性体層A8を厚み方向に貫通して形成されたスルーホール電極C7と電気的に接続されている。このため、導体パターンB5は、積層された状態で、スルーホール電極C6,C7を介して、対応する後述の導体パターンB6の一端及び他端とそれぞれ電気的に接続される。 On the surface of the nonmagnetic layer A8, a substantially L-shaped conductor pattern B5 is formed. One end of the conductor pattern B5 is electrically connected to a through-hole electrode C6 formed through the nonmagnetic layer A8 in the thickness direction. The other end of the conductor pattern B5 is electrically connected to a through-hole electrode C7 formed through the nonmagnetic layer A8 in the thickness direction. Therefore, the conductor pattern B5 is electrically connected to one end and the other end of a corresponding conductor pattern B6, which will be described later, through the through-hole electrodes C6 and C7 in a stacked state.
非磁性体層A9の表面には、略L字状の導体パターンB6が形成されている。導体パターンB6が形成された非磁性体層A9は、導体パターンB3が形成された非磁性体層A8と共に積層されることで、積層体10の一部となる積層部10Cを構成する。すなわち、導体パターンB5と導体パターンB6とは、積層体10の積層方向に連続するように配置されている。導体パターンB6の形状は、導体パターンB5の形状と同一とされている。導体パターンB6の一端には、積層された状態でスルーホール電極C6と電気的に接続される領域が含まれている。導体パターンB6の他端は、非磁性体層A9を厚み方向に貫通して形成されたスルーホール電極C8と電気的に接続されている。このため、導体パターンB6は、積層された状態で、スルーホール電極C8を介して、対応する後述の導体パターンB7の一端と電気的に接続される。
A substantially L-shaped conductor pattern B6 is formed on the surface of the nonmagnetic layer A9. The nonmagnetic material layer A9 on which the conductor pattern B6 is formed is laminated together with the nonmagnetic material layer A8 on which the conductor pattern B3 is formed, thereby constituting a
非磁性体層A10の表面には、略L字状の導体パターンB7が形成されている。導体パターンB7の一端は、非磁性体層A10を厚み方向に貫通して形成されたスルーホール電極C9と電気的に接続されている。導体パターンB7の他端は、非磁性体層A10を厚み方向に貫通して形成されたスルーホール電極C10と電気的に接続されている。このため、導体パターンB7は、積層された状態で、スルーホール電極C9,C10を介して、対応する後述の導体パターンB8の一端及び他端とそれぞれ電気的に接続される。 A substantially L-shaped conductor pattern B7 is formed on the surface of the nonmagnetic layer A10. One end of the conductor pattern B7 is electrically connected to a through-hole electrode C9 formed through the nonmagnetic layer A10 in the thickness direction. The other end of the conductor pattern B7 is electrically connected to a through-hole electrode C10 formed through the nonmagnetic layer A10 in the thickness direction. Therefore, the conductor pattern B7 is electrically connected to one end and the other end of a corresponding conductor pattern B8, which will be described later, through the through-hole electrodes C9 and C10 in a stacked state.
非磁性体層A11の表面には、略L字状の導体パターンB8が形成されている。導体パターンB8が形成された非磁性体層A11は、導体パターンB7が形成された非磁性体層A10と共に積層されることで、積層体10の一部となる積層部10Dを構成する。すなわち、導体パターンB7と導体パターンB8とは、積層体10の積層方向に連続するように配置されている。導体パターンB8の形状は、導体パターンB7の形状と同一とされている。導体パターンB8の一端には、積層された状態でスルーホール電極C9と電気的に接続される領域が含まれている。導体パターンB8の他端は、非磁性体層A11を厚み方向に貫通して形成されたスルーホール電極C11と電気的に接続されている。このため、導体パターンB8は、積層された状態で、スルーホール電極C11を介して、対応する後述の導体パターンB9の一端と電気的に接続される。
A substantially L-shaped conductor pattern B8 is formed on the surface of the nonmagnetic layer A11. The nonmagnetic material layer A11 on which the conductor pattern B8 is formed is laminated together with the nonmagnetic material layer A10 on which the conductor pattern B7 is formed, thereby constituting a
非磁性体層A12の表面には、略L字状の導体パターンB9が形成されている。導体パターンB9の一端は、非磁性体層A12を厚み方向に貫通して形成されたスルーホール電極C12と電気的に接続されている。導体パターンB9の他端は、非磁性体層A12を厚み方向に貫通して形成されたスルーホール電極C13と電気的に接続されている。このため、導体パターンB9は、積層された状態で、スルーホール電極C12,C13を介して、対応する後述の導体パターンB10の一端及び他端とそれぞれ電気的に接続される。 A substantially L-shaped conductor pattern B9 is formed on the surface of the nonmagnetic layer A12. One end of the conductor pattern B9 is electrically connected to a through-hole electrode C12 formed through the nonmagnetic layer A12 in the thickness direction. The other end of the conductor pattern B9 is electrically connected to a through-hole electrode C13 formed through the nonmagnetic layer A12 in the thickness direction. Therefore, the conductor pattern B9 is electrically connected to one end and the other end of a corresponding conductor pattern B10, which will be described later, through the through-hole electrodes C12 and C13 in a stacked state.
非磁性体層A13の表面には、略L字状の導体パターンB10が形成されている。導体パターンB10が形成された非磁性体層A13は、導体パターンB9が形成された非磁性体層A12と共に積層されることで、積層体10の一部となる積層部10Eを構成する。すなわち、導体パターンB9と導体パターンB10とは、積層体10の積層方向に連続するように配置されている。導体パターンB10の形状は、導体パターンB9の形状と同一とされている。導体パターンB10の一端には、積層された状態でスルーホール電極C12と電気的に接続される領域が含まれている。導体パターンB10の他端は、非磁性体層A13を厚み方向に貫通して形成されたスルーホール電極C14と電気的に接続されている。このため、導体パターンB10は、積層された状態で、スルーホール電極C14を介して、対応する後述の導体パターンB11の一端と電気的に接続される。
A substantially L-shaped conductor pattern B10 is formed on the surface of the nonmagnetic layer A13. The nonmagnetic material layer A13 on which the conductor pattern B10 is formed is laminated together with the nonmagnetic material layer A12 on which the conductor pattern B9 is formed, thereby constituting a
非磁性体層A14の表面には、略L字状の導体パターンB11が形成されている。導体パターンB11の一端は、非磁性体層A14を厚み方向に貫通して形成されたスルーホール電極C15と電気的に接続されている。導体パターンB11の他端は、非磁性体層A14を厚み方向に貫通して形成されたスルーホール電極C16と電気的に接続されている。このため、導体パターンB11は、積層された状態で、スルーホール電極C14,C15を介して、対応する後述の導体パターンB12の一端及び他端とそれぞれ電気的に接続される。 A substantially L-shaped conductor pattern B11 is formed on the surface of the nonmagnetic layer A14. One end of the conductor pattern B11 is electrically connected to a through-hole electrode C15 formed through the nonmagnetic layer A14 in the thickness direction. The other end of the conductor pattern B11 is electrically connected to a through-hole electrode C16 formed through the nonmagnetic layer A14 in the thickness direction. For this reason, the conductor pattern B11 is electrically connected to one end and the other end of a corresponding conductor pattern B12, which will be described later, via the through-hole electrodes C14 and C15 in a stacked state.
非磁性体層A15の表面には、略L字状の導体パターンB12が形成されている。導体パターンB12が形成された非磁性体層A15は、導体パターンB11が形成された非磁性体層A14と共に積層されることで、積層体10の一部となる積層部10Fを構成する。すなわち、導体パターンB11と導体パターンB12とは、積層体10の積層方向に連続するように配置されている。導体パターンB12の形状は、導体パターンB11の形状と同一とされている。導体パターンB12の一端には、積層された状態でスルーホール電極C15と電気的に接続される領域が含まれている。導体パターンB12の他端は、非磁性体層A15を厚み方向に貫通して形成されたスルーホール電極C17と電気的に接続されている。このため、導体パターンB12は、積層された状態で、スルーホール電極C17を介して、対応する後述の導体パターンB13の一端と電気的に接続される。
On the surface of the nonmagnetic layer A15, a substantially L-shaped conductor pattern B12 is formed. The nonmagnetic material layer A15 on which the conductor pattern B12 is formed is laminated together with the nonmagnetic material layer A14 on which the conductor pattern B11 is formed, thereby forming a
非磁性体層A16の表面には、略L字状の導体パターンB13が形成されている。導体パターンB13が形成された非磁性体層A16は、積層体10の一部となる積層部10Gを構成する。導体パターンB13の一端には、積層された状態でスルーホール電極C17と電気的に接続される領域が含まれている。導体パターンB13の他端は、非磁性体層A16を厚み方向に貫通して形成されたスルーホール電極C18と電気的に接続されている。このため、導体パターンB13は、積層された状態で、スルーホール電極C18を介して、対応する後述の導体パターンB14の一端と電気的に接続される。
A substantially L-shaped conductor pattern B13 is formed on the surface of the nonmagnetic layer A16. The nonmagnetic material layer A16 on which the conductor pattern B13 is formed constitutes a
非磁性体層A17の表面には、略C字状の導体パターンB14及び導出部B14aが形成されている。導体パターンB14の一端は、非磁性体層A17を厚み方向に貫通して形成されたスルーホール電極C19と電気的に接続されている。このため、導体パターンB14は、積層された状態で、スルーホール電極C19を介して、対応する後述の導体パターンB15の他端と電気的に接続される。導体パターンB14の他端には、導出部B14aが一体的に形成されている。導体パターンB14の導出部B14aは、非磁性体層A17の縁に引き出され、その端部が非磁性体層A17の端面に露出している。このため、導体パターンB14は、導出部B14aを介して外部電極14と電気的に接続される。
A substantially C-shaped conductor pattern B14 and a lead-out portion B14a are formed on the surface of the nonmagnetic layer A17. One end of the conductor pattern B14 is electrically connected to a through-hole electrode C19 formed through the nonmagnetic layer A17 in the thickness direction. For this reason, the conductor pattern B14 is electrically connected to the other end of a corresponding conductor pattern B15, which will be described later, through the through-hole electrode C19 in a stacked state. A lead-out part B14a is integrally formed at the other end of the conductor pattern B14. The lead-out part B14a of the conductor pattern B14 is drawn out to the edge of the nonmagnetic layer A17, and its end is exposed at the end face of the nonmagnetic layer A17. For this reason, the conductor pattern B14 is electrically connected to the
非磁性体層A18の表面には、略C字状の導体パターンB15及び導出部B15aが形成されている。導体パターンB15及び導出部B15aが形成された非磁性体層A18は、導体パターンB14及び導出部B14aが形成された非磁性体層A17と共に積層されることで、積層体10の一部となる積層部10Hを構成する。すなわち、導体パターンB14と導体パターンB15とは、積層体10の積層方向に連続するように配置されている。導体パターンB15及び導出部B15aの形状は、導体パターンB14及び導出部B14aの形状と同一とされている。導体パターンB15の一端には、積層された状態でスルーホール電極C19と電気的に接続される領域が含まれている。導体パターンB15の他端には、導出部B15aが一体的に形成されている。導体パターンB15の導出部B15aは、非磁性体層A18の縁に引き出され、その端部が非磁性体層A18の端面に露出している。このため、導体パターンB15は、導出部B15aを介して外部電極14と電気的に接続される。
A substantially C-shaped conductor pattern B15 and a lead-out portion B15a are formed on the surface of the nonmagnetic layer A18. The nonmagnetic material layer A18 in which the conductor pattern B15 and the lead-out portion B15a are formed is laminated together with the nonmagnetic material layer A17 in which the conductor pattern B14 and the lead-out portion B14a are formed, thereby forming a laminate that becomes a part of the
次に、図3を参照して、積層型インダクタL1の回路構成を説明する。図3は、第1実施形態に係る積層型インダクタの回路構成を説明するための図である。 Next, the circuit configuration of the multilayer inductor L1 will be described with reference to FIG. FIG. 3 is a diagram for explaining a circuit configuration of the multilayer inductor according to the first embodiment.
図3に示されるように、積層体10内に配設された導体パターンB1〜B15は、積層型インダクタL1においてそれぞれコイル161〜1615を構成している。コイル161とコイル162とは、各一端が互いに電気的に接続されると共に各他端が互いに電気的に接続され、並列接続されている。コイル163とコイル164とは、各一端が互いに電気的に接続されると共に各他端が互いに電気的に接続され、並列接続されている。コイル165とコイル166とは、各一端が互いに電気的に接続されると共に各他端が互いに電気的に接続され、並列接続されている。コイル167とコイル168とは、各一端が互いに電気的に接続されると共に各他端が互いに電気的に接続され、並列接続されている。コイル169とコイル1610とは、各一端が互いに電気的に接続されると共に各他端が互いに電気的に接続され、並列接続されている。コイル1611とコイル1612とは、各一端が互いに電気的に接続されると共に各他端が互いに電気的に接続され、並列接続されている。コイル1614とコイル1615とは、各一端が互いに電気的に接続されると共に各他端が互いに電気的に接続され、並列接続されている。以下、並列接続されたコイル161と162とをまとめて導体部16Aと称し、並列接続されたコイル163と164とをまとめて導体部16Bと称し、並列接続されたコイル165と166とをまとめて導体部16Cと称し、並列接続されたコイル167と168とをまとめて導体部16Dと称し、並列接続されたコイル169と1610とをまとめて導体部16Eと称し、並列接続されたコイル1611と1612とをまとめて導体部16Fと称し、コイル1613を導体部16Gと称し、並列接続されたコイル1614と1615とをまとめて導体部16Hと称する。外部電極12、導体部16A〜16H及び外部電極14は、この順に直列接続されている。すなわち、導体部16Gを構成する導体パターンB13は、導体部16A〜16Fを介して外部電極12に電気的に接続され、導体部16Hを介して外部電極14に電気的に接続されている。
As shown in FIG. 3, the conductor patterns B1 to B15 arranged in the
続いて、上述した構成の積層型インダクタL1の製造方法について説明する。 Next, a method for manufacturing the multilayer inductor L1 having the above-described configuration will be described.
まず、非磁性体層A1〜A20の前駆体である非磁性体グリーンシートを複数用意する。非磁性体グリーンシートは、フェライト(例えば、Cu−Zn系フェライト)を原料としたスラリーをドクターブレード法によりフィルム上に塗布することで形成される。非磁性体グリーンシートの厚みは、例えば70μmである。 First, a plurality of nonmagnetic green sheets that are precursors of the nonmagnetic layers A1 to A20 are prepared. The non-magnetic green sheet is formed by applying a slurry using ferrite (for example, Cu—Zn-based ferrite) as a raw material on a film by a doctor blade method. The thickness of the nonmagnetic green sheet is, for example, 70 μm.
続いて、非磁性体層A4〜A17となる各非磁性体グリーンシートの所定の位置、すなわちスルーホール電極C1〜C19が形成される予定の位置に、レーザー加工等によってスルーホールをそれぞれ形成する。そして、導体パターンB1〜B15、導出部B1a,B2a,B14a,B15a及びスルーホール電極C1〜C19の前駆体である導電性ペーストを、非磁性体層A4〜A18となる各非磁性体グリーンシートのそれぞれの所定の位置に、メタルマスク等にて印刷する。導電性ペーストの主成分としては、銀又はニッケルが挙げられる。 Subsequently, through holes are formed by laser processing or the like at predetermined positions of the nonmagnetic green sheets to be the nonmagnetic layers A4 to A17, that is, positions where the through hole electrodes C1 to C19 are to be formed. And conductive paste which is a precursor of conductor pattern B1-B15, derivation | leading-out part B1a, B2a, B14a, B15a, and through-hole electrode C1-C19 is used for each nonmagnetic green sheet used as nonmagnetic material layer A4-A18. Printing is performed at a predetermined position using a metal mask or the like. Examples of the main component of the conductive paste include silver or nickel.
続いて、非磁性体層A1〜A20となる各非磁性体グリーンシートを図2に示される順序に従って積層し、積層方向に圧力を加えて各非磁性体グリーンシートの間に隙間が生じないように圧着する。そして、この圧着した非磁性体グリーンシートをチップ単位に切断した後に、所定温度(例えば、840℃〜900℃程度)にて焼成を行い、積層体10を形成する。このように焼成されることで、各非磁性体グリーンシートが非磁性体層A1〜A20となり、導電性ペーストが導体パターンB1〜B15、導出部B1a,B2a,B14a,B15a及びスルーホール電極C1〜C19となる。積層体10は、例えば、焼成後における長手方向の長さが3.2mm、幅が2.5mm、高さが1.3mmとなるようにする。各導体パターンB1〜B15及び導出部B1a,B2a,B14a,B15aは、例えば、焼成後における幅が250μm、厚みが35μmとなるようにする。
Subsequently, the nonmagnetic green sheets to be the nonmagnetic layers A1 to A20 are laminated in the order shown in FIG. 2, and pressure is applied in the laminating direction so that no gap is generated between the nonmagnetic green sheets. Crimp to. Then, after the pressure-bonded nonmagnetic green sheet is cut into chips, firing is performed at a predetermined temperature (for example, about 840 ° C. to 900 ° C.) to form the
続いて、この積層体10に外部電極12,14を形成する。これにより、積層型インダクタL1が形成されることとなる。外部電極12,14は、積層体10の長手方向の両端面にそれぞれ銀、ニッケル又は銅を主成分とする電極ペースト塗布して、所定温度(例えば、680℃〜900℃程度)で焼き付けを行い、さらに電気めっきを施すことにより形成される。この電気めっきとしては、Cu、Ni及びSn等を用いることができる。
Subsequently,
以上のように、第1実施形態においては、コイル161,162、コイル163,164、コイル165,166、コイル167,168、コイル169,1610、コイル1611,1612及びコイル1614,1615がそれぞれ並列接続され、2重巻きされた導体部16A〜16F,16Hを構成している。ここで、並列接続されたコイルの合成直流抵抗Rは、各コイルの直流抵抗をRiとしたときに下記式(1)にて表される。そのため、積層型インダクタL1全体として直流抵抗が低減され、Q値の確保が図られることとなる。
また、第1実施形態においては、導体部16A〜16F,16Hを構成する導体パターンが2つで、導体部16Gに含まれる導体パターンの数が1つとなっている。ここで、並列接続されたコイルの合成インダクタンスLは、各コイルのインダクタンスをLiとしたときに下記式(2)にて表される。そのため、導体部16G(コイル1613)のインダクタンスは、他の導体部16A〜16F,16Hの合成インダクタンスよりも大きなものとなっている。その結果、導体部16Gにおいても他の導体部16A〜16F,16Hと同様に同一形状の2つの導体パターンが並列接続されている場合と比較して、積層型インダクタL1全体としてのインダクタンスが大きくなるように調整されることとなる。従って、種類の異なる導体パターンを用いてコイルの内径を変化させることなく、Q値を確保しつつインダクタンスを調整することが可能となる。
また、第1実施形態においては、導体部16A〜16F,16Hを構成する導体パターンの数がそれぞれ2つで、導体部16Gを構成する導体パターンの数が1つであり、導体部16A〜16F,16Hを構成する導体パターンの数と導体部16Gを構成する導体パターンの数との大きさが1となっている。そして、この差の大きさに応じて、導体パターンの形成されていない非磁性体層A1〜A3,A19,A20を用いて、積層体10を構成する絶縁層の総積層数が一定(第1実施形態においては20層)となるように調整している。その結果、積層型インダクタL1のインダクタンスを調整しつつ積層型インダクタL1の大きさを所定の大きさとすることが可能となる。
In the first embodiment, the number of conductor patterns constituting the
また、第1実施形態においては、導体部16A〜16F,16Hをそれぞれ構成する2つの導体パターンがそれぞれ同一形状となっているだけでなく、導体パターンB3,B4,B7,B8,B11,B12が同一形状で、導体パターンB5,B6,B9,B10,B13が同一形状であると共に、導体パターンB3,B4,B7,B8,B11,B12と導体パターンB5,B6,B9,B10,B13とが点対称となっている。そのため、導体パターンB3〜B13を形成するためのメタルマスクを共通化することができるので、コストを低減することが可能となる。
In the first embodiment, not only the two conductor patterns constituting the
また、第1実施形態においては、導体部16Gを構成する導体パターンB13の両端ではなく他端にのみ対応するスルーホール電極C18が非磁性体層A16に形成されているので、非磁性体層A17に形成されている導体パターンB14との短絡が防止されている。
In the first embodiment, since the through-hole electrode C18 corresponding to only the other end of the conductor pattern B13 constituting the
(第2実施形態)
続いて、図1及び図4を参照して、第2実施形態に係る積層型インダクタL2の構成について説明する。図4は、第2実施形態に係る積層型インダクタが備える積層体の構成を説明するための分解斜視図である。以下では、第1実施形態に係る積層型インダクタL1との相違点を中心に説明し、重複する説明は省略する。
(Second Embodiment)
Next, the configuration of the multilayer inductor L2 according to the second embodiment will be described with reference to FIGS. FIG. 4 is an exploded perspective view for explaining the configuration of the multilayer body included in the multilayer inductor according to the second embodiment. Below, it demonstrates centering around difference with the multilayer inductor L1 which concerns on 1st Embodiment, and the overlapping description is abbreviate | omitted.
積層型インダクタL2は、図1に示されるように、略直方体形状の積層体20と、積層体20の長手方向の両側面にそれぞれ形成された一対の外部電極12,14とを備える。積層体20は、図4に示されるように、複数(第2実施形態では20層)の非磁性体層A1,A4〜A15,A17〜A23が積層されることで構成される。
As shown in FIG. 1, the multilayer inductor L <b> 2 includes a substantially rectangular
非磁性体層A21の表面には、略L字状の導体パターンB21が形成されている。導体パターンB21は、積層された状態で、スルーホール電極C17を介して、対応する導体パターンB12の他端と電気的に接続されている。導体パターンB21の一端は、非磁性体層A21を厚み方向に貫通して形成されたスルーホール電極C21と電気的に接続されている。導体パターンB21の他端は、非磁性体層A21を厚み方向に貫通して形成されたスルーホール電極C22と電気的に接続されている。このため、導体パターンB21は、積層された状態で、スルーホール電極C21,C22を介して、対応する後述の導体パターンB22の一端及び他端とそれぞれ電気的に接続される。 A substantially L-shaped conductor pattern B21 is formed on the surface of the nonmagnetic layer A21. The conductor pattern B21 is electrically connected to the other end of the corresponding conductor pattern B12 via the through-hole electrode C17 in a stacked state. One end of the conductor pattern B21 is electrically connected to a through-hole electrode C21 formed through the nonmagnetic layer A21 in the thickness direction. The other end of the conductor pattern B21 is electrically connected to a through-hole electrode C22 formed through the nonmagnetic layer A21 in the thickness direction. Therefore, the conductor pattern B21 is electrically connected to one end and the other end of a corresponding conductor pattern B22, which will be described later, through the through-hole electrodes C21 and C22 in a stacked state.
非磁性体層A22の表面には、略L字状の導体パターンB22が形成されている。導体パターンB22の一端は、非磁性体層A22を厚み方向に貫通して形成されたスルーホール電極C23と電気的に接続されている。導体パターンB22の他端は、非磁性体層A22を厚み方向に貫通して形成されたスルーホール電極C24と電気的に接続されている。このため、導体パターンB22は、積層された状態で、スルーホール電極C23,C24を介して、対応する後述の導体パターンB23の一端及び他端とそれぞれ電気的に接続される。 A substantially L-shaped conductor pattern B22 is formed on the surface of the nonmagnetic layer A22. One end of the conductor pattern B22 is electrically connected to a through-hole electrode C23 formed through the nonmagnetic layer A22 in the thickness direction. The other end of the conductor pattern B22 is electrically connected to a through-hole electrode C24 formed through the nonmagnetic layer A22 in the thickness direction. For this reason, the conductor pattern B22 is electrically connected to one end and the other end of a corresponding conductor pattern B23, which will be described later, through the through-hole electrodes C23 and C24 in a stacked state.
非磁性体層A23の表面には、略L字状の導体パターンB23が形成されている。導体パターンB23が形成された非磁性体層A23は、導体パターンB21が形成された非磁性体層A21及び導体パターンB22が形成された非磁性体層A22と共に積層されることで、積層体20の一部となる積層部20Gを構成する。すなわち、導体パターンB21〜B23は、積層体20の積層方向に連続するように配置されている。導体パターンB23の形状は、導体パターンB21,B22の形状と同一とされている。導体パターンB23の一端には、積層された状態でスルーホール電極C23と電気的に接続される領域が含まれている。導体パターンB23の他端は、非磁性体層A23を厚み方向に貫通して形成されたスルーホール電極C25と電気的に接続されている。このため、導体パターンB23は、積層された状態で、スルーホール電極C25を介して、対応する導体パターンB14の一端と電気的に接続される。
On the surface of the nonmagnetic layer A23, a substantially L-shaped conductor pattern B23 is formed. The nonmagnetic material layer A23 on which the conductor pattern B23 is formed is laminated together with the nonmagnetic material layer A21 on which the conductor pattern B21 is formed and the nonmagnetic material layer A22 on which the conductor pattern B22 is formed. A part of the stacked
次に、図5を参照して、積層型インダクタL2の回路構成を説明する。図5は、第2実施形態に係る積層型インダクタの回路構成を説明するための図である。 Next, the circuit configuration of the multilayer inductor L2 will be described with reference to FIG. FIG. 5 is a diagram for explaining a circuit configuration of the multilayer inductor according to the second embodiment.
図5に示されるように、積層体20内に配設された導体パターンB1〜B12,B14,15,B21〜B23は、積層型インダクタL1においてそれぞれコイル161〜1612,1614,1615,2621〜2623を構成している。コイル2621とコイル2622とコイル2623とは、各一端が互いに電気的に接続されると共に各他端が互いに電気的に接続されて、並列接続されている。以下、並列接続されたコイル2621とコイル2622とコイル2623とをまとめて導体部26Gと称する。外部電極12、導体部16A〜16F、導体部26G、導体部16H及び外部電極14は、この順に直列接続されている。すなわち、導体部26Gを構成する導体パターンB21〜B23は、導体部16A〜16Fを介して外部電極12に電気的に接続され、導体部16Hを介して外部電極14に電気的に接続されている。
As shown in FIG. 5, the conductor patterns B1 to B12, B14, 15, and B21 to B23 arranged in the
以上のように、第2実施形態においては、コイル161,162、コイル163,164、コイル165,166、コイル167,168、コイル169,1610、コイル1611,1612及びコイル1614,1615がそれぞれ並列接続され、2重巻きされた導体部16A〜16F,16Hを構成している。ここで、並列接続されたコイルの合成直流抵抗Rは、各コイルの直流抵抗をRiとしたときに上記式(1)にて表される。そのため、積層型インダクタL1全体として直流抵抗が低減され、Q値の確保が図られることとなる。
As described above, in the second embodiment, the coils 16 1 and 16 2 , the coils 16 3 and 16 4 , the coils 16 5 and 16 6 , the coils 16 7 and 16 8 , the coils 16 9 and 16 10 , and the coil 16 11 are used. , 16 12 and the
また、第2実施形態においては、導体部16A〜16F,16Hを構成する導体パターンが2つで、導体部26Gに含まれる導体パターンの数が3つとなっている。ここで、並列接続されたコイルの合成インダクタンスLは、各コイルのインダクタンスをLiとしたときに上記式(2)にて表される。そのため、導体部26G(コイル2621〜2623)の合成インダクタンスは、他の導体部16A〜16F,16Hの合成インダクタンスよりも小さなものとなっている。その結果、導体部16Gにおいても他の導体部16A〜16F,16Hと同様に同一形状の2つの導体パターンが並列接続されている場合と比較して、積層型インダクタL2全体としてのインダクタンスが小さくなるように調整されることとなる。従って、種類の異なる導体パターンを用いてコイルの内径を変化させることなく、Q値を確保しつつインダクタンスを調整することが可能となる。
In the second embodiment, the
また、第2実施形態においては、導体部16A〜16F,16Hを構成する導体パターンの数がそれぞれ2つで、導体部26Gを構成する導体パターンの数が3つであり、導体部16A〜16F,16Hを構成する導体パターンの数と導体部26Gを構成する導体パターンの数との大きさが−1となっている。そして、この差の大きさに応じて、導体パターンの形成されていない非磁性体層A1,A19,A20を用いて、積層体20を構成する絶縁層の総積層数が一定(第2実施形態においては20層)となるように調整している。その結果、積層型インダクタL2のインダクタンスを調整しつつ積層型インダクタL2の大きさを所定の大きさとすることが可能となる。
In the second embodiment, the number of conductor patterns constituting the
また、第2実施形態においては、導体部16A〜16F,16Hをそれぞれ構成する2つの導体パターンがそれぞれ同一形状で、導体部26Gを構成する3つの導体パターンがそれぞれ同一形状となっているだけでなく、導体パターンB3,B4,B7,B8,B11,B12が同一形状で、導体パターンB5,B6,B9,B10,B21,B22,B23が同一形状であると共に、導体パターンB3,B4,B7,B8,B11,B12と導体パターンB5,B6,B9,B10,B21,B22,B23とが点対称となっている。そのため、導体パターンB3〜B12,B21〜B23を形成するためのメタルマスクを共通化することができるので、コストを低減することが可能となる。
In the second embodiment, only the two conductor patterns constituting the
また、第2実施形態においては、導体部16Gを構成する導体パターンB21,B22のどちらか一方の端部のみでなく両端に対応するスルーホール電極C21〜C24が非磁性体層A21,A22にそれぞれ形成されているので、導体パターンB21〜B23にそれぞれ対応する3つのコイル2621〜2623の並列接続が実現されている。
Further, in the second embodiment, through-hole electrodes C21 to C24 corresponding to both ends as well as one of the conductor patterns B21 and B22 constituting the
以上、本発明の好適な実施形態について詳細に説明したが、本発明は上記した実施形態に限定されるものではない。例えば、第1実施形態では、導体部16A〜16F,16Hを構成する導体パターンがそれぞれ2つであり、積層部10Gを構成する導体パターンが1つであったが、これに限られない。具体的には、導体部16A〜16F,16Hを3つ以上の導体パターンによって構成し、それらの各一端を互いに電気的に接続すると共に各他端を互いに電気的に接続してもよい。このとき、導体部16Gは、導体部16A〜16F,16Hを構成する導体パターンの数よりも少ない数の導体パターンによって構成され、それらの各一端が互いに電気的に接続されると共に各他端が互いに電気的に接続されたものであればよい。
Although the preferred embodiments of the present invention have been described in detail above, the present invention is not limited to the above-described embodiments. For example, in the first embodiment, each of the
また、第2実施形態では、導体部16A〜16F,16Hを構成する導体パターンがそれぞれ2つであり、導体部26Gを構成する導体パターンが3つであったが、これに限られない。具体的には、導体部26Gを4つ以上の導体パターンによって構成し、それらの各一端を互いに電気的に接続すると共に各他端を互いに電気的に接続してもよい。このとき、導体部26Gは、2つ以上で且つ導体部16A〜16F,16Hを構成する導体パターンの数よりも少ない数の導体パターンによって構成され、それらの各一端が互いに電気的に接続されると共に各他端が互いに電気的に接続されたものであればよい。
In the second embodiment, the
また、第1及び第2実施形態では、導体部16A〜16F,16Hを構成する導体パターンの数とは異なる数の導体パターンによって構成される導体部がそれぞれ導体部16G,26Gの1つだけであったが、これに限られない。すなわち、積層体10,20が、導体部の総数よりも1つ少ない数以下の導体部(以下、第1導体部という)と、第1導体部を構成する導体パターンの数とは異なる数の導体パターンによって構成される少なくとも1つの導体部(以下、第2導体部という)とを有するように、第1導体部と第2導体部との数を調整してもよい。このとき、互いに点対称となる導体パターン(例えば、導体パターンB3等と導体パターンB5等)の数が等しくなるように、第1導体部及び第2導体部にそれぞれ含まれる導体パターンの数を調整すると、積層体10,20の積層方向と交差する方向においてバランスを保つことができるようになるので好ましい。なお、積層体10,20が有する第2積層部は、1つ又は2つであるとより好ましい。
In the first and second embodiments, only one of the
10,20…積層体、12,14…外部電極、161〜1615,2621〜2623…コイル、16A〜16H,26G…導体部、A1〜A23…非磁性体層、B1〜B18,B21〜B23…導体パターン、B1a,B2a,B14a,B15a…導出部、C1〜C19,C21〜C25…スルーホール電極、L1,L2…積層型インダクタ。 10, 20 ... laminate, 12, 14 ... external electrode, 16 1 to 16 15, 26 21 to 26 23 ... coil, 16a-16h, 26G ... conductor portion, A1-A23 ... non-magnetic layer, B1~B18, B21 to B23... Conductor pattern, B1a, B2a, B14a, B15a... Derived portion, C1 to C19, C21 to C25... Through-hole electrode, L1, L2.
Claims (5)
前記積層体の外表面に配置された第1及び第2の外部電極と、
前記積層体に前記複数の絶縁体層の積層方向に沿って配置されると共に前記第1の外部電極と前記第2の外部電極との間に直列接続された複数の導体部とを備え、
前記複数の導体部は、少なくとも二つの第1の導体パターンからなる第1の導体部と、一つの第2の導体パターンからなる第2の導体部とから構成され、前記第1及び第2の外部電極への導出部を備える積層部の間に配置されており、
前記少なくとも二つの第1の導体パターンは、同一形状であり且つ前記積層方向に連続するように配置され、並列接続されるように各一端が前記第1の外部電極に電気的に接続されると共に各他端が互いに電気的に接続され、
前記第2の導体パターンは、前記第1の導体パターンとともにコイルを構成しており、一端が前記第2の外部電極に電気的に接続されると共に他端が前記少なくとも二つの第1の導体パターンを介して前記第1の外部電極に電気的に接続され、
前記第1及び第2の導体パターンは、同一形状を呈していることを特徴とする積層型インダクタ。 A laminate in which a plurality of insulating layers are laminated;
First and second external electrodes disposed on the outer surface of the laminate;
A plurality of conductor portions disposed in the stack in the stacking direction of the plurality of insulator layers and connected in series between the first external electrode and the second external electrode;
Said plurality of conductor portions is composed of at least a first conductor portion consisting of two first conductor pattern, and the second conductor portion consisting of one of the second conductor pattern, the first and second It is arranged between the laminated parts with the lead-out part to the external electrode,
The at least two first conductor patterns have the same shape and are arranged so as to be continuous in the stacking direction, and each one end is electrically connected to the first external electrode so as to be connected in parallel. Each other end is electrically connected to each other,
The second conductor pattern forms a coil together with the first conductor pattern, and one end is electrically connected to the second external electrode and the other end is the at least two first conductor patterns. Electrically connected to the first external electrode via
The multilayer inductor, wherein the first and second conductor patterns have the same shape.
前記積層体の外表面に配置された第1及び第2の外部電極と、
前記積層体に前記複数の絶縁体層の積層方向に沿って配置されると共に前記第1の外部電極と前記第2の外部電極との間に直列接続された複数の導体部とを備え、
前記複数の導体部は、m個(mは3以上の自然数)の第1の導体パターンからなる第1の導体部と、n個(nは2以上且つmより小さい自然数)の第2の導体パターンからなる第2の導体部とから構成され、前記第1及び第2の外部電極への導出部を備える積層部の間に配置されており、
前記m個の第1の導体パターンは、同一形状であり且つ前記積層方向に連続するように配置され、並列接続されるように各一端が前記第1の外部電極に電気的に接続されると共に各他端が互いに電気的に接続され、
前記n個の第2の導体パターンは、前記第1の導体パターンとともにコイルを構成しており、同一形状であり且つ前記積層方向に連続するように配置され、並列接続されるように各一端が前記第2の外部電極に電気的に接続されると共に各他端が互いに電気的に接続され且つ前記m個の第1の導体パターンを介して前記第1の外部電極に電気的に接続され、
前記第1及び第2の導体パターンは、同一形状を呈していることを特徴とする積層型インダクタ。 A laminate in which a plurality of insulating layers are laminated;
First and second external electrodes disposed on the outer surface of the laminate;
A plurality of conductor portions disposed in the stack in the stacking direction of the plurality of insulator layers and connected in series between the first external electrode and the second external electrode;
The plurality of conductor portions include a first conductor portion formed of m (m is a natural number of 3 or more) first conductor patterns and n (n is a natural number of 2 or more and smaller than m) second conductors. is composed of a second conductor portion consisting of a pattern is disposed between the laminated portion including a lead portion to the first and second external electrodes,
The m first conductor patterns have the same shape and are arranged so as to be continuous in the stacking direction, and each one end is electrically connected to the first external electrode so as to be connected in parallel. Each other end is electrically connected to each other,
The n second conductor patterns constitute a coil together with the first conductor pattern, are arranged in the same shape and are continuous in the laminating direction, and each one end is connected in parallel. Electrically connected to the second external electrode and each other end electrically connected to each other and electrically connected to the first external electrode via the m first conductor patterns;
The multilayer inductor, wherein the first and second conductor patterns have the same shape.
前記積層型インダクタは、複数の絶縁層が積層された積層体と、前記積層体の外表面に配置された第1及び第2の外部電極と、前記積層体に前記複数の絶縁体層の積層方向に沿って配置されると共に前記第1の外部電極と前記第2の外部電極との間に直列接続された複数の導体部とを備え、
前記複数の導体部は、少なくとも二つの第1の導体パターンからなる前記複数の導体部の総数よりも1つ少ない数以下の第1の導体部と、前記第1の導体パターンと同一形状を呈しており、前記第1の導体パターンとともにコイルを構成する一つの第2の導体パターンからなる少なくとも1つの第2の導体部とから構成され、前記第1及び第2の外部電極への導出部を備える積層部の間に配置されており、
前記少なくとも二つの第1の導体パターンを、同一形状とし且つ前記積層方向に連続するように配置し、並列接続するように各一端を前記第1の外部電極に電気的に接続すると共に各他端を互いに電気的に接続し、
前記第2の導体パターンを、一端を前記第2の外部電極に電気的に接続すると共に他端を前記少なくとも二つの第1の導体パターンを介して前記第1の外部電極に電気的に接続し、
前記第1の導体部と前記第2の導体部との数を調整することにより、インダクタンスを所望の値に設定することを特徴とする積層型インダクタのインダクタンス調整方法。 An inductance adjustment method for a multilayer inductor,
The multilayer inductor includes a laminate in which a plurality of insulating layers are laminated, first and second external electrodes disposed on an outer surface of the laminate, and a laminate of the plurality of insulator layers on the laminate. A plurality of conductor portions arranged in a direction and connected in series between the first external electrode and the second external electrode;
Said plurality of conductor portions, at least Ru two first conductor pattern Tona of the plurality of small number one less than the total number of the conductive portion the first conductor portion, the first conductor pattern and the same shape exhibited and the is composed of a first and at least one second conductor portions Ru one second conductor pattern Tona constituting the coil with conductor patterns, the derivation of the first and second external electrodes Arranged between the laminated parts comprising the parts,
The at least two first conductor patterns have the same shape and are arranged so as to be continuous in the stacking direction, and one end is electrically connected to the first external electrode and the other end is connected in parallel. Electrically connect to each other,
One end of the second conductor pattern is electrically connected to the second external electrode, and the other end is electrically connected to the first external electrode via the at least two first conductor patterns. ,
An inductance adjustment method for a multilayer inductor, wherein the inductance is set to a desired value by adjusting the number of the first conductor portions and the second conductor portions.
前記積層型インダクタは、複数の絶縁層が積層された積層体と、前記積層体の外表面に配置された第1及び第2の外部電極と、前記積層体に前記複数の絶縁体層の積層方向に沿って配置されると共に前記第1の外部電極と前記第2の外部電極との間に直列接続された複数の導体部とを備え、
前記複数の導体部は、m個(mは3以上の自然数)の第1の導体パターンからなる前記複数の導体部の総数よりも2つ少ない数以下の第1の導体部と、前記第1の導体パターンと同一形状を呈しており、前記第1の導体パターンとともにコイルを構成するn個(nは2以上且つmより小さい自然数)の第2の導体パターンからなる少なくとも1つの第2の導体部とから構成され、前記第1及び第2の外部電極への導出部を備える積層部の間に配置されており、
前記m個の第1の導体パターンを、同一形状とし且つ前記積層方向に連続するように配置し、並列接続するように各一端を前記第1の外部電極に電気的に接続すると共に各他端を互いに電気的に接続し、
前記n個の第2の導体パターンを、同一形状とし且つ前記積層方向に連続するように配置し、並列接続するように各一端を前記第2の外部電極に電気的に接続すると共に各他端を互いに電気的に接続し且つ前記m個の第1の導体パターンを介して前記第1の外部電極に電気的に接続し、
前記第1の導体部と前記第2の導体部との数を調整することにより、インダクタンスを所望の値に設定することを特徴とする積層型インダクタのインダクタンス調整方法。 An inductance adjustment method for a multilayer inductor,
The multilayer inductor includes a laminate in which a plurality of insulating layers are laminated, first and second external electrodes disposed on an outer surface of the laminate, and a laminate of the plurality of insulator layers on the laminate. A plurality of conductor portions arranged in a direction and connected in series between the first external electrode and the second external electrode;
Said plurality of conductor portions, and m pieces (m is a natural number of 3 or more) first conductor pattern Tona Ru said plurality of first conductor portion of the small number two less than the total number of the conductive portion of the second and presents a first conductor pattern and the same shape, n (n is 2 or more and m a natural number smaller than) Ru second conductor pattern of Tona least one second constituting the coil with the first conductor pattern A conductor portion, and is disposed between the laminated portions including lead portions to the first and second external electrodes,
The m first conductor patterns have the same shape and are arranged so as to be continuous in the laminating direction. Each one end is electrically connected to the first external electrode so as to be connected in parallel, and each other end Electrically connect to each other,
The n second conductor patterns have the same shape and are arranged so as to be continuous in the laminating direction. Each one end is electrically connected to the second external electrode so as to be connected in parallel, and each other end Are electrically connected to each other and electrically connected to the first external electrode through the m first conductor patterns,
An inductance adjustment method for a multilayer inductor, wherein the inductance is set to a desired value by adjusting the number of the first conductor portions and the second conductor portions.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006226846A JP5008926B2 (en) | 2006-08-23 | 2006-08-23 | Multilayer inductor and method of adjusting inductance of multilayer inductor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006226846A JP5008926B2 (en) | 2006-08-23 | 2006-08-23 | Multilayer inductor and method of adjusting inductance of multilayer inductor |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012102348A Division JP5288025B2 (en) | 2012-04-27 | 2012-04-27 | Multilayer inductor and method of adjusting inductance of multilayer inductor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008053368A JP2008053368A (en) | 2008-03-06 |
JP5008926B2 true JP5008926B2 (en) | 2012-08-22 |
Family
ID=39237149
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006226846A Active JP5008926B2 (en) | 2006-08-23 | 2006-08-23 | Multilayer inductor and method of adjusting inductance of multilayer inductor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5008926B2 (en) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4780175B2 (en) | 2008-10-30 | 2011-09-28 | 株式会社村田製作所 | Electronic components |
JP6049240B2 (en) * | 2011-07-26 | 2016-12-21 | Necトーキン株式会社 | Coil parts |
JP5974603B2 (en) * | 2012-04-17 | 2016-08-23 | 株式会社村田製作所 | Inductor array chip and DC-DC converter |
JP5900373B2 (en) * | 2013-02-15 | 2016-04-06 | 株式会社村田製作所 | Electronic components |
KR101983139B1 (en) * | 2013-03-14 | 2019-05-28 | 삼성전기주식회사 | Laminated inductor and array of the same |
WO2015016079A1 (en) * | 2013-07-29 | 2015-02-05 | 株式会社村田製作所 | Multilayer chip coil |
JP6044716B2 (en) * | 2013-08-13 | 2016-12-14 | 株式会社村田製作所 | Electronic components |
JP6425375B2 (en) | 2013-10-11 | 2018-11-21 | 新光電気工業株式会社 | Coil substrate and method of manufacturing the same, inductor |
CN206472116U (en) * | 2013-11-05 | 2017-09-05 | 株式会社村田制作所 | Laminated coil and communication terminal |
CN103680893B (en) * | 2013-12-20 | 2016-04-06 | 深圳振华富电子有限公司 | Laminated chip inductor and manufacture method thereof |
JP6589446B2 (en) * | 2015-08-05 | 2019-10-16 | Tdk株式会社 | Multilayer coil parts |
JP6686979B2 (en) * | 2017-06-26 | 2020-04-22 | 株式会社村田製作所 | Multilayer inductor |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3500319B2 (en) * | 1998-01-08 | 2004-02-23 | 太陽誘電株式会社 | Electronic components |
JP2000216022A (en) * | 1999-01-22 | 2000-08-04 | Ngk Spark Plug Co Ltd | Chip inductor |
-
2006
- 2006-08-23 JP JP2006226846A patent/JP5008926B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2008053368A (en) | 2008-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5008926B2 (en) | Multilayer inductor and method of adjusting inductance of multilayer inductor | |
JP4019071B2 (en) | Coil parts | |
US9251943B2 (en) | Multilayer type inductor and method of manufacturing the same | |
JP5451791B2 (en) | Multilayer inductor | |
KR101037288B1 (en) | Laminated inductor and manufacturing method thereof | |
JP4737181B2 (en) | Multilayer inductor and manufacturing method thereof | |
JP4539630B2 (en) | Multilayer inductor | |
KR102442384B1 (en) | Coil component and method of manufacturing the same | |
US8169288B2 (en) | Electronic component and method for making the same | |
KR101956590B1 (en) | Multilayer coil component | |
JP2002246231A (en) | Laminated inductor | |
JP2001044037A (en) | Laminated inductor | |
JP2014022723A (en) | Chip element, multi-layered chip element and method of producing the same | |
KR102083781B1 (en) | Multilayer coil component | |
JPWO2005024863A1 (en) | Multilayer coil component and manufacturing method thereof | |
JP3594031B1 (en) | Multilayer ceramic electronic component, multilayer coil component, and method of manufacturing multilayer ceramic electronic component | |
JP4213679B2 (en) | Multilayer inductor | |
WO2012144103A1 (en) | Laminated inductor element and method for manufacturing same | |
KR20130134075A (en) | Laminated inductor and manufacturing method thereof | |
JP2008091433A (en) | Laminated electronic component and method of manufacturing the same | |
US20160126003A1 (en) | Multilayer inductor | |
JP4272183B2 (en) | Multilayer electronic components | |
JP4400430B2 (en) | Multilayer inductor | |
JP5288025B2 (en) | Multilayer inductor and method of adjusting inductance of multilayer inductor | |
JP2001358017A (en) | Laminated coil component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090612 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090630 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090807 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100720 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101014 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20101026 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20110107 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120427 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120530 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5008926 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150608 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |