JP4989101B2 - Method for manufacturing GeSn semiconductor device - Google Patents
Method for manufacturing GeSn semiconductor device Download PDFInfo
- Publication number
- JP4989101B2 JP4989101B2 JP2006122795A JP2006122795A JP4989101B2 JP 4989101 B2 JP4989101 B2 JP 4989101B2 JP 2006122795 A JP2006122795 A JP 2006122795A JP 2006122795 A JP2006122795 A JP 2006122795A JP 4989101 B2 JP4989101 B2 JP 4989101B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- gesn
- manufacturing
- gesn semiconductor
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
本発明は、ＧｅＳｎ半導体のドットを有するＧｅＳｎ半導体デバイスの製造方法に関する。 The present invention relates to a method of manufacturing a GeSn semiconductor device having GeSn semiconductor dots.
Ｇｅ及びＳｎからなる半導体（以下、“ＧｅＳｎ半導体”とする）は、Ｓｉ基板上のモノリシックな多機能デバイスの実現を可能とする材料であり、その組成比によっては直接遷移型半導体となり（例えば、非特許文献１参照）、IV族半導体光デバイスとして有望視されている。このＧｅＳｎ半導体は、組成比に応じてエネルギーバンドギャップが変化するため、発光波長をある程度任意に制御できる可能性も有している。
しかしながら、不純物の少ないＧｅＳｎ半導体を得る方法は未だ確率されていない。 However, a method for obtaining a GeSn semiconductor with few impurities has not yet been established.
また、Ｇｅ中のＳｎは偏析しやすく、高い基板温度での蒸着が困難であるため、結晶性の良いＧｅＳｎ半導体を得ることは難しいという問題があった。 Moreover, since Sn in Ge is easily segregated and it is difficult to deposit at a high substrate temperature, it is difficult to obtain a GeSn semiconductor with good crystallinity.
さらに、ＧｅＳｎとＳｉとの格子定数の差が大きく、Ｓｉ基板上にＧｅＳｎ半導体薄膜を形成すると、格子不整合から生ずる歪みを緩和するための不整合転位が該薄膜内に発生してしまうという問題もあった。 Furthermore, there is a large difference in lattice constant between GeSn and Si, and when a GeSn semiconductor thin film is formed on a Si substrate, misfit dislocations are generated in the thin film to alleviate strain caused by lattice mismatch. There was also.
なお、そのような不整合転位の発生を抑制する方法としては、ＧｅＳｎと格子定数の差が比較的少ないＧｅを、Ｓｉ基板上に薄膜形成し、そのＧｅ薄膜上にＧｅＳｎ半導体を形成する方法が考えられる。しかし、Ｓｉ基板上のＧｅ層は、Ｓｔｒａｎｓｋｉ−Ｋｒａｓｎｏｔａｖ成長し、平坦な緩和Ｇｅ層を得ることが難しいという問題があった。 As a method for suppressing the occurrence of such misfit dislocations, there is a method in which Ge having a relatively small difference in lattice constant from GeSn is formed on a Si substrate, and a GeSn semiconductor is formed on the Ge thin film. Conceivable. However, there has been a problem that the Ge layer on the Si substrate is grown by Stranski-Krasnotav and it is difficult to obtain a flat relaxed Ge layer.
また、仮に良質のＧｅＳｎ混晶薄膜を形成できたとしても、Ｓｎの偏析が無い状態で、かつ、直接遷移型半導体が得られるという条件の組成比（具体的には、１：１−ｘ。但し、０．１≦ｘ≦０．２）では、バンドギャップは０．２〜０．５ｅＶ程度にしかならず、光ファイバの透過光の波長より小さくなってしまい、光通信への利用は困難であった。 Further, even if a good-quality GeSn mixed crystal thin film can be formed, the composition ratio (specifically, 1: 1-x) under the condition that a direct transition type semiconductor can be obtained without Sn segregation. However, in the case of 0.1 ≦ x ≦ 0.2), the band gap is only about 0.2 to 0.5 eV, which is smaller than the wavelength of the light transmitted through the optical fiber, making it difficult to use for optical communication. It was.
本発明は、上述のような問題の無いＧｅＳｎ半導体デバイスの製造方法を提供することを目的とするものである。 An object of the present invention is to provide a method of manufacturing a GeSn semiconductor device without the above-described problems.
請求項１に係る発明は、図１乃至図６に例示するものであって、単結晶Ｓｉ、Ｇｅ或いはＳｉＧｅからなる基板（１）に基板側酸化膜（２）を形成する工程と、
該基板側酸化膜（２）にＧｅ（５）とＳｎ（６）とを蒸着することに基づきＧｅＳｎ半導体のドット（３）を作製する工程と、
を有し、
前記ＧｅＳｎ半導体のドット（３）を埋めるようにＳｉ又はＧｅを蒸着してスペーサー層（４）を形成する工程、を実施するＧｅＳｎ半導体デバイスの製造方法に関するものである。
The invention according to claim 1 is illustrated in FIGS. 1 to 6, and includes a step of forming a substrate side oxide film (2) on a substrate (1) made of single crystal Si, Ge or SiGe,
Producing a GeSn semiconductor dot (3) based on vapor deposition of Ge (5) and Sn (6) on the substrate side oxide film (2);
Have
The present invention relates to a method of manufacturing a GeSn semiconductor device, wherein a step of forming a spacer layer (4) by vapor-depositing Si or Ge so as to fill the dots (3) of the GeSn semiconductor is performed.
請求項２に係る発明は、図７(a) 〜(d) に例示するものであって、請求項１に記載の発明において、前記スペーサー層（４）を形成する工程と、
該スペーサー層（４）を熱酸化してスペーサー層側酸化膜（１２）を形成する工程と、
ＧｅとＳｎとを前記スペーサー層側酸化膜（１２）に蒸着することに基づきＧｅＳｎ半導体のドット（１３）を該スペーサー層側酸化膜表面に作製する工程と、
を少なくとも１サイクル実施することを特徴とする。また、請求項３に係る発明は、請求項１又は２に記載の発明において、前記基板（１）は、単結晶Ｓｉ、Ｇｅ或いはＳｉＧｅ基板、又は、エピタキシャル成長したＳｉ層、Ｇｅ層、或いはＳｉＧｅ混晶層を有する基板であることを特徴とする。
The invention according to claim 2, there is illustrated in FIG. 7 (a) ~ (d), in the invention described in claim 1, comprising: forming the spacer layer (4),
Thermally oxidizing the spacer layer (4) to form a spacer layer side oxide film (12);
Forming GeSn semiconductor dots (13) on the spacer layer side oxide film surface based on vapor deposition of Ge and Sn on the spacer layer side oxide film (12);
Is performed for at least one cycle. The invention according to claim 3 is the invention according to claim 1 or 2, wherein the substrate (1) is a single crystal Si, Ge or SiGe substrate, or an epitaxially grown Si layer, Ge layer, or SiGe mixed material. It is a substrate having a crystal layer.
請求項４に係る発明は、請求項１乃至３のいずれか１項に記載の発明において、前記基板側酸化膜（２）又は前記スペーサー層側酸化膜（１２）は、前記基板（１）又は前記スペーサー層（４）を酸素雰囲気中で熱酸化して１ｎｍ以下の厚さに形成したことを特徴とする。 The invention according to claim 4 is the invention according to any one of claims 1 to 3, wherein the substrate side oxide film (2) or the spacer layer side oxide film (12) is the substrate (1) or The spacer layer (4) is formed by thermal oxidation in an oxygen atmosphere to a thickness of 1 nm or less.
請求項５に係る発明は、図２に例示するものであって、請求項１乃至４のいずれか１項に記載の発明において、Ｇｅ（５）の蒸着を先に行い、その後、Ｓｎ（６）の蒸着を行うことにより前記ＧｅＳｎ半導体のドット（３）を形成することを特徴とする。 The invention according to claim 5 is illustrated in FIG. 2. In the invention according to any one of claims 1 to 4, Ge (5) is vapor-deposited first, and then Sn (6 The GeSn semiconductor dots (3) are formed by vapor deposition.
請求項６に係る発明は、図３に例示するものであって、請求項１乃至４のいずれか１項に記載の発明において、Ｓｎ（６）の蒸着を先に行い、その後、Ｇｅ（５）の蒸着を行うことにより前記ＧｅＳｎ半導体のドット（３）を形成することを特徴とする。 The invention according to claim 6 is illustrated in FIG. 3. In the invention according to any one of claims 1 to 4, Sn (6) is vapor-deposited first, and then Ge (5 The GeSn semiconductor dots (3) are formed by vapor deposition.
請求項７に係る発明は、図４に例示するものであって、請求項１乃至４のいずれか１項に記載の発明において、Ｇｅ（５）とＳｎ（６）を同時に蒸着することにより行うことにより前記ＧｅＳｎ半導体のドット（３）を形成することを特徴とする。 The invention according to claim 7 is illustrated in FIG. 4, and is performed by simultaneously depositing Ge (5) and Sn (6) in the invention according to any one of claims 1 to 4. Thus, the GeSn semiconductor dots (3) are formed.
請求項８に係る発明は、図５に例示するものであって、請求項１乃至４のいずれか１項に記載の発明において、Ｇｅ（５）の蒸着を先に行ってＧｅの核（５Ａ)を形成し、その後、Ｇｅ（５）とＳｎ（６）を同時に蒸着することにより行うことにより前記ＧｅＳｎ半導体のドット（３）を形成することを特徴とする。 The invention according to claim 8 is illustrated in FIG. 5, and in the invention according to any one of claims 1 to 4, Ge (5) is vapor-deposited first to form Ge nuclei (5A ) And then Ge (5) and Sn (6) are simultaneously deposited to form the GeSn semiconductor dots (3).
請求項９に係る発明は、図６に例示するものであって、請求項１乃至４のいずれか１項に記載の発明において、Ｓｎ（６）の蒸着を先に行ってＳｎの核（６Ａ）を形成し、その後、Ｇｅ（５）とＳｎ（６）を同時に蒸着することにより行うことにより前記ＧｅＳｎ半導体のドット（３）を形成することを特徴とする。 The invention according to claim 9 is illustrated in FIG. 6. In the invention according to any one of claims 1 to 4, Sn (6) is vapor-deposited first to form Sn nuclei (6A Then, Ge (5) and Sn (6) are simultaneously deposited to form the GeSn semiconductor dots (3).
請求項１０に係る発明は、請求項５，６，８，９のいずれか１項に記載の発明において、Ｇｅ（５）及びＳｎ（６）を単独で蒸着するとき、基板温度は３０℃から７００℃の範囲であって、エピタキシャル成長をさせるか非エピタキシャル成長をさせるかに応じて調整することを特徴とする。 The invention according to claim 10 is the invention according to any one of claims 5, 6, 8, and 9, and the substrate temperature is from 30 ° C. when Ge (5) and Sn (6) are vapor-deposited alone. It is in a range of 700 ° C., and is adjusted according to whether epitaxial growth or non-epitaxial growth is performed.
請求項１１に係る発明は、請求項５に係る発明において、Ｓｎ（６）の蒸着を行うときの基板温度は３０℃から３００℃の範囲であることを特徴とする。 The invention according to claim 11 is characterized in that, in the invention according to claim 5, the substrate temperature when Sn (6) is deposited is in the range of 30 ° C. to 300 ° C.
請求項１２に係る発明は、請求項７乃至９に記載の発明において、Ｇｅ（５）及びＳｎ（６）を同時に蒸着させるとき、基板温度は３０℃から３００℃の範囲とすることを特徴とする。 The invention according to claim 12 is characterized in that, in the inventions according to claims 7 to 9, when Ge (5) and Sn (6) are vapor-deposited simultaneously, the substrate temperature is in the range of 30 ° C to 300 ° C. To do.
請求項１３に係る発明は、請求項１０乃至１２に記載の発明において、前記ＧｅＳｎ半導体は直接遷移型半導体であることを特徴とする。 The invention according to claim 13 is the invention according to any one of claims 10 to 12, wherein the GeSn semiconductor is a direct transition type semiconductor.
請求項１４に係る発明は、請求項１乃至１３のいずれか１項に記載の発明において、前記蒸着を、分子線エピタキシャル法、スパッタ法又は化学気相成長法により行うことを特徴とする。 The invention according to claim 14 is the invention according to any one of claims 1 to 13, wherein the vapor deposition is performed by a molecular beam epitaxial method, a sputtering method, or a chemical vapor deposition method.
請求項１５に係る発明は、請求項１乃至１４のいずれか1項に記載の発明において、ＧｅＳｎ半導体におけるＧｅ：Ｓｎの組成比は下式に示す通りであることを特徴とする。
請求項１６に係る発明は、請求項１２に係る発明において、Ｇｅ：Ｓｎの速度比は下式に示す通りであることを特徴とする。
請求項１７に係る発明は、請求項１乃至１６のいずれか１項に記載の発明において、前記ＧｅＳｎ半導体の組成比、及び該半導体のドットサイズを調整することにより、該半導体のエネルギーバンドギャップを適正範囲にして、光通信に利用可能な半導体デバイスを製造することを特徴とする。 The invention according to claim 17 is the invention according to any one of claims 1 to 16, wherein the energy band gap of the semiconductor is adjusted by adjusting a composition ratio of the GeSn semiconductor and a dot size of the semiconductor. A semiconductor device that can be used for optical communication is manufactured within an appropriate range.
請求項１８に係る発明は、請求項１７に係る発明において、前記エネルギーバンドギャップの適正範囲は０．６ｅＶから０．９ｅＶの範囲であることを特徴とする。 The invention according to claim 18 is the invention according to claim 17, wherein an appropriate range of the energy band gap is in a range of 0.6 eV to 0.9 eV.
請求項１９に係る発明は、請求項１乃至１８のいずれか１項に記載の発明において、Ｇｅ及びＳｎの蒸着後、蒸着中或いは蒸着前に原子状の水素を前記基板に供給することを特徴とする。 The invention according to claim 19 is the invention according to any one of claims 1 to 18, wherein atomic hydrogen is supplied to the substrate after vapor deposition of Ge and Sn, or during or before vapor deposition. And
請求項２０に係る発明は、請求項１乃至１９のいずれか１項に記載の発明において、エレクトロルミネッセンスデバイスを製造することを特徴とする。 An invention according to claim 20 is the invention according to any one of claims 1 to 19, wherein an electroluminescence device is manufactured.
なお、括弧内の番号などは、図面における対応する要素を示す便宜的なものであり、従って、本記述は図面上の記載に限定拘束されるものではない。 Note that the numbers in parentheses are for the sake of convenience indicating the corresponding elements in the drawings, and therefore the present description is not limited to the descriptions on the drawings.
請求項１乃至３、及び請求項２０に係る発明によれば、ＧｅＳｎ半導体は微小なドットであるため歪エネルギーを低下させることができ、その結果、格子定数の不整合から生じる不整合転位を低減させることができる。また、１個当たりのドットに含まれる不純物や点欠陥の数を少なくできる（詳細は後述する）。さらに、ＧｅＳｎの組成比を調整して直接遷移型半導体を得ることができ、ドットサイズを調整することにより、該半導体のエネルギーバンドギャップを適正範囲にして、光通信に利用可能な半導体デバイスを製造することができる。 According to the inventions according to claims 1 to 3 and claim 20, since the GeSn semiconductor is a minute dot, the strain energy can be reduced, and as a result, mismatched dislocations resulting from lattice constant mismatch are reduced. Can be made. In addition, the number of impurities and point defects contained in one dot can be reduced (details will be described later). Furthermore, it is possible to obtain a direct transition type semiconductor by adjusting the composition ratio of GeSn. By adjusting the dot size, a semiconductor device that can be used for optical communication is manufactured by setting the energy band gap of the semiconductor to an appropriate range. can do.
請求項４に係る発明によれば、極薄の酸化膜を用いることにより、高密度のＧｅＳｎ半導体ドットを得ることができる。 According to the invention which concerns on Claim 4, a high-density GeSn semiconductor dot can be obtained by using an ultra-thin oxide film.
請求項５乃至１６に係る発明によれば、微小で高密度な直接遷移型半導体を得るために有利でかつ結晶性の良いＧｅＳｎ半導体ドットを得ることができる。 According to the inventions according to claims 5 to 16, it is possible to obtain GeSn semiconductor dots that are advantageous for obtaining a minute and high-density direct transition semiconductor and have good crystallinity.
請求項１７及び１８に係る発明によれば、光通信に利用できる半導体デバイスを製造することができる。 According to the invention which concerns on Claim 17 and 18, the semiconductor device which can be utilized for optical communication can be manufactured.
請求項１９に係る発明によれば、光デバイスとしてより良質なＧｅＳｎ半導体を得ることができる。 According to the nineteenth aspect of the present invention, a better-quality GeSn semiconductor can be obtained as an optical device.
以下、図１乃至図８に沿って、本発明を実施するための最良の形態について説明する。 The best mode for carrying out the present invention will be described below with reference to FIGS.
図１は、単結晶Ｓｉ、Ｇｅ、或いはＳｉＧｅ基板に基板側酸化膜を形成する様子を示す模式図であり、図２は、Ｇｅを蒸着した後にＳｎを蒸着してＧｅＳｎ半導体デバイスを作製する様子を示す模式図である。また、図３は、Ｓｎを蒸着した後にＧｅを蒸着して半導体デバイスを作製する様子を示す模式図であり、図４は、Ｇｅ及びＳｎを同時に蒸着してＧｅＳｎ半導体デバイスを作製する様子を示す模式図である。さらに、図５は、Ｇｅを蒸着した後にＧｅ及びＳｎの同時蒸着を行って半導体デバイスを作製する様子を示す模式図であり、図６は、Ｓｎを蒸着した後にＧｅ及びＳｎを蒸着してＧｅＳｎ半導体デバイスを作成する様子を示す模式図である。また、図７は、多層の半導体デバイスを作製する様子を示す模式図であり、図８(a) はエピタキシャル成長時の様子を説明するための模式図であり、(b) は非エピタキシャル成長時の様子を説明するための模式図である。 FIG. 1 is a schematic diagram showing how a substrate-side oxide film is formed on a single crystal Si, Ge, or SiGe substrate, and FIG. 2 is a diagram showing how a GeSn semiconductor device is fabricated by depositing Sn after depositing Ge. It is a schematic diagram which shows. FIG. 3 is a schematic view showing a state in which a semiconductor device is fabricated by depositing Ge after depositing Sn, and FIG. 4 is a view showing a manner in which a GeSn semiconductor device is fabricated by simultaneously depositing Ge and Sn. It is a schematic diagram. Further, FIG. 5 is a schematic view showing a state where Ge and Sn are vapor-deposited and then a semiconductor device is fabricated by vapor-depositing Ge, and FIG. It is a schematic diagram which shows a mode that a semiconductor device is created. FIG. 7 is a schematic diagram showing how a multilayer semiconductor device is fabricated, FIG. 8 (a) is a schematic diagram for explaining the state during epitaxial growth, and (b) is the state during non-epitaxial growth. It is a schematic diagram for demonstrating.
近年、シリコン系半導体においてナノメータースケールの微結晶（ナノドット）の開発が精力的に行われており、極薄Ｓｉ酸化膜を利用して、ＳｉとＧｅのナノドットを超高密度（＞１０１２ｃｍ−２）に形成する技術が開発されている（Ａ．Ａ．Ｓｈｋｌｙａｅｖ、柴田 元司（Ｍ．Ｓｈｉｂａｔａ）、市川 昌和（Ｍ．Ｉｃｈｉｋａｗａ）、「Ｈｉｇｈ−ｄｅｎｓｉｔｙ ｕｌｔｒａｓｍａｌｌ ｅｐｉｔａｘｉａｌ Ｇｅ ｉｓｌａｎｄｓ ｏｎ Ｓｉ（１１１）ｓｕｒｆａｃｅｓ ｗｉｔｈ ａ ＳｉＯ２ ｃｏｖｅｒａｇｅ」、フィジカル・レビュー（Ｐｈｙｓ．Ｒｅｖ．）Ｂ６２，（２０００）１５４０．参照）。また、本発明者らは、超高密度シリサイドナノドットを形成する技術を提案している（特開２００５−３０３２４９号公報参照）。 In recent years, nanometer-scale microcrystals (nanodots) have been vigorously developed in silicon-based semiconductors, and ultra-high density (> 10 12 cm) of Si and Ge nanodots using ultra-thin Si oxide films. -2 ) has been developed (A. A. Shklyaev, M. Shibata (M. Shibata), M. Ichikawa (M. Ichikawa), “High-density ultra epitaxy Ge islands on silicon (111) a SiO 2 coverage ", physical review (Phys.Rev.) B62, (2000 ) 1540. reference). In addition, the present inventors have proposed a technique for forming ultrahigh-density silicide nanodots (see Japanese Patent Application Laid-Open No. 2005-303249).
本発明により製造されるＧｅＳｎ半導体デバイスは、図２(b) 等に示すように、基板１と、該基板１に支持されたＧｅＳｎ半導体のドット３と、を少なくとも備えている。 A GeSn semiconductor device manufactured according to the present invention includes at least a substrate 1 and GeSn semiconductor dots 3 supported on the substrate 1, as shown in FIG.
ところで、本発明に用いる基板１としては、
・ 単結晶Ｓｉ、Ｇｅ或いはＳｉＧｅ基板や、
・ Ｓｉ層、Ｇｅ層、或いはＳｉＧｅ混晶層を単結晶Ｓｉ基板上にエピタキシャル成長させたもの
を挙げることができる。
By the way, as the substrate 1 used in the present invention,
Single crystal Si, Ge or SiGe substrate,
-The thing which epitaxially grew Si layer, Ge layer, or SiGe mixed crystal layer on the single crystal Si substrate can be mentioned.
なお、図２(b) 等に示すＧｅＳｎ半導体デバイスの場合、符号２で示す酸化膜（後述するように、Ｇｅ５やＳｎ６を蒸着する前に前記基板１の表面に形成されたもの。以下、"基板側酸化膜"とする）が基板１の全面にほぼ均一な膜厚で配置されていて、ドット３はこの基板側酸化膜２の表面に形成された状態となっているが、
・ 基板側酸化膜２が均一膜厚でなくても（例えば、図８(a) に符号１０で示すように、基板側酸化膜２にボイドが形成されていても）、
・ 一旦形成された基板側酸化膜２が、ＧｅやＳｎの蒸着等によって消失されてしまっていても（つまり、ドット３が、基板側酸化膜２の表面に形成されるのではなく、基板１の表面に形成された状態であっても）、
いずれでも良い。
In the case of the GeSn semiconductor device shown in FIG. 2 (b) and the like, an oxide film indicated by reference numeral 2 (as will be described later, formed on the surface of the substrate 1 before depositing Ge5 or Sn6. The substrate side oxide film "is disposed on the entire surface of the substrate 1 with a substantially uniform film thickness, and the dots 3 are formed on the surface of the substrate side oxide film 2.
Even if the substrate-side oxide film 2 is not uniform in thickness (for example, even if a void is formed in the substrate-side oxide film 2 as indicated by reference numeral 10 in FIG. 8A),
Even if the substrate-side oxide film 2 once formed has disappeared by vapor deposition of Ge or Sn or the like (that is, the dots 3 are not formed on the surface of the substrate-side oxide film 2 but the substrate 1 Even if it is formed on the surface of
Either is fine.
次に、本発明に係る半導体デバイスの製造方法について説明する。 Next, a method for manufacturing a semiconductor device according to the present invention will be described.
本発明に係る半導体デバイスの製造方法は、
・ 前記基板１に前記基板側酸化膜２を形成する工程と（図１(a) (b) 参照）、
・ 該基板側酸化膜２にＧｅ５及びＳｎ６を蒸着することに基づきＧｅＳｎ半導体のドット３を形成する工程と（図２乃至図６参照）、
を備えている。
A method for manufacturing a semiconductor device according to the present invention includes:
A step of forming the substrate-side oxide film 2 on the substrate 1 (see FIGS. 1A and 1B);
A step of forming GeSn semiconductor dots 3 based on vapor deposition of Ge5 and Sn6 on the substrate-side oxide film 2 (see FIGS. 2 to 6);
It has.
Ｇｅ５及びＳｎ６の蒸着順序は(1) 〜(5) のいずれかにすると良い。
(1) Ｇｅ５の蒸着を先に行ってドットを形成し（図２(a) の符号５Ａ参照）、その後、Ｓｎ６の蒸着を行う場合（同図(b)
参照）
(2) Ｓｎ６の蒸着を先に行ってドットを形成し（図３(a) の符号６Ａ参照）、その後、Ｇｅ５の蒸着を行う場合（同図(b)
参照）
(3) Ｇｅ５の蒸着とＳｎ６の蒸着を同時に行う場合（図４参照）
(4) Ｇｅ５の蒸着を先に行ってＧｅの核を形成し（図５(a) の符号５Ａ参照）、その後、Ｇｅ５の蒸着とＳｎ６の蒸着を同時に行う場合（図５(b)
参照）
(5) Ｓｎ６の蒸着を先に行ってＳｎの核を形成し（図６(a) の符号６Ａ参照）、その後、Ｇｅ５の蒸着とＳｎ６の蒸着を同時に行う場合（図６(b)
参照）
The deposition order of Ge5 and Sn6 may be any one of (1) to (5).
(1) When Ge5 is deposited first to form dots (see reference numeral 5A in FIG. 2 (a)), and then Sn6 is deposited (see FIG. 2 (b)).
reference)
(2) When Sn6 is deposited first to form dots (see reference numeral 6A in FIG. 3A), and then Ge5 is deposited (FIG. 3B)
reference)
(3) When performing Ge5 deposition and Sn6 deposition simultaneously (see Fig. 4)
(4) Ge5 is vapor deposited first to form Ge nuclei (see 5A in FIG. 5A), and then Ge5 vapor deposition and Sn6 vapor deposition are performed simultaneously (FIG. 5B).
reference)
(5) Sn6 is deposited first to form Sn nuclei (see reference numeral 6A in FIG. 6 (a)), and then Ge5 and Sn6 are deposited at the same time (FIG. 6 (b)).
reference)
なお、ＧｅやＳｎの蒸着は、分子線エピタキシャル法、スパッタ法又は化学気相成長法により行うと良い。すなわち、ＧｅやＳｎの蒸着にはＫｎｕｄｓｅｎセルを用い、Ｓｉの蒸着には電子線蒸着装置を用い、分子線エピタキシャル法により真空蒸着を行う方法、ＧｅやＳｎをスパッタして蒸着するスパッタ法、或いは、ＧｅやＳｎを含む反応ガス（ＧｅＨ４、ＳｎＤ４など）を供給して成長させる方法を使用すると良い。Ｇｅ、Ｓｎの蒸着量や供給量を調整してドットサイズを制御するようにすると良い（詳細は後述する）。また、Ｇｅ及びＳｎの蒸着後、蒸着中或いは蒸着前に原子状の水素を前記基板に供給すると良い。これにより、光デバイスとしてより良質なＧｅＳｎ半導体を得ることができる。 Note that Ge or Sn is preferably deposited by molecular beam epitaxy, sputtering, or chemical vapor deposition. That is, a Knudsen cell is used for the deposition of Ge and Sn, an electron beam deposition apparatus is used for the deposition of Si, a vacuum deposition method using molecular beam epitaxy, a sputtering method in which Ge or Sn is sputtered and deposited, or It is preferable to use a method of growing by supplying a reactive gas (GeH 4 , SnD 4 or the like) containing Ge or Sn. It is preferable to control the dot size by adjusting the deposition amount and supply amount of Ge and Sn (details will be described later). Further, after deposition of Ge and Sn, atomic hydrogen may be supplied to the substrate during or before deposition. As a result, a GeSn semiconductor of better quality can be obtained as an optical device.
ところで、Ｇｅ５及びＳｎ６を単独で蒸着するときの基板温度は３０℃から７００℃までの範囲にすると良い。また、その基板温度は、エピタキシャル成長させたいか、或いは非エピタキシャル成長させたいかによって調整すれば良い。なお、上記(1) (2) のようにＧｅの蒸着とＳｎの蒸着とを分けて別々に行う場合、それぞれの蒸着時の基板温度を異ならせることも可能となる。したがって、Ｇｅの蒸着時の基板温度とＳｎの蒸着時の基板温度とをそれぞれ最適に保持し、Ｇｅ中のＳｎの偏析を低減し、結晶性が良好で、光デバイスに最適な半導体ドットを形成することができる。さらに本発明によれば、安い材料にて安価に半導体デバイスを製造することが可能となり、またＩＶ族半導体のみを使用しているため、既存のＳｉテクノロジーの利用とＳｉ電子デバイスとの融合が可能となる。 By the way, the substrate temperature when vapor-depositing Ge5 and Sn6 alone is preferably in the range from 30 ° C to 700 ° C. The substrate temperature may be adjusted depending on whether it is desired to perform epitaxial growth or non-epitaxial growth. In addition, when Ge vapor deposition and Sn vapor deposition are performed separately as in (1) and (2) above, it is also possible to vary the substrate temperature at the time of vapor deposition. Therefore, the substrate temperature during Ge deposition and the substrate temperature during Sn deposition are maintained optimally, the segregation of Sn in Ge is reduced, crystallinity is good, and semiconductor dots that are optimal for optical devices are formed. can do. Furthermore, according to the present invention, it becomes possible to manufacture a semiconductor device at a low cost with a cheap material, and since only a group IV semiconductor is used, the use of existing Si technology and Si electronic device can be integrated. It becomes.
また、上記(1)
においてＳｎの蒸着を行うときの基板温度は３０℃から３００℃の範囲にすると良い。さらに、前記(3)
(4) (5) において、Ｇｅの蒸着とＳｎの蒸着を同時に行うときの基板温度は３０℃から３００℃の範囲内にすると良い。
(1) above
In this case, the substrate temperature when Sn is deposited is preferably in the range of 30 ° C. to 300 ° C. Further, the above (3)
(4) In (5), the substrate temperature when Ge vapor deposition and Sn vapor deposition are simultaneously performed is preferably in the range of 30 ° C. to 300 ° C.
なお、本発明においては、
・ 前記ＧｅＳｎ半導体のドット３を埋めるようにＳｉ又はＧｅを蒸着してスペーサー層４を形成する工程（図７(a) (b) 参照）と、
・ 該スペーサー層４を熱酸化してスペーサー層側酸化膜１２を形成する工程と（図７(c) 参照）、
・ Ｇｅ５及びＳｎ６を該スペーサー層側酸化膜１２に蒸着することに基づきＧｅＳｎ半導体のドット１３を該スペーサー層側酸化膜表面に作製する工程と（図７(c) 参照）、
を少なくとも１サイクル実施しても良い。この場合のスペーサー層４は、Ｓｉ、Ｇｅ、或いはＳｉＧｅ混晶にて形成すると良く、蒸着によって形成すると良い。スペーサー層を形成する工程、スペーサー層側酸化膜を形成する工程、及びドットを形成する工程のサイクルを複数回実施し、ドット２３，…、スペーサー層１４，…、スペーサー層側酸化膜２２，…を順番に形成していって、多層構成にすると良い。その多層構成の半導体デバイスによりエレクトロルミネッセンス（ＥＬ）デバイスを作製しても良い。
In the present invention,
A step of forming a spacer layer 4 by depositing Si or Ge so as to fill the dots 3 of the GeSn semiconductor (see FIGS. 7A and 7B);
A step of thermally oxidizing the spacer layer 4 to form a spacer layer side oxide film 12 (see FIG. 7C);
A step of forming GeSn semiconductor dots 13 on the surface of the spacer layer side oxide film on the basis of vapor deposition of Ge5 and Sn6 on the spacer layer side oxide film 12 (see FIG. 7C);
May be carried out for at least one cycle. In this case, the spacer layer 4 is preferably formed of Si, Ge, or SiGe mixed crystal, and is preferably formed by vapor deposition. A cycle of the step of forming the spacer layer, the step of forming the spacer layer side oxide film, and the step of forming the dot is performed a plurality of times, and the dots 23, ..., the spacer layer 14, ..., the spacer layer side oxide film 22, ... Are formed in order, and a multi-layer structure is preferable. An electroluminescence (EL) device may be manufactured using the semiconductor device having the multilayer structure.
前記基板側酸化膜２又は前記スペーサー層側酸化膜１２は、前記基板１又は前記スペーサー層４を酸素雰囲気中で熱酸化して形成すると良く、その膜厚は１ｎｍ以下（好ましくは０．３ｎｍ以上）にすると良い。このような極薄の基板側酸化膜２を用いた場合、蒸着時の基板温度を調整することにより、ＧｅＳｎ半導体ドットをエピタキシャル成長、非エピタキシャル成長させることを選択することができる。また、このような極薄の基板側酸化膜２を用いた場合、より高密度のＧｅＳｎ半導体ドット３を得ることができる。 The substrate side oxide film 2 or the spacer layer side oxide film 12 may be formed by thermally oxidizing the substrate 1 or the spacer layer 4 in an oxygen atmosphere, and the film thickness thereof is 1 nm or less (preferably 0.3 nm or more). ). When such an extremely thin substrate-side oxide film 2 is used, it is possible to select whether the GeSn semiconductor dots are epitaxially grown or non-epitaxially grown by adjusting the substrate temperature during vapor deposition. Further, when such an extremely thin substrate-side oxide film 2 is used, a higher density GeSn semiconductor dot 3 can be obtained.
なお、ＧｅＳｎ半導体におけるＧｅ：Ｓｎの組成比は下式に示すようにしても良い。
また、Ｇｅ：Ｓｎの速度比は下式に示す通りにしても良い
本発明によれば、ＧｅＳｎ半導体のドット３の組成比を適正にすることにより、基板１との格子不整合による歪みを保持させ、直接遷移型半導体を得ることができる。 According to the present invention, by making the composition ratio of the GeSn semiconductor dots 3 appropriate, distortion due to lattice mismatch with the substrate 1 can be maintained, and a direct transition semiconductor can be obtained.
ところで、ＧｅＳｎ半導体が薄膜やバルク結晶の場合にはエネルギーバンドギャップを調整することができず、既述したように、例え直接遷移型半導体を形成できたとしても光通信への利用が困難な場合もあり得る。これに対し、本発明にて製造されるＧｅＳｎ半導体は微小なドット形状であるので量子サイズ効果（すなわち、ナノサイズのドットにおいてその大きさを制御することによりエネルギーバンドギャップを変化させることができるという効果）を利用することができ、エネルギーバンドギャップを０．６〜０．９ｅＶ程度（好ましくは、０．７〜０．９ｅＶ程度）にして、光通信に利用可能な半導体を得ることができる。つまり、本発明によれば、前記ＧｅＳｎ半導体の組成比、及び該半導体のドットサイズを調整することにより、該半導体のエネルギーバンドギャップを上記適正範囲にして、光通信に利用可能な半導体デバイスを製造することができる。 By the way, when the GeSn semiconductor is a thin film or a bulk crystal, the energy band gap cannot be adjusted. As described above, even if a direct transition type semiconductor can be formed, it is difficult to use it for optical communication. There is also a possibility. On the other hand, since the GeSn semiconductor manufactured in the present invention has a minute dot shape, the energy band gap can be changed by controlling the size of the quantum size effect (that is, the nano-sized dot). Effect), and an energy band gap of about 0.6 to 0.9 eV (preferably about 0.7 to 0.9 eV) can be obtained, so that a semiconductor usable for optical communication can be obtained. In other words, according to the present invention, by adjusting the composition ratio of the GeSn semiconductor and the dot size of the semiconductor, the semiconductor device that can be used for optical communication is manufactured by setting the energy band gap of the semiconductor to the appropriate range. can do.
一方、ＧｅＳｎ半導体を薄膜状に形成した場合には上述のように不整合転位が発生してしまうおそれがあった。これに対し、本発明にて製造されるＧｅＳｎ半導体は上述のように微小なドットであって半球状をしているため、歪エネルギーを低下させることができ、その結果、格子定数の不整合から生じる不整合転位を低減させることができる。該ＧｅＳｎ半導体ドットは、Ｓｉ基板上に直接形成しても、転位を生じずに成長させることが可能である。 On the other hand, when the GeSn semiconductor is formed in a thin film, there is a possibility that misfit dislocations may occur as described above. On the other hand, since the GeSn semiconductor manufactured by the present invention is a minute dot and has a hemispherical shape as described above, the strain energy can be reduced. Mismatch dislocations that occur can be reduced. The GeSn semiconductor dots can be grown without causing dislocation even when directly formed on a Si substrate.
また、本発明により作製されるＧｅＳｎ半導体が上述のように微小なドットであるため、１個当たりのドットに含まれる不純物や点欠陥の数を少なくできる。例えば、薄膜の場合には平均１０１８個／ｃｍ３の割合で不純物や点欠陥を含んでしまうような場合でも、１０ナノメータースケールの微結晶の場合、１個のドット中には不純物や点欠陥は０−１個程度しか存在し得ない。 In addition, since the GeSn semiconductor manufactured according to the present invention is a minute dot as described above, the number of impurities and point defects contained in each dot can be reduced. For example, in the case of a thin film, even if it contains impurities and point defects at an average rate of 10 18 / cm 3 , in the case of a 10 nanometer-scale microcrystal, impurities or dots are contained in one dot. There can only be about 0-1 defects.
本実施例では、図７(d) に示す多層構造のＧｅＳｎ半導体デバイスを作製した。 In this example, a GeSn semiconductor device having a multilayer structure shown in FIG.
まず、図１に示すように、１０−４Ｐａ程度の酸素圧力下でＳｉ基板１を熱酸化し、極薄Ｓｉ酸化膜（基板側酸化膜）２を得た。次に、図５(a) に示すように、蒸着装置７を用いて、超高真空下で、基板温度６５０℃でＧｅ５を蒸着して核５Ａを酸化膜上に形成し、その後、同図(b) に示すように、蒸着装置７及び８を用いて、超高真空下で、基板温度１００℃程度で、Ｇｅ５とＳｎ６を蒸着してＧｅＳｎ半導体ドット３を形成した。この条件ではＧｅＳｎ半導体ドットはエピタキシャル成長している。そして、形成したＧｅＳｎ半導体ドット３を埋めるようにＳｉのスペーサー層（図７(b)
の符号４参照）を形成し、該スペーサー層４を熱酸化して酸化膜１２を形成し、該酸化膜１２の表面には上述と同様の方法でＧｅＳｎ半導体ドット１３を形成した（同図(c)
参照）。そして、スペーサー層４，１４，…の形成、酸化膜１２，２２，…の形成、ＧｅＳｎ半導体ドット１３，２３，…の形成を順次繰り返して半導体デバイスを作製した（同図(d)
参照）。
First, as shown in FIG. 1, the Si substrate 1 was thermally oxidized under an oxygen pressure of about 10 −4 Pa to obtain an ultrathin Si oxide film (substrate side oxide film) 2. Next, as shown in FIG. 5 (a), using a vapor deposition apparatus 7, Ge5 is vapor-deposited at a substrate temperature of 650 ° C. under an ultrahigh vacuum to form a nucleus 5A on the oxide film. As shown in (b), GeSn semiconductor dots 3 were formed by vapor-depositing Ge5 and Sn6 at a substrate temperature of about 100 ° C. using the vapor deposition apparatuses 7 and 8 at an ultrahigh vacuum. Under this condition, GeSn semiconductor dots are epitaxially grown. Then, a Si spacer layer (FIG. 7B) is formed so as to fill the formed GeSn semiconductor dots 3.
The spacer layer 4 is thermally oxidized to form an oxide film 12, and GeSn semiconductor dots 13 are formed on the surface of the oxide film 12 by the same method as described above (see FIG. c)
reference). Then, formation of the spacer layers 4, 14,..., Formation of the oxide films 12, 22,... And formation of GeSn semiconductor dots 13, 23,.
reference).
なお、本実施例では上述の方法で複数の半導体デバイスを作成したが、各デバイスの半導体ドットの径は、Ｇｅ及びＳｎの蒸着量を調整することにより、１ｎｍから２０ｎｍの範囲で異ならせた。また、ＧｅとＳｎの蒸着速度比を１−ｘ：１（但し、０．０５≦ｘ≦０．２２）の範囲で変化させて、各デバイスの半導体ドットの組成比を異ならせた。作製したいずれのデバイスにおいても、半導体ドットの面密度は１０１２ｃｍ−２程度となり高密度であった。図９にＧｅＳｎ半導体ドットの走査トンネル顕微鏡（ＳＴＭ）像と反射高速電子線解析（ＲＨＥＥＤ）図形を示す。 In this example, a plurality of semiconductor devices were prepared by the above-described method, but the diameter of the semiconductor dots of each device was varied in the range of 1 nm to 20 nm by adjusting the deposition amount of Ge and Sn. Moreover, the composition ratio of the semiconductor dots of each device was varied by changing the deposition rate ratio of Ge and Sn in the range of 1-x: 1 (where 0.05 ≦ x ≦ 0.22). In any of the fabricated devices, the surface density of the semiconductor dots was as high as about 10 12 cm −2 . FIG. 9 shows a scanning tunneling microscope (STM) image of a GeSn semiconductor dot and a reflection high-energy electron beam analysis (RHEED) figure.
本実施例では、図１０に示す構造のＥＬデバイス（半導体デバイス）を作製した。まず、Ｐ型のシリコン基板１上に基板側酸化膜２を形成し、ＧｅＳｎ半導体ドット３，１３，…、スペーサー層４，１４，…、スペーサー層側酸化膜１２，２２，…を多層に形成し、その後、Ｎ型となるようにドーパントを入れてＳｉを蒸着しＮ型Ｓｉ薄膜４０にてキャップをした。さらに、蒸着法を用いて、透明電極４１、ＡｕＧａ電極４２、Ａｌ電極４３を図示の位置にそれぞれ形成した。本実施例によれば、良質のＥＬデバイスを得ることができた。 In this example, an EL device (semiconductor device) having the structure shown in FIG. 10 was produced. First, a substrate side oxide film 2 is formed on a P-type silicon substrate 1, and GeSn semiconductor dots 3, 13,..., Spacer layers 4, 14,..., Spacer layer side oxide films 12, 22,. Thereafter, a dopant was added so as to be N-type, Si was deposited, and the N-type Si thin film 40 was capped. Further, a transparent electrode 41, an AuGa electrode 42, and an Al electrode 43 were formed at the positions shown in the drawing by using a vapor deposition method. According to this example, a high-quality EL device could be obtained.
ＧｅとＳｎを蒸着してＧｅＳｎ半導体ドットを形成することによって、光デバイス材料の用途に適用できる。 By depositing Ge and Sn to form GeSn semiconductor dots, it can be applied to the use of optical device materials.
１ 基板
２ 基板側酸化膜
３ ＧｅＳｎ半導体のドット
４ スペーサー層
５ Ｇｅ
５Ａ Ｇｅの核
６ Ｓｎ
１２ スペーサー層側酸化膜
１３ ＧｅＳｎ半導体のドット
DESCRIPTION OF SYMBOLS 1 Substrate 2 Substrate side oxide film 3 GeSn semiconductor dot 4 Spacer layer 5 Ge
5A Ge nucleus 6 Sn
12 Spacer layer side oxide film 13 GeSn semiconductor dots
Claims (20)
該基板側酸化膜にＧｅとＳｎとを蒸着することに基づきＧｅＳｎ半導体のドットを作製する工程と、
を有し、
前記ＧｅＳｎ半導体のドットを埋めるようにＳｉ又はＧｅを蒸着してスペーサー層を形成する工程、
を実施するＧｅＳｎ半導体デバイスの製造方法。 Forming a substrate side oxide film on a substrate made of single crystal Si, Ge or SiGe;
Producing GeSn semiconductor dots based on vapor deposition of Ge and Sn on the substrate side oxide film;
Have
Forming a spacer layer by depositing Si or Ge so as to fill the dots of the GeSn semiconductor;
The manufacturing method of the GeSn semiconductor device which implements .
該スペーサー層を熱酸化してスペーサー層側酸化膜を形成する工程と、
ＧｅとＳｎとを前記スペーサー層側酸化膜に蒸着することに基づきＧｅＳｎ半導体のドットを該スペーサー層側酸化膜表面に作製する工程と、
を少なくとも１サイクル実施する、請求項１に記載のＧｅＳｎ半導体デバイスの製造方法。 A step of forming the spacer layer,
A step of thermally oxidizing the spacer layer to form a spacer layer side oxide film;
Forming GeSn semiconductor dots on the spacer layer side oxide film surface based on vapor deposition of Ge and Sn on the spacer layer side oxide film;
At least one cycle implementing the method of manufacturing a GeSn semiconductor device according to claim 1.
ことを特徴とする請求項１又は２に記載のＧｅＳｎ半導体デバイスの製造方法。The method of manufacturing a GeSn semiconductor device according to claim 1 or 2, wherein
ことを特徴とする請求項１乃至３のいずれか１項に記載のＧｅＳｎ半導体デバイスの製造方法。 The substrate side oxide film or the spacer layer side oxide film was formed to a thickness of 1 nm or less by thermally oxidizing the substrate or the spacer layer in an oxygen atmosphere.
The method for manufacturing a GeSn semiconductor device according to claim 1, wherein the GeSn semiconductor device is a semiconductor device.
ことを特徴とする請求項１乃至４のいずれか１項に記載のＧｅＳｎ半導体デバイスの製造方法。 The GeSn semiconductor dots are formed by performing Ge deposition first, and then performing Sn deposition.
The method for manufacturing a GeSn semiconductor device according to claim 1, wherein the GeSn semiconductor device is a semiconductor device.
ことを特徴とする請求項１乃至４のいずれか１項に記載のＧｅＳｎ半導体デバイスの製造方法。 Forming the GeSn semiconductor dots by first depositing Sn and then depositing Ge;
The method for manufacturing a GeSn semiconductor device according to claim 1, wherein the GeSn semiconductor device is a semiconductor device.
ことを特徴とする請求項１乃至４のいずれか１項に記載のＧｅＳｎ半導体デバイスの製造方法。 Forming the GeSn semiconductor dots by simultaneously depositing Ge and Sn;
The method for manufacturing a GeSn semiconductor device according to claim 1, wherein the GeSn semiconductor device is a semiconductor device.
ことを特徴とする請求項１乃至４のいずれか１項に記載のＧｅＳｎ半導体デバイスの製造方法。 The GeSn semiconductor dots are formed by performing Ge deposition first to form Ge nuclei, and then performing Ge and Sn deposition simultaneously.
The method for manufacturing a GeSn semiconductor device according to claim 1, wherein the GeSn semiconductor device is a semiconductor device.
ことを特徴とする請求項１乃至４のいずれか１項に記載のＧｅＳｎ半導体デバイスの製造方法。 First, Sn is deposited to form Sn nuclei, and then Ge and Sn are deposited simultaneously to form the GeSn semiconductor dots.
The method for manufacturing a GeSn semiconductor device according to claim 1, wherein the GeSn semiconductor device is a semiconductor device.
ことを特徴とする請求項５，６，８，９のいずれか１項に記載のＧｅＳｎ半導体デバイスの製造方法。 When vapor-depositing Ge and Sn alone, the substrate temperature is in the range of 30 ° C. to 700 ° C., and is adjusted according to whether epitaxial growth or non-epitaxial growth is performed.
The method for manufacturing a GeSn semiconductor device according to any one of claims 5, 6, 8, and 9.
ことを特徴とする請求項５に記載のＧｅＳｎ半導体デバイスの製造方法。 The substrate temperature when depositing Sn is in the range of 30 ° C. to 300 ° C.,
The method of manufacturing a GeSn semiconductor device according to claim 5.
ことを特徴とする請求項７乃至９に記載のＧｅＳｎ半導体デバイスの製造方法。 When simultaneously depositing Ge and Sn, the substrate temperature is in the range of 30 ° C. to 300 ° C.,
10. The method for manufacturing a GeSn semiconductor device according to claim 7, wherein the GeSn semiconductor device is manufactured.
ことを特徴とする請求項１０乃至１２に記載のＧｅＳｎ半導体デバイスの製造方法。 The GeSn semiconductor is a direct transition semiconductor,
The method of manufacturing a GeSn semiconductor device according to claim 10, wherein the GeSn semiconductor device is a semiconductor device.
ことを特徴とする請求項１乃至１３のいずれか１項に記載のＧｅＳｎ半導体デバイスの製造方法。 The vapor deposition is performed by molecular beam epitaxy, sputtering, or chemical vapor deposition.
The method of manufacturing a GeSn semiconductor device according to claim 1, wherein the GeSn semiconductor device is a semiconductor device.
ことを特徴とする請求項１乃至１４のいずれか1項に記載のＧｅＳｎ半導体デバイスの製造方法。
The method of manufacturing a GeSn semiconductor device according to claim 1, wherein the GeSn semiconductor device is manufactured.
ことを特徴とする請求項１２に記載のＧｅＳｎ半導体デバイスの製造方法。
The method of manufacturing a GeSn semiconductor device according to claim 12.
ことを特徴とする請求項１乃至１６のいずれか１項に記載のＧｅＳｎ半導体デバイスの製造方法。 By adjusting the composition ratio of the GeSn semiconductor and the dot size of the semiconductor, the energy band gap of the semiconductor is adjusted to an appropriate range, and a semiconductor device that can be used for optical communication is manufactured.
The method for manufacturing a GeSn semiconductor device according to claim 1, wherein the GeSn semiconductor device is a semiconductor device.
ことを特徴とする請求項１７に記載のＧｅＳｎ半導体デバイスの製造方法。 The appropriate range of the energy band gap is from 0.6 eV to 0.9 eV.
The method of manufacturing a GeSn semiconductor device according to claim 17.
ことを特徴とする請求項１乃至１８のいずれか１項に記載のＧｅＳｎ半導体デバイスの製造方法。 Supplying atomic hydrogen to the substrate during or before the deposition of Ge and Sn;
The method for manufacturing a GeSn semiconductor device according to claim 1, wherein the GeSn semiconductor device is a semiconductor device.
ことを特徴とする請求項１乃至１９のいずれか１項に記載のＧｅＳｎ半導体デバイスの製造方法。 Manufacturing electroluminescent devices,
The method for manufacturing a GeSn semiconductor device according to claim 1, wherein the GeSn semiconductor device is a semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006122795A JP4989101B2 (en) | 2006-04-27 | 2006-04-27 | Method for manufacturing GeSn semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006122795A JP4989101B2 (en) | 2006-04-27 | 2006-04-27 | Method for manufacturing GeSn semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007294778A JP2007294778A (en) | 2007-11-08 |
| JP4989101B2 true JP4989101B2 (en) | 2012-08-01 |
Family
ID=38765071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006122795A Expired - Fee Related JP4989101B2 (en) | 2006-04-27 | 2006-04-27 | Method for manufacturing GeSn semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4989101B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5388954B2 (en) | 2010-06-14 | 2014-01-15 | キヤノン株式会社 | Light emitting device and manufacturing method thereof |
| US9082684B2 (en) * | 2012-04-02 | 2015-07-14 | Applied Materials, Inc. | Method of epitaxial doped germanium tin alloy formation |
| CN103811304A (en) * | 2014-02-25 | 2014-05-21 | 清华大学 | GeSn layer and forming method thereof |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61156545A (en) * | 1984-12-28 | 1986-07-16 | Tdk Corp | Information recording medium and recording method |
| JPH01101192A (en) * | 1987-10-14 | 1989-04-19 | Canon Inc | Recording method |
| JPH0414258A (en) * | 1990-05-02 | 1992-01-20 | Canon Inc | Semiconductor device |
| JPH0864847A (en) * | 1994-08-23 | 1996-03-08 | Canon Inc | Fabrication of photovoltaic element |
| JP3754742B2 (en) * | 1996-02-16 | 2006-03-15 | キヤノン株式会社 | Photovoltaic element manufacturing apparatus |
| KR20030055346A (en) * | 2000-12-11 | 2003-07-02 | 프레지던트 앤드 펠로우즈 오브 하버드 칼리지 | Nanosensors |
| JP4517144B2 (en) * | 2004-07-14 | 2010-08-04 | 国立大学法人広島大学 | Manufacturing method of MOS field effect transistor type quantum dot light emitting device |
-
2006
- 2006-04-27 JP JP2006122795A patent/JP4989101B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007294778A (en) | 2007-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Noborisaka et al. | Fabrication and characterization of freestanding GaAs∕ AlGaAs core-shell nanowires and AlGaAs nanotubes by using selective-area metalorganic vapor phase epitaxy | |
| JP2004531889A (en) | Method for forming germanium layer | |
| US20100065810A1 (en) | Method Of Synthesizing Semiconductor Nanostructures And Nanostructures Synthesized By The Method | |
| US11469351B2 (en) | Light emitting device | |
| CN106960781A (en) | A kind of gallium nitride film and preparation method thereof and graphene film and preparation method thereof | |
| CN109056057B (en) | Preparation method of large-size single-crystal gallium oxide nanosheet | |
| JP5073624B2 (en) | Method for growing zinc oxide based semiconductor and method for manufacturing semiconductor light emitting device | |
| JP4989101B2 (en) | Method for manufacturing GeSn semiconductor device | |
| CN104894640B (en) | ZnO classifying nanos array and preparation method and application on a kind of graphene substrate | |
| CN107210195A (en) | Include the semiconductor crystal wafer of monocrystalline group 13 nitride layer | |
| Liudi Mulyo et al. | The influence of AlN buffer layer on the growth of self-assembled GaN nanocolumns on graphene | |
| JP4535935B2 (en) | Nitride semiconductor thin film and manufacturing method thereof | |
| JP4508761B2 (en) | Manufacturing method of semiconductor device | |
| JP4283478B2 (en) | Method for growing SiC single crystal on electronic device substrate | |
| Akiyama et al. | Growth of epitaxial β-FeSi2 thin film on Si (001) by metal-organic chemical vapor deposition | |
| JP3979115B2 (en) | Method for manufacturing iron silicide layer, semiconductor substrate, and optical semiconductor device | |
| Fujisawa et al. | Growth and characterization of a GaAs quantum well buried in GaAsP/GaAs vertical heterostructure nanowires by selective-area metal organic vapor phase epitaxy | |
| Schneble et al. | Application of templated vapor-liquid-solid growth to heteroepitaxy of InP on Si | |
| JP5073623B2 (en) | Method for growing zinc oxide based semiconductor and method for manufacturing semiconductor light emitting device | |
| US11139280B2 (en) | Light emitting device | |
| KR20030071914A (en) | ZnO based quantum well and/or superlattice nanowires | |
| KR101494764B1 (en) | Nitride compound semiconductor nano structures and method of forming the same | |
| JP2009026847A (en) | Manufacturing method of iron silicide ferromagnetic material device | |
| JP6153224B2 (en) | GaSb / InAs / Si (111) structure excellent in surface flatness and crystal structure perfectness, method for forming the same, and MOS device and infrared detection device using the structure | |
| JP5573359B2 (en) | Quantum dot manufacturing method and optical semiconductor device manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081027 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110530 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110614 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110801 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120410 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120427 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |