JP4973996B2 - Laminated electronic components - Google Patents

Laminated electronic components Download PDF

Info

Publication number
JP4973996B2
JP4973996B2 JP2007208938A JP2007208938A JP4973996B2 JP 4973996 B2 JP4973996 B2 JP 4973996B2 JP 2007208938 A JP2007208938 A JP 2007208938A JP 2007208938 A JP2007208938 A JP 2007208938A JP 4973996 B2 JP4973996 B2 JP 4973996B2
Authority
JP
Japan
Prior art keywords
conductor pattern
coil
pattern
insulator layer
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007208938A
Other languages
Japanese (ja)
Other versions
JP2009044030A5 (en
JP2009044030A (en
Inventor
智 横内
徹 梅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Metals Ltd
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Priority to JP2007208938A priority Critical patent/JP4973996B2/en
Publication of JP2009044030A publication Critical patent/JP2009044030A/en
Publication of JP2009044030A5 publication Critical patent/JP2009044030A5/ja
Application granted granted Critical
Publication of JP4973996B2 publication Critical patent/JP4973996B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Coils Or Transformers For Communication (AREA)

Description

本発明は、積層インダクタや積層インダクタを内蔵する基板、並びにDC−DCコンバータ制御回路、スイッチング素子を含む半導体集積回路等の能動素子を複合したDC−DCコンバータ等の積層電子部品に関する。   The present invention relates to a multilayer electronic component such as a DC-DC converter that combines a multilayer inductor, a substrate incorporating the multilayer inductor, a DC-DC converter control circuit, and an active element such as a semiconductor integrated circuit including a switching element.

携帯型の各種電子機器(携帯電話、携帯情報端末PDAやノート型コンピュータ、DVD,CD,MDプレイヤー、デジタルカメラ、ビデオカメラ等々)は、電源として電池を用いるものが多く、電源電圧を所定の動作電圧に変換する電力変換装置としてDC−DCコンバータを備えている。
DC−DCコンバータは、スイッチング素子、制御回路を含む半導体集積回路(能動素子)とインダクタ、コンデンサなどの受動素子を、接続線路が形成されたプリント基板等の上にディスクリート回路として構成するのが一般的であるが、電子機器の小型化に伴って、前記受動素子の小型化や、受動素子と能動素子との複合化により、DC−DCコンバータ自体が占める容積を低減することが求められている。
Many portable electronic devices (such as mobile phones, personal digital assistants PDAs, notebook computers, DVDs, CDs, MD players, digital cameras, video cameras, etc.) use batteries as the power source, and operate the power supply voltage at a predetermined level. A DC-DC converter is provided as a power conversion device that converts voltage.
In a DC-DC converter, a semiconductor integrated circuit (active element) including a switching element and a control circuit and passive elements such as an inductor and a capacitor are generally configured as a discrete circuit on a printed circuit board or the like on which a connection line is formed. However, with the downsizing of electronic devices, it is required to reduce the volume occupied by the DC-DC converter itself by downsizing the passive element or combining the passive element and the active element. .

これまでインダクタとしては、磁心に導線を巻いた巻線タイプのものが多く用いられてきたが、小型化には限界があり、積層インダクタが用いられる様になって来た。また、積層インダクタを多層基板として、これに半導体集積回路を実装して複合化することも提案されている。   Up to now, many inductors of the winding type in which a conducting wire is wound around a magnetic core have been used. However, there is a limit to miniaturization, and multilayer inductors have been used. It has also been proposed to use a multilayer inductor as a multilayer substrate and mount a semiconductor integrated circuit on the multilayer substrate to form a composite.

積層インダクタや多層基板等の積層電子部品の構造は様々であるが、一般的な構造を図17の断面図に示す。積層電子部品は、磁性体(フェライト)80と内部導体(導体パターン)60とをシート積層法、印刷法などにより一体成形した後,同時焼成し、得られた焼成体表面に外部端子用ペーストを印刷または転写し、焼き付けて外部端子(図示せず)とした、所謂モノリシック構造を有する。
このような積層電子部品は機械的強度に優れ、かつ小型化に適した構造ではあるが、一方で構造に起因する幾つかの課題があった。以下積層インダクタを例にとって説明する。
Although there are various structures of multilayer electronic components such as multilayer inductors and multilayer substrates, a general structure is shown in a sectional view of FIG. In the multilayer electronic component, the magnetic body (ferrite) 80 and the internal conductor (conductor pattern) 60 are integrally formed by a sheet lamination method, a printing method, or the like, and then fired at the same time, and external terminal paste is applied to the surface of the obtained fired body. It has a so-called monolithic structure that is printed or transferred and baked to form external terminals (not shown).
Such a multilayer electronic component is excellent in mechanical strength and has a structure suitable for downsizing, but has several problems due to the structure. Hereinafter, a multilayer inductor will be described as an example.

第1の課題は直流抵抗値の増加である。内部導体の抵抗が大部分を占める直流抵抗を低減するためには、その断面積を大きく、全長を短くすれば良いが、内部導体の長さは、積層インダクタの外形寸法とターン数により決定されるものであるので、その変更は実質的に困難である。このため専ら、内部導体の断面積を大きくすることが行なわれていた。
しかしながら、導体の幅を広くして断面積を大きくすると磁路断面積が減少するため、インダクタンス値が減少し、また厚みを厚くすると、シート積層法では積層時にシート間に圧着が不十分と成りやすく、デラミネーション(層間剥離)といった問題があり、また印刷法では導体の厚み分を補うように、導体の周囲に磁性体を印刷することが必要となり、工数が増加するなどの問題があった。
The first problem is an increase in the DC resistance value. In order to reduce the DC resistance, where the resistance of the inner conductor is the largest, the cross-sectional area should be increased and the overall length should be shortened. However, the length of the inner conductor is determined by the outer dimensions and the number of turns of the multilayer inductor. Therefore, the change is substantially difficult. For this reason, the cross-sectional area of the internal conductor has been exclusively increased.
However, if the width of the conductor is increased and the cross-sectional area is increased, the cross-sectional area of the magnetic path is reduced, so that the inductance value is reduced, and if the thickness is increased, the sheet lamination method results in insufficient crimping between the sheets at the time of lamination. There is a problem such as easy delamination (delamination), and the printing method has a problem of increasing man-hours because it is necessary to print a magnetic material around the conductor to compensate for the thickness of the conductor. .

このような課題に対して、特許文献1や特許文献2では、コイル用パターン(61a、61b・・・66a,66b)を形成したシートを2枚づつ重ね合わせて、スルーホールで接続してコイルを形成した積層電子部品が開示されている(図16参照)。この構成によれば導体の厚みを厚くしたり幅を広げたりせずに済むが、6パターン程度のコイル用パターンを準備し使用することから、工数が増加してしまうとの問題が未だ解決されていない。   In order to deal with such a problem, in Patent Document 1 and Patent Document 2, two sheets each having a coil pattern (61a, 61b... 66a, 66b) are overlapped and connected through a through hole. A multilayer electronic component in which is formed is disclosed (see FIG. 16). According to this configuration, it is not necessary to increase the thickness of the conductor or widen the width, but since the coil pattern of about 6 patterns is prepared and used, the problem of increasing the number of steps is still solved. Not.

第2の課題は直流重畳特性である。従来の巻線タイプのインダクタは開磁路構造であったが、積層インダクタは閉磁路構造(図17参照)であるため,大きな励磁電流(重畳電流とも言う)を流すと、磁性体80が磁気飽和することによりインダクタンスが急激に低下する場合があった。直流重畳特性はDC−DCコンバータに用いる場合には特に問題となる。   The second problem is DC superposition characteristics. Conventional winding type inductors have an open magnetic circuit structure, but multilayer inductors have a closed magnetic circuit structure (see FIG. 17). Therefore, when a large excitation current (also referred to as a superimposed current) is passed, the magnetic body 80 becomes magnetic. In some cases, the inductance rapidly decreases due to saturation. The DC superimposition characteristic is particularly problematic when used for a DC-DC converter.

第3の課題は品質係数Qの低下である。図17に示した従来の積層インダクタでは、その内部において、内部導体60に流れる励磁電流により磁束φbが形成されるとともに、周囲が磁性体に囲まれた内部導体60の周囲には漏れ磁束φaが生じる。内部導体60に流れる電流の向きが同じのなので、各コイル用パターンの漏れ磁束φaの方向が逆方向となり、磁気抵抗が増し、インダクタンス値の低下や品質係数Qが低下するという問題があった。
実開平05−57817号 特開平08−130115号
The third problem is a decrease in the quality factor Q. In the conventional multilayer inductor shown in FIG. 17, a magnetic flux φb is formed inside by an exciting current flowing through the internal conductor 60, and a leakage magnetic flux φa is formed around the internal conductor 60 surrounded by a magnetic material. Arise. Since the direction of the current flowing through the internal conductor 60 is the same, the direction of the leakage magnetic flux φa of each coil pattern is reversed, increasing the magnetic resistance, reducing the inductance value and reducing the quality factor Q.
Japanese Utility Model 05-57817 JP-A-08-130115

前述の様に、未だ従来の積層インダクタは様々な課題を有している。そこで本発明では、積層インダクタや、インダクタを内蔵する多層基板等の積層電子部品において、製造工数を低減しながら、直流抵抗値を低減し、Q値に優れた積層電子部品を得ることを第1の目的とする。更に、励磁電流によってインダクタンス値の変動が少ない積層電子部品を得ることを第2の目的とする。   As described above, the conventional multilayer inductor still has various problems. Accordingly, in the present invention, in a multilayer electronic component such as a multilayer inductor or a multilayer substrate incorporating the inductor, the first step is to obtain a multilayer electronic component having an excellent Q value by reducing the DC resistance value while reducing the number of manufacturing steps. The purpose. It is a second object of the present invention to obtain a laminated electronic component with a small variation in inductance value due to an exciting current.

本発明は、第1の絶縁体層を介して重なる第1の導体パターンと第2の導体パターンとを、前記第1の絶縁体層に設けられた複数のビアホールで並列接続してなる複数のコイルパターンを有する積層電子部品において、第1のコイルパターンを構成する第1の導体パターンは、第2の導体パターンの一端部と積層方向に重なりビアホールで接続されるとともに、前記第2の導体パターンの一端部と他端部との間の複数箇所にてビアホールで接続されるが、前記第2の導体パターンの他端部は接続されて無く、前記前記第2の導体パターンの他端部は、第2のコイルパターンを構成する第1の導体パターンと第2の絶縁体層に設けられたビアホールで接続され、第1のコイルパターンと、第2のコイルパターンとを直列に接続し、螺旋状に形成されたコイルとしたことを特徴とする積層電子部品である。
本発明においては、前記第1の導体パターンは略3/4ターン〜略1ターンに形成された導体パターンであり、前記第2の導体パターンは略1ターンに形成された導体パターンであるのが好ましい
The present invention provides a plurality of first conductor patterns and second conductor patterns that are overlapped via a first insulator layer and connected in parallel by a plurality of via holes provided in the first insulator layer. In the laminated electronic component having a coil pattern, the first conductor pattern constituting the first coil pattern is connected to one end of the second conductor pattern by a via hole overlapping in the lamination direction, and the second conductor pattern Are connected by via holes at a plurality of locations between one end and the other end of the second conductor pattern, the other end of the second conductor pattern is not connected, the other end of the second conductor pattern is The first conductor pattern constituting the second coil pattern is connected to the via hole provided in the second insulator layer, and the first coil pattern and the second coil pattern are connected in series to form a spiral. Coil formed into a shape A laminated electronic component, characterized in that the.
In the present invention, the first conductor pattern is a conductor pattern formed in approximately 3/4 turns to approximately one turn, and the second conductor pattern is a conductor pattern formed in approximately one turn. Is preferred .

また本発明においては、少なくとも一部のコイルパターンにおいて、前記第1の絶縁体層と前記第2の絶縁体層のいずれか一方を磁性体とし、他方を非磁性体として、磁気ギャップを形成するのが好ましい。In the present invention, in at least a part of the coil pattern, one of the first insulator layer and the second insulator layer is a magnetic body and the other is a non-magnetic body to form a magnetic gap. Is preferred.

また本発明においては、少なくとも一部のコイルパターンにおいて、その内側の領域に第3の絶縁体層を配置し、前記第1及び第2の絶縁体層を磁性体で形成し、前記第3の絶縁体層を非磁性体で形成して、磁気ギャップを形成するのも好ましい。Further, in the present invention, in at least a part of the coil pattern, a third insulator layer is disposed in an inner region thereof, the first and second insulator layers are formed of a magnetic material, and the third insulator layer is formed. It is also preferable to form the magnetic gap by forming the insulator layer from a non-magnetic material.

第1及び第2の導体パターン間は複数のビアホールで並列に接続されているため、コイルの直流抵抗を減じることが出来、損失を低減することが出来る。また、第1の絶縁体層に生じる磁束を低減し、Q値を向上することが出来る。また、コイルの多くの部分を、第1及び第2の導体パターンで形成されたコイルパターンで形成することが出来るため、従来と比べて工数を低減し、印刷の為のスクリーン等の備品を削減することが出来る。   Since the first and second conductor patterns are connected in parallel by a plurality of via holes, the DC resistance of the coil can be reduced, and loss can be reduced. Further, the magnetic flux generated in the first insulator layer can be reduced and the Q value can be improved. In addition, many parts of the coil can be formed with the coil pattern formed by the first and second conductor patterns, reducing the man-hours compared to the prior art and reducing equipment such as screens for printing. I can do it.

また本発明においては、前記第1の絶縁体層を非磁性体とし、前記第2の絶縁体層を磁性体とするのが好ましい。このような構成によれば、第1の絶縁体層を磁気ギャップ(エアギャップとも言う)とすることが出来る。この場合、コイルの内側及び外側の領域に非磁性体が配置され、反磁界によって励磁電流に対して容易に磁気飽和しない開磁路構造となる。このため、低励磁電流から高励磁電流において安定したインダクタンス値を得ることが出来、大きな電流を流しても容易に磁気飽和しない、優れた直流重畳特性を発揮することが出来る。また、第1の絶縁体層を非磁性体とすれば、第1の導体パターンと第2の導体パターンの間が非磁性体で占められるため、漏洩する磁束を低減でき、もって高いQを有するコイルとすることが出来る。   In the present invention, it is preferable that the first insulator layer is a non-magnetic material and the second insulator layer is a magnetic material. According to such a configuration, the first insulator layer can be a magnetic gap (also referred to as an air gap). In this case, a non-magnetic material is disposed in the inner and outer regions of the coil, and an open magnetic circuit structure is obtained in which the magnetic current is not easily saturated by the demagnetizing field. Therefore, a stable inductance value can be obtained from a low excitation current to a high excitation current, and excellent DC superposition characteristics that do not easily cause magnetic saturation even when a large current is passed can be exhibited. Further, if the first insulator layer is made of a non-magnetic material, the space between the first conductor pattern and the second conductor pattern is occupied by the non-magnetic material, so that the leakage magnetic flux can be reduced and thus has a high Q. It can be a coil.

また、前記コイルパターンの内側の領域に第3の絶縁体層を配置し、これを非磁性体として、コイルの内側にのみ磁気ギャップを形成すれば、コイルの内側、外側に磁気ギャップを設ける場合よりも大きなインダクタンスが得られるとともに、外側に磁気ギャップを形成しないため、外部への漏洩磁束が生じることが無い。またこの場合も磁気ギャップによって、第1の導体パターンと第2の導体パターンの間に漏洩する磁束を低減することが出来、高いQを有するコイルとすることが出来る。   In addition, if a third insulator layer is disposed in the inner region of the coil pattern, and this is used as a non-magnetic material to form a magnetic gap only on the inner side of the coil, a magnetic gap is provided on the inner and outer sides of the coil. In addition, a larger inductance can be obtained, and no magnetic gap is formed on the outside, so that no leakage magnetic flux is generated. Also in this case, the magnetic gap can reduce the magnetic flux leaking between the first conductor pattern and the second conductor pattern, and a coil having a high Q can be obtained.

本発明においては、第1の絶縁体層の厚みが第2の絶縁体層の厚みよりも薄いのが好ましい。この場合も漏洩する磁束をより低減することが出来る。好ましくは、第1の絶縁体層の厚みを第2の絶縁体層の厚みに対して1/8〜1/2とするのが好ましい。   In the present invention, the thickness of the first insulator layer is preferably thinner than the thickness of the second insulator layer. Also in this case, the leakage magnetic flux can be further reduced. Preferably, the thickness of the first insulator layer is preferably 1/8 to 1/2 of the thickness of the second insulator layer.

本発明においては、一部のコイルパターンを構成する第1の導体パターン及び/又は第2の導体パターンの幅を、他のコイルパターンを構成する第1の導体パターンと第2の導体パターンの幅よりも、幅広としても良い。このような構成によれば、低電流時に大きなインダクタンス得ることが出来、また大電流時には、幅広の導体パターンを備えるコイルパターン部が、磁気飽和を生じた後磁気ギャップとして機能するため、大きな電流を流しても容易に磁気飽和しない、優れた直流重畳特性を発揮することが出来る。なお磁路の断面積が減磁されてインダクタンスの低下を招く場合があるため、コイルパターンの幅寸法は、必要とするインダクタンスにより適宜設定される。   In the present invention, the width of the first conductor pattern and / or the second conductor pattern constituting a part of the coil pattern is set to the width of the first conductor pattern and the second conductor pattern constituting the other coil pattern. Instead, it may be wider. According to such a configuration, a large inductance can be obtained at a low current, and a coil current portion having a wide conductor pattern functions as a magnetic gap after magnetic saturation occurs at a large current. It can exhibit excellent DC superposition characteristics that are not easily magnetically saturated even when flowing. Since the cross-sectional area of the magnetic path may be demagnetized to cause a decrease in inductance, the width dimension of the coil pattern is appropriately set depending on the required inductance.

表面に半導体集積回路部品を実装し、前記半導体集積回路部品と前記コイルを接続すれば、回路基板への実装面積を半導体集積回路部品の分、低減できるとともに、回路基板に設けるべき接続線路を低減できるため好ましい。   By mounting a semiconductor integrated circuit component on the surface and connecting the semiconductor integrated circuit component and the coil, the mounting area on the circuit board can be reduced by the amount of the semiconductor integrated circuit component, and the connection lines to be provided on the circuit board can be reduced. This is preferable because it is possible.

本発明によれば、積層インダクタや、インダクタを内蔵する多層基板等の積層電子部品において、直流抵抗値が低く、かつ励磁電流によってインダクタンス値の変動が少なくて、大きな励磁電流に対応可能とし、さらに品質係数Qを向上することが出来る。   According to the present invention, in a multilayer electronic component such as a multilayer inductor or a multilayer substrate incorporating an inductor, the direct current resistance value is low and the inductance value varies little by the excitation current, so that it can cope with a large excitation current. The quality factor Q can be improved.

以下,本発明をその実施のための形態を示す図面に基づいて説明する。
図1は、本発明の一実施例に係る積層電子部品(積層インダクタ)の斜視図である。図2(a)〜(i)は積層電子部品の積層構造を説明するための斜視図である。図3(a)〜(i)は他の積層電子部品の積層構造を説明するための斜視図である。図4は積層電子部品に用いるコイルパターンの他の例を示す分解斜視図である。
Hereinafter, the present invention will be described with reference to the drawings showing embodiments thereof.
FIG. 1 is a perspective view of a multilayer electronic component (multilayer inductor) according to an embodiment of the present invention. 2A to 2I are perspective views for explaining the laminated structure of the laminated electronic component. FIGS. 3A to 3I are perspective views for explaining a laminated structure of another laminated electronic component. FIG. 4 is an exploded perspective view showing another example of a coil pattern used for a laminated electronic component.

積層インダクタは、第1の導体パターン1を形成した第1の絶縁体層10と、第2の導体パターン2を形成した第2の絶縁体層11を主体として構成されている。第1の導体パターン1及び第2の導体パターン2は帯状に形成されており、少なくとも第2の導体パターン2は環状に形成されている。
本実施例(図2)においては、第1の導体パターンを3/4ターンの環状に形成し、第2の導体パターンを実質的に1ターンとなる環状パターンとし、第1の絶縁体層に設けられた複数のビアホールで導体パターンを接続して直流抵抗を低減している。なお、第1の導体パターンが3/4ターン未満であっても、従来技術に比して直流抵抗値を低減する効果が発揮される。
更に、図3の分解斜視図に示すように、第1の導体パターンも実質的に1ターンとなる環状パターンとし、更にコイルパターン間を第2の絶縁体層に設けられた複数のビアホールで接続するのが好ましい。図3の積層インダクタでは、引出し用の電極パターン4a、4bを幅広とし複数のビアホールでコイルパターンと接続するとともに、前記ビアホールを上下面まで延出させ、外部端子と電気的接続している。このような構成により、内部に形成された電極パターンと外部端子との接続ヶ所を増やし、断線等の不具合が生じないようにして、接続の信頼性を向上している。
The multilayer inductor is mainly composed of a first insulator layer 10 on which a first conductor pattern 1 is formed and a second insulator layer 11 on which a second conductor pattern 2 is formed. The first conductor pattern 1 and the second conductor pattern 2 are formed in a band shape, and at least the second conductor pattern 2 is formed in an annular shape.
In the present embodiment (FIG. 2), the first conductor pattern is formed in a 3/4 turn ring shape, the second conductor pattern is formed in a ring pattern having substantially one turn, and the first insulator layer is formed on the first insulator layer. The direct current resistance is reduced by connecting conductor patterns with a plurality of via holes provided. Even if the first conductor pattern has less than 3/4 turns, the effect of reducing the direct current resistance value is exhibited as compared with the prior art.
Further, as shown in the exploded perspective view of FIG. 3, the first conductor pattern is also formed into an annular pattern having substantially one turn, and the coil patterns are connected by a plurality of via holes provided in the second insulator layer. It is preferable to do this. In the multilayer inductor of FIG. 3, the lead electrode patterns 4a and 4b are wide and connected to the coil pattern by a plurality of via holes, and the via holes extend to the upper and lower surfaces and are electrically connected to external terminals. With such a configuration, the number of connection points between the electrode patterns formed inside and the external terminals is increased, and problems such as disconnection do not occur, thereby improving the connection reliability.

第1の導体パターンと第2の導体パターンは、それぞれ絶縁体層に印刷形成される。導体パターンの厚みが厚ければ、直流抵抗値も低減するが従来技術と同様の問題が生じる。また薄すぎると直流抵抗値の低減が不十分となる。よって、各導体パターンの厚みは10μm〜20μmとするのが好ましい。また、第1及び第2の導体パターンの厚みを異ならせて形成しても良い。
本発明によれば、導体パターンの厚みを薄くしても直流抵抗値の増加を抑えることが出来るとともに、デラミネーションの発生を抑えることも可能である。また実質的に2つの導体パターンでコイルを形成することが出来るので、導体パターンを形成するためのスクリーンを減じ、コイル形成の工数や費用を削減することが出来る。
The first conductor pattern and the second conductor pattern are each printed on the insulator layer. If the thickness of the conductor pattern is large, the DC resistance value is also reduced, but the same problem as in the prior art occurs. On the other hand, if the thickness is too thin, the direct current resistance value is not sufficiently reduced. Therefore, the thickness of each conductor pattern is preferably 10 μm to 20 μm. Further, the first and second conductor patterns may be formed with different thicknesses.
According to the present invention, it is possible to suppress an increase in the DC resistance value even when the conductor pattern is thin, and to suppress the occurrence of delamination. Further, since the coil can be formed substantially by two conductor patterns, the screen for forming the conductor pattern can be reduced, and the man-hour and cost for forming the coil can be reduced.

導体パターン間や各コイルパターン間を接続するビアホールの位置、即ち内部接続の位置は、図4に示すように、それぞれ異なるようにして形成することも出来る。ビアホールにはAgなどの導体ペーストが充填されるが、このような構成によれば、ビアホールが積層方向に連続することが少なくなり、積層圧着時の圧力がビアホール部に集中することなく分散させて、より均一に圧着圧力を積層体に作用させることが出来、デラミネーション等の不具合が生じるのを低減することが出来る。   As shown in FIG. 4, the positions of via holes connecting between the conductor patterns and the coil patterns, that is, the positions of the internal connections can be different from each other. The via hole is filled with a conductive paste such as Ag. According to such a configuration, the via hole is less likely to be continuous in the stacking direction, and the pressure at the time of stacking pressure bonding is dispersed without concentrating on the via hole portion. Thus, the pressure-bonding pressure can be applied to the laminate more uniformly, and the occurrence of problems such as delamination can be reduced.

以下、図2に基いて積層電子部品の積層工程の手順を説明する。まず、ドクターブレード法などの公知のシート形成技術によって得られた、キャリアフィルム(図示せず)上に形成された絶縁体シート(図示せず)を準備する。この絶縁体シートを前記キャリアフィルムとともに所定の形状に切断し、これをプレートに配置してキャリアフィルム側を吸着保持する。なお、前記絶縁体シートは絶縁体層16((i))を構成する。絶縁体シートの厚みはコイルにより生じる磁束が外部に漏洩しない程度の厚みがあればよく、焼成後の厚みで5μm〜100μmにて形成される。
次に他の絶縁体シート(絶縁体層15を構成)をキャリアフィルムが上になるようにして重ねて圧着し、キャリアフィルムを剥離する。この絶縁体シートには引出し用の電極パターン4aが複数形成され、接続用のビアホール(図中黒丸で表示)が形成されている。絶縁体シートの厚みは、絶縁体層16と共同してコイルにより生じる磁束が外部に漏洩しない程度の厚みがあればよく、焼成後の厚みで5μm〜25μmにて形成される((h))。
Hereinafter, the procedure of the lamination process of the laminated electronic component will be described with reference to FIG. First, an insulator sheet (not shown) formed on a carrier film (not shown) obtained by a known sheet forming technique such as a doctor blade method is prepared. This insulator sheet is cut into a predetermined shape together with the carrier film, and this is placed on a plate to hold the carrier film side by suction. The insulator sheet constitutes the insulator layer 16 ((i)). The insulator sheet only needs to have a thickness that prevents the magnetic flux generated by the coil from leaking to the outside, and the thickness after firing is 5 μm to 100 μm.
Next, another insulator sheet (which constitutes the insulator layer 15) is stacked and pressure-bonded so that the carrier film faces upward, and the carrier film is peeled off. A plurality of lead electrode patterns 4a are formed on this insulator sheet, and connection via holes (indicated by black circles in the figure) are formed. The insulator sheet only needs to have such a thickness that the magnetic flux generated by the coil in cooperation with the insulator layer 16 does not leak to the outside, and the thickness after firing is 5 μm to 25 μm ((h)). .

次に他の絶縁体シート(第1の絶縁体層10を構成)をキャリアフィルムが上になるようにして重ねて圧着し、キャリアフィルムを剥離する。この絶縁体シートには第1の電極パターン1が複数形成されている((g))。絶縁体シートの厚みは、漏洩磁束を減じるように第2の絶縁体層よりも薄く形成するのが好ましく、5μm〜15μmで形成される。
次に他の絶縁体シート(第2の絶縁体層11を構成)をキャリアフィルムが上になるようにして重ねて圧着し、キャリアフィルムを剥離する。この絶縁体シートには第2の電極パターン2が複数形成されている((f))。絶縁体シートの厚みは、5μm〜25μmで形成される。第1の絶縁体層10を構成する絶縁体シートには、Agなどの導体パターンが充填されたビアホールが複数形成されており、このビアホール(図中黒丸)によって第1の電極パターン1と第2の電極パターン2とが複数箇所で接続されて、一つのコイルパターン3を形成する。接続箇所は少なくとも2ヶ所形成されるが、第1、第2の電極パターンの電位を同じくするには、より多くの接続箇所を設けるのが好ましい。
Next, another insulator sheet (which constitutes the first insulator layer 10) is stacked and pressure-bonded so that the carrier film is on top, and the carrier film is peeled off. A plurality of first electrode patterns 1 are formed on the insulator sheet ((g)). The thickness of the insulator sheet is preferably thinner than the second insulator layer so as to reduce the leakage magnetic flux, and is formed with a thickness of 5 μm to 15 μm.
Next, another insulator sheet (which constitutes the second insulator layer 11) is stacked and pressure-bonded so that the carrier film faces upward, and the carrier film is peeled off. A plurality of second electrode patterns 2 are formed on this insulator sheet ((f)). The thickness of the insulator sheet is 5 μm to 25 μm. A plurality of via holes filled with a conductor pattern such as Ag are formed in the insulator sheet constituting the first insulator layer 10, and the first electrode pattern 1 and the second electrode holes 2 are formed by the via holes (black circles in the figure). The electrode pattern 2 is connected at a plurality of locations to form one coil pattern 3. At least two connection points are formed, but it is preferable to provide more connection points in order to make the potentials of the first and second electrode patterns the same.

更に、第1の絶縁体層10を構成する絶縁体シートと第2の絶縁体層11を構成する絶縁体シートを重ねて他のコイルパターン((b)、(c)、(d)、(e))として、コイルパターン間を第2の絶縁体層11を構成する絶縁体シートに設けられた複数のビアホールで接続し、これを所定回数繰り返して、螺旋状に巻回するコイルを形成した。   Furthermore, the insulator sheet constituting the first insulator layer 10 and the insulator sheet constituting the second insulator layer 11 are overlapped to form another coil pattern ((b), (c), (d), ( e)), the coil patterns were connected by a plurality of via holes provided in the insulator sheet constituting the second insulator layer 11, and this was repeated a predetermined number of times to form a coil that was spirally wound. .

次に他の絶縁体シート(絶縁体層15を構成)キャリアフィルムが上になるようにして重ねて圧着し、キャリアフィルムを剥離する。この絶縁体シートには引出し用の電極パターン4bが複数形成されている。
なお、コイルの端部に位置するコイルパターン((b)、(c))を変更して、接続に寄与し無い部分を除いた他の電極パターン5((b)‘、(c)’)としても良い。この場合には、高価なAg等の貴金属使用量を減じることが出来るので、生産費用を抑えることが出来る。
Next, another insulator sheet (which constitutes the insulator layer 15) is laminated and pressure-bonded so that the carrier film is on top, and the carrier film is peeled off. A plurality of lead electrode patterns 4b are formed on the insulator sheet.
In addition, the other electrode pattern 5 ((b) ′, (c) ′) excluding the portion that does not contribute to the connection by changing the coil pattern ((b), (c)) located at the end of the coil It is also good. In this case, since the amount of expensive noble metal such as Ag can be reduced, production costs can be reduced.

得られた積層体を所定の寸法、例えば焼結後、2.0mm×1.25mm×1.0mmとなるように、前記積層体を一定の間隔をもって切断して、対向する側面に導体パターン4a、4bの端部を露出させた個片の積層体とした。これを850℃〜950℃で2〜6時間、大気中で焼結した後、バレル研磨し、電極パターンが現れた積層体の側面にAg等のペーストを塗布し、焼き付けて外部端子20a、20bと形成した。なお導体パターンが絶縁体層へ拡散する場合には、脱バインダーは大気中で行い、焼成は焼成雰囲気を酸素分圧が8%以下とした低酸素雰囲気、あるいはNやAr等で置換した還元雰囲気とする場合もある。 The obtained laminate is cut at a predetermined interval so that the laminate has a predetermined dimension, for example, 2.0 mm × 1.25 mm × 1.0 mm after sintering, and the conductor pattern 4a is formed on the opposite side surface. It was set as the laminated body of the piece which exposed the edge part of 4b. This was sintered at 850 ° C. to 950 ° C. for 2 to 6 hours in the air, then barrel-polished, and paste such as Ag was applied to the side surface of the laminate on which the electrode pattern appeared, and baked to external terminals 20a and 20b. And formed. When the conductor pattern diffuses into the insulator layer, the binder is removed in the air, and the firing is performed in a reduced oxygen atmosphere in which the firing atmosphere has an oxygen partial pressure of 8% or less, or reduction with N 2 or Ar substituted. It may be an atmosphere.

本発明において第1、第2の絶縁体層は、主として磁性体を用いる。磁気ギャップ層を形成する場合には、一部を非磁性体(誘電体や低温で磁性を失う磁性体)を用いて形成する。
本発明においては、磁性体としてソフトフェライトを用いている。このソフトフェライトは、積層電子部品として要求される磁気特性(初透磁率、損失、品質係数等)に応じて適宜選定されるものであるが、比抵抗が大きく、比較的低損失であることから、Ni−Znフェライトが用いられることが多い。
他のフェライトとしては、Fe、ZnO、MgO(一部をCuOで置換しても良い)を主成分とするMg−Znフェライトや、Fe、ZnO、LiO(一部をCuOで置換しても良い)を主成分とするLi−Znフェライトが用いられる。Mg−Znフェライトであれば、高価なNiを用いる事無く、低廉な積層電子部品とすることが出来る。またLi−Znフェライトであれば、磁歪による磁気特性の劣化が少ない積層インダクタとすることが出来る。
In the present invention, the first and second insulator layers are mainly made of a magnetic material. In the case of forming the magnetic gap layer, a part thereof is formed using a non-magnetic material (a dielectric material or a magnetic material that loses magnetism at a low temperature).
In the present invention, soft ferrite is used as the magnetic material. This soft ferrite is appropriately selected according to the magnetic properties (initial permeability, loss, quality factor, etc.) required for laminated electronic components, but it has a large specific resistance and relatively low loss. Ni-Zn ferrite is often used.
As other ferrites, Mg—Zn ferrite containing Fe 2 O 3 , ZnO, MgO (part of which may be replaced by CuO) as a main component, Fe 2 O 3 , ZnO, LiO (partly CuO) Li—Zn ferrite containing as a main component may be used. If it is Mg—Zn ferrite, an inexpensive multilayer electronic component can be obtained without using expensive Ni. Moreover, if it is Li-Zn ferrite, it can be set as a multilayer inductor with little deterioration of the magnetic characteristic by magnetostriction.

また非磁性体である誘電体は、ケイ酸ジルコニウム、ジルコン酸カルシウム、ジルコニウムのいずれかを主成分とするセラミック材料を用いるのが好ましい。誘電体を用いた絶縁体層とソフトフェライトによる絶縁体層と複合する場合に、それぞれの線膨張係数差が、導体パターンを構成する導体材料に比べて小さい材料が選択される。前記セラミック材料の線膨張係数は、ケイ酸ジルコニウムが4ppm/℃、ジルコン酸カルシウムが9.6ppm/℃、ジルコニウムが8ppm/℃である。前記セラミック材料等を用いることで、内部応力の発生を抑えることが出来る。また磁性体との反応性に乏しい誘電体を選択するのも好ましい。
磁性体や非磁性体で形成された第1、第2の絶縁体層で、積層インダクタを構成する場合には、材料の選択によって線膨張係数の差を小さく抑えることで、フェライトの磁歪による磁気特性の変動を低減するとともに、内部クラックが発生するのを抑止することが出来る。なお導体パターンにAg等の低融点金属を用いる場合には、上記した誘電体にBi、CuO、ZnO等の低温焼結促進剤を加えることで、900℃程度の温度での焼成であっても焼結を促進させ、緻密化することが出来る。
Moreover, it is preferable to use the ceramic material which has any one of a zirconium silicate, a calcium zirconate, and a zirconium as a dielectric material which is a nonmagnetic material. In the case where an insulator layer using a dielectric and an insulator layer made of soft ferrite are combined, a material having a smaller difference in linear expansion coefficient than the conductor material constituting the conductor pattern is selected. The linear expansion coefficient of the ceramic material is 4 ppm / ° C. for zirconium silicate, 9.6 ppm / ° C. for calcium zirconate, and 8 ppm / ° C. for zirconium. By using the ceramic material or the like, generation of internal stress can be suppressed. It is also preferable to select a dielectric that has poor reactivity with the magnetic material.
When a laminated inductor is composed of first and second insulator layers formed of a magnetic material or a non-magnetic material, the difference in linear expansion coefficient is suppressed to a small value by selecting a material, so that the magnetism due to magnetostriction of ferrite is reduced. It is possible to reduce fluctuations in characteristics and suppress the occurrence of internal cracks. When a low melting point metal such as Ag is used for the conductor pattern, by adding a low-temperature sintering accelerator such as Bi 2 O 3 , CuO, or ZnO to the above-described dielectric, firing at a temperature of about 900 ° C. Even if it exists, sintering can be accelerated | stimulated and it can densify.

また他の非磁性体として、キュリー温度Tcが低温であるため実使用温度で磁性を失い、実質的に初透磁率が1となる磁性体がある。キュリー温度Tcはフェライトの主成分であるFe及びZnOの量により変化するが、例えば、キュリー温度Tcを−40℃以下とするには、主成分が40〜55モル%のFe、40モル%以上のZnO、残部がCuOのCu−Znフェライトとすれば良い。 As another nonmagnetic material, there is a magnetic material that loses magnetism at the actual use temperature because the Curie temperature Tc is low, and the initial permeability is substantially 1. The Curie temperature Tc varies depending on the amounts of Fe 2 O 3 and ZnO, which are the main components of ferrite. For example, in order to set the Curie temperature Tc to −40 ° C. or less, Fe 2 O having 40 to 55 mol% of the main component is used. 3 , 40 mol% or more of ZnO, the remainder may be CuO-Zn ferrite of CuO.

導体パターンや外部端子を構成する導体材料は、抵抗率が小さく、低廉のものが好ましいが、Agの他に、Pt,Pd,Au,Cu,Niの1種以上を含有する合金等から選択しても良い。導体材料の選択によっては、焼成温度を100℃以上高温とする場合や、焼成雰囲気を還元雰囲気に限定しなければならない場合もある。特に還元雰囲気とする場合には、絶縁体層を構成する磁性体や誘電体の還元による異相の形成により比抵抗が低下する場合もあり、注意する必要がある。   The conductor material constituting the conductor pattern and the external terminal is preferably low in resistivity and low in cost, but is selected from an alloy containing at least one of Pt, Pd, Au, Cu, and Ni in addition to Ag. May be. Depending on the selection of the conductor material, the firing temperature may be 100 ° C. or higher, or the firing atmosphere may need to be limited to a reducing atmosphere. In particular, when a reducing atmosphere is used, the specific resistance may decrease due to the formation of a different phase due to the reduction of the magnetic material or dielectric that constitutes the insulator layer, so that attention must be paid.

図5は第1の絶縁体層10に非磁性体を、第2の絶縁体層11に磁性体を用いて構成された積層インダクタの断面図である。本実施例によれば、第1の絶縁体層10が磁気ギャップとなるため、コイルパターン3を構成する第1の導体パターン1と第2の導体パターン2により生じる磁束は、非磁性体である第1の絶縁体層10をほとんど通過しない。また、コイルパターン3を周回する磁束φaや、他のコイルパターンと鎖交する磁束φbも減じられるため、インダクタンス値は低下するものの、Q値に低減を抑えることが出来るとともに、直流抵抗値が低く、かつ励磁電流によってインダクタンス値の変動が少ない、直流重畳に優れた積層インダクタとすることが出来る。
図6は第1の絶縁体層10に磁性体を、第2の絶縁体層11に非磁性体を用いて構成された積層インダクタの断面図である。この場合もまた直流抵抗値が低く、かつ励磁電流によってインダクタンス値の変動が少ない、直流重畳に優れた積層電子部品とすることが出来る。
上記の積層インダクタでは、すべてのコイルパターンに磁気ギャップを備える構成であるが、一部にのみ磁気ギャップを形成しても優れた効果をはっきする。
FIG. 5 is a cross-sectional view of a multilayer inductor configured using a nonmagnetic material for the first insulator layer 10 and a magnetic material for the second insulator layer 11. According to this embodiment, since the first insulator layer 10 becomes a magnetic gap, the magnetic flux generated by the first conductor pattern 1 and the second conductor pattern 2 constituting the coil pattern 3 is a non-magnetic material. It hardly passes through the first insulator layer 10. In addition, since the magnetic flux φa that circulates around the coil pattern 3 and the magnetic flux φb interlinked with other coil patterns are also reduced, the inductance value is reduced, but the reduction can be suppressed to the Q value and the DC resistance value is low. In addition, it is possible to obtain a multilayer inductor excellent in direct current superposition, in which the inductance value varies little depending on the excitation current.
FIG. 6 is a cross-sectional view of a multilayer inductor configured using a magnetic material for the first insulator layer 10 and a non-magnetic material for the second insulator layer 11. Also in this case, a multilayer electronic component having a low DC resistance value and a small variation in inductance value due to the excitation current and excellent in DC superposition can be obtained.
The above-described multilayer inductor has a configuration in which all coil patterns are provided with a magnetic gap. However, even if a magnetic gap is formed only in a part, an excellent effect can be obtained.

上記実施例では、コイルパターンをシート工法により作成する手順を示したが、一部、又は全部について、印刷工法を用いて形成することも可能である。図7はシート工法によりコイルパターンを形成する手順を示す図である。
ビアホールH1を備え、第2の導体パターン2が形成された第2の絶縁体層11を構成する絶縁体シート((a))を準備する。その上から第2の絶縁体層11のほぼ全面に第1の絶縁体層10となる絶縁体ペーストを印刷する((b))。印刷時に第2の導体パターン2の一部が現れる様にして開口部を設け、当該部位と重なるように、第1の導体パターン1を印刷形成する((c))。前記開口部がビアホールH2となり、第1の導体パターン1と第2の導体パターン2とを直流的に接続する。なお導体パターンや絶縁体ペーストの印刷後には適宜乾燥を行なう。なお、第2の絶縁体層11を構成する絶縁体シートは、第1の絶縁体層10と同様に印刷にて形成しても良い。
In the above embodiment, the procedure for creating the coil pattern by the sheet method is shown, but part or all of the coil pattern can be formed by using the printing method. FIG. 7 is a diagram showing a procedure for forming a coil pattern by a sheet method.
An insulator sheet ((a)) that includes the via hole H1 and that constitutes the second insulator layer 11 on which the second conductor pattern 2 is formed is prepared. From there, an insulator paste to be the first insulator layer 10 is printed on almost the entire surface of the second insulator layer 11 ((b)). An opening is provided so that a part of the second conductor pattern 2 appears at the time of printing, and the first conductor pattern 1 is printed and formed so as to overlap the portion ((c)). The opening becomes a via hole H2 and connects the first conductor pattern 1 and the second conductor pattern 2 in a direct current manner. In addition, after printing a conductor pattern or an insulator paste, drying is appropriately performed. Note that the insulator sheet constituting the second insulator layer 11 may be formed by printing in the same manner as the first insulator layer 10.

図8は、シート工法によりコイルパターンを構成する他の手順を示す図である。ビアホールH1を備え、第2の導体パターン2が形成された第2の絶縁体層11を構成する絶縁体シート((a))を準備する。第2の導体パターン2の内側領域に非磁性体のペーストを印刷して磁気ギャップ層17(第3の絶縁体層)を形成した((b))。更に第3の絶縁体層を除き、磁性体からなる絶縁体ペーストを印刷して第1の絶縁体層10とした。このとき、第2の導体パターン2の一部と第2の導体パターン2の内側領域が現れる開口部となるようにしている((c))。しかる後、当該部位と重なるように第1の導体パターン1を印刷((d))してコイルパターンを形成した。
図9は、この工法を用いて形成した積層インダクタの断面図を示す。本実施例では、第1及び第2の導体パターンで規定される厚みで磁気ギャップ層17を形成しているが、薄く形成することも可能であって、この場合、厚みが薄くなる部分に、磁性体からなる絶縁体ペーストが印刷される。
このような構成であれば、磁気ギャップ層17が積層インダクタの外表面に表れることが無い。このため積層インダクタが焼成される温度で緻密化しない誘電体を磁気ギャップ層に用いることも出来る。
この場合もペースト状にした誘電体を印刷して形成するが、焼成後には誘電体の少なくとも一部は緻密化せず粉状となるため、線膨張係数をあまり考慮する必要がなくなり、誘電体の選択肢が広がる。前記誘電体としては、前記した誘電体材料の他に、LiO・Al・4SiO、LiO・Al・2SiO、SiO、TiO,WO、Ta、Nb、Al等が上げられる。
FIG. 8 is a diagram showing another procedure for forming a coil pattern by the sheet method. An insulator sheet ((a)) that includes the via hole H1 and that constitutes the second insulator layer 11 on which the second conductor pattern 2 is formed is prepared. A non-magnetic paste was printed on the inner region of the second conductor pattern 2 to form a magnetic gap layer 17 (third insulator layer) ((b)). Furthermore, except for the third insulator layer, an insulator paste made of a magnetic material was printed to form the first insulator layer 10. At this time, a part of the second conductor pattern 2 and an inner region of the second conductor pattern 2 are opened ((c)). Thereafter, the first conductor pattern 1 was printed ((d)) so as to overlap with the portion to form a coil pattern.
FIG. 9 shows a cross-sectional view of a multilayer inductor formed using this method. In this embodiment, the magnetic gap layer 17 is formed with a thickness defined by the first and second conductor patterns. However, the magnetic gap layer 17 can also be formed thinly. An insulator paste made of a magnetic material is printed.
With such a configuration, the magnetic gap layer 17 does not appear on the outer surface of the multilayer inductor. Therefore, a dielectric that does not become dense at the temperature at which the multilayer inductor is fired can be used for the magnetic gap layer.
In this case as well, it is formed by printing a paste-like dielectric, but after firing, at least a part of the dielectric is not densified and becomes powdery, so there is no need to consider the linear expansion coefficient so much. The choices spread. As the dielectric, in addition to the above-described dielectric materials, Li 2 O · Al 2 O 3 · 4SiO 2, Li 2 O · Al 2 O 3 · 2SiO 2, SiO 2, TiO 2, WO 3, Ta 2 O 5 , Nb 2 O 5 , Al 2 O 3 and the like are raised.

図10は、一部のコイルパターンを構成する導体パターンの幅を、他のコイルパターンを構成するものと異ならせ、幅広に形成した場合の積層インダクタの断面を示す。このような構成によれば、部分的に磁路の断面積が異なり、断面積が小さくなった部分(小面積部)で磁気飽和が他の部分よりも早く生じる事から、大きな励磁電流において小面積部が磁気ギャップとして機能し、積層インダクタの直流重畳特性を向上させることが出来る。
図11には小面積部を構成した積層インダクタの他の例を示す。この場合は、コイルパターンの一方の導体パターンのみの幅を変えているが、同様に直流重畳特性を向上させることが出来る。
FIG. 10 shows a cross section of the multilayer inductor when the width of the conductor pattern constituting a part of the coil pattern is made different from that of the other coil pattern and formed wide. According to such a configuration, the cross-sectional area of the magnetic path is partially different, and magnetic saturation occurs earlier in the part (small area part) where the cross-sectional area becomes smaller than in other parts. The area portion functions as a magnetic gap, and the DC superposition characteristics of the multilayer inductor can be improved.
FIG. 11 shows another example of a multilayer inductor having a small area portion. In this case, the width of only one conductor pattern of the coil pattern is changed, but the direct current superimposition characteristic can be improved similarly.

なお本発明において、電極パターンは図12に示すように、その一部を除き、帯状の電極を並設して形成しても良いし、3層以上の層に形成された電極パターンでコイルパターンを形成しても良い。   In the present invention, as shown in FIG. 12, the electrode pattern may be formed by arranging strip-shaped electrodes side by side except for a part thereof, or a coil pattern formed by electrode patterns formed in three or more layers. May be formed.

図13は積層電子部品(積層基板)と半導体集積回路部品とを組み合わせて構成したDC−DCコンバータモジュールの外観を示し、図14はその断面を示し、図15はその等価回路を示す。
本実施態様のDC−DCコンバータモジュールは、複数のコイルパターンで構成されたコイルを内蔵する積層基板100に、スイッチング素子及び制御回路を含む半導体集積回路部品200を実装した降圧型DC−DCコンバータである。半導体集積回路部品は樹脂300で封止されている。
積層基板100の裏面には複数の外部端子(図示せず)が設けられており、積層基板の側面(図示せず)や表面及び内部(図示せず)に形成された接続電極150によって半導体集積回路部品200や、コイルと接続されている。
等価回路において、Vconは出力電圧可変制御用端子、Venは出力のON/OFF制御用端子、Vddはスイッチング素子をON/OFF制御するための端子、Vinは入力端子、Voutは出力端子、GNDはグランド端子GNDを示している。
FIG. 13 shows an external appearance of a DC-DC converter module configured by combining a laminated electronic component (laminated substrate) and a semiconductor integrated circuit component, FIG. 14 shows a cross section thereof, and FIG. 15 shows an equivalent circuit thereof.
The DC-DC converter module according to the present embodiment is a step-down DC-DC converter in which a semiconductor integrated circuit component 200 including a switching element and a control circuit is mounted on a laminated substrate 100 containing a coil composed of a plurality of coil patterns. is there. The semiconductor integrated circuit component is sealed with a resin 300.
A plurality of external terminals (not shown) are provided on the back surface of the multilayer substrate 100, and semiconductor integration is performed by connection electrodes 150 formed on the side surface (not shown), the front surface, and the inside (not shown) of the multilayer substrate. The circuit component 200 and the coil are connected.
In the equivalent circuit, Vcon is an output voltage variable control terminal, Ven is an output ON / OFF control terminal, Vdd is a terminal for ON / OFF control of the switching element, Vin is an input terminal, Vout is an output terminal, and GND is A ground terminal GND is shown.

本実施例の積層基板によれば、前述した積層インダクタと同様に、製造工数を低減しながら、優れたQ値をえることが出来る。また磁気ギャップ層が形成されている場合には、直流重畳特性を発揮するとともに、外部への漏洩磁束が僅かであるため、半導体集積回路200とコイルを近接して配置しても、半導体集積回路200にノイズを生じさせる事が無く、DC−DCコンバータとして優れた変換効率を得ることができる。   According to the multilayer substrate of the present embodiment, an excellent Q value can be obtained while reducing the number of manufacturing steps as in the multilayer inductor described above. When the magnetic gap layer is formed, the direct current superimposition characteristic is exhibited and the leakage magnetic flux to the outside is small. Therefore, even if the semiconductor integrated circuit 200 and the coil are arranged close to each other, the semiconductor integrated circuit No noise is generated in 200, and excellent conversion efficiency can be obtained as a DC-DC converter.

(第1の実施例)
以下、本発明の実施例について詳細に説明する。なお本実施例で説明する積層インダクタの構造は図2で示したものと同じなので、従前の説明で示した内容は適宜省略する場合がある。
第1の絶縁体層1と第2の絶縁体層2には、Fe:47.5mol%、NiO:19.7mol%、CuO:8.8mol%、ZnO:24.0mol%を主成分とし、この主成分に対してBi:1wt%、Co:0.08wt%、SnO:0.5wt%、SiO:0.5wt%を副成分として添加・含有するフェライト材料を用いた。
(First embodiment)
Examples of the present invention will be described in detail below. Since the structure of the multilayer inductor described in this embodiment is the same as that shown in FIG. 2, the contents shown in the previous description may be omitted as appropriate.
For the first insulator layer 1 and the second insulator layer 2, Fe 2 O 3 : 47.5 mol%, NiO: 19.7 mol%, CuO: 8.8 mol%, ZnO: 24.0 mol% are mainly used. As components, Bi 2 O 3 : 1 wt%, Co 3 O 4 : 0.08 wt%, SnO 2 : 0.5 wt%, SiO 2 : 0.5 wt% are added and contained as subcomponents with respect to this main component. Ferrite material was used.

前記酸化物を秤量、混合し、850℃で2時間仮焼して、その仮焼体をボールミルで湿式粉砕してBET比表面積が7.0m/gのフェライト粉末とした。これに、ポリビニルブチラールを主成分としたバインダーと、エタノール、トルエン、キシレン等の溶媒とともにボールミル中で混練してスラリーとし、粘度を調製した後、ポリエステルフィルム等の樹脂フィルム上にドクターブレード法等で塗布し、乾燥後の厚みが15μmと20μmのフェライトグリーンシートを作製した。 The oxides were weighed and mixed, calcined at 850 ° C. for 2 hours, and the calcined body was wet pulverized with a ball mill to obtain a ferrite powder having a BET specific surface area of 7.0 m 2 / g. To this, after kneading in a ball mill together with a binder mainly composed of polyvinyl butyral and a solvent such as ethanol, toluene and xylene to prepare a slurry, the viscosity is adjusted, and then a doctor blade method or the like on a resin film such as a polyester film. A ferrite green sheet having a thickness of 15 μm and 20 μm after coating and drying was prepared.

次に、それぞれの絶縁体層用のフェライトグリーンシートにAgペーストを印刷し、コイルを形成する導体パターンを形成して、第1の絶縁体層用のシートと、第2の絶縁体層用のシートを作成した。なお各シートには電気的接続のためのビアホールが形成されている。
得られた第1及び第2の絶縁体層用のシートを、5ターンのコイルとなる様に順次積層し、これを圧着して積層体を形成した。なお、第2の導体パターン2の内側領域に非磁性体のペーストを印刷して磁気ギャップ層を形成した。得られた積層体を所定の大きさ(焼結後寸法が2.0mm×1.25mm×1.0mm)に切断し、これを脱バインダー後、大気中で900℃×3時間焼成した。導体パターンが露出している側面に、Agを主成分とした導電性ペーストを塗布し、約600℃で焼き付けを行い、外部端子を形成して5ターンのコイルを内蔵した積層電子部品を作成した。なお第1の導体パターン、第2の導体パターンの厚み(焼成後)は、それぞれ15μmと同じとしている。
Next, an Ag paste is printed on the ferrite green sheet for each insulator layer to form a conductor pattern for forming a coil, and a sheet for the first insulator layer and a sheet for the second insulator layer are formed. Created a sheet. Each sheet has a via hole for electrical connection.
The obtained sheets for the first and second insulator layers were sequentially laminated so as to form a 5-turn coil, and these were pressed to form a laminate. A magnetic gap layer was formed by printing a non-magnetic paste on the inner region of the second conductor pattern 2. The obtained laminate was cut into a predetermined size (size after sintering: 2.0 mm × 1.25 mm × 1.0 mm), and after debinding, it was fired in the atmosphere at 900 ° C. for 3 hours. A conductive paste containing Ag as a main component was applied to the side where the conductor pattern was exposed, and baked at about 600 ° C. to form an external terminal, and a multilayer electronic component with a built-in 5-turn coil was created. . In addition, the thickness (after baking) of the 1st conductor pattern and the 2nd conductor pattern is respectively the same as 15 micrometers.

(第2の実施例)
本実施例では、第1の絶縁体層10として、使用温度範囲で初透磁率μiが実質的に1である非磁性のフェライト材料で形成したシートを用いた。組成は、Fe:53mol%、CuO:3mol%、ZnO:44mol%である。得られた積層インダクタの断面は、図5に示した積層電子部品の断面と略同じとなる。他の条件は第1の実施例と同様なのでその説明を省略する。
(Second embodiment)
In this example, as the first insulator layer 10, a sheet formed of a nonmagnetic ferrite material having an initial permeability μi of substantially 1 in the operating temperature range was used. Composition, Fe 2 O 3: 53mol% , CuO: 3mol%, ZnO: a 44 mol%. The cross section of the obtained multilayer inductor is substantially the same as the cross section of the multilayer electronic component shown in FIG. Since other conditions are the same as those in the first embodiment, description thereof is omitted.

(第1の比較例)
比較例として、乾燥後の厚みが30μm(実施例の第1、第2の絶縁体層の合計厚み)のフェライトグリーンシートを作製し、これにAgペーストを印刷し、コイルを形成する導体パターンを形成し、導体パターンの内側領域に非磁性体のペーストを印刷して磁気ギャップ層を形成した。得られたシートを、5ターンのコイルとなる様に順次積層して、これを圧着して積層体を形成した。得られた積層体を実施例1と同様に切断し、焼成した後、外部端子を形成して5ターンのコイルを内蔵した積層インダクタを作成した。なお導体パターンの厚みは15μm(第1の導体パターンと同じ)としている。
(First comparative example)
As a comparative example, a ferrite green sheet having a thickness after drying of 30 μm (the total thickness of the first and second insulator layers in the example) was prepared, and an Ag paste was printed on the sheet to form a conductor pattern for forming a coil. The magnetic gap layer was formed by printing a non-magnetic paste on the inner region of the conductor pattern. The obtained sheets were sequentially laminated so as to form a 5-turn coil, and this was crimped to form a laminate. The obtained multilayer body was cut and fired in the same manner as in Example 1, and then an external terminal was formed to produce a multilayer inductor incorporating a 5-turn coil. The thickness of the conductor pattern is 15 μm (same as the first conductor pattern).

(第2の比較例)
他の比較例として、乾燥後の厚みが15μm(実施例の第2の絶縁体層の厚み)のフェライトグリーンシートを作製し、これにAgペーストを印刷し導体パターンを形成し、導体パターンの内側領域に非磁性体のペーストを印刷して磁気ギャップ層を形成した。乾燥後、前記導体パターンの周囲にフェライトペーストを印刷し、乾燥させて、シートを作成した。得られたシートを、5ターンのコイルとなる様に順次積層し、これを圧着して積層体を形成した。得られた積層体を実施例1と同様に切断し、焼成した後、外部端子を形成して5ターンのコイルを内蔵した積層インダクタを作成した。なお導体パターンの厚みは30μm(第1の導体パターンと第2の導体パターンの合算と同じ)としている。
(Second comparative example)
As another comparative example, a ferrite green sheet having a thickness after drying of 15 μm (thickness of the second insulator layer of the example) was prepared, and an Ag paste was printed thereon to form a conductor pattern. A magnetic gap layer was formed by printing a non-magnetic paste in the region. After drying, a ferrite paste was printed around the conductor pattern and dried to prepare a sheet. The obtained sheets were sequentially laminated so as to form a 5-turn coil, and this was crimped to form a laminate. The obtained multilayer body was cut and fired in the same manner as in Example 1, and then an external terminal was formed to produce a multilayer inductor incorporating a 5-turn coil. The thickness of the conductor pattern is 30 μm (the same as the sum of the first conductor pattern and the second conductor pattern).

得られた各積層インダクタの直流抵抗値をテスターを用いて100個評価した。またインダクタンス値、及びQ値をLCRメーターを用いて評価した。結果を表1に示す。本実施例によれば、厚く形成された導体パターンで構成された従来の積層インダクタと同等の直流抵抗値を得ることが出来た。また、磁気ギャップを設けたものでは優れた直流重畳特性を示した。また任意に10ケ抜き取りSEMにてコイル周辺の断面観察を行なったが、クラック等の発生は無く、構造的な欠陥を生じたものは無かった。   100 DC resistance values of the obtained multilayer inductors were evaluated using a tester. The inductance value and Q value were evaluated using an LCR meter. The results are shown in Table 1. According to this example, it was possible to obtain a DC resistance value equivalent to that of a conventional multilayer inductor constituted by a thick conductor pattern. Moreover, the thing which provided the magnetic gap showed the outstanding direct current | flow superimposition characteristic. In addition, a 10-sample SEM was used to observe the cross section of the coil periphery, but there was no occurrence of cracks or the like, and no structural defect occurred.

Figure 0004973996
Figure 0004973996

本発明によれば、積層インダクタや、インダクタを内蔵する多層基板等の積層電子部品において、製造工数を低減しながら、直流抵抗値を低減し、Q値に優れた積層電子部品を得ることが出来、更に、励磁電流によってインダクタンス値の変動が少ない積層電子部品を得ることが出来る。   According to the present invention, in a multilayer electronic component such as a multilayer inductor or a multilayer substrate incorporating the inductor, the DC resistance value can be reduced and the multilayer electronic component having an excellent Q value can be obtained while reducing the number of manufacturing steps. Furthermore, it is possible to obtain a multilayer electronic component with a small variation in inductance value due to the excitation current.

本発明の一実施例に係る積層電子部品の斜視図である。1 is a perspective view of a multilayer electronic component according to an embodiment of the present invention. 本発明の一実施例に係る積層電子部品の分解斜視図である。1 is an exploded perspective view of a multilayer electronic component according to an embodiment of the present invention. 本発明の他の実施例に係る積層電子部品の分解斜視図である。It is a disassembled perspective view of the multilayer electronic component which concerns on the other Example of this invention. 本発明の他の実施例に係る積層電子部品の一部分解斜視図である。It is a partial exploded perspective view of the multilayer electronic component which concerns on the other Example of this invention. 本発明の他の実施例に係る積層電子部品の断面図である。It is sectional drawing of the multilayer electronic component which concerns on the other Example of this invention. 本発明の他の実施例に係る積層電子部品の断面図である。It is sectional drawing of the multilayer electronic component which concerns on the other Example of this invention. 本発明の他の実施例に係る積層電子部品の一部分解斜視図である。It is a partial exploded perspective view of the multilayer electronic component which concerns on the other Example of this invention. 本発明の他の実施例に係る積層電子部品の一部分解斜視図である。It is a partial exploded perspective view of the multilayer electronic component which concerns on the other Example of this invention. 本発明の他の実施例に係る積層電子部品の断面図である。It is sectional drawing of the multilayer electronic component which concerns on the other Example of this invention. 本発明の他の実施例に係る積層電子部品の断面図である。It is sectional drawing of the multilayer electronic component which concerns on the other Example of this invention. 本発明の他の実施例に係る積層電子部品の断面図である。It is sectional drawing of the multilayer electronic component which concerns on the other Example of this invention. 本発明の他の実施例に係る積層電子部品に用いる導体パターンの斜視図である。It is a perspective view of the conductor pattern used for the multilayer electronic component which concerns on the other Example of this invention. 本発明の他の実施例に係る積層電子部品(DC−DCコンバータモジュール)の斜視図である。It is a perspective view of the multilayer electronic component (DC-DC converter module) which concerns on the other Example of this invention. 本発明の他の実施例に係る積層電子部品(DC−DCコンバータモジュール)の断面図である。It is sectional drawing of the multilayer electronic component (DC-DC converter module) which concerns on the other Example of this invention. 本発明の他の実施例に係る積層電子部品(DC−DCコンバータモジュール)の等価回路である。It is an equivalent circuit of the multilayer electronic component (DC-DC converter module) which concerns on the other Example of this invention. 従来の積層電子部品の分解斜視図である。It is a disassembled perspective view of the conventional multilayer electronic component. 従来の他の積層電子部品の断面図である。It is sectional drawing of the other conventional multilayer electronic component.

符号の説明Explanation of symbols

1 第1の導体パターン
2 第2の導体パターン
3 コイルパターン
10 第1の絶縁体層
11 第2の絶縁体層
60a〜65a、60b〜65b 導体パターン
80 磁性体層
100 積層電子部品
200 半導体集積回路部品
φa、φb 磁束
DESCRIPTION OF SYMBOLS 1 1st conductor pattern 2 2nd conductor pattern 3 Coil pattern 10 1st insulator layer 11 2nd insulator layers 60a-65a, 60b-65b Conductor pattern 80 Magnetic body layer 100 Multilayer electronic component 200 Semiconductor integrated circuit Parts φa, φb Magnetic flux

Claims (7)

第1の絶縁体層を介して重なる第1の導体パターンと第2の導体パターンとを、前記第1の絶縁体層に設けられた複数のビアホールで並列接続してなる複数のコイルパターンを有する積層電子部品において、
第1のコイルパターンを構成する第1の導体パターンは、第2の導体パターンの端部と積層方向に重なりビアホールで接続されるとともに、前記第2の導体パターンの一端部と他端部との間の複数箇所にてビアホールで接続されるが、前記第2の導体パターンの他端部は接続されて無く、
前記前記第2の導体パターンの他端部は、第2のコイルパターンを構成する第1の導体パターンと第2の絶縁体層に設けられたビアホールで接続され、第1のコイルパターンと第2のコイルパターンとを直列に接続し螺旋状に形成されたコイルとしたことを特徴とする積層電子部品。
A plurality of coil patterns formed by connecting in parallel a plurality of via holes provided in the first insulator layer, the first conductor pattern and the second conductor pattern overlapping via the first insulator layer; In laminated electronic components,
First conductor patterns constituting the first coil pattern is connected with heavy Do Ri via hole to an end and the stacking direction of the second conductor pattern, one end and the other end of the second conductor pattern Is connected with via holes at a plurality of locations between the parts, the other end of the second conductor pattern is not connected,
The other end portion of said second conductive pattern is connected with the first conductor pattern and a via hole provided on the second insulator layer constituting the second coil pattern, the first coil pattern, A laminated electronic component, wherein the coil is formed in a spiral shape by connecting the second coil pattern in series.
前記第1の導体パターンは略3/4ターン〜略1ターンに形成された導体パターンであり、
前記第2の導体パターンは略1ターンに形成された導体パターンであることを特徴とする請求項1に記載の積層電子部品。
The first conductor pattern is a conductor pattern formed in approximately 3/4 turn to approximately 1 turn,
2. The multilayer electronic component according to claim 1, wherein the second conductor pattern is a conductor pattern formed in substantially one turn .
少なくとも一部のコイルパターンにおいて、前記第1の絶縁体層と前記第2の絶縁体層のいずれか一方を磁性体とし、他方を非磁性体として、磁気ギャップを形成したことを特徴とする請求項1又は2に記載の積層電子部品。 The magnetic gap is formed by forming one of the first insulator layer and the second insulator layer as a magnetic body and the other as a non-magnetic body in at least a part of the coil pattern. Item 3. The laminated electronic component according to Item 1 or 2 . 少なくとも一部のコイルパターンにおいて、その内側の領域に第3の絶縁体層を配置し、前記第1及び第2の絶縁体層を磁性体で形成し、前記第3の絶縁体層を非磁性体で形成し、磁気ギャップを形成したことを特徴とする請求項1又は2に記載の積層電子部品。 In at least a part of the coil pattern, a third insulator layer is disposed in an inner region of the coil pattern, the first and second insulator layers are formed of a magnetic material, and the third insulator layer is nonmagnetic. 3. The multilayer electronic component according to claim 1, wherein the laminated electronic component is formed of a body to form a magnetic gap . 第1の絶縁体層の厚みが第2の絶縁体層の厚みよりも薄いことを特徴とする請求項1至4のいずれかに記載の積層電子部品。   5. The multilayer electronic component according to claim 1, wherein the thickness of the first insulator layer is thinner than the thickness of the second insulator layer. 一部のコイルパターンを構成する第1の導体パターン及び/又は第2の導体パターンの幅が、他のコイルパターンを構成する第1の導体パターンと第2の導体パターンの幅よりも、幅広であることを特徴とする請求項1乃至5のいずれかに記載の積層電子部品。   The width of the first conductor pattern and / or the second conductor pattern constituting a part of the coil pattern is wider than the width of the first conductor pattern and the second conductor pattern constituting the other coil pattern. 6. The multilayer electronic component according to claim 1, wherein the multilayer electronic component is provided. 表面に半導体集積回路部品を実装し、前記半導体集積回路部品と前記コイルを接続したことを特徴とする請求項1乃至6のいずれかに記載の積層電子部品。   7. The multilayer electronic component according to claim 1, wherein a semiconductor integrated circuit component is mounted on a surface, and the semiconductor integrated circuit component and the coil are connected.
JP2007208938A 2007-08-10 2007-08-10 Laminated electronic components Active JP4973996B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007208938A JP4973996B2 (en) 2007-08-10 2007-08-10 Laminated electronic components

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007208938A JP4973996B2 (en) 2007-08-10 2007-08-10 Laminated electronic components

Publications (3)

Publication Number Publication Date
JP2009044030A JP2009044030A (en) 2009-02-26
JP2009044030A5 JP2009044030A5 (en) 2011-08-11
JP4973996B2 true JP4973996B2 (en) 2012-07-11

Family

ID=40444428

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007208938A Active JP4973996B2 (en) 2007-08-10 2007-08-10 Laminated electronic components

Country Status (1)

Country Link
JP (1) JP4973996B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104685713A (en) * 2012-09-28 2015-06-03 株式会社村田制作所 Impedance conversion circuit and wireless communication device
US9510451B2 (en) 2013-07-09 2016-11-29 Toko, Inc. Laminated electric inductor

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009016937A1 (en) * 2007-07-30 2009-02-05 Murata Manufacturing Co., Ltd. Chip-type coil component
CN102362320B (en) * 2009-03-26 2014-07-30 株式会社村田制作所 Electronic part and manufacturing method therefor
WO2011121828A1 (en) 2010-03-31 2011-10-06 株式会社村田製作所 Electronic component and method for manufacturing same
WO2012020590A1 (en) * 2010-08-11 2012-02-16 株式会社村田製作所 Electronic component
JP5682548B2 (en) 2011-12-14 2015-03-11 株式会社村田製作所 Multilayer inductor element and manufacturing method thereof
KR101792273B1 (en) * 2012-06-14 2017-11-01 삼성전기주식회사 Multi-layered chip electronic component
JP2014060289A (en) * 2012-09-18 2014-04-03 Murata Mfg Co Ltd Laminated coil component
JP2014187276A (en) * 2013-03-25 2014-10-02 Fdk Corp Multilayer inductor
WO2015008611A1 (en) * 2013-07-18 2015-01-22 株式会社 村田製作所 Method for manufacturing laminated inductor element
JP6288105B2 (en) * 2013-11-05 2018-03-07 株式会社村田製作所 Transformer and communication terminal device
JP2016139742A (en) * 2015-01-28 2016-08-04 株式会社村田製作所 Coil component
JP6686979B2 (en) * 2017-06-26 2020-04-22 株式会社村田製作所 Multilayer inductor
KR102494322B1 (en) * 2017-11-22 2023-02-01 삼성전기주식회사 Coil component
KR102064072B1 (en) 2018-04-26 2020-01-08 삼성전기주식회사 Inductor
JP7136009B2 (en) * 2019-06-03 2022-09-13 株式会社村田製作所 Laminated coil parts
JP7151738B2 (en) * 2020-03-10 2022-10-12 株式会社村田製作所 Laminated coil parts
JP7485073B2 (en) 2020-10-20 2024-05-16 株式会社村田製作所 Multilayer coil parts

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2539613Y2 (en) * 1989-12-27 1997-06-25 京セラ株式会社 Chip inductor
JPH08130115A (en) * 1994-10-31 1996-05-21 Fuji Elelctrochem Co Ltd Electronic chip component
JP2004311828A (en) * 2003-04-09 2004-11-04 Mitsubishi Materials Corp Stacked common mode choke coil and its manufacturing method
ATE395708T1 (en) * 2005-01-07 2008-05-15 Murata Manufacturing Co LAMINATED SPOOL
EP1983531B1 (en) * 2006-01-31 2017-10-25 Hitachi Metals, Ltd. Laminate device and module comprising same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104685713A (en) * 2012-09-28 2015-06-03 株式会社村田制作所 Impedance conversion circuit and wireless communication device
CN104685713B (en) * 2012-09-28 2016-07-06 株式会社村田制作所 Impedance inverter circuit and radio communication device
US9510451B2 (en) 2013-07-09 2016-11-29 Toko, Inc. Laminated electric inductor

Also Published As

Publication number Publication date
JP2009044030A (en) 2009-02-26

Similar Documents

Publication Publication Date Title
JP4973996B2 (en) Laminated electronic components
US8018313B2 (en) Laminate device and module comprising same
JP5347973B2 (en) Multilayer inductor and power converter using the same
US7940531B2 (en) DC-DC converter
JP2008130736A (en) Electronic component and its manufacturing method
JP4883392B2 (en) DC-DC converter
JP4703459B2 (en) Coil built-in board
WO2007145189A1 (en) Laminated ceramic electronic component
KR20100014896A (en) Low-loss ferrite, and electronic component using the same
JP2015079931A (en) Laminated type electronic component
CN105305996B (en) Combined electronical assembly and plate with the combined electronical assembly
JP5078340B2 (en) Coil built-in board
JP2009094149A (en) Multilayered inductor
JP5429649B2 (en) Inductor built-in component and DC-DC converter using the same
JP5181694B2 (en) Electronic components
JP2010141191A (en) Inductor and method of manufacturing the same
JP4735944B2 (en) Multilayer inductor
JP2005259774A (en) Open magnetic circuit type laminated coil component
KR20150105786A (en) Multilayered electronic component and manufacturing method thereof
WO2017175645A1 (en) Dc/dc converter module and dc/dc converter circuit
JP4889423B2 (en) Coil built-in board

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100611

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100611

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110801

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120316

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120329

R150 Certificate of patent or registration of utility model

Ref document number: 4973996

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150420

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350