JP4869576B2 - Nitride semiconductor device and manufacturing method thereof - Google Patents

Nitride semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP4869576B2
JP4869576B2 JP2004282943A JP2004282943A JP4869576B2 JP 4869576 B2 JP4869576 B2 JP 4869576B2 JP 2004282943 A JP2004282943 A JP 2004282943A JP 2004282943 A JP2004282943 A JP 2004282943A JP 4869576 B2 JP4869576 B2 JP 4869576B2
Authority
JP
Japan
Prior art keywords
nitride semiconductor
semiconductor layer
nitride
layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004282943A
Other languages
Japanese (ja)
Other versions
JP2006100455A (en
Inventor
敦 中川
悟 小野
忠義 出口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2004282943A priority Critical patent/JP4869576B2/en
Publication of JP2006100455A publication Critical patent/JP2006100455A/en
Application granted granted Critical
Publication of JP4869576B2 publication Critical patent/JP4869576B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、能動層に窒化物半導体を用いた窒化物半導体装置及びその製造方法に関し、特に高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）や電界効果トランジスタ（ＦＥＴ：Field Effect Transistor）のような、半導体装置にショットキ接触する制御電極を有する窒化物半導体装置及びその製造方法に関する。   The present invention relates to a nitride semiconductor device using a nitride semiconductor as an active layer and a method for manufacturing the same, and more particularly to a high electron mobility transistor (HEMT) or a field effect transistor (FET). The present invention also relates to a nitride semiconductor device having a control electrode in Schottky contact with the semiconductor device and a method for manufacturing the same.

図４は、従来のIII−Ｖ族窒化物半導体からなる窒化物半導体装置の断面図を示している。図４に示す窒化物半導体装置は、いわゆるＨＥＭＴ構造を示しており、サファイア基板からなる基板１１上に、窒化ガリウム（ＧａＮ）からなるバッファ層１２、窒化ガリウムからなるチャネル層３、ｎ型窒化アルミニウムガリウム（ＡｌＧａＮ）からなるキャリア供給層４、ノンドープの窒化アルミニウムガリウムからなるショットキ層１０が順次積層し、チャネル層３とキャリア供給層４とからなるヘテロ接合界面近傍に、ポテンシャル井戸からなる電子移動度が極めて大きい２次元電子ガス層が形成されている。このような構造の半導体装置では、ショットキ層１０にショットキ接触するゲート電極９（制御電極）に印加する電圧を制御することにより、ソース電極７とドレイン電極８との間を流れるキャリア（２次元電子ガス）を制御している。 FIG. 4 shows a cross-sectional view of a conventional nitride semiconductor device made of a group III-V nitride semiconductor. The nitride semiconductor device shown in FIG. 4 has a so-called HEMT structure, on a substrate 11 made of a sapphire substrate, a buffer layer 12 made of gallium nitride (GaN), a channel layer 3 made of gallium nitride, and n-type aluminum nitride. A carrier supply layer 4 made of gallium (AlGaN) and a Schottky layer 10 made of non-doped aluminum gallium nitride are sequentially stacked, and an electron mobility made of a potential well is formed in the vicinity of the heterojunction interface made up of the channel layer 3 and the carrier supply layer 4. Is a two-dimensional electron gas layer. In the semiconductor device having such a structure, carriers (two-dimensional electrons) flowing between the source electrode 7 and the drain electrode 8 are controlled by controlling the voltage applied to the gate electrode 9 (control electrode) in Schottky contact with the Schottky layer 10. Gas).

この種の半導体装置は、上記構造の他、例えば特許文献１に開示されているような様々な構造が提案されている。
特開平１０−３３５６３７号公報 For this type of semiconductor device, various structures as disclosed in Patent Document 1, for example, have been proposed in addition to the above structure.
Japanese Patent Laid-Open No. 10-335637

しかしながら従来の窒化物半導体装置の耐圧は、ゲート金属と窒化物半導体層との接触で形成されるショットキ特性に大きく左右されていた。一般的に窒化物半導体層、例えば窒化アルミニウムガリウム（ＡｌＧａＮ）層や窒化ガリウム（ＧａＮ）層上に形成されるゲート金属のショットキ特性は、高いゲートリーク電流が見られ、これが衝突イオン化のトリガーとなり、高出力素子の窒化物半導体装置の重要なパラメータであるオフ耐圧（ＦＥＴがオフ状態でのドレイン耐圧）を予想される数値よりも低下させて、ワイドギャップ材料の高耐圧という性能を十分に引き出すことができないという問題があった。一方、窒化アルミニウムガリウム（ＡｌＧａＮ）層や窒化ガリウム（ＧａＮ）層などの窒化物半導体層上にゲート電極を形成した半導体装置においても、窒化物半導体層の表面準位にトラップされた電子により、表面のポテンシャルが揺らぎ、電流−電圧特性の周波数分散が生じるという問題があった。   However, the breakdown voltage of the conventional nitride semiconductor device is greatly influenced by the Schottky characteristic formed by the contact between the gate metal and the nitride semiconductor layer. In general, Schottky characteristics of a gate metal formed on a nitride semiconductor layer, such as an aluminum gallium nitride (AlGaN) layer or a gallium nitride (GaN) layer, show a high gate leakage current, which triggers impact ionization, Reduce the breakdown voltage (drain breakdown voltage when the FET is off), which is an important parameter for nitride semiconductor devices with high output elements, to a lower level than expected, and bring out the high breakdown voltage performance of wide gap materials. There was a problem that could not. On the other hand, even in a semiconductor device in which a gate electrode is formed on a nitride semiconductor layer such as an aluminum gallium nitride (AlGaN) layer or a gallium nitride (GaN) layer, the surface is trapped by electrons trapped in the surface level of the nitride semiconductor layer. The potential fluctuates and frequency dispersion of the current-voltage characteristics occurs.

また、高出力素子における高利得・高効率化のために、いわゆるリセス構造をとるゲート電極形成やオーミック電極形成が試みられているが、リセス構造を形成する際のエッチングがばらつき、再現性良く窒化物半導体装置を形成できないという問題があった。更に、窒化物半導体の化学的結合力の強さのため、エッチングには主としてドライエッチングが用いられ、ドライエッチングの際に生じるダメージが素子特性を劣化させるという問題があった。   In addition, in order to achieve high gain and high efficiency in high-power devices, gate electrode formation and ohmic electrode formation with a so-called recess structure have been attempted, but etching at the time of forming the recess structure varies, and nitriding is performed with good reproducibility. There is a problem that a physical semiconductor device cannot be formed. Furthermore, due to the strong chemical bonding strength of nitride semiconductors, dry etching is mainly used for etching, and damage that occurs during dry etching has a problem of deteriorating device characteristics.

本発明は、上記問題点を解消し、窒化物半導体層に形成される制御電極（ゲート電極）のショットキ特性におけるリーク電流を大幅に低減し、窒化物半導体層内での衝突イオン化を抑制することにより高耐圧化を実現し、更には周波数分散を抑制することができる窒化物半導体装置を提供することを目的とする。また、再現性良く、制御電極やオーミック電極を形成することができる窒化物半導体装置の製造方法を提供することを目的とする。   The present invention solves the above problems, significantly reduces the leakage current in the Schottky characteristics of the control electrode (gate electrode) formed in the nitride semiconductor layer, and suppresses impact ionization in the nitride semiconductor layer. An object of the present invention is to provide a nitride semiconductor device capable of realizing a high breakdown voltage and further suppressing frequency dispersion. It is another object of the present invention to provide a method for manufacturing a nitride semiconductor device capable of forming a control electrode and an ohmic electrode with good reproducibility.

上記目的を達成するため、本願請求項１に係る発明は、ガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも１つからなるIII族元素と、窒素、リン及び砒素からなる群のうちの少なくとも窒素を含むＶ族元素で構成されたIII−Ｖ族窒化物半導体層からなる窒化物半導体装置において、基板上に積層した前記III−Ｖ族窒化物半導体層からなる第１の窒化物半導体層と、少なくとも制御電極形成領域を除く前記第１の窒化物半導体層上に選択的に積層した前記III−Ｖ族窒化物半導体層からなり、アルミニウムを含まない第２の窒化物半導体層と、前記第１の窒化物半導体層に絶縁膜を介して接触する制御電極とを備え、前記第２の窒化物半導体層は、前記第１の窒化物半導体層より成膜温度の低い膜からなる絶縁性を有する微結晶構造からなり、前記絶縁膜は、該絶縁膜上に前記第２の窒化物半導体層が積層しない膜からなることを特徴とするものである。 In order to achieve the above object, the invention according to claim 1 of the present application provides at least one group III element consisting of at least one of the group consisting of gallium, aluminum, boron and indium, and at least one of the group consisting of nitrogen, phosphorus and arsenic. In a nitride semiconductor device including a group III-V nitride semiconductor layer composed of a group V element containing nitrogen, a first nitride semiconductor layer including the group III-V nitride semiconductor layer stacked on a substrate; A group III-V nitride semiconductor layer selectively stacked on the first nitride semiconductor layer excluding at least the control electrode formation region, and the second nitride semiconductor layer not containing aluminum; and a control electrode in contact via the insulation Enmaku the first nitride semiconductor layer, the second nitride semiconductor layer, an insulating made of the first nitride semiconductor layer a lower deposition temperature than films Have Consists microcrystalline structure, the insulating film is to be the on the insulating film a second nitride semiconductor layer is characterized by comprising a film not laminated.

本願請求項２に係る発明は、請求項１に係る発明において、前記基板と前記第１の窒化物半導体層との間に、前記第１の窒化物半導体層のエネルギーギャップより小さいエネルギーギャップを持つ、前記III−Ｖ族窒化物半導体層からなる第３の窒化物半導体層を備えたことを特徴とするものである。 The invention according to claim 2 of the present application is the invention according to claim 1, wherein the energy gap between the substrate and the first nitride semiconductor layer is smaller than the energy gap of the first nitride semiconductor layer. A third nitride semiconductor layer made of the III-V nitride semiconductor layer is provided .

本願請求項３に係る発明は請求項１または請求項２に係る発明において、前記第１の窒化物半導体層にオーミック接触するオーミック電極となるソース電極及びドレイン電極を備え、前記第１の窒化物半導体層からなるチャネル、あるいは前記第３の窒化物半導体層と前記第１の窒化物半導体層との間に形成されるチャネルを流れる電流を前記制御電極に印加する電圧により制御することを特徴とするものである。 The invention according to claim 3 of the present application is the invention according to claim 1 or 2, further comprising a source electrode and a drain electrode that are in ohmic contact with the first nitride semiconductor layer, and the first nitride. A current flowing through a channel formed of a semiconductor layer or a channel formed between the third nitride semiconductor layer and the first nitride semiconductor layer is controlled by a voltage applied to the control electrode. To do.

本願請求項４に係る発明は、ガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも１つからなるIII族元素と、窒素、リン及び砒素からなる群のうちの少なくとも窒素を含むＶ族元素で構成されたIII−Ｖ族窒化物半導体層からなる窒化物半導体装置の製造方法において、基板上に、前記III−Ｖ族窒化物半導体層からなる第１の窒化物半導体層を形成する工程と、該第１の窒化物半導体層上に、制御電極形成領域を被覆し、後工程で形成する第２の窒化物半導体層を積層しない絶縁膜からなるマスク材を形成する工程と、露出する前記第１の窒化物半導体層上に、前記第１の窒化物半導体層を形成する際の成膜温度より低い温度で、前記III−Ｖ族窒化物半導体層からなり、かつアルミニウムを含まない絶縁性を有する微結晶構造からなる前記第２の窒化物半導体層を選択的に形成する工程と、該第２の窒化物半導体層上にオーミック電極を形成する工程と、前記マスク材上に、制御電極を形成する工程とを含むことを特徴とするものである。 The invention according to claim 4 is a group V element containing at least one of the group consisting of gallium, aluminum, boron and indium and a group V element containing at least nitrogen from the group consisting of nitrogen, phosphorus and arsenic. In the method for manufacturing a nitride semiconductor device composed of a group III-V nitride semiconductor layer, a step of forming a first nitride semiconductor layer composed of the group III-V nitride semiconductor layer on a substrate; A step of forming a mask material made of an insulating film which covers a control electrode formation region on the first nitride semiconductor layer and does not laminate a second nitride semiconductor layer formed in a later step; An insulating layer made of the III-V nitride semiconductor layer and containing no aluminum at a temperature lower than the film forming temperature for forming the first nitride semiconductor layer on one nitride semiconductor layer; Having fine Selectively forming the second nitride semiconductor layer having a structure, forming an ohmic electrode on the second nitride semiconductor layer, and forming a control electrode on the mask material It is characterized by including these.

本願請求項５に係る発明は、請求項４に係る発明において、前記基板上に、前記第１の窒化物半導体層のエネルギーギャップより小さいエネルギーギャップを持つ、前記III−Ｖ族窒化物半導体層からなる第３の窒化物半導体層を形成する工程を含み、該第３の窒化物半導体層上に、前記第１の窒化物半導体層を形成することを特徴とするものである。 The invention according to claim 5 of the present application is the invention according to claim 4 , wherein the III-V nitride semiconductor layer has an energy gap smaller than that of the first nitride semiconductor layer on the substrate. A step of forming a third nitride semiconductor layer, wherein the first nitride semiconductor layer is formed on the third nitride semiconductor layer .

本願請求項６に係る発明は、請求項４または請求項５に係る発明において、酸化珪素、窒化珪素、窒化チタン、窒化タングステン、窒化モリブデン、窒化ニッケル、窒化アルミニウム、酸化チタン、酸化タングステン、酸化モリブデン、酸化ニッケル、酸化アルミニウムからなる絶縁物で前記マスク材を形成し、ＭＯＣＶＤ法により、露出する前記第１の窒化物半導体層上に、前記第２の窒化物半導体層を選択的に形成することを特徴とするものである。 The invention according to claim 6 of the present application is the silicon oxide, silicon nitride, titanium nitride, tungsten nitride, molybdenum nitride, nickel nitride, aluminum nitride, titanium oxide, tungsten oxide, molybdenum oxide in the invention according to claim 4 or claim 5 Forming the mask material with an insulator made of nickel oxide, aluminum oxide, and selectively forming the second nitride semiconductor layer on the exposed first nitride semiconductor layer by MOCVD. It is characterized by.

本発明による窒化物半導体装置は、制御電極を絶縁膜を介して窒化物半導体層に接触させる構造とするため、リーク電流を少なくすることができる。本発明の制御電極をＦＥＴあるいはＨＥＭＴ等のゲート電極とした場合、ゲートリーク電流が減少し、チャネルでの衝突イオン化が抑制され、高耐圧化が実現できる。   Since the nitride semiconductor device according to the present invention has a structure in which the control electrode is in contact with the nitride semiconductor layer through the insulating film, the leakage current can be reduced. When the control electrode of the present invention is a gate electrode such as an FET or HEMT, the gate leakage current is reduced, collision ionization in the channel is suppressed, and a high breakdown voltage can be realized.

また本発明による窒化物半導体装置では、ゲート−ドレイン電極の間に、絶縁性の高い微結晶構造からなる第２の窒化物半導体層（キャップ層６）を備える構造とするため、ゲート−ドレイン電極の間の表面準位にトラップされる電子の抑制若しくは表面準位密度の低減により電流コラプス現象が抑制され、高周波特性も改善される。   In the nitride semiconductor device according to the present invention, since the second nitride semiconductor layer (cap layer 6) having a highly insulating microcrystalline structure is provided between the gate and drain electrodes, the gate and drain electrodes are provided. The current collapse phenomenon is suppressed and the high-frequency characteristics are improved by suppressing electrons trapped in the surface level between them or reducing the surface state density.

さらにオーミック電極をリセス構造とした窒化物半導体装置では、チャネル近傍にオーミック電極が形成され、コンタクト抵抗が低減し、窒化物半導体装置の高利得、高効率化が図られ、高出力用半導体装置として好適である。   Further, in a nitride semiconductor device having an ohmic electrode with a recess structure, an ohmic electrode is formed in the vicinity of the channel, the contact resistance is reduced, the high gain and high efficiency of the nitride semiconductor device are achieved, and the high output semiconductor device Is preferred.

本発明による窒化物半導体装置の製造方法は、エピタキシャル成長温度の制御、マスク材となる絶縁膜のパターン形成や、第２の窒化物半導体層の選択成長など、通常の窒化物半導体装置の製造工程のみで構成され、第２の窒化物半導体層をエッチングすることなく、所望の構造の窒化物半導体装置を形成することができるため、製造工程の制御性が良く、特性の優れた窒化物半導体装置をばらつき無く、歩留まり良く製造することができる。 The method for manufacturing a nitride semiconductor device according to the present invention can be applied only to normal nitride semiconductor device manufacturing processes such as control of epitaxial growth temperature, pattern formation of an insulating film serving as a mask material, and selective growth of a second nitride semiconductor layer. A nitride semiconductor device having a desired structure can be formed without etching the second nitride semiconductor layer. It can be manufactured with good yield without variation .

以下、本発明の窒化物半導体装置及び窒化物半導体装置の製造方法について、III−Ｖ族窒化物半導体装置であるＨＥＭＴを例にとり、実施例を順に説明する。   Hereinafter, the nitride semiconductor device and the method for manufacturing the nitride semiconductor device according to the present invention will be described in order by taking the HEMT as a group III-V nitride semiconductor device as an example.

図１は本発明の第１の実施例であるIII−Ｖ族窒化物半導体装置であるＨＥＭＴの断面図を示している。図１に示すように炭化珪素（ＳｉＣ）からなる基板１上に、厚さ１００ｎｍ程度の窒化アルミニウム（ＡｌＮ）からなるバッファ層２、後述するキャリア供給層のエネルギーギャップより小さいエネルギーギャップを持ち厚さ２μｍのノンドープ窒化ガリウム（ＧａＮ）からなるチャネル層３、チャネル層３との界面にキャリアとなる２次元電子ガス層を形成する厚さ１５ｎｍのｎ型窒化アルミニウムガリウム（ＡｌＧａＮ）からなるキャリア供給層４（第１の窒化物半導体層）が積層し、さらにキャリア供給層４上に酸化珪素からなる厚さ１５ｎｍの絶縁膜５（マスク材）と、厚さ１０ｎｍの微結晶構造からなるノンドープ窒化ガリウム（ＧａＮ）キャップ層６（第２の窒化物半導体層）とが積層している。キャップ層６上には、オーミック接触するチタン（Ｔｉ）／アルミニウム（Ａl）の積層体等からなるソース電極７、ドレイン電極８（オーミック電極）が形成され、キャリア供給層４にオーミック接触している。また絶縁膜５上には、ニッケル（Ｎｉ）／金（Ａｕ）の積層体等からなるゲート電極９（制御電極）が形成され、キャリア供給層４にショットキ接触している。   FIG. 1 shows a sectional view of a HEMT which is a III-V nitride semiconductor device according to a first embodiment of the present invention. As shown in FIG. 1, on a substrate 1 made of silicon carbide (SiC), a buffer layer 2 made of aluminum nitride (AlN) having a thickness of about 100 nm and a thickness having an energy gap smaller than that of a carrier supply layer described later. A channel layer 3 made of 2 μm non-doped gallium nitride (GaN), and a carrier supply layer 4 made of n-type aluminum gallium nitride (AlGaN) with a thickness of 15 nm forming a two-dimensional electron gas layer serving as a carrier at the interface with the channel layer 3 (First nitride semiconductor layer) is stacked, and an insulating film 5 (mask material) made of silicon oxide having a thickness of 15 nm and a non-doped gallium nitride having a microcrystalline structure having a thickness of 10 nm are formed on the carrier supply layer 4. A GaN) cap layer 6 (second nitride semiconductor layer) is laminated. On the cap layer 6, a source electrode 7 and a drain electrode 8 (ohmic electrode) made of a laminated body of titanium (Ti) / aluminum (Al) that are in ohmic contact are formed, and are in ohmic contact with the carrier supply layer 4. . A gate electrode 9 (control electrode) made of a nickel (Ni) / gold (Au) laminate or the like is formed on the insulating film 5 and is in Schottky contact with the carrier supply layer 4.

微結晶構造からなるキャップ層６は、絶縁膜５が形成された領域をのぞき、キャリア供給層４上に選択的に積層している。キャップ層６は、微結晶構造からなり、シート抵抗が１０9Ω/□以上の高抵抗となっている。 The cap layer 6 having a microcrystalline structure is selectively stacked on the carrier supply layer 4 except for the region where the insulating film 5 is formed. The cap layer 6 has a microcrystalline structure, and has a high sheet resistance of 10 9 Ω / □ or more.

本発明の窒化物半導体装置は、ゲート電極９の下に絶縁膜５が設けられている構造であるため、ゲートリーク電流が低減し、チャネルでの衝突イオン化が抑制でき、オフ耐圧が改善される。   Since the nitride semiconductor device of the present invention has a structure in which the insulating film 5 is provided under the gate electrode 9, the gate leakage current is reduced, collision ionization in the channel can be suppressed, and the off breakdown voltage is improved. .

また本発明の窒化物半導体装置は、ゲート−ドレイン電極の間に絶縁性の高いキャップ層６が設けられているため、ゲート−ドレイン電極の間の表面準位にトラップされる電子の抑制若しくは表面準位密度の低減により、電流−電圧特性の周波数分散を抑制することができる。   In the nitride semiconductor device according to the present invention, since the highly insulating cap layer 6 is provided between the gate and the drain electrode, suppression of electrons trapped in the surface level between the gate and the drain electrode or the surface By reducing the level density, frequency dispersion of current-voltage characteristics can be suppressed.

次に図１に示す窒化物半導体装置の製造方法について説明する。まず、炭化珪素（ＳｉＣ）からなる基板１上に、ＭＯＣＶＤ（有機金属化学的気相堆積）法あるいはＭＢＥ（電子ビームエピタキシャル）法により、厚さ１００ｎｍ程度の窒化アルミニウム（ＡｌＮ）からなるバッファ層２を成長させ、後述するキャリア供給層のエネルギーギャップより小さいエネルギーギャップを持ち厚さ２μｍのノンドープ窒化ガリウム（ＧａＮ）からなるチャネル層３、チャネル層３との界面にキャリアとなる２次元電子ガス層を形成する厚さ１５ｎｍのｎ型窒化アルミニウムガリウム（ＡｌＧａＮ）からなるキャリア供給層４（第１の窒化物半導体層）を基板温度１０８０℃で順次積層成長させる（図２ａ）。   Next, a method for manufacturing the nitride semiconductor device shown in FIG. 1 will be described. First, a buffer layer 2 made of aluminum nitride (AlN) having a thickness of about 100 nm is formed on a substrate 1 made of silicon carbide (SiC) by MOCVD (metal organic chemical vapor deposition) or MBE (electron beam epitaxial). And a channel layer 3 made of non-doped gallium nitride (GaN) with a thickness of 2 μm and having an energy gap smaller than that of a carrier supply layer, which will be described later, and a two-dimensional electron gas layer serving as a carrier at the interface with the channel layer 3 A carrier supply layer 4 (first nitride semiconductor layer) made of n-type aluminum gallium nitride (AlGaN) having a thickness of 15 nm is sequentially grown at a substrate temperature of 1080 ° C. (FIG. 2 a).

次に、プラズマＣＶＤ法、減圧ＣＶＤ法またはＥＢ（電子ビーム）蒸着法等により、キャリア供給層４上に酸化珪素からなる厚さ１５ｎｍの絶縁膜５（マスク材）を形成する。その後、通常のリソグラフ法及びエッチング法により、ゲート電極形成領域に絶縁膜５を残し、ゲート電極形成領域以外の絶縁膜５を除去し、キャリア供給層４を露出させる（図２ｂ）。なお絶縁膜５は、高い絶縁性を持ち、絶縁膜上にキャップ層６が成長しない膜であれば、本実施例の酸化珪素に限定されるものではない。他の絶縁膜材料としては、窒化珪素、窒化チタン、窒化タングステン、窒化モリブデン、窒化ニッケル、窒化アルミニウム、酸化チタン、酸化タングステン、酸化モリブデン、酸化ニッケル、酸化アルミニウムが、パターン形成や除去が容易で好ましい。また絶縁膜５の厚さは、キャップ層６の選択成長が可能で、制御電極に印加される電圧により、チャネルを流れるキャリアを制御できる厚さに適宜設定すれば良い。   Next, an insulating film 5 (mask material) having a thickness of 15 nm made of silicon oxide is formed on the carrier supply layer 4 by plasma CVD, low pressure CVD, EB (electron beam) deposition, or the like. Thereafter, the insulating film 5 is left in the gate electrode formation region by the usual lithographic method and etching method, the insulating film 5 other than the gate electrode formation region is removed, and the carrier supply layer 4 is exposed (FIG. 2b). The insulating film 5 is not limited to the silicon oxide of this embodiment as long as it has high insulating properties and the cap layer 6 does not grow on the insulating film. As other insulating film materials, silicon nitride, titanium nitride, tungsten nitride, molybdenum nitride, nickel nitride, aluminum nitride, titanium oxide, tungsten oxide, molybdenum oxide, nickel oxide, and aluminum oxide are preferable because they can be easily formed and removed. . In addition, the thickness of the insulating film 5 may be set as appropriate so that the cap layer 6 can be selectively grown and the carrier flowing through the channel can be controlled by the voltage applied to the control electrode.

その後、基板温度を５５０℃として、ＭＯＣＶＤ法により、再度厚さ１０ｎｍのノンドープ窒化ガリウム（ＧａＮ）からなるキャップ層６（第２の窒化物半導体層）を成長させる。このように基板温度を低くして成長させることにより、キャップ層６は微結晶構造となり、絶縁性の高い層となる。また絶縁膜５の表面には、ノンドープ窒化ガリウム（ＧａＮ）は成長しないので、図２（ｃ）に示すように、ゲート電極６形成領域を除く領域に、選択的にキャップ層６を形成することができる。   Thereafter, the substrate temperature is set to 550 ° C., and the cap layer 6 (second nitride semiconductor layer) made of non-doped gallium nitride (GaN) having a thickness of 10 nm is grown again by MOCVD. By growing the substrate at such a low temperature, the cap layer 6 has a microcrystalline structure and becomes a highly insulating layer. Further, since non-doped gallium nitride (GaN) does not grow on the surface of the insulating film 5, as shown in FIG. 2C, a cap layer 6 is selectively formed in a region excluding the gate electrode 6 formation region. Can do.

次に、通常のリソグラフ法及びリフトオフ法により、キャップ層６上にＥＢ蒸着法などにより、厚さ２０ｎｍ程度のチタン（Ｔｉ）膜、厚さ２００ｎｍ程度のアルミニウム（Ａｌ）膜を堆積させ、熱処理を行うことにより、少なくともキャリア供給層４にオーミック接触するソース電極７、ドレイン電極８を形成する。 Then, by a conventional lithographic processes及beauty lift-off method, or the like EB vapor deposition on the cap layer 6, thickness of about 20nm of titanium (Ti) film, is deposited thickness 200nm of approximately aluminum (Al) film, a heat treatment As a result, at least the source electrode 7 and the drain electrode 8 that are in ohmic contact with the carrier supply layer 4 are formed.

続いて、通常のリソグラフ法及ぶリフトオフ法により、絶縁膜５上に、厚さ２０ｎｍのニッケル（Ｎｉ）／厚さ３００ｎｍの金（Ａｕ）からなる積層体等をＥＢ蒸着法などにより積層してパターニングすることにより、ショットキ接触するゲート電極９を形成する。以下、通常の半導体装置の製造工程に従い、ＨＥＭＴを完成させる（図２ｄ）。   Subsequently, a laminate made of nickel (Ni) with a thickness of 20 nm / gold (Au) with a thickness of 300 nm is laminated on the insulating film 5 by an ordinary lithographic method and a lift-off method by EB vapor deposition or the like and patterned. As a result, the gate electrode 9 in Schottky contact is formed. Thereafter, the HEMT is completed in accordance with a normal semiconductor device manufacturing process (FIG. 2d).

本実施例では、絶縁特性の優れた微結晶構造のキャップ層６を形成する方法として、成長温度をチャネル層３やキャリア供給層４のエピタキシャル層の成長温度（１０８０℃）より低い温度（５５０℃）で形成するため、絶縁膜から珪素が揮発して窒化物半導体層に混入するといった問題が生じることも無い。 In this embodiment, as a method for forming the cap layer 6 having a microcrystalline structure with excellent insulating characteristics, the growth temperature is lower than the growth temperature (1080 ° C.) of the epitaxial layer of the channel layer 3 and the carrier supply layer 4 (550 ° C.). Therefore, there is no problem that silicon is volatilized from the insulating film and mixed into the nitride semiconductor layer .

本発明の窒化物半導体装置の製造方法は、エピタキシャル成長温度の制御、マスク材となる絶縁膜５のパターン形成や、第２の窒化物半導体層（キャップ層６）の選択成長など、通常の窒化物半導体装置の製造工程のみで構成され、所望の構造の窒化物半導体装置を形成することができるため、製造工程の制御性が良く、特性の優れた窒化物半導体装置をばらつき無く、歩留まり良く製造することができる。 The method for manufacturing a nitride semiconductor device according to the present invention includes a method for controlling the epitaxial growth temperature, patterning the insulating film 5 serving as a mask material, and selective growth of the second nitride semiconductor layer (cap layer 6). Since a nitride semiconductor device having a desired structure can be formed only by the manufacturing process of the semiconductor device, the control of the manufacturing process is good, and the nitride semiconductor device having excellent characteristics is manufactured without variation and with a high yield. it is possible.

以上本発明の実施例についてＨＥＭＴ構造の窒化物半導体装置について説明したが、本発明は、ＦＥＴ構造の窒化物半導体装置に適用することも可能である。以下、本発明の第２の実施例であるIII−Ｖ族窒化物半導体装置であるＦＥＴについて、製造工程に従い、説明する。図３（ａ）に示すように、炭化珪素（ＳｉＣ）からなる基板１上に、ＭＯＣＶＤ法あるいはＭＢＥ法により、厚さ１００ｎｍ程度の窒化アルミニウム（ＡｌＮ）からなるバッファ層２を成長させ、厚さ３μｍのｎ型窒化ガリウム（ＧａＮ）からなる能動層１３（第１の窒化物半導体層）を基板温度１０８０℃で順次積層成長する。 Although the embodiments of the present invention have been described with respect to the nitride semiconductor device having the HEMT structure, the present invention can also be applied to the nitride semiconductor device having the FET structure. Hereinafter, an FET which is a group III-V nitride semiconductor device according to a second embodiment of the present invention will be described in accordance with the manufacturing process. As shown in FIG. 3 (a), a buffer layer 2 made of aluminum nitride (AlN) having a thickness of about 100 nm is grown on a substrate 1 made of silicon carbide (SiC) by MOCVD or MBE. An active layer 13 (first nitride semiconductor layer) made of 3 μm n-type gallium nitride (GaN) is sequentially stacked and grown at a substrate temperature of 1080 ° C.

次に、プラズマＣＶＤ法、減圧ＣＶＤ法またはＥＢ蒸着法等により能動層１３上に酸化珪素からなる厚さ１５ｎｍの絶縁膜５（マスク材）を形成する。その後、通常のリソグラフ法及びエッチング法により、ゲート電極形成領域に絶縁膜５を残し、ゲート電極形成領域以外の絶縁膜５を除去し、能動層１３を露出する（図３ｂ）。なお絶縁膜５は、高い絶縁性を持ち、絶縁膜上にキャップ層６が成長しない膜であれば、本実施例の酸化珪素に限定されるものではないことは言うまでもない。 Next, an insulating film 5 (mask material) having a thickness of 15 nm made of silicon oxide is formed on the active layer 13 by plasma CVD, low pressure CVD, EB vapor deposition, or the like. Then, by a conventional lithographic and etching methods, leaving the insulating film 5 on the gate electrode formation region, removing the insulating film 5 other than the gate electrode formation region to expose the active layer 13 (FIG. 3 b). Needless to say, the insulating film 5 is not limited to the silicon oxide of this embodiment as long as it has a high insulating property and the cap layer 6 does not grow on the insulating film.

その後、基板温度を５５０℃として、ＭＯＣＶＤ法により、再度厚さ１０ｎｍのノンドープ窒化ガリウム（ＧａＮ）からなるキャップ層６（第２の窒化物半導体層）を成長させる。このように基板温度を低くして成長させることにより、キャップ層６は、微結晶構造となり、絶縁性の高い層となる。また絶縁膜５の表面には、ノンドープ窒化ガリウム（ＧａＮ）は成長しないので、図３（ｃ）に示すように、選択的にキャップ層４を形成することができる。 Thereafter, the substrate temperature is set to 550 ° C., and the cap layer 6 (second nitride semiconductor layer) made of non-doped gallium nitride (GaN) having a thickness of 10 nm is grown again by MOCVD. By growing the substrate at such a low temperature, the cap layer 6 has a microcrystalline structure and becomes a highly insulating layer. Also on the surface of the insulating film 5, since the gallium undoped nitride (GaN) does not grow, as shown in FIG. 3 (c), it is possible to selectively form the capping layer 4.

次に、通常のリソグラフ法及ぶリフトオフ法により、キャップ層６上にＥＢ蒸着法などにより、厚さ２０ｎｍ程度のチタン（Ｔｉ）膜、厚さ２００ｎｍ程度のアルミニウム（Ａｌ）膜を堆積させ、熱処理を行うことにより、能動層１３にオーミック接触するソース電極７、ドレイン電極８を形成する。   Next, a titanium (Ti) film having a thickness of about 20 nm and an aluminum (Al) film having a thickness of about 200 nm are deposited on the cap layer 6 by an EB vapor deposition method or the like by a normal lithographic method and a lift-off method, and heat treatment is performed. By performing, the source electrode 7 and the drain electrode 8 which are in ohmic contact with the active layer 13 are formed.

続いて、通常のリソグラフ法及ぶリフトオフ法により、絶縁膜５上に、厚さ２０ｎｍのニッケル（Ｎｉ）／厚さ３００ｎｍの金（Ａｕ）からなる積層体等をＥＢ蒸着法などにより積層してパターニングすることにより、能動層１３にショットキ接触するゲート電極９を形成する。以下、通常の半導体装置の製造工程に従い、ＦＥＴを完成させる（図３ｄ）。 Subsequently, a laminate made of nickel (Ni) with a thickness of 20 nm / gold (Au) with a thickness of 300 nm is laminated on the insulating film 5 by an ordinary lithographic method and a lift-off method by EB vapor deposition or the like and patterned. As a result, the gate electrode 9 in Schottky contact with the active layer 13 is formed. Hereinafter, according to the manufacturing process of the conventional semiconductor device, to complete the FET (Figure 3 d).

このようなＦＥＴ構造の窒化物半導体装置であっても、ゲート電極９の下に絶縁膜５が設けられている構造であるため、ゲートリーク電流が低減され、チャネルでの衝突イオン化が抑制でき、オフ耐圧が改善される。また、ゲート−ドレイン電極の間に絶縁性の高い微結晶構造からなるキャップ層６が設けられているため、ゲート−ドレイン電極の間の表面準位にトラップされる電子の抑制若しくは表面準位密度の低減により、電流−電圧特性の周波数分散を抑制することができる。   Even in such a nitride semiconductor device having an FET structure, since the insulating film 5 is provided under the gate electrode 9, the gate leakage current is reduced, and impact ionization in the channel can be suppressed. Off breakdown voltage is improved. Further, since the cap layer 6 having a highly insulating microcrystalline structure is provided between the gate and drain electrodes, suppression of electrons trapped in the surface level between the gate and drain electrodes or surface level density As a result of the reduction, the frequency dispersion of the current-voltage characteristics can be suppressed.

本発明の窒化物半導体装置の製造方法は、エピタキシャル成長温度の制御、マスク材となる絶縁膜のパターン形成や、第２の窒化物半導体層の選択成長など、通常の窒化物半導体装置の製造工程のみで構成され、所望の構造の窒化物半導体装置を形成することができるため、製造工程の制御性が良く、特性の優れた窒化物半導体装置をばらつき無く、歩留まり良く製造することができる。 The method for manufacturing a nitride semiconductor device according to the present invention includes only a normal nitride semiconductor device manufacturing process, such as control of epitaxial growth temperature, pattern formation of an insulating film serving as a mask material, and selective growth of a second nitride semiconductor layer. Thus, a nitride semiconductor device having a desired structure can be formed. Therefore, a nitride semiconductor device having good controllability of the manufacturing process and excellent characteristics can be manufactured without variation and with a high yield .

以上本発明の実施例について説明したが、本発明はこれらの実施例に限定されるものでなく種々変更可能である。窒化物半導体層は、ＧａＮ／ＡｌＧａＮ系に限定されるものでなく、制御電極が形成される窒化物半導体層（上記実施例ではショットキ層１０に相当）は、ＧａＮ、ＩｎＮあるいはこれらの混晶化合物を含み、かつアルミニウムを含まない層で構成することができる。また第１の窒化物半導体層（上記実施例ではキャリア供給層４に相当）は、ＧａＮ、ＩｎＮ、ＡｌＮあるいはこれらの混晶半導体を含み、かつ少なくともアルミニウムを含む層で形成することができる。実施例において使用した炭化珪素（ＳｉＣ）基板の代わりにサファイア基板を用いても構わない。その場合はバッファ層２として低温成長の窒化ガリウム（ＧａＮ）を用いるほうが望ましい。また実施例において使用した炭化珪素（ＳｉＣ）基板の代わりにシリコン基板（Ｓｉ）を用いても構わない。またショットキ接触を形成する制御電極、オーミック接触する電極の組成は、使用する窒化物半導体層、絶縁膜等の種類に応じて、適宜選択すればよい。さらにオーミック電極の形成領域にコンタクト抵抗を低減するための不純物領域を付加することもできる。   Although the embodiments of the present invention have been described above, the present invention is not limited to these embodiments and can be variously modified. The nitride semiconductor layer is not limited to the GaN / AlGaN system, and the nitride semiconductor layer (corresponding to the Schottky layer 10 in the above embodiment) on which the control electrode is formed is GaN, InN or a mixed crystal compound thereof. And a layer that does not contain aluminum. The first nitride semiconductor layer (corresponding to the carrier supply layer 4 in the above embodiment) can be formed of a layer containing GaN, InN, AlN, or a mixed crystal semiconductor thereof and containing at least aluminum. A sapphire substrate may be used instead of the silicon carbide (SiC) substrate used in the examples. In this case, it is preferable to use gallium nitride (GaN) grown at a low temperature as the buffer layer 2. Further, a silicon substrate (Si) may be used instead of the silicon carbide (SiC) substrate used in the embodiments. The composition of the control electrode for forming the Schottky contact and the electrode for ohmic contact may be appropriately selected depending on the types of the nitride semiconductor layer, the insulating film, and the like to be used. Further, an impurity region for reducing the contact resistance can be added to the ohmic electrode formation region.

なお第２の窒化物半導体層について微結晶構造と説明したが、これは微結晶粒の集合体あるいはそれらの再配列化した構造であり、成長温度、成長時の雰囲気ガス組成、成長させる基板の種類などによって、結晶粒の大きさや配列等は変わるものであり、所望の絶縁特性（許容できるゲートリーク電流）が得られる範囲で、成長温度を制御することによって得られるものである。第２の窒化物半導体層の成長温度は、第１の窒化物半導体層の成長温度より４００℃程度以上低い温度に設定すると、ＨＥＭＴあるいはＦＥＴの制御電極を形成する場合に好適である。   Although the second nitride semiconductor layer has been described as having a microcrystalline structure, this is an aggregate of microcrystalline grains or a rearranged structure thereof. The growth temperature, the atmospheric gas composition during growth, the growth of the substrate to be grown. The size and arrangement of crystal grains vary depending on the type and the like, and can be obtained by controlling the growth temperature within a range where desired insulating characteristics (acceptable gate leakage current) can be obtained. The growth temperature of the second nitride semiconductor layer is preferably set to a temperature lower by about 400 ° C. than the growth temperature of the first nitride semiconductor layer, which is suitable for forming a HEMT or FET control electrode.

本発明の窒化物半導体装置を説明する断面図である。It is sectional drawing explaining the nitride semiconductor device of this invention. 本発明の窒化物半導体装置の製造方法を説明する断面図である。It is sectional drawing explaining the manufacturing method of the nitride semiconductor device of this invention. 本発明の別の実施例の窒化物半導体装置の製造方法を説明する断面図である。It is sectional drawing explaining the manufacturing method of the nitride semiconductor device of another Example of this invention. 従来の窒化物半導体装置を説明する断面図である。 It is sectional drawing explaining the conventional nitride semiconductor device .

１；基板、２；バッファ層、３；チャネル層、４；キャリア供給層、５；絶縁膜、
６；キャップ層、７；ソース電極、８；ドレイン電極、９；ゲート電極、
１０；ショットキ層、１１；サファイア基板、１２；バッファ層、１３能動層 1; substrate, 2; buffer layer, 3; channel layer, 4; carrier supply layer, 5; insulating film,
6; cap layer, 7; source electrode, 8; drain electrode, 9; gate electrode,
10; Schottky layer, 11; Sapphire substrate, 12; Buffer layer, 13 Active layer

Claims (6)

ガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも１つからなるIII族元素と、窒素、リン及び砒素からなる群のうちの少なくとも窒素を含むＶ族元素で構成されたIII−Ｖ族窒化物半導体層からなる窒化物半導体装置において、
基板上に積層した前記III−Ｖ族窒化物半導体層からなる第１の窒化物半導体層と、少なくとも制御電極形成領域を除く前記第１の窒化物半導体層上に選択的に積層した前記III−Ｖ族窒化物半導体層からなり、アルミニウムを含まない第２の窒化物半導体層と、前記第１の窒化物半導体層に絶縁膜を介して接触する制御電極とを備え、
前記第２の窒化物半導体層は、前記第１の窒化物半導体層より成膜温度の低い膜からなる絶縁性を有する微結晶構造からなり、前記絶縁膜は、該絶縁膜上に前記第２の窒化物半導体層が積層しない膜からなることを特徴とする窒化物半導体装置。 Group III-V nitride composed of a group III element consisting of at least one of the group consisting of gallium, aluminum, boron and indium and a group V element containing at least nitrogen from the group consisting of nitrogen, phosphorus and arsenic In a nitride semiconductor device composed of a semiconductor layer,
A first nitride semiconductor layer made of the III-V nitride semiconductor layer stacked on a substrate, and the III- layer selectively stacked on the first nitride semiconductor layer excluding at least the control electrode formation region; consist V nitride semiconductor layer, comprising a second nitride semiconductor layer which does not contain aluminum, and a control electrode in contact via the insulation Enmaku the first nitride semiconductor layer,
The second nitride semiconductor layer has an insulating microcrystalline structure made of a film having a lower deposition temperature than the first nitride semiconductor layer , and the insulating film is formed on the insulating film on the second nitride semiconductor layer . A nitride semiconductor device comprising a non-stacked nitride semiconductor layer . 前記基板と前記第１の窒化物半導体層との間に、前記第１の窒化物半導体層のエネルギーギャップより小さいエネルギーギャップを持つ、前記III−Ｖ族窒化物半導体層からなる第３の窒化物半導体層を備えたことを特徴とする請求項１記載の窒化物半導体装置。 A third nitride composed of the group III-V nitride semiconductor layer having an energy gap smaller than that of the first nitride semiconductor layer between the substrate and the first nitride semiconductor layer. The nitride semiconductor device according to claim 1, further comprising a semiconductor layer . 前記第１の窒化物半導体層にオーミック接触するオーミック電極となるソース電極及びドレイン電極を備え、前記第１の窒化物半導体層からなるチャネル、あるいは前記第３の窒化物半導体層と前記第１の窒化物半導体層との間に形成されるチャネルを流れる電流を前記制御電極に印加する電圧により制御することを特徴とする請求項１または２いずれか記載の窒化物半導体装置。 A source electrode and a drain electrode serving as an ohmic electrode in ohmic contact with the first nitride semiconductor layer; a channel formed of the first nitride semiconductor layer; or the third nitride semiconductor layer and the first nitride semiconductor layer. 3. The nitride semiconductor device according to claim 1 , wherein a current flowing through a channel formed between the nitride semiconductor layer and the nitride semiconductor layer is controlled by a voltage applied to the control electrode . ガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも１つからなるIII族元素と、窒素、リン及び砒素からなる群のうちの少なくとも窒素を含むＶ族元素で構成されたIII−Ｖ族窒化物半導体層からなる窒化物半導体装置の製造方法において、Group III-V nitride composed of a group III element consisting of at least one of the group consisting of gallium, aluminum, boron and indium and a group V element containing at least nitrogen from the group consisting of nitrogen, phosphorus and arsenic In a method for manufacturing a nitride semiconductor device comprising a semiconductor layer,
基板上に、前記III−Ｖ族窒化物半導体層からなる第１の窒化物半導体層を形成する工程と、  Forming a first nitride semiconductor layer comprising the group III-V nitride semiconductor layer on a substrate;
該第１の窒化物半導体層上に、制御電極形成領域を被覆し、後工程で形成する第２の窒化物半導体層を積層しない絶縁膜からなるマスク材を形成する工程と、  Forming a mask material made of an insulating film that covers a control electrode formation region on the first nitride semiconductor layer and does not stack a second nitride semiconductor layer formed in a later step;
露出する前記第１の窒化物半導体層上に、前記第１の窒化物半導体層を形成する際の成膜温度より低い温度で、前記III−Ｖ族窒化物半導体層からなり、かつアルミニウムを含まない絶縁性を有する微結晶構造からなる前記第２の窒化物半導体層を選択的に形成する工程と、  On the exposed first nitride semiconductor layer, made of the III-V nitride semiconductor layer at a temperature lower than the film formation temperature when forming the first nitride semiconductor layer, and containing aluminum Selectively forming the second nitride semiconductor layer having a microcrystalline structure having no insulating property;
該第２の窒化物半導体層上にオーミック電極を形成する工程と、  Forming an ohmic electrode on the second nitride semiconductor layer;
前記マスク材上に、制御電極を形成する工程とを含むことを特徴とする窒化物半導体装置の製造方法。  Forming a control electrode on the mask material. A method for manufacturing a nitride semiconductor device, comprising: 前記基板上に、前記第１の窒化物半導体層のエネルギーギャップより小さいエネルギーギャップを持つ、前記III−Ｖ族窒化物半導体層からなる第３の窒化物半導体層を形成する工程を含み、該第３の窒化物半導体層上に、前記第１の窒化物半導体層を形成することを特徴とする請求項４記載の窒化物半導体装置の製造方法。 Forming a third nitride semiconductor layer made of the group III-V nitride semiconductor layer having an energy gap smaller than that of the first nitride semiconductor layer on the substrate; 5. The method of manufacturing a nitride semiconductor device according to claim 4, wherein the first nitride semiconductor layer is formed on the nitride semiconductor layer of 3. 酸化珪素、窒化珪素、窒化チタン、窒化タングステン、窒化モリブデン、窒化ニッケル、窒化アルミニウム、酸化チタン、酸化タングステン、酸化モリブデン、酸化ニッケル、酸化アルミニウムからなる絶縁物で前記マスク材を形成し、ＭＯＣＶＤ法により、露出する前記第１の窒化物半導体層上に、前記第２の窒化物半導体層を選択的に形成することを特徴とする請求項4または５いずれか記載の窒化物半導体装置の製造方法。 The mask material is formed of an insulator made of silicon oxide, silicon nitride, titanium nitride, tungsten nitride, molybdenum nitride, nickel nitride, aluminum nitride, titanium oxide, tungsten oxide, molybdenum oxide, nickel oxide, aluminum oxide, and MOCVD 6. The method for manufacturing a nitride semiconductor device according to claim 4, wherein the second nitride semiconductor layer is selectively formed on the exposed first nitride semiconductor layer .
JP2004282943A 2004-09-29 2004-09-29 Nitride semiconductor device and manufacturing method thereof Expired - Fee Related JP4869576B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004282943A JP4869576B2 (en) 2004-09-29 2004-09-29 Nitride semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004282943A JP4869576B2 (en) 2004-09-29 2004-09-29 Nitride semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2006100455A JP2006100455A (en) 2006-04-13
JP4869576B2 true JP4869576B2 (en) 2012-02-08

Family

ID=36239992

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004282943A Expired - Fee Related JP4869576B2 (en) 2004-09-29 2004-09-29 Nitride semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4869576B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5087240B2 (en) * 2006-06-28 2012-12-05 新日本無線株式会社 Manufacturing method of nitride semiconductor device
JP2008235347A (en) * 2007-03-16 2008-10-02 Sharp Corp Manufacturing process of recess gate type hfet
JP2008270521A (en) * 2007-04-20 2008-11-06 Matsushita Electric Ind Co Ltd Field-effect transistor
JP5625314B2 (en) * 2009-10-22 2014-11-19 サンケン電気株式会社 Semiconductor device
JP5848680B2 (en) 2011-11-22 2016-01-27 ルネサスエレクトロニクス株式会社 Semiconductor device and manufacturing method of semiconductor device
JP6957982B2 (en) * 2017-05-29 2021-11-02 三菱電機株式会社 Semiconductor devices and their manufacturing methods
CN114335169A (en) * 2021-11-25 2022-04-12 江西誉鸿锦材料科技有限公司 Gallium nitride Schottky barrier diode and manufacturing method thereof

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3449116B2 (en) * 1996-05-16 2003-09-22 ソニー株式会社 Semiconductor device
JPH10223901A (en) * 1996-12-04 1998-08-21 Sony Corp Field effect transistor and manufacture of the same
JP4079393B2 (en) * 1998-03-10 2008-04-23 シャープ株式会社 Nitride-based compound semiconductor laser device and manufacturing method thereof
JP4577460B2 (en) * 1999-04-01 2010-11-10 ソニー株式会社 Semiconductor device and manufacturing method thereof
JP3785970B2 (en) * 2001-09-03 2006-06-14 日本電気株式会社 Method for manufacturing group III nitride semiconductor device
US6982204B2 (en) * 2002-07-16 2006-01-03 Cree, Inc. Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
JP2004363346A (en) * 2003-06-05 2004-12-24 Matsushita Electric Ind Co Ltd Method of manufacturing semiconductor device
JP4869564B2 (en) * 2003-11-28 2012-02-08 新日本無線株式会社 Nitride semiconductor device and manufacturing method thereof
JP4869563B2 (en) * 2004-04-21 2012-02-08 新日本無線株式会社 Nitride semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
JP2006100455A (en) 2006-04-13

Similar Documents

Publication Publication Date Title
TWI431770B (en) Semiconductor device and method for manufacturing the same
US7449399B2 (en) Method for fabricating a semiconductor device for reducing a surface potential
EP2339634B1 (en) GaN based FET and method for producing the same
JP5087240B2 (en) Manufacturing method of nitride semiconductor device
US7601573B2 (en) Method for producing nitride semiconductor device
JP2007165431A (en) Field effect transistor, and method of fabrication same
JP2008078526A (en) Nitride semiconductor device and its manufacturing method
JP2010171416A (en) Semiconductor device, manufacturing method therefor, and leakage-current reduction method therefor
JP4889203B2 (en) Nitride semiconductor device and manufacturing method thereof
JP5100002B2 (en) Nitride semiconductor device
JP4869563B2 (en) Nitride semiconductor device and manufacturing method thereof
JP4869576B2 (en) Nitride semiconductor device and manufacturing method thereof
JP5509544B2 (en) Semiconductor device and manufacturing method thereof
JP3984471B2 (en) Semiconductor device and manufacturing method thereof
JP2010287594A (en) Field effect transistor
JP2005203544A (en) Nitride semiconductor device and its manufacturing method
CN111755330A (en) Semiconductor structure and manufacturing method thereof
JP6650867B2 (en) Method for manufacturing heterojunction field effect transistor
JP2008118082A (en) Nitride semiconductor device and method of manufacturing the same
JP4869585B2 (en) Manufacturing method of nitride semiconductor device
JP5113375B2 (en) Nitride semiconductor device
JP4850410B2 (en) Nitride semiconductor device and manufacturing method thereof
CN113628962A (en) III-nitride enhanced HEMT device and manufacturing method thereof
JP5208439B2 (en) Nitride semiconductor device
JP5285252B2 (en) Nitride semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070425

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110411

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111108

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111116

R150 Certificate of patent or registration of utility model

Ref document number: 4869576

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141125

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees