JP4857617B2 - Data transfer control device, electronic device, and data transfer control method - Google Patents
Data transfer control device, electronic device, and data transfer control method Download PDFInfo
- Publication number
- JP4857617B2 JP4857617B2 JP2005177636A JP2005177636A JP4857617B2 JP 4857617 B2 JP4857617 B2 JP 4857617B2 JP 2005177636 A JP2005177636 A JP 2005177636A JP 2005177636 A JP2005177636 A JP 2005177636A JP 4857617 B2 JP4857617 B2 JP 4857617B2
- Authority
- JP
- Japan
- Prior art keywords
- transfer control
- transfer
- circuit
- data
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Information Transfer Systems (AREA)
- Communication Control (AREA)
Description
本発明は、データ転送制御装置、電子機器及びデータ転送制御方法に関する。 The present invention relates to a data transfer control device, an electronic device, and a data transfer control method.
近年、ＥＭＩノイズの低減等を目的としたインターフェースとしてＬＶＤＳ（Low Voltage Differential Signaling）等の高速シリアル転送インターフェースが脚光を浴びている。この高速シリアル転送インターフェースでは、トランスミッタ（回路）がシリアル化されたデータを差動信号(differential signals)により送信し、レシーバ（回路）が差動信号を差動増幅することでデータ転送を実現する。 In recent years, high-speed serial transfer interfaces such as LVDS (Low Voltage Differential Signaling) have attracted attention as interfaces aimed at reducing EMI noise. In this high-speed serial transfer interface, data transmission is realized by a transmitter (circuit) transmitting serialized data using differential signals and a receiver (circuit) differentially amplifying the differential signals.
さて、一般的な携帯電話は、電話番号入力や文字入力のためのボタンが設けられる第１の機器部分と、メインＬＣＤ（Liquid Crystal Display）やサブＬＣＤやカメラが設けられる第２の機器部分と、第１、第２の機器部分を接続するヒンジ等の接続部分により構成される。この場合に、第１の機器部分に設けられる第１の基板と、第２の機器部分に設けられる第２の基板との間のデータ転送を、シリアル信号線を用いたシリアル転送により行えば、接続部分を通る配線の本数を減らすことができ、好都合である。従って、このような接続部分での効率的なシリアル転送を実現できる高速シリアルインターフェースの出現が望まれている。 A general mobile phone includes a first device portion provided with buttons for inputting a telephone number and characters, and a second device portion provided with a main LCD (Liquid Crystal Display), a sub LCD, and a camera. The first and second equipment parts are connected by a connecting part such as a hinge. In this case, if data transfer between the first board provided in the first device portion and the second board provided in the second device portion is performed by serial transfer using a serial signal line, It is possible to reduce the number of wires passing through the connecting portion, which is advantageous. Therefore, the appearance of a high-speed serial interface capable of realizing efficient serial transfer at such a connection portion is desired.
ところで、上述の第１の基板に実装されるアプリケーションプロセッサは、メインＬＣＤやサブＬＣＤに対して表示データを転送する。一方、メインＬＣＤやサブＬＣＤも、そのステータス情報等をアプリケーションプロセッサに転送する場合がある。しかしながら、この場合に、転送データの大部分は、アプリケーションプロセッサがメインＬＣＤやサブＬＣＤに対して転送する表示データが占めている。従って、このような用途での転送方式は、データを送信しながら同時にデータを受信できる全二重転送方式である必要はなく、どちらの方向の転送もできるがデータの送信とデータの受信は同時にできない半二重転送方式であれば十分である。そして半二重転送方式を採用すれば、上述の第１、第２の機器部分を通る配線の本数を、全二重転送方式に比べて更に減らすことができ、接続部分の設計の容易化等を図れる。
本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、半二重転送方式のデータ転送に好適なデータ転送制御装置、電子機器及びデータ転送制御方法を提供することにある。 The present invention has been made in view of the technical problems as described above. The object of the present invention is to provide a data transfer control device, an electronic apparatus, and a data transfer control method suitable for half-duplex data transfer. Is to provide.
上記課題を解決するために本発明は、
相手側のデータ転送制御装置との間で半二重転送方式によりデータ転送を行うためのデータ転送制御装置であって、
信号線を介して前記相手側のデータ転送制御装置に対してデータを送信すると共に、前記信号線を介して前記相手側のデータ転送制御装置からのデータを受信するトランシーバと、
前記相手側のデータ転送制御装置に対してデータが送信される前記トランシーバの転送方向である送信方向と前記相手側のデータ転送制御装置からのデータが受信される前記トランシーバの転送方向である受信方向の切り替えを行う転送方向切り替え回路と、
前記相手側のデータ転送制御装置の転送方向が送信方向であり、且つ自身のデータ転送制御装置の転送方向が送信方向である転送制御状態を検出する検出回路とを含み、
前記転送方向切り替え回路が、
前記検出回路により前記転送制御状態が検出されたとき、前記トランシーバの転送方向を受信方向に切り替えるデータ転送制御装置に関係する。
In order to solve the above problems, the present invention
A data transfer control device for performing data transfer with a data transfer control device on the other side by a half-duplex transfer method,
A transceiver for transmitting data to the counterpart data transfer control device via a signal line and receiving data from the counterpart data transfer control device via the signal line;
A transmission direction, which is a transfer direction of the transceiver, in which data is transmitted to the data transfer control device on the counterpart side, and a reception direction, which is a transfer direction of the transceiver, on which data is received from the data transfer control device on the counterpart side A transfer direction switching circuit for switching between
A detection circuit that detects a transfer control state in which a transfer direction of the data transfer control device on the other side is a transmission direction, and a transfer direction of its own data transfer control device is a transmission direction;
The transfer direction switching circuit,
The present invention relates to a data transfer control device that switches the transfer direction of the transceiver to the reception direction when the transfer control state is detected by the detection circuit.
本発明においては、相手側との間で半二重転送方式によりデータ転送を行うデータ転送制御装置に、検出回路を具備させて、該検出回路に、相手側の転送方向が送信方向であり、且つ自身のデータ転送制御装置の転送方向が送信方向である転送制御状態を検出するようにしている。そして、この検出回路により上記の転送制御状態が検出されたとき、転送方向切り替え回路が、トランシーバの転送方向を切り替える。こうすることで、相手側のデータ転送制御装置の転送方向と自身のデータ転送制御装置の転送方向とが、両方とも送信方向となる事態を回避できるようになる。 In the present invention, the data transfer control device that performs data transfer with the other party by the half-duplex transfer method is provided with a detection circuit, and the transfer direction of the other party is the transmission direction in the detection circuit, In addition, a transfer control state in which the transfer direction of its own data transfer control device is the transmission direction is detected. When the transfer control state is detected by the detection circuit, the transfer direction switching circuit switches the transfer direction of the transceiver. By doing so, it is possible to avoid a situation in which both the transfer direction of the data transfer control device on the partner side and the transfer direction of its own data transfer control device become the transmission direction.
例えば相手側のデータ転送制御装置によって転送方向が管理され、相手側から信号線を伝送されるデータにより転送方向の切り替えが行われる場合に、該データがノイズ等の影響で、受信エラーとして検出されずに他の種類のデータとして認識されることがある。このような場合、両者が送信側となって、半二重転送方式によるデータ転送が不可能となることがある。この点、本発明によれば、自身で両者が送信側となる転送制御状態を検出し、自身の転送方向を受信方向に切り替えることができるので、上記のような事態を回避できるようになるという著しい効果が得られる。 For example, when the transfer direction is managed by the data transfer control device on the other side and the transfer direction is switched by the data transmitted through the signal line from the other side, the data is detected as a reception error due to noise or the like. Without being recognized as other types of data. In such a case, both may be transmitting sides and data transfer by the half-duplex transfer method may be impossible. In this regard, according to the present invention, it is possible to detect the transfer control state in which both are on the transmission side and switch the transfer direction to the reception direction, so that the above situation can be avoided. A remarkable effect is obtained.
また本発明に係るデータ転送制御装置では、
前記信号線が、
差動対を構成する第１及び第２の差動信号線であり、
前記トランシーバが含むトランスミッタが、
前記第１又は第２の差動信号線の駆動電流を発生させるための電流源と、
前記第１又は第２の差動信号線と前記電流源との間に設けられたトランジスタを含み、
前記検出回路が、
前記電流源と前記トランジスタの接続ノードの電圧に基づいて、前記転送制御状態を検出することができる。
In the data transfer control device according to the present invention,
The signal line is
A first differential signal line and a second differential signal line constituting a differential pair;
A transmitter included in the transceiver,
A current source for generating a drive current for the first or second differential signal line;
Including a transistor provided between the first or second differential signal line and the current source;
The detection circuit comprises:
The transfer control state can be detected based on a voltage at a connection node between the current source and the transistor.
本発明においては、半二重転送方式によりデータ転送が行われる両方のデータ転送制御装置の転送方向が送信方向である転送制御状態を、信号線の電圧に基づいて直接検出するのではなく、該信号線の電圧を、トランジスタを介したノードの電圧に基づいて検出するようにしている。これにより、検出回路により信号線の負荷を増加させることなく、通常のデータ転送状態への影響を無くすことができる。そのため、設計が複雑化することなく、簡素な構成で上記のデータ転送制御状態を検出できる。 In the present invention, the transfer control state in which the transfer direction of both data transfer control devices that perform data transfer by the half-duplex transfer method is the transmission direction is not directly detected based on the voltage of the signal line. The voltage of the signal line is detected based on the voltage of the node through the transistor. Thereby, the influence on the normal data transfer state can be eliminated without increasing the load of the signal line by the detection circuit. Therefore, the data transfer control state can be detected with a simple configuration without complicating the design.
また本発明に係るデータ転送制御装置では、
前記検出回路が、
転送方向が送信方向であるか又は受信方向であるかを指定する転送方向切り替え指示信号により送信方向が指定されたことを条件に、前記転送制御状態を検出することができる。
In the data transfer control device according to the present invention,
The detection circuit comprises:
The transfer control state can be detected on the condition that the transmission direction is designated by a transfer direction switching instruction signal designating whether the transfer direction is the transmission direction or the reception direction.
また本発明に係るデータ転送制御装置では、
前記検出回路が前記転送制御状態を検出したことを示す検出信号をマスクするためのマスク回路を含み、
前記マスク回路が、
前記転送方向切り替え指示信号により受信方向が指定されたことを条件に、前記検出信号をマスクすることができる。
In the data transfer control device according to the present invention,
A mask circuit for masking a detection signal indicating that the detection circuit has detected the transfer control state;
The mask circuit is
The detection signal can be masked on the condition that the reception direction is designated by the transfer direction switching instruction signal.
これらの発明によれば、検出回路が検出すべき転送制御状態を転送方向切り替え指示信号を用いて検出できるようになるので、簡素な構成で、該転送制御状態を検出できる。 According to these inventions, since the transfer control state to be detected by the detection circuit can be detected using the transfer direction switching instruction signal, the transfer control state can be detected with a simple configuration.
また本発明に係るデータ転送制御装置では、
前記転送方向切り替え回路に、転送方向の切り替えを指示する転送方向切り替え指示回路と、
前記トランシーバにより受信された転送方向切り替え要求コードを検出するコード検出回路と、
通知信号を生成して上位レイヤの処理部に出力する通知信号生成回路とを含み、
前記コード検出回路により前記転送方向切り替え要求コードが検出された場合に、前記転送方向切り替え指示回路が、受信方向から送信方向への転送方向の切り替えを、前記転送方向切り替え回路に指示し、前記通知信号生成回路が、前記相手側のデータ転送制御装置から転送方向の切り替え要求が来たことを通知する信号を生成して前記処理部に出力することができる。
In the data transfer control device according to the present invention,
A transfer direction switching instruction circuit that instructs the transfer direction switching circuit to switch the transfer direction;
A code detection circuit for detecting a transfer direction switching request code received by the transceiver;
A notification signal generation circuit that generates a notification signal and outputs the notification signal to a processing unit of an upper layer,
When the transfer direction switching request code is detected by the code detection circuit, the transfer direction switching instruction circuit instructs the transfer direction switching circuit to switch the transfer direction from the reception direction to the transmission direction, and the notification The signal generation circuit can generate a signal notifying that a transfer direction switching request has been received from the counterpart data transfer control device and output the signal to the processing unit.
本発明によれば、相手側からの転送方向切り替え要求コードが検出された場合に、転送方向が受信方向から送信方向に切り替わると共に、転送方向の切り替え要求が来たことが、上位レイヤの処理部に通知される。従って例えば、転送方向の切り替えタイミングにおいて、両者が送信側になる事態を防止でき、半二重転送方式のデータ転送に好適なデータ転送制御装置を提供できる。 According to the present invention, when the transfer direction switching request code from the other party is detected, the transfer direction is switched from the reception direction to the transmission direction and the transfer direction switching request is received. Will be notified. Therefore, for example, at the timing of switching the transfer direction, it is possible to prevent both from becoming the transmission side, and it is possible to provide a data transfer control device suitable for half-duplex data transfer.
また本発明に係るデータ転送制御装置では、
前記レシーバから受けたシリアルのデータをパラレルのデータに変換するシリアル／パラレル変換回路と、
前記シリアル／パラレル変換回路からパラレルのデータを受け、所定の符号化方式により符号化されたデータと特殊コードの復号化処理を行うデコード回路を含み、
前記コード検出回路が、
前記符号化方式で規定される特殊コードのうち前記転送方向切り替え要求コードに割り当てられた特殊コードを検出することで、前記転送方向切り替え要求コードを検出することができる。
In the data transfer control device according to the present invention,
A serial / parallel conversion circuit for converting serial data received from the receiver into parallel data;
A decoding circuit that receives parallel data from the serial / parallel conversion circuit and performs a decoding process of data encoded by a predetermined encoding method and a special code;
The code detection circuit is
The transfer direction switch request code can be detected by detecting a special code assigned to the transfer direction switch request code among the special codes defined by the encoding method.
本発明によれば、符号化方式で規定される特殊コードを有効活用して、転送方向切り替え要求コードを検出することが可能になり、回路や処理の簡素化を図ることができる。 According to the present invention, it is possible to detect a transfer direction switching request code by effectively using a special code defined by an encoding method, and it is possible to simplify a circuit and processing.
また本発明に係るデータ転送制御装置では、
前記コード検出回路による前記転送方向切り替え要求コードの検出時又は検出前において、受信エラーが検出された場合には、前記転送方向切り替え指示回路が、受信方向から送信方向への転送方向の切り替え指示をキャンセルすることができる。
In the data transfer control device according to the present invention,
When a reception error is detected during or before the detection of the transfer direction switching request code by the code detection circuit, the transfer direction switching instruction circuit issues an instruction to switch the transfer direction from the reception direction to the transmission direction. Can be canceled.
本発明によれば、受信エラー時でも、両者が送信側になる事態を防止でき、半二重転送方式のデータ転送に好適なデータ転送制御装置を提供できる。 According to the present invention, even when a reception error occurs, it is possible to prevent a situation in which both are on the transmission side, and it is possible to provide a data transfer control device suitable for half-duplex data transfer.
また本発明に係るデータ転送制御装置では、
前記処理部としてのリンクコントローラを含み、
前記リンクコントローラが、
前記相手側のデータ転送制御装置から受信したパケットにＣＲＣエラーが検出された場合には、前記相手側のデータ転送制御装置に対してＣＲＣエラーを通知するためのパケットを送信し、パケットの送信が完了した後に、送信方向から受信方向に転送方向を戻す転送方向切り替え要求を行うことができる。
In the data transfer control device according to the present invention,
Including a link controller as the processing unit,
The link controller is
When a CRC error is detected in the packet received from the data transfer control device on the other side, a packet for notifying the CRC error is transmitted to the data transfer control device on the other side. After completion, a transfer direction switching request for returning the transfer direction from the transmission direction to the reception direction can be performed.
本発明によれば、ＣＲＣエラーが発生した場合にも適正に対処できるデータ転送制御装置を提供できる。 According to the present invention, it is possible to provide a data transfer control device that can appropriately cope with a CRC error.
また本発明は、
上記のいずれかのデータ転送制御装置と、
通信デバイス、プロセッサ、撮像デバイス、及び表示デバイスの少なくとも１つとを含む電子機器に関係する。
The present invention also provides
Any of the above data transfer control devices;
The present invention relates to an electronic device including at least one of a communication device, a processor, an imaging device, and a display device.
また本発明は、
信号線を介して接続される第１及び第２のデータ転送制御装置間で行われる半二重転送方式のデータ転送の制御方法であって、
前記第１及び第２のデータ転送制御装置のそれぞれは、
信号線を電流駆動してデータを送信するトランスミッタと、
信号線に流れる電流を検出してデータを受信するレシーバと、
前記トランスミッタによりデータが送信される転送方向である送信方向と前記レシーバによりデータが受信される転送方向である受信方向の切り替えを行う転送方向切り替え回路とを含み、
前記第２のデータ転送制御装置は、更に、
前記第１のデータ転送制御装置の転送方向が送信方向であり、且つ前記第２のデータ転送制御装置の転送方向が送信方向である転送制御状態を検出する検出回路を含み、
前記転送方向切り替え回路が、前記検出回路により前記転送制御状態が検出されたとき、前記第２のデータ転送制御装置の転送方向を受信方向に切り替えるデータ転送制御方法に関係する。
The present invention also provides
A half-duplex data transfer control method performed between the first and second data transfer control devices connected via a signal line,
Each of the first and second data transfer control devices includes:
A transmitter that sends data by driving a signal line with current;
A receiver that receives data by detecting the current flowing in the signal line;
A transmission direction switching circuit for switching between a transmission direction in which data is transmitted by the transmitter and a reception direction in which data is received by the receiver;
The second data transfer control device further includes:
A detection circuit that detects a transfer control state in which a transfer direction of the first data transfer control device is a transmission direction and a transfer direction of the second data transfer control device is a transmission direction;
The transfer direction switching circuit relates to a data transfer control method for switching a transfer direction of the second data transfer control device to a reception direction when the transfer control state is detected by the detection circuit.
また本発明に係るデータ転送制御方法では、
前記信号線が、
差動対を構成する第１及び第２の差動信号線であり、
前記前記第２のデータ転送制御装置のトランスミッタ又はレシーバが、
前記第１又は第２の差動信号線の駆動電流を発生させるための電流源と、
前記第１又は第２の差動信号線と前記電流源との間に設けられたトランジスタを含み、
前記検出回路が、
前記電流源と前記トランジスタの接続ノードの電圧に基づいて、前記転送制御状態を検出することで、前記第２のデータ転送制御装置の転送方向を受信方向に切り替える制御を行うことができる。
In the data transfer control method according to the present invention,
The signal line is
A first differential signal line and a second differential signal line constituting a differential pair;
A transmitter or receiver of the second data transfer control device;
A current source for generating a drive current for the first or second differential signal line;
Including a transistor provided between the first or second differential signal line and the current source;
The detection circuit comprises:
Control of switching the transfer direction of the second data transfer control device to the reception direction can be performed by detecting the transfer control state based on the voltage of the connection node between the current source and the transistor.
また本発明に係るデータ転送制御方法では、
前記検出回路が、転送方向が送信方向であるか又は受信方向であるかを指定する転送方向切り替え指示信号により送信方向が指定されたことを条件に前記転送制御状態を検出することで、前記第２のデータ転送制御装置の転送方向を受信方向に切り替えることができる。
In the data transfer control method according to the present invention,
The detection circuit detects the transfer control state on the condition that the transmission direction is specified by a transfer direction switching instruction signal that specifies whether the transfer direction is a transmission direction or a reception direction. The transfer direction of the second data transfer control device can be switched to the reception direction.
また本発明に係るデータ転送制御方法では、
前記転送方向切り替え指示信号により前記受信方向が指定されたことを条件に、前記検出回路が前記転送制御状態を検出したことを示す検出信号をマスクすることができる。
In the data transfer control method according to the present invention,
A detection signal indicating that the detection circuit has detected the transfer control state can be masked on the condition that the reception direction is designated by the transfer direction switching instruction signal.
以下、本発明の実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成のすべてが本発明の必須構成要件であるとは限らない。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. The embodiments described below do not unduly limit the contents of the present invention described in the claims. Also, not all of the configurations described below are essential constituent requirements of the present invention.
１． 本実施形態のデータ転送制御装置の原理的な構成
図１に、本実施形態のデータ転送制御装置の原理的な構成の概要を示す。
1. FIG. 1 shows an outline of the principle configuration of the data transfer control device of this embodiment.
本実施形態では、ホスト側のデータ転送制御装置（広義には第１のデータ転送制御装置）とターゲット側のデータ転送制御装置（広義には第２のデータ転送制御装置）３０との間で信号線を介してデータ転送が行われる。より具体的には、データ転送制御装置１０、３０のそれぞれが、半二重転送方式（半二重通信方式）により送信側又は受信側に切り替わりながら信号線を介してデータ転送を行う。そして、データ転送制御装置１０、３０のうち送信側のデータ転送制御装置が、信号線を駆動（電流駆動、電圧駆動）する。
In this embodiment, a signal is transmitted between the host-side data transfer control device (first data transfer control device in a broad sense) and the target-side data transfer control device (second data transfer control device in a broad sense) 30. Data transfer takes place via the line. More specifically, each of the data
電源投入直後に行われる初期化処理後の初期状態では、ホスト側のデータ転送制御装置１０は、送信側として動作する。また初期状態では、ターゲット側のデータ転送制御装置３０は、受信側として動作する。
In the initial state after the initialization process performed immediately after the power is turned on, the host-side data transfer
データ転送制御装置１０は、データ転送制御装置３０（相手側のデータ転送制御装置）に対し、信号線を駆動してデータを送信するトランスミッタ回路（トランスミッタ）ＨＴＸと、データ転送制御装置３０によって駆動された信号線を介して該データ転送制御装置３０からのデータを受信するレシーバ回路（レシーバ）ＨＲＸとを含む。トランスミッタ回路ＨＴＸとレシーバ回路ＨＲＸのいずれか一方が動作する。データ転送制御装置１０がトランシーバを含み、該トランシーバが、トランスミッタ回路ＨＴＸ及びレシーバ回路ＨＲＸの機能を実現してもよい。
The data
またデータ転送制御装置１０は、転送方向切り替え回路１１を含み、図示しない上位レイヤの処理部からの転送方向切り替え要求に基づいて、トランスミッタ回路（トランスミッタ）ＨＴＸ及びレシーバ回路ＨＲＸを制御して、データ転送制御装置１０の転送方向を切り替える。より具体的には、転送方向切り替え回路１１は、データ転送制御装置３０に対してデータが送信されるデータ転送制御装置１０（トランシーバ）の転送方向である送信方向とデータ転送制御装置３０からのデータが受信されるデータ転送制御装置１０（トランシーバ）の転送方向である受信方向の切り替えを行う。
The data
データ転送制御装置３０は、データ転送制御装置１０（相手側のデータ転送制御装置）に対し、信号線を駆動してデータを送信するトランスミッタ回路（トランスミッタ）ＴＴＸと、データ転送制御装置１０によって駆動された信号線を介して該データ転送制御装置１０からのデータを受信するレシーバ回路（レシーバ）ＴＲＸとを含む。トランスミッタ回路ＴＴＸとレシーバ回路ＴＲＸのいずれか一方が動作する。データ転送制御装置３０がトランシーバを含み、該トランシーバが、トランスミッタ回路ＴＴＸ及びレシーバ回路ＴＲＸの機能を実現してもよい。
The data
またデータ転送制御装置３０は、転送方向切り替え回路３２を含み、トランスミッタ回路ＴＴＸ及びレシーバ回路ＴＲＸを制御して、データ転送制御装置３０の転送方向を切り替える。より具体的には、転送方向切り替え回路３２は、データ転送制御装置１０に対してデータが送信されるデータ転送制御装置３０（トランシーバ）の転送方向である送信方向とデータ転送制御装置１０からのデータが受信されるデータ転送制御装置３０（トランシーバ）の転送方向である受信方向の切り替えを行う。
The data
更にデータ転送制御装置３０は、検出回路３４を含む。検出回路３４は、ターゲット側において、データ転送制御装置１０、３０の間の所定の転送制御状態を検出する。より具体的には、検出回路３４は、データ転送制御装置１０（相手側のデータ転送制御装置）の転送方向が送信方向であり、且つデータ転送制御装置３０（自身のデータ転送制御装置）の転送方向が送信方向である転送制御状態を検出する。転送方向切り替え回路３２は、ホスト側の転送方向切り替え回路１１と同様にデータ転送制御装置３０における図示しない上位レイヤの処理部からの転送方向切り替え要求に基づいて、トランスミッタ回路ＴＴＸ及びレシーバ回路ＴＲＸを制御して、データ転送制御装置３０の転送方向を切り替える。更に転送方向切り替え回路３２は、検出回路３４によって、上記の転送制御状態が検出されたときにも、データ転送制御装置３０（自身）の転送方向を受信方向に切り替えることができる。
Further, the data
図１において、データ転送制御装置１０、３０のうちホスト側のデータ転送制御装置１０が、転送方向の管理を行う。即ち、データ転送制御装置１０からの転送方向の切り替え要求をトリガとして、転送方向の切り替え制御が行われる。
In FIG. 1, the data
図２に、本実施形態の半二重転送方式により行われる転送方向の切り替えの説明図を示す。 FIG. 2 is an explanatory diagram of switching of the transfer direction performed by the half-duplex transfer method of the present embodiment.
図２では、データ転送制御装置１０が送信側（Ｔｘ）、データ転送制御装置３０が受信側（Ｒｘ）の状態から、データ転送制御装置１０が受信側（Ｒｘ）、データ転送制御装置３０が送信側（Ｔｘ）の状態に切り替わる場合のシーケンスを示している。
In FIG. 2, the data
まず送信側（Ｔｘ）であるホスト側のデータ転送制御装置１０が、受信側（Ｒｘ）であるターゲット側のデータ転送制御装置３０に対して転送方向の切り替えを要求する。このとき、データ転送制御装置１０が、信号線を介して転送方向切り替え要求を行うためのパケットをデータ転送制御装置３０に対して送信する（ＴＭ１）と共に、データ転送制御装置１０の転送方向を受信方向に切り替えて、受信側（Ｒｘ）になる（ＴＭ２）。
First, the host-side data transfer
データ転送制御装置３０では、データ転送制御装置１０から上記のパケットを受信し、データ転送制御装置３０の転送方向を送信方向に切り替えて、送信側（Ｔｘ）になる（ＴＭ３）。その後、データ転送制御装置３０が送信側となって、データ転送制御装置１０に対し、信号線を介してデータを送信する。
The data
そして、データ転送制御装置３０が送信すべきデータが無くなる等の所定の転送方向の切り替え制御条件を満たすと、データ転送制御装置３０は、データ転送制御装置１０に対して転送方向の切り替えを要求する。このとき、データ転送制御装置３０が、信号線を介して転送方向切り替え要求を行うためのパケットをデータ転送制御装置１０に対して送信する（ＴＭ４）と共に、該パケットに対応する承認パケットを受信した後にデータ転送制御装置３０の転送方向を受信方向に切り替えて、受信側（Ｒｘ）になる（ＴＭ５）。
When the data
データ転送制御装置１０では、データ転送制御装置３０からのパケットを受信し、データ転送制御装置１０の転送方向を送信方向に切り替えて、送信側（Ｔｘ）になる（ＴＭ６）。
The data
以上のシーケンスに従って、データ転送制御装置１０からのトリガにより、転送方向の切り替えを行った後、元の状態に戻る。
According to the above sequence, the transfer direction is switched by the trigger from the data
ところで、信号線を介して転送されるパケットが、受信側において誤認識される場合がある。これは、信号線に伝送される信号が高速になる程、ノイズ等の影響を受け、受信側では、信号線上の信号が誤検出されてパケットが誤認識される可能性が高くなるからである。 By the way, a packet transferred through a signal line may be erroneously recognized on the receiving side. This is because the higher the signal transmitted to the signal line, the more affected by noise and the like, the higher the possibility that a signal on the signal line is erroneously detected and the packet is erroneously recognized on the receiving side. .
図３に、ホスト側のデータ転送制御装置１０において誤認識されるシーケンス例を示す。なお、図３において図２と同一部分には同一符号を付し、適宜説明を省略する。
FIG. 3 shows an example of a sequence that is erroneously recognized in the data
データ転送制御装置１０からの転送方向の切り替え要求により、データ転送制御装置１０が受信側（Ｒｘ）で、データ転送制御装置３０が送信側（Ｔｘ）の状態で、データ転送制御装置１０に対し、転送方向の切り替えを要求以外のパケットを送信したものとする。
In response to a transfer direction switching request from the data
ここで、データ転送制御装置３０からのパケットが信号線の伝送途中にノイズ等の影響で、データ転送制御装置１０が転送方向の切り替え要求を行うためのパケットとして誤認識したものとする。この場合、データ転送制御装置１０は、転送方向を送信側（Ｒｘ）に切り替えてしまう（ＴＭ１０）。
Here, it is assumed that the packet from the data
従って、これ以降、データ転送制御装置１０、３０が、共に送信側（Ｔｘ）の状態となる。
Therefore, thereafter, both the data
図４に、ターゲット側のデータ転送制御装置３０において誤認識されるシーケンス例を示す。なお、図４において図２と同一部分には同一符号を付し、適宜説明を省略する。
FIG. 4 shows an example of a sequence that is erroneously recognized by the data
データ転送制御装置１０が送信側（Ｔｘ）で、データ転送制御装置３０が受信側（Ｒｘ）の状態で、データ転送制御装置３０に対し、転送方向の切り替えを要求以外のパケットを送信したものとする。
When the data
ここで、データ転送制御装置１０からのパケットが信号線の伝送途中にノイズ等の影響で、データ転送制御装置３０が転送方向の切り替え要求を行うためのパケットとして誤認識したものとする。この場合、データ転送制御装置３０は、転送方向を送信側（Ｒｘ）に切り替えてしまう（ＴＭ１１）。
Here, it is assumed that the packet from the data
従って、これ以降、データ転送制御装置１０、３０が、共に送信側（Ｔｘ）の状態となる。
Therefore, thereafter, both the data
図３及び図４に示すように、データ転送制御装置１０、３０が、共に送信側（Ｔｘ）の状態となると、送信すべきパケットが衝突する等してデータ転送を行うことができず、正常状態への復帰が不可能となる。
As shown in FIGS. 3 and 4, when both of the data
そこで、本実施形態では、検出回路３４が、ホスト側のデータ転送制御装置１０の転送方向が送信方向であり、且つターゲット側のデータ転送制御装置３０の転送方向が送信方向である転送制御状態を検出する。そして、転送方向切り替え回路３２は、検出回路３４によって上記の転送制御状態が検出されたとき、ターゲット側のデータ転送制御装置３０の転送方向を受信方向に切り替える。
Therefore, in the present embodiment, the
図５に、本実施形態のターゲット側のデータ転送制御装置３０の動作の概要を示す。
FIG. 5 shows an outline of the operation of the target-side data transfer
ホスト側のデータ転送制御装置１０が送信側（Ｔｘ）で、ターゲット側のデータ転送制御装置３０が受信側（Ｒｘ）の状態で、何らかの原因でターゲット側のデータ転送制御装置３０が送信側（Ｔｘ）の状態に切り替わったものとする。図５では、データ転送制御装置３０の転送方向切り替え回路３２が、転送方向切り替え指示信号ＳＤＩＲによって転送方向の切り替えを行うものとする。
The host-side data transfer
検出回路３４は、データ転送制御装置１０の転送方向が送信方向であり、且つ転送方向切り替え指示信号ＳＤＩＲによってデータ転送制御装置３０の転送方向が送信方向であることを検出する。すると、検出回路３４の出力である検出信号がアクティブレベルであるＨレベルに変化し、データ転送制御装置３０の転送方向切り替え回路３２の転送方向が受信方向に切り替える。この結果、データ転送制御装置１０、３０が、共に送信側（Ｔｘ）の状態から、一方が送信側（Ｔｘ）で他方が受信側（Ｒｘ）である正常状態へ復帰する。
The
なお、ターゲット側のデータ転送制御装置３０のように、初期状態で受信側（Ｒｘ）として動作するようになっている場合には、検出回路３４の出力である検出信号に基づいて、データ転送制御装置３０の全ブロック或いは少なくとも物理層回路に対してハードウェアリセットを行うようにしてもよい。
Note that, when the data
以下、上記のデータ転送制御装置の構成例について具体的に説明する。 Hereinafter, a configuration example of the data transfer control device will be specifically described.
２． データ転送制御装置の構成例
図６に、図１のホスト側、ターゲット側のデータ転送制御装置１０、３０の構成例を示す。本実施形態ではこれらのホスト側、ターゲット側のデータ転送制御装置１０、３０を用いることで、システムバス、インターフェースバス間のブリッジ機能を実現している。なおデータ転送制御装置１０、３０は図６の構成に限定されず、図６の回路ブロックの一部を省略したり、回路ブロック間の接続形態を変更したり、図６とは異なる回路ブロックを追加してもよい。例えばリンクコントローラ２００、３００、インターフェース回路２１０、３１０の少なくとも１つを省略する構成としてもよい。
2. Configuration Example of Data Transfer Control Device FIG. 6 shows a configuration example of the data
データ転送制御装置１０とデータ転送制御装置３０は、信号線として例えば差動信号（differential signals）のシリアルバスを介してパケット転送を行う。より具体的には、シリアルバスの差動信号線（広義にはシリアル信号線。他の説明でも同様）を電流駆動（或いは電圧駆動）することによりパケットの送受信を行う。
The data
ホスト側のデータ転送制御装置１０は、ＣＰＵ（Central Processing Unit）や表示コントローラ等のシステムデバイスとの間のインターフェース処理を行うインターフェース回路２１０を含む。インターフェース回路２１０は、システムデバイスとの間のＲＧＢインターフェース、ＭＰＵ（Micro Processor Unit)インターフェース、或いはシリアルインターフェース等を実現する。
The host-side data transfer
データ転送制御装置１０は、リンク層の処理（パケット生成、パケット解析、トランザクション制御等）を行うリンクコントローラ２００を含む。リンクコントローラ２００は、シリアルバスを介してデータ転送制御装置３０に転送されるパケット（リクエストパケット、ストリームパケット等）を生成し、生成したパケットを送信する処理を行う。具体的には、送信トランザクションを起動して、生成したパケットの送信をトランシーバ２０に指示する。
The data
データ転送制御装置１０は、物理層の処理等を行うトランシーバ２０を含む。このトランシーバ２０は、リンクコントローラ２００（上位レイヤの処理部）により指示されたパケットを、シリアルバスを介してデータ転送制御装置３０に送信する。なおトランシーバ２０はデータ転送制御装置３０からのパケットの受信も行う。この場合にはリンクコントローラ２００が、受信したパケットを解析して、リンク層（トランザクション層）の処理を行う。
The data
データ転送制御装置１０は内部レジスタ２５０を含む。この内部レジスタ２５０は例えばポートアクセスレジスタ、コンフィギュレーションレジスタ、ＬＶＤＳレジスタ、割り込み制御レジスタ、ターゲット（ＲＸ）用レジスタ、パワーダウンモード設定レジスタ等を含む。システムデバイスは、システムバスを介して内部レジスタ２５０にアドレス（コマンド）やデータ（パラメータ）を書き込んだり、内部レジスタ２５０からリードデータやステータス情報等を読み込む。また内部レジスタ２５０のうちのターゲット用レジスタの情報はパケット化されて、データ転送制御装置３０の内部レジスタ３５０にシリアルバスを介して転送される。即ちターゲット側の内部レジスタ３５０はホスト側の内部レジスタ２５０のサブセット（シャドウレジスタ）になっている。
The data
ターゲット側のデータ転送制御装置３０は、物理層の処理等を行うトランシーバ４０を含む。このトランシーバ４０は、シリアルバスを介してデータ転送制御装置１０からのパケットを受信する。なおトランシーバ４０はデータ転送制御装置１０へのパケットの送信も行う。この場合にはリンクコントローラ３００（上位レイヤの処理部）が、送信するパケットを生成し、生成したパケットの送信を指示する。
The target-side data transfer
データ転送制御装置３０はリンクコントローラ３００を含む。このリンクコントローラ３００は、データ転送制御装置１０からのパケットの受信処理を行い、受信したパケットを解析するリンク層（トランザクション層）の処理を行う。
The data
データ転送制御装置３０は、インターフェースバスに接続される１又は複数のデバイス（メインＬＣＤ、サブＬＣＤ、カメラ等）との間のインターフェース処理を行うインターフェース回路３１０を含む。このインターフェース回路３１０は、図示しないＲＧＢインターフェース回路、ＭＰＵインターフェース回路、シリアルインターフェース回路等を含むことができる。
The data
データ転送制御装置３０は内部レジスタ３５０を含む。この内部レジスタ３５０は、ターゲット側に必要な情報を記憶する。具体的には、インターフェース回路３１０から出力されるインターフェース信号の信号形式（出力フォーマット）を規定するためのインターフェース情報等を記憶する。
The data
３． シリアル転送手法
次に本実施形態のシリアル転送手法とトランシーバ２０、４０の構成例を説明する。なお本実施形態において、ホスト側のデータ転送制御装置１０はクロックを供給する側であり、ターゲット側のデータ転送制御装置３０は、供給されたクロックをシステムクロックとして使用して動作する側である。
3. Serial Transfer Method Next, a configuration example of the serial transfer method and the
図６においてＤＴＯ＋、ＤＴＯ−はホスト側（データ転送制御装置１０）がターゲット側（データ転送制御装置３０）に出力するデータ（ＯＵＴデータ）である。ＣＬＫ＋、ＣＬＫ−は、ホスト側がターゲット側に供給するクロックである。ホスト側はＣＬＫ＋／−のエッジ（例えば立ち上がりエッジ。立ち下がりエッジでもよい）に同期してＤＴＯ＋／−を出力する。従ってターゲット側は、ＣＬＫ＋／−を用いてＤＴＯ＋／−をサンプリングして取り込むことができる。更に図６では、ターゲット側はホスト側から供給されたクロックＣＬＫ＋／−に基づいて動作する。即ちＣＬＫ＋／−はターゲット側のシステムクロックになる。このためＰＬＬ（Phase Locked Loop）回路１２（広義にはクロック生成
回路）はホスト側に設けられ、ターゲット側には設けられていない。なおＰＬＬ回路１２を設けずに外部からのシステムクロックによりクロックＣＬＫを供給してもよい。
In FIG. 6, DTO + and DTO- are data (OUT data) output from the host side (data transfer control device 10) to the target side (data transfer control device 30). CLK + and CLK− are clocks supplied from the host side to the target side. The host side outputs DTO +/− in synchronization with the edge of CLK +/− (for example, a rising edge or a falling edge). Therefore, the target side can sample and capture DTO +/− using CLK +/−. Further, in FIG. 6, the target side operates based on the clock CLK +/− supplied from the host side. That is, CLK +/− becomes the system clock on the target side. For this reason, a PLL (Phase Locked Loop) circuit 12 (clock generation circuit in a broad sense) is provided on the host side and is not provided on the target side. The clock CLK may be supplied by a system clock from the outside without providing the
ＤＴＩ＋、ＤＴＩ−はターゲット側がホスト側に出力するデータ（ＩＮデータ）である。ＳＴＢ＋、ＳＴＢ−は、ターゲット側がホスト側に供給するストローブ（広義にはクロック）である。ターゲット側はホスト側から供給されたＣＬＫ＋／−に基づいてＳＴＢ＋／−を生成して出力する。そしてターゲット側はＳＴＢ＋／−のエッジ（例えば立ち上がりエッジ。立ち下がりエッジでもよい）に同期してＤＴＩ＋／−を出力する。従ってホスト側はＳＴＢ＋／−を用いてＤＴＩ＋／−をサンプリングして取り込むことができる。 DTI + and DTI- are data (IN data) output from the target side to the host side. STB + and STB- are strobes (clocks in a broad sense) supplied from the target side to the host side. The target side generates and outputs STB +/− based on CLK +/− supplied from the host side. The target side outputs DTI +/− in synchronization with the STB +/− edge (for example, a rising edge or a falling edge). Therefore, the host side can sample and take in DTI +/− using STB +/−.
ＤＴＯ＋／−、ＣＬＫ＋／−、ＤＴＩ＋／−、ＳＴＢ＋／−の各々は、トランスミッタ回路（ドライバ回路）がこれらの各々に対応する差動信号線（シリアル信号線）を電流駆動（電圧駆動でもよい）することにより送信される。なお、より高速転送を実現するためには、ＤＴＯ＋／−、ＤＴＩ＋／−の各差動信号線を２ペア以上設ければよい。 In each of DTO +/−, CLK +/−, DTI +/−, and STB +/−, a transmitter circuit (driver circuit) drives a differential signal line (serial signal line) corresponding to each of these to a current drive (may be a voltage drive). To be transmitted. In order to realize higher-speed transfer, it is sufficient to provide two or more pairs of DTO +/− and DTI +/− differential signal lines.
ホスト側のトランシーバ２０は、ＯＵＴ転送用（広義にはデータ転送用）、クロック転送用のトランスミッタ回路２２、２４や、ＩＮ転送用（広義にはデータ転送用）、ストローブ転送用（広義にはクロック転送用）のレシーバ回路２６、２８を含む。ターゲット側のトランシーバ４０は、ＯＵＴ転送用、クロック転送用のレシーバ回路４２、４４や、ＩＮ転送用、ストローブ転送用のトランスミッタ回路４６、４８を含む。なおこれらの回路ブロックの一部を含まない構成としてもよい。本実施形態のように半二重転送方式を行う場合には、ホスト側のレシーバ回路２６、２８やターゲット側のトランスミッタ回路４６、４８を省略してもよい。
The
ＯＵＴ転送用、クロック転送用のトランスミッタ回路２２、２４は、各々、ＤＴＯ＋／−、ＣＬＫ＋／−の差動信号線を電流駆動（広義にはシリアル信号線を駆動）することでＤＴＯ＋／−、ＣＬＫ＋／−を送信する。ＯＵＴ転送用、クロック転送用のレシーバ回路４２、４４は、各々、ＤＴＯ＋／−、ＣＬＫ＋／−の差動信号線に流れる電流に基づいて電流・電圧変換を行い、電流・電圧変換により得られた差動電圧信号（第１、第２の電圧信号）の比較処理（差動増幅処理）を行うことで、ＤＴＯ＋／−、ＣＬＫ＋／−を受信する。
ＩＮ転送用、クロック転送用のトランスミッタ回路４６、４８は、各々、ＤＴＩ＋／−、ＳＴＢ＋／−の差動信号線を電流駆動（シリアル信号線を駆動）することでＤＴＩ＋／−、ＳＴＢ＋／−を送信する。ＩＮ転送用、ストローブ転送用のレシーバ回路２６、２８は、各々、ＤＴＩ＋／−、ＳＴＢ＋／−の差動信号線に流れる電流に基づいて電流・電圧変換を行い、電流・電圧変換により得られた差動電圧信号（第１、第２の電圧信号）の比較処理（差動増幅処理）を行うことで、ＤＴＩ＋／−、ＳＴＢ＋／−を受信する。なお以下では差動信号を用いた差動伝送方式を例にとり説明するが、本実施形態はシングルエンド伝送にも適用できる。
なお本実施形態では、以下に説明するように半二重転送方式でデータ転送が行われるため、図６の構成とは異なる。 In the present embodiment, data transfer is performed by a half-duplex transfer method as will be described below, which is different from the configuration of FIG.
４． 詳細な構成例
図７及び図８に、本実施形態の詳細な構成例を示す。なお図７、図８の回路ブロックの一部を省略したり他の回路ブロックを追加する構成にしてもよい。
4). Detailed Configuration Example FIGS. 7 and 8 show a detailed configuration example of the present embodiment. 7 and FIG. 8 may be partially omitted or another circuit block may be added.
また以下では、適宜、ホスト側のトランスミッタ回路２２、２４、レシーバ回路２６、２８を、各々、ＯＵＴＴＸ、ＣＬＫＴＸ、ＩＮＲＸ、ＳＴＢＲＸと表す。ホスト側のトランスミッタ回路２２、ＯＵＴＴＸは、図１のトランスミッタ回路ＨＴＸに相当する。
In the following description, the
またターゲット側のレシーバ回路４２、４４、トランスミッタ回路４６、４８を、各々、ＯＵＴＲＸ、ＣＬＫＲＸ、ＩＮＴＸ、ＳＴＢＴＸと表す。ターゲット側のレシーバ回路４２、ＯＵＴＲＸは、図１のレシーバ回路ＴＲＸに相当する。
Further, the
図７はホスト側のトランシーバ２０、リンクコントローラ２００の構成例である。図７においてリンクコントローラ２００（広義には上層の回路、上位レイヤの処理部）が含むトランザクションコントローラ５０は、データ転送のトランザクション制御を行う。具体的にはリクエストパケットやアクノリッジパケットやストリームパケット等のパケットの転送指示を行う。またパケット生成＆転送アボート回路５２は、トランザクションコントローラ５０により転送指示されたパケット（パケットのヘッダ）を生成するための処理や、データ転送をアボートするための処理を行う。
FIG. 7 is a configuration example of the
トランシーバ２０が含む８Ｂ／１０Ｂエンコード回路５４（広義にはエンコード回路）は、８Ｂ／１０Ｂ符号化方式（広義には、ＮビットをＭビット（Ｎ＜Ｍ。Ｎ、Ｍは２以上の整数）に拡張する符号化方式）によりデータを符号化する処理を行う。８Ｂ／１０Ｂエンコード回路５４が含むコード生成回路５５は、８Ｂ／１０Ｂ符号化で規定される１０ビット（広義にはＭビット）の特殊コードの生成処理を行う。具体的には、８Ｂ／１０Ｂ符号化方式の特殊コードに割り当てられたプリアンブルコードやストップコードやアボートコードやディレクションコード（転送方向切り替え要求コード）等の生成処理や付加処理を行う。なおエンコード回路５４が行う符号化方式は８Ｂ／１０Ｂ符号化方式には限定されない。
The 8B / 10B encoding circuit 54 (encoding circuit in a broad sense) included in the
パラレル／シリアル変換回路５６は、８Ｂ／１０Ｂエンコード回路５４から受けたパラレルのデータをシリアルのデータに変換する。そしてＯＵＴＴＸは、パラレル／シリアル変換回路５６からのシリアルデータを受け、ＤＴＯ＋／−のシリアル信号線を駆動して、データを送信する。またＣＬＫＴＸは、ＰＬＬ回路１２で生成されたクロックを受け、ＣＬＫ＋／−のシリアル信号線を駆動して、クロックを送信する。これらのＯＵＴＴＸ、ＣＬＫＴＸは、シリアル信号線を電流駆動（又は電圧駆動）するアナログ回路により構成できる。またＰＬＬ回路１２で生成されたクロックは分周回路１４により分周されて、トランシーバ２０やリンクコントローラ２００内の回路ブロック（パラレルデータを処理するブロック）に供給される。
The parallel /
ＩＮＲＸは、ＤＴＩ＋／−のシリアル信号線を介して転送されるデータを受信し、受信したシリアルのデータをシリアル／パラレル変換回路６０に出力する。ＳＴＢＲＸは、ＳＴＢ＋／−のシリアル信号線を介して転送されるストローブ（クロック）を受信し、受信したストローブをシリアル／パラレル変換回路６０に出力する。これらのＩＮＲＸ、ＳＴＢＲＸは、シリアル信号線の駆動電流（又は駆動電圧）を検出するアナログ回路により構成できる。
The INRX receives data transferred via the DTI +/− serial signal line, and outputs the received serial data to the serial /
シリアル／パラレル変換回路６０は、ＤＴＩ＋／−のシリアル信号線を介して転送されるシリアルのデータをパラレルのデータに変換する。具体的には、シリアル／パラレル変換回路６０は、ＤＴＩ＋／−のシリアル信号線を介して転送されるシリアルのデータを、ＳＴＢ＋／−のシリアル信号線を介して転送されるストローブ（クロック）に基づいてサンプリングする。そしてサンプリングされたシリアルのデータをパラレルのデータに変換する。
The serial /
シリアル／パラレル変換回路６０はアイドル検出回路５９、プリアンブルエラー検出回路６１を含む。アイドル検出回路５９は例えば差動信号で「０」のアイドル信号（論理レベルが第１の論理レベルに固定されるアイドル信号）を検出する回路である。プリアンブルエラー検出回路６１は、８Ｂ／１０Ｂ符号化方式の特殊コードの１つであるプリアンブルコードの検出処理を行う。そしてプリアンブルコードが検出されないというエラー状態であるプリアンブルエラーが検出されると、リンクコントローラ２００に通知する。
The serial /
８Ｂ／１０Ｂデコード回路６２（広義にはデコード回路）は、８Ｂ／１０Ｂ符号化方式で符号化されたデータや特殊コードの復号化処理を行う。８Ｂ／１０Ｂデコード回路６２が含むコード検出回路６３は、８Ｂ／１０Ｂ符号化で規定される特殊コードの検出処理を行う。具体的には、８Ｂ／１０Ｂ符号化方式の特殊コードに割り当てられたストップコード、アボートコード、ディレクションコード（転送方向切り替え要求コード）等の検出処理を行う。
The 8B / 10B decoding circuit 62 (decoding circuit in a broad sense) performs a decoding process of data encoded by the 8B / 10B encoding method and a special code. The code detection circuit 63 included in the 8B /
エラー信号生成回路６４は、プリアンブルエラーが検出されたり、ディスパリティエラーやデコードエラーが検出されると、エラー信号を生成してトランザクションコントローラ５０に出力する。
The error
インターフェース回路６５は、ＰＨＹ−ＬＩＮＫ間（トランシーバ−リンクコントローラ間）のインターフェース処理を行う回路である。このインターフェース回路６５は、通知信号を生成してリンクコントローラ２００（上層の回路）に出力する通知信号生成回路６６を含む。通知信号生成回路６６は、例えばターゲット側のデータ転送制御装置３０（広義には相手側データ転送制御装置）から転送方向の切り替え要求が来たことを通知する信号等を生成してリンクコントローラ２００に出力する。
The
リンクコントローラ２００が含むパケット解析＆ヘッダ・データ分離回路６８は、受信パケットの解析処理や、受信パケットのヘッダとデータを分離する処理を行う。リンクコントローラ２００が含むインターフェース回路６７は、ＰＨＹ−ＬＩＮＫ間のインターフェース処理を行う回路である。
The packet analysis & header /
なお本実施形態ではＤＴＯ＋、ＤＴＯ−を用いた半二重転送が可能になっており、そのために、ＤＴＯ＋、ＤＴＯ−のシリアル信号線に接続されるレシーバ回路ＨＲＸが設けられている。このＨＲＸは、半二重転送において転送方向が切り替わった場合に、ＤＴＯ＋、ＤＴＯ−のシリアル信号線を介して転送されるデータを受信する。また転送方向切り替え回路５８は、ＯＵＴＴＸによりデータが送信される転送方向である送信方向と、ＨＲＸによりデータが受信される転送方向である受信方向の切り替えを行う。転送方向切り替え回路５８は、図１の転送方向切り替え回路１１の機能を実現する。また転送方向切り替え指示回路５７は、転送方向切り替え回路５８に、転送方向の切り替えを指示する。
In this embodiment, half-duplex transfer using DTO + and DTO- is possible, and for this purpose, a receiver circuit HRX connected to the serial signal lines of DTO + and DTO- is provided. The HRX receives data transferred via the DTO + and DTO- serial signal lines when the transfer direction is switched in half-duplex transfer. The transfer
図８はターゲット側のトランシーバ４０、リンクコントローラ３００の構成例である。図８の回路７０、７２、７４、７５、７６、７７、７８、７９、８０、８１、８２、８３、８４、８５、８６、８７、８８の構成及び動作は、各々、図７の回路５０、５２、５４、５５、５６、５７、５８、５９、６０、６１、６２、６３、６４、６５、６６、６７、６８とほぼ同様であるため、説明を省略する。
FIG. 8 shows a configuration example of the
なおターゲット側のトランシーバ４０は、転送制御状態検出回路９０（広義には検出回路）を含む。転送制御状態検出回路９０は、図１の検出回路３４の機能を実現する。図８の転送制御状態検出回路９０は、トランシーバ４０の所定のノードの電圧に基づいて、データ転送制御装置１０の転送方向が送信方向であり、且つデータ転送制御装置３０の転送方向が送信方向である転送制御状態を検出する。転送制御状態検出回路９０の出力である検出信号は、転送方向切り替え回路７８に供給される。
The target-
またストローブ制御回路１６（分周回路）は、ＣＬＫＲＸで受信したクロックを受け、クロック分周等のストローブ制御を行って、ストローブ信号をＳＴＢＴＸに出力する。また分周回路１８は、ＣＬＫＲＸで受信したクロックを受け、分周したクロックをトランシーバ４０やリンクコントローラ３００内の回路ブロックに供給する。またトランスミッタ回路ＴＴＸはＤＴＯ＋、ＤＴＯ−を用いた半二重転送を行うときに使用される。具体的にはＴＴＸは、半二重転送において転送方向が切り替わった場合に、ＤＴＯ＋、ＤＴＯ−のシリアル信号線を駆動して、データを送信する。この時の転送方向の切り替えは転送方向切り替え回路７８が行い、その転送方向切り替えの指示は、転送方向切り替え指示回路７７が行う。転送方向切り替え回路７８は、図１の転送方向切り替え回路３２の機能を実現する。
The strobe control circuit 16 (frequency divider circuit) receives the clock received by CLKRX, performs strobe control such as clock frequency division, and outputs a strobe signal to STBTX. Further, the
５． ８Ｂ／１０Ｂ符号
８Ｂ／１０Ｂ符号化では、８ビットの２５６種類のデータを１０ビットの２５６種類のデータに符号化する。この符号化により、１０ビットのデータの「１」と「０」の比率を、４：６、５：５、６：４にしてＤＣ成分のバランスを整えることができる。具体的には８Ｂ／１０Ｂ符号化では、８ビットのデータをＬＳＢ（Least Significant Bit）からＭＳＢ（Most Significant Bit）に向かってＡ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、Ｇ、Ｈと定義する。符号化処理では、ＡＢＣＤＥ（５ビット）のデータブロックｘ（１０進表記）とＦＧＨ（３ビット）のデータブロックｙ（１０進表記）に分離する。この分離したデータブロックを、ＤｘｙというＤコードと呼ばれるキャラクタコードに置き換えて考える。そしてＡＢＣＤＥのブロックには５Ｂ／６Ｂの符号化を行い、ａｂｃｄｅｉ（６ビット）に変換する、ＦＧＨのブロックには３Ｂ／４Ｂの符号化を行い、ｆｇｈｊ（４ビット）に変換する。そしてａｂｃｄｅｉとｆｇｈｊをまとめることにより、１０ビットの符号化されたデータを得る。
5. 8B / 10B Code In 8B / 10B encoding, 256 types of 8-bit data are encoded into 256 types of 10-bit data. By this encoding, the ratio of “1” and “0” of 10-bit data can be set to 4: 6, 5: 5, 6: 4, and the balance of DC components can be adjusted. Specifically, in 8B / 10B encoding, 8-bit data is defined as A, B, C, D, E, F, G, and H from LSB (Least Significant Bit) to MSB (Most Significant Bit). . In the encoding process, an ABCDE (5-bit) data block x (decimal notation) and an FGH (3-bit) data block y (decimal notation) are separated. This separated data block is considered by replacing it with a character code called Dxy called D code. The ABCDE block is encoded with 5B / 6B and converted to abcdei (6 bits). The FGH block is encoded with 3B / 4B and converted to fghj (4 bits). Then, 10-bit encoded data is obtained by combining abcdei and fghj.
この８Ｂ／１０Ｂ符号化によれば、「０」や「１」が連続するデータであっても、符号化後は信号のビット変化が多くなり、雑音等に起因する転送エラーの発生を低減できる。また８Ｂ／１０Ｂ符号化によれば、ビット幅が８ビットから１０ビットに拡張されるため、データ以外にも図９に示すような特殊コード（制御コード）を生成することが可能になる。 According to the 8B / 10B encoding, even if data having “0” or “1” continues, the bit change of the signal increases after the encoding, and the occurrence of a transfer error due to noise or the like can be reduced. . Further, according to 8B / 10B encoding, the bit width is expanded from 8 bits to 10 bits, so that it is possible to generate a special code (control code) as shown in FIG. 9 in addition to data.
本実施形態では、８Ｂ／１０Ｂ符号化（ビット幅を拡張する符号化）により得られる特殊コードに、プリアンブルコードやストップコードやディレクションコード（転送方向切り替え要求コード）等を割り当てて、データ転送用のシリアル信号線（ＤＴＯ）を介して転送している。例えば図９では、Ｋ２８．１、Ｋ２８．２、Ｋ２８．３、Ｋ２８．４、Ｋ２８．５、Ｋ２８．６、Ｋ２８．７のコードが、各々、プリアンブルコード、ストップコード、アボートコード、ディビジョンコード（多チャンネル分割転送コード）、データパワーダウンコード、ディレクションコード（転送方向切り替え要求コード）、オールパワーダウンコードに割り当てられて、データ転送用のシリアル信号線を介して転送される。するとレシーバ側は、８Ｂ／１０Ｂ符号化方式における復号化処理を行って、Ｋ２８．１〜Ｋ２８．７のコードを検出することで、ディレクションコード等を検出する。 In this embodiment, a preamble code, a stop code, a direction code (transfer direction switching request code), or the like is assigned to a special code obtained by 8B / 10B encoding (encoding for extending the bit width) to transfer data. Data is transferred via a serial signal line (DTO). For example, in FIG. 9, the codes K28.1, K28.2, K28.3, K28.4, K28.5, K28.6, K28.7 are respectively a preamble code, stop code, abort code, and division code ( Multi-channel division transfer code), data power down code, direction code (transfer direction switching request code), and all power down code are transferred via a serial signal line for data transfer. Then, the receiver side performs a decoding process in the 8B / 10B encoding system and detects the codes K28.1 to K28.7, thereby detecting the direction code and the like.
なお図９に示すようにそれぞれのコードには、プラスコード（ポジティブシンボルのコード）とマイナスコード（ネガティブシンボルのコード）がある。マイナスコードはプラスコードの各ビットをビット反転したコードである。 As shown in FIG. 9, each code includes a plus code (positive symbol code) and a minus code (negative symbol code). The minus code is a code obtained by inverting each bit of the plus code.
８Ｂ／１０Ｂ符号化では、８ビットのデータを１０ビットのプラスコードのデータとマイナスコードのデータに変換して交互に送信する。これにより、受信側は１０ビット毎に次のデータのディスパリティを予測できるため、伝送路でのエラーを検出することが可能になる。 In 8B / 10B encoding, 8-bit data is converted into 10-bit plus code data and minus code data and transmitted alternately. As a result, since the receiving side can predict the disparity of the next data every 10 bits, an error in the transmission path can be detected.
６．半二重転送
次に本実施形態の半二重転送方式について説明する。なお半二重転送を実現できる場合には、全二重転送を行わなくても済むため、図７の全二重転送用のレシーバ回路ＩＮＲＸ、ＳＴＢＲＸや、図８の全二重転送用のトランスミッタ回路ＩＮＴＸ、ＳＴＢＴＸの構成を省略できる。
6). Half Duplex Transfer Next, the half duplex transfer method of this embodiment will be described. If half-duplex transfer can be realized, it is not necessary to perform full-duplex transfer. Therefore, the receiver circuits INRX and STBRX for full-duplex transfer in FIG. 7 and the transmitter for full-duplex transfer in FIG. The configurations of the circuits INTX and STBTX can be omitted.
図１０（Ａ）、図１０（Ｂ）を用いて本実施形態の半二重転送方式の概略を説明する。図１０（Ａ）は通常時での半二重転送方式の概略を示す図である。 The outline of the half-duplex transfer method of this embodiment will be described with reference to FIGS. 10 (A) and 10 (B). FIG. 10A is a diagram showing an outline of a half-duplex transfer method in a normal state.
まず図１０（Ａ）の（１）に示すように、ホスト（ホスト側のデータ転送制御装置。広義には第１のデータ転送制御装置）が、送信方向から受信方向に転送方向を切り替える。具体的には図７の転送方向切り替え指示回路５７が、転送方向切り替え回路５８に対して、転送方向の切り替えを指示する。すると転送方向切り替え回路５８は、トランスミッタ回路ＯＵＴＴＸから半二重転送用のレシーバ回路ＨＲＸに切り替える。即ち順方向（送信方向）の転送方向では、転送方向切り替え回路５８は、ＯＵＴＴＸをイネーブル状態に設定して、ＨＲＸをディスエーブル状態に設定している。これに対して転送方向が切り替わって、逆方向（受信方向）になると、転送方向切り替え回路５８は、ＯＵＴＴＸをディスエーブル状態に設定して、ＨＲＸをイネーブル状態に設定する。
First, as shown in (1) of FIG. 10A, a host (a data transfer control device on the host side, the first data transfer control device in a broad sense) switches the transfer direction from the transmission direction to the reception direction. Specifically, the transfer direction switching
このようにホスト（第１のデータ転送制御装置）が送信方向から受信方向に転送方向を切り替えた後に、図１０（Ａ）の（２）に示すように、ターゲット（ターゲット側のデータ転送制御装置。広義には第２のデータ転送制御装置）が、受信方向から送信方向に転送方向を切り替える。具体的には図８の転送方向切り替え指示回路７７が、転送方向切り替え回路７８に対して、転送方向の切り替えを指示する。すると転送方向切り替え回路７８は、レシーバ回路ＯＵＴＲＸから半二重転送用のトランスミッタ回路ＴＴＸに切り替える。即ち順方向（受信方向）の転送方向では、転送方向切り替え回路７８は、ＯＵＴＲＸをイネーブル状態に設定して、ＴＴＸをディスエーブル状態に設定している。これに対して転送方向が切り替わって、逆方向（送信方向）になると、転送方向切り替え回路７８は、ＯＵＴＲＸをディスエーブル状態に設定して、ＴＴＸをイネーブル状態に設定する。
After the host (first data transfer control device) switches the transfer direction from the transmission direction to the reception direction in this way, as shown in (2) of FIG. 10 (A), the target (target-side data transfer control device) In a broad sense, the second data transfer control device) switches the transfer direction from the reception direction to the transmission direction. Specifically, the transfer direction switching
次に図１０（Ａ）の（３）に示すように、ターゲットが逆方向の転送を開始する。即ちターゲットのトランスミッタ回路ＴＴＸがシリアル信号線を電流駆動して、データをホストに送信する。すると図１０（Ａ）の（４）に示すように、ホストも逆方向の受信を行う。即ちホストのレシーバ回路ＨＲＸは、シリアル信号線を介して流れる電流を検出して（電流を電圧に変換して）、ＴＴＸから転送されるデータを受信する。 Next, as shown in (3) of FIG. 10A, the target starts transfer in the reverse direction. That is, the target transmitter circuit TTX drives the serial signal line with current, and transmits data to the host. Then, as shown in (4) of FIG. 10A, the host also performs reception in the reverse direction. That is, the host receiver circuit HRX detects a current flowing through the serial signal line (converts the current into a voltage) and receives data transferred from the TTX.
図１０（Ｂ）は受信失敗時での本実施形態の半二重転送方式の概略を示す図である。まず図１０（Ｂ）の（１）に示すように、ホスト（第１のデータ転送制御装置）が送信方向から受信方向に転送方向を切り替える。そして本実施形態では、受信エラーが生じた場合には、ターゲット（第２のデータ転送制御装置）は、転送方向を受信方向から送信方向に切り替えない。即ちターゲットは、ホストからの転送方向切り替え要求により行うはずであった受信方向から送信方向への転送方向の切り替えをキャンセルし、レシーバ回路ＯＵＴＲＸからトランスミッタ回路ＴＴＸへの切り替えを行わない。より具体的には、ホストからターゲットへの転送方向切り替え要求の検出時又は検出前（転送方向切り替え要求コードの検出時又は検出前）に受信エラーが生じた場合に、ターゲットは、受信方向から送信方向への転送方向の切り替えをキャンセルする。このような受信エラーとしては、例えばプリアンブルエラーやデコードエラー等がある。 FIG. 10B is a diagram showing an outline of the half-duplex transfer method of this embodiment when reception fails. First, as shown in (1) of FIG. 10B, the host (first data transfer control device) switches the transfer direction from the transmission direction to the reception direction. In this embodiment, when a reception error occurs, the target (second data transfer control device) does not switch the transfer direction from the reception direction to the transmission direction. That is, the target cancels the switching of the transfer direction from the reception direction to the transmission direction, which should have been performed in response to a transfer direction switch request from the host, and does not switch from the receiver circuit OUTRX to the transmitter circuit TTX. More specifically, when a reception error occurs when a transfer direction switching request from the host to the target is detected or before detection (when a transfer direction switching request code is detected or before detection), the target transmits from the reception direction. Cancel the transfer direction switch to the direction. Examples of such reception errors include a preamble error and a decoding error.
そして図１０（Ｂ）の（２）に示すように、ホストは、送信完了後、所定時間が経過してもターゲットから応答（応答パケット）が無く、タイムアウトになった場合には、受信方向から送信方向に転送方向を戻して、再度送信を行う。そしてその後、送信方向から受信方向に転送方向を切り替える。 Then, as shown in (2) of FIG. 10B, after the transmission is completed, the host does not receive a response (response packet) from the target even if a predetermined time elapses, and when a timeout occurs, the host starts from the reception direction. Return the transfer direction to the send direction and send again. Then, the transfer direction is switched from the transmission direction to the reception direction.
次に図１０（Ｂ）の（３）に示すようにターゲットは、レシーバ回路ＯＵＴＲＸによる受信に成功したら、受信方向から送信方向に転送方向を切り替える。 Next, as shown in (3) of FIG. 10B, when the target succeeds in reception by the receiver circuit OUTRX, the target switches the transfer direction from the reception direction to the transmission direction.
なお転送方向切り替え要求の検出後に発覚するＣＲＣ（Cyclic Redundancy Check）エラー等の場合には、通常通り、ホストからの転送方向切り替え要求に従って、ターゲットは、受信方向から送信方向に転送方向を切り替える。そしてターゲットはＣＲＣエラーを通知するためのパケットをホストに送信し、パケットの送信が完了した後に、送信方向から受信方向に転送方向を戻す。一方、ホスト（リンクコントローラ２００）は、ＣＲＣエラーを通知するパケットをターゲットから受信すると、受信方向から送信方向に転送方向を戻す。 In the case of a CRC (Cyclic Redundancy Check) error detected after detection of the transfer direction switching request, the target switches the transfer direction from the reception direction to the transmission direction in accordance with the transfer direction switching request from the host as usual. Then, the target transmits a packet for notifying the CRC error to the host, and after the packet transmission is completed, returns the transfer direction from the transmission direction to the reception direction. On the other hand, when the host (link controller 200) receives a packet reporting a CRC error from the target, the host (link controller 200) returns the transfer direction from the reception direction to the transmission direction.
図６〜図８に示すような電流駆動のシリアル転送では、ホストのトランスミッタ回路とターゲットのトランスミッタ回路が同一のシリアル信号線に接続される事態を避けることが望ましい。このような事態が生じると、２つのトランスミッタ回路がＶＳＳ側に電流を流し込む電流駆動を行うため、シリアル信号線の電位が０Ｖに落ちてしまい、正常状態への復帰に長時間を要してしまうからである。一方、ホストのレシーバ回路とターゲットのレシーバ回路が同一のシリアル信号線に接続される事態が生じても、これらのレシーバ回路が有するＤＣバイアス回路により、シリアル信号線の電圧は例えば１Ｖ程度のＤＣバイアス電圧に維持される。従って、短時間でアナログ回路が正常状態に復帰できる。 In current-driven serial transfer as shown in FIGS. 6 to 8, it is desirable to avoid a situation where the host transmitter circuit and the target transmitter circuit are connected to the same serial signal line. When such a situation occurs, since the two transmitter circuits perform current driving in which current flows to the VSS side, the potential of the serial signal line drops to 0 V, and it takes a long time to return to the normal state. Because. On the other hand, even if a situation occurs in which the receiver circuit of the host and the receiver circuit of the target are connected to the same serial signal line, the DC bias circuit of these receiver circuits causes the voltage of the serial signal line to be a DC bias of about 1V, for example. Maintained at voltage. Therefore, the analog circuit can be restored to a normal state in a short time.
この点について、図１０（Ａ）の本実施形態の半二重転送方式では、まずホストがトランスミッタ回路ＯＵＴＴＸからレシーバ回路ＨＲＸに切り替え、その後にターゲットがレシーバ回路ＯＵＴＲＸからトランスミッタ回路ＴＴＸに切り替える。従って転送方向の切り替えタイミングにおいてトランスミッタ回路ＯＵＴＴＸとＴＴＸがＤＴＯ＋／−のシリアル信号線に同時に接続されてしまう事態を回避できる。そしてこのような転送方向の切り替えタイミングにおいては、レシーバ回路ＨＲＸとＯＵＴＲＸがＤＴＯ＋／−に接続されるようになる。従って、レシーバ回路ＨＲＸとＯＵＴＲＸが有するＤＣバイアス回路により、シリアル信号線の電圧は例えば１Ｖ程度のＤＣバイアス電圧に維持されるため、短時間でアナログ回路が正常状態に復帰できる。 In this regard, in the half-duplex transfer method of the present embodiment in FIG. 10A, the host first switches from the transmitter circuit OUTTX to the receiver circuit HRX, and then the target switches from the receiver circuit OUTRX to the transmitter circuit TTX. Therefore, it is possible to avoid a situation in which the transmitter circuits OUTTX and TTX are simultaneously connected to the DTO +/− serial signal line at the transfer direction switching timing. At such transfer direction switching timing, the receiver circuits HRX and OUTRX are connected to DTO +/−. Therefore, the voltage of the serial signal line is maintained at a DC bias voltage of, for example, about 1 V by the DC bias circuit included in the receiver circuits HRX and OUTRX, so that the analog circuit can be restored to a normal state in a short time.
更に図１０（Ｂ）に示すように本実施形態では、受信エラー時においては、ターゲットはレシーバ回路ＯＵＴＲＸからトランスミッタ回路ＴＴＸに切り替えない。従ってホストが、タイムアウトになってレシーバ回路ＨＲＸからトランスミッタ回路ＯＵＴＴＸに戻した場合にも、ＤＴＯ＋／−のシリアル信号線にホストのトランスミッタ回路ＯＵＴＴＸとターゲットのトランスミッタ回路ＴＴＸが同時に接続されてしまう事態を回避できる。従って、受信エラーの場合においても、ホストのレシーバ回路ＨＲＸとターゲットのレシーバ回路ＯＵＴＲＸがシリアル信号線に接続されることが保証されるため、短時間でアナログ回路が正常状態に復帰できるようになる。 Furthermore, as shown in FIG. 10B, in this embodiment, the target is not switched from the receiver circuit OUTRX to the transmitter circuit TTX in the event of a reception error. Therefore, even when the host times out and returns from the receiver circuit HRX to the transmitter circuit OUTTX, the situation where the host transmitter circuit OUTTX and the target transmitter circuit TTX are simultaneously connected to the DTO +/− serial signal line is avoided. it can. Therefore, even in the case of a reception error, it is guaranteed that the host receiver circuit HRX and the target receiver circuit OUTRX are connected to the serial signal line, so that the analog circuit can be restored to a normal state in a short time.
ところで、図１０（Ｂ）のように受信エラーとして検出されず、受信側で別のパケットとして誤認識されてしまうと、上述のように転送方向の切り替えが完了しない場合がある（図３又は図４参照）。この場合、本実施形態では、ターゲット側において、転送制御状態検出回路９０が、ホストのトランスミッタ回路とターゲットのトランスミッタ回路が同一のシリアル信号線に接続される状態を検出するようになっている。そして、該状態が転送制御状態検出回路９０により検出されたとき、転送方向切り替え回路７８がターゲット側のトランシーバ４０の転送方向を送信方向から受信方向に切り替える。
By the way, if it is not detected as a reception error as shown in FIG. 10B and is erroneously recognized as another packet on the receiving side, the switching of the transfer direction may not be completed as described above (FIG. 3 or FIG. 4). In this case, in this embodiment, on the target side, the transfer control
このような転送制御状態検出回路９０は、シリアル信号線の電位を監視し、該電位が所定の閾値以下になったか否かを検出すればよい。
Such a transfer control
或いは、転送制御状態検出回路９０は、ＴＴＸにおいて、シリアル信号線にソース（ドレイン）が接続されるトランジスタのドレイン（ソース）の電位を監視し、該電位が所定の閾値以下になったか否かを検出すればよい。或いはまた、転送制御状態検出回路９０は、ＯＵＴＲＸにおいて、シリアル信号線にソース（ドレイン）が接続されるトランジスタのドレイン（ソース）の電位を監視し、該電位が所定の閾値以下になったか否かを検出すればよい。シリアル信号線と接続されるトランジスタを介したＴＴＸ又はＯＵＴＲＸの電位を監視することで、シリアル信号線に余分な負荷を与えずに済み、通常状態への影響を無くすことができる。
Alternatively, the transfer control
次に図１１（Ａ）、図１１（Ｂ）を用いて本実施形態の半二重転送方式の詳細を説明する。まず図１１（Ａ）に示すように、ホストのリンクコントローラ２００（上位レイヤの処理部）から、転送方向の切り替え要求が来る。すると８Ｂ／１０Ｂエンコード回路５４のコード生成回路５５が、転送方向切り替え要求コードを生成する。
Next, details of the half-duplex transfer method of this embodiment will be described with reference to FIGS. 11A and 11B. First, as shown in FIG. 11A, a transfer direction switching request is received from the host link controller 200 (upper layer processing unit). Then, the
具体的には本実施形態ではエンコード回路５４は８Ｂ／１０Ｂの符号化方式（広義にはＮビットのデータをＭビットのデータに拡張する符号化方式）でデータを符号化する。そしてコード生成回路５５は、８Ｂ／１０Ｂ符号化方式で規定される特殊コードのうち転送方向切り替え要求コードに割り当てられた特殊コードを生成する。即ち図９において、転送方向切り替え要求コードであるディレクションコードは、８Ｂ／１０Ｂの特殊コードＫ２８．６に割り当てられている。そして後述するようにコード生成回路５５は、リンクコントローラ２００（上位レイヤの処理部）から、特殊コード生成指示信号（ＴｘＣｏｄｅ）を受け、特殊コード生成指示信号により転送方向切り替え要求コード（ディレクションコード）の生成が指示された場合に、転送方向切り替え要求コードを生成する。このようにして、リンクコントローラ２００の転送方向切り替え要求は受け付けられる。
Specifically, in the present embodiment, the
次にパラレル／シリアル変換回路５６は、シリアル転送（パラレル／シリアル変換）を実行しながら、転送方向切り替え要求を監視する。そして１０ビットの転送方向切り替え要求コードのすべてをアナログ回路に渡し終えた段階で、転送方向切り替え指示回路５７が、転送方向の切り替えを転送方向切り替え回路５８に指示する。即ち、アナログ回路のトランスミッタ回路ＯＵＴＴＸが、転送方向切り替え要求コード（ディレクションコード）をシリアル信号線を介してターゲットに送信した後に、転送方向の切り替えを指示する。そしてこのように転送方向の切り替えが指示されると、転送方向切り替え回路５８が転送方向を送信方向から受信方向に切り替える。即ちトランスミッタ回路ＯＵＴＴＸからレシーバ回路ＨＲＸに切り替える。
Next, the parallel /
以上のように、リンクコントローラ２００から転送方向切り替え要求が来た場合に、トランスミッタ回路ＯＵＴＴＸが、コード生成回路５５により生成された転送方向切り替え要求コードをシリアル信号線を介してホスト（相手側データ転送制御装置）に送信する。そして転送方向切り替え要求コードの送信後に転送方向切り替え指示回路５７が、送信方向から受信方向への転送方向の切り替えを、転送方向切り替え回路５８に指示する。
As described above, when a transfer direction switching request is received from the
次に図１１（Ｂ）に示すように、ターゲットのシリアル／パラレル変換回路８０は、シリアル受信（シリアル／パラレル変換）を行いながら、ホストからの転送方向切り替え要求を監視する。そしてコード検出回路８３により転送方向切り替え要求コードが検出された場合には、転送方向切り替え指示回路７７が転送方向切り替え回路７８に転送方向の切り替えを指示する。そしてこのように転送方向の切り替えが指示されると、転送方向切り替え回路７８が転送方向を受信方向から送信方向に切り替える。即ちレシーバ回路ＯＵＴＲＸからトランスミッタ回路ＴＴＸに切り替える。
Next, as shown in FIG. 11B, the target serial /
またコード検出回路８３が転送方向切り替え要求コードを検出すると、通知信号生成回路８６が、転送方向切り替え要求が来たことを通知する信号（ＤＩＲ）を生成して、リンクコントローラ３００に出力する。
When the
具体的には本実施形態ではデコード回路８４は、シリアル／パラレル変換回路８０からパラレルのデータを受け、８Ｂ／１０Ｂの符号化方式により符号化されたデータと特殊コードの復号化処理を行う。そしてコード検出回路８３は、８Ｂ／１０Ｂ符号化方式で規定される特殊コードのうち転送方向切り替え要求コードに割り当てられた特殊コード（図９のＫ２８．６）を検出することで、転送方向切り替え要求コードを検出する。なお前述したようにコード検出回路８３によるコード検出時又はコード検出前において、受信エラーが検出された場合には、転送方向切り替え指示回路７７は、受信方向から送信方向への転送方向の切り替え指示をキャンセルする。
Specifically, in the present embodiment, the
以上のように、コード検出回路８３により転送方向切り替え要求コードが検出された場合に、転送方向切り替え指示回路７７が、受信方向から送信方向への転送方向の切り替えを、転送方向切り替え回路７８に指示する。また通知信号生成回路８６が、ホスト（相手側データ転送制御装置）から転送方向の切り替え要求が来たことを通知する信号を生成して、リンクコントローラ３００（上位レイヤの処理部）に出力する。これにより、リンクコントローラ３００は、ホストからの転送方向切り替え要求が来たことを知ることができ、その後の処理を進めることができる。
As described above, when the transfer direction switching request code is detected by the
図１１（Ａ）、図１１（Ｂ）で説明したように本実施形態では、転送方向切り替え要求コードをホストからターゲットに送信することで、ホストからの転送方向切り替え要求をターゲットに伝えている。そしてホストは、転送方向切り替え要求コードを送信した後に、トランスミッタ回路ＯＵＴＴＸからレシーバ回路ＨＲＸに切り替える。またターゲットは、転送方向切り替え要求コードを検出した後に、レシーバ回路ＯＵＴＲＸからトランスミッタ回路ＴＴＸに切り替える。この場合、シリアル信号線を介した転送方向切り替え要求コードの転送には一定の時間を要する。従って、この転送方向切り替えの際の一定の時間の間は、シリアル信号線にはホストのレシーバ回路ＨＲＸとターゲットのレシーバ回路ＯＵＴＲＸが接続されることになり、シリアル信号線の電圧を例えば１Ｖの電圧に維持できるため、短時間でアナログ回路が正常状態に復帰できる。 As described with reference to FIGS. 11A and 11B, in this embodiment, a transfer direction switching request code from the host is transmitted to the target by transmitting the transfer direction switching request code from the host to the target. Then, after transmitting the transfer direction switching request code, the host switches from the transmitter circuit OUTTX to the receiver circuit HRX. Further, after detecting the transfer direction switching request code, the target switches from the receiver circuit OUTRX to the transmitter circuit TTX. In this case, it takes a certain time to transfer the transfer direction switching request code via the serial signal line. Therefore, for a certain period of time when the transfer direction is switched, the host receiver circuit HRX and the target receiver circuit OUTRX are connected to the serial signal line, and the voltage of the serial signal line is, for example, a voltage of 1V. Therefore, the analog circuit can be restored to a normal state in a short time.
またターゲット側において、前述したようにコード検出回路８３によるコード検出時又はコード検出前において、受信エラーが検出された場合には、転送方向の切り替え指示がキャンセルされる。その上、万が一、受信エラーとして検出されずに他のコード等として検出された場合であっても、ホスト側及びターゲット側の両方の転送方向が送信方向である転送制御状態であることを、ターゲット側が自発的に検出してターゲット側の転送方向を受信方向に切り替えることができる。そのため、転送不能な状態や、転送レートの低下等の弊害を防止できるようになる。
On the target side, as described above, when a reception error is detected during code detection by the
７． データ転送フォーマット
図１２に、通常転送方式におけるデータ転送フォーマットを示す。図１２において、シリアル信号線を介してデータが転送されていない状態がアイドル状態である。本実施形態では、所与のビット数（Ｍビット）以上連続して、シリアル信号線の論理レベルが第１の論理レベル（例えば「０」）に固定される状態（信号）を、アイドル状態（アイドル信号）と定義している。より具体的には、差動信号の「０」が１０ビット（Ｍビット）以上連続して出力されている状態（信号）を、アイドル状態（アイドル信号）と定義している。ここで差動信号の「０」とは例えば、差動信号のマイナス側の信号線（ＤＴＯ−、ＤＴＩ−）に流れる電流の方がプラス側の信号線（ＤＴＯ＋、ＤＴＩ＋）に流れる電流よりも多い状態である。また差動信号の「１」とは例えば、差動信号のプラス側の信号線に流れる電流の方がマイナス側の信号線に流れる電流よりも多い状態である。
7). Data Transfer Format FIG. 12 shows a data transfer format in the normal transfer method. In FIG. 12, a state where data is not transferred via the serial signal line is an idle state. In the present embodiment, the state (signal) in which the logic level of the serial signal line is fixed to the first logic level (for example, “0”) continuously for a given number of bits (M bits) or more is changed to the idle state (signal). Idle signal). More specifically, a state (signal) in which “0” of the differential signal is continuously output for 10 bits (M bits) or more is defined as an idle state (idle signal). Here, “0” of the differential signal means, for example, that the current flowing in the negative signal line (DTO−, DTI−) of the differential signal is more than the current flowing in the positive signal line (DTO +, DTI +). There are many states. Further, “1” of the differential signal means, for example, a state where the current flowing through the plus signal line of the differential signal is larger than the current flowing through the minus signal line.
図１２に示すように本実施形態では、パケット転送をする場合に、パケットとパケットの切れ目にＩＤＬＥと２つのプリアンブルコードが挿入される。具体的には送信側は、差動信号で「０」のアイドル信号ＩＤＬＥをシリアル信号線に出力した後、プラスコード（広義には第１の極性）のプリアンブルコードＰＲＥ＋とマイナスコード（広義には第２の極性）のプリアンブルコードＰＲＥ−をシリアル信号線を介して送信する。これにより受信側は、プリアンブルコードを検出してパケットの同期を取ることができる。その後、送信側は、８Ｂ／１０Ｂにより符号化されたプラスコードのＤＡＴＡ＋とマイナスコードのＤＡＴＡ−を送信し、最後にストップコードＳＴＯＰ＋／−を送信する。そしてその後、再びアイドル信号ＩＤＬＥを出力する。 As shown in FIG. 12, in the present embodiment, when packet transfer is performed, IDLE and two preamble codes are inserted between packets. Specifically, the transmission side outputs an idle signal IDLE of “0” as a differential signal to the serial signal line, and then adds a plus code (first polarity in a broad sense) preamble code PRE + and a minus code (in a broad sense). The second polarity) preamble code PRE- is transmitted via the serial signal line. As a result, the receiving side can detect the preamble code and synchronize the packets. After that, the transmission side transmits a plus code DATA + and a minus code DATA− encoded by 8B / 10B, and finally transmits a stop code STOP +/−. Thereafter, the idle signal IDLE is output again.
以上のように本実施形態ではアイドル期間において、アイドルコードを出力するのではなくて、差動信号で「０」（「１」でもよい）のアイドル信号を出力するようにしている。従ってアイドル期間において、エンコード回路（コード生成回路）やパラレル／シリアル変換回路やシリアル／パラレル変換回路やデコード回路（コード検出回路）の動作を停止することができる。従って、アイドル期間にロジック回路において無駄な電流が流れるのを効果的に防止でき、省電力化を図れる。これにより、携帯電話等の携帯情報機器の待機時に流れる電流等を低減できる。 As described above, in this embodiment, an idle code of “0” (or “1”) may be output as a differential signal instead of outputting an idle code during an idle period. Therefore, the operation of the encoding circuit (code generation circuit), parallel / serial conversion circuit, serial / parallel conversion circuit, and decoding circuit (code detection circuit) can be stopped during the idle period. Therefore, it is possible to effectively prevent a wasteful current from flowing in the logic circuit during the idle period, thereby saving power. Thereby, the electric current etc. which flow at the time of standby of portable information devices, such as a mobile phone, can be reduced.
更に本実施形態では、プラスコード（第１の極性）のプリアンブルコードＰＲＥ＋を無視して検出せずに、マイナスコード（第２の極性）のプリアンブルコードＰＲＥ−だけを検出するようにしている。そしてプリアンブルコードＰＲＥ−が検出されなかったことを条件に（ＰＲＥ−が１又は複数回検出されなかったことを条件に）、プリアンブルエラーの通知信号をアクティブにして、プリアンブルエラーを通知する。 Further, in the present embodiment, only the minus code (second polarity) preamble code PRE- is detected without ignoring the plus code (first polarity) preamble code PRE +. Then, on the condition that the preamble code PRE- has not been detected (provided that PRE- has not been detected one or more times), the preamble error notification signal is activated to notify the preamble error.
このようにプリアンブルコードＰＲＥ−だけを検出するようにすれば、ＰＲＥ＋の先頭ビットでの「０」から「１」へのデータの変化を検出できなかった場合にも、ＰＲＥ＋は無視されるため、プリアンブルエラーが検出されることはない。従ってプリアンブルエラーが誤って通知されてしまう事態を防止できる。 If only the preamble code PRE− is detected in this way, PRE + is ignored even if a change in data from “0” to “1” in the first bit of PRE + cannot be detected. No preamble error is detected. Accordingly, it is possible to prevent a situation where a preamble error is erroneously notified.
図１３に、通常転送方式においてホスト側がターゲット側にデータを送信するときの信号波形例を示す。一方、図１４に、本実施形態の半二重転送方式においてホスト側がターゲット側にデータを送信するときの信号波形例を示し、図１５に、半二重転送方式においてターゲット側がホスト側にデータを送信するときの信号波形例を示す。 FIG. 13 shows a signal waveform example when the host side transmits data to the target side in the normal transfer method. On the other hand, FIG. 14 shows an example of a signal waveform when the host side transmits data to the target side in the half-duplex transfer method of this embodiment, and FIG. 15 shows data in the half-duplex transfer method where the target side sends data to the host side. An example of a signal waveform when transmitting is shown.
図１３に示すように通常転送方式においては、ホスト（ＯＵＴＴＸ）は、シリアル信号線を介して送信するパケットのデータに付加して、ストップコード（ＳＴＯＰ）を送信する。これに対して図１４の半二重転送方式では、ホスト（ＯＵＴＴＸ）は、シリアル信号線を介して送信するパケットのデータに付加して（パケットのデータの送信後に）、転送方向切り替え要求コード（Ｄｉｒｅｃｔｉｏｎ）を送信する。このようにすればホストは、データの送信後、例えば次のトランザクションで、転送方向を送信方向から受信方向に切り替えてデータを受信することが可能になる。 As shown in FIG. 13, in the normal transfer method, the host (OUTTX) transmits a stop code (STOP) in addition to data of a packet to be transmitted via a serial signal line. On the other hand, in the half-duplex transfer method of FIG. 14, the host (OUTTX) adds to the packet data to be transmitted via the serial signal line (after transmission of the packet data) and transfers the transfer direction switching request code ( Direction) is transmitted. In this way, after the data is transmitted, the host can receive the data by switching the transfer direction from the transmission direction to the reception direction, for example, in the next transaction.
ホスト（ＯＵＴＴＸ）は、シリアル信号線を介して転送方向切り替え要求コード（Ｄｉｒｅｃｔｉｏｎ）を送信した後、差動信号で「０」のアイドル信号を出力する。即ち１０ビット（Ｍビット）以上連続して論理レベルが第１の論理レベル（「０」）に固定されるアイドル信号をシリアル信号線に出力する。 The host (OUTTX) outputs an idle signal of “0” as a differential signal after transmitting a transfer direction switching request code (Direction) via the serial signal line. That is, an idle signal whose logic level is fixed to the first logic level (“0”) continuously for 10 bits (M bits) or more is output to the serial signal line.
ホストは、このような１０ビットのＩＤＬＥを出力した時点で、転送方向を送信方向から受信方向に切り替える。これにより逆方向の転送が可能になる。一方、ターゲットは、転送方向切り替え要求コード（Ｄｉｒｅｃｔｉｏｎ）を検出した後、１個（１０ビット）のＩＤＬＥを検出した時点で、転送方向を受信方向から送信方向に切り替える。これにより転送方向の切り替えタイミングで、ＯＵＴＴＸとＴＴＸが同時にシリアル信号線に接続される事態が回避される。 When the host outputs such 10-bit IDLE, the host switches the transfer direction from the transmission direction to the reception direction. This enables reverse transfer. On the other hand, after detecting the transfer direction switching request code (Direction), the target switches the transfer direction from the reception direction to the transmission direction when one (10 bits) IDLE is detected. This avoids a situation in which OUTTX and TTX are simultaneously connected to the serial signal line at the transfer direction switching timing.
なおホストが転送方向切り替え要求コード（Ｄｉｒｅｃｔｉｏｎ）を送信した後、ターゲット側で受信エラーが生じた場合には、前述のように、ターゲット側では転送方向の切り替えが禁止される。このため、ホストは、転送方向を戻すのに転送方向切り替え要求コードを送信する必要がなくなり、処理を簡素化できる。 If a reception error occurs on the target side after the host transmits a transfer direction switching request code (Direction), switching of the transfer direction is prohibited on the target side as described above. For this reason, the host does not need to transmit a transfer direction switching request code to return the transfer direction, and the processing can be simplified.
更に、ノイズ等の影響で、受信エラーとして検出されないが、他のコードとして誤認識されるような場合であっても、ターゲット側では自発的にＯＵＴＴＸとＴＴＸが同時にシリアル信号線に接続されることを検出すると、ターゲット側の転送宝庫を受信方向に切り替えることができる。 Furthermore, OUTTX and TTX must be connected to the serial signal line at the same time on the target side even if it is not detected as a reception error due to noise, etc., but is erroneously recognized as another code. Can be switched to the receiving direction.
また本実施形態の半二重転送では、順方向であるホストからターゲットへのデータ転送の転送レートが、逆方向であるターゲットからホストへのデータ転送の転送レートより高速になっている。 In the half-duplex transfer of this embodiment, the transfer rate of data transfer from the host to the target in the forward direction is faster than the transfer rate of data transfer from the target to the host in the reverse direction.
８． トランスミッタ回路、レシーバ回路、転送方向切り替え回路の構成
図１６に、トランスミッタ回路、レシーバ回路、転送方向切り替え回路の詳細な構成例を示す。なお本実施形態のこれらの各回路は図１６の構成には限定されない。
8). Configuration of Transmitter Circuit, Receiver Circuit, and Transfer Direction Switching Circuit FIG. 16 shows a detailed configuration example of the transmitter circuit, the receiver circuit, and the transfer direction switching circuit. Note that these circuits of the present embodiment are not limited to the configuration shown in FIG.
図１６に示すようにホスト側のトランスミッタ回路ＯＵＴＴＸはＮ型（広義には第１導電型。他の説明でも同様）のトランジスタＴＲ１、ＴＲ２、ＴＲ３、ＴＲ４と、電流源として動作するＮ型の電流源トランジスタＩＴＲ１、ＩＴＲ２、ＩＴＲ３とを含む。電流源トランジスタＩＴＲ１、ＩＴＲ２、ＩＴＲ３のゲートには、共通にバイアス信号ＢＩＡＳが供給される。電流源トランジスタＩＴＲ１の電流駆動能力は、電流源トランジスタＩＴＲ２、ＩＴＲ３の電流駆動能力より高く、電流源トランジスタＩＴＲ１は、電流源トランジスタＩＴＲ２、ＩＴＲ３に比べて多くの電流を流すことができる。 As shown in FIG. 16, the transmitter circuit OUTTX on the host side includes N-type (first conductivity type in a broad sense; the same applies to other descriptions) transistors TR1, TR2, TR3, TR4, and an N-type current that operates as a current source. Source transistors ITR1, ITR2, ITR3 are included. A bias signal BIAS is commonly supplied to the gates of the current source transistors ITR1, ITR2, and ITR3. The current drive capability of the current source transistor ITR1 is higher than the current drive capability of the current source transistors ITR2 and ITR3, and the current source transistor ITR1 can pass more current than the current source transistors ITR2 and ITR3.
トランジスタＴＲ１は、そのドレインにＤＴＯ＋の信号線（第１の差動信号線）が接続され、そのゲートに、トランジスタＴＲ１１を介して入力信号ＤＩＮ＋が入力され、そのソースに、電流源トランジスタＩＴＲ１のドレインが接続される。トランジスタＴＲ２は、そのゲート及びドレインにＤＴＯ＋の信号線が接続され、そのソースに電流源トランジスタＩＴＲ２のドレインが接続される。トランジスタＴＲ３は、そのドレインにＤＴＯ−の信号線（第２の差動信号線）が接続され、そのゲートに、トランジスタＴＲ１２を介して入力信号ＤＩＮ−（入力信号ＤＩＮ＋の反転信号）が入力され、そのソースに電流源トランジスタＩＴＲ１のドレインが接続される。トランジスタＴＲ４は、そのドレインにＤＴＯ−の信号線が接続され、そのゲート及びドレインにＤＴＯ−の信号線が接続され、そのソースに電流源トランジスタＩＴＲ３のドレインが接続される。 The transistor TR1 has a drain connected to a DTO + signal line (first differential signal line), a gate to which an input signal DIN + is input via a transistor TR11, and a source to the drain of the current source transistor ITR1. Is connected. The transistor TR2 has a gate and a drain connected to the DTO + signal line, and a source connected to the drain of the current source transistor ITR2. The transistor TR3 has a DTO- signal line (second differential signal line) connected to the drain thereof, and an input signal DIN- (inverted signal of the input signal DIN +) input to the gate via the transistor TR12. The drain of the current source transistor ITR1 is connected to its source. The transistor TR4 has a DTO- signal line connected to its drain, a DTO- signal line connected to its gate and drain, and a drain of the current source transistor ITR3 connected to its source.
例えばトランジスタＴＲ１１、ＴＲ１２がオンになっていたとする。すると、ＤＩＮ＋がＨレベル（「１」）のとき、ＤＩＮ−がＬレベル（「０」）となり、トランジスタＴＲ１がオン、ＴＲ３がオフになる。従って、ＤＴＯ＋の信号線には電流源トランジスタＩＴＲ１、ＩＴＲ２により大きな電流が流れ、ＤＴＯ−の信号線には電流源トランジスタＩＴＲ３により小さな電流が流れる。 For example, assume that the transistors TR11 and TR12 are turned on. Then, when DIN + is at the H level (“1”), DIN− is at the L level (“0”), the transistor TR1 is turned on, and TR3 is turned off. Accordingly, a large current flows through the DTO + signal line through the current source transistors ITR1 and ITR2, and a small current flows through the DTO- signal line through the current source transistor ITR3.
一方、ＤＩＮ＋がＬレベルのとき、ＤＩＮ−がＨレベルとなる。このとき、トランジスタＴＲ３がオンとなり、トランジスタＴＲ１がオフになる。従って、ＤＴＯ＋の信号線には電流源トランジスタＩＴＲ２により小さな電流が流れ、ＤＴＯ−の信号線には電流源トランジスタＩＴＲ１、ＩＴＲ３により大きな電流が流れる。このようにすることで、シリアル信号線の電流駆動が可能になる。 On the other hand, when DIN + is at L level, DIN- is at H level. At this time, the transistor TR3 is turned on and the transistor TR1 is turned off. Therefore, a small current flows through the DTO + signal line through the current source transistor ITR2, and a large current flows through the DTO- signal line through the current source transistors ITR1 and ITR3. In this way, current driving of the serial signal line becomes possible.
ターゲット側のレシーバ回路ＯＵＴＲＸはＤＣバイアス回路４００、４０２、Ｉ−Ｖ変換回路４１０、４１２、コンパレータ４１４を含む。ＤＣバイアス回路４００、４０２は、差動信号の入力ノードＮ１、Ｎ２に例えば１Ｖ程度のＤＣバイアス電圧を発生する。Ｉ−Ｖ変換回路４１０、４１２は、各々、ＤＴＯ＋、ＤＴＯ−の信号線に流れる電流を電圧に変換する。この場合、ＤＣバイアス回路４００、４０２によりＤＣバイアス電圧を発生することで、Ｉ−Ｖ変換回路４１０、４１２での電流−電圧変換を高速化できる。コンパレータ４１４はＩ−Ｖ変換回路４１０、４１２の電流−電圧変換により生成された第１、第２の電圧を比較し、ＤＯＵＴとして出力する。
The target-side receiver circuit OUTRX includes
なおターゲット側のトランスミッタ回路ＴＴＸの構成はホスト側のトランスミッタ回路ＯＵＴＴＸとほぼ同様であり、ホスト側のレシーバ回路ＨＲＸの構成もターゲット側のレシーバ回路ＯＵＴＲＸとほぼ同様である。 The configuration of the target-side transmitter circuit TTX is substantially the same as that of the host-side transmitter circuit OUTTX, and the configuration of the host-side receiver circuit HRX is also substantially the same as that of the target-side receiver circuit OUTRX.
即ち、ターゲット側のトランスミッタ回路ＴＴＸはＮ型（第１導電型）のトランジスタＴＲ５、ＴＲ６、ＴＲ７、ＴＲ８と、電流源として動作するＮ型の電流源トランジスタＩＴＲ４、ＩＴＲ５、ＩＴＲ６とを含む。電流源トランジスタＩＴＲ４、ＩＴＲ５、ＩＴＲ６のゲートには、共通にバイアス信号ＢＩＡＳが供給される。電流源トランジスタＩＴＲ４の電流駆動能力は、電流源トランジスタＩＴＲ５、ＩＴＲ６の電流駆動能力より高く、電流源トランジスタＩＴＲ４は、電流源トランジスタＩＴＲ５、ＩＴＲ６に比べて多くの電流を流すことができる。 That is, the target-side transmitter circuit TTX includes N-type (first conductivity type) transistors TR5, TR6, TR7, and TR8, and N-type current source transistors ITR4, ITR5, and ITR6 that operate as current sources. A bias signal BIAS is commonly supplied to the gates of the current source transistors ITR4, ITR5, and ITR6. The current drive capability of the current source transistor ITR4 is higher than the current drive capability of the current source transistors ITR5 and ITR6, and the current source transistor ITR4 can pass more current than the current source transistors ITR5 and ITR6.
トランジスタＴＲ５は、そのドレインにＤＴＯ＋の信号線が接続され、そのゲートに、トランジスタＴＲ２１を介して入力信号ＤＩＮ＋が入力され、そのソースに、電流源トランジスタＩＴＲ４のドレインが接続される。トランジスタＴＲ６は、そのゲート及びドレインにＤＴＯ＋の信号線が接続され、そのソースに電流源トランジスタＩＴＲ５のドレインが接続される。トランジスタＴＲ７は、そのドレインにＤＴＯ−の信号線が接続され、そのゲートに、トランジスタＴＲ２２を介して入力信号ＤＩＮ−（入力信号ＤＩＮ＋の反転信号）が入力され、そのソースに電流源トランジスタＩＴＲ４のドレインが接続される。トランジスタＴＲ８は、そのドレインにＤＴＯ−の信号線が接続され、そのゲート及びドレインにＤＴＯ−の信号線が接続され、そのソースに電流源トランジスタＩＴＲ６のドレインが接続される。 The transistor TR5 has a DTO + signal line connected to its drain, an input signal DIN + input to the gate via the transistor TR21, and a drain of the current source transistor ITR4 connected to the source. The transistor TR6 has a gate and a drain connected to a DTO + signal line, and a source connected to the drain of the current source transistor ITR5. The transistor TR7 has a DTO- signal line connected to its drain, an input signal DIN- (inverted signal of the input signal DIN +) input to its gate via the transistor TR22, and a drain of the current source transistor ITR4 to its source. Is connected. The transistor TR8 has a DTO- signal line connected to its drain, a DTO- signal line connected to its gate and drain, and a drain of the current source transistor ITR6 connected to its source.
例えばトランジスタＴＲ２１、ＴＲ２２がオンになっていたとする。すると、ＤＩＮ＋がＨレベル（「１」）のとき、ＤＩＮ−がＬレベル（「０」）となり、トランジスタＴＲ５がオン、ＴＲ７がオフになる。従って、ＤＴＯ＋の信号線には電流源トランジスタＩＴＲ４、ＩＴＲ５により大きな電流が流れ、ＤＴＯ−の信号線には電流源トランジスタＩＴＲ６により小さな電流が流れる。 For example, assume that the transistors TR21 and TR22 are turned on. Then, when DIN + is at the H level (“1”), DIN− is at the L level (“0”), the transistor TR5 is turned on, and TR7 is turned off. Therefore, a large current flows through the DTO + signal line through the current source transistors ITR4 and ITR5, and a small current flows through the DTO- signal line through the current source transistor ITR6.
一方、ＤＩＮ＋がＬレベルのとき、ＤＩＮ−がＨレベルとなる。このとき、トランジスタＴＲ７がオンとなり、トランジスタＴＲ５がオフになる。従って、ＤＴＯ＋の信号線には電流源トランジスタＩＴＲ５により小さな電流が流れ、ＤＴＯ−の信号線には電流源トランジスタＩＴＲ４、ＩＴＲ６により大きな電流が流れる。このようにすることで、シリアル信号線の電流駆動が可能になる。 On the other hand, when DIN + is at L level, DIN- is at H level. At this time, the transistor TR7 is turned on and the transistor TR5 is turned off. Accordingly, a small current flows through the DTO + signal line through the current source transistor ITR5, and a large current flows through the DTO- signal line through the current source transistors ITR4 and ITR6. In this way, current driving of the serial signal line becomes possible.
ホスト側のレシーバ回路ＨＲＸはＤＣバイアス回路４２０、４２２、Ｉ−Ｖ変換回路４３０、４３２、コンパレータ４３４を含む。ＤＣバイアス回路４２０、４２２は、差動信号の入力ノードＮ３、Ｎ４に例えば１Ｖ程度のＤＣバイアス電圧を発生する。Ｉ−Ｖ変換回路４３０、４３２は、各々、ＤＴＯ＋、ＤＴＯ−の信号線に流れる電流を電圧に変換する。この場合、ＤＣバイアス回路４２０、４２２によりＤＣバイアス電圧を発生することで、Ｉ−Ｖ変換回路４３０、４３２での電流−電圧変換を高速化できる。コンパレータ４３４はＩ−Ｖ変換回路４３０、４３２の電流−電圧変換により生成された第１、第２の電圧を比較し、ＤＯＵＴとして出力する。
The host-side receiver circuit HRX includes
図７のホスト側の転送方向切り替え回路５８は、図１６に示すようにＮ型（第１導電型）のトランジスタＴＲ１１、ＴＲ１２、ＴＲ１３、ＴＲ１４を含む。図８のターゲット側の転送方向切り替え回路７８は、Ｎ型のトランジスタＴＲ２１、ＴＲ２２、ＴＲ２３、ＴＲ２４を含む。
The host-side transfer
ホスト側の転送方向切り替え指示信号ＳＤＩＲがＬレベルになると、トランジスタＴＲ１１、ＴＲ１２がオンになり、入力信号ＤＩＮ＋、ＤＩＮ−がトランジスタＴＲ１、ＴＲ３に入力されるようになる。即ちトランスミッタ回路ＯＵＴＴＸがイネーブル状態に設定される。また、転送方向切り替え指示信号ＳＤＩＲがＬレベルになるとトランジスタＴＲ１３、ＴＲ１４がオフになり、ＤＣバイアス回路４２０、４２２がディスエーブル状態に設定される。またＩ−Ｖ変換回路４３０、４３２もディスエーブル状態に設定される。このためレシーバ回路ＨＲＸがディスエーブル状態に設定される。これにより、転送方向は送信方向に設定される。
When the host-side transfer direction switching instruction signal SDIR becomes L level, the transistors TR11 and TR12 are turned on, and the input signals DIN + and DIN− are input to the transistors TR1 and TR3. That is, the transmitter circuit OUTTX is set to an enable state. Further, when the transfer direction switching instruction signal SDIR becomes L level, the transistors TR13 and TR14 are turned off, and the DC bias
一方、ホスト側の指示信号ＳＤＩＲがＨレベルになると、Ｌレベルの場合とは逆に、トランスミッタ回路ＯＵＴＴＸがディスエーブル状態に設定されると共にレシーバ回路ＨＲＸがイネーブル状態に設定され、転送方向は受信方向に設定される。 On the other hand, when the instruction signal SDIR on the host side becomes H level, contrary to the case of L level, the transmitter circuit OUTTX is set to the disabled state and the receiver circuit HRX is set to the enabled state, and the transfer direction is the receiving direction. Set to
同様に、ターゲット側の転送方向切り替え指示信号ＳＤＩＲがＨレベルになると、レシーバ回路ＯＵＴＲＸがイネーブル状態に設定され、トランスミッタ回路ＴＴＸがディスエーブル状態に設定されるため、転送方向は受信方向に設定される。一方、転送方向切り替え指示信号ＳＤＩＲがＬレベルになると、レシーバ回路ＯＵＴＲＸがディスエーブル状態に設定され、トランスミッタ回路ＴＴＸがイネーブル状態に設定されるため、転送方向は送信方向に設定される。以上のように、転送方向切り替え指示回路５７、７７により出力される転送方向切り替え指示信号ＳＤＩＲを用いて、転送方向を任意の方向に切り替えることが可能になる。
Similarly, when the transfer direction switching instruction signal SDIR on the target side becomes H level, the receiver circuit OUTRX is set to the enable state and the transmitter circuit TTX is set to the disable state, so that the transfer direction is set to the reception direction. . On the other hand, when the transfer direction switching instruction signal SDIR becomes L level, the receiver circuit OUTRX is set to the disabled state and the transmitter circuit TTX is set to the enabled state, so that the transfer direction is set to the transmission direction. As described above, the transfer direction can be switched to an arbitrary direction using the transfer direction switching instruction signal SDIR output from the transfer direction switching
またターゲット側のＴＴＸは、転送制御状態検出回路９０を含む。この転送制御状態検出回路９０は、トランジスタＴＲ８と電流源トランジスタＩＴＲ６の接続ノードＮＤ１０の電圧を閾値電圧と比較することで、ホスト側及びターゲット側の転送方向が送信方向である転送制御状態を検出できる。なお図１６では、転送制御状態検出回路９０が接続ノードＮＤ１０の電圧に基づいて上記の転送制御状態を検出するものとして示しているが、これに限定されるものではない。例えば転送制御状態検出回路９０は、トランジスタＴＲ６と電流源トランジスタＩＴＲ５の接続ノードＮＤ１１の電圧に基づいて上記の転送制御状態を検出してもよい。また転送制御状態検出回路９０は、トランジスタＴＲ５（ＴＲ７）と電流源トランジスタＩＴＲ４の接続ノードＮＤ１２の電圧に基づいて上記の転送制御状態を検出してもよい。
The target TTX includes a transfer control
接続ノードＮＤ１０、ＮＤ１１、ＮＤ１２の各ノードの電圧は、ホスト側及びターゲット側の一方の転送方向が送信方向で、他方の転送方向が受信方向である状態と、ホスト側及びターゲット側の両方の転送方向が送信方向である状態の電圧とで異なる。転送制御状態検出回路９０は、この電圧の変動分を検出できるように閾値電圧を比較すればよい。
The voltage of each node of the connection nodes ND10, ND11, and ND12 is such that one of the transfer directions on the host side and the target side is the transmission direction, and the other transfer direction is the reception direction. It differs depending on the voltage in the state where the direction is the transmission direction. The transfer control
なお接続ノードＮＤ１０、ＮＤ１１は、常時オン状態でドレイン電流が流れるトランジスタＴＲ６、ＴＲ８のソースであるのに対し、接続ノードＮＤ１２は、頻繁にオンオフ制御されるトランジスタＴＲ５、ＴＲ７の共通のソースである。そのため、接続ノードＮＤ１２の電位はトランジスタＴＲ５、ＴＲ７のスイッチ制御の影響を受けやすく、接続ノードＮＤ１０、ＮＤ１１の電位は接続ノードＮＤ１２の電位より安定している。従って、転送制御状態検出回路９０は、接続ノードＮＤ１２に比べて接続ノードＮＤ１０又は接続ノードＮＤ１１の電圧を検出することが望ましい。
The connection nodes ND10 and ND11 are the sources of the transistors TR6 and TR8 through which drain current always flows in the on state, whereas the connection node ND12 is a common source of the transistors TR5 and TR7 that are frequently controlled to be turned on / off. Therefore, the potential of the connection node ND12 is easily affected by the switch control of the transistors TR5 and TR7, and the potentials of the connection nodes ND10 and ND11 are more stable than the potential of the connection node ND12. Therefore, it is desirable that the transfer control
以上のような転送制御状態検出回路９０は、参照電圧発生回路９２と、コンパレータ９４と、マスク回路９６とを含む。マスク回路９６は、転送制御状態検出回路９０の外部に設けられてもよい。
The transfer control
図１７に、図１６の参照電圧発生回路９２の構成例の回路図を示す。
FIG. 17 shows a circuit diagram of a configuration example of the reference
参照電圧発生回路９２は、Ｐ型（広義には第２導電型）のデプレッション型（depletion type）のトランジスタＤＴＰ１と、Ｐ型のエンハンスメント型（enhancement type）のトランジスタＥＴＰ１とを含む。より具体的には、トランジスタＤＴＰ１のゲート及びソースには、高電位側の電源電圧が供給され、トランジスタＤＴＰ１のドレインにはトランジスタＥＰＴ１のソースが接続される。トランジスタＥＴＰ１のゲート及びドレインには、低電位側の電源電圧が供給される。
The reference
そして、トランジスタＤＴＰ１、ＥＴＰ１の接続ノードの電圧が、閾値電圧としての参照電圧Ｖｒｅｆとして出力される。 The voltage at the connection node of the transistors DTP1 and ETP1 is output as a reference voltage Vref as a threshold voltage.
図１７の参照電圧発生回路９２は、参照電圧Ｖｒｅｆとして例えば次式のように表される電圧を発生させる。
ここで、β１はトランジスタＤＴＰ１の利得係数、β２はトランジスタＥＴＰ１の利得係数、Ｖｔ１はトランジスタＤＴＰ１の閾値電圧、Ｖｔ２はトランジスタＥＴＰ１の閾値電圧である。例えば、β１＝β２＝２０μＡ／Ｖ２で、Ｖｔ１＝−０．２Ｖ、Ｖｔ２＝０．６Ｖとすると、Ｖｒｅｆ＝０．８Ｖとなる。 Here, β1 is the gain coefficient of the transistor DTP1, β2 is the gain coefficient of the transistor ETP1, Vt1 is the threshold voltage of the transistor DTP1, and Vt2 is the threshold voltage of the transistor ETP1. For example, in β1 = β2 = 20μA / V 2 , Vt1 = -0.2V, when the Vt2 = 0.6V, the Vref = 0.8 V.
図１６において、コンパレータ９４は、図１７で説明したように生成された参照電圧Ｖｒｅｆと、接続ノードＮＤ１０（或いは接続ノードＮＤ１１又はＮＤ１２）の電圧とを比較し、該接続ノードの電圧が参照電圧Ｖｒｅｆ以上のとき、その出力がＨレベルとなる比較結果信号を出力する。またコンパレータ９４は、上記の接続ノードの電圧が参照電圧Ｖｒｅｆより低いとき、その出力がＬレベルとなる比較結果信号を出力する。
In FIG. 16, the
コンパレータ９４の出力である比較結果信号は、マスク回路９６に入力される。マスク回路９６は、論理回路により構成され、転送方向切り替え指示信号ＳＤＩＲの反転信号によりコンパレータ９４からの比較結果信号をマスクする。より具体的には、マスク回路９６は、コンパレータ９４から比較結果信号と転送方向切り替え指示信号ＳＤＩＲの反転信号との論理演算結果を、検出信号ＸＡＦＥＲＳＴ（アクティブレベルがＬレベル）として出力する。
The comparison result signal that is the output of the
この検出信号ＸＡＦＥＲＳＴに基づき、転送方向切り替え回路７８によりターゲット側の転送方向を受信方向に切り替える。なお検出信号ＸＡＦＥＲＳＴは、転送方向切り替え指示回路７７に入力され、該転送方向切り替え指示回路７７が転送方向切り替え回路７８によりターゲット側の転送方向を受信方向に切り替えたり、転送方向切り替え回路７８が、検出信号ＸＡＦＥＲＳＴによりに直接、ターゲット側の転送方向を受信方向に切り替えたりしてもよい。或いはまた、検出信号ＸＡＦＥＲＳＴにより、ターゲット側のトランシーバ４０や該トランシーバ４０を含むターゲット側のデータ転送制御装置３０のハードウェアリセットを行うようにしてもよい。
Based on the detection signal XAFERST, the transfer
図１８に、転送制御状態検出回路９０によるターゲット側の転送方向の切り替えシーケンス例の説明図を示す。
FIG. 18 is an explanatory diagram of an example of a switching sequence of the transfer direction on the target side by the transfer control
ホスト側のデータ転送制御装置１０が送信側（Ｔｘ）で、ターゲット側のデータ転送制御装置３０が受信側（Ｒｘ）の状態で、何らかの原因でターゲット側のデータ転送制御装置３０が送信側（Ｔｘ）の状態に切り替わったものとする。転送制御状態検出回路９０は、ＯＵＴＴＸとＴＴＸが同時にシリアル信号線に接続される状態を検出し、検出信号ＸＡＦＥＲＳＴをアクティブレベルであるＬレベルに設定する（ＳＥＱ１）。
The host-side data transfer
転送方向切り替え指示回路７７は、検出信号ＸＡＦＥＲＳＴがＬレベルになったことを検出すると、転送切り替え指示信号ＳＤＩＲをＬレベルに変更する（ＳＥＱ２）。この結果、転送方向切り替え回路７８は、転送方向を受信方向に切り替える（ＳＥＱ３）。
When the transfer direction switching
以上のように、ターゲット側のＴＴＸは、ＤＴＯ＋の信号線又はＤＴＯ−の信号線の駆動電流を発生させるための電流源と、ＤＴＯ＋の信号線又はＤＴＯ−の信号線と該電流源との間に設けられたトランジスタを含むことができる。そして、転送制御状態検出回路９０が、電流源とトランジスタの接続ノードの電圧に基づいて、上述の転送制御状態を検出することができる。このとき、転送制御状態検出回路９０が、ターゲットの転送方向が送信方向であるか又は受信方向であるかを指定する転送方向切り替え指示信号ＳＤＩＲにより、転送方向として送信方向が指定されたことを条件に、転送制御状態を検出することができる。或いは、転送制御状態検出回路９０が、上述の転送制御状態を検出したことを示す検出信号をマスクするためのマスク回路９６を含み、マスク回路９６が、転送方向切り替え指示信号ＳＤＩＲにより受信方向が指定されたことを条件に、検出信号をマスクする（無効化する）ことができる。
As described above, the TTX on the target side is between the current source for generating the drive current of the DTO + signal line or the DTO- signal line and the DTO + signal line or the DTO- signal line and the current source. Can be included. The transfer control
図１９に、転送制御状態検出回路９０の他の動作説明図を示す。
FIG. 19 shows another operation explanatory diagram of the transfer control
転送制御状態検出回路９０は、図１６に示された動作に限定されるものではなく、パワーダウン状態やウェイクアップ動作にかかわらず、ホスト側及びターゲット側の両方の転送方向が送信方向であることを検出する必要がある。
The transfer control
図１９では、Ｌレベルでアクティブになるターゲットのハードウェアリセット信号、パワーダウン状態に移行させるためにＨレベルでアクティブになるＰｏｗｅｒｄｏｗｎ、パワーダウン状態を解除するためにＨレベルでアクティブになるＷａｋｅｕｐ、転送方向切り替え指示信号ＳＤＩＲ、転送制御状態検出回路９０が監視するＴＴＸのノードの電圧ＩＮに対し、検出信号ＸＡＦＥＲＳＴがどのように生成されるかを表している。
In FIG. 19, the hardware reset signal of the target that becomes active at the L level, Powerdown that becomes active at the H level to shift to the power down state, Wakeup that becomes active at the H level to release the power down state, and transfer This shows how the detection signal XAFERST is generated with respect to the direction switching instruction signal SDIR and the voltage IN of the TTX node monitored by the transfer control
ここで、パワーダウン状態は、例えばバイアス信号ＢＩＡＳにより電流源トランジスタのドレイン電流の発生を停止又は制限する状態ということができる。このようなバイアス信号ＢＩＡＳは、ホスト側からの所定のＷａｋｅｕｐ要求動作に基づいて、元の電位に戻されるようになっている。 Here, it can be said that the power-down state is a state in which the generation of the drain current of the current source transistor is stopped or limited by the bias signal BIAS, for example. Such a bias signal BIAS is returned to the original potential based on a predetermined Wakeup request operation from the host side.
図１９に示すように、例えばハードウェアリセット信号がＨレベル、ＰｏｗｅｒｄｏｗｎがＬレベル、ＷａｋｅｕｐがＬレベル、転送方向切り替え指示信号ＳＤＩＲが送信方向、且つＩＮが閾値電圧Ｖｘより低いときに、アクティブのレベルがＬレベルになる検出信号ＸＡＦＥＲＳＴを生成すればよい。 As shown in FIG. 19, for example, when the hardware reset signal is H level, Powerdown is L level, Wakeup is L level, the transfer direction switching instruction signal SDIR is the transmission direction, and IN is lower than the threshold voltage Vx, the active level It is only necessary to generate the detection signal XAFERST that becomes L level.
９． 電子機器
図２０に本実施形態の電子機器の構成例を示す。この電子機器は本実施形態で説明したデータ転送制御装置５０２、５１２、５１４、５２０、５３０を含む。またベースバンドエンジン５００（広義には通信デバイス）、アプリケーションエンジン５１０（広義にはプロセッサ）、カメラ５４０（広義には撮像デバイス）、或いはＬＣＤ５５０（広義には表示デバイス）を含む。別の言い方をすれば図２０の電子機器は、ターゲット側のデータ転送制御装置５２０、５３０と、ターゲット側のデータ転送制御装置５２０、５３０にシリアルバス（シリアル信号線）を介して接続されるホスト側のデータ転送制御装置５１４と、ターゲット側のデータ転送制御装置５２０、５３０にインターフェースバスを介して接続される１又は複数のデバイス５４０、５５０を含む。なおこれらの一部を省略する構成としてもよい。この構成によればカメラ機能とＬＣＤ（Liquid Crystal Display）の表示機能を有する携帯電話等を実現できる。但し本実施形態の電子機器は携帯電話には限定されず、デジタルカメラ、ＰＤＡ、電子手帳、電子辞書、或いは携帯型情報端末等種々の電子機器に適用できる。
9. Electronic Device FIG. 20 shows a configuration example of the electronic device of this embodiment. This electronic device includes the data
図２０に示すようにベースバンドエンジン５００に設けられたホスト側のデータ転送制御装置５０２と、アプリケーションエンジン５１０（グラフィックエンジン）に設けられたターゲット側のデータ転送制御装置５１２との間で、本実施形態で説明したシリアル転送が行われる。またアプリケーションエンジン５１０に設けられたホスト側のデータ転送制御装置５１４と、カメラインターフェース回路５２２を含むデータ転送制御装置５２０や、ＬＣＤインターフェース回路５３２を含むデータ転送制御装置５３０との間でも、本実施形態で説明したシリアル転送が行われる。
As shown in FIG. 20, this embodiment is implemented between a host-side data transfer control device 502 provided in the
図２０の構成によれば、従来の電子機器に比べて、ＥＭＩノイズを低減できる。またデータ転送制御装置の小規模化、省電力化を実現することで、電子機器の更なる省電力化を図れる。また電子機器が携帯電話である場合には、携帯電話の接続部分（ヒンジ部分）に通る信号線をシリアル信号線にすることが可能になり、実装の容易化を図れる。 According to the configuration of FIG. 20, EMI noise can be reduced as compared with a conventional electronic device. Further, by realizing a reduction in the size and power consumption of the data transfer control device, it is possible to further reduce the power consumption of the electronic device. In the case where the electronic device is a mobile phone, the signal line passing through the connection portion (hinge portion) of the mobile phone can be a serial signal line, and the mounting can be facilitated.
なお本発明は、上記実施形態で説明したものに限らず、種々の変形実施が可能である。例えば、明細書又は図面中の記載において広義や同義な用語（上位レイヤの処理部、エンコード回路、デコード回路、Ｎビット、Ｍビット、第１の極性、第２の極性、シリアル信号線等）として引用された用語（リンクコントローラ、８Ｂ／１０Ｂエンコード回路、８Ｂ／１０Ｂデコード回路、８ビット、１０ビット、プラスコード、マイナスコード、差動信号線等）は、明細書又は図面中の他の記載においても広義や同義な用語に置き換えることができる。またデータ転送制御装置、トランシーバ、リンクコントローラ等の構成も図１、図６〜図８、図１６で説明した構成に限定されない。また参照電圧発生回路の構成も、図１７で説明した構成に限定されない。また半二重転送手法も本実施形態で説明した手法に限定されない。 The present invention is not limited to that described in the above embodiment, and various modifications can be made. For example, in terms of the description or drawings, as broad or synonymous terms (upper layer processing unit, encoding circuit, decoding circuit, N bit, M bit, first polarity, second polarity, serial signal line, etc.) The quoted terms (link controller, 8B / 10B encoding circuit, 8B / 10B decoding circuit, 8 bit, 10 bit, plus code, minus code, differential signal line, etc.) are used in the description or other description in the drawings. Can also be replaced with broad or synonymous terms. Further, the configuration of the data transfer control device, the transceiver, the link controller, and the like is not limited to the configuration described with reference to FIGS. 1, 6 to 8, and 16. Further, the configuration of the reference voltage generation circuit is not limited to the configuration described in FIG. Further, the half-duplex transfer method is not limited to the method described in the present embodiment.
１０ ホスト側のデータ転送制御装置、 １１、３２、５８ 転送方向切り替え回路、
１２ ＰＬＬ回路、 １４、１８ 分周回路、 １６ ストローブ制御回路、
２０、４０ トランシーバ、 ２２ ＯＵＴ転送用トランスミッタ回路、
２４ クロック転送用トランスミッタ回路、 ２６ ＩＮ転送用レシーバ回路、
２８ ストローブ転送用レシーバ回路、 ３０ ターゲット側のデータ転送制御装置、
３４ 検出回路、 ４２ ＯＵＴ転送用レシーバ回路、
４４ クロック転送用レシーバ回路、 ４６ ＩＮ転送用トランスミッタ回路、
４８ ストローブ転送用トランスミッタ回路、 ５０、７０ トランザクションコントローラ、 ５２、７２ パケット生成＆転送アボート回路、
５４、７４ ８Ｂ／１０Ｂエンコード回路、 ５５、７５ コード生成回路、
５６、７６ パラレル／シリアル変換回路、 ５７、７７ 転送方向切り替え指示回路、
５９、７９ アイドル検出回路、 ６０、８０ シリアル／パラレル変換回路、
６１、８１ プリアンブルエラー検出回路、 ６２、８２ ８Ｂ／１０Ｂデコード回路、
６３、８３ コード検出回路、 ６４、８４ エラー信号生成回路、
６５、６７、８５、８７、２１０、３１０ インターフェース回路、 ６６、８６ 通知信号生成回路、 ６８、８８ パケット解析＆ヘッダ・データ分離回路、
９０ 転送制御状態検出回路、 ９２ 参照電圧発生回路、 ９４ コンパレータ、
９６ マスク回路、 ２００、３００ リンクコントローラ、 ２５０、３５０ 内部レジスタ、ＣＬＫＴＸ、ＨＴＸ、ＩＮＴＸ、ＯＵＴＴＸ、ＳＴＢＴＸ、ＴＴＸ トランスミッタ回路、 ＣＬＫＲＸ、ＨＲＸ、ＩＮＲＸ、ＯＵＴＲＸ、ＳＴＢＲＸ、ＴＲＸ レシーバ回路、ＳＤＩＲ 転送方向切り替え指示信号
10 Host-side data transfer
12 PLL circuit, 14, 18 frequency divider circuit, 16 strobe control circuit,
20, 40 transceiver, 22 OUT transmitter circuit,
24 transmitter circuit for clock transfer, 26 receiver circuit for IN transfer,
28 Strobe transfer receiver circuit, 30 Target side data transfer control device,
34 detection circuit, 42 OUT transfer receiver circuit,
44 receiver circuit for clock transfer, 46 transmitter circuit for IN transfer,
48 strobe transfer transmitter circuit, 50, 70 transaction controller, 52, 72 packet generation & transfer abort circuit,
54, 74 8B / 10B encoding circuit, 55, 75 code generation circuit,
56, 76 Parallel / serial conversion circuit, 57, 77 Transfer direction switching instruction circuit,
59, 79 idle detection circuit, 60, 80 serial / parallel conversion circuit,
61, 81 Preamble error detection circuit, 62, 828 8B / 10B decoding circuit,
63, 83 code detection circuit, 64, 84 error signal generation circuit,
65, 67, 85, 87, 210, 310 interface circuit, 66, 86 notification signal generation circuit, 68, 88 packet analysis & header data separation circuit,
90 transfer control state detection circuit, 92 reference voltage generation circuit, 94 comparator,
96 Mask circuit, 200, 300 Link controller, 250, 350 Internal register, CLKTX, HTX, INTX, OUTTX, STBTX, TTX Transmitter circuit, CLKRX, HRX, INRX, OUTRX, STBRX, TRX receiver circuit, SDIR Transfer direction switching instruction signal
Claims (11)
差動対を構成する第１及び第２の差動信号線を介して前記相手側のデータ転送制御装置に対してデータを送信すると共に、前記第１及び第２の差動信号線を介して前記相手側のデータ転送制御装置からのデータを受信するトランシーバと、
前記相手側のデータ転送制御装置に対してデータが送信される前記トランシーバの転送方向である送信方向と前記相手側のデータ転送制御装置からのデータが受信される前記トランシーバの転送方向である受信方向の切り替えを行う転送方向切り替え回路と、
前記相手側のデータ転送制御装置の転送方向が送信方向であり、且つ自身のデータ転送制御装置の転送方向が送信方向である転送制御状態を検出する検出回路とを含み、
前記トランシーバがトランスミッタを含み、
前記トランスミッタは、
前記第１又は第２の差動信号線の駆動電流を発生させるための電流源と、
前記第１又は第２の差動信号線と前記電流源との間に設けられたトランジスタを含み、
前記検出回路が、
前記電流源と前記トランジスタの接続ノードの電圧に基づいて、前記転送制御状態を検出し、
前記転送方向切り替え回路が、
前記検出回路により前記転送制御状態が検出されたとき、前記トランシーバの転送方向を受信方向に切り替えることを特徴とするデータ転送制御装置。 A data transfer control device for performing data transfer with a data transfer control device on the other side by a half-duplex transfer method,
Data is transmitted to the data transfer control device on the counterpart side via the first and second differential signal lines constituting the differential pair, and via the first and second differential signal lines. A transceiver for receiving data from the counterpart data transfer control device;
A transmission direction, which is a transfer direction of the transceiver, in which data is transmitted to the data transfer control device on the counterpart side, and a reception direction, which is a transfer direction of the transceiver, on which data is received from the data transfer control device on the counterpart side A transfer direction switching circuit for switching between
A detection circuit that detects a transfer control state in which a transfer direction of the data transfer control device on the other side is a transmission direction, and a transfer direction of its own data transfer control device is a transmission direction;
The transceiver includes a transmitter;
The transmitter is
A current source for generating a drive current for the first or second differential signal line;
Including a transistor provided between the first or second differential signal line and the current source;
The detection circuit comprises:
Based on the voltage of the connection node between the current source and the transistor, the transfer control state is detected,
The transfer direction switching circuit,
A data transfer control device, wherein when the transfer control state is detected by the detection circuit, the transfer direction of the transceiver is switched to a reception direction.
前記検出回路が、
転送方向が送信方向であるか又は受信方向であるかを指定する転送方向切り替え指示信号により送信方向が指定されたことを条件に、前記転送制御状態を検出することを特徴とするデータ転送制御装置。 In claim 1 ,
The detection circuit comprises:
A data transfer control device that detects the transfer control state on condition that a transmission direction is designated by a transfer direction switching instruction signal that designates whether the transfer direction is a transmission direction or a reception direction. .
前記検出回路が前記転送制御状態を検出したことを示す検出信号をマスクするためのマスク回路を含み、
前記マスク回路が、
前記転送方向切り替え指示信号により受信方向が指定されたことを条件に、前記検出信号をマスクすることを特徴とするデータ転送制御装置。 In claim 1 or 2 ,
A mask circuit for masking a detection signal indicating that the detection circuit has detected the transfer control state;
The mask circuit is
The data transfer control device, wherein the detection signal is masked on condition that a reception direction is designated by the transfer direction switching instruction signal.
前記転送方向切り替え回路に、転送方向の切り替えを指示する転送方向切り替え指示回路と、
前記トランシーバにより受信された転送方向切り替え要求コードを検出するコード検出回路と、
通知信号を生成して上位レイヤの処理部に出力する通知信号生成回路とを含み、
前記コード検出回路により前記転送方向切り替え要求コードが検出された場合に、前記転送方向切り替え指示回路が、受信方向から送信方向への転送方向の切り替えを、前記転送方向切り替え回路に指示し、前記通知信号生成回路が、前記相手側のデータ転送制御装置から転送方向の切り替え要求が来たことを通知する信号を生成して前記処理部に出力することを特徴とするデータ転送制御装置。 In any one of Claims 1 thru | or 3 ,
A transfer direction switching instruction circuit that instructs the transfer direction switching circuit to switch the transfer direction;
A code detection circuit for detecting a transfer direction switching request code received by the transceiver;
A notification signal generation circuit that generates a notification signal and outputs the notification signal to a processing unit of an upper layer,
When the transfer direction switching request code is detected by the code detection circuit, the transfer direction switching instruction circuit instructs the transfer direction switching circuit to switch the transfer direction from the reception direction to the transmission direction, and the notification A data transfer control device, wherein the signal generation circuit generates a signal notifying that a transfer direction switching request has been received from the data transfer control device on the other side, and outputs the signal to the processing unit.
前記レシーバから受けたシリアルのデータをパラレルのデータに変換するシリアル／パラレル変換回路と、
前記シリアル／パラレル変換回路からパラレルのデータを受け、所定の符号化方式により符号化されたデータと特殊コードの復号化処理を行うデコード回路を含み、
前記コード検出回路が、
前記符号化方式で規定される特殊コードのうち前記転送方向切り替え要求コードに割り当てられた特殊コードを検出することで、前記転送方向切り替え要求コードを検出することを特徴とするデータ転送制御装置。 In claim 4 ,
A serial / parallel conversion circuit for converting serial data received from the receiver into parallel data;
A decoding circuit that receives parallel data from the serial / parallel conversion circuit and performs a decoding process of data encoded by a predetermined encoding method and a special code;
The code detection circuit is
The data transfer control device, wherein the transfer direction switching request code is detected by detecting a special code assigned to the transfer direction switching request code among the special codes defined by the encoding method.
前記コード検出回路による前記転送方向切り替え要求コードの検出時又は検出前において、受信エラーが検出された場合には、前記転送方向切り替え指示回路が、受信方向から送信方向への転送方向の切り替え指示をキャンセルすることを特徴とするデータ転送制御装置。 In claim 4 or 5 ,
When a reception error is detected during or before the detection of the transfer direction switching request code by the code detection circuit, the transfer direction switching instruction circuit issues an instruction to switch the transfer direction from the reception direction to the transmission direction. A data transfer control device for canceling.
前記処理部としてのリンクコントローラを含み、
前記リンクコントローラが、
前記相手側のデータ転送制御装置から受信したパケットにＣＲＣエラーが検出された場合には、前記相手側のデータ転送制御装置に対してＣＲＣエラーを通知するためのパケットを送信し、パケットの送信が完了した後に、送信方向から受信方向に転送方向を戻す転送方向切り替え要求を行うことを特徴とするデータ転送制御装置。 In any one of Claims 4 thru | or 6 .
Including a link controller as the processing unit,
The link controller is
When a CRC error is detected in the packet received from the data transfer control device on the other side, a packet for notifying the CRC error is transmitted to the data transfer control device on the other side. A data transfer control device that performs a transfer direction switching request for returning a transfer direction from a transmission direction to a reception direction after completion.
通信デバイス、プロセッサ、撮像デバイス、及び表示デバイスの少なくとも１つとを含むことを特徴とする電子機器。 A data transfer control device according to any one of claims 1 to 7 ,
An electronic apparatus comprising: at least one of a communication device, a processor, an imaging device, and a display device.
前記第１及び第２のデータ転送制御装置のそれぞれは、
前記第１及び第２の差動信号線を電流駆動してデータを送信するトランスミッタと、
前記第１及び第２の差動信号線に流れる電流を検出してデータを受信するレシーバと、
前記トランスミッタによりデータが送信される転送方向である送信方向と前記レシーバによりデータが受信される転送方向である受信方向の切り替えを行う転送方向切り替え回路とを含み、
前記第２のデータ転送制御装置は、更に、
前記第１のデータ転送制御装置の転送方向が送信方向であり、且つ前記第２のデータ転送制御装置の転送方向が送信方向である転送制御状態を検出する検出回路を含み、
前記前記第２のデータ転送制御装置のトランスミッタ又はレシーバが、
前記第１又は第２の差動信号線の駆動電流を発生させるための電流源と、
前記第１又は第２の差動信号線と前記電流源との間に設けられたトランジスタを含み、
前記検出回路が、
前記電流源と前記トランジスタの接続ノードの電圧に基づいて、前記転送制御状態を検出し、
前記転送方向切り替え回路が、前記検出回路により前記転送制御状態が検出されたとき、前記第２のデータ転送制御装置の転送方向を受信方向に切り替えることを特徴とするデータ転送制御方法。 A half-duplex transfer data transfer control method performed between first and second data transfer control devices connected via first and second differential signal lines constituting a differential pair. ,
Each of the first and second data transfer control devices includes:
A transmitter for transmitting data by current-driving the first and second differential signal lines;
A receiver for receiving data by detecting a current flowing through the first and second differential signal lines;
A transmission direction switching circuit for switching between a transmission direction in which data is transmitted by the transmitter and a reception direction in which data is received by the receiver;
The second data transfer control device further includes:
A detection circuit that detects a transfer control state in which a transfer direction of the first data transfer control device is a transmission direction and a transfer direction of the second data transfer control device is a transmission direction;
A transmitter or receiver of the second data transfer control device;
A current source for generating a drive current for the first or second differential signal line;
Including a transistor provided between the first or second differential signal line and the current source;
The detection circuit comprises:
Based on the voltage of the connection node between the current source and the transistor, the transfer control state is detected,
A data transfer control method, wherein the transfer direction switching circuit switches a transfer direction of the second data transfer control device to a reception direction when the transfer control state is detected by the detection circuit.
前記検出回路が、転送方向が送信方向であるか又は受信方向であるかを指定する転送方向切り替え指示信号により送信方向が指定されたことを条件に前記転送制御状態を検出することで、前記第２のデータ転送制御装置の転送方向を受信方向に切り替えることを特徴とするデータ転送制御方法。 In claim 9 ,
The detection circuit detects the transfer control state on the condition that the transmission direction is specified by a transfer direction switching instruction signal that specifies whether the transfer direction is a transmission direction or a reception direction. 2. A data transfer control method, wherein the transfer direction of the data transfer control device 2 is switched to a reception direction.
前記転送方向切り替え指示信号により前記受信方向が指定されたことを条件に、前記検出回路が前記転送制御状態を検出したことを示す検出信号をマスクすることを特徴とするデータ転送制御方法。 In claim 9 or 10 ,
A data transfer control method comprising: masking a detection signal indicating that the detection circuit has detected the transfer control state on condition that the reception direction is designated by the transfer direction switching instruction signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005177636A JP4857617B2 (en) | 2005-06-17 | 2005-06-17 | Data transfer control device, electronic device, and data transfer control method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005177636A JP4857617B2 (en) | 2005-06-17 | 2005-06-17 | Data transfer control device, electronic device, and data transfer control method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006350783A JP2006350783A (en) | 2006-12-28 |
| JP4857617B2 true JP4857617B2 (en) | 2012-01-18 |
Family
ID=37646540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005177636A Expired - Fee Related JP4857617B2 (en) | 2005-06-17 | 2005-06-17 | Data transfer control device, electronic device, and data transfer control method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4857617B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013135407A (en) * | 2011-12-27 | 2013-07-08 | Toshiba Corp | Communication control device and method, and control program |
| JP6210187B2 (en) * | 2012-10-23 | 2017-10-11 | セイコーエプソン株式会社 | Integrated circuit device, physical quantity measuring device, electronic device, and moving object |
| CN113810153B (en) * | 2020-06-15 | 2022-11-08 | 华为技术有限公司 | Data transmission method and device |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0199154A (en) * | 1987-10-12 | 1989-04-18 | Mitsubishi Electric Corp | Data transmitter |
| JPH05233538A (en) * | 1992-02-20 | 1993-09-10 | Oki Electric Ind Co Ltd | Serial data transfer device |
| JPH0962616A (en) * | 1995-08-23 | 1997-03-07 | Fujitsu Ltd | Semiconductor circuit and its device |
| JPH1139072A (en) * | 1997-07-15 | 1999-02-12 | Canon Inc | Interface circuit and peripheral equipment having the same |
| JPH11194997A (en) * | 1998-01-05 | 1999-07-21 | Matsushita Denso System Kk | Bidirectional serial interface communication equipment |
-
2005
- 2005-06-17 JP JP2005177636A patent/JP4857617B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006350783A (en) | 2006-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7298172B2 (en) | Transmitter circuit, receiver circuit, interface circuit, and electronic instrument | |
| US7984321B2 (en) | Data transfer control device and electronic instrument | |
| JP3809839B2 (en) | Data transfer control device, electronic device, and data transfer control method | |
| US7633965B2 (en) | Data transfer control device and electronic instrument | |
| JP5645272B2 (en) | Driver circuit, receiver circuit, and control method of communication system including them | |
| JP4952990B2 (en) | Method and system for controlling power consumption of a system having a serial interface | |
| US7535257B2 (en) | Receiver circuit, interface circuit, and electronic instrument | |
| JP4857617B2 (en) | Data transfer control device, electronic device, and data transfer control method | |
| JP2007019648A (en) | Data transfer controller and electronic equipment | |
| JP2008005114A (en) | Receiver, and transmission and reception system | |
| JP2006332763A (en) | Transceiver, display driver, and electronic apparatus | |
| JP2006311223A (en) | Transceiver, display driver, and electronic apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080515 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080515 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110309 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110315 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110428 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111004 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111017 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141111 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |