JP4746852B2 - 伝送ケーブルの製造方法 - Google Patents

伝送ケーブルの製造方法 Download PDF

Info

Publication number
JP4746852B2
JP4746852B2 JP2004194981A JP2004194981A JP4746852B2 JP 4746852 B2 JP4746852 B2 JP 4746852B2 JP 2004194981 A JP2004194981 A JP 2004194981A JP 2004194981 A JP2004194981 A JP 2004194981A JP 4746852 B2 JP4746852 B2 JP 4746852B2
Authority
JP
Japan
Prior art keywords
copper foil
transmission cable
bump
etching
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004194981A
Other languages
English (en)
Other versions
JP2006019108A (ja
Inventor
和好 小林
賢一郎 花村
智充 堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dexerials Corp
Original Assignee
Sony Chemical and Information Device Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2004194981A priority Critical patent/JP4746852B2/ja
Application filed by Sony Chemical and Information Device Corp filed Critical Sony Chemical and Information Device Corp
Priority to CN2005800223051A priority patent/CN1981349B/zh
Priority to EP05709233A priority patent/EP1775737A4/en
Priority to KR1020067027783A priority patent/KR20070036086A/ko
Priority to PCT/JP2005/000145 priority patent/WO2006003732A1/ja
Priority to TW094101228A priority patent/TW200601958A/zh
Publication of JP2006019108A publication Critical patent/JP2006019108A/ja
Priority to US11/619,039 priority patent/US7429702B2/en
Priority to US12/111,317 priority patent/US7745731B2/en
Application granted granted Critical
Publication of JP4746852B2 publication Critical patent/JP4746852B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B11/00Communication cables or conductors
    • H01B11/02Cables with twisted pairs or quads
    • H01B11/06Cables with twisted pairs or quads with means for reducing effects of electromagnetic or electrostatic disturbances, e.g. screens
    • H01B11/08Screens specially adapted for reducing cross-talk
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B13/00Apparatus or processes specially adapted for manufacturing conductors or cables
    • H01B13/22Sheathing; Armouring; Screening; Applying other protective layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B7/00Insulated conductors or cables characterised by their form
    • H01B7/17Protection against damage caused by external factors, e.g. sheaths or armouring
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0393Flexible materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07Electric details
    • H05K2201/0707Shielding
    • H05K2201/0715Shielding provided by an outer layer of PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • H05K2201/09236Parallel layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09618Via fence, i.e. one-dimensional array of vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Conductors (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Description

本発明は、バンプにより層間接続を行った新規な伝送ケーブルの製造方法に関する。
各種ネットワーク等においては、伝送ケーブル(ネットワークケーブル)を介してデータ等の転送が行われ、配線の取り回しが容易なフラット型の伝送ケーブルが開発されている。フラット型の伝送ケーブルは、いわゆるフレキシブル配線基板と同様の手法を用いて信号線をパターニング形成してなるものであり、床材の下等、任意の場所に配線した際にほとんど段差が形成されないという利点を有する。
ところで、ブロードバンド時代に伴い、高速、且つ大容量転送が必要になってきており、前記伝送ケーブルにも改善が望まれている。例えば、単に信号線を形成しただけの伝送ケーブルでは、ノイズによる誤動作や信号の相互干渉等が大きな問題となる。
このような状況から、信号線の間にグランド線を配し、この信号線を絶縁層を介して形成されるシールド層に電気的に接続した構造の伝送ケーブルが提案されている(例えば、特許文献1等を参照)。この特許文献1には、シールドパターン及びシールド層間を導電性樹脂ペーストにより形成されて導電性バンプによって電気的に接続したフラット型ケーブルが開示されている。
特開平11−162267号公報
しかしながら、導電性ペーストは電気抵抗が高く、またグランド線を構成する銅箔との接続抵抗も高いという問題がある。これら電気抵抗や接続抵抗が高いと、前記グランド線を十分に機能させることができず、ノイズや信号線間の干渉を十分に排除することができない。これは、前記高速化等において大きな障害となる。
また、前記導電性ペーストを用いて導電性バンプを形成し、これを絶縁体層を圧入、通過させるという工法を採用した場合、製造コストの増加を招くという問題もある。例えば、特許文献1に記載される技術では、導電性バンプは、ステンレス板の所定の位置に、筐体内に収容した導電性組成物(ペースト)を加圧して、マスクの孔から押し出す構成のスタンプ方式等で形成している。この場合、スタンプ装置等、専用の装置が必要であり、さらには、同一位置に印刷、乾燥処理を繰り返し行い、さらには加熱硬化処理も施す必要がある等、工程も煩雑である。
本発明は、このような従来の実情に鑑みて提案されたものである。すなわち、本発明は、グランド線とシールド層間の電気抵抗、接続抵抗の増加を抑えることが可能で、ノイズや信号線間の干渉を十分に排除することができ、高速転送、大容量転送が可能な信頼性の高い伝送ケーブルの製造方法を提供することを目的とする。また、本発明は、通常の配線基板のプロセスを流用して簡単に信頼性の高い接続用のバンプを形成することができ、製造プロセスの簡略化及び製造コストの低減を図ることが可能な伝送ケーブルの製造方法を提供することを目的とする。
また、本発明の伝送ケーブルの製造方法は、銅箔上にエッチングバリア層及びバンプ形成用銅箔を積層したクラッド材の前記バンプ形成用銅箔をエッチングして金属バンプを形成する工程と、前記金属バンプの先端面が配線形成用銅箔と接するように絶縁層を介してクラッド材上に配線形成用銅箔を重ね合わせる工程と、前記重ね合わせた配線形成用銅箔上に所定のパターンを有するレジスト層を形成する工程と、前記レジスト層をマスクとして前記配線形成用銅箔をエッチングし、信号線及びグランド線をパターニング形成する工程とを有することを特徴とする。
本発明の伝送ケーブルにおいて、グランド線とシールド層を層間接続する金属バンプは、銅箔等をエッチングすることにより形成される金属バンプである。したがって、それ自体金属で形成されるので、電気抵抗が低い。また、この金属バンプとグランド線、あるいは金属バンプとシールド層は、金属同士の接触になる。したがって、これらの接続抵抗も低い値に抑えられる。
このように、本発明の伝送ケーブルでは、層間接続するバンプ自体の電気抵抗や、グランド線やシールド層とバンプ間の接続抵抗が低く抑えられるので、グランド線がシールドとして有効に機能し、信号線間の干渉やノイズの侵入が確実に排除される。
一方、その製造方法を考えたときに、前記金属バンプは銅箔等のエッチングにより形成される。エッチングは、配線のパターニング等において汎用の技術であり、これを流用することで金属バンプは容易に形成される。また、エッチング装置も配線基板の製造に用いられるものをそのまま流用して用いればよく、例えばスタンプ装置等、バンプ形成用の特別な装置も不要である。
本発明によれば、グランド線とシールド層間の電気抵抗、接続抵抗の増加を抑えることが可能で、ノイズや信号線間の干渉を十分に排除することができる。したがって、高速転送、大容量転送が可能な信頼性の高い伝送ケーブルの製造方法を提供することが可能である。

また、本発明の製造方法によれば、通常の配線基板のプロセスを流用して簡単に信頼性の高い接続用のバンプを形成することができる。したがって、高速転送、大容量転送が可能な伝送ケーブルの製造に際して、製造プロセスの簡略化及び製造コストの低減を図ることが可能である。
以下、本発明を適用した伝送ケーブル及びその製造方法について、図面を参照して詳細に説明する。
図1は、本発明を適用した伝送ケーブルの構造を示すものである。この伝送ケーブルでは、基板となる絶縁層1の一方の面、ここでは上面に信号線2が形成されるとともに、グランド線3が形成されている。信号線2は、データの転送等、各種信号の伝送に利用されるものであり、この伝送ケーブルの中心をなすものである。
この信号線2においては、ノイズの侵入による誤動作等が問題になり、また、本例のように複数(2本)の信号線2が形成されている場合、信号線2間の相互干渉が問題になる。そこで、本実施形態の伝送ケーブルでは、これら信号線2の間にグランド線3が設けられ、前記相互干渉を解消するようにしている。
ただし、このグランド線3は、単独で配しても効果は薄く、何らかの手段により接地する必要がある。そこで、本実施形態では、絶縁層1の裏面に銅箔等からなるシールド層4を形成するとともに、絶縁層1を貫通して金属バンプ5を埋め込み、この金属バンプ5を介して前記グランド線3をシールド層4と電気的に接続するようにしている。シールド層4は、絶縁層1の裏面のほぼ全面に形成されており、いずれかの箇所において接地が図られている。したがって、グランド線3を金属バンプ5を介してシールド層4と電気的に接続することで、グランド線3が接地されることになる。
ここで、前記金属バンプ5は、例えば銅箔をエッチングすることにより形成されており、全体が金属材料により構成されていることから、例えば樹脂に導電粒子を分散した導電性ペースト等に比べて電気抵抗が遥かに低い。また、グランド線3と金属バンプ5の接続、及びシールド層4と金属バンプ5の接続は、いずれも金属同士の接触による接続である。したがって、これらの間の接続抵抗も低い。
したがって、図1の構成の伝送ケーブルによれば、グランド線3が信号線2間のシールドとして有効に機能し、信号線2間の相互干渉やノイズの侵入を確実に排除することができ、高速転送、大容量転送に適した高周波伝送ケーブルとすることができる。
次に、図1の伝送ケーブルの製造方法について説明する。図1の伝送ケーブルを製造するには、先ず、図2(a)に示すように、シールド層4に対応する銅箔11上に、エッチングバリア層12と、金属バンプ5形成のためのバンプ用銅箔13を積層したクラッド材を準備する。ここで、エッチングバリア層12は、例えばNi等、Niを含有する材料からなり、バンプ形成用銅箔13に対してエッチング選択性を有し、バンプ形成用銅箔13のエッチングの際にエッチングストッパとなる。
そして、前記バンプ形成用銅箔13をエッチングして金属バンプ15を形成する。このバンプ形成用銅箔13のエッチングは、酸性エッチング液によるエッチングと、アルカリ性エッチング液によるエッチングとを組み合わせて行うことが好ましい。すなわち、図2(b)に示すように、バンプ形成用銅箔13上にマスクとなるレジスト膜14を形成した後、酸性エッチング液(例えば塩化第二銅)をスプレーする。これによりバンプ形成用銅箔13がエッチングされるが、この酸性エッチング液によるエッチング深さは、バンプ形成用銅箔13の厚さよりも浅くし、エッチングバリア層12が露出しない範囲で行う。
次いで、水洗い(リンス)の後、アルカリエッチング液(例えば水酸化アンモニウム)によりバンプ形成用銅箔13の残部をエッチングする。アルカリエッチング液は、エッチングバリア層12を構成するNiをほとんど侵すことがなく、したがって、エッチングバリア層12は、このアルカリエッチング液によるエッチングのストッパとして機能する。なお、このときアルカリエッチング液のpHは、8.0以下とすることが好ましい。アルカリエッチング液を前記pHとすることにより、エッチングバリア層12を侵すことなく、バンプ形成用銅箔13を比較的速くエッチングすることができる。以上により、図2(c)に示すように、金属バンプ15が形成される。
金属バンプ15の形成の後、図2(d)に示すように、金属バンプ15上に残存するレジスト膜14を除去し、図2(e)に示すように、金属バンプ15間を絶縁層16で埋め、さらに図2(f)に示すように、金属バンプ15の先端面に接するように配線形成用銅箔17を重ね合わせる。
絶縁層16は、例えば熱可塑性樹脂等を充填することにより形成することができ、金属バンプ15と配線形成用銅箔17の接触を確実なものとするために、金属バンプ15の高さから若干後退する程度に形成することが好ましい。
また、前記配線形成用銅箔17を重ね合わせて一体化するが、このとき例えばステンレス板の間に挟みこみ、プレス機により所定の圧力を加えて加圧することで、互いに圧着するようにする。これにより、金属バンプ15の先端面が若干潰れる形になり、配線形成用銅箔17と確実に接触し、導通が図られる。なお、金属バンプ15と配線形成用銅箔17間の電気的な導通を図る目的で、前記金属バンプ15と配線形成用導箔17の間に異方導電性接着剤フィルム等を介在させてもよい。
続いて、前記配線形成用銅箔17をエッチングして、配線パターン、具体的には信号線とグランド線を形成する。
配線パターンを形成するには、先ず、図2(g)に示すように、信号線やグランド線のパターンに応じてレジスト層18を形成する。このレジスト層18は、通常のフォトリソ技術により形成することができ、例えば全面にレジスト材料を形成した後、露光、現像を行って所定のパターンのレジスト層18を残存させる。
そして、このレジスト層18をエッチングマスクとしてエッチングを行い、図2(h)に示すように、信号線19及びグランド線20をパターニングする。ここでのエッチングプロセスは、通常の配線基板の製造プロセスにおける配線パターン形成のためのエッチングプロセスと同様である。最後に、図2(i)に示すように、信号線19及びグランド線20上に残存するレジスト層18を除去し、図1に示す伝送ケーブルを完成する。
前述の製造方法では、金属バンプ15は、バンプ形成用銅箔13のエッチングにより形成される。エッチングは、配線のパターニング等において汎用の技術であり、例えば既存のエッチング槽等の製造装置、さらにはフォトリソ技術等を流用するにより、特殊な装置、技術を用いることなく金属バンプ15を容易に形成することができる。また、金属バンプ15はクラッド材として銅箔11上に積層されているので、シールド層となる銅箔11との電気的接続が良好であるばかりか、配線形成用銅箔17に対して圧着されているので、グランド線20に対しても良好な接続状態が付与される。
以上、本発明を適用した伝送ケーブル及びその製造方法の実施形態について説明したが、本発明がこれに限定されるものではなく、種々の変更が可能である。
例えば、図3に示すように、シールド層を両側に設け、各信号線の周囲を完全にシールドすることも可能である。図3に示す伝送ケーブルの構造を説明すると、信号線2やグランド線3から下の構造は、先の図1に示す例と同様である。すなわち、絶縁層1の上面に信号線2及びグランド線3が形成されるとともに、絶縁層1の裏面(下面)にシールド層4が設けられ、このシールド層4とグランド線3が金属バンプ5によって電気的に接続されている。
図3に示す例では、これと同じ構造が、信号線2及びグランド線3の上にも形成されている。すなわち、前記信号線2及びグランド線3を覆って第2の絶縁層6が形成され、その上に第2のシールド層7が形成されている。第2のシールド層7とグランド線3とは、先の金属バンプ5と同様の金属バンプ8によって電気的に接続されている。
図3に示す伝送ケーブルを作製するには、先の図2に示すプロセスに加えて、金属バンプを形成したクラッド材を信号線2やグランド線3が形成された面に重ね合わせる工程を追加すればよい。図2(e)に示すような絶縁層を形成したクラッド材を、金属バンプ15が下になるように上下反転して配置し、その先端をグランド線3に突きあわせて圧着する。これにより信号線2及びグランド線3が上限のシールド層4,7で挟み込まれ、さらに各シールド層4,7とグランド層3とが金属バンプ5,8により接続された構造の伝送ケーブルが形成される。この伝送ケーブルは、3層構造を有し、信号線2の周囲が完全にシールドされた完全シールド型構造であるので、超高周波伝送ケーブルが構築される。なお、同様の手法により、さらに多層化することも可能であり、これにより超高速大容量伝送が可能な伝送ケーブルを実現することができる。
本発明を適用した伝送ケーブルの一例を示す要部概略断面図である。 本発明を適用した伝送ケーブルの製造プロセスを示す要部概略断面図であり、(a)はクラッド材を示す図、(b)はレジスト膜形成工程を示す図、(c)は金属バンプ形成工程を示す図、(d)はレジスト膜除去工程を示す図、(e)は絶縁層形成工程を示す図、(f)は配線形成用銅箔圧着工程を示す図、(g)は配線パターン形成用レジスト形成工程を示す図、(h)は配線パターンエッチング工程を示す図、(i)はレジスト層除去工程を示す図である。 完全シールド型の伝送ケーブルの一例を示す要部概略断面図である。
符号の説明
1,6 絶縁層、2 信号線、3 グランド線、4,7 シールド層、5,8 金属バンプ、11 銅箔、12 エッチングバリア層、13 バンプ形成用銅箔、14 レジスト膜、15 金属バンプ、16 絶縁層、17 配線形成用銅箔、18 レジスト層、19 信号線、20 グランド線

Claims (3)

  1. 銅箔上にエッチングバリア層及びバンプ形成用銅箔を積層したクラッド材の前記バンプ形成用銅箔をエッチングして金属バンプを形成する工程と、
    前記金属バンプの先端面が配線形成用銅箔と接するように絶縁層を介してクラッド材上に配線形成用銅箔を重ね合わせる工程と、
    前記重ね合わせた配線形成用銅箔上に所定のパターンを有するレジスト層を形成する工程と、
    前記レジスト層をマスクとして前記配線形成用銅箔をエッチングし、信号線及びグランド線をパターニング形成する工程と、
    を有することを特徴とする伝送ケーブルの製造方法。
  2. さらに、前記グランド線上に金属バンプの先端面が接するようにクラッド材を絶縁層を介して重ね合わせる工程を有することを特徴とする請求項1記載の伝送ケーブルの製造方法。
  3. 前記エッチングバリア層は、Niを含有する層であることを特徴とする請求項1又は2記載の伝送ケーブルの製造方法。
JP2004194981A 2004-06-30 2004-06-30 伝送ケーブルの製造方法 Expired - Fee Related JP4746852B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2004194981A JP4746852B2 (ja) 2004-06-30 2004-06-30 伝送ケーブルの製造方法
EP05709233A EP1775737A4 (en) 2004-06-30 2005-01-07 TRANSFER CABLE AND PROCESS FOR ITS MANUFACTURE
KR1020067027783A KR20070036086A (ko) 2004-06-30 2005-01-07 전송 케이블 및 그 제조 방법
PCT/JP2005/000145 WO2006003732A1 (ja) 2004-06-30 2005-01-07 伝送ケーブル及びその製造方法
CN2005800223051A CN1981349B (zh) 2004-06-30 2005-01-07 传输电缆的制造方法
TW094101228A TW200601958A (en) 2004-06-30 2005-01-14 Cable and manufacturing method thereof
US11/619,039 US7429702B2 (en) 2004-06-30 2007-01-02 Transmission cable and method for manufacturing the same
US12/111,317 US7745731B2 (en) 2004-06-30 2008-04-29 Transmission cable

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004194981A JP4746852B2 (ja) 2004-06-30 2004-06-30 伝送ケーブルの製造方法

Publications (2)

Publication Number Publication Date
JP2006019108A JP2006019108A (ja) 2006-01-19
JP4746852B2 true JP4746852B2 (ja) 2011-08-10

Family

ID=35782547

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004194981A Expired - Fee Related JP4746852B2 (ja) 2004-06-30 2004-06-30 伝送ケーブルの製造方法

Country Status (7)

Country Link
US (2) US7429702B2 (ja)
EP (1) EP1775737A4 (ja)
JP (1) JP4746852B2 (ja)
KR (1) KR20070036086A (ja)
CN (1) CN1981349B (ja)
TW (1) TW200601958A (ja)
WO (1) WO2006003732A1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110036615A1 (en) * 2004-12-01 2011-02-17 Molex Incorporated Flexible flat circuitry
JP2007193999A (ja) * 2006-01-17 2007-08-02 Sony Chemical & Information Device Corp 伝送ケーブル
JP2011018873A (ja) * 2009-05-22 2011-01-27 Sony Ericsson Mobilecommunications Japan Inc 電磁シールド方法および電磁シールド用フィルム
EP2339894A1 (de) * 2009-12-22 2011-06-29 Saint-Gobain Glass France Scheibe mit elektrischem Anschlusselement
TWM395240U (en) * 2010-05-28 2010-12-21 Tennrich Internat Crop Flexible flat cable
JP5610953B2 (ja) * 2010-09-24 2014-10-22 キヤノン株式会社 プリント配線板及びプリント回路板
CN102098868A (zh) * 2010-12-24 2011-06-15 鸿富锦精密工业(深圳)有限公司 电路板
US10485095B2 (en) 2011-03-10 2019-11-19 Mediatek, Inc. Printed circuit board design for high speed application
US9949360B2 (en) 2011-03-10 2018-04-17 Mediatek Inc. Printed circuit board design for high speed application
CN103974564B (zh) * 2013-01-24 2018-11-06 北大方正集团有限公司 Pcb同轴电缆的制作方法及pcb同轴电缆
CN104103392A (zh) * 2013-04-10 2014-10-15 珠海扬智电子科技有限公司 排阻器
ES2538426A1 (es) * 2013-11-29 2015-06-19 Texas Controls Sl Sistema de comprobación para uniones atornilladas en el sector eólico
US9992859B2 (en) 2015-09-25 2018-06-05 Intel Corporation Low loss and low cross talk transmission lines using shaped vias
TWI576019B (zh) * 2015-11-27 2017-03-21 中原大學 印刷電路板
KR102552614B1 (ko) * 2016-02-26 2023-07-06 주식회사 기가레인 연성회로기판
EP3626034A4 (en) * 2017-05-16 2021-03-03 Rigetti & Co., Inc. CONNECTION OF ELECTRICAL CIRCUITS IN A QUANTUM COMPUTING SYSTEM
TWM555550U (zh) * 2017-09-29 2018-02-11 Bellwether Electronic Corp 長直高頻傳輸電纜
KR102039225B1 (ko) 2017-11-16 2019-10-31 서울과학기술대학교 산학협력단 노트북 컴퓨터 냉각 받침대
KR102147336B1 (ko) * 2018-01-23 2020-08-24 동우 화인켐 주식회사 필름 안테나-회로 연결 구조체 및 이를 포함하는 디스플레이 장치
CN110859022A (zh) * 2018-08-24 2020-03-03 三赢科技(深圳)有限公司 电路板及应用该电路板的电子装置
EP3868184A4 (en) * 2018-10-29 2022-08-10 CelLink Corporation FLEXIBLE HYBRID CONNECTION CIRCUITS
US10779402B1 (en) * 2019-05-03 2020-09-15 Intel Corporation Noise sensitive trace 3D ground-shielding crosstalk mitigation
CN111653384A (zh) * 2020-06-22 2020-09-11 东莞市晟合科技有限公司 一种高速传输ffc
CN114822962A (zh) * 2021-04-21 2022-07-29 凡甲科技股份有限公司 数据传输线缆

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4845311A (en) * 1988-07-21 1989-07-04 Hughes Aircraft Company Flexible coaxial cable apparatus and method
JPH0799397A (ja) * 1993-09-29 1995-04-11 Toshiba Corp プリント板構造
WO1998047331A1 (fr) * 1997-04-16 1998-10-22 Kabushiki Kaisha Toshiba Tableau de connexions, son procede de fabrication et boitier de semi-conducteur
JP3522513B2 (ja) * 1997-11-26 2004-04-26 山一電機株式会社 フラット型ケーブルおよびその製造方法
KR100700235B1 (ko) * 1998-09-10 2007-03-26 지멘스 악티엔게젤샤프트 다극성 플러그-인 커넥터를 가진 인쇄회로기판
JP3760731B2 (ja) * 2000-07-11 2006-03-29 ソニーケミカル株式会社 バンプ付き配線回路基板及びその製造方法
JP3564053B2 (ja) * 2000-10-06 2004-09-08 キヤノン株式会社 フレキシブルケーブル
US6459041B1 (en) * 2000-11-01 2002-10-01 Visteon Global Technologies, Inc. Etched tri-layer metal bonding layer
US6943447B2 (en) * 2002-01-10 2005-09-13 Fujitsu Limited Thin film multi-layer wiring substrate having a coaxial wiring structure in at least one layer

Also Published As

Publication number Publication date
CN1981349A (zh) 2007-06-13
EP1775737A1 (en) 2007-04-18
US20070120231A1 (en) 2007-05-31
KR20070036086A (ko) 2007-04-02
US7429702B2 (en) 2008-09-30
TWI340013B (ja) 2011-04-01
US20080230254A1 (en) 2008-09-25
WO2006003732A1 (ja) 2006-01-12
CN1981349B (zh) 2011-03-16
US7745731B2 (en) 2010-06-29
EP1775737A4 (en) 2008-08-13
JP2006019108A (ja) 2006-01-19
TW200601958A (en) 2006-01-01

Similar Documents

Publication Publication Date Title
JP4746852B2 (ja) 伝送ケーブルの製造方法
JP4322402B2 (ja) プリント配線基板及びその製造方法
KR101017874B1 (ko) 전송 케이블
US8736064B2 (en) Structure and method of making interconnect element having metal traces embedded in surface of dielectric
US7651886B2 (en) Semiconductor device and manufacturing process thereof
CN101154606B (zh) 半导体器件的制造方法
TW200845835A (en) Wiring substrate and method of manufacturing the same
CN107170689A (zh) 芯片封装基板
JP3234757B2 (ja) 多層配線基板及びその製造方法
JP2000151112A (ja) 配線基板及びその製造方法
CN101360398B (zh) 内凹式导电柱的电路板结构及其制作方法
TWI334760B (en) Circuit board and method of fabricating the same
JP2869907B2 (ja) 半導体装置の接続構造
US20070202681A1 (en) Bumping process
JP4476474B2 (ja) 接続材とその製造方法、および接続構造の製造方法
WO2006079097A1 (en) Structure and method of making interconnect element having metal traces embedded in suface of dielectric
CN101593705B (zh) 芯片载板的制造方法
JP4788654B2 (ja) 配線板の製造方法
JP3250390B2 (ja) 多層プリント配線板
JP4476473B2 (ja) 接続材とその製造方法、および接続構造の製造方法
JP2002110854A (ja) 半導体装置およびその製造方法
JP2005223091A (ja) エッチング方法およびそれを用いた回路装置の製造方法
KR101015103B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101078665B1 (ko) 초박형 인쇄회로기판 및 제조방법
KR100990613B1 (ko) 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070320

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100406

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100601

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110510

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110516

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140520

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees