JP4677693B2 - Data processing apparatus and data processing method - Google Patents

Data processing apparatus and data processing method Download PDF

Info

Publication number
JP4677693B2
JP4677693B2 JP2001252618A JP2001252618A JP4677693B2 JP 4677693 B2 JP4677693 B2 JP 4677693B2 JP 2001252618 A JP2001252618 A JP 2001252618A JP 2001252618 A JP2001252618 A JP 2001252618A JP 4677693 B2 JP4677693 B2 JP 4677693B2
Authority
JP
Japan
Prior art keywords
synchronization
signal
data processing
processing
synchronization signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001252618A
Other languages
Japanese (ja)
Other versions
JP2003069537A (en
Inventor
昭男 是澤
孝 加賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001252618A priority Critical patent/JP4677693B2/en
Publication of JP2003069537A publication Critical patent/JP2003069537A/en
Application granted granted Critical
Publication of JP4677693B2 publication Critical patent/JP4677693B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、提供されたデータを処理するデータ処理装置及びそのデータ処理方法に関し、特に、複数のデータ処理系統を有するデータ処理装置及びそのデータ処理方法に関する。
【０００２】
【従来の技術】
デジタル衛星放送では、複数の放送局が１つの送出局を共用することによって、その配信システムが構成されている。
【０００３】
図９は、このようなデジタル衛星放送における番組配信システムを例示した概念図である。
図９に例示するように、デジタル衛星放送における番組配信システムは、例えば、番組コンテンツをトランスポートストリーム（ＴＳ：Ｔａｎｓｐｏｒｔ Ｓｔｒｅａｍ）として提供する複数の放送局５０１〜５０４、複数の放送局５０１〜５０４から提供された複数のトランスポートストリームを１つの搬送波に多重合成する送出局５１０、送出局５１０において多重合成された搬送波を放送衛星に送信するアンテナ５２０を有している。なお、ここで、トランスポートストリームとは、例えば、番組コンテンツを構成する画像データ等をＭＰＥＧ（Ｍｏｖｉｎｇ Ｐｉｃｔｕｒｅ Ｅｘｐｅｒｔｓ Ｇｒｏｕｐ）−２等の方式によって圧縮符号化した情報を有するトランスポートパケット（Ｔｒａｎｓｐｏｒｔ Ｐａｃｋｅｔ）の集合を意味する。
【０００４】
また、送出局５１０は、例えば、各放送局５０１〜５０４から提供された各トランスポートストリームの入力を受け付ける複数の入力基板５１１ａ〜５１１ｄ、複数のトランスポートストリームを多重合成するＴＳ合成基板５１２、トランスポートストリームを多重合成した搬送波の伝送符号化処理を行う伝送路符号化装置５１３、及びこの搬送波の変調、送信を行う変調・送信装置５１４を有している。なお、ここで、各入力基板５１１ａ〜５１１ｄは、例えば、各放送局５０１〜５０４から提供されたトランスポートストリームの取り扱いの確実性を確保するため、提供されたトランスポートストリームのデータ処理を行うデータ処理系統を２系統有している。これらのデータ処理系統は、例えば、通常状態において使用される現用データ処理系統と、現用データ処理系統で不具合が発生した際に使用される予備データ処理系統に分けられ、各入力基板５１１ａ〜５１１ｄは、各入力基板５１１ａ〜５１１ｄ内のデータ処理状況に応じ、これらの現用データ処理系統及び予備データ処理系統の自動切り替えを行う。
【０００５】
デジタル衛星放送において番組コンテンツの配信を行う場合、例えば、まず、各放送局５０１〜５０４は、各自が提供する番組コンテンツをトランスポートストリームとして送出局５１０に提供する。送出局５１０に提供された各トランスポートストリームは、例えば、入力基板５１１ａ〜５１１ｄにおいて取得され、この入力基板５１１ａ〜５１１ｄを介し、ＴＳ合成基板５１２に提供される。ＴＳ合成基板５１２は、例えば、各入力基板５１１ａ〜５１１ｄから提供されたトランスポートストリームを、１つの搬送波に多重合成し、その搬送波を伝送路符号化装置５１３に提供する。伝送路符号化装置５１３に提供された搬送波は、例えば、この伝送路符号化装置５１３で伝送路符号化処理が行われ、さらに、変調・送信装置５１４で変調された後、アンテナ５２０を介し、放送衛星に向け出力される。
【０００６】
【発明が解決しようとする課題】
しかし、従来、この現用データ処理系統と予備データ処理系統とを切り替えた場合、現用データ処理系統からの出力信号と、予備データ処理系統からの出力信号との連続性を確保することが困難であったという問題点がある。
【０００７】
例えば、現用データ処理系統や予備データ処理系統から出力される出力信号に、これらの現用データ処理系統や予備データ処理系統内でカウントされたクロックカウンタ数が付加され、この付加されたクロックカウンタ数が、現用データ処理系統や予備データ処理系統以降の後段の処理において利用される場合がある。しかし、このクロックカウンタ数のカウントは、これらの各データ処理系統の電源が立ち上げられてから、各データ処理系統ごとにそれぞれ開始されることが一般的である。そのため、電源の立ち上げ状態によっては、現用データ処理系統におけるクロックカウンタ数と、予備データ処理系統におけるクロックカウンタ数とが一致しない場合も生じ得る。この場合、データ処理系統の切り替え前後で、出力信号のクロックカウンタ数が変化することとなり、結果、このクロックカウンタ数を用いて行われる後段の処理に支障を与えてしまう場合がある。特に、例えば、７ＭＨｚというような高速なクロック周波数でクロックカウンタ数がカウントアップされていく場合、このように相互に独立したデータ処理系統間でクロックカウンタ数を一致させることはきわめて困難である。また、一般に、現用データ処理系統、予備データ処理系統のどちらかの出力信号が後段の処理において利用されている状態であっても、現用データ処理系統及び予備データ処理系統の両データ処理系統には、同一のタイミングで同一のトランスポートストリームが入力されている。しかし、何らかの理由で、現用データ処理系統と予備データ処理系統との間で、入力されたトランスポートストリームの遅延、断絶が生じた場合、両データ処理系統から出力される出力信号のタイミングが相違することとなり、結果、データ処理系統の切り替え前後で出力信号のタイミングが相違し、後段の処理に支障を与えてしまうという問題が生じる。
【０００８】
本発明はこのような点に鑑みてなされたものであり、提供されたデータを処理するデータ処理系統が切り替えられた場合であっても、データ処理系統の切り替え前後における出力信号の連続性を確保することが可能なデータ処理装置を提供することを目的とする。
【０００９】
また、本発明の他の目的は、提供されたデータを処理するデータ処理系統が切り替えられた場合であっても、データ処理系統の切り替え前後における出力信号の連続性を確保することが可能なデータ処理方法を提供することである。
【００１０】
【課題を解決するための手段】
本発明では上記課題を解決するために、複数のデータ処理系統を有するデータ処理装置において、第１の状況下において、提供されたデータの処理を行う第１のデータ処理手段と、第２の状況下において、データ処理系統間における同期をとるために必要な信号である同期信号を出力する同期信号出力手段と、を有する第１のデータ処理系統と、前記同期信号出力手段において出力された前記同期信号を受信する同期信号受信手段と、前記同期信号受信手段において受信された前記同期信号を用い、前記第１のデータ処理系統に対する同期化処理を行う同期化処理手段と、前記第２の状況下において、前記同期化処理手段による前記同期化処理に従い、提供されたデータを処理する第２のデータ処理手段と、を有する第２のデータ処理系統と、を有することを特徴とするデータ処理装置が提供される。
【００１１】
ここで、第１のデータ処理手段は、第１の状況下において、提供されたデータの処理を行い、同期信号出力手段は、第２の状況下において、データ処理系統間における同期をとるために必要な信号である同期信号を出力し、同期信号受信手段は、同期信号出力手段において出力された同期信号を受信し、同期化処理手段は、同期信号受信手段において受信された同期信号を用い、第１のデータ処理系統に対する同期化処理を行い、第２のデータ処理手段は、第２の状況下において、同期化処理手段による同期化処理に従い、提供されたデータを処理する。
【００１２】
また、本発明のデータ処理装置において、好ましくは、第２のデータ処理系統は、第２の状況下においてのみ、同期信号の受信を可能にする同期信号受信許可手段を、さらに有する。
【００１３】
また、本発明のデータ処理装置において、好ましくは、第１のデータ処理系統は、第１のデータ処理系統におけるクロックカウンタ数を示すカウンタ数情報を、第２の状況下において出力するカウンタ数情報出力手段を、さらに有し、第２のデータ処理系統は、カウンタ数情報出力手段において出力されたカウンタ数情報を受信するカウンタ数情報受信手段を、さらに有する。
【００１４】
また、本発明のデータ処理装置において、好ましくは、第１のデータ処理系統は、第１のデータ処理系統に提供されたデータの変化回数を示す情報である変化回数情報を、第２の状況下において出力する変化回数情報出力手段を、さらに有し、第２のデータ処理系統は、変化回数情報出力手段において出力された変化回数情報を受信する変化回数情報受信手段を、さらに有する。
【００１５】
また、本発明のデータ処理装置は、好ましくは、第１のデータ処理系統と第２のデータ処理系統とに対し、同一クロックを提供するクロック提供手段を、さらに有し、同期信号は、第１のデータ処理系統におけるデータ処理のタイミングをはかるための信号である第１の基本同期信号よりも、クロック提供手段によって提供されるクロックにおいて１クロック進んだタイミングで出力される信号であり、同期化処理手段は、同期信号受信手段において受信された同期信号を、クロック提供手段によって提供されたクロックによってラッチした第１の同期処理信号を生成する第１の同期処理信号生成手段と、第１の同期処理信号生成手段において生成された第１の同期処理信号を、クロック提供手段によって提供されたクロックによってラッチした第２の同期処理信号を生成する第２の同期処理信号生成手段と、第１の同期処理信号生成手段において生成された第１の同期処理信号と、第２の同期処理信号生成手段において生成された第２の同期処理信号の反転信号と、の論理和をとった第３の同期処理信号を生成する第３の同期処理信号生成手段と、第３の同期処理信号生成手段において生成された第３の同期処理信号を、クロック提供手段によって提供されたクロックによってラッチした第２の基本同期信号を生成する第２の基本同期信号生成手段とを有する。
【００１６】
また、本発明のデータ処理装置において、好ましくは、同期信号は、クロック提供手段によって提供されたクロックにおける２クロック分以上のパルス幅を有する信号である。
【００１７】
また、本発明のデータ処理装置において、好ましくは、第１の状況は、第１のデータ処理系統におけるデータが正常である状況であり、第２の状況は、第１のデータ処理系統におけるデータに不具合が生じた状況である。
【００１８】
また、複数のデータ処理系統を有するデータ処理装置において、第１の状況下において、提供されたデータの処理を行う第１のデータ処理手段と、第２の状況下において、データ処理系統間における同期をとるために必要な信号である第１の同期信号を出力する第１の同期信号出力手段と、を有する第１のデータ処理系統と、前記第１の同期信号出力手段において出力された前記第１の同期信号を受信する第１の同期信号受信手段と、前記第１の同期信号受信手段において受信された前記第１の同期信号を用い、前記第１のデータ処理系統に対する同期化処理を行う第２の同期化処理手段と、前記第２の状況下において、前記第２の同期化処理手段による前記同期化処理に従い、提供されたデータを処理する第２のデータ処理手段と、前記第１の状況下において、データ処理系統間における同期をとるために必要な信号である第２の同期信号を出力する第２の同期信号出力手段と、を有する第２のデータ処理系統と、を有し、前記第１のデータ処理系統は、前記第２の同期信号出力手段において出力された前記第２の同期信号を受信する第２の同期信号受信手段と、前記第２の同期信号受信手段において受信された前記第２の同期信号を用い、前記第２のデータ処理系統に対する同期化処理を行う第１の同期化処理手段と、前記第１の状況下において、前記第１の同期化処理手段による前記同期化処理に従い、提供されたデータを処理する前記第１のデータ処理手段と、をさらに有する、ことを特徴とするデータ処理装置が提供される。
【００１９】
ここで、第１のデータ処理手段は、第１の状況下において、提供されたデータの処理を行い、第１の同期信号出力手段は、第２の状況下において、データ処理系統間における同期をとるために必要な信号である第１の同期信号を出力し、第１の同期信号受信手段は、第１の同期信号出力手段において出力された第１の同期信号を受信し、第２の同期化処理手段は、第１の同期信号受信手段において受信された第１の同期信号を用い、第１のデータ処理系統に対する同期化処理を行い、第２のデータ処理手段は、第２の状況下において、第２の同期化処理手段による同期化処理に従い、提供されたデータを処理し、第２の同期信号出力手段は、第１の状況下において、データ処理系統間における同期をとるために必要な信号である第２の同期信号を出力し、第２の同期信号受信手段は、第２の同期信号出力手段において出力された第２の同期信号を受信し、第１の同期化処理手段は、第２の同期信号受信手段において受信された第２の同期信号を用い、第２のデータ処理系統に対する同期化処理を行い、第１のデータ処理手段は、第１の状況下において、第１の同期化処理手段による同期化処理に従い、提供されたデータを処理する。
【００２０】
また、提供されたデータを処理するデータ処理方法において、第１のデータ処理系統において行われる、第１の状況下において、提供されたデータの処理を行う第１のデータ処理ステップと、第２の状況下において、データ処理系統間における同期をとるために必要な信号である同期信号を出力する同期信号出力ステップと、第２のデータ処理系統において行われる、前記同期信号出力ステップにおいて出力された前記同期信号を受信する同期信号受信ステップと、前記同期信号受信ステップにおいて受信された前記同期信号を用い、前記第１のデータ処理系統に対する同期化処理を行う同期化処理ステップと、前記第２の状況下において、前記同期化処理ステップによる前記同期化処理に従い、提供されたデータを処理する第２のデータ処理ステップと、を有することを特徴とするデータ処理方法が提供される。
【００２１】
ここで、第１のデータ処理ステップは、第１の状況下において、提供されたデータの処理を行い、同期信号出力ステップは、第２の状況下において、データ処理系統間における同期をとるために必要な信号である同期信号を出力し、同期信号受信ステップは、同期信号出力ステップにおいて出力された同期信号を受信し、同期化処理ステップは、同期信号受信ステップにおいて受信された同期信号を用い、第１のデータ処理系統に対する同期化処理を行い、第２のデータ処理ステップは、第２の状況下において、同期化処理ステップによる同期化処理に従い、提供されたデータを処理する。
【００２２】
また、本発明のデータ処理方法において、好ましくは、第２のデータ処理系統において行われる、第２の状況下においてのみ、同期信号受信ステップによる同期信号の受信を可能にする同期信号受信許可ステップを、さらに有する。
【００２３】
また、本発明のデータ処理方法において、好ましくは、第１のデータ処理系統において行われる、第１のデータ処理系統におけるクロックカウンタ数を示すカウンタ数情報を、第２の状況下において出力するカウンタ数情報出力ステップを、さらに有し、第２のデータ処理系統において行われる、カウンタ数情報出力ステップにおいて出力されたカウンタ数情報を受信するカウンタ数情報受信ステップを、さらに有する。
【００２４】
また、本発明のデータ処理方法において、好ましくは、第１のデータ処理系統において行われる、第１のデータ処理系統に提供されたデータの変化回数を示す情報である変化回数情報を、第２の状況下において出力する変化回数情報出力ステップを、さらに有し、第２のデータ処理系統において行われる、変化回数情報出力ステップにおいて出力された変化回数情報を受信する変化回数情報受信ステップを、さらに有する。
【００２５】
また、本発明のデータ処理方法において、好ましくは、第１のデータ処理系統と第２のデータ処理系統とに対し、同一クロックを提供するクロック提供ステップを、さらに有し、同期信号は、第１のデータ処理系統におけるデータ処理のタイミングをはかるための信号である第１の基本同期信号よりも、クロック提供ステップによって提供されるクロックにおいて１クロック進んだタイミングで出力される信号であり、同期化処理ステップは、同期信号受信ステップにおいて受信された同期信号を、クロック提供ステップによって提供されたクロックによってラッチした第１の同期処理信号を生成する第１の同期処理信号生成ステップと、同期処理信号生成ステップにおいて生成された第１の同期処理信号を、クロック提供ステップによって提供されたクロックによってラッチした第２の同期処理信号を生成する第２の同期処理信号生成ステップと、同期処理信号生成ステップにおいて生成された第１の同期処理信号と、第２の同期処理信号生成ステップにおいて生成された第２の同期処理信号の反転信号と、の論理和をとった第３の同期処理信号を生成する第３の同期処理信号生成ステップと、第３の同期処理信号生成ステップにおいて生成された第３の同期処理信号を、クロック提供ステップによって提供されたクロックによってラッチした第２の基本同期信号を生成する第２の基本同期信号生成ステップと、を有する。
【００２６】
また、本発明のデータ処理方法において、好ましくは、同期信号は、クロック提供ステップによって提供されたクロックにおける２クロック分以上のパルス幅を有する信号である。
【００２７】
また、本発明のデータ処理方法において、好ましくは、第１の状況は、第１のデータ処理系統におけるデータが正常である状況であり、第２の状況は、第１のデータ処理系統におけるデータに不具合が生じた状況である。
【００２８】
また、複数のデータ処理系統を有するデータ処理方法において、第１のデータ処理系統において行われる、第１の状況下において、提供されたデータの処理を行う第１のデータ処理ステップと、第２の状況下において、データ処理系統間における同期をとるために必要な信号である第１の同期信号を出力する第１の同期信号出力ステップと、第２のデータ処理系統において行われる、前記第１の同期信号出力ステップにおいて出力された前記第１の同期信号を受信する第１の同期信号受信ステップと、前記第１の同期信号受信ステップにおいて受信された前記第１の同期信号を用い、前記第１のデータ処理系統に対する同期化処理を行う第２の同期化処理ステップと、前記第２の状況下において、前記第２の同期化処理ステップによる前記同期化処理に従い、提供されたデータを処理する第２のデータ処理ステップと、前記第１の状況下において、データ処理系統間における同期をとるために必要な信号である第２の同期信号を出力する第２の同期信号出力ステップと、前記第１のデータ処理系統において行われる、前記第２の同期信号出力ステップにおいて出力された前記第２の同期信号を受信する第２の同期信号受信ステップと、前記第２の同期信号受信ステップにおいて受信された前記第２の同期信号を用い、前記第２のデータ処理系統に対する同期化処理を行う第１の同期化処理ステップと、前記第１の状況下において、前記第１の同期化処理ステップによる前記同期化処理に従い、提供されたデータを処理する前記第１のデータ処理ステップと、を有することを特徴とするデータ処理方法が提供される。
【００２９】
ここで、第１のデータ処理ステップは、第１の状況下において、提供されたデータの処理を行い、第１の同期信号出力ステップは、第２の状況下において、データ処理系統間における同期をとるために必要な信号である第１の同期信号を出力し、第１の同期信号受信ステップは、第１の同期信号出力ステップにおいて出力された第１の同期信号を受信し、第２の同期化処理ステップは、第１の同期信号受信ステップにおいて受信された第１の同期信号を用い、第１のデータ処理系統に対する同期化処理を行い、第２のデータ処理ステップは、第２の状況下において、第２の同期化処理ステップによる同期化処理に従い、提供されたデータを処理し、第２の同期信号出力ステップは、第１の状況下において、データ処理系統間における同期をとるために必要な信号である第２の同期信号を出力し、第２の同期信号受信ステップは、第２の同期信号出力ステップにおいて出力された第２の同期信号を受信し、第１の同期化処理ステップは、第２の同期信号受信ステップにおいて受信された第２の同期信号を用い、第２のデータ処理系統に対する同期化処理を行い、第１のデータ処理ステップは、第１の状況下において、第１の同期化処理ステップによる同期化処理に従い、提供されたデータを処理する。
【００３０】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
図１は、本形態におけるデータ処理装置が用いられるデジタル衛星放送の番組配信システムを例示した概念図である。
【００３１】
図１に例示するように、デジタル衛星放送の番組配信システムは、例えば、番組コンテンツをトランスポートストリーム（ＴＳ：Ｔａｎｓｐｏｒｔ Ｓｔｒｅａｍ）として提供する複数の放送局１ａ〜１ｄ、複数の放送局１ａ〜１ｄから提供された複数のトランスポートストリームを１つの搬送波に多重合成する送出局２、送出局２において多重合成された搬送波を放送衛星に送信するアンテナ３を有している。なお、ここで、トランスポートストリームとは、例えば、番組コンテンツを構成する画像データ等をＭＰＥＧ（Ｍｏｖｉｎｇ Ｐｉｃｔｕｒｅ Ｅｘｐｅｒｔｓ Ｇｒｏｕｐ）−２等の方式によって圧縮符号化した情報を有するトランスポートパケット（Ｔｒａｎｓｐｏｒｔ Ｐａｃｋｅｔ）の集合を意味する。
【００３２】
また、送出局２は、例えば、各放送局１ａ〜１ｄから提供された各トランスポートストリームの入力を受け付ける複数の入力基板２ａａ〜２ａｄ、複数のトランスポートストリームを多重合成するＴＳ合成基板２ｂ、トランスポートストリームを多重合成した搬送波の伝送符号化処理を行う伝送路符号化装置２ｃ、及びこの搬送波の変調、送信を行う変調・送信装置２ｄを有している。後述のように、各入力基板２ａａ〜２ａｄは、例えば、各放送局１ａ〜１ｄから提供されたトランスポートストリームの取り扱いの確実性を確保するため、提供されたトランスポートストリームのデータ処理を行うデータ処理系統を２系統有している。これらのデータ処理系統は、例えば、通常状態において使用される現用データ処理系統と、現用データ処理系統で不具合が発生した際に使用される予備データ処理系統に分けられ、各入力基板２ａａ〜２ａｄは、各入力基板２ａａ〜２ａｄ内のデータ処理状況に応じ、これらの現用データ処理系統及び予備データ処理系統の自動切り替えを行う。
【００３３】
デジタル衛星放送において番組コンテンツの配信を行う場合、例えば、まず、各放送局１ａ〜１ｄは、各自が提供する番組コンテンツをトランスポートストリームとして送出局２に提供する。送出局２に提供された各トランスポートストリームは、例えば、入力基板２ａａ〜２ａｄにおいて取得され、この入力基板２ａａ〜２ａｄを介し、ＴＳ合成基板２ｂに提供される。ＴＳ合成基板２ｂは、例えば、各入力基板２ａａ〜２ａｄから提供されたトランスポートストリームを、１つの搬送波に多重合成し、その搬送波を伝送路符号化装置２ｃに提供する。伝送路符号化装置２ｃに提供された搬送波は、例えば、この伝送路符号化装置２ｃにおいて、電力拡散、畳み込み符号化、パンクチュアド化等の伝送路符号化処理が行われ、さらに、変調・送信装置２ｄで変調された後、アンテナ３を介し、放送衛星に向け出力される。
【００３４】
図２は、図１に例示した入力基板２ａａの構成を例示したブロック図である。
入力基板２ａａは、例えば、本発明におけるデータ処理装置に相当するものであり、通常状態においてデータ処理を行う第１のデータ処理系統である現用機１０、現用機１０におけるデータ処理に不具合が生じた場合にデータ処理を行う第２のデータ処理系統である予備機２０、基準クロック信号を発生させるクロック提供手段である基準クロック発生器３０、ＴＳ信号が入力される入力端子４０、現用機１０内で処理された信号が出力される出力端子５１、及び予備機２０内で処理された信号が出力される出力端子５２を有している。
【００３５】
ここで、図２に例示するように、現用機１０は、例えば、第２の状況下において、データ処理系統間における同期をとるために必要な信号である同期信号を出力する同期信号出力手段であるドライバ１１、現用機１０を制御するＣＰＵ１２、同期信号の出力指示を与えるスイッチ１３、現用機１０と予備機２０との間の同期化処理を行う同期化回路１４、及び第１の状況下において、提供されたデータの処理を行う第１のデータ処理手段である信号処理回路１５を有している。また、予備機２０は、例えば、同期信号出力手段において出力された同期信号を受信する同期信号受信手段であるレシーバ２１、予備機２０を制御するＣＰＵ２２、同期信号の受信を可能にする指示を与える同期信号受信許可手段であるスイッチ２３、同期信号受信手段において受信された同期信号を用い、第１のデータ処理系統に対する同期化処理を行う同期化処理手段である同期化回路２４、及び第２の状況下において、同期化処理手段による同期化処理に従い、提供されたデータを処理する第２のデータ処理手段である信号処理回路２５を有している。なお、ここで、第１の状況とは、例えば第１のデータ処理系統である現用機１０におけるデータが正常である状況を意味し、前記第２の状況とは、第１のデータ処理系統である現用機１０におけるデータに不具合が生じた状況を意味するものとする。
【００３６】
図２に例示するように、例えば、基準クロック発生器３０は、同期化回路１４、２４にクロック信号の提供が可能なように構成され、ＣＰＵ１２は、同期化回路１４と、ＣＰＵ２２は、同期化回路２４と、それぞれ情報のやりとりが可能なように構成される。また、スイッチ１３は、同期化回路１４に、同期化回路１４は、ドライバ１１及び信号処理回路１５に、ドライバ１１は、レシーバ２１に、スイッチ２３は、同期化回路２４に、同期化回路２４は、信号処理回路２５に、レシーバ２１は、同期化回路２４に、それぞれ情報の提供が可能なように構成される。さらに、例えば、入力端子４０は、信号処理回路１５、２５にＴＳ信号の提供が可能なように、信号処理回路１５、２５は、出力端子５１、５２に処理信号の提供が可能なように、それぞれ構成される。
【００３７】
なお、図２では、入力基板２ａａの構成のみを例示したが、その他の入力基板２ａｂ〜２ａｄについても、例えば、図２に例示した入力基板２ａａと同様な構成をとるものとする。
【００３８】
図３は、放送局１ａ〜１ｄから提供され、各入力基板２ａａ〜２ａｄに入力されるＴＳ信号１００のデータ構成を例示した概念図である。
図３に例示するように、ＴＳ信号１００は、例えば、それぞれ２０４ｂｙｔｅの情報量を有する複数のトランスポートパケット１０１〜１０４によって構成される。なお、この各トランスポートパケット１０１〜１０４の数は、例えば、各放送局１ａ〜１ｄから提供される番組コンテンツの内容等によって定められる。
【００３９】
図４は、図３に例示したトランスポートパケット１０１のデータ構成を例示した概念図である。
図４に例示するように、トランスポートパケット１０１は、例えば、１ｂｙｔｅのシンクワード１０１ａ、１８７ｂｙｔｅのメイン情報１０１ｂ、８ｂｙｔｅのＴＭＣＣ（Ｔｒａｎｓｍｉｓｓｉｏｎ ａｄｄ Ｍｕｌｔｉｐｌｅｘｉｎｇ Ｃｏｎｆｕｇｕｒａｔｉｏｎ Ｃｏｎｔｒｏｌ：伝送多重制御）基本情報１０１ｃ、及び８ｂｙｔｅのパリティ（Ｐａｒｉｔｙ）１０１ｄの合計２０４ｂｙｔｅによって構成されている。
【００４０】
シンクワード１０１ａとは、例えば、各トランスポートパケット１０１〜１０４の先頭を識別するための情報であり、ＴＳ信号間の同期処理は、例えば、このシンクワード１０１ａの検出タイミングを基準に行われる。また、メイン情報１０１ｂとは、例えば、番組コンテンツを構成する画像データ等をＭＰＥＧ−２等の方式によって圧縮符号化した情報であり、ＴＭＣＣ基本情報１０１ｃとは、例えば、送出局２において生成される搬送波の変調方式、スロット数、符号化率、伝送速度等を示す情報であるＴＭＣＣ（Ｔｒａｎｓｍｉｓｓｉｏｎ ａｄｄ Ｍｕｌｔｉｐｌｅｘｉｎｇ Ｃｏｎｆｕｇｕｒａｔｉｏｎ Ｃｏｎｔｒｏｌ）情報の生成に用いられる基本情報を意味する。なお、このＴＭＣＣ基本情報１０１ｃは、同一のＴＳ信号１００である限り、原則、共通したデータ内容によって構成されているものとする。
【００４１】
次に、本形態における入力基板２ａａの処理動作について説明する。
前述のように、放送局１ａから送信されたＴＳ信号１００は、例えば、まず、送出局２の入力基板２ａａの入力端子４０に入力される。入力端子４０に入力されたＴＳ信号１００は、例えば、互いに等しい２つのＴＳ信号１００に分離され、このように分離されたＴＳ信号１００の一方は現用機１０の信号処理回路１５に、他方は予備機２０の信号処理回路２５に、それぞれ入力される。
【００４２】
ＴＳ信号１００が入力された信号処理回路１５は、例えば、このＴＳ信号１００に対する各種処理を行い、処理後のＴＳ信号を出力端子５１に出力する。なお、この信号処理回路１５で行う処理としては、例えば、入力監視処理、ＴＭＣＣ検査処理等を例示することができる。ここで、入力監視処理とは、例えば、ＴＳ信号１００を構成するトランスポートパケット１０１〜１０４が適切な周期で信号処理回路１５に入力されているかを判断するための処理を意味し、その具体的判断は、各トランスポートパケット１０１〜１０４のシンクワード１０１ａを手がかりに各トランスポートパケット１０１〜１０４の先頭部分を検出し、その先頭部分が一定周期で検出できるか否かによって行われる。また、ＴＭＣＣ検査処理とは、例えば、各トランスポートパケット１０１〜１０４が有するＴＭＣＣ基本情報１０１ｃの内容が正しいか否かを検査するための処理を意味し、その具体的な検査内容としては、例えば、各トランスポートパケット１０１〜１０４が有する各ＴＭＣＣ基本情報１０１ｃの内容が各トランスポートパケット１０１〜１０４間で一致しているか否かの検査、及びＴＭＣＣ基本情報１０１ｃが有するスロット数等の情報が正しいか否かの検査等が挙げられる。
【００４３】
一方、ＴＳ信号１００が入力された信号処理回路２５も、例えば、入力されたＴＳ信号１００に対し、上述の信号処理回路１５と同様な各種処理を行い、処理後のＴＳ信号を出力端子５２に出力する。
【００４４】
以上のように出力端子５１、５２からそれぞれ出力されたＴＳ信号１００は、例えば、入力基板２ａａが有する図示していない出力信号選択装置に入力され、この出力信号選択装置は、この出力端子５１、５２からそれぞれ入力されたＴＳ信号１００のうち一方のみを選択し、選択したＴＳ信号のみをＴＳ合成基板２ｂに入力させる。通常、この出力信号選択装置は、例えば、出力端子５１から出力されたＴＳ信号１００（現用機１０で処理されたＴＳ信号１００）をＴＳ合成基板２ｂに入力させる信号として選択し、その出力端子５１から出力されたＴＳ信号１００をＴＳ合成基板２ｂへの入力信号として出力する（第１の状況）。しかし、例えば、上述した信号処理回路１５における処理（入力監視処理、ＴＭＣＣ検査処理等）の結果、この現用機１０におけるＴＳ信号１００に不具合が生じていることが検出された場合（第２の状況）、この出力信号選択装置は、ＴＳ合成基板２ｂに供給するＴＳ信号１００の処理系統の切り替えを行い、出力端子５１からではなく、出力端子５２から出力されたＴＳ信号１００（予備機２０で処理されたＴＳ信号１００）をＴＳ合成基板２ｂに入力させる信号として選択する。この選択により、出力信号選択装置は、出力端子５１から出力されたＴＳ信号１００のＴＳ合成基板２ｂへの出力を停止し、代わりに、出力端子５２から出力されたＴＳ信号１００をＴＳ合成基板２ｂに出力する。
【００４５】
この出力信号選択装置によるＴＳ信号１００の処理系統の切り替え（現用機１０から予備機２０への切り替え）に際し、入力基板２ａａは、現用機１０から出力されるＴＳ信号１００と、予備機２０から出力されるＴＳ信号１００との同期化処理を行う。なお、この同期化処理は、ＴＳ信号１００の処理系統の切り替えに伴って生じ得る、現用機１０から出力されたＴＳ信号１００と、予備機２０から出力されたＴＳ信号１００とのタイミングずれを補正し、ＴＳ合成基板２ｂに供給されるＴＳ信号１００の処理系統切り替え前後における連続性を確保することを目的に行われる処理である。以下に、この同期化処理の手順について説明する。
【００４６】
上述した信号処理回路１５における処理の結果、この現用機１０におけるＴＳ信号１００に不具合が生じていることが検出された場合、例えば、入力基板２ａａ全体を制御する図示していないＣＰＵは、図２に例示したスイッチ１３、２３に同期化処理を実施する旨の指示信号を与える。この指示を受けたスイッチ１３は、例えば、同期化回路１４に対して同期信号の出力を指示し、スイッチ２３は、同期化回路２４に対し、送られた同期信号の受信を可能にする指示を与える。これらの指示により、例えば、同期化回路１４は、ＣＰＵ１２の制御の下、同期信号の出力を行い、同期化回路２４は、ＣＰＵ２２の制御の下、信号処理回路２５から出力されるＴＳ信号１００を、現用機１０から出力されるＴＳ信号１００に同期させる。なお、レシーバ２１及び同期化回路２４は、スイッチ２３から送られた同期信号の受信を可能にする指示を受けた場合においてのみ、ドライバ１１から出力された同期信号を受信することが可能となる。このようにすることにより、同期化回路２４が、ノイズ等の誤信号を同期信号として誤認し、誤った同期化処理を実施してしまうことを防止することができる。
【００４７】
図５は、この同期化処理が行われる様子を例示したタイミングチャートである。
図５に例示するように、例えば、図２に例示した基準クロック発生器３０は、現用機１０の同期化回路１４と、予備機２０の同期化回路２４とに同一のクロック信号１１１、１２２を供給している。
【００４８】
同期化処理が開始され、スイッチ１３が同期化回路１４に同期信号の出力を指示した場合、この同期化回路１４は、ＣＰＵ１２の制御の下、信号処理回路１５に入力されているＴＳ信号１００からシンクワード１０１ａ（図４）を検出し、そのシンクワード１０１ａを手がかりに、同期タイミング（図５に例示するタイミングＡ）となるトランスポートパケット１０１〜１０４の先頭位置を決定する。図５では、この先頭位置のタイミングを、第１のデータ処理系統におけるデータ処理のタイミングをはかるための信号である基本同期信号１１２として示してある。
【００４９】
トランスポートパケット１０１〜１０４の先頭位置、すなわち基本同期信号１１２が検出されると、例えば、次に、この同期化回路１４は、この基本同期信号１１２よりも１クロック進んだタイミングの同期信号１１３の出力をドライバ１１に指示し、ドライバ１１は、この指示に従い、基本同期信号１１２よりも１クロック進んだタイミングの同期信号１１３をレシーバ２１に出力する。なお、例えば、この同期信号１１３のパルス幅は、２クロック分以上であることが望ましい。これは、同期信号１１３のパルス幅を１クロック分とした場合、ケーブルによる減衰や、ＩＣ（Integrated Circuit）のばらつき等により、現用機１０から出力された同期信号１１３の減衰、遅延等が生じ、これらの影響により予備機２０で受信された同期信号１２１のパルス幅が１クロック分のパルス内に収まり、予備機２０における同期信号１２１がラッチされず見逃されてしまうことを防止するためである。
【００５０】
ドライバ１１から出力された同期信号１１３は、例えば、レシーバ２１において受信され、同期化回路２４に入力される（同期信号１２１）。なお、図５では、現用機１０から出力された同期信号１１３が、０．５クロック遅れて予備機２０に伝送された例を示している。
【００５１】
同期信号１２１が入力された同期化回路２４は、例えば、まず、ＣＰＵ２２の制御の下、この同期信号１２１をクロック信号１２２の立ち上がりでラッチし、同期処理信号１２３を生成する。同期処理信号１２３が生成されると、例えば、次に、同期化回路２４は、この同期処理信号１２３をクロック信号１２２の立ち上がりでラッチし、同期処理信号１２４を生成する。同期処理信号１２４が生成されると、例えば、次に、生成された同期処理信号１２３と、同期処理信号１２４の反転信号との論理和をとり、同期処理信号１２５を生成する。生成された同期処理信号１２５は、例えば、クロック信号１２２の立ち上がりでラッチされ、図５に例示する基本同期信号１２６が生成される。
【００５２】
このように基本同期信号１２６が生成されると、例えば、同期化回路２４は、この基本同期信号１２６を基準に、信号処理回路２５から出力されるＴＳ信号１００を、信号処理回路１５から出力されるＴＳ信号１００に同期させる。具体的には、信号処理回路２５に入力されたＴＳ信号からシンクワード１０１ａを抽出し、このシンクワード１０１ａを手がかりに検出されたトランスポートパケット１０１〜１０４の先頭位置を、基本同期信号１２６のタイミングに同期させる。
【００５３】
このようにＴＳ信号１００の処理を現用機１０から予備機２０に切り替えた際、現用機１０の信号処理回路２５から出力されるＴＳ信号１００を、予備機２０の信号処理回路２５から出力されるＴＳ信号１００に同期させることにより、ＴＳ信号１００の処理系統を、現用機１０から予備機２０に切り替える際におけるＴＳ信号１００の連続性を容易に確保することが可能になる。
【００５４】
なお、例えば、上述した現用機１０から予備機２０への同期信号１１３の出力に際し、現用機１０、予備機２０間におけるＴＳ信号１００の連続性、信頼性を確保するための追加データ（例えば、現用機１０におけるクロックカウンタ数を示すカウンタ数情報、或いは、現用機１０において処理されたＴＳ信号１００の変化回数を示す情報である変化回数情報等）を、現用機１０のドライバ１１から予備機２０に出力することとしてもよい。このように出力された追加データ（カウンタ数情報、変化回数情報等）は、例えば、予備機２０のレシーバ２１によって受信され、予備機２０は、このような追加データを用い、信号処理回路２５におけるＴＳ信号１００の処理を行う。
【００５５】
ここで、現用機１０から予備機２０に送られる追加データは、３クロック分以上のパルス幅であることが望ましい。現用機１０から予備機２０への追加データの受け渡しを確実なものとするためである。
【００５６】
また、この追加データのパルス幅は、クロック幅に対し、２の倍数のパルス幅であることが望ましい。回路サイズを小型化するためである。
このように、本形態では、信号処理回路１５によって、第１の状況下において、提供されたデータの処理を行い、ドライバ１１によって、第２の状況下において、データ処理系統間における同期をとるために必要な信号である同期信号を出力し、レシーバ２１によって、ドライバ１１において出力された同期信号を受信し、同期化回路２４によって、レシーバ２１において受信された同期信号を用い、現用機１０に対する同期化処理を行い、第２の状況下において、同期化回路２４による同期化処理に従い、提供されたデータを信号処理回路２５によって処理することとしたため、提供されたＴＳ信号１００を処理するデータ処理系統が現用機１０から予備機２０に切り替えられた場合であっても、このデータ処理系統の切り替え前後における出力信号の連続性を確保することが可能となる。
【００５７】
また、予備機２０は、スイッチ２３の切り替えにより、第２の状況下においてのみ、現用機１０から送信された同期信号を受信できることとしたため、予備機２０が、現用機１０で生じたノイズ等の誤信号を同期信号と誤認し、誤ったタイミングでＴＳ信号の同期を行ってしまうという不具合を抑制することが可能となる。
【００５８】
さらに、現用機１０と予備機２０との同期化処理に際し、現用機１０によって、現用機１０におけるクロックカウンタ数を示すカウンタ数情報を、予備機２０に出力し、出力されたカウンタ数情報を予備機２０において受信することにより、予備機２０のクロックカウンタ数を現用機１０に一致させることが可能となる。結果、データ処理系統の切り替え前後におけるクロックカウンタ数を一致させることが可能となり、このクロックカウンタ数を利用して行われる後段の処理に支障を与えてしまう事態を防止することが可能となる。
【００５９】
また、現用機１０と予備機２０との同期化処理に際し、現用機１０によって、現用機１０に提供されたデータの変化回数を示す情報である変化回数情報を、予備機２０に出力し、出力された変化回数情報を予備機２０において受信することにより、予備機２０の変化回数情報を現用機１０に一致させることが可能となる。結果、データ処理系統の切り替え前後における変化回数情報を一致させることが可能となり、この変化回数に関連付けて行われる後段の処理に支障を与えてしまう事態を防止することが可能となる。
【００６０】
さらに、基準クロック発生器３０において、現用機１０と予備機２０とに対し、同一クロックを提供し、現用機１０におけるデータ処理のタイミングをはかるための信号である第１の基本同期信号１１２よりも、基準クロック発生器３０によって提供されるクロックにおいて１クロック進んだタイミングで出力される信号を同期信号とし、同期化回路２４において、レシーバ２１において受信された同期信号を、基準クロック発生器３０によって提供されたクロックによってラッチした第１の同期処理信号１２３を生成し、生成された第１の同期処理信号１２３を、基準クロック発生器３０によって提供されたクロックによってラッチした第２の同期処理信号１２４を生成し、生成された第１の同期処理信号１２３と、第２の同期処理信号１２４の反転信号と、の論理和をとった第３の同期処理信号１２５を生成し、生成された第３の同期処理信号１２５を、基準クロック発生器３０によって提供されたクロックによってラッチした第２の基本同期信号１２６を生成することにより、現用機１０から出力された同期信号１１３が予備機２０に到達するまでに１クロック以内の遅延を生じた場合であっても、この同期信号１１３の遅延に影響されることなく、予備機２０におけるＴＳ信号１００の同期化処理を行うことが可能となる。
【００６１】
また、同期信号１１３を、基準クロック発生器３０によって提供されたクロックにおける２クロック分以上のパルス幅を有する信号とすることにより、ケーブルによる減衰や、ＩＣのばらつき等により、現用機１０から出力された同期信号１１３が減衰、遅延し、これらの影響により予備機２０で受信された同期信号１２１のパルス幅が１クロック分のパルス内に収まり、予備機２０における同期信号１２１がラッチされず見逃されてしまうという事態を防止することが可能となる。
【００６２】
さらに、第１の状況は、現用機１０におけるデータが正常である状況であり、第２の状況は、現用機１０におけるデータに不具合が生じた状況であるとすることにより、現用機１０から出力されるデータに不具合が生じた際に行われるデータ処理系統の切り替え前後における出力信号の連続性を確保することが可能となる。
【００６３】
なお、本発明は上述の実施の形態に限定されるものではない。
次に、本発明における第２の実施の形態について説明する。
本形態は、第１の実施の形態の変形例であり、図２に例示したようなスイッチ１３、２３が設けられない点が第１の実施の形態と相違する。以下では、第１の実施の形態との相違点を中心に説明を行い、第１の実施の形態と共通する事項については説明を省略する。
【００６４】
図６は、本形態における入力基板２００の構成を例示したブロック図である。
入力基板２００は、例えば、本発明におけるデータ処理装置に相当するものであり、通常状態においてデータ処理を行う第１のデータ処理系統である現用機２１０、現用機２１０におけるデータ処理に不具合が生じた場合にデータ処理を行う第２のデータ処理系統である予備機２２０、基準クロック信号を発生させるクロック提供手段である基準クロック発生器２３０、ＴＳ信号が入力される入力端子２４０、現用機２１０内で処理された信号が出力される出力端子２５１、及び予備機２２０内で処理された信号が出力される出力端子２５２を有している。
【００６５】
ここで、図６に例示するように、現用機１０は、例えば、ドライバ２１１、同期化回路２１４、及び信号処理回路２１５を有しており、また、予備機２２０は、例えば、レシーバ２２１、同期化回路２２４、及び信号処理回路２２５を有している。
【００６６】
図６に例示するように、例えば、基準クロック発生器２３０は、同期化回路２１４、２２４にクロック信号の提供が可能なように構成され、同期化回路２１４は、ドライバ２１１及び信号処理回路２１５に、ドライバ２１１は、レシーバ２２１に、レシーバ２２１は、同期化回路２２４に、同期化回路２２４は、信号処理回路２２５に、それぞれ情報の提供が可能なように構成される。また、例えば、入力端子２４０は、信号処理回路２１５、２２５にＴＳ信号の提供が可能なように、信号処理回路２１５、２２５は、出力端子２５１、２５２に処理信号の提供が可能なように、それぞれ構成される。
【００６７】
次に、本形態における入力基板２００の処理動作について説明する。
第１の実施の形態と同様、放送局から送信されたＴＳ信号１００は、例えば、まず、入力基板２００の入力端子２４０に入力される。入力端子２４０に入力されたＴＳ信号１００は、例えば、互いに等しい２つのＴＳ信号１００に分離され、このように分離されたＴＳ信号１００の一方は現用機２１０の信号処理回路２１５に、他方は予備機２２０の信号処理回路２２５に、それぞれ入力される。
【００６８】
ＴＳ信号１００が入力された信号処理回路２１５は、例えば、第１の実施の形態と同様、このＴＳ信号１００に対する各種処理を行い、処理後のＴＳ信号を出力端子２５１に出力する。一方、ＴＳ信号１００が入力された信号処理回路２２５も、例えば、この入力されたＴＳ信号１００に対する各種処理を行い、処理後のＴＳ信号を出力端子５２に出力する。
【００６９】
第１の実施の形態と同様、以上のように出力端子２５１、２５２からそれぞれ出力されたＴＳ信号１００は、例えば、入力基板２００が有する図示していない出力信号選択装置に入力され、この出力信号選択装置は、この出力端子２５１、２５２からそれぞれ入力されたＴＳ信号１００のうち一方のみを選択し、選択したＴＳ信号のみをＴＳ合成基板に入力させる。通常、この出力信号選択装置は、例えば、出力端子２５１から出力されたＴＳ信号１００（現用機２１０で処理されたＴＳ信号１００）をＴＳ合成基板に入力させる信号として選択し、その出力端子２５１から出力されたＴＳ信号１００をＴＳ合成基板への入力信号として出力する（第１の状況）。しかし、例えば、前述した信号処理回路２１５における処理（入力監視処理、ＴＭＣＣ検査処理等）の結果、この現用機２１０におけるＴＳ信号１００に不具合が生じていることが検出された場合（第２の状況）、この出力信号選択装置は、ＴＳ合成基板に供給するＴＳ信号１００の処理系統の切り替えを行い、出力端子２５１からではなく、出力端子２５２から出力されたＴＳ信号１００（予備機２２０で処理されたＴＳ信号１００）をＴＳ合成基板に入力させる信号として選択する。この選択により、出力信号選択装置は、出力端子２５１から出力されたＴＳ信号１００のＴＳ合成基板への出力を停止し、代わりに、出力端子２５２から出力されたＴＳ信号１００をＴＳ合成基板に出力する。
【００７０】
この出力信号選択装置によるＴＳ信号１００の処理系統の切り替え（現用機２１０から予備機２２０への切り替え）に際し、入力基板２００は、現用機２１０から出力されるＴＳ信号１００と、予備機２２０から出力されるＴＳ信号１００との同期化処理を行う。本形態における同期化処理は、例えば、現用機２１０、予備機２２０の電源を立ち上げたタイミング毎に、或いはスーパーフレーム（ＳＦ：Ｓｕｐｅｒ Ｆｒａｍｅ（ＢＳデジタル放送における伝送合成波の単位））毎に行われる。なお、本形態における同期化処理の詳細は、例えば、第１の実施の形態における処理と同様とし、本形態ではその説明を省略する。
【００７１】
このように、本形態では、第１の状況下において、提供されたデータの処理を信号処理回路２１５によって行い、第２の状況下において、データ処理系統間における同期をとるために必要な信号である同期信号をドライバ２１１において出力し、ドライバ２１１において出力された同期信号をレシーバ２２１において受信し、レシーバ２２１において受信された同期信号を用い、現用機２１０に対する同期化処理を同期化回路２２４において行い、第２の状況下において、同期化回路２２４による同期化処理に従い、提供されたデータを信号処理回路２２５によって処理することとしたため、提供されたＴＳ信号１００を処理するデータ処理系統が現用機２１０から予備機２２０に切り替えられた場合であっても、このデータ処理系統の切り替え前後における出力信号の連続性を確保することが可能となる。
【００７２】
また、本形態では、例えば、現用機２１０、予備機２２０の電源を立ち上げたタイミング毎に、或いはスーパーフレーム毎に、必ず同期化処理を行うこととしたため、同期化処理を行うタイミングを制御するためのＣＰＵ、スイッチ等が不要となり、現用機２１０、予備機２２０の回路を簡易化することが可能となる。
【００７３】
なお、本発明は、上述の実施の形態に限定されるものではない。
次に、本発明における第３の実施の形態について説明する。
本形態も第１の実施の形態の変形例である。以下では、第１の実施の形態との相違点を中心に説明し、第１の実施の形態と共通する事項については説明を省略する。
【００７４】
図７は、本形態における入力基板３００の構成を例示したブロック図である。
入力基板３００は、例えば、本発明におけるデータ処理装置に相当するものであり、通常状態においてデータ処理を行う第１のデータ処理系統である現用機３１０、現用機３１０におけるデータ処理に不具合が生じた場合にデータ処理を行う第２のデータ処理系統である予備機３２０、基準クロック信号を発生させるクロック提供手段である基準クロック発生器３３０、ＴＳ信号が入力される入力端子３４０、現用機３１０内で処理された信号が出力される出力端子３５１、及び予備機３２０内で処理された信号が出力される出力端子３５２を有している。
【００７５】
ここで、図７に例示するように、現用機３１０は、例えば、第２の状況下において、データ処理系統間における同期をとるために必要な信号である第１の同期信号を出力する同期信号出力手段であるドライバ３１１、予備機３２０から出力された第２の同期信号を受信する第２の同期信号受信手段であるレシーバ３１６、現用機３１０を制御するＣＰＵ３１２、同期信号の出力指示を与えるスイッチ３１３、現用機３１０と予備機３２０との間の同期化処理を行う同期化回路３１４、及び第１の状況下において、提供されたデータの処理を行う第１のデータ処理手段である信号処理回路３１５を有している。また、予備機３２０は、例えば、同期信号出力手段において出力された第１の同期信号を受信する第１の同期信号受信手段であるレシーバ３２１、予備機３２０を制御するＣＰＵ３２２、同期信号の受信を可能にする指示を与える同期信号受信許可手段であるスイッチ３２３、第１の同期信号受信手段において受信された第１の同期信号を用い、第１のデータ処理系統に対する同期化処理を行う第２の同期化処理手段である同期化回路３２４、第２の状況下において、第２の同期化処理手段による同期化処理に従い、提供されたデータを処理する第２のデータ処理手段である信号処理回路３２５、及び第１の状況下において、データ処理系統間における同期をとるために必要な信号である第２の同期信号を出力する第２の同期信号出力手段であるドライバ３２６を有している。
【００７６】
図７に例示するように、例えば、基準クロック発生器３３０は、同期化回路３１４、３２４にクロック信号の提供が可能なように構成され、ＣＰＵ３１２は、同期化回路３１４と、ＣＰＵ３２２は、同期化回路３２４と、それぞれ情報のやりとりが可能なように構成される。また、スイッチ３１３は、同期化回路３１４に、同期化回路３１４は、ドライバ３１１及び信号処理回路３１５に、ドライバ３１１は、レシーバ３２１に、レシーバ３１６は、同期化回路３１４に、スイッチ３２３は、同期化回路３２４に、同期化回路３２４は、信号処理回路３２５及びドライバ３２６に、ドライバ３２６は、レシーバ３１６に、レシーバ３２１は、同期化回路３２４に、それぞれ情報の提供が可能なように構成される。さらに、例えば、入力端子３４０は、信号処理回路３１５、３２５にＴＳ信号の提供が可能なように、信号処理回路３１５、３２５は、出力端子３５１、３５２に処理信号の提供が可能なように、それぞれ構成される。
【００７７】
次に、本形態における入力基板３００の処理動作について説明する。
第１の実施の形態と同様、放送局から送信されたＴＳ信号１００は、例えば、まず、入力基板３００の入力端子３４０に入力される。入力端子３４０に入力されたＴＳ信号１００は、例えば、互いに等しい２つのＴＳ信号１００に分離され、このように分離されたＴＳ信号１００の一方は現用機３１０の信号処理回路３１５に、他方は予備機３２０の信号処理回路３２５に、それぞれ入力される。
【００７８】
ＴＳ信号１００が入力された信号処理回路３１５は、例えば、第１の実施の形態と同様、このＴＳ信号１００に対する各種処理を行い、処理後のＴＳ信号を出力端子３５１に出力する。一方、ＴＳ信号１００が入力された信号処理回路３２５も、例えば、この入力されたＴＳ信号１００に対する各種処理を行い、処理後のＴＳ信号を出力端子３５２に出力する。
【００７９】
第１の実施の形態と同様、以上のように出力端子３５１、３５２からそれぞれ出力されたＴＳ信号１００は、例えば、入力基板３００が有する図示していない出力信号選択装置に入力され、この出力信号選択装置は、この出力端子３５１、３５２からそれぞれ入力されたＴＳ信号１００のうち一方のみを選択し、選択したＴＳ信号のみをＴＳ合成基板に入力させる。通常、この出力信号選択装置は、例えば、出力端子３５１から出力されたＴＳ信号１００（現用機３１０で処理されたＴＳ信号１００）をＴＳ合成基板に入力させる信号として選択し、その出力端子３５１から出力されたＴＳ信号１００をＴＳ合成基板への入力信号として出力する（第１の状況）。しかし、例えば、前述した信号処理回路３１５における処理（入力監視処理、ＴＭＣＣ検査処理等）の結果、この現用機３１０におけるＴＳ信号１００に不具合が生じていることが検出された場合（第２の状況）、この出力信号選択装置は、ＴＳ合成基板に供給するＴＳ信号１００の処理系統の切り替えを行い、出力端子３５１からではなく、出力端子３５２から出力されたＴＳ信号１００（予備機３２０で処理されたＴＳ信号１００）をＴＳ合成基板に入力させる信号として選択する。この選択により、出力信号選択装置は、出力端子３５１から出力されたＴＳ信号１００のＴＳ合成基板への出力を停止し、代わりに、出力端子３５２から出力されたＴＳ信号１００をＴＳ合成基板に出力する。
【００８０】
この出力信号選択装置によるＴＳ信号１００の処理系統の切り替え（現用機３１０から予備機３２０への切り替え）に際し、入力基板３００は、現用機３１０から出力されるＴＳ信号１００と、予備機３２０から出力されるＴＳ信号１００との同期化処理を行う。なお、ここでの同期化処理は、例えば、第１の実施の形態における同期化処理と同様な処理とし、本形態ではその説明を省略する。
【００８１】
さらに、本形態では、予備機３２０から現用機３１０への処理系等の切り替えに際した同期化処理も行うことも可能である。なお、この予備機３２０から現用機３１０への処理系等の切り替えは、例えば、現用機３１０におけるＴＳ信号が正常（第１の状況）となった際に行われるものとする。
【００８２】
この場合、例えば、入力基板３００全体を制御する図示していないＣＰＵは、図７に例示したスイッチ３１３、３２３に同期化処理を実施する旨の指示信号を与える。この指示を受けたスイッチ３２３は、例えば、同期化回路３２４に対して同期信号の出力を指示し、スイッチ３１３は、同期化回路３１４に対し、送られた同期信号の受信を可能にする指示を与える。これらの指示により、例えば、同期化回路３２４は、ＣＰＵ３２２の制御の下、同期信号の出力を行い、同期化回路３１４は、ＣＰＵ３１２の制御の下、信号処理回路３１５から出力されるＴＳ信号１００を、予備機３２０から出力されるＴＳ信号１００に同期させる。なお、レシーバ３１６及び同期化回路３１４は、スイッチ３１３から送られた同期信号の受信を可能にする指示を受けた場合においてのみ、ドライバ３２６から出力された同期信号を受信することが可能となる。このようにすることにより、同期化回路３１４が、ノイズ等の誤信号を同期信号として誤認し、誤った同期化処理を実施してしまうことを防止することができる。なお、ここでの同期化処理も、例えば、第１の実施の形態における同期化処理と同様な処理とし、本形態ではその説明を省略する。
【００８３】
このように、本形態では、信号処理回路３１５によって、第１の状況下において、提供されたデータの処理を行い、ドライバ３１１によって、第２の状況下において、データ処理系統間における同期をとるために必要な信号である第１の同期信号を出力し、レシーバ３２１によって、ドライバ３１１において出力された第１の同期信号を受信し、同期化回路３２４によって、レシーバ３２１において受信された第１の同期信号を用い、現用機３１０に対する同期化処理を行い、ドライバ３２６によって、第１の状況下において、データ処理系統間における同期をとるために必要な信号である第２の同期信号を出力し、レシーバ３１６によって、ドライバ３２６において出力された第２の同期信号を受信し、同期化回路３１４によって、レシーバ３１６において受信された第２の同期信号を用い、予備機３２０に対する同期化処理を行い、信号処理回路３１５によって、第１の状況下において、同期化回路３１４による同期化処理に従い、提供されたデータを処理することとしたため、提供されたＴＳ信号１００を処理するデータ処理系統が現用機３１０から予備機３２０に切り替えられた場合であっても、予備機３２０から現用機３１０に切り替えられた場合であっても、このデータ処理系統の切り替え前後における出力信号の連続性を確保することが可能となる。
【００８４】
なお、本発明は、上述の実施の形態に限定されるものではない。
次に、本発明における第４の実施の形態について説明を行う。
本形態は第３の実施の形態の変形例であり、データ処理系統の切り替えを遠隔操作できるように構成されている点のみが第３の実施の形態と相違する。以下では、第３の実施の形態との相違点を中心に説明を行い、第３の実施の形態と共通する事項については説明を省略する。
【００８５】
図８は、本形態における入力基板４００の構成を例示したブロック図である。
入力基板４００は、例えば、通常状態においてデータ処理を行う第１のデータ処理系統である現用機４１０、現用機４１０におけるデータ処理に不具合が生じた場合にデータ処理を行う第２のデータ処理系統である予備機４２０、基準クロック信号を発生させるクロック提供手段である基準クロック発生器４３０、ＴＳ信号が入力される入力端子４４０、現用機４１０内で処理された信号が出力される出力端子４５１、及び予備機４２０内で処理された信号が出力される出力端子４５２を有しており、ハブ４６１を介し、各入力基板を制御する制御装置４６０と情報のやりとりが可能なように接続されている。
【００８６】
現用機４１０は、例えば、第２の状況下において、データ処理系統間における同期をとるために必要な信号である第１の同期信号を出力する同期信号出力手段であるドライバ４１１、予備機４２０から出力された第２の同期信号を受信する第２の同期信号受信手段であるレシーバ４１６、現用機４１０を制御するＣＰＵ４１２、同期信号の出力指示を与えるスイッチ４１３、現用機４１０と予備機４２０との間の同期化処理を行う同期化回路４１４、第１の状況下において、提供されたデータの処理を行う第１のデータ処理手段である信号処理回路４１５、及び、現用機４１０を制御装置４６０やハブ４６１等によって構成されるイーサネットに接続するイーサネットＩ／Ｆ４１７を有している。また、予備機４２０は、例えば、同期信号出力手段において出力された第１の同期信号を受信する第１の同期信号受信手段であるレシーバ４２１、予備機４２０を制御するＣＰＵ４２２、同期信号の受信を可能にする指示を与える同期信号受信許可手段であるスイッチ４２３、第１の同期信号受信手段において受信された第１の同期信号を用い、第１のデータ処理系統に対する同期化処理を行う第２の同期化処理手段である同期化回路４２４、第２の状況下において、第２の同期化処理手段による同期化処理に従い、提供されたデータを処理する第２のデータ処理手段である信号処理回路４２５、第１の状況下において、データ処理系統間における同期をとるために必要な信号である第２の同期信号を出力する第２の同期信号出力手段であるドライバ４２６、及び現用機４１０を制御装置４６０やハブ４６１等によって構成されるイーサネットに接続するイーサネットＩ／Ｆ４２７を有している。
【００８７】
図８に例示するように、例えば、基準クロック発生器４３０は、同期化回路４１４、４２４にクロック信号の提供が可能なように構成され、ＣＰＵ４１２は、同期化回路４１４及びイーサネットＩ／Ｆ４１７と、ＣＰＵ４２２は、同期化回路４２４及びイーサネットＩ／Ｆ４２７と、それぞれ情報のやりとりが可能なように構成される。また、スイッチ４１３は、同期化回路４１４に、同期化回路４１４は、ドライバ４１１及び信号処理回路４１５に、ドライバ４１１は、レシーバ４２１に、レシーバ４１６は、同期化回路４１４に、スイッチ４２３は、同期化回路４２４に、同期化回路４２４は、信号処理回路４２５及びドライバ４２６に、ドライバ４２６は、レシーバ４１６に、レシーバ４２１は、同期化回路４２４に、それぞれ情報の提供が可能なように構成される。さらに、例えば、入力端子４４０は、信号処理回路４１５、４２５にＴＳ信号の提供が可能なように、信号処理回路４１５、４２５は、出力端子４５１、４５２に処理信号の提供が可能なように、それぞれ構成される。
【００８８】
次に、本形態における入力基板４００の処理動作について説明する。
第１の実施の形態と同様、放送局から送信されたＴＳ信号１００は、例えば、まず、入力基板４００の入力端子４４０に入力される。入力端子４４０に入力されたＴＳ信号１００は、例えば、互いに等しい２つのＴＳ信号１００に分離され、このように分離されたＴＳ信号１００の一方は現用機４１０の信号処理回路４１５に、他方は予備機４２０の信号処理回路４２５に、それぞれ入力される。
【００８９】
ＴＳ信号１００が入力された信号処理回路４１５は、例えば、第１の実施の形態と同様、このＴＳ信号１００に対する各種処理を行い、処理後のＴＳ信号を出力端子４５１に出力する。一方、ＴＳ信号１００が入力された信号処理回路４２５も、例えば、この入力されたＴＳ信号１００に対する各種処理を行い、処理後のＴＳ信号を出力端子４５２に出力する。
【００９０】
第１の実施の形態と同様、以上のように出力端子４５１、４５２からそれぞれ出力されたＴＳ信号１００は、例えば、入力基板４００が有する図示していない出力信号選択装置に入力され、この出力信号選択装置は、この出力端子４５１、４５２からそれぞれ入力されたＴＳ信号１００のうち一方のみを選択し、選択したＴＳ信号のみをＴＳ合成基板に入力させる。通常、この出力信号選択装置は、例えば、出力端子４５１から出力されたＴＳ信号１００（現用機４１０で処理されたＴＳ信号１００）をＴＳ合成基板に入力させる信号として選択し、その出力端子４５１から出力されたＴＳ信号１００をＴＳ合成基板への入力信号として出力する（第１の状況）。しかし、例えば、前述した信号処理回路４１５における処理（入力監視処理、ＴＭＣＣ検査処理等）の結果、この現用機４１０におけるＴＳ信号１００に不具合が生じていることが検出された場合（第２の状況）、この出力信号選択装置は、ＴＳ合成基板に供給するＴＳ信号１００の処理系統の切り替えを行い、出力端子４５１からではなく、出力端子４５２から出力されたＴＳ信号１００（予備機４２０で処理されたＴＳ信号１００）をＴＳ合成基板に入力させる信号として選択する。この選択により、出力信号選択装置は、出力端子４５１から出力されたＴＳ信号１００のＴＳ合成基板への出力を停止し、代わりに、出力端子４５２から出力されたＴＳ信号１００をＴＳ合成基板に出力する。
【００９１】
この出力信号選択装置によるＴＳ信号１００の処理系統の切り替え（現用機４１０から予備機４２０への切り替え）に際し、入力基板４００は、現用機４１０から出力されるＴＳ信号１００と、予備機４２０から出力されるＴＳ信号１００との同期化処理を行う。
【００９２】
この同期化処理を行う場合、例えば、制御装置４６０は、ハブ４６１、イーサネットＩ／Ｆ４１７、４２７を介し、ＣＰＵ４１２、４２２に同期化処理を実施する旨の指示信号（具体的には、例えば、ＴＣＰ／ＩＰ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｃｏｎｔｒｏｌ Ｐｒｏｔｏｃｏｌ／Ｉｎｔｅｒｎｅｔ Ｐｒｏｔｏｃｏｌ）等におけるコマンド）を与える。この指示信号により、例えば、同期化回路４１４は、ＣＰＵ４１２の制御の下、同期信号の出力を行い、同期化回路４２４は、ＣＰＵ４２２の制御の下、信号処理回路４２５から出力されるＴＳ信号１００を、現用機４１０から出力されるＴＳ信号１００に同期させる。なお、レシーバ４２１及び同期化回路４２４は、制御装置４６０から送られた同期信号の受信を可能にする指示を受けた場合においてのみ、ドライバ４１１から出力された同期信号を受信することが可能となる。このようにすることにより、同期化回路４２４が、ノイズ等の誤信号を同期信号として誤認し、誤った同期化処理を実施してしまうことを防止することができる。なお、ここでの同期化処理の詳細は、例えば、第１の実施の形態と同様とし、本形態ではその説明を省略する。
【００９３】
さらに、本形態では、予備機４２０から現用機４１０への処理系等の切り替えに際した同期化処理も行うことも可能である。なお、この予備機４２０から現用機４１０への処理系等の切り替えは、例えば、現用機４１０におけるＴＳ信号が正常（第１の状況）となった際に行われるものとする。
【００９４】
この場合も、例えば、制御装置４６０は、ハブ４６１、イーサネットＩ／Ｆ４１７、４２７を介し、ＣＰＵ４１２、４２２に同期化処理を実施する旨の指示信号を与える。この指示信号により、例えば、同期化回路４２４は、ＣＰＵ４２２の制御の下、同期信号の出力を行い、同期化回路４１４は、ＣＰＵ４１２の制御の下、信号処理回路４１５から出力されるＴＳ信号１００を、予備機４２０から出力されるＴＳ信号１００に同期させる。なお、レシーバ４１６及び同期化回路４１４は、制御装置４６０から送られた同期信号の受信を可能にする指示を受けた場合においてのみ、ドライバ４２６から出力された同期信号を受信することが可能となる。このようにすることにより、同期化回路４１４が、ノイズ等の誤信号を同期信号として誤認し、誤った同期化処理を実施してしまうことを防止することができる。なお、ここでの同期化処理の詳細は、例えば、第１の実施の形態と同様とし、本形態ではその説明を省略する。
【００９５】
このように、本形態では、信号処理回路４１５によって、第１の状況下において、提供されたデータの処理を行い、ドライバ４１１によって、第２の状況下において、データ処理系統間における同期をとるために必要な信号である第１の同期信号を出力し、レシーバ４２１によって、ドライバ４１１において出力された第１の同期信号を受信し、同期化回路４２４によって、レシーバ４２１において受信された第１の同期信号を用い、現用機４１０に対する同期化処理を行い、ドライバ４２６によって、第１の状況下において、データ処理系統間における同期をとるために必要な信号である第２の同期信号を出力し、レシーバ４１６によって、ドライバ４２６において出力された第２の同期信号を受信し、同期化回路４１４によって、レシーバ４１６において受信された第２の同期信号を用い、予備機４２０に対する同期化処理を行い、信号処理回路４１５によって、第１の状況下において、同期化回路４１４による同期化処理に従い、提供されたデータを処理することとしたため、提供されたＴＳ信号１００を処理するデータ処理系統が現用機４１０から予備機４２０に切り替えられた場合であっても、予備機４２０から現用機４１０に切り替えられた場合であっても、このデータ処理系統の切り替え前後における出力信号の連続性を確保することが可能となる。
【００９６】
また、本形態では、現用機４１０及び予備機４２０相互間におけるＴＳ信号１００の同期化処理を行う旨の指示を、制御装置４６０によって統括的に行うこととしたため、各入力基板における管理上の利便性を向上させることが可能となる。
【００９７】
なお、本発明は、上述の実施の形態に限定されるものではない。例えば、本形態では、制御装置４６０によって、現用機４１０及び予備機４２０相互間におけるＴＳ信号１００の同期化処理を行う旨の指示を統括的行うこととしたが、第３の実施の形態と同様、スイッチ４１３、４２３により、この同期化処理を行う旨の指示を与えることとしてもよい。
【００９８】
【発明の効果】
以上説明したように本発明のデータ処理装置では、第１のデータ処理手段によって、第１の状況下において、提供されたデータの処理を行い、同期信号出力手段によって、第２の状況下において、データ処理系統間における同期をとるために必要な信号である同期信号を出力し、同期信号受信手段によって、同期信号出力手段において出力された同期信号を受信し、同期化処理手段によって、同期信号受信手段において受信された同期信号を用い、第１のデータ処理系統に対する同期化処理を行い、第２のデータ処理手段によって、第２の状況下において、同期化処理手段による同期化処理に従い、提供されたデータを処理することとしたため、提供されたデータを処理するデータ処理系統が切り替えられた場合であっても、データ処理系統の切り替え前後における出力信号の連続性を確保することが可能となる。
【００９９】
また、本発明のデータ処理方法では、第１のデータ処理ステップによって、第１の状況下において、提供されたデータの処理を行い、同期信号出力ステップによって、第２の状況下において、データ処理系統間における同期をとるために必要な信号である同期信号を出力し、同期信号受信ステップによって、同期信号出力ステップにおいて出力された同期信号を受信し、同期化処理ステップによって、同期信号受信ステップにおいて受信された同期信号を用い、第１のデータ処理系統に対する同期化処理を行い、第２のデータ処理ステップによって、第２の状況下において、同期化処理ステップによる同期化処理に従い、提供されたデータを処理することとしたため、提供されたデータを処理するデータ処理系統が切り替えられた場合であっても、データ処理系統の切り替え前後における出力信号の連続性を確保することが可能となる。
【図面の簡単な説明】
【図１】デジタル衛星放送の番組配信システムを例示した概念図である。
【図２】図１に例示した入力基板の構成を例示したブロック図である。
【図３】ＴＳ信号のデータ構成を例示した概念図である。
【図４】図３に例示したトランスポートパケットのデータ構成を例示した概念図である。
【図５】同期化処理が行われる様子を例示したタイミングチャートである。
【図６】入力基板の構成を例示したブロック図である。
【図７】入力基板の構成を例示したブロック図である。
【図８】入力基板の構成を例示したブロック図である。
【図９】デジタル衛星放送における番組配信システムを例示した概念図である。
【符号の説明】
２ａａ〜２ａｄ、２００、３００、４００、５１１ａ〜５１１ｄ…入力基板、１０、２１０、３１０、４１０…現用機、２０、２２０、３２０、４２０…予備機、１１、２１１、３１１、３２６、４１１、４２６…ドライバ、２１、２２１、３２１、３１６、４２１、４１６…レシーバ、１３、２３、３１３、３２３、４１３、４２３…スイッチ、１４、２４、２１４、２２４、３１４、３２４、４１４、４２４…同期化回路、１５、２５、２１５、２２５、３１５、３２５、４１５、４２５…信号処理回路、３０、２３０、３３０、４３０…基準クロック発生器、１１１、１２２…クロック信号、１１２、１２６…基本同期信号、１１３、１２１…同期信号、１２３、１２４、１２５…同期処理信号[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a data processing apparatus that processes provided data and a data processing method thereof, and more particularly, to a data processing apparatus having a plurality of data processing systems and a data processing method thereof.
[0002]
[Prior art]
In digital satellite broadcasting, a plurality of broadcasting stations share a single transmission station, thereby forming a distribution system.
[0003]
FIG. 9 is a conceptual diagram illustrating such a program distribution system in digital satellite broadcasting.
As illustrated in FIG. 9, a program distribution system in digital satellite broadcasting includes, for example, a plurality of broadcasting stations 501 to 504 and a plurality of broadcasting stations 501 to 504 that provide program content as a transport stream (TS). A transmission station 510 that multiplex-synthesizes a plurality of provided transport streams into one carrier wave, and an antenna 520 that transmits the carrier waves multiplexed and synthesized at the transmission station 510 to a broadcasting satellite. Here, the transport stream is, for example, a transport packet (Transport Packet) having information obtained by compressing and coding image data constituting program content by a method such as MPEG (Moving Picture Experts Group) -2. Means a set.
[0004]
In addition, the transmission station 510 includes, for example, a plurality of input boards 511a to 511d that receive input of each transport stream provided from each of the broadcast stations 501 to 504, a TS synthesis board 512 that multiplex-synthesizes a plurality of transport streams, It has a transmission path encoding device 513 that performs transmission encoding processing of a carrier wave that multiplex-synthesizes a port stream, and a modulation / transmission device 514 that modulates and transmits this carrier wave. Here, the input boards 511a to 511d are, for example, data for performing data processing on the provided transport streams in order to ensure the reliability of handling of the transport streams provided from the broadcasting stations 501 to 504, for example. Two processing systems are provided. These data processing systems are divided into, for example, a working data processing system used in a normal state and a spare data processing system used when a problem occurs in the working data processing system. The input boards 511a to 511d are The active data processing system and the spare data processing system are automatically switched according to the data processing status in each of the input boards 511a to 511d.
[0005]
When distributing program content in digital satellite broadcasting, for example, first, each broadcast station 501 to 504 provides the program content provided by itself to the transmission station 510 as a transport stream. Each transport stream provided to the sending station 510 is acquired by, for example, the input boards 511a to 511d and provided to the TS synthesis board 512 via the input boards 511a to 511d. For example, the TS synthesis board 512 multiplex-synthesizes the transport stream provided from each of the input boards 511a to 511d into one carrier wave, and provides the carrier wave to the transmission path encoding device 513. The carrier wave provided to the transmission path encoding device 513 is subjected to transmission path encoding processing by the transmission path encoding device 513 and further modulated by the modulation / transmission device 514, and then via the antenna 520. Output to broadcasting satellite.
[0006]
[Problems to be solved by the invention]
However, conventionally, when this active data processing system and the spare data processing system are switched, it has been difficult to ensure continuity between the output signal from the active data processing system and the output signal from the spare data processing system. There is a problem that.
[0007]
For example, the number of clock counters counted in the current data processing system or the spare data processing system is added to the output signal output from the current data processing system or the spare data processing system, and this added clock counter number is In some cases, it is used in subsequent processing after the current data processing system or the spare data processing system. However, the counting of the number of clock counters is generally started for each data processing system after the power of each data processing system is turned on. Therefore, depending on the power-on state, the number of clock counters in the active data processing system may not match the number of clock counters in the backup data processing system. In this case, the number of clock counters of the output signal changes before and after switching of the data processing system, and as a result, there is a case where the subsequent processing performed using the number of clock counters is hindered. In particular, for example, when the number of clock counters is counted up at a high clock frequency such as 7 MHz, it is extremely difficult to match the number of clock counters between mutually independent data processing systems. In general, even if the output signal of either the active data processing system or the standby data processing system is used in the subsequent processing, both the active data processing system and the standby data processing system have both data processing systems. The same transport stream is input at the same timing. However, when the input transport stream is delayed or interrupted between the active data processing system and the spare data processing system for some reason, the timings of the output signals output from both data processing systems are different. As a result, the timing of the output signal is different before and after switching of the data processing system, which causes a problem that the subsequent processing is hindered.
[0008]
The present invention has been made in view of the above points, and ensures continuity of output signals before and after switching of the data processing system even when the data processing system for processing the provided data is switched. It is an object of the present invention to provide a data processing apparatus capable of doing so.
[0009]
Another object of the present invention is data that can ensure continuity of output signals before and after switching of data processing systems even when the data processing system for processing provided data is switched. It is to provide a processing method.
[0010]
[Means for Solving the Problems]
In the present invention, in order to solve the above problems, in a data processing apparatus having a plurality of data processing systems, a first data processing means for processing the provided data under the first situation, and a second situation A synchronization signal output means for outputting a synchronization signal, which is a signal necessary for synchronization between the data processing systems, and the synchronization signal output from the synchronization signal output means. A synchronization signal receiving means for receiving a signal, a synchronization processing means for performing a synchronization process on the first data processing system using the synchronization signal received by the synchronization signal receiving means, and under the second situation A second data processing system for processing provided data in accordance with the synchronization processing by the synchronization processing means; The data processing apparatus characterized by having a are provided.
[0011]
Here, the first data processing means performs processing of the provided data under the first situation, and the synchronization signal output means is for synchronizing between the data processing systems under the second situation. A synchronization signal that is a necessary signal is output, the synchronization signal receiving unit receives the synchronization signal output by the synchronization signal output unit, and the synchronization processing unit uses the synchronization signal received by the synchronization signal receiving unit, A synchronization process is performed on the first data processing system, and the second data processing unit processes the provided data in accordance with the synchronization process by the synchronization processing unit in the second situation.
[0012]
In the data processing device of the present invention, it is preferable that the second data processing system further includes synchronization signal reception permission means that enables reception of the synchronization signal only under the second situation.
[0013]
In the data processing device of the present invention, it is preferable that the first data processing system outputs counter number information indicating the number of clock counters in the first data processing system under the second situation. The second data processing system further includes counter number information receiving means for receiving the counter number information output from the counter number information output means.
[0014]
In the data processing device of the present invention, it is preferable that the first data processing system receives change number information, which is information indicating the number of changes of data provided to the first data processing system, under the second condition. The second data processing system further includes change count information receiving means for receiving the change count information output from the change count information output means.
[0015]
The data processing apparatus of the present invention preferably further includes clock providing means for providing the same clock to the first data processing system and the second data processing system, and the synchronization signal is the first signal. Is a signal output at a timing advanced by one clock in the clock provided by the clock providing means with respect to the first basic synchronization signal which is a signal for measuring the timing of data processing in the data processing system of The means includes first synchronization processing signal generation means for generating a first synchronization processing signal obtained by latching the synchronization signal received by the synchronization signal receiving means with the clock provided by the clock providing means, and first synchronization processing The first synchronization processing signal generated in the signal generating means is latched by the clock provided by the clock providing means. The second synchronization processing signal generation means for generating the second synchronization processing signal, the first synchronization processing signal generated by the first synchronization processing signal generation means, and the second synchronization processing signal generation means Generated in the third synchronization processing signal generation means, and third synchronization processing signal generation means for generating a third synchronization processing signal obtained by ORing the inverted signal of the second synchronization processing signal. Second basic synchronization signal generating means for generating a second basic synchronization signal latched by the clock provided by the clock providing means.
[0016]
In the data processing apparatus of the present invention, it is preferable that the synchronization signal is a signal having a pulse width of two clocks or more in the clock provided by the clock providing means.
[0017]
In the data processing device of the present invention, preferably, the first situation is a situation in which data in the first data processing system is normal, and the second situation is the data in the first data processing system. This is a situation where a problem has occurred.
[0018]
In the data processing apparatus having a plurality of data processing systems, the first data processing means for processing the provided data in the first situation and the synchronization between the data processing systems in the second situation. A first synchronization signal output means for outputting a first synchronization signal, which is a signal necessary for obtaining the data, and the first data processing system having the first synchronization signal output means for outputting the first synchronization signal. The first synchronization signal receiving means for receiving one synchronization signal and the first synchronization signal received by the first synchronization signal receiving means are used to perform synchronization processing on the first data processing system. A second synchronization processing means; a second data processing means for processing provided data in accordance with the synchronization processing by the second synchronization processing means in the second situation; And a second synchronization signal output means for outputting a second synchronization signal that is a signal necessary for synchronizing between the data processing systems. The first data processing system includes a second synchronization signal receiving means for receiving the second synchronization signal output from the second synchronization signal output means, and a reception at the second synchronization signal receiving means. A first synchronization processing means for performing a synchronization process for the second data processing system using the second synchronization signal, and in the first situation, by the first synchronization processing means There is provided a data processing apparatus further comprising: the first data processing means for processing the provided data in accordance with the synchronization processing.
[0019]
Here, the first data processing means processes the provided data under the first situation, and the first synchronization signal output means synchronizes between the data processing systems under the second situation. A first synchronization signal which is a signal necessary for obtaining the first synchronization signal is output, and the first synchronization signal receiving means receives the first synchronization signal output from the first synchronization signal output means and receives the second synchronization signal. The synchronization processing means performs synchronization processing for the first data processing system using the first synchronization signal received by the first synchronization signal receiving means, and the second data processing means is in the second situation. In the above, the provided data is processed in accordance with the synchronization processing by the second synchronization processing means, and the second synchronization signal output means is required to synchronize between the data processing systems under the first situation. Second synchronization signal The second synchronization signal receiving means receives the second synchronization signal output from the second synchronization signal output means, and the first synchronization processing means is provided at the second synchronization signal receiving means. Using the received second synchronization signal, the second data processing system is synchronized, and the first data processing means is synchronized with the first synchronization processing means under the first situation. Process the provided data according to
[0020]
In the data processing method for processing the provided data, a first data processing step for processing the provided data under the first situation, which is performed in the first data processing system, Under the circumstances, the synchronization signal output step for outputting a synchronization signal that is a signal necessary for synchronization between the data processing systems, and the synchronization signal output step performed in the second data processing system, are output in the synchronization signal output step. A synchronization signal receiving step for receiving a synchronization signal; a synchronization processing step for performing a synchronization process on the first data processing system using the synchronization signal received in the synchronization signal receiving step; and the second situation The second data processing for processing the provided data according to the synchronization processing in the synchronization processing step below. Data processing method characterized by comprising the steps, is provided.
[0021]
Here, the first data processing step performs processing of the provided data under the first situation, and the synchronization signal output step is for synchronizing between the data processing systems under the second situation. A synchronization signal that is a necessary signal is output, the synchronization signal reception step receives the synchronization signal output in the synchronization signal output step, and the synchronization processing step uses the synchronization signal received in the synchronization signal reception step, A synchronization process is performed on the first data processing system, and the second data processing step processes the provided data according to the synchronization process performed by the synchronization processing step in the second situation.
[0022]
In the data processing method of the present invention, it is preferable that the synchronization signal reception permission step that is performed in the second data processing system and enables the reception of the synchronization signal by the synchronization signal reception step only under the second situation. And further.
[0023]
In the data processing method of the present invention, it is preferable that counter number information indicating the number of clock counters in the first data processing system, which is performed in the first data processing system, is output under the second situation. It further includes an information output step, and further includes a counter number information reception step for receiving the counter number information output in the counter number information output step performed in the second data processing system.
[0024]
In the data processing method of the present invention, it is preferable that the change number information, which is information indicating the number of changes of data provided to the first data processing system, performed in the first data processing system, It further includes a change count information output step for outputting under the circumstances, and further includes a change count information reception step for receiving the change count information output in the change count information output step performed in the second data processing system. .
[0025]
The data processing method of the present invention preferably further includes a clock providing step for providing the same clock to the first data processing system and the second data processing system. Is a signal output at a timing advanced by one clock in the clock provided by the clock providing step with respect to the first basic synchronization signal which is a signal for measuring the timing of data processing in the data processing system of The step includes a first synchronization processing signal generation step for generating a first synchronization processing signal obtained by latching the synchronization signal received in the synchronization signal reception step with the clock provided by the clock providing step, and a synchronization processing signal generation step. The first synchronization processing signal generated in step A second synchronization processing signal generation step for generating a second synchronization processing signal latched by the supplied clock; a first synchronization processing signal generated in the synchronization processing signal generation step; and a second synchronization processing signal generation. In a third synchronization processing signal generation step for generating a third synchronization processing signal obtained by ORing the inverted signal of the second synchronization processing signal generated in the step, and in a third synchronization processing signal generation step A second basic synchronization signal generating step of generating a second basic synchronization signal obtained by latching the generated third synchronization processing signal with the clock provided by the clock providing step.
[0026]
In the data processing method of the present invention, it is preferable that the synchronization signal is a signal having a pulse width of two clocks or more in the clock provided by the clock providing step.
[0027]
In the data processing method of the present invention, preferably, the first situation is a situation in which data in the first data processing system is normal, and the second situation is the data in the first data processing system. This is a situation where a problem has occurred.
[0028]
Further, in a data processing method having a plurality of data processing systems, a first data processing step for performing processing of provided data under a first situation performed in the first data processing system, Under the circumstances, the first synchronization signal output step for outputting the first synchronization signal, which is a signal necessary for synchronization between the data processing systems, and the first data signal processing system are performed in the second data processing system. The first synchronization signal reception step for receiving the first synchronization signal output in the synchronization signal output step, and the first synchronization signal received in the first synchronization signal reception step are used. A second synchronization processing step for performing synchronization processing on the data processing system, and the second synchronization processing step in the second situation. A second data processing step for processing the provided data in accordance with the data processing, and a second synchronization signal, which is a signal necessary for synchronization between the data processing systems, in the first situation. A second synchronization signal output step; a second synchronization signal reception step for receiving the second synchronization signal output in the second synchronization signal output step, performed in the first data processing system; A first synchronization processing step for performing a synchronization process for the second data processing system using the second synchronization signal received in the second synchronization signal receiving step; And the first data processing step for processing the provided data in accordance with the synchronization processing by the first synchronization processing step. Data processing method is provided.
[0029]
Here, the first data processing step performs processing of the provided data under the first situation, and the first synchronization signal output step performs synchronization between the data processing systems under the second situation. A first synchronization signal which is a signal necessary for taking the first synchronization signal is output, and the first synchronization signal reception step receives the first synchronization signal output in the first synchronization signal output step and receives the second synchronization signal. The synchronization processing step performs synchronization processing for the first data processing system using the first synchronization signal received in the first synchronization signal reception step, and the second data processing step is performed under the second situation. In the first synchronization processing step, the provided data is processed in accordance with the synchronization processing in the second synchronization processing step, and the second synchronization signal output step establishes synchronization between the data processing systems in the first situation. A second synchronization signal that is a necessary signal for outputting the second synchronization signal is output, and the second synchronization signal receiving step receives the second synchronization signal output in the second synchronization signal output step and performs the first synchronization The processing step uses the second synchronization signal received in the second synchronization signal reception step to perform synchronization processing for the second data processing system, and the first data processing step is performed under the first situation. The provided data is processed according to the synchronization process in the first synchronization process step.
[0030]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a conceptual diagram illustrating a digital satellite broadcast program distribution system in which the data processing apparatus according to the present embodiment is used.
[0031]
As illustrated in FIG. 1, a digital satellite broadcast program distribution system includes, for example, a plurality of broadcast stations 1 a to 1 d and a plurality of broadcast stations 1 a to 1 d that provide program content as transport streams (TS). A transmission station 2 that multiplexes and combines a plurality of provided transport streams into one carrier wave, and an antenna 3 that transmits a carrier wave multiplexed and synthesized at the transmission station 2 to a broadcasting satellite. Here, the transport stream is, for example, a transport packet (Transport Packet) having information obtained by compressing and coding image data constituting program content by a method such as MPEG (Moving Picture Experts Group) -2. Means a set.
[0032]
In addition, the sending station 2 includes, for example, a plurality of input boards 2aa to 2ad that receive inputs of the transport streams provided from the broadcasting stations 1a to 1d, a TS synthesis board 2b that multiplex-synthesizes a plurality of transport streams, a transformer It has a transmission path encoding device 2c that performs transmission encoding processing of a carrier wave that multiplex-synthesizes a port stream, and a modulation / transmission device 2d that modulates and transmits this carrier wave. As will be described later, each of the input boards 2aa to 2ad is, for example, data for performing data processing of the provided transport stream in order to ensure the reliability of handling of the transport stream provided from each broadcasting station 1a to 1d. Two processing systems are provided. These data processing systems are divided into, for example, an active data processing system that is used in a normal state and a spare data processing system that is used when a problem occurs in the active data processing system, and each of the input boards 2aa to 2ad is The active data processing system and the spare data processing system are automatically switched according to the data processing status in each of the input boards 2aa to 2ad.
[0033]
When distributing program content in digital satellite broadcasting, for example, first, each broadcast station 1a to 1d provides the program content provided by itself to the transmission station 2 as a transport stream. Each transport stream provided to the transmission station 2 is acquired by, for example, the input boards 2aa to 2ad, and is provided to the TS synthesis board 2b via the input boards 2aa to 2ad. For example, the TS synthesis board 2b multiplex-synthesizes the transport stream provided from each of the input boards 2aa to 2ad into one carrier wave, and provides the carrier wave to the transmission path encoding device 2c. The carrier wave provided to the transmission path encoding device 2c is subjected to transmission path encoding processing such as power spreading, convolutional encoding, and punctured in the transmission path encoding device 2c, for example. After being modulated by 2d, it is output to the broadcasting satellite via the antenna 3.
[0034]
FIG. 2 is a block diagram illustrating the configuration of the input board 2aa illustrated in FIG.
The input board 2aa corresponds to, for example, the data processing apparatus according to the present invention, and there is a problem in the data processing in the current machine 10 that is the first data processing system that performs data processing in the normal state, and the current machine 10 In this case, in the spare machine 20, which is a second data processing system that performs data processing, a reference clock generator 30, which is a clock providing means for generating a reference clock signal, an input terminal 40 to which a TS signal is input, and an active machine 10 An output terminal 51 for outputting the processed signal and an output terminal 52 for outputting the signal processed in the spare machine 20 are provided.
[0035]
Here, as illustrated in FIG. 2, the active machine 10 is, for example, synchronization signal output means for outputting a synchronization signal that is a signal necessary for synchronization between data processing systems in the second situation. A driver 11, a CPU 12 that controls the active machine 10, a switch 13 that gives an instruction to output a synchronization signal, a synchronization circuit 14 that performs a synchronization process between the active machine 10 and the spare machine 20, and under the first situation And a signal processing circuit 15 as a first data processing means for processing the provided data. Further, the spare unit 20 gives, for example, a receiver 21 that is a synchronization signal receiving unit that receives the synchronization signal output from the synchronization signal output unit, a CPU 22 that controls the standby unit 20, and an instruction that enables reception of the synchronization signal. The switch 23 which is a synchronization signal reception permission unit, the synchronization circuit 24 which is a synchronization processing unit which performs synchronization processing for the first data processing system using the synchronization signal received by the synchronization signal reception unit, and the second Under the circumstances, it has a signal processing circuit 25 which is a second data processing means for processing the provided data in accordance with the synchronization processing by the synchronization processing means. Here, the first situation means, for example, a situation in which data in the active device 10 which is the first data processing system is normal, and the second situation means the first data processing system. It shall mean a situation in which a problem occurs in data in an active machine 10.
[0036]
As illustrated in FIG. 2, for example, the reference clock generator 30 is configured to be able to provide a clock signal to the synchronization circuits 14 and 24, and the CPU 12 is synchronized with the synchronization circuit 14 and the CPU 22 is synchronized. The circuit 24 is configured to be able to exchange information with each other. The switch 13 is synchronized with the synchronization circuit 14, the synchronization circuit 14 is coupled with the driver 11 and the signal processing circuit 15, the driver 11 is coupled with the receiver 21, the switch 23 is coupled with the synchronization circuit 24, and the synchronization circuit 24 is coupled with the synchronization circuit 24. In the signal processing circuit 25, the receiver 21 is configured to be able to provide information to the synchronization circuit 24, respectively. Further, for example, the input terminal 40 can provide a TS signal to the signal processing circuits 15 and 25, and the signal processing circuits 15 and 25 can provide a processing signal to the output terminals 51 and 52, respectively. Each is composed.
[0037]
2 illustrates only the configuration of the input board 2aa, but the other input boards 2ab to 2ad also have the same configuration as the input board 2aa illustrated in FIG. 2, for example.
[0038]
FIG. 3 is a conceptual diagram illustrating the data configuration of the TS signal 100 provided from the broadcasting stations 1a to 1d and input to the input boards 2aa to 2ad.
As illustrated in FIG. 3, the TS signal 100 is configured by a plurality of transport packets 101 to 104 each having an information amount of 204 bytes, for example. Note that the number of the transport packets 101 to 104 is determined by, for example, the contents of the program content provided from the broadcasting stations 1a to 1d.
[0039]
FIG. 4 is a conceptual diagram illustrating the data configuration of the transport packet 101 illustrated in FIG.
As illustrated in FIG. 4, the transport packet 101 includes, for example, 1-byte sync word 101a, 187-byte main information 101b, 8-byte TMCC (Transmission add Multiplexing Configuration Control) basic information 101c, and 8-byte parity. (Parity) 101d is composed of a total of 204 bytes.
[0040]
The sync word 101a is information for identifying the head of each transport packet 101 to 104, for example, and synchronization processing between TS signals is performed based on the detection timing of the sync word 101a, for example. The main information 101b is, for example, information obtained by compressing and encoding image data constituting program content by a method such as MPEG-2, and the TMCC basic information 101c is generated at, for example, the transmitting station 2. This means basic information used to generate TMCC (Transmission Add Multiplexing Configuration Control) information, which is information indicating a carrier modulation scheme, the number of slots, a coding rate, a transmission rate, and the like. As long as this TMCC basic information 101c is the same TS signal 100, in principle, it is assumed that the TMCC basic information 101c is composed of common data contents.
[0041]
Next, the processing operation of the input board 2aa in this embodiment will be described.
As described above, the TS signal 100 transmitted from the broadcasting station 1a is first input to the input terminal 40 of the input board 2aa of the transmitting station 2, for example. The TS signal 100 input to the input terminal 40 is separated into, for example, two TS signals 100 that are equal to each other. One of the TS signals 100 thus separated is provided to the signal processing circuit 15 of the current machine 10 and the other is reserved. The signal is input to the signal processing circuit 25 of the machine 20.
[0042]
For example, the signal processing circuit 15 to which the TS signal 100 is input performs various processes on the TS signal 100 and outputs the processed TS signal to the output terminal 51. Examples of processing performed by the signal processing circuit 15 include input monitoring processing and TMCC inspection processing. Here, the input monitoring process means, for example, a process for determining whether the transport packets 101 to 104 constituting the TS signal 100 are input to the signal processing circuit 15 at an appropriate cycle. The determination is made by detecting the head part of each transport packet 101-104 using the sync word 101a of each transport packet 101-104 as a clue, and whether the head part can be detected at a constant period. Also, the TMCC inspection process means, for example, a process for inspecting whether or not the contents of the TMCC basic information 101c included in each transport packet 101 to 104 are correct. In addition, whether or not the contents of each TMCC basic information 101c included in each transport packet 101 to 104 match between the transport packets 101 to 104, and information such as the number of slots included in the TMCC basic information 101c is correct. And the like.
[0043]
On the other hand, the signal processing circuit 25 to which the TS signal 100 is input also performs various processes similar to the above-described signal processing circuit 15 on the input TS signal 100, and the processed TS signal is output to the output terminal 52. Output.
[0044]
As described above, the TS signal 100 output from each of the output terminals 51 and 52 is input to, for example, an output signal selection device (not shown) included in the input board 2aa, and the output signal selection device includes the output terminal 51, Only one of the TS signals 100 input from 52 is selected, and only the selected TS signal is input to the TS synthesis board 2b. Normally, the output signal selection device selects, for example, the TS signal 100 output from the output terminal 51 (the TS signal 100 processed by the current machine 10) as a signal to be input to the TS synthesis board 2b, and the output terminal 51 The TS signal 100 output from is output as an input signal to the TS synthesis board 2b (first situation). However, for example, when it is detected as a result of the processing in the signal processing circuit 15 (input monitoring processing, TMCC inspection processing, etc.) that the TS signal 100 in the current machine 10 is defective (second situation) ), The output signal selection device switches the processing system of the TS signal 100 supplied to the TS synthesis board 2b, and the TS signal 100 output from the output terminal 52 instead of the output terminal 51 (processed by the spare 20). The selected TS signal 100) is selected as a signal to be input to the TS synthesis board 2b. By this selection, the output signal selection device stops the output of the TS signal 100 output from the output terminal 51 to the TS composite board 2b, and instead uses the TS signal 100 output from the output terminal 52 as the TS composite board 2b. Output to.
[0045]
When the processing system of the TS signal 100 is switched by this output signal selection device (switching from the active machine 10 to the spare machine 20), the input board 2aa outputs the TS signal 100 output from the working machine 10 and the spare machine 20 Synchronization processing with the TS signal 100 to be performed is performed. Note that this synchronization processing corrects a timing lag between the TS signal 100 output from the active device 10 and the TS signal 100 output from the standby device 20 that may occur when the processing system of the TS signal 100 is switched. The processing is performed for the purpose of ensuring the continuity of the TS signal 100 supplied to the TS synthesis substrate 2b before and after the switching of the processing system. Hereinafter, the procedure of this synchronization processing will be described.
[0046]
If it is detected as a result of the processing in the signal processing circuit 15 that the TS signal 100 in the current machine 10 is defective, for example, a CPU (not shown) that controls the entire input board 2aa is shown in FIG. An instruction signal for performing the synchronization processing is given to the switches 13 and 23 illustrated in FIG. Upon receiving this instruction, the switch 13 instructs the synchronization circuit 14 to output a synchronization signal, for example, and the switch 23 instructs the synchronization circuit 24 to receive the transmitted synchronization signal. give. By these instructions, for example, the synchronization circuit 14 outputs a synchronization signal under the control of the CPU 12, and the synchronization circuit 24 outputs the TS signal 100 output from the signal processing circuit 25 under the control of the CPU 22. , And synchronize with the TS signal 100 output from the working machine 10. The receiver 21 and the synchronization circuit 24 can receive the synchronization signal output from the driver 11 only when receiving an instruction to enable reception of the synchronization signal transmitted from the switch 23. By doing in this way, it can prevent that the synchronizing circuit 24 misrecognizes false signals, such as noise, as a synchronizing signal, and performs an incorrect synchronization process.
[0047]
FIG. 5 is a timing chart illustrating how the synchronization processing is performed.
As illustrated in FIG. 5, for example, the reference clock generator 30 illustrated in FIG. 2 supplies the same clock signals 111 and 122 to the synchronization circuit 14 of the active machine 10 and the synchronization circuit 24 of the standby machine 20. Supply.
[0048]
When the synchronization process is started and the switch 13 instructs the synchronization circuit 14 to output a synchronization signal, the synchronization circuit 14 starts from the TS signal 100 input to the signal processing circuit 15 under the control of the CPU 12. The sync word 101a (FIG. 4) is detected, and using the sync word 101a as a clue, the leading positions of the transport packets 101 to 104 serving as the synchronization timing (timing A illustrated in FIG. 5) are determined. In FIG. 5, the timing of the head position is shown as a basic synchronization signal 112 which is a signal for measuring the timing of data processing in the first data processing system.
[0049]
When the head position of the transport packets 101 to 104, that is, the basic synchronization signal 112 is detected, for example, the synchronization circuit 14 next detects the synchronization signal 113 at a timing advanced by one clock from the basic synchronization signal 112. The driver 11 is instructed to output, and the driver 11 outputs to the receiver 21 a synchronization signal 113 that is advanced by one clock from the basic synchronization signal 112 in accordance with this instruction. For example, it is desirable that the pulse width of the synchronization signal 113 is two clocks or more. This is because, when the pulse width of the synchronization signal 113 is one clock, attenuation, delay, etc. of the synchronization signal 113 output from the current machine 10 occur due to cable attenuation, IC (Integrated Circuit) variation, etc. This is to prevent the pulse width of the synchronization signal 121 received by the spare machine 20 from being within one pulse pulse due to these influences and preventing the synchronization signal 121 in the spare machine 20 from being overlooked without being latched.
[0050]
For example, the synchronization signal 113 output from the driver 11 is received by the receiver 21 and input to the synchronization circuit 24 (synchronization signal 121). FIG. 5 shows an example in which the synchronization signal 113 output from the active machine 10 is transmitted to the standby machine 20 with a delay of 0.5 clock.
[0051]
For example, the synchronization circuit 24 to which the synchronization signal 121 is input first latches the synchronization signal 121 at the rising edge of the clock signal 122 under the control of the CPU 22 to generate the synchronization processing signal 123. When the synchronization processing signal 123 is generated, for example, the synchronization circuit 24 then latches the synchronization processing signal 123 at the rising edge of the clock signal 122 to generate the synchronization processing signal 124. When the synchronization processing signal 124 is generated, for example, next, a logical sum of the generated synchronization processing signal 123 and the inverted signal of the synchronization processing signal 124 is obtained to generate the synchronization processing signal 125. The generated synchronization processing signal 125 is latched at the rising edge of the clock signal 122, for example, and the basic synchronization signal 126 illustrated in FIG. 5 is generated.
[0052]
When the basic synchronization signal 126 is generated in this way, for example, the synchronization circuit 24 outputs the TS signal 100 output from the signal processing circuit 25 from the signal processing circuit 15 based on the basic synchronization signal 126. Synchronized with the TS signal 100. Specifically, the sync word 101a is extracted from the TS signal input to the signal processing circuit 25, and the leading positions of the transport packets 101 to 104 detected using the sync word 101a as the clue are used as the timing of the basic synchronization signal 126. Synchronize with.
[0053]
As described above, when the processing of the TS signal 100 is switched from the active device 10 to the standby device 20, the TS signal 100 output from the signal processing circuit 25 of the active device 10 is output from the signal processing circuit 25 of the standby device 20. By synchronizing with the TS signal 100, it is possible to easily ensure the continuity of the TS signal 100 when the processing system of the TS signal 100 is switched from the active device 10 to the standby device 20.
[0054]
For example, when the synchronization signal 113 is output from the active machine 10 to the standby machine 20 described above, additional data (for example, for ensuring the continuity and reliability of the TS signal 100 between the active machine 10 and the standby machine 20) Counter number information indicating the number of clock counters in the active machine 10 or change count information which is information indicating the number of changes in the TS signal 100 processed in the active machine 10) from the driver 11 of the active machine 10 to the spare machine 20 It is good also as outputting to. The additional data (counter number information, number of changes information, etc.) output in this way is received by, for example, the receiver 21 of the spare machine 20, and the spare machine 20 uses such additional data and uses the additional data in the signal processing circuit 25. The TS signal 100 is processed.
[0055]
Here, it is desirable that the additional data sent from the current machine 10 to the spare machine 20 has a pulse width of 3 clocks or more. This is to ensure delivery of additional data from the active machine 10 to the spare machine 20.
[0056]
The pulse width of this additional data is preferably a multiple of 2 with respect to the clock width. This is to reduce the circuit size.
As described above, in this embodiment, the signal processing circuit 15 performs processing of the provided data under the first situation, and the driver 11 performs synchronization between the data processing systems under the second situation. A synchronization signal which is a signal necessary for the operation is output, the receiver 21 receives the synchronization signal output from the driver 11, and the synchronization circuit 24 uses the synchronization signal received at the receiver 21 to synchronize with the active machine 10. Data processing system for processing the provided TS signal 100 since the provided data is processed by the signal processing circuit 25 in accordance with the synchronization processing by the synchronization circuit 24 in the second situation. Even when the current machine 10 is switched to the spare machine 20, before and after the switching of the data processing system, It is possible to ensure the continuity of the output signal.
[0057]
In addition, since the spare machine 20 can receive the synchronization signal transmitted from the active machine 10 only in the second situation by switching the switch 23, the spare machine 20 is able to receive noise and the like generated in the active machine 10. It is possible to suppress a problem that the erroneous signal is mistaken as a synchronization signal and the TS signal is synchronized at an incorrect timing.
[0058]
Further, during the synchronization process between the active machine 10 and the standby machine 20, the active machine 10 outputs counter number information indicating the number of clock counters in the active machine 10 to the standby machine 20, and the output counter number information is reserved. By receiving at the machine 20, it becomes possible to make the number of clock counters of the spare machine 20 coincide with that of the active machine 10. As a result, it is possible to match the number of clock counters before and after switching the data processing system, and it is possible to prevent a situation in which subsequent processing performed using the number of clock counters is hindered.
[0059]
Further, during the synchronization process between the active machine 10 and the standby machine 20, the current machine 10 outputs change count information, which is information indicating the number of changes in the data provided to the current machine 10, to the standby machine 20 and outputs it. By receiving the changed number of times information in the spare machine 20, it becomes possible to match the number of times of change of the spare machine 20 with the active machine 10. As a result, it is possible to match the number-of-changes information before and after switching of the data processing system, and it is possible to prevent a situation in which subsequent processing performed in association with the number of changes is hindered.
[0060]
Further, the reference clock generator 30 provides the same clock to the active machine 10 and the spare machine 20, and is more than the first basic synchronization signal 112 which is a signal for timing the data processing in the active machine 10. A signal output at a timing advanced by one clock in the clock provided by the reference clock generator 30 is used as a synchronization signal, and the synchronization signal received by the receiver 21 is provided by the reference clock generator 30 in the synchronization circuit 24. The first synchronization processing signal 123 latched by the generated clock is generated, and the generated first synchronization processing signal 123 is latched by the clock provided by the reference clock generator 30 to generate the second synchronization processing signal 124. The first synchronization processing signal 123 generated and the second synchronization processing signal 1 generated And a third synchronization processing signal 125 that is ORed with the inverted signal of 4 is generated, and the generated third synchronization processing signal 125 is latched by the clock provided by the reference clock generator 30. By generating the basic synchronization signal 126, the delay of the synchronization signal 113 is generated even when a delay within one clock occurs before the synchronization signal 113 output from the active device 10 reaches the spare device 20. It becomes possible to perform the synchronization processing of the TS signal 100 in the spare machine 20 without being affected by the above.
[0061]
Further, by making the synchronization signal 113 a signal having a pulse width of two clocks or more in the clock provided by the reference clock generator 30, it is output from the active device 10 due to attenuation by a cable, IC variation, or the like. As a result, the synchronization signal 113 is attenuated and delayed, and the pulse width of the synchronization signal 121 received by the spare machine 20 is within one pulse due to these influences, and the synchronization signal 121 in the spare machine 20 is not latched and is overlooked. It is possible to prevent such a situation.
[0062]
Further, the first situation is a situation in which the data in the active machine 10 is normal, and the second situation is a situation in which a problem has occurred in the data in the active machine 10, so that the data is output from the active machine 10. It is possible to ensure the continuity of the output signal before and after switching of the data processing system performed when a problem occurs in the data to be processed.
[0063]
The present invention is not limited to the embodiment described above.
Next, a second embodiment of the present invention will be described.
This embodiment is a modification of the first embodiment, and is different from the first embodiment in that the switches 13 and 23 illustrated in FIG. 2 are not provided. Below, it demonstrates centering around difference with 1st Embodiment, and abbreviate | omits description about the matter which is common in 1st Embodiment.
[0064]
FIG. 6 is a block diagram illustrating the configuration of the input board 200 in this embodiment.
The input board 200 corresponds to, for example, the data processing apparatus according to the present invention, and there is a problem in the data processing in the current machine 210, which is the first data processing system that performs data processing in a normal state, and the current machine 210. In this case, in the spare unit 220, which is a second data processing system that performs data processing, a reference clock generator 230, which is a clock providing means for generating a reference clock signal, an input terminal 240 to which a TS signal is input, and an active unit 210 An output terminal 251 from which the processed signal is output and an output terminal 252 from which the signal processed in the spare machine 220 is output are provided.
[0065]
Here, as illustrated in FIG. 6, the active machine 10 includes, for example, a driver 211, a synchronization circuit 214, and a signal processing circuit 215, and the spare machine 220 includes, for example, a receiver 221, a synchronization And a signal processing circuit 225.
[0066]
As illustrated in FIG. 6, for example, the reference clock generator 230 is configured to be able to provide a clock signal to the synchronization circuits 214 and 224, and the synchronization circuit 214 is connected to the driver 211 and the signal processing circuit 215. The driver 211 is configured to be able to provide information to the receiver 221, the receiver 221 to the synchronization circuit 224, and the synchronization circuit 224 to the signal processing circuit 225. Further, for example, the input terminal 240 can provide a TS signal to the signal processing circuits 215 and 225, and the signal processing circuits 215 and 225 can provide a processing signal to the output terminals 251 and 252. Each is composed.
[0067]
Next, the processing operation of the input board 200 in this embodiment will be described.
As in the first embodiment, the TS signal 100 transmitted from the broadcasting station is first input to the input terminal 240 of the input board 200, for example. The TS signal 100 input to the input terminal 240 is separated into, for example, two TS signals 100 that are equal to each other. One of the TS signals 100 separated in this way is sent to the signal processing circuit 215 of the active device 210, and the other is reserved. The signal is input to the signal processing circuit 225 of the machine 220.
[0068]
For example, the signal processing circuit 215 to which the TS signal 100 is input performs various processes on the TS signal 100 and outputs the processed TS signal to the output terminal 251, as in the first embodiment. On the other hand, the signal processing circuit 225 to which the TS signal 100 is input also performs various processes on the input TS signal 100 and outputs the processed TS signal to the output terminal 52, for example.
[0069]
As in the first embodiment, the TS signals 100 output from the output terminals 251 and 252 as described above are input to, for example, an output signal selection device (not shown) included in the input board 200, and this output signal The selection device selects only one of the TS signals 100 input from the output terminals 251 and 252 and inputs only the selected TS signal to the TS synthesis board. Normally, the output signal selection device selects, for example, the TS signal 100 output from the output terminal 251 (the TS signal 100 processed by the current machine 210) as a signal to be input to the TS synthesis board, and from the output terminal 251. The output TS signal 100 is output as an input signal to the TS synthesis substrate (first situation). However, for example, when it is detected as a result of the processing (input monitoring processing, TMCC inspection processing, etc.) in the signal processing circuit 215 that the TS signal 100 in the current machine 210 is defective (second situation) ), This output signal selection device switches the processing system of the TS signal 100 supplied to the TS synthesis board, and does not output from the output terminal 251 but the TS signal 100 output from the output terminal 252 (processed by the spare unit 220). The TS signal 100) is selected as a signal to be input to the TS synthesis board. By this selection, the output signal selection device stops outputting the TS signal 100 output from the output terminal 251 to the TS synthesis board, and instead outputs the TS signal 100 output from the output terminal 252 to the TS synthesis board. To do.
[0070]
When the processing system of the TS signal 100 is switched by this output signal selection device (switching from the active device 210 to the standby device 220), the input board 200 outputs the TS signal 100 output from the active device 210 and the standby device 220. Synchronization processing with the TS signal 100 to be performed is performed. The synchronization processing in this embodiment is performed, for example, every time when the power source of the active device 210 and the standby device 220 is turned on, or every super frame (SF: Super Frame (unit of transmission composite wave in BS digital broadcasting)). Is called. The details of the synchronization processing in this embodiment are the same as the processing in the first embodiment, for example, and the description thereof is omitted in this embodiment.
[0071]
As described above, in this embodiment, the signal processing circuit 215 performs processing of the provided data under the first situation, and signals necessary for synchronization between the data processing systems under the second situation. A certain synchronization signal is output by the driver 211, the synchronization signal output by the driver 211 is received by the receiver 221, and the synchronization processing for the active device 210 is performed by the synchronization circuit 224 using the synchronization signal received by the receiver 221. In the second situation, since the provided data is processed by the signal processing circuit 225 in accordance with the synchronization processing by the synchronization circuit 224, the data processing system for processing the provided TS signal 100 is the active machine 210. Even when switching to the spare machine 220 from For example it is possible to ensure the continuity of the output signal before and after.
[0072]
Further, in this embodiment, for example, the synchronization process is always performed every time the power of the active machine 210 and the standby machine 220 is turned on, or every superframe, so the timing for performing the synchronization process is controlled. Thus, the CPU, switch, and the like are not required, and the circuits of the active machine 210 and the spare machine 220 can be simplified.
[0073]
The present invention is not limited to the embodiment described above.
Next, a third embodiment of the present invention will be described.
This embodiment is also a modification of the first embodiment. Below, it demonstrates centering around difference with 1st Embodiment, and abbreviate | omits description about the matter which is common in 1st Embodiment.
[0074]
FIG. 7 is a block diagram illustrating the configuration of the input board 300 in this embodiment.
The input board 300 corresponds to, for example, the data processing apparatus according to the present invention, and there is a problem in data processing in the current machine 310 and the current machine 310 that are the first data processing system that performs data processing in a normal state. In this case, in the spare unit 320, which is a second data processing system for performing data processing, a reference clock generator 330 which is a clock providing means for generating a reference clock signal, an input terminal 340 to which a TS signal is input, and an active unit 310 It has an output terminal 351 for outputting a processed signal and an output terminal 352 for outputting a signal processed in the spare machine 320.
[0075]
Here, as illustrated in FIG. 7, for example, the active machine 310 outputs a first synchronization signal that is a signal necessary for synchronization between data processing systems in the second situation. Driver 311 as an output means, receiver 316 as a second synchronization signal receiving means for receiving a second synchronization signal output from the spare machine 320, a CPU 312 for controlling the current machine 310, and a switch for giving an instruction to output the synchronization signal 313, a synchronization circuit 314 that performs a synchronization process between the active machine 310 and the spare machine 320, and a signal processing circuit that is a first data processing unit that performs processing of provided data under the first situation 315. In addition, the spare unit 320 includes, for example, a receiver 321 that is a first synchronization signal reception unit that receives the first synchronization signal output from the synchronization signal output unit, a CPU 322 that controls the spare unit 320, and reception of the synchronization signal. A switch 323, which is a synchronization signal reception permission means for giving an instruction to enable, and a first synchronization signal received by the first synchronization signal reception means, and a second processing for performing a synchronization process for the first data processing system A synchronization circuit 324 as a synchronization processing means, and a signal processing circuit 325 as a second data processing means for processing the provided data in accordance with the synchronization processing by the second synchronization processing means in the second situation. And a second synchronization signal output means for outputting a second synchronization signal which is a signal necessary for synchronization between the data processing systems under the first situation. It has a driver 326 that.
[0076]
As illustrated in FIG. 7, for example, the reference clock generator 330 is configured to be able to provide a clock signal to the synchronization circuits 314 and 324, and the CPU 312 is synchronized with the synchronization circuit 314 and the CPU 322 is synchronized. The circuit 324 is configured to be able to exchange information with each other. In addition, the switch 313 is synchronized with the synchronization circuit 314, the synchronization circuit 314 is synchronized with the driver 311 and the signal processing circuit 315, the driver 311 is synchronized with the receiver 321, the receiver 316 is synchronized with the synchronization circuit 314, and the switch 323 is synchronized. The synchronization circuit 324, the synchronization circuit 324, the signal processing circuit 325 and the driver 326, the driver 326, the receiver 316, and the receiver 321, the synchronization circuit 324, respectively. . Further, for example, the input terminal 340 can provide a TS signal to the signal processing circuits 315 and 325, and the signal processing circuits 315 and 325 can provide a processing signal to the output terminals 351 and 352, respectively. Each is composed.
[0077]
Next, the processing operation of the input board 300 in this embodiment will be described.
Similar to the first embodiment, the TS signal 100 transmitted from the broadcasting station is first input to the input terminal 340 of the input board 300, for example. The TS signal 100 input to the input terminal 340 is separated into, for example, two TS signals 100 that are equal to each other. One of the TS signals 100 thus separated is sent to the signal processing circuit 315 of the active device 310 and the other is a spare. The signal is input to the signal processing circuit 325 of the machine 320.
[0078]
For example, as in the first embodiment, the signal processing circuit 315 to which the TS signal 100 is input performs various processes on the TS signal 100 and outputs the processed TS signal to the output terminal 351. On the other hand, the signal processing circuit 325 to which the TS signal 100 is input also performs various processes on the input TS signal 100 and outputs the processed TS signal to the output terminal 352, for example.
[0079]
As in the first embodiment, the TS signals 100 output from the output terminals 351 and 352 as described above are input to, for example, an output signal selection device (not shown) included in the input board 300, and this output signal. The selection device selects only one of the TS signals 100 input from the output terminals 351 and 352, and inputs only the selected TS signal to the TS synthesis board. Normally, this output signal selection device selects, for example, the TS signal 100 output from the output terminal 351 (the TS signal 100 processed by the current machine 310) as a signal to be input to the TS synthesis board, and from the output terminal 351. The output TS signal 100 is output as an input signal to the TS synthesis substrate (first situation). However, for example, when it is detected as a result of the processing (input monitoring processing, TMCC inspection processing, etc.) in the signal processing circuit 315 described above that a defect has occurred in the TS signal 100 in the current machine 310 (second situation) ), This output signal selection device switches the processing system of the TS signal 100 supplied to the TS synthesis board, and does not output from the output terminal 351 but the TS signal 100 (processed by the spare unit 320) output from the output terminal 352. The TS signal 100) is selected as a signal to be input to the TS synthesis board. By this selection, the output signal selection device stops outputting the TS signal 100 output from the output terminal 351 to the TS synthesis substrate, and instead outputs the TS signal 100 output from the output terminal 352 to the TS synthesis substrate. To do.
[0080]
When the processing system of the TS signal 100 is switched by this output signal selection device (switching from the active machine 310 to the standby machine 320), the input board 300 outputs the TS signal 100 output from the active machine 310 and the standby machine 320. Synchronization processing with the TS signal 100 to be performed is performed. The synchronization process here is, for example, the same process as the synchronization process in the first embodiment, and the description thereof is omitted in this embodiment.
[0081]
Furthermore, in this embodiment, it is also possible to perform a synchronization process when switching the processing system from the spare machine 320 to the active machine 310. Note that switching of the processing system from the spare machine 320 to the active machine 310 is performed, for example, when the TS signal in the active machine 310 becomes normal (first situation).
[0082]
In this case, for example, a CPU (not shown) that controls the entire input board 300 gives an instruction signal to execute the synchronization processing to the switches 313 and 323 illustrated in FIG. For example, the switch 323 that has received this instruction instructs the synchronization circuit 324 to output a synchronization signal, and the switch 313 instructs the synchronization circuit 314 to receive the transmitted synchronization signal. give. By these instructions, for example, the synchronization circuit 324 outputs a synchronization signal under the control of the CPU 322, and the synchronization circuit 314 outputs the TS signal 100 output from the signal processing circuit 315 under the control of the CPU 312. In synchronization with the TS signal 100 output from the spare unit 320. The receiver 316 and the synchronization circuit 314 can receive the synchronization signal output from the driver 326 only when receiving an instruction to enable reception of the synchronization signal sent from the switch 313. In this way, it is possible to prevent the synchronization circuit 314 from erroneously recognizing an erroneous signal such as noise as a synchronization signal and performing an incorrect synchronization process. Note that the synchronization processing here is also, for example, the same processing as the synchronization processing in the first embodiment, and the description thereof is omitted in this embodiment.
[0083]
As described above, in this embodiment, the signal processing circuit 315 performs processing of the provided data under the first situation, and the driver 311 performs synchronization between the data processing systems under the second situation. The first synchronization signal, which is a signal necessary for the first synchronization signal, is output, the receiver 321 receives the first synchronization signal output from the driver 311, and the synchronization circuit 324 receives the first synchronization signal received by the receiver 321. The signal is used to perform synchronization processing for the current machine 310, and the driver 326 outputs a second synchronization signal, which is a signal necessary for synchronization between the data processing systems, in the first situation. The second synchronization signal output from the driver 326 is received by the driver 326 and received by the synchronization circuit 314. The second synchronization signal received at 316 is used to perform synchronization processing on the spare unit 320, and the data provided by the signal processing circuit 315 according to the synchronization processing by the synchronization circuit 314 in the first situation. Therefore, even when the data processing system for processing the provided TS signal 100 is switched from the active device 310 to the standby device 320, the data processing system is switched from the standby device 320 to the active device 310. Even if it exists, it becomes possible to ensure the continuity of the output signal before and after switching of this data processing system.
[0084]
The present invention is not limited to the embodiment described above.
Next, a fourth embodiment of the present invention will be described.
This embodiment is a modification of the third embodiment, and is different from the third embodiment only in that it is configured so that switching of the data processing system can be remotely operated. Below, it demonstrates centering around difference with 3rd Embodiment, and abbreviate | omits description about the matter which is common in 3rd Embodiment.
[0085]
FIG. 8 is a block diagram illustrating the configuration of the input board 400 in this embodiment.
The input board 400 is, for example, a first data processing system that performs data processing in a normal state, and a second data processing system that performs data processing when a problem occurs in data processing in the current machine 410. A spare unit 420, a reference clock generator 430 which is a clock providing means for generating a reference clock signal, an input terminal 440 to which a TS signal is input, an output terminal 451 to which a signal processed in the active unit 410 is output, and It has an output terminal 452 for outputting a signal processed in the spare machine 420 and is connected via a hub 461 so that information can be exchanged with a control device 460 for controlling each input board.
[0086]
For example, the active unit 410 includes a driver 411 that is a synchronization signal output unit that outputs a first synchronization signal that is a signal necessary for synchronization between data processing systems in the second situation, and a spare unit 420. A receiver 416 that is a second synchronization signal receiving means for receiving the output second synchronization signal, a CPU 412 that controls the current machine 410, a switch 413 that gives an instruction to output a synchronization signal, and the current machine 410 and the spare machine 420. A synchronization circuit 414 that performs synchronization processing between them, a signal processing circuit 415 that is a first data processing means that performs processing of provided data under the first situation, and a current device 410 that is connected to the control device 460, It has an Ethernet I / F 417 that connects to an Ethernet configured by a hub 461 and the like. In addition, the spare unit 420 includes, for example, a receiver 421 that is a first synchronization signal receiving unit that receives the first synchronization signal output from the synchronization signal output unit, a CPU 422 that controls the standby unit 420, and reception of the synchronization signal. A switch 423, which is a synchronization signal reception permission means for giving an instruction to enable, and a first synchronization signal received by the first synchronization signal reception means, and a second processing for performing a synchronization process for the first data processing system A synchronization circuit 424 as a synchronization processing means, and a signal processing circuit 425 as a second data processing means for processing provided data in accordance with the synchronization processing by the second synchronization processing means in the second situation. And a second synchronization signal output means for outputting a second synchronization signal which is a signal necessary for achieving synchronization between the data processing systems under the first situation. Driver 426, and has an Ethernet I / F427 is connected to the Ethernet constituted the working machine 410 by the controller 460 and the hub 461 and the like.
[0087]
As illustrated in FIG. 8, for example, the reference clock generator 430 is configured to be able to provide a clock signal to the synchronization circuits 414 and 424, and the CPU 412 includes the synchronization circuit 414 and the Ethernet I / F 417, The CPU 422 is configured to be able to exchange information with the synchronization circuit 424 and the Ethernet I / F 427. Further, the switch 413 is synchronized with the synchronization circuit 414, the synchronization circuit 414 is synchronized with the driver 411 and the signal processing circuit 415, the driver 411 is synchronized with the receiver 421, the receiver 416 is synchronized with the synchronization circuit 414, and the switch 423 is synchronized. The synchronization circuit 424 is configured to be able to provide information to the signal processing circuit 425 and the driver 426, the driver 426 to the receiver 416, and the receiver 421 to the synchronization circuit 424. . Further, for example, the input terminal 440 can provide a TS signal to the signal processing circuits 415 and 425, and the signal processing circuits 415 and 425 can provide a processing signal to the output terminals 451 and 452. Each is composed.
[0088]
Next, the processing operation of the input board 400 in this embodiment will be described.
Similar to the first embodiment, the TS signal 100 transmitted from the broadcasting station is first input to the input terminal 440 of the input board 400, for example. The TS signal 100 input to the input terminal 440 is separated into, for example, two TS signals 100 that are equal to each other. One of the TS signals 100 thus separated is supplied to the signal processing circuit 415 of the active device 410 and the other is a spare signal. The signal is input to the signal processing circuit 425 of the machine 420.
[0089]
For example, the signal processing circuit 415 to which the TS signal 100 is input performs various processes on the TS signal 100 and outputs the processed TS signal to the output terminal 451 as in the first embodiment. On the other hand, the signal processing circuit 425 to which the TS signal 100 is input also performs various processes on the input TS signal 100, for example, and outputs the processed TS signal to the output terminal 452.
[0090]
As in the first embodiment, the TS signals 100 output from the output terminals 451 and 452 as described above are input to, for example, an output signal selection device (not shown) included in the input board 400, and this output signal. The selection device selects only one of the TS signals 100 input from the output terminals 451 and 452 and inputs only the selected TS signal to the TS synthesis board. Normally, this output signal selection device selects, for example, the TS signal 100 output from the output terminal 451 (the TS signal 100 processed by the current machine 410) as a signal to be input to the TS synthesis board, and from the output terminal 451 The output TS signal 100 is output as an input signal to the TS synthesis substrate (first situation). However, for example, when it is detected as a result of the processing in the signal processing circuit 415 (input monitoring processing, TMCC inspection processing, etc.) that the TS signal 100 in the current machine 410 is defective (second situation) ), This output signal selection device switches the processing system of the TS signal 100 supplied to the TS synthesis board, and the TS signal 100 output from the output terminal 452 instead of the output terminal 451 (processed by the spare unit 420). The TS signal 100) is selected as a signal to be input to the TS synthesis board. By this selection, the output signal selection device stops outputting the TS signal 100 output from the output terminal 451 to the TS synthesis board, and instead outputs the TS signal 100 output from the output terminal 452 to the TS synthesis board. To do.
[0091]
When the processing system of the TS signal 100 is switched by this output signal selection device (switching from the working machine 410 to the spare machine 420), the input board 400 outputs the TS signal 100 output from the working machine 410 and the spare machine 420. Synchronization processing with the TS signal 100 to be performed is performed.
[0092]
When performing this synchronization processing, for example, the control device 460 transmits an instruction signal (specifically, for example, TCP communication) to the CPUs 412 and 422 via the hub 461 and the Ethernet I / Fs 417 and 427. / IP (command in Transmission Control Protocol / Internet Protocol). With this instruction signal, for example, the synchronization circuit 414 outputs a synchronization signal under the control of the CPU 412, and the synchronization circuit 424 outputs the TS signal 100 output from the signal processing circuit 425 under the control of the CPU 422. , And synchronized with the TS signal 100 output from the working machine 410. The receiver 421 and the synchronization circuit 424 can receive the synchronization signal output from the driver 411 only when receiving an instruction to enable reception of the synchronization signal transmitted from the control device 460. . By doing so, it is possible to prevent the synchronization circuit 424 from misrecognizing an erroneous signal such as noise as a synchronization signal and performing an incorrect synchronization process. The details of the synchronization processing here are the same as those in the first embodiment, for example, and the description thereof is omitted in this embodiment.
[0093]
Furthermore, in this embodiment, it is also possible to perform a synchronization process when switching the processing system from the spare machine 420 to the active machine 410. Note that the switching of the processing system from the spare machine 420 to the active machine 410 is performed, for example, when the TS signal in the active machine 410 becomes normal (first situation).
[0094]
Also in this case, for example, the control device 460 gives an instruction signal for performing the synchronization processing to the CPUs 412 and 422 via the hub 461 and the Ethernet I / Fs 417 and 427. By this instruction signal, for example, the synchronization circuit 424 outputs a synchronization signal under the control of the CPU 422, and the synchronization circuit 414 outputs the TS signal 100 output from the signal processing circuit 415 under the control of the CPU 412. In synchronization with the TS signal 100 output from the spare unit 420. Note that the receiver 416 and the synchronization circuit 414 can receive the synchronization signal output from the driver 426 only when receiving an instruction to enable reception of the synchronization signal sent from the control device 460. . By doing so, it is possible to prevent the synchronization circuit 414 from erroneously recognizing an erroneous signal such as noise as a synchronization signal and performing an incorrect synchronization process. The details of the synchronization processing here are the same as those in the first embodiment, for example, and the description thereof is omitted in this embodiment.
[0095]
As described above, in this embodiment, the signal processing circuit 415 processes the provided data under the first situation, and the driver 411 performs synchronization between the data processing systems under the second situation. The first synchronization signal which is a signal necessary for the first synchronization is output, the first synchronization signal output from the driver 411 is received by the receiver 421, and the first synchronization signal received by the receiver 421 is received by the synchronization circuit 424. The signal is used to perform synchronization processing on the active machine 410, and the driver 426 outputs a second synchronization signal, which is a signal necessary for synchronization between the data processing systems, in the first situation. 416 receives the second synchronization signal output in the driver 426 and the synchronization circuit 414 receives the second synchronization signal. The second synchronization signal received at 416 is used to perform synchronization processing on the spare unit 420, and the data provided by the signal processing circuit 415 in accordance with the synchronization processing by the synchronization circuit 414 under the first situation. Therefore, even if the data processing system for processing the provided TS signal 100 is switched from the active device 410 to the standby device 420, the data processing system is switched from the standby device 420 to the active device 410. Even if it exists, it becomes possible to ensure the continuity of the output signal before and after switching of this data processing system.
[0096]
Further, in this embodiment, since the control device 460 gives an instruction to synchronize the TS signal 100 between the active machine 410 and the standby machine 420, it is convenient for management on each input board. It becomes possible to improve the property.
[0097]
The present invention is not limited to the embodiment described above. For example, in this embodiment, the control device 460 performs an instruction to perform synchronization processing of the TS signal 100 between the active device 410 and the standby device 420. However, as in the third embodiment, The switches 413 and 423 may give an instruction to perform this synchronization processing.
[0098]
【The invention's effect】
As described above, in the data processing apparatus of the present invention, the first data processing means processes the provided data under the first situation, and the synchronization signal output means under the second situation. A synchronization signal that is a signal necessary for synchronization between data processing systems is output, the synchronization signal receiving means receives the synchronization signal output from the synchronization signal output means, and the synchronization processing means receives the synchronization signal. The synchronization signal received by the means is used to perform the synchronization processing for the first data processing system, and is provided by the second data processing means according to the synchronization processing by the synchronization processing means in the second situation. Even if the data processing system for processing the provided data is switched, the data processing system It is possible to ensure the continuity of the output signal before and after switching.
[0099]
In the data processing method of the present invention, the provided data is processed in the first situation by the first data processing step, and the data processing system in the second situation by the synchronization signal output step. A synchronization signal, which is a signal necessary for synchronization between the two, is output, the synchronization signal output step receives the synchronization signal output in the synchronization signal output step, and the synchronization processing step receives it in the synchronization signal reception step. The synchronized data is used to perform synchronization processing for the first data processing system, and the second data processing step performs the synchronization of the provided data according to the synchronization processing by the synchronization processing step in the second situation. This is the case when the data processing system for processing the provided data has been switched. Also, it is possible to ensure the continuity of the output signal before and after switching of the data processing system.
[Brief description of the drawings]
FIG. 1 is a conceptual diagram illustrating a digital satellite broadcast program distribution system.
FIG. 2 is a block diagram illustrating the configuration of the input board illustrated in FIG. 1;
FIG. 3 is a conceptual diagram illustrating the data structure of a TS signal.
4 is a conceptual diagram illustrating the data configuration of the transport packet illustrated in FIG. 3;
FIG. 5 is a timing chart illustrating how synchronization processing is performed.
FIG. 6 is a block diagram illustrating a configuration of an input board.
FIG. 7 is a block diagram illustrating a configuration of an input board.
FIG. 8 is a block diagram illustrating a configuration of an input board.
FIG. 9 is a conceptual diagram illustrating a program distribution system in digital satellite broadcasting.
[Explanation of symbols]
2aa to 2ad, 200, 300, 400, 511a to 511d ... Input board, 10, 210, 310, 410 ... Current machine, 20, 220, 320, 420 ... Spare machine, 11, 211, 311, 326, 411, 426 ... Drivers, 21, 21, 321, 316, 421, 416 ... Receivers, 13, 23, 313, 323, 413, 423 ... Switches, 14, 24, 214, 224, 314, 324, 414, 424 ... Synchronization circuits , 15, 25, 215, 225, 315, 325, 415, 425 ... signal processing circuit, 30, 230, 330, 430 ... reference clock generator, 111, 122 ... clock signal, 112, 126 ... basic synchronization signal, 113 121, synchronization signal, 123, 124, 125 ... synchronization processing signal

Claims (16)

複数のデータ処理系統を有するデータ処理装置において、
第１の状況下において、提供されたデータの処理を行う第１のデータ処理手段と、第２の状況下において、データ処理系統間における同期をとるために必要な信号である同期信号を出力する同期信号出力手段と、を有する第１のデータ処理系統と、
前記同期信号出力手段において出力された前記同期信号を受信する同期信号受信手段と、前記同期信号受信手段において受信された前記同期信号を用い、前記第１のデータ処理系統に対する同期化処理を行う同期化処理手段と、前記第２の状況下において、前記同期化処理手段による前記同期化処理に従い、提供されたデータを処理する第２のデータ処理手段と、を有する第２のデータ処理系統と、
を有することを特徴とするデータ処理装置。In a data processing apparatus having a plurality of data processing systems,
In the first situation, the first data processing means for processing the provided data and in the second situation, a synchronization signal, which is a signal necessary for synchronization between the data processing systems, is output. A first data processing system having synchronization signal output means;
A synchronization signal receiving unit that receives the synchronization signal output from the synchronization signal output unit, and a synchronization that performs a synchronization process on the first data processing system using the synchronization signal received by the synchronization signal receiving unit A second data processing system comprising: a data processing means; and a second data processing means for processing the provided data in accordance with the synchronization processing by the synchronization processing means in the second situation;
A data processing apparatus comprising: 前記第２のデータ処理系統は、
前記第２の状況下においてのみ、前記同期信号の受信を可能にする同期信号受信許可手段を、さらに有する、
ことを特徴とする請求項１記載のデータ処理装置。The second data processing system is:
A synchronization signal reception permission unit that enables reception of the synchronization signal only under the second situation;
The data processing apparatus according to claim 1. 前記第１のデータ処理系統は、
前記第１のデータ処理系統におけるクロックカウンタ数を示すカウンタ数情報を、前記第２の状況下において出力するカウンタ数情報出力手段を、さらに有し、
前記第２のデータ処理系統は、
前記カウンタ数情報出力手段において出力された前記カウンタ数情報を受信するカウンタ数情報受信手段を、さらに有する、
ことを特徴とする請求項１記載のデータ処理装置。The first data processing system is:
Counter number information output means for outputting counter number information indicating the number of clock counters in the first data processing system under the second situation;
The second data processing system is:
Counter number information receiving means for receiving the counter number information output in the counter number information output means;
The data processing apparatus according to claim 1. 前記第１のデータ処理系統は、
前記第１のデータ処理系統に提供された前記データの変化回数を示す情報である変化回数情報を、前記第２の状況下において出力する変化回数情報出力手段を、さらに有し、
前記第２のデータ処理系統は、
前記変化回数情報出力手段において出力された前記変化回数情報を受信する変化回数情報受信手段を、さらに有する、
ことを特徴とする請求項１記載のデータ処理装置。The first data processing system is:
Change number information output means for outputting change number information, which is information indicating the number of changes of the data provided to the first data processing system, in the second situation;
The second data processing system is:
A change number information receiving means for receiving the change number information output in the change number information output means;
The data processing apparatus according to claim 1. 前記第１のデータ処理系統と前記第２のデータ処理系統とに対し、同一クロックを提供するクロック提供手段を、さらに有し、
前記同期信号は、
前記第１のデータ処理系統におけるデータ処理のタイミングをはかるための信号である第１の基本同期信号よりも、前記クロック提供手段によって提供される前記クロックにおいて１クロック進んだタイミングで出力される信号であり、
前記同期化処理手段は、
前記同期信号受信手段において受信された前記同期信号を、前記クロック提供手段によって提供された前記クロックによってラッチした第１の同期処理信号を生成する第１の同期処理信号生成手段と、
前記第１の同期処理信号生成手段において生成された前記第１の同期処理信号を、前記クロック提供手段によって提供された前記クロックによってラッチした第２の同期処理信号を生成する第２の同期処理信号生成手段と、
前記第１の同期処理信号生成手段において生成された前記第１の同期処理信号と、前記第２の同期処理信号生成手段において生成された前記第２の同期処理信号の反転信号と、の論理和をとった第３の同期処理信号を生成する第３の同期処理信号生成手段と、
前記第３の同期処理信号生成手段において生成された前記第３の同期処理信号を、前記クロック提供手段によって提供された前記クロックによってラッチした第２の基本同期信号を生成する第２の基本同期信号生成手段と、
を有することを特徴とする請求項１記載のデータ処理装置。A clock providing means for providing the same clock to the first data processing system and the second data processing system;
The synchronization signal is
A signal output at a timing advanced by one clock in the clock provided by the clock providing means with respect to the first basic synchronization signal which is a signal for measuring the timing of data processing in the first data processing system. Yes,
The synchronization processing means includes
First synchronization processing signal generation means for generating a first synchronization processing signal obtained by latching the synchronization signal received by the synchronization signal receiving means with the clock provided by the clock providing means;
A second synchronization processing signal for generating a second synchronization processing signal obtained by latching the first synchronization processing signal generated by the first synchronization processing signal generation unit with the clock provided by the clock providing unit; Generating means;
The logical sum of the first synchronization processing signal generated by the first synchronization processing signal generation means and the inverted signal of the second synchronization processing signal generated by the second synchronization processing signal generation means A third synchronization processing signal generating means for generating a third synchronization processing signal taking
A second basic synchronization signal for generating a second basic synchronization signal obtained by latching the third synchronization processing signal generated by the third synchronization processing signal generation means with the clock provided by the clock providing means; Generating means;
The data processing apparatus according to claim 1, further comprising: 前記同期信号は、
前記クロック提供手段によって提供された前記クロックにおける２クロック分以上のパルス幅を有する信号である、
ことを特徴とする請求項５記載のデータ処理装置。The synchronization signal is
A signal having a pulse width of 2 clocks or more in the clock provided by the clock providing means;
6. A data processing apparatus according to claim 5, wherein: 前記第１の状況は、
前記第１のデータ処理系統におけるデータが正常である状況であり、
前記第２の状況は、
前記第１のデータ処理系統におけるデータに不具合が生じた状況である、
ことを特徴とする請求項１記載のデータ処理装置。The first situation is:
A situation in which the data in the first data processing system is normal;
The second situation is:
In the situation where a defect has occurred in the data in the first data processing system,
The data processing apparatus according to claim 1. 複数のデータ処理系統を有するデータ処理装置において、
第１の状況下において、提供されたデータの処理を行う第１のデータ処理手段と、第２の状況下において、データ処理系統間における同期をとるために必要な信号である第１の同期信号を出力する第１の同期信号出力手段と、を有する第１のデータ処理系統と、
前記第１の同期信号出力手段において出力された前記第１の同期信号を受信する第１の同期信号受信手段と、前記第１の同期信号受信手段において受信された前記第１の同期信号を用い、前記第１のデータ処理系統に対する同期化処理を行う第２の同期化処理手段と、前記第２の状況下において、前記第２の同期化処理手段による前記同期化処理に従い、提供されたデータを処理する第２のデータ処理手段と、前記第１の状況下において、データ処理系統間における同期をとるために必要な信号である第２の同期信号を出力する第２の同期信号出力手段と、を有する第２のデータ処理系統と、を有し、
前記第１のデータ処理系統は、
前記第２の同期信号出力手段において出力された前記第２の同期信号を受信する第２の同期信号受信手段と、前記第２の同期信号受信手段において受信された前記第２の同期信号を用い、前記第２のデータ処理系統に対する同期化処理を行う第１の同期化処理手段と、前記第１の状況下において、前記第１の同期化処理手段による前記同期化処理に従い、提供されたデータを処理する前記第１のデータ処理手段と、をさらに有する、
ことを特徴とするデータ処理装置。In a data processing apparatus having a plurality of data processing systems,
In the first situation, the first data processing means for processing the provided data, and in the second situation, the first synchronization signal which is a signal necessary for synchronization between the data processing systems A first synchronization signal output means for outputting the first data processing system,
First synchronization signal receiving means for receiving the first synchronization signal output from the first synchronization signal output means, and the first synchronization signal received by the first synchronization signal receiving means are used. Second synchronization processing means for performing synchronization processing on the first data processing system, and data provided in accordance with the synchronization processing by the second synchronization processing means in the second situation And second synchronization signal output means for outputting a second synchronization signal, which is a signal necessary for synchronization between the data processing systems under the first situation. A second data processing system having
The first data processing system is:
The second synchronization signal receiving means for receiving the second synchronization signal output from the second synchronization signal output means and the second synchronization signal received by the second synchronization signal receiving means are used. First synchronization processing means for performing synchronization processing on the second data processing system, and data provided in accordance with the synchronization processing by the first synchronization processing means in the first situation The first data processing means for processing
A data processing apparatus. 提供されたデータを処理するデータ処理方法において、
第１のデータ処理系統において行われる、
第１の状況下において、提供されたデータの処理を行う第１のデータ処理ステップと、第２の状況下において、データ処理系統間における同期をとるために必要な信号である同期信号を出力する同期信号出力ステップと、
第２のデータ処理系統において行われる、
前記同期信号出力ステップにおいて出力された前記同期信号を受信する同期信号受信ステップと、前記同期信号受信ステップにおいて受信された前記同期信号を用い、前記第１のデータ処理系統に対する同期化処理を行う同期化処理ステップと、前記第２の状況下において、前記同期化処理ステップによる前記同期化処理に従い、提供されたデータを処理する第２のデータ処理ステップと、
を有することを特徴とするデータ処理方法。In a data processing method for processing provided data,
Performed in the first data processing system,
In the first situation, a first data processing step for processing the provided data and in the second situation, a synchronization signal, which is a signal necessary for synchronization between the data processing systems, is output. A synchronization signal output step;
Performed in the second data processing system,
A synchronization signal reception step for receiving the synchronization signal output in the synchronization signal output step, and a synchronization for performing a synchronization process on the first data processing system using the synchronization signal received in the synchronization signal reception step A second data processing step for processing the provided data according to the synchronization processing by the synchronization processing step under the second situation;
A data processing method characterized by comprising: 前記第２のデータ処理系統において行われる、
前記第２の状況下においてのみ、前記同期信号受信ステップによる前記同期信号の受信を可能にする同期信号受信許可ステップを、さらに有する、
ことを特徴とする請求項９記載のデータ処理方法。Performed in the second data processing system,
A synchronization signal reception permission step that enables reception of the synchronization signal by the synchronization signal reception step only under the second situation;
The data processing method according to claim 9. 前記第１のデータ処理系統において行われる、
前記第１のデータ処理系統におけるクロックカウンタ数を示すカウンタ数情報を、前記第２の状況下において出力するカウンタ数情報出力ステップを、さらに有し、
前記第２のデータ処理系統において行われる、
前記カウンタ数情報出力ステップにおいて出力された前記カウンタ数情報を受信するカウンタ数情報受信ステップを、さらに有する、
ことを特徴とする請求項９記載のデータ処理方法。Performed in the first data processing system,
A counter number information output step for outputting counter number information indicating the number of clock counters in the first data processing system in the second situation;
Performed in the second data processing system,
A counter number information receiving step for receiving the counter number information output in the counter number information output step;
The data processing method according to claim 9. 前記第１のデータ処理系統において行われる、
前記第１のデータ処理系統に提供された前記データの変化回数を示す情報である変化回数情報を、前記第２の状況下において出力する変化回数情報出力ステップを、さらに有し、
前記第２のデータ処理系統において行われる、
前記変化回数情報出力ステップにおいて出力された前記変化回数情報を受信する変化回数情報受信ステップを、さらに有する、
ことを特徴とする請求項９記載のデータ処理方法。Performed in the first data processing system,
A change number information output step of outputting change number information, which is information indicating the number of changes of the data provided to the first data processing system, in the second situation;
Performed in the second data processing system,
A change count information receiving step for receiving the change count information output in the change count information output step;
The data processing method according to claim 9. 前記第１のデータ処理系統と前記第２のデータ処理系統とに対し、同一クロックを提供するクロック提供ステップを、さらに有し、
前記同期信号は、
前記第１のデータ処理系統におけるデータ処理のタイミングをはかるための信号である第１の基本同期信号よりも、前記クロック提供ステップによって提供される前記クロックにおいて１クロック進んだタイミングで出力される信号であり、
前記同期化処理ステップは、
前記同期信号受信ステップにおいて受信された前記同期信号を、前記クロック提供ステップによって提供された前記クロックによってラッチした第１の同期処理信号を生成する第１の同期処理信号生成ステップと、
前記同期処理信号生成ステップにおいて生成された前記第１の同期処理信号を、前記クロック提供ステップによって提供された前記クロックによってラッチした第２の同期処理信号を生成する第２の同期処理信号生成ステップと、
前記同期処理信号生成ステップにおいて生成された前記第１の同期処理信号と、前記第２の同期処理信号生成ステップにおいて生成された前記第２の同期処理信号の反転信号と、の論理和をとった第３の同期処理信号を生成する第３の同期処理信号生成ステップと、
前記第３の同期処理信号生成ステップにおいて生成された前記第３の同期処理信号を、前記クロック提供ステップによって提供された前記クロックによってラッチした第２の基本同期信号を生成する第２の基本同期信号生成ステップと、
を有することを特徴とする請求項９記載のデータ処理方法。A clock providing step of providing the same clock to the first data processing system and the second data processing system;
The synchronization signal is
A signal output at a timing advanced by one clock in the clock provided by the clock providing step with respect to the first basic synchronization signal which is a signal for measuring the timing of data processing in the first data processing system. Yes,
The synchronization processing step includes:
A first synchronization processing signal generating step for generating a first synchronization processing signal obtained by latching the synchronization signal received in the synchronization signal receiving step with the clock provided by the clock providing step;
A second synchronization processing signal generation step for generating a second synchronization processing signal obtained by latching the first synchronization processing signal generated in the synchronization processing signal generation step by the clock provided by the clock providing step; ,
The logical sum of the first synchronization processing signal generated in the synchronization processing signal generation step and the inverted signal of the second synchronization processing signal generated in the second synchronization processing signal generation step is obtained. A third synchronization processing signal generation step for generating a third synchronization processing signal;
A second basic synchronization signal for generating a second basic synchronization signal obtained by latching the third synchronization processing signal generated in the third synchronization processing signal generation step by the clock provided by the clock providing step. Generation step;
The data processing method according to claim 9, further comprising: 前記同期信号は、
前記クロック提供ステップによって提供された前記クロックにおける２クロック分以上のパルス幅を有する信号である、
ことを特徴とする請求項１３記載のデータ処理方法。The synchronization signal is
A signal having a pulse width of two clocks or more in the clock provided by the clock providing step;
The data processing method according to claim 13. 前記第１の状況は、
前記第１のデータ処理系統におけるデータが正常である状況であり、
前記第２の状況は、
前記第１のデータ処理系統におけるデータに不具合が生じた状況である、
ことを特徴とする請求項９記載のデータ処理方法。The first situation is:
A situation in which the data in the first data processing system is normal;
The second situation is:
In the situation where a defect has occurred in the data in the first data processing system,
The data processing method according to claim 9. 複数のデータ処理系統を有するデータ処理方法において、
第１のデータ処理系統において行われる、
第１の状況下において、提供されたデータの処理を行う第１のデータ処理ステップと、第２の状況下において、データ処理系統間における同期をとるために必要な信号である第１の同期信号を出力する第１の同期信号出力ステップと、
第２のデータ処理系統において行われる、
前記第１の同期信号出力ステップにおいて出力された前記第１の同期信号を受信する第１の同期信号受信ステップと、前記第１の同期信号受信ステップにおいて受信された前記第１の同期信号を用い、前記第１のデータ処理系統に対する同期化処理を行う第２の同期化処理ステップと、前記第２の状況下において、前記第２の同期化処理ステップによる前記同期化処理に従い、提供されたデータを処理する第２のデータ処理ステップと、前記第１の状況下において、データ処理系統間における同期をとるために必要な信号である第２の同期信号を出力する第２の同期信号出力ステップと、
前記第１のデータ処理系統において行われる、
前記第２の同期信号出力ステップにおいて出力された前記第２の同期信号を受信する第２の同期信号受信ステップと、前記第２の同期信号受信ステップにおいて受信された前記第２の同期信号を用い、前記第２のデータ処理系統に対する同期化処理を行う第１の同期化処理ステップと、前記第１の状況下において、前記第１の同期化処理ステップによる前記同期化処理に従い、提供されたデータを処理する前記第１のデータ処理ステップと、
を有することを特徴とするデータ処理方法。In a data processing method having a plurality of data processing systems,
Performed in the first data processing system,
A first data processing step for processing the provided data under the first situation and a first synchronization signal which is a signal necessary for synchronization between the data processing systems under the second situation A first synchronization signal output step for outputting
Performed in the second data processing system,
A first synchronization signal receiving step for receiving the first synchronization signal output in the first synchronization signal output step, and the first synchronization signal received in the first synchronization signal receiving step are used. A second synchronization processing step for performing a synchronization processing for the first data processing system, and data provided in accordance with the synchronization processing in the second synchronization processing step under the second situation And a second synchronization signal output step for outputting a second synchronization signal, which is a signal necessary for achieving synchronization between the data processing systems, in the first situation. ,
Performed in the first data processing system,
A second synchronization signal receiving step for receiving the second synchronization signal output in the second synchronization signal output step, and the second synchronization signal received in the second synchronization signal reception step are used. The first synchronization processing step for performing the synchronization processing for the second data processing system, and the data provided in accordance with the synchronization processing in the first synchronization processing step under the first situation Said first data processing step for processing;
A data processing method characterized by comprising:
JP2001252618A 2001-08-23 2001-08-23 Data processing apparatus and data processing method Expired - Fee Related JP4677693B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001252618A JP4677693B2 (en) 2001-08-23 2001-08-23 Data processing apparatus and data processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001252618A JP4677693B2 (en) 2001-08-23 2001-08-23 Data processing apparatus and data processing method

Publications (2)

Publication Number Publication Date
JP2003069537A JP2003069537A (en) 2003-03-07
JP4677693B2 true JP4677693B2 (en) 2011-04-27

Family

ID=19081059

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001252618A Expired - Fee Related JP4677693B2 (en) 2001-08-23 2001-08-23 Data processing apparatus and data processing method

Country Status (1)

Country Link
JP (1) JP4677693B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103765906A (en) * 2012-06-21 2014-04-30 索尼公司 Electronic apparatus, stream transmitting/receiving method in electronic apparatus, program, host device and stream transmitting/receiving method in host device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5942617B2 (en) * 2012-06-11 2016-06-29 ソニー株式会社 Electronic device, stream transmission / reception method in electronic device, program, host device, and stream transmission / reception method in host device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04290348A (en) * 1991-03-19 1992-10-14 Fujitsu Ltd System for switching dual type information transfer processor
JPH0685886A (en) * 1992-01-24 1994-03-25 American Teleph & Telegr Co <Att> Apparatus and method for changeover of protection of hardware
JPH06204914A (en) * 1992-12-28 1994-07-22 Fujitsu Ltd Hot stand-by system for radio equipment
JPH08139642A (en) * 1994-11-07 1996-05-31 Fujitsu Ltd Radio equipment

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04290348A (en) * 1991-03-19 1992-10-14 Fujitsu Ltd System for switching dual type information transfer processor
JPH0685886A (en) * 1992-01-24 1994-03-25 American Teleph & Telegr Co <Att> Apparatus and method for changeover of protection of hardware
JPH06204914A (en) * 1992-12-28 1994-07-22 Fujitsu Ltd Hot stand-by system for radio equipment
JPH08139642A (en) * 1994-11-07 1996-05-31 Fujitsu Ltd Radio equipment

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103765906A (en) * 2012-06-21 2014-04-30 索尼公司 Electronic apparatus, stream transmitting/receiving method in electronic apparatus, program, host device and stream transmitting/receiving method in host device

Also Published As

Publication number Publication date
JP2003069537A (en) 2003-03-07

Similar Documents

Publication Publication Date Title
JP4981073B2 (en) Transmission of synchronization signals in packet networks
US9049270B2 (en) Device for selecting digital service streams, and method, computer program and storage means corresponding thereto
KR20080073287A (en) Method and device for processing a dvb-h(digital video broadcasting-handheld) compliant transport stream
CN102439964A (en) Camera system, signal delay amount adjusting method and program
KR20120042354A (en) Center district dual mode network synchronization acquisition method and apparatus for satellite communication system
CN100477752C (en) Flexible diversity combine receiver architecture for digital television and associated method thereof
JP5535464B2 (en) TS signal delay detection adjustment method and apparatus
JP2007101306A (en) Time synchronization system for plc
CN110850707B (en) Satellite time service-based time keeping method and system
JP2006186521A (en) Bit error rate (ber) measuring method and apparatus for tuner
US7701978B2 (en) Method and apparatus for maintaining synchronization in a communication system
EP2041975A2 (en) Method for controlling a receiver system and receiver system, in particular for wireless ip datacast networks
JP4677693B2 (en) Data processing apparatus and data processing method
EP1393575A1 (en) Mpeg data packet transmission through an atm network with jitter free decoding
JP2009218884A (en) Broadcast signal relaying apparatus
EP2153654B1 (en) Phase control of a synchronization signal in a packet switching network
US7840828B2 (en) Method and device for power management according to priority parameters contains in data packets
US8539320B2 (en) Device and method for the fine synchronisation of different versions of a received data stream
KR100368343B1 (en) Broadcasting receiver
WO2014155927A1 (en) Broadcast apparatus, transmission method, and broadcast system
JP2001186493A (en) Receiver/transmitter for catv broadcast
US9703746B2 (en) Headend with redundancy, and an associated method
EP1467507B1 (en) Method and apparatus for maintaining synchronization in a communication system
JP4783724B2 (en) TS switch for digital terrestrial broadcasting and method
JP4330814B2 (en) Digital broadcast program relay transmission system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080730

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110104

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110117

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140210

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees