JP4612201B2 - Color signal demodulator - Google Patents
Color signal demodulator Download PDFInfo
- Publication number
- JP4612201B2 JP4612201B2 JP2001012816A JP2001012816A JP4612201B2 JP 4612201 B2 JP4612201 B2 JP 4612201B2 JP 2001012816 A JP2001012816 A JP 2001012816A JP 2001012816 A JP2001012816 A JP 2001012816A JP 4612201 B2 JP4612201 B2 JP 4612201B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- color
- phase
- circuit
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【0001】
【発明の属する技術分野】
本発明は色信号復調装置、特に合成映像信号からY/C(明度/色度信号)を分離して色信号を復調し、VTR(ビデオテープレコーダ)等の映像信号を高性能に色復調する色信号復調装置に関する。
【0002】
【従来の技術】
カラーテレビジョン等における映像信号は、輝度信号(Y)および色信号(C)を合成して伝送する。斯かる合成された映像(カラーテレビ)信号を、高能率で圧縮符号化伝送する場合には、受信機による復調時に、色信号の復調を高精度に行うことが重要となる。色信号の復調方法は、通常、カラーテレビ信号のカラーサブキャリア(色副搬送波)周波数fscおよび水平同期周波数fhの関係を利用して復調を行う。NTSC方式のカラーテレビの場合には、fsc=455/2×fhの関係があり、デジタル信号処理でY/C分離および色信号復調する場合も、これらの関係を利用して色信号復調を行う。
【0003】
通常のテレビジョン(TV)信号は、上述した関係が保たれているが、VTRから再生されたNTSC方式カラーテレビ信号は、必ずしもこの関係が保たれていないことがある。映像信号を圧縮符号化する場合に、TV信号のフレーム相関を使用して高能率に符号化するため、TV信号の標本化(サンプリング)は、水平同期信号に同期した標本化クロックで標本化する必要がある。このため、VTR信号を、水平同期周波数に同期した標本化クロックで標本化した場合には、カラーサブキャリアはライン毎に標本化される位相がずれることになる。換言すると、水平同期周波数に対してカラーサブキャリアの周波数が変動することになる。
【0004】
この周波数ずれは、ライン毎に急激にずれるのではなく、連続して少しずつずれて行くため、ライン先頭の位相と、ライン終わりの位相はずれることになる。このため、ラインの先頭で、カラーバーストからカラーサブキャリアの位相を決めると、ラインの終わりにはサブキャリアの位相がずれる。色信号が正しく復調できず、色ずれ又は色むらが発生するという問題があった。更に、色信号の復調が正しく行えないと、圧縮符号化の予測符号化能率が下がるという課題もあった。
【0005】
色信号復調方式の従来技術は、例えば特開平04―96595号公報の「映像信号処理回路」(以下、第1従来技術という)があり、図6にその構成をブロック図で示す。即ち、同期信号分離回路111、PLL(位相ロックループ)回路112、A/D(アナログ/デジタル)変換回路113、映像データラインメモリ114、色副搬送波信号再生回路115、色副搬送波ラインメモリ116、タイミング発生回路117、デジタル櫛形フィルタ118および色信号復調回路119により構成される。
【0006】
この映像信号処理回路は、次の如く動作する。A/D変換回路113は、水平同期信号の整数倍に同期した標本化クロックで映像信号をデジタル化する。色副搬送波信号再生回路115では、連続する2点のバースト信号値からサンプリング定理を使用して、カラーバーストの位相差Qと振幅CCを求める。これに基づき1ライン分のデジタル色副搬送波信号を発生し、色副搬送波ラインメモリ116に蓄える。色信号復調回路119は、デジタル櫛形フィルタ118で分離された色信号(C)データを色副搬送波ラインメモリ116から供給される色副搬送波を使用して色復調する。
【0007】
この処理回路構成は、標準のTV信号を復調することを主眼としているため、fscおよびfhは上述した関係が成り立ち且つカラーサブキャの位相は始めと終わりで一定であることを前提として、色副搬送波を発生している。そのため、VTR等の信号では、ラインの終わり頃には色信号を正しく復調できないことが起きる欠点がある。また、この処理回路構成は、色副搬送波信号再生回路115および色信号復調回路119が別になっているため、回路規模が大きくなる。
【0008】
また、特開平8−331582号公報の「ヒュー補正用ビデオ信号デコーダ」(以下、第2従来技術という)があり、図7にその構成をブロック図で示す。このデコーダ(復調器)は、乗算器71、73、低域通過フィルタ(LPF)72、74、sin、cos(正弦、余弦)テーブル75、位相差検出器76、ヒュー補正量レジスタ77、デジタル発振器78および加算器79により構成される。位相差検出器75は、バースト信号の部分の復調されたU信号とV信号から位相差を検出する。デジタル発信器76は、この検出された位相差から、カラーバーストと同じ位相のカラーサブキャリアの位相を発生する。ヒュー補正量レジスタ78は、ヒュー補正量が設定されており、その補正量がサブキャリアの位相に加算される。
【0009】
【発明が解決しようとする課題】
上述した第2従来技術のデコーダでは、色副搬送波信号を得る回路と色復調回路は、1つの復調回路で構成しているため、このデコーダを上述した第2従来技術に適用すれば、構成は簡単になると考えられる。しかし、ラインの先頭で位相差を決めているため、第1従来技術に関して上述したVTR等の映像信号では、ラインの終わり頃には色信号を正しく復調できないという課題乃至欠点は改善できない。
【0010】
【発明の目的】
従って、本発明の目的は、VTR等のカラーテレビ信号を復調する場合でも、精度良く色信号の復調が行える色信号復調装置を提供することである。
【0011】
【課題を解決するための手段】
本発明の色信号復調装置は、水平同期周波数の整数倍の標本化クロックで標本化された映像信号をライン遅延させるライン遅延回路と、ライン遅延された信号から輝度信号(Y)と搬送色信号(C)を分離するY/C分離回路と、ライン遅延しないデジタル映像信号のカラーバースト信号およびライン遅延した搬送色信号を帰路替え選択するスイッチ回路と、このスイッチ回路で選択された色信号をカラーサブキャリアの位相角を使用して復調する色信号復調回路と、復調した2つの色差信号(U、V)からカラーバーストの位相角を検出する位相検出器と、前ラインおよび現ラインのずれを補正する補正回路と、この補正回路で補正された位相からサブキャリアの位相角を得る位相角発生器とを備えて成る。
【0012】
また、本発明の色信号復調装置の好適実施形態によると、Y/C分離回路として、櫛形フィルタを使用する分離フィルタ特性と、帯域通過フィルタ特性を有し、カラーバースト信号のライン間での相関を使用して適応的に判定し、相関が強いときは櫛形フィルタでY/C分離を行い、VTR等の映像信号で相関が弱いときは帯域通過フィルタでY/C分離を行う。ライン遅延回路と櫛形フィルタの遅延回路を共用する。位相検出器として、2つの色差信号から位相角を粗く求めると共に、初期状態か引き込み状態かを判定する手段と、初期状態では粗い位相値を積分初期値にセットする手段と、引き込み状態では、V信号を所定の係数倍した値を積分する積分手段とを備える。カラーバーストのライン相関により判定して、VTR等の映像信号でカラーバースト位相が大きく変わるときは係数値を大きくし、放送信号等のカラーバースト位相が安定しているときは係数値を小さくする。
【0013】
【発明の実施の形態】
以下、本発明による色信号復調装置の好適実施形態の構成および動作を、添付図面を参照して詳細に説明する。
【0014】
先ず、図1は、本発明による色信号復調装置の好適実施形態の構成を示すブロック図である。この色信号復調装置は、A/D変換器1、ライン遅延回路2、適応Y/C分離回路3、PLL回路4、スイッチ(SW)回路5、色信号復調器6、同期分離回路7、制御回路8、位相角発生器9、位相検出器10および補正回路11により構成される。
【0015】
次に、図1に示す色信号復調装置を構成する各構成要素の機能を説明する。同期分離回路7は、入力映像(又は画像)信号から水平同期信号を分離しPLL回路2へ供給する。PLL回路2は、水平同期信号の周波数fhのN倍に等しい周波数の標本化クロックを発生する。映像圧縮符号のMPEG2方式等で用いられる標本化周波数は、PAL信号とNTSC信号に適する標本化周波数は、13.5MHzがある。この場合には、N=858である。制御回路8は、ラインの先頭や、カラーバースト区間を示す信号、その他制御信号を出力してSW回路5、位相角発生器9および補正回路11に供給する。適応Y/C分離回路3の遅延を補正するために、A/D変換器1の出力からSW回路5への信号は、その遅延時間分だけ遅らせる必要があるが、説明を簡単にするために省略する。
【0016】
A/D変換器1は、映像信号を標本化してデジタル映像信号を得る。デジタル映像信号は、ライン遅延回路2およびSW回路5に供給される。ライン遅延回路2は、デジタル信号を1ライン遅延させる。ライン遅延された映像信号は、適応Y/C分離回路3へ供給される。櫛形フィルタを構成するために、ライン遅延しない信号も同時に適応Y/C分離回路3へ供給される。また、適応Y/C分離回路3は、2ライン型の櫛形フィルタおよびバンドバスフィルタ特性を有し、ライン相関が高いときは櫛形フィルタ特性である。ライン相関が低いときは、バンドパスフィルタ特性でデジタル映像信号を輝度信号(Y)および搬送色信号(C)に分離して、分離した搬送色信号(C)はSW回路5へ供給される。
【0017】
SW回路5は、制御回路8からの制御信号により、バーストフラグの期間は、遅延していないデジタル映像信号の部分のカラーバースト信号を選択して出力し、その他の期間では1ライン周期の遅延している分離した搬送色信号(C)を選択して出力する。搬送色信号(C)に比べると、カラーバースト区間の信号は1ライン先の信号が早く出力されることになる。色信号復調器6は、位相角信号からのカラーサブキャリアの位相角に対応するsin(正弦)とcos(余弦)値を発生する。そして、色信号に乗算してLPF(低域通過フィルタ)を通過させることにより、搬送色信号又はカラーバースト信号を復調して2つの色差信号(U、V)を得る。
【0018】
位相検出器10は、上述した両色差信号U、V信号からカラーバーストの位相を検出し、正しい位相を出力する。NTSC信号においては、カラーバーストは、U軸(B−Y軸)のマイナス方向(180°)である。そこで、サブキャリアの位相が合っていれば、カラーバースト期間のU(B−Y)信号は負の値、V(R―Y)は略0の値となる筈である。色差信号U、Vとカラーバーストの位相θは、三角関数と標本値の関係から、tan(θ)=V/Uである。色差信号U、Vの値からθを得る変換テーブルを備えておけば、U、Vの値から位相の値を得ることができる。
【0019】
補正回路11は、VTR等の映像信号が入力された場合に、カラーバーストの位相がライン毎に次第に変化する場合に、この基準となる位相のずれを補正する働きをする。ラインの先頭に検出したカラーバーストの位相だけを基準にそれに続く1ラインのカラーサブキャリアを算出すると、カラーバーストの位相がライン毎に不連続になる。従って、ラインの先頭毎でカラーバーストの値を設定し直すのではなくて、そのラインの前後におけるカラーバーストの位相から、そのラインの中間位相を補正する。1ラインの区間の途中は線形に位相補正して、サンプル毎に次第に変化するようにする。カラーバーストの位相として、第kラインの位相値がα01で、第(k+1)ラインの位相値がα02の場合には、1ライン(Nサンプル)の間に変化量する大きさが(α02−α01)であるので、1サンプル毎には(α02−α01)/Nの大きさを補正する。従って、補正した第iサンプル目の位相αiは、αi=α01+i(α02−α01)/Nを出力する。
【0020】
位相角発生器9は、サブキャリアの位相角を発生する。この位相角発生器9では、補正されたカラーバーストの位相にサブキャリアの1サンプル毎の位相角を加算してサンプル毎の位相角θiを得る。サブキャリア周波数fsc=455/2×fhおよび標本化周波数fs=N×fhより、角速度ωはω=2π×fsc/fsとなる。従って、第iサンプル点のサブキャリア位相角θiは、次式で与えられる。
θi=αi+(π×455/N)×i
この補正回路11の働きにより位相が補正されるため、VTR等の映像信号でも搬送色信号(C)を色ずれがない高品質な復調が可能になる。
【0021】
次に、図2は、カラーバースト位相の検出動作を説明する図である。SW回路5から供給される信号は、映像区間の搬送色信号(C)とカラーバース信号を含む同期区間(バーストフラグ区間)の色信号CBが、その順序が入れ替わり多重化されている。図2に示す如く、第(k−1)ラインの搬送色信号C(k−1)、第(k+1)ラインのカラーバースト信号BF(k+1)、第kラインの搬送色信号C(k)、第(k+2)ラインのカラーバーストBF(k+2)、・・・の順となる。第kラインのカラーバースト位相がα01で、第(k+1)ラインのカラーバーストの位相がα02と検出されると、補正回路11は、第kラインの搬送色信号(C)を復調する位相は、補正位相αtで補正を行う。
【0022】
次に、図3は、図1中の色信号復調器6の詳細構成例を示すブロック図である。この色信号復調器6は、乗算器30、32、LPF31、33、cos(余弦)テーブル34およびsin(正弦)テーブル35により構成される。色信号復調器6に供給されるカラーバースト信号および搬送色信号(C)の色信号は、乗算器30および32に供給される。サブキャリア位相角の信号は、sinテーブル35およびcosテーブル34に供給される。sinテーブル35は、入力位相角θに対するsin(θ)の変換テーブルで、出力は乗算器32へ供給される。cosテーブル34は、入力位相角θに対するcos(θ)の変換テーブルで、出力は乗算器30に供給される。乗算器30は、乗算結果をLPF31に供給する。LPF31は、低域通過のデジタルフィルタ特性を有し、高域が阻止され、基底帯域のU(B−Y)の色差信号を出力する。同様に、乗算器32は、乗算結果をLPF33に供給し、LPF33で高域が阻止され、V(R−Y)の色差信号を出力する。
【0023】
次に、図4は、ライン遅延回路2および適応Y/C分離回路3の詳細構成を示すブロック図である。1Hラインメモリ41、47、係数40、42、48、加算器43、SW回路44、適応制御回路49、帯域通過フィルタ(BPF)回路45および減算器46により構成される。この実施形態では、櫛形フィルタが2H型の櫛形フィルタである構成例を示す。通常は、櫛形フィルタの出力の色信号を、更にBPFで帯域制限して搬送色信号(C)を求める。VTR等の映像信号は、ライン相関がないので、BPFのみで色信号(C)の分離を行う構成である。
【0024】
ラインメモリ41および47は、入力信号を1H遅延して出力する。係数器40、42および48は、それぞれk0、k1およびk2の係数を有し、各入力を各係数倍して出力する。2H型の櫛形フィルタの係数k0、k1およびk2は、それぞれ−1/4、2/4および−1/4の値となる。加算器43は、各係数器40、42、48からの出力を加算して出力する。通常の、NTSC信号では、カラーサブキャリアの位相は、ライン毎に反転する。係数が−1/4、2/4および−1/4の場合には、加算器の43の出力には、カラーサブキャリアの周波数成分の信号、即ち櫛形フィルタを通過した搬送色信号成分の信号(C)が出力される。
【0025】
SW回路44および適応制御回路49には、1H遅延のNTSC信号および搬送色信号(C)が供給される。適応制御回路49は、バーストフラグ区間のカラーバースト信号の違いを比較する。両者の差分を求め、この差分の大きさがカラーバーストの大きさのある割合(予め設定した値)より大きくなった場合には、カラーバーストにライン相関がないと判定して、色信号は櫛形フィルタを使用して求めるのではなく、BPF回路45で求めるように切り替えの制御信号wをSW回路44へ供給する。
【0026】
SW回路44は、この制御信号wに基づいて選択して、BPF回路45へ供給する。BPF回路45は、サブキャリア周波数の近傍を通過する帯域通過フィルタで、搬送色信号(C)を通過する。搬送色信号Cは、減算器46および次段の回路へ供給される。減算器46は、NTSC信号から搬送色信号(C)が減算されて、出力には輝度信号(Y)が出力される。他の例として、BPF回路45の特性を1つでなく、2つ用意して、櫛形フィルタを用いる場合とそうでない場合で切り替える構成でもよい。フィルタ特性は、櫛形フィルタの場合には通過帯域を広めに、BPFのみの場合は狭めに設定する。櫛形フィルタは、2Hの場合の構成を示したが、図4において、ラインメモリ47および係数48を削除し、係数器40および係数器43の係数の値k0、k1をそれぞれ−1/2、1/2に設定することにより、1H型の櫛形フィルタを構成できる。この場合には、櫛形フィルタの分離特性は若干下がるが、回路規模を小さくできる。
【0027】
次に、図5は、図1中に示す位相検出器10の詳細構成を示す。色差信号U、Vの値から位相θを求める回路を、変換テーブルで構成すると、U信号が8ビット、V信号が8ビット、θの精度を8ビットとすると、8+8=16ビットの入力信号に対して8ビットの出力を求める変換テーブルが必要で、これをROMで構成する場合には、ワード数が大きくなる。この構成は、16ビットのサイズでなくて、8ビットのサイズのROMで簡単化できる例である。
【0028】
この位相検出器10は、変換テーブル51、係数器52、加算器53、SW回路54およびレジスタ55により構成される。変換テーブル51には、U、V信号の各上位4ビットの信号U4、V4が入力される。変換テーブル51は、4ビットのU信号と4ビットのV信号から位相θを得る変換特性を有しており、入力されたU4、V4信号に対する位相θを、例えば8ビットの精度で出力してSW回路54へ供給する。また、SW回路54を制御する制御信号Sも出力する。入力のU信号が負で、V信号が−8〜7の範囲のとき、U4が負、V4が−1か0の場合には、引き込み状態としてS=0を、それ以外の場合に初期化状態としてS=1の信号を出力してSW回路54へ供給する。V信号は、係数器52へ供給され、大きさをk倍(例えば1/4倍)されて加算器53へ供給される。判定する回路が別に必要となるが、カラーサブキャリアの振幅が小さい場合および180°の位相に早く収束させたい場合には、kの値を大きくする。
【0029】
加算器53は、係数器52の出力とレジスタ55の出力とを加算してSW回路54へ供給する。SW回路54は、制御信号Sが引き込み状態S=0の場合には、加算器53からの信号を選択して出力しレジスタ55に供給する。制御信号が初期化S=1の場合には、変換テーブル51から供給される位相θの値を選択して出力し、レジスタ55へ供給する。従って、制御信号SがS=1の場合には、初期化状態として、レジスタ55には、U4、V4から求めた位相θがセットされて出力される。制御信号SがS=0の場合には、引き込み状態としてV信号の値をk倍した値が、加算器53およびレジスタ55で構成される積分器で積分される。積分は10ビットの精度で行う。10ビットの位相の値は、360°に正規化して示される。
【0030】
レジスタ55は、制御回路8からの制御信号に従って、カラーバーストの区間でクロックが動作し、SW回路54からの信号を標本化クロック保持して出力する。レジスタ55の出力は、位相の信号として出力される。信号Uが負で信号Vが正の場合には、カラーバーストの位相は、90°から180°の間にあるが、信号Vの値(正)が積分されると、位相が増加して積分値の位相は180°に近くなる。180°になると、カラーバーストの位相は、カラーサブキャリアの位相に180°で一致し、信号Vの値は0となり、積分値は変わらず、従って位相は180°の位置を保つ。
【0031】
カラーバーストのサイクルは、約10サイクルあるので、最初に、U、Vが上位各4ビットの信号値で粗く位相を求めて、その初期値がセットされれば、その次からは、概略正しいバーストの位相から色信号が復調されることになる。そして、信号U、Vの値は、引き込み状態と判定される値となる。制御信号Sが引き込み状態を出力すると、次からは、引き込み状態の処理が行われる。即ち、積分の処理で補正が行われることになり、信号Vの値を係数器52でk倍した値がレジスタ55の値に加算されて、順次補正がされて行くことになる。カラーバースト区間が終わる頃には、位相は正しい位相に収束しており、制御回路8からの制御信号で、バースト区間が終わると積分処理が止まり、求められた位相の値が次のラインまで保持される。
【0032】
相関が高い場合には、位相はライン毎に殆ど変わらないので、kの値は1に比して十分小さく設定する。VTR等の映像信号で、カラーバーストの位相がライン毎に大きく変わるときは、kの値は1と同じくらいの値とする。カラーバースト信号のライン間相関又は位相相関により、kの値を適応的に切り替えると、より高精度の色信号復調が可能である。カラーバーストの信号がライン間で相関が強いか否かの判定は、位相検出器10で検出される位相の値がライン毎に大きく変わるか否かで判定することができる。この判定結果を使用して、適応Y/C分離回路3の切り替えを制御することも可能である。
【0033】
図5の構成において、カラーバーストのサイクルは、10サイクルであるが、位相検出器10はループを作っており、LPFよる遅延があり、補正による応答が遅れること、引き込み処理の状態でカラーバーストの長さが短い場合は引き込む時間が不足したり、振幅が小さい場合は補正値が少なくて時間内では補正できなく、正しい位相に十分引き込むことができないことが起きる。このため、カラーバーストの振幅(例えば信号Uの大きさ)を検出する。そして、振幅が小さい場合には、信号Vの値も小さくなるので、補正量を大きくするように係数kの値を大きくするように切り替え制御する構成とすれば、引き込みを早くでき、カラーバーストの後ろの端近くでなく中央の部分に近いところで早く正しい位相が検出できることになる。
【0034】
以上、本発明による色信号復調回路の好適実施形態の構成および動作を詳述した。しかし、斯かる実施形態は、本発明の単なる例示に過ぎず、何ら本発明を限定するものではないことに留意されたい。本発明の要旨を逸脱することなく、特定用途に応じて種々の変形変更が可能であること、当業者には容易に理解できよう。
【0035】
【発明の効果】
以上の説明から理解される如く、本発明の色信号復調回路によると、次の如き実用上の顕著な効果が得られる。先ず、補正回路を設けることにより、VTR等の映像信号でも、色信号を精度良く復調できる。また、精度良く分離復調した搬送色信号(C)は、符号化伝送したときも効率よく符号化伝送できる。ライン遅延の搬送色信号(C)と遅延しないカラーバースト信号を切り替えて、色信号復調することにより、回路構成を簡単化できる。位相の初期値を粗く求め、次に積分で順次補正していく構成で位相を求めることにより、直接変換テーブルで位相を求めるより、変換テーブルのサイズを小さくできる。
【図面の簡単な説明】
【図1】本発明による色信号復調装置の好適実施形態の構成を示すブロック図である。
【図2】搬送色信号とバースト信号の多重と補正を説明する図である。
【図3】図1中に示す色信号復調器の詳細構成を示すブロック図である。
【図4】図1中に示す適応Y/C分離回路の詳細構成示すブロック図である。
【図5】図1中に示す位相検出器の詳細構成を示すブロック図である。
【図6】従来の位相同期装置の構成を示すブロック図である。
【図7】従来の位相同期クロック発生装置の構成を示すブロック図である。
【符号の説明】
1 A/D変換器
2 ライン遅延回路
3 適応Y/C分離回路
4 PLL回路
5、44、54 SW回路
6 色信号復調器
7 同期分離回路
8 制御回路
9 位相角発生器
10 位相検出器
11 補正回路
30、32 乗算器
31、33 LPF
34 cos変換テーブル
35 sin変換テーブル
40、42、48 係数器
41、47 ラインメモリ
43、53 加算器
49 適応制御回路
45 BPF(帯域通過フィルタ)
46 減算器
51 変換テーブル
52 係数器
55 レジスタ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a color signal demodulating device, in particular, Y / C (brightness / chromaticity signal) is separated from a synthesized video signal to demodulate the color signal, and a video signal of a VTR (video tape recorder) or the like is color demodulated with high performance. The present invention relates to a color signal demodulator.
[0002]
[Prior art]
A video signal in a color television or the like is transmitted by combining a luminance signal (Y) and a color signal (C). When such a synthesized video (color television) signal is compression-encoded and transmitted with high efficiency, it is important that the color signal is demodulated with high accuracy during demodulation by the receiver. The color signal demodulation method normally performs demodulation using the relationship between the color subcarrier (color subcarrier) frequency fsc and the horizontal synchronization frequency fh of the color television signal. In the case of an NTSC color television, there is a relationship of fsc = 455/2 × fh. Even when Y / C separation and color signal demodulation are performed by digital signal processing, color signal demodulation is performed using these relationships. .
[0003]
A normal television (TV) signal maintains the above relationship, but an NTSC color television signal reproduced from a VTR may not always maintain this relationship. When a video signal is compressed and encoded, it is encoded with high efficiency using the frame correlation of the TV signal. Therefore, the TV signal is sampled with a sampling clock synchronized with the horizontal synchronizing signal. There is a need. For this reason, when the VTR signal is sampled with the sampling clock synchronized with the horizontal synchronization frequency, the phase of the color subcarrier sampled is shifted for each line. In other words, the color subcarrier frequency varies with respect to the horizontal synchronization frequency.
[0004]
This frequency shift is not shifted suddenly for each line, but gradually shifts little by little, so that the phase at the beginning of the line and the phase at the end of the line are shifted. For this reason, if the phase of the color subcarrier is determined from the color burst at the head of the line, the phase of the subcarrier is shifted at the end of the line. There was a problem that the color signal could not be demodulated correctly and color misregistration or color unevenness occurred. Furthermore, if the color signal cannot be demodulated correctly, there is a problem that the predictive coding efficiency of compression coding is lowered.
[0005]
As a prior art of the color signal demodulation method, for example, there is “video signal processing circuit” (hereinafter referred to as the first prior art) in Japanese Patent Laid-Open No. 04-96595, and its configuration is shown in a block diagram in FIG. That is, a synchronizing
[0006]
This video signal processing circuit operates as follows. The A /
[0007]
Since this processing circuit configuration is mainly intended to demodulate a standard TV signal, it is assumed that fsc and fh have the above relationship and that the phase of the color sub-carrier is constant at the beginning and end. A carrier wave is generated. Therefore, a signal such as a VTR has a drawback that the color signal cannot be demodulated correctly around the end of the line. In addition, since the color subcarrier signal reproduction circuit 115 and the color
[0008]
Further, there is a “hue correction video signal decoder” (hereinafter referred to as second prior art) disclosed in Japanese Patent Laid-Open No. 8-331582, and FIG. 7 is a block diagram showing the configuration thereof. The decoder (demodulator) includes
[0009]
[Problems to be solved by the invention]
In the above-described second prior art decoder, the circuit for obtaining the color subcarrier signal and the color demodulating circuit are configured by one demodulating circuit. Therefore, if this decoder is applied to the above-described second prior art, the configuration is as follows. It will be easy. However, since the phase difference is determined at the head of the line, in the video signal such as the VTR described above with respect to the first prior art, the problem or drawback that the color signal cannot be correctly demodulated around the end of the line cannot be improved.
[0010]
OBJECT OF THE INVENTION
Accordingly, an object of the present invention is to provide a color signal demodulator capable of accurately demodulating a color signal even when demodulating a color television signal such as a VTR.
[0011]
[Means for Solving the Problems]
The color signal demodulating device of the present invention includes a line delay circuit for line delaying a video signal sampled with a sampling clock that is an integral multiple of the horizontal synchronization frequency, a luminance signal (Y) and a carrier color signal from the line delayed signal. Y / C separation circuit for separating (C), a switch circuit for selecting the color burst signal of the digital video signal not delayed in line and the carrier color signal delayed in line, and the color signal selected by this switch circuit as color A color signal demodulating circuit that demodulates using the phase angle of the subcarrier, a phase detector that detects the phase angle of the color burst from the two demodulated color difference signals (U, V), and a deviation between the previous line and the current line A correction circuit for correcting and a phase angle generator for obtaining the phase angle of the subcarrier from the phase corrected by the correction circuit are provided.
[0012]
According to a preferred embodiment of the color signal demodulator of the present invention, the Y / C separation circuit has a separation filter characteristic using a comb filter and a band-pass filter characteristic, and a correlation between lines of a color burst signal. When the correlation is strong, Y / C separation is performed with a comb filter, and when the correlation is weak with a video signal such as a VTR, Y / C separation is performed with a band-pass filter. The line delay circuit and the comb filter delay circuit are shared. As the phase detector, a means for roughly obtaining the phase angle from the two color difference signals, a means for determining whether the state is the initial state or the pull-in state, a means for setting the rough phase value to the integral initial value in the initial state, Integrating means for integrating a value obtained by multiplying the signal by a predetermined coefficient. Judgment is made based on the line correlation of the color burst, and the coefficient value is increased when the color burst phase changes greatly in the video signal such as VTR, and the coefficient value is decreased when the color burst phase of the broadcast signal or the like is stable.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the configuration and operation of a preferred embodiment of a color signal demodulator according to the present invention will be described in detail with reference to the accompanying drawings.
[0014]
FIG. 1 is a block diagram showing the configuration of a preferred embodiment of a color signal demodulator according to the present invention. This color signal demodulator includes an A /
[0015]
Next, the function of each component constituting the color signal demodulator shown in FIG. 1 will be described. The synchronization separation circuit 7 separates the horizontal synchronization signal from the input video (or image) signal and supplies it to the
[0016]
The A /
[0017]
The SW circuit 5 selects and outputs the color burst signal of the portion of the digital video signal that is not delayed during the burst flag period according to the control signal from the control circuit 8, and is delayed by one line period during the other periods. The separated transport color signal (C) is selected and output. Compared to the carrier color signal (C), the signal in the color burst section is output earlier by one line. The
[0018]
The
[0019]
When a video signal such as a VTR is input, the
[0020]
The
θi = αi + (π × 455 / N) × i
Since the phase is corrected by the function of the
[0021]
Next, FIG. 2 is a diagram illustrating the color burst phase detection operation. The signals supplied from the SW circuit 5 are multiplexed by changing the order of the carrier color signal (C) in the video section and the color signal CB in the synchronization section (burst flag section) including the color verse signal. As shown in FIG. 2, the carrier color signal C (k−1) of the (k−1) th line, the color burst signal BF (k + 1) of the (k + 1) th line, the carrier color signal C (k) of the kth line, The color burst BF (k + 2) of the (k + 2) th line is in this order. When the color burst phase of the kth line is α01 and the phase of the color burst of the (k + 1) th line is detected as α02, the
[0022]
Next, FIG. 3 is a block diagram showing a detailed configuration example of the
[0023]
Next, FIG. 4 is a block diagram showing detailed configurations of the
[0024]
The
[0025]
The
[0026]
The
[0027]
Next, FIG. 5 shows a detailed configuration of the
[0028]
The
[0029]
The
[0030]
In the
[0031]
Since there are about 10 color burst cycles, first, when U and V are roughly phased with the signal values of the upper 4 bits, and the initial value is set, the burst is roughly correct from then on. From this phase, the color signal is demodulated. The values of the signals U and V are values that are determined to be in the pulled-in state. When the control signal S outputs a pull-in state, the pull-in state process is performed from the next time. That is, correction is performed by integration processing, and a value obtained by multiplying the value of the signal V by k by the
[0032]
When the correlation is high, the phase hardly changes from line to line, so the value of k is set sufficiently smaller than 1. When the phase of the color burst changes greatly for each line in a video signal such as a VTR, the value of k is set to a value as large as 1. If the value of k is adaptively switched by inter-line correlation or phase correlation of the color burst signal, more accurate color signal demodulation is possible. Whether or not the color burst signal has a strong correlation between the lines can be determined by whether or not the value of the phase detected by the
[0033]
In the configuration of FIG. 5, the color burst cycle is 10 cycles, but the
[0034]
The configuration and operation of the preferred embodiment of the color signal demodulation circuit according to the present invention have been described in detail above. However, it should be noted that such embodiments are merely examples of the present invention and do not limit the present invention in any way. Those skilled in the art will readily understand that various modifications and changes can be made according to a specific application without departing from the gist of the present invention.
[0035]
【The invention's effect】
As understood from the above description, according to the color signal demodulation circuit of the present invention, the following remarkable effects in practical use can be obtained. First, by providing a correction circuit, a color signal can be accurately demodulated even with a video signal such as a VTR. Also, the carrier color signal (C) separated and demodulated with high precision can be efficiently encoded and transmitted even when encoded and transmitted. The circuit configuration can be simplified by switching between the line-delayed carrier color signal (C) and the non-delayed color burst signal and demodulating the color signal. By obtaining the initial value of the phase roughly and then obtaining the phase in a configuration in which correction is sequentially performed by integration, the size of the conversion table can be reduced as compared to obtaining the phase using the direct conversion table.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of a preferred embodiment of a color signal demodulator according to the present invention.
FIG. 2 is a diagram for explaining multiplexing and correction of a carrier color signal and a burst signal.
3 is a block diagram showing a detailed configuration of a color signal demodulator shown in FIG. 1. FIG.
4 is a block diagram showing a detailed configuration of an adaptive Y / C separation circuit shown in FIG. 1. FIG.
5 is a block diagram showing a detailed configuration of the phase detector shown in FIG. 1. FIG.
FIG. 6 is a block diagram showing a configuration of a conventional phase synchronization apparatus.
FIG. 7 is a block diagram showing a configuration of a conventional phase-locked clock generator.
[Explanation of symbols]
1 A /
34 cos conversion table 35 sin conversion table 40, 42, 48
46
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001012816A JP4612201B2 (en) | 2001-01-22 | 2001-01-22 | Color signal demodulator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001012816A JP4612201B2 (en) | 2001-01-22 | 2001-01-22 | Color signal demodulator |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002218492A JP2002218492A (en) | 2002-08-02 |
JP4612201B2 true JP4612201B2 (en) | 2011-01-12 |
Family
ID=18879760
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001012816A Expired - Fee Related JP4612201B2 (en) | 2001-01-22 | 2001-01-22 | Color signal demodulator |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4612201B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112004001627B4 (en) * | 2003-08-29 | 2010-07-29 | Mitsubishi Denki K.K. | Video signal processing circuit, video signal display device and video signal recording device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0496595A (en) * | 1990-08-14 | 1992-03-27 | Oki Electric Ind Co Ltd | Video signal processing circuit |
JPH05227546A (en) * | 1992-02-10 | 1993-09-03 | Hitachi Ltd | Digital video signal processor |
JPH06311532A (en) * | 1993-04-21 | 1994-11-04 | Fujitsu General Ltd | Jitter correction circuit for video signal |
JPH07284125A (en) * | 1994-04-11 | 1995-10-27 | Kenwood Corp | Time base correction device |
-
2001
- 2001-01-22 JP JP2001012816A patent/JP4612201B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0496595A (en) * | 1990-08-14 | 1992-03-27 | Oki Electric Ind Co Ltd | Video signal processing circuit |
JPH05227546A (en) * | 1992-02-10 | 1993-09-03 | Hitachi Ltd | Digital video signal processor |
JPH06311532A (en) * | 1993-04-21 | 1994-11-04 | Fujitsu General Ltd | Jitter correction circuit for video signal |
JPH07284125A (en) * | 1994-04-11 | 1995-10-27 | Kenwood Corp | Time base correction device |
Also Published As
Publication number | Publication date |
---|---|
JP2002218492A (en) | 2002-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5786872A (en) | Motion detection circuit calculates difference between input video signal and one frame-period signal | |
US4745463A (en) | Generalized chrominance signal demodulator for a sampled data television signal processing system | |
US7599006B2 (en) | Over-sampling A/D converting circuit | |
US6175389B1 (en) | Comb filtered signal separation | |
US20060221242A1 (en) | Adc system, video decoder and related method for decoding composite video signal utilizing clock synchronized to subcarrier of composite video signal | |
JPH0851646A (en) | Video-signal decoding device adapted to multiple specification,and method therefor | |
US5333054A (en) | Apparatus for reducing noise in a video signal by processing a luminance and chrominance component | |
JPWO2002060188A1 (en) | Y / C separation circuit and method | |
US6034735A (en) | Clock generator for digital video signal processing apparatus | |
JP3731502B2 (en) | Video signal processing device | |
JP4612201B2 (en) | Color signal demodulator | |
US7538823B1 (en) | Luminance/chrominance video data separation circuits and methods and video systems utilizing the same | |
JPH11355796A (en) | Color demodulation circuit and digital image processor | |
JPS62230286A (en) | Digital television receiver | |
JP3253482B2 (en) | Color signal demodulation circuit | |
JP3244398B2 (en) | PAL color signal demodulation circuit | |
JP2004048088A (en) | Signal processor | |
JP2000244943A (en) | Device for recording and reproducing image information signal | |
JPH0339990Y2 (en) | ||
JP2523738B2 (en) | Television receiver | |
JPH07274208A (en) | Time base correction circuit | |
JP2001352561A (en) | Video signal processor | |
JPH08298674A (en) | Video signal processor | |
JPH05219522A (en) | Yc separator circuit | |
JPH09312851A (en) | Chrominance signal demodulator circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071217 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080205 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080205 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20091211 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100929 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101005 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101015 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131022 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |