JP4593049B2 - 静止摩擦を低減し微細加工デバイス表面を不動態化するウェハレベル処理のための方法およびそれに使用するチップ - Google Patents

静止摩擦を低減し微細加工デバイス表面を不動態化するウェハレベル処理のための方法およびそれに使用するチップ Download PDF

Info

Publication number
JP4593049B2
JP4593049B2 JP2001557083A JP2001557083A JP4593049B2 JP 4593049 B2 JP4593049 B2 JP 4593049B2 JP 2001557083 A JP2001557083 A JP 2001557083A JP 2001557083 A JP2001557083 A JP 2001557083A JP 4593049 B2 JP4593049 B2 JP 4593049B2
Authority
JP
Japan
Prior art keywords
wafer
chip
compound
static friction
furnace
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001557083A
Other languages
English (en)
Other versions
JP2003522415A (ja
Inventor
マーティン,ジョン,アール.
Original Assignee
アナログ デバイシーズ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=22654615&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP4593049(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by アナログ デバイシーズ インコーポレイテッド filed Critical アナログ デバイシーズ インコーポレイテッド
Publication of JP2003522415A publication Critical patent/JP2003522415A/ja
Application granted granted Critical
Publication of JP4593049B2 publication Critical patent/JP4593049B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312Organic layers, e.g. photoresist
    • H01L21/3121Layers comprising organo-silicon compounds
    • H01L21/3122Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0002Arrangements for avoiding sticking of the flexible or moving parts
    • B81B3/0005Anti-stiction coatings
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00912Treatments or methods for avoiding stiction of flexible or moving parts of MEMS
    • B81C1/0096For avoiding stiction when the device is in use, i.e. after manufacture has been completed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/0176Chemical vapour Deposition
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/11Treatments for avoiding stiction of elastic or moving parts of MEMS
    • B81C2201/112Depositing an anti-stiction or passivation coating, e.g. on the elastic or moving parts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48599Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12044OLED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Micromachines (AREA)
  • Formation Of Insulating Films (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Chemical Vapour Deposition (AREA)

Description

【0001】
関連出願の相互参照
本願は、2000年2月1日に出願した米国暫定特許出願第60/178,958号の優先権を主張し、それを全体的にここに組み込む。
【0002】
発明の背景
微細加工されたセンサおよびアクチュエータ(時々、超小形電気機械システムまたはMEMSおよび超小形光電気機械システムまたはMOEMSと呼ばれる)は、半導体技術を使用して作製されるので、これらの微細構造は非常に清浄な表面を有する。非常に清浄な無機表面は、それらが接触すると、膠着する傾向がある。微細構造が膠着すると、デバイスは欠陥になる。そのような部品の一例が、加速度および減速度を測定する(例えば、加速度計)慣性マイクロセンサの類いであり、これらの中の一種の例として、自動車が衝突しつつありエアバッグを展開すべきであるかどうかを決定するセンサがある。別の例としてジャイロスコープがある。非慣性微細構造を表わす第三の例として、光通信および映写システムで用いられるようなマイクロミラーアレイがある。
【0003】
エアバッグセンサは、急な減速中に生じる慣性の変化に応答して動く副部品を有する。この超小形副部品がその直近環境内の他の部品に膠着することによって、この副部品は減速中に動き損なうことが発生し得る。この膠着の概念は「静止摩擦」と呼ばれ、膠着の発生を防止する概念は「静止摩擦防止」と呼ばれる。
【0004】
組立および実装中に適用される静止摩擦防止処理の従前の開発が幾つかあった。例えば、米国特許第5,694,740号(以下’740号という)は、組立中に部品にシリコン、アルコキシシラン、およびペルフルオロエーテルをはじめとする様々な有機物を蒸着することを記載する。この処理は静止摩擦を低減するが、これらの電子部品は極めて小さく、かつ多数のこれらの部品が一度に製造されるので、各部品を個別に処理するのは効率的ではない。同じく組立中に適用されるフルオロカーボンは、米国特許第5,936,758号で(可動鏡によって偏向される光ビームの概念に基づく)超小形光デバイスの静止摩擦防止処理として使用されてきた。
【0005】
静止摩擦防止処理は通常、表面を「不動態化」するものであり、パッシバントと呼ばれる。すなわち、それらは表面がその周囲とあまり相互作用しなくなるように表面を変化させる。
【0006】
発明の簡単な概要
本発明は、微細加工された構造に、それらがまだウェハの形を取っている間に(すなわち、それらをパッケージ内に組み込むために離散デバイスに分割される前に)、耐久性静止摩擦防止表面を形成するための方法を開示する。この方法は低静止摩擦表面を形成するための材料の蒸着を含む。それはまた、チップに静止摩擦防止特性を与えるのに効果的な化学薬品をも開示する。これらはフェニルアルコキシシラン、ポリフェニルシロキサン、シラノール基を末端に持つフェニルシロキサン、および同様の材料を含む。
【0007】
発明の詳細な説明
固体無機材料の原子間の化学結合は通常かなりのイオン性を有する。これらの材料は確定された化学量論および微細構造を持つことができるが、それらは明確な分子を形成しない。対照的に、有機材料の化学結合は主として共有結合であり、離散分子を生成する。その結果、清浄な無機表面は高い表面エネルギを持つ。これは、それらを静止摩擦に影響されやすくし、周囲環境からガスを容易に吸着させる。有機表面の共有結合分子はずっと低い表面エネルギを持つので、これらの表面は静止摩擦およびガス吸着が比較的低い。この特許で記載する方法および特定の材料は、有機フェニル基が豊富なシリコン酸化物表面を生成する。これらのフェニル基は化学的に反応して酸化物になり、それらは表面エネルギを低減するので、所望の結果が得られる。分類として、有機材料は無機材料より表面エネルギが低い。したがって、(シリコン化合物以外に)蒸着法で堆積できる他の有機材料もまた、この方法で堆積した場合、効果的な静止摩擦防止および不動態化の性質を生じることは明らかであろう。シリコン酸化物をフェニル基の「担体」として使用することは、必須ではない。しかし、分子が減成する範囲で、それらはよく理解された半導体材料の二酸化シリコンを単に形成するだけであるので、それは半導体適用分野にとって異例の価値を持つ。この特許をフェニル基の豊富な表面に関して説明するが、それはこの特定の有機基が、最小限の変化で処理を半導体の実装プロセス後も残存させる特徴である、傑出した熱および酸化安定性を持つからである。高い堆積温度は、弱い結合吸着種をより完全に除去させる。この種の処理は、清浄な反応性表面と有機静止摩擦防止蒸気との間の強い第一化学結合を促進し、結果的に非常に安定な表面特性を生じる。
【0008】
フェニル基の芳香族的性質はエネルギを非局在化させる。この特徴はフェニル基に他の有機物より優れた熱安定性を与える。それはまた、表面間の反復的または長い持続時間の接触を維持しなければならない微細構造における重要な要素である耐摩耗性をも改善させる。
【0009】
半導体業界の初期年代には、回路デバイスはしばしば不安定な電気的挙動を示した。この問題の1つの原因は、大気中の蒸気が高エネルギ酸化物表面に吸着することによって生じる表面効果であった。表面を窒化シリコンなどの無機パッシバントで封止することで、この問題は解決した。本発明は、代替的不動態化技術として蒸着有機表面の使用を説明する。それは、有機層がわずか5〜100オングストローム(0.5〜10nm)の厚さのときでも、電気的安定性を改善する。この有機表面層の低エネルギは一般的に、大気中のガスの吸着を大幅に低減し、用途によっては有利な特性である。
【0010】
有機物は、特殊な用途の半導体ウェハを不動態化するために使用されてきた。一例は、液体から堆積されるポリイミドコーティングの類いである。第2の例は、蒸着されるポリ(p−キシリレン)膜の類いである。どちらも、制御可能な方法で100オングストローム以下の不動態化層を形成できることが示されたことはなかった。有機物は誘電体であるので、これは重要な特質である。それらは極めて薄くなければ、表面電荷を支持する。そのような電荷は、MEMSデバイスのパラメータ性能および信頼に劇的な悪影響を及ぼし得る。
【0011】
要するに、本発明で静止摩擦防止品質を達成するために使用する原理はまた、耐摩耗性をも与え、吸着を抑制し、多くの用途で電気的安定性を改善する。
【0012】
よく定義された厚さおよび屈折率を持つ定義された有機物の豊富な層を堆積する方法はまた、潜在的に光学および生物工学的用途をも有することは明らかである。一部の応用分野における1つの制限は、堆積温度である。静止摩擦防止および不動態化の特性は、メチルアルコキシシラン、フェニルアルコキシシラン、ジフェニルシランジオール、メチルフェニルシリコーン、およびヘキサメチルジシラザン(HMDS)メチルジシランザン(HMDS)の蒸気と微細構造を含むウェハの表面とを反応させるためにより低い温度が使用される場合にも実証されてきた。これらの材料のどれも塩素または塩化物を含まないことに注意されたい。水分が存在するときにアルミニウムは痕跡量の塩化物によって容易に腐食するので、これは、アルミニウムを含む半導体ウェハの製造では重要な要素である。これらの材料の1つ、HMDSは、半導体産業でレジストとウェハとの間の接着を改善するために使用される。この特許に記載する使用は、反対の効果を持つ。すなわち、それらが接触したときに、それは接合面間の接着を低減させる。
【0013】
塩化物を含む材料は、上述したアルミニウムの例のような望ましくない副作用によって影響されない半導体プロセスでは日常的に使用されるので、この発明は、そのような材料の使用を除外しない。
【0014】
微細加工デバイスは多くの用途を有する。特定の用途は次の特性、すなわち優れた静止摩擦防止性、制御された表面の電気的性質、前記デバイスの表面の吸着の抑制、前記デバイスの表面における吸着の制御、および前記デバイスの少なくとも1つの表面の耐摩耗性のうちの1つまたはそれ以上を要求することができる。
【0015】
この出願における議論は、エアバッグに使用されるセンサを中心にしているが、議論される概念は、分離しておかなければならない全ての微細加工構造に適用される。ここで論じる製造工程から結果的に得られるチップは、サーディップ(セラミックデュアルインラインパッケージ)およびサーパックで頻繁に使用される。サーパックはサーディップパッケージの変形であり、リードが表面実装基板上にはんだ付けできるように形成される。サーディップおよびサーパックは両方とも、チップが実装されるキャビティを有する矩形のセラミックベースを使用する。キャビティの周囲は、封止ガラスで被覆される平坦な表面である。金属リードフレームは、整列されたリードフレームとベースが炉内を通過するときに、封止ガラスに埋め込まれる。この炉の通過中に、ベース上の封止ガラスは軟化してリードフレームに結合する。しばしばこの炉の通過は、有機物を焼き尽くし、キャビティにチップを装着するために使用される無機物を銀−ガラスダイ接着剤中の無機物を焼結するために用いられる。チップをリードフレームにワイヤボンディングした後、ベース−リードフレーム組立体上にセラミックの蓋が置かれる。蓋もまた、ベース上の封止面と合わせるために封止ガラスで被覆された表面を有する。蓋−リードフレーム−ベース組立体を炉内に通過させると、ベースおよび蓋の両方の封止ガラスが軟化する。高い炉内温度は、ガラスを流動させ、チップを収納したキャビティの周囲に気密封止を形成する。したがって、典型的なサーディップ/サーパック製造工程は、数回の炉内通過を含む。標準的産業工程で用いられる炉の条件、一般的に約430°〜460°Cの空気は、有機物を急速に減退させる。その理由からサーディップおよびサーパックは有機物をめったに含まない。
【0016】
本出願は、第一に、本発明を説明するために、シリコンウェハ上に作製された微細加工構造について記載する。しかし、上述の通り、本発明はより幅広い適用可能性を持つ。静止摩擦は、清浄な無機材料を特徴付ける高い表面エネルギから生じることが認識されている。したがって、どんな無機微細構造でも(たとえ通常半導体とはみなされない無機材料から作製された微細構造でも)その上に薄い有機表面を形成する蒸気処理は、表面エネルギを低減し、したがって静止摩擦を抑制する。結晶質シリコン酸化物である水晶は、そのような材料の例である。それは、その圧電特性を利用して共鳴および表面感受性微細構造を形成する微細構造応用分野で使用されてきた。
【0017】
前段落では、静止摩擦の点から表面エネルギの抑制の幅広い適用分野について記述した。しかし、同様の記述は、表面の摩耗、吸着、および電気的性質をはじめ、本書で述べる他の表面効果に対しても当てはまる。
【0018】
本出願で使用する例は、シリコンウェハ上のポリシリコン微細構造に基づいている。しかし、本発明はいずれの基板でもその上の清浄な無機微細構造にも適用可能である。したがって、この出願で使用する用語ウェハは、少なくとも1つの無機微細構造を含む任意の清浄な無機基板を含む。
【0019】
本発明を、1つの好適な実施形態でウェハで使用するものとして説明する。この実施形態では、ウェハ上のチップは、チップ上に電子回路機構が集積され、その後にサーディップおよびサーパックに実装された、少なくとも1つの慣性センサを有する。しかし、本発明は、集積電子回路を持たない微細加工デバイスを有するチップならびにサーディップおよびサーパック以外のパッケージにも同様に適用可能である。例えば、多くの標準的集積回路(IC)デバイスは、350℃未満の温度の窒素中でリードレスチップキャリア(LCC)に実装される。LCCパッケージもまたキャビティパッケージである。ベースは通常セラミックであり、蓋は通常、ベースと同様の熱膨張率の金属である。LCC組立工程では、デバイスは一般的に低温銀−ガラスまたは有機ダイ接着剤のいずれかを使用して、ベースに装着される。銀−ガラスを使用する場合、部品は通常、炉内の約350°Cの空気中を通過する。有機ダイ接着材料の処理温度はより低く、減退を最小にするために窒素が通常使用される。チップボンドパッドをキャビティ内のボンドシェルフ上の接続点にワイヤボンディングした後、蓋はベースにハンダ付けまたはシーム封止され、こうしてチップが保護され、かつそれを表面実装基板に電気的に接続することが可能になる。
【0020】
プラスチックパッケージも一般的である。標準プラスチック実装方法では、チップは金属リードフレーム上に、通常有機物のダイ接着材料により装着される。チップ上のボンドパッドとリードフレーム上のリードフィンガとの間の電気的接続は一般的に、ボンドパッドとフィンガとの間のボールボンディング金ワイヤによって行われる。装着デバイスのこの配列は金型に配置され、そこで液体プラスチックコンパウンドが各デバイス上を高圧で流れて、それらを樹脂封止する。微細加工されたデバイスを持つチップは、流れるプラスチックからそれらを保護するために微細構造にキャップをかぶせれば、これらのプラスチックパッケージ内に成形することができる。プラスチックプロセス温度は一般的にわずか175°Cで、サーディップおよびサーパック処理温度よりかなり低い(キャップをかぶせるために用いられる技術は、金属またはガラスを用いて微細加工デバイス上にキャップを結合する場合、175°Cよりかなり高い温度を要求することがある)。適切な注意を払って粒子、物理的損傷、ならびに処理および使用中に発生し得る他の有害作用から微細構造を遮蔽することを前提として、裸チップおよびフリップチップ装着をはじめ、他の実装方法も可能であることは明らかである。この実装の議論は、サーディップおよびサーパック実装の代替法が可能であり、これらの実現の中には本発明で記述する有機物の処理に対する適性が低いものがあることを示す。サーパックおよびサーディッププロセスの攻撃的な性質は、より低温で軟化する封止ガラスを使用することによって、かつ組立炉内で使用される空気に不活性ガスを混合して高温酸化を低減することによって改善される。例えば6:1の窒素対空気の比率で高温炉内ガスの酸素含有率は21%から3%に低下する。この希釈は、サーディップおよびサーパック高温炉で使用した場合、ダイ接着剤、リードフレーム、およびパッケージ封止プロセスに著しく影響することなく、表面処理の酸化を低減する。攻撃性の低いプロセスに基づく実装技術のこの議論は、本発明の適用可能性を広げる。標準サーディップおよびサーパックでは、フェニル基に基づくコーティングを形成する処理が最も望ましいが、実装プロセスの適性が低い場合には、他の有機物に基づく表面処理も使用することができる。
【0021】
典型的な微細加工加速度計の例示を図1に示す。これはアナログ・デバイセズ社の単軸加速度計の一般的形状を示す。図1の交互嵌合されたフィンガ(24、26および28)は通常相互に、および下にある基板から2ミクロン未満だけ離される。それらの幾つかは、高い機械的応従性を有するばね式質量の一部でもある。したがって、デバイスが高い機械的または電気的衝撃力を受けると、微細構造は隣接する表面に接触することがある。デバイスは通常、表面が離れたときに、損傷なく回復する。しかし、表面が膠着している場合、性能は劣化する。
図2は、封止される前の半導体デバイスを含むサーディップまたはサーパックの断面図である。
【0022】
(図1および2については、米国特許第5,694,740号でさらに詳しく記載されており、これを参照によって全体的にここに組み込む。)
【0023】
静止摩擦の問題の大きさを理解するために、チップ製造の基本原則を理解する必要がある。典型的なICチップの製造は、極めて純粋な条件下での特殊な材料の堆積、注入、除去、およびパターン形成を含む一連の数十もの段階を必要とするので、非常に高価である。したがって、多くの適用分野で費用効果をよくするために、デバイスは小さくなければならない(しばしば数平方ミリメートル未満)。これは、製造者が各ウェハから数千個のデバイスを作ることを可能にし、最高数十枚までのウェハを1つのウェハ作製ロットで作ることができる。したがって、各チップを個々に処理しなければならない代わりに数千個のチップに同時に利点を付与することができるウェハ段階の処理は、プロセスをより効率的かつ経済的にする。明らかに、費用効果の尺度はデバイスが用途に付加する価値の関数である。例えば、非常に信頼性の高いマイクロミラースイッチアレイは、通信システムに非常に高い価値を付加するので、ウェハに1つか2つのデバイスしか載せることができない場合でも、大きいアレイは費用効果的である。(したがって、場合によっては、ウェハはチップに切断されず、ウェハ全体が1つのデバイスに使用される。)本発明で、静止摩擦防止プロセスをウェハの作製の流れに組み込むことで、結果的に得られるチップで静止摩擦を防止できることが発見された。頭字語WASA(ウェハ静止摩擦防止剤)はときどき、このプロセスおよび被覆材について述べるために使用される。
【0024】
微細構造のプロセス中の静止摩擦を抑制するためのウェハレベルの処理に関する論文が発表されている。プロセス中の静止摩擦は、構造が「解放」された直後のウェハ処理中に発生する。対照的に、本発明は、すでに解放されており機能的である微細構造を含むウェハに、空気中または何らかの他の気体環境で適用される。この区別を、次の段落でさらに詳しく述べる。
【0025】
微細構造はしばしば、ウェハの電気防食用層上に薄膜を堆積することよって作製される。シリコン・オン・インシュレータ、およびウェハをひとつに結合する様々な技術も使用される。パターン形成後、電気防食用材料は一般的に、液体エッチング剤およびリンスを使用するプロセスで除去される(すなわち「解される」)。
【0026】
液体が乾くにつれて、表面力が微細構造を引き寄せて接触させ、それらは静止摩擦防止処理または何らかの他の予防技術を使用しない限り膠着する。残念ながら、プロセス中の静止摩擦用に最適化された表面処理は、熱的安定性および酸化安定性が制限されるので、それらは大量の気密実装プロセスに耐えられない。微細構造表面に長鎖アルキル基を形成する処理はこの制限の例である。一部の表面処理はクロロシランにも基づく。クロロシランは、アルミニウム配線とボンドパッド上の残留塩化物が腐食障害を引き起こすので、信頼性の問題を生じる。これらの問題は’740号では、塩化物を含まない熱的安定性および酸化安定性を持つ材料を使用することによって、かつそれを組立プロセスの終わり近くに適用することによって回避した。’740号では、微細構造を持つチップを収容するキャビティパッケージに有機液体が施与される。次いでパッケージは加熱されて、液体を蒸発させる。ほとんど全ての液体が炉内に蒸発する。しかし、蒸気がキャビティから抜けるときに、それはチップの表面と接触して、微細構造上に薄い有機物層を形成する。そのような処理は効果的な静止摩擦防止をもたらす。しかし、1つの好適な実施形態は、液体蒸発特性を熱的プロファイルに整合させ、少量の液体の施与を制御することを必要とし、かつウェハロットではなく個々のデバイスに対して処理を使用することを要求する。したがって、それはウェハ規模のプロセスを特徴付ける経済的およびプロセス制御上の利点を損ねる。本特許出願は、上述の制限を回避し、これらのウェハ上の微細構造に静止摩擦防止性を付与する技術を開示する。
【0027】
’740号は組立プロセス中に適用した場合よく機能する材料を開示し、これらの材料は、ウェハ製造段階中に適用した場合多少の利点をもたらすが、ウェハが製造されるときからチップが電子部品に組み込まれるまでチップが処理される幾つかのステップがあり、これらのステップはチップを温度の変化(500℃もの高温)、異なる化学的環境、処理および他の作用中の物理的酷使、および製品の性能要件を満たすデバイスの製造歩留まりに多少の影響を持つことが理解されている力にさらすことを理解する必要がある。加えて、本願のさらなる開示は、ウェハ製造段階中に適用された場合、’740号に開示されたものよりずっとよく機能する静止摩擦防止処理に関係する。これらの新しい静止摩擦防止被覆は、組立中に部品に適用された場合にも利点をもたらすことに注目されたい。
【0028】
本願で使用する有機シリコン化合物(シリコンを含む有機化合物)に関する用語法は次の通りである。有機シリコン化合物は分枝に少なくとも1つのSi−R基を持たなければならない(Rは有機基の一般的表現である)。シラノール、クロロシラン、およびアルコキシシランは、分子中の珪素原子に結び付いた1つまたはそれ以上の置換基がそれぞれ水酸化物(−OH)、塩化物(−Cl)、またはアルコキシド(−OR)である有機シリコン化合物である。シリコーン(シロキサンとも呼ばれる)は(−Si−O−)反復単位を含む合成ポリマであり、これらの反復単位内の珪素原子は置換基を2つまで持つことができ、それは例えばフェニル(−Ph)基およびメチル(−Me)基を含むことができる。本願では、用語フェニルシラン、フェニルシロキサン、およびフェニルシリコーンは、少なくとも1つの珪素原子に少なくとも1つのフェニル基を有する化合物を指す。例としてシラノール基を末端に持つポリジフェニルシロキサン、ジフェニルシランジオール、テトラフェニルジシロキサンジオール、ヘキサフェニルジシロキサン、テトラメチルフェニルジシロキサン、ヘキサフェニルシクロトリシロキサン、オクタフェニルシクロテトラシロキサン、トリフェニルシラン、およびトリフェニルシラノールがある。本願の記述の多くは、発明を説明するためにジフェニルシロキサン材料を使用する。
【0029】
しかし、そのような記述は全て、より幅広いフェニルシランおよびフェニルシロキサン系の例とみなすべきである。メチルフェニルシロキサンおよびメチルフェニルシリコーンは、少なくとも1つのメチルおよび少なくとも1つのフェニル置換基を分子内に含む化合物である。一例は1,1,3,5,5−ペンタフェニル−1,3,5−トリメチル−トリシロキサンである。アルコキシ化合物の例としてはメチルトリメトキシシラン、フェニルトリメトキシシラン、ジフェニルメチルエトキシシラン、およびジフェニルジエトキシシランがある。ジフェニルメチルエトキシシランはメチルフェニルアルコキシシランであることに注意されたい。シラノールの例としては、ジフェニルシランジオール、テトラフェニルジシロキサンジオール、およびシラノール基を末端に持つポリジフェニルシロキサンがある。本願で使用する場合、用語シランは、少なくとも1つの有機基、少なくとも1つの珪素原子、および少なくとも1つの他の置換基を含む化合物を含み、置換基は水素、塩素、アルコキシ基、またはヒドロキシル基のいずれかとなりそうである。トリフェニルシラン、ジフェニルジメトキシシラン、およびジフェニルシランジオールはこの使用法の例である。
【0030】
シリコーンにおける末端珪素原子は3つの置換基を持つことができ、それはフェニル基、水酸基、メチル基となりそうである。幾つかの代表的化合物を図3に示す。
【0031】
’740号特許では、組立プロセス中に開口しているサーディップに静止摩擦防止性を与えるために、アルコキシ置換基を有するシランが使用された。製造プロセスのこの時点(すなわちウェハが切断された後)における堆積は、熱的劣化および酸化性劣化を最小にした。用いられたアルコキシシランはメチルおよびフェニルアルコキシシランの両方を含んでいた。フェニル置換基を含む化合物は、室温での蒸気圧が低いので、取り扱いがずっと困難であった。過去に、フェニル置換基だけを含むシランまたはシロキサンはウェハ上で、静止摩擦防止性について評価されてこなかった。
【0032】
フェニルシロキサンはメチルシロキサンより熱的に安定しており、かつチップ製造に含まれる組立プロセスに耐える可能性がより高い。また、科学的文献の報告書は、環状シロキサンが匹敵する直鎖状のものより熱安定性が高いことを示している。しかし、本願につながった研究は、化学的に活性なジフェニルシロキサンで処理した表面が、匹敵する環状シロキサンで処理したものより熱−酸化性安定性が高いことを示した。この結論は、サーディップおよびサーパックに実装されたデバイスの性能試験に基づく。この文脈で、化学的に活性なシロキサンおよびシランの例は、水酸基、アルコキシド、または水素機能性を持つ生成物を含む。活性シロキサンと不活性シロキサンの間の性能上の区別は、はんだ付けまたはシーム封止されたプラスチックまたは気密パッケージにデバイスを実装した場合、これらの実装プロセスはサーディップおよびサーパックプロセスより攻撃的ではないので、低くすることができる。
【0033】
処理したウェハを加熱するために使用した2種類の炉を図4および5に示す。Modified Vapor Prime Oven 1(図4)は、(真空ポンプに接続された真空弁2を通して)真空を引くことができる。窒素または何らかの他の比較的不活性なガスを、ガス入口弁3を介して炉内に供給することができる。炉はまた、室温で液体または固体とすることができる被覆材料5を含むタンク4をそこに接続しており、タンクは、被覆材料を蒸発させ、それをタンクから炉へのその通路内で蒸気の形に維持するために、1つまたはそれ以上の熱源6を持つことができる。炉はまた、炉の温度、ガス圧等をプログラムするための装置(コンピュータなど)をも含むことができる。図4の炉は、ウェハがウェハボート7内に配置された状態を示す。
【0034】
典型的なCVD炉8を図5に示す。この炉もまた真空源9、窒素または他の比較的不活性なガスの供給源10、熱電対11、1つまたはそれ以上の加熱器12、および処理する材料を支持するためのスタンド13を有する。このスタンドはしばしばパドルと呼ばれる。ウェハボート14内のウェハは、真空密ではないエンクロージャ16内に配置され、被覆される。パドル保持エンクロージャ16は次いでドア15を通り抜けて前進し、ドアは次いで閉じる。エンクロージャ16は、非常に局在化する濃度の蒸気を維持するために使用される。被覆材料17は、同じくエンクロージャ内にある容器19内に配置され、前記容器はスプラッタを抑制するためにシールド18を備えている状態が示されることに注意されたい。
明らかに、代替的材料は異なる蒸気圧を持つので、異なる材料を使用する場合は、同等の堆積速度を維持するために、堆積温度範囲を調整することができる。これは、例えば、オクタフェニルテトラクロロシロキサンまたはシラノール基を末端に持つポリジフェニルシロキサンよりむしろ、ジフェニルシランジオールまたはテトラフェニルジシロキサンジオールのいずれかを堆積材料として使用する場合の考慮事項であろう。ジフェニルシランジオールは、シラノール基を末端に持つポリジフェニルシロキサン系の最小分子である。それはオクタフェニルシクロテトラシロキサン(793)よりずっと低い分子量(216)を持つので、揮発性がより高いことは明らかである。またそれは活性がより高い。それは約140℃より上の温度で、関連ジフェニルシロキサンに変換する。テトラフェニルジシロキサンジオールは、シラノール基を末端に持つジフェニルシロキサン系で2番目に小さい要素である。
【0035】
温度は、有機シリコン化合物を蒸発させるのに充分高温であるが、処理されるシステムまたはウェハのいずれかの部品が破損するほど高温であってはならないので、炉が加熱される温度は重要である。本発明の一部の実現では真空炉が使用されることに注意されたい。加えて、加熱プロセスが行われる持続時間も要素である。したがって、低い蒸着率をもたらす比較的低い温度は、加熱ステップが比較的長い時間にわたって行われる場合には受け入れられる。これらの要素を全て考慮して、約100°から500°Cの間で加熱を行うことが受け入れ可能であることが明らかになり、ウェハまたは他の基板がこの範囲に耐えることができるならば、加熱範囲は約300°から500°Cの間であることが好ましい。多くの基板は、その上または中に含まれる要素の制限された熱的安定性のため、より低い温度(例えば100°〜300℃)で被覆される。
【0036】
プロセスの問題と同様に熱的−酸化性の要からも、シラノール基を末端に持つポリジフェニルシロキサンに注目が集まっている。部分の市販のシロキサンは、ジメチルシロキサンに基づいている(ジフェニルシロキサンは比較的稀である)。しかし、ジメチルシロキサンに基づくシラノールは不安定である。それらは室温でも縮合反応で反応して、より高分子量の生成物を生成する。フェニル置換基はジフェニルシロキサンのシラノール基を安定化する。この安定化効果は、シラノール基を末端に持つポリジフェニルシロキサンを製造環境で使用することを可能にする。
【0037】
平均分子量が最高約5000までの範囲のシラノール基を末端に持つポリジフェニルシロキサンは、上述したプロセス条件からの変化をほとんどまたは全く必要としない。(これは約1〜25の範囲のnに対応する。図3参照。nが約50より大きい場合、化合物は指定された温度範囲で揮発しない。)nの好適な範囲は約4〜25である。冷却後、ウェハを取り出し、チップに切断し、それらを後でパッケージに組み立てた。この評価ではサーパックおよびサーディップを使用したが、他のパッケージも同等に適用可能である。
【0038】
上記の説明の大部分は、室温またはその付近で非常に低い揮発性を持つ材料のプロセスに焦点を置いた。しかし、同じ原理および同様の機器は、以下の節で説明するように中温揮発性を示す材料に対しても適用することができる。
【0039】
ヘキサメチルジシラザン(HMDS)は一般的に、ウェハ表面へのフォトレジストの接着力を高めるためにウェハに蒸着される。本発明では、それは逆の効果を持つ。微細構造に適用されたときに、それは静止摩擦防止性を付与する。HMDSの静止摩擦防止性を利用するために、それは、フォトレジストの接着力を高めるためにHMDSを堆積するのに一般的に使用されるのと同じ機器を用いることによって、個別のチップまたはウェハのボートロード(それらがチップに分割される前)のどちらにでも適用することができる。この機器は、一般的に220°〜250°Cに加熱され真空炉であり、室温で液体であるHMDSを保持するタンクを備える(図4はそのような炉の変形を示す)。HMDSは室温でかなりの蒸気圧を有するので、タンクを炉から分離する弁を開くと、HMDSの上記が炉内に流入し、高温のウェハ表面と反応する。
【0040】
HMDSが下塗りされたウェハは、この処理の効果が時間と共に劣化するので、長期間保存されることはめったに無い。これは部分的には吸着した物質の漸次蒸発による。本発明で使用する処理の主要な属性は長期安定性と耐久性である。これらの品質を達成するには、より多くの表面部位が反応すること、および吸着物質を除去することが要求される。これは、蒸着した被覆と表面との間に強力な化学結合を展開することによって達成される。そのような反応は、炉の温度およびプロセスの蒸着およびベークアウト部分の持続時間を増加することによって助長される。
【0041】
上の例は、HMDSを使用した。しかし、同様の機器(おそらく被加熱タンクおよび加熱用トレース配管を持つ)を使用して、中程度の揮発性を持つ液体または固体の任意の有機物でウェハを処理することができる。例えば、上述の通り、ジフェニルシランジオールは約140°Cより上で分解するが、室温付近では極めて安定している。したがって、この種の炉には、ジフェニルシランジオールを使用する(ストレートでまたは溶剤に溶かしてタンク内に入れる)ことができる。高温になった炉で、ジフェニルシランジオール蒸気が高温のウェハの表面とすばやく反応して、安定した低エネルギ表面の不動態化を行う。
【0042】
上で開示した特定の静止摩擦防止化合物に加えて、これらの化合物の混合物を静止摩擦防止剤として使用することができる。使用できる静止摩擦防止化合物の多様性を考慮して、炉の温度は約100°〜500°Cまでの範囲とすることができる。場合によっては、この温度範囲の大部分または全部にわたって、特定の材料を使用することができる。例えば、本願は150°〜470°Cまでのジフェニルシランジオールに関する特定のデータを引用する。他の材料は、低揮発性のため、事実上低い温度範囲を持つ。例えば300°C未満で、オクタフェニルシクロテトラシロキサンは基本的に不揮発性である。ウェハの特徴も温度範囲を課すことができる。例えば、集積CMOS(相補形金属酸化物半導体)回路機構を持つMEMSウェハは、CMOS回路機構によって約450°C未満のプロセスに制限される。光学MEMSミラーを含むウェハは、ミラーを作製するために使用される薄膜の拡散によって設定される上限温度を有する。これらの制限を適切に考慮することにより、上記プロセスは、チップの製造中および製品の寿命期間中持続する耐久性被覆を生じる。
【0043】
幾つかの静止摩擦試験を実施した。ある分類の試験では、隣接する微細構造間に静電気力を加えてそれらを接触させた。別の組の試験では、機械的衝撃を加えた。これらの試験の全てにおいて、静止摩擦は静止摩擦防止処理によって実質的に抑制され、実際的な目的では除去された。試験プロセスを示す幾つかの例を以下で説明する。
【0044】
静止摩擦故障は幾つかの力の最終的結果である。表面が接触すると、次の場合に静止摩擦が発生し得る。
【0045】
式1
静電気力+表面静止摩擦力>機械的ばね復元力
【0046】
静止摩擦防止処理の目的は、表面の力をほぼ零にまで低減することである。以下で述べる最初のADXL202の例(例2)のデバイスは電力を供給されないので、式1の静電気力は零である。この例の目標は、機械的ばねが接合表面を常に引き離すことができるようなレベルまで静止摩擦力を低減することである。例3におけるADXL76の試験は、モデルへの静電気力の追加を示す一方、例4における第2のADXL202の例は、静電気力と累積摩耗との両方を組み合わせる。これらの例における目的は、静電気力および機械的力に比較して表面力を取るに足らないものにすることである。様々な電圧の導体間の静電引力は、それらを分離する距離の二乗に反比例する。したがって、静止摩擦防止処理が有意の厚さに適用されると、式1の静電気力の項が低減されることが期待される(2つの構造が接触した後)。構造物が触れたときの導体間の離隔距離が誘電体表面膜の総厚さであるために、この結果が期待される。残念ながら、厚い誘電体被覆は静電荷を支持する。そのような電荷もまた、用途によっては静止摩擦を引き起こす。したがって、被覆が誘電体である場合、静止摩擦防止プロセスは、極めて薄く、よく制御された被覆を形成しなければならない。
【0047】
この議論では、少数のウェハの静止摩擦防止処理について述べた。しかし、’740号に記載されたものに対してこのプロセスの利点の1つは、幾つかのロットのウェハを1回のプロセスの実行で処理するために使用できることである。したがって、それはかなりの経済的およびプロセス制御上の利点を有する。
各チップの電気的特性は、それらがまだウェハの形を取っている間に測定し、微調整することができる。これは、実装後の微調整に比較したとき、著しいコスト上の利点を持つ。しかし、そのためには、デバイスの性能が実装効果に影響されないことが要求される。標準集積回路デバイスとは異なり、微細構造はめったに不動態化されないので、この要件は、電子的機能性を持つ微細構造の場合、特に重要である。不動態化されない表面を持つ微細構造の電気的挙動は、これらの表面に対する気体の吸着によって悪影響を受けることがある。したがって、回路機構に微細構造を組み込んだデバイスは、標準的半導体回路素子を持つチップの部分が完全に不動態化された場合でも、望ましくない挙動を示すことがある。パッケージ環境および室内湿度への曝露は、一部のセンサの設計に影響を及ぼす一方、他のセンサは実装に影響されない。この特許に記載する静止摩擦防止表面処理は表面を不動態化し、デバイスが微調整される前に適用されるので、より高い歩留まりおよびより厳密な性能仕様で最終製品を生産することができる。
【0048】
この特許に記載する処理は結果として、ウェハ上の微細構造および他の表面に薄い誘電層を生じる。それは非常に薄いので、ウェハ上のアルミニウムボンドパッドのワイヤ結合性に影響しない。薄い単層は、静止摩擦防止性を達成しかつガス吸着を制御するのに充分である。この特許に記載するプロセスおよび材料は、シリコン、ポリシリコン、アルミニウム、および半導体デバイスに用いられる他の材料に存在する誘電性自然酸化物の厚さを増加させる。しかし、この有機シリコン酸化物の追加厚さは一般的にわずか約5〜25オングストローム(0.5〜2.5nm)であり、大部分は5〜12オングストローム(0.5〜1.2nm)の厚さの範囲内である。厚さを増加するようにプロセスおよび材料を変化させることが可能である。
【0049】
例えば、シラノール基を末端に持つポリジフェニルシロキサンの低分子量の分画は、このプロセスで蒸着されたときに、より厚い層を形成するように重合することができる。100オングストローム(10nm)を超える厚さが達成された。より厚い処理を堆積することができ、それらがワイヤボンディングに抵触しない限り、あるいは電荷を支持するのに充分な誘電体を形成しない限り、それらは有害ではない。そのような電荷は非制御方式で電気的性能に影響を及ぼす。例えば、望ましくない表面電荷から生じる静電引力は微細構造を移動させることがある。ここで言及する厚さ測定は、平坦な基板上で幾つかの走査型偏光解析器のいずれかを用いて行うことができる。
【0050】
これらの表面処理の存在を検出するために、接触角を使用することもできる。水は清浄な二酸化シリコン表面を容易に濡らし、低い濡れ角をもたらす。疎水性表面は水では濡れず、高い濡れ角を持つ。ここで記載する表面処理は全て疎水性であるので、接触角(表面上の1滴の水により測定される)は、被覆が存在するかどうかを検査する容易な方法である。それはまた、被覆の品質の粗い尺度でもある。それは疎水性被覆の存在、疎水性の程度を示し、通常、静止摩擦防止品質と相関する。例えば、水は清浄な二酸化シリコン表面上に広がり、20度未満の接触角を生じる。この特許に記載する通りに処理された場合、接触角は一般的に80度を超える。
【0051】
本発明は、様々な微細構造用途の要求事項を満たすように最適化することのできる範囲のプロセスおよび材料を含む。以下の議論では、最適な材料およびプロセス特性を選択するのに関係する重要な要素の幾つかを示す。されはさらに、慣性センサ用の静止摩擦防止被覆を超える用途を示す。
【0052】
1.環状メチルおよびフェニルシロキサンは極めて安定である。環状フェニルシロキサンは非常に低い揮発性をも示す。その結果、環状シロキサンは低温では表面と反応しない(それらは吸着層を形成するだけである)。温度を充分に上昇すると、反応性が助長される。これは、通常の活性化エネルギ効果、蒸気濃度の増加を通して、かつ吸着ガスの熱脱離のために表面が活性化されることによって起こる。その結果、走査型偏光解析器の測定によって決定される、薄くよく制御された層が得られる。初期処理は表面を低エネルギ(化学的に不活性な)表面に変換するので、初期層を超えて表面処理の厚さを増加するさらなる反応は、目につくほどには発生しない。
【0053】
2.環状フェニルシロキサンと同様の揮発性レベルを持つシラノール基を末端に持つポリジフェニルシロキサン混合物を用いて、静止摩擦試験を幾つかの温度で数回実行した。同様の堆積条件で比較した場合、反応性末端基を持つこれらの線状材料は、一貫してより優れた静止摩擦防止性を示した。メトキシ基を末端に持つポリジフェニルシロキサンおよびシラノール基を末端に持つポリジフェニルシロキサンは同様の結果を出した。(ヘキサフェニルジシロキサンの場合のように)反応性末端基を除去すると、結果は劣った。これは、耐久性のある安定な性能が要求される場合の表面処理における主化学結合の形成の重要性を確認する。
【0054】
3.項目1および2に記載した環状フェニルシロキサンおよびシラノール基を末端に持つポリジフェニルシロキサンで処理されたポリシリコン微細構造の静止摩擦試験は、これらの処理の熱−酸化性安定性が堆積温度および時間と共に増加することを示す。これらの表面の飛行時間SIMSおよびXPS分析は、被曝熱量の追加により表面に対する交差結合が追加されることを示す。
【0055】
4.環状フェニルシロキサンの代わりに800〜5000の分子量範囲のシラノール基を末端に持つポリジフェニルシロキサン混合物を使用した場合、厚さ制御は依然としてかなり厳密であった。しかし、シラノール基を末端に持つポリジフェニルシロキサンの低分子量分画の割合が増加するにつれて、膜厚を増加することが徐々に容易になる。これが起きるのは、ひとたび表面で初期結合が行われると、短い(比較的不動の)線状ジフェニルシロキサン鎖の反応性第2末端が蒸気に曝露され、そこでそれが蒸気中の他の分子と反応することができるからである。対照的に、高分子量種の長さが長ければ長いほど、順応性が増加し、したがって自由端が、蒸気中の他の分子とではなく、表面と反応する確率が増加する。第2要因は、分子が長ければ長いほど、表面の単位面積当たりの「自由端」の密度が低くなる。
【0056】
5. 本願は部分的に、環状ジフェニルシロキサンからの堆積に基づく。一部の試験も、これらの環状体プラス線状のシラノール基を末端に持つポリジフェニルシロキサンの混合物を使用した。比較から、これらの線状および環状先駆物質の静止摩擦防止性能は、ウェハ上で測定したとき、実質的に差が無いことが示された。実装した部品もまた、実装プロセスで高温の空気を使用しなければ、ほとんど差を示さない。しかし、環状ジフェニルシロキサンに基づく処理は、線状のシラノール基を末端に持つポリジフェニルシロキサンに基づくものより、高温サーディップ/サーパック組立炉内の熱酸化に対して影響されやすい。したがって、サーディップおよびサーパックの場合、純粋線状材料を使用することが望ましい。環状副生物を含まない線状のシラノール基を末端に持つポリジフェニルシロキサンを製造することは困難である。しかし、加水分解と呼ばれる化学反応を適用することによって、これらの環状−線状混合物を使用して、純粋線状材料から生成される被覆の品質に近い被覆を堆積することができる。シリコーンは水に対する抵抗が非常に大きい。しかし、ポリジフェニルシロキサンプロセスで使用される温度(約200°Cより上)では、水はシリコーンを容易に加水分解する。この反応は環状分子を開き、それらを線状シラノールに変換する。それはまた、長い線状分子をより短い分子に分解し、したがってそれ以外ではソースコンテナ内に残る種の蒸発を助長する。CVDシステムは、蒸気などのガスをプロセスに導入するように設計される。別の簡単な技術は、シラノール基を末端に持つポリジフェニルシロキサン分子のシラノール部分が親水性であるので、それらが材料に室内の空気から水を吸収させるという事実に基づく。粒子が用いられる場合(粒子は高い表面積を持つ)、表面吸着は急速に進み、効果的である。この吸着された水は、シロキサンと密に接触した状態で加熱されたとき、堆積プロセス中に、(ソースボート内、蒸気中、およびMEMS表面で)現場加水分解を助長する。結果的に得られるシラノールは環状種より反応性が高いので、それらは熱酸化に対する抵抗が増強された表面処理を生じる。蒸気の追加は環状シロキサンおよび環状−線状混合物の両方に適用されることに注意されたい。しかし、親水性置換基を含まないシリコーンでは吸着は微々たるものであるので、材料が上述した純粋環状シロキサンの一種である場合には、この方法は効果的ではない。
【0057】
6.項目1〜5で記載したプロセスに特徴的な350°〜500°Cのプロセスは、多くの用途にとって高すぎる。この問題に応えるために、環状および高分子フェニルシロキサンより高い蒸気圧を持つ有機物を使用することができる。蒸気の反応性も高めることができる。これらの解決策を、アルコキシラン、HMDS、テトラフェニルジシロキサンジオールの使用によって、かつジフェニルシランジオールによって説明する。明らかに、非シリコンベース有機物質も使用することができる。低温範囲のこのプロセスを説明するために、以下で例3で説明するADXL76撓み試験を使用して、単一バッチから取ったウェハ上で幾つかの低温材料の性能の特性を決定した。全ての堆積物は、サーパックに実装する前に優れた静止摩擦防止性能を示したので、それらは大部分のパッケージに使用するのに適している。しかし、HMDSによって生成されるメチル分の多い表面は、サーパックプロセス中に実質的に劣化する。これらのデバイスは、同一製造ロットの非被覆ウェハからサーパックに組み立てられたデバイスで測定された値に近い、5.7ボルトの偏向電圧を持っていた。サーパックの場合でも、155°Cでジフェニルシランジオールで処理されたデバイスは全く受け入れ可能であった(6.3ボルト;酸素レベルを3%に低減するように不活性ガスで希釈した空気を使用して組立炉プロセスを実行したとき、6.6ボルト)が、470℃で堆積したポリジフェニルシロキサンコントロールほどではなかった(空気中で封止したとき7.5ボルト)。(実施例参照)。
【0058】
7.静止摩擦防止プロセス温度の低下は、光学ミラーを組み込んだ微細構造製品では特に重要である。大抵のそのようなミラーは、基板上に金の薄い層を堆積することによって形成される。金はほとんどの表面にあまりよく接着しないので、金の前に、接着層、しばしばクロームが堆積される。大抵の気密実装プロセスで使用される温度に曝露すると、下にある材料(クロームなど)が金を通してミラー表面に拡散する。相互拡散は光学的品質をひどく劣化させる(すなわち反射率が低下する)ので、相互拡散を抑制するために特殊障壁層がしばしば使用される。しかし、これらの障壁膜は、有害な膜応力を回避するために注意深く制御しなければならない。拡散効果は累積的であるので、別の高温プロセスの追加は深刻な問題である。光学製品を無事に生産するには、薄膜の応力を厳しく制御する必要があるが、高温プロセスはそのような制御を難しくし、時には不可能にする。制御されない膜応力の1つの結果として、ミラーおよび干渉計の性能を劣化させる微細構造の反りがある。干渉計の性能は、屈折率および光路長の制御に決定的に依存する。明らかに、光路長の制御は、光路に影響を及ぼす微細構造の反りによって損なわれる。ファブリー−ペロー干渉計は、よく制御された光学的微細構造にとってのこの必要性を実証する。これらの装置は、低い光吸収性(例えば高い光透過性)を持ちキャビティによって分離された2つの「ミラー」から作られる。1つのミラーは、ウェハ基板に平行に整列する懸下された通常可動のミラーを形成する1組の薄膜層から作られる。第2ミラーは、ウェハ基板の表面層とすることができる。懸下ミラーに入射した光は、ギャップおよびこれらの2つのミラーによって形成される共振キャビティで複数の反射を経験する。したがって、ミラー−ギャップ−基板の組合せは、様々な波長で増加的および減殺的光学干渉を生成する。反射または透過する波長は、ギャップが増加または減少するにつれて変化する。その結果、この型の干渉計は、選択された波長で光透過を、別の波長で光反射を示す。要するに、低温で静止摩擦防止表面を形成する能力は、光学的性能を劣化させる拡散および薄膜応力の変動を最小にしながら、低静止摩擦の光学的微細構造を生成するために必要な製造工程をかなり簡素化する。
【0059】
8.微細構造表面の電気的、生物学的、および光学的特性は全て、適切な組成を持つ材料の堆積によって制御することができる。上の例では、表面吸着を抑制し、表面電荷を支持する厚い誘電層を形成することなく電気的特性をよりよく制御するために、疎水性の処理を使用した。用途によっては、厚い被覆ならびにその他の物理的および化学的特性が価値を持つ。例えば、ハイフェニル材料に基づく被覆は比較的高い光学屈折率を与える一方、フッ素化またはメチル先駆物質の使用は低屈折率層を形成する。加えて、これらの有機物は今や中温で蒸着し、組み立て、実装することができるので、生物学的用途に設計された被覆の生物学的に活性な成分が今や可能である。
【0060】
9.上述の通り、ここで記載する処理は表面の電気的特性を安定化する。これは、有機蒸気を表面の局所的高エネルギ部位と反応させ、したがってそれを安定化させることによって達成される。この不動態化効果は、酸化物の厚さを時間の関数として測定することによって示すこともできる。走査型偏光解析器はこの作業に特に便利である。シリコン上の酸化物の初期厚さおよび成長速度は両方とも、酸化物を形成するために使用される特定のプロセスに依存する。しかし、幾つかあるプロセスのどれも、単結晶シリコン上に10〜12オングストローム(1〜1.2nm)の酸化物を形成する。室温に1か月曝露した後、この膜は一般的に3〜5オングストローム(0.3〜0.5nm)厚くなるようであり、続く1〜3か月でさらに1オングストローム(0.1nm)成長するようである。ここで説明する有機蒸気プロセスで処理される同様の酸化物は一般的に、数か月後にわずか0.5オングストロームの成長を示すだけである。この差は、未処理の高エネルギ酸化物表面が湿気およびその他のガスを周囲空気から吸着するという事実による。したがって、「みかけ」の酸化物の成長の大部分は、実際には吸着された材料の堆積である。対照的に、蒸気処理された酸化物の表面は、低エネルギの非反応性状態にある。したがって、それらはガスを引きつけたり、吸着ガスを保持する傾向をほとんど持たない。
【0061】
10.上記の本文では、酸化シリコンおよび酸化ポリシリコン上の薄い有機被覆の蒸着を論じている。しかし、該技術は、アルミニウム合金、単結晶ゲルマニウム、および新しくエッチングした(酸化物を含まない)シリコン上の同様の被覆の堆積によって例証される通り、幅広い基板に適用可能である。波長走査型偏光解析器を使用して、アルミニウム合金および酸化物を含まないエッチング済みシリコン上の被覆の厚さを特徴付けた。アルミニウムボンドパッドにおけるワイヤボンディングの実験により、たとえX線光電子分光法(XPS)の測定からアルミニウム上の堆積がシリコン酸化物上のものよりわずかに大きい被覆を持つことが示唆されても、被覆は存在するが非常に薄いので、ワイヤボンドの歩留まりおよび信頼性に影響しないことが確認された。減衰全反射を使用して、ゲルマニウム、酸化物を含まないシリコン、および酸化単結晶シリコン上に堆積された膜の赤外特性を比較した。3つの材料全部に形成された被覆で、類似した吸収ピークが識別された。
【0062】
以下の実施例は、ここに記載する発明を限定ではなく例証することを意図している。
【0063】
実施例1.ウェハを被覆するためのプロセス
【0064】
評価のために、ウェハにオクタフェニルシクロテトラシロキサン(固体環状シリコーン)を被覆した。数グラムのこの固体シリコーンを秤量して小さい容器内に入れた。固体シリコーンおよびウェハを両方とも炉(CVD炉心管またはプログラム可能な箱型炉または真空蒸発器のいずれかを使用することができる)内に入れ、約300°〜約500°Cの間にまで加熱した(好ましくは約450°〜485°C)。温度が上昇するにつれて、炉を真空排気し、不活性ガスを充填して、吸着された物質の表面からの除去を強化することができる。数回の排気および充填サイクルを使用して熱伝達を強化し、したがって温度の不均一性を最小にすることができる。窒素はこの目的に便利な不活性ガスである。温度が上昇すると、シリコーンは蒸発し、ウェハに接触し、反応してウェハ表面上に薄膜を形成する。吸着した物質が除去されると、表面の化学反応性は増加する。昇温は反応性および蒸気濃度の両方を増加させる。3つのこれらの要素は全て、表面と蒸気中の分子との間の反応速度を向上する。オクタフェニルシクロテトラシロキサンのように多くの材料は比較的不活性であるので、これが決定的になり得る。したがって、そのような材料を表面に永久的に固着させる反応を促進するために、非常に反応性の高い表面の状態が要求される。プロセスの高温堆積部分は、不活性ガスまたは真空中のどちらでも行うことができる。この実施例では、オクタフェニルシクロテトラシロキサンの蒸気圧は、330°Cで約1トルであるので、実用的な生産速度のために、堆積温度を300°〜500°Cの範囲にする必要がある。300°C未満では、堆積速度は遅すぎる。温度上限は、ウェハに関係する要素(アルミニウムメタライゼーションなど)によって、およびシリコーンの熱劣化速度によって設定される。ウェハとウェハの間およびウェハ内の温度の均一性は、温度の上昇速度に対する重要な制約である。最大温度付近の滞留時間は、1分から1時間を超えるまでの範囲とすることができる(好ましくは約25〜45分)。このプロセスではヘキサフェニルシクロトリシロキサン材料のような他の環状シロキサンを使用したが、非環状分子を堆積することもできる。例えばシラノール基を末端に持つポリジフェニルシロキサンは、単独でおよび環状シロキサンと組み合わせて使用して特に効果的であることが分かった線状シロキサンである。
【0065】
実施例2.ADXL202加速器計の試験
【0066】
ADXL202は、しばしばサーパックに実装され、2gの公称レベルまでの加速度を測定するように設計された二軸加速度計である。ADXL202の微細構造の部分は、8個のポリシリコンばねによって支持されたポリシリコン慣性質量から成る。ばねは折り曲げられる(これは、閉じ込められた空間内でばねの長さを増加することによって機械的応従性を増加する)。離散(回路基板上に装着される前の)ADXL202サーパックを静止摩擦防止処理無しで実装し、その後硬い表面に落下した場合、懸下された微細構造は隣接表面に接触する。このような仕方で製造されたADXL202はしばしば膠着するので、静止摩擦防止処理は不可欠である。静止摩擦を定量化するための便利な方法は、サーパックをそれが硬い表面にぶつかるまで管内で落下させることである。花こう岩をはじめ幾つかの硬い表面を使用した。管はサーパックの一軸を整列させ続けて、より一貫した試験を確実にする。それらがぶつかると、セラミックパッケージは機械的衝撃をチップに伝え、ばね式微細構造を隣接表面に打ち付けさせる。ADXL202では、静止摩擦防止処理が施されない場合、12インチ(30.5cm)管は強い接触および故障を発生させるのに充分である。静止摩擦防止材料の施用は、この故障を防止する。箱型炉内で窒素中でシラノール基を末端に持つポリジフェニルシロキサンにより処理した25枚のウェハからのチップを収納したサーパックを使用して、8000回を超える落下を行った。同じ材料を同じ炉内で真空処理した12枚のウェハからのチップを使用して、別の3000回の落下を行った。処理されたADXL202デバイスのどれも静止摩擦故障を示さなかった。
【0067】
実施例3. ADXL76加速度計
【0068】
ADXL76は、エアバッグ用に設計された単軸加速度計である。それは50gの公称設計範囲を有する。回路は、固定されたフィンガとばねシラノール基を末端に持つ慣性質量の一部であるフィンガとの間に静電力を発生させる特殊試験モードに備えている(図1参照)。静電力のこの印加は「撓み試験」と呼ばれる。静止摩擦防止処理を行わないデバイスは、5ボルト未満の「偏向電圧」によって発生する状態である表面が接触したときに、膠着することがある。´740号に記載されているような静止摩擦防止処理の施用は一般的に、偏向電圧を5.5ボルトに上昇させる。これは、静止摩擦誘導電界故障を無くするのに充分である。箱型炉内でシラノール基を末端に持つポリジフェニルシロキサンおよび窒素カバーガスにより被覆された14枚のウェハからのチップで作られたサーパックに行われた試験では、7.6ボルトの代表的偏向電圧が得られた。CVD管で同じ材料により真空被覆された14枚のウェハから作られたサーパックに対する平行試験では、8.9ボルトの平均偏向電圧が得られた。別の箱型炉の試験では、ジフェニルシランジオールとシラノール基を末端に持つポリジフェニルシロキサンとを同じ470°Cプロセスで比較した。試験条件下では、ジフェニルシランジオールのデバイスの大部分およびポリジフェニルシロキサンのデバイスの一部では、静止摩擦を誘発することはできなかった(このポリジフェニルシロキサン処理されたロットでは、平均偏向電圧は7.8ボルトであった)。
【0069】
実施例4. 加速度計における静止摩擦および摩耗寿命試験
【0070】
ADXL202加速度計に使用した表面処理の静止摩擦および摩耗寿命の両方を、サーパックで評価した。試験は「撓み試験」に反復機械的衝撃を組み合わせる。この技術により、シミュレーション摩耗試験で表面処理の耐久性を特徴付ける。それを使用して、ウェハ上のアルミニウム配線によって設定される限度まで堆積温度を上昇させると(約485°C)、ポリジフェニルシロキサンと環状ジフェニルシロキサンの混合物で処理し、サーパックに実装したデバイスの静止摩擦防止性能が改善されることが示された。
【0071】
実施例5. ADXL110ウェハからのデバイスの試験
【0072】
静止摩擦防止処理による電気的不動態化を例証するために、3つのADXL110ウェハを、同じロットからの2つのコントロールウェハと共に、シラノール基を末端に持つポリジフェニルシロキサンで処理した。ADXL110は、エアバッグ用に設計された閉ループ単軸加速度計である。ウェハ上の各デバイスは、それに電力が供給されかつ加速力に曝露されないときに(「零g電圧」)、設定ミリボルト出力を生じるように微調整する。微調整から3週間後に、ウェハを再試験して、デバイスの特性がクリーンルームの空気の老化のために変動していないかを調べた。未処理ウェハのチップで測定した零g電圧の標準偏差は、処理済みウェハで測定した値の2倍であり、したがって静止摩擦防止処理が、未処理のコントロールウェハのチップで観察されたより優れた電気的均一性を維持することを示した。この安定化効果は、零g電圧の平均値を比較したときにさらにいっそう明瞭になった。
【0073】
当業者は上記の発明のさらなる変形を認識されるであろう。
【図面の簡単な説明】
【図1】典型的な微細加工デバイス(加速度計)を示す。
【図2】半導体デバイスを含むサーディップまたはサーパックの封止前の断面図である。
【図3】開示する化合物の幾つかの化学構造を示す。
【図4】液体静止摩擦防止剤の蒸着に使用される炉の略図を示す。
【図5】固体静止摩擦防止剤の蒸着に使用されるCVD炉心管の略図を示す。

Claims (21)

  1. ウェハ上に形成される複数の微細加工デバイス静止摩擦を低減し該表面を不動態化するウェハレベル処理の方法であって、
    a.ウェハ表面上に製造される複数の微細加工デバイスを有する前記ウェハを有機シリコン化合物と一緒に1つの炉内に配置するステップと、
    b.少なくとも前記有機シリコン化合物の一部が蒸発するような温度に前記炉を加熱するステップと、
    c.前記ウェハ上に上記蒸発された化合物を0.510nm厚みに蒸着し、前記ウェハを前記化合物で被覆することによって前記デバイス静止摩擦を低減する、蒸着ステップと、
    d.前記炉から前記ウェハを取り出す、取り出しステップと、
    e.前記有機シリコン化合物で被覆された前記複数の微細加工デバイスを有する処理された前記ウェハを複数のチップに切断するステップであって、ここで前記加熱するステップ、前記蒸着ステップおよび前記取り出しステップが前記切断するステップの前に行われる切断するステップと
    を含む方法。
  2. 前記有機シリコン化合物が、メチルアルコキシシラン、メチルフェニルアルコキシシラン、フェニルアルコキシシラン、ジフェニルジエトキシシラン、ジフェニルジメトキシシラン、ジフェニルシランジオール、ジフェニルシロキサン、ヘキサメチルジシラザン、ヘキサフェニルシクロトリシロキサン、ヘキサフェニルジシロキサン、メチルフェニルシロキサン、オクタフェニルシクロテトラシロキサン、フェニルシロキサン、フェニルトリメトキシシラン、シラノール基を末端に持つジフェニルシロキサン、シラノール基を末端に持つポリジフェニルシロキサン、テトラフェニルジシロキサンジオール、トリフェニルシラン、トリフェニルシラノール、およびそれらの混合物から成るグループから選択され請求項1に記載の方法。
  3. 前記有機シリコン化合物が、シラノール基を末端に持つポリジフェニルシロキサン、ジフェニルシランジオール、またはテトラフェニルジシロキサンジオールを含請求項2に記載の方法。
  4. 前記加熱するステップにおける温度が100℃500℃である請求項1に記載の方法。
  5. 前記温度が300℃500℃である請求項4に記載の方法。
  6. 前記温度が100℃300℃の間である、請求項4に記載の方法。
  7. 静止摩擦が低減されたチップであって、チップはその1つの表面上に製造される微細加工デバイスから成り、前記チップは有機シリコン化合物の蒸気により静止摩擦を低減する処理が施されたウェハから作られ、前記処理は前記チップの後加工の間、酸化性および熱的条件により分解に対して安定であり、ここで前記化合物はフェニル置換基のみを有する線状有機シリコン含有化合物であるチップ。
  8. 前記有機シリコン化合物がジフェニルシランジオール、ジフェニルシロキサン、ヘキサフェニルジシロキサン、シラノール基を末端に持つジフェニルシロキサン、シラノール基を末端に持つポリジフェニルシロキサン、テトラフェニルジシロキサンジオール、トリフェニルシラン、トリフェニルシラノール、およびそれらの混合物から成るグループから選択され請求項7に記載のチップ。
  9. 前記チップが少なくとも1つの慣性センサを含請求項7に記載のチップ。
  10. 前記慣性センサが加速度計またはジャイロスコープであ請求項9に記載のチップ。
  11. 前記チップが光学的機能を有する少なくとも1つの微細加工デバイスを含請求項7に記載のチップ。
  12. 前記チップが、
    a.学的透過性
    b.学的反射性
    c.全体的または部分的に光学的干渉計としての機能性
    から成るグループから選択される特徴を持つ少なくとも1つの微細加工デバイスを有す請求項11に記載のチップ。
  13. 前記チップが、加えられる静電界によって偏向または配置される少なくとも1つの微細加工デバイスを有す請求項7に記載のチップ。
  14. 前記チップが、加えられる磁界によって偏向または配置される少なくとも1つの微細加工デバイスを有す請求項7に記載のチップ。
  15. 前記有機シリコン化合物の蒸気による前記処理が微細加工デバイスの表面の電気的性質を制御す請求項7に記載のチップ。
  16. 静止摩擦が低減された微細加工デバイスを使用するための方法であって、前記デバイスが
    a.ウェハ表面上に製造される複数の微細加工デバイスを有する前記ウェハを有機シリコン化合物と一緒に1つの内に配置するステップと、
    b.少なくとも前記有機シリコン化合物の一部が蒸発するような温度に前記炉を加熱するステップと、
    c.前記ウェハ上に上記蒸発された化合物を0.510nm厚みに蒸着し、前記ウェハを前記蒸発された化合物で被覆することによって前記デバイス静止摩擦を低減する、蒸着ステップと、
    d.前記炉から前記ウェハを取り出す、取り出しステップと、
    e.前記有機シリコン化合物で被覆された前記複数の微細加工デバイスを有する処理された前記ウェハを複数のチップに切断するステップであって、ここで前記加熱するステップ、前記蒸着ステップおよび前記取り出しステップが前記切断するステップの前に行われる切断するステップと
    を含むプロセスによって製造されるチップ上にあるもの。
  17. 水分がシリコン材料の存在下で200℃より上の温度で有機シリコン化合物と反応する方法であって、前記水分有機シリコン化合物との反応が、該反応の生成物の一部をシリコン材料の表面上に含む0.510nm薄い表面被覆の形成を促進する方法。
  18. 前記有機シリコン化合物が、0.52.5nm厚み前記ウェハを被覆するよう蒸着される請求項1の方法。
  19. 前記水分と有機シリコン化合物との反応が、シリコン材料の表面上に前記反応の生成物の一部を含む0.52.5nmの厚みの薄い表面被覆の形成を促進する請求項17の方法。
  20. 前記有機シリコン化合物が少なくとも1つのフェニル置換基を有する有機シリコン化合物である請求項1または請求項16のいずれか1項に記載の方法。
  21. 前記有機シリコン化合物がフェニル置換基のみを有する線状有機シリコン含有化合物である請求項1または請求項16のいずれか1項に記載の方法。
JP2001557083A 2000-02-01 2001-01-29 静止摩擦を低減し微細加工デバイス表面を不動態化するウェハレベル処理のための方法およびそれに使用するチップ Expired - Lifetime JP4593049B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17895800P 2000-02-01 2000-02-01
US60/178,958 2000-02-01
PCT/US2001/002661 WO2001057920A1 (en) 2000-02-01 2001-01-29 Process for wafer level treatment to reduce stiction and passivate micromachined surfaces and compounds used therefor

Publications (2)

Publication Number Publication Date
JP2003522415A JP2003522415A (ja) 2003-07-22
JP4593049B2 true JP4593049B2 (ja) 2010-12-08

Family

ID=22654615

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001557083A Expired - Lifetime JP4593049B2 (ja) 2000-02-01 2001-01-29 静止摩擦を低減し微細加工デバイス表面を不動態化するウェハレベル処理のための方法およびそれに使用するチップ

Country Status (5)

Country Link
US (3) US6674140B2 (ja)
EP (1) EP1258035A4 (ja)
JP (1) JP4593049B2 (ja)
CN (1) CN1314086C (ja)
WO (1) WO2001057920A1 (ja)

Families Citing this family (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6969635B2 (en) * 2000-12-07 2005-11-29 Reflectivity, Inc. Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates
US6674140B2 (en) * 2000-02-01 2004-01-06 Analog Devices, Inc. Process for wafer level treatment to reduce stiction and passivate micromachined surfaces and compounds used therefor
US7307775B2 (en) * 2000-12-07 2007-12-11 Texas Instruments Incorporated Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates
US20050048688A1 (en) * 2000-12-07 2005-03-03 Patel Satyadev R. Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates
DE60221973T2 (de) * 2001-03-09 2008-05-15 Datec Coating Corp., Mississauga Im sol-gel-verfahren hergestellte widerstands- und leitfähige beschichtung
US6614102B1 (en) * 2001-05-04 2003-09-02 Amkor Technology, Inc. Shielded semiconductor leadframe package
WO2003022532A2 (en) * 2001-09-09 2003-03-20 Advanced Robotic Vehicles, Inc. Surface adhering tool carrying robot
DE10148864A1 (de) * 2001-10-04 2003-04-17 Bosch Gmbh Robert Adhäsionsverminderte mikromechanische Bauelemente
US20030161949A1 (en) * 2002-02-28 2003-08-28 The Regents Of The University Of California Vapor deposition of dihalodialklysilanes
DE10223359B4 (de) * 2002-05-25 2011-08-11 Robert Bosch GmbH, 70469 Mikromechanisches Bauteil und Verfahren zur Herstellung einer Anti-Haftschicht auf einem mikromechanischen Bauteil
US7256467B2 (en) * 2002-06-04 2007-08-14 Silecs Oy Materials and methods for forming hybrid organic-inorganic anti-stiction materials for micro-electromechanical systems
US6808745B2 (en) * 2002-08-22 2004-10-26 Eastman Kodak Company Method of coating micro-electromechanical devices
TWI273090B (en) * 2002-09-09 2007-02-11 Mitsui Chemicals Inc Method for modifying porous film, modified porous film and use of same
US20040071863A1 (en) * 2002-10-11 2004-04-15 Xiaoyang Zhu Methods for forming coatings on MEMS devices
US7405860B2 (en) * 2002-11-26 2008-07-29 Texas Instruments Incorporated Spatial light modulators with light blocking/absorbing areas
US20040232535A1 (en) * 2003-05-22 2004-11-25 Terry Tarn Microelectromechanical device packages with integral heaters
US7075160B2 (en) 2003-06-04 2006-07-11 Robert Bosch Gmbh Microelectromechanical systems and devices having thin film encapsulated mechanical structures
US7425505B2 (en) 2003-07-23 2008-09-16 Fsi International, Inc. Use of silyating agents
US7201937B2 (en) 2003-08-15 2007-04-10 Microsurfaces, Inc. Methods for forming composite coatings on MEMS devices
US20050093134A1 (en) 2003-10-30 2005-05-05 Terry Tarn Device packages with low stress assembly process
EP2202322A1 (en) * 2003-10-31 2010-06-30 AB Advanced Genetic Analysis Corporation Methods for producing a paired tag from a nucleic acid sequence and methods of use thereof
US20070154622A1 (en) * 2003-11-13 2007-07-05 Texas Instruments Incorporated Surface lubrication in microstructures
US7459325B2 (en) * 2004-01-05 2008-12-02 Texas Instruments Incorporated MEMS passivation with transition metals
US7309902B2 (en) * 2004-11-26 2007-12-18 Hewlett-Packard Development Company, L.P. Microelectronic device with anti-stiction coating
US7508063B2 (en) * 2005-04-05 2009-03-24 Texas Instruments Incorporated Low cost hermetically sealed package
US7408250B2 (en) * 2005-04-05 2008-08-05 Texas Instruments Incorporated Micromirror array device with compliant adhesive
US7337671B2 (en) 2005-06-03 2008-03-04 Georgia Tech Research Corp. Capacitive microaccelerometers and fabrication methods
US20060278942A1 (en) * 2005-06-14 2006-12-14 Innovative Micro Technology Antistiction MEMS substrate and method of manufacture
US7417307B2 (en) 2005-07-29 2008-08-26 Hewlett-Packard Development Company, L.P. System and method for direct-bonding of substrates
US7580174B2 (en) * 2005-11-23 2009-08-25 Miradia, Inc. Anti-stiction gas-phase lubricant for micromechanical systems
WO2007076172A2 (en) * 2005-11-03 2007-07-05 Miradia, Inc. Anti-stiction gas-phase lubricant for micromechanical systems
US7471439B2 (en) * 2005-11-23 2008-12-30 Miradia, Inc. Process of forming a micromechanical system containing an anti-stiction gas-phase lubricant
US7723812B2 (en) * 2005-11-23 2010-05-25 Miradia, Inc. Preferentially deposited lubricant to prevent anti-stiction in micromechanical systems
US7463404B2 (en) * 2005-11-23 2008-12-09 Miradia, Inc. Method of using a preferentially deposited lubricant to prevent anti-stiction in micromechanical systems
US7616370B2 (en) * 2005-11-23 2009-11-10 Miradia, Inc. Preferentially deposited lubricant to prevent anti-stiction in micromechanical systems
US20070170528A1 (en) 2006-01-20 2007-07-26 Aaron Partridge Wafer encapsulated microelectromechanical structure and method of manufacturing same
US7578189B1 (en) 2006-05-10 2009-08-25 Qualtre, Inc. Three-axis accelerometers
GB0615343D0 (en) * 2006-08-02 2006-09-13 Point 35 Microstructures Ltd Improved etch process
US7563633B2 (en) * 2006-08-25 2009-07-21 Robert Bosch Gmbh Microelectromechanical systems encapsulation process
US8096665B2 (en) 2006-10-11 2012-01-17 Miradia, Inc. Spatially offset multi-imager-panel architecture for projecting an image
US8436453B2 (en) 2006-12-28 2013-05-07 Texas Instruments Incorporated Micromechanical device lubrication
WO2008086537A2 (en) * 2007-01-11 2008-07-17 Analog Devices, Inc. Aluminum based bonding of semiconductor wafers
US8131006B2 (en) * 2007-02-06 2012-03-06 Analog Devices, Inc. MEMS device with surface having a low roughness exponent
US7944600B2 (en) 2007-05-03 2011-05-17 Silicon Quest Kabushiki-Kaisha Mirror device with an anti-stiction layer
US8058144B2 (en) * 2008-05-30 2011-11-15 Analog Devices, Inc. Method for capping a MEMS wafer
US7981765B2 (en) 2008-09-10 2011-07-19 Analog Devices, Inc. Substrate bonding with bonding material having rare earth metal
US8956904B2 (en) 2008-09-10 2015-02-17 Analog Devices, Inc. Apparatus and method of wafer bonding using compatible alloy
US20100283138A1 (en) * 2009-05-06 2010-11-11 Analog Devices, Inc. Nickel-Based Bonding of Semiconductor Wafers
US8507306B2 (en) * 2009-09-28 2013-08-13 Analog Devices, Inc. Reduced stiction MEMS device with exposed silicon carbide
US8447054B2 (en) * 2009-11-11 2013-05-21 Analog Devices, Inc. Microphone with variable low frequency cutoff
US20120085170A1 (en) * 2010-10-07 2012-04-12 Letterneau James C Shock Resistant Mounting for High G Shock Accelerometer
US9045328B2 (en) 2011-12-20 2015-06-02 Analog Devices, Inc. Method for wafer-level surface micromachining to reduce stiction
US10543662B2 (en) 2012-02-08 2020-01-28 Corning Incorporated Device modified substrate article and methods for making
US9174837B2 (en) 2012-03-30 2015-11-03 Analog Devices, Inc. System and method for detecting surface charges of a MEMS device
US9029179B2 (en) 2012-06-28 2015-05-12 Analog Devices, Inc. MEMS device with improved charge elimination and methods of producing same
TWI617437B (zh) 2012-12-13 2018-03-11 康寧公司 促進控制薄片與載體間接合之處理
US10086584B2 (en) 2012-12-13 2018-10-02 Corning Incorporated Glass articles and methods for controlled bonding of glass sheets with carriers
US9340443B2 (en) 2012-12-13 2016-05-17 Corning Incorporated Bulk annealing of glass sheets
US10014177B2 (en) 2012-12-13 2018-07-03 Corning Incorporated Methods for processing electronic devices
US10510576B2 (en) 2013-10-14 2019-12-17 Corning Incorporated Carrier-bonding methods and articles for semiconductor and interposer processing
JP6770432B2 (ja) 2014-01-27 2020-10-14 コーニング インコーポレイテッド 薄いシートの担体との制御された結合のための物品および方法
KR20160145062A (ko) 2014-04-09 2016-12-19 코닝 인코포레이티드 디바이스 변경된 기판 물품 및 제조 방법
JP2018524201A (ja) 2015-05-19 2018-08-30 コーニング インコーポレイテッド シートをキャリアと結合するための物品および方法
JP7106276B2 (ja) 2015-06-26 2022-07-26 コーニング インコーポレイテッド シート及び担体を有する物品及び方法
TW201825623A (zh) 2016-08-30 2018-07-16 美商康寧公司 用於片材接合的矽氧烷電漿聚合物
TWI810161B (zh) 2016-08-31 2023-08-01 美商康寧公司 具以可控制式黏結的薄片之製品及製作其之方法
US10192850B1 (en) 2016-09-19 2019-01-29 Sitime Corporation Bonding process with inhibited oxide formation
TWI673230B (zh) 2017-01-16 2019-10-01 昇佳電子股份有限公司 微機電裝置的製造方法
CN107974659A (zh) * 2017-05-25 2018-05-01 宁波方太厨具有限公司 一种烤盘防粘处理方法
CN111615567B (zh) 2017-12-15 2023-04-14 康宁股份有限公司 用于处理基板的方法和用于制备包括粘合片材的制品的方法
US11127583B2 (en) * 2018-08-17 2021-09-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method of treating semiconductor substrate
US11500290B2 (en) 2018-11-13 2022-11-15 International Business Machines Corporation Adhesion promoters
CN113443602B (zh) * 2021-06-02 2023-12-08 中国科学院地质与地球物理研究所 微机电系统芯片晶圆级封装结构及其制造工艺

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3713886A (en) * 1971-01-15 1973-01-30 Rca Corp Encapsulated magnetic memory element
US5061049A (en) 1984-08-31 1991-10-29 Texas Instruments Incorporated Spatial light modulator and method
US4781942A (en) 1985-12-19 1988-11-01 Hughes Aircraft Company Process for the photochemical vapor deposition of siloxane polymers
ZA884511B (en) * 1987-07-15 1989-03-29 Boc Group Inc Method of plasma enhanced silicon oxide deposition
IT1228120B (it) * 1988-12-23 1991-05-28 Eniricerche Spa Procedimento per ottenere un sensore multifunzionale a membrana ionoselettiva
US5331454A (en) 1990-11-13 1994-07-19 Texas Instruments Incorporated Low reset voltage process for DMD
JP3105962B2 (ja) * 1991-09-20 2000-11-06 株式会社豊田中央研究所 固体潤滑性を有する非晶質薄膜およびその製造方法
JPH0766287A (ja) * 1993-08-23 1995-03-10 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JPH0762540A (ja) * 1993-08-26 1995-03-07 Kyocera Corp 耐摩耗性部材
BE1007779A3 (nl) 1993-11-25 1995-10-17 Philips Electronics Nv Opto-electronische halfgeleiderinrichting met een straling-emitterende halfgeleiderdiode en werkwijze van een dergelijke inrichting.
US5429708A (en) * 1993-12-22 1995-07-04 The Board Of Trustees Of The Leland Stanford Junior University Molecular layers covalently bonded to silicon surfaces
US5801309A (en) 1994-03-18 1998-09-01 New Jersey Institute Of Technology Microaccelerometer employing resonant circuit detection of seismic mass displacement
US6969635B2 (en) * 2000-12-07 2005-11-29 Reflectivity, Inc. Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates
US5955140A (en) * 1995-11-16 1999-09-21 Texas Instruments Incorporated Low volatility solvent-based method for forming thin film nanoporous aerogels on semiconductor substrates
US5694740A (en) * 1996-03-15 1997-12-09 Analog Devices, Inc. Micromachined device packaged to reduce stiction
US5936758A (en) 1996-04-12 1999-08-10 Texas Instruments Incorporated Method of passivating a micromechanical device within a hermetic package
US5766367A (en) 1996-05-14 1998-06-16 Sandia Corporation Method for preventing micromechanical structures from adhering to another object
US5923995A (en) * 1997-04-18 1999-07-13 National Semiconductor Corporation Methods and apparatuses for singulation of microelectromechanical systems
US6203898B1 (en) * 1997-08-29 2001-03-20 3M Innovatave Properties Company Article comprising a substrate having a silicone coating
US5822170A (en) * 1997-10-09 1998-10-13 Honeywell Inc. Hydrophobic coating for reducing humidity effect in electrostatic actuators
US6265026B1 (en) * 1998-01-16 2001-07-24 The Regents Of The University Of California Vapor phase deposition
US6358771B1 (en) * 1998-07-02 2002-03-19 Analog Devices, Inc. Low oxygen assembly of glass sealed packages
JP2000017457A (ja) 1998-07-03 2000-01-18 Shincron:Kk 薄膜形成装置および薄膜形成方法
US6674140B2 (en) * 2000-02-01 2004-01-06 Analog Devices, Inc. Process for wafer level treatment to reduce stiction and passivate micromachined surfaces and compounds used therefor
US6379988B1 (en) * 2000-05-16 2002-04-30 Sandia Corporation Pre-release plastic packaging of MEMS and IMEMS devices
US6335224B1 (en) * 2000-05-16 2002-01-01 Sandia Corporation Protection of microelectronic devices during packaging

Also Published As

Publication number Publication date
EP1258035A1 (en) 2002-11-20
US7220614B2 (en) 2007-05-22
CN1314086C (zh) 2007-05-02
US7364942B2 (en) 2008-04-29
CN1397091A (zh) 2003-02-12
US6674140B2 (en) 2004-01-06
US20030211650A1 (en) 2003-11-13
JP2003522415A (ja) 2003-07-22
EP1258035A4 (en) 2008-12-24
WO2001057920A1 (en) 2001-08-09
US20070196945A1 (en) 2007-08-23
US20010034076A1 (en) 2001-10-25

Similar Documents

Publication Publication Date Title
JP4593049B2 (ja) 静止摩擦を低減し微細加工デバイス表面を不動態化するウェハレベル処理のための方法およびそれに使用するチップ
EP0749500B1 (en) Method of manufacturing a thin silicon-oxide layer
US5694740A (en) Micromachined device packaged to reduce stiction
US7939932B2 (en) Packaged chip devices with atomic layer deposition protective films
US8067258B2 (en) Protective thin films for use during fabrication of semiconductors, MEMS, and microstructures
US6335224B1 (en) Protection of microelectronic devices during packaging
Scherge et al. The effect of water on friction of MEMS
US7288464B2 (en) MEMS packaging structure and methods
US20060234412A1 (en) MEMS release methods
EP0820097A1 (en) Semiconductor chips with bond pads suitable for improved die testing
Choa Reliability of MEMS packaging: vacuum maintenance and packaging induced stress
JP2006518673A (ja) パッケージ化マイクロチップ
US8237296B2 (en) Selective UV-Ozone dry etching of anti-stiction coatings for MEMS device fabrication
JP2005538551A (ja) 応力除去手段を具備するマイクロチップ
US20070160936A1 (en) Adhesion method using gray-scale photolithography
Forehand et al. Wafer level micropackaging for RF MEMS switches
KR20170109631A (ko) 경화성 실리콘 제형 및 관련 경화된 생성물, 방법, 물품, 및 디바이스
Wang Considerations for mems packaging
JP2674670B2 (ja) 半導体装置の製造方法
Kim et al. A highly sensitive capacitive-type humidity sensor using customized polyimide film without hydrophobic elements
Hansen et al. Robust and hermetic borosilicate glass coatings by e-beam evaporation
Messana Development and Characterization of a Wafer-Scale Packaging Technique for Stable, Large Lateral Deflection Mems
Rogojevic Characterization and tailoring of porous sol-gel dielectrics for interlayer dielectric applications
Wei et al. Sol-Gel Coating Facilitating Si-to-Si Wafer Bonding at Low Temperature

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091110

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100427

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100722

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100817

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100915

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130924

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4593049

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term