JP4488400B2 - Impedance detection circuit - Google Patents
Impedance detection circuit Download PDFInfo
- Publication number
- JP4488400B2 JP4488400B2 JP2001161135A JP2001161135A JP4488400B2 JP 4488400 B2 JP4488400 B2 JP 4488400B2 JP 2001161135 A JP2001161135 A JP 2001161135A JP 2001161135 A JP2001161135 A JP 2001161135A JP 4488400 B2 JP4488400 B2 JP 4488400B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- capacitance
- operational amplifier
- inverting input
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Measurement Of Resistance Or Impedance (AREA)
Description
【0001】
【発明の属する技術分野】
この発明は、静電容量を演算増幅器に接続するための信号線に生じる浮遊容量による影響を除去して、該静電容量を電圧へ高精度に変換することができるインピーダンス検出回路に関する。
【0002】
【従来の技術】
図2は、特開昭61−14578号公報に記載された静電容量−電圧変換装置の構成を概略的に示す図である。この静電容量変換装置は、未知の静電容量に該静電容量の接続に用いるケーブルの浮遊容量が重畳されること、及び、こうした静電容量がケーブルの移動や折り曲げ等により変化すること等によって正確な電圧変換ができないという課題を解決するために提案されたものである。図2に示すように、交流(AC)信号発生器OSと演算増幅器OPとの間に、未知の容量Cxを接続し、接続ケーブルをシールド線sで覆って、浮遊容量Cs1、Cs2、Cs3の影響を低減するものである。具体的には、演算増幅器OPの出力と反転入力との間を抵抗RfとコンデンサCfとの並列回路からなる帰還回路により接続し、反転入力にシールド線sを介して、未知の容量Cxの一端を接続し、その他端をシールド線sを介して交流信号発生器OSに接続する。両方のシールド線及び演算増幅器OPの非反転入力は接地される。
【0003】
上記の構成により、演算増幅器OPの二つの入力端子間にはほとんど電位差がないため、浮遊容量Cs2は充電されない。また、浮遊容量Cs3は両シールド線の結合容量と考えられるので、シールド線を接地することでゼロとすることができる。こうして、未知の静電容量Cxを接続するケーブルの浮遊容量による影響は、シールド線sを用いることによって低減されるので、未知の静電容量Cxに誘導されるのと等しい電荷が帰還回路のコンデンサCfに誘導され、未知の静電容量Cxに比例する出力が演算増幅器OPから求まる。すなわち、交流信号発生器OSの出力電圧をViとすると、演算増幅器OPの出力電圧Voは−(Cx/Cf)Viとして表されるので、図2の変換装置を用いることにより、未知の静電容量Cxは電圧Voに変換され、この電圧Voと既知の値Cf及びViから、未知の静電容量Cxを求めることができる。
【0004】
しかしながら、図2に示す静電容量−電圧変換装置においては、未知の静電容量Cxが小さくなると、浮遊容量の影響が顕在化し、静電容量Cxを電圧へ正確に変換することができないという問題がある。また、演算増幅器OPの帰還回路を抵抗RfとコンデンサCfの並列回路で構成しているため、所要のコンポーネントを実際に集積化して1チップの変換装置とするため、抵抗とコンデンサを形成する個別のプロセスが必要であり、製造プロセスが複雑化するうえ、チップ・サイズが増大するという欠点がある。更に、静電容量Cxの一方の電極が或る電位にバイアスされているときには、該コンデンサに交流信号を印加することができないため、静電容量の電圧への変換が不可能であるという課題もある。
【0005】
上記の課題を解決するために、本願の出願人は図3に示す構成の静電容量−電圧変換装置を提案した。以下、図3を参照しながら、この静電容量変換器について詳述する。演算増幅器21は閉ループ利得よりも極めて大きい電圧利得を有しており、利得はほぼ無限大である。演算増幅器21の出力端子22と反転入力端子(−)との間に帰還抵抗23が接続されていて演算増幅器21に負帰還がかかっている。演算増幅器21の非反転入力端子(+)には交流(AC)信号発生器24が接続され、演算増幅器21の反転入力端子(−)には、信号線25の一端が接続される。信号線25の他端には、未知又は既知の静電容量を持つコンデンサ26の一方の電極261が接続される。コンデンサ26の他方の電極262は接地されるか、直流(DC)の一定のバイアス電位に固定されるか、あるいは非接地である。なお、他方の電極262に交流バイアスを加えることもできる。この場合、交流バイアスの周波数は交流信号発生器24から出力される交流信号の周波数とは同じでも、異なってもよい。
【0006】
外部からのノイズ等の不要信号が信号線25に誘導されるのを防止するために、信号線25はシールド線27によって包囲される。このシールド線27はアースされず、演算増幅器21の非反転入力端子(+)と接続される。
【0007】
演算増幅器21には帰還抵抗23を介して負帰還がかかっており、しかも、演算増幅器21は閉ループ利得よりも極めて大きい電圧利得を有するので、演算増幅器21はイマジナリ・ショートの状態にあり、利得はほぼ無限大である。すなわち、演算増幅器21の反転入力端子(−)と非反転入力端子(+)との間の電圧差は実質的にゼロである。したがって、信号線25とシールド線27とは同電位にあるので、信号線25とシールド線27との間に生じる浮遊容量をキャンセルすることができる。このことは、信号線25の長さに無関係に成立するし、信号線25の移動や折り曲げ、折り返し等に関係なく成立する。
【0008】
いま、交流信号発生器24の交流出力電圧をViとし、その角周波数をωとする。また、コンデンサ26の静電容量をCx、コンデンサ26を流れる電流をi1、帰還抵抗23の抵抗値をRf、帰還抵抗23を流れる電流をi2とし、演算増幅器21の反転入力端子における電圧をVm、演算増幅器21の出力電圧をVとすると、演算増幅器21は前述のとおりイマジナリ・ショートの状態にあるので、反転入力端子(−)における電圧Vmは交流信号発生器24の交流信号出力電圧Viと同電圧である。すなわち、下記の式が満足される。
【0009】
【数1】
Vi=Vm
しかも、下記の式も満足される。
【0010】
【数2】
i1=−Vm/(1/jωCx)=−Vi/(1/jωCx)
i2=(Vm−V)/Rf=(Vi−V)/Rf
ここで、i1=i2であるから、演算増幅器21の出力電圧Vは
【0011】
【数3】
V=Vi(1+jωRf・Cx)
で表される。この式は、容量26が定電圧駆動されており、演算増幅器21の出力電圧Vが静電容量Cxに比例する交流成分を含むことを示している。そこで、出力電圧Vを適宜処理することにより、静電容量Cxに比例した直流電圧を得ることができる。
【0012】
上記のように、演算増幅器21はイマジナリ・ショートの状態にあり、信号線25とシールド線27の間に生じる浮遊容量が演算増幅器21の反転入力端子(−)と非反転入力端子(+)の間に現れることはないので、演算増幅器21の出力電圧Vを表す式には、信号線25とシールド線27との間に生じる浮遊容量に関係する項が含まれない。このため、微小な静電容量Cxの電圧への変換が可能になる。また、交流出力電圧Viの角周波数ωが低くても、静電容量Cxに正確に対応した電圧Vを出力することができる。
【0013】
しかし、図3の静電容量−電圧変換装置においては、演算増幅器21の反転入力端子(−)に信号線25及び帰還抵抗23の一端が接続されるので、信号線25は反転入力端子に接続される端部近くに、シールド線27で包囲されずに露出されてしまう部分を有する。信号線25のこの露出された部分と周囲の環境との間に浮遊容量が形成されるため、この浮遊容量の影響が、静電容量Cxが微小になるにつれて顕在化し、静電容量Cxの正確な検出を不可能にするという課題があった。
【0014】
こうした図3の静電容量−電圧変換装置における課題を解決するために、本願の出願人は更に、イマジナリ・ショートの状態にある演算増幅器を利用して演算増幅器の非反転入力端子に接続された信号線と該信号線を取り巻くシールド線との間の浮遊容量の影響を除去すると共に、信号線のシールドされない部分により形成される浮遊容量の影響を除去することにより、測定対象の静電容量を対応の電圧へ高精度に変換することができる静電容量−電圧変換装置を提案した。以下、これについて、図4を用いて説明する。
【0015】
図4は、提案された静電容量−電圧変換装置の第1の例を概略的に示すブロック図である。図4において、この静電容量−電圧変換装置は、容量−電圧変換部1と、容量−電圧変換部1の出力電圧の位相を調整するための位相調整器2と、位相調整された電圧の振幅を調整するための第1の振幅調整器3と、可変周波数発生器を有する交流(AC)信号発生器4と、交流信号発生器4からの交流信号の振幅を調整するための第2の振幅調整器5と、第1の振幅調整器3及び第2の振幅調整器4から出力される電圧を加算するための加算器6とを備えている。
【0016】
容量−電圧変換部1は演算増幅器11を含み、演算算増幅器11はその電圧利得の方が閉ループ利得よりも極めて大きい演算増幅器であって、利得はほぼ無限大であるように見える。演算増幅器11の出力端子と反転入力端子(−)との間に帰還抵抗12が接続されていて演算増幅器11に負帰還がかかっている。演算増幅器11の非反転入力端子(+)には交流信号発生器4からの交流信号が印加され、演算増幅器11の反転入力端子(−)には、信号線13の一端が接続される。信号線13の他端には、静電容量Cxを有するコンデンサ等の静電容量素子14を接続することができる。静電容量素子14は一方の電極141と他方の電極142とからなり、他方の電極142は接地されるか、直流の一定のDCバイアス電圧に固定されるか、あるいは非接地である。代わりに、他方の電極142に、交流信号発生器4からの交流信号と同一の周波数又は異なる周波数の交流バイアスを加えることもできる。更に、浮遊容量Cpを介して周囲の交流信号が反転入力端子(−)に印加されるが、この交流信号の周波数は交流信号発生器4からの交流信号の周波数及び電極142に印加される交流バイアスの周波数とは異なるのが普通である。
【0017】
外部からのノイズ等の不要信号が信号線13に誘導されるのを防止するために、信号線13の周囲はシールド線15によって包囲される。このシールド線15は接地されず、演算増幅器11の非反転入力端子(+)と接続される。
【0018】
容量−電圧変換部1は、図2に示す静電容量−電圧変換装置と実質的に同じ構成である。特に、演算増幅器11には帰還抵抗12を介して負帰還がかかっており、しかも、演算増幅器11はその電圧利得の方が閉ループ利得よりも極めて大きく、電圧利得はほぼ無限大であるように見えるので、演算増幅器11の両入力端子間はイマジナリ・ショートの状態にある。すなわち、演算増幅器11の反転入力端子(−)と非反転入力端子(+)との間の電圧差は実質的にゼロである。したがって、信号線13とシールド線15とは同じ電位(いわゆる電圧)にあるので、信号線13とシールド線15との間に生じる浮遊容量をキャンセルすることができる。このことは、信号線13の長さに無関係に成立するし、信号線13の移動や折り曲げ、折り返し等に関係なく成立する。
【0019】
しかしながら、信号線13が演算増幅器11の反転入力端子(−)に接続される端部に近い部分は、シールド線15によってシールドされずに露出しているので、信号線13の露出された部分と周囲との間に浮遊容量Cpが形成される。この浮遊容量Cpによって演算増幅器11の出力電圧、したがって容量−電圧変換部1の出力電圧V′が影響されてしまい、出力電圧V′は静電容量素子14の静電容量を正確に表すものではなくなってしまう。
【0020】
浮遊容量Cpの影響を除去するために、図4に示す静電容量−電圧変換装置においては、静電容量素子14が信号線13の他端に接続されていない状態において加算器6の出力電圧Voutがゼロになるように、交流信号発生器4から出力される交流信号の周波数を調整すると共に、出力電圧V′の位相を位相調整器2で、振幅を第1の振幅調整器3によって調整し、交流信号発生器4からの交流信号の振幅を第2の振幅調整器5によって調整して、第1の振幅調整器3の出力と第2の振幅調整器5の出力とが同振幅で逆相となるようにする。次いで、二つの出力を加算器6で加算する。これによって第1の振幅調整器3と第2の振幅調整器5との出力は相殺される。
【0021】
換言すれば、交流信号発生器4の可変周波数発生器、位相調整器2、第1の振幅調整器3、第2の振幅調整器5及び加算器6は、電位差を最小にする又は電位差を調整する調整器を構成する。最小化又はゼロ調整の後に信号線13の他端に静電容量素子14を接続すると、加算器6からは、浮遊容量Cp及び信号線13とシールド線15との間の浮遊容量に影響されることなく、静電容量素子14の静電容量に正確に対応した電圧Voutが出力される。
【0022】
図4により説明した静電容量−電圧変換装置の例は、信号線のシールドされていない部分により形成される浮遊容量の影響を除去することにより、測定対象の静電容量を対応の電圧へ高精度に変換することができるものである。しかしながら、こうした静電容量−電圧変換装置においては、測定対象である静電容量が接続されていないときであっても、容量−電圧変換部1の出力が若干シフトしてしまうことがあり、その原因は、演算増幅器14の入力端子近辺のシールドされていない部分に発生する微少な寄生容量であることが判明した。
【0023】
【発明が解決しようとする課題】
この発明は上記の課題を解決するために提案されたものであり、この発明の目的は、寄生容量の影響を除去して一層正確に被測定容量の静電容量を対応の電圧に変換して取り出すことができるインピーダンス検出回路を提供することにある。
【0024】
【課題を解決するための手段】
上記の目的を達成するため、
請求項1の発明は、
被測定容量の持つ静電容量に比例した信号を出力することができるインピーダンス検出回路であって、
交流信号を発生する交流信号発生器と、
反転入力端子、非反転入力端子及び出力端子を有し、前記出力端子と前記反転入力端子との間が帰還抵抗によって接続され、前記交流信号が前記非反転入力端子に印加される演算増幅器と、
前記反転入力端子に一端が接続され、前記被測定容量を他端に接続することができる信号線と、
前記信号線を覆い且つ前記非反転入力端子に接続されたシールド線と、
前記交流信号を受け取って、前記信号線が露出した部分により形成される寄生容量が前記演算増幅器の出力に与える変化を補償するように前記交流信号の位相及び振幅を調整するための補償回路であって、該補償回路の出力を前記演算増幅器の前記反転入力端子に接続してなる補償回路と、
を具備することを特徴とするインピーダンス検出回路、
を提供する。
【0025】
請求項2の発明は、前記補償回路を、前記交流信号を受け取って、該交流信号の位相を補償する位相補償回路と、前記交流信号を受け取って、該交流信号の振幅を補償する振幅補償回路と、前記位相補償回路から位相補償された前記交流信号を受け取って、該交流信号の振幅を補償する振幅補償回路とから構成したことを特徴とする。
【0026】
請求項3の発明は、前記演算増幅器の出力と前記交流信号との差を求め、前記被測定容量の持つ静電容量に比例した信号を出力する減算回路を更に備えたことを特徴とする。
【0027】
請求項4の発明は、前記静電容量が容量型センサであることを特徴とする。
【0028】
【発明の実施の形態】
以下、図1により、この発明に係るインピーダンス検出回路の一つの実施の形態を説明する。このインピーダンス検出回路は被測定容量30の未知の静電容量Csを対応の(すなわち、Csに比例する)電圧に変換するよう動作する。同図において、インピーダンス検出回路は、検出回路31と位相補償回路32と振幅補償回路33と減算回路34と交流信号発生器35とから構成される。
【0029】
検出回路31は被測定容量30の容量Csを検出するためのもので、電圧利得が閉ループ利得よりも極めて大きく、ほぼ無限大であるように見える演算増幅器41を有する。演算増幅器41の出力端子と反転入力端子(−)との間には帰還抵抗42が接続され、演算増幅器41に負帰還がかけられる。演算増幅器41の非反転入力端子(+)には交流信号発生器35から出力される駆動信号が印加され、反転入力端子(−)には、被測定容量30を形成する一対の電極のうちの一方の電極に一端が接続された信号線43の他端が接続される。被測定容量30を形成する電極の他方は、接地されるか、一定の直流バイアスVhが印加されるか、または非接地である。
【0030】
外部からのノイズ等の不要信号が信号線43に誘導されるのを防止するために、信号線43の周囲はシールド線44によって包囲される。シールド線44は接地されず、演算増幅器41の非反転入力端子(+)と接続される。
【0031】
なお、図1の符号Cpは信号線43のシールドされていない部分、すなわち信号線が仕方なく露出している部分に生じる寄生容量であり、これを介して周囲の交流信号が反転入力端子(−)に印加される可能性がある。
【0032】
検出回路31は図4における容量−電圧変換回路1と実質的に同じ構成であり、既述のとおり、演算増幅器41には帰還抵抗42を介して負帰還がかかっており、演算増幅器41はその電圧利得の方が閉ループ利得よりも極めて大きく、電圧利得はほぼ無限大であるように見えるので、演算増幅器41の両入力端子間はイマジナリ・ショートの状態にある。すなわち、演算増幅器41の反転入力端子(−)と非反転入力端子(+)との間の電圧差は実質的にゼロである。したがって、信号線43とシールド線44とは同じ電位(いわゆる電圧)にあるので、信号線43とシールド線44との間に生じる浮遊容量をキャンセルすることができる。このことは信号線43の長さに無関係に成立するし、信号線43の移動や折り曲げ、折り返し等に関係なく成立する。
【0033】
位相補償回路32は、交流信号発生器35から出力される駆動信号の位相を補償するための回路で、演算増幅器51を含み、演算増幅器51の出力端子と反転入力端子(−)との間には、抵抗値がR1の帰還抵抗52が接続される。演算増幅器51の反転入力端子(−)には、交流信号発生器35から出力される駆動信号が抵抗値R1の抵抗53を介して加えられ、この駆動信号は抵抗値Ri2の可変抵抗54を介して演算増幅器51の非反転入力端子(+)にも印加される。この非反転入力端子(+)は容量C2のコンデンサ55を介して接地される。
【0034】
振幅補償回路33は、交流信号発生器35からの駆動信号の振幅を補償するための回路で、演算増幅器61を含み、演算増幅器61の出力端子と反転入力端子(−)との間には、抵抗値Rf3の帰還抵抗62が接続される。演算増幅器61の反転入力端子(−)には、抵抗値Ri3の抵抗63を介して位相補償回路の出力電圧、すなわち演算増幅器51の出力電圧V2が印加され、非反転入力端子(+)は接地される。さらに、演算増幅器61の出力V3は、抵抗値Ri1の抵抗45を介して演算増幅器41の反転入力端子(−)に接続される。更に付け加えると、静電容量Csと寄生容量Cpとによって発生する電流は、帰還抵抗42に向かって流れるが、このとき、付加されているCpの分の電流を打ち消すように、振幅補償回路33の出力から抵抗45を介して、調整された電流が帰還抵抗42に流れ込んでいる。
【0035】
減算回路34は、検出回路31の出力から交流信号発生器35の出力を引き去るための回路で、演算増幅器71を含み、演算増幅器71の出力端子と反転入力端子(−)との間には、抵抗値がR1の帰還抵抗72が接続される。演算増幅器71の反転入力端子(−)には、抵抗値R1の抵抗73を介して検出回路31の出力、すなわち演算増幅器41の出力V1が印加され、非反転入力端子(+)には、抵抗値R1の抵抗74を介して交流信号発生器35の出力が印加される。この非反転入力端子(+)には、抵抗値R1の抵抗75を介して直流バイアスVhが印加される。
【0036】
交流信号発生器35から出力される駆動信号は、交流信号Vdvと直流バイアスVhとの和であるが、直流バイアスVhはゼロであってもよい。
以下、図1に示すインピーダンス検出回路の動作を説明する。検出回路31の演算増幅器41の反転入力端子と被測定容量30を形成する電極の一方とを結ぶ信号線43はシールド線44によって包囲されてシールドされてはいるが、被測定容量30が接続されていないときであっても、このインピーダンス検出回路の出力、すなわち演算増幅器71の出力Voutの位相は、交流信号Vdvの位相から僅かではあるがシフトする。これは、信号線43のシールドされていない、信号線が接続などのために仕方なく露出している部分に生じる寄生容量Cpが残留するためである。
【0037】
したがって、こうした位相シフトをキャンセルするために、交流信号Vdvの位相及び振幅を位相補償回路32及び振幅補償回路33でそれぞれ調整してから、調整後の信号すなわち演算増幅器61の出力V3を、抵抗45を介して検出回路31の演算増幅器41の反転入力端子に帰還させる。
【0038】
この場合、交流信号Vdvの角周波数をωとすると、位相補償回路32の出力V2は下記のように表される。
【0039】
【数4】
【0040】
振幅補償回路33の出力V3は下記のように表される。
【0041】
【数5】
【0042】
検出回路31の出力V1は下記のように表される。
【0043】
【数6】
【0044】
減算回路34の出力Voutは下記のように表される。
【0045】
【数7】
【0046】
ここで、P及びQは下記のとおりである。
【0047】
【数8】
【0048】
したがって、抵抗54の抵抗値Ri2及び抵抗63のRi3を寄生容量Cpに依存して調整することにより、P=0及びQ=0の条件を実現することができる。被測定容量30の静電容量Csを測定する際には、被測定容量30を接続する前に、これらの抵抗値Ri2及びRi3の調整を行う。この条件においては、抵抗54の抵抗値Ri2及び抵抗63のRi3は
【0049】
【数9】
【0050】
を満たすよう調整される。その結果、減算回路34の出力Voutは
【0051】
【数10】
【0052】
となる。この式(9)は、減算回路34の出力Voutの振幅が、寄生容量Cpに影響されることなく、被測定容量30の静電容量Csに比例することを示している。
【0053】
以上説明したように、図1に示すインピーダンス検出回路においては、2つの可変抵抗の値を調整することにより、寄生容量Cpに影響されず且つ被測定容量30の静電容量Csに比例する値を持つ出力信号を得ることができる。
【0054】
なお、電圧へ変換されるべき静電容量Csを持つ被測定容量30の一例は容量型センサであり、容量型センサの一方の電極は信号線43を介して検出回路31の演算増幅器41の反転入力端子(−)に接続され、他方の電極(又はそれに相当するもの)は接地されるか、適宜なバイアス電位(電圧)に固定されるか、あるいは、非接地で空間に解放される。このような容量型センサには、加速度センサ、地震計、圧力センサ、変位センサ、変位計、近接センサ、タッチセンサ、イオンセンサ、湿度センサ、雨滴センサ、雪センサ、雷センサ、位置合わせセンサ、接触不良センサ、形状センサ、終点検出センサ、振動センサ、超音波センサ、角速度センサ、液量センサ、ガスセンサ、赤外線センサ、放射線センサ、水位計、凍結センサ、水分計、振動計、帯電センサ、プリント基板検査機等の公知の容量型センサばかりでなく、静電容量を検出する全てのデバイスが含まれる。また、本発明は、クランプ形電圧計など非接触に電圧を測定することにも応用が可能である。
【0055】
また、被測定容量30の他の例は、信号線43に接続された電極との間に形成される静電容量Csの大きさに基づいて良否が判定される被検査対象である。
以上、この発明に係るインピーダンス検出回路の一つの実施の形態について説明したが、この発明はこの実施の形態に限定されるものではない。例えば、図1においては交流信号の位相を先ず補償してから振幅を補償するようにしているが、検出回路31の演算増幅器41の反転入力端子には、位相と振幅とが補償された交流信号が印加されればよいのであるから、交流信号の振幅を先ず補償してから位相を補償するようにしてもよい。
【0056】
【発明の効果】
以上、図示の実施の形態を参照しながら説明したところから明らかなとおり、この発明は、
(1)信号線とそれを包囲するシールド線との間に形成される浮遊容量や信号線の露出した部分に形成される寄生容量に影響されることなく、信号線に接続された非測定容量の静電容量を電圧へ変換することができ、該静電容量に正確に対応した電圧を求めることができ、被測定容量の静電容量が例えばフェムトファラッド(ピコファラッドの1000分の1)のオーダーの微小なものであっても、該静電容量を電圧へ高精度に変換し、検出することが可能になる、
(2)被測定容量の信号線に接続されていない方の電極が或る電位(電圧)にバイアスされていても、該被測定容量の静電容量に正確に対応した電圧を求めることができる、
(3)被測定容量の静電容量を、該静電容量と交流信号の周波数とを含む信号へ変換することができるので、交流信号の周波数が約10MHzよりも低くても、静電容量の電圧への変換や検出が可能である、
という格別の効果を奏する。
【図面の簡単な説明】
【図1】 この発明に係る静電容量−電圧変換装置の一つの実施の形態の構成を概略的に示す図である。
【図2】 従来の静電容量−電圧変換装置の一例を示す概略回路図である。
【図3】 図2の静電容量−電圧変換装置の欠点を解決するために本願の出願人が提案した静電容量−電圧変換装置の概略回路図である。
【図4】 図3の静電容量−電圧変換装置の欠点を解決するために本願の出願人が提案した静電容量−電圧変換装置の第1の例の構成を概略的に示すブロック図である。
【符号の説明】
30:被測定容量、 31:検出回路、 32:位相補償回路、 33:振幅補償回路、 34:減算回路、 35:交流信号発生器[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an impedance detection circuit capable of removing the influence of stray capacitance generated in a signal line for connecting capacitance to an operational amplifier and converting the capacitance to voltage with high accuracy.
[0002]
[Prior art]
FIG. 2 is a diagram schematically showing the configuration of the capacitance-voltage converter described in Japanese Patent Application Laid-Open No. 61-14578. In this capacitance conversion device, the stray capacitance of the cable used to connect the capacitance is superimposed on the unknown capacitance, and the capacitance changes due to the movement or bending of the cable, etc. This is proposed to solve the problem that accurate voltage conversion cannot be performed. As shown in FIG. 2, an unknown capacitor Cx is connected between an alternating current (AC) signal generator OS and an operational amplifier OP, the connection cable is covered with a shield line s, and stray capacitances Cs1, Cs2, and Cs3 The effect is reduced. Specifically, the output of the operational amplifier OP and the inverting input are connected by a feedback circuit composed of a parallel circuit of a resistor Rf and a capacitor Cf, and one end of an unknown capacitor Cx is connected to the inverting input via a shield line s. And the other end is connected to the AC signal generator OS via the shield wire s. Both shield lines and the non-inverting input of the operational amplifier OP are grounded.
[0003]
With the above configuration, since there is almost no potential difference between the two input terminals of the operational amplifier OP, the stray capacitance Cs2 is not charged. Further, since the stray capacitance Cs3 is considered as a coupling capacitance between both shield lines, it can be made zero by grounding the shield line. Thus, since the influence of the stray capacitance of the cable connecting the unknown capacitance Cx is reduced by using the shield wire s, the same charge as that induced by the unknown capacitance Cx is generated in the capacitor of the feedback circuit. An output induced by Cf and proportional to the unknown capacitance Cx is obtained from the operational amplifier OP. That is, when the output voltage of the AC signal generator OS is Vi, the output voltage Vo of the operational amplifier OP is expressed as-(Cx / Cf) Vi. Therefore, by using the conversion device of FIG. The capacitance Cx is converted into a voltage Vo, and an unknown capacitance Cx can be obtained from the voltage Vo and known values Cf and Vi.
[0004]
However, in the capacitance-voltage conversion device shown in FIG. 2, when the unknown capacitance Cx becomes small, the effect of stray capacitance becomes obvious, and the capacitance Cx cannot be accurately converted into voltage. There is. Further, since the feedback circuit of the operational amplifier OP is constituted by a parallel circuit of the resistor Rf and the capacitor Cf, in order to actually integrate necessary components into a one-chip converter, individual resistors and capacitors are formed. The process is necessary, and the manufacturing process is complicated, and the chip size is increased. In addition, when one electrode of the capacitance Cx is biased to a certain potential, an AC signal cannot be applied to the capacitor, so that the capacitance cannot be converted to a voltage. is there.
[0005]
In order to solve the above problems, the applicant of the present application has proposed a capacitance-voltage conversion device having the configuration shown in FIG. Hereinafter, this capacitance converter will be described in detail with reference to FIG. The operational amplifier 21 has a voltage gain much larger than the closed loop gain, and the gain is almost infinite. A feedback resistor 23 is connected between the
[0006]
In order to prevent unnecessary signals such as noise from the outside from being induced to the
[0007]
The operational amplifier 21 is negatively fed back via the feedback resistor 23. Further, since the operational amplifier 21 has a voltage gain much larger than the closed loop gain, the operational amplifier 21 is in an imaginary short state, and the gain is It is almost infinite. That is, the voltage difference between the inverting input terminal (−) and the non-inverting input terminal (+) of the operational amplifier 21 is substantially zero. Therefore, since the
[0008]
Now, the AC output voltage of the AC signal generator 24 is Vi, and its angular frequency is ω. The capacitance of the
[0009]
[Expression 1]
Vi = Vm
Moreover, the following formula is also satisfied.
[0010]
[Expression 2]
i 1 = −Vm / (1 / jωCx) = − Vi / (1 / jωCx)
i 2 = (Vm−V) / Rf = (Vi−V) / Rf
Here, since i 1 = i 2 , the output voltage V of the operational amplifier 21 is
[Equation 3]
V = Vi (1 + jωRf · Cx)
It is represented by This equation indicates that the
[0012]
As described above, the operational amplifier 21 is in an imaginary short state, and the stray capacitance generated between the
[0013]
However, in the capacitance-voltage converter of FIG. 3, since the
[0014]
In order to solve the problem in the capacitance-voltage conversion device of FIG. 3, the applicant of the present application is further connected to the non-inverting input terminal of the operational amplifier using the operational amplifier in an imaginary short state. By removing the influence of the stray capacitance between the signal line and the shield line surrounding the signal line, and removing the influence of the stray capacitance formed by the unshielded portion of the signal line, the capacitance of the measurement target can be reduced. A capacitance-voltage converter that can be converted to the corresponding voltage with high accuracy was proposed. Hereinafter, this will be described with reference to FIG.
[0015]
FIG. 4 is a block diagram schematically showing a first example of the proposed capacitance-voltage converter. In FIG. 4, the capacitance-voltage conversion device includes a capacitance-
[0016]
The capacitance-
[0017]
In order to prevent unnecessary signals such as noise from the outside from being guided to the
[0018]
The capacitance-
[0019]
However, since the portion near the end where the
[0020]
In order to remove the influence of the stray capacitance Cp, in the capacitance-voltage conversion device shown in FIG. 4, the output voltage of the adder 6 in a state where the
[0021]
In other words, the variable frequency generator, the phase adjuster 2, the
[0022]
The example of the capacitance-voltage converter described with reference to FIG. 4 increases the capacitance of the measurement target to the corresponding voltage by removing the influence of the stray capacitance formed by the unshielded portion of the signal line. It can be converted to accuracy. However, in such a capacitance-voltage conversion device, the output of the capacitance-
[0023]
[Problems to be solved by the invention]
The present invention has been proposed in order to solve the above-described problems, and an object of the present invention is to more accurately convert the capacitance of a measured capacitance into a corresponding voltage by removing the influence of parasitic capacitance. It is an object to provide an impedance detection circuit that can be taken out.
[0024]
[Means for Solving the Problems]
To achieve the above objectives,
The invention of
An impedance detection circuit capable of outputting a signal proportional to the capacitance of the capacitance to be measured,
An AC signal generator for generating an AC signal;
An operational amplifier having an inverting input terminal, a non-inverting input terminal, and an output terminal, wherein the output terminal and the inverting input terminal are connected by a feedback resistor, and the AC signal is applied to the non-inverting input terminal;
A signal line having one end connected to the inverting input terminal and capable of connecting the measured capacitance to the other end;
A shield line covering the signal line and connected to the non-inverting input terminal;
A compensation circuit that receives the AC signal and adjusts the phase and amplitude of the AC signal so as to compensate for a change in the parasitic capacitance formed by the exposed portion of the signal line on the output of the operational amplifier. A compensation circuit formed by connecting the output of the compensation circuit to the inverting input terminal of the operational amplifier;
An impedance detection circuit comprising:
I will provide a.
[0025]
According to a second aspect of the present invention, the compensation circuit includes a phase compensation circuit that receives the AC signal and compensates the phase of the AC signal, and an amplitude compensation circuit that receives the AC signal and compensates the amplitude of the AC signal. And an amplitude compensation circuit that receives the AC signal phase-compensated from the phase compensation circuit and compensates the amplitude of the AC signal.
[0026]
The invention of
[0027]
The invention of claim 4 is characterized in that the capacitance is a capacitive sensor.
[0028]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, one embodiment of an impedance detection circuit according to the present invention will be described with reference to FIG. The impedance detection circuit operates to convert the unknown capacitance C s of the measured
[0029]
The
[0030]
In order to prevent unnecessary signals such as noise from the outside from being guided to the
[0031]
Reference numeral C p is the portion that is not shielded
[0032]
The
[0033]
The
[0034]
The
[0035]
The
[0036]
The drive signal output from the
The operation of the impedance detection circuit shown in FIG. 1 will be described below. The
[0037]
Therefore, in order to cancel such a phase shift, the phase and amplitude of the AC signal V dv after adjusting respectively the
[0038]
In this case, when the angular frequency of the AC signal Vdv and omega, the output V 2 of the
[0039]
[Expression 4]
[0040]
The output V 3 of the
[0041]
[Equation 5]
[0042]
Output V 1 of the
[0043]
[Formula 6]
[0044]
The output V out of the subtracting
[0045]
[Expression 7]
[0046]
Here, P and Q are as follows.
[0047]
[Equation 8]
[0048]
Therefore, by adjusting the resistance value R i2 of the
[Equation 9]
[0050]
Adjusted to meet. As a result, the output V out of the subtracting
[Expression 10]
[0052]
It becomes. This equation (9) indicates that the amplitude of the output V out of the
[0053]
As described above, in the impedance detection circuit shown in FIG. 1, by adjusting the values of the two variable resistors, it is not affected by the parasitic capacitance C p and is proportional to the capacitance C s of the measured
[0054]
Incidentally, an example of the measured
[0055]
Another example of the measured
Although one embodiment of the impedance detection circuit according to the present invention has been described above, the present invention is not limited to this embodiment. For example, in FIG. 1, the phase of the AC signal is first compensated and then the amplitude is compensated. However, the inverting input terminal of the
[0056]
【The invention's effect】
As described above with reference to the illustrated embodiment, the present invention is as follows.
(1) A non-measurement capacitor connected to a signal line without being affected by a stray capacitance formed between the signal line and a shield line surrounding the signal line or a parasitic capacitance formed in an exposed portion of the signal line. Can be converted into voltage, and a voltage corresponding to the capacitance can be obtained accurately. The capacitance of the measured capacitance is, for example, femtofarad (1/1000 of picofarad). Even if the order is minute, the capacitance can be converted to voltage with high accuracy and detected.
(2) Even if the electrode that is not connected to the signal line of the measured capacitance is biased to a certain potential (voltage), a voltage that accurately corresponds to the capacitance of the measured capacitance can be obtained. ,
(3) Since the capacitance of the capacitance to be measured can be converted into a signal including the capacitance and the frequency of the AC signal, even if the frequency of the AC signal is lower than about 10 MHz, the capacitance Conversion to voltage and detection are possible.
There is a special effect.
[Brief description of the drawings]
FIG. 1 is a diagram schematically showing a configuration of an embodiment of a capacitance-voltage conversion apparatus according to the present invention.
FIG. 2 is a schematic circuit diagram showing an example of a conventional capacitance-voltage converter.
FIG. 3 is a schematic circuit diagram of a capacitance-voltage conversion device proposed by the applicant of the present application in order to solve the drawbacks of the capacitance-voltage conversion device of FIG. 2;
4 is a block diagram schematically showing a configuration of a first example of a capacitance-voltage conversion device proposed by the applicant of the present application in order to solve the disadvantages of the capacitance-voltage conversion device of FIG. 3; is there.
[Explanation of symbols]
30: capacity to be measured, 31: detection circuit, 32: phase compensation circuit, 33: amplitude compensation circuit, 34: subtraction circuit, 35: AC signal generator
Claims (4)
交流信号を発生する交流信号発生器と、
反転入力端子、非反転入力端子及び出力端子を有し、前記出力端子と前記反転入力端子との間が帰還抵抗によって接続され、前記交流信号が前記非反転入力端子に印加される演算増幅器と、
前記反転入力端子に一端が接続され、前記被測定容量を他端に接続することができる信号線と、
前記信号線を覆い且つ前記非反転入力端子に接続されたシールド線と、
前記交流信号を受け取って、前記信号線が露出した部分により形成される寄生容量が前記演算増幅器の出力に与える変化を補償するように前記交流信号の位相及び振幅を調整するための補償回路であって、該補償回路の出力を前記演算増幅器の前記反転入力端子に接続してなる補償回路と、
を具備することを特徴とするインピーダンス検出回路。An impedance detection circuit capable of outputting a signal proportional to the capacitance of the capacitance to be measured,
An AC signal generator for generating an AC signal;
An operational amplifier having an inverting input terminal, a non-inverting input terminal, and an output terminal, wherein the output terminal and the inverting input terminal are connected by a feedback resistor, and the AC signal is applied to the non-inverting input terminal;
A signal line having one end connected to the inverting input terminal and capable of connecting the measured capacitance to the other end;
A shield line covering the signal line and connected to the non-inverting input terminal;
A compensation circuit that receives the AC signal and adjusts the phase and amplitude of the AC signal so as to compensate for a change in the parasitic capacitance formed by the exposed portion of the signal line on the output of the operational amplifier. A compensation circuit formed by connecting the output of the compensation circuit to the inverting input terminal of the operational amplifier;
An impedance detection circuit comprising:
前記交流信号を受け取って、該交流信号の位相を補償する位相補償回路と、
前記交流信号を受け取って、該交流信号の振幅を補償する振幅補償回路と、
前記位相補償回路から位相補償された前記交流信号を受け取って、該交流信号の振幅を補償する振幅補償回路と、
前記振幅補償回路から振幅補償された前記交流信号を受け取って、該交流信号の位相を補償する位相補償回路と、
を備えることを特徴とする、請求項1記載のインピーダンス検出回路。The compensation circuit comprises:
A phase compensation circuit that receives the AC signal and compensates the phase of the AC signal;
An amplitude compensation circuit that receives the AC signal and compensates for the amplitude of the AC signal;
An amplitude compensation circuit that receives the AC signal phase-compensated from the phase compensation circuit and compensates the amplitude of the AC signal;
A phase compensation circuit that receives the AC signal whose amplitude has been compensated from the amplitude compensation circuit and compensates the phase of the AC signal;
The impedance detection circuit according to claim 1, further comprising:
前記演算増幅器の出力と前記交流信号との差を求め、前記被測定容量の持つ静電容量に比例した信号を出力する減算回路
を備えたことを特徴とする、請求項1又は2に記載のインピーダンス検出回路。Furthermore,
The subtraction circuit which calculates | requires the difference of the output of the said operational amplifier and the said alternating current signal, and outputs the signal proportional to the electrostatic capacitance which the said to-be-measured capacitor has is characterized by the above-mentioned. Impedance detection circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001161135A JP4488400B2 (en) | 2001-05-29 | 2001-05-29 | Impedance detection circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001161135A JP4488400B2 (en) | 2001-05-29 | 2001-05-29 | Impedance detection circuit |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2002350477A JP2002350477A (en) | 2002-12-04 |
JP2002350477A5 JP2002350477A5 (en) | 2008-03-21 |
JP4488400B2 true JP4488400B2 (en) | 2010-06-23 |
Family
ID=19004458
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001161135A Expired - Fee Related JP4488400B2 (en) | 2001-05-29 | 2001-05-29 | Impedance detection circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4488400B2 (en) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1898784B1 (en) | 2005-07-01 | 2016-05-18 | Impedimed Limited | Method and apparatus for performing impedance measurements |
WO2007002991A1 (en) | 2005-07-01 | 2007-01-11 | Impedimed Limited | Monitoring system |
WO2008064426A1 (en) | 2006-11-30 | 2008-06-05 | Impedimed Limited | Measurement apparatus |
EP2148613B9 (en) | 2007-04-20 | 2014-12-10 | Impedimed Limited | Monitoring system and probe |
AU2008207672B2 (en) | 2008-02-15 | 2013-10-31 | Impedimed Limited | Impedance Analysis |
EP2348986B1 (en) * | 2008-11-10 | 2015-07-08 | Impedimed Limited | Fluid indicator |
EP2348987B1 (en) | 2008-11-28 | 2017-03-22 | Impedimed Limited | Impedance measurement process |
WO2011050393A1 (en) | 2009-10-26 | 2011-05-05 | Impedimed Limited | Fluid level indicator determination |
JP5755234B2 (en) | 2009-11-18 | 2015-07-29 | インぺディメッド リミテッドImpedimed Limited | Apparatus and system for patient-electrode measurement |
JP2011242370A (en) | 2010-05-21 | 2011-12-01 | Renesas Electronics Corp | Impedance detection circuit and adjustment method of impedance detection circuit |
JP5502597B2 (en) | 2010-05-24 | 2014-05-28 | ルネサスエレクトロニクス株式会社 | Impedance detection circuit and impedance detection method |
WO2018116706A1 (en) * | 2016-12-21 | 2018-06-28 | アルプス電気株式会社 | Capacitance detection device and input device |
JP6943727B2 (en) * | 2017-11-09 | 2021-10-06 | 日置電機株式会社 | Impedance measurement system and impedance measurement method |
CN108693430B (en) * | 2018-04-13 | 2023-09-15 | 苏州工业园区海沃科技有限公司 | Sectional distribution network capacitance current measuring circuit and measuring method thereof |
EP4174497A1 (en) | 2020-08-20 | 2023-05-03 | Alps Alpine Co., Ltd. | Electrostatic capacitance detection device and electrostatic capacitance detection method |
CN112666400B (en) * | 2020-11-18 | 2023-06-30 | 西安交通大学 | Capacitance measuring circuit capable of automatically compensating parasitic capacitance, and use method and application thereof |
CN113484539B (en) * | 2021-07-01 | 2023-09-05 | 兰州空间技术物理研究所 | Loading system and method for modulating and biasing voltage of electrostatic suspension accelerometer |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000514200A (en) * | 1998-02-05 | 2000-10-24 | 住友金属工業株式会社 | Impedance-voltage conversion device and conversion method |
JP2000515253A (en) * | 1998-01-23 | 2000-11-14 | 住友金属工業株式会社 | Capacitance-voltage conversion device and conversion method |
JP2001124807A (en) * | 1998-01-23 | 2001-05-11 | Sumitomo Metal Ind Ltd | Capacitance-voltage conversion device and conversion method |
-
2001
- 2001-05-29 JP JP2001161135A patent/JP4488400B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000515253A (en) * | 1998-01-23 | 2000-11-14 | 住友金属工業株式会社 | Capacitance-voltage conversion device and conversion method |
JP2001124807A (en) * | 1998-01-23 | 2001-05-11 | Sumitomo Metal Ind Ltd | Capacitance-voltage conversion device and conversion method |
JP2000514200A (en) * | 1998-02-05 | 2000-10-24 | 住友金属工業株式会社 | Impedance-voltage conversion device and conversion method |
Also Published As
Publication number | Publication date |
---|---|
JP2002350477A (en) | 2002-12-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3302377B2 (en) | Capacitance-voltage conversion device and conversion method | |
JP4488400B2 (en) | Impedance detection circuit | |
JPH09280806A (en) | Electrostatic capacitance type displacement meter | |
EP1426772B1 (en) | Impedance measuring circuit, its method, and capacitance measuring circuit | |
EP1424563B1 (en) | Capacitance measuring circuit, capacitance measuring instrument, and microphone device | |
EP1426771B1 (en) | Impedance measuring circuit and capacitance measuring circuit | |
KR100341966B1 (en) | Impedance-to-voltage converter and converting method | |
KR100329359B1 (en) | Microcapacity measuring system and probing system | |
JP3454426B2 (en) | Impedance detection circuit and impedance detection method | |
JPS6182104A (en) | Electrostatic capacity type range finder | |
Liao et al. | Micro-capacitance measurement based on phase-sensitive detection | |
JP2001124807A (en) | Capacitance-voltage conversion device and conversion method | |
JPS58155302A (en) | Electrostatic capacity type displacement gage | |
SU1267299A1 (en) | Device for contactless measuring of a.c.voltage | |
JP2003075482A (en) | Impedance detection method, and capacitance detection method and apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20040113 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040113 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080122 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080122 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080123 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091228 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100325 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100326 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140409 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |