JP4445510B2 - 配線異常検出装置 - Google Patents
配線異常検出装置 Download PDFInfo
- Publication number
- JP4445510B2 JP4445510B2 JP2007076146A JP2007076146A JP4445510B2 JP 4445510 B2 JP4445510 B2 JP 4445510B2 JP 2007076146 A JP2007076146 A JP 2007076146A JP 2007076146 A JP2007076146 A JP 2007076146A JP 4445510 B2 JP4445510 B2 JP 4445510B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal
- abnormality
- circuit
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/52—Testing for short-circuits, leakage current or ground faults
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/58—Testing of lines, cables or conductors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/005—Testing of electric installations on transport means
- G01R31/006—Testing of electric installations on transport means on road vehicles, e.g. automobiles or trucks
- G01R31/007—Testing of electric installations on transport means on road vehicles, e.g. automobiles or trucks using microprocessors or computers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
- G01R31/2829—Testing of circuits in sensor or actuator systems
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
Description
この発明は，たとえばエンジン制御装置或いは変速機制御装置等の車載電子制御装置における一部機能として内蔵された配線異常検出装置の改良，特にマイクロプロセッサに対する開閉論理信号として入力されるセンサスイッチの信号配線の異常を検出する配線異常検出装置に関するものである。
車載電子制御装置には様々な開閉論理信号となるセンサスイッチが接続され，車両の安全制御の観点から信号配線の断線異常，負側電源線との短絡異常である地絡異常，正側電源線との短絡異常である天絡異常等の異常を検出することが行われている。
なお，ここでいう断線異常・地絡異常・天絡異常等の配線異常は車載電子制御装置や併用されたセンサ内部における半田付け不良や導電性異物によるプリントパターン間の短絡異常，或いは接続コネクタの接触不良による異常を含めた概念であって，これらの内部異常が原因となって見かけ上では配線異常となる異常状態を含めた異常検出が行われているものである。
なお，ここでいう断線異常・地絡異常・天絡異常等の配線異常は車載電子制御装置や併用されたセンサ内部における半田付け不良や導電性異物によるプリントパターン間の短絡異常，或いは接続コネクタの接触不良による異常を含めた概念であって，これらの内部異常が原因となって見かけ上では配線異常となる異常状態を含めた異常検出が行われているものである。
接続されたスイッチセンサが例えば配線異常検出機能を有するモータ制御装置によって駆動されるモータの回転角度を検出するための２相式エンコーダである場合には，駆動指令の内容とエンコーダの動作状態との対応関係を監視することによって入力配線異常の検出を行うことができる。
例えば下記の特許文献１「エンコーダの異常検出装置」ではエンコーダが発生する２相信号に対するアップ/ダウンカウンタの計数方向が指令された回転方向と一致しているかどうかによって異常判定を行うものである。
また，特許文献２「パルスエンコーダの接続不良検出回路」によれば，エンコーダ側で出力したい電圧レベルと実際の出力電圧をエンコーダ側で比較判定して，異常判定結果を電子制御装置に通達する技術が開示されている。
例えば下記の特許文献１「エンコーダの異常検出装置」ではエンコーダが発生する２相信号に対するアップ/ダウンカウンタの計数方向が指令された回転方向と一致しているかどうかによって異常判定を行うものである。
また，特許文献２「パルスエンコーダの接続不良検出回路」によれば，エンコーダ側で出力したい電圧レベルと実際の出力電圧をエンコーダ側で比較判定して，異常判定結果を電子制御装置に通達する技術が開示されている。
接続されたスイッチセンサが例えばアクチェータの動作限界位置の検出や，操作スイッチの動作状態を検出する一般の有接点又は無接点の開閉信号である場合の従来技術としては，特許文献３「スイッチおよびそれを備えた情報検出装置，ならびにコネクタ接続状態検出装置」に示されたものがある。
上記特許文献３によればスイッチ素子に対して直列抵抗と並列コンデンサを設けると共に，スイッチ素子に対してパルス信号を供給して，その電圧をＡＤ変換器によって観測することによって配線異常の有無を判定するようになっている。
上記特許文献３によればスイッチ素子に対して直列抵抗と並列コンデンサを設けると共に，スイッチ素子に対してパルス信号を供給して，その電圧をＡＤ変換器によって観測することによって配線異常の有無を判定するようになっている。
上記特許文献１による異常検出装置はエンコーダの停止状態では異常判定が行えない問題点があるのに対し，特許文献２によるものはエンコーダの停止状態でも異常判定が行える半面で，エンコーダ側に異常判定回路を設けて判定結果を制御装置側に伝達するための信号線が余分に必要となる欠点がある。
また，特許文献３によるものはセンサスイッチの入力回路に設けられるノイズフィルタの影響によってＡＤ変換器の出力電圧が変化したり，センサスイッチの開閉タイミングと測定用パルス信号の印加タイミングの変動によってＡＤ変換器の出力電圧が変化して，正確な異常判定が行えない問題点がある。
また，特許文献３によるものはセンサスイッチの入力回路に設けられるノイズフィルタの影響によってＡＤ変換器の出力電圧が変化したり，センサスイッチの開閉タイミングと測定用パルス信号の印加タイミングの変動によってＡＤ変換器の出力電圧が変化して，正確な異常判定が行えない問題点がある。
この発明の第一の目的は，マイクロプロセッサに入力される開閉論理信号の論理変化タイミングにおける誤判定を回避して，正確な異常判定を行うことができる配線異常検出装置を提供することである。
この発明の第二の目的は，簡易判定手段と詳細判定手段を併用して，効率的な異常判定を行うことができる配線異常検出装置を提供することである。
この発明の第二の目的は，簡易判定手段と詳細判定手段を併用して，効率的な異常判定を行うことができる配線異常検出装置を提供することである。
この発明による配線異常検出装置は，マイクロプロセッサに対する開閉論理信号として入力されるセンサスイッチの信号配線の異常を検出する配線異常検出装置であって，上記マイクロプロセッサは少なくとも中間電圧状態検出手段と詳細判定手段を構成する過渡期判定手段と中間電圧異常判定手段となるプログラムを包含したプログラムメモリと,上記開閉論理信号に関連した信号電圧レベルを測定するＡＤ変換器とを備え，上記中間電圧状態検出手段は上記開閉論理信号の論理がロウであるときの第一の信号電圧に対応した第一の閾値を超過しているとき，及び開閉論理信号の論理がハイであるときの第二の信号電圧に対応した第二の閾値未満であることを上記ＡＤ変換器のデジタル出力を監視することによって判定する手段であり，上記過渡期判定手段は上記開閉論理信号の論理レベルがロウからハイ，又はハイからロウレベルに変化している過渡期間を検出する手段であり，上記中間電圧異常判定手段は上記過渡期判定手段が過渡期間を検出している期間を除外して，上記中間電圧状態検出手段が中間電圧状態を検出したときに作用して中間電圧異常が発生したと判定する手段であり，上記中間電圧異常判定手段によって信号配線と正側電源線や負側電源線との不完全接触，或いは信号配線と他のアナログ信号線との接触等による異常を検出するものであり，上記過渡期判定手段は更に，第一・第二の期間判定手段を備え，
上記第一の期間判定手段は上記開閉論理信号の判定論理がロウからハイ，又はハイからロウレベルに変化した直後の特定期間を第一の過渡期間と判定する手段であり，上記第二の期間判定手段は上記ＡＤ変換器が上記開閉論理信号に関連した信号電圧のデジタル変換を実行した後で特定期間内に上記開閉論理信号の判定論理がロウからハイ，又はハイからロウレベルに変化した場合を第二の過渡期間と判定する手段であり，上記特定期間は上記開閉論理信号に関連した信号電圧レベルが上記第一の閾値から第二の閾値に移行する時間，又は上記第二の閾値から第一の閾値に移行する時間の最大値である過渡期間Ｔ0に相当するものであると共に，上記ＡＤ変換器による開閉論理信号に関連した信号電圧のデジタル変換値として上記第一の過渡期間中及び上記第二の過渡期間の直前にデジタル変換された値は,上記中間電圧異常判定の対象から除外されるものである。
上記第一の期間判定手段は上記開閉論理信号の判定論理がロウからハイ，又はハイからロウレベルに変化した直後の特定期間を第一の過渡期間と判定する手段であり，上記第二の期間判定手段は上記ＡＤ変換器が上記開閉論理信号に関連した信号電圧のデジタル変換を実行した後で特定期間内に上記開閉論理信号の判定論理がロウからハイ，又はハイからロウレベルに変化した場合を第二の過渡期間と判定する手段であり，上記特定期間は上記開閉論理信号に関連した信号電圧レベルが上記第一の閾値から第二の閾値に移行する時間，又は上記第二の閾値から第一の閾値に移行する時間の最大値である過渡期間Ｔ0に相当するものであると共に，上記ＡＤ変換器による開閉論理信号に関連した信号電圧のデジタル変換値として上記第一の過渡期間中及び上記第二の過渡期間の直前にデジタル変換された値は,上記中間電圧異常判定の対象から除外されるものである。
この発明による配線異常検出装置によれば，ＡＤ変換器を用いて開閉論理信号の信号電圧レベルを正確に捕捉して，中間電圧状態を検出することができると共に，入力信号回路に設けられたノイズフィルタ等の影響で，論理信号電圧がなだらかに変化している過程での異常判定を回避して，誤った判定を行わないようにすることができる効果がある。
また，開閉論理信号の論理変化のタイミングとＡＤ変換器のＡＤ変換のタイミングとに連携がとれない非同期信号であっても，正確に開閉論理信号に関連した信号電圧レベルが変化している過渡期間を抽出して，当該過渡期間における異常判定を回避することができる効果がある。
また，開閉論理信号の論理変化のタイミングとＡＤ変換器のＡＤ変換のタイミングとに連携がとれない非同期信号であっても，正確に開閉論理信号に関連した信号電圧レベルが変化している過渡期間を抽出して，当該過渡期間における異常判定を回避することができる効果がある。
実施の形態１．
以下，この発明の実施の形態１のブロック回路図を示す図１について説明する。
図１において，配線異常検出装置100は実態としては例えば車載エンジンの制御装置を構成するものであり，電源電圧が変動する例えば車載バッテリである変動電源101からキースイッチ等による電源スイッチ102を介して給電されるようになっている。
車載エンジン制御装置には多数の入出力信号が接続されるが，その入力信号の一部は配線異常検出の対象となり，たとえばロータリエンコーダ110が配線異常検出機能を備えた車載エンジン制御装置である配線異常検出装置100に接続されている。
ロータリエンコーダ110は配線異常検出装置100から負側電源線103と正側電源線104を介して例えばＤＣ５Ｖの一定駆動電圧Ｖcの供給をうけ，９０度の位相差を持つＡ相信号とＢ相信号を信号配線105・106を介して配線異常検出装置100へ入力するようになっている。
以下，この発明の実施の形態１のブロック回路図を示す図１について説明する。
図１において，配線異常検出装置100は実態としては例えば車載エンジンの制御装置を構成するものであり，電源電圧が変動する例えば車載バッテリである変動電源101からキースイッチ等による電源スイッチ102を介して給電されるようになっている。
車載エンジン制御装置には多数の入出力信号が接続されるが，その入力信号の一部は配線異常検出の対象となり，たとえばロータリエンコーダ110が配線異常検出機能を備えた車載エンジン制御装置である配線異常検出装置100に接続されている。
ロータリエンコーダ110は配線異常検出装置100から負側電源線103と正側電源線104を介して例えばＤＣ５Ｖの一定駆動電圧Ｖcの供給をうけ，９０度の位相差を持つＡ相信号とＢ相信号を信号配線105・106を介して配線異常検出装置100へ入力するようになっている。
Ａ相信号出力用トランジスタであるセンサスイッチ111aには，ドロッパダイオード112a・113aとブリーダ抵抗114aを介して駆動電圧Ｖcが印加され，ドロッパダイオード112aと113aとの接続点がＡ相信号出力端子に接続されている。
同様に，Ｂ相信号出力用トランジスタであるセンサスイッチ111bには，ドロッパダイオード112b・113bとブリーダ抵抗114bを介して駆動電圧Ｖcが印加され，ドロッパダイオード112bと113bとの接続点がＢ相信号出力端子に接続されている。
Ａ相・Ｂ相信号出力用トランジスタであるセンサスイッチ111a・111bは回転角度検出回路115によって図示しない回転体の回転角度位置に応じて開閉動作するようになっている。
同様に，Ｂ相信号出力用トランジスタであるセンサスイッチ111bには，ドロッパダイオード112b・113bとブリーダ抵抗114bを介して駆動電圧Ｖcが印加され，ドロッパダイオード112bと113bとの接続点がＢ相信号出力端子に接続されている。
Ａ相・Ｂ相信号出力用トランジスタであるセンサスイッチ111a・111bは回転角度検出回路115によって図示しない回転体の回転角度位置に応じて開閉動作するようになっている。
配線異常検出装置100はマイクロプロセッサ120を主体として構成されていて，マイクロプロセッサ120には例えばフラッシュメモリである不揮発性のプログラムメモリ121と演算処理用のＲＡＭメモリ122と，多チャンネル順次変換形のＡＤ変換器123とがバス接続されている。
なお，プログラムメモリ121にはエンジン制御装置としての制御プログラムに加えて，図３から図６で示した配線異常検出用のプログラムが格納されている。
定電圧電源回路130は例えばＤＣ８Ｖ〜16Ｖの出力電圧を発生する変動電源101から電源スイッチ102を介して給電されて，例えばＤＣ５Ｖの安定化定電圧出力Ｖccを生成し，マイクロプロセッサ120，プログラムメモリ121，ＲＡＭメモリ122，ＡＤ変換器123に給電すると共に，バッファアンプ135を介してロータリエンコーダ110に対して駆動電圧Ｖcを供給するようになっている。
なお，プログラムメモリ121にはエンジン制御装置としての制御プログラムに加えて，図３から図６で示した配線異常検出用のプログラムが格納されている。
定電圧電源回路130は例えばＤＣ８Ｖ〜16Ｖの出力電圧を発生する変動電源101から電源スイッチ102を介して給電されて，例えばＤＣ５Ｖの安定化定電圧出力Ｖccを生成し，マイクロプロセッサ120，プログラムメモリ121，ＲＡＭメモリ122，ＡＤ変換器123に給電すると共に，バッファアンプ135を介してロータリエンコーダ110に対して駆動電圧Ｖcを供給するようになっている。
直列抵抗131aの一端は信号配線105を介してロータリエンコーダ110のＡ相出力端子に接続されると共にプルダウン抵抗134aを介してグランド回路に接続され，他端はフィルタコンデンサ132aに接続され，フィルタコンデンサ132aの両端電圧は開閉論理信号Ｄ1としてマイクロプロセッサ120のデジタル入力ポートに入力されている。
同様に，直列抵抗131bの一端は信号配線106を介してロータリエンコーダ110のＢ相出力端子に接続されると共にプルダウン抵抗134bを介してグランド回路に接続され，他端はフィルタコンデンサ132bに接続され，フィルタコンデンサ132bの両端電圧は開閉論理信号Ｄ2としてマイクロプロセッサ120のデジタル入力ポートに入力されている。
また，フィルタコンデンサ132a・132bの両端電圧はアナログ信号入力Ａ1・Ａ2としてＡＤ変換器123のアナログ入力端子に接続され，そのデジタル変換値は監視電圧Ｖmとしてマイクロプロセッサ120に入力されている。
従って，開閉論理信号Ｄ1・Ｄ2の電圧レベルはそのままアナログ信号入力Ａ1・Ａ2としてＡＤ変換器123に入力されている。
なお，後述するとおりプルダウン抵抗134a・134bの一端をグランド回路に接続しないで，定電圧出力Ｖccに接続してプルアップ抵抗にしておくことも可能である。
同様に，直列抵抗131bの一端は信号配線106を介してロータリエンコーダ110のＢ相出力端子に接続されると共にプルダウン抵抗134bを介してグランド回路に接続され，他端はフィルタコンデンサ132bに接続され，フィルタコンデンサ132bの両端電圧は開閉論理信号Ｄ2としてマイクロプロセッサ120のデジタル入力ポートに入力されている。
また，フィルタコンデンサ132a・132bの両端電圧はアナログ信号入力Ａ1・Ａ2としてＡＤ変換器123のアナログ入力端子に接続され，そのデジタル変換値は監視電圧Ｖmとしてマイクロプロセッサ120に入力されている。
従って，開閉論理信号Ｄ1・Ｄ2の電圧レベルはそのままアナログ信号入力Ａ1・Ａ2としてＡＤ変換器123に入力されている。
なお，後述するとおりプルダウン抵抗134a・134bの一端をグランド回路に接続しないで，定電圧出力Ｖccに接続してプルアップ抵抗にしておくことも可能である。
次に，図１のブロック回路における入力信号の特性線図を示す図２について説明する。
図２において，横軸は時間軸であり縦軸はアナログ信号入力Ａ1又はＡ2の信号電圧レベルを示している。
信号電圧レベルはグランドレベルである最小入力電圧レベル200から定電圧出力Ｖccに相当する最大入力電圧レベル201との間にあって，底上げロウレベル電圧202a・202bはセンサスイッチ111a・111bが閉路したときにドロッパダイオード112a・112bによって生成される第一の残留電圧に相当している。
上昇過渡期電圧203と下降過渡期電圧205は，直列抵抗131a・131bの抵抗値とフィルタコンデンサ132a・132bの静電容量との積で定まるフィルタ特性によるなだらかな信号電圧の変化を単純化した傾斜信号で表現したものである。
抑制ハイレベル電圧204は，センサスイッチ111a・111bが開路したときにドロッパダイオード113a・113bによって生成される第二の残留電圧をΔＶとしたときに，最大入力電圧レベル201から第二の残留電圧ΔＶを減じて得られる電圧になっている。
図２において，横軸は時間軸であり縦軸はアナログ信号入力Ａ1又はＡ2の信号電圧レベルを示している。
信号電圧レベルはグランドレベルである最小入力電圧レベル200から定電圧出力Ｖccに相当する最大入力電圧レベル201との間にあって，底上げロウレベル電圧202a・202bはセンサスイッチ111a・111bが閉路したときにドロッパダイオード112a・112bによって生成される第一の残留電圧に相当している。
上昇過渡期電圧203と下降過渡期電圧205は，直列抵抗131a・131bの抵抗値とフィルタコンデンサ132a・132bの静電容量との積で定まるフィルタ特性によるなだらかな信号電圧の変化を単純化した傾斜信号で表現したものである。
抑制ハイレベル電圧204は，センサスイッチ111a・111bが開路したときにドロッパダイオード113a・113bによって生成される第二の残留電圧をΔＶとしたときに，最大入力電圧レベル201から第二の残留電圧ΔＶを減じて得られる電圧になっている。
従って，通常状態における信号電圧レベルは底上げロウレベル電圧202a・202bと抑制ハイレベル電圧204との間にあり，信号電圧レベルが第一の論理判定電圧Ｖs1を超えて上昇したときには開閉論理信号Ｄ1・Ｄ2は論理「Ｈ」（ハイ）として認識され，信号電圧レベルが第二の論理判定電圧Ｖs2を以下に下降したときには開閉論理信号Ｄ1・Ｄ2は論理「Ｌ」（ロウ）として認識されるようになっている。
なお，この論理判定レベルはマイクロプロセッサ120の入力判定仕様として定まった特性となっている。
第一の過渡期間Ｔ1は開閉論理信号Ｄ1・Ｄ2が「Ｌ」→「Ｈ」に変化してから信号電圧レベルが変化幅（抑制ハイレベル電圧204−底上げロウレベル電圧202a）の例えば90％以上まで上昇するまでの期間，又は開閉論理信号Ｄ1・Ｄ2が「Ｈ」→「Ｌ」に変化してから信号電圧レベルが変化幅（抑制ハイレベル電圧204−底上げロウレベル電圧202b）の例えば10％以下まで下降するまでの期間となっている。
第二の過渡期間Ｔ2は開閉論理信号Ｄ1・Ｄ2が上昇を開始してから「Ｌ」→「Ｈ」に変化するまでの期間，又は開閉論理信号Ｄ1・Ｄ2が下降を開始してから「Ｈ」→「Ｌ」に変化するまでの期間となっている。
なお，この論理判定レベルはマイクロプロセッサ120の入力判定仕様として定まった特性となっている。
第一の過渡期間Ｔ1は開閉論理信号Ｄ1・Ｄ2が「Ｌ」→「Ｈ」に変化してから信号電圧レベルが変化幅（抑制ハイレベル電圧204−底上げロウレベル電圧202a）の例えば90％以上まで上昇するまでの期間，又は開閉論理信号Ｄ1・Ｄ2が「Ｈ」→「Ｌ」に変化してから信号電圧レベルが変化幅（抑制ハイレベル電圧204−底上げロウレベル電圧202b）の例えば10％以下まで下降するまでの期間となっている。
第二の過渡期間Ｔ2は開閉論理信号Ｄ1・Ｄ2が上昇を開始してから「Ｌ」→「Ｈ」に変化するまでの期間，又は開閉論理信号Ｄ1・Ｄ2が下降を開始してから「Ｈ」→「Ｌ」に変化するまでの期間となっている。
なお，ドロッパダイオード112a・112bによる電圧降下は部品としての特性バラツキ変動があるので，底上げロウレベル電圧202a・202bの上限値を第一の閾値211とし，下限値を第三の閾値213とし，ロウレベルの信号電圧が第三の閾値213から第一の閾値211の間にあれば正常状態であると判定するようになっている。
同様に，ドロッパダイオード113a・113bによる電圧降下も部品としての特性バラツキ変動があるので，抑制ハイレベル電圧204の上限値を第四の閾値214とし，下限値を第二の閾値212とし，ハイレベルの信号電圧が第二の閾値212から第四の閾値214の間にあれば正常状態であると判定するようになっている。
ここで，様々な配線異常について想定してみると，まず信号配線105・106が負側電源線103と短絡接触する地絡事故が発生した場合には，ドロッパダイオード112a・112bによる電圧降下が消滅するので信号電圧レベルが第三の閾値213以下となることによって検出される。
次に，信号配線105・106が正側電源線104と短絡接触する天絡事故が発生した場合には，ドロッパダイオード113a・113bによる電圧降下が消滅するので信号電圧レベルが第四の閾値214以上となることによって検出される。
同様に，ドロッパダイオード113a・113bによる電圧降下も部品としての特性バラツキ変動があるので，抑制ハイレベル電圧204の上限値を第四の閾値214とし，下限値を第二の閾値212とし，ハイレベルの信号電圧が第二の閾値212から第四の閾値214の間にあれば正常状態であると判定するようになっている。
ここで，様々な配線異常について想定してみると，まず信号配線105・106が負側電源線103と短絡接触する地絡事故が発生した場合には，ドロッパダイオード112a・112bによる電圧降下が消滅するので信号電圧レベルが第三の閾値213以下となることによって検出される。
次に，信号配線105・106が正側電源線104と短絡接触する天絡事故が発生した場合には，ドロッパダイオード113a・113bによる電圧降下が消滅するので信号電圧レベルが第四の閾値214以上となることによって検出される。
信号配線105・106の断線事故の場合には，プルダウン抵抗134a・134bによって信号電圧レベルが第三の閾値213以下となることによって検出され，見かけ上では地絡事故と同等の事故として扱われるようになっている。
しかし，プルダウン抵抗134a・134bの接続位置を図示点線位置に変更してプルアップ抵抗とした場合には，信号配線105・106の断線事故が発生すると信号電圧レベルが第四の閾値214を超過することになるので，見かけ上は天絡事故として扱われることになる。
信号配線105・106が正側電源線104や負側電源線103に対して不完全接触した場合や，他のアナログ信号線と混触したような場合には信号電圧レベルとして第一の閾値211を超過し，第二の閾値212未満となる中間電圧状態が発生する。
但し，センサスイッチ111a・111bが開閉動作をした直後の過渡期間Ｔ0では，フィルタコンデンサ132a・132bの影響によっても中間電圧状態が発生するので，これを配線異常と誤認識しないような詳細判定を行う必要がある。
しかし，プルダウン抵抗134a・134bの接続位置を図示点線位置に変更してプルアップ抵抗とした場合には，信号配線105・106の断線事故が発生すると信号電圧レベルが第四の閾値214を超過することになるので，見かけ上は天絡事故として扱われることになる。
信号配線105・106が正側電源線104や負側電源線103に対して不完全接触した場合や，他のアナログ信号線と混触したような場合には信号電圧レベルとして第一の閾値211を超過し，第二の閾値212未満となる中間電圧状態が発生する。
但し，センサスイッチ111a・111bが開閉動作をした直後の過渡期間Ｔ0では，フィルタコンデンサ132a・132bの影響によっても中間電圧状態が発生するので，これを配線異常と誤認識しないような詳細判定を行う必要がある。
次に，図１のとおりに構成されたこの発明の実施の形態１の作用・動作について，図３に示す異常判定動作のフローチャートに基づいて説明する。
図３において，工程300はマイクロプロセッサ120が配線異常検出動作を開始するステップ，続く工程301は配線異常検出を行う相がＡ相であるかＢ相であるかを判定するステップであり，初回動作ではＡ相となり以後は後述の工程306によって交互に判定相を切り替えるようになっている。
工程ブロック302aは工程301の判定がYESであって被判定相がＡ相であるときに実行される工程ブロックであり，この工程ブロック302aの詳細は図４によって後述する。
続く工程303aは工程ブロック302aの実行結果として図４の工程405によって中間電圧状態記憶フラグが動作しているかどうかを判定するステップであり，この工程303aによる判定結果が中間電圧状態であれば工程304aに移行し，中間電圧状態でなければ工程306へ移行するようになっている。
工程304aでは図４の工程405でセットされた中間電圧状態記憶フラグをリセットしてから工程ブロック305aへ移行するが，工程ブロック305aの動作は図５によって後述する。
図３において，工程300はマイクロプロセッサ120が配線異常検出動作を開始するステップ，続く工程301は配線異常検出を行う相がＡ相であるかＢ相であるかを判定するステップであり，初回動作ではＡ相となり以後は後述の工程306によって交互に判定相を切り替えるようになっている。
工程ブロック302aは工程301の判定がYESであって被判定相がＡ相であるときに実行される工程ブロックであり，この工程ブロック302aの詳細は図４によって後述する。
続く工程303aは工程ブロック302aの実行結果として図４の工程405によって中間電圧状態記憶フラグが動作しているかどうかを判定するステップであり，この工程303aによる判定結果が中間電圧状態であれば工程304aに移行し，中間電圧状態でなければ工程306へ移行するようになっている。
工程304aでは図４の工程405でセットされた中間電圧状態記憶フラグをリセットしてから工程ブロック305aへ移行するが，工程ブロック305aの動作は図５によって後述する。
工程ブロック302bは工程301の判定がNOであって被判定相がＢ相であるときに実行される工程ブロックであり，この工程ブロック302bの詳細は図４によって後述する。
続く工程303bは工程ブロック302bの実行結果として図４の工程405によって中間電圧状態記憶フラグが動作しているかどうかを判定するステップであり，この工程303bによる判定結果が中間電圧状態であれば工程304bに移行し，中間電圧状態でなければ工程306へ移行するようになっている。
工程304bでは図４の工程405でセットされた中間電圧状態記憶フラグをリセットしてから工程ブロック305bへ移行するが，工程ブロック305bの動作は図５によって後述する。
工程303a・303bの判定がNOであるとき，又は工程ブロック305a・305bに続いて実行される工程306は被判定相を切換えるステップであり，続く動作終了工程310ではマイクロプロセッサ120は他の制御動作を実行し，所定時間後に再び動作開始工程300が活性化され，以下のフローを繰り返して実行するようになっている。
なお，工程ブロック302a・302bは簡易判定手段，工程ブロック305a・305bは詳細判定手段となるものであり，簡易判定手段は中間電圧状態であるか否かの判定と中間電圧状態ではないとすれば正常状態であるか地絡異常状態であるか短絡異常状態であるかどうかの判定を行うようになっている。
詳細判定手段は簡易判定手段によって中間電圧状態が検出された場合に限って実行され，単なる信号電圧の変化期間であったのか，それとも中間電圧異常状態であったのか，又は正常状態であるか地絡異常状態であるか短絡異常状態であるかの全ての判定が行えるようになっている。
続く工程303bは工程ブロック302bの実行結果として図４の工程405によって中間電圧状態記憶フラグが動作しているかどうかを判定するステップであり，この工程303bによる判定結果が中間電圧状態であれば工程304bに移行し，中間電圧状態でなければ工程306へ移行するようになっている。
工程304bでは図４の工程405でセットされた中間電圧状態記憶フラグをリセットしてから工程ブロック305bへ移行するが，工程ブロック305bの動作は図５によって後述する。
工程303a・303bの判定がNOであるとき，又は工程ブロック305a・305bに続いて実行される工程306は被判定相を切換えるステップであり，続く動作終了工程310ではマイクロプロセッサ120は他の制御動作を実行し，所定時間後に再び動作開始工程300が活性化され，以下のフローを繰り返して実行するようになっている。
なお，工程ブロック302a・302bは簡易判定手段，工程ブロック305a・305bは詳細判定手段となるものであり，簡易判定手段は中間電圧状態であるか否かの判定と中間電圧状態ではないとすれば正常状態であるか地絡異常状態であるか短絡異常状態であるかどうかの判定を行うようになっている。
詳細判定手段は簡易判定手段によって中間電圧状態が検出された場合に限って実行され，単なる信号電圧の変化期間であったのか，それとも中間電圧異常状態であったのか，又は正常状態であるか地絡異常状態であるか短絡異常状態であるかの全ての判定が行えるようになっている。
図４は，図３の中で工程ブロック302a・302bとして示された簡易判定動作のフローチャートを示したものである。
図４において，工程400は図３の工程ブロック302a・302bが活性化されたときに移行するサブルーチンプログラムの動作開始工程であり，続く工程401はアナログ信号電圧Ａ1またはＡ2をＡＤ変換器123でデジタル変換した値である監視電圧Ｖmを読み出すステップである。
続く工程402では工程401で読み出されたＡＤ変換値が図２における第四の閾値214を以上の過大状態であるかどうかを判定し，過大であれば工程406へ移行し，過大でなければ工程403へ移行するようになっている。
工程403では工程401で読み出されたＡＤ変換値が図２における第三の閾値213以下の過小状態であるかどうかを判定し，過小であれば工程406へ移行し，過小でなければ工程407bへ移行するようになっている。
図４において，工程400は図３の工程ブロック302a・302bが活性化されたときに移行するサブルーチンプログラムの動作開始工程であり，続く工程401はアナログ信号電圧Ａ1またはＡ2をＡＤ変換器123でデジタル変換した値である監視電圧Ｖmを読み出すステップである。
続く工程402では工程401で読み出されたＡＤ変換値が図２における第四の閾値214を以上の過大状態であるかどうかを判定し，過大であれば工程406へ移行し，過大でなければ工程403へ移行するようになっている。
工程403では工程401で読み出されたＡＤ変換値が図２における第三の閾値213以下の過小状態であるかどうかを判定し，過小であれば工程406へ移行し，過小でなければ工程407bへ移行するようになっている。
工程407bでは後述の工程407aでセットされた異常フラグをリセットしてから工程404へ移行し，工程404では工程401で読み出されたＡＤ変換値が図２における第一の閾値211を超過し第二の閾値212未満である中間電圧状態であるかどうかを判定し，中間電圧状態であれば工程405へ移行して中間電圧状態記憶フラグをセットしてから復帰工程410へ移行し，工程404の判定結果が中間電圧状態でなければ復帰工程410へ移行するようになっている。
なお，工程404の判定が中間電圧状態でない状態は図２の信号電圧レベルが正常ロウレベルである第三の閾値213と第一の閾値211との間にあるか，又は正常ハイレベルである第二の閾値212と第四の閾値214との間にある正常状態となっている。
工程402又は工程403の判定がYESであったときに実行される工程406では，後述の工程407aによって異常フラグがセットされる前の初回異常であるかどうかを判定し，初回異常であれば工程407aへ移行して異常フラグをセットしてから再度工程401へ復帰し，初回異常ではなくて既に工程407aによって前回の異常が記憶されている場合には工程408へ移行するようになっている。
工程408では工程407aでセットされた異常記憶フラグをリセットすると共に，異常発生を確定記憶して異常報知指令を発生してから復帰工程410へ移行するようになっている。
なお，工程404の判定が中間電圧状態でない状態は図２の信号電圧レベルが正常ロウレベルである第三の閾値213と第一の閾値211との間にあるか，又は正常ハイレベルである第二の閾値212と第四の閾値214との間にある正常状態となっている。
工程402又は工程403の判定がYESであったときに実行される工程406では，後述の工程407aによって異常フラグがセットされる前の初回異常であるかどうかを判定し，初回異常であれば工程407aへ移行して異常フラグをセットしてから再度工程401へ復帰し，初回異常ではなくて既に工程407aによって前回の異常が記憶されている場合には工程408へ移行するようになっている。
工程408では工程407aでセットされた異常記憶フラグをリセットすると共に，異常発生を確定記憶して異常報知指令を発生してから復帰工程410へ移行するようになっている。
なお，工程408によって確定記憶される異常内容は工程402が過大異常判定であったときには天絡異常であり，工程403が過小判定であったときには地絡異常又は断線異常となるものである。
工程410に移行した後は図３の工程303a又は303bへ移行し，工程405で中間電圧状態記憶フラグがセットされていた場合には図３の工程304a・304bによってリセットされるようになっている。
図４で示された簡易判定手段の動作を概括説明すると，工程402は天絡異常判定手段，工程403は地絡異常判定手段，工程404は中間電圧状態検出手段，工程406は天絡異常と地絡異常に対する再確認手段となるものであり，この簡易判定手段では信号電圧レベルが中間電圧状態であるときの異常判定は除外され，信号電圧レベルが中間電圧状態以外であるときの正常判定・天絡異常判定・地絡異常判定を実行するようになっている。
工程410に移行した後は図３の工程303a又は303bへ移行し，工程405で中間電圧状態記憶フラグがセットされていた場合には図３の工程304a・304bによってリセットされるようになっている。
図４で示された簡易判定手段の動作を概括説明すると，工程402は天絡異常判定手段，工程403は地絡異常判定手段，工程404は中間電圧状態検出手段，工程406は天絡異常と地絡異常に対する再確認手段となるものであり，この簡易判定手段では信号電圧レベルが中間電圧状態であるときの異常判定は除外され，信号電圧レベルが中間電圧状態以外であるときの正常判定・天絡異常判定・地絡異常判定を実行するようになっている。
図５は，図３の中で工程ブロック305a・305bとして示された詳細判定動作のフローチャートを示したものである。
図５において，工程500は図３の工程ブロック305a・305bが活性化されたときに移行するサブルーチンプログラムの動作開始工程であり，続く工程ブロック501は図６で詳述する論理レベル変化検出のための工程ブロックである。
続く工程502は図６の工程604a・604bによって変化フラグがセットされているかどうかによって論理変化の有無を判定する工程であり，論理変化があれば工程503へ移行し，論理変化がなければ工程511へ移行するようになっている。
工程503では図示しない経過タイマによって工程502の判定がYESになった以降の経過時間が測定開始され，続く工程504ではＡＤ変換器123が被判定相の信号電圧のＡＤ変換を実行したかどうかを判定し，非実行であれば工程503へ復帰して経過タイマによる計時を続行し，工程504がＡＤ変換実行判定であれば工程505へ移行して信号電圧のＡＤ変換値を読出し仮記憶するようになっている。
続く工程506では工程502が論理変化ありの判定を行ってから工程504がＡＤ変換実行の判定を行うまでの経過時間が図２の過渡期間Ｔ0に相当する特定期間以上であったかどうかを判定し，経過時間が過渡期間Ｔ0以上であれば有効判定，過渡期間Ｔ0未満であれば無効判定を行うようになっている。
図５において，工程500は図３の工程ブロック305a・305bが活性化されたときに移行するサブルーチンプログラムの動作開始工程であり，続く工程ブロック501は図６で詳述する論理レベル変化検出のための工程ブロックである。
続く工程502は図６の工程604a・604bによって変化フラグがセットされているかどうかによって論理変化の有無を判定する工程であり，論理変化があれば工程503へ移行し，論理変化がなければ工程511へ移行するようになっている。
工程503では図示しない経過タイマによって工程502の判定がYESになった以降の経過時間が測定開始され，続く工程504ではＡＤ変換器123が被判定相の信号電圧のＡＤ変換を実行したかどうかを判定し，非実行であれば工程503へ復帰して経過タイマによる計時を続行し，工程504がＡＤ変換実行判定であれば工程505へ移行して信号電圧のＡＤ変換値を読出し仮記憶するようになっている。
続く工程506では工程502が論理変化ありの判定を行ってから工程504がＡＤ変換実行の判定を行うまでの経過時間が図２の過渡期間Ｔ0に相当する特定期間以上であったかどうかを判定し，経過時間が過渡期間Ｔ0以上であれば有効判定，過渡期間Ｔ0未満であれば無効判定を行うようになっている。
なお，工程504によるＡＤ変換の実行タイミングの判定が工程502による論理変化のタイミングの直後であれば，信号電圧の変化過渡期間に含まれるので，工程506では異常判定の有効期間ではないNOの判定を行って工程509へ移行し，経過時間が十分であれば変化過渡期間は過ぎているので工程506では異常判定の有効期間であるYESの判定を行って工程507へ移行する。
工程507では工程505で仮記憶されたＡＤ変換値が図２の第三の閾値213と第一の閾値211との間にあるか，第二の閾値212と第四の閾値214との間にあればレベル正常YESの判定を行って工程509へ移行し，それ以外の信号レベルであるときにはNOの判定を行って工程508へ移行する。
工程508では信号電圧レベルが第三の閾値213以下であれば地絡異常，第四の閾値214以上であれば天絡異常，第一の閾値211超過で第二の閾値212未満であれば中間電圧異常として異常状態を記憶すると共に，異常報知指令を発生してから工程509へ移行する。
工程509では工程503で起動された経過タイマを停止して現在値をリセットすると共に，図６の工程604a・604bでセットされた変化フラグをリセットしてから復帰工程510へ移行するようになっている。
工程507では工程505で仮記憶されたＡＤ変換値が図２の第三の閾値213と第一の閾値211との間にあるか，第二の閾値212と第四の閾値214との間にあればレベル正常YESの判定を行って工程509へ移行し，それ以外の信号レベルであるときにはNOの判定を行って工程508へ移行する。
工程508では信号電圧レベルが第三の閾値213以下であれば地絡異常，第四の閾値214以上であれば天絡異常，第一の閾値211超過で第二の閾値212未満であれば中間電圧異常として異常状態を記憶すると共に，異常報知指令を発生してから工程509へ移行する。
工程509では工程503で起動された経過タイマを停止して現在値をリセットすると共に，図６の工程604a・604bでセットされた変化フラグをリセットしてから復帰工程510へ移行するようになっている。
工程502の判定が論理変化なしであったときに実行される工程511では，ＡＤ変換器123が被判定相の信号電圧のＡＤ変換を実行したかどうかを判定し，非実行であれば工程ブロック501へ復帰して工程ブロック501と工程502と工程511を循環実行し，やがて工程511がＡＤ変換実行判定であれば工程512へ移行して信号電圧のＡＤ変換値を読出し仮記憶するようになっている。
工程513では図示しない経過タイマによって工程511の判定がYESになった以降の経過時間が測定開始され，続く工程514では工程513で起動された経過タイマが過渡期間Ｔ0に相当する特定期間を経過したかどうかを判定し，未経過であれば工程513へ復帰して経過タイマによる計時を続行し，工程514が特定期間経過の判定を行えば工程ブロック515へ移行して，再度論理変化の有無を判定するようになっている。
続く工程516では図６の工程604a・604bによって変化フラグがセットされているかどうかによって論理変化の有無を判定し，論理変化ありであったときには工程519へ移行し，論理変化なしであったときには工程517へ移行するようになっている。
工程513では図示しない経過タイマによって工程511の判定がYESになった以降の経過時間が測定開始され，続く工程514では工程513で起動された経過タイマが過渡期間Ｔ0に相当する特定期間を経過したかどうかを判定し，未経過であれば工程513へ復帰して経過タイマによる計時を続行し，工程514が特定期間経過の判定を行えば工程ブロック515へ移行して，再度論理変化の有無を判定するようになっている。
続く工程516では図６の工程604a・604bによって変化フラグがセットされているかどうかによって論理変化の有無を判定し，論理変化ありであったときには工程519へ移行し，論理変化なしであったときには工程517へ移行するようになっている。
なお，工程511がＡＤ変換実行タイミングを検出してから，過渡期間Ｔ0に相当する特定期間を経過した直後に工程516が論理変化ありを検出した場合には，工程512によって記憶されたＡＤ変換値は信号電圧が変化を開始した時点の値となる可能性があるので異常判定の対象外とし，工程511がＡＤ変換実行タイミングを検出してから，過渡期間Ｔ0に相当する特定期間を経過した直後に工程516が論理変化なしを検出した場合には，工程512によって記憶されたＡＤ変換値は信号電圧が変化していない時点の値であるから異常判定の対象として工程517へ移行するようになっている。
工程517では工程512で仮記憶されたＡＤ変換値が図２の第三の閾値213と第一の閾値211との間にあるか，第二の閾値212と第四の閾値214との間にあればレベル正常YESの判定を行って工程519へ移行し，それ以外の信号レベルであるときにはNOの判定を行って工程518へ移行する。
工程518では信号電圧レベルが第三の閾値213以下であれば地絡異常，第四の閾値214以上であれば天絡異常，第一の閾値211超過で第二の閾値212未満であれば中間電圧異常として異常状態を記憶すると共に，異常報知指令を発生してから工程519へ移行する。
工程519では工程513で起動された経過タイマを停止して現在値をリセットすると共
に，図６の工程604a・604bでセットされた変化フラグをリセットしてから復帰工程510へ移行するようになっている。
復帰工程510では続いて図３の工程306へ移行するようになっている。
工程517では工程512で仮記憶されたＡＤ変換値が図２の第三の閾値213と第一の閾値211との間にあるか，第二の閾値212と第四の閾値214との間にあればレベル正常YESの判定を行って工程519へ移行し，それ以外の信号レベルであるときにはNOの判定を行って工程518へ移行する。
工程518では信号電圧レベルが第三の閾値213以下であれば地絡異常，第四の閾値214以上であれば天絡異常，第一の閾値211超過で第二の閾値212未満であれば中間電圧異常として異常状態を記憶すると共に，異常報知指令を発生してから工程519へ移行する。
工程519では工程513で起動された経過タイマを停止して現在値をリセットすると共
に，図６の工程604a・604bでセットされた変化フラグをリセットしてから復帰工程510へ移行するようになっている。
復帰工程510では続いて図３の工程306へ移行するようになっている。
図５で示された詳細判定手段の動作を概括説明すると，工程506で示された第一の期間判定手段は開閉論理信号の判定論理がロウからハイ，又はハイからロウレベルに変化した直後の特定期間を第一の過渡期間と判定する手段となっている。
また，工程514で示された第二の期間判定手段はＡＤ変換器が開閉論理信号電圧のデジタル変換を実行した後で特定期間内に開閉論理信号の判定論理がロウからハイ，又はハイからロウレベルに変化した場合を第二の過渡期間と判定する手段となっている。
更に，工程507・517は中間電圧異常判定手段となるものであるが，この工程では中間電圧異常状態に加えて地絡異常状態と天絡異常状態も識別することができるようになっている。
また，工程514で示された第二の期間判定手段はＡＤ変換器が開閉論理信号電圧のデジタル変換を実行した後で特定期間内に開閉論理信号の判定論理がロウからハイ，又はハイからロウレベルに変化した場合を第二の過渡期間と判定する手段となっている。
更に，工程507・517は中間電圧異常判定手段となるものであるが，この工程では中間電圧異常状態に加えて地絡異常状態と天絡異常状態も識別することができるようになっている。
図６は，図５の中で工程ブロック501・515で示された論理変化判定動作のフローチャートを示したものである。
図６において，工程600は図５の工程ブロック501・515が活性化されたときに移行するサブルーチンプログラムの動作開始工程であり，続く工程ブロック601はマイクロプロセッサ120に入力された開閉論理信号Ｄ1・Ｄ2が論理「Ｈ」として認識されているかどうかを判定するステップであり，論理「Ｈ」であるときには工程602aへ移行し，論理「Ｌ」であるときには工程602bへ移行するようになっている。
工程602aは後述の工程605aによって論理フラグがセットされているかどうかを判定し，論理フラグがセットされて「Ｈ」状態を記憶しておれば一致判定を行って工程603aへ移行し，論理フラグが後述の工程605bによってリセットされ「Ｌ」状態を記憶しておれば不一致判定を行って工程604aへ移行するようになっている。
工程603aでは工程604bでセットされた変化フラグをリセットし，工程604aでは変化フラグをセットする。
工程603a又は工程604aに続いて実行される工程605aでは論理フラグを「Ｈ」にセットしてから復帰工程610へ移行する。
図６において，工程600は図５の工程ブロック501・515が活性化されたときに移行するサブルーチンプログラムの動作開始工程であり，続く工程ブロック601はマイクロプロセッサ120に入力された開閉論理信号Ｄ1・Ｄ2が論理「Ｈ」として認識されているかどうかを判定するステップであり，論理「Ｈ」であるときには工程602aへ移行し，論理「Ｌ」であるときには工程602bへ移行するようになっている。
工程602aは後述の工程605aによって論理フラグがセットされているかどうかを判定し，論理フラグがセットされて「Ｈ」状態を記憶しておれば一致判定を行って工程603aへ移行し，論理フラグが後述の工程605bによってリセットされ「Ｌ」状態を記憶しておれば不一致判定を行って工程604aへ移行するようになっている。
工程603aでは工程604bでセットされた変化フラグをリセットし，工程604aでは変化フラグをセットする。
工程603a又は工程604aに続いて実行される工程605aでは論理フラグを「Ｈ」にセットしてから復帰工程610へ移行する。
工程602bは後述の工程605bによって論理フラグがリセットされているかどうかを判定し，論理フラグがリセットされて「Ｌ」状態を記憶しておれば一致判定を行って工程603bへ移行し，論理フラグが工程605aによってセットされ「Ｈ」状態を記憶しておれば不一致判定を行って工程604bへ移行するようになっている。
工程603bでは工程604aでセットされた変化フラグをリセットし，工程604bでは変化フラグをセットする。
工程603b又は工程604bに続いて実行される工程605bでは論理フラグを「Ｌ」にリセットしてから復帰工程610へ移行する。
復帰工程610に続いて移行する工程は図５の工程502又は工程516となっている。
工程603bでは工程604aでセットされた変化フラグをリセットし，工程604bでは変化フラグをセットする。
工程603b又は工程604bに続いて実行される工程605bでは論理フラグを「Ｌ」にリセットしてから復帰工程610へ移行する。
復帰工程610に続いて移行する工程は図５の工程502又は工程516となっている。
以上の説明で明らかなとおり，この発明の実施の形態１による配線異常検出装置100は，マイクロプロセッサ120に対する開閉論理信号Ｄ1・Ｄ2として入力されるセンサスイッチ111a・111bの信号配線105・106の異常を検出する配線異常検出装置であって，上記マイクロプロセッサ120は少なくとも中間電圧状態検出手段404と，詳細判定手段305a・305bを構成する過渡期判定手段506・514と，中間電圧異常判定手段507・517となるプログラムを包含したプログラムメモリ121と上記開閉論理信号Ｄ1・Ｄ2に関連した信号電圧レベルを測定するＡＤ変換器123とを備えている。
上記中間電圧状態検出手段404は上記開閉論理信号Ｄ1・Ｄ2の論理がロウであるときの第一の信号電圧202a・202bに対応した第一の閾値211を超過しているとき，及び開閉論理信号の論理がハイであるときの第二の信号電圧204に対応した第二の閾値212未満であることを上記ＡＤ変換器123のデジタル出力を監視することによって判定する手段となっている。
上記過渡期判定手段506・514は上記開閉論理信号Ｄ1・Ｄ2の論理レベルがロウからハイ，又はハイからロウレベルに変化している過渡期間を検出する手段となっている。
上記中間電圧異常判定手段507・517は上記過渡期判定手段506・514が過渡期間を検出している期間を除外して，上記中間電圧状態検出手段404が中間電圧状態を検出したときに作用して中間電圧異常が発生したと判定する手段となっている。
なお，上記中間電圧異常判定手段507・517によって信号配線105・106と正側電源線104
や負側電源線103との不完全接触，或いは信号配線105・106と他のアナログ信号線との接
触等による異常を検出するようになっている。
上記中間電圧状態検出手段404は上記開閉論理信号Ｄ1・Ｄ2の論理がロウであるときの第一の信号電圧202a・202bに対応した第一の閾値211を超過しているとき，及び開閉論理信号の論理がハイであるときの第二の信号電圧204に対応した第二の閾値212未満であることを上記ＡＤ変換器123のデジタル出力を監視することによって判定する手段となっている。
上記過渡期判定手段506・514は上記開閉論理信号Ｄ1・Ｄ2の論理レベルがロウからハイ，又はハイからロウレベルに変化している過渡期間を検出する手段となっている。
上記中間電圧異常判定手段507・517は上記過渡期判定手段506・514が過渡期間を検出している期間を除外して，上記中間電圧状態検出手段404が中間電圧状態を検出したときに作用して中間電圧異常が発生したと判定する手段となっている。
なお，上記中間電圧異常判定手段507・517によって信号配線105・106と正側電源線104
や負側電源線103との不完全接触，或いは信号配線105・106と他のアナログ信号線との接
触等による異常を検出するようになっている。
上記過渡期判定手段は更に，第一・第二の期間判定手段506・514を備えている。
上記第一の期間判定手段506は上記開閉論理信号Ｄ1・Ｄ2の判定論理がロウからハイ，
又はハイからロウレベルに変化した直後の特定期間を第一の過渡期間と判定する手段となっている。
上記第二の期間判定手段514は上記ＡＤ変換器123が上記開閉論理信号Ｄ1・Ｄ2に関連した信号電圧のデジタル変換を実行した後で特定期間内に上記開閉論理信号Ｄ1・Ｄ2の判定論理がロウからハイ，又はハイからロウレベルに変化した場合を第二の過渡期間と判定する手段となっている。
上記特定期間は上記開閉論理信号Ｄ1・Ｄ2に関連した信号電圧レベルが上記第一の閾値211から第二の閾値212に移行する時間，又は上記第二の閾値212から第一の閾値211に移行する時間の最大値である過渡期間Ｔ0に相当するものであると共に，上記ＡＤ変換器123による開閉論理信号に関連した信号電圧のデジタル変換値として上記第一の過渡期間中及び上記第二の過渡期間の直前にデジタル変換された値は上記中間電圧異常判定の対象から除外されるようになっている。
従って，開閉論理信号の論理変化のタイミングとＡＤ変換器のＡＤ変換のタイミングとに連携がとれない非同期信号であっても，正確に開閉論理信号に関連した信号電圧レベルが変化している過渡期間を抽出して，当該過渡期間における異常判定を回避することができる特徴がある。
上記第一の期間判定手段506は上記開閉論理信号Ｄ1・Ｄ2の判定論理がロウからハイ，
又はハイからロウレベルに変化した直後の特定期間を第一の過渡期間と判定する手段となっている。
上記第二の期間判定手段514は上記ＡＤ変換器123が上記開閉論理信号Ｄ1・Ｄ2に関連した信号電圧のデジタル変換を実行した後で特定期間内に上記開閉論理信号Ｄ1・Ｄ2の判定論理がロウからハイ，又はハイからロウレベルに変化した場合を第二の過渡期間と判定する手段となっている。
上記特定期間は上記開閉論理信号Ｄ1・Ｄ2に関連した信号電圧レベルが上記第一の閾値211から第二の閾値212に移行する時間，又は上記第二の閾値212から第一の閾値211に移行する時間の最大値である過渡期間Ｔ0に相当するものであると共に，上記ＡＤ変換器123による開閉論理信号に関連した信号電圧のデジタル変換値として上記第一の過渡期間中及び上記第二の過渡期間の直前にデジタル変換された値は上記中間電圧異常判定の対象から除外されるようになっている。
従って，開閉論理信号の論理変化のタイミングとＡＤ変換器のＡＤ変換のタイミングとに連携がとれない非同期信号であっても，正確に開閉論理信号に関連した信号電圧レベルが変化している過渡期間を抽出して，当該過渡期間における異常判定を回避することができる特徴がある。
上記センサスイッチ111a・111bは第一のドロッパ回路を備えると共に，上記プログラムメモリ121は更に地絡異常判定手段403となるプログラムを包含している。
上記第一のドロッパ回路は上記センサスイッチ111a・111bが閉路したときに底上げロウレベル電圧202a・202bとして第一の残留電圧を生成するドロッパダイオード112a・112bによる電圧降下回路によって構成されている。
上記地絡異常判定手段403は上記ＡＤ変換器123による開閉論理信号Ｄ1・Ｄ2に関連する信号電圧のデジタル変換値が上記第一の残留電圧よりも小さな値である第三の閾値213以下であるときに作用して，信号配線105・106と負側電源線103との短絡接触である地絡異常，又は信号配線105・106の断線異常が発生したと判定する手段となっている。
従って，信号配線105・106が中間電圧状態となる異常状態に加えて，地絡・断線等の異常も検出され，小さな電圧降下であってもＡＤ変換器123によって正確に異常状態を検出することができる特徴がある。
上記第一のドロッパ回路は上記センサスイッチ111a・111bが閉路したときに底上げロウレベル電圧202a・202bとして第一の残留電圧を生成するドロッパダイオード112a・112bによる電圧降下回路によって構成されている。
上記地絡異常判定手段403は上記ＡＤ変換器123による開閉論理信号Ｄ1・Ｄ2に関連する信号電圧のデジタル変換値が上記第一の残留電圧よりも小さな値である第三の閾値213以下であるときに作用して，信号配線105・106と負側電源線103との短絡接触である地絡異常，又は信号配線105・106の断線異常が発生したと判定する手段となっている。
従って，信号配線105・106が中間電圧状態となる異常状態に加えて，地絡・断線等の異常も検出され，小さな電圧降下であってもＡＤ変換器123によって正確に異常状態を検出することができる特徴がある。
上記センサスイッチ111a・111bは第二のドロッパ回路を構成するブリーダ抵抗114a・114bを介して定電圧電源回路130に接続されると共に，上記プログラムメモリ121は更に天絡異常判定手段402となるプログラムを包含している。
上記第二のドロッパ回路は上記ブリーダ抵抗114a・114bに対して直列接続されたドロッパダイオード113a・113bによる電圧抑制回路によって構成され，上記センサスイッチ111a・111bが開路したときのハイレベル信号電圧として上記定電圧電源回路の定電圧出力Ｖccよりも第二の残留電圧分だけ低い抑制ハイレベル電圧204を得る回路となっている。
上記天絡異常判定手段402は上記ＡＤ変換器123による開閉論理信号Ｄ1・Ｄ2に関連した信号電圧のデジタル変換値が上記定電圧出力Ｖccから第二の残留電圧を減じた値よりも大きな値である第四の閾値214以上であるときに作用して，信号配線105・106と正側電源線104との短絡接触である天絡異常が発生したと判定する手段となっている。
従って，信号配線が中間電圧状態となる異常状態に加えて，天絡異常も検出され，小さな電圧降下であってもＡＤ変換器123によって正確に異常状態を検出することができる特徴がある。
上記第二のドロッパ回路は上記ブリーダ抵抗114a・114bに対して直列接続されたドロッパダイオード113a・113bによる電圧抑制回路によって構成され，上記センサスイッチ111a・111bが開路したときのハイレベル信号電圧として上記定電圧電源回路の定電圧出力Ｖccよりも第二の残留電圧分だけ低い抑制ハイレベル電圧204を得る回路となっている。
上記天絡異常判定手段402は上記ＡＤ変換器123による開閉論理信号Ｄ1・Ｄ2に関連した信号電圧のデジタル変換値が上記定電圧出力Ｖccから第二の残留電圧を減じた値よりも大きな値である第四の閾値214以上であるときに作用して，信号配線105・106と正側電源線104との短絡接触である天絡異常が発生したと判定する手段となっている。
従って，信号配線が中間電圧状態となる異常状態に加えて，天絡異常も検出され，小さな電圧降下であってもＡＤ変換器123によって正確に異常状態を検出することができる特徴がある。
上記プログラムメモリ121は更に，簡易判定手段302a・302bとなるプログラムを包含している。
上記簡易判定手段302a・302bは略一定期間毎に上記センサスイッチ111a・111bの開閉論理信号Ｄ1・Ｄ2に関連した信号電圧を測定し，測定された信号電圧が上記第一の閾値211以下であるか，又は第二の閾値212以上であれば直ちに中間電圧異常状態ではないと判定する手段であり，測定された開閉論理信号Ｄ1・Ｄ2に関連する信号電圧が上記第一の閾値211を超過し，かつ第二の閾値212未満であったときには上記詳細判定手段305a・305bによって中間電圧異常状態であるかどうかを確認判定するようになっている。
従って，配線異常判定時期が偶然にも開閉論理信号に関連した信号電圧が変化する過渡期間に合致したような場合の異常を含む中間電圧異常が発生しない限り，詳細判定手段の実行を回避することによって判定時間の短縮を図ることができる特徴がある。
上記簡易判定手段302a・302bは略一定期間毎に上記センサスイッチ111a・111bの開閉論理信号Ｄ1・Ｄ2に関連した信号電圧を測定し，測定された信号電圧が上記第一の閾値211以下であるか，又は第二の閾値212以上であれば直ちに中間電圧異常状態ではないと判定する手段であり，測定された開閉論理信号Ｄ1・Ｄ2に関連する信号電圧が上記第一の閾値211を超過し，かつ第二の閾値212未満であったときには上記詳細判定手段305a・305bによって中間電圧異常状態であるかどうかを確認判定するようになっている。
従って，配線異常判定時期が偶然にも開閉論理信号に関連した信号電圧が変化する過渡期間に合致したような場合の異常を含む中間電圧異常が発生しない限り，詳細判定手段の実行を回避することによって判定時間の短縮を図ることができる特徴がある。
上記プログラムメモリ121は更に，再確認手段406となるプログラムを包含している。
上記再確認手段406は上記地絡異常判定手段403又は天絡異常判定手段402が信号配線105・106の異常を検出したときに作用し，再度上記地絡異常判定手段403又は天絡異常判定手段402による異常判定を実行して，配線異常が再確認できた段階で異常判定結果を確定する手段となっている。
従って，信号配線105・106にノイズが混入していたような場合に，誤って異常判定を確定記憶することがなく，異常判定機能の信頼性を向上することができる特徴がある。
上記再確認手段406は上記地絡異常判定手段403又は天絡異常判定手段402が信号配線105・106の異常を検出したときに作用し，再度上記地絡異常判定手段403又は天絡異常判定手段402による異常判定を実行して，配線異常が再確認できた段階で異常判定結果を確定する手段となっている。
従って，信号配線105・106にノイズが混入していたような場合に，誤って異常判定を確定記憶することがなく，異常判定機能の信頼性を向上することができる特徴がある。
実施の形態２．
以下，この発明の実施の形態２のブロック回路図を示す図７について説明する。
図７において，配線異常検出装置700は実態としては例えば車載エンジンの制御装置を構成するものであり，電源電圧が変動する例えば車載バッテリである変動電源701からキースイッチ等による電源スイッチ702を介して給電されるようになっている。
車載エンジン制御装置には多数の入出力信号が接続されるが，その入力信号の一部は配線異常検出の対象となり，たとえばセンサスイッチ群710が配線異常検出機能を備えた車載エンジン制御装置である配線異常検出装置700に接続されている。
センサスイッチ群710には配線異常検出装置700から負側電源線703と正側電源線704を介して変動電源電圧Ｖbの供給をうけるようになっている。
以下，この発明の実施の形態２のブロック回路図を示す図７について説明する。
図７において，配線異常検出装置700は実態としては例えば車載エンジンの制御装置を構成するものであり，電源電圧が変動する例えば車載バッテリである変動電源701からキースイッチ等による電源スイッチ702を介して給電されるようになっている。
車載エンジン制御装置には多数の入出力信号が接続されるが，その入力信号の一部は配線異常検出の対象となり，たとえばセンサスイッチ群710が配線異常検出機能を備えた車載エンジン制御装置である配線異常検出装置700に接続されている。
センサスイッチ群710には配線異常検出装置700から負側電源線703と正側電源線704を介して変動電源電圧Ｖbの供給をうけるようになっている。
トランジスタであるセンサスイッチ711aは電圧降下回路である直列抵抗712aを介して信号配線705aに接続されると共に，直列抵抗712aと信号配線705aの接続点には電圧抑制回路である分流抵抗713aが接続されている。
同様に，接点式のセンサであるセンサスイッチ711b・711nは電圧降下回路である直列抵抗712b・712nを介して信号配線705b・705nに接続されると共に，直列抵抗712b・712nと信号配線705b・705nの接続点には電圧抑制回路である分流抵抗713b・713nが接続されている。
なお，直列抵抗712aと信号配線705aの接続点には後述のブリーダ抵抗733aに代わるブリーダ抵抗714aを接続しておくことも可能であり，他のセンサスイッチ711b・711nも同様である。
また，センサスイッチは図示した３点以上に711a・711b・・・・・711nの多くのものがある。
同様に，接点式のセンサであるセンサスイッチ711b・711nは電圧降下回路である直列抵抗712b・712nを介して信号配線705b・705nに接続されると共に，直列抵抗712b・712nと信号配線705b・705nの接続点には電圧抑制回路である分流抵抗713b・713nが接続されている。
なお，直列抵抗712aと信号配線705aの接続点には後述のブリーダ抵抗733aに代わるブリーダ抵抗714aを接続しておくことも可能であり，他のセンサスイッチ711b・711nも同様である。
また，センサスイッチは図示した３点以上に711a・711b・・・・・711nの多くのものがある。
配線異常検出装置700はマイクロプロセッサ720を主体として構成されていて，マイクロプロセッサ720には例えばフラッシュメモリである不揮発性のプログラムメモリ721と演算処理用のＲＡＭメモリ722と，多チャンネル順次変換形のＡＤ変換器723とがバス接続されている。
なお，プログラムメモリ721にはエンジン制御装置としての制御プログラムに加えて，図４・図５・図６・図９で示した配線異常検出用のプログラムが格納されている。
定電圧電源回路730は例えばＤＣ８Ｖ〜16Ｖの出力電圧を発生する変動電源701から電源スイッチ702を介して給電されて，例えばＤＣ５Ｖの安定化定電圧出力Ｖccを生成し，マイクロプロセッサ720，プログラムメモリ721，ＲＡＭメモリ722，ＡＤ変換器723に給電すると共に，センサスイッチ群710や図示しない電気負荷群には正側電源線704を介して変動電源電圧Ｖbを供給するようになっている。
なお，プログラムメモリ721にはエンジン制御装置としての制御プログラムに加えて，図４・図５・図６・図９で示した配線異常検出用のプログラムが格納されている。
定電圧電源回路730は例えばＤＣ８Ｖ〜16Ｖの出力電圧を発生する変動電源701から電源スイッチ702を介して給電されて，例えばＤＣ５Ｖの安定化定電圧出力Ｖccを生成し，マイクロプロセッサ720，プログラムメモリ721，ＲＡＭメモリ722，ＡＤ変換器723に給電すると共に，センサスイッチ群710や図示しない電気負荷群には正側電源線704を介して変動電源電圧Ｖbを供給するようになっている。
直列抵抗731aの一端は信号配線705aと直列抵抗712aを介してセンサスイッチ711aに接続されると共に，ブリーダ抵抗733aを介して変動電源電圧Ｖbに接続されている。
直列抵抗731aの他端はフィルタコンデンサ732aに接続され，フィルタコンデンサ732aの両端電圧は開閉論理信号Ｄ1としてマイクロプロセッサ720のデジタル入力ポートに入力されている。
ブリーダ抵抗733aと直列抵抗731aの接続点とグランド回路間には分圧抵抗734a・735aが接続され，負側の分圧抵抗735aにはフィルタコンデンサ736aが並列接続されている。
センサスイッチ711b・711nも同様であり，直列抵抗731b・731n，フィルタコンデンサ732b・732n，ブリーダ抵抗733b・733n，分圧抵抗734b・734n，分圧抵抗735b・735n，フィルタコンデンサ736b・736nが接続されている。
フィルタコンデンサ736a・736b・736nの両端電圧は選択切換えスイッチであるアナログスイッチ737a・737b・737nを介してマイクロプロセッサ720のアナログ入力ポートＡ3に接続されている。
直列抵抗731aの他端はフィルタコンデンサ732aに接続され，フィルタコンデンサ732aの両端電圧は開閉論理信号Ｄ1としてマイクロプロセッサ720のデジタル入力ポートに入力されている。
ブリーダ抵抗733aと直列抵抗731aの接続点とグランド回路間には分圧抵抗734a・735aが接続され，負側の分圧抵抗735aにはフィルタコンデンサ736aが並列接続されている。
センサスイッチ711b・711nも同様であり，直列抵抗731b・731n，フィルタコンデンサ732b・732n，ブリーダ抵抗733b・733n，分圧抵抗734b・734n，分圧抵抗735b・735n，フィルタコンデンサ736b・736nが接続されている。
フィルタコンデンサ736a・736b・736nの両端電圧は選択切換えスイッチであるアナログスイッチ737a・737b・737nを介してマイクロプロセッサ720のアナログ入力ポートＡ3に接続されている。
フィルタコンデンサ732a・732b・732nが接続されるマイクロプロセッサ720の開閉論理信号入力端子Ｄ1・Ｄ2・Ｄnは電圧制限ダイオード738a・738b・738nを介して定電圧電源回路730の出力端子に接続されていて，開閉論理信号電圧の上限値を略定電圧出力Ｖcc以下に制限するようになっている。
なお，開閉論理信号Ｄ1・Ｄ2・Ｄnの電圧は変動電源101の電圧が約８Ｖの最小値であるときにＤＣ５Ｖが得られるようになっており，変動電源101の電圧が上昇したときにマイクロプロセッサ720の入力電圧が過大になるのを抑制するためのものとなっている。
マルチプレクサとして使用されているシフトレジスタ740はマイクロプロセッサ720からシフト指令信号SFTを受けて動作し，アナログスイッチ737a・737b・・・・・737nを循環的に順次択一導通させるシフト指令出力を備えている。
なお，マイクロプロセッサ720が複数ビットの選択指令出力を発生し，この複数ビットの選択指令出力によってデコーダを駆動し，デコーダの出力によってアナログスイッチを循環的に順次択一導通させることもできる。
電源電圧測定回路743を構成する分圧抵抗741・742は，互いに直列接続されて変動電源電圧Ｖbに接続され，分圧抵抗741・742の接続点はマイクロプロセッサ720のアナログ入力ポートＡ0に接続されている。
なお，開閉論理信号Ｄ1・Ｄ2・Ｄnの電圧は変動電源101の電圧が約８Ｖの最小値であるときにＤＣ５Ｖが得られるようになっており，変動電源101の電圧が上昇したときにマイクロプロセッサ720の入力電圧が過大になるのを抑制するためのものとなっている。
マルチプレクサとして使用されているシフトレジスタ740はマイクロプロセッサ720からシフト指令信号SFTを受けて動作し，アナログスイッチ737a・737b・・・・・737nを循環的に順次択一導通させるシフト指令出力を備えている。
なお，マイクロプロセッサ720が複数ビットの選択指令出力を発生し，この複数ビットの選択指令出力によってデコーダを駆動し，デコーダの出力によってアナログスイッチを循環的に順次択一導通させることもできる。
電源電圧測定回路743を構成する分圧抵抗741・742は，互いに直列接続されて変動電源電圧Ｖbに接続され，分圧抵抗741・742の接続点はマイクロプロセッサ720のアナログ入力ポートＡ0に接続されている。
次に，図７のものの入力信号の特性線図である図８について説明する。
図８において，横軸は時間軸であり縦軸はアナログ信号入力Ａ3の信号電圧レベルを示している。
なお，直列抵抗712a・712b・・・712nの抵抗値をＲ712，分流抵抗713a・713b・・・713nの抵抗値をＲ713，直列抵抗731a・731b・・・731nの抵抗値をＲ731，ブリーダ抵抗733a・733b・・・733nの抵抗値をＲ733，分圧抵抗734a・734b・・・・734nの抵抗値をＲ734，分圧抵抗735a・735b・・・・735nの抵抗値をＲ735とし，Ｒ712＜＜Ｒ733＜＜Ｒ713＜＜（Ｒ734＋Ｒ735）＜＜Ｒ731の関係に各抵抗値を定めておくと，センサスイッチ711a・711b・・・711nが開路しているときの開路信号電圧Ｖoffと，閉路しているときの閉路信号電圧Ｖonは（１）（２）式によって算出される。
Ｖoff＝［Ｒ713/（Ｒ733＋Ｒ713）］×［Ｒ735/（Ｒ734＋Ｒ735）］×Ｖb・・（１）
Ｖon＝［Ｒ712/（Ｒ733＋Ｒ712）］×［Ｒ735/（Ｒ734＋Ｒ735）］×Ｖb・・（２）
また，（１）式においてＲ733＝０としたときの仮想開路信号電圧をＶmaxとすると，
Ｖmaxの値は（３）式で算出される。
Ｖmax＝［Ｒ735/（Ｒ734＋Ｒ735）］×Ｖb＝Ｇ×Ｖb ・・・・・・・・・・（３）
但し分圧比Ｇ＝Ｒ735/（Ｒ734＋Ｒ735）である。
図８において，横軸は時間軸であり縦軸はアナログ信号入力Ａ3の信号電圧レベルを示している。
なお，直列抵抗712a・712b・・・712nの抵抗値をＲ712，分流抵抗713a・713b・・・713nの抵抗値をＲ713，直列抵抗731a・731b・・・731nの抵抗値をＲ731，ブリーダ抵抗733a・733b・・・733nの抵抗値をＲ733，分圧抵抗734a・734b・・・・734nの抵抗値をＲ734，分圧抵抗735a・735b・・・・735nの抵抗値をＲ735とし，Ｒ712＜＜Ｒ733＜＜Ｒ713＜＜（Ｒ734＋Ｒ735）＜＜Ｒ731の関係に各抵抗値を定めておくと，センサスイッチ711a・711b・・・711nが開路しているときの開路信号電圧Ｖoffと，閉路しているときの閉路信号電圧Ｖonは（１）（２）式によって算出される。
Ｖoff＝［Ｒ713/（Ｒ733＋Ｒ713）］×［Ｒ735/（Ｒ734＋Ｒ735）］×Ｖb・・（１）
Ｖon＝［Ｒ712/（Ｒ733＋Ｒ712）］×［Ｒ735/（Ｒ734＋Ｒ735）］×Ｖb・・（２）
また，（１）式においてＲ733＝０としたときの仮想開路信号電圧をＶmaxとすると，
Ｖmaxの値は（３）式で算出される。
Ｖmax＝［Ｒ735/（Ｒ734＋Ｒ735）］×Ｖb＝Ｇ×Ｖb ・・・・・・・・・・（３）
但し分圧比Ｇ＝Ｒ735/（Ｒ734＋Ｒ735）である。
アナログ信号入力Ａ3の信号電圧レベルはグランドレベルである最小入力電圧レベル800から（３）式による仮想開路信号電圧Ｖmaxに相当する最大入力電圧レベル801との間にあって，底上げロウレベル電圧802a・802bはセンサスイッチ711a・711b・・・・711nが閉路したときに直列抵抗Ｒ712によって生成される第一の残留電圧である閉路信号電圧Ｖonに相当し，抑制ハイレベル電圧804は（１）式で算出される開路信号電圧Ｖoffに相当している。
上昇過渡期電圧803と下降過渡期電圧805においては，フィルタコンデンサ736a・736b・・・736nの静電容量Ｃ736とすると，アナログ信号入力Ａ3としての信号電圧は時定数τ1＝Ｃ736×（Ｒ734×Ｒ735）/（Ｒ734＋Ｒ735）で定まる傾斜角度で信号電圧が増減することになる。
また，フィルタコンデンサ732a・732b・・・732nの静電容量をＣ732とすると，開閉論理信号Ｄ1・Ｄ2・・・Ｄn側の増減時定数はτ2＝Ｃ732×Ｒ731となり，設計値としてはτ1≒τ2となっている。
上昇過渡期電圧803と下降過渡期電圧805においては，フィルタコンデンサ736a・736b・・・736nの静電容量Ｃ736とすると，アナログ信号入力Ａ3としての信号電圧は時定数τ1＝Ｃ736×（Ｒ734×Ｒ735）/（Ｒ734＋Ｒ735）で定まる傾斜角度で信号電圧が増減することになる。
また，フィルタコンデンサ732a・732b・・・732nの静電容量をＣ732とすると，開閉論理信号Ｄ1・Ｄ2・・・Ｄn側の増減時定数はτ2＝Ｃ732×Ｒ731となり，設計値としてはτ1≒τ2となっている。
従って，通常状態における信号電圧レベルは底上げロウレベル電圧802a・802bと抑制ハイレベル電圧804との間にあり，信号電圧レベルが第一の論理判定電圧Ｖs1を超えて上昇したときには開閉論理信号Ｄ1・Ｄ2・・・Ｄnは論理「Ｈ」として認識され，信号電圧レベルが第二の論理判定電圧Ｖs2を以下に下降したときには開閉論理信号Ｄ1・Ｄ2・・Ｄnは論理「Ｌ」として認識されるようになっている。
但し，この論理判定レベルはマイクロプロセッサ720の入力判定仕様として定まった特性値に対して分圧比Ｇを掛けた値となっており，アナログ信号入力Ａ3は開閉論理信号Ｄ1・Ｄ2・・・Ｄnの電圧そのものではなく，開閉論理信号Ｄ1・Ｄ2・・・Ｄnに関連した信号電圧となっている。
第一の過渡期間Ｔ1は開閉論理信号Ｄ1・Ｄ2・・・Ｄnが「Ｌ」→「Ｈ」に変化してから信号電圧レベルが変化幅（抑制ハイレベル電圧−底上げロウレベル電圧）の例えば90％以上まで上昇するまでの期間，又は開閉論理信号Ｄ1・Ｄ2・・・Ｄnが「Ｈ」→「Ｌ」に変化してから信号電圧レベルが変化幅（抑制ハイレベル電圧−底上げロウレベル電圧）の例えば10％以下まで下降するまでの期間となっている。
第二の過渡期間Ｔ2は開閉論理信号Ｄ1・Ｄ2・・・Ｄnが上昇を開始してから「Ｌ」→「Ｈ」に変化するまでの期間，又は開閉論理信号Ｄ1・Ｄ2・・・Ｄnが下降を開始してから「Ｈ」→「Ｌ」に変化するまでの期間となっている。
過渡期間Ｔ0＝Ｔ1＋Ｔ2は後述の特定期間として扱われるものであるが，アナログ入力信号Ａ3側の時定数τ1に比べて開閉論理信号側の時定数τ2が大きいときには，開閉論理信号側の過渡期間を特定期間として扱うようになっている。
但し，この論理判定レベルはマイクロプロセッサ720の入力判定仕様として定まった特性値に対して分圧比Ｇを掛けた値となっており，アナログ信号入力Ａ3は開閉論理信号Ｄ1・Ｄ2・・・Ｄnの電圧そのものではなく，開閉論理信号Ｄ1・Ｄ2・・・Ｄnに関連した信号電圧となっている。
第一の過渡期間Ｔ1は開閉論理信号Ｄ1・Ｄ2・・・Ｄnが「Ｌ」→「Ｈ」に変化してから信号電圧レベルが変化幅（抑制ハイレベル電圧−底上げロウレベル電圧）の例えば90％以上まで上昇するまでの期間，又は開閉論理信号Ｄ1・Ｄ2・・・Ｄnが「Ｈ」→「Ｌ」に変化してから信号電圧レベルが変化幅（抑制ハイレベル電圧−底上げロウレベル電圧）の例えば10％以下まで下降するまでの期間となっている。
第二の過渡期間Ｔ2は開閉論理信号Ｄ1・Ｄ2・・・Ｄnが上昇を開始してから「Ｌ」→「Ｈ」に変化するまでの期間，又は開閉論理信号Ｄ1・Ｄ2・・・Ｄnが下降を開始してから「Ｈ」→「Ｌ」に変化するまでの期間となっている。
過渡期間Ｔ0＝Ｔ1＋Ｔ2は後述の特定期間として扱われるものであるが，アナログ入力信号Ａ3側の時定数τ1に比べて開閉論理信号側の時定数τ2が大きいときには，開閉論理信号側の過渡期間を特定期間として扱うようになっている。
なお，直列抵抗Ｒ712による電圧降下は部品としての特性バラツキ変動があるので，底上げロウレベル電圧802a・802bの上限値を第一の閾値811とし，下限値を第三の閾値813とし，ロウレベルの信号電圧が第三の閾値813から第一の閾値811の間にあれば正常状態であると判定するようになっている。
同様に，分流抵抗Ｒ713や分圧抵抗Ｒ734・Ｒ735によるブリーダ抵抗Ｒ733の電圧降下も部品としての特性バラツキ変動があるので，抑制ハイレベル電圧804の上限値を第四の閾値814とし，下限値を第二の閾値812とし，ハイレベルの信号電圧が第二の閾値812から第四の閾値814の間にあれば正常状態であると判定するようになっている。
また，図１で示したようなドロッパダイオードによらないで，直列抵抗Ｒ712や分流抵抗713によって底上げロウレベル電圧802a・802bや抑制ハイレベル電圧804を得ている場合には，第一の閾値811・第二の閾値812，第三の閾値813・第四の閾値814の値は変動電源電圧Ｖbに比例して変化するので，異常判定を行うときには変動電源電圧Ｖbを測定し，測定された変動電源電圧Ｖbに基づいて比較補正する必要がある。
同様に，分流抵抗Ｒ713や分圧抵抗Ｒ734・Ｒ735によるブリーダ抵抗Ｒ733の電圧降下も部品としての特性バラツキ変動があるので，抑制ハイレベル電圧804の上限値を第四の閾値814とし，下限値を第二の閾値812とし，ハイレベルの信号電圧が第二の閾値812から第四の閾値814の間にあれば正常状態であると判定するようになっている。
また，図１で示したようなドロッパダイオードによらないで，直列抵抗Ｒ712や分流抵抗713によって底上げロウレベル電圧802a・802bや抑制ハイレベル電圧804を得ている場合には，第一の閾値811・第二の閾値812，第三の閾値813・第四の閾値814の値は変動電源電圧Ｖbに比例して変化するので，異常判定を行うときには変動電源電圧Ｖbを測定し，測定された変動電源電圧Ｖbに基づいて比較補正する必要がある。
ここで，様々な配線異常について想定してみると，まず信号配線705a・705b・・・705nが負側電源線703と短絡接触する地絡事故が発生した場合には，直列抵抗R712による電圧降下が消滅するので信号電圧レベルが第三の閾値813以下となることによって検出される。
次に，信号配線705a・705b・・・705nが正側電源線704と短絡接触する天絡事故が発生した場合には，ブリーダ抵抗Ｒ733による電圧降下が消滅するので信号電圧レベルが第四の閾値814以上となることによって検出される。
信号配線705a・705b・・・705nの断線事故の場合には，分流抵抗Ｒ713によるブリーダ抵抗Ｒ733の電圧降下が消滅することによって信号電圧レベルが第四の閾値814以上となることによって検出され，見かけ上では天絡事故と同等の事故として扱われるようになっている。
次に，信号配線705a・705b・・・705nが正側電源線704と短絡接触する天絡事故が発生した場合には，ブリーダ抵抗Ｒ733による電圧降下が消滅するので信号電圧レベルが第四の閾値814以上となることによって検出される。
信号配線705a・705b・・・705nの断線事故の場合には，分流抵抗Ｒ713によるブリーダ抵抗Ｒ733の電圧降下が消滅することによって信号電圧レベルが第四の閾値814以上となることによって検出され，見かけ上では天絡事故と同等の事故として扱われるようになっている。
しかし，ブリーダ抵抗Ｒ733の接続位置を変更して，図７で点線表示されたブリーダ抵抗714aの位置に接続した場合には，信号配線705a・705b・・・705nの断線事故が発生すると信号電圧レベルが第三の閾値813以下となるので，見かけ上は地絡事故として検出されることになる。
信号配線705a・705b・・・705nが正側電源線704や負側電源線703に対して不完全接触した場合や，他のアナログ信号線と混触したような場合には信号電圧レベルとして第一の閾値811を超過し，第二の閾値812未満となる中間電圧状態が発生する。
但し，センサスイッチ711a・711b・・・711nが開閉動作をした直後の過渡期間Ｔ0では，フィルタコンデンサ736a・736b・・・・736nの影響によっても中間電圧状態が発生するので，これを配線異常と誤認識しないような詳細判定を行う必要がある。
なお，直列抵抗Ｒ712や分流抵抗Ｒ713を使用する代わりに，図１で示したようなドロッパダイオードを使用することも可能である。
逆に，図１のものにおいてドロッパダイオードに代わって，図７のような直列抵抗や分流抵抗を使用することも可能である。
信号配線705a・705b・・・705nが正側電源線704や負側電源線703に対して不完全接触した場合や，他のアナログ信号線と混触したような場合には信号電圧レベルとして第一の閾値811を超過し，第二の閾値812未満となる中間電圧状態が発生する。
但し，センサスイッチ711a・711b・・・711nが開閉動作をした直後の過渡期間Ｔ0では，フィルタコンデンサ736a・736b・・・・736nの影響によっても中間電圧状態が発生するので，これを配線異常と誤認識しないような詳細判定を行う必要がある。
なお，直列抵抗Ｒ712や分流抵抗Ｒ713を使用する代わりに，図１で示したようなドロッパダイオードを使用することも可能である。
逆に，図１のものにおいてドロッパダイオードに代わって，図７のような直列抵抗や分流抵抗を使用することも可能である。
次に，図７のとおりに構成されたこの発明の実施の形態２の作用・動作について，図９に示す異常判定動作のフローチャートに基づいて説明する。
図９において，工程900はマイクロプロセッサ720が配線異常検出動作を開始するステップ，続く工程901は配線異常検出を行う入力番号を設定更新するステップであり，初回動作では第一入力となり以後は後述の工程908によって順次入力番号が増加し，最終入力番号の次には第一入力に循環復帰するようになっている。
続いて実行される工程902ではマイクロプロセッサ720のアナログ入力ポートＡ0から入力されＡＤ変換器723によってデジタル変換された変動電源電圧Ｖbの値を読出記憶し，続く工程903は工程902で読出記憶された変動電源電圧Ｖbの値に応じて第一から第四の閾値を補正するステップとなっている。
続いて実行される工程ブロック904は図４で前述した簡易判定手段となるものであり，簡易判定手段は中間電圧状態であるか否かの判定と中間電圧状態ではないとすれば正常状態であるか地絡異常状態であるか短絡異常状態であるかどうかの判定を行うようになっている。
図９において，工程900はマイクロプロセッサ720が配線異常検出動作を開始するステップ，続く工程901は配線異常検出を行う入力番号を設定更新するステップであり，初回動作では第一入力となり以後は後述の工程908によって順次入力番号が増加し，最終入力番号の次には第一入力に循環復帰するようになっている。
続いて実行される工程902ではマイクロプロセッサ720のアナログ入力ポートＡ0から入力されＡＤ変換器723によってデジタル変換された変動電源電圧Ｖbの値を読出記憶し，続く工程903は工程902で読出記憶された変動電源電圧Ｖbの値に応じて第一から第四の閾値を補正するステップとなっている。
続いて実行される工程ブロック904は図４で前述した簡易判定手段となるものであり，簡易判定手段は中間電圧状態であるか否かの判定と中間電圧状態ではないとすれば正常状態であるか地絡異常状態であるか短絡異常状態であるかどうかの判定を行うようになっている。
続く工程905は工程ブロック904の実行結果として図４の工程405によって中間電圧状態記憶フラグが動作しているかどうかを判定するステップであり，この工程905による判定結果が中間電圧状態であれば工程906に移行し，中間電圧状態でなければ工程908へ移行するようになっている。
工程906では図４の工程405でセットされた中間電圧状態記憶フラグをリセットしてから工程ブロック907へ移行するが，工程ブロック907の動作は図５によって前述した詳細判定手段となるものである。
なお，詳細判定手段は簡易判定手段によって中間電圧状態が検出された場合に限って実行され，単なる信号電圧の変化期間であったのか，それとも中間電圧異常状態であったのか，又は正常状態であるか地絡異常状態であるか短絡異常状態であるかの全ての判定が行えるようになっている。
工程905の判定がNOであるとき，又は工程ブロック907に続いて実行される工程908は被判定入力番号を切換えるためにシフトレジスタ740に対するシフトパルスSFTを発生するステップであり，続く動作終了工程910ではマイクロプロセッサ720は他の制御動作を実行し，所定時間後に再び動作開始工程900が活性化され，以下のフローを繰り返して実行するようになっている。
工程906では図４の工程405でセットされた中間電圧状態記憶フラグをリセットしてから工程ブロック907へ移行するが，工程ブロック907の動作は図５によって前述した詳細判定手段となるものである。
なお，詳細判定手段は簡易判定手段によって中間電圧状態が検出された場合に限って実行され，単なる信号電圧の変化期間であったのか，それとも中間電圧異常状態であったのか，又は正常状態であるか地絡異常状態であるか短絡異常状態であるかの全ての判定が行えるようになっている。
工程905の判定がNOであるとき，又は工程ブロック907に続いて実行される工程908は被判定入力番号を切換えるためにシフトレジスタ740に対するシフトパルスSFTを発生するステップであり，続く動作終了工程910ではマイクロプロセッサ720は他の制御動作を実行し，所定時間後に再び動作開始工程900が活性化され，以下のフローを繰り返して実行するようになっている。
以上の説明で明らかなとおり，この発明の実施の形態２による配線異常検出装置700は，マイクロプロセッサ720に対する開閉論理信号Ｄ1・Ｄ2・・・Ｄnとして入力されるセンサスイッチ711a・711b・・・711nの信号配線705a・705b・・・705nの異常を検出する配線異常検出装置であって，上記マイクロプロセッサ720は少なくとも中間電圧状態検出手段404と詳細判定手段907を構成する過渡期判定手段506・514と，中間電圧異常判定手段507・517となるプログラムを包含したプログラムメモリ721と，上記開閉論理信号Ｄ1・Ｄ2・・・Ｄnに関連した信号電圧レベルを測定するＡＤ変換器とを備えている。
上記中間電圧状態検出手段404は上記開閉論理信号Ｄ1・Ｄ2・・・Ｄnの論理がロウであるときの第一の信号電圧802a・802bに対応した第一の閾値811を超過しているとき，及び開閉論理信号の論理がハイであるときの第二の信号電圧804に対応した第二の閾値812未満であることを上記ＡＤ変換器723のデジタル出力を監視することによって判定する手段となっている。
上記過渡期判定手段506・514は上記開閉論理信号Ｄ1・Ｄ2・・・Ｄnの論理レベルがロ
ウからハイ，又はハイからロウレベルに変化している過渡期間を検出する手段となっている。
上記中間電圧異常判定手段507・517は上記過渡期判定手段506・514が過渡期間を検出している期間を除外して，上記中間電圧状態検出手段404が中間電圧状態を検出したときに作用して中間電圧異常が発生したと判定する手段となっている。
なお，上記中間電圧異常判定手段507・517によって信号配線705a・705b・・・705nと正側電源線704や負側電源線703との不完全接触，或いは信号配線705a・705b・・・705nと他のアナログ信号線との接触等による異常を検出するものとなっている。
上記中間電圧状態検出手段404は上記開閉論理信号Ｄ1・Ｄ2・・・Ｄnの論理がロウであるときの第一の信号電圧802a・802bに対応した第一の閾値811を超過しているとき，及び開閉論理信号の論理がハイであるときの第二の信号電圧804に対応した第二の閾値812未満であることを上記ＡＤ変換器723のデジタル出力を監視することによって判定する手段となっている。
上記過渡期判定手段506・514は上記開閉論理信号Ｄ1・Ｄ2・・・Ｄnの論理レベルがロ
ウからハイ，又はハイからロウレベルに変化している過渡期間を検出する手段となっている。
上記中間電圧異常判定手段507・517は上記過渡期判定手段506・514が過渡期間を検出している期間を除外して，上記中間電圧状態検出手段404が中間電圧状態を検出したときに作用して中間電圧異常が発生したと判定する手段となっている。
なお，上記中間電圧異常判定手段507・517によって信号配線705a・705b・・・705nと正側電源線704や負側電源線703との不完全接触，或いは信号配線705a・705b・・・705nと他のアナログ信号線との接触等による異常を検出するものとなっている。
上記過渡期判定手段は更に，第一・第二の期間判定手段506・514を備えている。
上記第一の期間判定手段506は上記開閉論理信号Ｄ1・Ｄ2・・・Ｄnの判定論理がロウからハイ，又はハイからロウレベルに変化した直後の特定期間を第一の過渡期間と判定する手段となっている。
上記第二の期間判定手段514は上記ＡＤ変換器723が上記開閉論理信号Ｄ1・Ｄ2・・・Ｄnに関連した信号電圧のデジタル変換を実行した後で特定期間内に上記開閉論理信号Ｄ1・Ｄ2・・・Ｄnの判定論理がロウからハイ，又はハイからロウレベルに変化した場合を第二の過渡期間と判定する手段となっている。
なお，上記特定期間は上記開閉論理信号Ｄ1・Ｄ2・・・Ｄnに関連した信号電圧レベル
が上記第一の閾値811から第二の閾値812に移行する時間，又は上記第二の閾値812から第一の閾値811に移行する時間の最大値である過渡期間Ｔ0に相当するものであると共に，上記ＡＤ変換器723による開閉論理信号Ｄ1・Ｄ2・・・Ｄnに関連した信号電圧のデジタル変換値として上記第一の過渡期間中及び上記第二の過渡期間の直前にデジタル変換された値は上記中間電圧異常判定の対象から除外されるようになっている。
従って，開閉論理信号Ｄ1・Ｄ2・・・Ｄnの論理変化のタイミングとＡＤ変換器723のＡＤ変換のタイミングとに連携がとれない非同期信号であっても，正確に開閉論理信号に関連した信号電圧レベルが変化している過渡期間を抽出して，当該過渡期間における異常判定を回避することができる特徴がある。
上記第一の期間判定手段506は上記開閉論理信号Ｄ1・Ｄ2・・・Ｄnの判定論理がロウからハイ，又はハイからロウレベルに変化した直後の特定期間を第一の過渡期間と判定する手段となっている。
上記第二の期間判定手段514は上記ＡＤ変換器723が上記開閉論理信号Ｄ1・Ｄ2・・・Ｄnに関連した信号電圧のデジタル変換を実行した後で特定期間内に上記開閉論理信号Ｄ1・Ｄ2・・・Ｄnの判定論理がロウからハイ，又はハイからロウレベルに変化した場合を第二の過渡期間と判定する手段となっている。
なお，上記特定期間は上記開閉論理信号Ｄ1・Ｄ2・・・Ｄnに関連した信号電圧レベル
が上記第一の閾値811から第二の閾値812に移行する時間，又は上記第二の閾値812から第一の閾値811に移行する時間の最大値である過渡期間Ｔ0に相当するものであると共に，上記ＡＤ変換器723による開閉論理信号Ｄ1・Ｄ2・・・Ｄnに関連した信号電圧のデジタル変換値として上記第一の過渡期間中及び上記第二の過渡期間の直前にデジタル変換された値は上記中間電圧異常判定の対象から除外されるようになっている。
従って，開閉論理信号Ｄ1・Ｄ2・・・Ｄnの論理変化のタイミングとＡＤ変換器723のＡＤ変換のタイミングとに連携がとれない非同期信号であっても，正確に開閉論理信号に関連した信号電圧レベルが変化している過渡期間を抽出して，当該過渡期間における異常判定を回避することができる特徴がある。
上記センサスイッチ711a・711b・・・711nは第二のドロッパ回路を構成するブリーダ抵抗733a・733b・・・733nを介して変動電源回路に接続されると共に，上記変動電源回路の電源電圧Ｖbは電源電圧測定回路743から上記ＡＤ変換器723を介してデジタル変換されて上記マイクロプロセッサ720に入力され，上記プログラムメモリ721は更に天絡異常判定手段402となるプログラムを包含している。
上記第二のドロッパ回路は上記ブリーダ抵抗733a・733b・・・733nに対して直列接続され上記センサスイッチ711a・711b・・・711nに並列接続された分流抵抗713a・713b・・・713nによる電圧抑制回路によって構成され，上記センサスイッチ711a・711b・・・711nが開路したときのハイレベル信号電圧として上記変動電源回路の電源電圧Ｖbよりも第二の残留電圧分だけ低い抑制ハイレベル電圧804を得る回路となっている。
上記天絡異常判定手段402は上記ＡＤ変換器723による開閉論理信号Ｄ1・Ｄ2・・・Ｄnに関連した信号電圧のデジタル変換値が上記電源電圧Ｖbから第二の残留電圧を減じた値よりも大きなな値である第四の閾値以上であるときに作用して，信号配線と正側電源線との短絡接触である天絡異常，又は信号配線の断線異常が発生したと判定する手段であり，上記第二の閾値と第四の閾値は測定された電源電圧Ｖbの値によって補正されるようになっている。
従って，信号配線705a・705b・・・705nが中間電圧状態となる異常状態に加えて，天絡・断線等の異常も検出され，小さな電圧降下であってもＡＤ変換器723によって正確に異常状態を検出することができる特徴がある。
特に，センサスイッチ711a・711b・・・711nに対する給電が変動電源回路から行われるので，定電圧電源回路730の負荷電流を軽減して，小型安価な定電圧電源回路730を使用することができる特徴がある。
上記第二のドロッパ回路は上記ブリーダ抵抗733a・733b・・・733nに対して直列接続され上記センサスイッチ711a・711b・・・711nに並列接続された分流抵抗713a・713b・・・713nによる電圧抑制回路によって構成され，上記センサスイッチ711a・711b・・・711nが開路したときのハイレベル信号電圧として上記変動電源回路の電源電圧Ｖbよりも第二の残留電圧分だけ低い抑制ハイレベル電圧804を得る回路となっている。
上記天絡異常判定手段402は上記ＡＤ変換器723による開閉論理信号Ｄ1・Ｄ2・・・Ｄnに関連した信号電圧のデジタル変換値が上記電源電圧Ｖbから第二の残留電圧を減じた値よりも大きなな値である第四の閾値以上であるときに作用して，信号配線と正側電源線との短絡接触である天絡異常，又は信号配線の断線異常が発生したと判定する手段であり，上記第二の閾値と第四の閾値は測定された電源電圧Ｖbの値によって補正されるようになっている。
従って，信号配線705a・705b・・・705nが中間電圧状態となる異常状態に加えて，天絡・断線等の異常も検出され，小さな電圧降下であってもＡＤ変換器723によって正確に異常状態を検出することができる特徴がある。
特に，センサスイッチ711a・711b・・・711nに対する給電が変動電源回路から行われるので，定電圧電源回路730の負荷電流を軽減して，小型安価な定電圧電源回路730を使用することができる特徴がある。
上記センサスイッチ711a・711b・・・711nは第一のドロッパ回路を備えると共に，上記プログラムメモリ721は更に地絡異常判定手段403となるプログラムを包含している。
上記第一のドロッパ回路は上記センサスイッチ711a・711b・・・711nが閉路したときに底上げロウレベル電圧として第一の残留電圧を生成する直列抵抗712a・712b・・・712nを用いた電圧降下回路によって構成されている。
上記地絡異常判定手段403は上記ＡＤ変換器723による開閉論理信号Ｄ1・Ｄ2・・・Ｄnに関連した信号電圧のデジタル変換値が上記第一の残留電圧よりも小さな値である第三の閾値813以下であるときに作用して，信号配線705a・705b・・・705nと負側電源線703 との短絡接触である地絡異常が発生したと判定する手段であり，上記第一の閾値811と第三の閾値813は測定された電源電圧Ｖbの値によって補正されるようになっている。
従って，信号配線705a・705b・・・705nが中間電圧状態となる異常状態に加えて，地絡異常も検出され，電源電圧が変動してもＡＤ変換器723によって正確に異常状態を検出することができる特徴がある。
上記第一のドロッパ回路は上記センサスイッチ711a・711b・・・711nが閉路したときに底上げロウレベル電圧として第一の残留電圧を生成する直列抵抗712a・712b・・・712nを用いた電圧降下回路によって構成されている。
上記地絡異常判定手段403は上記ＡＤ変換器723による開閉論理信号Ｄ1・Ｄ2・・・Ｄnに関連した信号電圧のデジタル変換値が上記第一の残留電圧よりも小さな値である第三の閾値813以下であるときに作用して，信号配線705a・705b・・・705nと負側電源線703 との短絡接触である地絡異常が発生したと判定する手段であり，上記第一の閾値811と第三の閾値813は測定された電源電圧Ｖbの値によって補正されるようになっている。
従って，信号配線705a・705b・・・705nが中間電圧状態となる異常状態に加えて，地絡異常も検出され，電源電圧が変動してもＡＤ変換器723によって正確に異常状態を検出することができる特徴がある。
上記マイクロプロセッサ720には多数のセンサスイッチ711a・711b・・・711nが開閉論理信号Ｄ1〜Ｄnとして入力されていると共に，各センサスイッチ711a・711b・・・711nの開閉論理信号Ｄ1〜Ｄnに関連した信号電圧は選択切換えスイッチ737a・737b・・・737nを介して順次上記ＡＤ変換器723の入力回路に接続され，時分割処理されて順次異常判定が行われるようになっている。
従って，ＡＤ変換器723の入力点数を節約して，時分割処理によって異常判定を行うことができる特徴がある。
従って，ＡＤ変換器723の入力点数を節約して，時分割処理によって異常判定を行うことができる特徴がある。
上記プログラムメモリ721は更に簡易判定手段904となるプログラムを包含している。
上記簡易判定手段904は略一定期間毎に上記センサスイッチ711a・711b・・・711nの開閉論理信号Ｄ1〜Ｄnに関連した信号電圧を測定し，測定された信号電圧が上記第一の閾値811以下であるか，又は第二の閾値812以上であれば直ちに中間電圧異常状態ではないと判定する手段となっている。
測定された開閉論理信号Ｄ1〜Ｄnに関連した信号電圧が上記第一の閾値811を超過し，かつ第二の閾値812未満であったときには上記詳細判定手段907によって中間電圧異常状態であるかどうかを確認判定するようになっている。
従って，配線異常判定時期が偶然にも開閉論理信号Ｄ1〜Ｄnに関連した信号電圧が変化する過渡期間に合致したような場合の異常を含む中間電圧異常が発生しない限り，詳細判定手段907の実行を回避することによって判定時間の短縮を図ることができる特徴がある。
特に，多数のセンサスイッチ711a・711b・・・711nに対する時分割判定を行う場合に，簡易判定によって順次各センサスイッチ711a・711b・・・711nに対する配線異常の判定を行い，例外的に中間電圧異常が発生した場合にかぎり当該センサスイッチ711a・711b・・・711nの詳細判定を行えばよいので，全体としての判定所要時間が大幅に短縮される特徴がある。
上記簡易判定手段904は略一定期間毎に上記センサスイッチ711a・711b・・・711nの開閉論理信号Ｄ1〜Ｄnに関連した信号電圧を測定し，測定された信号電圧が上記第一の閾値811以下であるか，又は第二の閾値812以上であれば直ちに中間電圧異常状態ではないと判定する手段となっている。
測定された開閉論理信号Ｄ1〜Ｄnに関連した信号電圧が上記第一の閾値811を超過し，かつ第二の閾値812未満であったときには上記詳細判定手段907によって中間電圧異常状態であるかどうかを確認判定するようになっている。
従って，配線異常判定時期が偶然にも開閉論理信号Ｄ1〜Ｄnに関連した信号電圧が変化する過渡期間に合致したような場合の異常を含む中間電圧異常が発生しない限り，詳細判定手段907の実行を回避することによって判定時間の短縮を図ることができる特徴がある。
特に，多数のセンサスイッチ711a・711b・・・711nに対する時分割判定を行う場合に，簡易判定によって順次各センサスイッチ711a・711b・・・711nに対する配線異常の判定を行い，例外的に中間電圧異常が発生した場合にかぎり当該センサスイッチ711a・711b・・・711nの詳細判定を行えばよいので，全体としての判定所要時間が大幅に短縮される特徴がある。
上記プログラムメモリ721は更に，再確認手段406となるプログラムを包含している。
上記再確認手段406は上記地絡異常判定手段403又は天絡異常判定手段402が信号配線705a・705b・・・705nの異常を検出したときに作用し，再度上記地絡異常判定手段403又は天絡異常判定手段402による異常判定を実行して，配線異常が再確認できた段階で異常判定結果を確定する手段となっている。
従って，信号配線705a・705b・・・705nにノイズが混入していたような場合に，誤って異常判定を確定記憶することがなく，異常判定機能の信頼性を向上することができる特徴がある。
上記再確認手段406は上記地絡異常判定手段403又は天絡異常判定手段402が信号配線705a・705b・・・705nの異常を検出したときに作用し，再度上記地絡異常判定手段403又は天絡異常判定手段402による異常判定を実行して，配線異常が再確認できた段階で異常判定結果を確定する手段となっている。
従って，信号配線705a・705b・・・705nにノイズが混入していたような場合に，誤って異常判定を確定記憶することがなく，異常判定機能の信頼性を向上することができる特徴がある。
なお，この発明の実施の形態１及び２では，信号配線の断線異常・地絡異常・天絡異常等の検出に加えて，車載電子制御装置としての配線異常検出装置の内部や併用されたセンサ内部における半田付け不良や導電性異物によるプリントパターン間の短絡異常，或いは接続コネクタの接触不良による異常を含めて検出されるものであり，センサ素子自体の短絡異常又は開放異常が発生した場合には，センサスイッチとして正常に閉路した常態，又は正常に開路した状態として認識されて異常判定を行うことができない構成となっているが，例えば，２相式のロータリエンコーダであればＡ相信号が発生しているのにＢ相信号が停止していたり，回転駆動指令が供給されているのに各相信号が得られない等の各種相関特性に依存した異常判定を併用するのが理想的である。
また，ドロッパダイオードや直列抵抗，分流抵抗によって底上げロウレベル電圧や抑制ハイレベル電圧を付与することができないセンサスイッチでは，地絡異常判定や天絡異常判定を除外して，中間電圧異常状態や断線異常状態のみを検出するように機能制限することができる。
但し，センサ電源がＤＣ５Ｖであって，信号配線がＤＣ５Ｖよりも高い他の電源線に混触したような場合には，ドロッパダイオードや分流抵抗によって抑制ハイレベル電圧を得る機能がなくても高電圧線に対する混触異常は天絡異常として検出することができるものである。
但し，センサ電源がＤＣ５Ｖであって，信号配線がＤＣ５Ｖよりも高い他の電源線に混触したような場合には，ドロッパダイオードや分流抵抗によって抑制ハイレベル電圧を得る機能がなくても高電圧線に対する混触異常は天絡異常として検出することができるものである。
100 配線異常検出装置
101 変動電源
103 負側電源線
104 正側電源線
105・106 信号配線
111a センサスイッチ
112a・112b ドロッパダイオード
113a・113b ドロッパダイオード
114a・114b ブリーダ抵抗
111b センサスイッチ
120 マイクロプロセッサ
121 プログラムメモリ
122 ＲＡＭメモリ
123 ＡＤ変換器
130 定電圧電源回路
131a・131b 直列抵抗
132a・132b フィルタコンデンサ
134a・134b プルダウン抵抗
135 バッファアンプ
211 第一の閾値
212 第二の閾値
213 第三の閾値
214 第四の閾値
302a 簡易判定手段
302b 簡易判定手段
305a 詳細判定手段
305b 詳細判定手段
402 天絡異常判定手段
403 地絡異常判定手段
404 中間電圧状態検出手段
406 再確認手段
506 過渡期間判定手段
507 中間電圧異常判定手段
514 過渡期間判定手段
517 中間電圧異常判定手段
700 配線異常検出装置
701 変動電源
703 負側電源線
704 正側電源線
705a〜705n 信号配線
711a〜711n センサスイッチ
712a〜712n 直列抵抗
713a〜713n 分流抵抗
714a ブリーダ抵抗
720 マイクロプロセッサ
721 プログラムメモリ
722 ＲＡＭメモリ
723 ＡＤ変換器
730 定電圧電源回路
731a〜731n 直列抵抗
733a〜733n ブリーダ抵抗
737a〜737n アナログスイッチ
740 シフトレジスタ
743 電源電圧測定回路
811 第一の閾値
812 第二の閾値
813 第三の閾値
814 第四の閾値
904 簡易判定手段
907 詳細判定手段
Ａ0 電源電圧測定入力
Ａ3 アナログ信号入力
Ｄ1 開閉論理信号
Ｄ2 開閉論理信号
Ｄ1〜Ｄn 開閉論理信号
Ｔ0 過渡期間（Ｔ0＝Ｔ1＋Ｔ2）
Ｖb 変動電源電圧
Ｖcc 定電圧出力
Ｖh 第二の信号電圧
Ｖｌ 第一の信号電圧
Ｖm 監視電圧
101 変動電源
103 負側電源線
104 正側電源線
105・106 信号配線
111a センサスイッチ
112a・112b ドロッパダイオード
113a・113b ドロッパダイオード
114a・114b ブリーダ抵抗
111b センサスイッチ
120 マイクロプロセッサ
121 プログラムメモリ
122 ＲＡＭメモリ
123 ＡＤ変換器
130 定電圧電源回路
131a・131b 直列抵抗
132a・132b フィルタコンデンサ
134a・134b プルダウン抵抗
135 バッファアンプ
211 第一の閾値
212 第二の閾値
213 第三の閾値
214 第四の閾値
302a 簡易判定手段
302b 簡易判定手段
305a 詳細判定手段
305b 詳細判定手段
402 天絡異常判定手段
403 地絡異常判定手段
404 中間電圧状態検出手段
406 再確認手段
506 過渡期間判定手段
507 中間電圧異常判定手段
514 過渡期間判定手段
517 中間電圧異常判定手段
700 配線異常検出装置
701 変動電源
703 負側電源線
704 正側電源線
705a〜705n 信号配線
711a〜711n センサスイッチ
712a〜712n 直列抵抗
713a〜713n 分流抵抗
714a ブリーダ抵抗
720 マイクロプロセッサ
721 プログラムメモリ
722 ＲＡＭメモリ
723 ＡＤ変換器
730 定電圧電源回路
731a〜731n 直列抵抗
733a〜733n ブリーダ抵抗
737a〜737n アナログスイッチ
740 シフトレジスタ
743 電源電圧測定回路
811 第一の閾値
812 第二の閾値
813 第三の閾値
814 第四の閾値
904 簡易判定手段
907 詳細判定手段
Ａ0 電源電圧測定入力
Ａ3 アナログ信号入力
Ｄ1 開閉論理信号
Ｄ2 開閉論理信号
Ｄ1〜Ｄn 開閉論理信号
Ｔ0 過渡期間（Ｔ0＝Ｔ1＋Ｔ2）
Ｖb 変動電源電圧
Ｖcc 定電圧出力
Ｖh 第二の信号電圧
Ｖｌ 第一の信号電圧
Ｖm 監視電圧
Claims (8)
- マイクロプロセッサに対する開閉論理信号として入力されるセンサスイッチの信号配線の異常を検出する配線異常検出装置であって，
上記マイクロプロセッサは少なくとも中間電圧状態検出手段と詳細判定手段を構成する過渡期判定手段と中間電圧異常判定手段となるプログラムを包含したプログラムメモリと,
上記開閉論理信号に関連した信号電圧レベルを測定するＡＤ変換器とを備え，
上記中間電圧状態検出手段は上記開閉論理信号の論理がロウであるときの第一の信号電圧に対応した第一の閾値を超過しているとき，及び開閉論理信号の論理がハイであるときの第二の信号電圧に対応した第二の閾値未満であることを上記ＡＤ変換器のデジタル出力を監視することによって判定する手段であり，
上記過渡期判定手段は上記開閉論理信号の論理レベルがロウからハイ，又はハイからロウレベルに変化している過渡期間を検出する手段であり，
上記中間電圧異常判定手段は上記過渡期判定手段が過渡期間を検出している期間を除外して，上記中間電圧状態検出手段が中間電圧状態を検出したときに作用して中間電圧異常が発生したと判定する手段であり，
上記中間電圧異常判定手段によって信号配線と正側電源線や負側電源線との不完全接触，或いは信号配線と他のアナログ信号線との接触等による異常を検出するものであり，
上記過渡期判定手段は更に，第一・第二の期間判定手段を備え，
上記第一の期間判定手段は上記開閉論理信号の判定論理がロウからハイ，又はハイからロウレベルに変化した直後の特定期間を第一の過渡期間と判定する手段であり，
上記第二の期間判定手段は上記ＡＤ変換器が上記開閉論理信号に関連した信号電圧のデジタル変換を実行した後で特定期間内に上記開閉論理信号の判定論理がロウからハイ，又はハイからロウレベルに変化した場合を第二の過渡期間と判定する手段であり，
上記特定期間は上記開閉論理信号に関連した信号電圧レベルが上記第一の閾値から第二の閾値に移行する時間，又は上記第二の閾値から第一の閾値に移行する時間の最大値である過渡期間Ｔ0に相当するものであると共に，
上記ＡＤ変換器による開閉論理信号に関連した信号電圧のデジタル変換値として上記第一の過渡期間中及び上記第二の過渡期間の直前にデジタル変換された値は,上記中間電圧異常判定の対象から除外されるものであることを特徴とする配線異常検出装置。 - 上記センサスイッチは第一のドロッパ回路を備えると共に，上記プログラムメモリは更に地絡異常判定手段となるプログラムを包含し，
上記第一のドロッパ回路は上記センサスイッチが閉路したときに底上げロウレベル電圧として第一の残留電圧を生成する直列抵抗又はドロッパダイオード等の電圧降下回路によって構成され，
上記地絡異常判定手段は上記ＡＤ変換器による開閉論理信号に関連した信号電圧のデジタル変換値が上記第一の残留電圧よりも小さな値である第三の閾値以下であるときに作用して，信号配線と負側電源線との短絡接触である地絡異常，又は信号配線の断線異常が発生したと判定する手段である
ことを特徴とする請求項１に記載の配線異常検出装置。 - 上記センサスイッチは第二のドロッパ回路を構成するブリーダ抵抗を介して定電圧電源回路に接続されると共に，上記プログラムメモリは更に天絡異常判定手段となるプログラムを包含し，
上記第二のドロッパ回路は上記ブリーダ抵抗に対して直列接続されたドロッパダイオード又は上記センサスイッチに並列接続された分流抵抗等による電圧抑制回路によって構成され，上記センサスイッチが開路したときのハイレベル信号電圧として上記定電圧電源回路の定電圧出力Ｖccよりも第二の残留電圧分だけ低い抑制ハイレベル電圧を得る回路であり，
上記天絡異常判定手段は上記ＡＤ変換器による開閉論理信号に関連した信号電圧のデジタル変換値が上記定電圧出力Ｖccから第二の残留電圧を減じた値よりも大きな値である第四の閾値以上であるときに作用して，信号配線と正側電源線との短絡接触である天絡異常，又は信号配線の断線異常が発生したと判定する手段である
ことを特徴とする請求項１又は２に記載の配線異常検出装置。 - 上記センサスイッチは第二のドロッパ回路を構成するブリーダ抵抗を介して変動電源回路に接続されると共に，上記変動電源回路の電源電圧Ｖbは電源電圧測定回路から上記Ａ
Ｄ変換器を介してデジタル変換されて上記マイクロプロセッサに入力され，
上記プログラムメモリは更に天絡異常判定手段となるプログラムを包含し，
上記第二のドロッパ回路は上記ブリーダ抵抗に対して直列接続されたドロッパダイオード又は上記センサスイッチに並列接続された分流抵抗等による電圧抑制回路によって構成され，上記センサスイッチが開路したときのハイレベル信号電圧として上記変動電源回路の電源電圧Ｖbよりも第二の残留電圧分だけ低い抑制ハイレベル電圧を得る回路であり，
上記天絡異常判定手段は上記ＡＤ変換器による開閉論理信号に関連した信号電圧のデジタル変換値が上記電源電圧Ｖbから第二の残留電圧を減じた値よりも大きな値である第四の
閾値以上であるときに作用して，信号配線と正側電源線との短絡接触である天絡異常，又は信号配線の断線異常が発生したと判定する手段であり，上記第二の閾値と第四の閾値は測定された電源電圧Ｖbの値によって補正されるものであることを特徴とする請求項１又は２に記載の配線異常検出装置。 - 上記センサスイッチは第一のドロッパ回路を備えると共に，上記プログラムメモリは更に地絡異常判定手段となるプログラムを包含し，
上記第一のドロッパ回路は上記センサスイッチが閉路したときに底上げロウレベル電圧として第一の残留電圧を生成する直列抵抗を用いた電圧降下回路によって構成され，
上記地絡異常判定手段は上記ＡＤ変換器による開閉論理信号に関連した信号電圧のデジタル変換値が上記第一の残留電圧よりも小さな値である第三の閾値以下であるときに作用して，信号配線と負側電源線との短絡接触である地絡異常，又は信号配線の断線異常が発生したと判定する手段であり，上記第一の閾値と第三の閾値は測定された電源電圧Ｖbの値によって補正されるものであることを特徴とする請求項４に記載の配線異常検出装置。 - 上記マイクロプロセッサには多数のセンサスイッチが開閉論理信号として入力されていると共に，各センサスイッチの開閉論理信号に関連する信号電圧は選択切換えスイッチを介して順次上記ＡＤ変換器の入力回路に接続され，時分割処理されて順次異常判定が行われるものである
ことを特徴とする請求項１〜５のいずれか１項に記載の配線異常検出装置。 - 上記プログラムメモリは更に，簡易判定手段となるプログラムを包含し，
上記簡易判定手段は略一定期間毎に上記センサスイッチの開閉論理信号に関連した信号電圧を測定し，測定された信号電圧が上記第一の閾値以下であるか，又は第二の閾値以上であれば直ちに中間電圧異常状態ではないと判定する手段であり，
測定された開閉論理信号に関連した信号電圧が上記第一の閾値を超過し，かつ第二の閾値未満であったときには上記詳細判定手段によって中間電圧異常状態であるかどうかを確認判定するものである
ことを特徴とする請求項１又は６に記載の配線異常検出装置。 - 上記プログラムメモリは更に，再確認手段となるプログラムを包含し，
上記再確認手段は上記地絡異常判定手段又は天絡異常判定手段が信号配線の異常を検出したときに作用し，再度上記地絡異常判定手段又は天絡異常判定手段による異常判定を実行して，配線異常が再確認できた段階で異常判定結果を確定する手段である
ことを特徴とする請求項２〜５のいずれか１項に記載の配線異常検出装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007076146A JP4445510B2 (ja) | 2007-03-23 | 2007-03-23 | 配線異常検出装置 |
| DE102007041942.4A DE102007041942B4 (de) | 2007-03-23 | 2007-09-04 | Drahtanormalitäts-Detektionsvorrichtung |
| US11/964,234 US7701224B2 (en) | 2007-03-23 | 2007-12-26 | Wire abnormality detecting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007076146A JP4445510B2 (ja) | 2007-03-23 | 2007-03-23 | 配線異常検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008232978A JP2008232978A (ja) | 2008-10-02 |
| JP4445510B2 true JP4445510B2 (ja) | 2010-04-07 |
Family
ID=39719656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007076146A Expired - Fee Related JP4445510B2 (ja) | 2007-03-23 | 2007-03-23 | 配線異常検出装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7701224B2 (ja) |
| JP (1) | JP4445510B2 (ja) |
| DE (1) | DE102007041942B4 (ja) |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7977959B2 (en) * | 2007-09-27 | 2011-07-12 | Formfactor, Inc. | Method and apparatus for testing devices using serially controlled intelligent switches |
| US7609068B2 (en) * | 2007-10-04 | 2009-10-27 | Delphi Technologies, Inc. | System and method for particulate sensor diagnostic |
| JP5310107B2 (ja) * | 2009-02-09 | 2013-10-09 | 富士電機株式会社 | 異常監視装置 |
| CN101833049B (zh) * | 2009-02-09 | 2014-01-15 | 富士电机株式会社 | 异常监视装置 |
| JP5508622B2 (ja) * | 2009-10-02 | 2014-06-04 | トヨタ自動車株式会社 | 高電圧発生装置の断線検出方法 |
| KR101171350B1 (ko) | 2010-11-03 | 2012-08-09 | 대웅전기공업(주) | 혼촉 및 접지 검출 방법 및 계전기 |
| US8892922B2 (en) * | 2010-11-30 | 2014-11-18 | Apple Inc. | Voltage detection |
| JP2012153197A (ja) * | 2011-01-24 | 2012-08-16 | Stanley Electric Co Ltd | 車載電装システムの地絡対策装置 |
| FR2973883B1 (fr) * | 2011-04-05 | 2013-05-10 | Sagem Defense Securite | Procede et systeme de detection d'un court-circuit affectant un capteur |
| US8768635B2 (en) * | 2011-05-26 | 2014-07-01 | General Electric Company | Systems and methods for determining electrical faults |
| JP6059456B2 (ja) * | 2011-07-11 | 2017-01-11 | ゼネラル・エレクトリック・カンパニイ | 電気的接地故障を判定するためのシステムおよび方法 |
| DE102012013405A1 (de) * | 2012-07-05 | 2014-01-09 | Audi Ag | Diagnoseeinrichtung zur Überprüfung einer Steuersignalleitung |
| DE102012015911B3 (de) * | 2012-08-10 | 2013-10-24 | Audi Ag | Diagnoseeinrichtung zur Überprüfung einer Steuersignalleitung |
| US9689910B2 (en) * | 2013-06-10 | 2017-06-27 | Wabtec Holding Corp. | Detecting faults in a two-wire power line |
| JP2015155658A (ja) * | 2014-02-20 | 2015-08-27 | 株式会社デンソー | エンジン制御システム |
| US9453870B1 (en) * | 2014-04-15 | 2016-09-27 | Xilinx, Inc. | Testing for shorts between internal nodes of a power distribution grid |
| FR3020877B1 (fr) * | 2014-05-06 | 2016-07-01 | Nexeya Systems | Procede de detection de defauts permanents et intermittents d'un ensemble de fils a tester |
| SG10201403879WA (en) * | 2014-07-04 | 2016-02-26 | Rockwell Automation Asia Pacific Business Ctr Pte Ltd | System And Method For Incremental Encoder Loss Detection |
| US20160025790A1 (en) * | 2014-07-24 | 2016-01-28 | Cmc Industrial Electronics Ltd. | Short detection bus |
| US10101410B2 (en) * | 2015-10-21 | 2018-10-16 | Allegro Microsystems, Llc | Methods and apparatus for sensor having fault trip level setting |
| JP6820077B2 (ja) * | 2016-08-18 | 2021-01-27 | 富士通コネクテッドテクノロジーズ株式会社 | 短絡判定方法及び電子機器 |
| DE112017003178T5 (de) * | 2016-08-31 | 2019-04-04 | Hitachi Automotive Systems, Ltd. | Elektronische Steuervorrichtung |
| JP6328733B1 (ja) * | 2016-11-24 | 2018-05-23 | バンドー化学株式会社 | 判定装置、モニタリングシステム、及びモニタ装置 |
| US10114061B2 (en) | 2016-11-28 | 2018-10-30 | Kohler Co. | Output cable measurement |
| CN110089203B (zh) * | 2016-12-20 | 2022-03-29 | 三菱电机株式会社 | 故障预测元件及使用该故障预测元件的电路基板 |
| US10948530B2 (en) * | 2018-10-29 | 2021-03-16 | Lear Corporation | Apparatus and method for asymmetrical isolation monitor failure detection |
| KR20200090508A (ko) * | 2019-01-21 | 2020-07-29 | 엘지이노텍 주식회사 | 고장 검출 장치 및 그 방법 |
| CN110488135B (zh) * | 2019-07-25 | 2021-06-22 | 中车永济电机有限公司 | 一种大功率永磁直驱机车变流器接地故障判断方法及定位策略 |
| CN115389979B (zh) * | 2022-10-28 | 2023-01-13 | 海的电子科技(苏州)有限公司 | 信号传输线的检测电路和检测方法、控制器、存储介质 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57182809A (en) * | 1981-05-06 | 1982-11-10 | Toyota Motor Corp | Positioning controller |
| US4977359A (en) * | 1989-11-24 | 1990-12-11 | Omron Tateisi Electronics Co. | Servo motor system requiring a reduced number of signal transmission lines |
| JPH1164040A (ja) | 1997-08-26 | 1999-03-05 | Brother Ind Ltd | エンコーダの異常検出装置 |
| JPH11283456A (ja) | 1998-03-30 | 1999-10-15 | Harness Syst Tech Res Ltd | スイッチおよびそれを備えた情報検出装置、ならびにコネクタ接続状態検出装置 |
| JP3564550B2 (ja) | 1999-01-13 | 2004-09-15 | 東洋電装株式会社 | パルスエンコーダの接続不良検出回路 |
| DE10033073A1 (de) * | 2000-01-27 | 2001-08-02 | Siemens Ag | Verfahren zur Fehleraufdeckung an sicherheitsgerichteten Sensoren |
| DE102004054374B3 (de) * | 2004-11-10 | 2006-05-11 | Siemens Ag | Schaltungsanordnung zur Bereitstellung eines Diagnosesignals für eine Leistungsschaltvorrichtung |
-
2007
- 2007-03-23 JP JP2007076146A patent/JP4445510B2/ja not_active Expired - Fee Related
- 2007-09-04 DE DE102007041942.4A patent/DE102007041942B4/de not_active Expired - Fee Related
- 2007-12-26 US US11/964,234 patent/US7701224B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20080231286A1 (en) | 2008-09-25 |
| DE102007041942B4 (de) | 2014-05-28 |
| US7701224B2 (en) | 2010-04-20 |
| JP2008232978A (ja) | 2008-10-02 |
| DE102007041942A1 (de) | 2008-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4445510B2 (ja) | 配線異常検出装置 | |
| US8441263B2 (en) | Voltage monitor with self diagnostic function | |
| US8421413B2 (en) | Battery fault detection apparatus | |
| EP2442120A1 (en) | Connection diagnostic device for ground fault detector | |
| JP4996190B2 (ja) | 電圧検出装置 | |
| US7463984B2 (en) | Circuit arrangement including a self-diagnosis system for triggering and monitoring a load in a bridge circuit and associated operating method | |
| KR102089915B1 (ko) | 방전 기능을 갖는 전력 변환 장치 | |
| JP6377067B2 (ja) | 電子制御装置 | |
| JP6291979B2 (ja) | 自己診断機能を有する入力回路 | |
| US7280333B2 (en) | Method and device for short circuit or open load detection | |
| US9739822B2 (en) | Input circuit | |
| US20110084723A1 (en) | Built-in Line Test Method | |
| JP3890503B2 (ja) | 非接地電源の絶縁検出装置 | |
| JP4296124B2 (ja) | 内燃機関用点火時期制御装置 | |
| JP6838212B2 (ja) | 電子制御装置 | |
| JP2009175092A (ja) | 断線検出装置 | |
| CN108139956B (zh) | 用于基于看门狗电压来监测微控制器的电路装置和方法 | |
| US20050151542A1 (en) | Device and method for error diagnosis at digital outputs of a control module | |
| EP2857851B1 (en) | A device for diagnosing the condition of a fuse or a contact in a contactor and electromechanical assembly comprising such a diagnosing device | |
| JP5740791B2 (ja) | ディジタル出力回路 | |
| JP2015021954A (ja) | 電流制御装置 | |
| US10536141B2 (en) | Semiconductor device | |
| JP3890504B2 (ja) | 非接地電源の絶縁検出装置 | |
| JP5637978B2 (ja) | Ａ／ｄ変換装置 | |
| JP7331543B2 (ja) | 組電池監視システム及び組電池の故障判定方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090210 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090408 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090722 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090903 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100112 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100115 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4445510 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |