JP4421080B2

JP4421080B2 - Information processing device

Info

Publication number: JP4421080B2
Application number: JP2000153708A
Authority: JP
Inventors: 智岡田; 和夫米山; 雅彦太田; 隆二梅津
Original assignee: Nintendo Co Ltd
Current assignee: Nintendo Co Ltd
Priority date: 2000-05-24
Filing date: 2000-05-24
Publication date: 2010-02-24
Anticipated expiration: 2020-05-24
Also published as: JP2001337753A

Description

【０００１】
【発明の属する技術分野】
本発明は、異なる種類のメモリを内蔵した複数の着脱自在のカートリッジのうち何れかのカートリッジが装着され、中央処理手段が装着されたカートリッジの種類に応じて異なるモードで動作する情報処理装置に関する。
【０００２】
【従来の技術】
図１７、図１８、および図１９を参照して、ゲーム機を例にして従来の情報処理装置に付いて説明する。先ず図１７に示すように、従来の情報処理装置ＣＧＢは、大別してプログラム源１００Ｃおよびゲーム機２００Ｃを含む。プログラム源１００Ｃは、ゲーム機２００Ｃにて画像表示ゲーム実行に必要なプログラム等の情報を格納し、ゲーム機２００Ｃに着脱自在に接続できるように構成されている。
【０００３】
プログラム源１００Ｃは、好ましくはＲＯＭ１１Ｃ、ＲＡＭ１２Ｃ、時計１４Ｃ、およびメモリバンク制御器１５Ｃを含むカートリッジとして構成される。ＲＯＭ１１Ｃは、ＲＯＭ、フラッシュメモリ、およびＥＥ−ＰＲＯＭに代表される不揮発性メモリで構成されて、ゲームプログラムを固定的に記憶する。ＲＯＭ１１Ｃは、ゲーム内容に応じたプログラムを記憶する。
【０００４】
さらに、ＲＯＭ１１Ｃは、ゲームキャラクタ等の映像を表現する画像のドットデータを記憶するとともに、必要に応じて他の携帯ゲーム機２００Ｃ（図示せず）とのデータ交換のためのプログラムや、他の従来の画像表示ゲーム装置のプログラム源１００Ｃ（図示せず）に記録されているプログラムとの互換性を確保するためのプログラムを記憶している。なお、今後プログラム源１００Ｃをカートリッジと呼ぶ。図１９に、カートリッジ１００Ｃの外観を示す。
【０００５】
ＲＡＭ１２Ｃは、ＲＡＭに代表される書き込み読み出し可能メモリで構成されて、ゲームの進行に関連する一時的なデータを記憶する領域を含む。
【０００６】
メモリバンク制御器１５Ｃは、ＲＯＭ１１Ｃのメモリ空間がゲーム機２００ＣのＣＰＵが扱えるメモリ空間よりも大きい場合に、ＲＯＭ１１Ｃのメモリ空間を複数のバンクに分割し、ＣＰＵから与えられたバンクデータに基づいてＲＯＭ１１Ｃに上位アドレスとして与える。また、ＲＡＭ１２Ｃに対しても同様にアクセスする。ＲＯＭ１１Ｃ、ＲＡＭ１２Ｃ、およびメモリバンク制御器１５Ｃは、コネクタ１３を経由してゲーム機２００Ｃに脱着自在に接続される。
【０００７】
ゲーム機２００Ｃは、主に操作キー部２２Ｃ、中央処理ユニット（ＣＰＵ）２３Ｃ、コネクタ２４Ｃ、ＲＡＭ２５Ｃ、表示制御器２６Ｃ、液晶表示器２７Ｃ、インターフェース２８Ｃ、およびコネクタ２９Ｃより構成される。ＣＰＵ２３Ｃには、ゲームの処理のためのデータを一時記憶するワーキングメモリであるＲＡＭ２５Ｃおよび表示制御器２６Ｃが接続される。表示制御器２６Ｃには、液晶表示器（ＬＣＤ）２７Ｃが接続される。さらに、ＣＰＵ２３Ｃには、インターフェース２８Ｃを介してコネクタ２９Ｃが接続される。コネクタ２９Ｃは、他のゲーム機２００Ｃの所有者（プレイヤ）との間でゲームデータを交換する時、ケーブルを介して他のゲーム機２００Ｃのコネクタ２９Ｃと接続される。なお、ＣＰＵ２３Ｃは、コネクタ２４Ｃを経由して、カートリッジ１００Ｃに接続される。
【０００８】
図１８に、情報処理装置ＣＧＢの外観構造を示す、情報処理装置ＣＧＢは、ゲーム機２００Ｃの背面部に設けられたコネクタ２４Ｃ（図１７）に、メモリを格納したカートリッジ１００Ｃのコネクタ１３Ｃ（図１７）を嵌合するように接続させる。ゲーム機２００Ｃのハウジング２１Ｃの表面（平面）の下方に操作キー部２２Ｃが装着され、その上部に液晶表示器２７Ｃが装着されている。そして、ハウジング２１Ｃの内部には、図１７に示した回路部品を実装した回路基板が収納されている。
【０００９】
操作キー２２Ｃは、カーソルの移動又はプレイヤの操作可能なキャラクタの移動方向の指示をする方向スイッチ２２ａ、移動を含むキャラクタの動作を指示する動作スイッチ２２ｂ、スタートスイッチ２２ｃ’、およびセレクトスイッチ２２ｄを含む。
【００１０】
この情報処理装置ＣＧＢにおいては、ＣＰＵ２３Ｃは８ビットＣＰＵが用いられている。従って、ＲＯＭ１１Ｃ、ＲＡＭ１２Ｃ、メモリバンク制御器１５Ｃ、およびコネクタ１３Ｃも８ビット仕様（例えば、３２ビットデータ幅）で構成されている。さらに、８ビット仕様における情報処理装置ＣＧＢにおいては、ＲＯＭ１１Ｃ、およびＲＡＭ１２Ｃの駆動電圧は５Ｖである。なお、データ幅とは、ＣＰＵ等の中央処理手段とメモリの間でやりとりされるデータ信号、アドレス信号および制御信号の全てを含む信号幅を意味する。
【００１１】
このように構成された情報処理装置ＣＧＢにおいても、ＣＰＵ等に代表される構成要素の技術革新および、処理能力に対するユーザの要求の高まりに応じて、ＣＰＵの高性能化をはかる必要がある。しかしながら、技術革新の結果、現在のＣＰＵの処理ビットは情報処理装置ＣＧＢにおけるものと違っている。たとえば、ＣＰＵは３２ビット処理（例えば、４８ビットデータ幅）になっており、それに応じてメモリ系も３２ビット処理のものを使う必要がある。このような状況から、コネクタ１３Ｃおよび２４Ｃも３２ビット仕様のものを採用するのが望ましい。また、メモリ系の駆動電圧は、消費電力低減のために従来のものより低い電圧値が設定される場合がある。例えば、情報処理装置ＣＧＢにおけるメモリ系の駆動電圧は５Ｖであるのに対し、新しい情報処理装置では、３．３Ｖに設定される。
【００１２】
【発明が解決しようとする課題】
しかしながら、従来の情報処理装置ＣＧＢは長年に渡って多くのユーザを獲得すると共に、多種に渡るプログラムを格納したカートリッジ１００Ｃの蓄積がある。そのため、上述のように、新たに用いる高性能なＣＰＵに併せて、ＣＰＵ−メモリ間のバス転送モード、およびコネクタを例えば３２ビット仕様に統一し、かつ、メモリ系に供給する電圧を３．３Ｖに統一してしまうと、従来の情報処理装置ＣＧＢ用に蓄積された多大なソフトウェア資源であるカートリッジ１００Ｃを新しい情報処理装置で活用することができない。
【００１３】
このような問題を解決するための方策として、新しい情報処理装置ＡＧＢ（図１）は、従来の情報処理装置ＣＧＢとの間でプログラム（カートリッジ）の互換性を保つために、従来の情報処理装置ＣＧＢ用の８ビットＣＰＵと新しい情報処理装置ＡＧＢ用の３２ビットＣＰＵとを備える。そして、情報処理装置ＣＧＢ用のカートリッジが挿入されれば８ビットＣＰＵ系統で動作し、情報処理装置ＡＧＢ専用のゲームカートリッジが挿入されれば３２ビットＣＰＵ系統で動作することが望ましい。
【００１４】
そのためには、以下に述べる３項についての課題に対する対策が必要である。
課題１）カートリッジに格納されているメモリおよびプログラムが情報処理装置ＡＧＢ専用か情報処理装置ＣＧＢ用かを識別する機能を設ける。そして、カートリッジを情報処理装置ＡＧＢに装着することで、ＡＧＢのＣＰＵ系統を稼働させる前に、自動的にそのカートリッジに適した駆動電圧を選択し、かつ、そのカートリッジに格納されたプログラムに適したＣＰＵを識別しておく。そして、装着されたカートリッジに供給される駆動電圧を切り替えた後に、対応するＣＰＵ系統を動作させる必要がある。
課題２）また、情報処理装置ＣＧＢ用カートリッジおよび情報処理装置ＡＧＢ専用カートリッジを共通に用いるためには、外部バスであるコネクタは情報処理装置ＣＧＢに合わせた８ビット仕様にする。結果、同８ビット仕様コネクタを経由してカートリッジおよび対応するＣＰＵ系統間でデータを転送するには、カートリッジが情報処理装置ＣＧＢ用の場合と情報処理装置ＡＧＢ専用の場合には、転送するデータのビット数が８ビットと３２ビットと異なる。このように、ＣＰＵと外部バスそれぞれのデータ幅が異なる組み合わせに応じてバス転送モードを適切に切り替える必要がある。
課題３）さらに、情報処理装置ＡＧＢ専用カートリッジにおいては、上述のデータ幅の相違に対応して、つまり８ビット仕様コネクタを経由して３２ビットデータが転送できるバス転送モードに対応する機構を備える必要がある。
【００１５】
課題１に関しては、従来、ＩＣカードをコネクタに接続する時にスライダが移動し、ＩＣカードに入力すべき信号が切り替わる技術（特開平８−１８０１４９号；以下「先行技術１」）がある。また、挿入するメモリカードに凹部が有るか否かでメモリーカードに供給する電源電圧を切り換えるメモリカード用アダプタの技術（特開平１０−２２２６２１号；以下「先行技術２」）がある。
先行技術１及び先行技術２は、ＩＣカード（又はメモリカード）の形状により、ＩＣカードに供給する電圧又は信号を切り換えることを開示しただけで、それに対応して動作する中央処理手段がどの様に動作するかは全く開示されていない
【００１６】
本発明は上記の課題１を解決するために成されたもので、動作モードの異なる新旧のカートリッジ（プログラム源）を識別して、その動作モードに応じて正しく動作できる情報処理装置において、カートリッジに応じて、メモリに供給する駆動電圧を切り換えると共に、ＣＰＵの動作モードを切り換えることにより、ＣＰＵがカートリッジ内のメモリにアクセス出来る情報処理装置を提供することを目的とする。
【００１７】
【課題を解決するための手段および発明の効果】
第１の発明は、第１の電圧で駆動する第１のメモリを収納した第１のカートリッジと、第２の電圧で駆動する第２のメモリを収納した第２のカートリッジのいずれか一方を着脱自在に装着して、当該装着されたカートリッジ内に収納されたメモリに記憶されているデータに基づいて処理を行う情報処理装置であって、
第１のカートリッジには、第２のカートリッジと区別するための標識が設けられ、
標識に基づいて、第１のカートリッジと第２のカートリッジを識別するカートリッジ識別器と、
カートリッジ識別器によって、装着されたカートリッジが第１のカートリッジであると識別されるときに第１の電圧を供給し、第２のカートリッジであると識別されるときに第２の電圧を供給する電圧供給器と、
第１の電圧が供給されたときに第１のモードで起動し、第２の電圧が供給されたときに第２のモードで起動する中央処理器を備える情報処理装置。
【００１８】
上述のように、第１の発明においては、カートリッジに収容されたメモリの駆動電圧をカートリッジに基づいて選択することによって、カートリッジに収容されたメモリには駆動電圧が供給される。また、中央処理器は、駆動電圧に応じてモードを決定する。
【００１９】
第２の発明は、第１の発明において、電圧供給器は、
第１の電圧を供給する第１の出力器と、
第２の電圧を供給する第２の出力器とを備え、
カートリッジ識別器は、カートリッジが装着される前は第１の出力器に接続するように付勢されると共に、第２のカートリッジが装着されたときには第２の出力器に接続されると共に第１のカートリッジが装着されたときには当該第１の出力器に接続されたままであることを特徴とする。
【００２０】
第３の発明は、第１の発明において、電圧供給器は、カートリッジ識別器に供給されている電圧を検出する電圧検出器を含み、
中央処理器は、起動プログラムに従って起動し、電圧検出器の検出した電圧に応じて第１のモードおよび第２のモードの何れかで動作することを特徴とする。
【００２１】
第４の発明は、第３の発明において、中央処理器は、
第１のモードで駆動する第１の演算器と、
第２のモードで駆動する第２の演算器とを備え、
電圧検出器の検出した電圧に応じて第１の演算器および前２の演算器の一方のみを選択的に実行させる演算器切替器を備える。
【００２２】
第５の発明は、第１の発明において、標識は、第１のカートリッジと第２のカートリッジと形状の違いであり、
カートリッジ識別器は、装着されたカートリッジに接触して、形状の違いに基づいて装着されたカートリッジが第１および第２のカートリッジの何れであるかを識別することを特徴とする。
【００２３】
第６の発明は、第１の発明において、標識は、カートリッジの種類を示す識別コードを記憶し、かつ、カートリッジ内に収納されたメモリであり、
カートリッジ識別器は、識別コードを読み出して、識別コードに基づいて装着されたカートリッジが第１および第２のカートリッジの何れであるかを識別することを特徴とする。
【００２４】
第７の発明は、第１の発明において、標識は、短絡状態と非短絡状態の何れか一方の状態をとる２本の信号線であり、
カートリッジ識別器は、２本の信号線の短絡状態を検出して、短絡状態に基づいて当該装着されたカートリッジが第１および第２のカートリッジの何れであるかを識別することを特徴とする。
【００２５】
【発明の実施の形態】
図１、図２、図３、図４、図５、図６および図７を参照して、本発明の実施形態にかかる情報処理装置をゲーム機に適応した場合のカートリッジの識別に付いて説明する。その後、図８、図９、図１０、図１１、図１２、図１３、図１４、および図１５を参照して、本発明の実施形態にかかる情報処理装置の動作について説明する。さらに、図１６を参照して、本発明の実施形態にかかるカートリッジについて説明する。
【００２６】
先ず図１に、本実施形態にかかる情報処理装置ＡＧＢをゲーム機に適応した場合のシステムブロックの概略を示す。情報処理装置ＡＧＢは、大別してプログラム源１００およびゲーム機２００を含む。プログラム源１００は、ゲーム機２００にて画像表示ゲーム実行に必要なプログラム等の情報を格納し、ゲーム機２００に着脱自在に接続できるように構成されている。
【００２７】
プログラム源１００は、上述の如く、従来の情報処理装置ＣＧＢ用のプログラム源１００Ｃと情報処理装置ＡＧＢ専用のプログラム源１００Ａの２種類がある。以降、プログラム源１００ＣをＣＧＢ用カートリッジ１００Ｃと称し、プログラム源１００ＡをＡＧＢ専用カートリッジ１００Ａと称して識別する。ＡＧＢ専用カートリッジ１００Ａは、基本的にはＣＧＢ用カートリッジ１００Ｃと同様の構成を有しているので、簡便化の為に違う点についてのみ説明する。
【００２８】
ＡＧＢ専用カートリッジ１００Ａは、情報処理装置ＡＧＢの３２ビットＣＰＵ系統で処理する為のプログラムを格納するＲＯＭ１１ＡおよびバックアップＲＡＭ１１Ｂを含む。なお、ＲＯＭ１１ＡおよびバックアップＲＡＭ１１Ｂの駆動電圧は、上述の如く３．３Ｖである。また、ＣＧＢ用カートリッジ１００Ｃは、情報処理装置ＡＧＢの８ビットＣＰＵ系統で処理する為のプログラムを格納する為の５Ｖの電圧で駆動されるＲＯＭ１１Ｃを含む。ＡＧＢ専用カートリッジ１００ＡおよびＣＧＢ用カートリッジ１００Ｃは共に８ビット仕様のコネクタ１３を有する。
【００２９】
ゲーム機２００は、大別して、中央処理ユニット（ＣＰＵ）２３０、カートリッジソケット２４０、電源ユニット２５０、および液晶表示ユニット２７０を含む。コネクタユニット２４０は、好ましくはゲーム機２００の端部に、ＡＧＢ専用カートリッジ１００ＡあるいはＣＧＢ用カートリッジ１００Ｃを挿入できる形状に形成されおり、内部にＡＧＢ専用カートリッジ１００ＡおよびＣＧＢ用カートリッジ１００Ｃのコネクタ１３と勘合するコネクタ２４と、挿入されたカートリッジ１００Ａあるいは１００Ｃの形状の別を検出するカートリッジ形状検出スイッチ３０が設けられている。液晶表示ユニット２７０は、ＬＣＤ２７ａおよびレギュレータＩＣ２７ｂを含む。
【００３０】
ＣＰＵ２３０は内部に、従来の情報処理装置ＣＧＢ用の８ビット演算処理を行う８ビット回路２３Ｃと、情報処理装置ＡＧＢに固有の３２ビット演算処理を行う３２ビット回路２３Ａの両方を含む、いわばデュアルプロセッサータイプのユニットである。ＣＰＵ２３０はさらに、一方を３２ビット回路２３Ａおよび８ビット回路２３Ｃと接続され、他方をコネクタ２４および１３を経由してＡＧＢ専用カートリッジ１００ＡあるいはＣＧＢ用カートリッジ１００Ｃの内部機構に接続されて、両者間におけるデータの入出力バッファを制御するＩ／Ｏバッファコントローラ２３０ａを含む。
【００３１】
さらに、ＣＰＵ２３０は、バスを経由して３２ビット回路２３ＡおよびＣＰＵ２３Ｃに接続されるＶＲＡＭ２３０ｂ、ＷＲＡＭ２３０ｃ、ＲＯＭ２３０ｄ、ＬＣＤコントローラ２３０ｅ、および周辺回路２３０ｆを含む。なお、周辺回路２３０ｆは、音声、ＤＭＡ、タイマー、およびＩ／Ｏ等の処理を行う。
【００３２】
ＣＰＵ２３０には、さらに操作キー２２、サウンドアンプ４０、スピーカ４２、電源ユニット２５０、および液晶表示ユニット２７０が接続されて、ユーザによる操作キー２２の操作に基づいて上述のカートリッジ１００に格納されているプログラムを実行し、実行結果をＬＣＤ２７ａやスピーカ４２を経由して外部に提示する。
【００３３】
電源ユニット２５０は、電源２５ａ、電源スイッチ２５ｂ、ＤＣ−ＤＣコンバータ２５ｃ、および電圧検出ＩＣ２５ｄを含む。電源２５ａは好ましくは、電池で構成され、電源スイッチ２５ｂを等してＤＣ−ＤＣコンバータ２５ｃに電力を供給する。ＤＣ−ＤＣコンバータ２５ｃは、電源２５ａから供給されたＤＣ電力をコンバートして複数の異なる電圧のＤＣを生成する。なお、本例においてはＤＣ−ＤＣコンバータ２５ｃは、−１５Ｖ、２．５Ｖ、３．３Ｖ、５Ｖ、および１３．６ＶのＤＣを生成する。
【００３４】
カートリッジ形状検出スイッチ３０はＤＣ−ＤＣコンバータ２５ｃに接続されて、カートリッジソケット２４０に装着されているカートリッジ１００が、ＡＧＢ専用カートリッジ１００Ａの場合には３．３ＶのＤＣを選択してカートリッジ１００に出力し、ＣＧＢ用カートリッジ１００Ｃが装着されている場合には５ＶのＤＣを選択してカートリッジ１００に出力する。なお、このカートリッジ形状検出スイッチ３０とＡＧＢ専用カートリッジ１００ＡおよびＣＧＢ用カートリッジ１００Ｃとの関係については、以下に図２〜図７を参照して詳しく説明する。
【００３５】
図２に、上述のカートリッジ形状検出スイッチ３０によるカートリッジ１００の識別処理に関する要部ブロック図を示す。図２は、図１に示した情報処理装置ＡＧＢにおいて、カートリッジ１００を識別する構成の要部のみを詳しく示している。つまり、ＡＧＢ専用カートリッジ１００Ａにおいて、ＲＯＭ１１ＡおよびバックアップＲＡＭ１１Ｂは３．３Ｖインターフェースメモリ１１を構成する。３．３Ｖインターフェースメモリ１１は、後ほど図１０および図１１を参照して説明するように、８ビットバスを経由してマルチプレックスモードでデータ転送を行うことができる。そして、ＣＧＢ用カートリッジ１００Ｃにおいて、ＲＯＭ１１Ｃは５Ｖインターフェースメモリである。
【００３６】
ＣＰＵ２３０は、電圧検出器２６ｄから供給されるレジスタ２３Ａ＿３の値に基づいて、３２ビット回路２３Ａと８ビット回路２３Ｃとの何れか一方を選択的に駆動させる切替回路２３０ｓを含んでいる。詳しくは、３２ビット回路２３Ａは、ＡＧＢブートＲＯＭ２３Ａ＿１、ＡＧＢＣＰＵコア２３Ａ＿２、レジスタ２３Ａ＿３、およびマルチプレックス／８ビットバスコントローラ２３Ａ＿４を含む。なお、ここで言う「ＡＧＢ」とは情報処理装置ＡＧＢに固有の３２ビット演算を意味している。
【００３７】
そして、８ビット回路２３Ｃは、ＣＧＢブートＲＯＭ２３Ｃ＿１、ＣＧＢＣＰＵコア２３Ｃ＿２、および８ビットバスコントローラ２３Ｃ＿３を含む。なお、ここで言う「ＣＧＢ」とは情報処理装置ＣＧＢに固有の８ビット演算を意味している。
【００３８】
リセット回路５０はＤＣ−ＤＣコンバータ２５Ｃから供給される電圧（３．３Ｖ）に応答して、ＣＰＵ２３０をリセットする。
【００３９】
カートリッジ形状検出スイッチ３０は、２者択一のセレクタ３０ｓを有している。セレクタ３０ｓは、ＤＣ−ＤＣコンバータ２５ｃの３．３Ｖ出力端子と５Ｖ出力端子の何れか一方を選択的に接続して、カートリッジソケット２４０に挿入されているカートリッジ１００に、選択された出力端子からの出力を供給するように構成されている。なお、本例においては、セレクタ３０ｓは、通常、つまりカートリッジがカートリッジソケット２４０内に挿入されていない場合は、３．３Ｖ出力端子に接続するように付勢されている。すなわち、情報処理装置ＡＧＢにおいては、メモリ系の駆動電圧は３．３Ｖが基準となる。
【００４０】
本例において、カートリッジ１００の種類（ＡＧＢ専用カートリッジ１００ＡあるいはＣＧＢ用カートリッジ１００Ｃの別）によって、出力電圧を一義的に選択する方法について説明する。まず、ＣＧＢ用カートリッジ１００Ｃをカートリッジソケット２４０に挿入した場合に、その一部分がセレクタ３０ｓに当接するような位置にカートリッジ形状検出スイッチ３０を設ける。
【００４１】
このように構成すれば、カートリッジソケット２４０内にＣＧＢ用カートリッジ１００Ｃを挿入するにつれて、セレクタ３０ｓはＣＧＢ用カートリッジ１００Ｃの当接部によって５Ｖ出力端子側に押される。そして、セレクタ３０ｓは標準位置である３．３Ｖ出力端子とから離れて、やがてＣＧＢ用カートリッジ１００Ｃがカートリッジソケット２４０に勘合（装着）した時点で、セレクタ３０ｓはもう一方の取り得る位置で、５Ｖ出力端子に確実に接続した状態で保持される。結果、ＣＧＢ用カートリッジ１００Ｃに、ＤＣ−ＤＣコンバータ２５ｃから５ＶのＤＣ出力が供給される。
【００４２】
一方、ＡＧＢ専用カートリッジ１００Ａを、ＡＧＢ専用カートリッジ１００Ａをカートリッジソケット２４０内に挿入する課程でセレクタ３０ｓに当接しないような形状にする。そうすれば、ＡＧＢ専用カートリッジ１００Ａをカートリッジソケット２４０の装着し終えた時点においても、セレクタ３０ｓは３．３Ｖ出力端子に付勢的に接続されたままである。結果、ＡＧＢ専用カートリッジ１００Ａに、ＤＣ−ＤＣコンバータ２５ｃから３．３ＶのＤＣ出力が供給される。
【００４３】
次に、図３〜図６を参照して、上述のカートリッジ１００の識別方法につい詳しく述べる。先ず、図３に上述のセレクタ３０ｓの標準位置が３．３Ｖ出力端子に接続する状態である場合について説明する。図３（ａ）に、ＡＧＢ専用カートリッジ１００Ａをカートリッジソケット２４０に挿入前後の様子を横から見た状態を示す。本例においては、カートリッジソケット２４０の側端部付近にセレクタ３０ｓをＡＧＢ専用カートリッジ１００Ａの挿入端面に対してほぼ垂直になるように設ける。そして、ＡＧＢ専用カートリッジ１００ＡをＤｉ方向に、カートリッジソケット２４０中に挿入した時にセレクタ３０ｓが当接するＡＧＢ専用カートリッジ１００Ａの部分に切り欠き１００ｎを設ける。
【００４４】
一方、図３（ｂ）に、ＣＧＢ用カートリッジ１００Ｃをカートリッジソケット２４０に挿入前後の様子を横から見た状態を示す。本例においては、ＡＧＢ専用カートリッジ１００Ａと異なり、ＣＧＢ用カートリッジ１００ＣをＤｉ方向に、カートリッジソケット２４０中に挿入した時にセレクタ３０ｓが当接するＣＧＢ専用カートリッジ１００Ｃの部分に切り欠き１００ｎを設けない。結果、ＣＧＢ用カートリッジ１００Ｃの挿入端面によってセレクタ３０ｓは押し下げられて５Ｖ出力端子と接続した状態で保持される。
【００４５】
図４にＡＧＢ専用カートリッジ１００ＡおよびＣＧＢ用カートリッジ１００Ｃの挿入端面部と、カートリッジソケット２４０の対応する挿入口内部を対比して示す。
【００４６】
図５に、上述の如く構成されたＡＧＢ専用カートリッジ１００Ａを情報処理装置ＡＧＢに挿入する時の状態を模式的に示す。図５（ａ）は、情報処理装置ＡＧＢのカートリッジソケット２４０に、ＡＧＢ専用カートリッジ１００Ａを挿入する前の状態を斜め上方向からみた様子を示す。図５（ｂ）は、図５（ａ）に示したのと同じ状態における情報処理装置ＡＧＢとＡＧＢ専用カートリッジ１００Ａを斜め下方向から見た様子を示している。
【００４７】
図６に、上述の如く構成されたＣＧＢ用カートリッジ１００Ｃを情報処理装置ＡＧＢに挿入する時の状態を模式的に示す。図６（ａ）は、情報処理装置ＡＧＢのカートリッジソケット２４０に、ＣＧＢ用カートリッジ１００Ｃを挿入する前の状態を斜め上方向からみた様子を示す。図６（ｂ）は、図６（ａ）に示したのと同じ状態における情報処理装置ＡＧＢとＣＧＢ用カートリッジ１００Ｃを斜め下方向から見た様子を示している。
【００４８】
なお、図３および図４に示した例では、ＡＧＢ専用カートリッジ１００Ａのように切り欠き１００ｎを設けた例について説明したが、情報処理装置ＡＧＢのセレクタ３０ｓに当接する位置に突起を設けるようにしても良い。ただしこの場合、セレクタ３０ｓの標準位置は、５Ｖ出力端子に接続する位置でなければならないのと共に、以降の処理の内容が図３および図４に示した構成の場合の方法と異なる。
【００４９】
本例においては、カートリッジ１００の識別は、セレクタ３０ｓをカートリッジ１００に機械的接触させて、カートリッジ１００の形状の違いに基づいて行う例について詳しく説明した。しかしながら、カートリッジ形状検出スイッチ３０をカートリッジ１００に接触させることなく、非接触によるカートリッジ１００の識別も可能である。このような非接触型カートリッジ識別の例として、光電センサ式とリードスイッチ式がある。
【００５０】
図７に光電センサ式の例を示す。図７（ａ）および図７（ｂ）は、光Ｌを透過させるか否かに基づいてカートリッジ１００を識別する透過型の例を示す。図７（ａ）および図７（ｂ）の両方の場合において、カートリッジ形状検出スイッチ３０’および３０”は発光ユニット３０ａおよび光センサ３０ｂを含む。図７（ａ）に示す場合においては、開口部１００ｎ’が設けられたリブ３０ｓ’がさらに含まれる。一方、図７（ｂ）に示す場合には、リブ３０ｓ’の代わりに開口部を有さないリブ３０ｓ”が設けられる。このように構成されたリブ３０ｓ’あるいはリブ３０ｓ”をカートリッジ１００に設け、発光ユニット３０ａおよび光センサ３０ｂをカートリッジソケット２４０内に設けることにより、光Ｌが透過するか否かによってカートリッジを識別できる。
【００５１】
図７（ｃ）および図７（ｄ）に、光Ｌを反射させるか否かに基づいて、カートリッジ１００を識別する反射型の例を示す。本例においては、カートリッジ形状検出スイッチ３０ａｂおよび３０ａｂ’は、図７（ｃ）および図７（ｄ）の両方の場合において、発光／受光ユニット３０ａｂを含む。図７（ｃ）に示す例においては上述のリブ３０ｓ’をさらに含み、図７（ｄ）に示す例においては上述のリブ３０ｓ”に似ているが光Ｌを反射する反射面１００ｒ有するリブ３０ｒをさらに含む。このように構成されたリブ３０ｓ’あるいはリブ３０ｒをカートリッジ１００に設け、発光／受光ユニット３０ａｂをカートリッジソケット２４０内に設けることにより、光Ｌが反射されるか否かによってカートリッジを識別できる。
【００５２】
上述の方法以外にも、カートリッジ１００に磁性体を付加し、その磁性体によって、カートリッジソケット２４０内に設けられたカートリッジ形状検出スイッチ３０のセレクタ（３０ｓ）を駆動させるリードスイッチ方式を用いて、カートリッジ１００を識別できる。なお、上述のＡＧＢ専用カートリッジ１００ＡとＣＧＢ用カートリッジ１００Ｃを識別するための手段を、ＡＧＢ専用カートリッジ１００Ａに設けるかわりに情報処理装置ＣＧＢに設けても良いことは言うまでもない。
【００５３】
さらに、カートリッジ識別手段の例として、カートリッジの種類に応じた識別コードを記憶媒体に記憶しておいて、この識別コードを読み出すことによって、ＡＧＢ専用カートリッジ１００ＡかまたはＣＧＢ用カートリッジ１００Ｃの何れであるかを識別するようにしてもよい。識別コードを利用してカートリッジを識別する場合の情報処理装置ＡＧＢの動作を説明すると、情報処理装置ＡＧＢの電源をオンしたときに、先ずＡＧＢＣＰＵコア２３Ａ＿２が起動する。カートリッジには３．３Ｖの電圧が供給される。
【００５４】
ＡＧＢＣＰＵコア２３Ａ＿２はカートリッジ内のメモリの特定領域に記憶された識別コードを読み出す。読み出した識別コードがＡＧＢ専用カートリッジ１００Ａを示すコードである場合には、ＡＧＢＣＰＵコア２３Ａ＿２は処理を継続する。読み出した識別コードがＡＧＢ専用カートリッジ１００Ａを示すものでない場合には、ＣＧＢ用カートリッジ１００Ｃの場合は駆動電圧およびバス制御の違いにより識別コードを正しく読み出すことができない。そのため、ＡＧＢ専用カートリッジ１００Ａを示すものではないとの判断に基づいて、ＡＧＢＣＰＵコア２３Ａ＿２は切替回路２３０ｓを起動する。
【００５５】
切替回路２３０ｓは、ＡＧＢＣＰＵコア２３Ａ＿２を停止してＣＧＢＣＰＵコア２３Ｃ＿２を起動し、かつ、別途設けるセレクタによってカートリッジに供給する電圧を５Ｖに切替える。ＡＧＢ専用カートリッジ１００ＡとＣＧＢ用カートリッジ１００Ｃの駆動電圧を共通（例えば３．３Ｖ）として、さらに、共通のバス制御（例えばセパレートバス制御）でアクセスされる識別コード記憶のための専用メモリをカートリッジ内に別途収納するようにすれば、ＡＧＢＣＰＵコア２３Ａ＿２は、カートリッジの種類に関わらず、専用メモリにアクセスすることができ、識別コードを正しく読み出すことができる。
【００５６】
また、カートリッジ１００に識別のための２本の信号線を設けて、例えば、ＡＧＢ専用カートリッジ１００Ａでは２本の信号線を短絡し、ＣＧＢ用カートリッジ１００Ｃでは２本の信号線を短絡しない状態にして、情報処理装置ＡＧＢは、この２本の信号線の短絡状態を検出することによって、カートリッジの種類を識別するようにしても良い。２本の信号線の短絡によってカートリッジを識別する場合の情報処理装置ＡＧＢの動作は、識別コードを利用してカートリッジを識別する場合と略同様であるが、ＡＧＢＣＰＵ２３Ａ＿２は、識別コードを読み出す代わりに信号線の短絡状態を検出する。この場合、短絡状態を検出するのみであるので、ＣＧＢ用カートリッジ１００Ｃが装着されて３．３Ｖの電圧が供給される場合でも短絡状態を正しく検出することができる。
【００５７】
以下に、図８〜図１５を参照して、上述の情報処理装置ＡＧＢの動作について説明する。先ず図８に、図２に示したＡＧＢ専用カートリッジ１００ＡおよびＣＧＢ用カートリッジ１００Ｃの詳細な構造について説明する。図８（ａ）に示すように、ＣＧＢ用カートリッジ１００Ｃは、５ＶインターフェースメモリであるＲＯＭ１１Ｃを含む。ＲＯＭ１１Ｃは、上述の如く情報処理装置ＣＧＢ用の８ビットプログラムを格納する汎用メモリで構成され、８ビットバスメモリ空間を有する。この意味において、ＣＧＢＲＯＭと称する。なお、ＣＧＢＲＯＭ１１Ｃには、チップセレクトバー／ＣＳ、ライトバー／ＷＲ、リードバー／ＲＤの各線が接続されると共に、８ビットバス（５Ｖインターフェース）が接続されている。
【００５８】
図８（ｂ）に示すように、ＡＧＢ専用カートリッジ１００Ａにおいて、３．３Ｖインターフェースメモリ１１は、マルチプレックスバスメモリ空間を有するＡＧＢＲＯＭ１１Ａと汎用メモリで構成される８ビットバスメモリ空間を有するＡＧＢＲＡＭ１１Ｂを含む。ＡＧＢＲＯＭ１１ＡおよびＡＧＢＲＡＭ１１Ｂの双方に、チップセレクトバー／ＣＳ、チップセレクト２バー／Ｃｓ２、ライトバー／ＷＲ、リードバー／ＲＤの各線が接続されると共に、マルチプレックス／８ビットバス（３．３Ｖインターフェース）が接続されている。
【００５９】
なお、ＡＧＢＲＯＭ１１Ａは、図１に示したＲＯＭ１１Ａと同一であり、ＡＧＢＲＡＭ１１Ｂは図１に示したバックアップＲＡＭ１１Ｂと同一である。なお、それぞれのＡＧＢ専用カートリッジ１００Ａにおける意味合いを明確にするために、改めてＡＧＢＲＯＭ１１Ａ、ＡＧＢＲＡＭ１１Ｂと称するものである。
【００６０】
図９に、図２に示した８ビット回路２３Ｃおよび３２ビット回路２３Ａに於けるバス制御に関する要部のブロック図を示す。３２ビット回路２３Ａにおいては、マルチプレックス／８ビットバスコントローラ２３Ａ＿４は、ＡＧＢＲＯＭ１１Ａ用のマルチプレックスバスコントローラ２３Ａ＿４ａとＡＧＢＲＡＭ１１Ｂ用の８ビットバスコントローラ２３Ａ＿４ｂを含む。ＡＧＢＣＰＵコア２３Ａ＿２は、マルチプレックス／８ビットバスコントローラ２３Ａ＿４にアドレスを出力し、マルチプレックス／８ビットバスコントローラ２３Ａ＿４は入力されたアドレスに相当するデータをＡＧＢＣＰＵコア２３Ａ＿２と交換する。
【００６１】
８ビット回路２３Ｃにおいて、ＣＧＢＣＰＵコア２３Ｃ＿２はアドレスを、ＣＧＢＲＯＭ１１Ｃ用の８ビットバスコントローラ２３Ｃ＿３に出力し、８ビットバスコントローラ２３Ｃ＿３は入力されたアドレスに相当するデータをＣＧＢＣＰＵコア２３Ｃ＿２と交換する。
【００６２】
図１０に、情報処理装置ＡＧＢのカートリッジインターフェースを示す。同図において、左端の「Ｎｏ」欄は、情報処理装置ＡＧＢのコネクタ２４におけるピン番号に相当する。「ＣＧＢ」欄はＣＧＢ用カートリッジ１００Ｃが接続された場合の入出力データを示す。「ＡＧＢＲＯＭ」はＡＧＢ専用カートリッジ１００Ａが接続され、ＡＧＢＲＯＭがアクセスされる場合の入出力データを示す。「ＡＧＢＲＡＭ」は、ＡＧＢ専用カートリッジ１００Ａが接続され、ＡＧＢＲＡＭがアクセスされる場合の入出力データを示す。「備考」は、ピン番号に相当する入出力の内容を説明する。
【００６３】
同図から明らかなように、ＣＧＢ用カートリッジ１００Ｃが接続される場合においては、ピン番号６〜２１（Ａ０〜Ａ１５まで）の１６ビットのアドレス線によって、８ビットプログラムを実行する為に、８ビットＣＰＵはＲＯＭに対してピン番号２２〜２９（Ｄ０〜Ｄ７まで）の８ビットのデータ出力を要求している。
【００６４】
一方、ＡＧＢ専用カートリッジ１００Ａが接続され、ＡＧＢＲＯＭがアクセスされる場合においては、３２ビットのプログラムを実行するために、ＣＰＵはピン番号６〜２９（Ａ０〜Ａ２３まで）の２４ビットのアドレス線によって、ピン番号６〜２１（Ｄ０〜Ｄ１５まで）の１６ビットのデータ出力を要求している。この場合に、ピン番号６〜２１においては、アドレス入力とデータ出力が時分割されて実行されている。このような動作モードをマルチプレックスモードと称する。
【００６５】
３２ビット回路２３Ａのデータバスは３２ビット幅であるが、このように外部バスはマルチプレックスの１６ビット幅である。それ故に、３２ビットデータを送る場合には、データを１６ビット単位で２回に分けておくっている。ＡＧＢ専用カートリッジ１００Ａが接続されＡＧＢＲＡＭがアクセスされる場合のカートリッジインターフェースのピン割当てはＣＧＢ用カートリッジ１００Ｃが接続される場合と略同様である。
【００６６】
なお、マルチプレックスモードにおいては、一つのバスにおいてリードするデータのアドレスを出力した然るべき後に、同一のバスに要求したデータが読み出される処理をいう。このように１本のバスを時分割してアドレス線とデータ線の２種類に使うので、処理データのビット数に対してバスのピン数が不足している場合には有効な方法である。
【００６７】
図１１に、図１０を参照して説明したコネクタ１３とＡＧＢＲＯＭ１１ＡおよびＣＧＢＲＯＭ１１Ｃとの接続関係を示す。
【００６８】
図１２に、情報処理装置ＡＧＢにおけるメモリマップを示す。
図１２（ａ）は、ＡＧＢ専用カートリッジ１００Ａが接続された場合の情報処理装置ＡＧＢのメモリマップを示しており、アドレス００００００００ｈ〜０８００００００ｈは情報処理装置ＡＧＢにおける内部ＲＯＭ、内部ＲＡＭ、Ｉ／Ｏおよびレジスタ等のために予約されているメモリ空間であり、アドレス０８０００００ｈ〜０Ｅ００００００ｈはＡＧＢＲＯＭ１１Ａのメモリ空間を表し、アドレス０Ｅ００００００ｈ〜０Ｅ００ＦＦＦＦｈはＡＧＢＲＡＭ１１Ｂのメモリ空間を表している。
【００６９】
図１２（ｂ）は、ＣＧＢ用カートリッジ１００Ｃが接続された場合の情報処理装置ＡＧＢのメモリマップを示しており、アドレス００００ｈ〜８０００ｈは、情報処理装置ＡＧＢにおける内部ＲＯＭ、内部ＲＡＭ、Ｉ／Ｏおよびレジスタ等のために予約されているメモリ空間であり、アドレス８０００ｈ〜ＦＦＦＦｈはＣＧＢＲＯＭ１１Ｃのメモリ空間を表している。
【００７０】
３２ビット回路２３Ａが上述のアドレス０Ｅ００００００ｈ〜０８０００００ｈのＡＧＢＲＯＭ１１Ａのメモリ空間を指定するものである時にマルチプレックスバスモードでメモリ転送を行い、アドレス０Ｅ００００００ｈ〜０Ｅ００ＦＦＦＦｈのＡＧＢＲＡＭ１１Ｂのメモリ空間を指定するものである時に通常のバスモードでメモリ転送を行なう。
【００７１】
図１３に示すタイムチャートを参照して、ＡＧＢＲＯＭ１１Ａ、ＡＧＢＲＡＭ１１Ｂ、およびＣＧＢＲＯＭ１１Ｃにおけるリード／ライトアクセス動作について説明する。
先ず図１３（ａ）に、ＡＧＢＲＯＭ１１Ａのリードアクセスのタイムチャートを示す。同図において、上段から順番に、Ｃｋはシステムクロックの波形を示し、ＡＤ［０：１５］は図１０に示したピン番号６〜２１におけるアドレスＡ０／データＤ０〜Ａ１５／Ｄ１５におけるアドレスおよびデータのマルチプレックス転送動作を示し、ＣＳＢは同様に図１０に示したピン番号５におけるチップセレクトバーの動作を示し、さらにＲＤＢも図１０に示したピン番号４におけるリードバーの動作を示し、Ａ［１６：２３］は図１０に示したピン番号２２〜２９に於けるアドレスＡ１６〜Ａ２３におけるアドレス出力を示し、そして最下段のｔ０〜ｔ１３はシステムクロックＣｋ立ち下がりエッジに同期した時刻を示している。
【００７２】
図１３（ａ）において、ＡＧＢＲＯＭ１１Ａは時刻ｔ１〜ｔ４の間はランダムアクスセス制御され、時刻ｔ５〜ｔ８の間はシーケンシャルアクセス制御され、時刻ｔ９〜ｔ１２の間は再びランダムアクセス制御されている。つまり、時刻ｔ１から時刻ｔ８の間はチップセレクトバーＣＳＢはローに設定される。一方、リードバーＲＤＢは、その間の時刻ｔ３〜ｔ４、時刻ｔ５〜ｔ６、および時刻ｔ７〜ｔ８の間に間欠的にローに設定される。このような状態で、時刻ｔ１前から時刻ｔ２後にかけてＡＤ［０：１５］に読み出しアドレスが出力された後、時刻ｔ４前から時刻ｔ９前にかけてシーケンシャルアクセスしてデータを３つのブロックに渡ってシーケンシャルに読み出している。また、時刻ｔ９前以降はランダムアクセス制御が行われている。
【００７３】
なお、シーケンシャルアクセスとは、連続したアドレスのメモリ内容を読み出す場合の制御方法である。それゆえ、アドレスが連続している場合には、ＣＰＵからアドレスを出力する必要がなく、制御信号（ＲＤＢ）のみでメモリのアドレスをカウントアップできる。つまり、アドレスを出力する必要がない分だけ、高速にデータをリードできる。プログラムの実行開始時に、あらかじめプログラムデータを纏めてシーケンシャルに読み出して置くことによって、プログラムを円滑に起動するようにしても良い。
【００７４】
また、ランダムアクセスとは、非連続なアドレスのメモリ内容を読み出す場合の制御方法であって、メモリをリードする度にアドレスを入力する必要があり、データのリードが遅い。
【００７５】
このように、ＡＧＢＲＯＭ１１Ａにおいて、ランダムアクセス制御とシーケンシャル制御を組み合わせて実施する理由は以下の通りである。つまり、マルチプレックスされたバスは、インターフェースバスのピン本数が少なくて済むという利点がある一方、１本のピンでアドレスとデータが共有のバスとして利用されている。そのため、アドレスを入力した後にしかデータを出力出来ず、通常のバスに比べてアクセススピードが遅いと言う問題がある。この問題は上述のシーケンシャルアクセス制御によって改善できる。ただし、シーケンシャルアクセス制御を実行するためには、メモリ側にシーケンシャルアクセスに対応した特殊な回路（アドレスカウンタ）を必要とする。
【００７６】
次に、図１４を参照して、シーケンシャルアクセスを可能にするアドレスカウンタを用いたマルチプレックス変換回路について説明する。マルチプレックスバス変換器ＭＢＣは、アドレスカウンタＡＣに入力されているＡ［２３：１６］はＣＰＵ上位アドレスであるＡ２３〜Ａ１６を意味し、ＡＤ［１５：０］はＣＰＵ下位アドレスＡ１５〜Ａ０およびデータＤ１５〜Ｄ０を意味している。さらに、アドレスカウンタＡＣのＬＯＡＤにはチップセレクトバー／ＣＳが入力され、ＣＬＯＣＫにはリードバー／ＲＤが入力されている。これらの４種類の入力に基づいて、アドレスカウンタＡＣはメモリアドレスバスＭＡ［２３：０］信号を出力する。また、メモリデータバスＭＤ［１５：０］は、ＡＤ［１５：０］に接続されて、データＤ１５〜Ｄ０が出力される。
【００７７】
このように構成されたマルチプレックスバス変換器ＭＢＣにおいて、アドレスカウンタＡＣは２４ビットカウンタであり、Ａ［２３：１６］信号とＡＤ［１５：０］信号をチップセレクトバー／ＣＳ信号の立ち下がりでロードし、メモリアドレスバスＭＡ［２３：０］信号を生成する。リードバー／ＲＤ信号はカウントアップ信号としてアドレスカウンタＡＣに入力される。以上の結果、シーケンシャルアクセス制御が実現できる。なお、メモリからデータを出力するタイミングは、チップセレクトバー／ＣＳ信号とリードバー／ＲＤ信号にて制御される。
【００７８】
なお、図１３（ｂ）に、ＡＧＢＲＡＭ１１Ｂのライトアクセスのタイミングチャートを示す。図１３（ｃ）にＡＧＢＲＡＭ１１Ｂのリードアクセスのタイミングチャートを示す。そして、図１３（ｄ）にＣＧＢＲＯＭ１１Ｃのリードアクセスのタイミングチャートを示す。なお、これら図１３（ｂ）、１３（ｃ）、および１３（ｄ）中に示されている記号はそれぞれ、図１３（ａ）に関して説明したものと同じである。
【００７９】
図１５に示すフローチャートを参照して、本発明にかかる情報処理装置ＡＧＢの動作について説明する。まず、ステップＳ２において、カートリッジ１００が情報処理装置ＡＧＢのカートリッジソケット２４０に挿入される。そして、処理は次のステップＳ４に進む。
【００８０】
ステップＳ４において、カートリッジ形状検出スイッチ３０はセレクタ３０ｓの状態に基づいて、挿入されたカートリッジ１００がＡＧＢ専用カートリッジ１００ＡとＣＧＢ用カートリッジ１００Ｃとの何れで有るかが判断される。
具体的には、カートリッジ１００がＡＧＢ専用カートリッジ１００Ａの場合は、セレクタ３０ｓは標準位置のあるＯＦＦのままであり、ＤＣ−ＤＣコンバータ２５ｃから３．３ＶのＤＣ出力端子に接続されている。
【００８１】
一方、カートリッジ１００がＣＧＢ用カートリッジ１００Ｃの場合は、セレクタ３０ｓが標準位置（ＯＦＦ）から動かされて、５Ｖ出力端子に接続されてＯＮになる。カートリッジ１００がカートリッジソケット２４０に装着された時点で、処理は次のステップＳ５に進む。
【００８２】
ステップＳ５において、ユーザによって、情報処理装置ＡＧＢの電源スイッチ２５ｂがＯＮにされる。なお、ステップＳ４において、セレクタ３０ｓがＯＦＦであれば、処理はステップＳ６に進む。
【００８３】
ステップＳ６において、カートリッジ形状検出スイッチ３０を経由して、ＤＣ−ＤＣコンバータ２５ｃから３．３ＶのＤＣがカートリッジ１００、ＣＰＵ２３０のＩ／Ｏバッファコントローラ２３０ａおよび電圧検出ＩＣ２５ｄに供給される。そして、処理は次のステップＳ８に進む。
【００８４】
ステップＳ８において、電圧検出ＩＣ２５ｄはカートリッジ形状検出スイッチ３０を経由して供給されるＤＣの電圧３．３Ｖを検出した後、レジスタ２３Ａ＿３にＡＧＢ専用カートリッジ１００Ａが装着されていることを示すハイレベル（１）信号を出力する。そして、処理は次のステップＳ１４に進む。
【００８５】
一方、上述のステップＳ４において、カートリッジ１００がカートリッジソケット２４０に装着された時点でカートリッジ形状検出スイッチ３０がＯＮの場合は、処理はステップＳ５を経てステップＳ１０に進む。
【００８６】
ステップＳ１０において、カートリッジ１００は既にカートリッジソケット２４０に装着されているので、カートリッジ形状検出スイッチ３０を経由して、ＤＣ−ＤＣコンバータ２５ｃから５ＶのＤＣがカートリッジ１００、ＣＰＵ２３０のＩ／Ｏバッファコントローラ２３０ａおよび電圧検出ＩＣ２５ｄに供給される。そして、処理は次のステップＳ１２に進む。
【００８７】
ステップＳ１２において、電圧検出ＩＣ２５ｄはカートリッジ形状検出スイッチ３０を経由して供給されるＤＣの電圧５Ｖを検出した後、レジスタ２３Ａ＿３にＣＧＢ用カートリッジ１００Ｃが装着されていることを示すローレベル（０）信号を出力する。そして、処理は次のステップＳ１４に進む。
【００８８】
ステップＳ１４において、ＤＣ−ＤＣコンバータ２５Ｃから供給される電圧（３．３Ｖ）の入力に応答して、リセット回路５０はＣＰＵ２３０のリセットを解除する。そして、処理は次のステップＳ１６に進む。
【００８９】
ステップＳ１６において、ＣＰＵ２３０の中のＡＧＢＣＰＵコア２３Ａ＿２が起動して、ＡＧＢブートＲＯＭ２３Ａ＿１に記述された処理の実行を開始する。そして、処理は次のステップＳ１８に進む。
【００９０】
ステップＳ１８において、ＡＧＢＣＰＵコア２３Ａ＿２はレジスタ２３Ａ＿３に書き込まれている値が１と０の何れであるかを判断する。値は１である、つまりＡＧＢ専用カートリッジ１００Ａが装着されている場合には、処理はステップＳ２０に進む。
【００９１】
ステップＳ２０において、引き続きＡＧＢブートＲＯＭ２３Ａ＿１に記述された処理が実行される。そして、処理は次のステップＳ２２に進む。
【００９２】
ステップＳ２２において、マルチプレックスバスインターフェースを用いて、ＡＧＢ専用カートリッジ１００Ａ内のメモリにアクセスを行う。なお、マルチプレックスバスインターフェースによるメモリアクセスについては、図１０および図１１を参照して説明した通りである。そして、処理は次のステップＳ２４に進む。なお、図１３（ａ）および図１４を参照して説明したように、シーケンシャルアクセス制御を行ってデータの読み出し効率を改善できる事は言うまでもない。
【００９３】
ステップＳ２４において、ステップＳ２２において読み出されたデータに基づいて、ＡＧＢ専用カートリッジ１００Ａに格納された情報処理装置ＡＧＢ専用の３２ビットゲームがスタートする。
【００９４】
一方、上述のステップＳ１８において、値は０、つまりＣＧＢ用カートリッジ１００Ｃが装着されている場合には、処理はステップＳ２６に進む。
【００９５】
ステップＳ２６において、切替回路２３０ｓが起動される。そして、処理は次のステップＳ２８に進む。
【００９６】
ステップＳ２８において、切替回路２３０ｓによって、ＡＧＢＣＰＵコア２３Ａ＿２が停止させられる一方、ＣＧＢＣＰＵコア２３Ｃ＿２が起動される。そして、処理は次のステップＳ３０に進む。
【００９７】
ステップＳ３０において、ＣＧＢＣＰＵコア２３Ｃ＿２はＣＧＢブートＲＯＭ２３Ｃ＿１に記述されている処理を実行する。そして、処理は次のステップＳ３２に進む。
【００９８】
ステップＳ３２において、汎用バスインターフェースによって、ＣＧＢ用カートリッジ１００Ｃ内のメモリにアクセスを行う。なお、汎用インターフェースによるメモリアクセスについては、図１０および図１１を参照して説明した通りである。そして、処理は次のステップＳ３４に進む。
【００９９】
ステップＳ３４において、ステップＳ３２においてＣＧＢ用カートリッジ１００Ｃから読み出したデータにもとづいて、ＣＧＢ用カートリッジ１００Ｃに格納された情報処理装置ＣＧＢ専用の８ビットゲームがスタートする。なお、本実施形態においては、上述の如く、カートリッジソケット２４０に装着されるカートリッジ１００を識別することによって、バスモードをＡＧＢＲＯＭ１１Ａ用とＣＧＢＲＯＭ１１Ｃ用との何れかに切り替えているが、ＣＰＵからの読み出しアドレスの値に応じて、バスモードを切り替えるようにしても良い。
【０１００】
なお、上述のフローチャートにおいて、ステップＳ２〜Ｓ１４までの処理は、ＡＧＢ専用カートリッジ１００Ａに切り欠き１００ｎを設け、カートリッジ形状検出スイッチ３０のセレクタ３０ｓが同切り欠き１００ｎに適合すると共に、標準状態でＤＣ−ＤＣコンバータ２５ｃの３．３Ｖ出力端子に接続するように構成されることによって、機械的に実行される。そして、ステップＳ１６〜Ｓ３４はＣＰＵ２３０内部の要素によって実行される。
【０１０１】
しかしながら、ステップＳ１８における処理の分岐は、ステップＳ８およびステップＳ１２における電圧検出ＩＣ２５ｄよりの出力によって一義的に決まる。つまり、カートリッジ１００に切り欠き１００ｎが有るか否かによって、ステップＳ２２においてマルチプレックスバスインターフェースでアクセスされるか、ステップＳ３２において汎用バスインターフェースでアクセスされるかが一義的に決定される。この意味において、カートリッジ１００に設けられた切り欠き１００ｎはバスモードセレクタとしての役割を果たしている。
【０１０２】
次に、図１６を参照して、ＡＧＢＲＯＭ１１Ａの構成について説明する。図１６（ａ）は、カスタムＲＯＭとして１チップに構成した例を示す。同図において、ＡＧＢＲＯＭ１１Ａはマルチプレックスバス変換器ＭＢＣと汎用メモリＭが１チップ上に構成されている。マルチプレックスバス変換器ＭＢＣには、図１０に示した上位アドレスＡ１６〜Ａ２３が入力される。
【０１０３】
さらに、下位アドレスＡ０（１）〜Ａ１５の入力と共に、データＤ０（１）〜Ｄ１５の出力がマルチプレックスされて実行される。マルチプレックスバス変換器ＭＢＣから汎用メモリＭへはアドレスが出力されて、汎用メモリＭからはデータがマルチプレックスバス変換器ＭＢＣに出力される。なお、マルチプレックスバス変換器ＭＢＣおよび汎用メモリＭに対して、制御信号が入力されて、上述のマルチプレックスバス変換器ＭＢＣおよび汎用メモリＭの動作が制御される。
【０１０４】
図１６（ｂ）は、図１６（ａ）に示したように、構成要素が１チップ上に構成されたカスタムＲＯＭでなく、それぞれの独立したマルチプレックスバス変換器ＭＢＣ’および汎用メモリＭ’が互いに配線されてＡＧＢＲＯＭ１１Ａを構成している。このように構成することによって、１チップに構成する場合に比べて容易に製造できるメリットがある。また、図１６（ａ）および図１６（ｂ）に示す例においては、ＡＧＢＲＯＭ１１Ａは書換不可能なマスクＲＯＭで構成されるが、書換可能なフラッシュＲＯＭ等によって構成しても良いことは言うまでもない。
【０１０５】
上述のように本発明においては、カートリッジへの供給電圧およびアクセス方法が、内蔵されているメモリの種類によって異なる場合でも、カートリッジを識別して、識別結果に応じて供給電圧および中央処理手段の動作モードを切り換えることによって、カートリッジ内のメモリにアクセス出来るという効果がある。
【図面の簡単な説明】
【図１】本発明にかかる情報処理装置のシステム構成を示すブロック図である。
【図２】図１に示した情報処理装置におけるカートリッジ識別機能の要部の構成を示すブロック図である。
【図３】図１に示した情報処理装置におけるカートリッジ識別方法の説明図である。
【図４】図１に示したＡＧＢ専用カートリッジおよびＣＧＢ用カートリッジの挿入端面部と、カートリッジソケットの対応する挿入口内部を対比して示す説明図である。
【図５】図１に示したＡＧＢ専用カートリッジを情報処理装置に挿入する時の状態を模式的に示した説明図である。
【図６】図１に示したＣＧＢ用カートリッジを情報処理装置に挿入する時の状態を模式的に示した説明図である。
【図７】光電センサ式を用いたカートリッジを識別する方法についての説明図である。
【図８】図２に示したＡＧＢ専用カートリッジおよびＣＧＢ用カートリッジの詳細な構造を示すブロック図である。
【図９】図２に示した、８ビット回路および３２ビット回路に於けるバス制御に関する要部を示すブロック図である。
【図１０】図１に示した情報処理装置のカートリッジインターフェースを示す説明図である。
【図１１】図１０に示したカートリッジインターフェースに関する、コネクタとＡＧＢＲＯＭおよびＣＧＢＲＯＭとの接続関係を示す説明図である。
【図１２】図１に示したＡＧＢ専用カートリッジおよびＣＧＢ用カートリッジにおけるメモリマップを示す説明図である。
【図１３】図８（ａ）に示したＣＧＢＲＯＭと、図８（ｂ）に示したＡＧＢＲＯＭ、およびＡＧＢＲＡＭにおけるリード／ライトアクセス動作を説明するタイムチャートである。
【図１４】マルチプレックス変換回路の構成を示すブロック図である。
【図１５】図１に示した情報処理装置の動作を示すフローチャートである。
【図１６】図８（ｂ）に示したＡＧＢＲＯＭの構成を示すブロック図である。
【図１７】従来の情報処理装置の構成を示すブロック図である。
【図１８】図１７に示した、従来の情報処理装置ＣＧＢの外観図である。
【図１９】図１７に示した、カートリッジの外観図である。
【符号の説明】
ＡＧＢ情報処理装置
２２操作キー
４０サウンドアンプ
４２スピーカ
２００ゲーム機
２３０ＣＰＵ
２３０ａＩ／Ｏバッファコントローラ
２３０ｂＶＲＡＭ
２３０ｃＷＲＡＭ
２３０ｄＲＯＭ
２３０ｅＬＣＤコントローラ
２３０ｆ周辺回路
２３Ａ３２ビット回路
２３Ａ＿１ＡＧＢブートＲＯＭ
２３Ａ＿２ＡＧＢＣＰＵコア
２３Ａ＿３レジスタ
２３Ａ＿４マルチプレックス／８ビットバスコントローラ
２３Ｃ８ビット回路
２３Ｃ＿１ＣＧＢブートＲＯＭ
２３Ｃ＿２ＣＧＢＣＰＵコア
２３Ｃ＿３８ビットバスコントローラ
２４０カートリッジソケット
２４コネクタ
３０カートリッジ形状検出スイッチ
３０ｓセレクタ
２５０電源ユニット
２５ａ電源
２５ｂ電源スイッチ
２５ｃＤＣ−ＤＣコンバータ
２５ｄ電圧検出ＩＣ
２７０液晶表示ユニット
２７ａＬＣＤ
２７ｂレギュレータＩＣ
１００ＡＡＧＢ専用カートリッジ
１１ＡＡＧＢＲＯＭ
１１ＢＡＧＢＲＡＭ
１００ＣＣＧＢ用カートリッジ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an information processing apparatus in which any one of a plurality of detachable cartridges incorporating different types of memories is mounted, and which operates in different modes depending on the type of cartridge in which a central processing unit is mounted.
[0002]
[Prior art]
With reference to FIG. 17, FIG. 18, and FIG. 19, a conventional information processing apparatus will be described taking a game machine as an example. First, as shown in FIG. 17, the conventional information processing apparatus CGB is roughly divided into a program source 100C and a game machine 200C. The program source 100C stores information such as a program necessary for executing the image display game in the game machine 200C, and is configured to be detachably connected to the game machine 200C.
[0003]
Program source 100C is preferably configured as a cartridge including ROM 11C, RAM 12C, clock 14C, and memory bank controller 15C. The ROM 11C is composed of a nonvolatile memory typified by a ROM, a flash memory, and an EE-PROM, and stores a game program in a fixed manner. The ROM 11C stores a program corresponding to the game content.
[0004]
Further, the ROM 11C stores dot data of an image representing an image of a game character or the like, and if necessary, a program for exchanging data with another portable game machine 200C (not shown) or other conventional data A program for ensuring compatibility with a program recorded in a program source 100C (not shown) of the image display game apparatus is stored. Hereinafter, the program source 100C will be referred to as a cartridge. FIG. 19 shows the appearance of the cartridge 100C.
[0005]
The RAM 12C is composed of a readable / writable memory represented by a RAM, and includes an area for storing temporary data related to the progress of the game.
[0006]
When the memory space of the ROM 11C is larger than the memory space that can be handled by the CPU of the game machine 200C, the memory bank controller 15C divides the memory space of the ROM 11C into a plurality of banks, and based on the bank data supplied from the CPU, the ROM 11C Is given as an upper address. Similarly, the RAM 12C is accessed. ROM 11C, RAM 12C, and memory bank controller 15C are detachably connected to game machine 200C via connector 13.
[0007]
The game machine 200C mainly includes an operation key unit 22C, a central processing unit (CPU) 23C, a connector 24C, a RAM 25C, a display controller 26C, a liquid crystal display 27C, an interface 28C, and a connector 29C. The CPU 23C is connected to a RAM 25C and a display controller 26C, which are working memories that temporarily store data for game processing. A liquid crystal display (LCD) 27C is connected to the display controller 26C. Further, a connector 29C is connected to the CPU 23C via an interface 28C. The connector 29C is connected to the connector 29C of another game machine 200C via a cable when exchanging game data with the owner (player) of the other game machine 200C. The CPU 23C is connected to the cartridge 100C via the connector 24C.
[0008]
18 shows the external structure of the information processing device CGB. The information processing device CGB has a connector 24C (FIG. 17) provided on the back surface of the game machine 200C and a connector 13C (FIG. 17) of the cartridge 100C storing the memory. ) To be fitted. An operation key portion 22C is mounted below the surface (plane) of the housing 21C of the game machine 200C, and a liquid crystal display 27C is mounted thereon. And the circuit board which mounted the circuit component shown in FIG. 17 is accommodated in the inside of the housing 21C.
[0009]
The operation key 22C includes a direction switch 22a for instructing a movement direction of a cursor or a character operable by the player, an operation switch 22b for instructing a character action including movement, a start switch 22c ′, and a select switch 22d. .
[0010]
In the information processing apparatus CGB, an 8-bit CPU is used as the CPU 23C. Accordingly, the ROM 11C, RAM 12C, memory bank controller 15C, and connector 13C are also configured with 8-bit specifications (for example, 32-bit data width). Further, in the information processing device CGB in the 8-bit specification, the drive voltage of the ROM 11C and the RAM 12C is 5V. The data width means a signal width including all data signals, address signals, and control signals exchanged between a central processing unit such as a CPU and a memory.
[0011]
Also in the information processing apparatus CGB configured as described above, it is necessary to improve the performance of the CPU in accordance with technological innovation of components represented by the CPU and the like, and increasing user demands for processing capability. However, as a result of technological innovation, the current processing bits of the CPU are different from those in the information processing device CGB. For example, the CPU has 32-bit processing (for example, 48-bit data width), and accordingly, the memory system needs to use 32-bit processing. From such a situation, it is desirable to adopt connectors of 32 bits for the connectors 13C and 24C. Also, the drive voltage of the memory system may be set to a voltage value lower than the conventional one in order to reduce power consumption. For example, the drive voltage of the memory system in the information processing apparatus CGB is 5V, while the new information processing apparatus is set to 3.3V.
[0012]
[Problems to be solved by the invention]
However, the conventional information processing apparatus CGB has acquired many users for many years and has an accumulation of cartridges 100C storing various programs. Therefore, as described above, in addition to the newly used high-performance CPU, the CPU-memory bus transfer mode and the connector are unified to, for example, the 32-bit specification, and the voltage supplied to the memory system is 3.3V. If it is unified, the cartridge 100C, which is a large amount of software resources stored for the conventional information processing apparatus CGB, cannot be used in the new information processing apparatus.
[0013]
As a measure for solving such a problem, a new information processing apparatus AGB (FIG. 1) uses a conventional information processing apparatus in order to maintain program (cartridge) compatibility with the conventional information processing apparatus CGB. An 8-bit CPU for CGB and a 32-bit CPU for a new information processing apparatus AGB are provided. If a cartridge for the information processing device CGB is inserted, it is desirable to operate with an 8-bit CPU system, and if a game cartridge dedicated to the information processing device AGB is inserted, it is desirable to operate with a 32-bit CPU system.
[0014]
To that end, countermeasures against the problems concerning the following three items are necessary.
Problem 1) A function for identifying whether a memory and a program stored in a cartridge are dedicated to the information processing device AGB or the information processing device CGB is provided. Then, by attaching the cartridge to the information processing apparatus AGB, before operating the CPU system of the AGB, the drive voltage suitable for the cartridge is automatically selected and the program stored in the cartridge is suitable. The CPU is identified. Then, after switching the driving voltage supplied to the mounted cartridge, it is necessary to operate the corresponding CPU system.
Problem 2) Further, in order to use the cartridge for the information processing apparatus CGB and the cartridge dedicated to the information processing apparatus AGB in common, the connector which is an external bus has an 8-bit specification that matches the information processing apparatus CGB. As a result, in order to transfer data between the cartridge and the corresponding CPU system via the 8-bit specification connector, when the cartridge is for the information processing device CGB and only for the information processing device AGB, the data to be transferred The number of bits is different from 8 bits and 32 bits. As described above, it is necessary to appropriately switch the bus transfer mode in accordance with combinations in which the data widths of the CPU and the external bus are different.
Problem 3) Furthermore, the cartridge dedicated to the information processing apparatus AGB needs to have a mechanism corresponding to the above-described difference in data width, that is, a bus transfer mode capable of transferring 32-bit data via an 8-bit specification connector. There is.
[0015]
With respect to Problem 1, there is a conventional technique (Japanese Patent Laid-Open No. 8-180149; hereinafter referred to as “Prior Art 1”) in which a slider moves when an IC card is connected to a connector and a signal to be input to the IC card is switched. Further, there is a memory card adapter technology (Japanese Patent Laid-Open No. 10-222621; hereinafter referred to as “Prior Art 2”) that switches a power supply voltage supplied to a memory card depending on whether or not a memory card to be inserted has a recess.
Prior art 1 and prior art 2 only disclosed that the voltage or signal supplied to the IC card is switched depending on the shape of the IC card (or memory card). It does not disclose at all whether it works
[0016]
The present invention has been made to solve the above problem 1. In an information processing apparatus capable of identifying new and old cartridges (program sources) having different operation modes and operating correctly according to the operation modes, the cartridge Accordingly, an object of the present invention is to provide an information processing apparatus in which the CPU can access the memory in the cartridge by switching the drive voltage supplied to the memory and switching the operation mode of the CPU.
[0017]
[Means for Solving the Problems and Effects of the Invention]
In the first invention, either the first cartridge containing the first memory driven by the first voltage or the second cartridge containing the second memory driven by the second voltage is attached or detached. An information processing apparatus that is freely mounted and performs processing based on data stored in a memory stored in the mounted cartridge,
The first cartridge is provided with a mark for distinguishing from the second cartridge,
A cartridge identifier for identifying the first cartridge and the second cartridge based on the sign;
A voltage that supplies a first voltage when the cartridge identifier is identified as the first cartridge by the cartridge identifier and supplies a second voltage when it is identified as the second cartridge. A feeder,
An information processing apparatus including a central processing unit that starts in a first mode when a first voltage is supplied and starts in a second mode when a second voltage is supplied.
[0018]
As described above, in the first aspect of the invention, the drive voltage is supplied to the memory housed in the cartridge by selecting the drive voltage of the memory housed in the cartridge based on the cartridge. Further, the central processor determines the mode according to the drive voltage.
[0019]
In a second aspect based on the first aspect, the voltage supply is
A first output device for supplying a first voltage;
A second output device for supplying a second voltage;
The cartridge identifier is energized to connect to the first output device before the cartridge is mounted, and is connected to the second output device and the first output when the second cartridge is mounted. When the cartridge is mounted, the cartridge remains connected to the first output device.
[0020]
In a third aspect based on the first aspect, the voltage supply device includes a voltage detector that detects a voltage supplied to the cartridge identification device,
The central processor is activated according to the activation program and operates in either the first mode or the second mode according to the voltage detected by the voltage detector.
[0021]
In a fourth aspect based on the third aspect, the central processor is
A first arithmetic unit driven in a first mode;
A second arithmetic unit driven in the second mode,
A computing unit switching unit is provided that selectively executes only one of the first computing unit and the previous two computing units according to the voltage detected by the voltage detector.
[0022]
In a fifth aspect based on the first aspect, the sign is a difference in shape between the first cartridge and the second cartridge,
The cartridge discriminating device is characterized by contacting the mounted cartridge and identifying whether the mounted cartridge is the first cartridge or the second cartridge based on the difference in shape.
[0023]
In a sixth aspect based on the first aspect, the indicator is a memory that stores an identification code indicating the type of the cartridge and is housed in the cartridge.
The cartridge identifier reads the identification code, and identifies whether the cartridge mounted is the first cartridge or the second cartridge based on the identification code.
[0024]
In a seventh aspect based on the first aspect, the indicator is two signal lines that take one of a short-circuit state and a non-short-circuit state,
The cartridge discriminator is characterized by detecting a short-circuit state of two signal lines and discriminating whether the mounted cartridge is the first cartridge or the second cartridge based on the short-circuit state.
[0025]
DETAILED DESCRIPTION OF THE INVENTION
With reference to FIGS. 1, 2, 3, 4, 5, 6, and 7, the cartridge identification when the information processing apparatus according to the embodiment of the present invention is applied to a game machine will be described. To do. Thereafter, the operation of the information processing apparatus according to the embodiment of the present invention will be described with reference to FIGS. 8, 9, 10, 11, 12, 13, 14, and 15. Further, a cartridge according to an embodiment of the present invention will be described with reference to FIG.
[0026]
First, FIG. 1 shows an outline of a system block when the information processing apparatus AGB according to the present embodiment is applied to a game machine. The information processing apparatus AGB broadly includes a program source 100 and a game machine 200. The program source 100 is configured to store information such as a program necessary for executing the image display game in the game machine 200 and to be detachably connected to the game machine 200.
[0027]
As described above, there are two types of program sources 100: the program source 100C for the conventional information processing apparatus CGB and the program source 100A dedicated to the information processing apparatus AGB. Hereinafter, the program source 100C is referred to as a CGB cartridge 100C, and the program source 100A is referred to as an AGB dedicated cartridge 100A. Since the AGB cartridge 100A basically has the same configuration as the CGB cartridge 100C, only the differences will be described for the sake of simplicity.
[0028]
The AGB dedicated cartridge 100A includes a ROM 11A and a backup RAM 11B that store programs for processing by the 32-bit CPU system of the information processing apparatus AGB. The drive voltage of the ROM 11A and the backup RAM 11B is 3.3V as described above. The CGB cartridge 100C includes a ROM 11C driven by a voltage of 5 V for storing a program for processing by the 8-bit CPU system of the information processing apparatus AGB. Both the AGB cartridge 100A and the CGB cartridge 100C have an 8-bit connector 13.
[0029]
The game machine 200 roughly includes a central processing unit (CPU) 230, a cartridge socket 240, a power supply unit 250, and a liquid crystal display unit 270. The connector unit 240 is preferably formed at the end of the game machine 200 in such a shape that the AGB dedicated cartridge 100A or the CGB cartridge 100C can be inserted, and engages with the connector 13 of the AGB dedicated cartridge 100A and the CGB cartridge 100C. A connector 24 and a cartridge shape detection switch 30 for detecting the shape of the inserted cartridge 100A or 100C are provided. The liquid crystal display unit 270 includes an LCD 27a and a regulator IC 27b.
[0030]
The CPU 230 internally includes both an 8-bit circuit 23C that performs 8-bit arithmetic processing for the conventional information processing device CGB and a 32-bit circuit 23A that performs 32-bit arithmetic processing unique to the information processing device AGB. Type of unit. Further, the CPU 230 is connected to the 32-bit circuit 23A and the 8-bit circuit 23C, and the other is connected to the internal mechanism of the AGB dedicated cartridge 100A or the CGB cartridge 100C via the connectors 24 and 13, and the data between the two is connected. An I / O buffer controller 230a for controlling the input / output buffers of the I / O buffer.
[0031]
Further, the CPU 230 includes a VRAM 230b, a WRAM 230c, a ROM 230d, an LCD controller 230e, and a peripheral circuit 230f connected to the 32-bit circuit 23A and the CPU 23C via a bus. The peripheral circuit 230f performs processing such as voice, DMA, timer, and I / O.
[0032]
The operation key 22, sound amplifier 40, speaker 42, power supply unit 250, and liquid crystal display unit 270 are further connected to the CPU 230, and the program stored in the above-described cartridge 100 based on the operation of the operation key 22 by the user. And the execution result is presented to the outside via the LCD 27a and the speaker 42.
[0033]
The power supply unit 250 includes a power supply 25a, a power switch 25b, a DC-DC converter 25c, and a voltage detection IC 25d. The power supply 25a is preferably composed of a battery, and supplies power to the DC-DC converter 25c via the power switch 25b. The DC-DC converter 25c converts DC power supplied from the power supply 25a to generate DCs having a plurality of different voltages. In this example, the DC-DC converter 25c generates DC of −15V, 2.5V, 3.3V, 5V, and 13.6V.
[0034]
The cartridge shape detection switch 30 is connected to the DC-DC converter 25c. When the cartridge 100 mounted in the cartridge socket 240 is an AGB cartridge 100A, 3.3V DC is selected and output to the cartridge 100. When the CGB cartridge 100C is mounted, DC of 5V is selected and output to the cartridge 100. The relationship between the cartridge shape detection switch 30, the AGB cartridge 100A, and the CGB cartridge 100C will be described in detail below with reference to FIGS.
[0035]
FIG. 2 is a block diagram showing a main part related to the cartridge 100 identification processing by the cartridge shape detection switch 30 described above. FIG. 2 shows in detail only the main part of the configuration for identifying the cartridge 100 in the information processing apparatus AGB shown in FIG. That is, in the AGB dedicated cartridge 100A, the ROM 11A and the backup RAM 11B constitute the 3.3V interface memory 11. As described later with reference to FIGS. 10 and 11, the 3.3V interface memory 11 can perform data transfer in the multiplex mode via the 8-bit bus. In the CGB cartridge 100C, the ROM 11C is a 5V interface memory.
[0036]
The CPU 230 includes a switching circuit 230s that selectively drives either the 32-bit circuit 23A or the 8-bit circuit 23C based on the value of the register 23A_3 supplied from the voltage detector 26d. Specifically, the 32-bit circuit 23A includes an AGB boot ROM 23A_1, an AGB CPU core 23A_2, a register 23A_3, and a multiplex / 8-bit bus controller 23A_4. Note that “AGB” here means a 32-bit operation unique to the information processing apparatus AGB.
[0037]
The 8-bit circuit 23C includes a CGB boot ROM 23C_1, a CGB CPU core 23C_2, and an 8-bit bus controller 23C_3. Note that “CGB” here means an 8-bit operation unique to the information processing apparatus CGB.
[0038]
The reset circuit 50 resets the CPU 230 in response to the voltage (3.3 V) supplied from the DC-DC converter 25C.
[0039]
The cartridge shape detection switch 30 has a selector 30s that can be selected from two alternatives. The selector 30s selectively connects either the 3.3V output terminal or the 5V output terminal of the DC-DC converter 25c, and connects the cartridge 100 inserted in the cartridge socket 240 to the selected output terminal. It is configured to provide an output. In this example, the selector 30s is normally urged to connect to the 3.3V output terminal when the cartridge is not inserted into the cartridge socket 240. That is, in the information processing apparatus AGB, the drive voltage of the memory system is 3.3V as a reference.
[0040]
In this example, a method for uniquely selecting an output voltage according to the type of cartridge 100 (aside from the AGB dedicated cartridge 100A or the CGB cartridge 100C) will be described. First, when the CGB cartridge 100C is inserted into the cartridge socket 240, the cartridge shape detection switch 30 is provided at a position where a part thereof abuts against the selector 30s.
[0041]
With this configuration, as the CGB cartridge 100C is inserted into the cartridge socket 240, the selector 30s is pushed toward the 5V output terminal by the contact portion of the CGB cartridge 100C. The selector 30s is separated from the 3.3V output terminal which is the standard position, and when the CGB cartridge 100C is fitted (attached) to the cartridge socket 240, the selector 30s is the other possible position and the 5V output is provided. Holds the terminal securely connected. As a result, a DC output of 5 V is supplied from the DC-DC converter 25c to the CGB cartridge 100C.
[0042]
On the other hand, the AGB cartridge 100A is shaped so as not to come into contact with the selector 30s in the process of inserting the AGB cartridge 100A into the cartridge socket 240. Then, even when the AGB cartridge 100A is completely attached to the cartridge socket 240, the selector 30s remains biased to the 3.3V output terminal. As a result, the DC output of 3.3 V is supplied from the DC-DC converter 25c to the AGB dedicated cartridge 100A.
[0043]
Next, the method for identifying the cartridge 100 will be described in detail with reference to FIGS. First, a case where the standard position of the selector 30s is connected to the 3.3V output terminal will be described with reference to FIG. FIG. 3A shows a state in which the state before and after the AGB dedicated cartridge 100A is inserted into the cartridge socket 240 is seen from the side. In this example, the selector 30s is provided near the side end of the cartridge socket 240 so as to be substantially perpendicular to the insertion end face of the AGB dedicated cartridge 100A. A notch 100n is provided in the portion of the AGB cartridge 100A that the selector 30s contacts when the AGB cartridge 100A is inserted into the cartridge socket 240 in the Di direction.
[0044]
On the other hand, FIG. 3B shows a state in which the state before and after the CGB cartridge 100C is inserted into the cartridge socket 240 is viewed from the side. In this example, unlike the AGB cartridge 100A, the notch 100n is not provided in the portion of the CGB cartridge 100C with which the selector 30s abuts when the CGB cartridge 100C is inserted into the cartridge socket 240 in the Di direction. As a result, the selector 30s is pushed down by the insertion end face of the CGB cartridge 100C and held in a state of being connected to the 5V output terminal.
[0045]
FIG. 4 shows a comparison between the insertion end face portions of the AGB cartridge 100A and the CGB cartridge 100C and the corresponding insertion opening of the cartridge socket 240.
[0046]
FIG. 5 schematically shows a state when the AGB dedicated cartridge 100A configured as described above is inserted into the information processing apparatus AGB. FIG. 5A shows a state in which the state before the AGB dedicated cartridge 100A is inserted into the cartridge socket 240 of the information processing apparatus AGB is viewed obliquely from above. FIG. 5B shows a state in which the information processing apparatus AGB and the AGB dedicated cartridge 100A in the same state as shown in FIG.
[0047]
FIG. 6 schematically shows a state when the CGB cartridge 100C configured as described above is inserted into the information processing apparatus AGB. FIG. 6A shows a state in which the state before the CGB cartridge 100C is inserted into the cartridge socket 240 of the information processing apparatus AGB is viewed obliquely from above. FIG. 6B shows a state in which the information processing apparatus AGB and the CGB cartridge 100C in the same state as shown in FIG.
[0048]
In the example shown in FIGS. 3 and 4, the example in which the notch 100n is provided as in the AGB dedicated cartridge 100A has been described. However, a protrusion is provided at a position in contact with the selector 30s of the information processing apparatus AGB. Also good. However, in this case, the standard position of the selector 30s must be a position connected to the 5V output terminal, and the contents of the subsequent processing are different from the method in the configuration shown in FIGS.
[0049]
In the present example, the identification of the cartridge 100 has been described in detail with respect to an example in which the selector 30 s is brought into mechanical contact with the cartridge 100 and based on the difference in the shape of the cartridge 100. However, the cartridge 100 can be identified by non-contact without bringing the cartridge shape detection switch 30 into contact with the cartridge 100. Examples of such non-contact type cartridge identification include a photoelectric sensor type and a reed switch type.
[0050]
FIG. 7 shows an example of a photoelectric sensor type. FIGS. 7A and 7B show a transmission type example in which the cartridge 100 is identified based on whether or not the light L is transmitted. 7A and 7B, the cartridge shape detection switches 30 ′ and 30 ″ include a light emitting unit 30a and an optical sensor 30b. In the case shown in FIG. A rib 30s ′ provided with 100n ′ is further included.On the other hand, in the case shown in FIG. 7B, a rib 30s ″ having no opening is provided instead of the rib 30s ′. By providing the cartridge 30 with the rib 30s ′ or the rib 30s ″ thus configured and providing the light emitting unit 30a and the optical sensor 30b in the cartridge socket 240, the cartridge can be identified depending on whether or not the light L is transmitted.
[0051]
FIGS. 7C and 7D show a reflection type example for identifying the cartridge 100 based on whether or not the light L is reflected. In this example, the cartridge shape detection switches 30ab and 30ab ′ include the light emitting / receiving unit 30ab in both cases of FIGS. 7C and 7D. In the example shown in FIG. 7C, the rib 30s ′ described above is further included. In the example shown in FIG. 7D, the rib 30r similar to the rib 30s ″ described above but having a reflecting surface 100r that reflects the light L. By providing the cartridge 30 with the rib 30s ′ or the rib 30r configured as described above and the light emitting / receiving unit 30ab in the cartridge socket 240, the cartridge can be identified depending on whether or not the light L is reflected. it can.
[0052]
In addition to the method described above, a magnetic material is added to the cartridge 100, and the magnetic material is used to drive the selector (30s) of the cartridge shape detection switch 30 provided in the cartridge socket 240. 100 can be identified. Needless to say, the means for identifying the AGB cartridge 100A and the CGB cartridge 100C may be provided in the information processing apparatus CGB instead of the AGB cartridge 100A.
[0053]
Further, as an example of the cartridge identification means, an identification code corresponding to the type of cartridge is stored in a storage medium, and the identification code is read to determine whether the cartridge is an AGB dedicated cartridge 100A or a CGB cartridge 100C. May be identified. The operation of the information processing apparatus AGB when identifying the cartridge using the identification code will be described. When the information processing apparatus AGB is turned on, the AGB CPU core 23A_2 is first activated. A voltage of 3.3 V is supplied to the cartridge.
[0054]
The AGB CPU core 23A_2 reads the identification code stored in the specific area of the memory in the cartridge. If the read identification code is a code indicating the AGB dedicated cartridge 100A, the AGB CPU core 23A_2 continues the processing. If the read identification code does not indicate the AGB cartridge 100A, the identification code cannot be correctly read in the case of the CGB cartridge 100C due to the difference in drive voltage and bus control. Therefore, based on the determination that the cartridge does not indicate the AGB dedicated cartridge 100A, the AGB CPU core 23A_2 activates the switching circuit 230s.
[0055]
The switching circuit 230s stops the AGB CPU core 23A_2 and starts the CGB CPU core 23C_2, and switches the voltage supplied to the cartridge to 5 V by a separately provided selector. The drive voltage of the AGB dedicated cartridge 100A and the CGB cartridge 100C is made common (for example, 3.3V), and a dedicated memory for storing an identification code that is accessed by common bus control (for example, separate bus control) is provided in the cartridge. If separately stored, the AGB CPU core 23A_2 can access the dedicated memory regardless of the type of cartridge, and can correctly read the identification code.
[0056]
Further, two signal lines for identification are provided in the cartridge 100, for example, the two signal lines are short-circuited in the AGB cartridge 100A, and the two signal lines are not short-circuited in the CGB cartridge 100C. The information processing apparatus AGB may identify the type of cartridge by detecting the short-circuit state of the two signal lines. The operation of the information processing apparatus AGB for identifying a cartridge by short-circuiting two signal lines is substantially the same as that for identifying a cartridge using an identification code, but the AGB CPU 23A_2 does not read the identification code. Detects the short-circuit state of the signal line. In this case, since only the short circuit state is detected, the short circuit state can be correctly detected even when the CGB cartridge 100C is mounted and a voltage of 3.3 V is supplied.
[0057]
Hereinafter, the operation of the information processing apparatus AGB will be described with reference to FIGS. First, a detailed structure of the AGB cartridge 100A and the CGB cartridge 100C shown in FIG. 2 will be described with reference to FIG. As shown in FIG. 8A, the CGB cartridge 100C includes a ROM 11C which is a 5V interface memory. The ROM 11C is composed of a general-purpose memory for storing an 8-bit program for the information processing device CGB as described above, and has an 8-bit bus memory space. In this sense, it is referred to as CGB ROM. The CGB ROM 11C is connected to chip select bar / CS, write bar / WR, and read bar / RD lines, and an 8-bit bus (5V interface).
[0058]
As shown in FIG. 8B, in the AGB dedicated cartridge 100A, the 3.3V interface memory 11 includes an AGB ROM 11A having a multiplex bus memory space and an AGB RAM 11B having an 8-bit bus memory space composed of general-purpose memories. Including. Both AGB ROM 11A and AGB RAM 11B are connected to chip select bar / CS, chip select 2 bar / Cs2, write bar / WR, read bar / RD lines, and a multiplex / 8 bit bus (3.3V interface). ) Is connected.
[0059]
The AGB ROM 11A is the same as the ROM 11A shown in FIG. 1, and the AGB RAM 11B is the same as the backup RAM 11B shown in FIG. In addition, in order to clarify the meaning in each AGB cartridge 100A, they will be referred to as AGB ROM 11A and AGB RAM 11B again.
[0060]
FIG. 9 shows a block diagram of a main part relating to bus control in the 8-bit circuit 23C and the 32-bit circuit 23A shown in FIG. In the 32-bit circuit 23A, the multiplex / 8-bit bus controller 23A_4 includes a multiplex bus controller 23A_4a for the AGB ROM 11A and an 8-bit bus controller 23A_4b for the AGB RAM 11B. The AGB CPU core 23A_2 outputs an address to the multiplex / 8-bit bus controller 23A_4, and the multiplex / 8-bit bus controller 23A_4 exchanges data corresponding to the input address with the AGB CPU core 23A_2.
[0061]
In the 8-bit circuit 23C, the CGB CPU core 23C_2 outputs an address to the 8-bit bus controller 23C_3 for the CGB ROM 11C, and the 8-bit bus controller 23C_3 exchanges data corresponding to the input address with the CGB CPU core 23C_2.
[0062]
FIG. 10 shows a cartridge interface of the information processing apparatus AGB. In the figure, the “No” column at the left end corresponds to a pin number in the connector 24 of the information processing apparatus AGB. The “CGB” column shows input / output data when the CGB cartridge 100C is connected. “AGB ROM” indicates input / output data when the AGB dedicated cartridge 100A is connected and the AGB ROM is accessed. “AGB RAM” indicates input / output data when the AGB dedicated cartridge 100A is connected and the AGB RAM is accessed. “Remarks” describes the contents of the input / output corresponding to the pin number.
[0063]
As can be seen from the figure, when the CGB cartridge 100C is connected, the 8-bit program is executed by the 16-bit address lines of the pin numbers 6 to 21 (A0 to A15), so that the 8-bit program is executed. The CPU requests the ROM to output 8-bit data having pin numbers 22 to 29 (D0 to D7).
[0064]
On the other hand, when the AGB dedicated cartridge 100A is connected and the AGB ROM is accessed, the CPU uses a 24-bit address line with pin numbers 6 to 29 (A0 to A23) to execute a 32-bit program. , 16-bit data output of pin numbers 6 to 21 (D0 to D15) is requested. In this case, in the pin numbers 6 to 21, address input and data output are executed in a time-sharing manner. Such an operation mode is referred to as a multiplex mode.
[0065]
The data bus of the 32-bit circuit 23A has a 32-bit width, and thus the external bus has a multiplex 16-bit width. Therefore, when sending 32-bit data, the data is divided into two 16-bit units. The pin assignment of the cartridge interface when the AGB dedicated cartridge 100A is connected and the AGB RAM is accessed is substantially the same as when the CGB cartridge 100C is connected.
[0066]
In the multiplex mode, it means a process in which requested data is read out on the same bus after the address of data to be read on one bus is output. Thus, since one bus is time-divided and used for two types of address lines and data lines, this is an effective method when the number of bus pins is insufficient with respect to the number of bits of processing data.
[0067]
FIG. 11 shows a connection relationship between the connector 13 described with reference to FIG. 10 and the AGB ROM 11A and the CGB ROM 11C.
[0068]
FIG. 12 shows a memory map in the information processing apparatus AGB.
FIG. 12A shows a memory map of the information processing apparatus AGB when the AGB dedicated cartridge 100A is connected. Addresses 00000000h to 08000000h are internal ROM, internal RAM, I / O and registers in the information processing apparatus AGB. The addresses 0800000h to 0E000000h represent the memory space of the AGB ROM 11A, and the addresses 0E000000h to 0E00FFFFh represent the memory space of the AGB RAM 11B.
[0069]
FIG. 12B shows a memory map of the information processing apparatus AGB when the CGB cartridge 100C is connected. The addresses 0000h to 8000h are the internal ROM, internal RAM, I / O and the information processing apparatus AGB. This is a memory space reserved for registers and the like, and addresses 8000h to FFFFh represent the memory space of the CGB ROM 11C.
[0070]
When the 32-bit circuit 23A designates the memory space of the AGB ROM 11A at the addresses 0E000000h to 0800000h, memory transfer is performed in the multiplex bus mode, and the memory space of the AGB RAM 11B at the addresses 0E000000h to 0E00FFFFh is designated. Sometimes memory transfers are performed in the normal bus mode.
[0071]
A read / write access operation in the AGB ROM 11A, the AGB RAM 11B, and the CGB ROM 11C will be described with reference to the time chart shown in FIG.
First, FIG. 13A shows a time chart of read access of the AGB ROM 11A. In the figure, in order from the top, Ck indicates the waveform of the system clock, and AD [0:15] indicates the addresses and data of the addresses A0 / data D0 to A15 / D15 at the pin numbers 6 to 21 shown in FIG. Similarly, CSB indicates the operation of the chip select bar at pin number 5 shown in FIG. 10, and RDB also indicates the operation of the read bar at pin number 4 shown in FIG. : 23] indicates the address output at the addresses A16 to A23 in the pin numbers 22 to 29 shown in FIG. 10, and t0 to t13 in the lowermost stage indicate the time synchronized with the falling edge of the system clock Ck.
[0072]
In FIG. 13A, the AGB ROM 11A is subjected to random access control between times t1 and t4, is subjected to sequential access control between times t5 and t8, and is subjected to random access control again between times t9 and t12. That is, the chip select bar CSB is set low during the period from time t1 to time t8. On the other hand, the lead bar RDB is intermittently set low during times t3 to t4, times t5 to t6, and times t7 to t8. In this state, after the read address is output to AD [0:15] from time t1 to time t2, the data is sequentially accessed over three blocks by sequential access from time t4 to time t9. Is being read out. Further, random access control is performed after time t9.
[0073]
Note that the sequential access is a control method for reading the memory contents of consecutive addresses. Therefore, when the addresses are continuous, it is not necessary to output the address from the CPU, and the memory address can be counted up only by the control signal (RDB). That is, data can be read at a high speed as much as it is not necessary to output an address. At the start of program execution, the program may be started smoothly by collecting and sequentially reading out the program data in advance.
[0074]
Random access is a control method for reading the memory contents of non-consecutive addresses. It is necessary to input an address every time the memory is read, and data reading is slow.
[0075]
As described above, in the AGB ROM 11A, the reason why the random access control and the sequential control are performed in combination is as follows. In other words, the multiplexed bus has the advantage that the number of pins of the interface bus can be reduced, while the address and data are used as a shared bus with one pin. Therefore, there is a problem that data can be output only after an address is input, and the access speed is slower than that of a normal bus. This problem can be improved by the above-described sequential access control. However, in order to execute the sequential access control, a special circuit (address counter) corresponding to the sequential access is required on the memory side.
[0076]
Next, a multiplex conversion circuit using an address counter that enables sequential access will be described with reference to FIG. In the multiplex bus converter MBC, A [23:16] inputted to the address counter AC means A23 to A16 which are CPU upper addresses, and AD [15: 0] is CPU lower addresses A15 to A0 and data. D15 to D0 are meant. Further, the chip select bar / CS is input to the LOAD of the address counter AC, and the read bar / RD is input to the CLOCK. Based on these four types of inputs, the address counter AC outputs a memory address bus MA [23: 0] signal. The memory data bus MD [15: 0] is connected to AD [15: 0], and data D15 to D0 are output.
[0077]
In the multiplex bus converter MBC configured as described above, the address counter AC is a 24-bit counter, and the A [23:16] signal and the AD [15: 0] signal are output at the falling edge of the chip select bar / CS signal. Load and generate memory address bus MA [23: 0] signal. The read bar / RD signal is input to the address counter AC as a count up signal. As a result, sequential access control can be realized. Note that the timing of outputting data from the memory is controlled by the chip select bar / CS signal and the read bar / RD signal.
[0078]
FIG. 13B shows a timing chart of write access of the AGB RAM 11B. FIG. 13C shows a timing chart of read access of the AGB RAM 11B. FIG. 13D shows a read access timing chart of the CGB ROM 11C. The symbols shown in FIGS. 13 (b), 13 (c), and 13 (d) are the same as those described with reference to FIG. 13 (a).
[0079]
The operation of the information processing apparatus AGB according to the present invention will be described with reference to the flowchart shown in FIG. First, in step S2, the cartridge 100 is inserted into the cartridge socket 240 of the information processing apparatus AGB. Then, the process proceeds to the next step S4.
[0080]
In step S4, the cartridge shape detection switch 30 determines whether the inserted cartridge 100 is the AGB dedicated cartridge 100A or the CGB cartridge 100C based on the state of the selector 30s.
Specifically, when the cartridge 100 is the AGB dedicated cartridge 100A, the selector 30s remains in the standard position OFF and is connected from the DC-DC converter 25c to the 3.3V DC output terminal.
[0081]
On the other hand, when the cartridge 100 is the CGB cartridge 100C, the selector 30s is moved from the standard position (OFF), connected to the 5V output terminal, and turned ON. When the cartridge 100 is mounted in the cartridge socket 240, the process proceeds to the next step S5.
[0082]
In step S5, the power switch 25b of the information processing apparatus AGB is turned on by the user. In step S4, if the selector 30s is OFF, the process proceeds to step S6.
[0083]
In step S6, 3.3V DC is supplied from the DC-DC converter 25c to the cartridge 100, the I / O buffer controller 230a of the CPU 230, and the voltage detection IC 25d via the cartridge shape detection switch 30. Then, the process proceeds to the next step S8.
[0084]
In step S8, the voltage detection IC 25d detects the DC voltage 3.3V supplied via the cartridge shape detection switch 30, and then indicates a high level (1 indicating that the AGB dedicated cartridge 100A is mounted in the register 23A_3. ) Output the signal. Then, the process proceeds to the next step S14.
[0085]
On the other hand, if the cartridge shape detection switch 30 is ON when the cartridge 100 is mounted in the cartridge socket 240 in step S4 described above, the process proceeds to step S10 through step S5.
[0086]
In step S10, since the cartridge 100 is already mounted in the cartridge socket 240, the DC of 5V is supplied from the DC-DC converter 25c via the cartridge shape detection switch 30 to the cartridge 100, the I / O buffer controller 230a of the CPU 230, and It is supplied to the voltage detection IC 25d. Then, the process proceeds to the next step S12.
[0087]
In step S12, the voltage detection IC 25d detects the DC voltage 5V supplied via the cartridge shape detection switch 30, and then indicates a low level (0) signal indicating that the CGB cartridge 100C is mounted in the register 23A_3. Is output. Then, the process proceeds to the next step S14.
[0088]
In step S14, the reset circuit 50 releases the reset of the CPU 230 in response to the input of the voltage (3.3V) supplied from the DC-DC converter 25C. Then, the process proceeds to the next step S16.
[0089]
In step S16, the AGB CPU core 23A_2 in the CPU 230 is activated and starts executing the process described in the AGB boot ROM 23A_1. Then, the process proceeds to the next step S18.
[0090]
In step S18, the AGB CPU core 23A_2 determines whether the value written in the register 23A_3 is 1 or 0. If the value is 1, that is, if the AGB cartridge 100A is installed, the process proceeds to step S20.
[0091]
In step S20, the process described in the AGB boot ROM 23A_1 is continuously executed. Then, the process proceeds to the next step S22.
[0092]
In step S22, the memory in the AGB dedicated cartridge 100A is accessed using the multiplex bus interface. Note that the memory access by the multiplex bus interface is as described with reference to FIGS. Then, the process proceeds to the next step S24. As described with reference to FIGS. 13A and 14, it goes without saying that sequential access control can be performed to improve data read efficiency.
[0093]
In step S24, based on the data read in step S22, a 32-bit game dedicated to the information processing apparatus AGB stored in the AGB dedicated cartridge 100A starts.
[0094]
On the other hand, in step S18 described above, if the value is 0, that is, if the CGB cartridge 100C is installed, the process proceeds to step S26.
[0095]
In step S26, the switching circuit 230s is activated. Then, the process proceeds to the next step S28.
[0096]
In step S28, the AGB CPU core 23A_2 is stopped by the switching circuit 230s, while the CGB CPU core 23C_2 is started. Then, the process proceeds to the next step S30.
[0097]
In step S30, the CGB CPU core 23C_2 executes a process described in the CGB boot ROM 23C_1. Then, the process proceeds to the next step S32.
[0098]
In step S32, the memory in the CGB cartridge 100C is accessed by the general-purpose bus interface. Note that the memory access by the general-purpose interface is as described with reference to FIGS. Then, the process proceeds to the next step S34.
[0099]
In step S34, based on the data read from the CGB cartridge 100C in step S32, an 8-bit game dedicated to the information processing apparatus CGB stored in the CGB cartridge 100C is started. In the present embodiment, as described above, the bus mode is switched between the AGB ROM 11A and the CGB ROM 11C by identifying the cartridge 100 mounted in the cartridge socket 240. The bus mode may be switched according to the value of the read address.
[0100]
In the above-described flowchart, the processes from Steps S2 to S14 are performed by providing the AGB dedicated cartridge 100A with a notch 100n, the selector 30s of the cartridge shape detection switch 30 conforming to the notch 100n, and DC- It is implemented mechanically by being configured to connect to the 3.3V output terminal of the DC converter 25c. Steps S16 to S34 are executed by elements inside the CPU 230.
[0101]
However, the branch of the process in step S18 is uniquely determined by the output from the voltage detection IC 25d in step S8 and step S12. That is, depending on whether or not the cartridge 100 has the notch 100n, whether it is accessed through the multiplex bus interface in step S22 or whether it is accessed through the general-purpose bus interface in step S32 is uniquely determined. In this sense, the notch 100n provided in the cartridge 100 serves as a bus mode selector.
[0102]
Next, the configuration of the AGB ROM 11A will be described with reference to FIG. FIG. 16A shows an example in which a custom ROM is configured on one chip. In the figure, the AGB ROM 11A includes a multiplex bus converter MBC and a general-purpose memory M on one chip. The upper address A16 to A23 shown in FIG. 10 is input to the multiplex bus converter MBC.
[0103]
Further, the outputs of the data D0 (1) to D15 are multiplexed and executed together with the inputs of the lower addresses A0 (1) to A15. An address is output from the multiplex bus converter MBC to the general-purpose memory M, and data is output from the general-purpose memory M to the multiplex bus converter MBC. A control signal is input to the multiplex bus converter MBC and the general-purpose memory M, and the operations of the multiplex bus converter MBC and the general-purpose memory M are controlled.
[0104]
In FIG. 16B, as shown in FIG. 16A, each of the independent multiplex bus converters MBC ′ and the general-purpose memory M ′ is not a custom ROM whose components are configured on one chip. AGB ROM 11A is configured by being wired together. By configuring in this way, there is a merit that it can be easily manufactured as compared with the case of configuring in one chip. In the example shown in FIGS. 16A and 16B, the AGB ROM 11A is composed of a non-rewritable mask ROM, but it goes without saying that it may be composed of a rewritable flash ROM or the like. .
[0105]
As described above, in the present invention, even when the supply voltage to the cartridge and the access method differ depending on the type of the built-in memory, the cartridge is identified, and the supply voltage and the operation of the central processing unit are performed according to the identification result. By switching the mode, there is an effect that the memory in the cartridge can be accessed.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a system configuration of an information processing apparatus according to the present invention.
2 is a block diagram illustrating a configuration of a main part of a cartridge identification function in the information processing apparatus illustrated in FIG. 1;
3 is an explanatory diagram of a cartridge identification method in the information processing apparatus shown in FIG. 1; FIG.
4 is an explanatory view showing a comparison between an insertion end face portion of the cartridge for AGB and the cartridge for CGB shown in FIG. 1 and the inside of a corresponding insertion opening of the cartridge socket. FIG.
FIG. 5 is an explanatory view schematically showing a state when the AGB cartridge shown in FIG. 1 is inserted into the information processing apparatus.
6 is an explanatory view schematically showing a state when the CGB cartridge shown in FIG. 1 is inserted into the information processing apparatus. FIG.
FIG. 7 is an explanatory diagram of a method for identifying a cartridge using a photoelectric sensor type.
FIG. 8 is a block diagram showing a detailed structure of the AGB dedicated cartridge and the CGB cartridge shown in FIG. 2;
FIG. 9 is a block diagram showing a main part relating to bus control in the 8-bit circuit and the 32-bit circuit shown in FIG. 2;
10 is an explanatory diagram showing a cartridge interface of the information processing apparatus shown in FIG. 1. FIG.
11 is an explanatory diagram showing a connection relationship between a connector, an AGB ROM, and a CGB ROM with respect to the cartridge interface shown in FIG. 10;
12 is an explanatory diagram showing a memory map in the AGB dedicated cartridge and the CGB cartridge shown in FIG. 1; FIG.
13 is a time chart for explaining read / write access operations in the CGB ROM shown in FIG. 8A, the AGB ROM shown in FIG. 8B, and the AGB RAM.
FIG. 14 is a block diagram showing a configuration of a multiplex conversion circuit.
15 is a flowchart showing an operation of the information processing apparatus shown in FIG.
16 is a block diagram showing a configuration of the AGB ROM shown in FIG.
FIG. 17 is a block diagram illustrating a configuration of a conventional information processing apparatus.
18 is an external view of the conventional information processing apparatus CGB shown in FIG.
19 is an external view of the cartridge shown in FIG.
[Explanation of symbols]
AGB information processing equipment
22 Operation keys
40 sound amplifier
42 Speaker
200 game consoles
230 CPU
230a I / O buffer controller
230b VRAM
230c WRAM
230d ROM
230e LCD controller
230f peripheral circuit
23A 32-bit circuit
23A_1 AGB boot ROM
23A_2 AGB CPU core
23A_3 register
23A_4 Multiplex / 8-bit bus controller
23C 8-bit circuit
23C_1 CGB boot ROM
23C_2 CGB CPU core
23C_3 8-bit bus controller
240 Cartridge socket
24 connectors
30 Cartridge shape detection switch
30s selector
250 power supply unit
25a power supply
25b Power switch
25c DC-DC converter
25d voltage detection IC
270 Liquid crystal display unit
27a LCD
27b Regulator IC
100A AGB cartridge
11A AGB ROM
11B AGB RAM
100C CGB cartridge

Claims

One of the first cartridge storing the first memory driven by the first voltage and the second cartridge storing the second memory driven by the second voltage is detachably mounted, An information processing apparatus for performing processing based on data stored in a memory stored in the mounted cartridge,
The first cartridge is provided with marking means for distinguishing from the second cartridge,
Based on the marking means, the first cartridge and the second cartridge are identified, and when the first cartridge is mounted, the first voltage is supplied to the first memory, and the second cartridge Voltage supply means for supplying the second voltage to the second memory when the cartridge is mounted ;
Voltage detection means for detecting the voltage supplied by the voltage supply means;
Starts according to a start program, operates in the first mode when the voltage detection means detects the first voltage, and operates in the second mode when the voltage detection means detects the second voltage information processing apparatus including a central processing unit for.

The voltage supply means includes
First output means for supplying the first voltage;
Second output means for supplying the second voltage;
The voltage supply means supplies the first voltage to the first memory by connecting the first cartridge to the first output means when the first cartridge is mounted, 2. The second voltage is supplied to the second memory by connecting the second cartridge to the second output means when the second cartridge is mounted. The information processing apparatus described.

The central processing means is
First computing means for driving in the first mode;
Second calculating means for driving in the second mode,
2. The information processing apparatus according to claim 1 , further comprising a calculation unit switching unit that selectively executes only one of the first calculation unit and the second calculation unit based on the voltage detected by the voltage detection unit.

The labeling means is different in shape from the first cartridge and the second cartridge,
The voltage supply means contacts the mounted cartridge and identifies whether the mounted cartridge is the first cartridge or the second cartridge based on the difference in shape. The information processing apparatus according to claim 1.