JP4419341B2 - Switching power supply - Google Patents
Switching power supply Download PDFInfo
- Publication number
- JP4419341B2 JP4419341B2 JP2001143263A JP2001143263A JP4419341B2 JP 4419341 B2 JP4419341 B2 JP 4419341B2 JP 2001143263 A JP2001143263 A JP 2001143263A JP 2001143263 A JP2001143263 A JP 2001143263A JP 4419341 B2 JP4419341 B2 JP 4419341B2
- Authority
- JP
- Japan
- Prior art keywords
- main switch
- switch
- power supply
- circuit
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、スイッチング電源装置に関し、さらに詳細には、ハーフブリッジ型のスイッチング電源装置に関する。
【0002】
【従来の技術】
従来より、スイッチング電源装置として、いわゆるDC/DCコンバータが知られている。代表的なDC/DCコンバータは、スイッチング回路を用いて直流入力を一旦交流に変換した後、トランスを用いてこれを変圧(昇圧または降圧)し、さらに、出力回路を用いてこれを直流に変換する装置であり、これによって入力電圧とは異なる電圧を持った直流出力を得ることができる。
【0003】
図4は、従来のこの種のスイッチング電源装置を示す回路図である。
【0004】
図4に示されるように、従来のスイッチング電源装置は、トランス1と、トランス1の1次側に設けられたハーフブリッジ回路2と、トランス1の2次側に設けられた整流回路3と、整流回路3の後段に設けられた平滑回路4と、絶縁回路5を介して出力電圧Voを監視しこれに基づいてハーフブリッジ回路2に含まれる第1及び第2のメインスイッチ6、7のオン/オフを制御する制御回路8とを備える。ハーフブリッジ回路2は、第1及び第2のメインスイッチ6、7の他、入力電源9の両端間に接続された第1の入力コンデンサ10と、入力電源9の両端間に直列に接続された第2及び第3の入力コンデンサ11、12とを備え、第1及び第2のメインスイッチ6、7の節点と第2及び第3の入力コンデンサ11、12の節点との間に、トランス1の1次巻線N1が接続されている。また、整流回路3は、第1及び第2のダイオード13、14からなり、平滑回路4は、平滑用インダクタ15及び平滑用コンデンサ16からなる。これら整流回路3と平滑回路4は、出力回路を構成している。
【0005】
また、この種のスイッチング電源装置においては、図4に示されるように、第2及び第3の入力コンデンサ11、12の節点とトランス1の1次巻線N1との間に、リーケージインダクタンス17が存在している。かかるリーケージインダクタンス17は、寄生インダクタンス成分である。
【0006】
このような構成において、第1及び第2のメインスイッチ6、7は、制御回路8による制御のもと所定のデッドタイムをはさんで交互にオンし、これによって、入力電圧Vin及びトランス1の巻数比により決まる出力電圧Voが負荷18に与えられる。
【0007】
図5は、従来のスイッチング電源装置の動作を示すタイミング図である。尚、図5において、Vds1とは第1のメインスイッチ6の両端間(ソース−ドレイン間)の電圧を意味し、Id1とは第1のメインスイッチ6に流れる電流を意味し、Vds2とは第2のメインスイッチ7の両端間(ソース−ドレイン間)の電圧を意味し、Id2とは第2のメインスイッチ7に流れる電流を意味し、Vgs1とは第1のメインスイッチ6のゲート電圧を意味し、Vgs2とは第2のメインスイッチ7のゲート電圧を意味する。また、T1とはトランス1の2次側電圧を意味し、D1とは第1のダイオード13に流れる電流を意味する。
【0008】
図5に示されるように、従来のスイッチング電源装置においては、第1のメインスイッチ6がターンオフすると(時刻t0)、第1のメインスイッチ6の両端間の電圧Vds1は、ほぼ0Vの状態から約1/2Vinまで急速に上昇するとともに、第1のメインスイッチ6に流れる電流Id1は急速に0Aまで低下する。その後、所定のデッドタイムを挟んで第2のメインスイッチ7がターンオンすると(時刻t1)、第2のメインスイッチ7の両端間の電圧Vds2は、ほぼ0Vに固定されるとともに、第2のメインスイッチ7に流れる電流Id2はリーケージインダクタンス17の存在により比較的緩やかに上昇する。
【0009】
また、図5には示されていないが、第2のメインスイッチ7がターンオフする場合にも、第2のメインスイッチ7の両端間の電圧Vds2は、ほぼ0Vの状態から約1/2Vinまで急速に上昇するとともに、第2のメインスイッチ7に流れる電流Id2は急速に0Aまで低下する。その後、所定のデッドタイムを挟んで第1のメインスイッチ6がターンオンすると、第1のメインスイッチ6の両端間の電圧Vds1は、ほぼ0Vに固定されるとともに、第1のメインスイッチ6に流れる電流Id1はリーケージインダクタンス17の存在により比較的緩やかに上昇する。
【0010】
このように、従来のスイッチング電源装置においては、リーケージインダクタンス17の存在により、第1のメインスイッチ6や第2のメインスイッチ7がターンオンする場合の電流Id1や電流Id2の上昇が比較的緩やかとなり、これにより、第1のメインスイッチ6や第2のメインスイッチ7のターンオン時におけるスイッチング損失が低減されている。
【0011】
【発明が解決しようとする課題】
しかしながら、図5に示されるように、従来のスイッチング電源装置においては、第1のメインスイッチ6のターンオフ時において、電圧Vds1の上昇と電流Id1の低下がほぼ同時に発生するため、電圧Vds1と電流Id1の重なり部分において大きなスイッチング損失が発生してしまう。かかる問題は、第2のメインスイッチ7のターンオフ時においても同様であり、電圧Vds2と電流Id2の重なり部分において大きなスイッチング損失が発生する。
【0012】
したがって、本発明の目的は、ターンオフ時におけるスイッチング損失が低減されたスイッチング電源装置を提供することである。
【0013】
【課題を解決するための手段】
本発明のかかる目的は、トランスと、前記トランスの1次側に設けられたハーフブリッジ回路と、前記トランスの2次側に設けられた出力回路と、前記ハーフブリッジ回路の動作を制御する制御回路とを備えるスイッチング電源装置であって、前記ハーフブリッジ回路が、入力電源間に直列に接続された第1及び第2のメインスイッチと、共振回路と、前記第1及び第2のメインスイッチの節点と前記共振回路との間に設けられた補助スイッチとを備え、前記制御回路は、前記第1のメインスイッチのターンオフ時を含む一定期間において前記補助スイッチをターンオンさせるとともに、前記第2のメインスイッチのターンオフ時を含む一定期間において前記補助スイッチをターンオンさせることを特徴とするスイッチング電源装置によって達成される。
【0014】
本発明によれば、補助スイッチを制御することによって共振回路に共振電流を流すことができるので、かかる共振電流を用いて、ターンオフ直前における第1及び第2のメインスイッチに流れる電流を低減することができる。これにより、第1及び第2のメインスイッチのターンオフ時におけるスイッチング損失を大幅に低減させることが可能となる。
【0015】
本発明の好ましい実施態様においては、前記共振回路が、インダクタ及びコンデンサを含む直列回路からなる。
【0017】
本発明のさらに好ましい実施態様においては、前記制御回路は、前記補助スイッチをターンオンさせた後、前記第1のメインスイッチに流れる電流が低下したタイミングで前記第1のメインスイッチをターンオフさせるとともに、前記補助スイッチをターンオンさせた後、前記第2のメインスイッチに流れる電流が低下したタイミングで前記第2のメインスイッチをターンオフさせる。
【0018】
本発明のさらに好ましい実施態様においては、前記制御回路は、前記第1のメインスイッチをターンオフさせた後前記第2のメインスイッチをターンオンさせる前に前記補助スイッチをターンオフさせるとともに、前記第2のメインスイッチをターンオフした後前記第1のメインスイッチをターンオンする前に前記補助スイッチをターンオフさせる。
【0019】
本発明のさらに好ましい実施態様においては、前記制御回路は、前記共振回路に流れる共振電流が実質的にゼロとなるタイミングにおいて前記補助スイッチをターンオフさせる。
【0020】
【発明の実施の形態】
以下、添付図面を参照しながら、本発明の好ましい実施態様について詳細に説明する。
【0021】
図1は、本発明の好ましい実施態様にかかるスイッチング電源装置20を示す回路図である。
【0022】
図1に示されるように、本実施態様にかかるスイッチング電源装置20は、トランス21と、トランス21の1次側に設けられたハーフブリッジ回路22と、トランス21の2次側に設けられた整流回路23と、整流回路23の後段に設けられた平滑回路24と、絶縁回路25を介して出力電圧Voを監視しこれに基づいてハーフブリッジ回路22に含まれる第1及び第2のメインスイッチ26、27並びに補助スイッチ28のオン/オフを制御する制御回路29とを備える。
【0023】
ハーフブリッジ回路22は、第1及び第2のメインスイッチ26、27、補助スイッチ28の他、入力電源30の両端間に接続された第1の入力コンデンサ31と、入力電源30の両端間に直列に接続された第2及び第3の入力コンデンサ32、33とを備え、第1及び第2のメインスイッチ26、27の節点と第2及び第3の入力コンデンサ32、33の節点との間に、トランス21の1次巻線N1が接続されている。さらに、ハーフブリッジ回路22は、一端が入力電源30の低位側電極に接続されたインダクタ34及びコンデンサ35からなる共振回路を有しており、かかる共振回路の他端は、補助スイッチ28を介して第1及び第2のメインスイッチ26、27の節点に接続されている。
【0024】
また、整流回路23は、第1及び第2のダイオード36、37からなり、平滑回路24は、平滑用インダクタ38及び平滑用コンデンサ39からなる。これら整流回路23と平滑回路24は、出力回路を構成している。
【0025】
また、本実施態様にかかるスイッチング電源装置20においても、図1に示されるように、第2及び第3の入力コンデンサ32、33の節点とトランス21の1次巻線N1との間に、寄生インダクタンス成分であるリーケージインダクタンス40が存在している。
【0026】
このような構成において、第1及び第2のメインスイッチ26、27は、制御回路29による制御のもと所定のデッドタイムをはさんで交互にオンし、これによって、入力電圧Vin及びトランス1の巻数比により決まる出力電圧Voが負荷41に与えられる。
【0027】
次に、本実施態様にかかるスイッチング電源装置20の動作について説明する。
【0028】
図2は、本実施態様にかかるスイッチング電源装置20において、オン状態となるメインスイッチが第1のメインスイッチ26から第2のメインスイッチ27に切り替わる際の動作を示すタイミング図である。尚、図2において(以下に説明する図3においても同様)、Vds1とは第1のメインスイッチ26の両端間(ソース−ドレイン間)の電圧を意味し、Id1とは第1のメインスイッチ26に流れる電流を意味し、Vds2とは第2のメインスイッチ27の両端間(ソース−ドレイン間)の電圧を意味し、Id2とは第2のメインスイッチ27に流れる電流を意味し、Vgs1とは第1のメインスイッチ26のゲート電圧を意味し、Vgs2とは第2のメインスイッチ27のゲート電圧を意味し、Vgs3とは補助スイッチ28のゲート電圧を意味する。また、T1とはトランス21の2次側電圧を意味する。
【0029】
図2に示されるように、本実施態様にかかるスイッチング電源装置20においては、オン状態となるメインスイッチが第1のメインスイッチ26から第2のメインスイッチ27に切り替わる際、第1のメインスイッチ26がターンオフする前に、まず、補助スイッチ28がターンオンする(時刻t10)。これにより、インダクタ34及びコンデンサ35からなる共振回路には、第1のメインスイッチ26及び補助スイッチ28を介して共振電流が流れる。かかる共振電流により、第1のメインスイッチ26に流れる電流Id1は、一旦増大するもののその後減少に転じ、その電流量は0Aに近づく。
【0030】
そして、第1のメインスイッチ26に流れる電流Id1が十分に減少したタイミングにおいて第1のメインスイッチ26がターンオフする(時刻t11)。これにより、第1のメインスイッチ26の両端間の電圧Vds1は、ほぼ0Vの状態から約1/2Vinまで急速に上昇するが、第1のメインスイッチ26がターンオフするタイミングにおいては、第1のメインスイッチ26に流れる電流Id1は既に十分減少していることから、そのスイッチング損失は従来のスイッチング電源装置と比べて大幅に低減されている。
【0031】
次に、インダクタ34及びコンデンサ35からなる共振回路に流れる共振電流がほぼ0Aとなるタイミングにおいて補助スイッチ28がターンオフする(時刻t12)。これにより、補助スイッチ28のターンオフに伴うスイッチング損失はほとんど発生しない。
【0032】
そして、時刻t11から所定のデッドタイムが経過した後、第2のメインスイッチ27がターンオンする(時刻t13)。これにより、第2のメインスイッチ27の両端間の電圧Vds2は、ほぼ0Vに固定されるとともに、第2のメインスイッチ27に流れる電流Id2はリーケージインダクタンス40の存在により比較的緩やかに上昇する。
【0033】
以上により、第1のメインスイッチ26のターンオフ(時刻t11)に伴うスイッチング損失が大幅に低減されていることが分かる。
【0034】
図3は、本実施態様にかかるスイッチング電源装置20において、オン状態となるメインスイッチが第2のメインスイッチ27から第1のメインスイッチ26に切り替わる際の動作を示すタイミング図である。
【0035】
図3に示されるように、本実施態様にかかるスイッチング電源装置20においては、オン状態となるメインスイッチが第2のメインスイッチ27から第1のメインスイッチ26に切り替わる際、第2のメインスイッチ27がターンオフする前に、まず、補助スイッチ28がターンオンする(時刻t20)。これにより、インダクタ34及びコンデンサ35からなる共振回路には、第2のメインスイッチ27及び補助スイッチ28を介して共振電流が流れる。かかる共振電流により、第2のメインスイッチ27に流れる電流Id2は減少し、その電流量は0Aに近づく。
【0036】
そして、第2のメインスイッチ27に流れる電流Id2が十分に減少したタイミングにおいて第2のメインスイッチ27がターンオフする(時刻t21)。これにより、第2のメインスイッチ27の両端間の電圧Vds2は、ほぼ0Vの状態から約1/2Vinまで急速に上昇するが、第2のメインスイッチ27がターンオフするタイミングにおいては、第2のメインスイッチ27に流れる電流Id2は既に十分減少していることから、そのスイッチング損失は従来のスイッチング電源装置と比べて大幅に低減されている。
【0037】
次に、インダクタ34及びコンデンサ35からなる共振回路に流れる共振電流がほぼ0Aとなるタイミングにおいて補助スイッチ28がターンオフする(時刻t22)。これにより、補助スイッチ28のターンオフに伴うスイッチング損失はほとんど発生しない。
【0038】
そして、時刻t21から所定のデッドタイムが経過した後、第1のメインスイッチ26がターンオンする(時刻t23)。これにより、第1のメインスイッチ26の両端間の電圧Vds1は、ほぼ0Vに固定されるとともに、第1メインスイッチ26に流れる電流Id1はリーケージインダクタンス40の存在により比較的緩やかに上昇する。
【0039】
以上により、第2のメインスイッチ27のターンオフ(時刻t21)に伴うスイッチング損失が大幅に低減されていることが分かる。
【0040】
このように、本実施態様によるスイッチング電源装置20においては、補助スイッチ28並びにインダクタ34及びコンデンサ35からなる共振回路の働きにより、第1及び第2のメインスイッチ26、27のターンオフに伴うスイッチング損失が大幅に低減されているので、効率の高い電力変換を行うことが可能となる。
【0041】
尚、補助スイッチ28をターンオンさせるタイミング(時刻t10、時刻t20)や、補助スイッチ28をターンオフさせるタイミング(時刻t12、時刻t22)については、インダクタ34及びコンデンサ35からなる共振回路の定数等に依存するが、共振電流により、第1のメインスイッチ26または第2のメインスイッチ27がターンオフするタイミング(時刻t11、時刻t21)において第1のメインスイッチ26に流れる電流Id1または第2のメインスイッチ27に流れる電流Id2ができる限り小さくなるタイミングにおいて補助スイッチ28をターンオンさせ、且つ、共振電流がほぼ0Aとなるタイミングにおいて補助スイッチ28をターンオフさせることが好ましい。
【0042】
本発明は、以上の実施態様に限定されることなく、特許請求の範囲に記載された発明の範囲内で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
【0043】
すなわち、本発明は、ハーフブリッジ型のスイッチング電源装置である限り、上記実施態様において示したスイッチング電源装置20とは異なる回路構成を有するスイッチング電源装置に適用することも可能である。例えば、上記実施態様にかかるスイッチング電源装置20においては、整流回路23として第1及び第2のダイオード36、37からなる整流回路を用いているが、トランジスタを用いた同期整流型の整流回路を用いても構わない。
【0044】
【発明の効果】
以上説明したように、本発明によれば、ターンオフ時におけるスイッチング損失が低減され、これにより効率の高い電力変換を行うことが可能なスイッチング電源装置が提供される。
【図面の簡単な説明】
【図1】本発明の好ましい実施態様にかかるスイッチング電源装置20を示す回路図である。
【図2】スイッチング電源装置20において、オン状態となるメインスイッチが第1のメインスイッチ26から第2のメインスイッチ27に切り替わる際の動作を示すタイミング図である。
【図3】スイッチング電源装置20において、オン状態となるメインスイッチが第2のメインスイッチ27から第1のメインスイッチ26に切り替わる際の動作を示すタイミング図である。
【図4】従来のスイッチング電源装置を示す回路図である。
【図5】従来のスイッチング電源装置の動作を示すタイミング図である。
【符号の説明】
1 トランス
2 ハーフブリッジ回路
3 整流回路
4 平滑回路
5 絶縁回路
6 第1のメインスイッチ
7 第2のメインスイッチ
8 制御回路
9 入力電源
10 第1の入力コンデンサ
11 第2の入力コンデンサ
12 第3の入力コンデンサ
13 第1のダイオード
14 第2のダイオード
15 平滑用インダクタ
16 平滑用コンデンサ
17 リーケージインダクタンス
18 負荷
20 スイッチング電源装置
21 トランス
22 ハーフブリッジ回路
23 整流回路
24 平滑回路
25 絶縁回路
26 第1のメインスイッチ
27 第2のメインスイッチ
28 補助スイッチ
29 制御回路
30 入力電源
31 第1の入力コンデンサ
32 第2の入力コンデンサ
33 第3の入力コンデンサ
34 インダクタ
35 コンデンサ
36 第1のダイオード
37 第2のダイオード
38 平滑用インダクタ
39 平滑用コンデンサ
40 リーケージインダクタンス
41 負荷[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a switching power supply device, and more particularly to a half-bridge type switching power supply device.
[0002]
[Prior art]
Conventionally, what is called a DC / DC converter is known as a switching power supply device. A typical DC / DC converter converts a DC input to AC once using a switching circuit, then transforms it (steps up or down) using a transformer, and further converts it to DC using an output circuit. Thus, a DC output having a voltage different from the input voltage can be obtained.
[0003]
FIG. 4 is a circuit diagram showing a conventional switching power supply device of this type.
[0004]
As shown in FIG. 4, the conventional switching power supply apparatus includes a
[0005]
Further, in this type of switching power supply device, as shown in FIG. 4, a
[0006]
In such a configuration, the first and second
[0007]
FIG. 5 is a timing chart showing the operation of the conventional switching power supply device. In FIG. 5, Vds1 means the voltage across the first main switch 6 (between the source and drain), Id1 means the current flowing through the first
[0008]
As shown in FIG. 5, in the conventional switching power supply device, when the first
[0009]
Although not shown in FIG. 5, even when the second
[0010]
As described above, in the conventional switching power supply device, due to the presence of the
[0011]
[Problems to be solved by the invention]
However, as shown in FIG. 5, in the conventional switching power supply device, when the first
[0012]
Accordingly, an object of the present invention is to provide a switching power supply device in which switching loss at turn-off is reduced.
[0013]
[Means for Solving the Problems]
An object of the present invention is to provide a transformer, a half bridge circuit provided on the primary side of the transformer, an output circuit provided on the secondary side of the transformer, and a control circuit for controlling the operation of the half bridge circuit. The half-bridge circuit includes first and second main switches connected in series between input power sources, a resonance circuit, and a node of the first and second main switches. And an auxiliary switch provided between the resonance circuit and the control circuit, wherein the control circuit turns on the auxiliary switch for a certain period including when the first main switch is turned off, and the second main switch. the switching power supply apparatus characterized by turning on the auxiliary switch at a fixed period including the time of turn-off It is made.
[0014]
According to the present invention, since the resonance current can flow through the resonance circuit by controlling the auxiliary switch, the current flowing through the first and second main switches immediately before the turn-off can be reduced using the resonance current. Can do. As a result, it is possible to significantly reduce the switching loss when the first and second main switches are turned off.
[0015]
In a preferred embodiment of the present invention, the resonant circuit comprises a series circuit including an inductor and a capacitor.
[0017]
In a further preferred aspect of the present invention, the control circuit turns off the first main switch at a timing when the current flowing through the first main switch decreases after turning on the auxiliary switch, After the auxiliary switch is turned on, the second main switch is turned off at a timing when the current flowing through the second main switch decreases.
[0018]
In a further preferred aspect of the present invention, the control circuit turns off the auxiliary switch and turns off the auxiliary switch before turning on the second main switch after turning off the first main switch. After the switch is turned off, the auxiliary switch is turned off before the first main switch is turned on.
[0019]
In a further preferred aspect of the present invention, the control circuit turns off the auxiliary switch at a timing when a resonance current flowing through the resonance circuit becomes substantially zero.
[0020]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
[0021]
FIG. 1 is a circuit diagram showing a switching
[0022]
As shown in FIG. 1, the switching
[0023]
The half bridge circuit 22 includes a first input capacitor 31 connected between both ends of the
[0024]
The rectifier circuit 23 includes first and
[0025]
Also in the switching
[0026]
In such a configuration, the first and second
[0027]
Next, the operation of the switching
[0028]
FIG. 2 is a timing chart showing an operation when the main switch that is turned on is switched from the first
[0029]
As shown in FIG. 2, in the switching
[0030]
Then, at the timing when the current Id1 flowing through the first
[0031]
Next, the auxiliary switch 28 is turned off at the timing when the resonance current flowing through the resonance circuit including the
[0032]
Then, after a predetermined dead time has elapsed from time t11, the second
[0033]
From the above, it can be seen that the switching loss accompanying the turn-off (time t11) of the first
[0034]
FIG. 3 is a timing chart showing an operation when the main switch to be turned on is switched from the second
[0035]
As shown in FIG. 3, in the switching
[0036]
Then, at the timing when the current Id2 flowing through the second
[0037]
Next, the auxiliary switch 28 is turned off at the timing when the resonance current flowing through the resonance circuit including the
[0038]
Then, after a predetermined dead time has elapsed from time t21, the first
[0039]
From the above, it can be seen that the switching loss accompanying the turn-off (time t21) of the second
[0040]
As described above, in the switching
[0041]
Note that the timing at which the auxiliary switch 28 is turned on (time t10, time t20) and the timing at which the auxiliary switch 28 is turned off (time t12, time t22) depend on the constant of the resonance circuit including the
[0042]
The present invention is not limited to the above-described embodiments, and various modifications are possible within the scope of the invention described in the claims, and these are also included in the scope of the present invention. Needless to say.
[0043]
That is, the present invention can also be applied to a switching power supply device having a circuit configuration different from that of the switching
[0044]
【The invention's effect】
As described above, according to the present invention, there is provided a switching power supply device that can reduce switching loss at the time of turn-off and thereby perform highly efficient power conversion.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a switching
FIG. 2 is a timing chart showing an operation when the main switch that is turned on in the switching
FIG. 3 is a timing chart showing an operation when the main switch that is turned on in the switching
FIG. 4 is a circuit diagram showing a conventional switching power supply device.
FIG. 5 is a timing chart showing an operation of a conventional switching power supply device.
[Explanation of symbols]
DESCRIPTION OF
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001143263A JP4419341B2 (en) | 2001-05-14 | 2001-05-14 | Switching power supply |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001143263A JP4419341B2 (en) | 2001-05-14 | 2001-05-14 | Switching power supply |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002345241A JP2002345241A (en) | 2002-11-29 |
JP4419341B2 true JP4419341B2 (en) | 2010-02-24 |
Family
ID=18989434
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001143263A Expired - Fee Related JP4419341B2 (en) | 2001-05-14 | 2001-05-14 | Switching power supply |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4419341B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4735469B2 (en) * | 2005-08-31 | 2011-07-27 | Tdk株式会社 | Switching power supply |
KR101053289B1 (en) | 2009-12-31 | 2011-08-01 | 주식회사 효성 | Current Push-Pull DC / DC Converters |
JP6202221B2 (en) * | 2014-11-17 | 2017-09-27 | 株式会社村田製作所 | Wireless power supply device |
-
2001
- 2001-05-14 JP JP2001143263A patent/JP4419341B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002345241A (en) | 2002-11-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4262886B2 (en) | Double-ended insulation C. -D. C. converter | |
US5986895A (en) | Adaptive pulse width modulated resonant Class-D converter | |
JPH10164837A (en) | Power supply | |
KR20010106228A (en) | Switching power supply apparatus with active clamp circuit | |
KR20060049384A (en) | Power conversion device | |
US7262980B2 (en) | Method and apparatus for reducing body diode conduction of synchronous rectifiers | |
JP2001224170A (en) | Switching power circuit | |
KR20010098594A (en) | Switching power supply apparatus with active clamp circuit | |
CN107820669B (en) | Double-bridge DC/DC power converter | |
US9991799B2 (en) | Switch mode power supplies including primary side clamping circuits controlled based on secondary side signals | |
JPH11299237A (en) | Forward converter with active clamping circuit | |
JP2513381B2 (en) | Power supply circuit | |
JP4683364B2 (en) | Composite resonant switching power supply | |
JP4419341B2 (en) | Switching power supply | |
KR101688790B1 (en) | Double step-down dc-dc converter and control method thereof | |
JP2001197737A (en) | High voltage power supply circuit | |
JP4098494B2 (en) | Switching power supply | |
JP2004364456A (en) | Switching converter | |
KR20160101808A (en) | Full-Bridge DC-DC Converter | |
JP2002044946A (en) | Switching power unit | |
JP2988405B2 (en) | Switching power supply circuit | |
JPH07245946A (en) | Semiconductor switching circuit | |
JP2002262567A (en) | Switching power circuit | |
JPH11136940A (en) | Resonant switching power source | |
JP2002345240A (en) | Switching converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090616 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090710 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091110 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091123 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121211 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121211 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131211 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |