JP4169442B2 - Method for manufacturing multiple chip elements - Google Patents

Method for manufacturing multiple chip elements Download PDF

Info

Publication number
JP4169442B2
JP4169442B2 JP29687399A JP29687399A JP4169442B2 JP 4169442 B2 JP4169442 B2 JP 4169442B2 JP 29687399 A JP29687399 A JP 29687399A JP 29687399 A JP29687399 A JP 29687399A JP 4169442 B2 JP4169442 B2 JP 4169442B2
Authority
JP
Japan
Prior art keywords
chip
tape
electrode
chip element
fixing material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP29687399A
Other languages
Japanese (ja)
Other versions
JP2001118708A (en
Inventor
伸圭 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Priority to JP29687399A priority Critical patent/JP4169442B2/en
Publication of JP2001118708A publication Critical patent/JP2001118708A/en
Application granted granted Critical
Publication of JP4169442B2 publication Critical patent/JP4169442B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、複数個のチップ素子、例えば抵抗素子と抵抗素子、あるいは抵抗素子とコンデンサ素子等のチップ素子を並列に連設した多連チップ素子の製造方法に関する。
【0002】
【従来の技術】
近年、コンピュータやVTR等に大量の抵抗器やコンデンサ等がチップ部品として使用されている。そして、これらのチップ部品には更なる高密度の実装、小型化の要求が高まっている。そのため、例えば複数個の抵抗体、あるいは抵抗体とコンデンサとを1つの絶縁体基板上に集積したネットワーク素子が開発されている。このネットワーク素子によれば、抵抗素子やコンデンサ素子を単独実装した場合よりも、部品間距離を減らし、高密度実装することができる。
【0003】
【発明が解決しようとする課題】
しかしながら、この従来のネットワーク素子においては、1つの基板上に抵抗体やコンデンサ等の素子体を集積する構造のため、例えば種々の素子体を組み合わせたものを要求された場合、工場における抵抗体等の印刷工程からやり直さねばならず、生産に或る程度の時間が掛かってしまい、短納期の要求に応えられないという問題がある。また、上記のように仕様が異なる毎に大幅な生産品目の変更等を余儀なくされるため、種々の仕様のものを生産するには割高になるという問題がある。一方、マウントする回路に応じて、種々の回路素子を組み合わせたネットワーク素子を短期間に得たいという客先(使用先)の要求が強くなっている。
【0004】
本発明は上記事情に鑑みて為されたもので、チップ素子間距離を減らすことができて高密度実装可能で、かつ客先要求の各種チップ素子を組み合わせた多連チップ素子を短納期、低コストで製造することができる多連チップ素子の製造方法を提供することを目的とする。
【0005】
【課題を解決するための手段】
上記目的を達成するために、請求項1に記載の多連チップ素子の製造方法は、絶縁体からなる角板状の基板に、マトリックス状にスリット溝を形成するとともに、該スリット溝の交点に円形の貫通孔を形成し、スリット溝および円形の貫通孔により画成される部分の基板の両端部に、電極を形成し、これら電極にまたがるように素子体を形成し、少なくともこの素子体を被覆する保護膜を形成し、前記基板をスリット溝に沿って分割して短冊状に一連のチップ群にし、これらの端面に側面電極を形成し、このチップ群のスリット溝に沿って個々のチップに分割し、鍍金を施して外部電極を形成して、電極の両側端部には、円形の貫通孔の一部である円弧状の切欠部が形成された複数個のチップ素子を形成し、平板状の台板上に複数の円柱状に形成されたピンが2列に間隔をおいて植立されて成る治具を配置し、電極に形成された切欠部に嵌合するピンを用いて位置決めすることにより、これら複数個のチップ素子を並列に隣接して配置した状態で、テープ状固定材を貼付し熱処理してテープ状固定材をチップ素子に溶融固着してチップ素子を互いに固定することを特徴とする。
【0006】
これにより、個別に各種性能のチップ素子を製造し、これらを組み合わせてテープ状固定材により一体化することにより、各種性能のチップ素子を組み合わせた多連チップ素子を簡単に製造することができ、従って短納期、低コストで多連チップ素子を製造することができる。さらに、簡単な設備で簡単に製造できることから、客先に近い配送センター等において、客先からの種々の要求に応じて各種性能のチップ素子を組み合わせて各種多連チップ素子を製造することが可能になり、これにより迅速な納入を図ることが可能となる。
【0007】
また、各チップ素子を隣接して固定するので、各チップ素子間距離を削減することができるため、高密度実装可能な多連チップ素子を製造することができる。これにより、動作速度の向上が図れる。さらに、各種性能のチップ素子を所望の個数組み合わせて簡単に一体化することができるので、客先要求の回路設計に対応した多連チップ素子を製造することが可能である。例えば、客先の回路側の仕様に合わせて、10kΩあるいは1MΩ等の異なる抵抗値の抵抗素子(チップ素子)を、2連〜10連程度に簡単に一体化することが可能である。また、複数個のチップ素子を一体化するので、ユーザ側においても各チップ素子を個別にプリント基板等の回路上にマウントするよりも、効率的にマウント作業を行うことができる。
【0008】
また、電極の側端部に切欠部を形成することにより、隣接する電極同士が接触しないようにしたので、従来から行われている切欠部の形成により、各電極同士の接触が回避され、短絡が防止される。
【0009】
さらに、電極に形成された切欠部に嵌合するピンを用いて位置決めすることにより、複数個のチップ素子を並列に隣接して配置するため、複数個のチップ素子を簡単にかつ確実に配置することができる。従って、生産性を向上させることができる。ここで、ピンの形状は、電極に形成された切欠部に嵌合可能な形状に形成される。ピンは、電極に形成された切欠部全てに嵌合させる必要は必ずしもなく、チップ素子が位置固定されるように嵌合させれば良い。例えば、各チップ素子の一方の側の電極に形成された切欠部にのみピンを嵌合させるようにしても良いし、あるいは各チップ素子の対角線に位置する切欠部にのみピンを嵌合させるようにしても良い。
【0010】
なお、チップ素子の組み合わせとしては、同種類のチップ素子、又は異種類のチップ素子の組み合わせがある。例えば、複数個の抵抗素子の組み合わせ、抵抗素子とコンデンサ素子の組み合わせ、あるいは複数個の抵抗素子と複数個のコンデンサ素子との組み合わせ等がある。また、抵抗素子とコンデンサ素子とインダクタンス素子等の3種類以上のチップ素子を一体化しても良い。
【0011】
請求項2に記載の多連チップ素子の製造方法は、請求項1において、前記テープ状固定材を、前記チップ素子の前記保護膜上に固着して加熱により前記保護膜上に被膜を形成することを特徴とする。これにより、この被膜が保護膜として機能して保護性能が向上する。また、抵抗素子等のチップ素子に個別にレーザー光などによりトリミングを行った後に、テープ状固定材により一体化することにより、露出したトリミング箇所がテープ状固定材の被膜により被覆され、トリミング箇所の保護が図られる。
【0012】
請求項3に記載の多連チップ素子の製造方法は、請求項1又は請求項2において、前記チップ素子は、抵抗素子、コンデンサ素子、又はインダクタンス素子、又は例えばヒューズ素子等のその他のチップ部品であることを特徴とする。これにより、これらを組み合わせることにより、各種性能の多連チップ素子が得られる。
【0013】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照しつつ説明する。
先ず、本実施の形態に係る多連チップ素子の製造方法により製造される多連チップ素子1について説明する。
多連チップ素子1は、図1に示すように、複数個(この例では3個)のチップ素子2が、並列に隣接して配置されている。チップ素子2は、アルミナ等の絶縁体からなる角板状のチップ状の基板3の両端部に電極4,4が形成され、これら電極4,4間に素子体5が形成され、この素子体5上にガラスの保護膜6が被覆されている。各電極4の両側端部には円弧状の切欠部4Aが形成されており、これにより各電極4が互いに接触しないようになっている。ここで、例えば、3個のチップ素子2のうちの1つのチップ素子2はその素子体5が抵抗素子に形成され、他の1つのチップ素子2はその素子体5がコンデンサ素子に形成され、さらに他の1つはその素子体5がインダクタンス素子に形成されている。
【0014】
そして、並列に隣接して配置された複数個のチップ素子2上には、各保護膜6の大部分を被覆するようにしてテープ状固定材7が熱処理により帯状に溶融固着され、被膜が形成されており、これにより各チップ素子2は一体的に強固に固定されている。
テープ状固定材7は、図2に示すように、テープ材7Aに接着剤7Bがテープ状に塗布されてなるもので、接着剤7B側に複数個のチップ素子2を貼付した後、加熱することにより接着剤7Bがチップ素子2に膜状に強固に溶融固着し、これにより複数個のチップ素子2が互いに一体的に固定されるようになっている。このテープ状固定材7としては、例えば、接着剤7Bとしてエポキシ樹脂を用いたテープ状接着剤のスーパーエポキシテープNo.1520(商品名、住友スリーエム株式会社製)があり、これは例えば180℃の高周波加熱により1分間程度でエポキシ樹脂が溶融した後硬化する。
【0015】
次に、本実施の形態に係る多連チップ素子1の製造方法を説明する。
まず、チップ素子2の製造方法を説明する。
チップ素子2は従来から行われている方法により製造することができる。この方法では、大判の基板Pを用いて複数個のチップ素子2が同時に製造される。即ち、図3に示すように、アルミナ等の絶縁体からなる角板状の基板Pに、マトリックス状にスリット溝Mを形成するとともに、スリット溝Mの交点に円形の貫通孔Kを形成する。
【0016】
次いで、スリット溝M及び円形の貫通孔Kにより画成される部分の基板3の両端部に、例えばAg−Pd系のペーストをスクリーン印刷により塗布した後、焼成して電極4を形成する。ここで、電極4の両側端部には、円形の貫通孔Kの一部である円弧状の切欠部4Aが形成されている。
【0017】
次いで、チップ素子2が抵抗素子である場合は、電極4,4にまたがるように、例えば酸化ルテニウム(RuO2 )系ペーストをスクリーン印刷により塗布した後、焼成して素子体(抵抗体)5を形成する。また、チップ素子2がコンデンサ素子である場合は、電極4,4間に、例えばチタン酸バリウム(BaTiO2 )系ペーストをスクリーン印刷により塗布した後、焼成して素子体(コンデンサ)5を形成する。また、チップ素子2がインダクタンス素子の場合は、電極4,4間に、例えば銅系ペーストをスクリーン印刷によりらせん状に塗布した後、焼成して素子体(インダクタンス素子体)5を形成する。
次いで、必要に応じて例えば抵抗値等の調整のためのレーザトリミングを行い、素子体5上に、ガラスペーストをスクリーン印刷により塗布した後、焼成(加温)して保護膜(ガラス保護膜又は樹脂保護膜)6を形成し、素子体5を被覆する(図4参照)。
【0018】
次いで、電極4の裏面電極を形成した後、保護膜6の上にエポキシ樹脂等からなるオーバーコートを被着し、マーキングを行う。なお、オーバーコートの形成を省略することもできる。次いで、基板Pの電極4側をスリット溝Mに沿ってクラッキングにより分割して短冊状に一連のチップ群にし、これらの端面に電極4の側面電極を形成する。次いで、このチップ群のスリット溝Mに沿ってクラッキングにより分割して個々のチップにする。次いで、縦断面形状が「コ」字状の電極4にNi鍍金を施し、更にハンダ鍍金を施して外部電極を形成する。
【0019】
次いで、このようにして製造したチップ素子2を測定検査後、自動テーピング装置により順次テーピングする。
同様にして、異なる性能値の抵抗素子(チップ素子)2、コンデンサ素子(チップ素子)2及びインダクタンス素子(チップ素子)2を製造し、各性能値毎にテーピングする。
【0020】
次いで、図5に示すように、平板状の台板H上に複数のピンNが2列に間隔をおいて植立されて成る治具Gを配置した後、テープ状固定材7を接着剤7B側を上にして、2列に配置されたピンNの間の中央部にこの列に沿って直線状に配置する。各ピンNは、細長い円柱状に形成されており、電極4に形成された切欠部4Aに嵌合可能な形状及び配置とされている。テープ状固定材7は、本実施の形態では、上記スーパーエポキシテープNo.1520が用いられる。
【0021】
次いで、多連チップ素子1が所望の性能を有するように、上記のようにして製造されたチップ素子2の中から、抵抗素子とコンデンサ素子とインダクタンス素子との組み合わせを選択し、図6に示すように、テープ状固定材7の接着剤7B上に、これら複数個(この例では3個)のチップ素子2を順次貼付して並列に隣接して配置する。さらに詳しく説明すると、各チップ素子2を、電極4に形成された切欠部4AがピンNに嵌合するようにして置いて行くことにより、各チップ素子2が順次位置決めされて、複数個のチップ素子2が並列に隣接して配置される。各チップ素子2は保護膜6を下側にして、この保護膜6がテープ状固定材7上に位置するようにして貼付される。この並列に隣接して配置された複数個のチップ素子2のユニットは、テープ状固定材7上に所定間隔をおいて複数個形成される。
【0022】
次いで、治具Gを取り外した後、並列に隣接して配置された複数個のチップ素子2のユニットに合わせて、テープ状固定材7を切断する。
次いで、例えば、150℃程度に5分〜10分程度加熱する。これにより、テープ状固定材7の接着剤7Bが溶融した後硬化してこれら複数個のチップ素子2の表面上に強固に固着し、これらチップ素子2を互いに固定し、一体化する。この場合、接着剤7Bは各保護膜6の大部分を被覆するようにして複数個のチップ素子2に渡って帯状に溶融固着し、被膜を形成する(図7参照)。そして、テープ材7Aは焼損して溶融固着した接着剤7Bから離脱するか又ははがれ易くなった状態となるので、これをはがして除去する。
次いで、製造された多連チップ素子1を測定検査後、自動テーピング装置により順次テーピングする。
【0023】
このような多連チップ素子1の製造方法にあっては、個別に各種性能のチップ素子2を製造し、これらを組み合わせてテープ状固定材7により一体化することにより、各種性能のチップ素子2を組み合わせた多連チップ素子1を簡単に製造することができるため、短納期、低コストで多連チップ素子1を製造することができる。さらに、簡単な設備で簡単に製造できることから、客先が回路設計に応じて各種性能のチップ素子2を組み合わせた各種多連チップ素子1を要求してきても、客先に近い配送センターや営業所等において、工場において個別に製造された種々の性能のチップ素子2を組み合わせて、テープ状固定材7により一体化することにより、客先仕様に合わせて簡単に多連チップ素子1を製造することができるので、客先に迅速に納入することができる。
【0024】
なお、上述した実施の形態では、円弧状の切欠部4Aを形成したが、切欠部4Aの形状はこれに限らず三角形状、四角形状等他の形状でも良い。ピンNは、切欠部4Aの形状に対応して切欠部4Aに嵌合可能な形状に形成される。
【0025】
また、上述の実施の形態では、ピンNを治具Gに設けたが、これに代えて、ピンNを作業台に直接設けるようにしても良い。
【0026】
また、上述の実施の形態では、テープ状固定材7を配置した後、この上に複数のチップ素子2をピンNを用いて並列に隣接して配置して行ったが、これに代えて、複数のチップ素子2を保護膜6を上側にしてピンNを用いて並列に隣接して配置した後、これらのチップ素子2上にテープ状固定材7をその接着材7Bを下側に向けて貼付するようにしても良い。
【0027】
【発明の効果】
以上説明したように、本発明によれば、個別に製造された各種の性能のチップ素子を組み合わせて、テープ状固定材によりこれらを一体化することにより、チップ素子間距離を減らすことができて高密度実装可能で、かつ各種チップ素子を組み合わせた多連チップ素子を短納期、低コストで製造することができる。さらに電極に形成された切欠部に嵌合するピンを用いて位置決めし、複数個のチップ素子を並列に隣接して配置することにより、複数個のチップ素子を簡単にかつ確実に配置することができて、生産性を向上させることができる。
【図面の簡単な説明】
【図1】本発明の実施の形態に係る多連チップ素子を示す平面図である。
【図2】本発明の実施の形態に係るテープ状固定材を示す断面図である。
【図3】本発明の実施の形態に係る多連チップ素子の製造方法を説明するための図であって、大判の基板を示す平面図である。
【図4】本発明の実施の形態に係る多連チップ素子の製造方法を説明するための図であって、図3の基板上に保護膜を形成した状態を示す部分平面図である。
【図5】本発明の実施の形態に係る多連チップ素子の製造方法を説明するための図であって、ピンの間にテープ状固定材を配置した状態を示す図である。
【図6】本発明の実施の形態に係る多連チップ素子の製造方法を説明するための図であって、ピンを用いてテープ状固定材上に複数個のチップ素子を並列に隣接して配置した状態を示す図である。
【図7】本発明の実施の形態に係る多連チップ素子の製造方法を説明するための図であって、複数個のチップ素子上にテープ状固定材が溶融固着した状態を示す平面図である。
【符号の説明】
1 多連チップ素子
2 チップ素子(抵抗素子、コンデンサ素子、インダクタンス素子)
3 基板
4 電極
4A 切欠部
5 素子体(抵抗体、コンデンサ、インダクタンス素子体)
6 保護膜
7 テープ状固定材
N ピン
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a multiple chip element in which a plurality of chip elements, for example, a resistor element and a resistor element or a chip element such as a resistor element and a capacitor element are connected in parallel.
[0002]
[Prior art]
In recent years, a large number of resistors, capacitors and the like are used as chip parts in computers and VTRs. In addition, there is an increasing demand for higher-density mounting and miniaturization of these chip components. Therefore, for example, a network element in which a plurality of resistors or resistors and capacitors are integrated on one insulator substrate has been developed. According to this network element, the distance between components can be reduced and high-density mounting can be achieved as compared with the case where a resistance element and a capacitor element are mounted alone.
[0003]
[Problems to be solved by the invention]
However, since this conventional network element has a structure in which element bodies such as resistors and capacitors are integrated on a single substrate, for example, when a combination of various element bodies is required, a resistor element in a factory, etc. There is a problem that it takes a certain amount of time for the production process and cannot meet the demand for a short delivery time. In addition, as described above, every time the specifications are different, the production items must be changed drastically. Therefore, there is a problem that it is expensive to produce various specifications. On the other hand, depending on the circuit to be mounted, there is a strong demand from customers (uses) to obtain a network element in which various circuit elements are combined in a short time.
[0004]
The present invention has been made in view of the above circumstances, and can reduce a distance between chip elements, can be mounted at a high density, and can provide a multi-chip element combining various chip elements requested by a customer with a short delivery time and a low delivery time. It is an object of the present invention to provide a method for manufacturing a multiple chip element that can be manufactured at low cost.
[0005]
[Means for Solving the Problems]
In order to achieve the above object, a method for manufacturing a multiple chip element according to claim 1 is to form slit grooves in a matrix shape on a square plate-like substrate made of an insulator, and at the intersections of the slit grooves. A circular through hole is formed, electrodes are formed on both ends of the substrate defined by the slit groove and the circular through hole, and an element body is formed so as to straddle these electrodes. A protective film to be coated is formed , the substrate is divided along slit grooves into a series of chip groups, side electrodes are formed on the end faces, and individual chips are formed along the slit grooves of the chip groups. Forming an external electrode by plating and forming a plurality of chip elements in which arc-shaped notches that are part of a circular through hole are formed at both ends of the electrode , Multiple cylindrical shapes on a flat plate By made the pin at intervals in two rows arranged jig formed by planting, to position using a pin which fits into the notch formed on the electrode, these plurality of chip element In a state of being arranged adjacent to each other in parallel, a tape-like fixing material is applied , heat-treated to melt and fix the tape-like fixing material to the chip elements, and the chip elements are fixed to each other.
[0006]
Thereby, it is possible to easily manufacture a multi-chip chip element combining various performance chip elements by individually manufacturing various performance chip elements and combining them with a tape-like fixing material. Therefore, multiple chip elements can be manufactured with a short delivery time and low cost. Furthermore, since it can be easily manufactured with simple equipment, it is possible to manufacture various multiple chip elements by combining chip elements with various performances according to various requests from customers at distribution centers close to customers. Thus, quick delivery can be achieved.
[0007]
In addition, since the chip elements are fixed adjacently, the distance between the chip elements can be reduced, so that a multiple chip element capable of high-density mounting can be manufactured. Thereby, the operation speed can be improved. Furthermore, since a desired number of chip elements having various performances can be combined and easily integrated, it is possible to manufacture a multiple chip element corresponding to the circuit design required by the customer. For example, it is possible to easily integrate resistance elements (chip elements) having different resistance values such as 10 kΩ or 1 MΩ into 2 to 10 stations in accordance with the specifications on the customer's circuit side. In addition, since a plurality of chip elements are integrated, the mounting operation can be performed more efficiently on the user side than mounting each chip element individually on a circuit such as a printed circuit board.
[0008]
In addition, by forming a notch at the side edge of the electrode, the adjacent electrodes are prevented from contacting each other, so the contact between the electrodes is avoided by the conventional formation of the notch, and a short circuit occurs. Is prevented.
[0009]
Furthermore, since the plurality of chip elements are arranged adjacent to each other in parallel by positioning using a pin that fits into the notch formed in the electrode, the plurality of chip elements can be arranged easily and reliably. be able to. Therefore, productivity can be improved. Here, the shape of the pin is formed into a shape that can be fitted into a notch formed in the electrode. The pin does not necessarily need to be fitted into all the notches formed in the electrode, and may be fitted so that the chip element is fixed in position. For example, the pin may be fitted only to the notch formed in the electrode on one side of each chip element, or the pin may be fitted only to the notch located on the diagonal line of each chip element. Anyway.
[0010]
In addition, as a combination of chip elements, there are combinations of the same type of chip elements or different types of chip elements. For example, there are a combination of a plurality of resistance elements, a combination of a resistance element and a capacitor element, or a combination of a plurality of resistance elements and a plurality of capacitor elements. Further, three or more kinds of chip elements such as a resistance element, a capacitor element, and an inductance element may be integrated.
[0011]
According to a second aspect of the present invention, there is provided the method for manufacturing the multiple chip element according to the first aspect, wherein the tape-shaped fixing material is fixed on the protective film of the chip element and a film is formed on the protective film by heating. It is characterized by that. Thereby, this film functions as a protective film and the protection performance is improved. In addition, after trimming each chip element such as a resistance element with laser light or the like, by integrating with a tape-like fixing material, the exposed trimming portion is covered with a film of the tape-like fixing material. Protection is achieved.
[0012]
According to a third aspect of the present invention, there is provided the method for manufacturing a multiple chip element according to the first or second aspect, wherein the chip element is a resistance element, a capacitor element, an inductance element, or other chip parts such as a fuse element. It is characterized by being. Thereby, the multiple chip element of various performance is obtained by combining these.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
First, the multiple chip element 1 manufactured by the multiple chip element manufacturing method according to the present embodiment will be described.
As shown in FIG. 1, in the multiple chip element 1, a plurality (three in this example) of chip elements 2 are arranged adjacent to each other in parallel. The chip element 2 has electrodes 4 and 4 formed on both ends of a square plate-like chip-shaped substrate 3 made of an insulator such as alumina, and an element body 5 is formed between the electrodes 4 and 4. 5 is covered with a protective film 6 made of glass. Arc-shaped notches 4A are formed at both ends of each electrode 4 so that the electrodes 4 do not contact each other. Here, for example, one of the three chip elements 2 has the element body 5 formed as a resistance element, and the other one chip element 2 has the element body 5 formed as a capacitor element. In the other one, the element body 5 is formed as an inductance element.
[0014]
Then, on the plurality of chip elements 2 arranged adjacent to each other in parallel, the tape-like fixing material 7 is melted and fixed in a band shape by heat treatment so as to cover most of each protective film 6 to form a film. Thus, each chip element 2 is firmly fixed integrally.
As shown in FIG. 2, the tape-shaped fixing material 7 is formed by applying an adhesive 7B to the tape material 7A in a tape shape, and a plurality of chip elements 2 are attached to the adhesive 7B side and then heated. As a result, the adhesive 7B is firmly melted and fixed to the chip element 2 in a film shape, whereby the plurality of chip elements 2 are integrally fixed to each other. As this tape-shaped fixing material 7, for example, a super-epoxy tape No. 1 of a tape-shaped adhesive using an epoxy resin as the adhesive 7B. 1520 (trade name, manufactured by Sumitomo 3M Limited), which is cured after the epoxy resin is melted in about 1 minute by high-frequency heating at 180 ° C., for example.
[0015]
Next, a method for manufacturing the multiple chip element 1 according to the present embodiment will be described.
First, a method for manufacturing the chip element 2 will be described.
The chip element 2 can be manufactured by a conventional method. In this method, a plurality of chip elements 2 are simultaneously manufactured using a large substrate P. That is, as shown in FIG. 3, slit grooves M are formed in a matrix on a square plate-like substrate P made of an insulator such as alumina, and circular through holes K are formed at the intersections of the slit grooves M.
[0016]
Next, for example, an Ag—Pd paste is applied to both ends of the substrate 3 defined by the slit groove M and the circular through hole K by screen printing, and then baked to form the electrode 4. Here, arc-shaped notches 4 </ b> A, which are part of the circular through-hole K, are formed at both ends of the electrode 4.
[0017]
Next, when the chip element 2 is a resistance element, for example, a ruthenium oxide (RuO2) paste is applied by screen printing so as to straddle the electrodes 4 and 4, and then fired to form an element body (resistor) 5. To do. When the chip element 2 is a capacitor element, for example, a barium titanate (BaTiO2) paste is applied between the electrodes 4 and 4 by screen printing, and then fired to form an element body (capacitor) 5. When the chip element 2 is an inductance element, a copper paste, for example, is spirally applied between the electrodes 4 and 4 by screen printing, and then fired to form an element body (inductance element body) 5.
Next, for example, laser trimming for adjusting a resistance value or the like is performed as necessary, and a glass paste is applied onto the element body 5 by screen printing, followed by baking (heating) to form a protective film (glass protective film or A resin protective film 6 is formed to cover the element body 5 (see FIG. 4).
[0018]
Next, after the back electrode of the electrode 4 is formed, an overcoat made of an epoxy resin or the like is deposited on the protective film 6 to perform marking. In addition, formation of overcoat can also be abbreviate | omitted. Next, the electrode 4 side of the substrate P is divided by cracking along the slit groove M to form a series of chip groups in a strip shape, and the side electrodes of the electrode 4 are formed on these end faces. Next, the chips are divided into individual chips by cracking along the slit grooves M of the chip group. Next, Ni plating is applied to the electrode 4 whose longitudinal cross-sectional shape is “U”, and further, solder plating is applied to form an external electrode.
[0019]
Next, the chip element 2 manufactured in this way is sequentially taped by an automatic taping device after measurement and inspection.
Similarly, a resistance element (chip element) 2, a capacitor element (chip element) 2 and an inductance element (chip element) 2 having different performance values are manufactured, and taping is performed for each performance value.
[0020]
Next, as shown in FIG. 5, a jig G in which a plurality of pins N are planted at intervals in two rows is arranged on a flat base plate H, and then the tape-like fixing material 7 is bonded to the adhesive. With the 7B side up, it is arranged linearly along this row at the center between the pins N arranged in two rows. Each pin N is formed in an elongated cylindrical shape, and has a shape and an arrangement that can be fitted into a cutout portion 4 </ b> A formed in the electrode 4. In the present embodiment, the tape-shaped fixing material 7 is the super epoxy tape No. 1520 is used.
[0021]
Next, a combination of a resistance element, a capacitor element, and an inductance element is selected from the chip elements 2 manufactured as described above so that the multiple chip element 1 has a desired performance, as shown in FIG. As described above, a plurality of (three in this example) chip elements 2 are sequentially stuck on the adhesive 7B of the tape-shaped fixing material 7 and arranged adjacent to each other in parallel. More specifically, by placing each chip element 2 so that the notch 4A formed in the electrode 4 fits into the pin N, each chip element 2 is sequentially positioned, and a plurality of chips Elements 2 are arranged adjacent in parallel. Each chip element 2 is attached so that the protective film 6 is on the lower side and the protective film 6 is positioned on the tape-shaped fixing material 7. A plurality of units of the plurality of chip elements 2 arranged adjacent to each other in parallel are formed on the tape-shaped fixing material 7 at a predetermined interval.
[0022]
Next, after removing the jig G, the tape-shaped fixing material 7 is cut in accordance with the units of the plurality of chip elements 2 arranged adjacent to each other in parallel.
Next, for example, heating is performed at about 150 ° C. for about 5 to 10 minutes. As a result, the adhesive 7B of the tape-shaped fixing material 7 is melted and then cured and firmly fixed on the surface of the plurality of chip elements 2, and the chip elements 2 are fixed to each other and integrated. In this case, the adhesive 7B is melted and fixed in a strip shape over the plurality of chip elements 2 so as to cover most of each protective film 6, thereby forming a film (see FIG. 7). Then, since the tape material 7A burns out and becomes detached from the adhesive 7B which has been melted and fixed, or is easily peeled off, it is peeled off and removed.
Next, the manufactured multiple chip element 1 is sequentially taped by an automatic taping device after measurement and inspection.
[0023]
In such a manufacturing method of the multiple chip element 1, the chip elements 2 with various performances are individually manufactured, and the chip elements 2 with various performances are integrated by combining them with the tape-shaped fixing material 7. Therefore, the multiple chip element 1 can be manufactured with a short delivery time and low cost. Furthermore, since it can be easily manufactured with simple equipment, even if the customer requests various chip elements 1 combining various chip elements 2 according to the circuit design, a distribution center or sales office close to the customer For example, the multiple chip elements 1 can be easily manufactured according to customer specifications by combining the chip elements 2 having various performances manufactured individually in the factory and integrating them with the tape-like fixing material 7. Can be delivered quickly to customers.
[0024]
In the above-described embodiment, the arc-shaped cutout 4A is formed, but the shape of the cutout 4A is not limited to this, and may be other shapes such as a triangle or a quadrangle. The pin N is formed in a shape that can be fitted into the notch 4A corresponding to the shape of the notch 4A.
[0025]
In the above-described embodiment, the pin N is provided on the jig G. However, instead of this, the pin N may be provided directly on the work table.
[0026]
Further, in the above-described embodiment, after the tape-shaped fixing material 7 is disposed, the plurality of chip elements 2 are disposed adjacent to each other in parallel using the pins N, but instead, After a plurality of chip elements 2 are arranged adjacent to each other in parallel using pins N with the protective film 6 on the upper side, a tape-like fixing material 7 is placed on these chip elements 2 with the adhesive 7B facing downward. You may make it stick.
[0027]
【The invention's effect】
As described above, according to the present invention, it is possible to reduce the distance between the chip elements by combining individually manufactured chip elements with various performances and integrating them with the tape-shaped fixing material. A high-density mounting is possible, and a multiple chip element combining various chip elements can be manufactured at a short delivery time and at a low cost. Furthermore, by positioning using a pin that fits into a notch formed in the electrode and arranging a plurality of chip elements adjacent in parallel, a plurality of chip elements can be arranged easily and reliably. And productivity can be improved.
[Brief description of the drawings]
FIG. 1 is a plan view showing a multiple chip element according to an embodiment of the present invention.
FIG. 2 is a cross-sectional view showing a tape-shaped fixing material according to an embodiment of the present invention.
FIG. 3 is a plan view showing a large-sized substrate for explaining a method for manufacturing a multiple chip element according to the embodiment of the present invention;
4 is a view for explaining a method for manufacturing a multiple chip device according to the embodiment of the present invention, and is a partial plan view showing a state in which a protective film is formed on the substrate of FIG. 3;
FIG. 5 is a view for explaining the method for manufacturing the multiple chip element according to the embodiment of the present invention, and is a view showing a state in which a tape-shaped fixing material is arranged between pins.
FIG. 6 is a diagram for explaining a method for manufacturing a multiple chip element according to an embodiment of the present invention, wherein a plurality of chip elements are adjacently arranged in parallel on a tape-like fixing material using pins. It is a figure which shows the state arrange | positioned.
FIG. 7 is a diagram for explaining a method for manufacturing a multiple chip element according to an embodiment of the present invention, and is a plan view showing a state in which a tape-like fixing material is melted and fixed on a plurality of chip elements; is there.
[Explanation of symbols]
1 Multiple chip element 2 Chip element (resistance element, capacitor element, inductance element)
3 Substrate 4 Electrode 4A Notch 5 Element body (resistor, capacitor, inductance element body)
6 Protective film 7 Tape-like fixing material N pin

Claims (3)

絶縁体からなる角板状の基板に、マトリックス状にスリット溝を形成するとともに、該スリット溝の交点に円形の貫通孔を形成し、
前記スリット溝および円形の貫通孔により画成される部分の基板の両端部に、電極を形成し、
これら電極にまたがるように素子体を形成し、少なくともこの素子体を被覆する保護膜を形成し、さらにこれら電極の裏面電極を形成し、
前記基板を前記スリット溝に沿って分割して短冊状に一連のチップ群にし、これらの端面に側面電極を形成し、このチップ群の前記スリット溝に沿って個々のチップに分割し、鍍金を施して外部電極を形成して、前記電極の両側端部には、前記円形の貫通孔の一部である円弧状の切欠部が形成された複数個のチップ素子を形成し、
平板状の台板上に複数の円柱状に形成されたピンが2列に間隔をおいて植立されて成る治具を配置し、
前記電極に形成された前記切欠部に嵌合する前記ピンを用いて位置決めすることにより、これら複数個の前記チップ素子を並列に隣接して配置した状態で、テープ状固定材を貼付し
熱処理して前記テープ状固定材を前記チップ素子に溶融固着して前記チップ素子を互いに固定することを特徴とする多連チップ素子の製造方法。
In the square plate-like substrate made of an insulator, slit grooves are formed in a matrix, and circular through holes are formed at the intersections of the slit grooves,
Forming electrodes on both ends of the substrate defined by the slit groove and the circular through hole,
Forming a device body so as to extend over the electrodes to form a protective film covering at least the element body, and further forming a back electrode of the electrodes,
The substrate is divided along the slit groove to form a series of chip groups in a strip shape, side electrodes are formed on these end faces, and divided into individual chips along the slit groove of the chip group. Forming an external electrode, and forming a plurality of chip elements in which arc-shaped notches that are part of the circular through-holes are formed at both ends of the electrode ;
A jig comprising a plurality of cylindrically formed pins planted at intervals in two rows on a flat base plate is arranged,
By positioning using the pin to be fitted into the cutout portion formed in the electrode, these plurality of said chip element while arranged adjacent in parallel, and sticking a tape-like fixing material,
A method for manufacturing a multiple chip element, wherein the chip element is fixed to each other by heat-treating and fixing the tape-shaped fixing material to the chip element.
前記テープ状固定材を、前記チップ素子の前記保護膜上に固着して加熱により前記保護膜上に被膜を形成することを特徴とする請求項1に記載の多連チップ素子の製造方法。  The method for manufacturing a multiple chip element according to claim 1, wherein the tape-like fixing material is fixed on the protective film of the chip element, and a film is formed on the protective film by heating. 前記チップ素子は、抵抗素子、コンデンサ素子、又はインダクタンス素子、又はその他のチップ部品であることを特徴とする請求項1又は請求項2に記載の多連チップ素子の製造方法。  3. The method for manufacturing a multiple chip element according to claim 1, wherein the chip element is a resistance element, a capacitor element, an inductance element, or other chip parts.
JP29687399A 1999-10-19 1999-10-19 Method for manufacturing multiple chip elements Expired - Fee Related JP4169442B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29687399A JP4169442B2 (en) 1999-10-19 1999-10-19 Method for manufacturing multiple chip elements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29687399A JP4169442B2 (en) 1999-10-19 1999-10-19 Method for manufacturing multiple chip elements

Publications (2)

Publication Number Publication Date
JP2001118708A JP2001118708A (en) 2001-04-27
JP4169442B2 true JP4169442B2 (en) 2008-10-22

Family

ID=17839281

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29687399A Expired - Fee Related JP4169442B2 (en) 1999-10-19 1999-10-19 Method for manufacturing multiple chip elements

Country Status (1)

Country Link
JP (1) JP4169442B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012028540A (en) * 2010-07-23 2012-02-09 Koa Corp Jumper chip component

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4510958B2 (en) * 1999-09-27 2010-07-28 コーア株式会社 Multiple resistance element and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012028540A (en) * 2010-07-23 2012-02-09 Koa Corp Jumper chip component

Also Published As

Publication number Publication date
JP2001118708A (en) 2001-04-27

Similar Documents

Publication Publication Date Title
JPH02503969A (en) Low amperage fuse made of metal-organic film and method for manufacturing the same
JPH07192902A (en) Resistor having smd structure, manufacture thereof, and printed-circuit board provided therewith
JPH01302803A (en) Chip resistor and its manufacture
US8325007B2 (en) Surface mount resistor with terminals for high-power dissipation and method for making same
US6724295B2 (en) Chip resistor with upper electrode having nonuniform thickness and method of making the resistor
JP4169442B2 (en) Method for manufacturing multiple chip elements
US6577225B1 (en) Array resistor network
JP4510958B2 (en) Multiple resistance element and manufacturing method thereof
JPH11204315A (en) Manufacture of resistor
WO1997030461A1 (en) Resistor network in ball grid array package
US20070096864A1 (en) Surface mount composite electronic component and method for manufacturing same
JPS627109A (en) Manufacture of network electronic component
US5169493A (en) Method of manufacturing a thick film resistor element
JP3567144B2 (en) Chip type resistor and method of manufacturing the same
JPH1154367A (en) Composite electronic component, its manufacture and chip-like electronic component
JP2003297670A (en) Chip type composite part
JP3353037B2 (en) Chip resistor
JPH04372101A (en) Square-shaped chip resistor and its manufacture
KR950008236B1 (en) Jamper chip array and manufacture method
JP2001093785A (en) Multiple-chip component and method for manufacturing thereof
JP2775718B2 (en) Chip resistor and manufacturing method thereof
JPS625339B2 (en)
JPH08172004A (en) Manufacture of chip resistor
JPH09120902A (en) Chip electronic part and method for manufacturing the same
JP2866808B2 (en) Manufacturing method of chip resistor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060901

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080422

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080620

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080715

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080805

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120815

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120815

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130815

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313632

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees