JP4061905B2 - Display device - Google Patents

Display device Download PDF

Info

Publication number
JP4061905B2
JP4061905B2 JP2001532526A JP2001532526A JP4061905B2 JP 4061905 B2 JP4061905 B2 JP 4061905B2 JP 2001532526 A JP2001532526 A JP 2001532526A JP 2001532526 A JP2001532526 A JP 2001532526A JP 4061905 B2 JP4061905 B2 JP 4061905B2
Authority
JP
Japan
Prior art keywords
display
unit
length
row direction
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001532526A
Other languages
Japanese (ja)
Inventor
洋二郎 松枝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Application granted granted Critical
Publication of JP4061905B2 publication Critical patent/JP4061905B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of El Displays (AREA)

Description

【０００１】
技術分野
本発明は表示装置に関するものである。特に、液晶ディスプレイ（ＬＣＤ：Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）又は有機ＥＬディスプレイ（ＯＥＬＤ：Ｏｒｇａｎｉｃ Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｔ Ｄｉｓｐｌａｙ）を表示させるための駆動回路等に関するものである。
【０００２】
背景技術
最近、液晶を用いた表示装置（以下、ディスプレイという）がかなりの勢いで普及しつつある。このタイプのディスプレイは、ＣＲＴのディスプレイに比べて低消費電力で省スペースである。したがって、このようなディスプレイの利点を活かし、より低消費電力で、より省スペースのディスプレイを作成することが重要となる。
【０００３】
図１１は、ＴＦＴディスプレイによる表示装置により表示を行うためのシステムのブロック図である。このシステムは画像信号源１００及びＴＦＴ液晶ディスプレイパネル１０１で構成される。画像信号源１００は、少なくともＣＰＵ１００Ａ、ＲＡＭ１００Ｂ、フレームメモリ１００Ｃ及びＬＣＤコントローラ１００Ｄで構成される。ＣＰＵ１００Ａは、汎用のメモリであるＲＡＭ１００Ｂとデータのやりとりを行いながら、表示データを送信する演算制御手段である。このＲＡＭ１００Ｂは、特に表示用のメモリだけに用いられているわけではなく、そのため新たに表示用のデータを記憶するメモリを必要とする。それがフレームメモリ１００Ｃである。フレームメモリ１００Ｃは、液晶パネル１０１Ｃの１画面分の表示用のデータを一時的に記憶する（以下、１画素分のデータを表示データとし、表示データを構成する各２値信号を画像信号という）。ＬＣＤコントローラ１００Ｄは、フレームメモリ１００Ｃに記憶された各表示データを、液晶パネル１０１Ｃ上の各表示位置に各タイミングで表示させるため、表示データの送信制御等を行うものである。ここで、ＣＲＴの場合は、表示データをアナログデータに変換して送信する必要があるが、液晶ディスプレイのインターフェースがデジタルデータに対応しているものとして、ここでは表示データをデジタルデータである画像信号で送信する。画像信号がデジタルデータであれば、ＴＦＴ液晶ディスプレイパネル１０１側でＤ／Ａ変換する必要がない。
【０００４】
一方、ＴＦＴ液晶ディスプレイパネル１０１は走査線ドライバ１０１Ａ及びデジタルデータドライバ１０１Ｂ並びに液晶パネル１０１Ｃで構成される。走査線ドライバ１０１ＡはＬＣＤコントローラ１００Ｄから送信されるタイミングデータに基づいて、走査線（行）方向の表示制御をする。デジタルデータドライバ１０１Ｂは、デジタルデータの画像信号を受けとり、処理することができる。デジタルデータドライバ１０１Ｂは、ＬＣＤコントローラ１００Ｄから送信されるタイミングデータに基づいて、データ線（列）方向の表示制御する。またその際、表示階調も制御する。液晶パネル１０１ＣはＴＦＴ（薄膜トランジスタ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を有し、走査線ドライバ１０１Ａ及びデジタルデータドライバ１０１Ｂの制御に基づいて表示を行うパネルである。
【０００５】
このようなシステムでは、フレームメモリ１００Ｃに一時的に記憶した全画面分の表示データの画像信号をＬＣＤコントローラ１００Ｄがデジタルデータドライバ１０１Ｂに送信しなければならない。しかも、順次走査による送信タイミングが決まっているので、例えば、表示を変更しない画素の表示データに対してもタイミングに合わせて画像信号を送信する必要がある。そのため、無駄なデータ送信量が多くなるだけでなく、そのための電力消費も大きく、低消費電力化を図ることができない。
【０００６】
そこで、本発明は、低消費電力を図れるような構造をとりつつ、しかも、特に周辺回路をガラス基板上に一体形成する場合に、レイアウトの効率等を考慮した省スペース設計の表示装置を得ることを目的とする。
【０００７】
発明の開示
本発明に係る表示装置は、表示の最小単位をドットとし、光源色である赤、青及び緑を発色表示させるために設けられた３ドットを１画素としたとき、１ドット当たりｋ（ｋは２以上の自然数）ビットの画像信号に基づいて画像を表示するものであって、前記ドットに対応させて複数の走査線及び複数のデータ線を格子状に形成し、各交点に対応させて能動素子を設け、走査線及びデータ線の駆動により液晶を用いた表示制御をする表示駆動部と、列方向の長さが前記表示駆動部の列方向の長さ以下になるように割り付けられ、前記走査線を選択して駆動させる走査線ドライバ部と、少なくとも前記表示駆動部の１行のドット分の表示制御を行うだけの画像信号を記憶できる数のメモリセルが、その行方向の長さが前記表示駆動部の行方向の長さ以下になるように割り付けられるメモリセル部と、行方向の長さが前記表示駆動部の行方向の長さ以下になるように割り付けられ、一又は複数の画素単位で入力される画像信号を記憶させる複数のメモリセルを順次選択する列デコーダ部と、行方向の長さが前記表示駆動部の行方向の長さ以下になるように割り付けられ、該列デコーダ部の選択と前記画像信号とに基づいてスイッチングし、前記列デコーダ部に選択された複数のメモリセルに画像信号を記憶させる列選択スイッチ部と、行方向の長さが前記表示駆動部の行方向の長さ以下になるように割り付けられ、前記メモリセル部に記憶された画像信号に基づいて前記データ線を駆動させるデータ線ドライバ部と、を半導体又は絶縁体の基板上に集積し、一体形成し、前記画像信号の各ビットに対応するｋ個のメモリセルは、前記ドットのピッチ以下に配列され、前記走査線ドライバ部は、表示を変更する前記ドットを表示位置として指定するアドレス信号に基づいて、前記走査線を選択する。
【０００８】
本発明においては、例えばガラス基板や石英基板等の絶縁基板に、多結晶シリコンＴＦＴを用いて、周辺回路を含めて一体形成する場合に、省スペース化を図るため、列デコーダ部、列選択スイッチ部及びデータ線ドライバ部だけでなく、少なくとも表示駆動部の１行のドット分の表示制御を行うだけの画像信号を記憶できる数のメモリセル部のメモリセルを、その行方向長さが、表示駆動部の行方向の長さ以下になるように割り付けるようにする。
【０００９】
本発明に係る他の表示装置は、
表示の最小単位をドットとし、光源色である赤、青及び緑を発色表示させるために設けられた３ドットを１画素としたとき、１ドット当たりｋ（ｋは２以上の自然数）ビットの画像信号に基づいて画像を表示するものであって、前記ドットに対応させて複数の走査線及び複数のデータ線を格子状に形成し、各交点に対応させて能動素子を設け、走査線及びデータ線の駆動により、前記能動素子に接続された有機ＥＬ素子を発光させて表示制御をする表示駆動部と、列方向の長さが前記表示駆動部の列方向の長さ以下になるように割り付けられ、前記走査線を選択して駆動させる走査線ドライバ部と、少なくとも前記表示駆動部の１行のドット分の表示制御を行うだけの画像信号を記憶できる数のメモリセルが、その行方向の長さが前記表示駆動部の行方向の長さ以下になるように割り付けられるメモリセル部と、行方向の長さが前記表示駆動部の行方向の長さ以下になるように割り付けられ、一又は複数の画素単位で入力される画像信号を記憶させる複数のメモリセルを順次選択する列デコーダ部と、行方向の長さが前記表示駆動部の行方向の長さ以下になるように割り付けられ、該列デコーダ部の選択と前記画像信号とに基づいてスイッチングし、前記列デコーダ部に選択された複数のメモリセルに画像信号を記憶させる列選択スイッチ部と、行方向の長さが前記表示駆動部の行方向の長さ以下になるように割り付けられ、前記メモリセル部に記憶された画像信号に基づいて前記データ線を駆動させるデータ線ドライバ部と、を半導体又は絶縁体の基板上に集積し、一体形成し、前記画像信号の各ビットに対応するｋ個のメモリセルは、前記ドットのピッチ以下に配列され、前記走査線ドライバ部は、表示を変更する前記ドットを表示位置として指定するアドレス信号に基づいて、前記走査線を選択する。
【００１０】
本発明では、例えば多結晶シリコンに、有機ＥＬ素子を用いて表示制御を行う表示駆動回路を、周辺回路を含めて一体形成する場合に、省スペース化を図るため、列デコーダ部、列選択スイッチ部及びデータ線ドライバ部だけでなく、少なくとも表示駆動部の１行のドット分の表示制御を行うだけの画像信号を記憶できる数のメモリセル部のメモリセルを、その行方向長さが、表示駆動部の行方向の長さ以下になるように割り付けるようにする。
【００１１】
また、上述した表示装置は、前記表示駆動部の行方向の長さに対応して割り付けられ、前記表示駆動部の１行のドット分の表示制御を行うだけの画像信号を記憶できる数のメモリセルの数を、冗長に構成してもよい。
【００１２】
本発明においては、表示駆動部の１行のドット分の表示制御を行うだけの画像信号を記憶できる数のメモリセルの数を冗長に構成しても、それを表示駆動部の行方向の長さに基づいて（例えば、行方向長さが、表示駆動部の行方向長さ以下となるように）割り付ける。
【００１３】
また、上述した表示装置において、前記メモリセル部は、前記走査線の数と等しい数だけ設けられた各ワード線に、前記１行のドット分の表示制御を行うだけの画像信号を記憶できる数のメモリセルを接続して、前記表示駆動部のドット配列に対応したメモリアレイで構成され、また、前記ワード線を選択して駆動させるワード線ドライバ部を、さらに前記基板上に集積し、一体形成してもよい。
【００１４】
本発明においては、メモリセル部を表示駆動部のドット配列に対応したメモリアレイで構成するようにし、１画面分を表示するために必要な画像信号を記憶するようにして、外部とのデータ量のやりとりを少なくして低消費電力を図ることができるような構造にする。また、アレイ構成による記憶を行うために、走査線と等しい数だけ設けたワード線を選択して駆動させるワード線ドライバ部をさらに基板上に集積し、一体形成する。
【００１５】
また、上述した表示装置は、表示位置及び記憶位置を示すアドレス信号に基づいて、前記走査線ドライバ部は前記走査線を選択し、また、前記ワード線ドライバ部は前記ワード線を選択するようにしてもよい。
本発明においては、アドレス信号により走査線、ワード線をランダムに選択でき、列方向に対する記憶又は表示の自由度を確保する。
【００１６】
また、上述した表示装置は、前記走査線ドライバ部と前記ワード線ドライバ部には同じアドレス信号が入力されるようにしてもよい。
本発明においては、配線の簡素化を図るために、走査線ドライバ部とワード線ドライバ部で同じ線を共有することができる。そのため、同じタイミングで同じアドレス信号が入力されるようになる。
【００１７】
また、上述した表示装置は、前記走査線ドライバ部と前記ワード線ドライバ部には独立したアドレス信号が入力されるようにしてもよい。
本発明においては、記憶動作及び表示動作の自由度を高めるために走査線ドライバ部とワード線ドライバ部には独立したアドレス信号を入力し、例えば動作タイミングを異ならせることができる。
【００１８】
また、上述した表示装置は、前記走査線ドライバ部は、走査線ドライバ制御信号が入力されている間だけ、前記アドレス信号に基づいて前記走査線の選択駆動動作を行い、また、前記ワード線ドライバ部は、ワード線ドライバ制御信号が入力されている間だけ、前記アドレス信号に基づいて前記ワード線の選択駆動動作を行うようにしてもよい。
【００１９】
本発明においては、記憶動作及び表示動作の自由度を高めつつ、配線の簡素化を図るために、走査線ドライバ部は、走査線ドライバ制御信号が入力されている間だけ、アドレス信号に基づいて走査線の選択駆動動作を行い、ワード線ドライバ部は、ワード線ドライバ制御信号が入力されている間だけ、アドレス信号に基づいてワード線の選択駆動動作を行うことができる。
【００２０】
また、上述した表示装置は、前記列デコーダ部は、前記アドレス信号に基づいて、入力される画像信号を記憶させるメモリセルを選択するようにしてもよい。
本発明においては、列デコーダ部は、アドレス信号により画像信号を記憶させるメモリセルをランダムに選択でき、行方向に対する記憶又は表示の自由度を確保することができる。
【００２５】
また、上述した表示装置は、前記メモリセル部に記憶させる画像信号の入力配線及び前記列選択スイッチ部は、前記メモリセル部を挟んで表示駆動部と反対側に形成されるようにしてもよい。
本発明においては、配線の交差を少なくして低消費電力を図り、またスイッチング等の影響によるノイズ重畳を防ぐため、画像信号の入力配線及び列選択スイッチ部は、メモリセル部を挟んで表示駆動部と反対側に形成する。
【００２６】
また、上述した表示装置は、前記メモリセル部は、前記表示駆動部の行方向の長さに対応させてメモリセルが割り付けられ、多段構成で形成されるようにしてもよい。
本発明においては、例えば階調数増加による１ドット分のメモリセル増加により、表示駆動部の行方向の長さに対応させてメモリセルが割り付けられない場合に、多段にして構成し、形成する。
【００２７】
また、上述した表示装置は、前記走査線の数の整数倍の数のワード線を設け、前記メモリセル部は、前記表示駆動部の１行のドット分の表示制御を行うだけの画像信号を記憶できる数のメモリセルを前記整数倍の数のワード線に分けて接続させたメモリアレイで構成されるようにしてもよい。
【００２８】
本発明においては、例えば階調数増加による１ドット分のメモリセル増加により、表示駆動部の行方向の長さに対応させてメモリセルが割り付けられない場合に、複数行にして構成し、形成する。
【００２９】
また、上述した表示装置は、前記メモリセル部は、前記表示駆動部の複数行のドット分の表示制御を行うだけの画像信号を記憶できる数のメモリセルを行方向の長さが前記表示駆動部の行方向の長さ以下になるように割り付けたメモリアレイで構成されるようにしてもよい。
【００３０】
本発明においては、表示駆動部の行方向の長さに対応させて複数行分のメモリセルが割り付けられる場合は、省スペース化を図るため、表示駆動部の複数行のドット分の表示制御を行うだけの画像信号を記憶できる数のメモリセルを、その行方向長さが表示駆動部の行方向の長さ以下になるように割り付けたメモリアレイで構成する。
【００３１】
また、上述した表示装置は、前記アドレス信号を送信するタイミングを制御するタイミングコントローラ部と、前記画像信号の送信を制御するメモリコントローラ部と、をさらに前記基板上に集積し、一体形成するようにしてもよい。
本発明においては、表示を制御するのに必要な周辺回路を全てシステマティックに同一基板上に一体形成する。
【００３２】
また、上述した表示装置は、前記表示駆動部と前記メモリセル部との間にＤ／Ａ変換器を設けることにより、前記メモリセル部に記憶されているデジタル信号でなる前記画像信号を、アナログ信号に変換してから前記表示駆動部に供給するようにしてもよい。
【００３３】
本発明においては、アナログ信号対応の表示駆動部で表示を行うために、表示駆動部とメモリセル部との間にＤ／Ａ変換器を設け、そのＤ／Ａ変換器においてアナログ信号に変換された後の画像信号を、表示駆動部に供給する。
【００３４】
また、上述した表示装置は、前記表示駆動部と前記メモリセル部とを直結することにより、前記メモリセル部に記憶されているデジタル信号でなる前記画像信号を前記表示駆動部に供給するようにしてもよい。
本発明においては、デジタル信号対応の表示駆動部で表示を行うために、表示駆動部とメモリセル部との間には、Ｄ／Ａ変換器等は設けず、デジタル信号のままの画像信号を、表示駆動部に供給する。
【００３５】
また、上述した表示装置は、前記表示駆動部は、面積階調又は時分割階調若しくはそれらの組み合わせによってデジタル駆動を行うようにしてもよい。
本発明においては、面積階調、時分割階調、若しくは両者の組み合わせによって、デジタル信号対応の表示駆動部が表示を行う。
【００３６】
発明を実施するための最良の形態
実施の形態１．
図１は本発明の第１の実施の形態に係る表示装置を含めたシステムの概念を表すブロック図である。図１はシステムオンパネル（ＳＯＰ）と呼ばれる概念を表している。ＳＯＰとは、表示を行うための周辺回路等をガラス基板に、しかもＩＣ等のチップを用いずに、多結晶シリコン等を用いてＴＦＴ等と周辺回路を一体形成しようとする概念である。そのため、パネルをＣＰＵと直結することができ、また低コスト、高信頼性、省スペース化を図ることができる。
【００３７】
図１において、画像信号源１１０は表示データを送信するＣＰＵ１１０Ａで構成されている。ここでも、図１１に示した従来の構成と同様に、表示データをデジタルデータである画像信号で送信する。画像信号がデジタルデータであれば、パネル１側でＤ／Ａ変換する必要がなく、その分、小型化及び低消費電力化が図られる。また、パネル１は、アクティブマトリックスＬＣＤ部２、走査線ドライバ３、デジタルデータドライバ４、フレームメモリ部５、メモリコントローラ６及びタイミングコントローラ７で構成されている。アクティブマトリックスＬＣＤ部２が、本発明における表示駆動部に対応する。
【００３８】
図２はパネル１を詳細に表した図である。アクティブマトリックスＬＣＤ部２は、ＴＦＴ、ダイオード等のアクティブ素子を用いて実際に表示を行う部分である。アクティブマトリックスＬＣＤ部２には、ｉ×ｊ個の画素が並べられている。本実施の形態はカラーディスプレイを想定しているので、光源色であるＲ（Ｒｅｄ）、Ｇ（Ｇｒｅｅｎ）及びＢ（Ｂｌｕｅ）の３ドット（サブ画素ともいう）を１画素として構成する。モノクロディスプレイの場合は画素＝ドットである。それぞれのドットのエリアには、データ線と走査線及びこれらの交点に対応させて配置されたアクティブ素子（例えばトランジスタ、ダイオード等によるスイッチング素子）が含まれる。このアクティブ素子にはそれぞれ画素電極がついており、対向電極との間に液晶を介した容量を形成している。画素電極と対向電極との間に印加される電圧で、液晶の分子による施光性を制御し、各ドットの表示制御を行う。しかも、アクティブ素子がスイッチをオフしても、画素電極は、蓄えた電荷により次のリフレッシュ時（表示データ書き換え時）までその表示状態を維持させることができる。アクティブ素子のスイッチング動作や画素電極への電荷供給の制御は、データ線と走査線とを駆動させて（電流を供給して）行われる。
【００３９】
走査線を駆動させる制御を行うのが走査線ドライバ３である。走査線ドライバ３は行デコーダ３１及び走査線駆動バッファ３２で構成されている。行デコーダ３１は、入力されるアドレスデータに基づいて駆動させる走査線を選択する。走査線駆動バッファ３２は、行デコーダ３１が選択した走査線を実際に駆動させる。
【００４０】
一方、データ線を駆動させる制御を行うのがデジタルデータドライバ４である。デジタルデータドライバ４は、Ｄ／Ａ変換器としてのｋビットＤＡＣ部４１で構成されている。ここで、ｋビットＤＡＣ部４１の動作を説明する前にフレームメモリ部５について説明する。
【００４１】
フレームメモリ部５は、列デコーダ５１、入力制御回路５２、列選択スイッチ部５３、メモリ行デコーダ５４、ワードドライバ５５、メモリセル部５６及びセンスアンプ部５７で構成される。列デコーダ５１は、入力されるアドレスデータに基づいて、１行（ライン）分（ｊ個）の画素から１つの画素を選択する。これが、ひいては駆動させるデータ線を選択することにもなる。入力制御回路５２は、メモリコントローラ６から並列送信された１画素分の画像信号（ｋ×３）の制御を行う回路である。列選択スイッチ部５３は、１画素の画像信号（ｋ×３）を単位として１ラインの画素の数だけ（つまりｋ×３×ｊ）設けられている。各列選択スイッチは、列デコーダ５１の選択及び画像信号に基づいてスイッチングし、ビット線を駆動させる。ここで、入力制御回路５２と列選択スイッチ部５３とは、メモリセル部５６を挟んでアクティブマトリックスＬＣＤ部２の反対側に配置するようにする。そのため、配線の交差が少なくなり、簡素で低消費電力化が図られる。しかも、入力制御回路５２及び列選択スイッチ部５３の動作により、アナログ駆動のＬＣＤ２にノイズを重畳させることがなくなるので、表示の低ノイズ化を図ることができる。
【００４２】
メモリ行デコーダ５４は、入力されるアドレスデータに基づいて、後述するようにメモリアレイを構成するメモリセル部５６の任意のメモリセルに記憶させるためにワード線を選択する。ワードドライバ５５は、メモリ行デコーダ５４が選択したワード線を実際に駆動させる。したがって、メモリ行デコーダ５４が選択したワード線と接続された、列デコーダ５１が選択した画素に対応するｋ×３個のメモリセルにその画素の表示データとして画像信号が記憶されることになる。また、メモリセル部５６はｋ×３×ｉ×ｊの数のメモリセルを有し、ｉ行×ｋ×３×ｊ列のメモリアレイを構成している。このメモリセルの数は、１画面がｉ×ｊ画素のディスプレイに対して、Ｒ、Ｇ、Ｂの各ドットを２ｋの階調の明るさで表示するために必要な数である。図２ではｋ＝３とし、８階調の明るさが設定できる。このメモリセルの数は、１画面分の画像信号を記憶するために少なくとも必要なメモリセル数である。例えば、回路によっては、動作安定性を確保する必要性からメモリセルを冗長にもたせて回路構成する場合がある。
【００４３】
ここで、ガラス基板の大きさと実際の表示部分であるアクティブマトリックスＬＣＤ部２の大きさとが同じになればなるほど省スペース化が図れたことになる。つまり、メモリセル部５６の行方向の長さがアクティブマトリックスＬＣＤ部２の行方向の長さ以下になるようにメモリセルを配列すると、最も効率よく、省スペース幅で１列分のメモリセルが配列できることになる。したがって、１ドットの表示を制御するのに必要なメモリセルを並べた行方向の長さが、各ドットのピッチ以下であると、フレームメモリ部５全体の行方向の長さがアクティブマトリックスＬＣＤ部２の行方向の長さ以下となる。そこで、図２ではｋビット分のメモリセルを並べたときの行方向の長さを、各ドットのピッチと等しくなるように設計している。また、センスアンプ部５７の各センスアンプ（又は選択スイッチ）及びｋビットＤＡＣ部４１の各ｋビットＤＡＣについても、各ドットのピッチに基づいて設計している。
【００４４】
また、メモリアレイの行数を走査線数であるｉと同じにしてフレームメモリ部５が１画面分の表示データを記憶することができるようにする。そのため、各表示位置の画素と各ドット毎に設けたメモリセルとを対応させて記憶させることができる。省スペース化だけを図ろうとするならば、少なくとも１行分のメモリセルを有していればよく、特に走査線数分の行数のメモリアレイを構成する必要はない。ただ、システム全体としてデータの送信量を少なくし、低消費電力を図るためには、１画面分の表示データを対応させて記憶できるだけのメモリセルが必要となるのである。したがって、ＣＰＵ１１０Ａからは書き換える画素の表示データ分の画像信号を送信すればよく、書き換えを行わなければ、メモリセル部５６に記憶された画像信号のデータを、デジタルデータドライバ４はそのまま扱えばよい。
【００４５】
センスアンプ部５７を構成する各センスアンプは、各列（ビット線）毎に接続されている。ここで、センスアンプを用いるのは、メモリセル部５６の各メモリセルがダイナミックメモリで構成されている場合である。スタティックメモリで構成されている場合はセンスアンプではなく、選択スイッチを用いて構成する。
【００４６】
デジタルデータドライバ４を構成するｋビットＤＡＣ部４１は、３×ｊ個のｋビットＤＡＣで構成される。各ｋビットＤＡＣには、あるｋ個のメモリセルに記憶された画像信号に基づくデジタルデータがｋ本のビット線から入力される。ｋビットＤＡＣは、そのデータに基づいた値を階調に変換し、その階調に応じてデータ線を駆動させる。ＬＣＤにおいては、液晶の寿命を延ばすという目的から交流駆動を行う必要がある。したがって、デジタルデータをそのまま用いることができず、アナログ変換を行わなければならないのである。このようにして、駆動した走査線とデータ線との交点のドットにおいて、表示データに基づく表示制御が行われることになる。
【００４７】
ここで、本発明におけるデジタルデータドライバ４とフレームメモリ部５とは直結（一体化）し、記憶されたデジタルデータを直接用いてデータ線の駆動動作を行っている。したがって、便宜上（図１との関連上）、デジタルデータドライバ４をｋビットＤＡＣ部４１で構成し、フレームメモリ部５を列デコーダ５１、入力制御回路５２、列選択スイッチ部５３、メモリ行デコーダ５４、ワードドライバ５５、メモリセル部５６及びセンスアンプ部５７で構成しているが、従来のデジタルデータドライバとフレームメモリとの動作の関係から考えると、実際にはこのような区別は厳密にはできない。
【００４８】
メモリコントローラ６は、ＣＰＵ１１０Ａから送信される表示データをフレームメモリ部５に格納するため、ｋ×３の画像信号として制御する。また、タイミングコントローラ７は、少なくともアドレスバッファ７１を有し、ＣＰＵ１１０Ａから送信される表示データを記憶や表示をさせるために、行デコーダ３１、列デコーダ５１及びメモリ行デコーダ５４にアドレス信号を送信する。
【００４９】
メモリをチップ等で構成した場合には、チップ内にいかに細密充填ができ、かつ配線等を考慮したレイアウトできるかが問題となる。メモリ等の周辺回路をガラス基板上に構成する場合は、それとは発想が異なる。ガラス基板において、最も大きな面積を占めるのは、実際の表示部分となるアクティブマトリックスＬＣＤ部２である。しかもその画素ピッチ（ひいては全体の大きさ）は決まっている。したがって、その大きさにあわせて、いかに効率よく周辺回路等、システムをレイアウトするかが問題となる。消費電力を考慮せずに省スペース化を考えるならメモリセルを少なくすることもできるが、低消費電力を図るには、１画面分のデータを記憶できるだけのメモリセルが必要である。そこで、本実施の形態は、低消費電力化を図るために周辺回路を設定した上で、最も効率のよいレイアウトを示そうとするものである。
【００５０】
次に図２に基づいて表示動作について説明する。ＣＰＵ１１０Ａは、表示を変更する場合に表示データを送信する。したがって、画像が変化しない場合には表示データの送信は行わない。表示を変更する際には、表示を変更する位置（画素）を示すアドレス信号を送信する。また、表示データの画像信号を送信する。ここで、フレームメモリ部５には、走査線に対応させた数のワード線を設け、それぞれのドットに対応した１画面分の表示データ（画像信号）を記憶できるようにした。しかも行デコーダ３１、メモリ行デコーダ５４を設けて走査線、ワード線を選択できるようにした。そのため、順次走査する必要がなく、アドレス信号に応じたランダムな走査線の選択及び駆動ができ、表示データを必要に応じて書き換える際に都合がよい。また、配線の簡素化及び回路面積縮少による省スペース化を図るために、同じアドレス信号が行デコーダ３１及びメモリ行デコーダ５４に入力され、それぞれ対応する部分に同じタイミングで記憶、表示を行うようにする。列デコーダ５１についても、アドレス信号に応じてランダムな画素の選択ができるので、同一走査線上の画素（ドット）に順次書き込んでいく必要はなく、ランダムな書き込みを行える。
【００５１】
表示を変更しない場合には、フレームメモリ部５に記憶された画像信号のデジタルデータをそのまま用いて表示を行い、ＣＰＵ１１０Ａとはデータのやりとりはしない。ただし、ＬＣＤは前述したように交流駆動しなければならないので、画素反転駆動を用いて、少なくとも必要最低限の周波数でリフレッシュしながら駆動する必要がある。この制御は走査線ドライバ３及びデジタルデータドライバ４により行われる。周波数を低下させると、低消費電力を図ることができるが、突き抜け電圧等によるフリッカー（ちらつき）が生じる。そこで、低消費電力を図りつつ、フリッカーを目立たなくするには、例えば、静止画であれば３０Ｈｚの周波数でリフレッシュ（液晶は１５Ｈｚ駆動である）して表示状態を維持する。
【００５２】
フレームメモリ部５に関しても、メモリセルをスタティックメモリで構成していればデータ書き換えを行う（リフレッシュする）必要はないが、ダイナミックメモリで構成していれば、記憶が保持できるようなタイミングでリフレッシュする必要がある。
【００５３】
以上のように第１の実施の形態によれば、ＳＯＰのように、表示部分だけでなく、周辺回路を含めたシステムを基板上に一体形成しようとする場合に、フレームメモリ部５のメモリセル部５６において、１ドットの表示を制御するのに必要な分のメモリセルを並べたときの行方向の長さが、各ドットのピッチ以下になるように、つまりメモリセル部５６の行方向の長さがアクティブマトリックスＬＣＤ部２の行方向の長さ以下になるようにメモリセルを配列するように形成したので、効率よく、省スペース幅で１行分のメモリセルが配列できる。
【００５４】
また、センスアンプ部５７及びｋビットＤＡＣ部４１についても、同様にしたので、省スペース化が図れる。
また、メモリアレイの行数を走査線数と同じ（ｉ個）にしてフレームメモリ部５が１画面分の表示データ（画像信号）を記憶することができるようにしたので、各位置の画素とメモリセル部５６のメモリセルとを対応させて１画面分のデータを記憶させることができ、ＣＰＵ１１０Ａからは、書き換える画素の表示データ分の画像信号だけを送信すればよいので、システム全体としてデータの送信量を少なくし、低消費電力を図つつ、最も効率よく、省スペースな形成を行える。
【００５５】
また、行デコーダ３１、メモリ行デコーダ５４を設け、アドレス信号に基づいて駆動させる走査線、ワード線を選択できるようにしたので、順次走査する必要がなく、アドレス信号に応じたランダムな走査線の選択及び駆動ができ、表示データを必要に応じて書き換える際に都合がよい。
【００５６】
また、同じアドレス信号が行デコーダ３１及びメモリ行デコーダ５４に入力され、それぞれ対応する部分に同じタイミングで記憶、表示を行うようにしたので、配線の簡素化及び回路面積縮少による省スペース化を図ることができる。
【００５７】
また、列デコーダ５１についても、アドレス信号に応じてランダムな画素の選択ができるので、同一走査線上の画素（ドット）に順次書き込んでいく必要はなく、ランダムな書き込みを行え、表示データを必要に応じて書き換える際に都合がよい。
【００５８】
また、入力制御回路５２及び列選択スイッチ部５３をメモリセル部５６を挟んでアクティブマトリックスＬＣＤ部２の反対側に配置するようにするようにしたので、配線の交差が少なくなり、簡素で低消費電力化が図られる。しかも、入力制御回路５２及び列選択スイッチ部５３の動作により、アナログ駆動のＬＣＤ２にノイズを重畳させることがなく、表示の低ノイズ化を図ることができる。
【００５９】
さらに、メモリコントローラ６及びタイミングコントローラ７についても、パネル１に一体形成するようにしたので、パネル１をＣＰＵ１１０Ａと直結することができ、システム全体を低コスト、高信頼性、省スペース化することができる。
【００６０】
実施の形態２．
図３は本発明の第２の実施の形態に係るパネル１Ａを詳細に表した図である。図３のパネル１Ａが、図２のパネル１と異なっている点は、行デコーダ３１とメモリ行デコーダ５４とにそれぞれ独立してアドレス信号を入力させる点である。そのため、記憶動作のタイミングと表示動作とのタイミングとを異ならせることができる。駆動周波数は記憶及び表示動作を同時タイミングで行うよりも高くなるが、例えば、あるタイミングでメモリ行デコーダ５４にアドレスデータを送信して記憶動作を行わせた後、次のタイミングで行デコーダ３１にアドレスデータを送信して表示させたりする等様々な駆動を行わせることができる。
【００６１】
以上のように第２の実施の形態によれば、行デコーダ３１とメモリ行デコーダ５４とにそれぞれ独立してアドレス信号を入力させるようにしたので、駆動方法の選択に対する自由度を高めることができる。
【００６２】
実施の形態３．
図４は本発明の第３の実施の形態に係るパネル１Ｂを詳細に表した図である。図４のパネル１Ｂが、図２のパネル１と異なっている点は、アドレスバッファ７１から行デコーダ３１Ａとメモリ行デコーダ５４Ａとにそれぞれ走査線選択制御信号線、ワード線選択制御信号線が配線され、走査線選択制御信号、ワード線選択制御信号が送信される点である。行デコーダ３１Ａとメモリ行デコーダ５４Ａには同じアドレス信号が入力される。ただ、行デコーダ３１Ａは走査線選択制御信号がＯＮされている期間しか走査線を選択することができない。また、メモリ行デコーダ５４Ａも同様に、ワード線選択制御信号がＯＮされている期間しかワード線を選択することができない。そのため、これらの信号のＯＮ、ＯＦＦの制御によっては、記憶動作と表示動作とを異なるタイミングで行うことができる。
【００６３】
以上のように第３の実施の形態によれば、走査線選択制御信号に基づいて行デコーダ３１Ａの走査線選択期間を制限し、また、ワード線選択制御信号に基づいてメモリ行デコーダ５４Ａのワード線選択期間を制限するようにしたので、記憶動作及び表示動作の駆動方法の選択に対する自由度を高めることができる。そのため、方法によっては様々な駆動制御を行うことができる。
【００６４】
実施の形態４．
図５は本発明の第４の実施の形態に係るパネル１Ｃを詳細に表した図である。図５のパネル１Ｃが、図４のパネル１Ｂと異なっている点は、ｋ＝６のような場合を考慮して列選択スイッチ部５３Ａ、センスアンプ部５７Ａ及びメモリセル部５６Ａをレイアウトした点である。また列デコーダ５１Ａ及び入力制御回路５２Ａは、ｋ＝６により、それぞれ列デコーダ５１、入力制御回路５２に比べ、２倍の信号を扱う（図２のパネル１とは、この他に走査線選択制御信号線及びワード線選択制御信号線がある点で異なる）。前述したように、メモリセル部５６の行方向の長さがアクティブマトリックスＬＣＤ部２の行方向の長さ以下になるようにメモリセルを配列すると、最も効率よく、省スペース幅で１列分のメモリセルが配列できることになる。したがって、ｋビット分のメモリセルを行方向に並べた長さが、各ドットのピッチ以下になるように並べるのが理想的ではある。しかし、階調幅を拡げようとするとｋの値は大きくなる（ｋ＝６だと６４階調となり、約２６万色の表示ができる）。つまり、１ドット分のデータを記憶させるためのメモリセルの数が多くなる。そのため、ｋビット分のメモリセルをそのまま並べると、ドットのピッチより広くなることが考えられる。そこで、本実施の形態は、メモリセル部５６Ａにおいて、メモリアレイを多段構成とし、メモリセル部５６Ａの行方向の長さがアクティブマトリックスＬＣＤ部２の行方向の長さ以下になるようにメモリセルを配列するようにレイアウトし、一体形成を行う。
【００６５】
また、別の考え方として、メモリアレイの行数を走査線数の整数倍にし、１ドット分のメモリセルを複数行で構成することも考えられる。この場合、ｋビットＤＡＣ部４１はデジタルデータを時分割して処理し、データ線を駆動させる。
【００６６】
以上のように第４の実施の形態によれば、ｋビット分のメモリセルを行方向に並べた長さが、各ドットのピッチ以下にすることができない場合に、メモリアレイを多段構成とし、メモリセル部５６Ａの行方向の長さがアクティブマトリックスＬＣＤ部２の行方向の長さ以下になるように配列するようにレイアウトし、一体形成を行うようにしたので、メモリセル部５６ＡとｋビットＤＡＣ部４１との配線を容易にしつつ、省スペース化を図ることができる。
【００６７】
実施の形態５．
図６は本発明の第５の実施の形態に係るパネル１Ｄを詳細に表した図である。図６のパネル１Ｄが、図４のパネル１Ｂと異なっている点は、メモリセル部５６Ｂにおけるメモリセルの配置である。また、２画素分の画像信号が同時に入力され、列デコーダ５１Ｂが２画素を同時に選択できる点である。さらに入力制御回路５２Ａ及び列選択スイッチ部５３Ａは、それぞれ入力制御回路５２、列選択スイッチ部５３Ａに比べ、２倍の信号を扱う。
【００６８】
第４の実施の形態では、ｋビット分のメモリセルを並べた長さが画素ピッチより長くなる場合について説明した。逆に複数画素（ドット）分のメモリセルを並べた長さが１画素（ドット）分のピッチ以下であるならば、複数画素（ドット）分のメモリセルを１画素（ドット）分のピッチに対応させて並べてレイアウトし、一体形成を行うことで、より省スペース化を図ることができる。ただし、この場合でも、ワード線は共有するのではなく、あくまで走査線と同数のワード線を設けて、各ドットに対応させたメモリセルを設けておくようにする。ただ、この場合は、センスアンプ部５７の共有は可能である。
【００６９】
また、図２〜図５のように、第１〜第４の実施の形態では列デコーダ５１は１画素を選択するような構成であった。しかし、本発明はこれに限るものではなく、整数倍を同時に選択できるようにしてもよい。この場合には、画像信号はその倍数に比例して入力されることになる。
【００７０】
以上のように第５の実施の形態によれば、複数画素（ドット）分のメモリセルを並べた長さが１画素（ドット）分のピッチ以下である場合に、複数画素（ドット）分のメモリセルを１画素（ドット）分のピッチに対応させて並べてレイアウトし、一体形成を行うようにしたので、より省スペース化を図ることができる。しかもセンスアンプ部５７は共有できる。また列デコーダ５１１が２画素を同時に選択できるようにしたので、配線としては複雑になるが、駆動周波数を低下させることができ、低消費電力化を図ることができる。また、単結晶ＦＥＴよりも特性が劣るアクティブ素子で駆動させても十分な動作が得られる。
【００７１】
実施の形態６．
図７は本発明の第６の実施の形態に係るパネル１Ｅを詳細に表した図である。図７のパネル１Ｅが、図２のパネル１と異なっている点は、実際に表示を行う部分が、表示駆動部としてのデジタル対応のアクティブマトリクスＯＥＬ部８となっている点である。また、ｋビットＤＡＣ部４１を用いていない点である。ＯＥＬ（Ｏｒｇａｎｉｃ Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｔ）とは、有機ＥＬ素子のことである。このＯＥＬ素子は液晶とは異なり自発光素子である。そのため、次のような特徴を有し、ディスプレイの分野や他の分野で期待されている素子である。
（１）視野角が広い
（２）軽量薄型化が可能
（３）コントラスト比が高い
（４）低消費電力（バックライトの必要なし）
（５）分子設計によるマルチカラーの可能性
（６）電流駆動のため高精細表示が可能
【００７２】
図８はアクティブマトリクスＯＥＬ部８の回路配置を示す図である。図８は２画素分の配置を示している。前述したように、ＬＣＤにおいては液晶の寿命を延ばすという目的から交流駆動を行う必要がある。したがって、一般的には、デジタルデータをそのまま用いず、アナログ変換を行っている。通常、ＯＥＬを発光させる場合も、デジタルデータのアナログ変換を行い、例えば２トランジスタ方式を用いて、変換したアナログ信号（データ）を容量等に保持する。そして、トランジスタのアンプの出力電流を、その変換したアナログデータで制御し、ＯＥＬの発光制御をする。ただ、ＯＥＬは直流で駆動（ＤＣ駆動）する。一方、図８のように、各メモリセルに記憶された画像信号のようなデジタルデータをそのまま扱うこともできる。
【００７３】
次に、フレームメモリに記憶された表示データを表示させる方法についてＲ１（１列目の画素のＲ）のドットを例にして説明する。Ｒ１には８階調を表すために７つのＯＥＬ素子が設けられている。そして、その７つのＯＥＬ素子は、それぞれ１つのＯＥＬ素子、２つのＯＥＬ素子、４つのＯＥＬ素子に分けられ、各ビット線と対応したＲ１Ｓ、Ｒ１Ｔ、Ｒ１Ｕと接続されている。階調の差は発光面積で表される。したがって、階調０の時はＲ１Ｓ、Ｒ１Ｔ、Ｒ１Ｕを駆動させず、どの素子も発光させない。階調１の時はＲ１Ｓを駆動し、１つのＯＥＬ素子を発光させる。同様に、階調２の時はＲ１Ｔを駆動して２つのＯＥＬ素子を発光させ、階調３の時はＲ１ＳとＲ１Ｔを駆動して、３つのＯＥＬ素子を発光させる。この組み合わせにより、階調を表現するのである。これは、Ｇ及びＢのドットに関しても同様である。
【００７４】
ここで、ＯＥＬはＤＣ駆動でよいので表示を変更させる必要がない場合は、通常、反転駆動等によるリフレッシュは必要がない。ただ、図８ではダイナミック回路を用いているので、表示に変更がなくても、一定期間毎にフレームメモリ部５の各メモリセルに記憶されたデータに基づいてリフレッシュし、表示を維持する必要がある。
【００７５】
図７は第１の実施の形態である図２に対応させて記載しているが、第２〜第５の実施の形態のそれぞれのパネルを採用した表示装置にアクティブマトリクスＯＥＬ部８を適用できるのはもちろんいうまでもないことである。
【００７６】
また、第６の実施の形態では、いわゆる面積階調によりデジタル駆動を行う例を示しているが、例えば時分割駆動によりデジタル駆動を行う構成であっても、或いは、面積階調及び時分割階調を組み合わせてデジタル駆動を行う構成であっても構わない。時分割駆動とするには、一定周期で繰り返されるタイミング信号に同期して、各画素の各ビットのデジタル信号に対応した各ビット毎に異なる期間で、ＯＥＬ素子にオン／オフ信号を印加すればよい。
【００７７】
以上のように第６の実施の形態によれば、表示に自発光素子であるＯＥＬ素子を用いるようにしたので、第１〜第５の実施の形態における効果を得られるだけでなく、バックライト不要による低消費電力や軽量化等を図ることができる。しかも、フレームメモリ部５に記憶するデジタルデータをアナログ変換することなくそのまま用いて階調表示をすることも可能なので、ＤＡＣのような回路を用いなくてもよく、周辺回路の省スペース化を図ることができるとともに、消費電力の低減が図られる。
【００７８】
実施の形態７．
図９は本発明の第７の実施の形態に係るパネル１Ｆを詳細に表した図である。図９のパネル１Ｆが、図７のパネル１Ｅと異なっている点は、実際に表示を行う部分が、表示駆動部としてのアクティブマトリクスＬＣＤ部２Ａとなっている点である。
【００７９】
なお、図９のパネル１Ｆが、図２のパネル１と異なっている点は、実際に表示を行う部分が、デジタル対応のアクティブマトリクスＬＣＤ部２Ａとなっている点である。また、ｋビットＤＡＣ部４１を用いていない点である。
【００８０】
図１０はアクティブマトリクスＬＣＤ部２Ａの回路配置を示す図である。図１０は２画素分の配置を示している。前述したように、ＬＣＤにおいては、液晶の寿命を延ばすという目的から交流駆動を行う必要があるため、一般的には、デジタルデータをそのまま用いず、アナログ変換を行っている。図１０の構成は、後述のように、ＬＣＤにおいて、各メモリセルに記憶された画像信号のようなデジタルデータをそのまま扱うこともできるようにしたものである。
【００８１】
次に、フレームメモリに記憶された表示データを表示させる方法についてＲ１（１列目の画素のＲ）のドットを例にして説明する。Ｒ１には８階調を表すために、それぞれが独立した画素電極に覆われた３つの液晶領域が設けられている。そして、その３つの液晶領域は、それらの面積比が１：２：４となっており、各ビット線と対応したＲ１Ｓ、Ｒ１Ｔ、Ｒ１Ｕと接続されている。また、アクティブマトリクスＬＣＤ部２Ａの液晶領域以外の部分、つまり画素電極以外全ての部分は、遮光されている。よって、階調の差は透過状態となっている液晶領域の面積で表される。したがって、階調０の時はＲ１Ｓ、Ｒ１Ｔ、Ｒ１Ｕを駆動させず、どの液晶領域も遮光状態とする。階調１の時はＲ１Ｓを駆動し、面積比１の液晶領域を透過状態とする。同様に、階調２の時はＲ１Ｔを駆動して面積比２の液晶領域を透過状態とし、階調３の時はＲ１ＳとＲ１Ｔを駆動して、面積比１と面積比２の液晶領域を透過状態とする。この組み合わせにより、階調を表現するのである。これは、Ｇ及びＢのドットに関しても同様である。
【００８２】
そして、本実施の形態では、各液晶領域に電圧を印加するための共通給電線ＶＬＣには、矩形波を供給するようになっている。共通給電線ＶＬＣに供給される矩形波の電圧は、正負両方の電位のそれぞれが液晶を完全に立ち上げることができる電圧であり、また、その矩形波の周波数は、通常の液晶表示装置における交流駆動の周波数と同じである。これにより、デジタル対応のアクティブマトリクスＬＣＤ部２Ａが実現されている。
【００８３】
なお、本実施の形態の図１０にあっても、上記第６の実施の形態の図８と同様に、ダイナミック回路を用いているので、一定期間毎にフレームメモリ部５の各メモリセルに記憶されたデータに基づいてリフレッシュし、表示を維持する必要がある。
【００８４】
また、図９は第１の実施の形態である図２に対応させて記載しているが、第２〜第５の実施の形態のそれぞれのパネルを採用した表示装置に、デジタル対応のアクティブマトリクスＬＣＤ部２Ａを適用できるのはもちろんいうまでもないことである。
【００８５】
そして、第７の実施の形態は透過型のＬＣＤを前提として構成等を説明しているが、反射型のＬＣＤであっても同様の思想は適用可能である。反射型のＬＣＤであると、画素電極の下側にもデバイスを配置できるため、より複雑な回路でも実現可能であり、多ビット化を図る上で有利である。
【００８６】
また、第７の実施の形態では、いわゆる面積階調によりデジタル駆動を行う例を示しているが、例えば時分割駆動によりデジタル駆動を行う構成であっても、或いは、面積階調及び時分割階調を組み合わせてデジタル駆動を行う構成であっても構わない。時分割駆動とするには、一定周期で繰り返されるタイミング信号に同期して、各画素の各ビットのデジタル信号に対応した各ビット毎に異なる期間で、液晶にオン／オフ信号を印加すればよい。
【００８７】
以上のように第７の実施の形態によれば、フレームメモリ部５に記憶するデジタルデータをアナログ変換することなくそのまま用いて階調表示をすることも可能なので、ＤＡＣのような回路を用いなくてもよく、周辺回路の省スペース化を図ることができるとともに、消費電力の低減が図られる。
【００８８】
実施の形態８．
なお、上述の実施の形態は、カラーディスプレイを前提に説明したが、本発明はモノクロディスプレイにも対応できる。
【００８９】
産業上の利用の可能性
以上のようにこの表示装置によれば、例えば多結晶シリコン上にＴＦＴだけでなく、周辺回路を含めて一体形成する場合に、列デコーダ部、列選択スイッチ部及びデータ線ドライバ部だけでなく、少なくとも表示駆動部の１行のドット分の表示制御を行うだけの画像信号を記憶できる数のメモリセル部のメモリセルを、表示駆動部の行方向の長さに対応して割り付けるようにした（例えば、列デコーダ部、列選択スイッチ部、データ線ドライバ及びメモリセル部を、それらの行方向長さが表示駆動部の行方向長さ以下となるように割り付けるようにした）ので、効率よく、省スペース幅で１列分のメモリセルが配列できる。
【００９０】
また、上述した表示装置によれば、例えば有機ＥＬ素子を用いて表示制御を行う表示駆動回路を、周辺回路を含めて多結晶シリコン上に一体形成する場合に、列デコーダ部、列選択スイッチ部及びデータ線ドライバ部だけでなく、少なくとも表示駆動部の１行のドット分の表示制御を行うだけの画像信号を記憶できる数のメモリセル部のメモリセルを、表示駆動部の行方向の長さに対応して割り付けるようにした（例えば、列デコーダ部、列選択スイッチ部、データ線ドライバ部及びメモリセル部を、それらの行方向長さが表示駆動部の行方向長さ以下となるように割り付けるようにした）ので、効率よく、省スペース幅で１列分のメモリセルが配列できる。
【００９１】
また、上述した表示装置によれば、例えば多結晶シリコン上に、液晶を用いて表示制御を行う表示駆動回路を周辺回路を含めて一体形成する場合に、列デコーダ部及び列選択スイッチ部だけでなく、少なくとも表示駆動部の１行のドット分の表示制御を行うだけの画像信号を記憶できる数のメモリセル部のメモリセルを、表示駆動部の行方向の長さに対応して割り付けるようにした（例えば、列デコーダ部、列選択スイッチ部及びメモリセル部を、それらの行方向長さが表示駆動部の行方向長さ以下となるように割り付けるようにした）ので、効率よく、省スペース幅で１列分のメモリセルが配列できる。また、有機ＥＬ素子はＤＣ駆動するので、デジタル信号である画像信号を直接用いることもできるので、例えばＤＡＣのような回路を設ける必要がなくなる。
【００９２】
また、上述した表示装置によれば、例えば多結晶シリコン上に、有機ＥＬ素子を用いて表示制御を行う表示駆動回路を周辺回路を含めて一体形成する場合に、列デコーダ部及び列選択スイッチ部だけでなく、少なくとも表示駆動部の１行のドット分の表示制御を行うだけの画像信号を記憶できる数のメモリセル部のメモリセルを、表示駆動部の行方向の長さに対応して割り付けるようにした（例えば、列デコーダ部、列選択スイッチ部及びメモリセル部を、それらの行方向長さが表示駆動部の行方向長さ以下となるように割り付けるようにした）ので、効率よく、省スペース幅で１列分のメモリセルが配列できる。また、有機ＥＬ素子はＤＣ駆動するので、デジタル信号である画像信号を直接用いることもできるので、例えばＤＡＣのような回路を設ける必要がなくなる。
【００９３】
また、上述した表示装置によれば、表示駆動部の１行のドット分の表示制御を行うだけの画像信号を記憶できる数のメモリセルの数を冗長に構成しても、それを表示部の行方向の長さに基づいて割り付けるようにした（例えば、メモリセル部の行方向長さが表示駆動部の行方向長さ以下となるように割り付けるようにした）ので、効率よく、省スペース幅を図ることができる。
【００９４】
また、上述した表示装置によれば、走査線と等しい数だけ設けたワード線を選択して駆動させるワード線ドライバ部をさらに基板上に集積して一体形成し、メモリセル部を表示駆動部のドット配列に対応したメモリアレイで構成するようにし、１画面分を表示するために必要な画像信号を記憶するようにしたので、外部とのデータ量のやりとりを少なくして低消費電力を図ることができる。
【００９５】
また、上述した表示装置によれば、走査線ドライバ部、ワード線ドライバ部はアドレス信号に基づいて駆動させる走査線、ワード線を選択できるようにしたので、順次走査する必要がなく、アドレス信号に応じたランダムな走査線の選択及び駆動ができ、表示データを必要に応じて書き換える際に都合がよい。
【００９６】
また、上述した表示装置によれば、走査線ドライバ部とワード線ドライバ部同じ線を共有するようにしたので、配線の簡素化及び回路面積縮少による省スペース化を図ることができる。
【００９７】
また、上述した表示装置によれば、走査線ドライバ部とワード線ドライバ部には独立したアドレス信号を入力するようにしたので、記憶動作及び表示動作の自由度を高めることができる。
【００９８】
また、上述した表示装置によれば、走査線ドライバ部は、走査線ドライバ制御信号が入力されている間だけ、アドレス信号に基づいて走査線の選択駆動動作を行い、ワード線ドライバ部は、ワード線ドライバ制御信号が入力されている間だけ、アドレス信号に基づいてワード線の選択駆動動作を行うようにしたので、記憶動作及び表示動作の駆動方法の選択に対する自由度を高めることができる。そのため、方法によっては様々な駆動制御を行うことができる。
【００９９】
また、上述した表示装置によれば、列デコーダ部は、アドレス信号により画像信号を記憶させるメモリセルをランダムに選択できるようにしたので、同一走査線上のドットに順次書き込んでいく必要はなく、ランダムな書き込みを行え、表示データを必要に応じて書き換える際に都合がよい。
【０１００】
また、上述した表示装置によれば、１画素単位で画像信号を入力するようにし、列デコーダ部は、その入力に基づいて表示の変更単位となる１画素分のメモリセルを選択するようにしたので、都合がよい。
【０１０１】
また、上述した表示装置によれば、複数画素単位で画像信号を入力するようにし、列デコーダ部は、その入力に基づいて複数画素分のメモリセルを選択するようにしたので、配線としては複雑になるが、駆動周波数を低下させることができ、低消費電力化を図ることができる。また、単結晶ＦＥＴよりも特性が劣るアクティブ素子で駆動させても十分な動作が得られる。
【０１０２】
また、上述した表示装置によれば、画像信号の入力配線及び列選択スイッチ部は、メモリセル部を挟んで表示駆動部と反対側に形成するようにしたので、配線の交差を少なくして低消費電力を図り、またスイッチング等の影響による表示画面のノイズ重畳を防ぐことができる。
【０１０３】
また、上述した表示装置によれば、多段構成にして構成し、形成するようにしたので、例えば階調数増加による１ドット分のメモリセル増加により、表示駆動部の行方向の長さに対応させてメモリセルが割り付けられない場合にも配線を容易にしつつ、省スペース化を図ることができる。
【０１０４】
また、上述した表示装置によれば、複数行により構成したので、例えば階調数増加による１ドット分のメモリセル増加により、表示駆動部の行方向の長さに対応させてメモリセルが割り付けられない場合に、列方向の長さが広がるものの、行方向の長さを抑えることができる。
【０１０５】
また、上述した表示装置によれば、表示駆動部の行方向の長さに対応させて複数行分のメモリセルが割り付けられる場合は、表示駆動部の複数行のドット分の表示制御を行うだけの画像信号を記憶できる数のメモリセルを表示駆動部の行方向の長さに対応させて割り付けた（例えば、メモリセルを行方向の長さが前記表示駆動部の行方向の長さ以下になるように割り付けた）メモリアレイで構成したので、より省スペース化を図ることができる。
【０１０６】
また、上述した表示装置によれば、アドレス信号を送信するタイミングを制御するタイミングコントローラ部と、画像信号の送信を制御するメモリコントローラ部とをさらに基板上に集積し、一体形成し、表示を制御するのに必要な周辺回路を全てシステマティックに同一基板上に一体形成するようにしたので、システム全体を低コスト、高信頼性、省スペース化することができる。
【０１０７】
また、上述した表示装置によれば、表示駆動部とメモリセル部との間にＤ／Ａ変換器を設けて、アナログ信号に変換された画像信号を表示駆動部に供給するようにしているから、アナログ信号対応の表示駆動部で表示を行うことができる。
【０１０８】
また、上述した表示装置によれば、表示駆動部とメモリセル部とを直結して、デジタル信号でなる画像信号を表示駆動部に直接供給するようにしているから、デジタル信号対応の表示駆動部で表示を行うことができるとともに、消費電力の低減も図られる。
【図面の簡単な説明】
【０１０９】
図１は、本発明の第１の実施の形態に係る表示装置を含めたシステムの概念を表すブロック図である。図２は、パネル１を詳細に表した図である。図３は、本発明の第２の実施の形態に係るパネル１Ａを詳細に表した図である。図４は、本発明の第３の実施の形態に係るパネル１Ｂを詳細に表した図である。図５は、本発明の第４の実施の形態に係るパネル１Ｃを詳細に表した図である。図６は、本発明の第５の実施の形態に係るパネル１Ｄを詳細に表した図である。図７は、本発明の第６の実施の形態に係るパネル１Ｅを詳細に表した図である。図８は、アクティブマトリクスＯＥＬ部８の回路配置を示す図である。図９は、本発明の第７の実施の形態に係るパネル１Ｆを詳細に表した図である。図１０は、アクティブマトリクスＬＣＤ部２Ａの回路配置を示す図である。図１１は、ＴＦＴディスプレイによる表示装置により表示を行うためのシステムのブロック図である。[0001]
Technical field
  The present invention relates to a display device. In particular, the present invention relates to a drive circuit for displaying a liquid crystal display (LCD: Liquid Crystal Display) or an organic EL display (OELD: Organic Electro Luminescent Display).
[0002]
Background art
  Recently, display devices using liquid crystals (hereinafter referred to as displays) are becoming widespread. This type of display consumes less power and saves space than a CRT display. Therefore, it is important to create a display with lower power consumption and more space by utilizing the advantages of such a display.
[0003]
  FIG. 11 is a block diagram of a system for displaying on a display device using a TFT display. This system includes an image signal source 100 and a TFT liquid crystal display panel 101. The image signal source 100 includes at least a CPU 100A, a RAM 100B, a frame memory 100C, and an LCD controller 100D. The CPU 100A is a calculation control unit that transmits display data while exchanging data with the RAM 100B, which is a general-purpose memory. The RAM 100B is not particularly used only for display memory, and therefore requires a memory for newly storing display data. That is the frame memory 100C. The frame memory 100C temporarily stores display data for one screen of the liquid crystal panel 101C (hereinafter, data for one pixel is referred to as display data, and each binary signal constituting the display data is referred to as an image signal). . The LCD controller 100D performs display data transmission control and the like in order to display each display data stored in the frame memory 100C at each display position on the liquid crystal panel 101C at each timing. Here, in the case of a CRT, it is necessary to convert display data into analog data and transmit it. However, assuming that the interface of the liquid crystal display supports digital data, here the display data is an image signal that is digital data. Send with. If the image signal is digital data, it is not necessary to perform D / A conversion on the TFT liquid crystal display panel 101 side.
[0004]
  On the other hand, the TFT liquid crystal display panel 101 includes a scanning line driver 101A, a digital data driver 101B, and a liquid crystal panel 101C. The scanning line driver 101A performs display control in the scanning line (row) direction based on the timing data transmitted from the LCD controller 100D. The digital data driver 101B can receive and process an image signal of digital data. The digital data driver 101B performs display control in the data line (column) direction based on the timing data transmitted from the LCD controller 100D. At that time, the display gradation is also controlled. The liquid crystal panel 101C has a TFT (Thin Film Transistor) and performs display based on the control of the scanning line driver 101A and the digital data driver 101B.
[0005]
  In such a system, the LCD controller 100D must transmit an image signal of display data for the entire screen temporarily stored in the frame memory 100C to the digital data driver 101B. In addition, since the transmission timing by the sequential scanning is determined, for example, it is necessary to transmit the image signal in accordance with the timing for the display data of the pixels whose display is not changed. For this reason, not only the amount of useless data transmission increases, but also the power consumption for that is large, and it is not possible to reduce the power consumption.
[0006]
  Therefore, the present invention provides a display device with a space-saving design that takes into account the efficiency of layout and the like, particularly when a peripheral circuit is integrally formed on a glass substrate while adopting a structure that can achieve low power consumption. With the goal.
[0007]
  Disclosure of the invention
  A display device according to the present invention includes:An image of k (k is a natural number of 2 or more) bits per dot, assuming that the minimum unit of display is a dot and 3 dots provided for color display of red, blue and green as light source colors are 1 pixel. An image is displayed based on the signal,A display drive that forms a plurality of scanning lines and a plurality of data lines in a grid pattern corresponding to the dots, provides an active element corresponding to each intersection, and performs display control using liquid crystal by driving the scanning lines and data lines A scanning line driver unit that is allocated so that the length in the column direction is equal to or less than the length in the column direction of the display driving unit, and selects and drives the scanning line, and at least one row of the display driving unit A number of memory cells that can store image signals sufficient to perform display control for the number of dots, a memory cell unit that is allocated such that the length in the row direction is equal to or less than the length in the row direction of the display drive unit; Allocated so that the length in the row direction is less than or equal to the length in the row direction of the display drive unit,One or more pixel unitsStore input image signalpluralMemory cellSequentiallyA column decoder unit to be selected, and a row direction length that is less than or equal to a row direction length of the display drive unit, switching based on the selection of the column decoder unit and the image signal, Selected by decoder sectionpluralA column selection switch unit that stores an image signal in a memory cell and an image signal that is allocated so that the length in the row direction is equal to or less than the length in the row direction of the display drive unit and is stored in the memory cell unit And a data line driver unit for driving the data lines are integrated on a semiconductor or insulator substrate and integrally formed.The k memory cells corresponding to each bit of the image signal are arranged below the pitch of the dots, and the scanning line driver unit is based on an address signal that designates the dot whose display is to be changed as a display position. The scanning line is selected.
[0008]
  In the present invention, for example, a column decoder section and a column selection switch are used to save space when a polysilicon TFT is integrally formed on an insulating substrate such as a glass substrate or a quartz substrate including a peripheral circuit. The number of memory cells in the number of memory cells that can store at least image signals for performing display control for one row of the display drive unit as well as the data line driver unit and the data line driver unit are displayed in the row direction length. Allocate so that the length of the drive unit in the row direction is less than or equal to.
[0009]
  Other display devices according to the present invention are:
An image of k (k is a natural number of 2 or more) bits per dot, assuming that the minimum unit of display is a dot and 3 dots provided for color display of red, blue and green as light source colors are 1 pixel. An image is displayed based on the signal,A plurality of scanning lines and a plurality of data lines are formed in a grid pattern corresponding to the dots, an active element is provided corresponding to each intersection, and an organic EL connected to the active element by driving the scanning lines and the data lines A display driver for controlling display by emitting light from the element, and a scanning line driver for selecting and driving the scanning line, which is allocated so that the length in the column direction is equal to or less than the length in the column direction of the display driver And the number of memory cells that can store at least image signals for performing display control for one row of dots of the display drive unit, the length in the row direction is equal to or less than the length in the row direction of the display drive unit And the memory cell portion allocated to become the row direction length is less than or equal to the row direction length of the display drive unit,One or more pixel unitsStore input image signalpluralMemory cellSequentiallyA column decoder unit to be selected, and a row direction length that is less than or equal to a row direction length of the display drive unit, switching based on the selection of the column decoder unit and the image signal, Selected by decoder sectionpluralA column selection switch unit that stores an image signal in a memory cell and an image signal that is allocated so that the length in the row direction is equal to or less than the length in the row direction of the display drive unit and is stored in the memory cell unit And a data line driver unit for driving the data lines are integrated on a semiconductor or insulator substrate and integrally formed.The k memory cells corresponding to each bit of the image signal are arranged below the pitch of the dots, and the scanning line driver unit is based on an address signal that designates the dot whose display is to be changed as a display position. The scanning line is selected.
[0010]
  In the present invention, for example, in the case where a display driving circuit that performs display control using an organic EL element is integrally formed on polycrystalline silicon including a peripheral circuit, in order to save space, a column decoder unit, a column selection switch The number of memory cells in the number of memory cells that can store at least image signals for performing display control for one row of the display drive unit as well as the data line driver unit and the data line driver unit are displayed in the row direction length. Allocate so that the length of the drive unit in the row direction is less than or equal to.
[0011]
  Also mentioned aboveThe display device has a number of memory cells allocated to correspond to the length of the display driving unit in the row direction and capable of storing an image signal sufficient to perform display control for one row of dots of the display driving unit. Redundant configurationMay be.
[0012]
  In the present invention, even if the number of memory cells that can store the image signals sufficient to perform display control for one row of dots of the display drive unit is configured redundantly, the number of the memory cells in the row direction of the display drive unit is not limited. (For example, the length in the row direction is equal to or less than the length in the row direction of the display driving unit).
[0013]
  Also mentioned aboveDisplay deviceInThe memory cell unit is connected to each word line provided in a number equal to the number of the scanning lines by connecting a number of memory cells capable of storing an image signal sufficient to perform display control for the dots in one row. A word line driver unit configured by a memory array corresponding to the dot arrangement of the display driving unit, and further selecting and driving the word line, further integrated on the substrate and integrally formedMay.
[0014]
  In the present invention, the memory cell unit is configured by a memory array corresponding to the dot arrangement of the display driving unit, the image signal necessary for displaying one screen is stored, and the amount of data from the outside is stored. A structure that can reduce power consumption and reduce power consumption. In addition, in order to perform storage by the array configuration, a word line driver unit for selecting and driving word lines provided in the same number as the scanning lines is further integrated on the substrate and integrally formed.
[0015]
  Also mentioned aboveIn the display device, based on an address signal indicating a display position and a storage position, the scanning line driver unit selects the scanning line, and the word line driver unit selects the word line.Good.
  In the present invention, scanning lines and word lines can be selected at random according to an address signal, and the degree of freedom of storage or display in the column direction is ensured.
[0016]
  Also mentioned aboveIn the display device, the same address signal is input to the scanning line driver unit and the word line driver unit.Good.
  In the present invention, in order to simplify the wiring, the scanning line driver unit and the word line driver unit can share the same line. Therefore, the same address signal is input at the same timing.
[0017]
  Also mentioned aboveThe display device may be configured such that independent address signals are input to the scanning line driver unit and the word line driver unit.Good.
  In the present invention, independent address signals can be input to the scanning line driver unit and the word line driver unit in order to increase the degree of freedom of the storage operation and the display operation, for example, the operation timing can be varied.
[0018]
  Also mentioned aboveIn the display device, the scanning line driver unit performs the selection driving operation of the scanning line based on the address signal only while the scanning line driver control signal is input, and the word line driver unit Only while the line driver control signal is being input, the word line is selectively driven based on the address signal.Good.
[0019]
  In the present invention, in order to simplify the wiring while increasing the degree of freedom of the storage operation and the display operation, the scanning line driver unit is based on the address signal only while the scanning line driver control signal is input. The selection drive operation of the scanning line is performed, and the word line driver unit can perform the selection drive operation of the word line based on the address signal only while the word line driver control signal is input.
[0020]
  Also mentioned aboveIn the display device, the column decoder unit selects a memory cell for storing an input image signal based on the address signal.Good.
  In the present invention, the column decoder section can randomly select a memory cell that stores an image signal by an address signal, and can secure a degree of freedom of storage or display in the row direction.
[0025]
  Also mentioned aboveIn the display device, the input wiring for the image signal to be stored in the memory cell unit and the column selection switch unit are formed on the opposite side of the display driving unit across the memory cell unit.May.
  In the present invention, to reduce power consumption by reducing the number of wiring crossings and to prevent noise superimposition due to the influence of switching, the image signal input wiring and the column selection switch section are driven to display with the memory cell section interposed therebetween. Form on the opposite side of the part.
[0026]
  Also mentioned aboveIn the display device, the memory cell unit is formed in a multi-stage configuration by allocating memory cells corresponding to the length in the row direction of the display driving unit.May.
  In the present invention, for example, when memory cells are not allocated corresponding to the length of the display drive unit in the row direction due to an increase in memory cells for one dot due to an increase in the number of gradations, the multi-stage configuration is formed. .
[0027]
  Also mentioned aboveThe display device is provided with a number of word lines that is an integral multiple of the number of scanning lines, and the memory cell unit is capable of storing an image signal sufficient to perform display control for one row of dots of the display driving unit. The memory cell is composed of a memory array in which the memory cells are divided and connected to the integral number of word lines.May.
[0028]
  In the present invention, for example, when memory cells are not allocated corresponding to the length in the row direction of the display drive unit due to an increase in memory cells for one dot due to an increase in the number of gradations, a plurality of rows are formed and formed. To do.
[0029]
  Also mentioned aboveIn the display device, the memory cell unit includes a number of memory cells that can store image signals for performing display control for a plurality of dots of the display driving unit. Configured with a memory array allocated to be less thanMay.
[0030]
  In the present invention, when memory cells for a plurality of rows are allocated corresponding to the length of the display drive unit in the row direction, display control for the dots of the plurality of rows of the display drive unit is performed in order to save space. A number of memory cells that can store only the number of image signals to be performed are configured by a memory array that is allocated so that the length in the row direction is equal to or less than the length in the row direction of the display driving unit.
[0031]
  Also mentioned aboveIn the display device, a timing controller unit that controls timing of transmitting the address signal and a memory controller unit that controls transmission of the image signal are further integrated on the substrate and integrally formed.May.
  In the present invention, all the peripheral circuits necessary for controlling the display are systematically formed integrally on the same substrate.
[0032]
  Also mentioned aboveThe display device converts the image signal, which is a digital signal stored in the memory cell unit, into an analog signal by providing a D / A converter between the display driving unit and the memory cell unit. And then supply it to the display driver.May.
[0033]
  In the present invention, a D / A converter is provided between the display drive unit and the memory cell unit in order to perform display with a display drive unit corresponding to an analog signal, and the D / A converter converts the analog signal into an analog signal. Thereafter, the image signal is supplied to the display driving unit.
[0034]
  Also mentioned aboveThe display device supplies the image signal, which is a digital signal stored in the memory cell unit, to the display drive unit by directly connecting the display drive unit and the memory cell unit.May.
  In the present invention, in order to perform display with a display driver corresponding to a digital signal, a D / A converter or the like is not provided between the display driver and the memory cell unit, and an image signal as it is as a digital signal is provided. , Supplied to the display driver.
[0035]
  Also mentioned aboveIn the display device, the display driving unit may perform digital driving by area gradation, time division gradation, or a combination thereof.Good.
  In the present invention, a display driver corresponding to a digital signal performs display by area gradation, time division gradation, or a combination of both.
[0036]
  BEST MODE FOR CARRYING OUT THE INVENTION
  Embodiment 1 FIG.
  FIG. 1 is a block diagram showing the concept of a system including a display device according to a first embodiment of the present invention. FIG. 1 represents a concept called system on panel (SOP). SOP is a concept in which peripheral circuits and the like for display are formed on a glass substrate, and TFTs and peripheral circuits are integrally formed using polycrystalline silicon or the like without using a chip such as an IC. Therefore, the panel can be directly connected to the CPU, and low cost, high reliability, and space saving can be achieved.
[0037]
  In FIG. 1, an image signal source 110 is constituted by a CPU 110A that transmits display data. Here, as in the conventional configuration shown in FIG. 11, the display data is transmitted as an image signal which is digital data. If the image signal is digital data, it is not necessary to perform D / A conversion on the panel 1 side, and the size and power consumption can be reduced accordingly. The panel 1 includes an active matrix LCD unit 2, a scanning line driver 3, a digital data driver 4, a frame memory unit 5, a memory controller 6, and a timing controller 7. The active matrix LCD unit 2 corresponds to the display driving unit in the present invention.
[0038]
  FIG. 2 shows the panel 1 in detail. The active matrix LCD unit 2 is a part that actually performs display using active elements such as TFTs and diodes. In the active matrix LCD unit 2, i × j pixels are arranged. Since this embodiment assumes a color display, the light source colors R (Red), G (Green), and B (Blue) 3 dots (also referred to as sub-pixels) are configured as one pixel. In the case of a monochrome display, pixel = dot. Each dot area includes a data line, a scanning line, and an active element (for example, a switching element such as a transistor or a diode) arranged corresponding to the intersection of these. Each active element is provided with a pixel electrode, and a capacitor is formed between the counter electrode and a liquid crystal. The voltage applied between the pixel electrode and the counter electrode controls the light application property of the liquid crystal molecules, thereby controlling the display of each dot. In addition, even when the active element is turned off, the pixel electrode can maintain its display state until the next refresh (display data rewrite) by the stored charge. The switching operation of the active element and the control of charge supply to the pixel electrode are performed by driving the data line and the scanning line (supplying current).
[0039]
  The scanning line driver 3 performs control for driving the scanning lines. The scanning line driver 3 includes a row decoder 31 and a scanning line drive buffer 32. The row decoder 31 selects a scanning line to be driven based on the input address data. The scanning line drive buffer 32 actually drives the scanning line selected by the row decoder 31.
[0040]
  On the other hand, the digital data driver 4 performs control for driving the data lines. The digital data driver 4 includes a k-bit DAC unit 41 as a D / A converter. Here, before describing the operation of the k-bit DAC unit 41, the frame memory unit 5 will be described.
[0041]
  The frame memory unit 5 includes a column decoder 51, an input control circuit 52, a column selection switch unit 53, a memory row decoder 54, a word driver 55, a memory cell unit 56, and a sense amplifier unit 57. The column decoder 51 selects one pixel from the pixels for one row (line) based on the input address data. This in turn selects the data line to be driven. The input control circuit 52 is a circuit that controls the image signal (k × 3) for one pixel transmitted in parallel from the memory controller 6. The column selection switch unit 53 is provided by the number of pixels in one line (that is, k × 3 × j) in units of an image signal (k × 3) of one pixel. Each column selection switch is switched based on the selection of the column decoder 51 and the image signal to drive the bit line. Here, the input control circuit 52 and the column selection switch unit 53 are arranged on the opposite side of the active matrix LCD unit 2 with the memory cell unit 56 interposed therebetween. Therefore, the number of wiring intersections is reduced, and simple and low power consumption can be achieved. In addition, the operation of the input control circuit 52 and the column selection switch unit 53 prevents noise from being superimposed on the analog-driven LCD 2, so that display noise can be reduced.
[0042]
  Based on the input address data, the memory row decoder 54 selects a word line for storage in an arbitrary memory cell of the memory cell portion 56 constituting the memory array, as will be described later. The word driver 55 actually drives the word line selected by the memory row decoder 54. Therefore, an image signal is stored as display data for the pixel in k × 3 memory cells connected to the word line selected by the memory row decoder 54 and corresponding to the pixel selected by the column decoder 51. The memory cell unit 56 has k × 3 × i × j memory cells, and constitutes a memory array of i rows × k × 3 × j columns. The number of memory cells is a number necessary to display each dot of R, G, and B with a brightness of 2k gradation on a display with one screen of i × j pixels. In FIG. 2, k = 3 and 8 gradations of brightness can be set. The number of memory cells is at least the number of memory cells necessary to store an image signal for one screen. For example, depending on the circuit, there is a case in which the memory cell is redundantly configured in order to ensure operational stability.
[0043]
  Here, as the size of the glass substrate and the size of the active matrix LCD unit 2 which is an actual display portion are the same, the space can be saved. That is, when the memory cells are arranged so that the length in the row direction of the memory cell portion 56 is equal to or less than the length in the row direction of the active matrix LCD portion 2, the memory cells for one column can be obtained most efficiently with a space saving width. It can be arranged. Therefore, if the length in the row direction in which memory cells necessary for controlling display of one dot are equal to or less than the pitch of each dot, the length in the row direction of the entire frame memory unit 5 is the active matrix LCD unit. 2 or less in the row direction. Therefore, in FIG. 2, the length in the row direction when the memory cells for k bits are arranged is designed to be equal to the pitch of each dot. Each sense amplifier (or selection switch) of the sense amplifier unit 57 and each k-bit DAC of the k-bit DAC unit 41 are also designed based on the pitch of each dot.
[0044]
  Further, the number of rows in the memory array is made the same as i, which is the number of scanning lines, so that the frame memory unit 5 can store display data for one screen. Therefore, the pixel at each display position and the memory cell provided for each dot can be stored in correspondence. If it is intended to save space, it is sufficient to have at least one row of memory cells, and it is not necessary to construct a memory array having the number of rows corresponding to the number of scanning lines. However, in order to reduce the amount of data transmission and reduce power consumption as a whole system, it is necessary to have enough memory cells to store display data for one screen in correspondence. Therefore, the CPU 110A only needs to transmit an image signal corresponding to the display data of the pixel to be rewritten, and if rewriting is not performed, the digital data driver 4 may handle the image signal data stored in the memory cell unit 56 as it is.
[0045]
  The sense amplifiers constituting the sense amplifier unit 57 are connected to each column (bit line). Here, the sense amplifier is used when each memory cell of the memory cell unit 56 is composed of a dynamic memory. In the case of a static memory, a selection switch is used instead of a sense amplifier.
[0046]
  The k-bit DAC unit 41 configuring the digital data driver 4 is configured by 3 × j k-bit DACs. Digital data based on image signals stored in a certain k memory cells is input to each k-bit DAC from k bit lines. The k-bit DAC converts a value based on the data into a gradation, and drives the data line according to the gradation. In the LCD, it is necessary to perform AC driving for the purpose of extending the life of the liquid crystal. Therefore, digital data cannot be used as it is, and analog conversion must be performed. In this way, display control based on the display data is performed at the dot at the intersection of the driven scanning line and data line.
[0047]
  Here, the digital data driver 4 and the frame memory unit 5 in the present invention are directly connected (integrated), and the data line is driven using the stored digital data directly. Therefore, for convenience (in relation to FIG. 1), the digital data driver 4 is composed of a k-bit DAC unit 41, the frame memory unit 5 is a column decoder 51, an input control circuit 52, a column selection switch unit 53, and a memory row decoder 54. The word driver 55, the memory cell unit 56, and the sense amplifier unit 57 are configured. However, in view of the relationship between the operation of the conventional digital data driver and the frame memory, such a distinction cannot actually be made strictly. .
[0048]
  The memory controller 6 controls the display data transmitted from the CPU 110 </ b> A as a k × 3 image signal in order to store the display data in the frame memory unit 5. The timing controller 7 has at least an address buffer 71, and transmits an address signal to the row decoder 31, the column decoder 51, and the memory row decoder 54 in order to store and display the display data transmitted from the CPU 110A.
[0049]
  When the memory is constituted by a chip or the like, there is a problem of how finely filling the chip can be performed and laying out in consideration of wiring or the like. When peripheral circuits such as a memory are configured on a glass substrate, the idea is different. In the glass substrate, the largest area occupies the active matrix LCD portion 2 which is an actual display portion. Moreover, the pixel pitch (and thus the overall size) is determined. Therefore, how to efficiently lay out the system such as peripheral circuits according to the size becomes a problem. If space saving is considered without considering power consumption, the number of memory cells can be reduced. However, in order to achieve low power consumption, a memory cell capable of storing data for one screen is required. Therefore, in the present embodiment, a peripheral circuit is set in order to reduce power consumption, and an attempt is made to show the most efficient layout.
[0050]
  Next, the display operation will be described with reference to FIG. The CPU 110A transmits display data when changing the display. Therefore, display data is not transmitted when the image does not change. When changing the display, an address signal indicating a position (pixel) to change the display is transmitted. In addition, an image signal of display data is transmitted. Here, the frame memory unit 5 is provided with the number of word lines corresponding to the scanning lines so that display data (image signal) for one screen corresponding to each dot can be stored. In addition, a row decoder 31 and a memory row decoder 54 are provided so that scanning lines and word lines can be selected. Therefore, it is not necessary to sequentially scan, and random scanning lines can be selected and driven according to the address signal, which is convenient when rewriting display data as necessary. In order to save space by simplifying the wiring and reducing the circuit area, the same address signal is input to the row decoder 31 and the memory row decoder 54, and the corresponding portions are stored and displayed at the same timing. To. Since the column decoder 51 can also select a random pixel according to the address signal, it is not necessary to sequentially write to pixels (dots) on the same scanning line, and random writing can be performed.
[0051]
  When the display is not changed, the display is performed using the digital data of the image signal stored in the frame memory unit 5 as it is, and no data is exchanged with the CPU 110A. However, since the LCD must be driven by alternating current as described above, it is necessary to drive while refreshing at least the necessary minimum frequency by using pixel inversion driving. This control is performed by the scanning line driver 3 and the digital data driver 4. When the frequency is lowered, low power consumption can be achieved, but flicker (flicker) due to a punch-through voltage or the like occurs. Therefore, in order to make the flicker inconspicuous while achieving low power consumption, for example, a still image is refreshed at a frequency of 30 Hz (the liquid crystal is driven at 15 Hz) to maintain the display state.
[0052]
  As for the frame memory unit 5 as well, there is no need to rewrite (refresh) data if the memory cell is composed of a static memory, but if it is composed of a dynamic memory, it is refreshed at a timing that can hold the memory. There is a need.
[0053]
  As described above, according to the first embodiment, when a system including not only the display portion but also the peripheral circuit is to be integrally formed on the substrate as in SOP, the memory cell of the frame memory unit 5 is used. In the portion 56, the length in the row direction when the memory cells necessary for controlling the display of one dot are arranged is equal to or less than the pitch of each dot, that is, in the row direction of the memory cell portion 56. Since the memory cells are arranged so that the length is equal to or less than the length of the active matrix LCD unit 2 in the row direction, one row of memory cells can be arranged efficiently with a space-saving width.
[0054]
  Further, since the sense amplifier unit 57 and the k-bit DAC unit 41 are also made the same, space saving can be achieved.
  In addition, since the number of rows in the memory array is the same as the number of scanning lines (i), the frame memory unit 5 can store display data (image signals) for one screen. Data for one screen can be stored in correspondence with the memory cell of the memory cell unit 56, and only the image signal for the display data of the pixel to be rewritten needs to be transmitted from the CPU 110A. The most efficient and space-saving formation can be achieved while reducing the amount of transmission and reducing power consumption.
[0055]
  Further, since the row decoder 31 and the memory row decoder 54 are provided so that the scanning line and the word line to be driven can be selected based on the address signal, it is not necessary to sequentially scan, and the random scanning line corresponding to the address signal can be selected. It can be selected and driven, which is convenient when rewriting display data as necessary.
[0056]
  In addition, since the same address signal is input to the row decoder 31 and the memory row decoder 54 and stored and displayed in the corresponding portions at the same timing, the wiring can be simplified and the space can be saved by reducing the circuit area. Can be planned.
[0057]
  The column decoder 51 can also select a random pixel in accordance with the address signal, so that it is not necessary to sequentially write to pixels (dots) on the same scanning line, and random writing can be performed and display data is required. Convenient when rewriting accordingly.
[0058]
  In addition, since the input control circuit 52 and the column selection switch unit 53 are arranged on the opposite side of the active matrix LCD unit 2 with the memory cell unit 56 interposed therebetween, the number of wiring crossings is reduced, and simple and low power consumption is achieved. Electricity is achieved. In addition, the operation of the input control circuit 52 and the column selection switch unit 53 does not cause noise to be superimposed on the analog-driven LCD 2 and can reduce the display noise.
[0059]
  Furthermore, since the memory controller 6 and the timing controller 7 are also integrally formed with the panel 1, the panel 1 can be directly connected to the CPU 110A, and the entire system can be reduced in cost, high reliability, and space saving. it can.
[0060]
  Embodiment 2. FIG.
  FIG. 3 is a diagram showing in detail a panel 1A according to the second embodiment of the present invention. The panel 1A in FIG. 3 differs from the panel 1 in FIG. 2 in that an address signal is input to the row decoder 31 and the memory row decoder 54 independently. Therefore, the timing of the storage operation and the timing of the display operation can be made different. The driving frequency is higher than when the storage and display operations are performed at the same timing. For example, after the address data is transmitted to the memory row decoder 54 at a certain timing to perform the storage operation, the drive frequency is transmitted to the row decoder 31 at the next timing. Various driving operations such as sending and displaying address data can be performed.
[0061]
  As described above, according to the second embodiment, since the address signal is input independently to the row decoder 31 and the memory row decoder 54, the degree of freedom in selecting the driving method can be increased. .
[0062]
  Embodiment 3 FIG.
  FIG. 4 is a detailed view of a panel 1B according to the third embodiment of the present invention. 4 differs from panel 1 in FIG. 2 in that scanning line selection control signal lines and word line selection control signal lines are routed from address buffer 71 to row decoder 31A and memory row decoder 54A, respectively. The scanning line selection control signal and the word line selection control signal are transmitted. The same address signal is input to the row decoder 31A and the memory row decoder 54A. However, the row decoder 31A can select a scanning line only while the scanning line selection control signal is ON. Similarly, the memory row decoder 54A can select a word line only while the word line selection control signal is ON. Therefore, depending on ON / OFF control of these signals, the storage operation and the display operation can be performed at different timings.
[0063]
  As described above, according to the third embodiment, the scanning line selection period of the row decoder 31A is limited based on the scanning line selection control signal, and the word of the memory row decoder 54A is determined based on the word line selection control signal. Since the line selection period is limited, the degree of freedom in selecting the driving method for the storage operation and the display operation can be increased. Therefore, various drive controls can be performed depending on the method.
[0064]
  Embodiment 4 FIG.
  FIG. 5 is a detailed view of a panel 1C according to the fourth embodiment of the present invention. The panel 1C in FIG. 5 differs from the panel 1B in FIG. 4 in that the column selection switch unit 53A, the sense amplifier unit 57A, and the memory cell unit 56A are laid out in consideration of the case where k = 6. is there. The column decoder 51A and the input control circuit 52A handle twice as many signals as the column decoder 51 and the input control circuit 52, respectively, by k = 6 (the panel 1 in FIG. This is different in that there are signal lines and word line selection control signal lines). As described above, when the memory cells are arranged so that the length in the row direction of the memory cell portion 56 is equal to or less than the length in the row direction of the active matrix LCD portion 2, the most efficient space-saving width is provided for one column. Memory cells can be arranged. Therefore, it is ideal that the k-bit memory cells are arranged so that the length in the row direction is equal to or less than the pitch of each dot. However, if the gradation width is increased, the value of k increases (when k = 6, 64 gradations are obtained, and approximately 260,000 colors can be displayed). That is, the number of memory cells for storing data for one dot increases. Therefore, if memory cells for k bits are arranged as they are, it can be considered that the pitch becomes wider than the dot pitch. Therefore, in the present embodiment, in the memory cell portion 56A, the memory array has a multi-stage configuration, and the length of the memory cell portion 56A in the row direction is equal to or less than the length of the active matrix LCD portion 2 in the row direction. Are arranged so as to be arranged, and are integrally formed.
[0065]
  As another idea, it is conceivable that the number of rows in the memory array is an integral multiple of the number of scanning lines, and a memory cell for one dot is composed of a plurality of rows. In this case, the k-bit DAC unit 41 processes the digital data by time division and drives the data lines.
[0066]
  As described above, according to the fourth embodiment, when the length in which the memory cells for k bits are arranged in the row direction cannot be equal to or less than the pitch of each dot, the memory array has a multi-stage configuration. The memory cell unit 56A is laid out so that the length in the row direction of the memory cell unit 56A is equal to or less than the length in the row direction of the active matrix LCD unit 2, and is integrally formed. Space can be saved while facilitating wiring with the DAC unit 41.
[0067]
  Embodiment 5. FIG.
  FIG. 6 is a diagram showing in detail a panel 1D according to the fifth embodiment of the present invention. The panel 1D in FIG. 6 is different from the panel 1B in FIG. 4 in the arrangement of the memory cells in the memory cell portion 56B. In addition, image signals for two pixels are input simultaneously, and the column decoder 51B can select two pixels simultaneously. Furthermore, the input control circuit 52A and the column selection switch unit 53A handle twice as many signals as the input control circuit 52 and the column selection switch unit 53A, respectively.
[0068]
  In the fourth embodiment, a case has been described in which the length in which memory cells for k bits are arranged is longer than the pixel pitch. Conversely, if the length of the memory cells arranged for a plurality of pixels (dots) is equal to or less than the pitch of one pixel (dots), the memory cells for the plurality of pixels (dots) are adjusted to a pitch of one pixel (dots). Space-saving can be further achieved by arranging and laying out correspondingly and integrally forming them. However, even in this case, the word lines are not shared, but the same number of word lines as the scanning lines are provided, and the memory cells corresponding to the dots are provided. In this case, however, the sense amplifier unit 57 can be shared.
[0069]
  As shown in FIGS. 2 to 5, in the first to fourth embodiments, the column decoder 51 is configured to select one pixel. However, the present invention is not limited to this, and integer multiples may be selected simultaneously. In this case, the image signal is input in proportion to the multiple.
[0070]
  As described above, according to the fifth embodiment, when the length in which memory cells for a plurality of pixels (dots) are arranged is equal to or less than a pitch for one pixel (dots), a plurality of pixels (dots) Since the memory cells are arranged side by side in correspondence with the pitch of one pixel (dot) and are integrally formed, space saving can be further achieved. Moreover, the sense amplifier unit 57 can be shared. In addition, since the column decoder 511 can select two pixels at the same time, the wiring becomes complicated, but the drive frequency can be lowered and the power consumption can be reduced. Further, sufficient operation can be obtained even when driven by an active element having characteristics inferior to those of a single crystal FET.
[0071]
  Embodiment 6 FIG.
  FIG. 7 is a diagram showing in detail a panel 1E according to the sixth embodiment of the present invention. The panel 1E shown in FIG. 7 is different from the panel 1 shown in FIG. 2 in that the actual display portion is a digital-compatible active matrix OEL portion 8 as a display driving portion. Also, the k-bit DAC unit 41 is not used. OEL (Organic Electro Luminescent) is an organic EL element. This OEL element is a self-luminous element unlike a liquid crystal. Therefore, it has the following characteristics and is an element expected in the display field and other fields.
(1) Wide viewing angle
(2) Lightweight and thin
(3) High contrast ratio
(4) Low power consumption (no need for backlight)
(5) Possibility of multicolor by molecular design
(6) High-definition display possible due to current drive
[0072]
  FIG. 8 is a diagram showing a circuit arrangement of the active matrix OEL unit 8. FIG. 8 shows an arrangement for two pixels. As described above, in the LCD, it is necessary to perform AC driving for the purpose of extending the life of the liquid crystal. Therefore, in general, analog conversion is performed without using digital data as it is. Normally, even when the OEL is caused to emit light, analog conversion of digital data is performed, and the converted analog signal (data) is held in a capacitor or the like by using, for example, a two transistor method. Then, the output current of the transistor amplifier is controlled by the converted analog data, and the light emission of the OEL is controlled. However, the OEL is driven with a direct current (DC drive). On the other hand, as shown in FIG. 8, digital data such as an image signal stored in each memory cell can be handled as it is.
[0073]
  Next, a method of displaying the display data stored in the frame memory will be described by taking R1 (R in the first row of pixels) as an example. R1 is provided with seven OEL elements to represent eight gradations. The seven OEL elements are divided into one OEL element, two OEL elements, and four OEL elements, respectively, and are connected to R1S, R1T, and R1U corresponding to each bit line. The difference in gradation is expressed by the light emitting area. Therefore, at the time of gradation 0, R1S, R1T, and R1U are not driven and no element emits light. At the time of gradation 1, R1S is driven and one OEL element emits light. Similarly, at the time of gradation 2, R1T is driven to cause the two OEL elements to emit light, and at the time of gradation 3, R1S and R1T are driven to cause the three OEL elements to emit light. By this combination, gradation is expressed. The same applies to G and B dots.
[0074]
  Here, since the OEL may be DC driven, refreshing by inversion driving or the like is usually unnecessary when the display need not be changed. However, since the dynamic circuit is used in FIG. 8, it is necessary to refresh and maintain the display based on the data stored in each memory cell of the frame memory unit 5 at regular intervals even if the display is not changed. is there.
[0075]
  Although FIG. 7 is described corresponding to FIG. 2 which is the first embodiment, the active matrix OEL unit 8 can be applied to a display device employing each panel of the second to fifth embodiments. Needless to say, it is a matter of course.
[0076]
  In the sixth embodiment, an example in which digital driving is performed by so-called area gradation is shown. However, for example, even in a configuration in which digital driving is performed by time-division driving, area gradation and time-division gradation are possible. It may be configured to perform digital driving by combining keys. In order to perform time-division driving, an ON / OFF signal is applied to the OEL element in a different period for each bit corresponding to the digital signal of each bit of each pixel in synchronization with a timing signal repeated at a constant period. Good.
[0077]
  As described above, according to the sixth embodiment, since the OEL element which is a self-luminous element is used for the display, not only the effects of the first to fifth embodiments can be obtained but also the backlight. Low power consumption and weight reduction can be achieved when unnecessary. In addition, since it is possible to perform gradation display using the digital data stored in the frame memory unit 5 as it is without performing analog conversion, it is not necessary to use a circuit such as a DAC, and space saving of peripheral circuits is achieved. In addition, power consumption can be reduced.
[0078]
  Embodiment 7 FIG.
  FIG. 9 is a diagram showing in detail a panel 1F according to the seventh embodiment of the present invention. The panel 1F in FIG. 9 is different from the panel 1E in FIG. 7 in that an actual display portion is an active matrix LCD portion 2A as a display driving portion.
[0079]
  The panel 1F in FIG. 9 is different from the panel 1 in FIG. 2 in that the actual display portion is a digital-compatible active matrix LCD unit 2A. Also, the k-bit DAC unit 41 is not used.
[0080]
  FIG. 10 is a diagram showing a circuit arrangement of the active matrix LCD unit 2A. FIG. 10 shows an arrangement for two pixels. As described above, in an LCD, it is necessary to perform AC driving for the purpose of extending the life of the liquid crystal. Therefore, in general, analog conversion is performed without using digital data as it is. The configuration of FIG. 10 is such that digital data such as an image signal stored in each memory cell can be handled as it is in the LCD, as will be described later.
[0081]
  Next, a method of displaying the display data stored in the frame memory will be described by taking R1 (R in the first row of pixels) as an example. R1 is provided with three liquid crystal regions each covered with an independent pixel electrode in order to represent eight gradations. The three liquid crystal regions have an area ratio of 1: 2: 4 and are connected to R1S, R1T, and R1U corresponding to each bit line. Further, the portion other than the liquid crystal region of the active matrix LCD unit 2A, that is, all the portions other than the pixel electrodes are shielded from light. Therefore, the difference in gradation is expressed by the area of the liquid crystal region that is in the transmissive state. Therefore, at the time of gradation 0, R1S, R1T, and R1U are not driven, and any liquid crystal region is in a light shielding state. At gradation 1, R1S is driven, and the liquid crystal region with an area ratio of 1 is made transparent. Similarly, in the case of gradation 2, R1T is driven to make the liquid crystal region having an area ratio of 2 transparent, and in the case of gradation 3, R1S and R1T are driven to make the liquid crystal region having an area ratio of 1 and area ratio 2 Set to the transparent state. By this combination, gradation is expressed. The same applies to G and B dots.
[0082]
  In this embodiment, a rectangular wave is supplied to the common power supply line VLC for applying a voltage to each liquid crystal region. The voltage of the rectangular wave supplied to the common power supply line VLC is a voltage at which both positive and negative potentials can completely start up the liquid crystal, and the frequency of the rectangular wave is an alternating current in a normal liquid crystal display device. It is the same as the driving frequency. Thereby, a digital-compatible active matrix LCD unit 2A is realized.
[0083]
  Note that even in FIG. 10 of the present embodiment, as in FIG. 8 of the sixth embodiment, since a dynamic circuit is used, the data is stored in each memory cell of the frame memory unit 5 at regular intervals. It is necessary to refresh and maintain the display based on the recorded data.
[0084]
  Further, FIG. 9 is described corresponding to FIG. 2 which is the first embodiment, but the display device adopting each panel of the second to fifth embodiments has a digital compatible active matrix. Needless to say, the LCD unit 2A can be applied.
[0085]
  In the seventh embodiment, the configuration and the like are described on the premise of a transmissive LCD. However, the same idea can be applied to a reflective LCD. In the case of a reflective LCD, a device can be arranged below the pixel electrode, so that a more complicated circuit can be realized, which is advantageous in increasing the number of bits.
[0086]
  In the seventh embodiment, an example in which digital driving is performed by so-called area gradation is shown. However, for example, even in a configuration in which digital driving is performed by time-division driving, area gradation and time-division gradation are possible. It may be configured to perform digital driving by combining keys. In order to perform time-division driving, an on / off signal may be applied to the liquid crystal in a different period for each bit corresponding to a digital signal of each bit of each pixel in synchronization with a timing signal repeated at a constant period. .
[0087]
  As described above, according to the seventh embodiment, the digital data stored in the frame memory unit 5 can be used as it is without being converted to analog, so that gradation display can be performed. Therefore, a circuit such as a DAC is not used. In other words, the space of the peripheral circuit can be saved and the power consumption can be reduced.
[0088]
  Embodiment 8 FIG.
  Although the above embodiment has been described on the assumption that a color display is used, the present invention can also be applied to a monochrome display.
[0089]
  Industrial applicability
  As aboveThis display deviceFor example, in the case of integrally forming not only TFT but also peripheral circuits on polycrystalline silicon, not only the column decoder unit, column selection switch unit and data line driver unit, but also at least one row of the display drive unit The number of memory cells in the memory cell section that can store image signals sufficient to perform display control for the number of dots is allocated corresponding to the length in the row direction of the display drive section (for example, the column decoder section, the column The selection switch part, the data line driver and the memory cell part are allocated so that the length in the row direction thereof is equal to or less than the length in the row direction of the display drive part). Memory cells can be arranged.
[0090]
  Also,Display device described aboveFor example, when a display drive circuit that performs display control using an organic EL element is integrally formed on polycrystalline silicon including peripheral circuits, only the column decoder unit, column selection switch unit, and data line driver unit are provided. Instead, at least the memory cells of the memory cell unit capable of storing an image signal sufficient to perform display control for one row of dots of the display driving unit are allocated corresponding to the length of the display driving unit in the row direction. (For example, the column decoder unit, the column selection switch unit, the data line driver unit, and the memory cell unit are allocated so that their row direction lengths are less than or equal to the row direction length of the display driving unit) The memory cells for one column can be arranged efficiently with a space-saving width.
[0091]
  Also,Display device described aboveFor example, when a display drive circuit that performs display control using liquid crystal is integrally formed on polycrystalline silicon including peripheral circuits, not only the column decoder unit and the column selection switch unit, but also at least the display drive unit The number of memory cells in the memory cell unit that can store image signals sufficient to perform display control for one row of dots is allocated corresponding to the length in the row direction of the display driving unit (for example, a column decoder). Part, column selection switch part, and memory cell part are allocated so that the length in the row direction thereof is equal to or less than the length in the row direction of the display driving part). Memory cells can be arranged. In addition, since the organic EL element is DC-driven, an image signal that is a digital signal can be directly used, so that it is not necessary to provide a circuit such as a DAC.
[0092]
  Also,Display device described aboveFor example, when a display driving circuit that performs display control using an organic EL element is integrally formed on polycrystalline silicon including peripheral circuits, not only the column decoder unit and the column selection switch unit, but also at least display The number of memory cells in the memory cell unit that can store image signals sufficient to perform display control for one row of dots of the drive unit is allocated corresponding to the length in the row direction of the display drive unit (for example, Column decoder unit, column selection switch unit, and memory cell unit are allocated so that the length in the row direction is equal to or less than the length in the row direction of the display drive unit). Minute memory cells can be arranged. In addition, since the organic EL element is DC-driven, an image signal that is a digital signal can be directly used, so that it is not necessary to provide a circuit such as a DAC.
[0093]
  Also,Display device described aboveAccording to the above configuration, even if the number of memory cells that can store image signals for only display control for one row of dots of the display drive unit is configured redundantly, the number of memory cells is set to the length of the display unit in the row direction. Based on the allocation (for example, the allocation is performed so that the row direction length of the memory cell portion is equal to or less than the row direction length of the display driving unit), the space saving width can be efficiently achieved.
[0094]
  Also,Display device described aboveAccording to the present invention, the word line driver unit for selecting and driving the word lines provided in the same number as the scanning lines is further integrated on the substrate and integrally formed, and the memory cell unit is a memory corresponding to the dot arrangement of the display driving unit. Since the image signal necessary for displaying one screen is stored in an array, the amount of data exchange with the outside can be reduced and low power consumption can be achieved.
[0095]
  Also,Display device described aboveAccording to the above, since the scanning line driver unit and the word line driver unit can select the scanning line and word line to be driven based on the address signal, it is not necessary to sequentially scan, and the random scanning line corresponding to the address signal This is convenient when the display data is rewritten as necessary.
[0096]
  Also,Display device described aboveSince the same line is shared by the scanning line driver unit and the word line driver unit, it is possible to simplify the wiring and save space by reducing the circuit area.
[0097]
  Also,Display device described aboveAccording to the above, since independent address signals are input to the scanning line driver unit and the word line driver unit, the degree of freedom of the storage operation and the display operation can be increased.
[0098]
  Also,Display device described aboveAccording to the above, the scanning line driver unit performs a scanning line selection driving operation based on the address signal only while the scanning line driver control signal is input, and the word line driver unit receives the word line driver control signal. Since the selection drive operation of the word line is performed based on the address signal only while it is being performed, the degree of freedom in selecting the drive method of the storage operation and the display operation can be increased. Therefore, various drive controls can be performed depending on the method.
[0099]
  Also,Display device described aboveAccording to the above, the column decoder unit can randomly select the memory cells for storing the image signal by the address signal, so that it is not necessary to sequentially write to the dots on the same scanning line, and random writing can be performed and displayed. This is convenient when rewriting data as needed.
[0100]
  Also,Display device described aboveAccording to the above, it is convenient because the image signal is input in units of one pixel, and the column decoder unit selects the memory cell for one pixel which becomes the display change unit based on the input.
[0101]
  Also,Display device described aboveAccording to the above, since the image signal is input in units of a plurality of pixels and the column decoder unit selects the memory cells for the plurality of pixels based on the input, the wiring becomes complicated, but the drive frequency Can be reduced, and power consumption can be reduced. Further, sufficient operation can be obtained even when driven by an active element having characteristics inferior to those of a single crystal FET.
[0102]
  Also,Display device described aboveAccording to the present invention, the input wiring for the image signal and the column selection switch section are formed on the opposite side of the display driving section with the memory cell section interposed therebetween, so that the crossing of the wiring is reduced and low power consumption is achieved. Noise superimposition on the display screen due to the influence of switching or the like can be prevented.
[0103]
  Also,Display device described aboveTherefore, the memory cells are allocated according to the length of the display drive unit in the row direction, for example, by increasing the memory cell for one dot by increasing the number of gradations. If this is not possible, it is possible to save space while facilitating wiring.
[0104]
  Also,Display device described aboveAccording to the above, since the memory cell is not allocated according to the length in the row direction of the display driving unit due to the increase of the memory cell for one dot due to the increase in the number of gradations, for example, the column direction However, the length in the row direction can be suppressed.
[0105]
  Also,Display device described aboveAccording to the above, when memory cells for a plurality of rows are allocated corresponding to the length of the display drive unit in the row direction, it is possible to store an image signal that only performs display control for the dots of the plurality of rows of the display drive unit. A number of memory cells are allocated in correspondence with the length of the display driver in the row direction (for example, the memory cells are allocated so that the length in the row direction is equal to or less than the length of the display driver in the row direction). Since the memory array is used, the space can be further reduced.
[0106]
  Also,Display device described aboveAccording to the present invention, the timing controller unit for controlling the timing of transmitting the address signal and the memory controller unit for controlling the transmission of the image signal are further integrated on the substrate, integrally formed, and necessary for controlling the display. Since all the circuits are systematically integrated on the same substrate, the entire system can be reduced in cost, high reliability, and space saving.
[0107]
  Also,Display device described aboveAccording to the present invention, the D / A converter is provided between the display driving unit and the memory cell unit so that the image signal converted into the analog signal is supplied to the display driving unit. Display can be performed by the drive unit.
[0108]
  Also,Display device described aboveAccording to the present invention, the display drive unit and the memory cell unit are directly connected to supply an image signal, which is a digital signal, directly to the display drive unit. In addition, power consumption can be reduced.
[Brief description of the drawings]
[0109]
  FIG. 1 is a block diagram showing the concept of a system including a display device according to a first embodiment of the present invention. FIG. 2 shows the panel 1 in detail. FIG. 3 is a diagram showing in detail a panel 1A according to the second embodiment of the present invention. FIG. 4 is a diagram showing in detail a panel 1B according to the third embodiment of the present invention. FIG. 5 is a diagram showing in detail a panel 1C according to the fourth embodiment of the present invention. FIG. 6 is a diagram showing in detail a panel 1D according to the fifth embodiment of the present invention. FIG. 7 is a diagram showing in detail a panel 1E according to the sixth embodiment of the present invention. FIG. 8 is a diagram showing a circuit arrangement of the active matrix OEL unit 8. FIG. 9 is a diagram showing in detail a panel 1F according to the seventh embodiment of the present invention. FIG. 10 is a diagram showing a circuit arrangement of the active matrix LCD unit 2A. FIG. 11 is a block diagram of a system for displaying on a display device using a TFT display.

Claims (17)

表示の最小単位をドットとし、光源色である赤、青及び緑を発色表示させるために設けられた３ドットを１画素としたとき、１ドット当たりｋ（ｋは２以上の自然数）ビットの画像信号に基づいて画像を表示する表示装置であって、
前記ドットに対応させて複数の走査線及び複数のデータ線を格子状に形成し、各交点に対応させて能動素子を設け、走査線及びデータ線の駆動により液晶を用いた表示制御をする表示駆動部と、
列方向の長さが前記表示駆動部の列方向の長さ以下になるように割り付けられ、前記走査線を選択して駆動させる走査線ドライバ部と、
少なくとも前記表示駆動部の１行のドット分の表示制御を行うだけの画像信号を記憶できる数のメモリセルが、その行方向の長さが前記表示駆動部の行方向の長さ以下になるように割り付けられるメモリセル部と、
行方向の長さが前記表示駆動部の行方向の長さ以下になるように割り付けられ、一又は複数の画素単位で入力される画像信号を記憶させる複数のメモリセルを順次選択する列デコーダ部と、
行方向の長さが前記表示駆動部の行方向の長さ以下になるように割り付けられ、該列デコーダ部の選択と前記画像信号とに基づいてスイッチングし、前記列デコーダ部に選択された複数のメモリセルに画像信号を記憶させる列選択スイッチ部と、
行方向の長さが前記表示駆動部の行方向の長さ以下になるように割り付けられ、前記メモリセル部に記憶された画像信号に基づいて前記データ線を駆動させるデータ線ドライバ部と、
を半導体又は絶縁体の基板上に集積し、一体形成し、
前記画像信号の各ビットに対応するｋ個のメモリセルは、前記ドットのピッチ以下に配列され、
前記走査線ドライバ部は、表示を変更する前記ドットを表示位置として指定するアドレス信号に基づいて、前記走査線を選択する、
ことを特徴とする表示装置。 An image of k (k is a natural number of 2 or more) bits per dot, assuming that the minimum unit of display is a dot and 3 dots provided for color display of red, blue and green as light source colors are 1 pixel. A display device that displays an image based on a signal,
Display a plurality of scan lines and a plurality of data lines so as to correspond to the dots formed in a lattice shape, provided with active elements in correspondence with each intersection, the display control using the liquid crystal by the driving of the scanning lines and data lines A drive unit;
A scanning line driver unit that is allocated so that a length in the column direction is equal to or less than a length in the column direction of the display driving unit, and selects and drives the scanning line;
At least the number of memory cells that can store image signals for performing display control for at least one row of dots of the display drive unit so that the length in the row direction is equal to or less than the length in the row direction of the display drive unit. A memory cell portion allocated to
A column decoder unit that sequentially selects a plurality of memory cells that store an image signal input in units of one or a plurality of pixels and allocated so that a length in a row direction is equal to or less than a length in a row direction of the display driving unit When,
Assigned as the length of the row direction is equal to or less than the length of the row direction of the display driving unit, and switched based on the selection and the image signal of said column decoder, which is selected in the column decoder unit more A column selection switch section for storing an image signal in the memory cell;
A data line driver unit that is allocated so that a length in a row direction is equal to or less than a length in the row direction of the display driving unit, and drives the data line based on an image signal stored in the memory cell unit;
Are integrated on a semiconductor or insulator substrate, integrally formed ,
K memory cells corresponding to each bit of the previous SL image signals are arranged in the following pitch of the dots,
The scanning line driver unit selects the scanning line based on an address signal that designates the dot whose display is to be changed as a display position.
A display device characterized by that. 表示の最小単位をドットとし、光源色である赤、青及び緑を発色表示させるために設けられた３ドットを１画素としたとき、１ドット当たりｋ（ｋは２以上の自然数）ビットの画像信号に基づいて画像を表示する表示装置であって、
前記ドットに対応させて複数の走査線及び複数のデータ線を格子状に形成し、各交点に対応させて能動素子を設け、走査線及びデータ線の駆動により、前記能動素子に接続された有機ＥＬ素子を発光させて表示制御をする表示駆動部と、
列方向の長さが前記表示駆動部の列方向の長さ以下になるように割り付けられ、前記走査線を選択して駆動させる走査線ドライバ部と、
少なくとも前記表示駆動部の１行のドット分の表示制御を行うだけの画像信号を記憶できる数のメモリセルが、その行方向の長さが前記表示駆動部の行方向の長さ以下になるように割り付けられるメモリセル部と、
行方向の長さが前記表示駆動部の行方向の長さ以下になるように割り付けられ、一又は複数の画素単位で入力される画像信号を記憶させる複数のメモリセルを順次選択する列デコーダ部と、
行方向の長さが前記表示駆動部の行方向の長さ以下になるように割り付けられ、該列デコーダ部の選択と前記画像信号とに基づいてスイッチングし、前記列デコーダ部に選択された複数のメモリセルに画像信号を記憶させる列選択スイッチ部と、
行方向の長さが前記表示駆動部の行方向の長さ以下になるように割り付けられ、前記メモリセル部に記憶された画像信号に基づいて前記データ線を駆動させるデータ線ドライバ部と、
を半導体又は絶縁体の基板上に集積し、一体形成し、
前記画像信号の各ビットに対応するｋ個のメモリセルは、前記ドットのピッチ以下に配列され、
前記走査線ドライバ部は、表示を変更する前記ドットを表示位置として指定するアドレス信号に基づいて、前記走査線を選択する、
ことを特徴とする表示装置。 An image of k (k is a natural number of 2 or more) bits per dot, assuming that the minimum unit of display is a dot and 3 dots provided for color display of red, blue and green as light source colors are 1 pixel. A display device that displays an image based on a signal,
A plurality of scanning lines and a plurality of data lines are formed in a lattice pattern corresponding to the dots, an active element is provided corresponding to each intersection, and an organic element connected to the active element by driving the scanning lines and the data lines A display driver that controls display by emitting light from an EL element;
A scanning line driver unit that is allocated so that a length in the column direction is equal to or less than a length in the column direction of the display driving unit, and selects and drives the scanning line;
At least the number of memory cells that can store image signals for performing display control for at least one row of dots of the display drive unit so that the length in the row direction is equal to or less than the length in the row direction of the display drive unit. A memory cell portion allocated to
A column decoder unit that sequentially selects a plurality of memory cells that store an image signal input in units of one or a plurality of pixels and allocated so that a length in a row direction is equal to or less than a length in a row direction of the display driving unit When,
Assigned as the length of the row direction is equal to or less than the length of the row direction of the display driving unit, and switched based on the selection and the image signal of said column decoder, which is selected in the column decoder unit more A column selection switch section for storing an image signal in the memory cell;
A data line driver unit that is allocated so that a length in a row direction is equal to or less than a length in the row direction of the display driving unit, and drives the data line based on an image signal stored in the memory cell unit;
Are integrated on a semiconductor or insulator substrate, integrally formed ,
K memory cells corresponding to each bit of the previous SL image signals are arranged in the following pitch of the dots,
The scanning line driver unit selects the scanning line based on an address signal that designates the dot whose display is to be changed as a display position.
A display device characterized by that. 前記表示駆動部の行方向の長さに対応して割り付けられ、前記表示駆動部の１行のドット分の表示制御を行うだけの画像信号を記憶できる数のメモリセルの数を、冗長に構成することを特徴とする特許請求の範囲第１又は２項に記載の表示装置。  Redundantly configure the number of memory cells allocated to correspond to the length of the display drive unit in the row direction and capable of storing image signals sufficient to perform display control for one row of dots of the display drive unit The display device according to claim 1, wherein the display device is a display device. 前記メモリセル部は、前記走査線の数と等しい数だけ設けられた各ワード線に、前記１行のドット分の表示制御を行うだけの画像信号を記憶できる数のメモリセルを接続して、前記表示駆動部のドット配列に対応したメモリアレイで構成され、また、前記ワード線を選択して駆動させるワード線ドライバ部を、さらに前記基板上に集積し、一体形成することを特徴とする特許請求の範囲第１又は２項に記載の表示装置。  The memory cell unit is connected to each word line provided in a number equal to the number of the scanning lines, a number of memory cells capable of storing an image signal sufficient to perform display control for the one row of dots, A patent line comprising: a memory array corresponding to a dot arrangement of the display driving unit; and a word line driver unit for selecting and driving the word line is further integrated and integrally formed on the substrate. The display device according to claim 1 or 2. 記憶位置を示すアドレス信号に基づいて、前記ワード線ドライバ部は前記ワード線を選択することを特徴とする特許請求の範囲第４項記載の表示装置。  5. The display device according to claim 4, wherein the word line driver unit selects the word line based on an address signal indicating a storage position. 前記走査線ドライバ部と前記ワード線ドライバ部には同じアドレス信号が入力されることを特徴とする特許請求の範囲第５項記載の表示装置。  6. The display device according to claim 5, wherein the same address signal is input to the scanning line driver unit and the word line driver unit. 前記走査線ドライバ部と前記ワード線ドライバ部には独立したアドレス信号が入力されることを特徴とする特許請求の範囲第５項記載の表示装置。  6. The display device according to claim 5, wherein independent address signals are input to the scanning line driver unit and the word line driver unit. 前記走査線ドライバ部は、走査線ドライバ制御信号が入力されている間だけ、前記アドレス信号に基づいて前記走査線の選択駆動動作を行い、また、前記ワード線ドライバ部は、ワード線ドライバ制御信号が入力されている間だけ、前記アドレス信号に基づいて前記ワード線の選択駆動動作を行うことを特徴とする特許請求の範囲第５項記載の表示装置。  The scanning line driver unit performs a selection driving operation of the scanning line based on the address signal only while a scanning line driver control signal is input, and the word line driver unit performs a word line driver control signal. 6. The display device according to claim 5, wherein a selection drive operation of the word line is performed based on the address signal only while is input. 前記列デコーダ部は、前記アドレス信号に基づいて、入力される画像信号を記憶させるメモリセルを選択することを特徴とする特許請求の範囲第５項記載の表示装置。  6. The display device according to claim 5, wherein the column decoder section selects a memory cell for storing an input image signal based on the address signal. 前記メモリセル部に記憶させる画像信号の入力配線及び前記列選択スイッチ部は、前記メモリセル部を挟んで表示駆動部と反対側に形成されることを特徴とする特許請求の範囲第１又は２項に記載の表示装置。  3. The image signal input wiring to be stored in the memory cell portion and the column selection switch portion are formed on the opposite side of the display drive portion with the memory cell portion interposed therebetween. The display device according to item. 前記メモリセル部は、前記表示駆動部の行方向の長さに対応させてメモリセルが割り付けられ、多段構成で形成されることを特徴とする特許請求の範囲第１又は２項に記載の表示装置。  3. The display according to claim 1, wherein the memory cell unit is formed in a multi-stage configuration in which memory cells are allocated corresponding to the length in the row direction of the display driving unit. apparatus. 前記走査線の数の整数倍の数のワード線を設け、前記メモリセル部は、前記表示駆動部の１行のドット分の表示制御を行うだけの画像信号を記憶できる数のメモリセルを前記整数倍の数のワード線に分けて接続させたメモリアレイで構成されることを特徴とする特許請求の範囲第４項記載の表示装置。  The number of word lines that is an integral multiple of the number of scanning lines is provided, and the memory cell unit includes a number of memory cells that can store image signals that can perform display control for one row of dots of the display driving unit. 5. A display device according to claim 4, comprising a memory array divided into integer multiples of word lines and connected. 前記メモリセル部は、前記表示駆動部の複数行のドット分の表示制御を行うだけの画像信号を記憶できる数のメモリセルを行方向の長さが前記表示駆動部の行方向の長さ以下になるように割り付けたメモリアレイで構成されることを特徴とする特許請求の範囲第１又は２項に記載の表示装置。  The memory cell unit has a number of memory cells that can store an image signal sufficient to perform display control for a plurality of dots of the display drive unit. The length in the row direction is equal to or less than the length of the display drive unit in the row direction. 3. The display device according to claim 1, wherein the display device is constituted by a memory array allocated so as to become. 前記アドレス信号を送信するタイミングを制御するタイミングコントローラ部と、
前記画像信号の送信を制御するメモリコントローラ部と、
をさらに前記基板上に集積し、一体形成することを特徴とする特許請求の範囲第５乃至１３項のいずれかに記載の表示装置。A timing controller for controlling the timing of transmitting the address signal;
A memory controller for controlling transmission of the image signal;
The further the integrated on a substrate, a display device according to any one of the claims 5 to 13 wherein, characterized in that integrally formed. 前記表示駆動部と前記メモリセル部との間にＤ／Ａ変換器を設けることにより、前記メモリセル部に記憶されているデジタル信号でなる前記画像信号を、アナログ信号に変換してから前記表示駆動部に供給するようになっている特許請求の範囲第１又は２項に記載の表示装置。  By providing a D / A converter between the display driving unit and the memory cell unit, the display unit converts the image signal, which is a digital signal stored in the memory cell unit, into an analog signal and then displays the display. The display device according to claim 1 or 2, wherein the display device is supplied to the drive unit. 前記表示駆動部と前記メモリセル部とを直結することにより、前記メモリセル部に記憶されているデジタル信号でなる前記画像信号を前記表示駆動部に供給するようになっている特許請求の範囲第１又は２項に記載の表示装置。  The image signal, which is a digital signal stored in the memory cell unit, is supplied to the display drive unit by directly connecting the display drive unit and the memory cell unit. The display device according to 1 or 2. 前記表示駆動部は、面積階調又は時分割階調若しくはそれらの組み合わせによってデジタル駆動を行うようになっている特許請求の範囲第１６項記載の表示装置。17. The display device according to claim 16 , wherein the display driving unit performs digital driving by area gradation, time division gradation, or a combination thereof.
JP2001532526A 1999-10-18 2000-10-16 Display device Expired - Lifetime JP4061905B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP29499699 1999-10-18
PCT/JP2000/007175 WO2001029814A1 (en) 1999-10-18 2000-10-16 Display

Publications (1)

Publication Number Publication Date
JP4061905B2 true JP4061905B2 (en) 2008-03-19

Family

ID=17815001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001532526A Expired - Lifetime JP4061905B2 (en) 1999-10-18 2000-10-16 Display device

Country Status (8)

Country Link
US (1) US7180495B1 (en)
EP (1) EP1146501B1 (en)
JP (1) JP4061905B2 (en)
KR (1) KR100433120B1 (en)
CN (1) CN1199144C (en)
DE (1) DE60045789D1 (en)
TW (1) TW501080B (en)
WO (1) WO2001029814A1 (en)

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4822590B2 (en) * 2001-02-08 2011-11-24 三洋電機株式会社 Organic EL circuit
US7176864B2 (en) 2001-09-28 2007-02-13 Sony Corporation Display memory, driver circuit, display, and cellular information apparatus
EP1300826A3 (en) * 2001-10-03 2009-11-18 Nec Corporation Display device and semiconductor device
JP3767737B2 (en) 2001-10-25 2006-04-19 シャープ株式会社 Display element and gradation driving method thereof
KR100864917B1 (en) * 2001-11-03 2008-10-22 엘지디스플레이 주식회사 Mehtod and apparatus for driving data of liquid crystal display
JP3643808B2 (en) * 2001-11-14 2005-04-27 三洋電機株式会社 Semiconductor device
JP2003195810A (en) 2001-12-28 2003-07-09 Casio Comput Co Ltd Driving circuit, driving device and driving method for optical method
JP3918642B2 (en) 2002-06-07 2007-05-23 カシオ計算機株式会社 Display device and driving method thereof
JP4610843B2 (en) 2002-06-20 2011-01-12 カシオ計算機株式会社 Display device and driving method of display device
JP4103500B2 (en) 2002-08-26 2008-06-18 カシオ計算機株式会社 Display device and display panel driving method
JP3952965B2 (en) 2003-02-25 2007-08-01 カシオ計算機株式会社 Display device and driving method of display device
CN100420984C (en) * 2003-04-03 2008-09-24 友达光电股份有限公司 Integrated drive element structure of liquid crystal display panel
JP3821110B2 (en) * 2003-05-12 2006-09-13 セイコーエプソン株式会社 Data driver and electro-optical device
WO2005001807A2 (en) 2003-06-30 2005-01-06 Nec Electronics Corporation Memory controller and data driver for flat panel display
JP4703955B2 (en) * 2003-09-10 2011-06-15 株式会社 日立ディスプレイズ Display device
KR100551028B1 (en) * 2003-10-17 2006-02-13 삼성에스디아이 주식회사 Semiconductor memory device and flat panel display using the same
JP4203656B2 (en) 2004-01-16 2009-01-07 カシオ計算機株式会社 Display device and display panel driving method
JP4665419B2 (en) 2004-03-30 2011-04-06 カシオ計算機株式会社 Pixel circuit board inspection method and inspection apparatus
KR100490944B1 (en) * 2004-07-22 2005-05-19 엠시스랩 주식회사 Display driver having dram cell and timing control method for the same
TWI276043B (en) * 2004-09-09 2007-03-11 Seiko Epson Corp Display apparatus
JP4824922B2 (en) * 2004-11-22 2011-11-30 株式会社 日立ディスプレイズ Image display device and drive circuit thereof
JP5062388B2 (en) * 2004-12-10 2012-10-31 株式会社ジャパンディスプレイウェスト Display panel and display device
JP4942012B2 (en) * 2005-05-23 2012-05-30 ルネサスエレクトロニクス株式会社 Display device drive circuit and drive method
JP5057417B2 (en) * 2005-05-30 2012-10-24 ルネサスエレクトロニクス株式会社 Semiconductor integrated circuit for liquid crystal display drive
US7564734B2 (en) * 2005-06-30 2009-07-21 Seiko Epson Corporation Integrated circuit device and electronic instrument
US20070001975A1 (en) * 2005-06-30 2007-01-04 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4552776B2 (en) * 2005-06-30 2010-09-29 セイコーエプソン株式会社 Integrated circuit device and electronic apparatus
US20070001984A1 (en) * 2005-06-30 2007-01-04 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4010334B2 (en) * 2005-06-30 2007-11-21 セイコーエプソン株式会社 Integrated circuit device and electronic apparatus
KR100828792B1 (en) * 2005-06-30 2008-05-09 세이코 엡슨 가부시키가이샤 Integrated circuit device and electronic instrument
JP4010335B2 (en) * 2005-06-30 2007-11-21 セイコーエプソン株式会社 Integrated circuit device and electronic apparatus
US20070001970A1 (en) * 2005-06-30 2007-01-04 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP2007012925A (en) * 2005-06-30 2007-01-18 Seiko Epson Corp Integrated circuit device and electronic equipment
US7561478B2 (en) * 2005-06-30 2009-07-14 Seiko Epson Corporation Integrated circuit device and electronic instrument
US7411804B2 (en) * 2005-06-30 2008-08-12 Seiko Epson Corporation Integrated circuit device and electronic instrument
US7567479B2 (en) * 2005-06-30 2009-07-28 Seiko Epson Corporation Integrated circuit device and electronic instrument
US7593270B2 (en) * 2005-06-30 2009-09-22 Seiko Epson Corporation Integrated circuit device and electronic instrument
US7764278B2 (en) * 2005-06-30 2010-07-27 Seiko Epson Corporation Integrated circuit device and electronic instrument
US20070016700A1 (en) * 2005-06-30 2007-01-18 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4151688B2 (en) * 2005-06-30 2008-09-17 セイコーエプソン株式会社 Integrated circuit device and electronic apparatus
KR100850614B1 (en) * 2005-06-30 2008-08-05 세이코 엡슨 가부시키가이샤 Integrated circuit device and electronic instrument
KR100826695B1 (en) * 2005-06-30 2008-04-30 세이코 엡슨 가부시키가이샤 Integrated circuit device and electronic instrument
JP4010336B2 (en) 2005-06-30 2007-11-21 セイコーエプソン株式会社 Integrated circuit device and electronic apparatus
JP2007012869A (en) * 2005-06-30 2007-01-18 Seiko Epson Corp Integrated circuit device and electronic apparatus
JP4186970B2 (en) * 2005-06-30 2008-11-26 セイコーエプソン株式会社 Integrated circuit device and electronic apparatus
JP4345725B2 (en) * 2005-06-30 2009-10-14 セイコーエプソン株式会社 Display device and electronic device
JP4661400B2 (en) * 2005-06-30 2011-03-30 セイコーエプソン株式会社 Integrated circuit device and electronic apparatus
JP4661401B2 (en) * 2005-06-30 2011-03-30 セイコーエプソン株式会社 Integrated circuit device and electronic apparatus
US20070001974A1 (en) * 2005-06-30 2007-01-04 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4830371B2 (en) * 2005-06-30 2011-12-07 セイコーエプソン株式会社 Integrated circuit device and electronic apparatus
US7755587B2 (en) * 2005-06-30 2010-07-13 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4158788B2 (en) * 2005-06-30 2008-10-01 セイコーエプソン株式会社 Integrated circuit device and electronic apparatus
US7411861B2 (en) * 2005-06-30 2008-08-12 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP2007242223A (en) * 2005-06-30 2007-09-20 Seiko Epson Corp Integrated circuit device and electronic instrument
US20070001954A1 (en) * 2005-07-04 2007-01-04 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method of display device
US7489923B2 (en) * 2005-08-05 2009-02-10 Research In Motion Limited Methods and systems for handling software operations associated with startup and shutdown of handheld devices
JP4665677B2 (en) 2005-09-09 2011-04-06 セイコーエプソン株式会社 Integrated circuit device and electronic apparatus
JP4586739B2 (en) * 2006-02-10 2010-11-24 セイコーエプソン株式会社 Semiconductor integrated circuit and electronic equipment
JP2007272203A (en) * 2006-03-06 2007-10-18 Nec Corp Display apparatus
US7423905B2 (en) * 2006-03-08 2008-09-09 Sarnoff Corporation Read-only memory using linear passive elements
US20070229408A1 (en) * 2006-03-31 2007-10-04 Eastman Kodak Company Active matrix display device
US7586429B1 (en) * 2006-05-09 2009-09-08 Marvell International Ltd. Scrambling system for high resolution ditigal-to-analog converter
JP6416633B2 (en) * 2015-01-09 2018-10-31 株式会社ジャパンディスプレイ Liquid crystal display
CN106896594A (en) * 2017-02-22 2017-06-27 深圳市华星光电技术有限公司 A kind of driving method of liquid crystal display panel
US10147369B2 (en) * 2017-02-22 2018-12-04 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Driving method for liquid crystal display panel
CN107516499A (en) * 2017-09-28 2017-12-26 重庆秉为科技有限公司 Based on liquid crystal display drive circuit
CN110943105B (en) 2018-09-21 2022-11-29 北京小米移动软件有限公司 Display structure, display panel and display device
CN110969982B (en) 2018-09-28 2022-09-13 北京小米移动软件有限公司 Display structure, display panel and display device
CN109215556A (en) * 2018-10-12 2019-01-15 中国科学院微电子研究所 Row driver, display device and driving method
CN109243354A (en) * 2018-10-12 2019-01-18 中国科学院微电子研究所 The driving method of display device

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63229430A (en) 1987-03-18 1988-09-26 Nec Corp Liquid crystal display
JP2670044B2 (en) 1987-03-31 1997-10-29 キヤノン株式会社 Display control device
JP2840320B2 (en) * 1989-09-20 1998-12-24 株式会社日立製作所 Semiconductor storage device
JPH0782747B2 (en) * 1990-05-07 1995-09-06 インターナショナル・ビジネス・マシーンズ・コーポレイション Memory array having random access port and serial access port
FR2669761B1 (en) 1990-11-27 1993-01-22 Thomson Lcd ADDRESSING CIRCUIT FOR COLUMNS OF A MATRIX SCREEN.
US5245572A (en) * 1991-07-30 1993-09-14 Intel Corporation Floating gate nonvolatile memory with reading while writing capability
JP3496948B2 (en) 1992-04-22 2004-02-16 セイコーエプソン株式会社 Active matrix panel drive circuit and active matrix panel
TW247359B (en) * 1993-08-30 1995-05-11 Hitachi Seisakusyo Kk Liquid crystal display and liquid crystal driver
JP3904244B2 (en) * 1993-09-17 2007-04-11 株式会社ルネサステクノロジ Single chip data processor
JP3207693B2 (en) 1994-12-13 2001-09-10 シャープ株式会社 Image display device
JPH07281636A (en) * 1994-04-07 1995-10-27 Asahi Glass Co Ltd Driving device used for liquid crystal display device, semiconductor integrated circuit for driving column electrode and semiconductor integrated circuit for driving row electrode
JPH08227283A (en) 1995-02-21 1996-09-03 Seiko Epson Corp Liquid crystal display device, its driving method and display system
US5761694A (en) * 1995-11-30 1998-06-02 Cirrus Logic, Inc. Multi-bank memory system and method having addresses switched between the row and column decoders in different banks
US5945974A (en) * 1996-05-15 1999-08-31 Cirrus Logic, Inc. Display controller with integrated half frame buffer and systems and methods using the same
JPH10153986A (en) * 1996-09-25 1998-06-09 Toshiba Corp Display device
JPH10198312A (en) * 1996-12-30 1998-07-31 Semiconductor Energy Lab Co Ltd Display and its operating method
JP3496431B2 (en) * 1997-02-03 2004-02-09 カシオ計算機株式会社 Display device and driving method thereof
JP4017088B2 (en) 1997-08-07 2007-12-05 ハリマ化成株式会社 Solder paste
JP3613942B2 (en) 1997-08-18 2005-01-26 セイコーエプソン株式会社 Image display device, image display method, electronic apparatus using the same, and projection display device
JP3724930B2 (en) * 1997-09-12 2005-12-07 株式会社日立製作所 Image display device, driving method thereof, and data processing system using the same
JP3943245B2 (en) * 1997-09-20 2007-07-11 株式会社半導体エネルギー研究所 Semiconductor device
US6339417B1 (en) * 1998-05-15 2002-01-15 Inviso, Inc. Display system having multiple memory elements per pixel
JP2000227608A (en) 1999-02-05 2000-08-15 Hitachi Ltd Liquid crystal display device

Also Published As

Publication number Publication date
EP1146501A4 (en) 2005-08-10
WO2001029814A1 (en) 2001-04-26
EP1146501A1 (en) 2001-10-17
CN1199144C (en) 2005-04-27
DE60045789D1 (en) 2011-05-12
CN1340183A (en) 2002-03-13
EP1146501B1 (en) 2011-03-30
TW501080B (en) 2002-09-01
KR100433120B1 (en) 2004-05-27
US7180495B1 (en) 2007-02-20
KR20020006512A (en) 2002-01-19

Similar Documents

Publication Publication Date Title
JP4061905B2 (en) Display device
KR100430929B1 (en) Display
US6873310B2 (en) Display device
JP4165120B2 (en) Image display device
TWI503809B (en) Pixel circuit and display device
US20100073267A1 (en) Image display device
WO1999012150A1 (en) Display device
KR100411557B1 (en) Image display apparatus
KR101324553B1 (en) Organic Electroluminescent display device and method of driving the same
JP3791744B2 (en) Display device
WO2008127558A1 (en) Active matrix display device
US20070236422A1 (en) Display device and driving method of the same
JP2002287664A (en) Display panel and its driving method
KR100632808B1 (en) Active matrix type display panel and apparatus having simplified driving circuit
JPH10312175A (en) Liquid crystal display device and liquid crystal drive semiconductor device
KR100588755B1 (en) Data processing circuit for driving active matrix organic light emitted diode panel in a fashion of time division control
JP3733802B2 (en) Display device
KR20070101545A (en) Display device
KR20220095854A (en) Display Device And Driving Method Of The Same
KR20220094877A (en) Light Emitting Display Device and Driving Method of the same
KR20230023508A (en) Light Emitting Display Device and Driving Method of the same
KR20080005670A (en) Display device
KR20110071274A (en) Liquid crystal display device and method of driving the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070803

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071102

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20071109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071217

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4061905

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110111

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110111

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120111

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120111

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130111

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130111

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140111

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250