JP3932369B2

JP3932369B2 - Method for reusing peeled wafer and silicon wafer for reuse

Info

Publication number: JP3932369B2
Application number: JP11417698A
Authority: JP
Inventors: 登桑原; 清三谷; 正衛和田; ジャックオーバートンハーブアンドレ
Original assignee: Soitec SA; Shin Etsu Handotai Co Ltd
Current assignee: Soitec SA; Shin Etsu Handotai Co Ltd
Priority date: 1998-04-09
Filing date: 1998-04-09
Publication date: 2007-06-20
Anticipated expiration: 2018-04-09
Also published as: JPH11297583A

Description

【０００１】
【発明の属する技術分野】
本発明は、イオン注入したウエーハを結合後に剥離してＳＯＩ（ｓｉｌｉｃｏｎｏｎｉｎｓｕｌａｔｏｒ）ウエーハを製造する、いわゆる水素イオン剥離法（スマートカット法とも呼ばれている）において、副生される剥離ウエーハに再処理を加えてシリコンウエーハとして再利用する方法に関する。
【０００２】
【従来の技術】
従来、ＳＯＩ構造のウエーハの作製法としては、酸素イオンをシリコン単結晶に高濃度で打ち込んだ後に、高温で熱処理を行い酸化膜を形成するＳＩＭＯＸ（separation by implanted oxygen）法によるものと、２枚の鏡面研磨したシリコンウエーハを接着剤を用いることなく結合し、片方のウエーハを薄膜化する結合法が注目されている技術である。
【０００３】
ＳＩＭＯＸ法は、デバイス活性領域となるＳＯＩ層の膜厚を、酸素イオン打ち込み時の加速電圧で決定、制御できるために、薄層でかつ膜厚均一性の高いＳＯＩ層を容易に得る事ができる利点があるが、埋め込み酸化膜の信頼性や、ＳＯＩ層の結晶性、１３００℃以上の温度での熱処理が必要である等問題が多い。
【０００４】
一方、ウエーハ結合法は、単結晶のシリコン鏡面ウエーハ２枚のうち少なくとも一方に酸化膜を形成し、接着剤を用いずに接合し、次いで熱処理（通常は１１００℃〜１２００℃）を加えることで結合を強化し、その後片方のウエーハを研削や湿式エッチングにより薄膜化した後、薄膜の表面を鏡面研磨してＳＯＩ層を形成するものであるので、埋め込み酸化膜の信頼性が高くＳＯＩ層の結晶性も良好であるという利点がある。
【０００５】
しかし、機械的な加工により薄膜化しているため、薄膜化するのに大変な時間がかかる上に、片方のウエーハは粉等となって消失してしまうので、生産性が低く、著しいコスト高となってしまう。しかも、機械加工による研削・研磨では得られるＳＯＩ層の膜厚およびその均一性にも限界があるという欠点がある。
尚、ウエーハ結合法は、シリコンウエーハ同士を結合する場合のみならず、シリコンウエーハとＳｉＯ₂ 、ＳｉＣ、Ａｌ₂ Ｏ₃ 等の絶縁性ウエーハと直接結合してＳＯＩ層を形成する場合もある。
【０００６】
最近、ＳＯＩウエーハの製造方法として、イオン注入したウエーハを結合後に剥離してＳＯＩウエーハを製造する方法（水素イオン剥離法：スマートカット法と呼ばれる技術）が新たに注目され始めている。この方法は、二枚のシリコンウエーハのうち、少なくとも一方に酸化膜を形成すると共に、一方のシリコンウエーハの上面から水素イオンまたは希ガスイオンを注入し、該ウエーハ内部に微小気泡層（封入層）を形成させた後、該イオンを注入した方の面を酸化膜を介して他方のシリコンウエーハと密着させ、その後熱処理を加えて微小気泡層を劈開面として一方のウエーハを薄膜状に剥離し、さらに熱処理を加えて強固に結合してＳＯＩウエーハとする技術（特開平５−２１１１２８号参照）である。この方法では、劈開面は良好な鏡面であり、ＳＯＩ層の膜厚の均一性も高いＳＯＩウエーハが比較的容易に得られている。
そして、この水素イオン剥離法においても、シリコンウエーハ同士を結合する場合のみならず、シリコンウエーハにイオン注入して、これとＳｉＯ₂ 、ＳｉＣ、Ａｌ₂ Ｏ₃ 等の絶縁性ウエーハと直接結合してＳＯＩ層を形成する場合もある。
【０００７】
【発明が解決しようとする課題】
このような水素イオン剥離法でＳＯＩウエーハを作製すると、必然的に１枚のシリコンの剥離ウエーハが副生されることになる。従来、水素イオン剥離法においては、この副生した剥離ウエーハを再利用することによって、実質上１枚のシリコンウエーハから１枚のＳＯＩウエーハを得ることができるので、コストを大幅に下げることができるとしていた。
【０００８】
ところが、このような剥離ウエーハの再利用は、概念としてはあるものの、実際に再利用した例はなく、具体的にどのようにして再利用すればよいのか不明であった。特に、本発明者らの調査では、剥離ウエーハはそのままでは、通常のシリコン鏡面ウエーハとして使用できるようなものではなく、ウエーハ周辺に段差があったり、表面にイオン注入によるダメージ層が存在したり、表面粗さが大きかったりするものであることがわかった。しかも、剥離ウエーハは、少なくとも剥離のための熱処理を受けており、ＣＺウエーハを用いた場合には、ウエーハ中に酸素析出を起こしていたり、酸素ドナーの生成により、抵抗率が所望値に対して大幅にはずれていたりすることもある。
【０００９】
そこで、本発明はこのような問題点に鑑みなされたもので、水素イオン剥離法において副生した剥離ウエーハに、適切な再処理を施して、実際にシリコンウエーハとして再利用することができる方法を提供し、実際にＳＯＩウエーハの生産性の向上と、コストダウンを図ることを目的とする。
【００１０】
【課題を解決するための手段】
上記課題を解決するため本発明に記載した発明は、水素イオン剥離法によってＳＯＩウエーハを製造する際に副生される剥離ウエーハに、再処理を加えてシリコンウエーハとして再利用する方法において、前記再処理として少なくとも剥離ウエーハに周辺の段差を除去する研磨を行うことを特徴とする剥離ウエーハを再利用する方法である。
【００１１】
このように、水素イオン剥離法で副生した剥離ウエーハには周辺に段差があることが判明した。そこで、本発明では剥離ウエーハの再処理として、周辺の段差を研磨することによって除去することにした。剥離ウエーハの周辺の段差を研磨により除去するようにすれば、簡単に周辺の段差を除去できるとともに、剥離ウエーハ表面のダメージ層の除去および表面粗さの改善も同時にできる。
【００１２】
この場合、剥離ウエーハの再処理として、周辺の段差を除去する研磨後、仕上げ研磨をするのが好ましい。
これは、周辺の段差を除去する研磨のみで研磨面を仕上げるより、複数段で研磨した方が研磨面の表面粗さあるいは平坦度等をより良好なものとすることができ、高品質の再利用ウエーハとすることができるからである。そして、仕上げ研磨も１段で行う必要は必ずしも無いので、２段あるいはそれ以上で行っても良い。
【００１３】
また、剥離ウエーハの再処理として、周辺の段差を除去する研磨前に、表面酸化膜を除去するのが好ましい。
このように、周辺の段差を除去する研磨前に、表面酸化膜を除去しておけば、均一に研磨をすることができる。すなわち、周辺の段差部に酸化膜が付着していると、より大きな段差となる上に、酸化膜はシリコンと硬度が異なるため、研磨において均一に研磨するのが難しくなる。
【００１４】
また、本発明に記載した発明は、剥離ウエーハの再処理中に、剥離ウエーハにドナーキラー熱処理を施すことを特徴とする方法である。
ドナーキラー熱処理を施すことによって、剥離熱処理等によって剥離ウエーハ中に発生した酸素ドナーを消去することができるので、剥離ウエーハの抵抗異常をなくすことができる。
【００１５】
次に、本発明に記載の方法で再処理された剥離ウエーハを、ＳＯＩウエーハのベースウエーハとして再利用する方法であり、
また、本発明に記載の方法で再処理された剥離ウエーハを、ＳＯＩウエーハのボンドウエーハとして再利用する方法であり、
さらに、本発明に記載の方法で再処理された剥離ウエーハを、シリコン鏡面ウエーハとして再利用する方法である。
【００１６】
このように、本発明で再処理された剥離ウエーハは、表面が均一に研磨されているので、二枚のシリコンウエーハを貼り合わせてＳＯＩウエーハを作製する場合のベースウエーハあるいはボンドウエーハとして用いることができるし、通常のシリコン鏡面ウエーハとしても用いることができる。
特に、ＣＺウエーハから副生された剥離ウエーハをベースウエーハあるいは通常のシリコン鏡面ウエーハとして用いる場合には、再処理された剥離ウエーハ中に剥離熱処理等により酸素析出が発生しているので、これがゲッタリング効果を発揮するために好適なものとなる。
また、ＦＺウエーハから副生された剥離ウエーハあるいはエピタキシャル層を有する剥離ウエーハの場合には、ＣＺウエーハのようにＣＯＰ（ＣｒｙｓｔａｌＯｒｉｇｉｎａｔｅｄＰａｒｔｉｃｌｅ）や酸素析出物といった結晶欠陥がないので、ボンドウエーハとして再利用するのに好適である。
【００１７】
そして、本発明に記載の方法で再処理されたことを特徴とする再利用に供されるシリコンウエーハである。
上述のように、本発明で再処理された剥離ウエーハは、シリコンウエーハとして再利用できるウエーハとなる。この場合、水素イオン剥離法において予め用いる剥離される側のウエーハの厚さを厚くしておき、研磨による再処理後、再利用において所望とされるウエーハの厚さとなるようにすればよい。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照しながら説明するが、本発明はこれらに限定されるものではない。
ここで、図１は水素イオン剥離法でＳＯＩウエーハを製造する方法によるＳＯＩウエーハの製造工程の一例を示すフロー図である。また、図２は本発明の剥離ウエーハを再処理して再利用する方法の一例を示す工程フロー図である。
【００１９】
以下、本発明を２枚のシリコンウエーハを結合する場合を中心に説明する。
まず、図１の水素イオン剥離法において、工程（ａ）では、２枚のシリコン鏡面ウエーハを準備するものであり、デバイスの仕様に合った基台となるベースウエーハ１とＳＯＩ層となるボンドウエーハ２を準備する。
次に工程（ｂ）では、そのうちの少なくとも一方のウエーハ、ここではボンドウエーハ２を熱酸化し、その表面に約０．１μｍ〜２．０μｍ厚の酸化膜３を形成する。
【００２０】
工程（ｃ）では、表面に酸化膜を形成したボンドウエーハ２の片面に対して水素イオンまたは希ガスイオンを注入し、イオンの平均進入深さにおいて表面に平行な微小気泡層（封入層）４を形成させるもので、この注入温度は２５〜４５０℃が好ましい。
工程（ｄ）は、水素イオン注入したボンドウエーハ２の水素イオン注入面に、ベースウエーハ１を酸化膜を介して重ね合せて密着させる工程であり、常温の清浄な雰囲気下で２枚のウエーハの表面同士を接触させることにより、接着剤等を用いることなくウエーハ同士が接着する。
【００２１】
次に、工程（ｅ）は、封入層４を境界として剥離することによって、剥離ウエーハ５とＳＯＩウエーハ６（ＳＯＩ層７＋埋込み酸化膜３＋ベースウエーハ１）に分離する剥離熱処理工程で、例えば不活性ガス雰囲気下約５００℃以上の温度で熱処理を加えれば、結晶の再配列と気泡の凝集とによって剥離ウエーハ５とＳＯＩウエーハ６に分離される。
【００２２】
そして、工程（ｆ）では、前記工程（ｄ）（ｅ）の密着工程および剥離熱処理工程で密着させたウエーハ同士の結合力では、そのままデバイス工程で使用するには弱いので、結合熱処理としてＳＯＩウエーハ６に高温の熱処理を施し結合強度を十分なものとする。この熱処理は例えば不活性ガス雰囲気下、１０５０℃〜１２００℃で３０分から２時間の範囲で行うことが好ましい。
なお、工程（ｅ）の剥離熱処理と工程（ｆ）の結合熱処理を連続的に行ったり、また、工程（ｅ）の剥離熱処理と工程（ｆ）の結合熱処理を同時に兼ねるものとして行ってもよい。
【００２３】
次に、工程（ｇ）は、タッチポリッシュと呼ばれる研磨代の極めて少ない鏡面研磨の工程であり、ＳＯＩ層７の表面である劈開面に存在する結晶欠陥層の除去と表面粗さを除去する工程である。
以上の工程を経て結晶品質が高く、膜厚均一性の高いＳＯＩ層７を有する高品質のＳＯＩウエーハ６を製造することができる（工程（ｈ））。
【００２４】
このような水素イオン剥離法においては、図１（ｅ）工程において、剥離ウエーハ５が副生されることになる。水素イオン剥離法によって作製されるＳＯＩ層の厚さは、通常０．１〜１．５ミクロン程度で、厚くとも２ミクロン以下であるので、剥離ウエーハ５は充分な厚さを有する。したがって、これをシリコンウエーハとして再利用すれば、ＳＯＩウエーハの製造コストを著しく下げることが可能となる。
【００２５】
ところが、図２（Ａ）に剥離ウエーハの拡大模式図を示したように、この剥離ウエーハ５の周辺部には段差１０が発生し、そのままではシリコンウエーハとして使用できないものとなることがわかった。この周辺の段差１０は、ボンドウエーハの周辺部がベースウエーハと結合されずに未結合となることから発生するものである。従って、この段差の高さは、ＳＯＩ層の厚さと埋め込み酸化膜３の厚さを足した程度のものとなる。
【００２６】
また、剥離ウエーハの剥離面１１には、水素イオン注入によるダメージ層１２が残存し、その表面粗さも、通常の鏡面ウエーハに比べて悪いものであることがわかった。特に、局所的な表面粗さが悪く、アルカリエッチングのような選択性のあるエッチングを施すと、深いピットが形成されてしまうことがわかった。
【００２７】
さらに、この剥離ウエーハ５は、少なくとも約５００℃以上の剥離熱処理を受けており、ＣＺウエーハのような酸素を含むウエーハをボンドウエーハとして用いた場合には、酸素ドナーが発生してウエーハの抵抗が異常値を示すような不都合を生じることもある。
【００２８】
そこで、本発明者らは、上記のような問題を解決すべく、水素イオン剥離法において副生した剥離ウエーハに、適切な再処理を施して、実際にシリコンウエーハとして再利用する方法を検討した結果本発明に到ったものである。
すなわち、まず本発明では、水素イオン剥離法によってＳＯＩウエーハを製造する際に副生される剥離ウエーハに生じる周辺の段差を、研磨により除去するようにした。
【００２９】
このように、剥離ウエーハの周辺の段差を研磨により除去するようにすれば、簡単に周辺の段差を除去できる。例えば、ＳＯＩ層の厚さが０．２ミクロンである場合には、１ミクロン程度の研磨代で完全に段差を除去することができる。
しかも、研磨により周辺の段差を除去する際に、同時に剥離ウエーハ表面のダメージ層の除去および表面粗さの改善もできる。
【００３０】
この場合、剥離ウエーハの再処理としては、周辺段差を除去する研磨後、仕上げ研磨をするのが好ましい。
これは、周辺の段差を除去する研磨のみで研磨面を仕上げるより、より目の細かい研磨材を用いて複数段で研磨した方が研磨面の表面粗さや平坦度等をより良好なものとすることができ、通常のシリコン鏡面ウエーハの表面粗さあるいは平坦度と同等の品質を達成することができるからである。なお、この仕上げ研磨も１段で行う必要は必ずしも無く、２段あるいはそれ以上で行っても良い。
【００３１】
また、本発明においては、剥離ウエーハの再処理として、周辺の段差を除去する研磨前に、表面酸化膜３を除去するのが好ましい。
これは、周辺の段差１０を除去する研磨前に、表面酸化膜３を除去しておく方が均一に研磨をすることができるからである。すなわち、周辺の段差部１０に酸化膜３が付着していると、段差が一段と高いものとなるし、酸化膜はシリコンと硬度が異なるため、剥離ウエーハ面内が均一に研磨され難くなるからである。
酸化膜の除去は、剥離ウエーハをフッ酸中に浸漬することによって簡単に行うことができる。
【００３２】
こうして、剥離ウエーハ周辺部にある段差、剥離面にある水素イオン注入によるダメージ層、および剥離面の表面粗さを除去することができ、通常の鏡面ウエーハに比べ何の遜色もない表面を持つ再利用ウエーハを得ることができる。
【００３３】
また、本発明において剥離ウエーハがＣＺウエーハである場合においては、剥離ウエーハの再処理中に、ドナーキラー熱処理を施すのが望ましい。
剥離ウエーハは、約５００℃以上の剥離熱処理によって剥離されるので、当然そのような低温熱処理を受けていることになる。ＣＺウエーハのように酸素を含むシリコンウエーハに低温熱処理を施すと酸素ドナーが発生し、例えばｐ型シリコンウエーハの抵抗率が異常に高くなる等の現象が生じることがあることは良く知られている。したがって、水素イオン剥離法によって副生される剥離ウエーハにおいても、剥離熱処理によって酸素ドナーが生じ、剥離ウエーハの抵抗率が異常になることがある。このため、例えばウエーハの厚さを測定する際に一般的に使用されている静電容量方式の測定器で剥離ウエーハの厚さを測定することができないといった問題が生じる。
【００３４】
したがって、本発明では再処理中にドナーキラー熱処理を施すことによって、剥離熱処理等によって剥離ウエーハ中に発生した酸素ドナーを消去し、剥離ウエーハの抵抗異常をなくすようにした。
このドナーキラー熱処理としては、一般に行われているように６００℃以上の熱処理を加えれば良く、慣用されている方法としては、例えば６５０℃で２０分の熱処理をするようにすればよい。
【００３５】
そして、剥離ウエーハの再処理中には、ウエーハの洗浄あるいはエッチングが行われることが多く、特に上記のように熱処理をする前には、熱処理においてウエーハを汚染しないように洗浄、エッチングが行われることが多い。この場合、本発明のような剥離ウエーハは、局所的な表面粗さが悪く、ダメージ層も有するので、アルカリエッチングのような選択性のあるエッチングあるいは洗浄を施すと、深いピットが形成されてしまい、後の研磨工程で研磨代を多くする等の対策が必要となるので好ましくない。
【００３６】
こうして、上記本発明の方法によって再処理されたシリコンウエーハは、通常のシリコン鏡面ウエーハと全く同じ均一に研磨された面状態を有するので、貼り合わせＳＯＩウエーハの原料ウエーハとして用いることができるし、通常の集積回路等の作製用のシリコンウエーハとして用いてもよい。また、いわゆるエピタキシャルウエーハのサブストレートとして用いてもよく、特にその再利用の用途は限定されるものではない。
【００３７】
この場合、本発明の再処理された剥離ウエーハをベースウエーハあるいは通常のシリコン鏡面ウエーハとして用いる場合には、再処理された剥離ウエーハ中には、水素イオン注入前の熱酸化処理（通常９００℃以上）、および約５００℃以上といった剥離熱処理により酸素析出が発生しているので、これがいわゆるイントリンシックゲッタリング効果（ＩＧ効果）を発揮するために好適なものとなる。
また、剥離ウエーハをＳＯＩウエーハを作製する際のベースウエーハあるいはボンドウエーハとして用いれば、実質上１枚のシリコンウエーハから１枚のＳＯＩウエーハを得ることができるので、ＳＯＩウエーハの製造コストを著しく減少させることができる。
【００３８】
なお、本発明で再処理された剥離ウエーハは、所望のシリコンウエーハとして再利用されるが、水素イオン剥離法において予め用いる剥離される側のウエーハであるボンドウエーハの厚さを、再利用ウエーハで必要とされる厚さより若干厚くしておき、研磨による再処理後、再利用において所望とされるウエーハの厚さとなるようにする。
【００３９】
ただし、前述のように、本発明で剥離ウエーハの周辺の段差を研磨により除去するには、ＳＯＩ層の厚さにもよるが、たかだか１ミクロン程度の研磨代で完全に段差を除去することができるし、その後の仕上げ研磨、エッチングをともなう洗浄等を行っても全体で１０ミクロン以下の取り代で充分である。したがって、用いるボンドウエーハの厚さを予め厚くするのも、問題となるようなものではない。
【００４０】
【実施例】
以下、本発明の実施例を挙げて具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例）
導電型がｐ型で抵抗率が２０Ω・ｃｍ、直径が１５０ｍｍのシリコン鏡面ウエーハを用い、図１（ａ）〜（ｈ）に示す工程に従った水素イオン剥離法によりＳＯＩウエーハを製造した。ボンドウエーハ２の厚さは、ベースウエーハ１の厚さの平均で約８ミクロン厚いものを用いた。ＳＯＩ層の厚さは０．２ミクロンとし、その他イオン注入等の主な条件は次の通りである。

【００４１】
こうして厚さ０．２ミクロンのＳＯＩ層を有する高品質のＳＯＩウエーハを作製することができたが、図１の工程（ｅ）で剥離ウエーハ５が副生された。
この剥離ウエーハを図２の工程（Ａ）〜（Ｇ）にしたがい再処理を加えて、ベースウエーハとして再利用することにした。
【００４２】
まず、図２（Ａ）の、未処理の剥離ウエーハ５の周辺形状を、触針式粗さ計でスキャンすることによって測定した。その測定結果を図３（Ａ）に示した。
この図から明らかであるように、剥離ウエーハ５の周辺部には貼り合わせ時に周辺で未結合となった部分に起因する段差１０が生じている。そして、その周辺の段差１０の高さは、ＳＯＩ層の厚さ（０．２ミクロン）と酸化膜の厚さ（０．４ミクロン）を加えた値程度以上となることがわかる。
【００４３】
また、図２（Ａ）の、未処理の剥離ウエーハ５の剥離面１１の表面粗さを位相シフト干渉法により２５０ミクロン角で測定し、原子間力顕微鏡法により１ミクロン角で測定したところ、それぞれＲＭＳ値（自乗平均平方根粗さ）で、平均０．４３ｎｍと８．３ｎｍであった。
この値は、通常の鏡面研磨されたシリコンウエーハの表面粗さより非常に悪い値であり、特に１ミクロン角での値は通常の１０倍以上の値で、剥離面は局部的な面粗れが大きいことがわかる。
【００４４】
次に、図２（Ｂ）では、剥離ウエーハをフッ酸中に浸漬することによって、表面の酸化膜３を除去した。フッ酸は、ＨＦ５０％水溶液とした。そして、酸化膜を除去した剥離ウエーハの周辺形状を再び触針式粗さ計でスキャンすることによって測定し、その結果を図３（Ｂ）に示した。
この図から明らかであるように、剥離ウエーハ５の周辺部にはＳＯＩ層の厚さ（０．２ミクロン）より若干高い段差が生じていることがわかる。
【００４５】
次に、図２（Ｃ）では、剥離ウエーハを汚染しないように、熱処理前洗浄をした。この洗浄は、いわゆるＲＣＡ洗浄として広く知られている、（アンモニア／過酸化水素水）、（塩酸／過酸化水素水）の２段洗浄を行った。
この時、前述のように例えば苛性ソーダ等を用いた異方性のエッチング作用の強い、いわゆるアルカリ洗浄は行わないようにする。
【００４６】
そして、熱処理前洗浄が終わったなら、剥離ウエーハの抵抗率を測定した後、剥離ウエーハにドナーキラー熱処理を施した（図２（Ｄ））。熱処理条件は、６５０℃で２０分間とした。熱処理後再び剥離ウエーハの抵抗率を測定した。
その結果、熱処理前の測定では、剥離ウエーハの裏面抵抗率は４００〜５００Ωｃｍ、表面抵抗率は３０００Ωｃｍ以上であったのが、ドナーキラー熱処理後においては、表裏面とも当初の抵抗率である２０Ωｃｍとなった。
【００４７】
次に、図２（Ｅ）では、ドナーキラー熱処理が終了した剥離ウエーハに、周辺の段差を除去する研磨を行った。研磨は、通常のシリコンウエーハを研磨する装置および条件と同様にすればよい。本発明では、剥離ウエーハを上下定盤間に挟み込み、定盤を５０ｒｐｍで相互に逆回転しつつ、５００ｇ／ｃｍ² の荷重をかけて、研磨面に研磨スラリーを供給しつつ、剥離面を研磨した。
【００４８】
この時、研磨の取り代と周辺の段差の高さとの関係を調査した結果を、図４に示した。この図から、研磨代としては１ミクロンも研磨すれば、周辺の段差は充分に除去できることがわかる。
【００４９】
また、研磨代５ミクロンの周辺の段差除去研磨をした剥離ウエーハの周辺形状を再び触針式粗さ計でスキャンすることによって測定し、その結果を図３（Ｃ）に示した。
この図から明らかであるように、剥離ウエーハの周辺部の段差はきれいに除去されており、シリコンウエーハとして充分に再利用可能な周辺形状となっていることがわかる。
【００５０】
最後に図２（Ｆ）において、仕上げ研磨を行い、剥離ウエーハの再処理を終了した。この時、周辺の段差除去研磨と仕上げ研磨との全体での研磨による取り代を、約８ミクロンとなるようにした。
そして、仕上げ研磨後の研磨面（剥離面）の表面粗さを位相シフト干渉法により２５０ミクロン角で測定し、原子間力顕微鏡法により１ミクロン角で再び測定したところ、それぞれＲＭＳ値（自乗平均平方根粗さ）で、平均０．２５ｎｍと０．１９ｎｍであった。
この値は、通常の鏡面研磨されたシリコンウエーハの表面粗さと同等であり、著しい改善が図られたことがわかるとともに、この再処理された剥離ウエーハは、シリコンウエーハとして再利用できるものであることがわかる。
【００５１】
そこで、本実施例では、図２（Ｇ）のように、再処理された剥離ウエーハをベースウエーハとして用いた。すなわち、図１（ａ）のベースウエーハ１として再利用ウエーハを用いた。剥離ウエーハは、もともと８ミクロン厚くしてあったので、再処理後の厚さが、図１（ａ）で用いるベースウエーハの所望厚さになっている。以後図１の工程にしたがい、水素イオン剥離法によってＳＯＩウエーハを作製した所、問題なく通常通りの高品質ＳＯＩウエーハを作製することができた。
【００５２】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【００５３】
例えば、上記では２枚のシリコンウエーハを結合してＳＯＩウエーハを作製する場合を中心に説明したが、本発明は、この場合に限定されるものではなく、シリコンウエーハにイオン注入後に絶縁性ウエーハと結合し、シリコンウエーハを剥離してＳＯＩウエーハを製造する場合に副生する剥離ウエーハに再処理を加えるような場合にも当然に適用可能である。
【００５４】
また、本発明の剥離ウエーハの再処理工程も、図２に示したものに限定されるものではなく、この工程には、洗浄、熱処理等の他の工程が付加されることもあるし、あるいは一部工程順の入れ替え、省略等が目的に応じて適宜行うことができるものである。
【００５５】
【発明の効果】
以上説明したように、本発明によれば、水素イオン剥離法において副生した剥離ウエーハに、適切な再処理を施して、実際にシリコンウエーハとして再利用することができるようになる。すなわち、本発明により、剥離ウエーハで問題となる、ウエーハ周辺の段差、イオン注入によるダメージ層、表面粗さを除去することができ、また剥離熱処理に基づく酸素ドナーの生成による抵抗率異常の問題も排除することができる。
したがって、ＳＯＩウエーハの著しい生産性の向上と、コストダウンを図ることができる。
【図面の簡単な説明】
【図１】（ａ）〜（ｈ）は、水素イオン剥離法によるＳＯＩウエーハの製造工程の一例を示すフロー図である。
【図２】（Ａ）〜（Ｇ）は、実施例で採用した本発明の剥離ウエーハを再利用する方法の工程フロー図である。
【図３】剥離ウエーハの周辺の段差の測定結果図である。
（Ａ）未処理の剥離ウエーハ、
（Ｂ）酸化膜除去後、
（Ｃ）周辺段差除去後。
【図４】周辺段差研磨の取り代と段差の高さとの関係を調査した結果図である。
【符号の説明】
１…ベースウエーハ、２…ボンドウエーハ、３…酸化膜、
４…水素イオン注入微小気泡層（封入層）、５…剥離ウエーハ、
６…ＳＯＩウエーハ、７…ＳＯＩ層、１０…周辺の段差、
１１…剥離面、１２…ダメージ層。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a separation wafer produced as a by-product in a so-called hydrogen ion separation method (also called a smart cut method) in which an ion-implanted wafer is bonded and then separated to produce an SOI (silicon on insulator) wafer. The present invention relates to a method of reprocessing as a silicon wafer after processing.
[0002]
[Prior art]
Conventionally, a wafer having an SOI structure is manufactured by a SIMOX (separation by implanted oxygen) method in which oxygen ions are implanted at a high concentration into a silicon single crystal and then heat-treated at a high temperature to form an oxide film, and two wafers are produced. A bonding method in which a mirror-polished silicon wafer is bonded without using an adhesive and one of the wafers is made into a thin film is attracting attention.
[0003]
Since the SIMOX method can determine and control the thickness of the SOI layer serving as the device active region by the acceleration voltage at the time of oxygen ion implantation, it is possible to easily obtain a thin SOI layer with high film thickness uniformity. Although there are advantages, there are many problems such as reliability of the buried oxide film, crystallinity of the SOI layer, and heat treatment at a temperature of 1300 ° C. or higher.
[0004]
On the other hand, in the wafer bonding method, an oxide film is formed on at least one of two single crystal silicon mirror wafers, bonded without using an adhesive, and then heat-treated (usually 1100 ° C. to 1200 ° C.). Since the bonding is strengthened, and then one wafer is thinned by grinding or wet etching, the surface of the thin film is mirror-polished to form the SOI layer, so that the reliability of the buried oxide film is high and the crystal of the SOI layer is high. There is an advantage that the property is also good.
[0005]
However, since the film is thinned by mechanical processing, it takes a long time to thin the film, and one of the wafers disappears as a powder or the like, so the productivity is low and the cost is significantly high. turn into. In addition, there is a drawback that the thickness and uniformity of the SOI layer obtained by grinding and polishing by machining are limited.
The wafer bonding method is not only used for bonding silicon wafers, but also for silicon wafers and SiO. ₂ , SiC, Al ₂ O _Three In some cases, the SOI layer is formed by directly coupling with an insulating wafer such as the above.
[0006]
Recently, as a method of manufacturing an SOI wafer, a method of manufacturing an SOI wafer by peeling an ion-implanted wafer after bonding (hydrogen ion peeling method: a technique called a smart cut method) has begun to attract attention. In this method, an oxide film is formed on at least one of two silicon wafers, and hydrogen ions or rare gas ions are implanted from the upper surface of one silicon wafer, and a microbubble layer (encapsulation layer) is formed inside the wafer. Then, the surface into which the ions have been implanted is brought into close contact with the other silicon wafer through an oxide film, and then heat treatment is applied to separate one wafer into a thin film with the microbubble layer as a cleavage plane, Further, it is a technique (refer to Japanese Patent Laid-Open No. 5-211128) in which a heat treatment is applied to firmly bond to form an SOI wafer. In this method, an SOI wafer having a good mirror surface as a cleavage plane and high uniformity in the thickness of the SOI layer can be obtained relatively easily.
In this hydrogen ion stripping method, not only when silicon wafers are bonded to each other, ions are implanted into the silicon wafer, and this is combined with SiO.sub.2. ₂ , SiC, Al ₂ O _Three In some cases, the SOI layer is formed by directly coupling with an insulating wafer such as the above.
[0007]
[Problems to be solved by the invention]
When an SOI wafer is manufactured by such a hydrogen ion peeling method, one silicon peeling wafer is inevitably produced as a by-product. Conventionally, in the hydrogen ion stripping method, a single SOI wafer can be obtained from one silicon wafer by reusing the by-produced strip wafer, so that the cost can be greatly reduced. I was trying.
[0008]
However, such reuse of the peeled wafer has a concept, but there is no example of actual reuse, and it has been unclear how to reuse it. In particular, in the investigation by the present inventors, the peeled wafer is not used as a normal silicon mirror surface wafer as it is, there is a step around the wafer, or there is a damage layer due to ion implantation on the surface, It was found that the surface roughness was large. In addition, the peeling wafer has been subjected to at least a heat treatment for peeling. When a CZ wafer is used, oxygen is precipitated in the wafer, or the resistivity is reduced to a desired value due to generation of an oxygen donor. There may be a significant shift.
[0009]
Therefore, the present invention has been made in view of such problems, and a method that can be appropriately reused as a silicon wafer by performing appropriate reprocessing on a peeling wafer by-produced in the hydrogen ion peeling method. The purpose is to improve the productivity and reduce the cost of SOI wafers.
[0010]
[Means for Solving the Problems]
To solve the above problems, the present invention In The described invention is a method for reusing a peeled wafer produced as a by-product when manufacturing an SOI wafer by a hydrogen ion peeling method and reusing it as a silicon wafer. This is a method of reusing a peeled wafer characterized by performing polishing to remove the.
[0011]
As described above, it has been found that there is a step in the periphery of the peeling wafer by-produced by the hydrogen ion peeling method. Therefore, in the present invention, as the reprocessing of the peeling wafer, the peripheral step is removed by polishing. If the steps around the release wafer are removed by polishing, the steps on the periphery can be easily removed, and the damage layer on the surface of the release wafer can be removed and the surface roughness can be improved at the same time.
[0012]
in this case , As the reprocessing of the peeling wafer, it is preferable to perform final polishing after polishing to remove the peripheral step.
This is because the surface roughness or flatness of the polished surface can be improved by polishing in multiple steps rather than finishing the polished surface only by polishing to remove the peripheral step, and high quality recycle is possible. This is because the wafer can be used. And it is not always necessary to perform the final polishing in one stage, so it may be performed in two stages or more.
[0013]
Also , As reprocessing of the peeling wafer, it is preferable to remove the surface oxide film before polishing to remove the peripheral step.
Thus, if the surface oxide film is removed before polishing to remove the peripheral step, polishing can be performed uniformly. That is, if an oxide film adheres to the peripheral stepped portion, a larger step is formed and the hardness of the oxide film is different from that of silicon, so that it is difficult to polish uniformly in polishing.
[0014]
In addition, the present invention In The described invention is a method characterized by subjecting the release wafer to donor killer heat treatment during reprocessing of the release wafer.
By performing the donor killer heat treatment, oxygen donors generated in the separation wafer by the separation heat treatment or the like can be erased, so that the resistance abnormality of the separation wafer can be eliminated.
[0015]
next, Method according to the invention In this method, the peeled wafer reprocessed in step 1 is reused as a base wafer for an SOI wafer.
Also, Method according to the invention In this method, the peeled wafer reprocessed in step 1 is reused as an SOI wafer bond wafer.
further, Method according to the invention This is a method of reusing the peeled wafer reprocessed in step 1 as a silicon mirror surface wafer.
[0016]
Thus, since the surface of the peeled wafer reprocessed according to the present invention is uniformly polished, it can be used as a base wafer or a bond wafer when an SOI wafer is manufactured by bonding two silicon wafers together. It can also be used as a normal silicon mirror wafer.
In particular, when a peeling wafer produced as a by-product from a CZ wafer is used as a base wafer or a normal silicon mirror wafer, oxygen precipitation occurs in the reprocessed peeling wafer due to a peeling heat treatment or the like. It becomes suitable for exhibiting the effect.
Further, in the case of a separation wafer by-produced from an FZ wafer or a separation wafer having an epitaxial layer, there is no crystal defect such as COP (Crystal Originated Particle) or oxygen precipitates as in the case of a CZ wafer, so that it is reused as a bond wafer. It is suitable for.
[0017]
And Method according to the invention It is a silicon wafer to be reused, characterized by being reprocessed in
As described above, the peeled wafer reprocessed in the present invention becomes a wafer that can be reused as a silicon wafer. In this case, the thickness of the wafer to be peeled in advance in the hydrogen ion peeling method may be increased so that the wafer thickness desired for reuse can be obtained after reprocessing by polishing.
[0018]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings, but the present invention is not limited thereto.
Here, FIG. 1 is a flowchart showing an example of a manufacturing process of an SOI wafer by a method of manufacturing an SOI wafer by a hydrogen ion peeling method. FIG. 2 is a process flow diagram showing an example of a method for reprocessing and reusing the peeled wafer of the present invention.
[0019]
Hereinafter, the present invention will be described focusing on the case where two silicon wafers are combined.
First, in the hydrogen ion delamination method of FIG. 1, in step (a), two silicon mirror wafers are prepared, and a base wafer 1 serving as a base that meets the device specifications and a bond wafer serving as an SOI layer are prepared. Prepare 2
Next, in step (b), at least one of the wafers, here, the bond wafer 2 is thermally oxidized, and an oxide film 3 having a thickness of about 0.1 μm to 2.0 μm is formed on the surface thereof.
[0020]
In the step (c), hydrogen ions or rare gas ions are implanted into one side of the bond wafer 2 having an oxide film formed on the surface, and a microbubble layer (encapsulation layer) 4 parallel to the surface at the average ion penetration depth. The injection temperature is preferably 25 to 450 ° C.
Step (d) is a step in which the base wafer 1 is superposed and adhered to the hydrogen ion-implanted surface of the bond wafer 2 into which hydrogen ions have been implanted via an oxide film. By bringing the surfaces into contact with each other, the wafers adhere to each other without using an adhesive or the like.
[0021]
Next, the step (e) is a separation heat treatment step for separating the separation wafer 5 and the SOI wafer 6 (SOI layer 7 + embedded oxide film 3 + base wafer 1) by separating the encapsulation layer 4 as a boundary. If heat treatment is performed at a temperature of about 500 ° C. or higher in a gas atmosphere, the separation wafer 5 and the SOI wafer 6 are separated by rearrangement of crystals and aggregation of bubbles.
[0022]
In the step (f), the bonding force between the wafers brought into close contact in the steps (d) and (e) is weak to use in the device process as it is. 6 is subjected to high-temperature heat treatment so that the bond strength is sufficient. This heat treatment is preferably performed, for example, in an inert gas atmosphere at 1050 ° C. to 1200 ° C. for 30 minutes to 2 hours.
In addition, the peeling heat treatment in the step (e) and the bonding heat treatment in the step (f) may be performed continuously, or the peeling heat treatment in the step (e) and the bonding heat treatment in the step (f) may be performed simultaneously. .
[0023]
Next, the step (g) is a step of mirror polishing called “touch polish” which has a very small polishing allowance, and is a step of removing the crystal defect layer existing on the cleavage plane which is the surface of the SOI layer 7 and removing the surface roughness. It is.
Through the above steps, a high quality SOI wafer 6 having an SOI layer 7 with high crystal quality and high film thickness uniformity can be manufactured (step (h)).
[0024]
In such a hydrogen ion peeling method, the peeling wafer 5 is by-produced in the step of FIG. Since the thickness of the SOI layer produced by the hydrogen ion peeling method is usually about 0.1 to 1.5 microns, and at most 2 microns or less, the peeling wafer 5 has a sufficient thickness. Therefore, if this is reused as a silicon wafer, the manufacturing cost of the SOI wafer can be significantly reduced.
[0025]
However, as shown in the enlarged schematic view of the peeled wafer in FIG. 2A, it was found that a step 10 was generated in the peripheral portion of the peeled wafer 5 and could not be used as a silicon wafer as it was. The peripheral step 10 is generated because the peripheral portion of the bond wafer is not bonded to the base wafer and is not bonded. Therefore, the height of the step is about the sum of the thickness of the SOI layer and the thickness of the buried oxide film 3.
[0026]
Further, it was found that a damage layer 12 caused by hydrogen ion implantation remains on the peeling surface 11 of the peeling wafer, and the surface roughness thereof is worse than that of a normal mirror wafer. In particular, it was found that the local surface roughness was poor, and deep pits were formed when selective etching such as alkali etching was performed.
[0027]
Further, this peeling wafer 5 has been subjected to a peeling heat treatment of at least about 500 ° C., and when a wafer containing oxygen such as a CZ wafer is used as a bond wafer, an oxygen donor is generated and the resistance of the wafer is reduced. There may be inconveniences that indicate abnormal values.
[0028]
Therefore, in order to solve the above-mentioned problems, the present inventors examined a method of actually reusing the peeled wafer produced as a by-product in the hydrogen ion peeling method as a silicon wafer. As a result, the present invention has been achieved.
That is, first, in the present invention, the peripheral step generated in the separation wafer by-produced when the SOI wafer is manufactured by the hydrogen ion separation method is removed by polishing.
[0029]
In this way, if the steps around the peeling wafer are removed by polishing, the steps on the periphery can be easily removed. For example, when the thickness of the SOI layer is 0.2 microns, the step can be completely removed with a polishing allowance of about 1 micron.
In addition, when removing the peripheral step by polishing, it is possible to remove the damaged layer on the surface of the peeled wafer and improve the surface roughness.
[0030]
In this case, as reprocessing of the peeling wafer, it is preferable to perform final polishing after polishing to remove the peripheral step.
This means that the surface roughness and flatness of the polished surface are better when polished in multiple steps using a finer abrasive than when the polished surface is finished only by polishing to remove peripheral steps. This is because a quality equivalent to the surface roughness or flatness of a normal silicon mirror wafer can be achieved. Note that this final polishing is not necessarily performed in one step, and may be performed in two steps or more.
[0031]
Further, in the present invention, it is preferable to remove the surface oxide film 3 before polishing to remove the peripheral step as reprocessing of the peeling wafer.
This is because the surface oxide film 3 can be uniformly polished before the removal of the peripheral step 10. That is, if the oxide film 3 is attached to the peripheral step portion 10, the step becomes higher and the oxide film has a hardness different from that of silicon, so that it is difficult to uniformly polish the inside of the peeled wafer surface. is there.
The removal of the oxide film can be easily performed by immersing the peeling wafer in hydrofluoric acid.
[0032]
In this way, it is possible to remove the level difference at the periphery of the peeling wafer, the damage layer due to hydrogen ion implantation on the peeling surface, and the surface roughness of the peeling surface, and the surface having a surface comparable to that of a normal mirror wafer. Use wafers can be obtained.
[0033]
In the present invention, when the release wafer is a CZ wafer, it is desirable to perform donor killer heat treatment during the reprocessing of the release wafer.
Since the peeling wafer is peeled off by a peeling heat treatment at about 500 ° C. or higher, the peeling wafer is naturally subjected to such a low-temperature heat treatment. It is well known that when a silicon wafer containing oxygen, such as a CZ wafer, is subjected to low-temperature heat treatment, oxygen donors are generated and, for example, the resistivity of the p-type silicon wafer becomes abnormally high. . Therefore, even in a peeling wafer by-produced by the hydrogen ion peeling method, oxygen donors are generated by the peeling heat treatment, and the resistivity of the peeling wafer may become abnormal. For this reason, for example, there is a problem that the thickness of the peeled wafer cannot be measured by a capacitance type measuring instrument generally used when measuring the thickness of the wafer.
[0034]
Therefore, in the present invention, the donor killer heat treatment is performed during the reprocessing, thereby eliminating the oxygen donor generated in the separation wafer by the separation heat treatment or the like and eliminating the resistance abnormality of the separation wafer.
As this donor killer heat treatment, a heat treatment at 600 ° C. or higher may be applied as is generally performed, and a commonly used method may be, for example, a heat treatment at 650 ° C. for 20 minutes.
[0035]
During the reprocessing of the peeled wafer, the wafer is often cleaned or etched. In particular, before the heat treatment as described above, the wafer is cleaned and etched so as not to contaminate the wafer during the heat treatment. There are many. In this case, the peeled wafer as in the present invention has a poor local surface roughness and also has a damaged layer. Therefore, if selective etching such as alkali etching or cleaning is performed, deep pits are formed. This is not preferable because measures such as increasing the polishing allowance are required in the subsequent polishing step.
[0036]
In this way, the silicon wafer reprocessed by the method of the present invention has the same uniformly polished surface state as a normal silicon mirror wafer, so that it can be used as a raw material wafer for a bonded SOI wafer. It may be used as a silicon wafer for manufacturing such integrated circuits. Further, it may be used as a substrate for a so-called epitaxial wafer, and its reuse is not particularly limited.
[0037]
In this case, when the reprocessed release wafer of the present invention is used as a base wafer or a normal silicon mirror wafer, the reprocessed release wafer is subjected to a thermal oxidation treatment (usually 900 ° C. or higher) before hydrogen ion implantation. ) And exfoliation heat treatment of about 500 ° C. or higher, which is suitable for exhibiting the so-called intrinsic gettering effect (IG effect).
In addition, if the peeled wafer is used as a base wafer or a bond wafer when manufacturing an SOI wafer, a single SOI wafer can be obtained from a single silicon wafer, which significantly reduces the manufacturing cost of the SOI wafer. be able to.
[0038]
Note that the release wafer reprocessed in the present invention is reused as a desired silicon wafer, but the thickness of the bond wafer, which is the wafer to be peeled off in advance in the hydrogen ion peeling method, can be changed to the reuse wafer. It is made slightly thicker than the required thickness, and after reprocessing by polishing, it is made to have the desired wafer thickness in reuse.
[0039]
However, as described above, in order to remove the step around the peeling wafer by polishing according to the present invention, the step can be completely removed with a polishing allowance of about 1 micron depending on the thickness of the SOI layer. Even if subsequent polishing, cleaning with etching, and the like are performed, a total allowance of 10 microns or less is sufficient. Therefore, it is not a problem to increase the thickness of the bond wafer to be used in advance.
[0040]
【Example】
Examples of the present invention will be specifically described below, but the present invention is not limited thereto.
(Example)
An SOI wafer was manufactured by a hydrogen ion stripping method according to the steps shown in FIGS. 1A to 1H, using a silicon mirror wafer having a conductivity type of p-type, a resistivity of 20 Ω · cm, and a diameter of 150 mm. As the thickness of the bond wafer 2, an average thickness of the base wafer 1 of about 8 microns was used. The thickness of the SOI layer is 0.2 microns, and other main conditions such as ion implantation are as follows.

[0041]
In this way, a high-quality SOI wafer having an SOI layer having a thickness of 0.2 microns could be produced, but the separation wafer 5 was by-produced in the step (e) of FIG.
This separation wafer was reprocessed according to steps (A) to (G) in FIG. 2 and reused as a base wafer.
[0042]
First, the peripheral shape of the untreated peeled wafer 5 in FIG. 2A was measured by scanning with a stylus roughness meter. The measurement results are shown in FIG.
As is apparent from this figure, a step 10 is generated in the peripheral portion of the peeling wafer 5 due to a portion that is unbonded at the time of bonding. Then, it can be seen that the height of the peripheral step 10 is about the value obtained by adding the thickness of the SOI layer (0.2 microns) and the thickness of the oxide film (0.4 microns).
[0043]
2A, the surface roughness of the peeled surface 11 of the untreated peeled wafer 5 was measured at 250 micron square by phase shift interferometry, and at 1 micron square by atomic force microscopy. The RMS values (root mean square roughness) were averages of 0.43 nm and 8.3 nm, respectively.
This value is much worse than the surface roughness of a normal mirror-polished silicon wafer. Particularly, the value at 1 micron square is more than 10 times the normal value, and the peeled surface has local surface roughness. You can see that it ’s big.
[0044]
Next, in FIG. 2B, the oxide film 3 on the surface was removed by immersing the peeling wafer in hydrofluoric acid. The hydrofluoric acid was a 50% HF aqueous solution. Then, the peripheral shape of the peeled wafer from which the oxide film was removed was measured by scanning again with a stylus type roughness meter, and the result is shown in FIG.
As is clear from this figure, it can be seen that a step slightly higher than the thickness of the SOI layer (0.2 micron) is formed in the peripheral portion of the peeling wafer 5.
[0045]
Next, in FIG. 2C, cleaning before heat treatment was performed so as not to contaminate the peeled wafer. This cleaning was carried out by two-stage cleaning of (ammonia / hydrogen peroxide solution) and (hydrochloric acid / hydrogen peroxide solution), which is widely known as so-called RCA cleaning.
At this time, as described above, for example, so-called alkaline cleaning with strong anisotropic etching using caustic soda or the like is not performed.
[0046]
When cleaning before heat treatment was completed, the resistivity of the peeled wafer was measured, and then the peeled wafer was subjected to donor killer heat treatment (FIG. 2D). The heat treatment condition was 650 ° C. for 20 minutes. After the heat treatment, the resistivity of the peeled wafer was measured again.
As a result, in the measurement before the heat treatment, the back surface resistivity of the peeled wafer was 400 to 500 Ωcm and the surface resistivity was 3000 Ωcm or more. However, after the donor killer heat treatment, both the front and back surfaces have an initial resistivity of 20 Ωcm. became.
[0047]
Next, in FIG. 2E, polishing was performed on the separation wafer after the donor killer heat treatment was completed to remove the peripheral step. Polishing may be performed in the same manner as an apparatus and conditions for polishing a normal silicon wafer. In the present invention, the peeling wafer is sandwiched between the upper and lower surface plates, and the surface plate is rotated in the reverse direction at 50 rpm, while 500 g / cm ² The release surface was polished while supplying a polishing slurry to the polishing surface under the load of.
[0048]
At this time, the result of investigating the relationship between the polishing allowance and the height of the peripheral step is shown in FIG. From this figure, it can be seen that if the polishing margin is 1 micron, the peripheral step can be sufficiently removed.
[0049]
Further, the peripheral shape of the peeled wafer subjected to the step removal polishing around the polishing allowance of 5 microns was measured again by scanning with a stylus type roughness meter, and the result is shown in FIG.
As can be seen from this figure, the level difference in the peripheral portion of the peeled wafer is removed cleanly, and the peripheral shape is sufficiently reusable as a silicon wafer.
[0050]
Finally, in FIG. 2F, finish polishing was performed, and the reprocessing of the peeled wafer was completed. At this time, the machining allowance by the polishing of the peripheral step removal polishing and the final polishing was set to about 8 microns.
Then, the surface roughness of the polished surface (peeled surface) after finish polishing was measured at 250 micron square by phase shift interferometry, and again measured at 1 micron square by atomic force microscopy. The square root roughness) was 0.25 nm and 0.19 nm on average.
This value is equivalent to the surface roughness of a normal mirror-polished silicon wafer, and it can be seen that a significant improvement has been achieved, and that this reprocessed release wafer can be reused as a silicon wafer. I understand.
[0051]
Therefore, in this example, as shown in FIG. 2G, the reprocessed release wafer was used as the base wafer. That is, a reuse wafer was used as the base wafer 1 in FIG. Since the peeling wafer was originally 8 microns thick, the thickness after reprocessing is the desired thickness of the base wafer used in FIG. Thereafter, in accordance with the process of FIG. 1, when an SOI wafer was produced by the hydrogen ion delamination method, a normal high-quality SOI wafer could be produced without any problem.
[0052]
The present invention is not limited to the above embodiment. The above-described embodiment is an exemplification, and the present invention has substantially the same configuration as the technical idea described in the claims of the present invention, and any device that exhibits the same function and effect is the present invention. It is included in the technical scope of the invention.
[0053]
For example, in the above description, the case where an SOI wafer is manufactured by joining two silicon wafers has been mainly described. However, the present invention is not limited to this case, and an insulating wafer and an insulating wafer after ion implantation are not limited to this case. Naturally, the present invention can also be applied to a case where reprocessing is applied to a separation wafer produced as a by-product when the SOI wafer is manufactured by bonding and peeling the silicon wafer.
[0054]
Further, the reprocessing step of the peeled wafer of the present invention is not limited to the one shown in FIG. 2, and other steps such as washing and heat treatment may be added to this step, or The partial order of the steps can be appropriately changed or omitted depending on the purpose.
[0055]
【The invention's effect】
As described above, according to the present invention, an exfoliated wafer by-produced in the hydrogen ion exfoliation method can be appropriately reprocessed and actually reused as a silicon wafer. That is, according to the present invention, it is possible to remove a step around the wafer, a damaged layer due to ion implantation, and a surface roughness, which are problems in the peeling wafer, and there is also a problem of resistivity abnormality due to generation of an oxygen donor based on the peeling heat treatment Can be eliminated.
Therefore, the productivity of SOI wafers can be significantly improved and the cost can be reduced.
[Brief description of the drawings]
FIGS. 1A to 1H are flowcharts showing an example of a manufacturing process of an SOI wafer by a hydrogen ion delamination method.
FIGS. 2A to 2G are process flow diagrams of a method for reusing a separation wafer according to the present invention employed in Examples.
FIG. 3 is a measurement result diagram of a level difference around a peeled wafer.
(A) Untreated release wafer,
(B) After removing the oxide film,
(C) After removing the peripheral step.
FIG. 4 is a diagram showing a result of investigating a relationship between a margin for polishing a peripheral step and a height of the step.
[Explanation of symbols]
1 ... Base wafer, 2 ... Bond wafer, 3 ... Oxide film,
4 ... hydrogen ion-implanted microbubble layer (encapsulation layer), 5 ... exfoliated wafer,
6 ... SOI wafer, 7 ... SOI layer, 10 ... Peripheral steps,
11 ... peeling surface, 12 ... damage layer.

Claims

In a method of re-processing as a silicon wafer by reprocessing a release wafer by-produced when manufacturing an SOI wafer by a hydrogen ion stripping method, at least the surface oxide film is removed as the re-processing , and then the release wafer is removed. A method of reusing a peeling wafer, wherein polishing is performed to remove peripheral steps.

2. The method for reusing a release wafer according to claim 1, wherein, as the reprocessing, finish polishing is performed after polishing to remove a peripheral step.

The method for reusing a release wafer according to claim 1 or 2 , wherein a donor killer heat treatment is performed on the release wafer during the reprocessing.

A method for reusing a release wafer, wherein the release wafer reprocessed by the method according to any one of claims 1 to 3 is reused as a base wafer of an SOI wafer.

A method for reusing a release wafer, wherein the release wafer reprocessed by the method according to any one of claims 1 to 3 is reused as a bond wafer of an SOI wafer.

A method for reusing a release wafer, wherein the release wafer reprocessed by the method according to any one of claims 1 to 3 is reused as a silicon mirror surface wafer.