JP3816180B2 - Interface control method for communication apparatus - Google Patents
Interface control method for communication apparatus Download PDFInfo
- Publication number
- JP3816180B2 JP3816180B2 JP07921197A JP7921197A JP3816180B2 JP 3816180 B2 JP3816180 B2 JP 3816180B2 JP 07921197 A JP07921197 A JP 07921197A JP 7921197 A JP7921197 A JP 7921197A JP 3816180 B2 JP3816180 B2 JP 3816180B2
- Authority
- JP
- Japan
- Prior art keywords
- control unit
- command
- response
- communication control
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Computer And Data Communications (AREA)
- Communication Control (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、通信装置の複数の制御部間におけるインターフェイス制御方法に関する。
【０００２】
【従来の技術】
従来、複数の制御部間のインターフェイスに共有メモリを使用し、コマンド／レスポンス形式によって制御情報の受け渡しを行う制御方法において、レスポンス受信側の受信処理完了を待たずに次のコマンドを発行した場合、レスポンス受信側でレスポンスがコマンド受信により受け取れなくなったり、レスポンス受信処理中に次のコマンドを受信しなければならないため、複雑な受信処理を必要とした。
【０００３】
このような各制御部からのコマンドの二重発行を防止する方法としては、コマンドに対するレスポンスの発行後、レスポンス発行側でレスポンス受信側がレスポンスを受信するのに十分な時間を固定的に持つという方法が第１の方法として採用されていた。
【０００４】
また、中央制御部から各通信制御部へ、または各通信制御部から中央制御部へのコマンドの同時発行が発生した場合の回避手段としては、共有メモリに対しハード的にアクセス権を制御する仕組みを持ち、そのアクセス権を得た制御部だけが共有メモリへのコマンドの書き込みと発行を可能とし、コマンドの同時発行を発行以前に防止する方法が第２の方法として採用されていた。
【０００５】
また、両制御部において、受信したコマンドに対しての処理と、自身が送信したコマンドの処理をソフト的にマルチで動作し、コマンドの同時発行後に回避する方法が第３の方法として採用されていた。
【０００６】
【発明が解決しようとする課題】
しかしながら、第１の方法のようにレスポンス発行側がレスポンス受信側でレスポンス受信処理が完了したかどうかの確認がとれないため、レポンス受信側でレスポンス受信処理中に次のコマンドを受信するといったコマンドの二重発行を防止するために固定的な時間を必要とする場合、レスポンス発行側が次のコマンドを発行するまで必ず一定間隔の待ち時間が生じることになり、高速のインターフェイスを実現できないといった不都合があった。
【０００７】
また、第２の方法のように共有メモリにハード的なアクセス権の制御を持たせる場合、ハード的な仕組みが複雑になり、開発量が増大するばかりでなく、製品原価が高くなるといった不都合があった。
【０００８】
また、第３の方法のように受信したコマンドに対しての処理と、自身が発行したコマンドの処理とをソフト的にマルチで動作し実現しようとする場合、インターフェイスを要する全ての制御部において、マルチで動作する複雑な仕組みが必要となり、ソフトの開発規模が増大するばかりでなく、コマンドの同時発行後に回避処理を行うため、コマンドの同時発行が発生した場合、マルチで動作する複雑な回避処理が実行されることになり、処理時間が増大してしまうといった不都合があった。
【０００９】
本発明は、このような従来の課題を解決するためになされたもので、その第１の目的は、レスポンス発行後におけるレスポンス受信側の認識待ち時間をなくして高速のインターフェイスとすることであり、かつレスポンス発行側でレスポンス受信側が正常に受信されたか否かの確認がとれるようにすることでコマンドの二重発行を防止することにある。
【００１０】
また、その第２の目的は、ハード的にアクセス権を持たせるなどのハード的制御の仕組みをなくし、ハード的な開発規模の縮小と製品原価の低減を図ることにある。
【００１１】
また、その第３の目的は、ソフト的にマルチで動作するための複雑な仕組みをなくし、ソフトの開発規模の縮小と制御部間インターフェイスでの時間短縮を図ることにある。
【００１２】
【課題を解決するための手段】
本発明による請求項１記載の発明は、通信制御部と、通信制御部を制御する中央制御部と、通信制御部および中央制御部を接続するインターフェイス部とを有し、インターフェイス部は、通信制御部のコマンドエリアおよび中央制御部のコマンドエリアを共有するメモリを備え、通信制御部もしくは中央制御部のいずれかのコマンドを発行した側は、当該コマンドに対するレスポンスを受信すると、メモリのコマンド発行側のコマンドエリアをクリアし、通信制御部もしくは中央制御部のいずれかの発行したコマンドを受信した側は、当該コマンドに対するレスポンスを発行するとともに、コマンド発行側コマンドエリアのクリアを監視し、コマンドエリアがクリアされたことを検出すると、コマンド発行可能な状態とするものである。
【００１３】
本発明によれば、共有メモリの各エリアを各制御部が監視することで、レスポンス発行側は自身の発行したレスポンスがレスポンス受信側で正常に認識されたことを検出することができ、レスポンス発行時におけるレスポンス受信側の待ち時間をなくし、高速のインターフェイスを実現するだけでなく、コマンドの二重発行を防止することが可能になる。
【００１４】
本発明による請求項２に記載の発明は、通信制御部と前記中央制御部には予め優先順位が定められており、通信制御部および中央制御部から同時にコマンド発行が生じると、優先順位の高い制御部は、優先順位の低い制御部からのコマンドを無視し、発行したコマンドに対するレスポンスを受信すると、メモリのコマンド発行側のコマンドエリアをクリアし、優先順位の高い制御部からのコマンドを受信した優先順位の低い制御部は、当該コマンドに対するレスポンスを発行するとともに、優先順位の高い制御部側コマンドエリアのクリアを監視し、コマンドエリアがクリアされたことを検出すると、コマンド発行可能な状態とするものである。
【００１５】
本発明によれば、各制御部間のコマンドの同時発行を回避するために予め優先順位を定め、例えば通信制御部のコマンド発行時の優先順位を高くした場合は、中央制御部は通信制御部のコマンドが優先であるため、自制御部が発行したコマンドの後回し処理を実行し、通信制御部から受信したコマンドに対する処理を実行した後に通信制御部にレスポンスを発行する。一方、コマンドを受信した通信制御部は中央制御部に対してコマンド発行中であるため中央制御部からのコマンドを無視し、自身が発行したコマンドのレスポンス受信待ち状態となる。レスポンスを受信すると通信制御部は再びコマンド発行可能な初期状態に戻る。レスポンスを発行した中央制御部も後回しにした通信制御部に対するコマンドの再発行が可能な状態となる。
【００１６】
【発明の実施の形態】
図１は、本発明による通信装置のインターフェイス制御方法が適用される通信装置の概略構成のブロック図である。同図において、中央制御部１はメインプログラム動作エリアとして機能するＳＩＭＭ（シングルインライン・メモリモジュール）１１、メインプログラム格納エリアとして機能するＥＥＰＲＯＭ（電気的消去型書き換え可能ＲＯＭ）１２、バックアップ用エリアとして機能するＲＡＭ１３、初期診断プログラムエリアとして機能するＲＯＭ１４、中央制御部１を制御するＣＰＵ（中央処理装置）１５、ＦＰＧＡ（フィールドプログラマブル・ゲートアレイ）１６およびＳＣＵ（シリアルインターフェイス制御装置）１７がバスを介して互いに接続されており、さらにＣＬＫ（クロック供給装置）１８がＣＰＵ１５に接続されている。そして、ＣＰＵ１５が外部のバスラインに接続されている。
【００１７】
また、通信制御部２はインターフェイス用共有メモリとして機能するＤＰＲＡＭ（デュアルポートＲＡＭ）２１、ＦＰＧＡ（フィールドプログラマブル・ゲートアレイ）２２、通信制御部２を制御するＣＰＵ（中央処理装置）２３、メインプログラム格納エリアとして機能するＥＰＲＯＭ（紫外線消去型書き換え可能ＲＯＭ）２４、メインプログラム動作エリアとして機能するＳＲＡＭ（スタティックＲＡＭ）２５がバスを介して互いに接続されており、さらにＳＹＮＣ（セル送受信制御装置）２６およびＣＬＫ（クロック供給装置）２７がＣＰＵ２３に接続されている。そして、インターフェイス用共有メモリとしてのＤＰＲＡＭ２１が外部のバスラインに接続されている。
【００１８】
図２は、中央制御部１と通信制御部２の制御情報の受け渡しを行うインターフェイス用共有メモリ２１の記憶エリアを示す図で、中央制御部１から通信制御部２へのコマンドを発行する中央制御部コマンドエリア２１ａ、中央制御部１から通信制御部２へのレスポンスを発行する中央制御部レスポンスエリア２１ｂ、通信制御部２から中央制御部１へのコマンドを発行する通信制御部コマンドエリア２１ｃ、通信制御部２から中央制御部１へのレスポンスを発行する通信制御部レスポンスエリア２１ｄとに分割され、中央制御部１の制御情報と通信制御部２の制御情報とを区別することができるようになっている。
【００１９】
図３は、中央制御部１と通信制御部２のインターフェイスにてコマンドの二重発行を防止する処理手順を示すフローチャートである。図中、先端を塗り潰した実線矢印は処理の流れを示し、塗り潰していない実線矢印は割込みを示し、破線矢印は共有メモリの監視を示す。
【００２０】
同図において、まず中央制御部１と通信制御部２との制御情報の受け渡しを行うインターフェイス用共有メモリ２１は、初期状態ではクリアされた状態にある（ステップＳ１１）。
【００２１】
中央制御部１は通信制御部２に対しコマンドエリア１に制御情報の書き込みコマンド▲１▼「×××要求」を発行し（ステップＳ１２）、通信制御部２からのレスポンス待ちになる（ステップＳ１３）。
【００２２】
初期状態で中央制御部１からのコマンドを受信した通信制御部２は（ステップＳ１４）、その制御情報の処理を実行し、中央制御部１に対してレスポンス▲２▼「×××完了」の発行を行い（ステップＳ１５）、中央制御部１のコマンドエリア１のクリアを監視するクリア待ちとなる（ステップＳ１６）。
【００２３】
通信制御部２からのレスポンス▲２▼を受信した中央制御部１は（ステップＳ１７）、コマンドエリア１をクリアし（ステップＳ１８）、通信制御部２に対してレスポンス▲２▼を正常に受信したことを認識させる。
【００２４】
中央制御部１のコマンドエリア１のクリアを監視していた通信制御部２は、コマンドエリア１がクリアされたことを検出すると、レスポンスエリア２をクリアする（ステップＳ１９）。これにより、このコマンドに関する処理が全て完了したことになり、中央制御部１および通信制御部２はともに次のコマンドが発行可能である初期状態（ステップＳ１１）へと戻る。
【００２５】
図４は、中央制御部１と通信制御部２のインターフェイスにてコマンドの同時発行時の処理手順を示すフローチャートである。同図において、中央制御部１と通信制御部２との制御情報の受け渡しを行うインターフェイス用共有メモリ（ＤＰＲＡＭ）２１は、初期状態ではクリアされている（ステップＳ２１）。
【００２６】
中央制御部１は通信制御部２に対しコマンドエリア１に制御情報の書き込みコマンド▲１▼「×××要求」を発行し（ステップＳ２２）、通信制御部２からのレスポンス待ちになる（ステップＳ２３）。
【００２７】
通信制御部２は中央制御部１に対しコマンドエリア２に制御情報の書き込みコマンド▲２▼「×××要求」を発行し（ステップＳ２４）、通信制御部２からのレスポンス待ちになる（ステップＳ２５）。この時点で中央制御部１および通信制御部２間でコマンドの同時発行が発生したことになる。
【００２８】
レスポン待ち状態で通信制御部２からのコマンドを受信した中央制御部１は（ステップＳ２６）、通信制御部２からのコマンドを優先し、通信制御部２に対して発行したコマンド▲１▼の処理を後回しする（ステップＳ２７）。
【００２９】
中央制御部１は受信したコマンド▲２▼に対する制御情報の処理を実行後（ステップＳ２８）、通信制御部２に対してレスポンス▲３▼「×××応答」の発行を行い（ステップＳ２９）、通信制御部２のコマンドエリア２のクリアを監視するクリア待ちとなる（ステップＳ３０）。
【００３０】
中央制御部１からコマンド▲１▼を受信した通信制御部２は（ステップＳ３１）、中央制御部１からのレスポンス待ち状態であるのでコマンド▲１▼を無視し（ステップＳ３２）、再びレスポンス待ちとなる（ステップＳ３３）。
【００３１】
中央制御部１からレスポンス▲３▼を受信した通信制御部２は（ステップＳ３４）、発行したコマンドエリアをクリアし、中央制御部１に対しレスポンスを正常に受信したことを認識させる（ステップＳ３５）。
【００３２】
通信制御部２のコマンドエリア２のクリアを監視していた中央制御部１は、コマンドエリア２がクリアされたことを検出すると、レスポンス▲３▼を発行したレスポンスエリア１をクリアする（ステップＳ３６）。
【００３３】
次いで、中央制御部１は通信制御部２に対してコマンド発行の後回し処理を行ったかどうかの判定を行い（ステップＳ３７）、コマンド発行の後回し処理を行っていたならば、同一のコマンド▲１▼をリトライ処理として通信制御部２に発行し（ステップＳ３８）、通信制御部２からのレスポンス待ちとなる（ステップＳ３９）。
【００３４】
すでに共有エリアが初期状態になっている通信制御部２は、中央制御部１からのコマンド▲１▼を受信すると（ステップＳ４０）、ステップＳ２９〜Ｓ３６までの処理を行う。コマンド発行中でなかった場合は、次のコマンドが発行可能である初期状態（ステップＳ２１）へ戻るという処理を繰り返し行う。
【００３５】
なお、前述の実施の形態では、通信処理部２に対してコマンド発行の優先を持たせるようにしたが、中央制御部１に対してコマンドの発行の優先を待たせるようにしてもよい。この場合は、同様の処理を中央制御部１と通信制御部２とで逆転させることにより実現可能である。
【００３６】
【発明の効果】
本発明によれば、共有メモリの各エリアを各制御部が監視することで、レスポンス発行側は自身の発行したレスポンスがレスポンス受信側で正常に認識されたことを検出することができ、レスポンス発行時におけるレスポンス受信側の認識待ち時間をなくし、高速のインターフェイスとすることだけでなく、コマンドの二重発行を防止することが可能になる。
【００３７】
また、本発明によれば、制御部間にコマンド発行時の優先順位を定め、各制御部間からコマンドが同時に発行した時は、優先順位の低い制御部が優先順位の高い制御部からのコマンドを処理してレスポンスを発行し、優先順位の高い制御部は優先順位の低い制御部からのコマンドを無視するようにしているので、各制御部間のコマンドの同時発行を回避することができる。
【００３８】
また、本発明によれば、ハード的制御の仕組みとソフト的にマルチで動作するための複雑な仕組みとをなくすことができ、ソフトウェアの開発規模の縮小と制御部間インターフェイスでの時間短縮を図ることができる。
【図面の簡単な説明】
【図１】本発明が適用される通信装置のブロック図である。
【図２】インターフェイス用共有メモリの記憶エリアを示す図である。
【図３】中央制御部と通信制御部のインターフェイスにてコマンドの二重発行を防止する処理手順を示すフローチャートである。
【図４】中央制御部と通信制御部のインターフェイスにてコマンドの同時発行が生じた場合の回避手順を示すフローチャートである。
【符号の説明】
１ 中央制御部
２ 通信制御部
２１ インターフェイス用共有メモリ（ＤＰＲＡＭ）
２１ａ 中央制御部コマンドエリア（コマンドエリア１）
２１ｂ 中央制御部レスポンスエリア（レスポンスエリア１）
２１ｃ 通信制御部コマンドエリア（コマンドエリア２）
２１ｄ 通信制御部レスポンスエリア（レスポンスエリア２）[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an interface control method between a plurality of control units of a communication apparatus.
[0002]
[Prior art]
Conventionally, in a control method in which a shared memory is used for an interface between a plurality of control units and control information is transferred in a command / response format, when the next command is issued without waiting for completion of reception processing on the response receiving side, Since the response reception side cannot receive a response due to command reception or the next command must be received during the response reception processing, complicated reception processing is required.
[0003]
As a method of preventing such double issue of commands from each control unit, after issuing a response to the command, the response issuer has a fixed time sufficient for the response reception side to receive the response. Has been adopted as the first method.
[0004]
In addition, as a means of avoiding simultaneous issuance of commands from the central control unit to each communication control unit or from each communication control unit to the central control unit, a mechanism for controlling access rights to the shared memory in hardware As a second method, only the control unit having the access right can write and issue commands to the shared memory, and prevent simultaneous command issuance before issuance.
[0005]
Also, the third method employs a method in which both the control unit processes the received command and the command transmitted by itself in a multi-software manner and avoids it after the simultaneous issue of the command. It was.
[0006]
[Problems to be solved by the invention]
However, since the response issuing side cannot confirm whether the response receiving process is completed on the response receiving side as in the first method, the response receiving side receives the next command during the response receiving process on the response receiving side. When fixed time is required to prevent multiple issuance, there is a problem that a high-speed interface cannot be realized because a waiting time of a certain interval will always occur until the response issuer issues the next command. .
[0007]
In addition, when the hardware access right is controlled in the shared memory as in the second method, the hardware mechanism becomes complicated, which not only increases the development amount but also increases the product cost. there were.
[0008]
Also, in the case of trying to realize the processing for the received command as in the third method and the processing of the command issued by itself in a multi-software manner, in all the control units that require an interface, In addition to increasing the scale of software development that requires a complex mechanism that works with multiple, avoidance processing is performed after the simultaneous issuance of commands, so when simultaneous command issuance occurs, complex avoidance processing that operates with multiple As a result, the processing time increases.
[0009]
The present invention has been made in order to solve such a conventional problem, and its first object is to eliminate the recognition waiting time on the response receiving side after issuing a response and to provide a high-speed interface. In addition, it is intended to prevent double issue of commands by allowing the response issuing side to check whether the response receiving side has been normally received.
[0010]
The second purpose is to eliminate the hardware control mechanism such as giving access rights in hardware, and to reduce the hardware development scale and the product cost.
[0011]
The third purpose is to eliminate a complicated mechanism for operating in a multi-software manner, and to reduce the development scale of software and shorten the time at the interface between control units.
[0012]
[Means for Solving the Problems]
The invention of claim 1, wherein according to the present invention, a communication control unit, a central control unit for controlling the communication control unit, and a interface unit for connecting a communication control unit and the central control unit, the interface unit, comprising a memory shared command area command area and the central control unit of the communication control unit, the side that has issued any commands of the communication control unit or the central control unit receives a response to the command, the memory command clear command area of the issuing, side receives any command issued by the communication control unit or the central control unit issues a response to the command, to monitor the clearing command issuing command area, When it is detected that the command area is cleared, it is an command issuable state.
[0013]
According to the present invention, each control unit monitors each area of the shared memory, so that the response issuing side can detect that the response issued by the response issuing side has been normally recognized by the response receiving side. It is possible not only to realize a high-speed interface, but also to prevent double issuance of commands by eliminating the waiting time of the response receiving side at the time.
[0014]
Invention of claim 2 according to the present invention, the central control unit and the communication control unit are determined in advance priority, simultaneously commands issued from the communication control unit and the central control unit occurs, the priority high control unit ignores the command from lower priority control unit, receiving a response to the issued command allows to clear the command area of the command issuing side of the memory, receiving a command from a higher-priority control unit the lower controller priority, as well as issues a response to the command, detects that monitors the clear high priority controller side command area, the command area is cleared then, command issuable state It is what.
[0015]
According to the present invention, in order to avoid simultaneous issuance of commands between the control units, the priority order is determined in advance. For example, when the priority order at the time of issuing the command of the communication control unit is increased, the central control unit Since this command is prioritized, the post-processing of the command issued by the own control unit is executed, and the response to the communication control unit is issued after executing the processing for the command received from the communication control unit. On the other hand, since the communication control unit that has received the command is issuing a command to the central control unit, the command from the central control unit is ignored, and a response reception waiting state for the command issued by itself is entered. When the response is received, the communication control unit returns to the initial state where the command can be issued again. The central control unit that has issued the response can also issue a command to the communication control unit that has been postponed.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 is a block diagram of a schematic configuration of a communication apparatus to which a communication apparatus interface control method according to the present invention is applied. In the figure, the central control unit 1 functions as a SIMM (single in-line memory module) 11 that functions as a main program operation area, an EEPROM (electrically erasable rewritable ROM) 12 that functions as a main program storage area, and a backup area.
[0017]
The communication control unit 2 includes a DPRAM (dual port RAM) 21 that functions as a shared memory for an interface, an FPGA (field programmable gate array) 22, a CPU (central processing unit) 23 that controls the communication control unit 2, and a main program storage. An EPROM (ultraviolet erasable rewritable ROM) 24 functioning as an area and an SRAM (static RAM) 25 functioning as a main program operation area are connected to each other via a bus, and further, a SYNC (cell transmission / reception controller) 26 and CLK A (clock supply device) 27 is connected to the CPU 23. A DPRAM 21 as an interface shared memory is connected to an external bus line.
[0018]
FIG. 2 is a diagram illustrating a storage area of the interface shared
[0019]
FIG. 3 is a flowchart showing a processing procedure for preventing double issuance of commands at the interface between the central control unit 1 and the communication control unit 2. In the drawing, a solid line arrow whose tip is filled indicates the flow of processing, a solid line arrow which is not filled indicates an interruption, and a broken line arrow indicates monitoring of the shared memory.
[0020]
In the figure, first, the interface shared
[0021]
The central control unit 1 issues a control information write command (1) “xxx request” to the command area 1 to the communication control unit 2 (step S12), and waits for a response from the communication control unit 2 (step S13). ).
[0022]
Upon receiving the command from the central control unit 1 in the initial state (step S14), the communication control unit 2 executes the processing of the control information, and responds to the central control unit 1 with a response (2) “XXX completed”. Issuing is performed (step S15), and a clear wait for monitoring clearing of the command area 1 of the central control unit 1 is entered (step S16).
[0023]
The central control unit 1 that has received the response (2) from the communication control unit 2 (step S17) clears the command area 1 (step S18), and has successfully received the response (2) to the communication control unit 2 Recognize that.
[0024]
When the communication control unit 2 monitoring the clearing of the command area 1 of the central control unit 1 detects that the command area 1 has been cleared, the communication control unit 2 clears the response area 2 (step S19). As a result, all the processes related to this command are completed, and both the central control unit 1 and the communication control unit 2 return to the initial state (step S11) where the next command can be issued.
[0025]
FIG. 4 is a flowchart showing a processing procedure when a command is issued simultaneously at the interface between the central control unit 1 and the communication control unit 2. In the figure, an interface shared memory (DPRAM) 21 that exchanges control information between the central control unit 1 and the communication control unit 2 is cleared in the initial state (step S21).
[0026]
The central control unit 1 issues a control information write command (1) “xxx request” to the command area 1 to the communication control unit 2 (step S22), and waits for a response from the communication control unit 2 (step S23). ).
[0027]
The communication control unit 2 issues a control information write command (2) “XXX request” to the command area 2 to the central control unit 1 (step S24), and waits for a response from the communication control unit 2 (step S25). ). At this time, simultaneous issue of commands has occurred between the central control unit 1 and the communication control unit 2.
[0028]
The central control unit 1 that has received the command from the communication control unit 2 in the response waiting state gives priority to the command from the communication control unit 2 and processes the command {circle around (1)} issued to the communication control unit 2. Is postponed (step S27).
[0029]
After executing control information processing for the received command (2) (step S28), the central control unit 1 issues a response (3) “XXX response” to the communication control unit 2 (step S29). The communication control unit 2 waits for clearing to clear the command area 2 (step S30).
[0030]
The communication control unit 2 that has received the command (1) from the central control unit 1 (step S31) is waiting for a response from the central control unit 1, and therefore ignores the command (1) (step S32) and waits for a response again. (Step S33).
[0031]
Upon receiving the response (3) from the central control unit 1 (step S34), the communication control unit 2 clears the issued command area and causes the central control unit 1 to recognize that the response has been received normally (step S35). .
[0032]
When the central control unit 1 monitoring the clearing of the command area 2 of the communication control unit 2 detects that the command area 2 has been cleared, the central control unit 1 clears the response area 1 that has issued the response (3) (step S36). .
[0033]
Next, the central control unit 1 determines whether or not a post-command issue process has been performed on the communication control unit 2 (step S37). If the post-command issue process has been performed, the same command {circle around (1)} Is issued to the communication control unit 2 as a retry process (step S38), and a response from the communication control unit 2 is awaited (step S39).
[0034]
When the communication control unit 2 in which the shared area is already in the initial state receives the command (1) from the central control unit 1 (step S40), the communication control unit 2 performs the processing from step S29 to S36. If the command is not being issued, the process of returning to the initial state (step S21) where the next command can be issued is repeated.
[0035]
In the above-described embodiment, the communication processing unit 2 is given command issue priority. However, the central control unit 1 may be given command issue priority. In this case, the same process can be realized by reversing the central control unit 1 and the communication control unit 2.
[0036]
【The invention's effect】
According to the present invention, each control unit monitors each area of the shared memory, so that the response issuing side can detect that the response issued by the response issuing side has been normally recognized by the response receiving side. In addition to eliminating the recognition waiting time at the response receiving side at the time, it is possible to prevent not only the high-speed interface but also the double issue of commands.
[0037]
Further, according to the present invention, the priority order at the time of command issuance is determined between the control units, and when a command is issued simultaneously between the control units, a control unit with a low priority order receives a command from a control unit with a high priority order. Since the control unit having a higher priority ignores the command from the control unit having the lower priority, simultaneous issue of commands between the control units can be avoided.
[0038]
In addition, according to the present invention, it is possible to eliminate a hardware control mechanism and a complicated mechanism for multi-operation in software, thereby reducing the software development scale and shortening the time at the interface between control units. be able to.
[Brief description of the drawings]
FIG. 1 is a block diagram of a communication apparatus to which the present invention is applied.
FIG. 2 is a diagram showing a storage area of an interface shared memory.
FIG. 3 is a flowchart showing a processing procedure for preventing double issue of a command at an interface between a central control unit and a communication control unit.
FIG. 4 is a flowchart showing an avoidance procedure when a command is issued simultaneously at the interface between the central control unit and the communication control unit.
[Explanation of symbols]
1 Central control unit 2
21a Central control unit command area (command area 1)
21b Central control unit response area (response area 1)
21c Communication control unit command area (command area 2)
21d Communication control unit response area (response area 2)
Claims (2)
前記インターフェイス部は、前記通信制御部のコマンドエリアおよび前記中央制御部のコマンドエリアを共有するメモリを備え、
前記通信制御部もしくは前記中央制御部のいずれかのコマンドを発行した側は、当該コマンドに対するレスポンスを受信すると、前記メモリのコマンド発行側のコマンドエリアをクリアし、
前記通信制御部もしくは前記中央制御部のいずれかの前記発行したコマンドを受信した側は、当該コマンドに対するレスポンスを発行するとともに、前記コマンド発行側コマンドエリアのクリアを監視し、前記コマンドエリアがクリアされたことを検出すると、コマンド発行可能な状態とすることを特徴とする通信装置のインターフェイス制御方法。 Has a communication control unit, a central control unit for controlling the communications controller, and an interface unit for connecting the communication control unit and the central control unit,
The interface unit includes a memory that shares a command area of the communication control unit and a command area of the central control unit ,
The communication control unit or party that issued the one of the commands of the central control unit receives a response to the command to clear the command area of the command issuing side of the memory,
Wherein the communication control unit or the side that received either the issued command of the central controller, issues a response to the command, to monitor the clearing of the command issuing command area, the command area clear It is when it is detected that the interface control method of a communication apparatus characterized by a command issue state.
優先順位の高い制御部は、優先順位の低い制御部からのコマンドを無視し、前記発行したコマンドに対するレスポンスを受信すると、前記メモリのコマンド発行側のコマンドエリアをクリアし、
前記優先順位の高い制御部からのコマンドを受信した優先順位の低い制御部は、当該コマンドに対するレスポンスを発行するとともに、前記優先順位の高い制御部側コマンドエリアのクリアを監視し、前記コマンドエリアがクリアされたことを検出すると、コマンド発行可能な状態とすることを特徴とする請求項１記載の通信装置のインターフェイス制御方法。 Wherein the communication control unit and the central control unit is defined in advance priority, simultaneously commands issued from the communication control unit and the central control unit occurs,
High control unit of priority ignores the command from lower priority control unit receives a response to the issued command to clear the command area of the command issuing side of the memory,
The low priority control unit that receives a command from the high priority control unit issues a response to the command, and monitors clearing of the high priority control unit side command area. clear detected result that was, interface control method of a communication apparatus according to claim 1, characterized in that the command issuable state.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07921197A JP3816180B2 (en) | 1997-03-14 | 1997-03-14 | Interface control method for communication apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07921197A JP3816180B2 (en) | 1997-03-14 | 1997-03-14 | Interface control method for communication apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10254799A JPH10254799A (en) | 1998-09-25 |
| JP3816180B2 true JP3816180B2 (en) | 2006-08-30 |
Family
ID=13683615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07921197A Expired - Fee Related JP3816180B2 (en) | 1997-03-14 | 1997-03-14 | Interface control method for communication apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3816180B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3912311B2 (en) * | 2003-03-28 | 2007-05-09 | ブラザー工業株式会社 | Information processing system |
| ITRM20130728A1 (en) * | 2013-12-31 | 2015-07-01 | Prb S R L | COMMAND EXCHANGE METHOD VIA USB DISK AND RELATED DEVICES THAT ALLOW IMPLEMENTATION. |
-
1997
- 1997-03-14 JP JP07921197A patent/JP3816180B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10254799A (en) | 1998-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7428659B2 (en) | Programmable controller with CPU units and special-function modules and method of doubling up | |
| US6347294B1 (en) | Upgradeable highly integrated embedded CPU system | |
| NZ245344A (en) | Bus control logic overrides memory arbitration control logic for dual bus architecture computer | |
| JPS5914778B2 (en) | data processing equipment | |
| NZ245347A (en) | Computer bus interface unit with bidirectional temporary storage memory | |
| NZ245346A (en) | Bus interface logic for computer with dual bus architecture | |
| JPH06250916A (en) | Exclusive control method for shared memory | |
| US4837674A (en) | Circuit arrangement capable of quickly processing an interrupt in a virtual machine operated by a plurality of operating systems | |
| JP3816180B2 (en) | Interface control method for communication apparatus | |
| EP0055623B1 (en) | Direct memory-access mode for a high-speed memory system | |
| JP3419334B2 (en) | Data processing apparatus and method | |
| US5649096A (en) | Bus request error detection | |
| WO1989000316A1 (en) | Multiple computer interface | |
| JPH09218788A (en) | Inservice direct down loading system | |
| JPH02310786A (en) | Microcomputer | |
| KR100949168B1 (en) | Controller | |
| JPH05257852A (en) | Process data processing system and processing method | |
| JP2962767B2 (en) | Memory access method for DMA device | |
| JPH04311238A (en) | Input-output interface device | |
| JPH02230450A (en) | Data processing system | |
| JPH05216507A (en) | Program changing method for programmable controller | |
| JP2735112B2 (en) | Data read / write method of numerical controller | |
| JPH0441365B2 (en) | ||
| JPH0282338A (en) | Input/output route controlling system and input/output subsystem | |
| JPH0452746A (en) | Input/output command issuing system for information processing system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060307 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060508 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060606 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060607 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100616 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100616 Year of fee payment: 4 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100616 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100616 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100616 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110616 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110616 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120616 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |