JP3730914B2

JP3730914B2 - Mobile communication terminal device

Info

Publication number: JP3730914B2
Application number: JP2001393875A
Authority: JP
Inventors: 秀敏岡村
Original assignee: NEC AccessTechnica Ltd
Current assignee: NEC AccessTechnica Ltd
Priority date: 2001-12-26
Filing date: 2001-12-26
Publication date: 2006-01-05
Anticipated expiration: 2021-12-26
Also published as: JP2003194973A

Description

【０００１】
【発明の属する技術分野】
本発明は携帯電話機等の比較的小型で簡易な構成の携帯通信端末装置に係わり、特に環境温度の変化に対してその計時精度を向上させた携帯通信端末装置に関する。
【０００２】
【従来の技術】
携帯電話機やＰＨＳ（Personal Handyphone System）あるいはＰＤＡ（Personal Data Assistance，Personal Digital Assistants：個人向け携帯型情報通信機器）等の比較的小型の通信端末が広く使用されている。
【０００３】
これらの携帯通信端末装置は小型であるためと着信があったときに迅速に対応する必要があるため、常に手に持ったりハンドバッグのように手近で常に取り出せるような場所に保管あるいは置いておくことが多い。このため、携帯通信端末装置に備えられている時計機構を用いて時刻の管理を行う者も多く、腕時計を携行しない者も多い。
【０００４】
ところが、この種の通常の携帯通信端末装置の計時精度は腕時計と比較すると必ずしも良くない。特に携帯通信端末装置の場合には、小型化と軽量化の要請から電池の重量の増加を抑えるため、電波の受信される時間帯のみ高精度な高速クロックを使用している場合が多い。電波の受信される時間帯以外の時間帯では、低速クロックのみが使用されており、これを用いて時計の制御やその他の制御が行われている。低速クロックは温度補償が行われておらず、また現状では個体差もあり、十分な精度を保てない場合が多い。
【０００５】
しかも携帯通信端末装置の場合には、腕時計と異なり使用者の手から離れて各種の場所に置かれる機会が多いため、周囲の温度の影響も受けやすい。このようなことから、通常の携帯通信端末装置の場合は月に１分程度の狂いが生じることが当たり前とされていた。このため、携帯通信端末装置の使用者は時刻をたびたび訂正する必要があった。
【０００６】
図５はこのような問題を解決する第１の提案の概要を表わしたものである。特開平９−１９７０７０号公報に開示されたこの提案では、基地局１０１が基準時計１０２を内蔵している。基地局１０１は、基準時計１０２が出力する時刻情報１０３を第１〜第Ｎの移動局１０４₁〜１０４_Nに送信するようにしている。
【０００７】
図６は第１の移動局の要部を表わしたものである。図５に示した第２〜第Ｎの移動局１０４₂〜１０４_Nもこれと同一の構成となっている。第１の移動局１０４₁はこの時刻情報１０３等の信号をアンテナ１１１から受信機１１２で受信し、復調器１１３で復調して伝送情報識別器１１４で時刻情報を抽出する。抽出した時刻情報１１５は内蔵時計１１６に送られて表示器１１７に表示される時刻情報１１８の補正が行われることになる。
【０００８】
ところが、このような第１の提案では、基地局１０１が高精度の基準時計１０２を必要とするだけでなく、第１〜第Ｎの移動局１０４₁〜１０４_Nに時刻情報１０３を適宜送信する回路装置が必要である。また第１〜第Ｎの移動局１０４₁〜１０４_Nではこの時刻情報１０３を受信して修正を行うので、伝送情報識別器１１４が新たに必要とされるだけでなく、時刻情報１１８の修正機構も必要となる。更に、第１〜第Ｎの移動局１０４₁〜１０４_Nの中で電源をオフにしている装置あるいは基地局１０１が時刻情報１０３を送信したタイミングで電源がオフとなっている装置は長期間、時刻の修正を行うことができない。
【０００９】
特開平１１−１１８９６１号公報では、ＧＰＳ（Global Positioning System：グローバル位置測定システム）衛星を使用して海上局が基準時刻を発生させ、これを海底局が受信してその図示しない時計回路の時刻を修正するようにしている。この提案も第１の提案と同様に特別の設備を必要とする。したがって、このようなシステムを簡易な携帯通信端末装置に適用するのは困難である。
【００１０】
図７は、このような問題を解決するために高速クロックを用いて低速クロックの計時動作を修正するようにした第２の提案を説明するためのものである。特開２０００−２７８７５２号公報に開示されたこの提案では、システムクロック生成回路１２０の出力する高精度のシステムクロック１２１がタイミング補正回路１２２の一方の入力端子に入力されるようになっている。また、低速クロック生成回路１２３の出力する低速で温度に対する補償も行われていない精度のよくない時計用クロック１２４は、タイマ１２５を経てタイミング補正回路１２２の他方の入力端子に入力される他、周波数偏差推定回路１２６内のラッチ回路１２７のクロック入力端子Ｃに供給されるようになっている。
【００１１】
周波数偏差推定回路１２６は、システムクロック生成回路１２０の出力するシステムクロック１２１を入力して、これを所定数ずつカウントするカウンタ１２８を備えている。このカウンタ１２８の出力するカウント値１２９はラッチ回路１２７の入力端子Ｄに供給されるようになっている。ラッチ回路１２７は、このカウント値を時計用クロック１２４の立ち上がりのエッジごとにラッチしてそれらの値をΔｆ検出回路１３１に入力する。Δｆ検出回路１３１は、それぞれの時計用クロック１２４の立ち上がりごとのカウント値を入力することで、周波数偏差Δｆを検出する。τ推定回路１３３はこの周波数偏差Δｆを表わした周波数偏差データ１３４を用いてタイミング補正量τを推定し、これを表わしたタイミング補正量データ１３５を制御回路１３６に供給する。
【００１２】
制御回路１３６はこのタイミング補正量データ１３５を記憶しておき、タイミング補正量データ１３７としてタイマ１２５に供給する。この結果、システムクロック生成回路１２０から高精度のシステムクロック１２１が出力されていない時間帯では、低速クロック生成回路１２３から出力される時計用クロック１２４がタイマ１２５によってタイミングを補正された補正時計用クロック１３８がタイミング補正回路１２２からクロック信号１３９として出力されることになる。
【００１３】
【発明が解決しようとする課題】
この図７に示した第２の提案では、高精度のシステムクロック１２１を用いて低速クロック生成回路１２３から出力される時計用クロック１２４を補正するので、第１の提案のように基地局１０１から特別に用意された信号を抽出しなくても時刻を正確に保持することができる。
【００１４】
しかしながらこの第２の提案では、τ推定回路１３３の回路動作が複雑になり、このために時刻を補正する回路の規模が大きくなるという問題があった。すなわち、第２の提案のτ推定回路１３３は所定数ずつカウントするカウンタ１２８のカウント値を入力している。このため、低速クロック生成回路１２３の時計用クロック１２４のリードエッジと次のリードエッジの間でカウント値がリセットする場合の影響を無くすための回路が必要となり、回路を複雑にしてコストアップに繋がるという問題があった。
【００１５】
そこで本発明の目的は、簡易な回路構成で低速のクロックを高精度で所定の時間帯でしか動作しない高速のクロックを用いて修正することのできる携帯通信端末装置を提供することにある。
【００１６】
【課題を解決するための手段】
請求項１記載の発明では、（イ）第１の周波数で出力されるべき比較的低速で比較的低精度の低速クロック信号を常時生成する低速クロック信号生成手段と、（ロ）所定の時間帯にのみ比較的高速で比較的高精度の第２の周波数の高速クロック信号を生成する高速クロック信号生成手段と、（ハ）高速クロック信号の出力が開始される時間帯ごとに低速クロックおよび高速クロックの両信号のクロックのカウントをそれぞれ開始するクロックカウント開始手段と、（ニ）低速クロック信号の周波数が第１の周波数に誤差なく一致していると仮定した際の対応する第２の周波数の高速クロック信号のカウント値を基準として、低速クロック信号を予め定めた所定数だけカウントした時点における高速クロック信号のカウント値が、この基準の値から正負どの方向にどれだけの値ずれたかを表わす偏差量を求めると共に、クロックカウント開始手段によって低速クロックおよび高速クロックの両信号のクロックのカウントが開始されるたびに、これにより求められるそれぞれの偏差量を逐次更新する偏差量計測手段と、（ホ）この偏差量計測手段によって計測された偏差量を基にして低速クロック信号の周波数を修正する低速クロック信号周波数修正手段とを携帯通信端末装置に具備させる。
【００１７】
すなわち請求項１記載の発明では、クロックカウント開始手段が、低速クロック信号と高速クロック信号の双方が生成されるタイミングで両信号のクロックのカウントをそれぞれ開始し、低速クロック信号を予め定めた所定数だけカウントした時点での高速クロック信号のカウント値を求めて、これが低速クロック信号の周波数が第１の周波数に誤差なく一致していると仮定した際の対応する第２の周波数の高速クロック信号のカウント値を基準として正負どの方向にどれだけの値ずれたかを表わす偏差量を偏差量計測手段によって計測する。すなわち、通常の手法では精度の高い高速クロック信号のクロック数を所定数だけカウントしたり、予め設定された時間内の低速クロック信号のクロック数を計測するが、本発明では精度の低い低速クロック信号のクロック数が予め定めた所定数だけカウントされた時点における高速クロック信号のカウント値を求め、低速クロック信号の周波数が狂いないと仮定した場合の高速クロック信号のカウントされるべき基準値との偏差量を求めることにしている。そして、この偏差量に基づいて低速クロック信号周波数修正手段によって低速クロック信号の周波数を修正することにして、高速クロック信号の使用されない回路装置においても低速クロック信号の周波数を十分高精度に保持できるようにしている。ここで、温度等の環境の影響による低速クロックの周波数の変動を補償するために、クロックカウント開始手段は高速クロック信号の出力が開始される時間帯ごとに低速クロックおよび高速クロックのカウントを開始してそれぞれの時点における偏差量を求め、偏差量計測手段がこれにより求められるそれぞれの偏差量を逐次更新することで、環境の変化に適応した修正を行えるようにしている。
【００１８】
請求項２記載の発明では、請求項１記載の携帯通信端末装置で、低速クロック信号周波数修正手段は、低速クロック信号を基にした所定の単位時間ごとにそれぞれの時点における最新のクロック偏差データを足し合わせた累計値を記憶する累計値記憶手段と、累計を行った回数を記憶する累計回数記憶手段と、累計値記憶手段の記憶した累計値を累計回数と単位時間の積で除して累計を行った期間におけるクロック偏差の平均を求める平均クロック偏差算出手段とを備え、平均クロック偏差算出手段で求められたクロック偏差の平均を用いて低速クロック信号の周波数あるいは時刻を修正することを特徴としている。
【００１９】
すなわち請求項２記載の発明では、低速クロック信号周波数修正手段が所定の単位時間ごとにそれぞれの時点における最新のクロック偏差データを足し合わせてクロック偏差データの累積値を算出し、これを累計回数で割って１回当たりのクロック偏差データを算出することにしている。これを単位時間で更に割り算すると累計を行った期間におけるクロック偏差の平均が求められる。そこでこれを用いて低速クロック信号の周波数を直接修正したり、現在時刻を修正することが可能になる。
【００２０】
請求項３記載の発明では、請求項１記載の携帯通信端末装置で、前記した所定の時間帯は、相手先との通信が行われる時間帯であることを特徴としている。
【００２１】
すなわち請求項３記載の発明では、相手先との通信が行われる時間帯に高速クロック信号が発生することを示している。これ以外の場合には、低速クロック信号のみが使用されることで、携帯通信端末装置全体の消費電力が低減される。
【００２４】
請求項４記載の発明では、請求項１記載の携帯通信端末装置が、（イ）低速クロック信号を入力して時刻の管理を行う時刻管理手段と、（ロ）この時刻管理手段によって管理される時刻を表示する表示手段を更に具備することを特徴としている。
【００２５】
すなわち請求項４記載の発明では、低速クロック信号が一例として時刻の管理を行う時刻管理手段で使用される場合を示しており、この場合には表示手段に時刻を表わした情報が表示されることを示している。時刻の管理には常に計時動作のためのクロックが必要なので、これに低速クロック信号を使用することで消費電力を下げる一方、高速クロックが動作していたときの偏差量で低速クロックの修正を行って、表示される時刻の誤差を高速クロックを使用する場合と同等にしている。
【００２６】
請求項５記載の発明では、請求項１記載の携帯通信端末装置の高速クロック信号生成手段が温度に対する周波数の変動を補正した温度補償手段を具備することを特徴としている。
【００２７】
これにより、低速クロック信号生成手段が温度補償回路を備えなくても、温度変化に対して十分な精度を保つことができるようになる。
【００２８】
【発明の実施の形態】
【００２９】
【実施例】
以下実施例につき本発明を詳細に説明する。
【００３０】
図１は本発明の一実施例における携帯通信端末装置としての携帯電話機の回路構成の要部を表わしたものである。携帯電話機２０１は、図示しない基地局と通信を行う送受信部２０２を有している。送受信部２０２は、その動作時には高速クロック回路２０３から温度補償の行われた高精度の高速クロック信号２０４の供給を受けるようになっている。制御部２０５は、この携帯電話機２０１の各部を制御する部分であり、図示しないＣＰＵ（中央処理装置）等の回路を配置している。ＣＰＵはメモリ部２０６に格納された制御プログラムを実行することで、各種の制御を行うようになっている。メモリ部２０６には、ＣＰＵの制御に必要なデータを一時的に格納する作業用メモリ領域も備えられている。作業用メモリ領域の一部には、後に説明するクロック偏差データを格納するクロック偏差データ格納部２０７が設けられている。
【００３１】
制御部２０５は、表示部２０８の表示制御を行ったり、時刻管理部２０９の時刻管理の制御も行うようになっている。図示しない水晶発振子を備えた高速クロック回路２０３の出力する高速クロック信号２０４は、制御部２０５がデータの送受信のための制御を行う状態でその制御に使用されるが、これ以外の時点では消費電力を低減するために、同じく図示しない水晶発振子を備えた低速クロック回路２１１の出力する低速クロック信号２１２が制御部２０５で使用される。この低速クロック信号２１２は時刻管理部２０９にも供給され、時刻の管理に利用されている。低速クロック回路２１１は温度変化に対する補償が行われておらず、個々の回路の個体差や環境温度にもよるが低速クロック信号２１２の精度は計時動作に対して十分なものとは言えない場合が多い。
【００３２】
ただし、本実施例の携帯電話機２０１では制御部２０５内にクロック偏差検出部２１４が配置されており、高速クロック信号２０４に対する低速クロック信号２１２の偏差が検出され、低速クロック信号２１２の修正が行われるようになっている。クロック偏差データ格納部２０７に格納されるクロック偏差データはこのために使用される。
【００３３】
図２は、クロック偏差検出部によるクロック偏差データの検出原理を示したものである。図１に示したクロック偏差検出部２１４には、図２（ａ）に示したような低速クロック信号２１２と、同図（ｂ）に示したような高速クロック信号２０４が供給されるようになっている。このうち低精度の低速クロック信号２１２は本実施例の場合ほぼ３２．７６８ＫＨｚの周波数となっている。また、高精度の高速クロック信号２０４は、本実施例の場合１４．４ＭＨｚとなっている。このため、一例として低速クロック信号２１２の１３１０回分の周期Ｔは、ほぼ４０ｍｓ（ミリ秒）の時間間隔に相当する。
【００３４】
この周期Ｔが正確に４０ｍｓに対応している場合、すなわち低速クロック信号２１２に誤差が生じていない理想的な場合には、高速クロック信号２０４のクロックカウント数はこの周期Ｔに対して５７６０００回となる。しかしながら、実際には低速クロック信号２１２の周波数が変動する結果として、低速クロック信号２１２が１３１０回カウントされる周期Ｔの区間で高速クロック信号２０４のカウントされる回数は変動する。この変動量をαとすると、周期Ｔに高速クロック信号２０４のカウント数Ｃ_Hは、次の（１）式で表わされることになる。
【００３５】
Ｃ_H＝５７６０００±α ……（１）
【００３６】
そこで、高速クロック信号２０４と低速クロック信号２１２とが共にクロック偏差検出部２１４に入力されるタイミングで、低速クロック信号２１２をたとえば１３１０回カウントし、この周期Ｔにおける高速クロック信号２０４のカウント数Ｃ_Hの変動量αを求めれば、これを用いて低速クロック信号２１２を修正することができることになる。１回の測定における低速クロック信号２１２のカウント数は、この１３１０回に限定されるものではなく、高速クロック信号２０４が同時に出力されているという条件の下では更に多くの回数を基にしてより精度の良い修正を行うことができる。また、図１に示す送受信部２０２が動作するたびに変動量αを算出してクロック偏差データ格納部２０７に格納するクロック偏差データを更新すれば、環境温度が変動してもこれに対する誤差を最小なものに抑えることができる。
【００３７】
図３は、クロック偏差検出部をハードウェアで構成した場合の回路の要部を示したものである。クロック偏差検出部２１４は、低速クロック信号２１２を入力する第１のゲート２２１と高速クロック信号２０４を入力する第２のゲート２２２の２つのゲート回路を備えている。第１のゲート２２１の出力側にはこれを通過する低速クロック信号２１２Ａをカウントする第１のカウンタ２２３が配置されており、第２のゲート２２２の出力側にはこれを通過する高速クロック信号２０４Ａをカウントする第２のカウンタ２２４が配置されている。
【００３８】
図１に示した制御部２０５内の図示しない回路部分は、送受信部２０２を前記した周期Ｔよりも長い時間作動させるタイミングで、偏差測定信号２３１を出力する。この偏差測定信号２３１は第１および第２のゲート２２１、２２２ならびに第１および第２のカウンタ２２３、２２４に供給される。第１および第２のゲート２２１、２２２は偏差測定信号２３１を入力するとこのタイミングでゲートを開き、低速クロック信号２１２Ａまたは高速クロック信号２０４Ａを通過させる。第１および第２のカウンタ２２３、２２４はこの偏差測定信号２３１の入力されたタイミングでそれぞれのカウント値をリセットして、それ以後入力される低速クロック信号２１２Ａまたは高速クロック信号２０４Ａのカウントを開始する。
【００３９】
第１のカウンタ２２３は、周期Ｔをカウントするカウンタであり、低速クロック信号２１２Ａを１３１０回カウントするとその出力側からカウント完了信号２３２を出力するようになっている。このカウント完了信号２３２は第２のカウンタ２２４の出力側に配置されたラッチ回路２３３に供給され、このタイミングで第２のカウンタ２２４の出力するカウント値２３４をラッチする。このラッチ回路２３３の出力するカウント値２３５は減算器２３６に供給されて、カウント値から数値５７６０００を差し引く処理が行われる。この減算器２３６から出力されるクロック偏差データ２３７が変動量αを表わしたデータである。このクロック偏差データ２３７は図１に示したクロック偏差データ格納部２０７に格納される。
【００４０】
時刻管理部２０９では、低速クロック回路２１１の出力する低速クロック信号２１２を入力して現在時刻の管理を行う。このため、時刻管理部２０９は低速クロック信号２１２を基にして１分ごとに制御部２０５に割り込みをかける。そして、２４時間に１回ずつまとめて時刻の修正処理を行うことにしている。
【００４１】
図４は、クロック偏差データ格納部を具体的に表わしたものである。クロック偏差データ格納部２０７は、最新のクロック偏差データを格納する最新偏差データ格納エリア２０７Ａと、クロック偏差データを１分ごとに累計する累計値格納エリア２０７Ｂと、累計した回数を格納する累計回数エリア２０７Ｃから構成されている。最新偏差データ格納エリア２０７Ａには、最新のクロック偏差データ２３７がクロック偏差検出部２１４によって検出されるたびに格納される。このとき、前に格納されていたクロック偏差データに上書きされることになる。
【００４２】
累計値格納エリア２０７Ｂはクロック偏差データ２３７の１分ごとの累計値を格納するエリアである。今までの累計値をβとすると、前記した割り込みによって最新偏差データ格納エリア２０７Ａに格納されている最新のクロック偏差データ２３７が１分ごとに読み出されると、累計値格納エリア２０７Ｂに格納されている累計値βが読み出され、その値に読み出されたクロック偏差データ２３７が加算され、新たな累計値βとして累計値格納エリア２０７Ｂに格納される。したがって、たとえば携帯電話機の送受信部２０２が比較的長い時間、送信も受信も行わない状態に保持されている場合には、最新偏差データ格納エリア２０７Ａに格納されている同一のクロック偏差データ２３７が１分ごとに繰り返し読み出され、新たな累計値βが求められていくことになる。
【００４３】
累計回数エリア２０７Ｃには、累計値格納エリア２０７Ｂに累計値βが格納されるたびに、累計した回数γが格納される。本実施例では１分ごとに割り込みが行われるので、累計回数エリア２０７Ｃには累計の行われた時間としての分の合計値が格納されていくことになる。前記したように２４時間に１回の補正が行われるので、累計した回数γが２４時間分の値（＝２４×６０×６０）に到達したときに、累計値βを累計した回数γで除算すると、平均の変動量α^*が求められる。補正を秒単位で行う場合には、その補正量ｔ（秒）は、次の（２）式で求めることができる。
【００４４】
ｔ＝２４×６０×６０×［±α^*／１４．４（ＭＨｚ）］／４０（ｍｓ） ……（２）
【００４５】
時刻管理部２０９はこの（２）式で求められた補正量ｔで時刻の補正を行う。これにより、高速クロック信号２０４と同等の精度に低速クロック信号２１２を修正することができ、時刻の管理を高精度に行うことができる。
【００４６】
以上説明した実施例では図３に示したクロック偏差検出部２１４内に減算器２３６を配置して、クロック偏差データ２３７を求めるための減算処理を行った。この代わりに、偏差測定信号２３１が出力されるたびに第２のカウンタ２２４に周期Ｔに対応するクロックカウント数（先の例の場合には“５７６０００”）だけ減算した数値（“−５７６０００”）をプリセットするようにしてもよい。これにより、第２のカウンタ２２４の出力するカウント値２３４はクロック偏差データ２３７そのものとなり、減算器２３６による減算処理が不要になる。
【００４７】
また、実施例では制御部２０５のクロック偏差検出部２１４をハードウェアで構成したが、制御プログラムを用いてソフトウェアで同様の制御を行うことができる。この場合には、たとえばＣＰＵが高速クロック信号２０４の出力されるタイミングで高速クロック信号２０４と低速クロック信号２１２のカウントを開始し、低速クロック信号２１２が１３１０回カウントされた時点の高速クロック信号２０４のカウント値を算出して、これを基にしてクロック偏差データ２３７を算出するようにすればよい。
【００４８】
更に実施例では時刻の補正を２４時間に一度行うことにしたが、任意の時間間隔で行ってもよいことは当然である。また、割り込み処理を行うことは必ずしも必要ない。たとえば低速クロック信号２１２が１３１０回あるいはその複数倍発生するたびに時刻管理部２０９に時刻補正データを送出するような制御を行うことも可能である。一例として低速クロック信号２１２が１３１０回発生するたびに時刻補正データが時刻管理部２０９に送出された場合、その値はクロック偏差データと等しくなる。
【００４９】
この例の場合、制御部２０５はクロック偏差データ格納部２０７に格納されるクロック偏差データ２３７が変更されるとそれに応じてその都度、時刻補正データの内容を変更する。すなわち、時刻補正データが正の値であればこれを加算して低速クロック信号２１２を実質的に周波数を高める方向に修正する。また、負の値であればこの値を減算し（負の値をそのまま加算し）、実質的に周波数を低める方向に修正する。
【００５０】
このため、時刻管理部２０９は常に高速クロック信号２０４によって補正された低速クロック信号２１２を基にした時刻データを制御部２０５に送出することができる。制御部２０５はこれを内部データとして利用する他、表示部２０８に送出して時刻の表示制御を行わせることになる。
【００５１】
【発明の効果】
以上説明したように請求項１〜請求項５記載の発明によれば、高速クロックと低速クロックが共に出力されている時間帯で得られた情報を基にして低速クロックの精度を高速クロック並に修正することにしているので、高速クロックを必要最小限の時間だけ発生させればよく、携帯通信端末装置全体の消費電力の節減を効果的に図ることができる。しかも携帯通信端末装置自体に備わっている高速クロック信号生成手段を用いて低速クロック信号の修正を行うので、このために基地局等の他の装置の負担を要しないという利点もある。しかも、偏差量を求める手法がシンプルなので、回路構成が簡略化され、携帯通信端末装置のコストアップを特に招かないという効果がある。
【００５２】
また請求項２記載の発明によれば、低速クロック信号周波数修正手段が所定の単位時間ごとにそれぞれの時点における最新のクロック偏差データを足し合わせてクロック偏差データの累積値を算出するので、平均的なクロック偏差データを求めることができる。また、２４時間に１回等の所定の時間単位で時刻の補正を行うので、たとえば携帯通信端末装置の使用が行われない可能性の高い深夜等に時刻の調整を行うことができ、調整時の時間の瞬間的なずれの影響を回避させることができる。
【００５３】
また請求項５記載の発明によれば、高速クロック信号生成手段が温度に対する周波数の変動を補正した温度補償手段を具備しているので、低速クロック信号生成手段が特に温度補償回路を備えなくても、温度変化に対して十分な精度を保つことができる。
【図面の簡単な説明】
【図１】本発明の一実施例における携帯通信端末装置としての携帯電話機の回路構成の要部を表わしたブロック図である。
【図２】クロック偏差検出部によるクロック偏差データの検出原理を示した波形図である。
【図３】クロック偏差検出部をハードウェアで構成した場合の回路の要部を示したブロック図である。
【図４】本実施例のクロック偏差データ格納部を具体化したブロック図である。
【図５】従来の第１の提案の概要を表わしたシステム構成図である。
【図６】第１の提案における第１の移動局の要部を表わしたブロック図である。
【図７】高速クロックを用いて低速クロックの計時動作を修正するようにした第２の提案を示すブロック図である。
【符号の説明】
２０１携帯電話機
２０２送受信部
２０３高速クロック回路
２０４高速クロック信号
２０５制御部
２０６メモリ部
２０７クロック偏差データ格納部
２０８表示部
２０９時刻管理部
２１１低速クロック回路
２１２低速クロック信号
２１４クロック偏差検出部
２２３第１のカウンタ
２２４第２のカウンタ
２３７クロック偏差データ
α 変動量[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a mobile communication terminal apparatus having a relatively small and simple configuration, such as a mobile phone, and more particularly to a mobile communication terminal apparatus whose timekeeping accuracy is improved against changes in environmental temperature.
[0002]
[Prior art]
A relatively small communication terminal such as a mobile phone, PHS (Personal Handyphone System) or PDA (Personal Data Assistance, Personal Digital Assistants) is widely used.
[0003]
Because these mobile communication terminals are small and need to respond quickly when an incoming call arrives, always store or place them in a place where you can always hold them in your hand or handbags. There are many. For this reason, many people manage time using a clock mechanism provided in the mobile communication terminal device, and many do not carry a wristwatch.
[0004]
However, the timekeeping accuracy of this type of ordinary mobile communication terminal device is not necessarily better than that of a wristwatch. In particular, in the case of a mobile communication terminal device, a high-precision high-speed clock is often used only during a time zone in which radio waves are received in order to suppress an increase in the weight of the battery due to demands for miniaturization and weight reduction. Only the low-speed clock is used in the time zone other than the time zone in which the radio wave is received, and the clock and other controls are performed using this. The low-speed clock is not temperature compensated, and there are individual differences at present, and sufficient accuracy cannot often be maintained.
[0005]
Moreover, in the case of a mobile communication terminal device, unlike a wristwatch, the mobile communication terminal device is often placed in various places away from the user's hand, and thus is easily affected by the ambient temperature. For this reason, in the case of a normal mobile communication terminal device, it has been assumed that a deviation of about 1 minute per month occurs. For this reason, the user of the mobile communication terminal device has to frequently correct the time.
[0006]
FIG. 5 shows an outline of the first proposal for solving such a problem. In this proposal disclosed in Japanese Patent Laid-Open No. 9-197070, the base station 101 has a built-in reference clock 102. The base station 101 uses the first to Nth mobile stations 104 as time information 103 output from the reference clock 102.₁~ 104_NTo send to.
[0007]
FIG. 6 shows the main part of the first mobile station. Second to Nth mobile stations 104 shown in FIG.₂~ 104_NHas the same configuration. First mobile station 104₁The signal such as the time information 103 is received by the receiver 112 from the antenna 111, demodulated by the demodulator 113, and time information is extracted by the transmission information identifier 114. The extracted time information 115 is sent to the built-in clock 116, and the time information 118 displayed on the display 117 is corrected.
[0008]
However, in such a first proposal, the base station 101 not only requires the high-precision reference clock 102 but also the first to Nth mobile stations 104.₁~ 104_NIn addition, a circuit device that appropriately transmits the time information 103 is required. The first to Nth mobile stations 104₁~ 104_NThen, since this time information 103 is received and corrected, not only the transmission information identifier 114 is newly required, but also a mechanism for correcting the time information 118 is required. Further, the first to Nth mobile stations 104₁~ 104_NAmong them, a device whose power is turned off or a device whose power is turned off at the timing when the base station 101 transmits the time information 103 cannot correct the time for a long time.
[0009]
In Japanese Patent Application Laid-Open No. 11-118961, a marine station generates a reference time using a GPS (Global Positioning System) satellite, which is received by the submarine station, and the time of a clock circuit (not shown) is received. I am trying to fix it. This proposal also requires special equipment like the first proposal. Therefore, it is difficult to apply such a system to a simple mobile communication terminal device.
[0010]
FIG. 7 is for explaining the second proposal in which the clocking operation of the low-speed clock is corrected using the high-speed clock in order to solve such a problem. In this proposal disclosed in Japanese Patent Laid-Open No. 2000-278752, a high-accuracy system clock 121 output from the system clock generation circuit 120 is input to one input terminal of the timing correction circuit 122. Further, the low-speed clock clock 124 with low accuracy and not compensated for temperature output from the low-speed clock generation circuit 123 is input to the other input terminal of the timing correction circuit 122 via the timer 125, and the frequency It is supplied to the clock input terminal C of the latch circuit 127 in the deviation estimation circuit 126.
[0011]
The frequency deviation estimation circuit 126 includes a counter 128 that receives the system clock 121 output from the system clock generation circuit 120 and counts the system clock 121 by a predetermined number. The count value 129 output from the counter 128 is supplied to the input terminal D of the latch circuit 127. The latch circuit 127 latches this count value for each rising edge of the clock 124 and inputs these values to the Δf detection circuit 131. The Δf detection circuit 131 detects a frequency deviation Δf by inputting a count value for each rising edge of each clock clock 124. The τ estimation circuit 133 estimates the timing correction amount τ using the frequency deviation data 134 representing the frequency deviation Δf, and supplies the timing correction amount data 135 representing this to the control circuit 136.
[0012]
The control circuit 136 stores this timing correction amount data 135 and supplies it to the timer 125 as timing correction amount data 137. As a result, in the time zone when the high-precision system clock 121 is not output from the system clock generation circuit 120, the clock clock 124 output from the low-speed clock generation circuit 123 is corrected by the timer 125. 138 is output from the timing correction circuit 122 as the clock signal 139.
[0013]
[Problems to be solved by the invention]
In the second proposal shown in FIG. 7, the clock clock 124 output from the low-speed clock generation circuit 123 is corrected using the high-accuracy system clock 121, so that the base station 101 as in the first proposal. The time can be accurately maintained without extracting a specially prepared signal.
[0014]
However, the second proposal has a problem that the circuit operation of the τ estimation circuit 133 becomes complicated, which increases the scale of the circuit for correcting the time. That is, the second proposed τ estimation circuit 133 inputs the count value of the counter 128 that counts a predetermined number. For this reason, a circuit for eliminating the influence of the resetting of the count value between the leading edge of the clock clock 124 of the low-speed clock generation circuit 123 and the next leading edge is required, resulting in a complicated circuit and an increase in cost. There was a problem.
[0015]
SUMMARY OF THE INVENTION An object of the present invention is to provide a portable communication terminal device capable of correcting a low-speed clock with a simple circuit configuration using a high-speed clock that operates only in a predetermined time zone with high accuracy.
[0016]
[Means for Solving the Problems]
  According to the first aspect of the present invention, (b) low-speed clock signal generation means for constantly generating a relatively low-speed and relatively low-accuracy low-speed clock signal to be output at the first frequency, and (b) a predetermined time zone High-speed clock signal generating means for generating a high-speed clock signal of a second frequency that is relatively high-speed and relatively high-precision only, (c)Count the clock of both the low-speed clock and high-speed clock every time the high-speed clock signal output starts.The clock count starting means for starting each, and (d) the count value of the corresponding high-speed clock signal of the second frequency when it is assumed that the frequency of the low-speed clock signal matches the first frequency without error. A deviation amount indicating how much the count value of the high-speed clock signal at the time of counting a predetermined number of low-speed clock signals deviates from the reference value in which direction is positive or negative is obtained.At the same time, every time the clock count starting means starts counting the clocks of both the low-speed clock and the high-speed clock, the respective deviation amounts obtained thereby are sequentially updated.The portable communication terminal device includes a deviation amount measuring unit and (e) a low-speed clock signal frequency correcting unit that corrects the frequency of the low-speed clock signal based on the deviation amount measured by the deviation amount measuring unit.
[0017]
  That is, according to the first aspect of the present invention, the clock count starting means starts counting the clocks of both signals at the timing when both the low-speed clock signal and the high-speed clock signal are generated, and sets a predetermined number of low-speed clock signals. The count value of the high-speed clock signal at the time of counting is obtained, and the count value of the high-speed clock signal corresponding to the second frequency when it is assumed that the frequency of the low-speed clock signal matches the first frequency without error is obtained. A deviation amount measuring means measures a deviation amount indicating how much the positive / negative direction has shifted with respect to the count value. That is, in the normal method, the number of clocks of the high-speed clock signal with high accuracy is counted by a predetermined number, or the number of clocks of the low-speed clock signal within a preset time is measured. In the present invention, the low-speed clock signal with low accuracy is measured. The count value of the high-speed clock signal at the time when the number of clocks is counted by a predetermined number, and the deviation from the reference value to be counted of the high-speed clock signal when the frequency of the low-speed clock signal is assumed to be correct We are going to ask for the quantity. Then, the frequency of the low-speed clock signal is corrected by the low-speed clock signal frequency correcting means based on the deviation amount, so that the frequency of the low-speed clock signal can be maintained with sufficiently high accuracy even in a circuit device that does not use the high-speed clock signal. I have to.Here, in order to compensate for the variation in the frequency of the low-speed clock due to the influence of the environment such as temperature, the clock count starting means starts counting the low-speed clock and the high-speed clock every time when the output of the high-speed clock signal is started. Thus, the deviation amount at each time point is obtained, and the deviation amount measuring means sequentially updates the respective deviation amounts obtained thereby, so that the correction adapted to the environmental change can be performed.
[0018]
According to a second aspect of the present invention, in the portable communication terminal device according to the first aspect, the low-speed clock signal frequency correcting means obtains the latest clock deviation data at each time point for each predetermined unit time based on the low-speed clock signal. Cumulative value storage means for storing the added total value, cumulative number storage means for storing the number of times of totalization, and the cumulative value stored in the cumulative value storage means is divided by the product of the total number of times and unit time. And an average clock deviation calculating means for calculating an average of clock deviations during the period in which the average clock deviation is calculated, and correcting the frequency or time of the low-speed clock signal using the average of the clock deviations determined by the average clock deviation calculating means. Yes.
[0019]
That is, in the second aspect of the invention, the low-speed clock signal frequency correcting means adds up the latest clock deviation data at each time point for each predetermined unit time to calculate the accumulated value of the clock deviation data, and this is calculated as the cumulative number of times. By dividing, the clock deviation data per time is calculated. When this is further divided by the unit time, the average of the clock deviations during the cumulative period is obtained. Therefore, it is possible to directly correct the frequency of the low-speed clock signal or to correct the current time using this.
[0020]
According to a third aspect of the present invention, in the portable communication terminal device according to the first aspect, the predetermined time zone is a time zone in which communication with the other party is performed.
[0021]
That is, the invention according to claim 3 indicates that a high-speed clock signal is generated in a time zone in which communication with the other party is performed. In other cases, the power consumption of the entire mobile communication terminal device is reduced by using only the low-speed clock signal.
[0024]
  Claim 4In the described invention, the mobile communication terminal device according to claim 1 displays (b) time management means for inputting a low-speed clock signal and managing time, and (b) displaying the time managed by the time management means. The display device further includes a display means.
[0025]
  IeClaim 4In the described invention, the case where the low-speed clock signal is used in the time management means for managing the time is shown as an example, and in this case, information indicating the time is displayed on the display means. . A clock for timekeeping operation is always required for time management, so using a low-speed clock signal to reduce the power consumption while correcting the low-speed clock with the deviation amount when the high-speed clock was operating. Thus, the displayed time error is made the same as when using a high-speed clock.
[0026]
  Claim 5In the described invention, the high-speed clock signal generation means of the portable communication terminal device according to claim 1 is characterized by comprising temperature compensation means for correcting a variation in frequency with respect to temperature.
[0027]
As a result, even if the low-speed clock signal generation means does not include a temperature compensation circuit, sufficient accuracy can be maintained with respect to temperature changes.
[0028]
DETAILED DESCRIPTION OF THE INVENTION
[0029]
【Example】
Hereinafter, the present invention will be described in detail with reference to examples.
[0030]
FIG. 1 shows a main part of a circuit configuration of a mobile phone as a mobile communication terminal device according to an embodiment of the present invention. The mobile phone 201 has a transmission / reception unit 202 that communicates with a base station (not shown). The transmitter / receiver 202 is supplied with a high-precision high-speed clock signal 204 subjected to temperature compensation from the high-speed clock circuit 203 during its operation. The control unit 205 is a part that controls each unit of the cellular phone 201, and a circuit such as a CPU (Central Processing Unit) (not shown) is arranged. The CPU executes various kinds of control by executing a control program stored in the memory unit 206. The memory unit 206 is also provided with a working memory area for temporarily storing data necessary for CPU control. A part of the working memory area is provided with a clock deviation data storage unit 207 for storing clock deviation data described later.
[0031]
The control unit 205 performs display control of the display unit 208 and also controls time management of the time management unit 209. A high-speed clock signal 204 output from a high-speed clock circuit 203 having a crystal oscillator (not shown) is used for control when the control unit 205 performs control for data transmission / reception, but is consumed at other times. In order to reduce power, the control unit 205 uses a low-speed clock signal 212 output from a low-speed clock circuit 211 having a crystal oscillator (not shown). The low-speed clock signal 212 is also supplied to the time management unit 209 and used for time management. The low-speed clock circuit 211 is not compensated for temperature changes, and the accuracy of the low-speed clock signal 212 may not be sufficient for the timing operation depending on individual differences of individual circuits and the environmental temperature. Many.
[0032]
However, in the mobile phone 201 of this embodiment, a clock deviation detection unit 214 is arranged in the control unit 205, and a deviation of the low-speed clock signal 212 from the high-speed clock signal 204 is detected, and the low-speed clock signal 212 is corrected. It is like that. The clock deviation data stored in the clock deviation data storage unit 207 is used for this purpose.
[0033]
FIG. 2 shows the principle of detection of clock deviation data by the clock deviation detector. The clock deviation detector 214 shown in FIG. 1 is supplied with a low-speed clock signal 212 as shown in FIG. 2A and a high-speed clock signal 204 as shown in FIG. ing. Of these, the low-accuracy low-speed clock signal 212 has a frequency of approximately 32.768 KHz in this embodiment. In addition, the high-accuracy high-speed clock signal 204 is 14.4 MHz in this embodiment. For this reason, as an example, the period T of 1310 times of the low-speed clock signal 212 corresponds to a time interval of approximately 40 ms (milliseconds).
[0034]
When this period T corresponds to 40 ms accurately, that is, in an ideal case where no error occurs in the low-speed clock signal 212, the clock count of the high-speed clock signal 204 is 576000 times with respect to this period T. Become. However, in practice, as a result of the frequency of the low-speed clock signal 212 fluctuating, the number of times the high-speed clock signal 204 is counted varies in the period T in which the low-speed clock signal 212 is counted 1310 times. If this fluctuation amount is α, the count number C of the high-speed clock signal 204 in the period T_HIs expressed by the following equation (1).
[0035]
C_H= 576000 ± α (1)
[0036]
Therefore, the low-speed clock signal 212 is counted, for example, 1310 times at the timing when both the high-speed clock signal 204 and the low-speed clock signal 212 are input to the clock deviation detection unit 214, and the count number C of the high-speed clock signal 204 in this period T_HIs obtained, the low-speed clock signal 212 can be corrected by using this. The number of counts of the low-speed clock signal 212 in one measurement is not limited to 1310 times, and it is more accurate based on a larger number of times under the condition that the high-speed clock signal 204 is output simultaneously. A good fix can be made. Further, by calculating the fluctuation amount α every time the transmitting / receiving unit 202 shown in FIG. 1 operates and updating the clock deviation data stored in the clock deviation data storage unit 207, the error relative to this is minimized even if the environmental temperature fluctuates. It can be suppressed to anything.
[0037]
FIG. 3 shows a main part of a circuit when the clock deviation detecting unit is configured by hardware. The clock deviation detector 214 includes two gate circuits: a first gate 221 that inputs a low-speed clock signal 212 and a second gate 222 that inputs a high-speed clock signal 204. A first counter 223 that counts a low-speed clock signal 212A passing through the first gate 221 is disposed on the output side of the first gate 221, and a high-speed clock signal 204A that passes through the first counter 223 is disposed on the output side of the second gate 222. Is disposed.
[0038]
A circuit portion (not shown) in the control unit 205 shown in FIG. 1 outputs a deviation measurement signal 231 at a timing at which the transmission / reception unit 202 is operated for a time longer than the period T described above. The deviation measurement signal 231 is supplied to the first and second gates 221 and 222 and the first and second counters 223 and 224. When the deviation measurement signal 231 is input to the first and second gates 221 and 222, the gates are opened at this timing, and the low-speed clock signal 212A or the high-speed clock signal 204A is passed. The first and second counters 223 and 224 reset the respective count values at the timing when the deviation measurement signal 231 is input, and then start counting the low-speed clock signal 212A or the high-speed clock signal 204A that is input thereafter. .
[0039]
The first counter 223 is a counter that counts the period T. When the low-speed clock signal 212A is counted 1310 times, the count completion signal 232 is output from the output side. The count completion signal 232 is supplied to a latch circuit 233 arranged on the output side of the second counter 224, and the count value 234 output from the second counter 224 is latched at this timing. The count value 235 output from the latch circuit 233 is supplied to the subtractor 236, and a process of subtracting a numerical value 576000 from the count value is performed. The clock deviation data 237 output from the subtracter 236 is data representing the fluctuation amount α. The clock deviation data 237 is stored in the clock deviation data storage unit 207 shown in FIG.
[0040]
The time management unit 209 receives the low-speed clock signal 212 output from the low-speed clock circuit 211 and manages the current time. For this reason, the time management unit 209 interrupts the control unit 205 every minute based on the low-speed clock signal 212. The time correction process is performed once every 24 hours.
[0041]
FIG. 4 specifically shows the clock deviation data storage unit. The clock deviation data storage unit 207 includes a latest deviation data storage area 207A that stores the latest clock deviation data, a cumulative value storage area 207B that accumulates clock deviation data every minute, and a cumulative number area that stores the cumulative number of times. 207C. The latest deviation data storage area 207A stores the latest clock deviation data 237 every time the clock deviation detection unit 214 detects it. At this time, the previously stored clock deviation data is overwritten.
[0042]
The accumulated value storage area 207 </ b> B is an area for storing the accumulated value for each minute of the clock deviation data 237. Assuming that the cumulative value so far is β, when the latest clock deviation data 237 stored in the latest deviation data storage area 207A is read out every minute by the interruption described above, it is stored in the cumulative value storage area 207B. The accumulated value β is read, and the read clock deviation data 237 is added to the accumulated value, and stored in the accumulated value storage area 207B as a new accumulated value β. Therefore, for example, when the transmission / reception unit 202 of the mobile phone is held in a state where neither transmission nor reception is performed for a relatively long time, the same clock deviation data 237 stored in the latest deviation data storage area 207A is 1. Reading is repeated every minute, and a new cumulative value β is obtained.
[0043]
In the cumulative number area 207C, the cumulative number γ is stored every time the cumulative value β is stored in the cumulative value storage area 207B. In this embodiment, an interruption is performed every minute, so that the total number of minutes as the accumulated time is stored in the cumulative number area 207C. As described above, correction is performed once every 24 hours. Therefore, when the accumulated number γ reaches a value for 24 hours (= 24 × 60 × 60), the accumulated value β is divided by the accumulated number γ. Then, the average fluctuation amount α^*Is required. When correction is performed in units of seconds, the correction amount t (seconds) can be obtained by the following equation (2).
[0044]
t = 24 × 60 × 60 × [± α^*/14.4 (MHz)] / 40 (ms) (2)
[0045]
The time management unit 209 corrects the time by the correction amount t obtained by the equation (2). Thereby, the low-speed clock signal 212 can be corrected with the same accuracy as the high-speed clock signal 204, and the time can be managed with high accuracy.
[0046]
In the embodiment described above, the subtracter 236 is arranged in the clock deviation detection unit 214 shown in FIG. 3 and the subtraction process for obtaining the clock deviation data 237 is performed. Instead, every time the deviation measurement signal 231 is output, a value (“−576000”) obtained by subtracting the second counter 224 by the number of clock counts corresponding to the period T (“576000” in the previous example). May be preset. As a result, the count value 234 output from the second counter 224 becomes the clock deviation data 237 itself, and the subtraction process by the subtracter 236 is not necessary.
[0047]
In the embodiment, the clock deviation detection unit 214 of the control unit 205 is configured by hardware, but the same control can be performed by software using a control program. In this case, for example, the CPU starts counting the high-speed clock signal 204 and the low-speed clock signal 212 at the timing when the high-speed clock signal 204 is output, and the high-speed clock signal 204 at the time when the low-speed clock signal 212 is counted 1310 times. The clock deviation data 237 may be calculated based on the count value.
[0048]
Furthermore, in the embodiment, the time is corrected once every 24 hours. However, it is naturally possible to perform the correction at an arbitrary time interval. It is not always necessary to perform interrupt processing. For example, it is possible to perform control such that time correction data is sent to the time management unit 209 every time the low-speed clock signal 212 is generated 1310 times or a multiple of the low-speed clock signal 212. As an example, when the time correction data is sent to the time management unit 209 every time the low-speed clock signal 212 is generated 1310 times, the value is equal to the clock deviation data.
[0049]
In this example, when the clock deviation data 237 stored in the clock deviation data storage unit 207 is changed, the control unit 205 changes the contents of the time correction data accordingly. That is, if the time correction data is a positive value, this is added to correct the low-speed clock signal 212 so as to substantially increase the frequency. If it is a negative value, this value is subtracted (a negative value is added as it is) and corrected so as to substantially lower the frequency.
[0050]
Therefore, the time management unit 209 can always send time data based on the low-speed clock signal 212 corrected by the high-speed clock signal 204 to the control unit 205. In addition to using this as internal data, the control unit 205 sends it to the display unit 208 to perform time display control.
[0051]
【The invention's effect】
  As described above, claims 1 toClaim 5According to the described invention, the accuracy of the low-speed clock is corrected to the same level as the high-speed clock based on the information obtained in the time zone in which both the high-speed clock and the low-speed clock are output. It is sufficient to generate it for a minimum amount of time, and the power consumption of the entire mobile communication terminal device can be effectively reduced. In addition, since the low-speed clock signal is corrected using the high-speed clock signal generation means provided in the mobile communication terminal device itself, there is an advantage that it does not require a burden on other devices such as a base station. In addition, since the method for obtaining the deviation amount is simple, the circuit configuration is simplified, and there is an effect that the cost of the mobile communication terminal device is not particularly increased.
[0052]
According to the second aspect of the present invention, since the low-speed clock signal frequency correcting means adds up the latest clock deviation data at each time point for each predetermined unit time, the cumulative value of the clock deviation data is calculated. Clock deviation data can be obtained. Further, since the time is corrected in a predetermined time unit such as once every 24 hours, the time can be adjusted at midnight when there is a high possibility that the mobile communication terminal device is not used. It is possible to avoid the influence of a momentary shift in time.
[0053]
  AlsoClaim 5According to the described invention, since the high-speed clock signal generation unit includes the temperature compensation unit that corrects the variation of the frequency with respect to the temperature, even if the low-speed clock signal generation unit does not include the temperature compensation circuit, the temperature change is not caused. On the other hand, sufficient accuracy can be maintained.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a main part of a circuit configuration of a mobile phone as a mobile communication terminal device in an embodiment of the present invention.
FIG. 2 is a waveform diagram illustrating a principle of detecting clock deviation data by a clock deviation detecting unit.
FIG. 3 is a block diagram illustrating a main part of a circuit when a clock deviation detection unit is configured by hardware.
FIG. 4 is a block diagram embodying a clock deviation data storage unit of the present embodiment.
FIG. 5 is a system configuration diagram showing an outline of a conventional first proposal.
FIG. 6 is a block diagram showing the main part of the first mobile station in the first proposal.
FIG. 7 is a block diagram showing a second proposal in which the clocking operation of the low-speed clock is corrected using the high-speed clock.
[Explanation of symbols]
201 Mobile phone
202 transceiver
203 High-speed clock circuit
204 High-speed clock signal
205 Control unit
206 Memory part
207 Clock deviation data storage
208 display
209 Time Management Department
211 Low-speed clock circuit
212 Low-speed clock signal
214 Clock deviation detector
223 first counter
224 second counter
237 Clock deviation data
α variation

Claims

Low-speed clock signal generating means for always generating a low-speed clock signal having a relatively low speed and a relatively low accuracy to be output at the first frequency;
High-speed clock signal generating means for generating a high-speed clock signal of a second frequency that is relatively high-speed and relatively high-precision only during a predetermined time period;
Clock count start means for starting counting the clocks of both the low-speed clock and the high-speed clock for each time period in which the output of the high-speed clock signal is started ;
Based on the count value of the corresponding high-speed clock signal of the second frequency when it is assumed that the frequency of the low-speed clock signal matches the first frequency without error, a predetermined number of low-speed clock signals are determined in advance. The count value of the high-speed clock signal at the time of counting obtains a deviation amount indicating how much the positive and negative directions deviate from the reference value, and both the low-speed clock signal and the high-speed clock signal are obtained by the clock count start means. Deviation amount measuring means for sequentially updating the respective deviation amounts obtained thereby, each time counting of the clock is started ,
A portable communication terminal device comprising: a low-speed clock signal frequency correcting unit that corrects the frequency of the low-speed clock signal based on the deviation amount measured by the deviation amount measuring unit.

The low-speed clock signal frequency correcting means performs a total with a cumulative value storage means for storing a total value obtained by adding up the latest clock deviation data at each time point for each predetermined unit time based on the low-speed clock signal. Cumulative number storage means for storing the total number of times, and average clock deviation calculation means for obtaining an average of clock deviations during a cumulative period by dividing the cumulative value stored in the cumulative value storage means by the product of the cumulative number of times and the unit time The mobile communication terminal device according to claim 1, wherein the frequency or time of the low-speed clock signal is corrected using an average of the clock deviations obtained by the average clock deviation calculating means.

The mobile communication terminal apparatus according to claim 1, wherein the predetermined time zone is a time zone during which communication with the other party is performed.

2. The portable communication terminal apparatus according to claim 1 , further comprising time management means for inputting the low-speed clock signal and managing time and display means for displaying the time managed by the time management means .

2. The portable communication terminal apparatus according to claim 1, wherein the high-speed clock signal generation means includes temperature compensation means that corrects a variation in frequency with respect to temperature .