JP3654645B2

JP3654645B2 - Abnormality detection device for motor drive system

Info

Publication number: JP3654645B2
Application number: JP2002146325A
Authority: JP
Inventors: 正基中道; 光司橋本
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2002-05-21
Filing date: 2002-05-21
Publication date: 2005-06-02
Anticipated expiration: 2022-05-21
Also published as: CN1264273C; JP2003339190A; DE10254419A1; US6781341B2; CN1459922A; US20030218443A1

Description

【０００１】
【発明の属する技術分野】
この発明は、例えば自動車用エンジンの排気ガス循環通路に設けられた循環ガス量の調整弁やアイドル回転速度制御用吸気弁の駆動制御に用いられるモータ駆動系の異常検出装置に関するものである。特に、モータ駆動系に用いられるステッピングモータの多相界磁コイル自体や、界磁コイルの駆動用開閉素子、或いは界磁コイルと開閉素子間の配線等の断線・短絡異常等を手軽に検出することができる改良されたモータ駆動系の異常検出装置に関するものである。
【０００２】
【従来の技術】
ステッピングモータ用の界磁コイルを負荷として、負荷自体や、駆動用開閉素子、或いは負荷と開閉素子間の配線等の断線・短絡異常を検出する手段そのものとして、様々の方式のものが開示されており、その典型的な方式は次のとおりである。
【０００３】
Ａ＝負荷電流検出方式：
負荷となる界磁コイルに通電した時に、電流検出用直列抵抗に発生する電圧降下を監視し、適正な電流が流れているかどうかを判定するものである。これは、負荷短絡、配線短絡等があれば過大な電流が流れる一方で、負荷断線、配線断線、開閉素子の閉路異常等があれば所定値未満の電流しか流れないことを利用して各部の異常を総合的に検出するものである。
【０００４】
この負荷電流検出方式は、負荷や配線の短絡異常時に、開閉素子を自動的に遮断して、開閉素子の破損を防止するためににも有効な手段であるが、電気負荷が誘導性負荷の場合には開閉素子の導通直後では電流上昇遅れが発生するので不用意に断線異常と判定しないような遅延検出処理が必要となる。
【０００５】
Ｂ＝漏れ電流検出方式：
負荷駆動用開閉素子と並列に、漏れ電流を流す高抵抗を接続し、該高抵抗の分圧電圧を監視するものであり、開閉素子を遮断した時に負荷に流れる漏れ電流が無ければ負荷や配線の断線または開閉素子の短絡異常として各部の異常が総合的に検出される。
【０００６】
Ｃ＝サージ電圧検出方式：
負荷駆動用開閉素子を遮断した時に、誘導性負荷が発生するサージ電圧を検出するものであり、サージ電圧が無ければ負荷・配線の断線、開閉素子の遮断異常、負荷・配線の短絡による遮断異常として各部の異常が総合的に検出される。このサージ電圧検出方式でも、開閉素子の遮断直後ではサージ電圧の発生遅れがあるので、不用意に異常と判定しないような遅延検出処理が必要となる。
【０００７】
特開平３−２０３５９９号公報（特許第２６３９１４４号）「排気ガス循環弁制御装置」（文献Ａ）は負荷電流検出方式に基づくステッピングモータの駆動制御の例である。特開平１０−２５７７９９号公報「多チャンネル出力装置の出力オープン検出装置」（文献Ｂ）は漏れ電流検出方式に基づくステッピングモータの駆動制御の例である。特開平７−９９７９６号公報「ステッピングモータの駆動装置」（文献ＡＢ）は負荷電流検出方式と漏れ電流検出方式を併用したステッピングモータの駆動制御の例である。
【０００８】
一方、多数の電気負荷に対する公知の異常検出手段としては、ハードウエアで判定・合成した結果をマイクロプロセッサに取込むような外部ハードウエア（Ｈ／Ｗ）方式のものと、合成された状態信号をマイクロプロセッサに入力して、マイクロプロセッサ内部で判定処理を行う内部ソフトウエア（Ｓ/Ｗ）方式のものに大別される。
【０００９】
上記文献Ａではステッピングモータの４個の界磁コイルに関する異常をディレイラッチして、これをＡＮＤ結合した総合異常判定結果をマイクロプロセッサに取込む外部Ｈ／Ｗ方式となっている。上記文献Ｂではステッピングモータの４個の界磁コイルに関する正常状態信号をダイオードでＯＲ結合し、その出力信号で積分回路をリセットすると共に、積分回路の出力を総合異常判定結果として必要に応じてマイクロプロセッサに取込むことができる外部Ｈ／Ｗ方式となっている。上記文献ＡＢでは各種状態信号を論理結合してマイクロプロセッサに入力し、該入力されたパルス列の周期及びデューティ比をマイクロプロセッサ内で監視することによって断線・短絡検出を行う内部Ｓ/Ｗ方式となっている。
【００１０】
その他、この発明に関連する公知技術として、特公平７−９２０１６号公報「内燃機関用燃料噴射弁駆動回路の故障検出回路」（文献Ｃ）はサージ電圧検出方式に基づく燃料噴射弁駆動用電磁コイルの駆動制御の例である。
【００１１】
また、特開平５−１８３１５号公報「自動車用エンジン制御装置」（文献Ｄ）によれば、エンジン制御装置に内蔵されたマイクロプロセッサによって駆動制御されるアクチュエータのイニシャライズを行うために、電源スイッチによって駆動される電源リレーを介してエンジン制御装置に給電し、電源スイッチの遮断後も上記電源リレーの動作を継続させイニシャライズの終了によって電源リレーを遮断することが述べられている。
【００１２】
なお、特願２０００-３８０６５２号「車載電気負荷駆動系の異常検出装置」（文献Ｅ）によれば、内部Ｓ/Ｗ方式であって、しかも異常相の分離検出を行う手段が提示されている。本発明は上記文献Ｅのものをステッピングモータに適用し、サージ電圧検出によって異常検出する場合の改良に関するものである。
【００１３】
【発明が解決しようとする課題】
（１）従来技術の課題の説明
上記のような従来技術において、文献Ａまたは文献Ｂで見られる外部Ｈ／Ｗ方式は、寸法、コスト面で不利であって、この点では文献ＡＢで示したような内部Ｓ／Ｗ方式が望ましい。しかし、この文献ＡＢのものは、多数の電気負荷の内、どの負荷系統が異常となったものであるかを特定する概念がなく、このため保守作業が困難となるという不都合な点があった。
【００１４】
また、文献Ｃで見られるサージ電圧検出方式を多相界磁コイルに適用した場合、界磁コイルや開閉素子・配線等の異常を総合的に検出できる特徴があるが、多相界磁コイルのサージ電圧を並列合成すると、ステッピングモータの高速駆動時には異常相の分離検出が困難となるという問題がある。
【００１５】
（２）発明の目的の説明
この発明の第一の目的は、サージ電圧検出による安価で簡易な外部Ｈ／Ｗによる個別状態検出信号を用い、この個別状態検出信号を論理結合した単一の合成状態検出信号をマイクロプロセッサに入力して、高速動作時での異常判定を回避しながら、マイクロプロセッサ内のＳ／Ｗ処理によって正しい異常検出を行うと共に、異常な負荷系統を特定できるようにして保守作業の容易化を図ったモータ駆動系の異常検出装置を得ることにある。
【００１６】
この発明の第二の目的は、サージ電圧検出による安価、簡易な外部Ｈ／Ｗによる個別状態検出信号を用い、この個別状態検出信号を論理結合した複数の合成状態検出信号をマイクロプロセッサに入力して、高速動作時の異常判定を可能にし、マイクロプロセッサ内のＳ／Ｗ処理によって正しい異常検出を行うと共に、異常な負荷系統を特定できるようにして保守作業の容易化を図ったモータ駆動系の異常検出装置を得ることにある。
【００１７】
【課題を解決するための手段】
この発明の請求項１に係るモータ駆動系の異常検出装置は、マイクロプロセッサ、上記マイクロプロセッサにより生成された断続信号に応答し、多相界磁コイルを所定順序で付勢してステッピングモータを正逆転駆動する複数の開閉素子、上記開閉素子による上記界磁コイルへの通電遮断時に生じるサージ電圧を各相別に検出して、上記各相界磁コイルへの通電、遮断を確認する検出信号を発生する個別状態検出手段、上記個別状態検出手段によって検出された信号を論理和して上記全相界磁コイルへの通電、遮断を確認する合成信号を発生する合成状態検出手段、上記ステッピングモータの駆動停止時間又は回転方向反転時の休止時間が所定値以上であることを確認する駆動開始遅延確認手段、上記合成状態検出手段によって検出された合成信号の発生を記憶する一時記憶手段、上記断続信号が所定時間以上休止した後の初回立上りまたは立下り時点の直後における変動遅延時間をおいて記憶された上記一時記憶の内容を、上記断続信号の次回の立上りまたは立下り時点で読み出して相別に異常の有無を記憶する個別判定記憶手段、上記個別判定記憶手段が今回の相別異常の有無を記憶した後に上記一時記憶手段の内容を消去して、次回の合成信号を新たに記憶可能にするリセット手段、及び上記個別判定記憶手段の内で少なくとも一個以上のものが異常記憶していることに応動して異常警報表示器を動作させる異常警報表示手段を備え、上記個別判定記憶手段は、上記ステッピングモータが所定時間以上の休止を行った後の初回の通電遮断に対して、上記サージ電圧の合成検出信号が発生しなかったことを通電遮断された相別に記憶して、上記ステッピングモータの正逆転起動時に異常判定を行うことを特徴とするものである。
【００１８】
また、請求項1に係る装置において、電源投入時の初回動作または／及び電源遮断直前の最終動作において動作し、上記サージ電圧波形が断続波形となる限度以下の低速動作で原点位置に一方向復帰を行うための原点復帰動作制御手段を備え、上記個別判定記憶手段は、上記ステッピングモータの駆動開始または回転方向反転後の初回の通電遮断に対して上記サージ電圧の合成検出信号が発生しなかったことを通電遮断された相別に記憶すると共に、上記ステッピングモータの原点復帰動作中において、上記サージ電圧の合成検出信号が発生しなかったことを通電遮断された相別に記憶するようにしたことを特徴とするものである。
【００１９】
また、請求項2に係る装置において、電源スイッチが投入されると直ちに動作して異常検出装置に給電すると共に、上記電源スイッチが遮断されてから少なくとも上記ステッピングモータが原点復帰するまでの間は電源供給を継続した後に電源遮断を行う遅延遮断動作を行う電源リレー、上記ステッピングモータの駆動パルス量または移動パルス量を可逆計数してステッピングモータの現在回転位置を測定する動作を行う現在値カウンタ、及び上記ステッピングモータが原点位置に復帰した時に動作して上記現在値カウンタをリセットし、上記電源スイッチが遮断された運転停止後に原点復帰を行っておくことにより、電源投入時は直ちに正常運転を開始することができるようにする復帰検出スイッチを備えたことを特徴とするものである。
【００２０】
また、請求項2または請求項3に係る装置において、上記ステッピングモータの駆動パルス量または移動パルス量を可逆計数してステッピングモータの現在回転位置を測定する現在値カウンタ、原点復帰動作に先立って、上記現在値カウンタに対して設定され、ステッピングモータの正転限界位置から逆転限界位置への移動を行うに足る目標駆動パルス量を設定する最大量設定手段、上記ステッピングモータが原点位置に復帰した時に動作して、上記現在値カウンタをリセットするように動作する復帰検出スイッチ、及び上記目標駆動パルス量で原点復帰動作を行った後に、上記復帰検出スイッチが動作したかどうかを判定し、上記ステッピングモータまたは機構系の異常を検出して異常警報表示器を動作させる復帰異常判定手段を備えたことを特徴とするものである。
【００２１】
また、請求項1または請求項2に係る装置において、上記一時記憶手段は、上記マイクロプロセッサの外部に設けられたフリップフロップ回路が用いられ、該フリップフロップ回路は上記合成状態検出信号によってセットされ、上記マイクロプロセッサによって読出し、リセットされるものであることを特徴とするものである。
【００２２】
また、この発明の請求項６に係るモータ駆動系の異常検出装置は、マイクロプロセッサ、上記マイクロプロセッサにより生成された断続信号に応答し、多相界磁コイルを所定順序で付勢してステッピングモータを正逆転駆動する複数の開閉素子、上記開閉素子による上記界磁コイルへの通電遮断時に生じるサージ電圧を各相別に検出して、各相界磁コイルに対する通電、遮断を確認する検出信号を発生する個別状態検出手段、上記個別状態検出手段によって検出された信号の内、隣接動作しないグループの信号を論理和して各グループの界磁コイルへの通電・遮断を確認する合成信号を発生する第一及び第二の合成状態検出手段、上記第一及び第二の合成状態検出手段によって検出された合成信号を第一及び第二の割込み入力端子を介して少なくとも夫々のグループ毎に分離して上記マイクロプロセッサ内のＲＡＭメモリに記憶する一時記憶手段、上記グループ別の断続信号出力の前回の立上がりまたは立下がり時点の直後における変動遅延時間をおいてグループ別に記憶された上記一時記憶の内容を、上記断続信号出力の今回の立下がりまたは立上がり時点で読み出して相別に異常の有無を記憶する個別判定記憶手段、上記個別判定記憶手段が今回の相別異常の有無を記憶した後に上記一時記憶手段の内容を消去して、次回の合成信号を新たに記憶可能にするリセット手段、及び上記個別判定記憶手段の内で少なくとも１個以上のものが異常記憶していることに応動して異常警報表示器を作動させ、上記ステッピングモータが高速連続駆動されている状態で異常判定が行えるようにした異常警報表示手段を備えたことを特徴とするものである。
【００２３】
また、請求項１または請求項６に係る装置において、上記一時記憶手段は、上記マイクロプロセッサ内部のＲＡＭメモリが用いられ、該ＲＡＭメモリは上記合成状態検出信号のパルス幅よりも短い時間間隔で周期的に入力監視が行われるマイクロプロセッサの割込み入力端子を介してセットされ、マイクロプロセッサ内部で読出し、リセットされるものであることを特徴とするものである。
【００２４】
また、請求項 1 または請求項６に係る装置において、上記個別判定記憶手段が記憶した異常発生回数を計数し、相別異常発生回数または相別異常発生回数の総和が所定値を超過したときに上記異常警報表示手段を作動させる計数判定手段を備えたことを特徴とするものである。
【００２５】
また、請求項１または請求項６に係る装置において、上記マイクロプロセッサには外部ツール接続用インタフェースが設けられ、上記個別判定記憶手段の内容が上記外部ツールによって読み出し表示されると共に、上記外部ツールからの指令によって上記内容がリセットされるものであることを特徴とするものである。
【００２６】
【発明の実施の形態】
実施の形態１．
（１）実施の形態１の構成の詳細な説明
以下この発明の実施の形態１を図について説明する。図１はこの発明の実施の形態１に係る装置の構成ブロックを示すもので、図１において、１００ａはマイクロプロセッサ１１０ａを包含し、外部接続されたステッピングモータ１０１ａを駆動制御する異常検出装置、１０２ａは上記ステッピングモータ１０１ａの回転子、１０２ｂは該回転子によって図示方向に正転・逆転動作を行う移動体、１０２ｃは該移動体の正逆転限界位置に設けられたストッパ、１０２ｄは上記移動体１０２ｂが逆転限界位置に到達した時、即ち上記ステッピングモータ１０１ａが原点位置に復帰したときに閉路する復帰検出スイッチ、１０３ａ、１０３ｂ、１０３ｃ、１０３ｄは多相の界磁コイルであり、各界磁コイルの一端はコネクタ端子Ａ２、Ｂ２、Ｃ２、Ｄ２を介して上記異常検出装置１００ａのコネクタ端子Ａ１、Ｂ１、Ｃ１、Ｄ１に接続されている。
【００２７】
１０４はステッピングモータ１０１ａの電源となる車載バッテリ、１０５は電源スイッチ、１０６ａは車載バッテリ１０４から電源スイッチ１０５とダイオード１０５ａを介して付勢される電源リレー、１０６ｂはこのリレーの出力接点である。上記界磁コイル１０３ａ、１０３ｂ、１０３ｃ、１０３ｄの他端は出力接点１０６ｂを介して車載バッテリ１０４に接続されている。
【００２８】
ＳＬＰは車載バッテリ１０４に接続された上記異常検出装置１００ａの端子、ＭＰＷは出力接点１０６ｂを介して車載バッテリ１０４に接続された異常検出装置１００ａの端子である。１０７は異常検出装置１００ａの駆動出力ＤＲ２から駆動される異常警報表示器（ＬＭＰ）、１０８はケーブル１０９を介して異常警報装置１００ａの通信用インタフェース（Ｉ／Ｆ）１１１に接続された外部ツールである。
【００２９】
異常検出装置１００ａの内部構成に関し、１１４ａ、１１４ｂ、１１４ｃ、１１４ｄはトランジスタによって構成された開閉素子、１１３ａ、１１３ｂ、１１３ｃ、１１３ｄは上記開閉素子を駆動するベース抵抗、１１５ｂ、１１５ｄはそれぞれベース抵抗１１３ｂ、１１３ｄに接続された論理反転素子、１１２ａ、１１２ｃはマイクロプロセッサ１００ａの断続信号出力Ｐ１とＰ２に接続されたプルダウン抵抗である。
【００３０】
開閉素子１１４ａ、１１４ｂ、１１４ｃ、１１４ｄの内、開閉素子１１４ａと１１４ｃには断続信号出力Ｐ１、Ｐ２がベース抵抗１１３ａとベース抵抗１１３ｃを通して給電される。また、開閉素子１１４ｂと１１４ｄには論理反転素子１１５ｂとベース抵抗１１３ｂおよび論理反転素子１１５ｄとベース抵抗１１３ｄを通して給電される。開閉素子１１４ａ、１１４ｂ、１１４ｃ、１１４ｄのコレクタ端子はコネクタ端子Ａ１、Ｂ１、Ｃ１、Ｄ１に接続されて上記界磁コイル１０３ａ、１０３ｂ、１０３ｃ、１０３ｄを駆動すると共に、ＯＲ結合用ダイオード１１６を介して抵抗１１７に接続されている。
【００３１】
１１８はそのエミッタ端子がエミッタ抵抗１１９を介して電源端子ＭＰＷに接続され、さらに抵抗１１７を介してＯＲ結合用ダイオード１１６のカソード側に接続されたトランジスタ、１２０は該トランジスタのベース端子と電源端子ＭＰＷ間に接続されたドロッパダイオード、１２１はトランジスタ１１８のコレクタ端子に接続され、トランジスタ１２２を駆動するベース抵抗、１２３はトランジスタ１２２のベース/エミッタ端子間に接続された安定抵抗である。
【００３２】
１２４は上記電源端子ＭＰＷ及びＳＬＰ端子から給電され、制御用定電圧出力を発生してマイクロプロセッサ１１０ａに給電する電源ユニットで、上記電源端子ＳＬＰからの電源は出力接点１０６ｂが開路した時のスリープ電源として用いられる。１２５は上記トランジスタ１２２のコレクタ端子から駆動される一時記憶手段であるフリップフロップ回路である。
【００３３】
Ｐ４はフリップフロップ回路１２５のセット出力をマイクロプロセッサ１１０ａに読込む入力信号、ＲＳＴは上記フリップフロップ回路１２５をリセットするためにマイクロプロセッサ１１０ａが発生するフリップフロップ回路１２５へのリセット信号出力、Ｐ3は上記フリップフロップ回路１２５のセット入力信号となる合成状態検出信号である。
【００３４】
ＤＲ1はマイクロプロセッサ１１０ａの駆動出力、１２６は該駆動出力ＤＲ１によって電源リレー１０６ａの動作を継続保持する駆動素子、ＤＲ２は異常警報表示器１０７を駆動するためのマイクロプロセッサ１１０ａの駆動出力である。電源リレー１０６ａは、電源スイッチ１０５によって一旦付勢駆動された後は、電源スイッチ１０５が開路しても駆動出力ＤＲ1によって動作保持され、マイクロプロセッサ１１０ａが初期化動作を行った後で駆動出力ＤＲ１を停止して、電源リレー１０６ａを消勢するようになっている。更に、マイクロプロセッサ１１０ａはＲＯＭメモリ１３１ａに格納されたプログラムに従って制御動作や外部ツール１０８との通信を行うようになっている。
【００３５】
１３２は、断続信号出力Ｐ１の立上がりエッジ、立下がりエッジを割込み計数するマイクロプロセッサ１１０ａの現在値カウンタ（ＣＮＴ）であり、この現在値カウンタ１３２は計数時の断続信号出力Ｐ２の論理レベルによって可逆計数を行い、ステッピングモータ１０１ａの現在位置を表すものとなっている。ＨＰは復帰検出スイッチ１０２ｄが接続されたマイクロプロセッサ１１０ａへの入力である。
【００３６】
復帰検出スイッチ１０２ｄはステッピングモータ１０１ａによって駆動される開閉弁等のアクチェータの原点位置を確認したり、復帰動作の完了信号を出すものとして用いられるものであるが、原点復帰が当止めストッパ方式による場合には復帰検出スイッチ１０２ｄは不要であり、ステッピングモータ１０１ａを復帰方向に十分駆動しておけば、原点復帰したものと見做す制御を行うこともできる。ＩＧＳはインタフェース回路１２７を介して電源スイッチ１０５に接続された電源検出入力信号である。
【００３７】
（２）実施の形態１の作用・動作の詳細な説明
図１のとおり構成されたこの発明の実施の形態１において、先ず図２に示すステッピングモータ１０１ａの正転動作のタイムチャートに基づいて作用・動作の説明をする。図２において、マイクロプロセッサ１１０ａの断続信号出力Ｐ１の立上がりエッジは○1○5○9で示され、立下がりエッジは○3○7○11で示されている。また、マイクロプロセッサ１１０ａの断続信号出力Ｐ２の立上がりエッジは○4○8○12で示され、立下がりエッジは○2○6○10で示されている。断続信号出力Ｐ１の立上がりエッジ○1○5○9時点における断続信号出力Ｐ２のレベルは「Ｈ」となっているのに対して、断続信号出力Ｐ１の立下がりエッジ○3○7○11時点における断続信号出力Ｐ２のレベルは「Ｌ」となっているのが正転状態を表している。なお、○1〜○12は、図中ではその数字を○で囲んだもので表している。
【００３８】
図２におけるＡ１、Ｂ１、Ｃ１、Ｄ１は開閉素子１１４ａ、１１４ｂ、１１４ｃ、１１４ｄのコレクタ端子電圧波形、即ち異常検出装置１００ａのコネクタ端子Ａ１、Ｂ１、Ｃ１、Ｄ１の電圧波形を示しており、界磁コイル１０３ａ、１０３ｂ、１０３ｃ、１０３ｄへの通電時は「Ｌ」、遮断時は「Ｈ」レベルとなっている。
【００３９】
２００ａ〜２００ｄは個別状態検出信号となるサージ電圧である。このうち、２００ａは断続信号出力Ｐ１の立下がりエッジ○3で界磁コイル１０３ａの通電が遮断された時のサージ電圧波形、２００ｂは断続信号出力Ｐ１の立上がりエッジ○1で界磁コイル１０３ｂの通電が遮断された時のサージ電圧波形、２００ｃは断続信号出力Ｐ２の立下がりエッジ○2で界磁コイル１０３ｃの通電が遮断された時のサージ電圧波形、２００ｄは断続信号出力Ｐ２の立上がりエッジ○4で界磁コイル１０３ｄの通電が遮断された時のサージ電圧波形である。
【００４０】
各サージ電圧２００ａ〜２００ｄによる電流は、ＯＲ結合用ダイオード１１６を介して抵抗１１７、エミッタ抵抗１１９、出力接点１０６ｂを通じて車載バッテリ１０４に吸収されるが、その一部はドロッパダイオード１２０に流れてトランジスタ１１８を駆動するので、トランジスタ１１８とベース抵抗１２１を介してトランジスタ１２２が駆動される。その結果、サージ電圧２００ａ〜２００ｄが発生している時にはトランジスタ１２２のコレクタ端子は正常を意味する信号「Ｌ」レベルとなっていて、これが合成状態検出信号Ｐ３として一時記憶手段であるフリップフロップ回路１２５に取込まれるようになっている。
【００４１】
但し、サージ電圧２００ａ〜２００ｄが発生しなかった時にはトランジスタ１２２のコレクタ出力は論理「Ｈ」レベルのままであり、フリップフロプ回路１２５がセットされることは無い。フリップフロップ回路１２５の内容は次回のタイミング（信号出力Ｐ１、Ｐ２の立上がりエッジや立下がりエッジ）で読出し・判定の上でリセットされ、新たな入力信号Ｐ３が格納される。
【００４２】
図１のとおり構成されたこの発明の実施の形態１において、図３に示すステッピングモータ１０１ａの逆転動作のタイムチャートに基づいて作用・動作の説明をする。図３において、マイクロプロセッサ１１０ａの断続信号出力Ｐ１の立上がりエッジは○1○5○9で示され、立下がりエッジは○3○7○11で示されている。また、マイクロプロセッサ１１０ａの断続信号出力Ｐ２の立下がりエッジは○4○8○12で示され、立上がりエッジは○2○6○10で示されている。断続信号出力Ｐ１の立上がりエッジ○1○5○9時点における断続信号出力Ｐ２のレベルは「Ｌ」となっているのに対して、断続信号出力Ｐ１の立下がりエッジ○3○7○11時点における断続信号出力Ｐ２のレベルは「Ｈ」となっている。
【００４３】
図３におけるＡ１、Ｂ１、Ｃ１、Ｄ１は開閉素子１１４ａ、１１４ｂ、１１４ｃ、１１４ｄのコレクタ端子電圧波形、即ち異常検出装置１００ａのコネクタ端子Ａ１、Ｂ１、Ｃ１、Ｄ１の電圧波形を示しており、界磁コイル１０３ａ、１０３ｂ、１０３ｃ、１０３ｄへの通電時は「Ｌ」、遮断時は「Ｈ」レベルとなっている。
【００４４】
３００ａ〜３００ｄは個別状態検出信号となるサージ電圧である。このうち、３００ａは断続信号出力Ｐ１の立下がりエッジ○3で界磁コイル１０３ａの通電が遮断された時のサージ電圧波形、３００ｂは断続信号出力Ｐ１の立上がりエッジ○1で界磁コイル１０３ｂの通電が遮断された時のサージ電圧波形、３００ｃは断続信号出力Ｐ２の立下がりエッジ○4で界磁コイル１０３ｃの通電が遮断された時のサージ電圧波形、３００ｄは断続信号出力Ｐ２の立上がりエッジ○2で界磁コイル１０３ｄの通電が遮断された時のサージ電圧波形である。
【００４５】
各サージ電圧３００ａ〜３００ｄによる電流は図１のＯＲ結合用ダイオード１１６を介して抵抗１１７、エミッタ抵抗１１９、出力接点１０６ｂを通じて車載バッテリ１０４に吸収されるが、その一部はドロッパダイオード１２０に流れてトランジスタ１１８を駆動するので、トランジスタ１１８とベース抵抗１２１を介してトランジスタ１２２が駆動される。その結果、サージ電圧が発生している時にはフリップフロップ回路１２５の入力信号Ｐ３は「Ｌ」レベルとなっているのは図２の場合と同じである。なお、図２や図３のパルス列Ｐ３において、例えば○2Ｂと表現されている意味は、○2のタイミングでサージ電圧３００ｂによる界磁コイル１０３ｂの状態信号を読取り判定するということである。
【００４６】
図１のものの全体動作説明用フローチャートを示す図４において、４００はマイクロプロセッサ１１０ａの動作開始工程、４０１は該工程に続いて作用し、ＩＧＳ入力（電源検出入力）が動作しているかどうかを判定する工程、４０２は該工程がＹＥＳの時に作用し、下記のＤＲ１出力（電源保持駆動出力）がセットされているかどうかによって電源投入直後の初回動作であるかどうかを判定する工程、４０３は該工程が初回動作である時に作用し、駆動出力ＤＲ１をセットする工程、４０４は該工程に続いて作用し、原点復帰検出スイッチ１０２ｄが動作しているかどうかを判定する工程、４０５は該工程が原点復帰位置ではないと判定した時に作用し、現在値カウンタ１３２を最大量に設定する工程（最大量設定手段）である。ここでいう最大量は図１における移動体１０２ｂがストッパ１０２ｃによる正転限界位置から逆転限界位置に移動するのに必要なパルス量ことである。
【００４７】
４０６は工程４０５に続いて作用し、原点復帰のために逆転パルス列として断続信号出力Ｐ１、Ｐ２を発生する工程（原点復帰動作制御手段）、４０７は該工程に続いて作用し、図６で後述するサブルーチンプログラム、４０８は該サブルーチンプログラムに続いて作用し、原点復帰検出スイッチ１０２ｄが動作したかどうかを判定する工程、４０９は工程４０８が復帰完了の判定であった時に作用し、現在値カウンタ１３２を０にリセットする工程である。
【００４８】
４１０は工程４０１がＮＯであって、電源スイッチ１０５がＯＦＦされていると判定した場合に作用し、ＤＲ１出力がセットされているかどうかを判定する工程であり、該工程がＹＥＳの判定であってＤＲ１出力が既にセットされておれば工程４０４へ移行するようになっている。４１１は工程４０８が原点復帰位置ではないと判定した時に作用し、現在値カウンタ１３２の現在値が０になっていないかどうかを判定する工程（復帰異常判定手段）であり、該工程がＮＯの判定である時は引続いて工程４０６へ移行し、逆転パルスを発生することによって現在値が減少するようになっている。
【００４９】
４１２は上記工程４１１がＹＥＳの判定であった時に作用し、異常警報表示器１０７を駆動する工程（異常警報表示手段）である。該工程では上記工程４０５で設定された十分な量の設定値に対応する逆転パルスが工程４０６で与えられ、工程４１１が現在値０を判定しているにも関らず、工程４０８では復帰検出スイッチ１０２ｄが不作動であって、これによってステッピングモータ１０１ａが正常回転していないことを判定している。
【００５０】
４１３は工程４０９または４１２に続いて作用し、電源スイッチ入力ＩＧＳがＯＦＦであるかどうかを判定する工程、４１４は該工程がＹＥＳであって電源スイッチ１０５がＯＦＦされていると判定した場合に作用し、工程４０３でセットされた駆動出力ＤＲ１をリセットする工程、４１５は工程４１０や工程４１３がＮＯの判定であった時、または工程４１４に続いて移行する動作終了工程であり、該動作終了工程において再度動作開始工程４００が活性化されることによって繰返して制御動作が行われるようになっている。
【００５１】
４１６は工程４０２がＮＯの判定であって原点復帰動作が完了している時に作用し、図示しない駆動制御手段の中からステッピングモータ１０１ａの目標回転位置を読み出す工程、４１７は該工程に続いて作用し、現在値カウンタ１３２の現在値を読み出す工程、４１８は該工程に続いて作用し、工程４１６によって読み出された目標位置と工程４１７で読み出された現在値を比較する工程である。
【００５２】
４２０は工程４１８が位置偏差過大の判定を行った時に作用し、位置偏差の正負によって補正回転方向を判定する工程、４２１ａは該工程が正転判定であった時に作用し、断続信号出力Ｐ１、Ｐ２によって正転パルス列を発生する工程、４２２ａは該工程に続いて作用し、後述の工程４２４ａで完了フラグがセットされていたかどうかを判定する工程、４２３ａは該工程がＮＯの判定であった時に作用し、図５で後述するサブルーチンプログラム、４２４ａは該サブルーチンプログラムに続いて作用し、異常検出完了フラグをセットする工程、４２５ａは上記工程４２２ａがＹＥＳの判定であった時、または上記工程４２４ａに続いて作用し、現在時点での目標位置と現在位置を比較して正転パルス列の発生を継続するかどうかを判定する工程であり、該工程が継続判定であった時には工程４２１ａへ復帰する。
【００５３】
４２１ｂは上記工程４２０が逆転判定であった時に作用し、断続信号出力Ｐ１、Ｐ２によって逆転パルス列を発生する工程、４２２ｂは該工程に続いて作用し、後述の工程４２４ｂで完了フラグがセットされていたかどうかを判定する工程、４２３ｂは該工程がＮＯの判定であった時に作用し、図６で後述するサブルーチンプログラム、４２４ｂは該サブルーチンプログラムに続いて作用し、異常検出完了フラグをセットする工程、４２５ｂは上記工程４２２ｂがＹＥＳの判定であった時、または上記工程４２４ｂに続いて作用し、現在時点での目標位置と現在位置を比較して逆転パルス列の発生を継続するかどうかを判定する工程であり、該工程が継続判定であった時には上記工程４２１ｂへ復帰しするようになっている。
【００５４】
４２６は上記工程４１８が正常判定であった時、または上記工程４２５ａ、４２５ｂが継続停止判定であった時に作用し、駆動停止時間が所定値以上であるかどうかを判定し、所定時間に達していないときは工程４２６を繰返し動作する待ち時間工程（駆動開始遅延確認手段）である。なお、ステッピングモータ１０１ａの再駆動開始または正転逆転切換駆動前の停止時間は、通常は上記所定時間以上となっていて、工程４２６でわざわざ時間待ちをしなくてもよいので、工程４２６は主として駆動開始遅延確認手段として機能するものとなっている。４２７は上記工程４２６による待ち時間経過後に作用し、上記工程４２４ａまたは工程４２４ｂでセットされていた完了フラグをリセットする工程であり、該工程に続いて上記終了工程４１５へ移行するようになっている。
【００５５】
以上の動作を総括説明すると、工程４０１から工程４１４までの動作は、電源スイッチ投入時または電源スイッチ遮断時における原点復帰動作と、原点復帰過程での異常検出に関するものである。なお、この実施の形態では原点復帰検出スイッチ１０２ｄを備えているので、電源スイッチ遮断時に原点復帰動作をさせるようにしておけば、電源投入時は一般にはわざわざ原点復帰動作を行わなくても既に原点位置にあるので、復帰検出スイッチ１０２ｄの動作を確認するだけで、速やかに通常運転状態に移行することができると共に、万一原点復帰していなかったときだけ電源投入時に原点復帰を行うようにすることができるものである。また、十分な逆転パルスを与えても原点復帰検出スイッチ１０２ｄが動作しない時にはステッピングモータ１０１ａまたは被駆動機械系の異常であると判定できる。
【００５６】
工程４１６以降の工程は通常運転時における正逆転駆動と異常検出に関するものであるが、通常運転における正転完了後や逆転完了後の再起動や、回転方向が変化するときには工程４２６による休止時間が確保されていると共に、サブルーチンプログラム４２３ａや４２３ｂによる異常検出は休止直後の初回サージ電圧の有無を検出するようになっている。
【００５７】
図１のものの正転時異常検出動作説明用フローチャートを示す図５において、５００は図４の工程４２２ａがＮＯの判定であった時に活性化されるサブルーチンプログラムの動作開始工程、５０１ａは該工程５００に続いて作用し、断続信号出力Ｐ１が立下がったかどうかを判定する工程、５０１ｂは該工程５０１ａがＮＯの判定であった時に作用し、断続信号出力Ｐ１が立上がったかどうかを判定する工程、５０１ｃは該工程５０１ｂがＮＯの判定であった時に作用し、断続信号出力Ｐ２が立下がったかどうかを判定する工程、５０１ｄは該工程５０１ｃがＮＯの判定であった時に作用し、断続信号出力Ｐ２が立上がったかどうかを判定する工程であり、上記工程５０１ｄの判定がＮＯであった時は上記工程５０１ａに復帰するようになっており、上記工程５０１ａ〜５０１ｄは循環繰返し動作を行いながら断続信号Ｐ１またはＰ２が立上がりまたは立下がるのを検出する工程となっている。
【００５８】
５０２ａは上記工程５０１ａがＹＥＳの判定であった時に作用し、図２のタイムチャートに従って断続信号Ｐ２が立上がるまで待機動作を行う工程、５０２ｂは上記工程５０１ｂがＹＥＳの判定であった時に作用し、図２のタイムチャートに従って断続信号Ｐ２が立下がるまで待機動作を行う工程、５０２ｃは上記工程５０１ｃがＹＥＳの判定であった時に作用し、図２のタイムチャートに従って断続信号Ｐ１が立下がるまで待機動作を行う工程、５０２ｄは上記工程５０１ｄがＹＥＳの判定であった時に作用し、図２のタイムチャートに従って断続信号Ｐ１が立上がるまで待機動作を行う工程である。
【００５９】
５０３ａは上記工程５０２ａがＹＥＳの判定であった時に作用し、前記フリップフロップ回路１２５に合成状態検出信号Ｐ３がセットされているかどうかを判定する工程、５０３ｂは上記工程５０２ｂがＹＥＳの判定であった時に作用し、前記フリップフロップ回路１２５に合成状態検出信号Ｐ３がセットされているかどうかを判定する工程、５０３ｃは上記工程５０２ｃがＹＥＳの判定であった時に作用し、前記フリップフロップ回路１２５に合成状態検出信号Ｐ３がセットされているかどうかを判定する工程、５０３ｄは上記工程５０２ｄがＹＥＳの判定であった時に作用し、前記フリップフロップ回路１２５に合成状態検出信号Ｐ３がセットされているかどうかを判定する工程である。
【００６０】
５０４ａ〜５０４ｄはリセット工程（リセット手段）である。このうち、５０４ａは上記工程５０３ａがＹＥＳの判定であった時に作用し、前記フリップフロップ回路１２５に記憶された合成状態検出信号Ｐ３をリセットする工程、５０４ｂは上記工程５０３ｂがＹＥＳの判定であった時に作用し、前記フリップフロップ回路１２５に記憶された合成状態検出信号Ｐ３をリセットする工程、５０４ｃは上記工程５０３ｃがＹＥＳの判定であった時に作用し、前記フリップフロップ回路１２５に記憶された合成状態検出信号Ｐ３をリセットする工程、５０４ｄは上記工程５０３ｄがＹＥＳの判定であった時に作用し、前記フリップフロップ回路１２５に記憶された合成状態検出信号Ｐ３をリセットする工程である。
【００６１】
５０５ａ〜５０５ｄは異常検出回数計数工程（個別判定記憶手段＝相別異常計数記憶手段）である。このうち、５０５ａは上記工程５０３ａがＮＯの判定であった時に作用し、図示しないＡ相異常計数カウンタで異常検出回数を加算計数する工程、５０５ｂは上記工程５０３ｂがＮＯの判定であった時に作用し、図示しないＢ相異常計数カウンタで異常検出回数を加算計数する工程、５０５ｃは上記工程５０３ｃがＮＯの判定であった時に作用し、図示しないＣ相異常計数カウンタで異常検出回数を加算計数する工程、５０５ｄは上記工程５０３ｄがＮＯの判定であった時に作用し、図示しないＤ相異常計数カウンタで異常検出回数を加算計数する工程であり、上記工程５０５ａ〜５０５ｄによって合成状態検出信号Ｐ３が発生しなかったことを相別に分離して記憶するようになっている。
【００６２】
５０６は上記工程５０４ａ〜５０４ｄまたは上記工程５０５ａ〜５０５ｄに続いて作用し、上記工程５０５ａ〜５０５ｄで計数された異常検出回数のどれかが所定値を超過したかどうか、または上記工程５０５ａ〜５０５ｄで計数された異常検出回数の総和の回数が所定値を超過したかどうかを判定する工程（計数判定手段）、５０７は該工程がＹＥＳの判定であった時に作用し、異常警報表示器１０７に対する駆動出力ＤＲ２を発生する工程（異常警報表示手段）、５０８は上記工程５０６がＮＯの判定であった時、または上記工程５０７に続いて作用し、図４の工程４２４ａへ移行する復帰ラベルである。
【００６３】
以上の動作を総括説明すると、工程５０１ａから工程５０５ａまでの動作は、Ａ相界磁コイル１０３ａ系統の異常を検出し、ステッピングモータ１０１ａの正転起動動作毎に異常検出回数を加算計数する工程、工程５０１ｂから工程５０５ｂまでの動作は、Ｂ相界磁コイル１０３ｂ系統の異常を検出し、ステッピングモータ１０１ａの正転起動動作毎に異常検出回数を加算計数する工程、工程５０１ｃから工程５０５ｃまでの動作は、Ｃ相界磁コイル１０３ｃ系統の異常を検出し、ステッピングモータ１０１ａの正転起動動作毎に異常検出回数を加算計数する工程、工程５０１ｄから工程５０５ｄまでの動作は、Ｄ相界磁コイル１０３ｄ系統の異常を検出し、ステッピングモータ１０１ａの正転起動動作毎に異常検出回数を加算計数する工程であり、各系統では界磁コイルや開閉素子及び配線の断線・短絡異常が合併され、分離不可状態で検出されるものである。なお、各相の異常計数カウンタは上記工程５０５ａ〜５０５ｄで加算計数されるほか、図６の工程６０５ａ〜６０５ｄでも加算計数され、工程５０６によって比較される加算現在値は両者を合計したものとなっている。
【００６４】
図１のものの逆転時異常検出動作説明用フローチャートを示す図６において、６００は図４の工程４２２ｂがＮＯの判定であった時、または工程４０６に続いて活性化されるサブルーチンプログラムの動作開始工程、６０１ａは該工程６００に続いて作用し、断続信号出力Ｐ１が立下がったかどうかを判定する工程、６０１ｂは該工程６０１ａがＮＯの判定であった時に作用し、断続信号出力Ｐ１が立上がったかどうかを判定する工程、６０１ｃは該工程６０１ｂがＮＯの判定であった時に作用し、断続信号出力Ｐ２が立下がったかどうかを判定する工程、６０１ｄは該工程６０１ｃがＮＯの判定であった時に作用し、断続信号出力Ｐ２が立上がったかどうかを判定する工程であり、上記工程６０１ｄの判定がＮＯであった時は上記工程６０１ａに復帰するようになっており、上記工程６０１ａ〜６０１ｄは循環繰返し動作を行いながら断続信号Ｐ１またはＰ２が立上がりまたは立下がるのを検出する工程となっている。
【００６５】
６０２ａは上記工程６０１ａがＹＥＳの判定であった時に作用し、図３のタイムチャートに従って断続信号Ｐ２が立下がるまで待機動作を行う工程、６０２ｂは上記工程６０１ｂがＹＥＳの判定であった時に作用し、図３のタイムチャートに従って断続信号Ｐ２が立上がるまで待機動作を行う工程、６０２ｃは上記工程６０１ｃがＹＥＳの判定であった時に作用し、図３のタイムチャートに従って断続信号Ｐ１が立上がるまで待機動作を行う工程、６０２ｄは上記工程６０１ｄがＹＥＳの判定であった時に作用し、図３のタイムチャートに従って断続信号Ｐ１が立下がるまで待機動作を行う工程である。
【００６６】
６０３ａは上記工程６０２ａがＹＥＳの判定であった時に作用し、一時記憶手段である前記フリップフロップ回路１２５に合成状態検出信号Ｐ３がセットされているかどうかを判定する工程、６０３ｂは上記工程６０２ｂがＹＥＳの判定であった時に作用し、前記フリップフロップ回路１２５に合成状態検出信号Ｐ３がセットされているかどうかを判定する工程、６０３ｃは上記工程６０２ｃがＹＥＳの判定であった時に作用し、前記フリップフロップ回路１２５に合成状態検出信号Ｐ３がセットされているかどうかを判定する工程、６０３ｄは上記工程６０２ｄがＹＥＳの判定であった時に作用し、前記フリップフロップ回路１２５に合成状態検出信号Ｐ３がセットされているかどうかを判定する工程である。
【００６７】
６０４ａ〜６０４ｄはリセット工程（リセット手段）である。このうち、６０４ａは上記工程６０３ａがＹＥＳの判定であった時に作用し、前記フリップフロップ回路１２５に記憶された合成状態検出信号Ｐ３をリセットする工程、６０４ｂは上記工程６０３ｂがＹＥＳの判定であった時に作用し、前記フリップフロップ回路１２５に記憶された合成状態検出信号Ｐ３をリセットする工程、６０４ｃは上記工程６０３ｃがＹＥＳの判定であった時に作用し、前記フリップフロップ回路１２５に記憶された合成状態検出信号Ｐ３をリセットする工程、６０４ｄは上記工程６０３ｄがＹＥＳの判定であった時に作用し、前記フリップフロップ回路１２５に記憶された合成状態検出信号Ｐ３をリセットする工程である。
【００６８】
６０５ａ〜６０５ｄは異常検出回数計数工程（個別判定記憶手段）である。このうち、６０５ａは上記工程６０３ａがＮＯの判定であった時に作用し、図示しないＡ相異常計数カウンタで異常検出回数を加算計数する工程、６０５ｂは上記工程６０３ｂがＮＯの判定であった時に作用し、図示しないＢ相異常計数カウンタで異常検出回数を加算計数する工程、６０５ｃは上記工程６０３ｃがＮＯの判定であった時に作用し、図示しないＣ相異常計数カウンタで異常検出回数を加算計数する工程、６０５ｄは上記工程６０３ｄがＮＯの判定であった時に作用し、図示しないＤ相異常計数カウンタで異常検出回数を加算計数する工程であり、上記工程６０５ａ〜６０５ｄによって合成状態検出信号Ｐ３が発生しなかったことを相別に分離して記憶するようになっている。
【００６９】
６０６は上記工程６０４ａ〜６０４ｄまたは上記工程６０５ａ〜６０５ｄに続いて作用し、上記工程６０５ａ〜６０５ｄで計数された異常検出回数のどれかが所定値を超過したかどうか、または上記工程６０５ａ〜６０５ｄで計数された異常検出回数の総和の回数が所定値を超過したかどうかを判定する工程（計数判定手段）、６０７は該工程がＹＥＳの判定であった時に作用し、前記異常警報表示器１０７に対する駆動出力ＤＲ２を発生する工程（異常警報表示手段）、６０８は上記工程６０６がＮＯの判定であった時、または上記工程６０７に続いて作用し、図４の工程４２４ｂまたは工程４０８へ移行する復帰ラベルである。
【００７０】
以上の動作を総括説明すると、工程６０１ａから工程６０５ａまでの動作は、Ａ相界磁コイル１０３ａ系統の異常を検出し、ステッピングモータ１０１ａの逆転起動動作毎に異常検出回数を加算計数する工程、工程６０１ｂから工程６０５ｂまでの動作は、Ｂ相界磁コイル１０３ｂ系統の異常を検出し、ステッピングモータ１０１ａの逆転起動動作毎に異常検出回数を加算計数する工程、工程６０１ｃから工程６０５ｃまでの動作は、Ｃ相界磁コイル１０３ｃ系統の異常を検出し、ステッピングモータ１０１ａの逆転起動動作毎に異常検出回数を加算計数する工程、工程６０１ｄから工程６０５ｄまでの動作は、Ｄ相界磁コイル１０３ｄ系統の異常を検出し、ステッピングモータ１０１ａの逆転起動動作毎に異常検出回数を加算計数する工程であり、各系統では界磁コイルや開閉素子及び配線の断線・短絡異常が合併され、分離不可状態で検出されるものである。なお、各相の異常計数カウンタは上記工程６０５ａ〜６０５ｄで加算計数されるほか、図５の工程５０５ａ〜５０５ｄでも加算計数され、上記工程６０６によって比較される加算現在値は両者を合計したものとなっている。
【００７１】
以上の説明を踏まえて、図１について概括的に作用動作を説明すると、開閉素子１１４ａ〜１１４ｄが発生するパルス列によって順次駆動されるステッピングモータ１０１ａの回転量は、発生パルス列を可逆計数する現在値カウンタ１３２によって測定され、目標位置との相対偏差に応じて可逆駆動が行われるようになっている。ステッピングモータ１０１ａの原点復帰位置は復帰検出スイッチ１０２ｄで検出され、この時点で上記現在値カウンタ１３２はリセットされるようになっているが、ストッパ位置１０２ｃに突き当たって停止するに足る十分な復帰駆動パルス列が与えられたにも関らず復帰検出スイッチ１０２ｄが動作しない時には異常警報表示器１０７が動作するようになっている。
【００７２】
開閉素子１１４ａ〜１１４ｄが界磁コイル１０３ａ〜１０３ｄに給電してから遮断すると、端子Ａ１〜Ｄ１にはサージ電圧が発生する。但し、開閉素子が短絡故障で電流遮断ができなかったり、開閉素子が開放異常で通電ができなかったような場合には上記の遮断サージ電圧は発生しない。界磁コイルが断線・短絡していたり、配線路の断線や地絡（端子Ａ１〜Ｄ１とＡ２〜Ｄ２間の配線が車載バッテリ１０４の負側端子に誤接触すること）または天絡（端子Ａ１〜Ｄ１とＡ２〜Ｄ２間の配線が車載バッテリ１０４の正側端子に誤接触すること）があっても同様に遮断サージ電圧は発生しない。
【００７３】
マイクロプロセッサ１１０ａに対する制御入力点数を削減するために、各相のサージ電圧はＯＲ結合用ダイオード１１６によって並列結合されているが、異常発生した時にはどの相の異常であったかを識別する必要がある。更に、ステッピングモータ１０１ａが高速回転している時には、ダイオード１１６による論理和出力は途切れの無い連続信号レベルになって各相の分離が行えなくなる問題がある。例えば、図２のサージ電圧２００ａは断続信号出力Ｐ１の立下がり○3によって、界磁コイル１０３ａが発生したものであり、これが断続信号Ｐ２の立上がり○4によって、記憶されてからリセットされるようになっているが、ステッピングモータ１０１ａが高速回転している時には、サージ電圧２００ａの波形が断続信号Ｐ２の立上がり○4の時点を超えて継続してる現象が発生する。
【００７４】
そのため、もしもサージ電圧波形２００ｄが発生していなくても、サージ電圧２００ａの終焉部波形によって見掛け上でサージ電圧２００ｄが発生したかのようにフリップフロップ回路１２５が誤記憶するという問題が発生する。この問題を回避するためにエミッタ抵抗１１９を小さくし、抵抗１１７を大きくしてトランジスタ１１８による検出感度を下げた場合には、車載バッテリ１０４の電源電圧が低下している時にサージ電圧が検出できなくなる問題が発生する。以上のような背景があって、各相別の異常検出はステッピングモータ１０１ａの起動初期、または低速動作の原点復帰の時に行われ、高速運転時の異常検出を回避するようになっている。
【００７５】
実施の形態２．
（１）実施の形態２の構成の詳細な説明
この発明の実施の形態２を図１のものとの相違点を中心に説明する。図７は実施の形態２に係る装置の構成ブロック図であり、図７において、１００ｂはマイクロプロセッサ１１０ｂを包含し、外部接続されたステッピングモータ１０１ｂを駆動制御する異常検出装置、１０２ａは上記ステッピングモータ１０１ｂの回転子であり、この実施の形態では、図１に示す復帰検出スイッチ１０２ｄは設けられていない。また、図１に示す電源リレー１０６ａは用いられず、異常検出装置１００ｂは車載バッテリ１０４から直接給電されたり、電源スイッチ１０５を介して給電されるようになっている。
【００７６】
異常検出装置１００ｂの内部構成に関し、開閉素子１１４ａ、１１４ｂ、１１４ｃ、１１４ｄのコレクタ端子はコネクタ端子Ａ１、Ｂ１、Ｃ１、Ｄ１に接続されて界磁コイル１０３ａ、１０３ｂ、１０３ｃ、１０３ｄを駆動する。界磁コイル１０３ａと１０３ｂはＯＲ結合用ダイオード１１６ａを介して抵抗１１７ａに接続され、また、界磁コイル１０３ｃと１０３ｄはＯＲ結合用ダイオード１１６ｃを介して抵抗１１７ｃに接続されている。
【００７７】
１１８ａはエミッタ抵抗１１９ａを介して電源端子ＭＰＷに接続され、上記抵抗１１７ａを介してＯＲ結合用ダイオード１１６ａのカソード側に接続されたトランジスタ、１２０ａは該トランジスタのベース端子と電源端子ＭＰＷ間に接続されたドロッパダイオード、１２１ａは上記トランジスタ１１８ａのコレクタ端子に接続され、トランジスタ１２２ａを駆動するベース抵抗、１２３ａは上記トランジスタ１２２ａのベース／エミッタ端子間に接続された安定抵抗、１２８ａは上記トランジスタ１２２ａのコレクタと電源端子ＭＰＷ間に接続されたプルアップ抵抗、Ｐ３ａは上記マイクロプロセッサ１１０ｂの割込み入力であり、該割込み入力は上記トランジスタ１２２ａの出力が論理レベル「０」になったことをＲＡＭメモリ１３０内の第一の記憶手段に記憶するようになっている。
【００７８】
１１８ｃはエミッタ抵抗１１９ｃを介して電源端子ＭＰＷに接続され、上記抵抗１１７ｃを介してＯＲ結合用ダイオード１１６ｃのカソード側に接続されたトランジスタ、１２０ｃは該トランジスタのベース端子と電源端子ＭＰＷ間に接続されたドロッパダイオード、１２１ｃは上記トランジスタ１１８ｃのコレクタ端子に接続され、トランジスタ１２２ｃを駆動するベース抵抗、１２３ｃは上記トランジスタ１２２ｃのベース／エミッタ端子間に接続された安定抵抗、１２８ｃは上記トランジスタ１２２ｃのコレクタと電源線ＭＰＷ間に接続されたプルアップ抵抗、Ｐ３ｃは上記マイクロプロセッサ１１０ｂの割込み入力であり、該割込み入力は上記トランジスタ１２２ｃの出力が論理レベル「０」になったことをＲＡＭメモリ１３０内の第二の記憶手段に記憶するようになっている。なお、上記マイクロプロセッサ１１０ｂはＲＯＭメモリ１３１ｂに格納されたプログラムに従って制御動作や上記外部ツール１０８との通信を行うようになっている。
【００７９】
（２）実施の形態２の作用・動作の詳細な説明
図７のとおり構成されたこの発明の実施の形態２に係る装置において、先ず図８に示す正転動作のタイムチャートに基づいて作用・動作の説明をする。図８において、マイクロプロセッサ１１０ｂの断続信号出力Ｐ１の立上がりエッジは○1○5○9で示され、立下がりエッジは○3○7○11で示されている。また、マイクロプロセッサ１１０ｂの断続信号出力Ｐ２の立上がりエッジは○4○8○12で示され、立下がりエッジは○2○6○10で示されている。断続信号出力Ｐ１の立上がりエッジ○1○5○9時点における断続信号出力Ｐ２のレベルは「Ｈ」となっていると共に、断続信号出力Ｐ１の立下がりエッジ○3○7○11時点における断続信号出力Ｐ２のレベルは「Ｌ」となっているのが正転状態を表している。
【００８０】
図８におけるＡ１、Ｂ１、Ｃ１、Ｄ１は開閉素子１１４ａ、１１４ｂ、１１４ｃ、１１４ｄのコレクタ端子電圧波形、即ち異常検出装置１００ｂのコネクタ端子Ａ１、Ｂ１、Ｃ１、Ｄ１の電圧波形を示しており、界磁コイル１０３ａ、１０３ｂ、１０３ｃ、１０３ｄへの通電時は「Ｌ」、遮断時は「Ｈ」レベルとなっている。
【００８１】
８００ａ〜８００ｄは個別状態検出信号となるサージ電圧である。このうち、８００ａは断続信号出力Ｐ１の立下がりエッジ○3で界磁コイル１０３ａの通電が遮断された時のサージ電圧波形、８００ｂは断続信号出力Ｐ１の立上がりエッジ○1で界磁コイル１０３ｂの通電が遮断された時のサージ電圧波形、８００ｃは断続信号出力Ｐ２の立下がりエッジ○2で界磁コイル１０３ｃの通電が遮断された時のサージ電圧波形、８００ｄは断続信号出力Ｐ２の立上がりエッジ○4で界磁コイル１０３ｄの通電が遮断された時のサージ電圧波形である。
【００８２】
サージ電圧８００ａ、８００ｂによる電流は図７のＯＲ結合用ダイオード１１６ａを介して抵抗１１７ａ、エミッタ抵抗１１９ａ、電源スイッチ１０５を通じて車載バッテリ１０４に吸収されるが、その一部はドロッパダイオード１２０ａに流れてトランジスタ１１８ａを駆動するので、トランジスタ１１８ａとベース抵抗１２１ａを介してトランジスタ１２２ａが駆動される。
【００８３】
その結果、サージ電圧が発生している時にはトランジスタ１２２ａのコレクタ端子は正常を意味する信号「Ｌ」レベルとなっていて、これが第一の合成状態検出信号Ｐ３ａとしてマイクロプロセッサ１１０ｂに取込まれるようになっている。サージ電圧８００ｃ、８００ｄによる電流は図７のＯＲ結合用ダイオード１１６ｃを介して抵抗１１７ｃ、エミッタ抵抗１１９ｃ、電源スイッチ１０５を通じて車載バッテリ１０４に吸収されるが、その一部はドロッパダイオード１２０ｃに流れてトランジスタ１１８ｃを駆動するので、トランジスタ１１８ｃとベース抵抗１２１ｃを介してトランジスタ１２２ｃが駆動される。
【００８４】
その結果、サージ電圧が発生している時にはトランジスタ１２２ｃのコレクタ端子は正常を意味する信号「Ｌ」レベルとなっていて、これが第二の合成状態検出信号Ｐ３ｃとしてマイクロプロセッサ１１０ｂに取込まれるようになっている。なお、例えば○3Ｂと表示した記号の意味は、○3のタイミングで読み出されるＢ相サージ電圧による一時記憶信号であり、記憶のタイミングは断続信号出力Ｐ１の立上がり○1の直後に割込み動作で記憶されたものである。
【００８５】
図７のとおり構成されたこの発明の実施の形態２の装置において、図９に示す逆転動作のタイムチャートに基づいて作用・動作の説明をする。図９において、マイクロプロセッサ１１０ｂの断続信号出力Ｐ１の立上がりエッジは○1○5○9で示され、立下がりエッジは○3○7○11で示されている。また、マイクロプロセッサ１１０ｂの断続信号出力Ｐ２の立下がりエッジは○4○8○12で示され、立上がりエッジは○2○6○10で示されている。断続信号出力Ｐ１の立上がりエッジ○1○5○9時点における断続信号出力Ｐ２のレベルは「Ｌ」となっていると共に、断続信号出力Ｐ１の立下がりエッジ○3○7○11時点における断続信号出力Ｐ２のレベルは「Ｈ」となっているのが逆転状態を表している。
【００８６】
図９におけるＡ１、Ｂ１、Ｃ１、Ｄ１は開閉素子１１４ａ、１１４ｂ、１１４ｃ、１１４ｄのコレクタ端子電圧波形、即ち異常検出装置１００ｂのコネクタ端子Ａ１、Ｂ１、Ｃ１、Ｄ１の電圧波形を示しており、界磁コイル１０３ａ、１０３ｂ、１０３ｃ、１０３ｄへの通電時は「Ｌ」、遮断時は「Ｈ」レベルとなっている。
【００８７】
９００ａ〜９００ｄは個別状態検出信号となるサージ電圧である。このうち、９００ａは断続信号出力Ｐ１の立下がりエッジ○3で界磁コイル１０３ａの通電が遮断された時のサージ電圧波形、９００ｂは断続信号出力Ｐ１の立上がりエッジ○1で界磁コイル１０３ｂの通電が遮断された時のサージ電圧波形、９００ｃは断続信号出力Ｐ２の立下がりエッジ○4で界磁コイル１０３ｃの通電が遮断された時のサージ電圧波形、９００ｄは断続信号出力Ｐ２の立上がりエッジ○2で界磁コイル１０３ｄの通電が遮断された時のサージ電圧波形である。
【００８８】
サージ電圧９００ａ、９００ｂによる電流は図７のＯＲ結合用ダイオード１１６ａを介して抵抗１１７ａ、エミッタ抵抗１１９ａ、電源スイッチ１０５を通じて車載バッテリ１０４に吸収されるが、その一部はドロッパダイオード１２０ａに流れてトランジスタ１１８ａを駆動するので、トランジスタ１１８ａとベース抵抗１２１ａを介してトランジスタ１２２ａが駆動される。その結果、サージ電圧が発生している時にはトランジスタ１２２ａのコレクタ端子は正常を意味する信号「Ｌ」レベルとなっていて、これが第一の合成状態検出信号Ｐ３ａとしてマイクロプロセッサ１１０ｂに取込まれるようになっている。
【００８９】
サージ電圧９００ｃ、９００ｄによる電流は図７のＯＲ結合用ダイオード１１６ｃを介して抵抗１１７ｃ、エミッタ抵抗１１９ｃ、電源スイッチ１０５を通じて車載バッテリ１０４に吸収されるが、その一部はドロッパダイオード１２０ｃに流れてトランジスタ１１８ｃを駆動するので、トランジスタ１１８ｃとベース抵抗１２１ｃを介してトランジスタ１２２ｃが駆動される。
【００９０】
その結果、サージ電圧が発生している時にはトランジスタ１２２ｃのコレクタ端子は正常を意味する信号「Ｌ」レベルとなっていて、これが第二の合成状態検出信号Ｐ３ｃとしてマイクロプロセッサ１１０ｂに取込まれるようになっている。なお、例えば○3Ｂと表示した記号の意味は、○3のタイミングで読み出されるＢ相サージ電圧による一時記憶信号であり、記憶のタイミングは断続信号出力Ｐ１の立上がり○1の直後に割込み動作で記憶されたものである。
【００９１】
図７のものの全体動作説明用フローチャートを示す図１０において、４５０はマイクロプロセッサ１１０ｂの動作開始工程、４５２は該工程に続いて作用し、工程４６２で後述するフラグがセットされているかどうかによって判定される初回動作であるかどうかの判定工程、４５５は該工程がＹＥＳの時に作用し、図７の現在値カウンタ１３２を最大値にセットする工程、４５６は該工程に続いて作用し、原点復帰のために逆転パルス列として断続信号出力Ｐ１、Ｐ２を発生する工程（原点復帰動作制御手段）、４５７は該工程に続いて作用し、図１２で後述するサブルーチンプログラム、４６１は該サブルーチンプログラムに続いて作用し、現在値カウンタ１３２の現在値が０になったかどうかを判定する工程であり、該工程４６１で現在値カウンタ１３２の現在値が０になるまでは上記工程４５６へ復帰すると共に、現在値が０になれば工程４６２へ移行して原点復帰フラグがセットされる。
【００９２】
４６６は上記工程４５２がＮＯの判定であって原点復帰動作が完了している時に作用し、図示しない駆動制御手段の中からステッピングモータ１０１ｂの目標回転位置を読み出す工程、４６７は該工程に続いて作用し、現在値カウンタ１３２の現在値を読み出す工程、４６８は該工程に続いて作用し、上記工程４６６によって読み出された目標位置と上記工程４６７で読み出された現在値を比較する工程、４６５は上記工程４６８が偏差正常の判定であった時、または上記工程４６２に続いて移行する動作終了工程であり、該動作終了工程において再度動作開始工程４５０が活性化されることによって繰返して制御動作が行われるようになっている。
【００９３】
４７０は上記工程４６８が位置偏差過大の判定を行った時に作用し、位置偏差の正負によって補正回転方向を判定する工程、４７１ａは該工程が正転判定であった時に作用し、断続信号出力Ｐ１、Ｐ２によって正転パルス列を発生する工程、４７３ａは該工程に続いて作用し、図１１で後述するサブルーチンプログラム、４７５ａは該サブルーチンプログラムに続いて作用し、現在時点での目標位置と現在位置を比較して正転パルス列の発生を継続するかどうかを判定する工程であり、該工程が継続判定であった時には上記工程４７１ａへ復帰し、継続停止であった時には終了工程４６５へ移行するようになっている。
【００９４】
４７１ｂは上記工程４７０が逆転判定であった時に作用し、断続信号出力Ｐ１、Ｐ２によって逆転パルス列を発生する工程、４７３ｂは該工程に続いて作用し、図１２で後述するサブルーチンプログラム、４７５ｂは該サブルーチンプログラムに続いて作用し、現在時点での目標位置と現在位置を比較して逆転パルス列の発生を継続するかどうかを判定する工程であり、該工程が継続判定であった時には上記工程４７１ｂへ復帰し、継続停止であった時には終了工程４６５へ移行するようになっている。以上の動作を総括説明すると、工程４５２から工程４６２までの動作は、電源投入時における原点復帰動作と、原点復帰過程での異常検出に関するものである。工程４６６以降の工程は通常運転時における正逆転駆動と異常検出に関するものであるが、異常検出のためのサブルーチンプログラム４７３ａや４７３ｂ、４５７は図１１、図１２で説明する。
【００９５】
図７のものの正転時異常検出動作説明用フローチャートを示す図１１において、５５０は図１０の工程４７１ａに続いて活性化されるサブルーチンプログラムの動作開始工程、５５１ａは該工程５５０に続いて作用し、断続信号出力Ｐ１が立下がったかどうかを判定する工程、５５１ｂは該工程５５１ａがＮＯの判定であった時に作用し、断続信号出力Ｐ１が立上がったかどうかを判定する工程、５５１ｃは該工程５５１ｂがＮＯの判定であった時に作用し、断続信号出力Ｐ２が立下がったかどうかを判定する工程、５５１ｄは該工程５５１ｃがＮＯの判定であった時に作用し、断続信号出力Ｐ２が立上がったかどうかを判定する工程であり、上記工程５５１ｄの判定がＮＯであった時は上記工程５５１ａに復帰するようになっており、上記工程５５１ａ〜５５１ｄは循環繰返し動作を行いながら断続信号Ｐ１またはＰ２が立上がりまたは立下がるのを検出する工程となっている。
【００９６】
５５２ａは断続信号Ｐ１が立下がったことによって界磁コイル１０３ａの電流が遮断され、Ａ相サージ電圧が発生したことを入力端子Ｐ３ａを介して割込み記憶する第一の一時記憶手段、５５２ｂは断続信号Ｐ１が立上がったことによって界磁コイル１０３ｂの電流が遮断され、Ｂ相サージ電圧が発生したことを入力端子Ｐ３ａを介して割込み記憶する第一の一時記憶手段、５５２ｃは断続信号Ｐ２が立下がったことによって界磁コイル１０３ｃの電流が遮断され、Ｃ相サージ電圧が発生したことを入力端子Ｐ３ｃを介して割込み記憶する第二の一時記憶手段、５５２ｄは断続信号Ｐ２が立上がったことによって界磁コイル１０３ｄの電流が遮断され、Ｄ相サージ電圧が発生したことを入力端子Ｐ３ｃを介して割込み記憶する第二の一時記憶手段であり、上記第一の一時記憶手段５５２ａと５５２ｂは前記ＲＡＭメモリ１３０の中のどれか一点の同一メモリ、上記第二の一時記憶手段５５２ｃと５５２ｄは前記ＲＡＭメモリ１３０の中の他のどれか一点の同一メモリとなっている。
【００９７】
５５３ａは上記工程５５１ａがＹＥＳの判定であった時に作用し、上記第一の一時記憶手段５５２ｂに合成状態検出信号Ｐ３ａがセットされているかどうかを判定する工程、５５３ｂは上記工程５５１ｂがＹＥＳの判定であった時に作用し、上記第一の一時記憶手段５５２ａに合成状態検出信号Ｐ３ａがセットされているかどうかを判定する工程、５５３ｃは上記工程５５１ｃがＹＥＳの判定であった時に作用し、上記第二の一時記憶手段５５２ｄに合成状態検出信号Ｐ３ｃがセットされているかどうかを判定する工程、５５３ｄは上記工程５５１ｄがＹＥＳの判定であった時に作用し、上記第二の一時記憶手段５５２ｃに合成状態検出信号Ｐ３ｃがセットされているかどうかを判定する工程である。
【００９８】
５５４ａは上記工程５５３ａがＹＥＳの判定であった時に作用し、上記第一の一時記憶手段５５２ｂに記憶された合成状態検出信号をリセットする工程、５５４ｂは上記工程５５３ｂがＹＥＳの判定であった時に作用し、上記第一の一時記憶手段５５２ａに記憶された合成状態検出信号をリセットする工程、５５４ｃは上記工程５５３ｃがＹＥＳの判定であった時に作用し、上記第二の一時記憶手段５５２ｄに記憶された合成状態検出信号をリセットする工程、５５４ｄは上記工程５５３ｄがＹＥＳの判定であった時に作用し、上記第二の一時記憶手段５５２ｃに記憶された合成状態検出信号をリセットする工程である。
【００９９】
５５５ａ〜５５５ｄは異常検出回数計数工程（個別判定記憶手段＝相別異常計数記憶手段）である。そのうち、５５５ａは上記工程５５３ａがＮＯの判定であった時に作用し、図示しないＢ相異常計数カウンタで異常検出回数を加算計数する工程、５５５ｂは上記工程５５３ｂがＮＯの判定であった時に作用し、図示しないＡ相異常計数カウンタで異常検出回数を加算計数する工程、５５５ｃは上記工程５５３ｃがＮＯの判定であった時に作用し、図示しないＤ相異常計数カウンタで異常検出回数を加算計数する工程、５５５ｄは上記工程５５３ｄがＮＯの判定であった時に作用し、図示しないＣ相異常計数カウンタで異常検出回数を加算計数する工程であり、上記工程５５５ａ〜５５５ｄによって合成状態検出信号Ｐ３ｃやＰ３ａが発生しなかったことを相別に分離して記憶するようになっている。
【０１００】
５５６は上記工程５５４ａ〜５５４ｄまたは上記工程５５５ａ〜５５５ｄに続いて作用し、上記工程５５５ａ〜５５５ｄで計数された異常検出回数のどれかが所定値を超過したかどうか、または上記工程５５５ａ〜５５５ｄで計数された異常検出回数の総和の回数が所定値を超過したかどうかを判定する工程、５５７は該工程がＹＥＳの判定であった時に作用し、前記異常警報表示器１０７に対する駆動出力ＤＲ２を発生する工程、５５８は上記工程５５６がＮＯの判定であった時、または上記工程５５７に続いて作用し、図１０の工程４７５ａへ移行する復帰ラベルである。
【０１０１】
以上の動作を総括説明すると、工程５５１ａから工程５５５ａまでの動作は、Ｂ相界磁コイル１０３ｂ系統の異常を検出して、異常検出回数を加算計数する工程、工程５５１ｂから工程５５５ｂまでの動作は、Ａ相界磁コイル１０３ａ系統の異常を検出して、異常検出回数を加算計数する工程、工程５５１ｃから工程５５５ｃまでの動作は、Ｄ相界磁コイル１０３ｄ系統の異常を検出して、異常検出回数を加算計数する工程、工程５５１ｄから工程５５５ｄまでの動作は、Ｃ相界磁コイル１０３ｃ系統の異常を検出して、異常検出回数を加算計数する工程であり、各系統では界磁コイルや開閉素子及び配線の断線・短絡異常が合併され、分離不可状態で検出されるものである。なお、各相の異常計数カウンタは上記工程５５５ａ〜５５５ｄで加算計数されるほか、図１２の工程６５５ａ〜６５５ｄでも加算計数され、上記工程５５６によって比較される加算現在値は両者を合計したものとなっている。
【０１０２】
図７のものの逆転時異常検出動作説明用フローチャートを示す図１２において、６５０は図１０の工程４７１ｂまたは工程４５６に続いて活性化されるサブルーチンプログラムの動作開始工程、６５８は工程６５６がＮＯの判定であった時、または工程６５７に続いて作用し、図１０の工程４７５ｂまたは工程４６１へ移行する復帰ラベルであり、上記工程６５０〜工程６５８間の動作は図１１の場合と同様であり、５００番台の数値を６００番台に置き直したものである。なお、図１１と図１２において、５５２ａ、５５２ｂ、６５２ａ、６５２ｂは便宜上で異なる番号が用いられているが、実態としては同一の第一の一時記憶手段であって、該一時記憶手段はＲＡＭメモリ１３０内に設けられ、グループ別の合成状態検出信号Ｐ３ａの割込み入力信号を更新記憶するようになっている。
【０１０３】
同様に、５５２ｃ、５５２ｄ、６５２ｃ、６５２ｄは便宜上で異なる番号が用いられているが、実態としては同一の第二の一時記憶手段であって、該一時記憶手段はＲＡＭメモリ１３０内に設けられ、グループ別の合成状態検出信号Ｐ３ｃの割込み入力信号を更新記憶するようになっている。
【０１０４】
以上の説明を踏まえて、図７について概括的に作用・動作を説明すると、開閉素子１１４ａ〜１１４ｄが発生するパルス列によって順次駆動されるステッピングモータ１０１ｂの回転量は、発生パルス列を可逆計数する現在値カウンタ１３２によって測定され、目標位置との相対偏差に応じて可逆駆動が行われるようになっている。ステッピングモータ１０１ｂの原点復帰は移動体１０２ｂがストッパ１０２ｃ位置に突き当たって停止するに足る十分な復帰駆動パルス列が与えられたことによって原点復帰したと見做すようになっている。
【０１０５】
開閉素子１１４ａ〜１１４ｄが界磁コイル１０３ａ〜１０３ｄに給電してから遮断すると、端子Ａ１〜Ｄ１にはサージ電圧が発生する。但し、開閉素子が短絡故障で電流遮断ができなかったり、開閉素子が開放異常で通電ができなかったような場合には上記の遮断サージ電圧は発生しない。界磁コイルが断線・短絡していたり、配線路の断線や地絡（端子Ａ１〜Ｄ１とＡ２〜Ｄ２間の配線が車載バッテリ１０４の負側端子に誤接触すること）または天絡（端子Ａ１〜Ｄ１とＡ２〜Ｄ２間の配線が車載バッテリ１０４の正側端子に誤接触すること）があっても同様に遮断サージ電圧は発生しない。
【０１０６】
マイクロプロセッサ１１０ｂに対する制御入力点数を削減するために、Ａ相とＢ相のサージ電圧はＯＲ結合用ダイオード１１６ａによって並列結合されているが、異常発生した時にはどの相の異常であったかを識別する必要がある。同様に、Ｃ相とＤ相のサージ電圧はＯＲ結合用ダイオード１１６ｃによって並列結合されているが、異常発生した時にはどの相の異常であったかを識別する必要がある。なお、ステッピングモータ１０１ｂが高速回転していても、ダイオード１１６ａや１１６ｃによる論理和出力は途切れを伴った断続信号レベルになって各相の分離が行えるようになっている。以上のように、非隣接サージ電圧をダイオード１１６ａまたは１１６ｃによって並列結合することによって、高速運転時の異常検出が可能であって、マイクロプロセッサ１１０ｂの入力端子数を削減した上で、異常発生相の分離が行えるようになっている。
【０１０７】
発明の他の実施の形態
図１で示したこの発明の実施の形態の装置によれば、一時記憶手段はマイクロプロセッサ１１０ａの外部に設けられたフリップフロップ回路１２５によって構成されているが、合成状態検出信号Ｐ３をマイクロプロセッサ１１０ａの割込み入力端子に直接接続して、フリップフロップ回路１２５を省略してＲＡＭメモリ１３０を用いるようにすることもできる。図７で示したこの発明の実施の形態の装置によれば、一時記憶手段はマイクロプロセッサ１１０ｂに設けられたＲＡＭメモリ１３０が使用され、しかも界磁コイル１０３ａ、１０３ｂのグループと界磁コイル１０３ｃ、１０３ｄのグループに分けて一対の一時記憶手段が用いられているが、一時記憶手段は各界磁コイル毎に個別に設けてもさしつかえはない。
【０１０８】
図１、図７の実施の形態によれば、ステッピングモータの駆動量を測定するために現在値カウンタが設けられ、該現在値カウンタはステッピングモータに対する駆動パルスを可逆計数するオープンループ制御方式となっている。しかし、ステッピングモータの回転子に２相式の回転センサを設け、該回転センサの発生パルスを現在値カウンタで可逆計数するようにすれば位置制御に関するクローズドループ制御を行うことができる。更に、上記回転センサに代わって、絶対位置検出センサを設けると、原点復帰検出スイッチも省略することができる。
【０１０９】
【発明の効果】
以上の説明で明らかなとおり、請求項１の発明によれば、マイクロプロセッサによって生成された断続信号出力に応動して順次開閉動作する複数の開閉素子によって駆動され、多相界磁コイルを所定順序で順次付勢することによって所定角度毎に正逆回転動作を行うステッピングモータにおいて、各相の個別状態検出手段と全相の合成状態検出手段と一時記憶手段と個別判定記憶手段とリセット手段と異常警報表示手段とを備え、上記ステッピングモータの駆動開始または回転方向反転後の初回の通電遮断に対して上記サージ電圧の合成検出信号が発生しなかったことを通電遮断された相別に記憶して、異常判定を行うようになっている。従って、取扱い信号点数が削減されてハードウエア構成が安価、簡易になると共に、ステッピングモータの高速運転時に検出サージ電圧が途切れの無い連続波形になることがあっても確実に相別異常が検出できる効果がある。
【０１１０】
また、請求項２の発明によれば、請求項１において、原点復帰動作制御手段を備え、上記個別判定記憶手段は上記ステッピングモータの駆動開始または回転方向反転後の初回の通電遮断に対して上記サージ電圧の合成検出信号が発生しなかったことを通電遮断された相別に記憶すると共に、上記ステッピングモータの原点復帰動作中において、上記サージ電圧の合成検出信号が発生しなかったことを通電遮断された相別に記憶するようになっている。従って、運転開始時と運転中において相別異常が検出できるので、異常があれば速やかに検出することができる効果がある。
【０１１１】
また、請求項３の発明によれば、請求項２において、電源リレーと現在値カウンタと復帰検出スイッチとを備えている。従って、電源スイッチが遮断された運転停止後に原点復帰を行っておくことにより、電源投入時は復帰検出スイッチの動作を確認することで直ちに正常運転を開始することができる効果がある。
【０１１２】
また、請求項４の発明によれば、請求項２または請求項３において、現在値カウンタと最大量設定手段と復帰検出スイッチと復帰異常判定手段とを備えている。従って、ステッピングモータまたは機構系の異常を検出して上記異常警報表示器を動作させることができる効果がある。
【０１１３】
また、請求項５の発明によれば、請求項１または請求項２において、上記一時記憶手段として上記マイクロプロセッサの外部に設けられたフリップフロップ回路が用いられている。従って、併用マイクロプロセッサの高速処理制御負担が軽減されて、高速運転制御に適すると共に、検出信号が論理結合されているのでハードウエアとしてのフリップフロップ回路は１個あればよく、経済的に構成することができる効果がある。
【０１１４】
また、請求項６の発明によれば、マイクロプロセッサによって生成された断続信号出力に応動して順次開閉動作する複数の開閉素子によって駆動され、多相界磁コイルを所定順序で順次付勢することによって所定角度毎に正逆回転動作を行うステッピングモータにおいて、各相の個別状態検出手段と第一、第二の合成状態検出手段と一時記憶手段と個別判定記憶手段とリセット手段と異常警報表示手段とを備えている。従って、ステッピングモータを高速運転しても、グループ別の検出信号であるサージ電圧が途切れのある断続波形となって、相別異常の検出が可能となると共に、取扱う信号点数が削減されて簡易、安価に異常検出が行える効果がある。
【０１１５】
また、請求項７の発明によれば、請求項１または請求項６において、上記一時記憶手段は上記マイクロプロセッサ内部のＲＡＭメモリが用いられている。従って、マイクロプロセッサの外部に接続されるハアードウエアとしてのフリップフロップ回路が不要となり、装置を小形、安価に構成することができる効果がある。
【０１１６】
また、請求項８の発明によれば、請求項１または請求項６において、上記個別判定記憶手段は異常発生回数の計数判定手段を備え、該計数判定手段は相別異常発生回数または相別異常発生回数の総和が所定値を超過した時に上記異常警報表示手段を作動させるようになっている。従って、ノイズ誤動作等があっても、早まった異常判定を行って混乱を来すことがない実用上の効果がある。
【０１１７】
また、請求項９の発明によれば、請求項１または請求項６において、上記マイクロプロセッサには外部ツール接続用インタフェースが設けられ、上記個別判定記憶手段の内容は上記外部ツールによって読み出し表示されると共に、外部ツールからの指令によってリセットされるようになっている。従って、異常系統が識別できるので、特定された異常相について、開閉素子または界磁コイルまたは配線のいずれの異常であるかを点検して、速やかに異常要素の除去、交換が行える効果がある。
【図面の簡単な説明】
【図１】この発明の実施の形態１に係るモータ駆動系の異常検出装置を示すブロック図である。
【図２】図１のステッピングモータの正転動作を説明するタイムチャートである。
【図３】図１のステッピングモータの逆転動作を説明するタイムチャートである。
【図４】図１の全体動作説明用フローチャートである。
【図５】図１のステッピングモータ正転時における異常検出動作を説明するフローチャートである。
【図６】図１のステッピングモータ逆転時における異常検出動作を説明するフローチャートである。
【図７】この発明の実施の形態２に係るモータ駆動系の異常検出装置を示すブロック図である。
【図８】図７のステッピングモータの正転動作を説明するタイムチャートである。
【図９】図７のステッピングモータの逆転動作を説明するタイムチャートである。
【図１０】図７の全体動作説明用フローチャートである。
【図１１】図７のステッピングモータ正転時における異常検出動作を説明するフローチャートである。
【図１２】図７のステッピングモータ逆転時における異常検出動作を説明フローチャートである。
【符号の説明】
Ｐ１、Ｐ２断続信号出力、
Ｐ３合成状態検出信号、
Ｐ３ａ第一の合成状態検出信号、
Ｐ３ｃ第二の合成状態検出信号、
ＲＳＴリセット信号出力、
１００ａ、１００ｂ異常検出装置、
１０１ａ、１０１ｂステッピングモータ、
１０２ｄ復帰検出スイッチ、
１０３ａ〜１０３ｄ界磁コイル、
１０５電源スイッチ、
１０６ａ電源リレー、
１０７異常警報表示器、
１０８外部ツール
１１０ａ、１１０ｂマイクロプロセッサ、
１１１インタフェース、
１１４ａ〜１１４ｄ開閉素子、
１２５フリップフロップ回路（一時記憶手段）、
１３０ＲＡＭメモリ（一時記憶手段）、
１３２現在値カウンタ、
２００ａ〜２００ｄサージ電圧（個別状態検出信号）、
３００ａ〜３００ｄサージ電圧（個別状態検出信号）、
４０５最大量設定手段、
４０６原点復帰動作制御手段、
４１１復帰異常判定手段、
４１２異常警報表示手段、
４２６駆動開始遅延確認手段、
４５５最大量設定手段、
４５６原点復帰動作制御手段、
５０４ａ〜５０４ｄリセット手段、
５０５ａ〜５０５ｄ個別判定記憶手段（相別異常計数記憶手段）、
５０６計数判定手段、
５０７異常警報表示手段、
５５２ａ・５５２ｂ第一の一時記憶手段、
５５２ｃ・５５２ｄ第二の一時記憶手段、
５５４ａ・５５４ｂ第一のリセット手段、
５５４ｃ・５５４ｄ第二のリセット手段、
５５５ａ〜５５５ｄ個別判定記憶手段（相別異常計数記憶手段）、
５５６計数判定手段、
５５７異常警報表示手段、
６０４ａ〜６０４ｄリセット手段、
６０５ａ〜６０５ｄ個別判定記憶手段（相別異常計数記憶手段）、
６０６計数判定手段、
６０７異常警報表示手段、
６５２ａ・６５２ｂ第一の一時記憶手段、
６５２ｃ・６５２ｄ第二の一時記憶手段、
６５４ａ・６５４ｂ第一のリセット手段、
６５４ｃ・６５４ｄ第二のリセット手段、
６５５ａ〜６５５ｄ個別判定記憶手段（相別異常計数記憶手段）、
６５６計数判定手段、
６５７異常警報表示手段、
８００ａ〜８００ｄサージ電圧（個別状態検出信号）、
９００ａ〜９００ｄサージ電圧（個別状態検出信号）。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an abnormality detection device for a motor drive system used for drive control of, for example, an adjustment valve for circulating gas amount provided in an exhaust gas circulation passage of an automobile engine or an intake valve for idle rotation speed control. In particular, it can easily detect disconnection / short-circuit abnormalities in the multiphase field coil of the stepping motor used in the motor drive system, the field coil drive switching element, or the wiring between the field coil and the switching element. The present invention relates to an improved abnormality detection device for a motor drive system.
[0002]
[Prior art]
Various methods are disclosed as means for detecting disconnection / short circuit abnormality of a load itself, a driving switching element, or a wiring between a load and a switching element, using a field coil for a stepping motor as a load. The typical method is as follows.
[0003]
A = Load current detection method:
When a field coil serving as a load is energized, a voltage drop generated in the current detection series resistor is monitored to determine whether or not an appropriate current is flowing. This means that an excessive current flows if there is a load short circuit, wiring short circuit, etc., but if there is a load disconnection, wiring disconnection, switch circuit abnormality, etc., only a current less than a predetermined value flows. Abnormality is comprehensively detected.
[0004]
This load current detection method is an effective means for automatically shutting off the switching element when the load or wiring is short-circuited and preventing the switching element from being damaged. In such a case, a delay in current rise occurs immediately after the opening / closing element is turned on, so that it is necessary to perform a delay detection process that does not inadvertently determine that the disconnection is abnormal.
[0005]
B = Leakage current detection method:
A high resistance that flows leakage current is connected in parallel with the load drive switching element, and the divided voltage of the high resistance is monitored. If there is no leakage current flowing to the load when the switching element is shut off, the load or wiring An abnormality of each part is comprehensively detected as an open circuit or a short circuit abnormality of the switching element.
[0006]
C = Surge voltage detection method:
Detects a surge voltage generated by an inductive load when the load drive switching element is shut off. If there is no surge voltage, the load / wiring is disconnected, the switching element is shut off abnormally, or the load / wiring is shut off. As a result, abnormality of each part is detected comprehensively. Even in this surge voltage detection method, there is a delay in the generation of a surge voltage immediately after the switching element is cut off, so that it is necessary to perform a delay detection process that does not inadvertently determine that there is an abnormality.
[0007]
Japanese Patent Laid-Open No. 3-203599 (Patent No. 2639144) “Exhaust Gas Circulation Valve Control Device” (Document A) is an example of stepping motor drive control based on a load current detection method. Japanese Patent Laid-Open No. 10-257799 “Output Open Detection Device for Multi-Channel Output Device” (Document B) is an example of stepping motor drive control based on a leakage current detection method. Japanese Patent Laid-Open No. 7-99796, “Stepping Motor Drive Device” (Document AB) is an example of stepping motor drive control using both a load current detection method and a leakage current detection method.
[0008]
On the other hand, as known abnormality detection means for a large number of electric loads, an external hardware (H / W) system in which the result of determination / synthesis by hardware is taken into a microprocessor and a synthesized status signal are used. It is broadly classified into an internal software (S / W) system that inputs to a microprocessor and performs determination processing inside the microprocessor.
[0009]
In the above document A, an external H / W method is adopted in which an abnormality relating to the four field coils of the stepping motor is delayed and latched, and a comprehensive abnormality determination result obtained by ANDing this is taken into the microprocessor. In the above document B, normal state signals related to the four field coils of the stepping motor are OR-coupled by diodes, the integration circuit is reset by the output signal, and the output of the integration circuit is micro-measured as a result of the overall abnormality determination as necessary It is an external H / W system that can be incorporated into the processor. The above-mentioned document AB is an internal S / W system that detects disconnection / short circuit by logically combining various state signals and inputting them to the microprocessor and monitoring the period and duty ratio of the input pulse train in the microprocessor. ing.
[0010]
In addition, as a known technique related to the present invention, Japanese Patent Publication No. 7-92016 “Failure detection circuit for fuel injection valve drive circuit for internal combustion engine” (Document C) is an electromagnetic coil for driving a fuel injection valve based on a surge voltage detection system. This is an example of the drive control.
[0011]
Further, according to Japanese Patent Application Laid-Open No. 5-18315, “Automotive Engine Control Device” (Document D), a power switch is used to initialize an actuator that is driven and controlled by a microprocessor built in the engine control device. It is stated that power is supplied to the engine control device via the power relay, and the operation of the power relay is continued even after the power switch is shut off, and the power relay is shut off upon completion of initialization.
[0012]
In addition, according to Japanese Patent Application No. 2000-380652, “Abnormality Detection Device for In-vehicle Electric Load Drive System” (Document E), an internal S / W method and a means for detecting and detecting abnormal phases are presented. . The present invention relates to an improvement in the case where the above-mentioned document E is applied to a stepping motor and abnormality is detected by surge voltage detection.
[0013]
[Problems to be solved by the invention]
(1) Explanation of problems in the prior art
In the prior art as described above, the external H / W method found in Document A or Document B is disadvantageous in terms of size and cost, and in this respect, the internal S / W method as shown in Document AB is desirable. . However, this AB document has no inconvenient point of specifying which load system out of many electric loads is abnormal, which makes maintenance work difficult. .
[0014]
In addition, when the surge voltage detection method found in Document C is applied to a multiphase field coil, there is a feature that it is possible to comprehensively detect abnormalities in the field coil, switching elements, wiring, etc. If the surge voltages are combined in parallel, there is a problem that it is difficult to detect and detect abnormal phases when the stepping motor is driven at high speed.
[0015]
(2) Description of the object of the invention
The first object of the present invention is to use an inexpensive and simple individual H / W individual state detection signal based on surge voltage detection, and input a single combined state detection signal obtained by logically combining the individual state detection signals to the microprocessor. In addition, while avoiding abnormality determination during high-speed operation, correct abnormality detection is performed by S / W processing in the microprocessor, and an abnormal load system can be identified to facilitate maintenance work. The object is to obtain a drive system abnormality detection device.
[0016]
A second object of the present invention is to use an inexpensive and simple individual H / W individual state detection signal based on surge voltage detection, and input a plurality of combined state detection signals obtained by logically combining the individual state detection signals to a microprocessor. Thus, it is possible to determine an abnormality during high-speed operation, to detect a correct abnormality by S / W processing in the microprocessor, and to identify an abnormal load system so that maintenance work is facilitated. It is to obtain an abnormality detection device.
[0017]
[Means for Solving the Problems]
  According to a first aspect of the present invention, there is provided an abnormality detection device for a motor drive system in which a multiphase field coil is energized in a predetermined order to correct a stepping motor in response to a microprocessor and an intermittent signal generated by the microprocessor. A plurality of switching elements that are driven in reverse, and surge voltages generated when the field coils are de-energized by the switching elements are detected for each phase, and detection signals are generated to confirm the energization and decoupling of the phase field coils. Individual state detection means for generating, and a combined state detection means for generating a composite signal for logically summing signals detected by the individual state detection means and confirming energization and interruption of the all-phase field coils,A drive start delay confirmation means for confirming that the drive stop time of the stepping motor or the pause time when the rotation direction is reversed is a predetermined value or more;Temporary storage means for storing the generation of a composite signal detected by the composite state detection means, and stored at a variable delay time immediately after the first rising or falling time after the intermittent signal has been paused for a predetermined time or more. Individual determination storage means for reading out the contents of temporary storage at the next rising or falling time of the intermittent signal and storing the presence / absence of an abnormality for each phase, after the individual determination storage means stores the presence / absence of the current abnormality for a phase Responding to the fact that the contents of the temporary storage means are erased and at least one of the reset means and the individual determination storage means that can newly store the next synthesized signal is abnormally stored. An abnormality alarm display means for operating an abnormality alarm indicator is provided, and the individual determination storage means is the first communication after the stepping motor has been stopped for a predetermined time or more. Against blocking, synthetic detection signal is stored in a separate phase that is energized shut off that did not occur in the surge voltage, it is characterized in that the abnormality determination during forward and reverse rotation start of the stepping motor.
[0018]
Further, in the device according to claim 1, the device operates in the initial operation at the time of power-on or / and in the final operation immediately before the power-off, and returns to the original position at a low speed operation below the limit at which the surge voltage waveform becomes an intermittent waveform. The individual determination storage means does not generate a combined detection signal of the surge voltage for the first interruption of energization after the start of driving of the stepping motor or reversal of the rotation direction. This is stored for each phase in which the current is cut off, and the fact that the combined detection signal of the surge voltage is not generated during the origin return operation of the stepping motor is stored for each phase in which the current is cut off. It is what.
[0019]
  Further, in the apparatus according to claim 2, when the power switch is turned on, it operates immediately to supply power to the abnormality detection apparatus, and at least until the stepping motor returns to the origin after the power switch is turned off. A power supply relay that performs a delay cut-off operation that cuts off the power after continuing the supply, and a current operation that measures the current rotation position of the stepping motor by reversibly counting the drive pulse amount or moving pulse amount of the stepping motor.valueOperates when the counter and the stepping motor return to the home position, resets the current value counter, and returns to the home position after stopping the operation when the power switch is turned off. It is characterized by having a return detection switch that can start the operation.
[0020]
Further, in the apparatus according to claim 2 or claim 3, prior to the return to origin operation, a current value counter for reversibly counting the driving pulse amount or the moving pulse amount of the stepping motor and measuring the current rotational position of the stepping motor, Maximum amount setting means that is set for the current value counter and sets a target drive pulse amount that is sufficient to move the stepping motor from the forward rotation limit position to the reverse rotation limit position. When the stepping motor returns to the home position A return detection switch that operates to reset the current value counter, and determines whether or not the return detection switch has operated after performing an origin return operation with the target drive pulse amount, and the stepping motor Or equipped with return abnormality judgment means that detects abnormality of the mechanical system and operates the abnormality alarm indicator It is an feature.
[0021]
Further, in the apparatus according to claim 1 or claim 2, the temporary storage means uses a flip-flop circuit provided outside the microprocessor, the flip-flop circuit is set by the synthesized state detection signal, It is read and reset by the microprocessor.
[0022]
  According to a sixth aspect of the present invention, there is provided an abnormality detection device for a motor drive system, which responds to an intermittent signal generated by a microprocessor and the microprocessor and urges a multi-phase field coil in a predetermined order to provide a stepping motor. Detects the surge voltage generated when the field coil is de-energized by the switching elements, and generates a detection signal for confirming the energization and de-energization of each phase field coil. Individual state detecting means for generating a combined signal for logically summing signals of groups not adjacently operated among the signals detected by the individual state detecting means to confirm energization / cutoff of the field coils of each group. The combined signals detected by the first and second combined state detecting means and the first and second combined state detecting means are reduced via the first and second interrupt input terminals. Temporary storage means for separating each group and storing it in the RAM memory in the microprocessor, and for each group with a variable delay time immediately after the previous rise or fall of the intermittent signal output for each group. Individual determination storage means for reading out the contents of the stored temporary storage at the current fall or rise time of the intermittent signal output and storing the presence / absence of abnormality for each phase, and the individual determination storage means After the presence / absence is stored, the contents of the temporary storage means are erased, and at least one of the reset means and the individual determination storage means that can newly store the next synthesized signal is abnormally stored. The abnormality alarm indicator is activated in response to the fact that the stepping motor is continuously driven at high speed so that abnormality can be determined. It is characterized in that it comprises the anomaly alarm display unit.
[0023]
  Further, in the apparatus according to claim 1 or 6, the RAM memory in the microprocessor is used as the temporary storage means, and the RAM memory has a period at a time interval shorter than a pulse width of the synthesized state detection signal. It is set through an interrupt input terminal of a microprocessor for which input monitoring is performed, and is read out and reset within the microprocessor.
[0024]
  Also,Claim 1 Or according to claim 6In the apparatus, counting determination means for counting the number of occurrences of abnormality stored in the individual determination storage means and activating the abnormality alarm display means when the number of occurrences of phase-specific abnormalities or the sum of the number of occurrences of phase-specific abnormalities exceeds a predetermined value It is characterized by comprising.
[0025]
  Also,According to claim 1 or claim 6In the apparatus, the microprocessor is provided with an external tool connection interface, and the contents of the individual determination storage means are read and displayed by the external tool, and the contents are reset by a command from the external tool. It is characterized by being.
[0026]
DETAILED DESCRIPTION OF THE INVENTION
Embodiment 1 FIG.
(1) Detailed description of the configuration of the first embodiment
Embodiment 1 of the present invention will be described below with reference to the drawings. FIG. 1 shows a configuration block of an apparatus according to Embodiment 1 of the present invention. In FIG. 1, reference numeral 100a includes a microprocessor 110a, and an abnormality detection apparatus 102a for driving and controlling an externally connected stepping motor 101a. Is a rotor of the stepping motor 101a, 102b is a moving body that performs forward / reverse operation in the illustrated direction by the rotor, 102c is a stopper provided at a forward / reverse limit position of the moving body, and 102d is the moving body 102b. The return detection switches 103a, 103b, 103c, and 103d that close when the stepping motor 101a reaches the reverse rotation limit position, that is, when the stepping motor 101a returns to the home position, are multiphase field coils, and one end of each field coil. Is the connector of the abnormality detecting device 100a via the connector terminals A2, B2, C2, and D2. And is connected to the child A1, B1, C1, D1.
[0027]
Reference numeral 104 denotes an in-vehicle battery serving as a power source for the stepping motor 101a, 105 denotes a power switch, 106a denotes a power relay energized from the in-vehicle battery 104 via the power switch 105 and the diode 105a, and 106b denotes an output contact of this relay. The other ends of the field coils 103a, 103b, 103c, and 103d are connected to the in-vehicle battery 104 through an output contact 106b.
[0028]
  SLP is a terminal of the abnormality detecting device 100a connected to the in-vehicle battery 104, and MPW is a terminal of the abnormality detecting device 100a connected to the in-vehicle battery 104 through the output contact 106b. Reference numeral 107 denotes the abnormality detection apparatus 100a.Drive outputAn abnormality alarm indicator (LMP) 108 driven from the DR 2 is an external tool connected to the communication interface (I / F) 111 of the abnormality alarm device 100 a via the cable 109.
[0029]
Regarding the internal configuration of the abnormality detection apparatus 100a, 114a, 114b, 114c, and 114d are switching elements constituted by transistors, 113a, 113b, 113c, and 113d are base resistors that drive the switching elements, and 115b and 115d are base resistors 113b, respectively. , 113d, logic inversion elements 112a and 112c are pull-down resistors connected to the intermittent signal outputs P1 and P2 of the microprocessor 100a.
[0030]
Among the switching elements 114a, 114b, 114c, and 114d, intermittent signal outputs P1 and P2 are supplied to the switching elements 114a and 114c through the base resistance 113a and the base resistance 113c. Further, power is supplied to the open / close elements 114b and 114d through the logic inversion element 115b and the base resistance 113b, and the logic inversion element 115d and the base resistance 113d. The collector terminals of the switching elements 114a, 114b, 114c, and 114d are connected to the connector terminals A1, B1, C1, and D1 to drive the field coils 103a, 103b, 103c, and 103d, and through the OR coupling diode 116. The resistor 117 is connected.
[0031]
118 is a transistor whose emitter terminal is connected to the power supply terminal MPW via an emitter resistor 119 and further connected to the cathode side of the OR coupling diode 116 via a resistor 117, and 120 is a base terminal of the transistor and the power supply terminal MPW. A dropper diode 121 connected between them is connected to the collector terminal of the transistor 118 and a base resistor for driving the transistor 122. A stable resistor 123 is connected between the base / emitter terminals of the transistor 122.
[0032]
A power supply unit 124 is supplied with power from the power supply terminals MPW and SLP, generates a constant voltage output for control, and supplies power to the microprocessor 110a. The power supply from the power supply terminal SLP is a sleep power supply when the output contact 106b is opened. Used as A flip-flop circuit 125 is temporary storage means driven from the collector terminal of the transistor 122.
[0033]
  P4 is an input signal for reading the set output of the flip-flop circuit 125 into the microprocessor 110a, and RST is an input signal to the flip-flop circuit 125 generated by the microprocessor 110a to reset the flip-flop circuit 125.Reset signal output, P3 is a composite state detection signal which becomes a set input signal of the flip-flop circuit 125.
[0034]
DR1 is a driving output of the microprocessor 110a, 126 is a driving element for continuously maintaining the operation of the power supply relay 106a by the driving output DR1, and DR2 is a driving output of the microprocessor 110a for driving the abnormality alarm indicator 107. The power supply relay 106a is once energized and driven by the power switch 105, and is maintained in operation by the drive output DR1 even when the power switch 105 is opened. After the microprocessor 110a performs the initialization operation, the drive output DR1 is maintained. The power supply relay 106a is de-energized after being stopped. Further, the microprocessor 110a performs control operations and communication with the external tool 108 in accordance with a program stored in the ROM memory 131a.
[0035]
Reference numeral 132 denotes a current value counter (CNT) of the microprocessor 110a that interrupts and counts the rising and falling edges of the intermittent signal output P1, and the current value counter 132 is reversibly counted according to the logic level of the intermittent signal output P2 at the time of counting. To indicate the current position of the stepping motor 101a. HP is an input to the microprocessor 110a to which the return detection switch 102d is connected.
[0036]
The return detection switch 102d is used for confirming the origin position of an actuator such as an on-off valve driven by the stepping motor 101a or for outputting a completion signal for the return operation. In this case, the return detection switch 102d is not required, and if the stepping motor 101a is sufficiently driven in the return direction, it is possible to perform control that assumes that the origin has been returned. IGS is a power detection input signal connected to the power switch 105 via the interface circuit 127.
[0037]
(2) Detailed description of the operation and operation of the first embodiment
  In the first embodiment of the present invention configured as shown in FIG. 1, the operation and operation will be described based on the time chart of the forward rotation operation of the stepping motor 101a shown in FIG. In FIG. 2, the rising edge of the intermittent signal output P1 of the microprocessor 110a is indicated by ○ 1 ○ 5 ○ 9, and the falling edge is indicated by ○ 3 ○ 7 ○ 11. Further, the rising edge of the intermittent signal output P2 of the microprocessor 110a is indicated by ○ 448 ○ 12, and the falling edge is indicated by 22 ○ 6 ○ 10. The level of the intermittent signal output P1 at the time of the rising edge ○ 1 ○ 5 ○ 9 of the intermittent signal output P1 is “H”, whereas the level of the falling edge of the intermittent signal output P1 at the time of ○ 3 ○ 7 ○ 11 The level of the intermittent signal output P2 is “L”, indicating a normal rotation state. In the figure, ◯ 1 to ◯ 12 are represented by the numbers surrounded by ◯.
[0038]
2, A1, B1, C1, and D1 indicate collector terminal voltage waveforms of the switching elements 114a, 114b, 114c, and 114d, that is, voltage waveforms of the connector terminals A1, B1, C1, and D1 of the abnormality detection device 100a. The magnetic coils 103a, 103b, 103c, and 103d are at “L” level when energized, and are at “H” level when interrupted.
[0039]
  Reference numerals 200a to 200d denote surge voltages that serve as individual state detection signals. Of these, 200a is a surge voltage waveform when the energization of the field coil 103a is cut off at the falling edge ○ 3 of the intermittent signal output P1, and 200b is the energization of the field coil 103b at the rising edge ○ 1 of the intermittent signal output P1. Is the surge voltage waveform when 200 is interrupted, 200c is the surge voltage waveform when the field coil 103c is de-energized at the falling edge ○ 2 of the intermittent signal output P2, and 200d is the rising edge of the intermittent signal output P2 ○ 4 The surge voltage waveform when the field coil 103d is turned off.
[0040]
The current generated by each of the surge voltages 200a to 200d is absorbed by the in-vehicle battery 104 through the resistor 117, the emitter resistor 119, and the output contact 106b via the OR coupling diode 116, but part of the current flows to the dropper diode 120 and flows through the transistor 118. Therefore, the transistor 122 is driven through the transistor 118 and the base resistor 121. As a result, when the surge voltages 200a to 200d are generated, the collector terminal of the transistor 122 is at the signal “L” level indicating normality, and this is the flip-flop circuit 125 which is a temporary storage means as the combined state detection signal P3. It is supposed to be taken in.
[0041]
However, when the surge voltages 200a to 200d are not generated, the collector output of the transistor 122 remains at the logic “H” level, and the flip-flop circuit 125 is not set. The contents of the flip-flop circuit 125 are reset after reading and determination at the next timing (rising edge or falling edge of the signal outputs P1 and P2), and a new input signal P3 is stored.
[0042]
  In the first embodiment of the present invention configured as shown in FIG. 1, the operation and operation will be described based on the time chart of the reverse operation of the stepping motor 101a shown in FIG. In FIG. 3, the rising edge of the intermittent signal output P1 of the microprocessor 110a is indicated by ○ 1 ○ 5 ○ 9, and the falling edge is indicated by ○ 3 ○ 7 ○ 11. Further, the falling edge of the intermittent signal output P2 of the microprocessor 110a is indicated by ○ 4 ○ 8 ○ 12, and the rising edge is indicated by ○ 2 ○ 6 ○ 10. The level of the intermittent signal output P1 at the time of the rising edge ○ 1 ○ 5 ○ 9 of the intermittent signal output P1 is “L”, whereas the level of the falling edge of the intermittent signal output P1 at the time of ○ 3 ○ 7 ○ 11 The level of the intermittent signal output P2 is “H”.
[0043]
3, A1, B1, C1, and D1 indicate collector terminal voltage waveforms of the switching elements 114a, 114b, 114c, and 114d, that is, voltage waveforms of the connector terminals A1, B1, C1, and D1 of the abnormality detection device 100a. The magnetic coils 103a, 103b, 103c, and 103d are at “L” level when energized, and are at “H” level when interrupted.
[0044]
  300a to 300d are surge voltages that serve as individual state detection signals. Of these, 300a is a surge voltage waveform when the field coil 103a is de-energized at the falling edge ○ 3 of the intermittent signal output P1, and 300b is the energization of the field coil 103b at the rising edge ○ 1 of the intermittent signal output P1. Surge waveform when 300 is interrupted, 300c is the falling edge of the intermittent signal output P2, and the surge voltage waveform when the field coil 103c is interrupted at the falling edge ○ 4, 300d is the rising edge of the intermittent signal output P2 ○ 2 The surge voltage waveform when the field coil 103d is turned off.
[0045]
  The current generated by each of the surge voltages 300a to 300d is absorbed by the in-vehicle battery 104 through the resistor 117, the emitter resistor 119, and the output contact 106b via the OR coupling diode 116 of FIG. 1, but part of the current flows to the dropper diode 120. Since the transistor 118 is driven, the transistor 122 is driven through the transistor 118 and the base resistor 121. As a result, when the surge voltage is generated, the input signal P3 of the flip-flop circuit 125 is at the “L” level as in the case of FIG. In the pulse train P3 of FIG. 2 and FIG. 3, for example, the meaning expressed as ◯ 2B means that the state signal of the field coil 103b by the surge voltage 300b is read and determined at the timing of ◯ 2.
[0046]
In FIG. 4, which shows a flowchart for explaining the overall operation of FIG. 1, 400 is an operation start process of the microprocessor 110a, 401 is operated following the process, and it is determined whether or not the IGS input (power supply detection input) is operating. Step 402, which acts when the step is YES, determines whether it is the first operation immediately after power-on depending on whether the following DR1 output (power holding drive output) is set, 403 is the step Is applied when the first operation is performed and the drive output DR1 is set, 404 is performed subsequent to the step, and it is determined whether the origin return detection switch 102d is operating, or 405 is the origin return. This is a step (maximum amount setting means) that operates when it is determined not to be a position and sets the current value counter 132 to the maximum amount. The maximum amount here is a pulse amount necessary for the moving body 102b in FIG. 1 to move from the forward rotation limit position to the reverse rotation limit position by the stopper 102c.
[0047]
Reference numeral 406 acts following the step 405, a step of generating intermittent signal outputs P1 and P2 as a reverse pulse train for the origin return (origin return operation control means), and 407 following the step, and will be described later with reference to FIG. Subroutine program 408 operates following the subroutine program and determines whether or not the origin return detection switch 102d has operated. 409 operates when step 408 indicates completion of recovery, and present value counter 132 Is a step of resetting to zero.
[0048]
410 is a step for determining whether or not the DR1 output is set when the step 401 is NO and it is determined that the power switch 105 is OFF, and the step is a YES determination. If the DR1 output has already been set, the process proceeds to step 404. Reference numeral 411 denotes a step (return abnormality determining means) for determining whether or not the current value of the current value counter 132 is 0 when the step 408 determines that it is not the origin return position. When the determination is made, the process proceeds to step 406, where the current value is decreased by generating a reverse pulse.
[0049]
Reference numeral 412 denotes a step (abnormality alarm display means) that operates when the above-described step 411 is YES and drives the abnormality alarm indicator 107. In this step, a reverse pulse corresponding to a sufficient amount of set value set in step 405 is given in step 406, and in step 408, return detection is detected even though step 411 has determined the current value 0. It is determined that the switch 102d is inoperative and the stepping motor 101a is not normally rotated.
[0050]
Step 413 acts after step 409 or 412 and step 414 determines whether the power switch input IGS is OFF. Step 414 acts when the step is YES and it is determined that the power switch 105 is OFF. The step 415 resets the drive output DR1 set in the step 403, and the step 415 is an operation end step when the step 410 or the step 413 is NO or a transition to the step 414. When the operation start process 400 is activated again, the control operation is repeatedly performed.
[0051]
Step 416 operates when NO is determined in step 402 and the return to origin operation is completed. Step 417 reads the target rotational position of the stepping motor 101a from drive control means (not shown), and step 417 follows the step. The step 418 for reading the current value of the current value counter 132 is a step that follows the step and compares the target position read in step 416 with the current value read in step 417.
[0052]
420 is operated when the step 418 determines that the position deviation is excessive, and the correction rotation direction is determined based on whether the position deviation is positive or negative. 421a is operated when the step is the normal rotation determination, and the intermittent signal output P1, A step of generating a normal pulse train by P2, 422a acts subsequent to the step, a step of determining whether or not a completion flag has been set in step 424a described later, and a step 423a of determining that the step is NO A subroutine program 424a, which will be described later in FIG. 5, operates following the subroutine program, and sets the abnormality detection completion flag 425a when the above step 422a is YES or at the above step 424a Next, the process is performed to compare the target position at the current time point with the current position to determine whether to continue generating the forward rotation pulse train. , And the return to step 421a when the process was continued determination.
[0053]
421b operates when the above-described step 420 is a reverse rotation determination, a step of generating a reverse pulse train by the intermittent signal outputs P1 and P2, 422b operates following this step, and a completion flag is set in step 424b described later. The step 423b operates when the step is NO, the subroutine program 424b described later in FIG. 6 operates after the subroutine program, and sets the abnormality detection completion flag. 425b is a step of determining whether or not to continue the generation of the reverse pulse train by comparing the target position at the current time point with the current position when the step 422b is YES or following the step 424b. When the process is a continuation determination, the process returns to the process 421b.
[0054]
426 acts when the above step 418 is normal or when the above steps 425a and 425b are continuous stop determinations, and determines whether the drive stop time is equal to or greater than a predetermined value and has reached the predetermined time. If not, it is a waiting time step (drive start delay confirmation means) in which the step 426 is repeatedly performed. Note that the stop time before the re-start of the stepping motor 101a or the forward / reverse switching operation is usually equal to or longer than the predetermined time, and it is not necessary to wait for the time in Step 426. It functions as drive start delay confirmation means. Reference numeral 427 is a step for resetting the completion flag set in the step 424a or step 424b after the waiting time has elapsed in the step 426, and the process proceeds to the end step 415 following the step. .
[0055]
  The above operations will be generally described. The operations from step 401 to step 414 relate to the origin return operation when the power switch is turned on or when the power switch is turned off, and the abnormality detection in the origin return process. In this embodiment, since the origin return detection switch 102d is provided, the power switch is shut off.SometimesIf the origin return operation is performed, when the power is turned on, it is generally already at the origin position without performing the origin return operation.Just confirming the operation of the return detection switch 102d,In addition to being able to promptly shift to the normal operation state, it is possible to perform the origin return when the power is turned on only when the origin has not been returned. Further, when the origin return detection switch 102d does not operate even when a sufficient reverse pulse is applied, it can be determined that the stepping motor 101a or the driven mechanical system is abnormal.
[0056]
Steps after step 416 relate to forward / reverse drive and abnormality detection during normal operation, but after normal rotation is completed during normal operation, restart after completion of reverse rotation, or when the rotation direction changes, the pause time by step 426 is In addition, the abnormality detection by the subroutine programs 423a and 423b detects the presence or absence of the initial surge voltage immediately after the pause.
[0057]
In FIG. 5 showing a flowchart for explaining the abnormality detection operation during normal rotation of FIG. 1, reference numeral 500 denotes a subroutine program operation start step activated when step 422a in FIG. 4 is NO, and reference numeral 501a denotes step 500. A step of determining whether or not the intermittent signal output P1 has fallen, and a step of determining whether or not the intermittent signal output P1 has risen, 501b is operated when the step 501a is NO. 501c operates when the step 501b is NO, and determines whether the intermittent signal output P2 has fallen. 501d operates when the step 501c is NO, and the intermittent signal output P2. Is a step for determining whether or not the operation has started, and when the determination in step 501d is NO, the process returns to step 501a. Cage, said step 501a~501d has a step of detecting an intermittent signal P1 or P2 while circulating repeated operation rising or falling down of.
[0058]
502a works when the above step 501a is YES, and performs a standby operation until the intermittent signal P2 rises according to the time chart of FIG. 2, and 502b works when the above step 501b is YES. The step of performing a standby operation until the intermittent signal P2 falls according to the time chart of FIG. 2, 502c operates when the above step 501c is YES, and waits until the intermittent signal P1 falls according to the time chart of FIG. An operation step 502d is a step that operates when the above step 501d is YES, and performs a standby operation until the intermittent signal P1 rises in accordance with the time chart of FIG.
[0059]
503a operates when the above step 502a is YES, and determines whether or not the composite state detection signal P3 is set in the flip-flop circuit 125, and 503b indicates that the above step 502b is YES. A step of determining whether or not the composite state detection signal P3 is set in the flip-flop circuit 125, and 503c operates when the step 502c is YES, and the composite state is detected in the flip-flop circuit 125. The step 503d for determining whether or not the detection signal P3 is set is activated when the step 502d is YES, and determines whether or not the composite state detection signal P3 is set in the flip-flop circuit 125. It is a process.
[0060]
Reference numerals 504a to 504d denote reset processes (reset means). Of these, 504a is activated when the above-mentioned step 503a is YES, and resets the composite state detection signal P3 stored in the flip-flop circuit 125, and 504b is the above-mentioned step 503b is YES. A step of resetting the composite state detection signal P3 stored in the flip-flop circuit 125, 504c is applied when the step 503c is YES, and the composite state stored in the flip-flop circuit 125 A step 504d for resetting the detection signal P3 is a step for resetting the composite state detection signal P3 stored in the flip-flop circuit 125.
[0061]
Reference numerals 505a to 505d denote abnormality detection times counting steps (individual determination storage means = phase-specific abnormality count storage means). Of these, 505a operates when the above-described step 503a is NO, and a step of adding and counting the number of times of abnormality detection by an A phase abnormality count counter (not shown), and 505b operates when the above-described step 503b is NO. The step 505c adds and counts the number of abnormality detections with a B-phase abnormality count counter (not shown). The step 505c works when the above-described step 503c is NO, and adds and counts the number of abnormality detections with a C-phase abnormality count counter (not shown). Step 505d acts when the above-mentioned step 503d is NO, and is a step of adding and counting the number of times of abnormality detection with a D-phase abnormality count counter (not shown), and the above-mentioned steps 505a to 505d generate the combined state detection signal P3. What is not done is separated and memorized separately.
[0062]
Step 506 operates following the above steps 504a to 504d or the above steps 505a to 505d. A step (counting determination means) for determining whether or not the total number of times of abnormality detection counted exceeds a predetermined value, 507 operates when the determination is YES, and drives the abnormality alarm indicator 107. A step 508 for generating the output DR2 (abnormal alarm display means) 508 is a return label that operates when the step 506 is NO or after the step 507 and moves to step 424a in FIG.
[0063]
The above operations will be generally described. The operations from Step 501a to Step 505a are the steps of detecting an abnormality of the A-phase field coil 103a system and adding and counting the number of times of abnormality detection for each forward rotation starting operation of the stepping motor 101a. The operation from step 501b to step 505b is a step of detecting an abnormality in the B-phase field coil 103b system and adding and counting the number of times of abnormality detection for each forward rotation starting operation of the stepping motor 101a. An operation from step 501c to step 505c. Is a step of detecting an abnormality in the C-phase field coil 103c system and adding and counting the number of times of abnormality detection for each forward rotation starting operation of the stepping motor 101a. The operations from step 501d to step 505d are performed in accordance with the D-phase field coil 103d. A step of detecting an abnormality of the system and adding and counting the number of times of abnormality detection for each forward rotation starting operation of the stepping motor 101a Yes, disconnection and short-circuit abnormality of the field coil and the switching element and the wiring in each system are merged, is intended to be detected by the inseparable state. The abnormal count counter for each phase is added and counted in the above steps 505a to 505d, and is also added and counted in steps 605a to 605d in FIG. 6. The added current value compared in step 506 is the sum of both. ing.
[0064]
In FIG. 6 showing a flowchart for explaining the reverse rotation abnormality detection operation of FIG. 1, reference numeral 600 denotes an operation start step of a subroutine program activated when step 422b in FIG. 601a acts following the step 600 to determine whether the intermittent signal output P1 has fallen; 601b acts when the step 601a is NO and whether the intermittent signal output P1 has risen The step 601c is activated when the step 601b is NO, and the step 601d is activated when the intermittent signal output P2 falls. The step 601d is activated when the step 601c is NO. The step 60 determines whether or not the intermittent signal output P2 rises. When the determination in the step 601d is NO, the step 60 Being adapted to return to a, the step 601a~601d has a step of detecting an intermittent signal P1 or P2 while circulating repeated operation rising or falling down of.
[0065]
602a operates when the above step 601a is YES, and performs a standby operation until the intermittent signal P2 falls according to the time chart of FIG. 3, and 602b operates when the above step 601b is YES. The step of performing a standby operation until the intermittent signal P2 rises according to the time chart of FIG. 3, 602c operates when the above step 601c is YES, and waits until the intermittent signal P1 rises according to the time chart of FIG. An operation step 602d is a step that operates when the above step 601d is YES, and performs a standby operation until the intermittent signal P1 falls according to the time chart of FIG.
[0066]
603a operates when the above step 602a is YES, and determines whether or not the composite state detection signal P3 is set in the flip-flop circuit 125, which is a temporary storage means, and 603b is YES when the above step 602b is YES. A step of determining whether or not the composite state detection signal P3 is set in the flip-flop circuit 125; 603c is operated when the step 602c is YES; A step 603d for determining whether or not the composite state detection signal P3 is set in the circuit 125, 603d operates when the above step 602d is YES, and the composite state detection signal P3 is set in the flip-flop circuit 125. It is a step of determining whether or not.
[0067]
Reference numerals 604a to 604d denote reset processes (reset means). Of these, 604a is activated when the above-mentioned step 603a is YES, and resets the composite state detection signal P3 stored in the flip-flop circuit 125. 604b is the above-mentioned step 603b is YES. A step of resetting the composite state detection signal P3 stored in the flip-flop circuit 125, 604c is applied when the step 603c is YES, and the composite state stored in the flip-flop circuit 125 A step 604d for resetting the detection signal P3 is a step for acting when the step 603d is YES, and resetting the composite state detection signal P3 stored in the flip-flop circuit 125.
[0068]
Reference numerals 605a to 605d denote abnormality detection times counting steps (individual determination storage means). Of these, 605a operates when the above-described step 603a is NO, and a step of adding and counting the number of times of abnormality detection with an A phase abnormality count counter (not shown), and 605b operates when the above-described step 603b is NO. The step 605c adds and counts the number of abnormality detections with a B-phase abnormality count counter (not shown). The step 605c works when the step 603c is NO, and the C-phase abnormality count counter (not shown) adds and counts the number of abnormality detections. Step 605d acts when the above-mentioned step 603d is NO, and is a step of adding and counting the number of times of abnormality detection with a D-phase abnormality count counter (not shown), and the above-mentioned steps 605a to 605d generate the combined state detection signal P3. What is not done is separated and memorized separately.
[0069]
Step 606 operates following the steps 604a to 604d or the steps 605a to 605d, and whether any of the number of abnormality detections counted in the steps 605a to 605d exceeds a predetermined value, or in the steps 605a to 605d. A step of determining whether or not the total number of times of abnormality detection counted has exceeded a predetermined value (counting determination means), 607 acts when the step is a determination of YES and acts on the abnormality alarm indicator 107 Step 608 for generating drive output DR2 (abnormal alarm display means), 608, when step 606 is NO, or following step 607, returns to step 424b or step 408 in FIG. It is a label.
[0070]
The above operations will be generally described. The operations from step 601a to step 605a are steps for detecting an abnormality in the A-phase field coil 103a system and adding and counting the number of times of abnormality detection for each reverse starting operation of the stepping motor 101a. The operation from step 601b to step 605b is a step of detecting an abnormality in the B-phase field coil 103b system and adding and counting the number of times of abnormality detection for each reverse rotation starting operation of the stepping motor 101a. The process of detecting an abnormality in the C-phase field coil 103c system and adding and counting the number of times of abnormality detection every time the stepping motor 101a performs the reverse rotation operation, the operation from the process 601d to the process 605d is an abnormality of the D-phase field coil 103d system. And adding and counting the number of times of abnormality detection for each reverse rotation starting operation of the stepping motor 101a Yes, disconnection and short-circuit abnormality of the field coil and the switching element and the wiring in each system are merged, is intended to be detected by the inseparable state. The abnormal count counter for each phase is added and counted in steps 605a to 605d, and is also added and counted in steps 505a to 505d in FIG. 5. The added current value compared in step 606 is the sum of both. It has become.
[0071]
Based on the above description, the operation will be described generally with reference to FIG. 1. The rotation amount of the stepping motor 101a sequentially driven by the pulse train generated by the switching elements 114a to 114d is a current value counter for reversibly counting the generated pulse train. The reversible driving is performed according to the relative deviation from the target position. The origin return position of the stepping motor 101a is detected by the return detection switch 102d. At this time, the current value counter 132 is reset, but a sufficient return drive pulse train sufficient to hit the stopper position 102c and stop. When the return detection switch 102d does not operate in spite of being given, the abnormality alarm indicator 107 operates.
[0072]
When the switching elements 114a to 114d supply power to the field coils 103a to 103d and then shut off, a surge voltage is generated at the terminals A1 to D1. However, when the switching element cannot be cut off due to a short circuit failure, or when the switching element cannot be energized due to an abnormal opening, the above-described breaking surge voltage does not occur. The field coil is disconnected or short-circuited, or the wiring path is disconnected or grounded (the wiring between the terminals A1 to D1 and A2 to D2 erroneously contacts the negative terminal of the in-vehicle battery 104) or the sky (terminal A1) Even if the wiring between ~ D1 and A2 ~ D2 is erroneously in contact with the positive terminal of the in-vehicle battery 104), the interrupting surge voltage is not generated.
[0073]
  In order to reduce the number of control inputs to the microprocessor 110a, the surge voltage of each phase is coupled in parallel by the OR coupling diode 116, but it is necessary to identify which phase is abnormal when an abnormality occurs. Further, when the stepping motor 101a rotates at a high speed, the logical sum output by the diode 116 becomes a continuous signal level without interruption, and there is a problem that the phases cannot be separated. For example, the surge voltage 200a shown in FIG. 2 is generated by the field coil 103a due to the fall of the intermittent signal output P1, and is reset after being stored by the rise of the intermittent signal P2. However, when the stepping motor 101a rotates at a high speed, a phenomenon occurs in which the waveform of the surge voltage 200a continues beyond the time when the intermittent signal P2 rises.
[0074]
Therefore, even if the surge voltage waveform 200d is not generated, there arises a problem that the flip-flop circuit 125 erroneously stores as if the surge voltage 200d is apparently generated by the end waveform of the surge voltage 200a. In order to avoid this problem, when the emitter resistance 119 is reduced and the resistance 117 is increased to reduce the detection sensitivity of the transistor 118, the surge voltage cannot be detected when the power supply voltage of the in-vehicle battery 104 is lowered. A problem occurs. With the background as described above, the abnormality detection for each phase is performed at the initial start of the stepping motor 101a or at the time of returning to the origin of the low speed operation, and the detection of the abnormality at the time of high speed operation is avoided.
[0075]
Embodiment 2. FIG.
(1) Detailed description of the configuration of the second embodiment
The second embodiment of the present invention will be described focusing on the differences from the one shown in FIG. FIG. 7 is a block diagram of the configuration of the apparatus according to the second embodiment. In FIG. 7, reference numeral 100b includes a microprocessor 110b, and an abnormality detection apparatus for driving and controlling an externally connected stepping motor 101b. Reference numeral 102a is the stepping motor. The return detection switch 102d shown in FIG. 1 is not provided in this embodiment. Further, the power relay 106 a shown in FIG. 1 is not used, and the abnormality detection device 100 b is fed directly from the in-vehicle battery 104 or fed through the power switch 105.
[0076]
Regarding the internal configuration of the abnormality detection device 100b, the collector terminals of the switching elements 114a, 114b, 114c, and 114d are connected to the connector terminals A1, B1, C1, and D1 to drive the field coils 103a, 103b, 103c, and 103d. The field coils 103a and 103b are connected to the resistor 117a via the OR coupling diode 116a, and the field coils 103c and 103d are connected to the resistor 117c via the OR coupling diode 116c.
[0077]
A transistor 118a is connected to the power supply terminal MPW through the emitter resistor 119a, and is connected to the cathode side of the OR coupling diode 116a through the resistor 117a. A transistor 120a is connected between the base terminal of the transistor and the power supply terminal MPW. The dropper diode 121a is connected to the collector terminal of the transistor 118a and drives the transistor 122a, 123a is a stable resistor connected between the base and emitter terminals of the transistor 122a, and 128a is the collector of the transistor 122a. A pull-up resistor P3a connected between the power supply terminals MPW is an interrupt input of the microprocessor 110b. The interrupt input indicates that the output of the transistor 122a has become a logic level “0” in the RAM memory 130. It is adapted to store in the first memory means.
[0078]
A transistor 118c is connected to the power supply terminal MPW through the emitter resistor 119c, and is connected to the cathode side of the OR coupling diode 116c through the resistor 117c. A transistor 120c is connected between the base terminal of the transistor and the power supply terminal MPW. The dropper diode 121c is connected to the collector terminal of the transistor 118c and drives the transistor 122c, 123c is a stable resistor connected between the base / emitter terminals of the transistor 122c, and 128c is the collector of the transistor 122c. A pull-up resistor P3c connected between the power supply lines MPW is an interrupt input of the microprocessor 110b. The interrupt input indicates that the output of the transistor 122c has become a logic level “0” in the RAM memory 130. It is adapted to store in the second storage means. The microprocessor 110b performs control operations and communication with the external tool 108 in accordance with a program stored in the ROM memory 131b.
[0079]
(2) Detailed description of operation and operation of the second embodiment
  In the apparatus according to the second embodiment of the present invention configured as shown in FIG. 7, the operation and operation will be described based on the time chart of normal rotation operation shown in FIG. In FIG. 8, the rising edge of the intermittent signal output P1 of the microprocessor 110b is indicated by ○ 1 ○ 5 ○ 9, and the falling edge is indicated by ○ 3 ○ 7 ○ 11. Further, the rising edge of the intermittent signal output P2 of the microprocessor 110b is indicated by ○ 4 ○ 8 ○ 12, and the falling edge is indicated by ○ 2 ○ 6 ○ 10. Intermittent signal output P1 rising edge ○ 1 ○ 5 ○ 9 intermittent signal output P2 level is “H” and intermittent signal output P1 falling edge ○ 3 ○ 7 ○ 11 intermittent signal output The level of P2 is “L”, indicating a normal rotation state.
[0080]
8, A1, B1, C1, and D1 indicate collector terminal voltage waveforms of the switching elements 114a, 114b, 114c, and 114d, that is, voltage waveforms of the connector terminals A1, B1, C1, and D1 of the abnormality detection device 100b. The magnetic coils 103a, 103b, 103c, and 103d are at “L” level when energized, and are at “H” level when interrupted.
[0081]
  800a to 800d are surge voltages that serve as individual state detection signals. Of these, 800a is a surge voltage waveform when the energization of the field coil 103a is cut off at the falling edge ○ 3 of the intermittent signal output P1, and 800b is the energization of the field coil 103b at the rising edge ○ 1 of the intermittent signal output P1. Is a surge voltage waveform when 800 is interrupted, 800c is a surge voltage waveform when the field coil 103c is de-energized at the falling edge ○ 2 of the intermittent signal output P2, and 800d is a rising edge of the intermittent signal output P2 ○ 4 The surge voltage waveform when the field coil 103d is turned off.
[0082]
The current generated by the surge voltages 800a and 800b is absorbed by the in-vehicle battery 104 through the resistor 117a, the emitter resistor 119a, and the power switch 105 via the OR coupling diode 116a shown in FIG. 7, but a part of the current flows to the dropper diode 120a. Since 118a is driven, the transistor 122a is driven through the transistor 118a and the base resistor 121a.
[0083]
As a result, when a surge voltage is generated, the collector terminal of the transistor 122a is at a signal “L” level indicating normality, and this is taken into the microprocessor 110b as the first composite state detection signal P3a. It has become. The current due to the surge voltages 800c and 800d is absorbed by the in-vehicle battery 104 through the resistor 117c, the emitter resistor 119c, and the power switch 105 via the OR coupling diode 116c of FIG. 7, but a part of the current flows to the dropper diode 120c and flows through the transistor. Since 118c is driven, the transistor 122c is driven through the transistor 118c and the base resistor 121c.
[0084]
  As a result, when the surge voltage is generated, the collector terminal of the transistor 122c is at the signal “L” level indicating normality, and this is taken into the microprocessor 110b as the second composite state detection signal P3c. It has become. For example, the meaning of the symbol indicated by ○ 3B is a temporary storage signal by the B phase surge voltage read at the timing of ○ 3, and the storage timing is stored by an interrupt operation immediately after the rise of the intermittent signal output P1 ○ 1 It has been done.
[0085]
  In the apparatus according to the second embodiment of the present invention configured as shown in FIG. 7, the operation and operation will be described based on the time chart of the reverse operation shown in FIG. In FIG. 9, the rising edge of the intermittent signal output P1 of the microprocessor 110b is indicated by ○ 1 ○ 5 ○ 9, and the falling edge is indicated by ○ 3 ○ 7 ○ 11. Further, the falling edge of the intermittent signal output P2 of the microprocessor 110b is indicated by ○ 448 ○ 12, and the rising edge is indicated by 22 ○ 6 ○ 10. The level of the intermittent signal output P1 at the time of the rising edge of the intermittent signal output P1 is “L” and the output of the intermittent signal at the time of the falling edge of the intermittent signal output P1 of ○ 3 ○ 7 ○ 11 The level of P2 is “H”, indicating a reverse state.
[0086]
9, A1, B1, C1, and D1 indicate collector terminal voltage waveforms of the switching elements 114a, 114b, 114c, and 114d, that is, voltage waveforms of the connector terminals A1, B1, C1, and D1 of the abnormality detection device 100b. The magnetic coils 103a, 103b, 103c, and 103d are at “L” level when energized, and are at “H” level when interrupted.
[0087]
  900a to 900d are surge voltages serving as individual state detection signals. Of these, 900a is the surge voltage waveform when the field coil 103a is de-energized at the falling edge ○ 3 of the intermittent signal output P1, and 900b is the energization of the field coil 103b at the rising edge ○ 1 of the intermittent signal output P1. Is the surge voltage waveform when 900 is interrupted, 900c is the surge voltage waveform when the field coil 103c is de-energized at the falling edge of the intermittent signal output P2, and 900d is the rising edge of the intermittent signal output P2. The surge voltage waveform when the field coil 103d is turned off.
[0088]
The current due to the surge voltages 900a and 900b is absorbed by the in-vehicle battery 104 through the resistor 117a, the emitter resistor 119a, and the power switch 105 via the OR coupling diode 116a of FIG. 7, but a part of the current flows to the dropper diode 120a and flows through the transistor. Since 118a is driven, the transistor 122a is driven through the transistor 118a and the base resistor 121a. As a result, when a surge voltage is generated, the collector terminal of the transistor 122a is at a signal “L” level indicating normality, and this is taken into the microprocessor 110b as the first composite state detection signal P3a. It has become.
[0089]
The current due to the surge voltages 900c and 900d is absorbed by the in-vehicle battery 104 through the resistor 117c, the emitter resistor 119c, and the power switch 105 via the OR coupling diode 116c of FIG. 7, but a part of the current flows to the dropper diode 120c and flows through the transistor. Since 118c is driven, the transistor 122c is driven through the transistor 118c and the base resistor 121c.
[0090]
  As a result, when the surge voltage is generated, the collector terminal of the transistor 122c is at the signal “L” level indicating normality, and this is taken into the microprocessor 110b as the second composite state detection signal P3c. It has become. For example, the meaning of the symbol indicated by ○ 3B is a temporary storage signal by the B phase surge voltage read at the timing of ○ 3, and the storage timing is stored by an interrupt operation immediately after the rise of the intermittent signal output P1 ○ 1 It has been done.
[0091]
In FIG. 10, which shows a flowchart for explaining the overall operation of the one of FIG. 7, 450 is an operation start process of the microprocessor 110b, 452 is operated following this process, and is determined by whether or not a flag described later is set in process 462. Step 455 for determining whether or not this is the first operation is performed when the step is YES, step 456 for setting the current value counter 132 of FIG. Therefore, a process of generating intermittent signal outputs P1 and P2 as a reverse pulse train (origin return operation control means), 457 operates following this process, a subroutine program described later in FIG. 12, and 461 operates following the subroutine program. And determining whether or not the current value of the current value counter 132 has become 0. Together until the current value of the counter 132 becomes 0 is returned to the step 456, the current value is migrated to homing flag is set to step 462 if zero.
[0092]
466 is applied when the above step 452 is NO and the return to origin operation is completed. The step 467 reads the target rotational position of the stepping motor 101b from the drive control means (not shown), and the step 467 follows this step. Acting and reading the current value of the current value counter 132, 468 follows the step, and compares the target position read in step 466 with the current value read in step 467; Reference numeral 465 denotes an operation end process which is shifted to the process 468 when the above-mentioned process 468 is normal or after the above-mentioned process 462. In the operation end process, the operation start process 450 is activated again, so that the control is repeated. Operation is to be performed.
[0093]
Reference numeral 470 acts when the step 468 determines that the position deviation is excessive, and the step 471a acts when the correction rotation direction is determined based on whether the position deviation is positive or negative. Reference numeral 471a acts when the step is forward rotation determination, and the intermittent signal output P1. , P2 generates a normal pulse train, 473a operates following this step, and a subroutine program 475a, which will be described later in FIG. 11, operates following the subroutine program to determine the target position and current position at the current time point. This is a step for determining whether or not to continue the generation of the forward pulse train by comparison. When the step is a continuation determination, the process returns to step 471a, and when it is a continuation stop, the process proceeds to the end step 465. It has become.
[0094]
471b operates when the above-described step 470 is a reverse rotation determination, a step of generating a reverse pulse train by the intermittent signal outputs P1 and P2, 473b operates subsequent to this step, and a subroutine program 475b described later in FIG. This is a step that follows the subroutine program, compares the target position at the current time point with the current position, and determines whether or not to continue the generation of the reverse pulse train. If the step is a continuation determination, go to step 471b. When returning and continuing stop, it moves to the completion | finish process 465. The above operations will be described generally. The operations from Step 452 to Step 462 relate to the origin return operation when the power is turned on and the abnormality detection in the origin return process. Steps 466 and subsequent steps relate to forward / reverse driving and abnormality detection during normal operation. Subroutine programs 473a, 473b, and 457 for abnormality detection will be described with reference to FIGS.
[0095]
In FIG. 11 showing a flowchart for explaining the abnormality detection operation during normal rotation of FIG. 7, reference numeral 550 denotes an operation start step of a subroutine program activated following the step 471a of FIG. 10, and 551a acts following the step 550. The step of determining whether the intermittent signal output P1 has fallen, 551b operates when the step 551a is NO, and the step of determining whether the intermittent signal output P1 has risen, 551c is the step 551b. The step 551d is activated when the intermittent signal output P2 falls, and 551d is activated when the intermittent signal output P2 rises. 551d is activated when the step 551c is NO. When the determination in step 551d is NO, the process returns to step 551a. Degree 551a~551d has a step of detecting an intermittent signal P1 or P2 while circulating repeated operation rising or falling down of.
[0096]
552a is a first temporary storage means for interrupting and memorizing that the current of the field coil 103a is interrupted by the fall of the intermittent signal P1 and the A-phase surge voltage is generated via the input terminal P3a, and 552b is an intermittent signal. The first temporary storage means 552c interrupts and memorizes the occurrence of the B-phase surge voltage via the input terminal P3a by interrupting the current of the field coil 103b due to the rise of P1, and the intermittent signal P2 falls. The second temporary storage means 552d interrupts and memorizes that the current of the field coil 103c is cut off and the C-phase surge voltage is generated via the input terminal P3c. Second temporary storage that interrupts and memorizes that the current of the magnetic coil 103d is cut off and the D-phase surge voltage is generated via the input terminal P3c The first temporary storage means 552a and 552b are one of the same memories in the RAM memory 130, and the second temporary storage means 552c and 552d are the other ones in the RAM memory 130. Or the same memory.
[0097]
553a operates when the above step 551a is YES, and determines whether the composite state detection signal P3a is set in the first temporary storage means 552b. 553b determines that the above step 551b is YES. The step 553c acts when the composite state detection signal P3a is set in the first temporary storage means 552a, and the step 553c acts when the step 551c is YES. The step 553d for determining whether or not the composite state detection signal P3c is set in the second temporary storage unit 552d acts when the step 551d is YES, and the composite state is detected in the second temporary storage unit 552c. This is a step of determining whether or not the detection signal P3c is set.
[0098]
554a acts when step 553a is YES, and resets the composite state detection signal stored in the first temporary storage means 552b. 554b is when step 553b is YES. Acting and resetting the composite state detection signal stored in the first temporary storage means 552a, 554c acts when the determination in step 553c is YES, and stores in the second temporary storage means 552d. The step 554d of resetting the synthesized state detection signal thus performed is a step of acting when the step 553d is YES, and resetting the synthesized state detection signal stored in the second temporary storage means 552c.
[0099]
Reference numerals 555a to 555d denote abnormality detection times counting steps (individual determination storage means = phase-specific abnormality count storage means). Of these, 555a operates when the above-mentioned step 553a is NO, and the step 555b adds and counts the number of abnormality detections by a B-phase abnormality counting counter (not shown), 555b operates when the above-mentioned step 553b is NO. The step of adding and counting the number of times of abnormality detection with an A phase abnormality count counter (not shown) is a step of adding and counting the number of times of abnormality detection with a D phase abnormality count counter (not shown). 555d acts when the above-mentioned step 553d is NO, and is a step of adding and counting the number of times of abnormality detection by a C phase abnormality counting counter (not shown). The fact that it did not occur is stored separately.
[0100]
556 operates following the above steps 554a to 554d or the above steps 555a to 555d. A step 557 for determining whether or not the total number of abnormality detection times counted exceeds a predetermined value, 557 is activated when the step is YES, and generates a drive output DR2 for the abnormality alarm indicator 107. Step 558 is a return label that acts when the determination at Step 556 is NO or following Step 557 and moves to Step 475a in FIG.
[0101]
The above operations will be described generally. The operations from Step 551a to Step 555a are the steps of detecting an abnormality in the B-phase field coil 103b system and adding and counting the number of times of abnormality detection, and the operations from Step 551b to Step 555b. The process of detecting an abnormality in the A-phase field coil 103a system and adding and counting the number of abnormal detections, the operation from the process 551c to the process 555c, detects the abnormality in the D-phase field coil 103d system and detects the abnormality. The process of adding and counting the number of times, the operation from step 551d to step 555d is a process of detecting an abnormality in the system of the C-phase field coil 103c and adding and counting the number of times of abnormality detection. The disconnection / short-circuit abnormality of the element and wiring is merged and detected in an inseparable state. The abnormal count counter of each phase is added and counted in the above steps 555a to 555d, and is also added and counted in steps 655a to 655d in FIG. 12, and the added current value compared in the above step 556 is the sum of both. It has become.
[0102]
In FIG. 12, which shows a flowchart for explaining the reverse rotation abnormality detection operation of FIG. 7, 650 is a subroutine program operation start step activated following step 471b or step 456 of FIG. 10, and 658 is NO in step 656. Or a return label that acts after step 657 and moves to step 475b or step 461 in FIG. 10. The operation between step 650 to step 658 is the same as that in FIG. The numerical value of the number range is changed to the 600 number range. In FIG. 11 and FIG. 12, 552a, 552b, 652a, and 652b are different numbers for convenience. Actually, however, the same temporary storage means is the RAM memory. The interrupt input signal of the combined state detection signal P3a for each group is updated and stored.
[0103]
Similarly, 552c, 552d, 652c, and 652d are different numbers for convenience, but are actually the same second temporary storage means, and the temporary storage means is provided in the RAM memory 130. The interrupt input signal of the combined state detection signal P3c for each group is updated and stored.
[0104]
Based on the above description, the operation and operation will be described generally with reference to FIG. 7. The rotation amount of the stepping motor 101b sequentially driven by the pulse train generated by the opening / closing elements 114a to 114d is the current value for reversibly counting the generated pulse train. It is measured by the counter 132, and reversible driving is performed according to the relative deviation from the target position. The return to origin of the stepping motor 101b is considered to have returned to the origin when a sufficient return drive pulse train is provided to stop the moving body 102b from hitting the stopper 102c position.
[0105]
When the switching elements 114a to 114d supply power to the field coils 103a to 103d and then shut off, a surge voltage is generated at the terminals A1 to D1. However, when the switching element cannot be cut off due to a short circuit failure, or when the switching element cannot be energized due to an abnormal opening, the above-described breaking surge voltage does not occur. The field coil is disconnected or short-circuited, or the wiring path is disconnected or grounded (the wiring between the terminals A1 to D1 and A2 to D2 erroneously contacts the negative terminal of the in-vehicle battery 104) or the sky (terminal A1) Even if the wiring between ~ D1 and A2 ~ D2 is erroneously in contact with the positive terminal of the in-vehicle battery 104), the interrupting surge voltage is not generated.
[0106]
In order to reduce the number of control input points to the microprocessor 110b, the surge voltages of the A phase and the B phase are coupled in parallel by the OR coupling diode 116a. However, when an abnormality occurs, it is necessary to identify which phase is abnormal. is there. Similarly, the C-phase and D-phase surge voltages are coupled in parallel by the OR coupling diode 116c. When an abnormality occurs, it is necessary to identify which phase is abnormal. Even if the stepping motor 101b rotates at a high speed, the logical sum output by the diodes 116a and 116c becomes an intermittent signal level with interruption, so that each phase can be separated. As described above, the non-adjacent surge voltage is coupled in parallel by the diode 116a or 116c, so that it is possible to detect an abnormality during high-speed operation and reduce the number of input terminals of the microprocessor 110b, Separation can be performed.
[0107]
Other embodiments of the invention
According to the apparatus of the embodiment of the present invention shown in FIG. 1, the temporary storage means is constituted by the flip-flop circuit 125 provided outside the microprocessor 110a, but the synthesized state detection signal P3 is sent to the microprocessor 110a. The RAM memory 130 can be used by omitting the flip-flop circuit 125 by connecting directly to the interrupt input terminal. According to the apparatus of the embodiment of the present invention shown in FIG. 7, the RAM memory 130 provided in the microprocessor 110b is used as the temporary storage means, and the group of field coils 103a and 103b and the field coil 103c, Although a pair of temporary storage means is used in the group 103d, the temporary storage means may be provided individually for each field coil.
[0108]
According to the embodiment of FIGS. 1 and 7, a current value counter is provided for measuring the driving amount of the stepping motor, and the current value counter is an open loop control system for reversibly counting the driving pulses for the stepping motor. ing. However, if a two-phase rotation sensor is provided in the rotor of the stepping motor and the generated pulses of the rotation sensor are reversibly counted by the current value counter, closed loop control relating to position control can be performed. Furthermore, if an absolute position detection sensor is provided in place of the rotation sensor, the origin return detection switch can be omitted.
[0109]
【The invention's effect】
As is apparent from the above description, according to the first aspect of the present invention, the multiphase field coils are driven in a predetermined order by being driven by a plurality of switching elements that sequentially open and close in response to the intermittent signal output generated by the microprocessor. In stepping motors that perform forward and reverse rotation operations at predetermined angles by sequentially energizing at each phase, individual state detection means for all phases, combined state detection means for all phases, temporary storage means, individual determination storage means, reset means, and abnormality An alarm display means, storing the fact that the combined detection signal of the surge voltage did not occur for the first energization interruption after the start of driving or reversing the rotation direction of the stepping motor, Abnormality judgment is performed. Therefore, the number of handled signals is reduced, the hardware configuration is cheap and simple, and even if the detected surge voltage becomes a continuous waveform without interruption during high-speed operation of the stepping motor, it is possible to reliably detect a phase-specific abnormality. effective.
[0110]
According to a second aspect of the present invention, the apparatus according to the first aspect further comprises an origin return operation control means, wherein the individual determination storage means is configured to prevent the first energization interruption after the start of driving of the stepping motor or the reversal of the rotation direction. The fact that the combined detection signal of the surge voltage has not been generated is stored for each phase where the energization was cut off, and the absence of the combined detection signal of the surge voltage was cut off during the origin return operation of the stepping motor. It comes to memorize separately. Therefore, the phase-specific abnormality can be detected at the start of the operation and during the operation, so that there is an effect that it can be quickly detected if there is an abnormality.
[0111]
According to a third aspect of the present invention, in the second aspect, the power supply relay, the current value counter, and the return detection switch are provided. Therefore, by performing the origin return after the operation stop when the power switch is shut off, there is an effect that the normal operation can be started immediately by confirming the operation of the return detection switch when the power is turned on.
[0112]
According to a fourth aspect of the present invention, in the second or third aspect, a current value counter, a maximum amount setting means, a return detection switch, and a return abnormality determination means are provided. Therefore, there is an effect that the abnormality alarm indicator can be operated by detecting an abnormality of the stepping motor or the mechanical system.
[0113]
According to a fifth aspect of the present invention, in the first or second aspect, a flip-flop circuit provided outside the microprocessor is used as the temporary storage means. Therefore, the high-speed processing control burden of the combined microprocessor is reduced, which is suitable for high-speed operation control, and since the detection signal is logically coupled, only one flip-flop circuit as hardware is required, and the configuration is economical. There is an effect that can.
[0114]
  Also,Claim 6According to the invention, the multi-phase field coils are driven by a plurality of open / close elements that sequentially open and close in response to the intermittent signal output generated by the microprocessor, and the multiphase field coils are sequentially energized in a predetermined order for each predetermined angle. A stepping motor that performs forward / reverse rotation operation includes individual state detection means for each phase, first and second combined state detection means, temporary storage means, individual determination storage means, reset means, and abnormality alarm display means. . Therefore, even if the stepping motor is operated at high speed, the surge voltage, which is the detection signal for each group, becomes an intermittent waveform with discontinuity, enabling detection of phase-specific anomalies and reducing the number of signal points to be handled. There is an effect that abnormality detection can be performed at low cost.
[0115]
  Also,According to the invention of claim 7, in claim 1 or claim 6,The temporary storage means uses a RAM memory inside the microprocessor. Therefore, a flip-flop circuit as hardware connected to the outside of the microprocessor is not required, and the apparatus can be configured to be small and inexpensive.
[0116]
  According to the invention of claim 8,Claim 1 or Claim 6In the above, the individual determination storage means is provided with a count determination means for the number of occurrences of abnormality, and the count determination means operates the abnormality alarm display means when the number of occurrences of abnormalities by phase or the sum of the numbers of occurrences of abnormalities by phase exceeds a predetermined value. It is supposed to let you. Therefore, even if there is a noise malfunction or the like, there is a practical effect that does not cause confusion by making an early abnormality determination.
[0117]
  According to the invention of claim 9,Claim 1 or Claim 6The microprocessor is provided with an external tool connection interface, and the contents of the individual determination storage means are read and displayed by the external tool and reset by a command from the external tool. Therefore, since the abnormal system can be identified, there is an effect that it is possible to quickly remove or replace the abnormal element by checking whether the specified abnormal phase is abnormal in the switching element, the field coil, or the wiring.
[Brief description of the drawings]
FIG. 1 is a block diagram showing an abnormality detection apparatus for a motor drive system according to Embodiment 1 of the present invention.
FIG. 2 is a time chart for explaining normal rotation operation of the stepping motor of FIG. 1;
FIG. 3 is a time chart for explaining a reverse rotation operation of the stepping motor of FIG. 1;
4 is a flowchart for explaining the overall operation of FIG. 1. FIG.
FIG. 5 is a flowchart for explaining an abnormality detection operation during normal rotation of the stepping motor of FIG. 1;
6 is a flowchart for explaining an abnormality detection operation at the time of reverse rotation of the stepping motor of FIG. 1;
FIG. 7 is a block diagram showing an abnormality detection apparatus for a motor drive system according to Embodiment 2 of the present invention.
8 is a time chart for explaining the forward rotation operation of the stepping motor of FIG.
9 is a time chart for explaining a reverse rotation operation of the stepping motor of FIG. 7;
10 is a flowchart for explaining the overall operation of FIG. 7;
FIG. 11 is a flowchart for explaining an abnormality detection operation during normal rotation of the stepping motor of FIG. 7;
12 is a flowchart for explaining an abnormality detection operation when the stepping motor of FIG. 7 is reversely rotated.
[Explanation of symbols]
P1, P2 Intermittent signal output,
P3 composite state detection signal,
P3a first composite state detection signal,
P3c second composite state detection signal,
RST reset signal output,
100a, 100b abnormality detection device,
101a, 101b stepping motor,
102d return detection switch,
103a to 103d field coils,
105 Power switch,
106a power relay,
107 Abnormal alarm indicator,
108 External tools
110a, 110b microprocessor,
111 interface,
114a-114d switching elements,
125 flip-flop circuit (temporary storage means),
130 RAM memory (temporary storage means),
132 Current value counter,
200a to 200d Surge voltage (individual state detection signal),
300a to 300d Surge voltage (individual state detection signal),
405 maximum amount setting means,
406 Origin return operation control means,
411 return abnormality determination means,
412 abnormality alarm display means,
426 drive start delay confirmation means,
455 maximum amount setting means,
456 origin return operation control means,
504a to 504d resetting means,
505a to 505d individual determination storage means (phase-specific abnormality count storage means),
506 counting determination means,
507 abnormality alarm display means,
552a and 552b first temporary storage means,
552c and 552d second temporary storage means,
554a and 554b first reset means,
554c and 554d second reset means,
555a to 555d individual determination storage means (phase-specific abnormality count storage means),
556 counting determination means,
557 abnormality alarm display means,
604a-604d reset means,
605a to 605d individual determination storage means (phase-specific abnormality count storage means),
606 counting determination means,
607 abnormality alarm display means,
652a and 652b first temporary storage means,
652c and 652d second temporary storage means,
654a and 654b first reset means,
654c, 654d second reset means,
655a to 655d individual determination storage means (phase-specific abnormality count storage means),
656 counting determination means;
657 abnormality alarm display means,
800a to 800d surge voltage (individual state detection signal),
900a to 900d Surge voltage (individual state detection signal).

Claims

In response to the intermittent signal generated by the microprocessor, the microprocessor, a plurality of open / close elements for energizing the multiphase field coils in a predetermined order to drive the stepping motor forward and reverse, and the field coils by the open / close elements The individual state detecting means for detecting the surge voltage generated when the current is cut off for each phase and generating a detection signal for confirming whether the respective phase field coils are turned on or off, and the signal detected by the individual state detecting means Combined state detecting means for generating a combined signal for performing an OR operation to check the energization and interruption of the all-phase field coil, the driving stop time of the stepping motor or the pause time when the rotation direction is reversed is not less than a predetermined value. drive start delay confirmation means for confirming, temporary storage means for storing the occurrence of the detected combined signal by the composite state detecting means, the intermittent signal is given Read the contents of the temporary memory stored with the variable delay time immediately after the first rise or fall after the pause for more than a period at the next rise or fall of the intermittent signal, and check whether there is an abnormality for each phase Individual determination storage means for storing, reset means for erasing the contents of the temporary storage means after the individual determination storage means stores the presence or absence of the current phase abnormality, and newly storing the next synthesized signal, And an abnormality alarm display means for operating an abnormality alarm indicator in response to at least one of the individual determination storage means storing an abnormality, wherein the individual determination storage means includes the stepping motor The fact that the combined detection signal of the above surge voltage did not occur for the first energization interruption after having stopped for a predetermined time or longer is stored for each phase where the energization was interrupted. Abnormality detection apparatus for a motor drive system, characterized in that the abnormality determination during forward and reverse rotation start of the stepping motor.

Origin return operation control means that operates in the initial operation at the time of power-on or / and the final operation immediately before the power-off, and performs a one-way return to the origin position at a low speed operation below the limit where the surge voltage waveform becomes an intermittent waveform. The individual determination storage means stores the fact that the combined detection signal of the surge voltage was not generated for the first interruption of energization after the start of driving of the stepping motor or the reversal of the rotation direction for each phase where the energization was interrupted. The motor drive according to claim 1, wherein during the return-to-origin operation of the stepping motor, the fact that the combined detection signal of the surge voltage has not been generated is stored for each phase in which the power is cut off. System abnormality detection device.

A delay that shuts off the power supply after the power switch is turned on and operates immediately to supply power to the anomaly detection device and at least until the stepping motor returns to the origin after the power switch is turned off. A power supply relay that performs a shut-off operation, a current value counter that performs an operation of measuring the current rotation position of the stepping motor by reversibly counting the drive pulse amount or the movement pulse amount of the stepping motor, and when the stepping motor returns to the origin position A return detection switch that operates to reset the current value counter and return to the home position after stopping the operation when the power switch is turned off, so that normal operation can be started immediately when the power is turned on. The motor drive system abnormality detection device according to claim 2, wherein the motor drive system abnormality detection device is provided.

Prior to the return to origin operation, a current value counter for measuring the current rotation position of the stepping motor by reversibly counting the driving pulse amount or the moving pulse amount of the stepping motor, and setting the current value counter to the positive value of the stepping motor. Maximum amount setting means for setting a target drive pulse amount sufficient to move from the rotation limit position to the rotation limit position. Operates when the stepping motor returns to the origin position and operates to reset the current value counter. After performing the home position return operation with the return detection switch and the target drive pulse amount, it is determined whether the return detection switch has been operated, an abnormality in the stepping motor or mechanism system is detected, and an abnormality alarm indicator is displayed. The motor according to claim 2 or 3, further comprising return abnormality determining means for operating. Drive system of the abnormality detecting device.

As the temporary storage means, a flip-flop circuit provided outside the microprocessor is used, and the flip-flop circuit is set by the composite state detection signal, and is read and reset by the microprocessor. The abnormality detection apparatus for a motor drive system according to claim 1 or 2, characterized in that

In response to the intermittent signal generated by the microprocessor, the microprocessor, a plurality of open / close elements for energizing the multiphase field coils in a predetermined order to drive the stepping motor forward and reverse, and the field coils by the open / close elements The individual state detection means for detecting the surge voltage generated when the current is cut off for each phase and generating a detection signal for confirming the current supply and cut-off for each phase field coil, among the signals detected by the individual state detection means, First and second combined state detecting means for generating a combined signal for logically summing signals of groups that do not operate adjacently and confirming energization / cutoff to the field coils of each group, the first and second combined states The combined signal detected by the detection means is separated into at least each group via the first and second interrupt input terminals, and the signal is stored in the microprocessor. Temporary storage means for storing in the AM memory, the contents of the temporary storage stored for each group with a variable delay time immediately after the previous rise or fall time of the intermittent signal output for each group, Individual determination storage means for reading out the presence / absence of an abnormality for each phase by reading at the time of falling or rising at the current time, and erasing the contents of the temporary storage means after the individual determination storage means stores the presence / absence of an abnormality for the current phase Responsive to the fact that at least one of the reset means that can newly store the next synthesized signal and the individual determination storage means is abnormally stored, the abnormality alarm indicator is activated, A motor drive system characterized by having an abnormality alarm display means that can perform abnormality determination while the stepping motor is continuously driven at high speed. Atmospheric detection device.

As the temporary storage means, a RAM memory inside the microprocessor is used, and the RAM memory has an interrupt input terminal of a microprocessor for periodically monitoring input at a time interval shorter than the pulse width of the synthesized state detection signal. through the set, read out within the microprocessor, the abnormality detection apparatus for a motor drive system according to claim 1 or claim 6, characterized in that it is intended to be reset.

Counting means that counts the number of occurrences of abnormality stored in the individual judgment storage means, and includes a counting judgment means that activates the abnormality alarm display means when the number of occurrences of abnormalities by phase or the sum of the number of occurrences of abnormalities by phase exceeds a predetermined value. The abnormality detection device for a motor drive system according to claim 1 or 6, characterized in that

The microprocessor is provided with an interface for connecting an external tool, and the contents of the individual determination storage means are read and displayed by the external tool, and the contents are reset by a command from the external tool. The abnormality detection device for a motor drive system according to claim 1 or 6, characterized in that: