JPH10257799A - Output open-circuiting detection device of multichannel output device - Google Patents

Output open-circuiting detection device of multichannel output device

Info

Publication number
JPH10257799A
JPH10257799A JP9053515A JP5351597A JPH10257799A JP H10257799 A JPH10257799 A JP H10257799A JP 9053515 A JP9053515 A JP 9053515A JP 5351597 A JP5351597 A JP 5351597A JP H10257799 A JPH10257799 A JP H10257799A
Authority
JP
Japan
Prior art keywords
output
circuit
voltage
transistor
coil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9053515A
Other languages
Japanese (ja)
Inventor
Mochikiyo Nobuhara
以清 延原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP9053515A priority Critical patent/JPH10257799A/en
Publication of JPH10257799A publication Critical patent/JPH10257799A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To detect the output open-circuit of multiple channels inexpensively by an output open-circuit detection device of a multiple-channel output device. SOLUTION: Coils 10a-10d of a stepping motor are connected between a driving circuit 12 and a ground and high-resistance resistors 24a-24d are connected in parallel with output transistors 20a-20d. A diode OR circuit 34 is connected to output terminals 13a-13d. When either one of the coils 10a-10d is disconnected, the voltage of a driving voltage source 22 is outputted to the output terminals via the resistors 24a-24d and the potential of the output terminals is maintained at a high level. In this case, the output level of the diode OR circuit 34 becomes high and the output is charged to a timer capacitor 72, and a high-level voltage is outputted from a comparison circuit 40 when the charged voltage exceeds a specific value.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、ステッピングモー
タ駆動装置の如く多チャンネルの電流出力を備える多チ
ャンネル出力装置に係り、特に、その出力オープンを簡
易な構成で検出するのに好適な多チャンネル出力装置の
出力オープン検出装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multi-channel output device having a multi-channel current output, such as a stepping motor driving device, and more particularly to a multi-channel output suitable for detecting its output open with a simple configuration. The present invention relates to a device output open detection device.

【0002】[0002]

【従来の技術】従来より、ステッピングモータの駆動装
置として、例えば特開平3−218298号に開示され
る構成が公知である。上記従来の装置は、付与された指
令パルスに応じてステッピングモータの各コイルに通電
する駆動回路を備えている。各コイルが切り替えて通電
されることで、ステッピングモータが駆動される。指令
パルスの周波数が高くなり過ぎると、ステッピングモー
タが指令パルスに追従できなくなって脱調が生ずる。脱
調が生ずるとステッピングモータは所期の特性を発揮し
得なくなる。このため、ステッピングモータの運転状態
の異常の有無を監視するうえで、ステッピングモータの
脱調を的確に検出することが必要とされる。
2. Description of the Related Art Conventionally, as a driving device for a stepping motor, for example, a configuration disclosed in Japanese Patent Application Laid-Open No. 3-218298 is known. The above-described conventional device includes a drive circuit that energizes each coil of the stepping motor in accordance with the applied command pulse. When each coil is switched and energized, the stepping motor is driven. If the frequency of the command pulse becomes too high, the stepping motor cannot follow the command pulse, causing step-out. If step-out occurs, the stepping motor cannot exhibit its intended characteristics. For this reason, it is necessary to accurately detect step-out of the stepping motor in monitoring whether or not the operation state of the stepping motor is abnormal.

【0003】一般に、ステッピングモータに脱調が生ず
ると、ステッピングモータのコイルには逆起電力が殆ど
生じなくなる。コイルの端子間電圧、コイルに供給され
る電流、及び、逆起電力の間には一定の関係が成立す
る。従って、脱調に起因して逆起電力が生じなくなる
と、コイルの端子間電圧が正常運転時に対して変化す
る。そこで、上記従来の装置においては、かかるコイル
の端子間電圧の変化を検出することによりステッピング
モータの脱調の有無を判別することとしている。
Generally, when step-out occurs in a stepping motor, almost no back electromotive force is generated in the coil of the stepping motor. A fixed relationship is established between the voltage between the terminals of the coil, the current supplied to the coil, and the back electromotive force. Therefore, when the back electromotive force is not generated due to the step-out, the voltage between the terminals of the coil changes with respect to the normal operation. Therefore, in the above-described conventional device, the presence or absence of step-out of the stepping motor is determined by detecting a change in the voltage between terminals of the coil.

【0004】[0004]

【発明が解決しようとする課題】ところで、ステッピン
グモータの何れかのコイルに断線が生じた場合、ステッ
ピングモータは所期の特性を発揮し得なくなる。従っ
て、ステッピングモータの運転状態の異常の有無を監視
するうえでは、コイルの断線を検出することも必要であ
る。しかしながら、上記従来の装置は、コイルの断線を
検出するための手段を何ら備えていない。また、上述の
如く、上記従来の装置は、コイルに正常に駆動電流が流
れることを前提としてモータの脱調の検出を行なうもの
であるため、コイルの断線が生じた場合には、モータの
脱調を正確に検出することができない。
However, if any of the coils of the stepping motor is disconnected, the stepping motor cannot exhibit the desired characteristics. Therefore, it is necessary to detect the disconnection of the coil in order to monitor whether or not the operation state of the stepping motor is abnormal. However, the above-mentioned conventional device does not include any means for detecting the disconnection of the coil. In addition, as described above, the above-described conventional apparatus detects motor out-of-step on the assumption that a drive current normally flows through the coil. Therefore, when the coil is disconnected, the motor is disconnected. Key cannot be detected accurately.

【0005】ステッピングモータのコイルの断線を検出
する技術としては、モータの動作に影響を与えない程度
の微小な電流を各コイルに供給し、各コイルの端子間電
圧と所定の基準電圧との比較に基づいて、当該コイルに
断線が生じているか否かを検出するものが知られてい
る。しかしながら、上記従来の技術において、コイルの
端子間電圧と基準電圧との比較はコイル毎に行なわれる
ため、ステッピングモータが備える各コイルについて、
電圧の比較を行なう回路を設けなければならない。この
ため、上記従来の技術によれば、コイルの断線の有無を
検出するために、ステッピングモータ駆動装置のコスト
が大幅に増大してしまう。
[0005] As a technique for detecting disconnection of a coil of a stepping motor, a minute current that does not affect the operation of the motor is supplied to each coil, and a voltage between terminals of each coil is compared with a predetermined reference voltage. There is known a device that detects whether or not a disconnection has occurred in the coil based on the above. However, in the above-described conventional technology, the comparison between the voltage between the terminals of the coil and the reference voltage is performed for each coil.
A circuit for comparing voltages must be provided. For this reason, according to the above-described conventional technology, the cost of the stepping motor driving device is greatly increased in order to detect the presence / absence of disconnection of the coil.

【0006】本発明は、上述の点に鑑みてなされたもの
であり、ステッピングモータ駆動回路のコイル断線の如
く、多チャンネル出力装置の出力オープンを低コストで
検出することが可能な、多チャンネル出力装置の出力オ
ープン検出装置を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above points, and has a multi-channel output capable of detecting an open output of a multi-channel output device at low cost, such as a coil disconnection of a stepping motor drive circuit. An object of the present invention is to provide a device output open detection device.

【0007】[0007]

【課題を解決するための手段】上記の目的は、請求項1
に記載する如く、複数のスイッチング素子と、該複数の
スイッチング素子の夫々に対応し、対応するスイッチン
グ素子のオン・オフに応じて出力電流がオンオフされる
複数の出力端子とを備える多チャンネル出力装置の出力
オープンを検出する多チャンネル出力装置の出力オープ
ン検出装置であって、前記複数の出力端子の夫々に接続
された負荷に所定の微小電流を供給する微小電流供給手
段と、前記負荷のうち何れかの端子間電圧がハイレベル
の場合にハイレベルを出力すると共に、全ての負荷の端
子間電圧がローレベルの場合にローレベルを出力する論
理和出力手段と、前記論理和出力手段の出力が所定期間
以上ハイレベルに維持された場合に出力オープンが生じ
たことを示す出力オープン信号を出力するオープン検出
手段と、を備える多チャンネル出力装置の出力オープン
検出装置により達成される。
The above object is achieved by the present invention.
As described in the above, a multi-channel output device including a plurality of switching elements, and a plurality of output terminals corresponding to each of the plurality of switching elements, the output current is turned on and off according to the on and off of the corresponding switching element An output open detection device of a multi-channel output device that detects an output open of a multi-channel output device, comprising: a minute current supply unit configured to supply a predetermined minute current to a load connected to each of the plurality of output terminals; OR output means for outputting a high level when the inter-terminal voltage is at a high level, and outputting a low level when the inter-terminal voltages of all loads are at a low level, and an output of the OR output means. Open detection means for outputting an output open signal indicating that an output open has occurred when the output is maintained at a high level for a predetermined period or more. It is accomplished by the output open detection device channel output device.

【0008】本発明において、各出力端子に接続された
負荷には微小電流が供給される。従って、何れかの出力
端子がオープンとなって負荷が高抵抗状態になると、当
該出力端子に接続された負荷の端子間電圧はハイレベル
となる。論理和出力手段は何れかの負荷の端子間電圧が
ハイレベルの場合にのみハイレベルを出力する。従っ
て、何れかの出力端子がオープンになると、論理和出力
手段の出力はハイレベルに維持される。オープン検出手
段は論理和出力手段の出力が所定期間以上ハイレベルに
維持された場合に出力オープン信号を出力する。上述の
如く、本発明においては、論理和出力手段は各負荷の端
子間電圧に基づいて単一の信号を出力し、オープン検出
手段はその出力に基づいて出力オープンの有無を判別す
る。従って、オープン検出手段は全出力端子に対して共
通に設けられ、出力端子の夫々に対応してオープン検出
手段を設けることが不要とされる。
In the present invention, a minute current is supplied to a load connected to each output terminal. Therefore, when one of the output terminals is open and the load is in a high resistance state, the voltage between the terminals of the load connected to the output terminal is at a high level. The OR output means outputs a high level only when the voltage between the terminals of any load is at a high level. Therefore, when any of the output terminals is open, the output of the OR output means is maintained at a high level. The open detection means outputs an output open signal when the output of the OR output means is maintained at a high level for a predetermined period or more. As described above, in the present invention, the OR output means outputs a single signal based on the voltage between the terminals of each load, and the open detection means determines the presence or absence of the output open based on the output. Therefore, the open detecting means is provided in common for all output terminals, and it is not necessary to provide the open detecting means for each of the output terminals.

【0009】また、上記の目的は、請求項2に記載する
如く、請求項1記載の多チャンネル出力装置の出力オー
プン検出装置において、前記出力端子は前記スイッチン
グ素子に対して低電位側に設けられていると共に、前記
論理和出力手段は、前記出力端子の電位を入力信号とす
る論理OR回路よりなる多チャンネル出力装置の出力オ
ープン検出装置によっても達成される。
According to a second aspect of the present invention, in the output open detecting device of the multi-channel output device according to the first aspect, the output terminal is provided on a lower potential side with respect to the switching element. In addition, the logical sum output means is also achieved by an output open detection device of a multi-channel output device including a logical OR circuit using the potential of the output terminal as an input signal.

【0010】本発明において、出力端子はスイッチング
素子に対して低電位側に設けられている。従って、負荷
は出力端子に対して低電位側に接続される。このため、
何れかの出力端子がオープンになって負荷の端子間電圧
がハイレベルになると、当該出力端子の電位はハイレベ
ルになる。何れかの出力端子の電位がハイレベルになる
と、論理OR回路はハイレベル電圧を出力する。
In the present invention, the output terminal is provided on the low potential side with respect to the switching element. Therefore, the load is connected to the low potential side with respect to the output terminal. For this reason,
When any of the output terminals is opened and the voltage between the terminals of the load becomes high level, the potential of the output terminal becomes high level. When the potential of any one of the output terminals becomes high, the logical OR circuit outputs a high-level voltage.

【0011】更に、上記の目的は、請求項3に記載する
如く、請求項1記載の多チャンネル出力装置の出力オー
プン検出装置において、前記出力端子は前記スイッチン
グ素子に対して高電位側に設けられていると共に、前記
論理和出力手段は、前記出力端子の電位を入力信号とす
る論理NAND回路よりなる多チャンネル出力装置の出
力オープン検出装置により達成される。
Further, the above object is achieved by the output open detecting device of the multi-channel output device according to the present invention, wherein the output terminal is provided on the high potential side with respect to the switching element. In addition, the OR output means is achieved by an output open detection device of a multi-channel output device comprising a logical NAND circuit using the potential of the output terminal as an input signal.

【0012】本発明において、出力端子はスイッチング
素子に対して高電位側に設けられている。従って、負荷
は出力端子に対して高電位側に接続される。このため、
何れかの出力端子がオープンになって負荷の端子間電圧
がハイレベルになると、当該出力端子の電位はローレベ
ルになる。何れかの出力端子の電位がローレベルになる
と、論理NAND回路はハイレベル電圧を出力する。
In the present invention, the output terminal is provided on the high potential side with respect to the switching element. Therefore, the load is connected to the high potential side with respect to the output terminal. For this reason,
When any of the output terminals is opened and the voltage between the terminals of the load becomes high level, the potential of the output terminal becomes low level. When the potential of any one of the output terminals becomes low, the logical NAND circuit outputs a high-level voltage.

【0013】[0013]

【発明の実施の形態】図1は本発明の第1実施例に係わ
るステッピングモータ駆動装置の出力回路の回路図を示
す。図1に示す如く、本実施例の回路は、4相ユニポー
ラ駆動型ステッピングモータの各相のコイル10a〜1
0dに駆動電流を供給する駆動回路12と、コイル10
a〜10dの断線の有無を検出する検出回路14とによ
り構成されている。
FIG. 1 is a circuit diagram of an output circuit of a stepping motor driving apparatus according to a first embodiment of the present invention. As shown in FIG. 1, the circuit according to the present embodiment includes coils 10a to 1a for each phase of a four-phase unipolar drive type stepping motor.
0d, a driving circuit 12 for supplying a driving current to the
and a detection circuit 14 for detecting the presence / absence of a disconnection between a and d.

【0014】図1に示す如く、駆動回路12は出力端子
13a〜13dを備えている。出力端子13a〜13d
には各相のコイル10a〜10dの一端が接続されてい
る。コイル10a〜10dの他端は接地されている。駆
動回路12は、各コイル10a〜10dに対応する互い
に同一の回路より構成されている。このため、以下、駆
動回路12のコイル10a〜10dに対応する部分にそ
れぞれ、サフィックス”a”〜”d”を付して示し、コ
イル10aに対応する回路について代表的に説明する。
As shown in FIG. 1, the drive circuit 12 has output terminals 13a to 13d. Output terminals 13a to 13d
Is connected to one end of each phase coil 10a to 10d. The other ends of the coils 10a to 10d are grounded. The drive circuit 12 is composed of the same circuits corresponding to the coils 10a to 10d. Therefore, hereinafter, portions corresponding to the coils 10a to 10d of the drive circuit 12 are indicated with suffixes "a" to "d", respectively, and the circuit corresponding to the coil 10a will be described representatively.

【0015】駆動回路12は出力トランジスタ20aを
備えている。出力トランジスタ20aのコレクタ端子は
出力端子13aに接続されていると共に、保護ダイオー
ド21aを介して接地されている。また、出力トランジ
スタ20aのエミッタ端子は、所定の駆動電圧VIGを出
力する駆動電圧源22に接続されている。出力トランジ
スタ20aのコレクタ端子とエミッタ端子との間には抵
抗体24aが接続されている。抵抗体24aの抵抗値
は、駆動電圧源22より抵抗体24を経由してコイル1
0aへ、ステッピングモータの動作に影響を与えない程
度の微小電流が供給されるように高い値に設定されてい
る。また、出力トランジスタ20aのベース端子とエミ
ッタ端子との間には抵抗体28aが接続されている。更
に、出力トランジスタ20aのベース端子は抵抗体30
aを介してプリドライブトランジスタ32aのコレクタ
端子に接続されている。プリドライブトランジスタ32
aのエミッタ端子は接地されている。また、プリドライ
ブトランジスタ32aのベース端子には図示しないCP
Uの制御出力端子が接続されている。
The drive circuit 12 has an output transistor 20a. The collector terminal of the output transistor 20a is connected to the output terminal 13a and grounded via the protection diode 21a. The emitter terminal of the output transistor 20a is connected to a drive voltage source 22 that outputs a predetermined drive voltage V IG . A resistor 24a is connected between the collector terminal and the emitter terminal of the output transistor 20a. The resistance value of the resistor 24 a is determined by the drive voltage source 22 via the resistor 24 and the coil 1.
0a is set to a high value so that a very small current that does not affect the operation of the stepping motor is supplied. Further, a resistor 28a is connected between the base terminal and the emitter terminal of the output transistor 20a. Further, the base terminal of the output transistor 20a is connected to the resistor 30
It is connected to the collector terminal of the pre-drive transistor 32a via a. Predrive transistor 32
The emitter terminal of a is grounded. A CP (not shown) is connected to the base terminal of the predrive transistor 32a.
The control output terminal of U is connected.

【0016】次に、検出回路14の構成について説明す
る。検出回路14は、ダイオードOR回路34、リセッ
ト回路36、充電回路38、及び比較回路40より構成
されている。ダイオードOR回路34は、その出力部4
7に接続された抵抗体48と、抵抗体48と駆動回路1
2の出力端子13a〜13dとの間にそれぞれ接続され
たダイオード50a〜50dとより構成されている。ダ
イオード50a〜50dはそれぞれ出力端子13a〜1
3d側から抵抗体48側へ向かう電流の流れを許容する
ように設けられている。ダイオードOR回路34の出力
部47にはリセット回路36が接続されている。
Next, the configuration of the detection circuit 14 will be described. The detection circuit 14 includes a diode OR circuit 34, a reset circuit 36, a charging circuit 38, and a comparison circuit 40. The diode OR circuit 34 has its output 4
7, the resistor 48 and the drive circuit 1
And two output terminals 13a to 13d and diodes 50a to 50d, respectively. Diodes 50a to 50d are output terminals 13a to 1 respectively.
It is provided to allow a current flow from the 3d side to the resistor 48 side. The reset circuit 36 is connected to the output section 47 of the diode OR circuit 34.

【0017】リセット回路36はトランジスタ54を備
えている。トランジスタ54のベース端子は、ダイオー
ドOR回路34の出力部47に接続されていると共に、
抵抗体56を介して接地されている。また、トランジス
タ54のエミッタ端子は接地されている。更に、トラン
ジスタ54のコレクタ端子は、抵抗体58を介して所定
の定電圧VCCを出力する定電圧源60に接続されている
と共に、直列に接続された抵抗体62及び64を介して
接地されている。抵抗体62と抵抗体64との間の接続
部位にはトランジスタ66のベース端子が接続されてい
る。トランジスタ66のエミッタ端子は接地されてい
る。また、トランジスタ66のコレクタ端子は充電回路
38に接続されている。
The reset circuit 36 has a transistor 54. The base terminal of the transistor 54 is connected to the output 47 of the diode OR circuit 34,
It is grounded via a resistor 56. The emitter terminal of the transistor 54 is grounded. Further, the collector terminal of the transistor 54, as well through a resistor 58 is connected to a constant voltage source 60 for outputting a predetermined constant voltage V CC, it is grounded via the resistor 62 and 64 connected in series ing. A base terminal of the transistor 66 is connected to a connection portion between the resistor 62 and the resistor 64. The emitter terminal of the transistor 66 is grounded. The collector terminal of the transistor 66 is connected to the charging circuit 38.

【0018】充電回路38は抵抗体70とタイマコンデ
ンサ72とにより構成されている。抵抗体70及びタイ
マコンデンサ72は、抵抗体70が定電圧源60側とな
るように、定電圧源60とアースとの間に直列に接続さ
れている。抵抗体70とタイマコンデンサ72との間の
部位73にはリセット回路36のトランジスタ66のコ
レクタ端子が接続されていると共に、比較回路40が接
続されている。
The charging circuit 38 includes a resistor 70 and a timer capacitor 72. The resistor 70 and the timer capacitor 72 are connected in series between the constant voltage source 60 and the ground so that the resistor 70 is on the constant voltage source 60 side. The collector 73 of the transistor 66 of the reset circuit 36 is connected to a portion 73 between the resistor 70 and the timer capacitor 72, and the comparison circuit 40 is connected to the portion 73.

【0019】比較回路40は演算増幅器68を備えてい
る。演算増幅器68の正側入力端子には、比較回路40
の部位73が接続されている。また、演算増幅器68の
負側入力端子は、抵抗体74を介して定電圧源60に接
続されていると共に、抵抗体76を介して接地されてい
る。このため、演算増幅器68の負側入力端子には、電
圧VCCが抵抗体74及び76により分圧されてなる基準
電圧VTHが付与される。従って、演算増幅器68は、充
電回路38の部位73の電位、即ち、タイマコンデンサ
72の端子間電圧VCHARGEが基準電圧VTH以下の場合に
はローレベル電圧を出力し、VCHARGEがVTHを上回ると
ハイレベル電圧を出力する。この演算増幅器68の出力
電圧が比較回路40の出力電圧VOUT となる。
The comparison circuit 40 has an operational amplifier 68. The comparison circuit 40 is connected to the positive input terminal of the operational amplifier 68.
Are connected. The negative input terminal of the operational amplifier 68 is connected to the constant voltage source 60 via the resistor 74 and is grounded via the resistor 76. Therefore, a reference voltage V TH obtained by dividing the voltage V CC by the resistors 74 and 76 is applied to the negative input terminal of the operational amplifier 68. Therefore, the operational amplifier 68 outputs a low-level voltage when the potential of the portion 73 of the charging circuit 38, that is, the terminal voltage V CHARGE of the timer capacitor 72 is equal to or lower than the reference voltage V TH , and V CHARGE changes V TH If it exceeds, a high level voltage is output. The output voltage of the operational amplifier 68 becomes the output voltage V OUT of the comparison circuit 40.

【0020】次に、図1に示す回路の動作について説明
する。なお、以下の説明において、各トランジスタのコ
レクタ端子及びベース端子の電位を、それぞれ、コレク
タ電位、及び、ベース電位と称する。図示しないCPU
よりプリドライブトランジスタ32aのベース端子にロ
ーレベル電圧が付与された場合、プリドライブトランジ
スタ32aはオフ状態となる。この場合、出力トランジ
スタ20aのベース端子に電圧VIGが付与されることで
出力トランジスタ20aもオフ状態となる。従って、コ
イル10aには、駆動電流は供給されず、抵抗体24a
を介してステッピングモータの動作に影響を与えない程
度の微小な電流のみが供給される。
Next, the operation of the circuit shown in FIG. 1 will be described. Note that in the following description, the potentials of the collector terminal and the base terminal of each transistor are referred to as a collector potential and a base potential, respectively. CPU not shown
When a low level voltage is applied to the base terminal of the predrive transistor 32a, the predrive transistor 32a is turned off. In this case, when the voltage V IG is applied to the base terminal of the output transistor 20a, the output transistor 20a is also turned off. Therefore, no drive current is supplied to the coil 10a, and the resistor 24a
, Only a small current which does not affect the operation of the stepping motor is supplied.

【0021】一方、プリドライブトランジスタ32aの
ベース端子にCPUよりハイレベルの電圧が付与される
と、プリドライブトランジスタ32aはオン状態とな
る。プリドライブトランジスタ32aがオン状態になる
と、抵抗体30aによる電圧降下により出力トランジス
タ20aのベース電位が低下することで、出力トランジ
スタ20aはオン状態となる。この場合、駆動電圧源2
2より出力トランジスタ20aを経由してコイル10a
に駆動電流が供給されることで、コイル10aが励磁さ
れる。コイル10b〜10dについても同様に、プリド
ライブトランジスタ32b〜32dのベース端子にハイ
レベル電圧が付与されることにより励磁される。そし
て、図示しないCPUが、コイル10a〜10dが所定
のタイミングで励磁されるように、各プリドライブトラ
ンジスタ32a〜32dのベース端子に対して順次ハイ
レベル電圧を出力することによってステッピングモータ
が駆動される。
On the other hand, when a high level voltage is applied to the base terminal of the predrive transistor 32a from the CPU, the predrive transistor 32a is turned on. When the predrive transistor 32a is turned on, the output transistor 20a is turned on because the base potential of the output transistor 20a decreases due to a voltage drop caused by the resistor 30a. In this case, the driving voltage source 2
2 through the output transistor 20a and the coil 10a
Is supplied with a drive current, so that the coil 10a is excited. Similarly, the coils 10b to 10d are excited by applying a high-level voltage to the base terminals of the predrive transistors 32b to 32d. The stepping motor is driven by the CPU (not shown) sequentially outputting a high-level voltage to the base terminals of the predrive transistors 32a to 32d so that the coils 10a to 10d are excited at a predetermined timing. .

【0022】図2は、本実施例の回路の動作タイムチャ
ートを、コイル10a〜10dの何れにも断線が生じて
いない場合(図中区間(I) 及び(III) )、及び、コイル
10a〜10dの何れかに断線が生じた場合(図中区間
(II))について示す。図2には、図中上段から順に、
(a)出力トランジスタ20a〜20dのオンオフ状
態、(b)ダイオードOR回路34の出力電圧、即ち、
ダイオードOR回路34の出力部47の電位、(c)タ
イマコンデンサ72の端子間電圧VCHARGE、及び(d)
比較回路40の出力電圧VOUT のタイムチャートをそれ
ぞれ示している。なお、図2(a)は、出力トランジス
タ20a〜20dのオン・オフ状態を重畳して、即ち、
出力トランジスタ20a〜20dの何れかがオン状態と
された場合をオン状態として示している。
FIG. 2 shows an operation time chart of the circuit according to the present embodiment, in which no disconnection occurs in any of the coils 10a to 10d (sections (I) and (III) in the figure), and the coils 10a to 10d. When a disconnection occurs in any of 10d (section in the figure)
(II)). In FIG. 2, in order from the top in the figure,
(A) ON / OFF state of the output transistors 20a to 20d, (b) output voltage of the diode OR circuit 34, that is,
The potential of the output section 47 of the diode OR circuit 34, (c) the voltage V CHARGE between the terminals of the timer capacitor 72, and (d)
4 shows a time chart of the output voltage V OUT of the comparison circuit 40. FIG. 2A shows the output transistors 20a to 20d superimposed on / off state, that is,
The case where any one of the output transistors 20a to 20d is turned on is shown as an on state.

【0023】本実施例において、負荷であるステッピン
グモータはディテントトルクにより停止角を自己保持で
きるPMタイプである。このため、制動後の静止状態で
は何れの相にも通電する必要がなく、図2(a)に示す
如く、コイル10a〜10dの何れにも駆動電流が供給
されないタイミングが存在している。コイル10a〜1
0dの何れにも断線が生じていない場合、出力トランジ
スタ20aがオン状態となると、駆動電圧源22から出
力トランジスタ20aを経由してコイル10aに駆動電
流が供給されると共に、出力トランジスタ20a、ダイ
オード50a、抵抗体48及び抵抗体56を経由してア
ース側へ電流が流通する。このため、ダイオードOR回
路34から、抵抗体56による電圧降下分に相当するハ
イレベル電圧が出力される。同様に、出力トランジスタ
20b〜20dの何れかがオン状態となった場合にも、
対応するダイオード50b〜50d及び抵抗体48及び
56を経由して電流が流通することで、ダイオードOR
回路34からハイレベル電圧が出力される。即ち、出力
トランジスタ20a〜20dの何れかがオン状態となる
と、ダイオードOR回路34の出力電圧はハイレベルと
なる。
In this embodiment, the stepping motor, which is a load, is of a PM type capable of maintaining a stop angle by detent torque. For this reason, in the stationary state after braking, it is not necessary to energize any phase, and there is a timing at which the drive current is not supplied to any of the coils 10a to 10d as shown in FIG. Coil 10a-1
When the output transistor 20a is turned on when no disconnection has occurred in any of the output transistors 20d, a drive current is supplied from the drive voltage source 22 to the coil 10a via the output transistor 20a, and the output transistor 20a and the diode 50a The current flows to the ground via the resistor 48 and the resistor 56. Therefore, a high level voltage corresponding to the voltage drop by the resistor 56 is output from the diode OR circuit 34. Similarly, when any of the output transistors 20b to 20d is turned on,
When current flows through the corresponding diodes 50b to 50d and the resistors 48 and 56, the diode OR
The circuit 34 outputs a high-level voltage. That is, when any of the output transistors 20a to 20d is turned on, the output voltage of the diode OR circuit 34 becomes high level.

【0024】一方、出力トランジスタ20aが全てオフ
状態となると、コイル10a〜10dには、それぞれ、
抵抗体24a〜24dを介して微小電流が供給される。
しかしながら、抵抗体24a〜24dの抵抗値はコイル
10a〜10dの巻線抵抗値に比して十分大きいため、
出力端子13a〜13dの電位はローレベルとなる。こ
のため、ダイオード50a〜50dの何れにも電流は流
通せず、ダイオード出力回路34の出力電圧はローレベ
ルとなる。
On the other hand, when all the output transistors 20a are turned off, the coils 10a to 10d respectively
A minute current is supplied through the resistors 24a to 24d.
However, since the resistance values of the resistors 24a to 24d are sufficiently larger than the winding resistance values of the coils 10a to 10d,
The potentials of the output terminals 13a to 13d become low level. Therefore, no current flows through any of the diodes 50a to 50d, and the output voltage of the diode output circuit 34 becomes low.

【0025】このように、コイル10a〜10dの何れ
にも断線が生じていない場合には、図2(b)の区間
(I) 及び(III) に示す如く、出力トランジスタ20a〜
20dのオンオフ状態に同期して、ダイオードOR回路
34の出力電圧はハイレベルとローレベルの間を変化す
る。ダイオードOR出力回路34の出力電圧がハイレベ
ルになると、リセット回路36のトランジスタ54がオ
ン状態となる。トランジスタ54がオン状態になると、
定電圧源60から抵抗体58及びトランジスタ54を介
して接地側へ電流が流れるため、抵抗体58による電圧
降下によってトランジスタ54のコレクタ電位はローレ
ベルとなる。この場合、トランジスタ66のベース電位
もローレベルとなって、トランジスタ66はオフ状態と
なる。トランジスタ66がオフ状態の場合、充電回路3
8のタイマコンデンサ72は定電圧源60により抵抗体
70を介して充電される。このため、タイマコンデンサ
72の端子間電圧は、タイマコンデンサ72の容量と抵
抗体70の抵抗値とにより定まる時定数TRCで次第に上
昇する。
As described above, when no disconnection occurs in any of the coils 10a to 10d, the section shown in FIG.
As shown in (I) and (III), the output transistors 20a to 20a
In synchronization with the on / off state of 20d, the output voltage of the diode OR circuit 34 changes between a high level and a low level. When the output voltage of the diode OR output circuit 34 becomes high level, the transistor 54 of the reset circuit 36 turns on. When the transistor 54 is turned on,
Since a current flows from the constant voltage source 60 to the ground via the resistor 58 and the transistor 54, the collector potential of the transistor 54 becomes low due to the voltage drop by the resistor 58. In this case, the base potential of the transistor 66 is also at a low level, and the transistor 66 is turned off. When the transistor 66 is off, the charging circuit 3
The eight timer capacitor 72 is charged by the constant voltage source 60 via the resistor 70. Therefore, the voltage between the terminals of the timer capacitor 72 gradually increases at constant T RC time determined by the capacity of the timer capacitor 72 and the resistance value of the resistor 70.

【0026】一方、ダイオードOR回路34の出力電圧
がローレベルになると、トランジスタ54がオフ状態と
なることでトランジスタ66はオン状態となる。この場
合、タイマコンデンサ72に充電された電荷がトランジ
スタ66を介して放電されることにより、タイマコンデ
ンサ72の端子間電圧は瞬時に0Vに低下する。従っ
て、図2(c)の区間(I) 、(III) に示す如く、タイマ
コンデンサ72の端子間電圧VCHARGEは、ダイオードO
R回路34の出力電圧の変化に同期して、基準電圧VTH
を上回ることなく増減を繰り返す。この結果、図2
(d)の区間(I) 及び(III) に示す如く、コイル10a
〜10dの何れにも断線が生じていない場合には、演算
増幅器68はローレベル電圧を出力することになる。
On the other hand, when the output voltage of the diode OR circuit 34 goes low, the transistor 54 is turned off and the transistor 66 is turned on. In this case, the electric charge charged in the timer capacitor 72 is discharged via the transistor 66, so that the voltage between the terminals of the timer capacitor 72 is instantaneously reduced to 0V. Therefore, as shown in the sections (I) and (III) in FIG. 2C, the voltage V CHARGE between the terminals of the timer capacitor 72 is the diode O
The reference voltage V TH is synchronized with the change in the output voltage of the R circuit 34.
Increase and decrease without exceeding. As a result, FIG.
As shown in sections (I) and (III) of (d), the coil 10a
If no disconnection has occurred in any of 10 to 10d, the operational amplifier 68 outputs a low-level voltage.

【0027】これに対して、コイル10a〜10dの何
れかに断線が生じた場合、例えば、コイル10aに断線
が生じた場合には、出力トランジスタ20aがオン状態
であれば、上記した断線が生じていない場合と同様に、
出力トランジスタ20a、ダイオード50a、及び抵抗
体48、56を経由して電流が流れることで、ダイオー
ドOR回路34の出力電圧はハイレベルとなる。一方、
出力トランジスタ20aがオフ状態となると、出力端子
13aには抵抗体24aを介して駆動電圧VIGが出力さ
れる。このため、ダイオード50a、抵抗体48、及び
抵抗体56を経由して電流が流れることで、ダイオード
OR回路34はハイレベル電圧を出力する。このよう
に、コイル10aに断線が生ずると、出力トランジスタ
20aのオン・オフ状態にかかわらず、ダイオードOR
回路34の出力電圧はハイレベルとなる。同様に、コイ
ル10b〜10dに断線が生じた場合にも、出力トラン
ジスタ20b〜20dのオン・オフ状態にかかわらず、
ダイオードOR回路34の出力電圧はハイレベルとな
る。
On the other hand, when a disconnection occurs in any of the coils 10a to 10d, for example, when the coil 10a is disconnected, if the output transistor 20a is in the ON state, the above-described disconnection occurs. As if not
When a current flows through the output transistor 20a, the diode 50a, and the resistors 48 and 56, the output voltage of the diode OR circuit 34 becomes a high level. on the other hand,
When the output transistor 20a is turned off, the drive voltage V IG is output to the output terminal 13a via the resistor 24a. Therefore, when a current flows through the diode 50a, the resistor 48, and the resistor 56, the diode OR circuit 34 outputs a high-level voltage. As described above, when the coil 10a is disconnected, regardless of the on / off state of the output transistor 20a, the diode OR
The output voltage of the circuit 34 becomes high level. Similarly, even when the coils 10b to 10d are disconnected, regardless of the on / off state of the output transistors 20b to 20d.
The output voltage of the diode OR circuit 34 becomes high level.

【0028】このように、コイル10a〜10dの何れ
かに断線が生じた場合には、図2(b)の区間(II)に示
す如く、出力トランジスタ20b〜20dのオン・オフ
状態にかかわらず、ダイオードOR回路34の出力電圧
はハイレベルに維持される。このため、タイマコンデン
サ72が連続的に充電されることになって、図2(c)
の区間(II)に示す如く、タイマコンデンサ72の端子間
電圧VCHARGEは増加を続ける。この結果、ダイオードO
R回路34の出力電圧が所定期間Tにわたってハイレベ
ルに維持されるとVCHARGEはVTHを上回り、比較回路4
0はハイレベルの電圧を出力するようになる。ここで、
所定期間Tは、システムで起こり得る連続通電時間の最
大値、例えば、原点位置出し時に最小パルスレートで可
動範囲内を往復回転する際に何れかの相に通電されてい
る時間の和に対して、回路定数、ばらつき、過渡特性等
を考慮して充分に大きな時間に設定される。従って、比
較回路40の出力電圧VOUT がハイレベルとなったこと
により、コイル10a〜10dの何れかに断線が生じて
いることを検出することができる。
As described above, when a disconnection occurs in any of the coils 10a to 10d, as shown in the section (II) of FIG. 2B, regardless of the on / off state of the output transistors 20b to 20d. , The output voltage of the diode OR circuit 34 is maintained at a high level. For this reason, the timer capacitor 72 is continuously charged, and as shown in FIG.
As shown in the section (II), the terminal voltage V CHARGE of the timer capacitor 72 continues to increase. As a result, the diode O
When the output voltage of the R circuit 34 is maintained at a high level for a predetermined period T, V CHARGE exceeds V TH and the comparison circuit 4
0 outputs a high-level voltage. here,
The predetermined period T is the maximum value of the continuous energizing time that can occur in the system, for example, the sum of the energizing time in any phase when reciprocating within the movable range at the minimum pulse rate when the origin position is determined. The time is set to be sufficiently large in consideration of circuit constants, variations, transient characteristics, and the like. Accordingly, it is possible to detect that any of the coils 10a to 10d is disconnected due to the high level of the output voltage V OUT of the comparison circuit 40.

【0029】なお、コイル断線の誤検出を防止するた
め、タイマコンデンサ72の充電電圧VCHARGEは、コイ
ル10a〜10dに断線が生じていない場合には電圧V
THを上回らない範囲で増減し、コイル10a〜10dの
何れかに断線が生じた場合にのみ電圧VTHを上回って増
加するものでなければならない。従って、基準電圧
TH、及び、時定数TRCは、タイマコンデンサ72への
充電時間が上記所定期間Tを越えた場合にはじめて電圧
CHARGEが基準電圧VTHを上回るように設定される。ス
テッピングモータの最低パルスレートは一般には数10
ppsであるため、上記所定期間Tは数百msのオーダ
である。従って、時定数TRCも数百msのオーダに設定
される。
In order to prevent erroneous detection of coil disconnection, the charging voltage V CHARGE of the timer capacitor 72 is set to the voltage V CHARGE when no disconnection occurs in the coils 10a to 10d.
It must increase or decrease within a range not exceeding TH , and increase above the voltage VTH only when a disconnection occurs in any of the coils 10a to 10d. Therefore, the reference voltage V TH and the time constant T RC are set such that the voltage V CHARGE exceeds the reference voltage V TH only when the charging time for the timer capacitor 72 exceeds the above-mentioned predetermined period T. The minimum pulse rate of a stepping motor is generally several tens.
pps, the predetermined period T is on the order of several hundred ms. Therefore, the time constant TRC is also set on the order of several hundred ms.

【0030】上述の如く、本実施例においては、駆動回
路12の出力端子13a〜13dの出力電圧レベルの論
理和がダイオードOR回路34により決定され、その論
理和の時間的な履歴、即ち、ハイレベルに維持された時
間に基づいて、各コイル10a〜10dの断線検出が行
なわれる。このため、各コイル10a〜10dについて
断線を検出する検出回路を設けることが不要とされ、検
出回路14をコイル10a〜10dに対して共通化する
ことが可能とされている。このように、本実施例によれ
ば、ステッピングモータ駆動装置のコストの大幅な増大
を招くことなくコイルの断線検出を行なうことができ
る。
As described above, in this embodiment, the logical OR of the output voltage levels of the output terminals 13a to 13d of the drive circuit 12 is determined by the diode OR circuit 34, and the time history of the logical sum, that is, the high Disconnection of each of the coils 10a to 10d is detected based on the time maintained at the level. Therefore, it is not necessary to provide a detection circuit for detecting disconnection for each of the coils 10a to 10d, and the detection circuit 14 can be shared with the coils 10a to 10d. As described above, according to the present embodiment, the disconnection of the coil can be detected without causing a large increase in the cost of the stepping motor driving device.

【0031】また、上述の如く、本実施例においては、
出力トランジスタ20a〜20dのオン・オフ状態にか
かわらず、即ち、コイル10a〜10dの通電状態にか
かわらず断線検出を行なうことができる。従って、コイ
ルの断線検出にあたって、駆動回路12の内部に、駆動
中のコイルに対するマスクを行なうための回路を付加す
ることは不要である。このため、図1からわかるよう
に、本実施例においては、通常のステッピングモータ駆
動装置の出力端子13a〜13dと駆動電圧源22との
間にそれぞれ抵抗体24a〜24dを設けると共に、出
力端子13a〜13dに検出回路14を接続することに
より上記機能が実現されている。従って、本発明によれ
ば、コイル断線を検出する機能を有しない従前のステッ
ピングモータ駆動装置に対して部品を後付けするのみ
で、コイル断線の検出機能を実現することができる。
As described above, in this embodiment,
Disconnection can be detected regardless of the on / off state of the output transistors 20a to 20d, that is, regardless of the energized state of the coils 10a to 10d. Therefore, it is not necessary to add a circuit for masking the coil being driven to the inside of the drive circuit 12 in detecting the disconnection of the coil. For this reason, as can be seen from FIG. 1, in the present embodiment, resistors 24a to 24d are provided between the output terminals 13a to 13d and the drive voltage source 22, respectively, of the ordinary stepping motor driving device, and the output terminals 13a The above function is realized by connecting the detection circuit 14 to .about.13d. Therefore, according to the present invention, the coil disconnection detecting function can be realized only by retrofitting components to the conventional stepping motor drive device having no function of detecting coil disconnection.

【0032】更に、上記実施例において、断線の有無の
判別は、タイマコンデンサ72の充電電圧VCHARGEと基
準電圧VTHとの比較に基づいて行なわれる。上述の如
く、充電回路38の時定数TRCは数百msのオーダと十
分に大きいため、充電電圧VCH ARGEは外部雑音の影響を
受け難い。また、基準電圧VTHは、安定な定電圧源60
の出力電圧VCCを分圧することにより得られるため、外
部雑音や、コイル10a〜10dへの通電に伴う駆動電
圧源22の電圧変化等の外乱に対して非常に安定であ
る。従って、本実施例によれば、外部雑音や外乱が作用
した場合にも、高い信頼度でコイル断線の検出を行なう
ことができる。
Further, in the above embodiment, the determination of the presence / absence of disconnection is performed based on a comparison between the charging voltage V CHARGE of the timer capacitor 72 and the reference voltage V TH . As described above, the time constant T RC of the charging circuit 38 is sufficiently large, on the order of several hundred ms, so that the charging voltage V CH ARGE is hardly affected by external noise. The reference voltage V TH is a stable constant voltage source 60.
Since obtained by applying the output voltage V CC min, and external noise, it is highly stable to disturbance of the voltage change of the driving voltage source 22 due to the energization of the coil 10 a to 10 d. Therefore, according to the present embodiment, even when external noise or disturbance acts, it is possible to detect coil disconnection with high reliability.

【0033】また、本実施例は、出力端子13a〜13
dにハイレベル電圧が出力された期間が所定期間を越え
た場合に、コイル断線を検出するものである。従って、
コイルの断線以外に、例えば、出力トランジスタ20a
〜20dの端子間の短絡や、CPUの暴走、あるいは、
回路の配線の短絡等に起因して出力端子13a〜13d
にハイレベル電圧が出力されたことも同様に検出され
る。従って、本実施例の回路は、コイル10a〜10d
の断線検出のみならず、広くステッピングモータ駆動装
置の異常監視システムとしても機能し得ることになる。
In this embodiment, the output terminals 13a to 13a
If the period during which the high-level voltage is output to d exceeds a predetermined period, coil disconnection is detected. Therefore,
In addition to the disconnection of the coil, for example, the output transistor 20a
~ 20d short circuit between terminals, CPU runaway, or
Output terminals 13a to 13d due to a short circuit in the circuit wiring, etc.
Is output in the same manner. Therefore, the circuit according to the present embodiment includes the coils 10a to 10d
In addition to detecting the disconnection, it can function widely as an abnormality monitoring system for the stepping motor driving device.

【0034】次に、本発明の第2実施例について説明す
る。上述の如く、上記第1実施例においては、コイル1
0a〜10dへの通電状態が切り替えられる際、必ず、
コイル10a〜10dの何れにも通電されないタイミン
グが設けられるものとしている。しかしながら、例え
ば、大きな静止トルクを得ようとする場合等には、ステ
ッピングモータの停止時に、停止位置に応じた相のコイ
ルに駆動電流を流し続けることが行なわれる。かかる場
合には、常にコイル10a〜10dの何れかに通電され
るため、即ち、常に出力トランジスタ20a〜20dの
何れかがオン状態とされるため、上記実施例のシステム
によれば、コイルに断線が生じていないにもかかわら
ず、比較回路40からはハイレベル電圧が出力され、コ
イルに断線が生じていると誤判定されてしまう。これに
対して、本実施例は、上述の如く、常に出力トランジス
タ20a〜20dの何れかがオン状態とされるような場
合にも、コイル断線を正しく検出することが可能な点に
特徴を有している。
Next, a second embodiment of the present invention will be described. As described above, in the first embodiment, the coil 1
When the energized state to 0a to 10d is switched,
It is assumed that a timing is provided at which no current is supplied to any of the coils 10a to 10d. However, for example, when a large static torque is to be obtained, when the stepping motor is stopped, the drive current is continuously supplied to the coil of the phase corresponding to the stop position. In such a case, since one of the coils 10a to 10d is always energized, that is, one of the output transistors 20a to 20d is always turned on, the coil according to the above-described embodiment is disconnected. Does not occur, a high-level voltage is output from the comparison circuit 40, and it is erroneously determined that the coil is disconnected. On the other hand, the present embodiment is characterized in that the coil disconnection can be correctly detected even when any one of the output transistors 20a to 20d is always turned on as described above. doing.

【0035】以下、本実施例について図3を参照して説
明する。図3は本実施例のステッピングモータ駆動回路
の出力段の回路図を示す。なお、図3において、図1と
同様の構成部分には同一の符号を付してその説明を省略
する。また、図3にはコイル10aに対応する1相分の
回路のみを示している。図3に示す如く、本実施例の回
路において、出力端子13aとダイオード50aとの間
には抵抗体78aが接続されている。また、プリドライ
ブトランジスタ32aのベース端子には抵抗体80aを
介して図示しないCPUの制御出力端子が接続されてい
る。抵抗体80aの入力側には抵抗体82aを介してト
ランジスタ84aのベース端子が接続されている。トラ
ンジスタ84aのコレクタ端子は抵抗体78aとダイオ
ード50aとの間の接続部位に接続されている。また、
トランジスタ84aのエミッタ端子は接地されている。
Hereinafter, this embodiment will be described with reference to FIG. FIG. 3 is a circuit diagram of an output stage of the stepping motor drive circuit according to the present embodiment. In FIG. 3, the same components as those in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted. FIG. 3 shows only a circuit for one phase corresponding to the coil 10a. As shown in FIG. 3, in the circuit of this embodiment, a resistor 78a is connected between the output terminal 13a and the diode 50a. The control output terminal of the CPU (not shown) is connected to the base terminal of the pre-drive transistor 32a via the resistor 80a. The input terminal of the resistor 80a is connected to the base terminal of the transistor 84a via the resistor 82a. The collector terminal of the transistor 84a is connected to a connection between the resistor 78a and the diode 50a. Also,
The emitter terminal of the transistor 84a is grounded.

【0036】上記した構成によれば、CPUが例えばプ
リドライブトランジスタ32aのベース端子に対してハ
イレベル電圧を出力すると、上記第1実施例の場合と同
様に、プリドライブトランジスタ32a及び出力トラン
ジスタ20aが共にオン状態となり、出力端子13aに
駆動電圧VIGが出力されることで、コイル10aに駆動
電流が供給される。この場合、トランジスタ84aのベ
ース端子にもハイレベル電圧が付与されるため、トラン
ジスタ84aはオン状態となる。従って、抵抗体78a
とダイオード50aとの接続部位はトランジスタ84a
を介して接地され、その電位はローレベルとなる。この
ため、ダイオード50aからリセット回路36へローレ
ベルの電圧が付与される。同様に、プリドライブトラン
ジスタ32b〜32dのベース端子にハイレベル電圧が
付与された場合にも、オン状態とされた出力トランジス
タ20b〜20dに対応するダイオード50b〜50d
からリセット回路36にはローレベルの電圧が付与され
る。
According to the above-described configuration, when the CPU outputs a high-level voltage to, for example, the base terminal of the pre-drive transistor 32a, the pre-drive transistor 32a and the output transistor 20a are turned on in the same manner as in the first embodiment. Both are turned on, and the drive voltage V IG is output to the output terminal 13a, so that a drive current is supplied to the coil 10a. In this case, a high-level voltage is also applied to the base terminal of the transistor 84a, so that the transistor 84a is turned on. Therefore, the resistor 78a
Is connected to the diode 50a by a transistor 84a.
, And the potential thereof becomes a low level. Therefore, a low-level voltage is applied from the diode 50a to the reset circuit 36. Similarly, when a high-level voltage is applied to the base terminals of the pre-drive transistors 32b to 32d, the diodes 50b to 50d corresponding to the output transistors 20b to 20d that are turned on are also provided.
Therefore, a low-level voltage is applied to the reset circuit 36.

【0037】このように、本実施例によれば、コイル1
0a〜10dのうち駆動中のコイルに対応する回路から
はリセット回路36にローレベルの電圧が付与され、そ
の他の相のコイルに断線が生じた場合にのみ当該断線コ
イルに対応する回路からリセット回路36に対してハイ
レベルの電圧が付与される。従って、本実施例によれ
ば、ステッピングモータが常に何れかのコイル10a〜
10dに通電されるように駆動される場合であっても、
コイルの断線を正しく検出することができる。
As described above, according to the present embodiment, the coil 1
A low-level voltage is applied to the reset circuit 36 from the circuit corresponding to the coil being driven among the coils 0a to 10d, and only when the other phase coil is disconnected, the circuit corresponding to the disconnected coil is reset to the reset circuit. A high-level voltage is applied to 36. Therefore, according to the present embodiment, the stepping motor is always connected to any of the coils 10a to 10a.
Even when driven so as to be energized to 10d,
Disconnection of the coil can be correctly detected.

【0038】なお、上記第1及び第2実施例において
は、出力トランジスタ20a〜20dが上記したスイッ
チング素子に、抵抗体24a〜24dが上記した微小電
流供給手段に、ダイオードOR回路26が上記した論理
OR回路に、リセット回路36、充電回路38、及び比
較回路40が上記した出力オープン検出手段に、それぞ
れ相当している。
In the first and second embodiments, the output transistors 20a to 20d serve as the above-described switching elements, the resistors 24a to 24d serve as the above-described minute current supply means, and the diode OR circuit 26 serves as the above-described logic. The OR circuit, the reset circuit 36, the charging circuit 38, and the comparison circuit 40 correspond to the above-described output open detection means.

【0039】次に、図4を参照して本発明の第3実施例
について説明する。本実施例は、出力トランジスタがス
テッピングモータの各コイルよりアース側に設けられた
点で上記第1実施例と相違している。なお、図4におい
て図1と同様の構成部分には同一の符号を付してその説
明を省略する。また、図4において、プリドライブトラ
ンジスタについては図示を省略している。
Next, a third embodiment of the present invention will be described with reference to FIG. This embodiment is different from the first embodiment in that the output transistor is provided on the ground side from each coil of the stepping motor. In FIG. 4, the same components as those in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted. In FIG. 4, illustration of the pre-drive transistor is omitted.

【0040】図4に示す如く、本実施例の回路は、コイ
ル10a〜10dに駆動電流を供給する駆動部102
と、コイル10a〜10dの断線の有無を検出する断線
検出部104とにより構成されている。コイル10a〜
10dはそれぞれ駆動電圧源22と、駆動回路102の
出力端子103a〜103dとの間に接続されている。
駆動回路102は出力トランジスタ120a〜120d
を備えている。出力トランジスタ120a〜120dの
コレクタ端子はそれぞれ出力端子103a〜103dに
接続されている。また、出力トランジスタ120a〜1
20dのコレクタ端子は、それぞれ保護ダイオード12
2a〜122dを介して駆動電圧源110に接続されて
いると共に、抵抗体124a〜124dを介して接地さ
れている。抵抗体124a〜124dは、駆動電圧源2
2からコイル10a〜10dへステッピングモータの動
作に影響を与えない程度の微小電流が供給されるように
高い値に設定されている。
As shown in FIG. 4, the circuit of the present embodiment includes a driving section 102 for supplying a driving current to the coils 10a to 10d.
And a disconnection detecting unit 104 for detecting whether or not the coils 10a to 10d are disconnected. Coil 10a ~
10d are connected between the drive voltage source 22 and the output terminals 103a to 103d of the drive circuit 102, respectively.
The drive circuit 102 includes output transistors 120a to 120d
It has. The collector terminals of the output transistors 120a to 120d are connected to the output terminals 103a to 103d, respectively. Also, the output transistors 120a-1
The collector terminal of 20d is connected to the protection diode 12
It is connected to the drive voltage source 110 via 2a to 122d and is grounded via resistors 124a to 124d. The resistors 124a to 124d are connected to the driving voltage source 2
2 is set to a high value so that a small current that does not affect the operation of the stepping motor is supplied to the coils 10a to 10d.

【0041】出力トランジスタ120a〜120dのコ
レクタ端子には、検出回路104のトランジスタNAN
D回路126が接続されている。トランジスタNAND
回路126は、出力トランジスタ120a〜120dに
それぞれ対応するトランジスタ128a〜128dを備
えている。トランジスタ128a〜128dのベース端
子は、それぞれ抵抗体130a〜130dを介して出力
トランジスタ120a〜120dのコレクタ端子に接続
されている。また、トランジスタ128a〜128dの
ベース端子とエミッタ端子との間にはそれぞれ抵抗体1
32a〜132dが接続されている。
The collector terminals of the output transistors 120a to 120d are connected to the transistor NAN of the detection circuit 104.
The D circuit 126 is connected. Transistor nand
The circuit 126 includes transistors 128a to 128d corresponding to the output transistors 120a to 120d, respectively. The base terminals of the transistors 128a to 128d are connected to the collector terminals of the output transistors 120a to 120d via the resistors 130a to 130d, respectively. A resistor 1 is connected between the base terminal and the emitter terminal of each of the transistors 128a to 128d.
32a to 132d are connected.

【0042】トランジスタ128aのエミッタ端子は接
地されている。また、トランジスタ128dのコレクタ
端子は、トランジスタNAND回路126の出力部13
3に接続されている。トランジスタ128a〜128d
は、接地側からこの順に、エミッタ端子及びコレクタ端
子に関して互いに直列に接続されている。また、トラン
ジスタNAND回路126の出力部133は充電回路3
8の抵抗体70とタイマコンデンサ72との間の部位7
3に接続されている。従って、トランジスタNAND回
路126の出力電圧はタイマコンデンサ72に付与され
る。
The emitter terminal of the transistor 128a is grounded. The collector terminal of the transistor 128d is connected to the output unit 13 of the transistor NAND circuit 126.
3 is connected. Transistors 128a to 128d
Are connected in series with respect to the emitter terminal and the collector terminal in this order from the ground side. The output unit 133 of the transistor NAND circuit 126 is connected to the charging circuit 3
8 between the resistor 70 and the timer capacitor 72
3 is connected. Therefore, the output voltage of the transistor NAND circuit 126 is applied to the timer capacitor 72.

【0043】本実施例においても、上記第1実施例の回
路と同様に、CPUから付与された制御信号により、出
力トランジスタ120a〜120dの何れか1つがオン
状態とされると、コイル10a〜10dのうちオン状態
とされた出力トランジスタに対応するコイルに駆動電流
が供給される。そして、出力トランジスタ120a〜1
20dが、コイル10a〜10dに所定のタイミングで
駆動電流が供給されるように順次オン状態とされること
で、ステッピングモータが駆動される。
In this embodiment, similarly to the circuit of the first embodiment, when any one of the output transistors 120a to 120d is turned on by a control signal given from the CPU, the coils 10a to 10d are turned on. Of these, the drive current is supplied to the coil corresponding to the output transistor that has been turned on. And the output transistors 120a-1
20d is sequentially turned on so that a drive current is supplied to the coils 10a to 10d at a predetermined timing, whereby the stepping motor is driven.

【0044】図5は、本実施例の回路の動作タイムチャ
ートを、コイル10a〜10dの何れにも断線が生じて
いない場合(図中区間(I) 及び(III) )、及び、コイル
10a〜10dの何れかに断線が生じた場合(図中区間
(II))について示す。図5には、図中上段から順に、
(a)出力トランジスタ120a〜120dのオンオフ
状態、(b)タイマコンデンサ72の端子間電圧V
CHARGE、及び(c)比較回路40の出力電圧VOUT のタ
イムチャートをそれぞれ示している。
FIG. 5 is an operation time chart of the circuit of the present embodiment, in which no disconnection occurs in any of the coils 10a to 10d (sections (I) and (III) in the figure), and the coils 10a to 10d. When a disconnection occurs in any of 10d (section in the figure)
(II)). In FIG. 5, in order from the top in the figure,
(A) ON / OFF state of output transistors 120a to 120d, (b) Terminal voltage V of timer capacitor 72
CHARGE and (c) a time chart of the output voltage V OUT of the comparison circuit 40, respectively.

【0045】なお、図5(a)は、上記図2(a)と同
様に出力トランジスタ120a〜120dのオン・オフ
状態を重畳して、即ち、出力トランジスタ120a〜1
20dの何れかがオン状態とされた場合をオン状態とし
て示している。図5(a)に示す如く、本実施例におい
ても上記第1実施例の場合と同様に、負荷であるステッ
ピングモータはディテントトルクにより停止角を自己保
持できるPMタイプである。このため、制動後の静止状
態では何れの相にも通電する必要がなく、コイル10a
〜10dの何れにも駆動電流が供給されないタイミング
が存在している。
FIG. 5 (a) shows the output transistors 120a to 120d in a superimposed on / off state as in FIG. 2 (a), that is, the output transistors 120a to 120d.
The case where any of 20d is turned on is shown as the on state. As shown in FIG. 5A, in the present embodiment, similarly to the case of the first embodiment, the stepping motor which is a load is a PM type which can self-hold the stop angle by the detent torque. For this reason, in the stationary state after braking, it is not necessary to energize any phase, and the coil 10a
There is a timing at which the drive current is not supplied to any of the drive signals.

【0046】コイル10a〜10dの何れにも断線が生
じていない場合、例えば、出力トランジスタ120aが
オン状態となると、駆動電圧源22からコイル10a及
び出力トランジスタ120aを経由して接地側へ駆動電
流が流れるため、出力端子103aの電位はローレベル
となる。従って、この場合、トランジスタ128aのベ
ース電圧はローレベルとなって、トランジスタ128a
はオフ状態となる。一方、出力トランジスタ120aが
オフ状態となると、駆動電圧源22からコイル10a及
び抵抗体124を経由して微小電流が流れる。この場
合、抵抗体124aによる電圧降下に相当する電圧がト
ランジスタ128aのベース端子に付与される。このた
め、トランジスタ128aのベース電位はハイレベルと
なって、トランジスタ128aはオン状態とされる。同
様に、出力トランジスタ120b〜120dがオン状態
となると対応するトランジスタ128b〜128dがオ
フ状態となり、一方、出力トランジスタ120b〜12
8dがオフ状態となると対応するトランジスタ128b
〜128dがオン状態となる。
When no disconnection occurs in any of the coils 10a to 10d, for example, when the output transistor 120a is turned on, a drive current is supplied from the drive voltage source 22 to the ground via the coil 10a and the output transistor 120a. Since the current flows, the potential of the output terminal 103a is at a low level. Therefore, in this case, the base voltage of the transistor 128a becomes low level,
Is turned off. On the other hand, when the output transistor 120a is turned off, a minute current flows from the drive voltage source 22 via the coil 10a and the resistor 124. In this case, a voltage corresponding to a voltage drop by the resistor 124a is applied to the base terminal of the transistor 128a. Therefore, the base potential of the transistor 128a becomes high level, and the transistor 128a is turned on. Similarly, when output transistors 120b to 120d are turned on, corresponding transistors 128b to 128d are turned off, while output transistors 120b to 120d are turned off.
When 8d is turned off, the corresponding transistor 128b
To 128d are turned on.

【0047】従って、コイル10a〜10dの何れにも
断線が生じていない場合、出力トランジスタ120a〜
120dが全てオフ状態とされると、トランジスタ12
8a〜128dが全てオン状態とされることで、トラン
ジスタNAND回路126の出力部133はトランジス
タ128a〜128dを介して接地される。このため、
出力部133の電位はローレベルとなって、タイマコン
デンサ72に充電されていた電荷はトランジスタ128
a〜128dを介して放電される。一方、出力トランジ
スタ120a〜120dの何れかがオン状態とされた場
合には、トランジスタ128a〜128dの何れかがオ
フ状態とされる。このため、トランジスタNAND回路
126の出力部133は抵抗体70を介して定電圧源6
0に接続され、タイマコンデンサ72は定電圧源60よ
り抵抗体70を介して充電される。従って、図5(b)
に示す如く、出力トランジスタ120a〜120dのオ
ン・オフの変化に同期して、タイマコンデンサ72は充
電及び放電され、その端子間電圧は基準電圧VTHを上回
ることなく増減を繰り返す。従って、図5(c)の区間
(I) 及び(III) に示す如く、コイル10a〜10dの何
れにも断線が生じていない場合には、演算増幅器68は
ローレベル電圧を出力する。
Therefore, if no disconnection occurs in any of the coils 10a to 10d, the output transistors 120a to 120a
120d are all turned off, the transistor 12
Since all of 8a to 128d are turned on, the output unit 133 of the transistor NAND circuit 126 is grounded via the transistors 128a to 128d. For this reason,
The potential of the output unit 133 becomes low level, and the charge stored in the timer capacitor 72 is
Discharged through a to 128d. On the other hand, when any of the output transistors 120a to 120d is turned on, one of the transistors 128a to 128d is turned off. Therefore, the output unit 133 of the transistor NAND circuit 126 is connected to the constant voltage source 6 via the resistor 70.
0, the timer capacitor 72 is charged by the constant voltage source 60 via the resistor 70. Therefore, FIG.
As shown in (2), the timer capacitor 72 is charged and discharged in synchronization with the on / off change of the output transistors 120a to 120d, and the voltage between its terminals repeatedly increases and decreases without exceeding the reference voltage VTH . Therefore, the section of FIG.
As shown in (I) and (III), when no disconnection occurs in any of the coils 10a to 10d, the operational amplifier 68 outputs a low level voltage.

【0048】これに対して、例えばコイル10aに断線
が生じた場合、出力トランジスタ120aのオン・オフ
状態にかかわらず、出力端子130aの電位はローレベ
ルとなる。このため、トランジスタ128aのベース電
圧もローレベルとなって、トランジスタ128aはオフ
状態とされる。同様に、コイル10b〜10dに断線が
生じた場合にも、対応するトランジスタ128b〜12
8dがオフ状態となる。このように、コイル10a〜1
0dの何れかに断線が生ずると、トランジスタ128a
〜128dの何れかがオフ状態となることで、タイマコ
ンデンサ72の定電圧源60側の端子は接地側から遮断
される。このため、タイマコンデンサ72は充電され、
図5(c)の区間(II)に示す如く、タイマコンデンサ7
2の端子間電圧VCHARGEは上昇を続ける。そして、タイ
マコンデンサ72の充電時間が所定期間Tに達し、V
CHARGEが基準電圧VTHを上回った時点で、比較回路40
の出力電圧がハイレベルとなる。従って、比較回路40
の出力電圧がハイレベルになったことをもって、コイル
10a〜10dの何れかに断線が生じたことを検出する
ことができる。
On the other hand, when the coil 10a is disconnected, for example, the potential of the output terminal 130a is at a low level regardless of the on / off state of the output transistor 120a. Therefore, the base voltage of the transistor 128a is also at a low level, and the transistor 128a is turned off. Similarly, when the coils 10b to 10d are disconnected, the corresponding transistors 128b to
8d is turned off. Thus, the coils 10a-1
0d, the transistor 128a
When any one of to 128d is turned off, the terminal of the timer capacitor 72 on the constant voltage source 60 side is cut off from the ground side. Therefore, the timer capacitor 72 is charged,
As shown in section (II) of FIG.
The terminal-to-terminal voltage V CHARGE of No. 2 keeps increasing. Then, the charging time of the timer capacitor 72 reaches the predetermined period T, and
When the CHARGE exceeds the reference voltage V TH , the comparison circuit 40
Becomes high level. Therefore, the comparison circuit 40
That the output voltage has become high level, it is possible to detect that a disconnection has occurred in any of the coils 10a to 10d.

【0049】このように、本実施例においても、上記第
1実施例の場合と同様に、各コイル10a〜10dに共
通の検出回路104を設けることのみで、演算増幅器6
0の出力電圧に基づいて、コイル10a〜10dの断線
を検出することができる。また、本実施例においては、
抵抗体124a〜124dを出力端子103a〜103
dとアースとの間に接続すると共に、出力端子103a
〜103dに検出回路104を接続することで、上記機
能が実現されている。従って、本実施例においても、上
記実施例の場合と同様に従前のステッピングモータ駆動
装置に部品を後付けすることのみで簡便にコイル断線を
検出することが可能とされている。
As described above, also in the present embodiment, as in the case of the first embodiment, only the provision of the common detection circuit 104 for each of the coils 10a to 10d allows the operational amplifier 6 to operate.
The disconnection of the coils 10a to 10d can be detected based on the output voltage of 0. In the present embodiment,
Connect the resistors 124a to 124d to the output terminals 103a to 103
d and ground, and the output terminal 103a
The above-described function is realized by connecting the detection circuit 104 to 3103d. Therefore, in the present embodiment as well, it is possible to easily detect a coil disconnection simply by retrofitting components to a conventional stepping motor driving device, as in the case of the above embodiment.

【0050】なお、本実施例においても、上記図3に示
す第2実施例と同様に、駆動中のコイルをマスクする回
路を設けることにより、常に出力トランジスタ120a
〜120dの何れかがオン状態とされるような場合に
も、コイルの断線検出を正確に行なうことができる。な
お、上記第1及び第2実施例においては、出力トランジ
スタ120a〜120dが上記したしたスイッチング素
子に、抵抗体124a〜124dが上記した微小電流供
給手段に、トランジスタNAND回路126が上記した
論理NAND回路に、充電回路38、及び比較回路40
が上記した出力オープン検出手段に、それぞれ相当して
いる。
In this embodiment, as in the second embodiment shown in FIG. 3, a circuit for masking the coil being driven is provided, so that the output transistor 120a is always turned on.
Even in the case where any one of -120d is turned on, the disconnection of the coil can be accurately detected. In the first and second embodiments, the output transistors 120a to 120d correspond to the switching elements described above, the resistors 124a to 124d correspond to the minute current supply means, and the transistor NAND circuit 126 corresponds to the logic NAND circuit described above. The charging circuit 38 and the comparing circuit 40
Correspond to the output open detection means described above.

【0051】なお、上記第1〜第3実施例においては、
タイマコンデンサ72の端子間電圧VCHARGEが基準電圧
THを上回ったか否かを比較回路40で判別することに
より、コイルの断線を検出することとしたが、本発明は
これに限定されるものではなく、ダイオードOR回路3
4(第1及び第2実施例)あるいはトランジスタNAN
D回路126(第3実施例)の出力電圧がハイレベルと
なった期間を計測し、この期間が所定期間Tを越えたか
否かに基づいてコイルの断線を検出することとしてもよ
い。
In the first to third embodiments,
The disconnection of the coil is detected by determining whether or not the voltage V CHARGE between terminals of the timer capacitor 72 has exceeded the reference voltage V TH by the comparison circuit 40. However, the present invention is not limited to this. No, diode OR circuit 3
4 (first and second embodiments) or transistor NAN
A period in which the output voltage of the D circuit 126 (third embodiment) is at a high level may be measured, and the disconnection of the coil may be detected based on whether or not this period has exceeded a predetermined period T.

【0052】また、上記第1〜第3実施例においては、
出力トランジスタ20a〜20dあるいは120a〜1
20dに並列に設けられた抵抗体24a〜24dあるい
は124a〜124dによりコイル10a〜10dに微
小電流を供給することとしたが、本発明はこれに限定さ
れるものではなく、微小電流を出力する定電流源を出力
トランジスタ20a〜20dあるいは120a〜120
dと並列に設けることでコイル10a〜10dに微小電
流を供給することとしてもよい。
In the first to third embodiments,
Output transistors 20a-20d or 120a-1
The minute current is supplied to the coils 10a to 10d by the resistors 24a to 24d or 124a to 124d provided in parallel with the 20d. The current sources are output transistors 20a to 20d or 120a to 120
By providing in parallel with d, a minute current may be supplied to the coils 10a to 10d.

【0053】なお、上記第1〜第3実施例においては、
本発明がステッピングモータ駆動回路の出力回路に適用
され、ステッピングモータのコイルの断線により出力が
オープン状態となったことが検出される場合について説
明したが、本発明はこれに限定されるものではなく、複
数の出力スイッチング素子を備え、各出力スイッチング
素子のオンオフにより、各チャンネルの出力電流のオン
・オフが制御される任意の形式の多チャンネル出力装置
の出力オープンの検出に適用することができる。
In the first to third embodiments,
Although the present invention is applied to the output circuit of the stepping motor drive circuit, and the case where the output is detected to be open due to disconnection of the coil of the stepping motor has been described, the present invention is not limited to this. The present invention can be applied to detection of an open output of a multi-channel output device of any type in which a plurality of output switching elements are provided, and on / off of each output switching element controls on / off of an output current of each channel.

【0054】[0054]

【発明の効果】上述の如く、請求項1乃至3記載の発明
によれば、多チャンネル出力装置の出力オープンの検出
を低コストで実現することができる。
As described above, according to the first to third aspects of the present invention, open output detection of a multi-channel output device can be realized at low cost.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例に係わるステッピングモータ
駆動装置の出力回路の回路図である。
FIG. 1 is a circuit diagram of an output circuit of a stepping motor driving device according to one embodiment of the present invention.

【図2】本実施例の回路の動作タイムチャートである。FIG. 2 is an operation time chart of the circuit of the present embodiment.

【図3】本発明の第2実施例に係わる回路の回路図であ
る。
FIG. 3 is a circuit diagram of a circuit according to a second embodiment of the present invention.

【図4】本発明の第3実施例に係わる回路の回路図であ
る。
FIG. 4 is a circuit diagram of a circuit according to a third embodiment of the present invention.

【図5】本実施例の回路の動作タイムチャートである。FIG. 5 is an operation time chart of the circuit of the present embodiment.

【符号の説明】[Explanation of symbols]

12a〜12d、120a〜120d 出力トランジス
タ 13a〜13d、103a〜103d 出力端子 24a〜24d、124a〜124d 抵抗体 34 ダイオードOR回路 36 リセット回路 38 充電回路 40 比較回路 126 トランジスタNAND回路
12a to 12d, 120a to 120d Output transistors 13a to 13d, 103a to 103d Output terminals 24a to 24d, 124a to 124d Resistor 34 Diode OR circuit 36 Reset circuit 38 Charging circuit 40 Comparison circuit 126 Transistor NAND circuit

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 複数のスイッチング素子と、該複数のス
イッチング素子の夫々に対応し、対応するスイッチング
素子のオン・オフに応じて出力電流がオン・オフされる
複数の出力端子とを備える多チャンネル出力装置の出力
オープンを検出する多チャンネル出力装置の出力オープ
ン検出装置であって、 前記複数の出力端子の夫々に接続された負荷に対して所
定の微小電流を供給する微小電流供給手段と、 前記負荷のうち何れかの端子間電圧がハイレベルの場合
にハイレベルを出力すると共に、全ての負荷の端子間電
圧がローレベルの場合にローレベルを出力する論理和出
力手段と、 前記論理和出力手段の出力が所定期間以上ハイレベルに
維持された場合に出力オープンが生じたことを示す出力
オープン信号を出力するオープン検出手段と、を備える
ことを特徴とする多チャンネル出力装置の出力オープン
検出装置。
1. A multi-channel comprising: a plurality of switching elements; and a plurality of output terminals corresponding to each of the plurality of switching elements and having an output current turned on / off according to on / off of the corresponding switching element. An output open detection device of a multi-channel output device that detects an output open of an output device, comprising: a minute current supply unit configured to supply a predetermined minute current to a load connected to each of the plurality of output terminals; OR output means for outputting a high level when the voltage between any of the loads is at a high level and outputting a low level when the voltages between the terminals of all the loads are at a low level; Open detection means for outputting an output open signal indicating that an output open has occurred when the output of the means is maintained at a high level for a predetermined period or more. An output open detection device for a multi-channel output device, comprising:
【請求項2】 請求項1記載の多チャンネル出力装置の
出力オープン検出装置において、 前記スイッチング素子は前記出力端子に対して高電位側
に設けられていると共に、 前記論理和出力手段は、前記出力端子の夫々の電位を入
力信号とする論理OR回路よりなることを特徴とする多
チャンネル出力装置の出力オープン検出装置。
2. The output open detection device of a multi-channel output device according to claim 1, wherein said switching element is provided on a high potential side with respect to said output terminal, and said OR output means outputs said output. An output open detection device for a multi-channel output device, comprising a logical OR circuit that uses each potential of a terminal as an input signal.
【請求項3】 請求項1記載の多チャンネル出力装置の
出力オープン検出装置において、 前記スイッチング素子は前記出力端子に対して低電位側
に設けられていると共に、 前記論理和出力手段は、前記出力端子の夫々の電位を入
力信号とする論理NAND回路よりなることを特徴とす
る多チャンネル出力装置の出力オープン検出装置。
3. The output open detection device for a multi-channel output device according to claim 1, wherein said switching element is provided on a low potential side with respect to said output terminal, and said OR output means outputs said output. An output open detection device for a multi-channel output device, comprising a logical NAND circuit using the potential of each terminal as an input signal.
JP9053515A 1997-03-07 1997-03-07 Output open-circuiting detection device of multichannel output device Pending JPH10257799A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9053515A JPH10257799A (en) 1997-03-07 1997-03-07 Output open-circuiting detection device of multichannel output device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9053515A JPH10257799A (en) 1997-03-07 1997-03-07 Output open-circuiting detection device of multichannel output device

Publications (1)

Publication Number Publication Date
JPH10257799A true JPH10257799A (en) 1998-09-25

Family

ID=12944967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9053515A Pending JPH10257799A (en) 1997-03-07 1997-03-07 Output open-circuiting detection device of multichannel output device

Country Status (1)

Country Link
JP (1) JPH10257799A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6732708B2 (en) 2001-07-23 2004-05-11 Mitsubishi Denki Kabushiki Kaisha Automotive engine control apparatus
US6781341B2 (en) 2002-05-21 2004-08-24 Mitsubishi Denki Kabushiki Kaisha Abnormality detector for a motor drive system
US6785106B2 (en) 2001-01-16 2004-08-31 Denso Corporation Integrate circuit device
WO2005067134A1 (en) * 2004-01-09 2005-07-21 Rohm Co., Ltd Power transistor protecting circuit of motor drive circuit, motor drive circuit, and semiconductor device
DE10200847B4 (en) * 2001-07-13 2010-09-23 Mitsubishi Denki K.K. Error detection device of a fuel injection device for a multi-cylinder internal combustion engine
CN102419406A (en) * 2010-09-27 2012-04-18 珠海格力电器股份有限公司 Device and method for broken wire detection for step motor
CN112098902A (en) * 2020-08-31 2020-12-18 贵州天义电器有限责任公司 Multichannel load on-off state acquisition circuit based on 28V DC power circuit
CN113325335A (en) * 2021-08-04 2021-08-31 南昌龙旗信息技术有限公司 Circuit failure detection circuit and method and intelligent electronic equipment

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6785106B2 (en) 2001-01-16 2004-08-31 Denso Corporation Integrate circuit device
DE10200847B4 (en) * 2001-07-13 2010-09-23 Mitsubishi Denki K.K. Error detection device of a fuel injection device for a multi-cylinder internal combustion engine
US6732708B2 (en) 2001-07-23 2004-05-11 Mitsubishi Denki Kabushiki Kaisha Automotive engine control apparatus
US6781341B2 (en) 2002-05-21 2004-08-24 Mitsubishi Denki Kabushiki Kaisha Abnormality detector for a motor drive system
WO2005067134A1 (en) * 2004-01-09 2005-07-21 Rohm Co., Ltd Power transistor protecting circuit of motor drive circuit, motor drive circuit, and semiconductor device
CN102419406A (en) * 2010-09-27 2012-04-18 珠海格力电器股份有限公司 Device and method for broken wire detection for step motor
CN112098902A (en) * 2020-08-31 2020-12-18 贵州天义电器有限责任公司 Multichannel load on-off state acquisition circuit based on 28V DC power circuit
CN113325335A (en) * 2021-08-04 2021-08-31 南昌龙旗信息技术有限公司 Circuit failure detection circuit and method and intelligent electronic equipment
CN113325335B (en) * 2021-08-04 2021-11-23 南昌龙旗信息技术有限公司 Circuit failure detection circuit and method and intelligent electronic equipment

Similar Documents

Publication Publication Date Title
US8054605B2 (en) Power supply controller
EP0580923B1 (en) Device comprising an error amplifier, a control portion and a circuit for detecting voltage variations in relation to a set value
US6232781B1 (en) False-closure detection device for electrical consumers
EP1465313B1 (en) Method and device for short circuit or open load detection
US6472910B2 (en) Electrical load driving device
US7129594B2 (en) System for controlling generator for vehicle
US20040113630A1 (en) Voltage detecting circuit
JPH10257799A (en) Output open-circuiting detection device of multichannel output device
US6747425B2 (en) System for sharing power and signal pins on a motor controller
US7477502B1 (en) Method and system for providing fault protection in a power supply system
US5545961A (en) Electric motor drive
JP2865133B2 (en) Stabilized power supply circuit
JPH0247917A (en) Missing pulse detector
EP0623943B1 (en) Relay terminal array with malfunction detection and transmission functions
JP2001005521A (en) Load driving system and its failure detecting method
US11303233B2 (en) Motor drive control device
US20220345010A1 (en) Drive device
US6218875B1 (en) High speed lock-up phase locked loop circuit
JPH0799796A (en) Driving device for stepping motor
JP3531315B2 (en) DC motor control device and its deterioration determination method
JP4111167B2 (en) Abnormal cell detector
JP2002231529A (en) Electromagnetic actuator driver
CN114762206A (en) Voltage monitoring circuit
JPS62128846A (en) Load monitoring circuit
JP2000014134A (en) High voltage power circuit