JP3616695B2 - Interface system between units of transmission equipment - Google Patents
Interface system between units of transmission equipment Download PDFInfo
- Publication number
- JP3616695B2 JP3616695B2 JP24485796A JP24485796A JP3616695B2 JP 3616695 B2 JP3616695 B2 JP 3616695B2 JP 24485796 A JP24485796 A JP 24485796A JP 24485796 A JP24485796 A JP 24485796A JP 3616695 B2 JP3616695 B2 JP 3616695B2
- Authority
- JP
- Japan
- Prior art keywords
- information
- overhead
- unit
- header
- header data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Time-Division Multiplex Systems (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、同期ネットワークに適用される伝送装置のユニット間インタフェース方式に関する。
【０００２】
【従来の技術】
最近では、ＳＯＮＥＴ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｏｐｔｉｃａｌ ＮＥＴｗｏｒｋ）やＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｉｇｉｔａｌ Ｈｉｅｒａｒｃｈｙ）の標準化に従い、ＳＯＮＥＴやＳＤＨを適用する光通信網が開発されている。
【０００３】
ＳＯＮＥＴやＳＤＨを適用した光通信網に使用される光伝送装置は、例えば、ＳＤＨのＳＴＳ−１（Ｓｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓｐｏｒｔ Ｓｉｇｎａｌ ｌｅｖｅｌ １）フレームのオーバヘッド部にマッピングされるオーバヘッド情報を生成するユニット、このユニットによって生成されたオーバヘッド情報をＳＴＳ−１フレームのオーバヘッド部にマッピングするユニット、ＳＴＳ−１フレームのペイロード部にＡＴＭ網からのＡＴＭセル等をマッピングするユニット、ＳＴＳ−１フレームを多重化するユニット、多重化されたＳＴＳ−１フレーム群（ＳＴＳ−Ｎ信号）を光信号ＯＣ−ｎ（Ｏｐｔｉｃａｌ Ｃａｒｒｉｅｒ ｌｅｖｅｌ ｎ）に変換するユニット等から構成される。
【０００４】
ここで、ＳＴＳ−１フレームのペイロード部にＡＴＭセル等をマッピングするユニット（メイン信号処理ユニット）と、オーバヘッド情報を生成するユニット（送信オーバヘッド処理ユニット）と、オーバヘッド情報をＳＴＳ−１フレームにマッピングするユニット（オーバヘッド挿入ユニット）との具体例を図６に示す。
【０００５】
メイン信号処理ユニットは、ＳＴＳ−１フレームフォーマットのペイロード部に、ＡＴＭ網からのＡＴＭセルをマッピングするユニットである。このメイン信号処理ユニットによってＡＴＭセルをマッピングされたことによって生成されたＳＴＳ−１フレーム（このとき、オーバヘッド部のデータは無効である）は、ユニット間接続ケーブルＣを介してオーバヘッド挿入ユニットに入力される。
【０００６】
送信オーバヘッド処理ユニットは、信号生成部（Ｓｉｇｎａｌ Ｇｅｎ）及び送信オーバヘッド処理部を備えている。
信号生成部（Ｓｉｇｎａｌ Ｇｅｎ）は、送信オーバヘッド処理ユニットの状態を示すステータス信号を出力する。このステータス信号は、送信オーバヘッド処理ユニットが正常に動作しているときはＬｏｗレベルの信号になり、送信オーバヘッド処理ユニットに異常が発生したときにはＨｉｇｈレベルの信号になる。
【０００７】
上記の信号生成部（Ｓｉｇｎａｌ Ｇｅｎ）から出力されたステータス信号は、ユニット間接続ケーブルＡを介してオーバヘッド挿入ユニットに入力される。
送信オーバヘッド処理部は、ＳＴＳ−１フレームのオーバヘッド部にマッピングするオーバヘッド情報を生成する。この送信オーバヘッド処理部によって生成されたオーバヘッド情報は、ユニット間接続ケーブルＢを介してオーバヘッド挿入ユニットに入力される。
【０００８】
オーバヘッド挿入ユニットは、Ｋ１Ｋ２検出部−１、Ｋ１Ｋ２検出部−２、オーバヘッド検出部、セレクタ、パターンジェネレータＰＧ、オーバヘッド挿入処理部を備えている。
【０００９】
パターンジェネレータＰＧは、タイミングパルスを発生する。このタイミングパルスは、メイン信号処理ユニットがＳＴＳ−１フレームを出力するタイミングと同期した信号である。
【００１０】
上記のパターンジェネレータＰＧによって発生されたタイミングパルスは、オーバヘッド挿入ユニットのオーバヘッド挿入処理部と、送信オーバヘッド処理ユニットの送信オーバヘッド処理部とに入力される。
【００１１】
この場合、オーバヘッド挿入ユニットのオーバヘッド挿入処理部は、パターンジェネレータＰＧからのタイミングパルスに従って、ＳＴＳ−１フレームのオーバヘッド部にオーバヘッド情報を書き込む。
【００１２】
また、送信オーバヘッド処理ユニットの送信オーバヘッド処理部は、タイミングパルスを受信すると、ＳＴＳ−１フレームにマッピングするオーバヘッド情報を出力する。
【００１３】
Ｋ１Ｋ２検出部−１は、イネーブル制御付のラッチ回路であり、送信オーバヘッド処理ユニットの信号生成部（Ｓｉｇｎａｌ Ｇｅｎ）からのステータス信号に従って動作する。信号生成部（Ｓｉｇｎａｌ Ｇｅｎ）からのステータス信号がＬｏｗレベルの信号（イネーブル信号）であるとき、Ｋ１Ｋ２検出部−１は、送信オーバヘッド処理部からのオーバヘッド情報に含まれるＫ１情報とＫ２情報とをラッチする。一方、信号生成部（Ｓｉｇｎａｌ Ｇｅｎ）からのステータス信号がＨｉｇｈレベルの信号（ディセーブル信号）であるとき、Ｋ１Ｋ２検出部−１は、Ｋ１情報とＫ２情報とのラッチを行わず、元々記憶していたＫ１情報及びＫ２情報（前回のフレームにマッピングされたＫ１情報及びＫ２情報）を記憶し続ける。
【００１４】
上記のＫ１情報とＫ２情報とは、ＳＴＳ−１フレームのオーバヘッド部に含まれる情報であり、ＡＰＳ（Ａｕｔｏ Ｐｒｏｔｅｃｔｉｏｎ Ｓｗｉｔｃｈ）と呼ばれるプロテクションスイッチ情報である。このプロテクションスイッチ情報は、障害発生による現用系から予備系への切り換え、コマンドによる現用系から予備系への強制切り換え、コマンドによる予備系から現用系への復帰、障害復旧による予備系から現用系への復帰等を制御するために使用される情報である。
【００１５】
Ｋ１Ｋ２検出部−１によってラッチされたＫ１情報、Ｋ２情報は、セレクタに入力される。
また、Ｋ１Ｋ２検出部−２は、送信オーバヘッド処理部からのオーバヘッド情報に含まれるＫ１情報とＫ２情報とをラッチする。このＫ１Ｋ２検出部−２によってラッチされたＫ１情報とＫ２情報とは、セレクタに入力される。
【００１６】
オーバヘッド検出部は、送信オーバヘッド処理ユニットの送信オーバヘッド処理部からのオーバヘッド情報をラッチする。このオーバヘッド検出部によってラッチされたオーバヘッド情報は、オーバヘッド挿入処理部に入力される。
【００１７】
セレクタは、イネーブル制御付のセレクタであり、送信オーバヘッド処理ユニットの信号生成部（Ｓｉｇｎａｌ Ｇｅｎ）からのステータス信号に従って動作する。たとえば、信号生成部（Ｓｉｇｎａｌ Ｇｅｎ）からのステータス信号がＬｏｗレベルの信号（イネーブル信号）であるとき、Ｋ１Ｋ２検出部−２からのＫ１情報及びＫ２情報を入力する。
【００１８】
また、セレクタは、信号生成部（Ｓｉｇｎａｌ Ｇｅｎ）からのステータス信号がＨｉｇｈレベルの信号（ディセーブル信号）であるとき、Ｋ１Ｋ２検出部−１からのＫ１情報及びＫ２情報（前回のフレームにマッピングされたＫ１情報及びＫ２情報）を入力する。
【００１９】
すなわち、信号生成部（Ｓｉｇｎａｌ Ｇｅｎ）からのステータス信号がＨｉｇｈレベルの信号（ディセーブル信号）であるときは、送信オーバヘッド処理ユニットが異常状態にあり、その異常状態にある送信オーバヘッド処理ユニットから送信されたＫ１情報及びＫ２情報は信頼性のない情報になる。このため、前回までのフレームにマッピングされたＫ１情報及びＫ２情報を保持しておき、送信オーバヘッド処理ユニットが異常状態にあるときには保持していたＫ１情報及びＫ２情報を使用することにより、誤ったＫ１情報及びＫ２情報が送られないようにする。
【００２０】
このようにしてセレクタに入力されたＫ１情報及びＫ２情報は、セレクタからオーバヘッド挿入処理部へ送られる。
オーバヘッド挿入処理部は、メイン信号処理ユニットからのＳＴＳ−１フレームのオーバヘッド部に、オーバヘッド検出部からのオーバヘッド情報、及び、セレクタからのＫ１情報及びＫ２情報をマッピングして、ＳＴＳ−１フレームを完成させる。
【００２１】
このように、送信オーバヘッド処理ユニットからオーバヘッド挿入ユニットへステータス信号を送信することによって、光伝送装置を構成するユニット間のインタフェースが実現される。
【００２２】
【発明が解決しようとする課題】
ところで、光伝送装置の回線収容数が増大すると、送信オーバヘッド処理ユニットが増加するため、これらの送信オーバヘッド処理ユニットとオーバヘッド挿入ユニットとを接続する配線の数が膨大なものになり、オーバヘッド挿入ユニットの入出力ポートの増加や、ユニット間を接続する配線を実装したバックボードの多層化等を招く。この結果、所定の規模の光伝送装置が収容できる回線数が制限されるという問題がある。
【００２３】
そこで、本発明は、前記問題点に鑑みてなされたものであり、伝送装置を構成するユニット間のインタフェースをサポートする配線数を減少させて、多数の回線を収容することができる伝送装置を提供することを課題とする。
【００２４】
【課題を解決するための手段】
本発明は、前記課題を解決するために以下のような手段を採用した。
本発明にかかる伝送装置のユニット間インタフェース方式は、ヘッダ部とペイロード部とからなるブロックデータの前記ヘッダ部にマッピングされるヘッダデータを生成するとともに、このヘッダデータの中に、このヘッダデータ自体の正誤性を判定するための冗長符号を付加するヘッダデータ生成手段と、このヘッダデータ生成手段によって生成されたヘッダデータを受信し、受信した前記ヘッダデータに付加されている前記冗長符号を参照して、前記ヘッダデータの正誤性を判別する冗長検査手段と、前記ヘッダデータ生成手段によって生成されたヘッダデータを前記ブロックデータのヘッダ部にマッピングするとともに、前記冗長検査手段によって前記ヘッダデータが誤りであることが判定されたときにエラー発生を示す信号を前記ブロックデータのヘッダ部にマッピングするヘッダデータマッピング手段とを備える（請求項１に対応）。
【００２５】
ヘッダデータは、例えば、伝送装置が使用するクロック信号を識別するクロック識別情報を含むようにしてもよい。この場合、ヘッダマッピング手段は、エラー発生を示すエラー情報を出力するエラー情報発生部と、冗長検査手段によって前記ヘッダデータが誤りであることが判定されたときに、前記エラー情報発生部から出力されるエラー情報を、前記ヘッダデータに含まれるクロック識別情報の代わりにマッピングする情報マッピング部を有するようにしてもよい（請求項２に対応）。
【００２６】
また、ヘッダデータは、例えば、ブロックデータを保守するためのプロテクションスイッチ情報を含むようにしてもよい。この場合、ヘッダマッピング手段は、上記のエラー情報発生部及び情報マッピング部に加え、冗長検査手段によって前記ヘッダデータが正常であることが判定されたときに前記正常なヘッダデータから前記プロテクションスイッチ情報を抽出して保持するプロテクションスイッチ情報保持部を有するようにしてもよい。この場合、情報マッピング部は、冗長検査手段によって前記ヘッダデータが誤りであることが判定されたときに、前記プロテクションスイッチ情報保持部によって保持されているプロテクションスイッチ情報を、前記ヘッダデータに含まれるプロテクションスイッチ情報の代わりにマッピングするようにしてもよい（請求項３に対応）。
【００２７】
冗長符号は、パリティチェック符号を含むようにしてもよい（請求項４に対応）。
また、ヘッダデータ生成手段によって生成されるヘッダデータが二値信号である場合は、冗長符号は、前記二値信号がとりうる二つの値のうちの一方の値を示す第１のストップビットと、前記二値信号がとりうる二つの値のうちの他方の値を示す第２のストップビットとを含むようにしてもよい（請求項５に対応）。
【００２８】
以下、本発明の作用について述べる。
ヘッダデータ生成手段は、ブロックデータのヘッダ部にマッピングされるヘッダデータを生成する。さらに、ヘッダデータ生成手段は、生成したヘッダデータの中に、前記ヘッダデータ自体の正誤性を判定するための冗長符号を付加する。
【００２９】
冗長符号が付加されたヘッダデータは、冗長検査手段とヘッダデータマッピング手段とに入力される。
冗長検査手段は、入力されたヘッダデータから冗長符号を抽出し、前記ヘッダデータの正誤性を判定する。
【００３０】
冗長検査手段によって前記ヘッダデータが正常であることが判定された場合は、ヘッダデータマッピング手段は、入力されたヘッダデータを、ブロックデータのヘッダ部にマッピングする。
【００３１】
一方、冗長手段によって前記ヘッダデータが誤りであることが判定された場合は、ヘッダデータマッピング手段は、誤りのヘッダデータと、エラー発生を示す信号とをブロックデータのヘッダ部にマッピングする。
【００３２】
【発明の実施の形態】
以下、本発明にかかる伝送装置のユニット間インタフェース方式の実施の形態について図面に基づいて説明する。
【００３３】
図１は、本発明にかかる伝送装置のユニット間インタフェース方式を適用する光伝送装置の概略構成を示す図である。
光伝送装置は、オーバヘッド挿入ユニット１、メイン信号処理ユニット２、及び、送信オーバヘッド処理ユニット３を備えている。
【００３４】
上記のオーバヘッド挿入ユニット１とメイン信号処理ユニット２とは、ユニット間接続ケーブルＣによって接続される。
また、上記のオーバヘッド挿入ユニット１と送信オーバヘッド処理ユニット３とは、ユニット間接続ケーブルＡ及びクロック送信線Ｄによって接続される。
【００３５】
以下、上記の各ユニットの構成について説明する。
（メイン信号処理ユニット２）
メイン信号処理ユニット２は、ＡＴＭ網からのＡＴＭセルを受信して、受信したＡＴＭセルをＳＴＳ−１フレームフォーマットのペイロード部にマッピングする。
【００３６】
ＡＴＭセルがマッピングされたことによって生成されたＳＴＳ−１フレーム（オーバヘッド部に無効データがマッピングされたＳＴＳ−１フレーム）は、ユニット間接続ケーブルＣを介してオーバヘッド挿入ユニットに入力される。
【００３７】
（送信オーバヘッド処理ユニット３）
送信オーバヘッド処理ユニット３は、本発明にかかるヘッダデータ生成手段の一例である。この送信オーバヘッド処理ユニット３は、ＳＴＳ−１フレームのオーバヘッド部にマッピングされるオーバヘッド情報（ヘッダ情報）を生成するとともに、このオーバヘッド情報のなかにオーバヘッド情報自体の正誤性を判定するための冗長符号を付加する送信オーバヘッド処理部３ａを備えている。
【００３８】
この送信オーバヘッド処理部３ａによって作成されるオーバヘッド情報は、オーバヘッド挿入ユニット１と送信オーバヘッド処理ユニット３との間で取り決められたプロトコルに従った形式の情報であり、その一例を図２に示す。
【００３９】
図２（ａ）に示す例では、送信オーバヘッド処理部３ａによって作成されるオーバヘッド情報は、２４３０ビットのデータからなる。このうち、先頭の２５６バイト（２０４８ビット）は、３２バイト毎に８個の領域（領域Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆ，Ｇ，Ｈ）に分割されている。
【００４０】
上記の８個の領域（領域Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆ，Ｇ，Ｈ）のうちの先頭の領域Ａは、１６バイト毎に２つのブロック（ＢＬＯＣＫ ▲１▼、ＢＬＯＣＫ ▲２▼）に分割される。
図２（ｂ）に示すように、２つのブロックのうちの先頭ブロック（ＢＬＯＣＫ ▲１▼）の９バイト目と１０バイト目には、光伝送路の現用系と予備系とを選択するためのプロテクションスイッチ情報「Ｋ１＃１」と「Ｋ２＃１」とが格納される。これらの情報「Ｋ１＃１」、「Ｋ２＃１」は、本発明にかかるプロテクション情報の一例であり、図３に示すＳＴＳ−１フレームのオーバヘッド部に含まれるＡＰＳ（Ａｕｔｏ Ｐｒｏｔｅｃｔｉｏｎ Ｓｗｉｔｃｈ）情報として使用される。
【００４１】
上記の情報「Ｋ１＃１」，「Ｋ２＃１」のうち情報「Ｋ１＃１」はＳＴＳ−１フレームの領域Ｋ１にマッピングされ、情報「Ｋ２＃１」はＳＴＳ−１フレームの領域Ｋ２にマッピングされる。
【００４２】
また、２つのブロックのうちの後側のブロック（ＢＬＯＣＫ ▲２▼）の５バイト目には、光伝送装置が使用するクロックを識別する情報「Ｓ１＃１」（Ｓｙｎｃ Ｓｔａｔｕｓ）が格納される。この情報「Ｓ１＃１」は、本発明にかかるクロック識別情報の一例であり、図３に示すＳＴＳ−１フレームのオーバヘッド部に含まれるＳｙｎｃＳｔａｔｕｓ情報として使用される。
【００４３】
上記の情報「Ｓ１＃１」は、ＳＴＳ−１フレームの領域Ｓ１にマッピングされる。
さらに、後側のブロック（ＢＬＯＣＫ ▲２▼）の９バイト目には、情報「Ｂ」が格納される。この情報「Ｂ」は、パリティビットとストップビットとを含み、本発明にかかる冗長符号に対応する。
【００４４】
上記の情報「Ｂ」は、例えば、図４に示すように、１ビット目（オーバヘッド情報の先頭から１９３ビット目）にパリティビット（ＰＡＲＩＴＹ ＢＩＴ）を含み、２ビット目（オーバヘッド情報の先頭から１９４ビット目）と３ビット目（オーバヘッド情報の先頭から１９５ビット目）とにストップビット（０−ＳＴＯＲ ＢＩＴ， １−ＳＴＯＰ ＢＩＴ）を含んでいる。
【００４５】
上記の２つのストップビット（０−ＳＴＯＲ ＢＩＴ， １−ＳＴＯＰ ＢＩＴ）のうち、２ビット目のストップビット（図中の「０−ＳＴＯＰ ＢＩＴ」）には、信号値「０」が格納される。
【００４６】
また、上記の２つのストップビット（０−ＳＴＯＲ ＢＩＴ， １−ＳＴＯＰ ＢＩＴ）のうち、３ビット目のストップビット（図中の「１−ＳＴＯＰ ＢＩＴ」）には、信号値「１」が格納される。
【００４７】
（オーバヘッド挿入ユニット１）
オーバヘッド挿入ユニット１は、本発明にかかるヘッダ挿入ユニットの一例であり、パリティビット／ストップビットチェック回路１ａ、Ｓ１ラッチ回路１ｂ、Ｋ１Ｋ２ラッチ回路１ｃ、Ｄｕｓ Ｃｏｄｅ発生部１ｄ、セレクタ１ｅ、オーバヘッド挿入処理部１ｆ、パターンジェネレータＰＧ，及び、パターンジェネレータＰＧ−２を備えている。
【００４８】
（パリティビット／ストップビットチェック回路１ａ）
パリティビット／ストップビットチェック回路１ａは、本発明にかかる冗長検査手段の一例である。
【００４９】
パリティビット／ストップビットチェック回路１ａは、送信オーバヘッド処理ユニット３からのオーバヘッド情報に含まれるパリティビットとストップビットとを参照してオーバヘッド情報の正誤性を判定する。そして、パリティビット／ストップビットチェック回路１ａは、オーバヘッド情報が正常であることを判定するとイネーブル信号（信号値「１」）を出力し、オーバヘッド情報が誤りであることを判定するとディセーブル信号（信号値「０」）を出力する。
【００５０】
例えば、パリティビット／ストップビットチェック回路１ａは、前述の図２に示したオーバヘッド情報の「ＢＬＯＣＫ ▲１▼」の先頭ビットから「ＢＬＯＣＫ ▲２▼」の９バイト目の情報「Ｂ」の先頭ビット（パリティビット）までの１９３ビットに含まれる信号値「１」の個数をカウントし、カウントした「１」の個数が偶数であるか、もしくは、奇数であるかを判別する。
【００５１】
ここで、パリティチェックビット（ＰＡＲＩＴＹ ＣＨＥＣＫ ＢＩＴ）が偶数パリティチェック符号として使用されている場合は、パリティビット／ストップビットチェック回路１ａは、オーバヘッド情報の先頭ビットから１９３ビット目までに含まれる信号値「１」の個数が偶数であれば、オーバヘッド情報が正常であることを判定し、オーバヘッド情報の先頭ビットから１９３ビット目までに含まれる信号値「１」の個数が奇数であれば、オーバヘッド情報が誤りであることを判定する。
【００５２】
また、パリティチェックビット（ＰＡＲＩＴＹ ＣＨＥＣＫ ＢＩＴ）が奇数パリティチェック符号として使用されている場合は、パリティビット／ストップビットチェック回路１ａは、オーバヘッド情報の先頭ビットから１９３ビット目までに含まれる信号値「１」の個数が奇数であれば、オーバヘッド情報が正常であることを判定し、オーバヘッド情報の先頭ビットから１９３ビット目までに含まれる信号値「１」の個数が偶数であれば、オーバヘッド情報が誤りであることを判定する。
【００５３】
さらに、パリティビット／ストップビットチェック回路１ａは、「ＢＬＯＣＫ ▲２▼」の情報「Ｂ」の「０−ＳＴＯＰ ＢＩＴ」と「１−ＳＴＯＰ ＢＩＴ」とを参照して、オーバヘッド情報の正誤性を判定する。
【００５４】
例えば、送信オーバヘッド処理ユニット３が光伝送装置に実装されていない場合等には、オーバヘッド挿入ユニット１に入力されるデータの信号値は、全て「１」（プルアップ）もしくは全て「０」（プルダウン）になる。この場合、パリティビット／ストップビットチェック回路１ａは、「０−ＳＴＯＰ ＢＩＴ≠０」もしくは「１−ＳＴＯＰ ＢＩＴ≠１」であることを判別して、オーバヘッド情報が誤りであることを判定する。
【００５５】
このようにパリティビット／ストップビットチェック回路１ａは、パリティビットとストップビットとを用いてオーバヘッド情報の正誤性を判定し、オーバヘッド情報が正常であることを判定すると（パリティチェックが正常、且つ、ストップビットが正常値であることを判定すると）、イネーブル信号（信号値「１」）を出力する。一方、パリティビット／ストップビットチェック回路１ａは、オーバヘッド情報が誤りであることを判定すると（パリティチェックがエラー、もしくは、ストップビットが誤りであることを判定すると）、ディセーブル信号（信号値「０」）を出力する。
【００５６】
パリティビット／ストップビットチェック回路１ａから出力されたイネーブル信号またはディセーブル信号は、オーバヘッド挿入ユニット１のＫ１Ｋ２ラッチ回路、及び、セレクタ１ｅに入力される。
【００５７】
（Ｓ１ラッチ回路１ｂ）
Ｓ１ラッチ回路１ｂは、送信オーバヘッド処理ユニット３からのオーバヘッド情報を一時的に記憶するバッファを有し、このバッファに記憶されたオーバヘッド情報のなかから情報「Ｓ１＃１」をラッチし、ラッチした情報「Ｓ１＃１」を出力する。
【００５８】
このＳ１ラッチ回路１ｂから出力された情報「Ｓ１＃１」は、セレクタ１ｅに入力される。
（Ｋ１Ｋ２ラッチ回路１ｃ）
Ｋ１Ｋ２ラッチ回路１ｃは、本発明にかかるプロテクションスイッチ情報保持部の一例である。
【００５９】
Ｋ１Ｋ２ラッチ回路１ｃは、送信オーバヘッド処理ユニット３からのオーバヘッド情報を一時的に記憶するバッファを有し、パリティビット／ストップビットチェック回路１ａからのイネーブル信号（信号値「１」）を入力したときに限り前記バッファに記憶されているオーバヘッド情報のなかから情報「Ｋ１＃１」，「Ｋ２＃１」をラッチし、ラッチした情報「Ｋ１＃１」，「Ｋ２＃１」を出力する。
【００６０】
このＫ１Ｋ２ラッチ回路１ｃから出力された情報「Ｋ１＃１」，「Ｋ２＃１」は、オーバヘッド挿入処理部１ｆに入力される。
また、Ｋ１Ｋ２ラッチ回路１ｃは、パリティビット／ストップビットチェック回路１ａからのディセーブル信号（信号値「０」）を入力した場合は、送信オーバヘッド処理ユニットからのオーバヘッド情報のなかから情報「Ｋ１＃１」，「Ｋ２＃１」をラッチせず、前回ラッチした情報「Ｋ１＃１」，「Ｋ２＃１」を継続して出力する。
【００６１】
（Ｄｕｓ Ｃｏｄｅ発生部１ｄ）
Ｄｕｓ Ｃｏｄｅ発生部１ｄは、本発明にかかるエラー発生を示す情報として、情報「Ｓ１＃１」が無効であることを示す情報「Ｄｕｓ Ｃｏｄｅ（Ｄｏｎ’ｔ Ｕｓｅ Ｓｙｎｃ Ｃｏｄｅ）」を出力する。このＤｕｓ Ｃｏｄｅ発生部１ｄから出力された「Ｄｕｓ Ｃｏｄｅ」は、セレクタ１ｅに入力される。
【００６２】
（セレクタ１ｅ）
セレクタ１ｅは、上記のＳ１ラッチ回路１ｂ及びＤｕｓ Ｃｏｄｅ発生部１ｄと併せて、本発明にかかるエラー情報発生部の機能を実現する。
【００６３】
セレクタ１ｅは、パリティビット／ストップビットチェック回路１ａからのイネーブル信号（信号値「１」）を入力した場合は、Ｓ１ラッチ回路１ｂから出力される情報「Ｓ１＃１」を選択する。また、セレクタ１ｅは、パリティビット／ストップビットチェック回路１ａからのディセーブル信号（信号値「０」）を入力した場合は、Ｄｕｓ Ｃｏｄｅ発生部１ｄから出力される情報「Ｄｕｓ Ｃｏｄｅ」を選択する。
【００６４】
セレクタ１ｅによって選択された情報（「Ｓ１＃１」もしくは「Ｄｕｓ Ｃｏｄｅ」）は、オーバヘッド挿入処理部１ｆに入力される。
（オーバヘッド挿入処理部１ｆ）
オーバヘッド挿入処理部１ｆは、本発明にかかる情報マッピング部の一例である。
【００６５】
このオーバヘッド挿入処理部１ｆには、メイン信号処理ユニット２からのＳＴＳ−１フレームと、送信オーバヘッド処理ユニット３からのオーバヘッド情報と、セレクタ１ｅからの情報（「Ｓ１＃１」もしくは「Ｄｕｓ Ｃｏｄｅ」）と、Ｋ１Ｋ２ラッチ回路１ｃからの情報「Ｋ１＃１」，「Ｋ２＃１」とが入力される。
【００６６】
オーバヘッド挿入処理部１ｆは、送信オーバヘッド処理部３ａからのオーバヘッド情報をＳＴＳ−１プロトコルに対応する形式に変換する。そして、オーバヘッド挿入処理部１ｆは、変換したオーバヘッド情報と、セレクタ１ｅからの情報（「Ｓ１＃１」もしくは「Ｄｕｓ Ｃｏｄｅ」）と、Ｋ１Ｋ２ラッチ回路１ｃからの情報「Ｋ１＃１」，「Ｋ２＃１」とを、メイン信号処理ユニット２からのＳＴＳ−１フレームのオーバヘッド部にマッピングして、ＳＴＳ−１フレームを完成させる。
【００６７】
このとき、Ｋ１Ｋ２ラッチ回路２からの情報「Ｋ１＃１」，「Ｋ２＃１」と、セレクタ１ｅからの情報とは、送信オーバヘッド処理ユニット３からのオーバヘッド情報に含まれる情報「Ｋ１＃１」，「Ｋ２＃１」、「Ｓ１＃１」に優先してマッピングされるものとする。
【００６８】
（パターンジェネレータＰＧ）
パターンジェネレータＰＧは、メイン信号処理ユニット２がＳＴＳ−１フレームを生成するタイミングに同期してタイミングパルスを発生する。
【００６９】
ところで、本実施の形態にかかるオーバヘッド挿入ユニット１では、Ｓ１ラッチ回路１ｂが情報「Ｓ１＃１」をラッチし、Ｋ１Ｋ２ラッチ回路１ｃが情報「Ｋ１＃１」，「Ｋ２＃１」をラッチするタイミングは、パリティビット／ストップビットチェック回路１ａからのイネーブル信号が入力された後になる。
【００７０】
一方、オーバヘッド挿入処理部１ｆは、メイン信号処理ユニット２からのＳＴＳ−１フレームと、送信オーバヘッド処理ユニット３からのオーバヘッド情報とを入力した時点で情報「Ｓ１＃１」、情報「Ｋ１＃１」，「Ｋ２＃１」のマッピングを行うことになる。
【００７１】
このため、パターンジェネレータＰＧが発生するタイミングパルスに同期して（すなわち、メイン信号処理ユニット２がＳＴＳ−１フレームを生成するタイミングに同期して）送信オーバヘッド処理ユニット３が動作を開始するようにすると、オーバヘッド挿入処理部１ｆがマッピング処理を行う時点で、Ｓ１ラッチ回路１ｂとＫ１Ｋ２ラッチ回路１ｃとが、今回のオーバヘッド情報が正常であるにもかかわらず前回のＳＴＳ−１フレーム用の情報「Ｓ１＃１」及び情報「Ｋ１＃１」，「Ｋ２＃１」を出力している虞がある。
【００７２】
そこで、本実施の形態では、パターンジェネレータＰＧに先だって、送信オーバヘッド処理ユニット３に対するタイミングパルスを発生するパターンジェネレータＰＧ−２を設けるようにしている。
【００７３】
パターンジェネレータＰＧのタイミングパルス発生時期とパターンジェネレータＰＧ−２のタイミングパルス発生時期は、例えば、図５に示すように、メイン信号処理ユニット２がＳＴＳ−１フレームの作成を開始した時点からオーバヘッド挿入処理部１ｆにＳＴＳ−１フレームが入力される時点までに要する時間Ｔ１と、送信オーバヘッド処理ユニット３がオーバヘッド情報を出力してからパリティビット／ストップビットチェック回路１ａがイネーブル信号を出力するまでに要する時間Ｔ２との差分Ｔ３によって決定することができる。
【００７４】
すなわち、パターンジェネレータＰＧ−２がタイミングパルスを発生した時点から時間Ｔ３経過後にパターンジェネレータＰＧがタイミングパルスを発生するようにすれば、オーバヘッド挿入処理部１ｆには、メイン信号処理ユニット２からのＳＴＳ−１フレームが入力されるのと略同時に、Ｋ１Ｋ２ラッチ回路１ｃからの情報「Ｋ１＃１」，「Ｋ２＃１」と、セレクタ１ｅからの「Ｓ１＃１」とが入力されることになる。
【００７５】
（本実施の形態の作用・効果）
以下、本実施の形態にかかるオーバヘッド挿入ユニット１、メイン信号処理ユニット２、送信オーバヘッド処理ユニット３の動作について述べる。
【００７６】
（１）メイン信号処理ユニット２
メイン信号処理ユニット２は、オーバヘッド挿入ユニット１のパターンジェネレータＰＧのタイミングパルスに同期して動作する。そして、メイン信号処理ユニット２は、ＡＴＭ網からのＡＴＭセルをＳＴＳ−１フレームフォーマットのペイロード部にマッピングする。
【００７７】
メイン信号処理ユニット２によってＡＴＭセルをマッピングされたことによって生成されたＳＴＳ−１フレームは、ユニット間接続ケーブルＣを介してオーバヘッド挿入ユニット１に入力される。
【００７８】
（２）送信オーバヘッド処理ユニット３
送信オーバヘッド処理ユニット３は、オーバヘッド挿入ユニット１のパターンジェネレータＰＧ−２からのタイミングパルスを受信すると、送信オーバヘッド処理部３ａによって作成されたオーバヘッド情報を出力する。
【００７９】
この場合、パターンジェネレータＰＧ−２は、パターンジェネレータＰＧよりも先にタイミングパルスを出力するので、送信オーバヘッド処理ユニット３がオーバヘッド情報を出力するタイミングは、メイン信号処理ユニット２がＡＴＭセルをＳＴＳ−１フレームフォーマットにマッピングするタイミングよりも早い時期になる。
【００８０】
オーバヘッド処理ユニット３から出力されたオーバヘッド情報は、ユニット間接続ケーブルＡを介してオーバヘッド挿入ユニット１に入力される。
（３）オーバヘッド挿入ユニット１
オーバヘッド挿入ユニット１では、パターンジェネレータＰＧ−２がパターンジェネレータＰＧに先だってタイミングパルスを出力する。
【００８１】
パターンジェネレータＰＧ−２から出力されたタイミングパルスは、オーバヘッド挿入ユニット１のパリティビット／ストップビットチェック回路１ａ、Ｓ１ラッチ回路１ｂ、Ｋ１Ｋ２ラッチ回路１ｃ、及び、送信オーバヘッド処理ユニット３に入力される。
【００８２】
このとき、送信オーバヘッド処理ユニット３は、上記（２）で述べたように、パターンジェネレータＰＧ−２からのタイミングパルスに同期してオーバヘッド情報を出力する。
【００８３】
送信オーバヘッド処理ユニット３からのオーバヘッド情報は、オーバヘッド挿入ユニット１のパリティビット／ストップビットチェック回路１ａ、Ｓ１ラッチ回路１ｂ、Ｋ１Ｋ２ラッチ回路１ｃ、及び、オーバヘッド挿入処理部１ｆに入力される。
【００８４】
送信オーバヘッド処理ユニット３からのオーバヘッド情報を受信したオーバヘッド挿入処理部１ｆは、入力したオーバヘッド情報をＳＴＳ−１プロトコルに対応する形式に変換し、メイン信号処理ユニット２からのＳＴＳ−１フレーム、セレクタ１ｅからの情報「Ｓ１＃１」、及び、Ｋ１Ｋ２ラッチ回路１ｃからの情報「Ｋ１＃１」，「Ｋ２＃１」を待機する。
【００８５】
オーバヘッド情報を入力したパリティビット／ストップビットチェック回路１ａは、入力したオーバヘッド情報の先頭ビットから１９３ビット目のパリティビットまでに含まれる信号値「１」の個数をカウントし、カウントした「１」の個数が偶数であるか、もしくは、奇数であるかを判別することによりパリティチェックを行う。
【００８６】
さらに、パリティビット／ストップビットチェック回路１ａは、オーバヘッド情報の１９４ビット目の「０−ＳＴＯＰ ＢＩＴ」の信号値が「０」であるか否か、及び、オーバヘッド情報の１９５ビット目の「１−ＳＴＯＰ ＢＩＴ」の信号値が「１」であるか否かを判別する。
【００８７】
このようにして、パリティチェックとストップビットの正誤性を判定した結果、パリティチェックが正常であり、且つ、ストップビットが正常である場合は、パリティビット／ストップビットチェック回路１ａは、オーバヘッド情報が正常であることを判定し、イネーブル信号（信号「１」）を出力する。
【００８８】
また、パリティチェックがエラーであり、もしくは、ストップビットが誤りである場合は、パリティビット／ストップビットチェック回路１ａは、オーバヘッド情報が誤りであることを判定し、ディセーブル信号（信号「０」）を出力する。
【００８９】
以下、オーバヘッド挿入ユニット１の動作について、パリティビット／ストップビットチェック回路１ａがイネーブル信号を出力した場合と、ディセーブル信号を出力した場合とに分けて説明する。
【００９０】
パリティビット／ストップビットチェック回路１ａがイネーブル信号を出力した場合
パリティビット／ストップビットチェック回路１ａから出力されたイネーブル信号（信号値「１」）は、Ｋ１Ｋ２ラッチ回路１ｃとセレクタ１ｅとに入力される。
【００９１】
イネーブル信号（信号値「１」）が入力されたＫ１Ｋ２ラッチ回路１ｃは、バッファに記憶していたオーバヘッド情報の９バイト目に格納されている情報「Ｋ１＃１」と、１０バイト目に格納されている情報「Ｋ２＃１」とラッチする。このとき、Ｋ１Ｋ２ラッチ回路１ｃは、前回ラッチした情報「Ｋ１＃１」，「Ｋ２＃１」を消去して、今回ラッチした情報「Ｋ１＃１」，「Ｋ２＃１」をラッチすることになる。そして、Ｋ１Ｋ２ラッチ回路１ｃは、ラッチした情報「Ｋ１＃１」，「Ｋ２＃１」を出力する。
【００９２】
また、パリティビット／ストップビットチェック回路１ａからのイネーブル信号（信号値「１」）が入力されたセレクタ１ｅは、Ｓ１ラッチ回路１ｂから出力される情報「Ｓ１＃１」を選択することになる。この情報「Ｓ１＃１」は、Ｓ１ラッチ回路１ｂが送信オーバヘッド処理ユニット３からのオーバヘッド情報を入力したときにラッチした情報「Ｓ１＃１」である。
【００９３】
上記のＫ１Ｋ２ラッチ回路１ｃから出力された情報「Ｋ１＃１」，「Ｋ２＃１」と、セレクタ１ｅから出力された情報「Ｓ１＃１」とは、オーバヘッド挿入処理部１ｆに入力される。
【００９４】
このとき、オーバヘッド挿入処理部１ｆには、上記の情報「Ｋ１＃１」，「Ｋ２＃１」、「Ｓ１＃１」と略同時に、メイン信号処理ユニット２からのＳＴＳ−１フレームトが入力される。そして、オーバヘッド挿入処理部１ｆは、上記の情報「Ｋ１＃１」，「Ｋ２＃１」、「Ｓ１＃１」と、ＳＴＳ−１プロトコルに対応する形式に変換されたオーバヘッド情報とを、メイン信号処理ユニット２からのＳＴＳ−１フレームのオーバヘッド部にマッピングする。
【００９５】
（パリティビット／ストップビットチェック回路１ａがディセーブル信号を出力した場合）
パリティビット／ストップビットチェック回路１ａからのディセーブル信号（信号「０」）が入力されたＫ１Ｋ２ラッチ回路１ｃは、バッファに記憶しているオーバヘッド情報のなかから情報「Ｋ１＃１」，「Ｋ２＃１」をラッチせず、前回ラッチした情報「Ｋ１＃１」，「Ｋ２＃１」を継続して出力する。
【００９６】
また、パリティビット／ストップビットチェック回路１ａからのディセーブル信号（信号「０」）を入力したセレクタ１ｅは、Ｄｕｓ Ｃｏｄｅ発生部１ｄから発生された「Ｄｕｓ Ｃｏｄｅ」を選択する。
【００９７】
この結果、オーバヘッド挿入処理部１ｆは、セレクタ１ｅによって選択された「Ｄｕｓ Ｃｏｄｅ」と、Ｋ１Ｋ２ラッチ回路１ｃから出力される前回の情報「Ｋ１＃１」，「Ｋ２＃１」とを、メイン信号処理ユニット２からのＳＴＳ−１フレームにマッピングすることになる。
【００９８】
以上説明した本実施の形態によれば、オーバヘッド挿入ユニット１と送信オーバヘッド処理ユニット３とのインタフェースをサポートする配線は、ユニット間接続ケーブルＡとクロック送信線Ｄとの二本で足りるので、光伝送装置の回線収容数が増大しても、オーバヘッド挿入ユニット１の入出力ポートの増加や、ユニットを装填するバックボードの多層化等を防止することができる。
【００９９】
さらに、本実施の形態では、２つのパターンジェネレータＰＧ、ＰＧ−２を設け、これら２つのパターンジェネレータＰＧ、ＰＧ−２がタイミングパルスを発生する時期に時間差を設けることにより、遅延なく情報「Ｋ１＃１」，「Ｋ２＃１」を取り出すことができる。
また、本実施の形態によれば、オーバヘッド情報に誤ったパリティビットを付加することによって、オーバヘッド挿入ユニット１の試験を行うこともできる。
【０１００】
【発明の効果】
本発明にかかる伝送装置のユニット間インタフェース方式は、伝送装置を構成するユニット間で受け渡しされるヘッダデータに冗長符号を付加することによって、ヘッダデータの誤り、ヘッダデータの送信元のユニットの障害発生、もしくは、ユニット間を接続する配線の異常等を判定することができ、ユニット間のインタフェースをサポートする配線数を少なくすることができる。
【０１０１】
従って、本発明によれば、伝送装置の回線収容数が増大しても、伝送装置を構成するユニット間を接続する配線の数を最小限に抑えることができ、これらの配線を実装するバックボードの多層化や、ユニットに設けられる入出力ポートの増加を防止することができる。
【図面の簡単な説明】
【図１】本実施の形態にかかる光伝送装置の構成を示す図
【図２】送信オーバヘッド処理部３ａから出力されるオーバヘッド情報の具体例を示す図
【図３】ＳＴＳ−１フレームのヘッダ部の構成を示す図
【図４】オーバヘッド情報に含まれる領域Ｂの具体例を示す図
【図５】パターンジェネレータＰＧとパターンジェネレータＰＧ２との出力タイミングを示す図
【図６】従来の光伝送装置の構成を示す図
【符号の説明】
１・・・オーバヘッド挿入ユニット
１ａ・・・パリティビット／ストップビットチェック回路
１ｂ・・・Ｓ１ラッチ回路
１ｃ・・・Ｋ１Ｋ２ラッチ回路
１ｄ・・・Ｄｕｓ Ｃｏｄｅ 発生部
１ｅ・・・セレクタ
１ｆ・・・オーバヘッド挿入処理部
ＰＧ・・・パターンジェネレータ
ＰＧ−２・・パターンジェネレータ
２・・・メイン信号処理ユニット
３・・・送信オーバヘッド処理ユニット
３ａ・・・送信オーバヘッド処理部[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an inter-unit interface method of a transmission apparatus applied to a synchronous network.
[0002]
[Prior art]
Recently, in accordance with the standardization of SONET (Synchronous Optical NETwork) and SDH (Synchronous Digital Hierarchy), optical communication networks applying SONET and SDH have been developed.
[0003]
An optical transmission apparatus used in an optical communication network to which SONET or SDH is applied is, for example, a unit that generates overhead information mapped to an overhead part of an SDH STS-1 (Synchronous Transport Signal level 1) frame. A unit for mapping the generated overhead information to the overhead part of the STS-1 frame, a unit for mapping ATM cells from the ATM network to the payload part of the STS-1 frame, a unit for multiplexing the STS-1 frame, and multiplexing The STS-1 frame group (STS-N signal) is converted into an optical signal OC-n (Optical Carrier level n).
[0004]
Here, a unit (main signal processing unit) for mapping ATM cells or the like in the payload portion of the STS-1 frame, a unit for generating overhead information (transmission overhead processing unit), and the overhead information are mapped to the STS-1 frame. A specific example of the unit (overhead insertion unit) is shown in FIG.
[0005]
The main signal processing unit is a unit that maps ATM cells from the ATM network to the payload portion of the STS-1 frame format. The STS-1 frame generated by mapping the ATM cell by the main signal processing unit (at this time, the data in the overhead portion is invalid) is input to the overhead insertion unit via the inter-unit connection cable C. The
[0006]
The transmission overhead processing unit includes a signal generation unit (Signal Gen) and a transmission overhead processing unit.
The signal generation unit (Signal Gen) outputs a status signal indicating the state of the transmission overhead processing unit. This status signal is a low level signal when the transmission overhead processing unit is operating normally, and is a high level signal when an abnormality occurs in the transmission overhead processing unit.
[0007]
The status signal output from the signal generation unit (Signal Gen) is input to the overhead insertion unit via the inter-unit connection cable A.
The transmission overhead processing unit generates overhead information to be mapped to the overhead part of the STS-1 frame. The overhead information generated by the transmission overhead processing unit is input to the overhead insertion unit via the inter-unit connection cable B.
[0008]
The overhead insertion unit includes a K1K2 detection unit-1, a K1K2 detection unit-2, an overhead detection unit, a selector, a pattern generator PG, and an overhead insertion processing unit.
[0009]
The pattern generator PG generates timing pulses. This timing pulse is a signal synchronized with the timing at which the main signal processing unit outputs the STS-1 frame.
[0010]
The timing pulse generated by the pattern generator PG is input to the overhead insertion processing unit of the overhead insertion unit and the transmission overhead processing unit of the transmission overhead processing unit.
[0011]
In this case, the overhead insertion processing unit of the overhead insertion unit writes overhead information in the overhead part of the STS-1 frame according to the timing pulse from the pattern generator PG.
[0012]
Further, when the transmission overhead processing unit of the transmission overhead processing unit receives the timing pulse, it outputs overhead information to be mapped to the STS-1 frame.
[0013]
The K1K2 detection unit-1 is a latch circuit with enable control, and operates according to a status signal from the signal generation unit (Signal Gen) of the transmission overhead processing unit. When the status signal from the signal generation unit (Signal Gen) is a low level signal (enable signal), the K1K2 detection unit-1 latches the K1 information and the K2 information included in the overhead information from the transmission overhead processing unit. To do. On the other hand, when the status signal from the signal generation unit (Signal Gen) is a high level signal (a disable signal), the K1K2 detection unit-1 does not latch the K1 information and the K2 information and originally stores them. K1 information and K2 information (K1 information and K2 information mapped to the previous frame) are continuously stored.
[0014]
The above K1 information and K2 information are information included in the overhead part of the STS-1 frame, and are protection switch information called APS (Auto Protection Switch). This protection switch information is used to switch from the active system to the standby system when a failure occurs, forcibly switch from the active system to the standby system using a command, return from the standby system to the active system using a command, or from the standby system to the active system using a failure recovery. This information is used to control the return of the data.
[0015]
The K1 information and the K2 information latched by the K1K2 detector -1 are input to the selector.
The K1K2 detection unit-2 latches K1 information and K2 information included in the overhead information from the transmission overhead processing unit. The K1 information and K2 information latched by the K1K2 detection unit-2 are input to the selector.
[0016]
The overhead detection unit latches overhead information from the transmission overhead processing unit of the transmission overhead processing unit. The overhead information latched by the overhead detector is input to the overhead insertion processor.
[0017]
The selector is a selector with enable control, and operates according to a status signal from the signal generation unit (Signal Gen) of the transmission overhead processing unit. For example, when the status signal from the signal generation unit (Signal Gen) is a low level signal (enable signal), the K1 information and K2 information from the K1K2 detection unit-2 are input.
[0018]
In addition, when the status signal from the signal generation unit (Signal Gen) is a high level signal (disable signal), the selector displays the K1 information and K2 information (mapped in the previous frame) from the K1K2 detection unit-1. K1 information and K2 information).
[0019]
That is, when the status signal from the signal generator (Signal Gen) is a high level signal (disable signal), the transmission overhead processing unit is in an abnormal state, and is transmitted from the transmission overhead processing unit in the abnormal state. The K1 information and K2 information become unreliable information. For this reason, the K1 information and K2 information mapped to the previous frames are retained, and the K1 information and K2 information retained when the transmission overhead processing unit is in an abnormal state are used. Information and K2 information are not sent.
[0020]
The K1 information and K2 information input to the selector in this way are sent from the selector to the overhead insertion processing unit.
The overhead insertion processing unit maps the overhead information from the overhead detection unit and the K1 information and K2 information from the selector to the overhead part of the STS-1 frame from the main signal processing unit, thereby completing the STS-1 frame. Let
[0021]
As described above, by transmitting the status signal from the transmission overhead processing unit to the overhead insertion unit, an interface between the units constituting the optical transmission apparatus is realized.
[0022]
[Problems to be solved by the invention]
By the way, as the number of lines accommodated in the optical transmission apparatus increases, the number of transmission overhead processing units increases. Therefore, the number of wires connecting these transmission overhead processing units and overhead insertion units becomes enormous, This will increase the number of input / output ports and increase the number of backboards on which wiring connecting units is mounted. As a result, there is a problem that the number of lines that can be accommodated by an optical transmission apparatus of a predetermined scale is limited.
[0023]
Therefore, the present invention has been made in view of the above problems, and provides a transmission apparatus that can accommodate a large number of lines by reducing the number of wires that support an interface between units constituting the transmission apparatus. The task is to do.
[0024]
[Means for Solving the Problems]
The present invention employs the following means in order to solve the above problems.
The inter-unit interface method of the transmission apparatus according to the present invention generates header data that is mapped to the header portion of block data that includes a header portion and a payload portion, and includes the header data itself in the header data. Header data generating means for adding a redundant code for judging correctness, and receiving the header data generated by the header data generating means, referring to the redundant code added to the received header data The header data generated by the header data generation means is mapped to the header portion of the block data, and the header data is erroneous by the redundancy check means. A signal indicating the occurrence of an error when And a header data mapping means for mapping the header portion of the Kkudeta (corresponding to claim 1).
[0025]
The header data may include, for example, clock identification information that identifies a clock signal used by the transmission apparatus. In this case, the header mapping unit outputs an error information generating unit that outputs error information indicating the occurrence of an error, and is output from the error information generating unit when the redundancy checking unit determines that the header data is incorrect. It is also possible to have an information mapping unit that maps error information instead of clock identification information included in the header data (corresponding to claim 2).
[0026]
The header data may include, for example, protection switch information for maintaining block data. In this case, in addition to the error information generation unit and the information mapping unit, the header mapping unit obtains the protection switch information from the normal header data when the header data is determined to be normal by the redundancy check unit. You may make it have the protection switch information holding part which extracts and hold | maintains. In this case, the information mapping unit converts the protection switch information held by the protection switch information holding unit into the protection included in the header data when it is determined by the redundancy checking means that the header data is incorrect. Mapping may be performed instead of the switch information (corresponding to claim 3).
[0027]
The redundant code may include a parity check code (corresponding to claim 4).
In addition, when the header data generated by the header data generation means is a binary signal, the redundant code includes a first stop bit indicating one of two values that the binary signal can take, A second stop bit indicating the other of the two values that can be taken by the binary signal may be included (corresponding to claim 5).
[0028]
The operation of the present invention will be described below.
The header data generation means generates header data mapped to the header portion of the block data. Further, the header data generation means adds a redundant code for determining the correctness of the header data itself to the generated header data.
[0029]
The header data to which the redundant code is added is input to the redundancy checking unit and the header data mapping unit.
The redundancy checking means extracts a redundancy code from the input header data and determines the correctness of the header data.
[0030]
When the redundancy check means determines that the header data is normal, the header data mapping means maps the input header data to the header portion of the block data.
[0031]
On the other hand, when it is determined by the redundancy means that the header data is in error, the header data mapping means maps the error header data and a signal indicating the occurrence of an error to the header portion of the block data.
[0032]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of an inter-unit interface system of a transmission apparatus according to the present invention will be described below based on the drawings.
[0033]
FIG. 1 is a diagram showing a schematic configuration of an optical transmission apparatus to which an inter-unit interface system of a transmission apparatus according to the present invention is applied.
The optical transmission apparatus includes an
[0034]
The
The
[0035]
The configuration of each unit will be described below.
(Main signal processing unit 2)
The main
[0036]
The STS-1 frame (STS-1 frame in which invalid data is mapped to the overhead portion) generated by mapping the ATM cell is input to the overhead insertion unit via the inter-unit connection cable C.
[0037]
(Transmission overhead processing unit 3)
The transmission
[0038]
The overhead information created by the transmission
[0039]
In the example shown in FIG. 2A, the overhead information created by the transmission
[0040]
Of the eight regions (regions A, B, C, D, E, F, G, H), the first region A has two blocks (BLOCK (1), BLOCK (2) every 16 bytes. ).
As shown in FIG. 2B, the 9th and 10th bytes of the first block (BLOCK (1)) of the two blocks are used to select the active system and the standby system of the optical transmission line. Protection switch information “
[0041]
Of the information “
[0042]
Also, information “
[0043]
The information “
Further, information “B” is stored in the ninth byte of the rear block (BLOCK (2)). This information “B” includes a parity bit and a stop bit, and corresponds to the redundant code according to the present invention.
[0044]
For example, as shown in FIG. 4, the information “B” includes a parity bit (PARITY BIT) in the first bit (193 bits from the head of overhead information) and the second bit (194 from the head of overhead information). The stop bit (0-STOR BIT, 1-STOP BIT) is included in the third bit (the 195th bit from the beginning of the overhead information).
[0045]
The signal value “0” is stored in the second stop bit (“0-STOP BIT” in the figure) of the two stop bits (0-STOP BIT, 1-STOP BIT).
[0046]
Of the two stop bits (0-STOR BIT, 1-STOP BIT), the third stop bit (“1-STOP BIT” in the figure) stores the signal value “1”. The
[0047]
(Overhead insertion unit 1)
The
[0048]
(Parity bit / stop bit check circuit 1a)
The parity bit / stop bit check circuit 1a is an example of a redundancy check unit according to the present invention.
[0049]
The parity bit / stop bit check circuit 1a refers to the parity bit and stop bit included in the overhead information from the transmission
[0050]
For example, the parity bit / stop bit check circuit 1a performs the first bit of the information “B” in the ninth byte of “BLOCK (2)” from the first bit of “BLOCK (1)” of the overhead information shown in FIG. The number of signal values “1” included in 193 bits up to (parity bit) is counted, and it is determined whether the counted number of “1” is an even number or an odd number.
[0051]
Here, when the parity check bit (PARITY CHECK BIT) is used as the even parity check code, the parity bit / stop bit check circuit 1a includes the signal value “from the first bit of the overhead information to the 193rd bit”. If the number of “1” is an even number, it is determined that the overhead information is normal. If the number of signal values “1” included from the first bit of the overhead information to the 193rd bit is an odd number, the overhead information is Determine that it is an error.
[0052]
When a parity check bit (PARITY CHECK BIT) is used as an odd parity check code, the parity bit / stop bit check circuit 1a includes a signal value “1” included from the first bit of the overhead information to the 193rd bit. ”Is an odd number, it is determined that the overhead information is normal. If the number of signal values“ 1 ”included from the first bit of the overhead information to the 193rd bit is an even number, the overhead information is incorrect. Is determined.
[0053]
Further, the parity bit / stop bit check circuit 1a determines whether the overhead information is correct by referring to “0-STOP BIT” and “1-STOP BIT” of the information “B” of “BLOCK (2)”. To do.
[0054]
For example, when the transmission
[0055]
In this way, the parity bit / stop bit check circuit 1a determines whether the overhead information is correct using the parity bit and the stop bit, and determines that the overhead information is normal (the parity check is normal and the stop bit is stopped). When it is determined that the bit is a normal value, an enable signal (signal value “1”) is output. On the other hand, when the parity bit / stop bit check circuit 1a determines that the overhead information is an error (when it is determined that the parity check is an error or the stop bit is an error), the disable signal (signal value “0”) is determined. )) Is output.
[0056]
The enable signal or disable signal output from the parity bit / stop bit check circuit 1a is input to the K1K2 latch circuit of the
[0057]
(S1 latch circuit 1b)
The S1 latch circuit 1b has a buffer for temporarily storing the overhead information from the transmission
[0058]
The information “
(
The
[0059]
The
[0060]
The information “
When the
[0061]
(Dus Code generator 1d)
The Dus Code generation unit 1d outputs information “Dus Code (Don't Use Sync Code)” indicating that the information “
[0062]
(Selector 1e)
The selector 1e, together with the S1 latch circuit 1b and the Dus Code generator 1d described above, realizes the function of the error information generator according to the present invention.
[0063]
When the enable signal (signal value “1”) from the parity bit / stop bit check circuit 1a is input, the selector 1e selects the information “
[0064]
The information (“
(Overhead insertion processing unit 1f)
The overhead insertion processing unit 1f is an example of an information mapping unit according to the present invention.
[0065]
The overhead insertion processing unit 1f includes an STS-1 frame from the main
[0066]
The overhead insertion processing unit 1f converts the overhead information from the transmission
[0067]
At this time, the information “
[0068]
(Pattern generator PG)
The pattern generator PG generates timing pulses in synchronization with the timing at which the main
[0069]
By the way, in the
[0070]
On the other hand, the overhead insertion processing unit 1f receives the information “
[0071]
Therefore, when the transmission
[0072]
Therefore, in the present embodiment, a pattern generator PG-2 that generates timing pulses for the transmission
[0073]
For example, as shown in FIG. 5, the timing pulse generation timing of the pattern generator PG and the timing pulse generation timing of the pattern generator PG-2 are the overhead insertion processing from the time when the main
[0074]
That is, if the pattern generator PG generates the timing pulse after the time T3 has elapsed from the time when the pattern generator PG-2 generates the timing pulse, the overhead insertion processing unit 1f receives the STS- from the main
[0075]
(Operations and effects of the present embodiment)
Hereinafter, operations of the
[0076]
(1) Main
The main
[0077]
The STS-1 frame generated by mapping the ATM cell by the main
[0078]
(2) Transmission
When receiving the timing pulse from the pattern generator PG-2 of the
[0079]
In this case, since the pattern generator PG-2 outputs the timing pulse before the pattern generator PG, the timing at which the transmission
[0080]
The overhead information output from the
(3)
In the
[0081]
The timing pulse output from the pattern generator PG-2 is input to the parity bit / stop bit check circuit 1a, the S1 latch circuit 1b, the
[0082]
At this time, the transmission
[0083]
The overhead information from the transmission
[0084]
Upon receiving the overhead information from the transmission
[0085]
The parity bit / stop bit check circuit 1a to which the overhead information is input counts the number of signal values “1” included from the first bit of the input overhead information to the 193rd parity bit, and the counted “1” is counted. A parity check is performed by determining whether the number is an even number or an odd number.
[0086]
Further, the parity bit / stop bit check circuit 1a determines whether the signal value of “0-STOP BIT” of the 194th bit of the overhead information is “0” and “1−1” of the 195th bit of the overhead information. It is determined whether or not the signal value of “STOP BIT” is “1”.
[0087]
If the parity check is normal and the stop bit is normal as a result of determining whether the parity check and the stop bit are correct in this way, the parity bit / stop bit check circuit 1a has normal overhead information. And an enable signal (signal “1”) is output.
[0088]
If the parity check is an error or the stop bit is an error, the parity bit / stop bit check circuit 1a determines that the overhead information is an error, and disable signal (signal “0”). Is output.
[0089]
Hereinafter, the operation of the
[0090]
When parity bit / stop bit check circuit 1a outputs an enable signal
The enable signal (signal value “1”) output from the parity bit / stop bit check circuit 1a is input to the
[0091]
The
[0092]
Further, the selector 1e to which the enable signal (signal value “1”) from the parity bit / stop bit check circuit 1a is input selects the information “
[0093]
The information “
[0094]
At this time, the STS-1 frame from the main
[0095]
(When parity bit / stop bit check circuit 1a outputs a disable signal)
The
[0096]
Further, the selector 1e receiving the disable signal (signal “0”) from the parity bit / stop bit check circuit 1a selects “Dus Code” generated from the Dus Code generating unit 1d.
[0097]
As a result, the overhead insertion processing unit 1f performs main signal processing on “Dus Code” selected by the selector 1e and the previous information “
[0098]
According to the present embodiment described above, since the wiring for supporting the interface between the
[0099]
Furthermore, in the present embodiment, two pattern generators PG and PG-2 are provided, and by providing a time difference between the timings at which the two pattern generators PG and PG-2 generate timing pulses, the information “K1 #” can be obtained without delay. 1 "and"
Further, according to the present embodiment, the
[0100]
【The invention's effect】
The inter-unit interface method of the transmission apparatus according to the present invention adds a redundant code to the header data passed between the units constituting the transmission apparatus, thereby generating an error in the header data and a failure in the header data transmission source unit. Alternatively, it is possible to determine the abnormality of the wiring connecting the units, and to reduce the number of wirings supporting the interface between the units.
[0101]
Therefore, according to the present invention, even if the number of lines accommodated in the transmission apparatus increases, the number of wirings connecting the units constituting the transmission apparatus can be minimized, and the backboard on which these wirings are mounted Can be prevented and an increase in the number of input / output ports provided in the unit can be prevented.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating a configuration of an optical transmission apparatus according to an embodiment;
FIG. 2 is a diagram illustrating a specific example of overhead information output from the transmission
FIG. 3 is a diagram showing a configuration of a header part of an STS-1 frame.
FIG. 4 is a diagram showing a specific example of a region B included in overhead information
FIG. 5 is a diagram showing output timings of the pattern generator PG and the pattern generator PG2.
FIG. 6 is a diagram illustrating a configuration of a conventional optical transmission apparatus.
[Explanation of symbols]
1 ... Overhead insertion unit
1a: Parity bit / stop bit check circuit
1b... S1 latch circuit
1c ... K1K2 latch circuit
1d: Dus Code generator
1e ... Selector
1f: Overhead insertion processing unit
PG ... Pattern generator
PG-2 Pattern generator
2 ... Main signal processing unit
3 ... Transmission overhead processing unit
3a: Transmission overhead processing unit
Claims (5)
前記ヘッダデータ生成手段によって生成されたヘッダデータを受信し、受信した前記ヘッダデータに付加されている前記冗長符号を参照して、前記ヘッダデータの正誤性を判別する冗長検査手段と、
前記ヘッダデータ生成手段によって生成されたヘッダデータを前記ブロックデータのヘッダ部にマッピングするとともに、前記冗長検査手段によって前記ヘッダデータが誤りであることが判定されたときにエラー発生を示す信号を前記ブロックデータのヘッダ部にマッピングするヘッダデータマッピング手段と、
を備える伝送装置のユニット間インタフェース方式。A header that generates header data to be mapped to the header portion of block data composed of a header portion and a payload portion, and adds a redundant code for determining the correctness of the header data itself to the header data Data generation means;
Redundancy checking means for receiving header data generated by the header data generating means and determining the correctness of the header data with reference to the redundant code added to the received header data;
The header data generated by the header data generating means is mapped to the header portion of the block data, and a signal indicating the occurrence of an error when the redundancy checking means determines that the header data is in error is sent to the block Header data mapping means for mapping to the header part of the data;
An inter-unit interface method for a transmission apparatus comprising:
前記ヘッダマッピング手段は、エラー発生を示すエラー情報を出力するエラー情報発生部と、
前記冗長検査手段によって前記ヘッダデータが誤りであることが判定されたときに、前記エラー情報発生部から出力されたエラー情報を、前記ヘッダデータに含まれるクロック識別情報の代わりにマッピングする情報マッピング部とを有する請求項１記載の伝送装置のユニット間インタフェース方式。The header data includes clock identification information for identifying a clock signal used by the transmission device,
The header mapping means includes an error information generating unit that outputs error information indicating an error occurrence;
An information mapping unit that maps error information output from the error information generation unit instead of clock identification information included in the header data when the redundancy check unit determines that the header data is in error The inter-unit interface system of a transmission apparatus according to claim 1, comprising:
前記ヘッダマッピング手段は、前記冗長検査手段によって前記ヘッダデータが正常であることが判定されたときに、前記正常なヘッダデータから前記プロテクションスイッチ情報を抽出して保持するプロテクションスイッチ情報保持部をさらに有し、
前記情報マッピング部は、前記冗長検査手段によって前記ヘッダデータが誤りであることが判定されたときに、前記プロテクションスイッチ情報保持部によって保持されているプロテクションスイッチ情報を、前記ヘッダデータに含まれるプロテクションスイッチ情報の代わりにマッピングする請求項２記載の伝送装置のユニット間インタフェース。The header data includes protection switch information for maintaining the block data,
The header mapping unit further includes a protection switch information holding unit that extracts and holds the protection switch information from the normal header data when the redundancy checking unit determines that the header data is normal. And
The information mapping unit, when the redundancy check means determines that the header data is in error, the protection switch information held by the protection switch information holding unit, the protection switch included in the header data The interface between units of a transmission apparatus according to claim 2, wherein mapping is performed instead of information.
前記冗長符号は、前記二値信号がとりうる二つの値のうちの一方の値を示す第１のストップビットと、前記二値信号がとりうる二つの値のうちの他方の値を示す第２のストップビットとを含む請求項１記載の伝送装置のユニット間インタフェース方式。The data created by the transmission header processing unit is a binary signal,
The redundant code includes a first stop bit indicating one value of two values that the binary signal can take and a second value indicating the other value of the two values that the binary signal can take. The inter-unit interface system of the transmission apparatus according to claim 1, further comprising: stop bits.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24485796A JP3616695B2 (en) | 1996-09-17 | 1996-09-17 | Interface system between units of transmission equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24485796A JP3616695B2 (en) | 1996-09-17 | 1996-09-17 | Interface system between units of transmission equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1093536A JPH1093536A (en) | 1998-04-10 |
| JP3616695B2 true JP3616695B2 (en) | 2005-02-02 |
Family
ID=17125028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24485796A Expired - Fee Related JP3616695B2 (en) | 1996-09-17 | 1996-09-17 | Interface system between units of transmission equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3616695B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000076100A1 (en) * | 1999-06-04 | 2000-12-14 | Hitachi, Ltd. | Bit error monitoring method, light path multiplexer, light path relaying/switching device, and optical network |
| US6580731B1 (en) | 2001-05-18 | 2003-06-17 | Network Elements, Inc. | Multi-stage SONET overhead processing |
| US7075953B2 (en) | 2001-07-30 | 2006-07-11 | Network-Elements, Inc. | Programmable SONET framing |
-
1996
- 1996-09-17 JP JP24485796A patent/JP3616695B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1093536A (en) | 1998-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5923653A (en) | SONET/SDH receiver processor | |
| JP3547660B2 (en) | Forward error correction for high-speed optical transmission systems | |
| US6094737A (en) | Path test signal generator and checker for use in a digital transmission system using a higher order virtual container VC-4-Xc in STM-N frames | |
| US6240087B1 (en) | OC3 delivery unit; common controller for application modules | |
| JP3573988B2 (en) | Error correction method and transmission device | |
| JP3231774B2 (en) | Method and apparatus for retiming and realigning STS-1 signal to STS-3 type signal | |
| JP4009666B2 (en) | SDH network and data transmission method thereof | |
| JPH07264223A (en) | Signal reliefs method and device for network | |
| US6920603B2 (en) | Path error monitoring method and apparatus thereof | |
| US6735171B2 (en) | SDH transmission system, SDH transmission equipment and line switching control method in SDH transmission system | |
| JPH07177116A (en) | Digital signal transmitter | |
| JPH0879230A (en) | Transmitting device for transmitting and detecting information on starting position of frame of frame synchronous signal | |
| JP3616695B2 (en) | Interface system between units of transmission equipment | |
| US20100158514A1 (en) | Network apparatus | |
| EP0944279B1 (en) | Time slot assignment circuit | |
| US20040246954A1 (en) | Autonomous data path verification in multi-module shelf configuration | |
| JPH0267848A (en) | Transfer system for variable length data frame | |
| KR100284001B1 (en) | Time slot switching device for control unit signal and control unit signal in optical subscriber transmission device | |
| US20040054961A1 (en) | Scalable modular architecture for parity calculation | |
| JP3246473B2 (en) | Path switching control system and path switching control method | |
| JPH08223130A (en) | Switching system without short break | |
| JP3990064B2 (en) | Path monitoring method and path monitoring circuit | |
| US6870829B1 (en) | Message signalling in a synchronous transmission apparatus | |
| JPH08147179A (en) | Data change control circuit | |
| US6400694B1 (en) | Duplex communication path switching system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041021 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041026 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041108 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101112 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101112 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111112 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |