JP3606573B2 - Distortion compensation device - Google Patents

Description

【００６６】
ここでは、一例として、４キャリア（キャリア信号＝１）のマルチキャリア信号を想定し、この場合、被増幅信号の帯域幅は２０ＭＨｚ（５ＭＨｚ×４キャリア）となる。
デジタルプリディストーションでは、入力信号の包絡線の変動に合わせたプリディストーションが実行される。一般に知られているサンプリング定理によると、入力信号の包絡線変動に正確に追随するためには、その信号帯域幅の２倍以上のサンプリングを実行することが必要とされる。
つまり、この場合に必要とされるデジタル回路の動作周期Ｔｓ［ｓｅｃ］は式２で示される。なお、オーバサンプリング数としては２以上の数値が設定される。
【００６７】
【数２】

【００６８】
一例として、被増幅信号帯域が５ＭＨｚであり、４倍サンプリングが行われる場合（オーバサンプリング数＝４である場合）には、Ｔｓ＝５０（＝１／２０ＭＨｚ）［ｎｓｅｃ］となる。この場合、オーバサンプリングとしては、５ＭＨｚの速度で変動する包絡線に対してその４倍の速度で追随する（サンプリングする）ことを表している。
【００６９】
また、この場合、相対遅延誤差（遅延時間）の最大値としては、２５．０ｎｓｅｃ（５０ｎｓｅｃの半分の値）となる。つまり、デジタル系では、クロックにより動作することから、例えばオン状態（例えば“１”値）とオフ状態（例えば“０”値）とから構成される５０ｎｓｅｃ周期のクロック信号のオンオフを反転させて、正転クロック信号（反転していないクロック信号）或いは反転クロック信号を選択的に用いることにより、当該周期の半分の値である２５．０ｎｓｅｃ単位で遅延時間の調整を行うことが可能である。
【００７０】
次に、上記図１５及び上記図１６に示した計算機シミュレーションの結果の例に基づいて検討を行う。なお、上述のように、ＡＭ−ＰＭ変換の方がＡＭ−ＡＭ変換と比べて遅延時間の影響を受けやすいため、ここでは、上記図１６に示したＡＭ−ＰＭ変換に関する計算機シミュレーションの結果例に基づいて検討を行う。
【００７１】
まず、システムで要求されるＡＣＰＲが例えば−６５ｄＢｃである場合（規格が−６０ｄＢｃであり、５ｄＢのマージンがある場合を想定）を考える。この場合、上記図１６を参照すると、許容される相対遅延誤差は、理想点（相対遅延時間がゼロである点）を基準として、およそ−４ｎｓｅｃ〜＋２ｎｓｅｃとなる。つまり、許容される変動範囲は６ｎｓｅｃとなり、これより遅延時間が少なければ問題は生じない。
【００７２】
ここで、一例として、シングルキャリアを用いて４倍サンプリングを行う系を考えると、（正転のみの）クロック信号により調整可能な遅延時間Ｔ１は式３で示され、また、反転クロック信号をも利用した場合に調整可能な遅延時間Ｔ２は式４で示される。
【００７３】
【数３】

【００７４】
【数４】

【００７５】
上記式４で示した調整可能な遅延時間Ｔ２を考察すると、−６５ｄＢｃのＡＣＰＲを実現するために調整すべき時間単位は６ｎｓｅｃ以内となることから、上記のデジタルクロックにより調整するとともに、更に、８倍の精度で遅延時間を調整することが必要となる。
【００７６】
以上のことをまとめると、−６５ｄＢｃのＡＣＰＲを実現するためには、調整すべき時間単位Ｔ３は式５で示される。なお、ｎはオーバサンプリング数の値（この例では、４）を示しており、また、８は本計算機シミュレーションにより取得された要求精度である。
【００７７】
【数５】

【００７８】
また、システムで要求されるＡＣＰＲが例えば−６０ｄＢｃ程度である場合を考える。この場合、上記図１６を参照すると、許容される相対遅延誤差は、理想点（相対遅延時間がゼロである点）を基準として、およそ−８ｎｓｅｃ〜＋６ｎｓｅｃとなる。つまり、許容される変動範囲は１４ｎｓｅｃとなり、１４ｎｓｅｃ以内の誤差で遅延時間を調整すればよい。
【００７９】
上記と同様に、−６０ｄＢｃ程度のＡＣＰＲを実現するためには、調整すべき時間単位Ｔ４は式６で示される。この式６では、オーバサンプリング数が４である場合に、クロックの反転を用いるとともに、更に２倍の精度で遅延時間の調整を行えば、所要のＡＣＰＲを達成することができることを示している。
【００８０】
【数６】

【００８１】
また、更に、システムで要求されるＡＣＰＲが例えば−５５ｄＢｃである場合を考える。ここで、ＡＣＰＲ＝−５５ｄＢｃは、３ＧＰＰ規格において、許容次隣接チャネル漏洩電力比（許容される次隣接チャネルへの漏洩電力をあらわすもの）に相当している。次隣接チャネルとは、隣接キャリアから更に１キャリア分だけ周波数間隔がずれた周波数帯を示している。
【００８２】
具体例として、送信信号キャリアの周波数が２．１１２５ＧＨｚであって、キャリア周波数間隔が５ＭＨｚ（＝０．００５ＧＨｚ）である場合には、隣接チャネルの周波数は２．１１７５ＧＨｚ（若しくは、２．１０７５ＧＨｚ）となり、次隣接チャネルの周波数は２．１２２５ＧＨｚ（若しくは、２．１０２５ＧＨｚ）となる。つまり、基準となるキャリアから隣接チャネルへ及び隣接チャネルから次隣接チャネルへとキャリア周波数間隔（５ＭＨｚ）ずつずれていく。
【００８３】
一般に、現実のプリディストーションでは、純粋な増幅器の歪発生状況とは異なる歪状況が発生する。すなわち、増幅器のみによる歪では、基準となるチャネルから隣接チャネル及び次隣接チャネルへと、基準となるチャネルからの周波数間隔が大きくなるに従って、歪の量は減衰する。ところが、プリディストーションにおいては、例えば隣接チャネルでの歪の量と次隣接チャネルでの歪の量とがほぼ同一の量となってしまう。
【００８４】
このため、例えば隣接チャネルの漏洩電力規格が達成されたとしても、次隣接チャネルでの漏洩電力規格が達成されるとは限らない。
このことを考慮して、ここでは、次隣接チャネル漏洩電力の規格である−５５ｄＢｃを例として考察する。
【００８５】
この場合、上記図１６を参照すると、許容される相対遅延誤差は、理想点（相対遅延時間がゼロである点）を基準として、およそ−１３ｎｓｅｃ〜＋１２ｎｓｅｃとなる。つまり、許容される変動範囲は２５ｎｓｅｃとなり、２５ｎｓｅｃ以内の誤差で遅延時間を調整すればよい。
【００８６】
上記と同様に、−５５ｄＢｃ程度のＡＣＰＲを実現するためには、調整すべき時間単位Ｔ５は式７で示される。この式７では、オーバサンプリング数が４である場合に、クロックの反転を用いれば、（１倍の精度で遅延時間の調整を行って、）所要のＡＣＰＲを達成することができることを示している。
【００８７】
【数７】

【００８８】
以上のように、所要の歪量（ここでは、ＡＣＰＲ）を得るためには、少なくとも、１／（信号帯域幅×オーバサンプリング数）以内の誤差で遅延時間を調整するのがよく、更に、デジタル信号処理においては、全ての動作タイミングがクロックにより制御されることから、例えばクロックを反転させて利用することで半クロックの遅延時間調整も可能である。また、上記図１６に示した計算機シミュレーションの結果例によると、好ましい態様としては、オーバサンプリング数として８以上の値を設定して、所要の歪量に低減するための設計マージンを得るべきである。
【００８９】
以下に、本発明に係る歪補償装置の構成例を示しておく。
（１）増幅器で発生する歪を補償する歪補償装置において、
増幅器により増幅される信号に対して振幅と位相との少なくともいずれか一方の歪を発生させる歪発生手段と、
増幅器により増幅される信号のレベルを検出する信号レベル検出手段と、
信号レベル検出手段により検出されるレベルに基づいて歪発生手段により発生させる歪の量を制御する歪量制御手段と、
増幅器で発生する歪が大きく補償されるように、歪量制御手段により歪の量を制御するタイミングを調整する制御タイミング調整手段と、
を備えたことを特徴とする歪補償装置。
【００９０】
（２）（１）に記載の歪補償装置において、
歪発生手段は、外部から入力されるアナログ制御信号に応じて発生させる歪の量が変化する回路から構成されており、
歪量制御手段は、デジタル制御信号をアナログ制御信号へ変換して外部から入力されるタイミング信号に応じたタイミングで出力するＤ／Ａ変換手段を用いて構成されており、デジタル制御信号を当該Ｄ／Ａ変換手段を介して歪発生手段へ出力することにより当該歪発生手段により発生させる歪の量を制御し、
制御タイミング調整手段は、所定の周期のクロック信号を発生させるクロック信号発生手段と、当該クロック信号発生手段により発生させられるクロック信号からタイミングを調整したタイミング信号を生成するタイミング信号生成手段とを用いて構成されており、タイミング信号生成手段により生成されるタイミング信号をＤ／Ａ変換手段へ出力することにより、歪量制御手段により歪の量を制御するタイミングを調整することを特徴とする歪補償装置。
【００９１】
（３）（２）に記載の歪補償装置において、
歪量制御手段は、更に、信号のレベルと制御値とを対応付けて記憶するメモリ手段を用いて構成されており、信号レベル検出手段により検出されるレベルと対応した制御値を当該メモリ手段からデジタル制御信号としてＤ／Ａ変換手段を介して歪発生手段へ出力することにより当該歪発生手段により発生させる歪の量を制御することを特徴とする歪補償装置。
【００９２】
（４）（２）又は（３）に記載の歪補償装置において、
タイミング信号生成手段は、クロック信号発生手段により発生させられるクロック信号を可変な利得で増幅する可変増幅器と、当該可変増幅器により増幅された信号のレベルが所定の閾値以上である場合に当該レベルを所定のレベルに制限して出力するリミッタとを用いて構成されており、可変増幅器の利得を調整することでレベル制限のタイミングを調整したリミッタからの出力信号をタイミング信号とすることを特徴とする歪補償装置。
【００９３】
（５）（２）又は（３）に記載の歪補償装置において、
タイミング信号生成手段は、可変な閾値を用いてクロック信号発生手段により発生させられるクロック信号のレベルが当該閾値以上である場合にオン信号を出力する一方、当該クロック信号のレベルが当該閾値未満である場合にオフ信号を出力するコンパレータを用いて構成されており、当該コンパレータの閾値を調整することでオンオフのタイミングを調整した当該コンパレータからの出力信号をタイミング信号とすることを特徴とする歪補償装置。
【００９４】
（６）（２）又は（３）に記載の歪補償装置において、
タイミング信号生成手段は、可変な閾値を用いてクロック信号発生手段により発生させられるクロック信号のレベルが当該閾値以上である場合に当該レベルを所定のレベルに制限して出力するリミッタを用いて構成されており、当該リミッタの閾値を調整することでレベル制限のタイミングを調整した当該リミッタからの出力信号をタイミング信号とすることを特徴とする歪補償装置。
【００９５】
（７）（４）乃至（６）のいずれか１つに記載の歪補償装置において、
タイミング信号生成手段は、更に、前記タイミングを調整した出力信号を入力して当該信号のデューティを変化させた信号を出力するフリップフロップを用いて構成されており、当該フリップフロップからの出力信号をタイミング信号とすることを特徴とする歪補償装置。
【００９６】
（８）（４）乃至（６）のいずれか１つに記載の歪補償装置において、
タイミング信号生成手段は、更に、前記タイミングを調整した出力信号を入力して当該信号のデューティを変化させた信号及び当該信号のオンオフを反転させた信号を出力するフリップフロップと、当該フリップフロップから出力される２つの信号から一方を選択して出力するセレクタとを用いて構成されており、当該セレクタからの出力信号をタイミング信号とすることを特徴とする歪補償装置。
【００９７】
（９）（１）乃至（８）のいずれか１つに記載の歪補償装置において、
歪発生手段は、増幅器により増幅される信号の振幅を変化させて当該信号に対して振幅歪を発生させる可変減衰器と、増幅器により増幅される信号の位相を変化させて当該信号に対して位相歪を発生させる可変移相器とを直列に接続して構成されており、
歪量制御手段は、可変減衰器による振幅変化量を制御することで当該可変減衰器により発生させる振幅歪の量を制御するとともに、可変移相器による位相変化量を制御することで当該可変移相器により発生させる位相歪の量を制御し、
制御タイミング調整手段は、信号が可変減衰器により処理されるタイミングと当該信号が可変移相器により処理されるタイミングとのずれに応じて、歪量制御手段により振幅歪の量を制御するタイミングと当該歪量制御手段により位相歪の量を制御するタイミングとをずらすことを特徴とする歪補償装置。
【００９８】
（１０）（１）乃至（９）のいずれか１つに記載の歪補償装置において、
信号を無線により送信する無線送信装置に設けられて、当該無線送信装置による送信対象となる信号を増幅する増幅器で発生する歪を補償し、
制御タイミング調整手段は、当該送信対象となる信号の帯域をオーバサンプリング数倍した値の逆数値以下の秒の誤差で、歪量制御手段により歪の量を制御するタイミングを調整することを特徴とする歪補償装置。
【００９９】
（１１）増幅器で発生する歪を補償する歪補償装置において、
増幅器により増幅される信号に対して振幅と位相との少なくともいずれか一方の歪を発生させる歪発生手段と、
増幅器により増幅される信号のレベルを検出する信号レベル検出手段と、
信号レベル検出手段により検出されるレベルに基づいて歪発生手段により発生させる歪の量を制御する歪量制御手段と、
増幅器で発生する歪が補償されるように、歪発生手段により信号に対して歪を発生させるタイミングと歪量制御手段により当該信号のレベルに基づいて制御を行うタイミングとの間の遅延時間を調整するために歪量制御手段により歪の量を制御するタイミングを調整する制御タイミング調整手段と、
を備えたことを特徴とする歪補償装置。
【０１００】
【発明の実施の形態】
本発明の第１実施例に係る（歪補償）増幅装置を図面を参照して説明する。
なお、本例の増幅装置は、本発明に係る歪補償装置の一実施例であるプリディストータを備えており、このプリディストータによりプリディストータ型歪補償方式を用いて増幅器で発生する歪を補償する。
【０１０１】
図１には、本例のプリディストータを備えた増幅装置（プリディストーション機能付き増幅器）の回路構成例を示してある。なお、この増幅装置は、例えば移動無線通信システムの基地局装置や中継局装置の送信部に設けられており、送信対象となる信号（送信信号）を送信機から入力し、当該信号を増幅器により増幅してアンテナへ出力する。
【０１０２】
上記図１に示されるように、本例の増幅装置には、後述するプリディストーションの準備ができるまで送信信号を遅延させる遅延手段１と、送信信号に対してプリディストーションのための補正ＡＭ−ＡＭ特性を与える可変減衰器（アッテネータ）２と、送信信号に対してプリディストーションのための補正ＡＭ−ＰＭ特性を与える可変移相器３と、送信信号を所定の送信レベルまで増幅する増幅器４と、送信信号の（包絡線）レベルを検出するためのレベル検出部５と、増幅器４の出力信号から歪成分信号を抽出する歪抽出手段６と、制御部１２から出力されるデジタル信号をアナログ信号へ変換する２つのＤ／Ａ変換器７、８と、各デジタルデバイスに対してクロックを供給するためのクロック源９と、クロック源９で発生させるクロックとは異なる位相のクロックを生成する２つの位相調整手段１０、１１と、プリディストーションの適応制御や位相調整手段１０、１１の制御等を行う制御部１２とが備えられている。
【０１０３】
以下で、本例の増幅装置の動作の一例を示す。
まず、送信機から出力される送信対象となる信号が（本例の増幅装置に）入力され、当該信号が２つに分配されて、一方の分配信号が遅延手段１に入力される一方、他方の分配信号がレベル検出部５に入力される。
【０１０４】
遅延手段１は、入力される信号（一方の分配信号）を遅延させて可変減衰器２へ出力する。ここで、遅延手段１としては、例えば信号を遅延させる遅延線や、帯域通過フィルタ（ＢＰＦ：Ｂａｎｄ Ｐａｓｓ Ｆｉｌｔｅｒ）等を用いて構成することができる。
可変減衰器２は、遅延手段１から入力される信号の振幅を、後述するＤ／Ａ変換器７から入力される（アナログ電圧による）制御信号に応じて変化（減衰）させることにより当該入力信号に対して当該制御信号に応じた量の振幅歪を発生させて、当該信号（振幅歪を含む）を可変移相器３へ出力する。
【０１０５】
可変移相器３は、可変減衰器２から入力される信号の位相を、後述するＤ／Ａ変換器８から入力される（アナログ電圧による）制御信号に応じて変化させることにより当該入力信号に対して当該制御信号に応じた量の位相歪を発生させて、当該信号（位相歪を含む）を増幅器４へ出力する。
なお、本例では、直列に接続された可変減衰器２と可変移相器３や、これらを制御する制御系１、５〜１２からプリディストータが構成されている。
【０１０６】
増幅器４は、例えば（大）電力増幅器から構成されており、可変移相器３から入力される信号を所望の（電力）レベルに増幅し、当該増幅信号を（本例の増幅装置から）アンテナへ出力する。
ここで、本例の増幅器４では、例えば可変移相器３から入力される信号のレベルが大きい場合に、振幅歪や位相歪が発生する。そして、本例では、増幅器４で発生する歪とは逆の特性の歪（振幅歪や位相歪）をプリディストータ（可変減衰器２及び可変移相器３）で発生させることにより、このような歪成分を補償する。
【０１０７】
レベル検出部５は、例えばダイオードを用いて信号の包絡線を検出する包絡線検出器や、検出される包絡線に関して所定の周波数成分のみを抽出する低域通過フィルタ（ＬＰＦ）や、抽出される包絡線成分をＡ／Ｄ変換するＡ／Ｄ変換器などから構成されている。そして、レベル検出部５は、このような構成を用いて、入力される信号（他方の分配信号）のレベル（例えば電力レベル）を検出し、当該検出結果をデジタル値（デジタル化されたレベル情報）により制御部１２へ出力する。
【０１０８】
なお、レベル検出部５により入力信号のレベルを検出する理由は、本例のプリディストーションでは（増幅器４に）入力される信号のレベルに応じて変化する増幅器４で発生する出力レベル変動や出力位相変動を補正するためであり、つまり、増幅器４に入力される送信信号のレベルを検出する（本例では、間接的に検出している）必要があるためである。
【０１０９】
歪抽出手段６は、例えば方向性結合器から構成されており、増幅器４から出力される増幅信号に含まれる歪（例えば当該増幅信号の一部）を抽出して制御部１２へ出力する。
【０１１０】
Ｄ／Ａ変換器７は、後述する位相調整手段１０から入力されるクロック信号（タイミング信号）に応じたタイミングに基づいて、後述する制御部１２から入力されるデジタル制御信号をアナログ制御信号へ変換して可変減衰器２へ出力する。なお、この制御信号は、可変減衰器２における振幅変化量（つまり、発生させる振幅歪の量）を制御するものである。
【０１１１】
Ｄ／Ａ変換器８は、後述する位相調整手段１１から入力されるクロック信号（タイミング信号）に応じたタイミングに基づいて、後述する制御部１２から入力されるデジタル制御信号をアナログ制御信号へ変換して可変移相器３へ出力する。なお、この制御信号は、可変移相器３における位相変化量（つまり、発生させる位相歪の量）を制御するものである。
【０１１２】
クロック源９は、所定の周期のクロック信号を発生させ、当該クロック信号を、レベル検出部５や後述する２つの位相調整手段１０、１１のようにデジタル処理を行う各処理部（なお、本例では、２つのＤ／Ａ変換器７、８は除く）へ出力して供給する。
【０１１３】
位相調整手段１０は、制御部１２からの制御に従って、クロック源９から入力されるクロック信号の位相をずらしたクロック信号（タイミングをずらした信号）を生成し、当該クロック信号（タイミング信号）をＤ／Ａ変換器７へ出力する。
位相調整手段１１は、制御部１２からの制御に従って、クロック源９から入力されるクロック信号の位相をずらしたクロック信号（タイミングをずらした信号）を生成し、当該クロック信号（タイミング信号）をＤ／Ａ変換器８へ出力する。
【０１１４】
制御部１２は、例えばデジタル信号処理器（ＤＳＰ）から構成されている。そして、制御部１２は、レベル検出部５から入力される検出結果（検出されたレベル）に基づいて、可変減衰器２により当該検出結果に応じた振幅変化量を実現するためのデジタル制御信号をＤ／Ａ変換器７へ出力するとともに、可変移相器３により当該検出結果に応じた位相変化量を実現するためのデジタル制御信号をＤ／Ａ変換器８へ出力する。
【０１１５】
具体的には、増幅器４の非線型特性では、入力信号のレベルに対して出力信号のレベルが線型ではないこと（ＡＭ−ＡＭ変換）から振幅歪が発生するとともに、入力信号のレベルに対して出力信号の位相が線型ではないこと（ＡＭ−ＰＭ変換）から位相歪が発生し、発生する振幅歪の量や位相歪の量は増幅器４により増幅される信号のレベルに依存して変化する。そこで、制御部１２は、増幅器４により増幅される信号のレベルを反映するレベルであるレベル検出部５による検出結果に基づいて、増幅器４で発生する振幅歪を打ち消す量の振幅歪を可変減衰器２により発生させるとともに、増幅器４で発生する位相歪を打ち消す量の位相歪を可変移相器３により発生させる。
【０１１６】
なお、一例として、増幅器４で発生する振幅歪を補償するための補正振幅歪特性（前記振幅歪とは逆の特性）や増幅器４で発生する位相歪を補償するための補正位相歪特性（前記位相歪とは逆の特性）は予め計算（或いは測定等）されており、例えばレベル検出部５による検出結果の値に対して振幅歪に関する制御値及び位相歪に関する制御値を対応付けて記憶した補正テーブルが制御部１２のメモリに格納されている。この場合、制御部１２は、レベル検出部５から入力される検出結果の値（デジタル化されたレベル情報）に対応した振幅歪に関する制御値及び位相歪に関する制御値を補正テーブルから読み出して、これら２つの制御値をそれぞれ可変減衰器２を制御するためのデジタル制御信号及び可変移相器３を制御するためのデジタル制御信号としてそれぞれのＤ／Ａ変換器７、８へ出力する。
【０１１７】
また、制御部１２では、例えば歪抽出手段６から入力される信号から歪成分（使用帯域外の信号成分）のレベル（例えば電力レベル）を検出して、当該検出されるレベルが小さく（好ましくは、最小と）なるように（つまり、歪補償量が大きくなるように）上記した補正テーブルの内容を更新することもでき、これにより、歪補償の精度を向上させることができる。また、このように補正すべき値（補正テーブルの内容）を適応的に更新することができることから、例えば温度特性の変化や経年変化によって生じる微小な遅延時間の誤差に対処することが可能なプリディストーションを提供することもできる。
【０１１８】
また、制御部１２は、上記した各位相調整手段１０、１１に対して制御信号を出力することにより、当該各位相調整手段１０、１１により行われる（クロック信号の）位相調整を制御する。この場合、本例の制御部１２では、上記した歪抽出手段６から入力される信号から検出される歪成分のレベルが小さく（好ましくは、最小と）なるように、前記位相調整を制御する。
【０１１９】
ここで、本発明の特徴的な構成部分である上記した２つの位相調整手段１０、１１について詳しく説明する。
すなわち、上記従来例で示したのと同様に、本例においても、デジタル領域におけるプリディストーションの準備時間の間、遅延手段１では送信信号が遅延させられる。理想的には、送信信号を構成する任意の信号部分に関して、当該信号部分が遅延手段１を介して可変減衰器２や可変移相器３に入力されるタイミングと、当該信号部分のレベルに基づいて制御部１２により可変減衰器２や可変移相器３が制御されるタイミングとは同時刻であることが要求される。本例では、遅延手段１による遅延時間の誤差が比較的大きいことから、このような（微小な）タイミングの調整を２つの位相調整手段１０、１１により行う。
【０１２０】
具体的には、一般に、デジタル回路及びアナログインタフェースであるＡ／Ｄ変換器やＤ／Ａ変換器には、クロックが供給される。
一例として、８０ＭＨｚのクロック信号がクロック源９から各ブロックへ分配されて供給されているとすると、当該クロック信号の周期が１２．５ｎｓｅｃであることから、（正転クロック信号のみでは）１２．５ｎｓｅｃ単位でしか（相対）遅延時間の調整をすることができない。また、例えばインバータを用いて反転クロック信号を生成して利用すると６．２５（＝１２．５／２）ｎｓｅｃ単位での制御が可能となるが、いずれにしても、６．２５ｎｓｅｃ単位での遅延時間調整が限界である。
【０１２１】
しかしながら、上記課題で述べたように、一例として、本件の発明者らが想定した増幅装置（なお、一例であって、本発明は、ここで挙げる例に限られない）を検討した結果によると、実際のプリディストーションにおける遅延時間の調整としては、５００ｐｓｅｃ程度の単位で遅延時間を調整することが必要となる。
【０１２２】
そこで、本例の増幅装置では、２つの位相調整手段１０、１１を備えており、それぞれの位相調整手段１０により、クロック源９からのクロック信号とは独立な位相のクロック信号を生成する。つまり、本例では、クロック源９から出力されるクロック信号が各位相調整手段１０、１１に入力され、各位相調整手段１０、１１では当該クロック信号の位相が微妙（微小）に調整されて各Ｄ／Ａ変換器７、８へ供給される。
【０１２３】
本例では、このような構成によって、例えば遅延手段１による遅延時間が短すぎたり長すぎたりするような場合であっても、制御部１２からの制御信号で各位相調整手段１０、１１を制御することにより、比較的容易に遅延時間（可変減衰器２や可変移相器３の制御タイミング）を微妙（微小）に補正することが可能である。
【０１２４】
そして、この結果として、送信信号を構成する各信号部分に対してプリディストーション処理を行うべきタイミングに正しくプリディストーション処理を実行することができ、これにより、増幅器４の出力信号中に残留して含まれる帯域外漏洩電力を十分に低減させることができる。また、従来では、例えば熟練者が半日近くもかけて上記した遅延時間を微妙（微小）に調整することもあったが、本例の増幅装置では、このような微調整が（例えば制御部１２により自動的に）容易に実現される。
【０１２５】
なお、本例では、好ましい態様として、２つのＤ／Ａ変換器７、８のそれぞれに対して独立に、処理タイミングの調整が行われている。これに対して、例えばデジタル回路の入力段となるＡ／Ｄ変換時（例えばレベル検出部５からの検出結果の出力時など）にタイミング調整が行われる構成では、２つのＤ／Ａ変換器７、８のいずれかに適するようにタイミングを与えることは可能だが、２つのＤ／Ａ変換器７、８のそれぞれに適した（異なる）タイミングを与えることはできない。
【０１２６】
つまり、本例の構成では、可変減衰器２や可変移相器３の直前に設けられている２つのＤ／Ａ変換器７、８のそれぞれに関して遅延時間の調整が（同時に）行われるため、例えばデジタル回路中での線路差による遅延時間を調整することが可能であり、これにより、各Ｄ／Ａ変換器７、８までの経路による微妙（微小）な時間差を吸収してなくすことが可能である。
【０１２７】
また、本例の構成では、遅延手段１から出力される信号が可変減衰器２により処理されるタイミングと当該信号が可変移相器３により処理されるタイミングとの間にはずれ（オフセット時間）があるため、例えば、各Ｄ／Ａ変換器７、８に与えられるクロック信号（タイミング信号）の位相が当該ずれに相当する分だけずらされるのが好ましい。
【０１２８】
次に、上記した各位相調整手段１０、１１の具体的な回路構成例や動作例を示す。なお、本例では、各位相調整手段１０、１１の回路構成としては同様な構成が用いられるため、以下では、一方の位相調整手段１０を代表させて、これらの回路構成例を示す。
【０１２９】
図２には、位相調整手段１０の回路構成の一例を示してあり、この位相調整手段１０は、可変（利得）増幅器２１とリミッタ２２とを直列に接続して構成されている。
可変増幅器２１は、制御部１２から入力される制御信号（例えば制御電圧）に応じて利得（ゲイン）が変化する特性を有しており、クロック源９から入力されるクロック信号を制御部１２により制御される利得で増幅し、当該増幅信号をリミッタ２２へ出力する。
【０１３０】
リミッタ２２は、例えば（固定的に設定された）所定の閾値以上のレベルを有する信号が入力される場合に当該信号のレベルを全て同一のレベル（例えば当該閾値に相当するレベル）として出力する特性を有しており、可変増幅器２１から入力される増幅信号のレベルを当該特性により制限し、当該制限した増幅信号をＤ／Ａ変換器７（位相調整手段１１に関してはＤ／Ａ変換器８）へ出力する。
【０１３１】
図３を参照して、上記図２に示した回路の動作例を示す。なお、同図（ａ）〜同図（ｄ）中のグラフでは、横軸は時刻を示しており、縦軸は信号の電圧レベルを示している。
具体的に、同図（ａ）には、クロック源９から出力されるクロック信号の波形の一例を示してある。
また、同図（ｂ）には、可変増幅器２１により増幅されたクロック信号の波形の一例を示してある。
【０１３２】
また、同図（ｃ）には、増幅されたクロック信号がリミッタ２２により処理された後の信号の波形の一例を実線で示してあり、また、説明の便宜上から、当該増幅されたクロック信号の波形の一例を点線で示してあるとともに、リミッタ２２に設定された閾値の一例を示してある。同図（ｄ）に示されるように、リミッタ２２の閾値以上のレベルとなる入力信号は全て所定のレベル（オン状態）にクリップされるため、リミッタ２２からは矩形波の信号が出力される。
【０１３３】
また、同図（ｄ）には、同図（ｃ）に示した場合と比べて可変増幅器２１の利得が低く制御された場合に関して、増幅されたクロック信号がリミッタ２２により処理された後の信号の波形の一例を実線で示してあり、また、説明の便宜上から、当該増幅されたクロック信号の波形の一例を点線で示してあるとともに、リミッタ２２に設定された閾値（同図（ｃ）の場合と同じ値）の一例を示してある。
【０１３４】
同図（ｄ）に示されるように、可変増幅器２１の利得が比較的低い場合には、リミッタ２２に入力される正弦波のレベルが相対的に或る程度大きくなったところでそのレベルがクリップされる。このように、可変増幅器２１の利得を変化させると、リミッタ２２から出力される信号がオン状態となる時間の幅が当該利得に応じて変化する。
【０１３５】
例えば、同図（ｃ）及び同図（ｄ）中に破線で示したように、可変増幅器２１の利得が異なる２つの場合に関してリミッタ２２により増幅信号のレベルがクリップされる時間を比較すると、リミッタ２２から出力される信号の位相が当該利得に応じてずれることになる。
【０１３６】
本例では、制御部１２により可変増幅器２１の利得（つまり、増幅後のクロック信号の電圧レベル）を制御して、位相が変移させられたクロック信号（タイミング信号）を生成して当該信号をＤ／Ａ変換器７の入力クロックとして用いることにより、当該Ｄ／Ａ変換器７の動作タイミングを（微）調整することが可能である。つまり、Ｄ／Ａ変換器７は例えば入力されるクロック信号の立ち上がり（或いは、立ち下がり）のタイミングで動作することから、当該Ｄ／Ａ変換器７から（アナログ）制御信号が出力されるタイミングを微妙（微小）に変移させて調整することが可能となる。
【０１３７】
以上のように、上記図２に示したような位相調整手段１０、１１の構成では、制御部１２から可変増幅器２１の利得を制御することにより、種々な位相を有するクロック信号（タイミング信号）を生成することができ、これにより、遅延時間を微妙（微小）に調整することができる。
【０１３８】
また、図４には、位相調整手段１０の回路構成の他の一例を示してあり、この位相調整手段１０は、増幅器３１と比較器（コンパレータ）３２とを直列に接続して構成されている。
増幅器３１は、例えば出力信号の（電圧）レベルが一定となる（例えば増幅のゲインが一定である）特性を有しており、クロック源９から入力されるクロック信号を増幅し、当該増幅信号を比較器３２へ出力する。
【０１３９】
なお、上記のような特性を有する増幅器３１は一般にバッファと呼ばれており、このような増幅器３１は、例えば位相調整手段１０がクロック源９から物理的に近い位置に配置されるという条件や、位相調整手段１０への入力信号（本例では、クロック源９からのクロック信号）に減衰が生じないという条件等が満たされる場合には、回路構成中から省略することが可能である。
【０１４０】
比較器３２は、増幅器３１から出力される増幅信号を入力するとともに、制御部１２から出力される制御信号を入力し、これら２つの信号のレベルの大小を比較して、当該比較結果を“１”値（例えば、Ｈｉｇｈレベル）と“０”値（例えば、Ｌｏｗレベル）とから成る信号としてＤ／Ａ変換器７へ出力する。
【０１４１】
具体的には、本例では、制御部１２から比較器３２に入力される制御信号の（電圧）レベルは当該比較器３２における閾値として用いられており、当該比較器３２では、増幅器３１から入力される信号の（電圧）レベルが当該閾値以上である場合にオン信号（本例では、“１”値の信号）を出力する一方、当該レベルが当該閾値未満である場合にオフ信号（本例では、“０”値の信号）を出力する。
【０１４２】
また、図５には、位相調整手段１０の回路構成の他の一例を示してあり、この位相調整手段１０は、増幅器４１とリミッタ４２とを直列に接続して構成されている。
増幅器４１は、例えば出力信号の（電圧）レベルが一定となる（例えば増幅のゲインが一定である）特性を有しており、クロック源９から入力されるクロック信号を増幅し、当該増幅信号をリミッタ４２へ出力する。
なお、上記図４に示した回路構成に関して述べたのと同様に、このような増幅器４１は、所定の条件が満たされる場合には、回路構成中から省略することが可能である。
【０１４３】
リミッタ４２は、制御部１２から入力される制御信号に応じて閾値が変化する特性を有するとともに、当該閾値以上のレベルを有する信号が入力される場合に当該信号のレベルを全て同一のレベル（例えば当該閾値に相当するレベル）として出力する特性を有しており、増幅器４１から入力される増幅信号のレベルを当該特性により制限し、当該制限した増幅信号をＤ／Ａ変換器７へ出力する。
【０１４４】
具体的には、本例では、制御部１２からの制御（電圧）によりリミッタ４２の閾値が変化させられ、当該リミッタ４２では、増幅器４１から入力される信号の（電圧）レベルが当該閾値以上である場合に、当該レベルを制限して所定の（電圧）レベルのオン信号（本例では、“１”値の信号）を出力する。
【０１４５】
図６を参照して、上記図４や上記図５に示した回路の動作例を示す。ここで、上記図４に示した回路の動作と上記図５に示した回路の動作とは同様な特徴を有するため、ここでは、これら２つの回路の動作例をまとめて説明する。なお、同図（ａ）〜同図（ｇ）中では、横方向は時刻を示しており、縦方向は信号の電圧レベルを示している。また、同図（ｆ）及び同図（ｇ）については後述する。
【０１４６】
具体的に、同図（ａ）には、クロック源９から出力されて増幅器（増幅器３１や増幅器４１）に入力されるクロック信号の波形の一例を示してある。
また、同図（ｂ）や同図（ｄ）には、増幅器（増幅器３１や増幅器４１）により増幅された（例えば固定的に設定された多少のゲインが与えられた）クロック信号の波形の一例を示してある。
【０１４７】
また、同図（ｃ）や同図（ｅ）には、（比較器３２やリミッタ４２の）閾値を（同図（ｃ）と同図（ｄ）とで）変化させた場合に、位相調整手段１０（比較器３２やリミッタ４２）からＤ／Ａ変換器７へ出力される信号の波形の一例を実線で示してあり、また、説明の便宜上から、増幅器（増幅器３１や増幅器４１）により増幅されたクロック信号の波形の一例を点線で示してあるとともに、（比較器３１やリミッタ４１に）設定された閾値の一例を点線で示してある。
【０１４８】
同図（ｃ）や同図（ｅ）に示されるように、上記図４や上記図５に示したような位相調整手段１０、１１の構成では、制御部１２から比較器３２の閾値やリミッタ４２の閾値を制御することにより、種々な位相を有するクロック信号（タイミング信号）を生成することができ、これにより、遅延時間を微妙（微小）に調整することができる。つまり、この例では、増幅器（増幅器３１や増幅器４１）での利得を変化させるのではなく、後段の比較器３２へのリファレンス電圧の値（閾値）や、後段のリミッタ４２の閾値を変化させることにより、クロック信号の位相を変化させることができる。
【０１４９】
また、図７には、位相調整手段１０の回路構成の他の一例を示してあり、この位相調整手段１０は、可変（利得）増幅器５１とリミッタ５２とフリップフロップ（Ｄ−ＦＦ）５３とセレクタ５４とを直列に接続して構成されている。
【０１５０】
このような回路構成では、フリップフロップ５３によりクロック信号（タイミング信号）のデューティを制御することなどが実現される。つまり、上述のように、Ｄ／Ａ変換器７、８は、入力されるクロック信号（タイミング信号）の立ち上がりや立ち下がりで動作するが、現実のＤ／Ａ変換器においては、例えば入力クロックのＨｉｇｈレベル領域やＬｏｗレベル領域に対して最低必要時間（デューティ）が規定されているものがある。この場合、例えば上記図２や上記図４や上記図６に示したような回路構成では、デューティが変動してしまうことから位相調整手段１０により変移可能な位相が制限されてしまうことが生じ得る。そこで、本構成では、上述のようにフリップフロップ５３によりデューティを整形する。
【０１５１】
可変増幅器５１の機能や動作は例えば上記図２に示した可変増幅器２１の機能や動作と同様であり、可変増幅器５１は、クロック源９から入力されるクロック信号を制御部１２により制御される利得で増幅し、当該増幅信号をリミッタ５２へ出力する。
【０１５２】
リミッタ５２の機能や動作は例えば上記図２に示したリミッタ２２の機能や動作と同様であり、リミッタ５２は、可変増幅器５１から入力される増幅信号のレベルを所定の閾値をもって制限し、当該制限した増幅信号をフリップフロップ５３へ出力する。
【０１５３】
フリップフロップ５３は、２つの入力端と２つの出力端を有しており、リミッタ５２から出力される信号を一方の入力端から入力するとともに、一方の出力端（反転信号の出力端）から出力される反転信号を他方の入力端から入力し、当該一方の出力端から当該他方の入力端及びセレクタ５４へ当該反転信号を出力するとともに、他方の出力端からセレクタ５４へ正転信号を出力する。
【０１５４】
ここで、上記した正転信号は、例えばリミッタ５２からフリップフロップ５３に入力される信号のデューティが当該フリップフロップ５３により変化させられた信号であり、また、上記した反転信号は、更に当該信号のオンオフが反転させられた信号である。
また、フリップフロップ５３は、一般にデューティを５０％にするために利用されており、本例のような構成では、後述する図８を用いて示すように、クロック信号（タイミング信号）のデューティを５０％にすることができる。
【０１５５】
セレクタ５４は、２つの入力端と１つの出力端を有しているとともに、制御部１２からの制御信号に応じていずれか一方の入力端から入力される信号（のみ）を選択的に出力端から出力するように出力信号を切り替える機能を有している。そして、セレクタ５４は、フリップフロップ５３の前記一方の出力端から出力される反転信号を一方の入力端から入力するとともに、当該フリップフロップ５３の前記他方の出力端から出力される正転信号を他方の入力端から入力し、制御部１２からの制御に従って、当該反転信号或いは当該正転信号のいずれか一方をＤ／Ａ変換器７へ出力する。
【０１５６】
図８を参照して、上記図７に示した回路の動作例を示す。なお、同図（ａ）〜同図（ｇ）中では、横方向は時刻を示しており、縦方向は信号の電圧レベルを示している。
具体的に、同図（ａ）には、クロック源９から出力されて可変増幅器５１に入力されるクロック信号の波形の一例を示してある。
また、同図（ｂ）や同図（ｄ）には、（同図（ｂ）と同図（ｄ）とで）異なる利得を用いて可変増幅器５１により増幅されたクロック信号の波形の一例を示してある。
【０１５７】
また、同図（ｃ）や同図（ｅ）には、それぞれ同図（ｂ）や同図（ｄ）と対応して、増幅されたクロック信号がリミッタ５２により処理された後の信号の波形の一例を実線で示してあり、また、説明の便宜上から、当該増幅されたクロック信号の波形の一例を点線で示してあるとともに、リミッタ５２に設定された閾値の一例を点線で示してある。
【０１５８】
同図（ｃ）や同図（ｅ）に示されるように、可変増幅器５１の利得を変化させると、生成されるクロック信号（タイミング信号）の位相が変化すると同時に、当該クロック信号のデューティが変化してしまう。
【０１５９】
そこで、本例では、フリップフロップ５３により、クロック信号（タイミング信号）のデューティを５０％にする。
具体的に、同図（ｆ）には、リミッタ５２から出力される信号の波形の一例を示してあり、この段階では、当該信号のデューティは可変増幅器５１から出力される信号の（電圧）レベルに依存して種々な値となる。
【０１６０】
同図（ｇ）には、フリップフロップ５３から例えば正転信号として出力される信号の波形の一例を実線で示してあるとともに、説明の便宜上から、当該フリップフロップ５３の前記一方の入力端に入力される信号の波形の一例（同図（ｆ）に示したもの）を点線で示してある。同図（ｇ）に示されるように、フリップフロップ５３から信号が出力される段階では、当該信号のデューティは５０％となっている。つまり、フリップフロップ５３では、例えばリミッタ５２から入力される信号の各立ち上がりの時点でオンオフを繰り返す信号を出力し、このような信号のデューティは５０％となる。
【０１６１】
また、本例では、位相調整手段１０、１１から出力されるクロック信号（タイミング信号）の立ち上がり時間（或いは、立ち下がり時間）を変移させることで当該信号の位相を変移させているが、上記したフリップフロップ５３までの回路構成では、位相を１８０°以上変移させることは難しい。
【０１６２】
そこで、本例では、セレクタ５４により、クロック信号（タイミング信号）の位相を例えば３６０°の範囲で制御することを可能とする。
つまり、本例では、一般にフリップフロップ５３からは互いに立ち上がり時間と立ち下がり時間とが反転した正転信号及び反転信号が出力されることを利用しており、具体的には、制御部１２によりセレクタ５４を制御して当該正転信号と当該反転信号とのいずれか一方を当該セレクタ５４から出力することにより、広い範囲での位相調整を実現することができる。
【０１６３】
なお、上記図７に示したような回路構成では、上記図８（ｇ）に示されるように各位相調整手段１０、１１から出力されるクロック信号（タイミング信号）の周期が当該各位相調整手段１０、１１に入力される（クロック源９からの）クロック信号の周期の２倍となるため、例えばＤ／Ａ変換器７、８の入力クロックに必要とされる所要レートの２倍の速度（つまり、半分の周期）を有するクロック信号を出力するクロック源９が用いられる。具体例として、Ｄ／Ａ変換器７、８によるＤ／Ａ変換のレートが８０ＭＨｚであれば、１６０ＭＨｚのクロック信号を出力するクロック源９が用いられる。
【０１６４】
また、上記図７では、上記図２に示したのと同様な回路構成にフリップフロップ５３やセレクタ５４を追加した構成を示したが、これと同様に、例えば上記図４に示した比較器３２の後段や上記図５に示したリミッタ４２の後段にフリップフロップを備えてクロック信号（タイミング信号）のデューティを調整することも可能であり、また、更に、例えばフリップフロップの後段にセレクタを備えて当該クロック信号に関して調整可能な位相範囲を拡大することも可能である。
【０１６５】
なお、上記図６（ｆ）には、例えば上記図８（ｆ）に示したのと同様に、比較器３２やリミッタ４２から出力される信号の波形の一例を示してあり、また、上記図６（ｇ）には、例えば上記図８（ｇ）に示したのと同様に、当該信号のデューティがフリップフロップにより５０％に変換された信号の波形の一例を実線で示してあるとともに、当該変換前の信号の波形の一例（図６（ｆ）に示したもの）を点線で示してある。
【０１６６】
次に、図９を参照して、各位相調整手段１０、１１を制御部１２により制御して（相対）遅延時間を調整する仕方の一例として、摂動法を示す。
すなわち、本例のプリディストーションによる歪補償は、（増幅器４の）被増幅信号の包絡線に合わせて行われる。このように、測定された包絡線に合わせた歪補償を被増幅信号に対して行う場合には、歪補償の制御系（制御部１２やＤ／Ａ変換器７、８側の系）と被増幅信号が流れる主信号系（可変減衰器２や可変移相器３側の系）との間の（相対的な）遅延時間を調整することが必要である。
【０１６７】
仮に、上記した遅延時間の調整が不完全であれば、その影響により、最終段に備えられた増幅器４から出力される信号中に歪成分が残存することになる。そして、このような歪成分の有無などは例えばスペクトルアナライザ等を用いて容易に判断することが可能であり、本例の制御部１２では、歪抽出手段６を用いて当該歪成分の量をモニタすることにより、遅延時間の存在に起因した歪残存量を検出している。
【０１６８】
以下で、上記のような遅延時間を調整する仕方の一例として、摂動法による調整例を示す。
具体的には、摂動法では、次の（１）〜（４）の処理を繰り返して行うことにより、遅延時間を調整する。
【０１６９】
（１）現時点での遅延時間Ｔ（後述する（４）の処理の後には、Ｔ＝Ｔ’）における上記した歪成分の量をＰ０として保存する。
（２）遅延時間を（＋τ）だけ調整し（つまり、遅延時間を更に遅らせて（Ｔ＋τ）とし）、その時の歪成分の量をＰ＋として保存する。
（３）上記（２）の処理と共に、遅延時間を（−τ）だけ調整し（つまり、遅延時間を進ませて（Ｔ−τ）とし）、その時の歪成分の量をＰ−として保存する。
（４）上記した歪量Ｐ＋と上記した歪量Ｐ−との大小を比較して、これらの中で小さい方の歪量（Ｐ＋、或いは、Ｐ−）に対応した遅延時間を新たな遅延時間Ｔ’（Ｔ’＝Ｔ＋τ、或いは、Ｔ’＝Ｔ−τ）として保存する。
【０１７０】
上記した（１）〜（４）の処理を繰り返して行うと、更新される遅延時間Ｔが最適な状態に近づいていき、上記した歪量Ｐ０と上記した歪量Ｐ＋、Ｐ−との差が小さくなっていく。
また、例えば上記した歪量Ｐ０と上記した歪量Ｐ＋、Ｐ−との差が小さくなる度に、上記（２）の処理や上記（３）の処理で用いられる調整時間を（±τ）から（±τ／２）等へと変更して当該調整時間を半減していくようにすると、遅延時間の調整をアダプティブに行うことが可能となって好ましい。
【０１７１】
ここで、上記図９には、摂動法により遅延時間を調整するイメージの一例を示してあり、同図中の横軸は（相対）遅延時間を示しており、上方向の縦軸は歪成分の量を示しており、下方向の縦軸は経過時間を示している。また、同図には、残存する遅延時間に起因して生じる歪成分（歪抽出手段６により抽出される歪成分）の量を示す曲線Ｐを示してあり、当該歪成分量が最小となる位置で遅延時間がゼロとなる。
【０１７２】
具体例として、摂動法では、まず、現時点での遅延時間Ｔの位置を開始点として設定する（同図中の▲１▼）。
次いで、次の経過時間において、遅延時間（Ｔ＋τ）の位置の歪量と遅延時間（Ｔ−τ）の位置の歪量との大小を比較し、これらの中で小さい方の歪量に対応した例えば遅延時間（Ｔ＋τ）を更新後の遅延時間Ｔ’として選択する（同図中の▲２▼）。
【０１７３】
次いで、次の経過時間において、遅延時間（Ｔ＋τ＋τ）の位置の歪量と遅延時間（Ｔ＋τ−τ）の位置の歪量との大小を比較し、これらの中で小さい方の歪量に対応した例えば遅延時間（Ｔ＋τ＋τ）を更新後の遅延時間Ｔ’として選択する（同図中の▲３▼）。
【０１７４】
そして、更新される遅延時間が最適な遅延時間（ゼロ）に近づいてきて歪成分量が収束してきたことを判定したことに応じて、次の経過時間では、遅延時間（Ｔ＋τ＋τ＋τ／２）の位置の歪量と遅延時間（Ｔ＋τ＋τ−τ／２）の位置の歪量との大小を比較し、これらの中で小さい方の歪量に対応した例えば遅延時間（Ｔ＋τ＋τ−τ／２）を更新後の遅延時間Ｔ’として選択する（同図中の▲４▼）。
以上のような処理を繰り返して行うことにより、更新される遅延時間を次第に最適な遅延時間（ゼロ）に近づけることができる。
【０１７５】
なお、上記手段で述べたように、遅延時間は、例えば［１／｛キャリア周波数間隔×キャリア数×ｎ｝］秒以内の時間誤差（つまり、本例では、最適な遅延時間であるゼロからの差）で調整されるのが好ましい。ここで、キャリア周波数間隔やキャリア数は本例の増幅装置により処理される送信信号に関する値が用いられ、また、ｎとしては８以上の正の数が設定される。また、（キャリア周波数間隔×キャリア数）は送信信号の帯域に相当する。
【０１７６】
以上のように、本例の増幅装置に備えられたプリディストータでは、増幅器４により増幅する送信信号に対して可変減衰器２や可変移相器３により発生させる歪（振幅歪や位相歪）の量を制御するタイミングを位相調整手段１０、１１により調整することにより、当該タイミングを微妙（微小）に調整することが可能となり、これにより、高精度な歪補償を実現することができる。
【０１７７】
具体的には、例えば微小な遅延時間の存在に起因してプリディストーションが正常に行われないようなことを回避することができ、また、例えば従来において長時間を要していた微小遅延時間の調整処理を短時間で行うことが可能となり、また、これらの結果として、例えば装置のコストを低減させることも可能である。
【０１７８】
ここで、本例では、増幅器４が本発明に言う（歪補償対象となる）増幅器に相当する。
また、本例では、可変減衰器２や可変移相器３の機能により、本発明に言う歪発生手段が構成されている。なお、本例では、可変減衰器２や可変移相器３により、外部から入力されるアナログ制御信号に応じて発生させる歪の量が変化する回路が構成されている。
【０１７９】
また、本例では、レベル検出部５の機能により、本発明に言う信号レベル検出手段が構成されている。
また、本例では、制御部１２や２つのＤ／Ａ変換器７、８の機能により、本発明に言う歪量制御手段が構成されている。
また、本例では、クロック源９や２つの位相調整手段１０、１１の機能により、本発明に言う制御タイミング調整手段が構成されている。
【０１８０】
また、本例では、２つのＤ／Ａ変換器７、８の機能により、本発明に言うＤ／Ａ変換手段が構成されている。
また、本例では、クロック源９の機能により、本発明に言うクロック信号発生手段が構成されている。
また、本例では、２つの位相調整手段１０、１１がタイミングを調整したクロック信号（タイミング信号）を生成する機能により、本発明に言うタイミング信号生成手段が構成されている。
【０１８１】
次に、本発明の第２実施例に係る（歪補償）増幅装置を図１０を参照して説明する。
なお、本例の増幅装置は、本発明に係る歪補償装置の一実施例であるプリディストータを備えており、このプリディストータによりプリディストータ型歪補償方式を用いて増幅器で発生する歪を補償する。
【０１８２】
上記図１０には、本例のプリディストータを備えた増幅装置（プリディストーション機能付き増幅器）の回路構成例を示してある。なお、この増幅装置は、例えば移動無線通信システムの基地局装置や中継局装置の送信部に設けられており、送信対象となる信号（送信信号）を送信機から入力し、当該信号を増幅器により増幅してアンテナへ出力する。
【０１８３】
同図に示されるように、本例の増幅装置には、遅延手段６１と、可変減衰器６２と、可変移相器６３と、増幅器６４と、レベル検出部６５と、歪抽出手段６６と、２つのメモリ６７、６８と、２つのＤ／Ａ変換器６９、７０と、クロック源７１と、２つの位相調整手段７２、７３と、制御部７４とが備えられている。
【０１８４】
ここで、本例の増幅装置の構成は、可変減衰器６２や可変移相器６３を制御するためのメモリ６７、６８が制御部７４の外部に設けられているといった点を除いては、例えば上記第１実施例の図１に示した増幅装置の構成と同様である。このため、以下では、上記第１実施例の図１に示した増幅装置と同様な構成部分については詳しい説明を省略し、当該増幅装置とは異なる構成部分について詳しく説明する。
【０１８５】
すなわち、本例の増幅装置では、可変減衰器６２を制御するための構成として、メモリ６７が制御部７４とＤ／Ａ変換器６９との間に設けられているとともに、可変移相器６３を制御するための構成として、メモリ６８が制御部７４とＤ／Ａ変換器７０との間に設けられている。また、本例の増幅装置では、レベル検出部６５により信号のレベルを検出した結果がデジタル値として２つのメモリ６７、６８へ出力される。
【０１８６】
一方のメモリ６７は、可変減衰器６２を制御するためのルックアップテーブル（ＬＵＴ：Ｌｏｏｋ Ｕｐ Ｔａｂｌｅ）を有しており、このルックアップテーブルには、レベル検出部６５から出力される（検出結果の）デジタル値と、可変減衰器６２で発生させる振幅歪を制御するための（デジタル）制御値とが対応付けられて格納されている。ここで、制御値としては、当該制御値と対応付けられるデジタル値（検出結果）が得られた場合に増幅器６４で発生する振幅歪をプリディストーションにより補償することができる振幅歪（前記振幅歪とは逆特性の振幅歪）を実現する値が、例えば予め計算（或いは測定等）されて格納されている。
【０１８７】
同様に、他方のメモリ６８は、可変移相器６３を制御するためのルックアップテーブル（ＬＵＴ）を有しており、このルックアップテーブルには、レベル検出部６５から出力される（検出結果の）デジタル値と、可変移相器６３で発生させる位相歪を制御するための（デジタル）制御値とが対応付けられて格納されている。ここで、制御値としては、当該制御値と対応付けられるデジタル値（検出結果）が得られた場合に増幅器６４で発生する位相歪をプリディストーションにより補償することができる位相歪（前記位相歪とは逆特性の位相歪）を実現する値が、例えば予め計算（或いは測定等）されて格納されている。
【０１８８】
このように、上記した一方のメモリ６７は補正ＡＭ−ＡＭ特性を記憶するルックアップテーブルを有しているとともに、上記した他方のメモリ６８は補正ＡＭ−ＰＭ特性を記憶するルックアップテーブルを有している。そして、これらのルックアップテーブルは、レベル検出部６５から入力されるデジタル値（検出結果）をアドレスとして、当該入力アドレスと対応した記憶値（制御値）をそれぞれのＤ／Ａ変換器６９、７０へ出力する処理を実行し、本例では、このような処理により、可変減衰器６２や可変移相器６３による歪発生量が制御される。
【０１８９】
なお、本例のＤ／Ａ変換器６９、７０は、それぞれのメモリ６７、６８から入力されるデジタル制御信号をアナログ制御信号へ変換して、当該アナログ制御信号を可変減衰器６２や可変移相器６３へ出力する。
【０１９０】
また、本例では、例えば抽出手段６６を用いて検出される歪成分のレベルに基づいて、上記した各メモリ６７、６８の記憶内容が制御部７４により適応的に書き換えられる構成としており、このような構成により、例えば温度特性の変化や経年変化によって生じる微小な遅延時間の誤差に対処することが可能なプリディストーションを実現することができる。
【０１９１】
以上のように、本例の増幅装置では、可変減衰器６２や可変移相器６３を制御するためのメモリ６７、６８が制御部７４とは別個な構成とされて当該制御部７４の外部に配置されているため、当該メモリ６７、６８への高速なアクセスが可能となって、処理の効率を向上させることができる。
ここで、本例では、２つのメモリ６７、６８の機能により、本発明に言うメモリ手段が構成されている。
【０１９２】
一例として、本例の増幅装置では、８０ＭＨｚで動作するデジタル部を想定しているが、一般に、８０ＭＨｚ（１２．５ｎｓｅｃ）程度でのＤ／Ａ変換処理が必要となる場合には、制御部７４から直接的にアクセスすることが困難であることが生じ得る。なお、この理由は、制御部７４はデジタル信号処理器（ＤＳＰ）から構成されることが多く、デジタル信号処理器では入出力レート（外部ハードウエアのアクセススピード）として３０ＭＨｚ程度が限界だからである。
【０１９３】
これに対して、本例の増幅装置では、上述したように、メモリ６７、６８を制御部７４の外部に配置することで高速なアクセスが可能となり、例えば広帯域の送信信号を処理するような場合においても、微妙（微小）な位相調整（Ｄ／Ａ変換のタイミング調整）を容易に実現することができる。
【０１９４】
ここで、本発明に係る歪補償装置の構成としては、必ずしも以上に示したものに限られず、種々な構成が用いられてもよい。
例えば、プリディストーションを行うための可変減衰器と可変移相器との配置の順序は任意である。また、例えば、（歪補償の対象となる）増幅器の出力信号から歪成分の信号（誤差信号）を取得することを実現するための構成や、レベル検出部の構成としては、種々な構成が用いられてもよい。
【０１９５】
また、例えば、以上の実施例では示さなかったが、Ｄ／Ａ変換器と可変減衰器との間やＤ／Ａ変換器と可変移相器との間に低域通過フィルタ（ＬＰＦ）を備えて、これらのＤ／Ａ変換器からの出力信号を当該低域通過フィルタにより平滑化する構成が用いられてもよく、このような低域通過フィルタの有無は、例えば装置の使用状況等に応じて任意に設定されてもよい。
【０１９６】
また、本発明に係る歪補償装置の適用分野としては、必ずしも以上に示した分野に限られず、本発明は種々な分野に適用することが可能なものである。
一例として、本発明に係る歪補償装置は、デジタル処理を用いたプリディストータ型歪補償方式を採用する装置に適用することも可能であり、また、アナログ処理を用いたプリディストータ型歪補償方式を採用する装置に適用することも可能である。
【０１９７】
また、本発明に係る歪補償装置により行われる各種の処理としては、例えばプロセッサやメモリ等を備えたハードウエア資源においてプロセッサがＲＯＭに格納された制御プログラムを実行することにより制御される構成が用いられてもよく、また、例えば当該処理を実行するための各機能手段が独立したハードウエア回路として構成されてもよい。
また、本発明は上記の制御プログラムを格納したフロッピー（登録商標）ディスクやＣＤ−ＲＯＭ等のコンピュータにより読み取り可能な記録媒体として把握することもでき、当該制御プログラムを記録媒体からコンピュータに入力してプロセッサに実行させることにより、本発明に係る処理を遂行させることができる。
【０１９８】
【発明の効果】
以上説明したように、本発明に係る歪補償装置によると、例えば増幅器により増幅される信号に対して可変減衰器や可変移相器により発生させる振幅歪や位相歪の量を、当該増幅器により増幅される信号のレベルの検出結果に基づいて制御するに際して、当該増幅器で発生する歪が大きく補償されるように当該制御のタイミングを調整するようにしたため、当該タイミングを微妙（微小）に調整することが可能となり、これにより、高精度な歪補償を実現することができる。
【図面の簡単な説明】
【図１】本発明の第１実施例に係るプリディストータを備えた増幅装置の回路構成例を示す図である。
【図２】位相調整手段の回路構成例を示す図である。
【図３】位相調整手段の動作の一例を説明するための図である。
【図４】位相調整手段の回路構成例を示す図である。
【図５】位相調整手段の回路構成例を示す図である。
【図６】位相調整手段の動作の一例を説明するための図である。
【図７】位相調整手段の回路構成例を示す図である。
【図８】位相調整手段の動作の一例を説明するための図である。
【図９】摂動法により遅延時間を調整するイメージの一例を示す図である。
【図１０】本発明の第２実施例に係るプリディストータを備えた増幅装置の回路構成例を示す図である。
【図１１】従来例に係るプリディストータを備えた増幅装置の回路構成例を示す図である。
【図１２】歪が発生していない信号のスペクトラムの一例を示す図である。
【図１３】歪が発生した信号のスペクトラムの一例を示す図である。
【図１４】歪を補償した信号のスペクトラムの一例を示す図である。
【図１５】遅延時間が振幅歪の補正に対して与えてしまう影響に関する計算機シミュレーションの結果の一例を示す図である。
【図１６】遅延時間が位相歪の補正に対して与えてしまう影響に関する計算機シミュレーションの結果の一例を示す図である。
【符号の説明】
１、６１・・遅延手段、 ２、６２・・可変減衰器（アッテネータ）、
３、６３・・可変移相器、 ４、３１、４１、６４・・増幅器、
５、６５・・レベル検出部、 ６、６６・・歪抽出手段、
７、８、６９、７０・・Ｄ／Ａ変換器、 ９、７１・・クロック源、
１０、１１、７２、７３・・位相調整手段、 １２、７４・・制御部、
２１、５１・・可変増幅器、 ２２、４２、５２・・リミッタ、
３２・・コンパレータ、 ５３・・フリップフロップ、 ５４・・セレクタ、
６７、６８・・メモリ、[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a distortion compensation device that compensates for distortion generated by an amplifier, and in particular, by adjusting timing for controlling the amount of distortion generated for a signal amplified by the amplifier, highly accurate distortion compensation is performed. The present invention relates to a distortion compensation device to be realized.
[0002]
[Prior art]
For example, in a mobile radio communication system such as a mobile phone system, it is possible to perform radio communication with a mobile station apparatus existing up to the end of an area (cell) managed by a base station apparatus, and depending on a communication situation. Since the base station apparatus wirelessly transmits signals simultaneously to a plurality of mobile station apparatuses (a plurality of users), the base station apparatus needs to transmit signals with high power. Similarly, a relay station device (relay amplifier) that receives and amplifies a signal wirelessly transmitted from the base station device and wirelessly transmits the amplified signal to the mobile station device transmits a signal with high power. It will be necessary.
[0003]
For this reason, in the base station apparatus and relay station apparatus as described above, a signal to be transmitted (for example, by a power amplifier (PA) that can cover a physical distance to the end of the cell (PA: Power Amplifier) (for example, A modulation wave) is amplified to a desired level. However, such an amplifier exhibits nonlinear response characteristics (AM-AM conversion and AM-PM conversion) in the vicinity of the limit point (saturation point) of the element, and nonlinear distortion occurs. There's a problem.
[0004]
In addition, for example, in the Radio Law, there are provisions that impose strict band restrictions on persons who perform various wireless communication services so as to eliminate the influence between different services that wirelessly communicate using adjacent bands. .
[0005]
Therefore, as a method for compensating for the nonlinear distortion generated in the amplifier as described above, conventionally, for example, a distortion having a characteristic opposite to that of the nonlinear distortion generated in the amplifier (that is, canceling the nonlinear distortion) is performed in the previous stage. The predistorter type distortion compensation method that compensates for the non-linear distortion by generating the above is used.
[0006]
In addition, as a method for compensating for the non-linear distortion as described above, there are other distortion compensation methods such as a feedforward type distortion compensation method and a negative feedback type distortion compensation method. Here, for example, although the feedforward type distortion compensation method has an advantage that the operation is stable, the distortion component (generated in the main amplifier) is extracted in the distortion detection loop and the distortion component is sub-amplified in the distortion compensation loop. Therefore, there is a problem that the circuit becomes complicated and the power efficiency is lowered by the sub-amplifier because it is necessary to perform the process of subtracting the amplified signal from the output signal of the main amplifier. On the other hand, the predistorter type distortion compensation method is particularly advantageous in terms of circuit scale and power supply efficiency because the configuration is relatively simple and no sub-amplifier is required.
[0007]
Next, an example of a (distortion compensation) amplifying apparatus including a predistorter that performs distortion compensation by the above-described predistorter type distortion compensation method will be described.
FIG. 11 shows a circuit configuration example of an amplifying device (a predistortion function-equipped amplifier) provided with a predistorter, and an operation example of the amplifying device is shown with reference to FIG. This amplifying device is provided in the transmission unit of the base station device or the relay station device as described above, and a signal to be transmitted (transmission signal) is input from a transmitter, and the signal is amplified by an amplifier. Output to the antenna.
[0008]
First, a signal to be transmitted output from a transmitter is input (to the amplifying apparatus), the signal is distributed into two, and one distributed signal is input to the delay unit 81, while the other distribution is performed. A signal is input to the level detector 85.
[0009]
Here, FIG. 12 shows an example of the spectrum of the signal at the stage of input from the transmitter to the amplifying device. In FIG. 12, the horizontal axis indicates the frequency [kHz] of the signal, and the vertical axis indicates The signal level is indicated by the power ratio [dB]. As shown in the figure, at this stage, since there is no distortion by the predistorter (variable attenuator 82 and variable phase shifter 83) or distortion by the amplifier 84, the level of an unnecessary signal outside the use band is reduced. The spectrum is low.
[0010]
The delay means 81 delays an input signal (one distributed signal) and outputs the delayed signal to a variable attenuator (attenuator) 82.
The variable attenuator 82 changes (attenuates) the amplitude of the signal input from the delay means 81 in accordance with an (analog) control signal input from a D / A converter 88 described later, thereby responding to the input signal. Then, an amount of amplitude distortion corresponding to the control signal is generated, and the signal (including amplitude distortion) is output to the variable phase shifter 83.
[0011]
The variable phase shifter 83 changes the phase of the signal input from the variable attenuator 82 in accordance with an (analog) control signal input from the D / A converter 89 described later, thereby changing the input signal. An amount of phase distortion corresponding to the control signal is generated, and the signal (including phase distortion) is output to the amplifier 84.
In this example, a predistorter (predistortion generator) is configured by the variable attenuator 82 and the variable phase shifter 83 connected in series and the control systems 81 and 85 to 90 for controlling them. .
[0012]
The amplifier 84 amplifies the signal input from the variable phase shifter 83 to a desired level, and outputs the amplified signal (from the amplifier) to the antenna.
Here, FIG. 13 shows an example of a spectrum of a signal output from the amplifier 84 when, for example, distortion compensation is not performed, and the horizontal axis in FIG. 13 indicates the frequency [kHz] of the signal. The vertical axis indicates the signal level as a power ratio [dB]. As shown in the figure, in this case, due to the distortion generated in the amplifier 84, the spectrum has a distortion component (leakage power to the adjacent channel) outside the use band.
[0013]
Such distortion components are generated by the predistorter (the variable attenuator 82 and the variable phase shifter 83) having distortion (amplitude distortion and phase distortion) having characteristics opposite to those generated by the amplifier 84. This can be compensated.
Here, FIG. 14 shows an example of a spectrum of a signal output from the amplifier 84 when distortion compensation is performed by a predistorter. The horizontal axis in FIG. 14 represents the frequency [kHz] of the signal. The vertical axis indicates the signal level as a power ratio [dB]. As shown in the figure, in this case, the spectrum has a reduced distortion component (leakage power to the adjacent channel) outside the use band that is generated in the amplifier 84.
[0014]
The level detection unit 85 extracts, for example, an envelope detector that detects an envelope of a signal, a low-pass filter (LPF: Low Pass Filter) that extracts only a predetermined frequency component with respect to the detected envelope, An A / D converter for A / D (Analog / Digital) conversion of the envelope component is configured. The level detection unit 85 detects the level (for example, power level) of the input signal (the other distribution signal) using such a configuration, and outputs the detection result to the control unit 90 as a digital value. .
[0015]
The distortion extraction unit 86 is constituted by a directional coupler, for example, and extracts distortion (for example, a part of the amplified signal) included in the amplified signal output from the amplifier 84 and outputs it to the control unit 90.
The clock source 87 generates a clock signal having a predetermined period, and outputs the clock signal to each processing unit that performs digital processing, such as the level detection unit 85 and two D / A converters 88 and 89 described later. Supply.
[0016]
A D / A (Digital / Analog) converter 88 converts a digital control signal input from a control unit 90 (to be described later) into an analog control signal based on timing according to a clock signal input from the clock source 87. Output to the variable attenuator 82. This control signal controls the amount of amplitude change in the variable attenuator 82 (that is, the amount of amplitude distortion to be generated).
[0017]
The D / A converter 89 converts a digital control signal input from the control unit 90 (to be described later) into an analog control signal based on the timing according to the clock signal input from the clock source 87, and the variable phase shifter 83. Output to. This control signal controls the amount of phase change in the variable phase shifter 83 (that is, the amount of phase distortion to be generated).
[0018]
The control unit 90 is composed of, for example, a digital signal processor (DSP: Digital Signal Processor). Then, based on the detection result (detected level) input from the level detection unit 85, the control unit 90 generates a digital control signal for realizing an amplitude change amount according to the detection result by the variable attenuator 82. In addition to outputting to the D / A converter 88, the variable phase shifter 83 outputs to the D / A converter 89 a digital control signal for realizing a phase change amount corresponding to the detection result.
[0019]
Specifically, in the nonlinear characteristic of the amplifier 84, the amplitude distortion occurs because the level of the output signal is not linear with respect to the level of the input signal (AM-AM conversion), and the level of the input signal The phase distortion occurs because the phase of the output signal is not linear (AM-PM conversion), and the amount of amplitude distortion and the amount of phase distortion generated are the level of the signal amplified by the amplifier 84 (the level of the input signal). Or the level of the output signal). Therefore, the control unit 90, based on the detection result by the level detection unit 85, which reflects the level of the signal amplified by the amplifier 84, changes the amplitude distortion of the amount that cancels the amplitude distortion generated by the amplifier 84. The variable phase shifter 83 generates a phase distortion in an amount that cancels the phase distortion generated by the amplifier 84.
[0020]
As an example, a corrected amplitude distortion characteristic for compensating for the amplitude distortion generated in the amplifier 84 (a characteristic opposite to the amplitude distortion) and a corrected phase distortion characteristic for compensating for the phase distortion generated in the amplifier 84 (described above). The characteristic opposite to the phase distortion) is calculated (or measured, etc.) in advance. For example, the control value related to the amplitude distortion and the control value related to the phase distortion are stored in association with the value detected by the level detector 85. A correction table is stored in the memory of the control unit 90. In this case, the control unit 90 reads out the control value related to the amplitude distortion and the control value related to the phase distortion corresponding to the value of the detection result input from the level detection unit 85 from the correction table, and variably attenuates these two control values. The digital control signal for controlling the converter 82 and the digital control signal for controlling the variable phase shifter 83 are output to the D / A converters 88 and 89, respectively.
[0021]
Further, the control unit 90 detects the level (for example, power level) of the distortion component (signal component outside the use band) from the signal input from the distortion extraction unit 86, for example, and the detected level is small (preferably The content of the correction table can be updated so that the amount of distortion compensation is increased (that is, the amount of distortion compensation is increased), so that the accuracy of distortion compensation can be improved.
[0022]
By the way, the delay means 81 described above receives a control signal from the control unit 90 according to the timing at which the one distributed signal is processed by the variable attenuator 82 or the variable phase shifter 83 and the level of the other distributed signal. Role to compensate for the time difference (delay time) from the timing input to the variable attenuator 82 and the variable phase shifter 83 via the A / A converters 88 and 89 (ideally, these two timings coincide with each other) Role).
[0023]
That is, when distortion (amplitude distortion or phase distortion) is generated by a variable attenuator 82 or a variable phase shifter 83 for a certain signal portion of the input signal, the variable attenuator 82 or the variable phase shifter 83 is The delay means 81 needs to be controlled by a control signal corresponding to the level of the signal portion (not other signal portions), and the above-described delay means 81 is provided to compensate for the timing of such processing.
[0024]
[Problems to be solved by the invention]
However, for example, the delay means 81 as shown in FIG. 11 has a problem that it is difficult to finely adjust the delay time. For this reason, for example, the delay time is increased. In such a case, there is a problem that the accuracy of distortion compensation deteriorates.
[0025]
Here, the above problems will be described in more detail.
That is, in the delay means 81 described above, in addition to the delay time for the process of detecting the level of the other distribution signal and D / A converting the digital control signal according to the detection result, the physical wiring path It is necessary to adjust the delay time caused by.
[0026]
As an example, according to a result of studying an amplification device assumed by the inventors of the present invention (note that the present invention is not limited to the example given here as an example), the delay time is adjusted to 500 psec ( psec: picosecond) = 10 ^-12 Adjustment in the order of seconds is required. If this delay time is adjusted by a semi-rigid cable, for example, a cable of about 10 cm is prepared and adjusted. However, considering that there is generally about 30 to 40 cm from end to end of the (circuit) substrate of the electronic device, the 10 cm corresponds to a delay time easily generated by wiring.
[0027]
In addition, the delay time as described above varies depending on, for example, the parasitic capacitance of the substrate and individual differences between devices used. That is, in the prior art, it is necessary to adjust the delay time by adjusting the length of the cable each time a device (for example, the amplifying device shown in FIG. 11) is created. In addition, the delay time depends on, for example, the temperature characteristics of each electronic device, and the delay time changes (subtly) when the temperature changes. In addition, this delay time changes (aging) depending on the usage years of each device, for example.
[0028]
As described above, adjusting the delay time as described above is a very important factor in creating the apparatus. Conventionally, it is difficult to adjust the delay time in a minute unit. As a result, the device was expensive even if difficult adjustments were made over a long period of time.
[0029]
In addition, an example of a result of a computer simulation regarding the influence of the adjustment error of the delay time as described above on the distortion compensation by the predistorter is shown.
In this example, a case where a single carrier in the 5 MHz band is used, and the condition regarding the waveform of the signal to be transmitted is, for example, the number of users as in 3GPP (3rd Generation Partnership Project) specifications. Is 50 users, and a condition that the filter roll-off rate for limiting the band of the signal is 0.22 is used.
[0030]
Further, parameters for examining the level of the distortion component include a third-order intermodulation distortion component (IM3), a fifth-order intermodulation distortion component (IM5), and the like. In this example, the description is simplified. Therefore, the distortion component level is indicated by an adjacent channel leakage power ratio (ACPR) [dBc] representing a level of power leaking to a band adjacent to the used band.
[0031]
Specifically, FIG. 15 shows the delay time (relative delay time between the system that processes the one distributed signal and the system that processes the other distributed signal) with respect to correction (compensation) of amplitude distortion. An example of the result of a computer simulation regarding the influence exerted is shown, and the horizontal axis in the figure is a (relative) delay time [× 2 nsec (nsec: nano second = 10 ^-9 (For example, a scale of “2” indicates 4 nsec), and the vertical axis indicates the level of the distortion component by the adjacent band leakage power ratio (ACPR) [dBc]. In this simulation, it is assumed that the delay time relating to the correction of the phase distortion (for example, by the variable phase shifter 83) is zero.
[0032]
Further, specifically, FIG. 16 shows an example of the result of a computer simulation regarding the influence of the (relative) delay time on the correction (compensation) of the phase distortion, and the horizontal axis in FIG. The (relative) delay time [× 2 nsec] is shown, and the vertical axis shows the distortion component level by the adjacent band leakage power ratio (ACPR) [dBc]. In this simulation, it is assumed that the delay time related to the correction of the amplitude distortion (for example, by the variable phase shifter 83) is zero.
[0033]
As shown in FIG. 15, the influence of the delay time on the amplitude distortion compensation is relatively small. On the other hand, as shown in FIG. In any case, the ACPR deteriorates as the delay time (adjustment error) increases.
[0034]
Here, the reason why the delay time has a larger influence on the compensation of the phase distortion than the compensation of the amplitude distortion is that the gain fluctuation amount is generally small in the amplitude distortion (AM-AM fluctuation) in the amplifier, while the phase in the amplifier. This is because distortion (AM-PM fluctuation) has a large phase fluctuation amount. That is, since the fluctuation range of the phase distortion in the amplifier is large, the accuracy of compensation (ACPR in this example) changes greatly even if the delay time is slightly shifted.
[0035]
The numerical values presented as the results of the computer simulations shown in FIG. 15 and FIG. 16 are considered to vary depending on, for example, the amplification device used in the simulation. The tendency to be greatly affected by the delay time compared to the compensation of the above is considered to be the same as the result of this simulation.
[0036]
The present invention has been made to solve the above-described conventional problems. When compensating for distortion generated in an amplifier, for example, the above-described delay time is finely adjusted and adjusted by the amplifier. An object of the present invention is to provide a distortion compensation apparatus that can realize highly accurate distortion compensation by finely adjusting the timing for controlling the amount of distortion to be generated for an amplified signal.
[0037]
[Means for Solving the Problems]
In order to achieve the above object, the distortion compensation apparatus according to the present invention compensates for distortion generated in the amplifier as follows.
That is, for the distortion generating means for generating at least one of amplitude and phase distortion for the signal amplified by the amplifier, the signal level detecting means detects the level of the signal amplified by the amplifier, When controlling the amount of distortion generated by the distortion generating means based on the level detected by the signal level detecting means, the distortion control means adjusts the distortion so that the distortion generated by the amplifier is largely compensated. The timing for controlling the amount of distortion is adjusted by the amount control means.
[0038]
Therefore, for example, the timing can be finely adjusted by a novel adjustment method of adjusting the timing for controlling the amount of distortion generated for the signal amplified by the amplifier. Highly accurate distortion compensation can be realized.
[0039]
Here, various amplifiers may be used for distortion compensation, and for example, an amplifier including a plurality of amplifiers may be used. In the present invention, amplitude distortion and phase distortion generated in such an amplifier are to be compensated.
Further, as a degree of compensation for distortion generated in the amplifier, for example, it is preferable to reduce the distortion to zero, but in the present invention, such a mode (that is, a mode to reduce to zero) is not necessarily used. In short, it is only necessary that the distortion can be reduced.
[0040]
Further, as a mode of generating distortion by a distortion generating unit for a signal amplified by an amplifier, for example, a mode of generating distortion for a signal before being amplified by an amplifier may be used, or, for example, A mode in which distortion is generated with respect to the signal after being amplified by the amplifier may be used.
[0041]
Further, as the distortion generating means, for example, it is preferable to have both a function of generating an amplitude distortion and a function of generating a phase distortion, for example, a configuration having only a function of generating an amplitude distortion, or Alternatively, a configuration having only a function of generating phase distortion may be used.
[0042]
Further, as a mode of detecting the level of the signal amplified by the amplifier by the signal level detection means, for example, a mode of detecting the level of the signal before being amplified by the amplifier may be used, or for example, the amplifier A mode may be used in which the level of the signal after being amplified by is detected.
The level to be detected may be various levels. For example, the level of the amplitude of the signal and the level of the signal power (usually proportional to the square of the amplitude) can be detected.
[0043]
Further, the distortion amount control means may cause the distortion generation means to generate, for example, an amount of distortion (a distortion having a characteristic opposite to that of the amplifier) that cancels the amount of distortion (amplitude distortion or phase distortion) generated in the amplifier. In addition, the amount of distortion generated by the distortion generating means is controlled. Note that the amount of distortion (amplitude distortion or phase distortion) generated in the amplifier can be estimated, for example, based on the level detected by the signal level detection means.
[0044]
Further, the degree to which the distortion generated in the amplifier is largely compensated by the adjustment by the control timing adjusting means may be various as described above. Specifically, the distortion is not necessarily zero. For example, it is only necessary to realize distortion compensation with a practically effective accuracy.
Further, adjusting the timing for controlling the amount of distortion by the distortion control means by means of the control timing adjustment means corresponds to adjusting the delay time as shown in the conventional example.
[0045]
Further, as the control timing adjusting means, for example, the amount of distortion is detected by the distortion amount control means so that the compensation amount of the distortion generated in the amplifier is detected constantly (or periodically, for example) and the compensation amount is increased. It is preferable to use a configuration that adjusts the control timing (always or periodically). For example, a configuration in which the adjustment time is set (fixed) so that distortion generated in the amplifier is largely compensated in advance. May be used.
[0046]
In the distortion compensation apparatus according to the present invention, as a preferred aspect, the distortion generating means includes distortion (amplitude distortion and / or amplitude distortion) generated according to an analog control signal input from the outside (D / A conversion means described later). It is composed of a circuit (a circuit that changes the amplitude and a circuit that changes the phase) in which the amount of phase distortion changes.
Further, the distortion amount control means uses D / A conversion means that converts a digital control signal into an analog control signal and outputs it at a timing according to a timing signal input from the outside (in this case, a control timing adjustment means). It is configured to control the amount of distortion (amplitude distortion or phase distortion) generated by the distortion generating means by outputting the digital control signal to the distortion generating means via the D / A conversion means.
[0047]
The control timing adjusting means includes a clock signal generating means for generating a clock signal having a predetermined period, and a timing signal generating means for generating a timing signal adjusted in timing from the clock signal generated by the clock signal generating means. The timing signal generated by the timing signal generation means is output to the D / A conversion means, thereby adjusting the timing for controlling the amount of distortion (amplitude distortion and phase distortion) by the distortion amount control means. To do.
[0048]
In the distortion compensation apparatus according to the present invention, as a preferable aspect, the distortion amount control means further controls the signal level and the control value (the amount of distortion (amplitude distortion or phase distortion) generated by the distortion generation means). Control value) is stored in association with each other, and the control value corresponding to the level detected by the signal level detection means is used as a digital control signal from the memory means for the D / A conversion means. The amount of distortion (amplitude distortion or phase distortion) generated by the distortion generating means is controlled by outputting to the distortion generating means.
[0049]
In the distortion compensation apparatus according to the present invention, as one aspect, the timing signal generation means includes a variable amplifier that amplifies the clock signal generated by the clock signal generation means with a variable gain, and a signal amplified by the variable amplifier. Limiter that adjusts the level limit timing by adjusting the gain of the variable amplifier by limiting the level to a predetermined level and outputting when the level is equal to or higher than a predetermined threshold. The output signal from is used as a timing signal.
[0050]
Here, as the predetermined threshold value, various values may be used according to, for example, the usage status of the apparatus.
Further, the predetermined level may be various levels, and as an example, the predetermined threshold (the same level) can be used.
[0051]
In the distortion compensation apparatus according to the present invention, as another aspect, the timing signal generation means uses an on signal when the level of the clock signal generated by the clock signal generation means using a variable threshold is equal to or higher than the threshold. From the comparator that adjusts the on / off timing by adjusting the threshold of the comparator. The output signal is a timing signal.
[0052]
Here, as the threshold value, various values may be used according to, for example, the usage status of the apparatus.
For example, taking a digital signal composed of a “1” value and a “0” value as an example, the above-described ON signal corresponds to, for example, a “1” value signal (or a “0” value signal) The above-described OFF signal corresponds to, for example, a “0” value signal (or a “1” value signal).
[0053]
Further, in the distortion compensation apparatus according to the present invention, as another aspect, the timing signal generating means uses the variable threshold value when the level of the clock signal generated by the clock signal generating means is equal to or higher than the threshold value. Is limited to a predetermined level and is output using a limiter. The output signal from the limiter whose timing of level limitation is adjusted by adjusting the threshold value of the limiter is used as a timing signal.
[0054]
Here, as the threshold value, various values may be used according to, for example, the usage status of the apparatus.
Also, the predetermined level may be various levels, and as an example, the predetermined threshold (the same level as the above) can be used.
[0055]
Moreover, in the distortion compensation apparatus according to the present invention, as an aspect, the flip-flop can be used to change the duty of the timing signal (ratio of the ON state in the signal composed of the ON state and the OFF state).
That is, the timing signal generating means further uses a flip-flop that inputs the output signal (the output signal from the limiter or the comparator described above) adjusted in timing and outputs a signal in which the duty of the signal is changed. The output signal from the flip-flop is used as a timing signal.
[0056]
Moreover, in the distortion compensation apparatus according to the present invention, as another aspect, the duty of the timing signal can be changed using a flip-flop, and the timing of the timing signal can be adjusted (within a larger range) using a selector. .
In other words, the timing signal generating means further inputs the output signal (the output signal from the limiter or the comparator described above) with the timing adjusted and inverts the signal whose duty is changed and the on / off state of the signal. A flip-flop that outputs the output signal (that is, a signal that changes the duty of the output signal and inverts on / off), and a selector that selects and outputs one of the two signals output from the flip-flop. The output signal from the selector is used as a timing signal.
[0057]
Moreover, in the distortion compensation apparatus according to the present invention, as a preferred aspect, the distortion generating means includes a variable attenuator that changes the amplitude of the signal amplified by the amplifier and generates amplitude distortion for the signal, and is amplified by the amplifier. A variable phase shifter that changes the phase of the generated signal and generates phase distortion with respect to the signal is connected in series.
The distortion amount control means controls the amount of amplitude distortion generated by the variable attenuator by controlling the amount of amplitude change by the variable attenuator, and controls the amount of phase change by the variable phase shifter. Controls the amount of phase distortion generated by the variable phase shifter.
[0058]
Further, the control timing adjustment means is a distortion amount control means according to a difference between a timing at which a signal (a signal amplified by an amplifier) is processed by a variable attenuator and a timing at which the signal is processed by a variable phase shifter. Thus, the timing for controlling the amount of amplitude distortion and the timing for controlling the amount of phase distortion by the distortion amount control means are shifted (for example, the time corresponding to the deviation).
[0059]
Here, a connection between means for generating amplitude distortion (here, a variable attenuator) for a signal amplified by an amplifier and means for generating phase distortion for the signal (here, a variable phase shifter) The order may be arbitrary, that is, the phase distortion may be generated after the amplitude distortion is generated for the signal, or the amplitude distortion is generated after the phase distortion is generated for the signal. It may be generated.
[0060]
Further, in the distortion compensation apparatus according to the present invention, as a preferred aspect, distortion generated in an amplifier that amplifies a signal to be transmitted by the wireless transmission apparatus is compensated for by being provided in a wireless transmission apparatus that transmits the signal wirelessly. The control timing adjustment means is an error in seconds equal to or less than the reciprocal value of the value obtained by multiplying the band of the signal to be transmitted (e.g., a value obtained by multiplying the carrier frequency interval by the number of carriers) by the distortion amount control means. Adjust the timing to control the amount of distortion.
[0061]
Here, various devices may be used as the wireless transmission device, and as a preferable aspect, a base station device or a relay station device (relay amplifier) of a mobile wireless communication system is used. In addition, the wireless transmission device is not necessarily a device having only a wireless transmission function, and may be a device (wireless communication device) having both a wireless transmission function and a wireless reception function.
Further, the above 8 (times) corresponds to the number of oversampling, and is preferably a numerical value of 8 or more as shown above.
[0062]
Here, the error relating to the above timing adjustment will be described in detail with reference to the example of the computer simulation result shown in FIG. 15 and FIG. 16 above, taking the case of digital predistortion as an example. Ideally, optimal distortion compensation (distortion removal) is realized when the (relative) delay time shown in the above-described conventional example is zero, but here, an actual (an error occurs). Considering the apparatus, it will be examined to what extent the delay time can be reduced if effective distortion compensation is realized by using mathematical formulas and the above-described computer simulation result examples.
[0063]
Generally, in predistortion, distortion occurs due to an envelope of a signal (amplified signal) input to an amplifier. In the amplifier, nonlinear operations such as AM-AM conversion and AM-PM conversion are performed by the device, which causes distortion. Here, the AM-AM conversion indicates a phenomenon that the gain of the amplifier is not constant when the level of the input signal is large, and the AM-PM conversion is performed from the amplifier according to the level of the input signal. This shows a phenomenon in which the phase (output phase) of the output signal changes.
[0064]
Here, the above-described input signal is an amplified signal, and the band of the amplified signal is expressed by Equation 1. The carrier frequency interval is, for example, a frequency interval that detunes adjacent carriers in a multicarrier signal (having a plurality of carrier frequencies). For example, in the current 3GPP specification, the carrier frequency interval is 5 MHz. The number of carriers is the number of carriers (different frequencies) included in the multicarrier signal. For example, in single carrier transmission, the number of carriers = 1.
[0065]
[Expression 1]

[0066]
Here, as an example, a 4-carrier (carrier signal = 1) multi-carrier signal is assumed. In this case, the bandwidth of the amplified signal is 20 MHz (5 MHz × 4 carriers).
In digital predistortion, predistortion is performed in accordance with fluctuations in the envelope of the input signal. According to the generally known sampling theorem, in order to accurately follow the envelope variation of the input signal, it is necessary to perform sampling more than twice its signal bandwidth.
That is, the operation cycle Ts [sec] of the digital circuit required in this case is expressed by Equation 2. A numerical value of 2 or more is set as the oversampling number.
[0067]
[Expression 2]

[0068]
As an example, when the amplified signal band is 5 MHz and quadruple sampling is performed (when oversampling number = 4), Ts = 50 (= 1/20 MHz) [nsec]. In this case, as oversampling, it represents following (sampling) an envelope that fluctuates at a rate of 5 MHz at a rate four times that of the envelope.
[0069]
In this case, the maximum value of the relative delay error (delay time) is 25.0 nsec (a half value of 50 nsec). In other words, since the digital system operates with a clock, for example, the on / off of a clock signal having a period of 50 nsec composed of an on state (for example, “1” value) and an off state (for example, “0” value) is inverted, By selectively using a normal clock signal (a non-inverted clock signal) or an inverted clock signal, the delay time can be adjusted in units of 25.0 nsec, which is a half value of the period.
[0070]
Next, the examination is performed based on the result of the computer simulation shown in FIG. 15 and FIG. As described above, the AM-PM conversion is more susceptible to the delay time than the AM-AM conversion, so here, as an example of the result of the computer simulation related to the AM-PM conversion shown in FIG. Based on the examination.
[0071]
First, consider the case where the ACPR required by the system is, for example, −65 dBc (assuming the standard is −60 dBc and there is a margin of 5 dB). In this case, referring to FIG. 16, the allowable relative delay error is approximately −4 nsec to +2 nsec based on the ideal point (the point where the relative delay time is zero). In other words, the allowable variation range is 6 nsec, and there is no problem if the delay time is shorter than this.
[0072]
Here, as an example, when considering a system that performs quadruple sampling using a single carrier, the delay time T1 that can be adjusted by a clock signal (only forward rotation) is expressed by Equation 3, and also has an inverted clock signal. The delay time T2 that can be adjusted when used is expressed by Equation 4.
[0073]
[Equation 3]

[0074]
[Expression 4]

[0075]
Considering the adjustable delay time T2 shown in Equation 4 above, the time unit to be adjusted to achieve the ACPR of −65 dBc is within 6 nsec. It is necessary to adjust the delay time with double accuracy.
[0076]
To summarize the above, in order to realize the ACPR of −65 dBc, the time unit T3 to be adjusted is expressed by Equation 5. Note that n represents the value of the oversampling number (4 in this example), and 8 is the required accuracy acquired by this computer simulation.
[0077]
[Equation 5]

[0078]
Also, consider a case where the ACPR required by the system is, for example, about −60 dBc. In this case, referring to FIG. 16, the allowable relative delay error is about −8 nsec to +6 nsec with reference to the ideal point (point where the relative delay time is zero). That is, the allowable variation range is 14 nsec, and the delay time may be adjusted with an error within 14 nsec.
[0079]
Similarly to the above, in order to realize ACPR of about −60 dBc, the time unit T4 to be adjusted is expressed by Equation 6. This equation 6 shows that when the oversampling number is 4, the required ACPR can be achieved by using clock inversion and adjusting the delay time with double accuracy.
[0080]
[Formula 6]

[0081]
Further, consider the case where the ACPR required by the system is, for example, -55 dBc. Here, ACPR = −55 dBc corresponds to an allowable next adjacent channel leakage power ratio (representing allowable leakage power to the next adjacent channel) in the 3GPP standard. The next adjacent channel indicates a frequency band in which the frequency interval is further shifted by one carrier from the adjacent carrier.
[0082]
As a specific example, when the frequency of the transmission signal carrier is 2.1125 GHz and the carrier frequency interval is 5 MHz (= 0.005 GHz), the frequency of the adjacent channel is 2.1175 GHz (or 2.1075 GHz). The frequency of the next adjacent channel is 2.1225 GHz (or 2.1025 GHz). That is, the carrier frequency interval (5 MHz) is shifted from the reference carrier to the adjacent channel and from the adjacent channel to the next adjacent channel.
[0083]
Generally, in actual predistortion, a distortion situation different from the distortion occurrence situation of a pure amplifier occurs. That is, in the distortion due to the amplifier alone, the amount of distortion attenuates as the frequency interval from the reference channel increases from the reference channel to the adjacent channel and the next adjacent channel. However, in predistortion, for example, the amount of distortion in the adjacent channel and the amount of distortion in the next adjacent channel are substantially the same.
[0084]
For this reason, for example, even if the leakage power standard of the adjacent channel is achieved, the leakage power standard of the next adjacent channel is not always achieved.
Considering this, here, -55 dBc, which is the standard of the next adjacent channel leakage power, is considered as an example.
[0085]
In this case, referring to FIG. 16, the allowable relative delay error is approximately −13 nsec to +12 nsec with reference to the ideal point (point where the relative delay time is zero). That is, the allowable variation range is 25 nsec, and the delay time may be adjusted with an error within 25 nsec.
[0086]
Similarly to the above, in order to realize ACPR of about −55 dBc, the time unit T5 to be adjusted is expressed by Equation 7. This equation 7 shows that when the oversampling number is 4, the required ACPR can be achieved (by adjusting the delay time with a precision of 1) by using clock inversion. .
[0087]
[Expression 7]

[0088]
As described above, in order to obtain a required distortion amount (here, ACPR), it is preferable to adjust the delay time with an error within at least 1 / (signal bandwidth × number of oversampling). In signal processing, since all operation timings are controlled by a clock, it is possible to adjust a half clock delay time by inverting the clock, for example. In addition, according to the result of the computer simulation shown in FIG. 16, as a preferable aspect, a value of 8 or more should be set as the number of oversampling to obtain a design margin for reducing the required distortion amount. .
[0089]
Below, the structural example of the distortion compensation apparatus which concerns on this invention is shown.
(1) In a distortion compensator that compensates for distortion generated in an amplifier,
Distortion generating means for generating distortion of at least one of amplitude and phase with respect to the signal amplified by the amplifier;
Signal level detection means for detecting the level of the signal amplified by the amplifier;
A distortion amount control means for controlling the amount of distortion generated by the distortion generation means based on the level detected by the signal level detection means;
Control timing adjustment means for adjusting the timing for controlling the amount of distortion by the distortion amount control means so that distortion generated in the amplifier is largely compensated;
A distortion compensation apparatus comprising:
[0090]
(2) In the distortion compensation device according to (1),
The distortion generating means is composed of a circuit in which the amount of distortion to be generated according to an analog control signal input from the outside changes.
The distortion amount control means is configured using D / A conversion means that converts a digital control signal into an analog control signal and outputs it at a timing according to a timing signal input from the outside. Controlling the amount of distortion generated by the distortion generating means by outputting to the distortion generating means via the / A conversion means,
The control timing adjusting means uses a clock signal generating means for generating a clock signal having a predetermined period, and a timing signal generating means for generating a timing signal adjusted in timing from the clock signal generated by the clock signal generating means. A distortion compensation apparatus comprising: a timing signal generated by the timing signal generation means; and a timing for controlling the amount of distortion is adjusted by the distortion amount control means by outputting the timing signal to the D / A conversion means. .
[0091]
(3) In the distortion compensation apparatus according to (2),
The distortion amount control means is further configured using memory means for storing the signal level and the control value in association with each other, and the control value corresponding to the level detected by the signal level detection means is obtained from the memory means. A distortion compensator characterized by controlling the amount of distortion generated by the distortion generating means by outputting the digital control signal to the distortion generating means via the D / A conversion means.
[0092]
(4) In the distortion compensation apparatus according to (2) or (3),
The timing signal generating means includes a variable amplifier that amplifies the clock signal generated by the clock signal generating means with a variable gain, and sets the level when the level of the signal amplified by the variable amplifier is equal to or higher than a predetermined threshold. And a limiter that outputs the signal by limiting the output level to a specific level, and the output signal from the limiter that adjusts the timing of the level limit by adjusting the gain of the variable amplifier is used as a timing signal. Compensation device.
[0093]
(5) In the distortion compensation apparatus according to (2) or (3),
The timing signal generation unit outputs an ON signal when the level of the clock signal generated by the clock signal generation unit using a variable threshold is equal to or higher than the threshold, while the level of the clock signal is lower than the threshold. In this case, the distortion compensation device is configured using a comparator that outputs an off signal, and an output signal from the comparator whose on / off timing is adjusted by adjusting a threshold value of the comparator is used as a timing signal. .
[0094]
(6) In the distortion compensation apparatus according to (2) or (3),
The timing signal generation means is configured by using a limiter that outputs a limited level when the level of the clock signal generated by the clock signal generation means using a variable threshold is equal to or higher than the threshold. A distortion compensation apparatus characterized in that an output signal from the limiter, the timing of which is limited by adjusting the threshold value of the limiter, is used as a timing signal.
[0095]
(7) In the distortion compensation apparatus according to any one of (4) to (6),
The timing signal generating means further includes a flip-flop that inputs the output signal with the adjusted timing and outputs a signal in which the duty of the signal is changed, and outputs the timing from the output signal from the flip-flop. A distortion compensation apparatus characterized by being a signal.
[0096]
(8) In the distortion compensation device according to any one of (4) to (6),
The timing signal generating means further includes a flip-flop that inputs the output signal adjusted in timing and outputs a signal in which the duty of the signal is changed and a signal obtained by inverting the on / off of the signal, and an output from the flip-flop And a selector that selects and outputs one of the two signals, and the output signal from the selector is a timing signal.
[0097]
(9) In the distortion compensation device according to any one of (1) to (8),
The distortion generating means includes a variable attenuator for changing the amplitude of the signal amplified by the amplifier to generate amplitude distortion for the signal, and a phase for the signal amplified by changing the phase of the signal amplified by the amplifier. It is configured by connecting in series with a variable phase shifter that generates distortion,
The distortion amount control means controls the amount of amplitude distortion generated by the variable attenuator by controlling the amount of amplitude change by the variable attenuator, and controls the amount of variable shift by controlling the amount of phase change by the variable phase shifter. Control the amount of phase distortion generated by the phaser,
The control timing adjustment means includes a timing for controlling the amount of amplitude distortion by the distortion amount control means according to a difference between a timing at which the signal is processed by the variable attenuator and a timing at which the signal is processed by the variable phase shifter. A distortion compensator characterized in that the distortion amount control means shifts the timing for controlling the amount of phase distortion.
[0098]
(10) In the distortion compensation device according to any one of (1) to (9),
Compensated for distortion generated in an amplifier that amplifies the signal to be transmitted by the wireless transmission device provided in the wireless transmission device that transmits the signal wirelessly,
The control timing adjustment means is characterized by adjusting a timing for controlling the amount of distortion by the distortion amount control means, with an error in seconds equal to or less than an inverse value of a value obtained by multiplying the band of the signal to be transmitted by the number of oversampling. Distortion compensation device.
[0099]
(11) In a distortion compensator for compensating for distortion generated in an amplifier,
Distortion generating means for generating distortion of at least one of amplitude and phase with respect to the signal amplified by the amplifier;
Signal level detection means for detecting the level of the signal amplified by the amplifier;
A distortion amount control means for controlling the amount of distortion generated by the distortion generation means based on the level detected by the signal level detection means;
The delay time between the timing at which the distortion is generated by the distortion generating means and the timing at which the control is performed based on the level of the signal by the distortion control means is adjusted so that the distortion generated by the amplifier is compensated Control timing adjustment means for adjusting the timing for controlling the amount of distortion by the distortion amount control means,
A distortion compensation apparatus comprising:
[0100]
DETAILED DESCRIPTION OF THE INVENTION
A (distortion compensation) amplifier according to a first embodiment of the present invention will be described with reference to the drawings.
The amplifying apparatus of this example includes a predistorter which is an embodiment of the distortion compensating apparatus according to the present invention, and the distortion generated by the amplifier using this predistorter using a predistorter type distortion compensation method. To compensate.
[0101]
FIG. 1 shows a circuit configuration example of an amplifying apparatus (amplifier with a predistortion function) including the predistorter of this example. Note that this amplifying device is provided, for example, in a transmission unit of a base station device or a relay station device of a mobile radio communication system. A signal to be transmitted (transmission signal) is input from a transmitter and the signal is transmitted by an amplifier. Amplify and output to antenna.
[0102]
As shown in FIG. 1, the amplifying apparatus of this example includes delay means 1 for delaying a transmission signal until preparation for predistortion described later, and correction AM-AM for predistortion of the transmission signal. A variable attenuator (attenuator) 2 that gives characteristics, a variable phase shifter 3 that gives a corrected AM-PM characteristic for predistortion to the transmission signal, an amplifier 4 that amplifies the transmission signal to a predetermined transmission level, The level detection unit 5 for detecting the (envelope) level of the transmission signal, the distortion extraction means 6 for extracting the distortion component signal from the output signal of the amplifier 4, and the digital signal output from the control unit 12 into an analog signal Two D / A converters 7 and 8 for conversion, a clock source 9 for supplying a clock to each digital device, and a clock generated by the clock source 9 Differs from the two phase adjustment means 10, 11 for generating a clock phase, and a control unit 12 for control of adaptive control and phase adjusting means 10, 11 of the predistortion is provided and.
[0103]
Hereinafter, an example of the operation of the amplification device of this example will be described.
First, a signal to be transmitted output from the transmitter is input (to the amplifying apparatus in this example), the signal is distributed into two, and one distributed signal is input to the delay means 1, while the other Are distributed to the level detector 5.
[0104]
The delay means 1 delays the input signal (one distribution signal) and outputs it to the variable attenuator 2. Here, the delay means 1 can be configured using, for example, a delay line for delaying a signal, a band pass filter (BPF), or the like.
The variable attenuator 2 changes (attenuates) the amplitude of the signal input from the delay means 1 in accordance with a control signal (by analog voltage) input from a D / A converter 7 (to be described later). Then, an amount of amplitude distortion corresponding to the control signal is generated, and the signal (including amplitude distortion) is output to the variable phase shifter 3.
[0105]
The variable phase shifter 3 changes the phase of the signal input from the variable attenuator 2 in accordance with a control signal (by analog voltage) input from the D / A converter 8 described later, thereby changing the input signal to the input signal. On the other hand, an amount of phase distortion corresponding to the control signal is generated, and the signal (including phase distortion) is output to the amplifier 4.
In this example, a predistorter is configured by the variable attenuator 2 and the variable phase shifter 3 connected in series, and the control systems 1 and 5 to 12 for controlling them.
[0106]
The amplifier 4 is composed of, for example, a (large) power amplifier, amplifies the signal input from the variable phase shifter 3 to a desired (power) level, and the amplified signal (from the amplification device of this example) is an antenna. Output to.
Here, in the amplifier 4 of this example, for example, when the level of the signal input from the variable phase shifter 3 is large, amplitude distortion and phase distortion occur. In this example, the distortion (amplitude distortion and phase distortion) having characteristics opposite to the distortion generated in the amplifier 4 is generated by the predistorter (the variable attenuator 2 and the variable phase shifter 3). To compensate for distortion components.
[0107]
The level detection unit 5 extracts, for example, an envelope detector that detects an envelope of a signal using a diode, a low-pass filter (LPF) that extracts only a predetermined frequency component with respect to the detected envelope, It is composed of an A / D converter that A / D converts the envelope component. And the level detection part 5 detects the level (for example, power level) of the input signal (the other distribution signal) using such a configuration, and the detection result is converted into a digital value (digitized level information). ) To the control unit 12.
[0108]
The reason why the level of the input signal is detected by the level detector 5 is that the predistortion in this example (output to the amplifier 4) changes the output level generated by the amplifier 4 that changes according to the level of the input signal and the output phase. This is because the level of the transmission signal input to the amplifier 4 needs to be detected (indirect detection in this example).
[0109]
The distortion extracting means 6 is composed of, for example, a directional coupler, and extracts distortion (for example, a part of the amplified signal) included in the amplified signal output from the amplifier 4 and outputs it to the control unit 12.
[0110]
The D / A converter 7 converts a digital control signal input from the control unit 12 described later into an analog control signal based on timing according to a clock signal (timing signal) input from the phase adjustment unit 10 described later. And output to the variable attenuator 2. This control signal controls the amount of amplitude change in the variable attenuator 2 (that is, the amount of amplitude distortion to be generated).
[0111]
The D / A converter 8 converts a digital control signal input from the control unit 12 described later into an analog control signal based on timing according to a clock signal (timing signal) input from the phase adjusting unit 11 described later. And output to the variable phase shifter 3. This control signal controls the amount of phase change (that is, the amount of phase distortion to be generated) in the variable phase shifter 3.
[0112]
The clock source 9 generates a clock signal having a predetermined period, and each processing unit that performs digital processing on the clock signal, such as the level detection unit 5 and two phase adjustment units 10 and 11 described later (this example) Then, the two D / A converters 7 and 8 are output and supplied.
[0113]
The phase adjustment unit 10 generates a clock signal (a signal with a shifted timing) in which the phase of the clock signal input from the clock source 9 is shifted in accordance with the control from the control unit 12, and the clock signal (the timing signal) is D / A converter 7 to output.
The phase adjusting unit 11 generates a clock signal (signal with shifted timing) in which the phase of the clock signal input from the clock source 9 is shifted in accordance with control from the control unit 12, and the clock signal (timing signal) is converted to D / A converter 8 to output.
[0114]
The control unit 12 is composed of, for example, a digital signal processor (DSP). Then, based on the detection result (detected level) input from the level detection unit 5, the control unit 12 outputs a digital control signal for realizing an amplitude change amount according to the detection result by the variable attenuator 2. In addition to outputting to the D / A converter 7, the variable phase shifter 3 outputs a digital control signal for realizing a phase change amount corresponding to the detection result to the D / A converter 8.
[0115]
Specifically, in the non-linear characteristics of the amplifier 4, the output signal level is not linear with respect to the input signal level (AM-AM conversion), so that amplitude distortion occurs and the input signal level The phase distortion occurs because the phase of the output signal is not linear (AM-PM conversion), and the amount of amplitude distortion and the amount of phase distortion generated vary depending on the level of the signal amplified by the amplifier 4. Therefore, the control unit 12, based on the detection result by the level detection unit 5, which reflects the level of the signal amplified by the amplifier 4, the variable amount of the amplitude distortion that cancels the amplitude distortion generated in the amplifier 4. 2 and the variable phase shifter 3 generates a phase distortion in an amount that cancels the phase distortion generated in the amplifier 4.
[0116]
As an example, a corrected amplitude distortion characteristic for compensating for the amplitude distortion generated in the amplifier 4 (a characteristic opposite to the amplitude distortion) and a corrected phase distortion characteristic for compensating for the phase distortion generated in the amplifier 4 (described above) The characteristic opposite to the phase distortion) is calculated (or measured, etc.) in advance. For example, the control value related to the amplitude distortion and the control value related to the phase distortion are stored in association with the value detected by the level detection unit 5. A correction table is stored in the memory of the control unit 12. In this case, the control unit 12 reads out the control value related to the amplitude distortion and the control value related to the phase distortion corresponding to the detection result value (digitized level information) input from the level detection unit 5 from the correction table. The two control values are output to the respective D / A converters 7 and 8 as a digital control signal for controlling the variable attenuator 2 and a digital control signal for controlling the variable phase shifter 3, respectively.
[0117]
Further, the control unit 12 detects the level (for example, the power level) of the distortion component (signal component outside the use band) from the signal input from the distortion extraction unit 6, for example, and the detected level is small (preferably The content of the correction table can be updated so that the amount of distortion compensation is increased (that is, the amount of distortion compensation is increased), so that the accuracy of distortion compensation can be improved. In addition, since the value to be corrected (contents of the correction table) can be adaptively updated in this way, it is possible to cope with, for example, a minute delay time error caused by a change in temperature characteristics or a secular change. Distortion can also be provided.
[0118]
Further, the control unit 12 controls the phase adjustment (of the clock signal) performed by each of the phase adjustment units 10 and 11 by outputting a control signal to each of the phase adjustment units 10 and 11 described above. In this case, the control unit 12 of this example controls the phase adjustment so that the level of the distortion component detected from the signal input from the distortion extraction unit 6 is small (preferably, minimum).
[0119]
Here, the above-described two phase adjusting means 10 and 11 which are characteristic components of the present invention will be described in detail.
That is, as shown in the conventional example, also in this example, the transmission signal is delayed by the delay means 1 during the predistortion preparation time in the digital domain. Ideally, for an arbitrary signal portion constituting a transmission signal, based on the timing at which the signal portion is input to the variable attenuator 2 or the variable phase shifter 3 via the delay means 1 and the level of the signal portion. Therefore, the timing at which the control unit 12 controls the variable attenuator 2 and the variable phase shifter 3 is required to be the same time. In this example, since the error of the delay time by the delay means 1 is relatively large, such (minor) timing adjustment is performed by the two phase adjustment means 10 and 11.
[0120]
Specifically, generally, a clock is supplied to an A / D converter and a D / A converter which are digital circuits and analog interfaces.
As an example, if an 80 MHz clock signal is distributed and supplied from the clock source 9 to each block, the period of the clock signal is 12.5 nsec. The (relative) delay time can only be adjusted in units. For example, when an inverted clock signal is generated and used by using an inverter, control in 6.25 (= 12.5 / 2) nsec unit is possible, but in any case, a delay in 6.25 nsec unit. Time adjustment is the limit.
[0121]
However, as described in the above problem, as an example, according to a result of studying an amplifying device assumed by the inventors of the present invention (note that the present invention is not limited to the example given here). In order to adjust the delay time in the actual predistortion, it is necessary to adjust the delay time in units of about 500 psec.
[0122]
Therefore, the amplification device of this example includes two phase adjusting units 10 and 11, and each phase adjusting unit 10 generates a clock signal having a phase independent from the clock signal from the clock source 9. That is, in this example, the clock signal output from the clock source 9 is input to each phase adjusting means 10 and 11, and each phase adjusting means 10 and 11 adjusts the phase of the clock signal delicately (minutely). It is supplied to D / A converters 7 and 8.
[0123]
In this example, with such a configuration, even if the delay time by the delay unit 1 is too short or too long, for example, the phase adjustment units 10 and 11 are controlled by the control signal from the control unit 12. By doing so, it is possible to correct the delay time (control timing of the variable attenuator 2 and the variable phase shifter 3) subtly (finely) relatively easily.
[0124]
As a result, the predistortion processing can be executed correctly at the timing at which the predistortion processing should be performed on each signal portion constituting the transmission signal, so that it remains in the output signal of the amplifier 4. It is possible to sufficiently reduce the out-of-band leakage power. Conventionally, for example, a skilled person sometimes finely adjusts the above-described delay time over half a day. In the amplification apparatus of this example, such fine adjustment (for example, the control unit 12) is performed. Automatically).
[0125]
In this example, as a preferred mode, the processing timing is adjusted independently for each of the two D / A converters 7 and 8. On the other hand, for example, in a configuration in which timing adjustment is performed during A / D conversion (for example, when a detection result is output from the level detection unit 5) serving as an input stage of a digital circuit, two D / A converters 7 are used. , 8 can be given a timing suitable for either of them, but a suitable (different) timing cannot be given to each of the two D / A converters 7, 8.
[0126]
That is, in the configuration of this example, the delay time is adjusted (simultaneously) for each of the two D / A converters 7 and 8 provided immediately before the variable attenuator 2 and the variable phase shifter 3. For example, it is possible to adjust the delay time due to the line difference in the digital circuit, and thereby it is possible to absorb and eliminate the delicate time difference due to the path to each D / A converter 7, 8. It is.
[0127]
In the configuration of this example, there is a deviation (offset time) between the timing at which the signal output from the delay means 1 is processed by the variable attenuator 2 and the timing at which the signal is processed by the variable phase shifter 3. Therefore, for example, it is preferable that the phase of the clock signal (timing signal) given to each of the D / A converters 7 and 8 is shifted by an amount corresponding to the shift.
[0128]
Next, specific circuit configuration examples and operation examples of the respective phase adjusting means 10 and 11 will be described. In this example, since the same configuration is used as the circuit configuration of each of the phase adjusting units 10 and 11, an example of these circuit configurations is shown below with one of the phase adjusting units 10 as a representative.
[0129]
FIG. 2 shows an example of the circuit configuration of the phase adjusting means 10, and this phase adjusting means 10 is configured by connecting a variable (gain) amplifier 21 and a limiter 22 in series.
The variable amplifier 21 has a characteristic that a gain changes according to a control signal (for example, control voltage) input from the control unit 12, and a clock signal input from the clock source 9 is transmitted by the control unit 12. Amplification is performed with a controlled gain, and the amplified signal is output to the limiter 22.
[0130]
For example, when a signal having a level equal to or higher than a predetermined threshold value (fixedly set) is input, the limiter 22 outputs all the signal levels as the same level (for example, a level corresponding to the threshold value). The level of the amplified signal input from the variable amplifier 21 is limited by the characteristics, and the limited amplified signal is converted to the D / A converter 7 (D / A converter 8 with respect to the phase adjusting means 11). Output to.
[0131]
An example of the operation of the circuit shown in FIG. 2 will be described with reference to FIG. In the graphs in FIGS. 4A to 4D, the horizontal axis indicates time, and the vertical axis indicates the signal voltage level.
Specifically, FIG. 5A shows an example of the waveform of the clock signal output from the clock source 9.
FIG. 2B shows an example of the waveform of the clock signal amplified by the variable amplifier 21.
[0132]
Further, FIG. 4C shows an example of the waveform of the signal after the amplified clock signal is processed by the limiter 22 with a solid line. For convenience of explanation, the amplified clock signal An example of the waveform is shown by a dotted line, and an example of a threshold value set in the limiter 22 is shown. As shown in FIG. 4D, since all the input signals having a level equal to or higher than the threshold value of the limiter 22 are clipped to a predetermined level (ON state), the limiter 22 outputs a rectangular wave signal.
[0133]
Further, FIG. 4D shows a signal after the amplified clock signal is processed by the limiter 22 when the gain of the variable amplifier 21 is controlled to be lower than that in the case shown in FIG. For convenience of explanation, an example of the waveform of the amplified clock signal is indicated by a dotted line, and the threshold value set in the limiter 22 (in FIG. An example of the same value as the case) is shown.
[0134]
As shown in FIG. 6D, when the gain of the variable amplifier 21 is relatively low, the level is clipped when the level of the sine wave input to the limiter 22 becomes relatively large. The As described above, when the gain of the variable amplifier 21 is changed, the time width during which the signal output from the limiter 22 is turned on changes according to the gain.
[0135]
For example, when the time when the level of the amplified signal is clipped by the limiter 22 is compared with respect to two cases where the gain of the variable amplifier 21 is different as shown by the broken line in FIG. The phase of the signal output from 22 is shifted according to the gain.
[0136]
In this example, the control unit 12 controls the gain of the variable amplifier 21 (that is, the voltage level of the amplified clock signal) to generate a clock signal (timing signal) whose phase is shifted, and this signal is converted to D By using it as the input clock of the / A converter 7, the operation timing of the D / A converter 7 can be (finely) adjusted. That is, since the D / A converter 7 operates at the timing of rising (or falling) of the input clock signal, for example, the timing at which the (analog) control signal is output from the D / A converter 7 is set. It is possible to make adjustments by making subtle changes.
[0137]
As described above, in the configuration of the phase adjusting means 10 and 11 as shown in FIG. 2, the control unit 12 controls the gain of the variable amplifier 21 to thereby generate clock signals (timing signals) having various phases. Thus, the delay time can be finely adjusted.
[0138]
FIG. 4 shows another example of the circuit configuration of the phase adjusting means 10, and this phase adjusting means 10 is configured by connecting an amplifier 31 and a comparator (comparator) 32 in series. .
The amplifier 31 has a characteristic that, for example, the (voltage) level of the output signal is constant (for example, the gain of amplification is constant). The amplifier 31 amplifies the clock signal input from the clock source 9 and converts the amplified signal to Output to the comparator 32.
[0139]
Note that the amplifier 31 having the above characteristics is generally called a buffer. Such an amplifier 31 is, for example, provided that the phase adjusting means 10 is physically located near the clock source 9, When the condition that the input signal to the phase adjusting means 10 (in this example, the clock signal from the clock source 9) is not attenuated is satisfied, it can be omitted from the circuit configuration.
[0140]
The comparator 32 receives the amplified signal output from the amplifier 31 and the control signal output from the control unit 12, compares the levels of these two signals, and determines the comparison result as “1”. The signal is output to the D / A converter 7 as a signal composed of a “value” (for example, high level) and a “0” value (for example, low level).
[0141]
Specifically, in this example, the (voltage) level of the control signal input from the control unit 12 to the comparator 32 is used as a threshold value in the comparator 32, and the comparator 32 receives an input from the amplifier 31. An ON signal (in this example, a “1” value signal) is output when the (voltage) level of the signal to be output is equal to or higher than the threshold value, while an OFF signal (in this example) is output when the level is less than the threshold value. Then, a “0” value signal) is output.
[0142]
FIG. 5 shows another example of the circuit configuration of the phase adjusting unit 10, and this phase adjusting unit 10 is configured by connecting an amplifier 41 and a limiter 42 in series.
The amplifier 41 has a characteristic that, for example, the (voltage) level of the output signal is constant (for example, the gain of amplification is constant). The amplifier 41 amplifies the clock signal input from the clock source 9 and converts the amplified signal to Output to the limiter 42.
Similar to the circuit configuration shown in FIG. 4, the amplifier 41 can be omitted from the circuit configuration when a predetermined condition is satisfied.
[0143]
The limiter 42 has a characteristic that the threshold value changes in accordance with a control signal input from the control unit 12, and when a signal having a level equal to or higher than the threshold value is input, the level of the signal is all set to the same level (for example, The level of the amplified signal input from the amplifier 41 is limited by the characteristic, and the limited amplified signal is output to the D / A converter 7.
[0144]
Specifically, in this example, the threshold value of the limiter 42 is changed by the control (voltage) from the control unit 12, and in the limiter 42, the (voltage) level of the signal input from the amplifier 41 is equal to or higher than the threshold value. In some cases, the level is limited to output a predetermined (voltage) level ON signal (in this example, a “1” value signal).
[0145]
Referring to FIG. 6, an example of the operation of the circuit shown in FIG. 4 or 5 will be described. Here, the operation of the circuit shown in FIG. 4 and the operation of the circuit shown in FIG. 5 have the same characteristics. Therefore, here, operation examples of these two circuits will be described together. In FIG. 9A to FIG. 11G, the horizontal direction indicates time, and the vertical direction indicates the voltage level of the signal. Further, FIG. 5F and FIG. 5G will be described later.
[0146]
Specifically, FIG. 4A shows an example of a waveform of a clock signal output from the clock source 9 and input to an amplifier (amplifier 31 or amplifier 41).
FIGS. 5B and 5D show examples of waveforms of clock signals amplified by amplifiers (amplifier 31 and amplifier 41) (for example, given a fixed gain). Is shown.
[0147]
Also, FIG. 6C and FIG. 8E show the phase adjustment when the threshold value (of the comparator 32 and limiter 42) is changed (in FIG. 4C and FIG. 4D). An example of a waveform of a signal output from the means 10 (comparator 32 or limiter 42) to the D / A converter 7 is shown by a solid line, and is amplified by an amplifier (amplifier 31 or amplifier 41) for convenience of explanation. An example of the waveform of the clock signal thus set is indicated by a dotted line, and an example of a set threshold value (in the comparator 31 and limiter 41) is indicated by a dotted line.
[0148]
As shown in FIG. 4C and FIG. 5E, in the configuration of the phase adjusting means 10 and 11 as shown in FIG. 4 and FIG. 5, the threshold value and limiter of the comparator 32 are controlled from the control unit 12. By controlling the threshold value 42, a clock signal (timing signal) having various phases can be generated, and thereby the delay time can be finely adjusted. That is, in this example, the gain in the amplifier (the amplifier 31 or the amplifier 41) is not changed, but the value of the reference voltage (threshold) to the comparator 32 at the subsequent stage or the threshold value of the limiter 42 at the subsequent stage is changed. Thus, the phase of the clock signal can be changed.
[0149]
FIG. 7 shows another example of the circuit configuration of the phase adjusting unit 10, which includes a variable (gain) amplifier 51, a limiter 52, a flip-flop (D-FF) 53, and a selector. 54 are connected in series.
[0150]
In such a circuit configuration, the duty of the clock signal (timing signal) is controlled by the flip-flop 53. That is, as described above, the D / A converters 7 and 8 operate at the rising or falling edge of the input clock signal (timing signal). However, in an actual D / A converter, for example, the input clock In some cases, the minimum required time (duty) is defined for the high level region and the low level region. In this case, for example, in the circuit configuration as shown in FIG. 2, FIG. 4, or FIG. 6, the duty may fluctuate, so that the phase that can be shifted by the phase adjusting means 10 may be limited. . Therefore, in this configuration, the duty is shaped by the flip-flop 53 as described above.
[0151]
The function and operation of the variable amplifier 51 are the same as the function and operation of the variable amplifier 21 shown in FIG. 2, for example. The variable amplifier 51 is a gain controlled by the control unit 12 for the clock signal input from the clock source 9. And the amplified signal is output to the limiter 52.
[0152]
The function and operation of the limiter 52 are the same as the function and operation of the limiter 22 shown in FIG. 2, for example. The limiter 52 restricts the level of the amplified signal input from the variable amplifier 51 with a predetermined threshold, and the restriction The amplified signal is output to the flip-flop 53.
[0153]
The flip-flop 53 has two input ends and two output ends, and inputs a signal output from the limiter 52 from one input end and outputs from one output end (inverted signal output end). The inverted signal to be input is input from the other input terminal, the inverted signal is output from the one output terminal to the other input terminal and the selector 54, and the normal rotation signal is output from the other output terminal to the selector 54. .
[0154]
Here, the above-mentioned normal rotation signal is a signal in which the duty of the signal input from the limiter 52 to the flip-flop 53 is changed by the flip-flop 53, and the above-described inversion signal further includes the signal of the signal. This is a signal with the on / off inverted.
The flip-flop 53 is generally used to set the duty to 50%. In the configuration as in this example, the duty of the clock signal (timing signal) is set to 50 as shown in FIG. %.
[0155]
The selector 54 has two input terminals and one output terminal, and selectively outputs a signal (only) input from one of the input terminals in accordance with a control signal from the control unit 12. Has a function of switching the output signal so as to output from. The selector 54 receives the inverted signal output from the one output terminal of the flip-flop 53 from one input terminal, and the normal signal output from the other output terminal of the flip-flop 53 to the other. , And outputs either the inverted signal or the forward signal to the D / A converter 7 in accordance with control from the control unit 12.
[0156]
Referring to FIG. 8, an example of the operation of the circuit shown in FIG. 7 is shown. In FIG. 9A to FIG. 11G, the horizontal direction indicates time, and the vertical direction indicates the voltage level of the signal.
Specifically, FIG. 2A shows an example of a waveform of a clock signal output from the clock source 9 and input to the variable amplifier 51.
Also, FIG. 6B and FIG. 6D show examples of the waveform of the clock signal amplified by the variable amplifier 51 using different gains (in FIG. 5B and FIG. 6D). It is shown.
[0157]
Further, in FIGS. 7C and 7E, the waveform of the signal after the amplified clock signal is processed by the limiter 52 corresponding to FIGS. 7B and 6D, respectively. For convenience of explanation, an example of a waveform of the amplified clock signal is indicated by a dotted line, and an example of a threshold set in the limiter 52 is indicated by a dotted line.
[0158]
As shown in FIGS. 7C and 7E, when the gain of the variable amplifier 51 is changed, the phase of the generated clock signal (timing signal) is changed and at the same time the duty of the clock signal is changed. Resulting in.
[0159]
Therefore, in this example, the flip-flop 53 sets the duty of the clock signal (timing signal) to 50%.
Specifically, FIG. 5F shows an example of the waveform of the signal output from the limiter 52. At this stage, the duty of the signal is the (voltage) level of the signal output from the variable amplifier 51. Depending on, various values are obtained.
[0160]
In FIG. 5G, an example of a waveform of a signal output from the flip-flop 53 as, for example, a normal rotation signal is shown by a solid line, and for convenience of explanation, an input to the one input terminal of the flip-flop 53 is performed. An example of the waveform of the signal (shown in FIG. 5F) is indicated by a dotted line. As shown in FIG. 5G, when a signal is output from the flip-flop 53, the duty of the signal is 50%. That is, for example, the flip-flop 53 outputs a signal that repeatedly turns on and off at each rising edge of the signal input from the limiter 52, and the duty of such a signal is 50%.
[0161]
In this example, the phase of the signal is shifted by shifting the rising time (or falling time) of the clock signal (timing signal) output from the phase adjusting means 10 and 11. In the circuit configuration up to the flip-flop 53, it is difficult to shift the phase by 180 ° or more.
[0162]
Therefore, in this example, the selector 54 can control the phase of the clock signal (timing signal) within a range of 360 °, for example.
That is, in this example, generally, the flip-flop 53 utilizes the fact that a normal rotation signal and an inversion signal whose rise time and fall time are inverted from each other are output. By controlling 54 and outputting either the forward signal or the inverted signal from the selector 54, phase adjustment in a wide range can be realized.
[0163]
In the circuit configuration as shown in FIG. 7, the period of the clock signal (timing signal) output from each phase adjusting means 10 and 11 as shown in FIG. 8 (g) is the phase adjusting means. 10 and 11, which is twice the period of the clock signal (from the clock source 9), for example, twice the required rate required for the input clocks of the D / A converters 7 and 8 ( That is, a clock source 9 that outputs a clock signal having a half period) is used. As a specific example, when the D / A conversion rate by the D / A converters 7 and 8 is 80 MHz, a clock source 9 that outputs a clock signal of 160 MHz is used.
[0164]
7 shows a configuration in which a flip-flop 53 and a selector 54 are added to the circuit configuration similar to that shown in FIG. 2. Similarly, for example, the comparator 32 shown in FIG. It is possible to adjust the duty of the clock signal (timing signal) by providing a flip-flop after the limiter 42 shown in FIG. 5 or after the limiter 42 shown in FIG. It is also possible to expand the adjustable phase range for the clock signal.
[0165]
6 (f) shows an example of the waveform of the signal output from the comparator 32 and limiter 42, for example, as shown in FIG. 8 (f). In FIG. 6 (g), for example, as shown in FIG. 8 (g), an example of a waveform of a signal in which the duty of the signal is converted to 50% by a flip-flop is shown by a solid line. An example of the waveform of the signal before conversion (shown in FIG. 6F) is indicated by a dotted line.
[0166]
Next, referring to FIG. 9, a perturbation method is shown as an example of a method of adjusting the (relative) delay time by controlling the phase adjusting means 10 and 11 by the control unit 12.
That is, the distortion compensation by the predistortion in this example is performed in accordance with the envelope of the amplified signal (of the amplifier 4). In this way, when performing distortion compensation on the amplified signal in accordance with the measured envelope, the distortion compensation control system (system on the control unit 12 or D / A converters 7 and 8 side) It is necessary to adjust the (relative) delay time between the main signal system (system on the variable attenuator 2 and variable phase shifter 3 side) through which the amplified signal flows.
[0167]
If the adjustment of the delay time described above is incomplete, the distortion component remains in the signal output from the amplifier 4 provided in the final stage due to the influence. The presence or absence of such a distortion component can be easily determined using, for example, a spectrum analyzer or the like, and the control unit 12 of this example monitors the amount of the distortion component using the distortion extraction means 6. By doing so, the strain remaining amount due to the existence of the delay time is detected.
[0168]
Hereinafter, as an example of how to adjust the delay time as described above, an adjustment example by the perturbation method will be described.
Specifically, in the perturbation method, the delay time is adjusted by repeating the following processes (1) to (4).
[0169]
(1) The amount of the distortion component described above at the current delay time T (T = T ′ after the processing of (4) described later) is stored as P0.
(2) The delay time is adjusted by (+ τ) (that is, the delay time is further delayed to (T + τ)), and the distortion component amount at that time is stored as P +.
(3) Along with the processing of (2) above, the delay time is adjusted by (−τ) (that is, the delay time is advanced to (T−τ)), and the amount of distortion component at that time is stored as P−. .
(4) Comparing the above-described distortion amount P + and the above-described distortion amount P-, the delay time corresponding to the smaller distortion amount (P + or P-) of these is set as a new delay time. Save as T ′ (T ′ = T + τ or T ′ = T−τ).
[0170]
When the processes (1) to (4) described above are repeated, the updated delay time T approaches an optimum state, and the difference between the distortion amount P0 and the distortion amounts P + and P- described above is obtained. It gets smaller.
For example, every time the difference between the distortion amount P0 and the distortion amounts P + and P− is reduced, the adjustment time used in the process (2) and the process (3) is changed from (± τ). Changing to (± τ / 2) or the like to reduce the adjustment time by half is preferable because the delay time can be adjusted adaptively.
[0171]
Here, FIG. 9 shows an example of an image for adjusting the delay time by the perturbation method. In FIG. 9, the horizontal axis indicates the (relative) delay time, and the vertical axis in the upper direction indicates the distortion component. The vertical axis in the downward direction indicates the elapsed time. In addition, the figure shows a curve P indicating the amount of distortion component (distortion component extracted by the distortion extraction means 6) caused by the remaining delay time, and the position where the distortion component amount is minimum. The delay time becomes zero.
[0172]
As a specific example, in the perturbation method, first, the position of the current delay time T is set as the start point ((1) in the figure).
Next, in the next elapsed time, the amount of distortion at the position of the delay time (T + τ) and the amount of distortion at the position of the delay time (T−τ) were compared, and the smaller amount of distortion was dealt with. For example, the delay time (T + τ) is selected as the updated delay time T ′ ((2) in the figure).
[0173]
Next, in the next elapsed time, the amount of distortion at the position of the delay time (T + τ + τ) and the amount of distortion at the position of the delay time (T + τ−τ) were compared, and the smaller amount of distortion was handled. For example, the delay time (T + τ + τ) is selected as the updated delay time T ′ ((3) in the figure).
[0174]
Then, in response to determining that the amount of distortion component has converged as the updated delay time approaches the optimal delay time (zero), the position of the delay time (T + τ + τ + τ / 2) is determined at the next elapsed time. After comparing the amount of distortion and the amount of distortion at the position of the delay time (T + τ + τ−τ / 2), for example, the delay time (T + τ + τ−τ / 2) corresponding to the smaller amount of distortion is updated. Is selected as the delay time T ′ ((4) in the figure).
By repeatedly performing the above processing, the updated delay time can be gradually brought closer to the optimum delay time (zero).
[0175]
As described in the above means, the delay time is, for example, a time error within [1 / {carrier frequency interval × number of carriers × n}] seconds (that is, in this example, from the optimum delay time from zero). The difference is preferably adjusted. Here, the carrier frequency interval and the number of carriers are values related to the transmission signal processed by the amplification device of this example, and a positive number of 8 or more is set as n. Further, (carrier frequency interval × number of carriers) corresponds to the band of the transmission signal.
[0176]
As described above, in the predistorter provided in the amplification device of this example, distortion (amplitude distortion and phase distortion) generated by the variable attenuator 2 and the variable phase shifter 3 with respect to the transmission signal amplified by the amplifier 4. By adjusting the timing for controlling the amount by the phase adjusting means 10 and 11, it is possible to finely adjust the timing, thereby realizing highly accurate distortion compensation.
[0177]
Specifically, for example, it can be avoided that predistortion is not normally performed due to the presence of a minute delay time, and, for example, a minute delay time that has conventionally required a long time can be avoided. The adjustment process can be performed in a short time, and as a result, for example, the cost of the apparatus can be reduced.
[0178]
Here, in this example, the amplifier 4 corresponds to the amplifier according to the present invention (which is a distortion compensation target).
In this example, the function of the variable attenuator 2 and the variable phase shifter 3 constitutes the distortion generating means referred to in the present invention. In this example, the variable attenuator 2 and the variable phase shifter 3 constitute a circuit in which the amount of distortion to be generated is changed according to an analog control signal input from the outside.
[0179]
Further, in this example, the function of the level detection unit 5 constitutes a signal level detection unit according to the present invention.
In this example, the functions of the control unit 12 and the two D / A converters 7 and 8 constitute the distortion amount control means referred to in the present invention.
Further, in this example, the control timing adjusting means according to the present invention is constituted by the functions of the clock source 9 and the two phase adjusting means 10 and 11.
[0180]
Further, in this example, the functions of the two D / A converters 7 and 8 constitute the D / A conversion means referred to in the present invention.
In this example, the clock signal generating means according to the present invention is configured by the function of the clock source 9.
Further, in this example, the timing signal generating means referred to in the present invention is configured by the function of generating the clock signal (timing signal) whose timing is adjusted by the two phase adjusting means 10 and 11.
[0181]
Next, the (distortion compensation) amplifier according to the second embodiment of the present invention will be described with reference to FIG.
The amplifying apparatus of this example includes a predistorter which is an embodiment of the distortion compensating apparatus according to the present invention, and the distortion generated by the amplifier using this predistorter using a predistorter type distortion compensation method. To compensate.
[0182]
FIG. 10 shows a circuit configuration example of an amplifying apparatus (amplifier with a predistortion function) including the predistorter of this example. Note that this amplifying device is provided, for example, in a transmission unit of a base station device or a relay station device of a mobile radio communication system. A signal to be transmitted (transmission signal) is input from a transmitter and the signal is transmitted by an amplifier. Amplify and output to antenna.
[0183]
As shown in the figure, the amplifying apparatus of this example includes a delay means 61, a variable attenuator 62, a variable phase shifter 63, an amplifier 64, a level detection unit 65, a distortion extraction means 66, Two memories 67 and 68, two D / A converters 69 and 70, a clock source 71, two phase adjusting means 72 and 73, and a control unit 74 are provided.
[0184]
Here, the configuration of the amplifying apparatus of this example is, for example, except that memories 67 and 68 for controlling the variable attenuator 62 and the variable phase shifter 63 are provided outside the control unit 74, for example. The configuration is the same as that of the amplifying apparatus shown in FIG. 1 of the first embodiment. Therefore, in the following, detailed description of the same components as those of the amplifying device shown in FIG. 1 of the first embodiment will be omitted, and components different from the amplifying device will be described in detail.
[0185]
That is, in the amplifying apparatus of this example, as a configuration for controlling the variable attenuator 62, a memory 67 is provided between the control unit 74 and the D / A converter 69, and the variable phase shifter 63 is provided. As a configuration for control, a memory 68 is provided between the control unit 74 and the D / A converter 70. Further, in the amplification device of this example, the result of detecting the signal level by the level detection unit 65 is output to the two memories 67 and 68 as a digital value.
[0186]
One memory 67 has a look-up table (LUT: Look Up Table) for controlling the variable attenuator 62, and is output from the level detection unit 65 (detection result). ) A digital value and a (digital) control value for controlling the amplitude distortion generated by the variable attenuator 62 are stored in association with each other. Here, as the control value, an amplitude distortion that can compensate for the amplitude distortion generated in the amplifier 64 by predistortion when a digital value (detection result) associated with the control value is obtained. Is a value that realizes (amplitude distortion of inverse characteristics), for example, is calculated (or measured) in advance and stored.
[0187]
Similarly, the other memory 68 has a look-up table (LUT) for controlling the variable phase shifter 63, and this level-up table is output from the level detector 65 (the detection result). ) A digital value and a (digital) control value for controlling the phase distortion generated by the variable phase shifter 63 are stored in association with each other. Here, as the control value, a phase distortion that can compensate for a phase distortion generated in the amplifier 64 by predistortion when a digital value (detection result) associated with the control value is obtained. The value that realizes the phase distortion of the reverse characteristic is calculated and stored in advance (for example, measured).
[0188]
Thus, the one memory 67 described above has a lookup table for storing the corrected AM-AM characteristics, and the other memory 68 described above has a lookup table for storing the corrected AM-PM characteristics. ing. These look-up tables use the digital value (detection result) input from the level detection unit 65 as an address, and the stored value (control value) corresponding to the input address as the respective D / A converters 69 and 70. In this example, the amount of distortion generated by the variable attenuator 62 and the variable phase shifter 63 is controlled by this process.
[0189]
The D / A converters 69 and 70 in this example convert the digital control signals input from the memories 67 and 68 into analog control signals, and the analog control signals are converted into the variable attenuators 62 and the variable phase shifters. Output to the device 63.
[0190]
In this example, the storage contents of the memories 67 and 68 are adaptively rewritten by the control unit 74 based on the level of the distortion component detected by using the extraction unit 66, for example. With this configuration, it is possible to realize predistortion that can cope with a minute delay time error caused by, for example, a change in temperature characteristics or a secular change.
[0191]
As described above, in the amplifying apparatus of this example, the memories 67 and 68 for controlling the variable attenuator 62 and the variable phase shifter 63 are configured separately from the control unit 74 and are provided outside the control unit 74. Therefore, high speed access to the memories 67 and 68 is possible, and the processing efficiency can be improved.
Here, in this example, the memory means referred to in the present invention is configured by the functions of the two memories 67 and 68.
[0192]
As an example, the amplifying apparatus of this example assumes a digital unit that operates at 80 MHz. Generally, when a D / A conversion process at about 80 MHz (12.5 nsec) is required, the control unit 74 It can be difficult to access directly from. This is because the control unit 74 is often composed of a digital signal processor (DSP), and the input / output rate (external hardware access speed) is limited to about 30 MHz in the digital signal processor.
[0193]
On the other hand, in the amplifying apparatus of the present example, as described above, the memories 67 and 68 are arranged outside the control unit 74 to enable high-speed access, for example, when processing a wideband transmission signal. In this case, fine phase adjustment (D / A conversion timing adjustment) can be easily realized.
[0194]
Here, the configuration of the distortion compensation apparatus according to the present invention is not necessarily limited to the above-described configuration, and various configurations may be used.
For example, the arrangement order of the variable attenuator and the variable phase shifter for performing predistortion is arbitrary. In addition, for example, various configurations are used as a configuration for realizing acquisition of a distortion component signal (error signal) from an output signal of an amplifier (target for distortion compensation) and a configuration of a level detection unit. May be.
[0195]
For example, although not shown in the above embodiment, a low-pass filter (LPF) is provided between the D / A converter and the variable attenuator or between the D / A converter and the variable phase shifter. Thus, a configuration in which the output signal from these D / A converters is smoothed by the low-pass filter may be used. The presence or absence of such a low-pass filter depends on, for example, the usage status of the apparatus. May be set arbitrarily.
[0196]
Further, the field of application of the distortion compensation apparatus according to the present invention is not necessarily limited to the above-described fields, and the present invention can be applied to various fields.
As an example, the distortion compensation apparatus according to the present invention can be applied to an apparatus adopting a predistorter type distortion compensation method using digital processing, and predistorter type distortion compensation using analog processing. It is also possible to apply to an apparatus that employs the method.
[0197]
In addition, as various processes performed by the distortion compensation apparatus according to the present invention, for example, a configuration in which a processor is controlled by executing a control program stored in a ROM in a hardware resource including a processor and a memory is used. For example, each functional unit for executing the processing may be configured as an independent hardware circuit.
Further, the present invention can be grasped as a computer-readable recording medium such as a floppy (registered trademark) disk or a CD-ROM storing the control program, and the control program is input from the recording medium to the computer. By causing the processor to execute, the processing according to the present invention can be performed.
[0198]
【The invention's effect】
As described above, according to the distortion compensation apparatus of the present invention, for example, the amount of amplitude distortion or phase distortion generated by a variable attenuator or variable phase shifter for a signal amplified by an amplifier is amplified by the amplifier. When the control is performed based on the detection result of the level of the signal to be controlled, the timing of the control is adjusted so that the distortion generated in the amplifier is largely compensated, so that the timing is finely adjusted. Accordingly, highly accurate distortion compensation can be realized.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating a circuit configuration example of an amplifying apparatus including a predistorter according to a first embodiment of the present invention.
FIG. 2 is a diagram illustrating a circuit configuration example of a phase adjusting unit.
FIG. 3 is a diagram for explaining an example of an operation of a phase adjusting unit.
FIG. 4 is a diagram showing a circuit configuration example of phase adjusting means.
FIG. 5 is a diagram illustrating a circuit configuration example of a phase adjusting unit.
FIG. 6 is a diagram for explaining an example of the operation of the phase adjusting means.
FIG. 7 is a diagram illustrating a circuit configuration example of a phase adjusting unit.
FIG. 8 is a diagram for explaining an example of an operation of a phase adjusting unit.
FIG. 9 is a diagram illustrating an example of an image for adjusting a delay time by a perturbation method.
FIG. 10 is a diagram illustrating a circuit configuration example of an amplifying apparatus including a predistorter according to a second embodiment of the present invention.
FIG. 11 is a diagram illustrating a circuit configuration example of an amplifying apparatus including a predistorter according to a conventional example.
FIG. 12 is a diagram illustrating an example of a spectrum of a signal with no distortion.
FIG. 13 is a diagram illustrating an example of a spectrum of a signal in which distortion occurs.
FIG. 14 is a diagram illustrating an example of a spectrum of a signal in which distortion is compensated.
FIG. 15 is a diagram illustrating an example of a result of a computer simulation regarding the influence of delay time on amplitude distortion correction;
FIG. 16 is a diagram illustrating an example of a result of a computer simulation regarding an influence of delay time on phase distortion correction.
[Explanation of symbols]
1, 61 ... Delay means 2, 62 ... Variable attenuator (attenuator),
3, 63 ... variable phase shifter, 4, 31, 41, 64 ... amplifier,
5, 65... Level detection unit, 6, 66.
7, 8, 69, 70 ·· D / A converter, 9, 71 · · clock source,
10, 11, 72, 73 .. phase adjustment means, 12, 74... Control unit,
21, 51 .. Variable amplifier 22, 42, 52.. Limiter,
32 · Comparator, 53 · Flip-flop, 54 · Selector,
67, 68 ... Memory

Claims (3)

In a distortion compensation device that compensates for distortion generated in an amplifier,
The reference delay is to adjust the delay time between the distortion compensation control system that controls the compensation of distortion generated in the amplifier and the main signal system in which the amplified signal flows and distortion for distortion compensation is generated. The distortion remaining amount when the time obtained by adding the predetermined adjustment time to the time is set as the delay time and the distortion remaining amount when the time obtained by subtracting the predetermined adjustment time from the reference delay time is set as the delay time are small. By selecting the adjusted delay time corresponding to the direction as the updated delay time,
A distortion compensation apparatus. The distortion compensation apparatus according to claim 1,
Repeat the update of the delay time so that the updated delay time approaches the optimal delay time.
A distortion compensation apparatus. The distortion compensation apparatus according to claim 2,
As the difference between the strain remaining amount at the reference delay time and the strain remaining amount at the adjusted delay time becomes smaller, the adjustment time is decreased.
A distortion compensation apparatus.

Images