JP3573669B2 - Semiconductor memory repair operation method and repair operation processing device - Google Patents

Semiconductor memory repair operation method and repair operation processing device Download PDF

Info

Publication number
JP3573669B2
JP3573669B2 JP35205899A JP35205899A JP3573669B2 JP 3573669 B2 JP3573669 B2 JP 3573669B2 JP 35205899 A JP35205899 A JP 35205899A JP 35205899 A JP35205899 A JP 35205899A JP 3573669 B2 JP3573669 B2 JP 3573669B2
Authority
JP
Japan
Prior art keywords
fail
address
list
semiconductor memory
pseudo
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP35205899A
Other languages
Japanese (ja)
Other versions
JP2001176295A (en
Inventor
吉宏 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP35205899A priority Critical patent/JP3573669B2/en
Publication of JP2001176295A publication Critical patent/JP2001176295A/en
Application granted granted Critical
Publication of JP3573669B2 publication Critical patent/JP3573669B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体メモリを製造する工程に於ける、リペア演算方法及びそのリペア演算処理装置に関するものであり、特に詳しくは、少ないフェイル情報を利用して高速に当該リペア処理を実行出来る半導体メモリのリペア演算方法及びそのリペア演算処理装置に関するものである。
【0002】
【従来の技術】
従来より、半導体メモリのリペア処理或いはリダンダンシー演算処理は、知られており、その効率的な処理方法の改良に種々の技術が公開されて来ている。
【0003】
例えば、半導体メモリの容量を大きくするため、セグメントサイズは拡大、セグメント数は増加し、リペアを行うためのスペアライン数も増加している。そのため、図15に示す様なアルゴリズムを使用した、テストおよびリペア装置に関し、特開平10−289163号公報に開示されている様な、フェイル情報の記憶領域を少なくする方式や、特開平11−213695号公報に示されている様な、リダンダンシ演算を高速に行う方式等が提案されている。
【0004】
【発明が解決しようとする課題】
しかし、従来技術では、次の点が問題となっていた。
【0005】
第1の問題点は、救済率の低下である。その理由は、複数のセグメントに跨るスペアラインにより、組み合わせが複雑になったためである。
【0006】
つまり、あるセグメント内の最適な演算結果が、別のセグメントの最適な演算結果とならず、リペアが不可と判断してしまう場合が生じるためである。
【0007】
図15に例示する様な、従来のラインフェイルを先に確定する方法では、リペア可となる例を、図13に示し又、リペア不可となる例を、図14に示す。
【0008】
上記の例では、既に、上下セグメントに共通に使用可能なXスペアラインを先に確定しているため、下側のセグメントに未確定のフェイル素子が残ってしまう。
【0009】
第2の問題点は、処理時間の遅れである。その理由は、セグメントサイズやスペアラインの増加により、フェイル素子のカウントやサーチなどに時間がかかるようになったためである。
【0010】
従来の方法では、図4に示す様なフェイル情報を直接2次元配列で表現しているため、セグメントサイズやスペアラインに合わせて処理時間が増加する。
【0011】
第3の問題点は、記憶領域の増加である。その理由は、図16に示す様な従来の手段では、2次元でフェイル情報を記憶していたため、リペアできるフェイルの数の増加に対して、その記憶領域を増加させる必要があり、併せてフェイル素子でない部分の割合がふえたためである。
【0012】
その他、特開平10−107069号公報には、カウンタを使用してスペア処理の順序を決定する方法が示されているが、係る方法は、当該フェイル情報を作成する手段が、従来と変わりがないので、メモリ数の減少やリペア処理速度の向上に影響を与えるものではなく、又、特開平11−16390号公報は、フェイル情報をツリー構造のテンプレートを使用して処理する方法が記載されているが、係る方法では、当該リペア処理が複雑となり、処理速度の向上、記憶領域の削減には、効果が無い。
【0013】
本発明の目的は、上記した従来技術の欠点を改良し、セグメント内のフェイルパターンを、擬似セグメントに区分してそのサイズを考慮して演算処理を行うと共に、リスト型データ構成を適用し、存在するフェイル情報の記憶領域のみを確保する様にする事によってデータ記憶領域サイズの縮小を可能とし且つ演算処理も高速化される半導体メモリのリペア演算方法及び半導体メモリのリペア演算処理装置を提供するものである。
【0014】
【課題を解決するための手段】
本発明は上記した目的を達成するため、以下に記載されたような技術構成を採用するものである。
【0015】
即ち、本発明に係る第1の態様としては、半導体メモリに含まれるフェイル素子のフェイルアドレスを抽出する第1ステップと、抽出した前記フェイルアドレスのうち、XアドレスとYアドレスから選択される一方のアドレスが同じであるフェイル素子を抽出する第 2 ステップと、前記第2ステップで抽出されたフェイル素子と、他方のアドレスが同じであるフェイル素子を抽出する第3ステップと、前記第3ステップで抽出されたフェイル素子と前記一方のアドレスが同じであるフェイル素子を抽出する第4ステップと前記第2ステップから第4ステップを,抽出されるフェイル素子が無くなるまで繰り返し、抽出されたフェイル素子からなる擬似セグメントグループを形成する第5ステップと、前記半導体メモリに予め設けられているスペアラインを前記擬似セグメントグループ毎に割り当てる第6ステップと、前記スペアラインが割り当てられていないフェイル素子の有無および未使用の前記スペアラインの有無を判断する第7ステップとを含む半導体メモリのリペア演算方法であり、又、本発明に係る第2の態様としては、半導体メモリのリペア演算処理装置であって、半導体メモリから個々のメモリについてフェイルの有無を検出し得られたフェイル情報を出力するフェイル読み取り手段と、前記フェイル情報から、フェイルが発生しているフェイル素子を抽出して、前記半導体メモリにおけるアドレスのうちXアドレスもしくはYアドレスのいずれか一方が同じであるフェイル素子からなる擬似フェイルグループを形成し、フェイル素子の前記半導体素子におけるアドレスと、該フェイル素子が前記擬似フェイルグループのいずれに属するかを示す情報とを含むフェイル情報テーブルを作成するリスト作成手段と、前記フェイル情報テーブルを記憶する記憶手段と、前記記憶手段に記憶された前記フェイル情報テーブルに従って、前記半導体メモリに予め設けられているスペアラインを前記擬似セグメントグループ毎に割り当てるリペア処理手段とから構成される半導体メモリのリペア演算処理装置である。
【0016】
【発明の実施の形態】
本発明に係る当該半導体メモリのリペア演算方法及び当該半導体メモリのリペア演算処理装置は、上記した様な技術構成を採用しているので、特に、本発明に於いて、上記した第1の問題を解決する為に、セグメント内のフェイルパターンを、擬似セグメントに区分して、そのサイズを考慮して演算処理を行う様に構成されており、又、本発明に於いては、上記した第2と第3の問題を解決する為に、リスト型データ構成を適用し、存在するフェイル情報の記憶領域のみを確保する様に構成したものであるので、データ記憶領域サイズの縮小が可能となると同時に、演算処理も高速化される半導体メモリのリペア演算方法及び半導体メモリのリペア演算処理装置を容易に得られることになる。
【0017】
【実施例】
以下に、本発明に係る当該半導体メモリのリペア演算方法及び当該半導体メモリのリペア演算処理装置の一具体例の構成を図面を参照しながら詳細に説明する。
【0018】
即ち、図1は、本発明に係る当該半導体メモリのリペア演算処理装置100の一具体例の構成を示すブロックダイアグラムであって、図中、半導体メモリの製造工程に於けるリペア処理装置100であって、被検査メモリに於けるフェイル状態となっているフェイル素子を適宜のデータ装置を用いて検出し、そのフェイル検査の結果が格納されているフェイルメモリ21から個々の素子についてフェイルの有無を検出するフェイル読み取り手段22、当該フェイル読み取り手段22から出力されるフェイル情報から、フェイル状態が発生しているフェイル素子のみを選択抽出して、当該個々のフェイル素子の被検査メモリでのアドレスに応じて、擬似セグメントテーブル30、フェイル情報テーブル31、X、Yリストテーブル32等を作成するリスト作成手段23、当該リスト作成手段23により形成された当該擬似セグメントテーブル30、フェイル情報テーブル31、X、Yリストテーブル32等を記憶する記憶手段40及び、当該記憶手段40に記憶された当該各情報に従って、リペア処理を実行するリペア処理手段24とから構成されている半導体メモリのリペア演算処理装置100が示されている。
【0019】
つまり、当該フェイルメモリ21には、フェイル状態が確認された個々のフェイル素子の当該被検査メモリでのアドレスが格納されているものである。
【0020】
又、図1に於いては、当該記憶手段40の他に、好ましくは当該リペア処理手段24によって処理されたリペア結果を記憶するリペア処理結果記憶手段33が設けられており、係る当該記憶手段40と当該リペア処理結果記憶手段33は、適宜のデータベース手段25に保持されているものである。
【0021】
尚、当該リペア処理結果記憶手段33の情報は、当該フェイル読み取り手段22に報知されて、以後、リペアされたアドレスと同一のアドレスの当該被検査メモリでのフェイル素子は読み込まない様にマスクを掛ける様に構成されている事も望ましい。
【0022】
つまり、本発明に係る当該半導体メモリのリペア演算処理装置に於いては、半導体メモリを製造するリペア工程のリダンダンシ演算に関し、フェイル情報をリスト型データ構造で記憶、パターンを擬似セグメント化して処理することを特徴とするものであって、その基本的な操作に関しては、図2に示す様な演算処理フローが一例として採用されるものである。
【0023】
本発明に係る当該半導体メモリのリペア演算処理装置100に付いて更に詳細に説明するならば、フェイル読出手段22では、図2に於けるフローチャートに示すフェイル情報受取処理S1を実行する。
【0024】
つまり、当該フェイル読出手段22では適宜のテスタ装置のフェイル検査の結果が格納されているフェイルメモリ21をスキャンして、フェイルと判定された当該フェイル素子のアドレスなどのフェイル情報、例えば図7に例示される様なデータ情報、をリスト作成部23へ送る。
【0025】
さらに、当該フェイル読出手段22は、リスト作成手段23からリペアの確定情報を受取り、そのアドレスに関しては継続して読み取らないという機能を持つ。
【0026】
リスト作成部23では、図2に於けるフローチャートに示すフェイル情報作成処理S2からフェイル終了判定処理S6までが処理される。
【0027】
即ち、当該フェイル情報作成処理S2では、フェイル読出手段22から受取ったフェイル情報を、データベース25のフェイル情報へ追加する。
【0028】
一方、図2に於けるフローチャートに示す、当該擬似セグメント&リスト作成処理S3では、擬似セグメント30、フェイルリスト32、フェイル情報31の各テーブルの作成を行う。
【0029】
即ち、フェイルリストテーブル32上のアドレスと新規のフェイル素子のアドレスとを比較して、新規のアドレスならば該当リストへの追加を行い、既存ならばリストの新規作成を行う。
【0030】
本発明に於て使用される、データベース25に含まれるテーブルの基本構造の一例を図3に示す。擬似セグメントテーブル30は、図5に示す様なフェイルパターンで構成される複数個の擬似的なセグメント51〜54を表わすものであり、フェイルリスト32への番号を持つ。
【0031】
処で、本発明に係る当該半導体メモリのリペア演算方法は、上記した様に半導体メモリに含まれるフェイル素子のフェイルアドレスを抽出する第1ステップと、抽出した前記フェイルアドレスのうち、XアドレスとYアドレスから選択される一方のアドレスが同じであるフェイル素子を抽出する第 2 ステップと、前記第2ステップで抽出されたフェイル素子と、他方のアドレスが同じであるフェイル素子を抽出する第3ステップと、前記第3ステップで抽出されたフェイル素子と前記一方のアドレスが同じであるフェイル素子を抽出する第4ステップと、前記第2ステップから第4ステップを,抽出されるフェイル素子が無くなるまで繰り返し、抽出されたフェイル素子からなる擬似セグメントグループを形成する第5ステップと、前記半導体メモリに予め設けられているスペアラインを前記擬似セグメントグループ毎に割り当てる第6ステップと、前記スペアラインが割り当てられていないフェイル素子の有無および未使用の前記スペアラインの有無を判断する第7ステップとを含む半導体メモリのリペア演算方法であり、かかるリペア演算方法においては、当該擬似セグメントグループは、例えば、以下に示す様な方法で形成される
【0032】
即ち、図4に示す様な、全フェイル素子の中から、アドレス上に於て、同一のX方向ライン或いは同一のY方向のラインに、同時に発生している複数個のフェイル素子を優先的にグループ化する様に構成されものである。
【0033】
例えば、X方向にY方向ラインのそれぞれについてフェイル素子が存在するか否かを検出し、もし、フェイル素子が存在している場合には、当該フェイル素子の存在するYラインの方向にサーチを実行して、当該Yラインに別のフェイル素子が存在しているか否かを検出する。
【0034】
そして、その検出結果から、それぞれのフェイル素子間の関連性を判断する様にしたものである。
【0035】
つまり、本発明に於ける当該擬似セグメントグループは、フェイル状態にある全フェイル素子の被検査メモリでのアドレスから、相互に関連性の高い当該フェイル素子を複数個集合せしめて擬似セグメントグループを複数個形成するものである。
【0036】
具体的には、本発明に係る当該フェイル情報テーブルを形成する場合には、例えば、先ずアドレスをY方向に固定して、つまり(0)に固定して、Xアドレスの方向にサーチする。
【0037】
次に、当該Yライン(0)に付いて、X方向に最後までサーチしたら、次には、次のYライン、つまりY(1)ラインに付いて、同様にX方向にサーチを行うものである。
【0038】
かかる操作を繰り返す事によって、図4に示す様なフェイル情報テーブル10が出来上がる。
【0039】
次に、係るフェイル情報テーブル10から、図5に示す様な当該擬似セグメントテーブル12を形成する場合には、例えば、当該フェイル情報テーブル10に於て、先ずアドレスをY方向に固定して、Xアドレスの方向にサーチする。
【0040】
その後、フェイル素子が存在しているY方向ラインについても同時に別のフェイル素子が存在しているか否かを検出する。
【0041】
次に、図4に於ける全てのフェイル素子の内、例えば、網かけしてあるフェイル素子群は、4つのX方向に存在しているフェイル素子の一つのフェイル素子について、Y方向に更に2個のフェイル素子が存在していることから、これらのフェイル素子は、互いに何等かの強い関連性を互いに持っているものと判断されるので、これらを一つのグループとして処理する事にして、一か所に集中させ、擬似セグメントグループ51を形成する。
【0042】
同様に、次にYラインに於けるY(4)とY(19)に於けるフェイル素子も互いに強い関連性を有しているものと判断出来るので、一か所に集中させ、擬似セグメントグループ52を形成する。
【0043】
又、X=CF、Y=EDのアドレスにあるフェイル素子は、他のフェイル素子とは何等の強い関連性を有するものとは認められないので、当該フェイル素子単独で擬似セグメントグループ53を形成する。
【0044】
同様に、Y(EF)とY(FF)のラインにあるフェイル素子は、互いに強い関連性を有しているものと判断出来るので、一か所に集中させ、擬似セグメントグループ54を形成する。
【0045】
以上のように繰り返しリスト作成を行うと、図5に示される擬似セグメントテーブル12が形成される事になる。
【0046】
尚、図5中、擬似セグメントNo1が擬似セグメント51であり、擬似セグメントNo2は擬似セグメント52に該当する。また、この状態のリスト構造を図6に示す。
【0047】
つまり図6は、図5に示されたセグメントグループを構成するフェイルリストと各フェイル素子の関連をポインターで示した図である。
【0048】
本発明に於いては、次いで、擬似セグメント&リスト作成処理S3に於て、図5に示す擬似セグメントテーブル12から各種のテーブル、つまり、擬似セグメントテーブル14、フェイル情報テーブル15、X、Yリストテーブル16、17が新規に作成される。
【0049】
本発明に係る当該擬似セグメントリスト30には、図7(A)の擬似セグメントテーブル14に示す様に、例えば、XリストNo、YリストNo、Xリスト数及びYリスト数が含まれている事が望ましく、又、当該フェイル情報テーブル32には、図7(B)のフェイル情報テーブル15に示す様に、例えば、フェイル状態にある個々のフェイル素子の被検査メモリでのアドレス、擬似セグメントNo、及び、上記したポインタとしての機能を有する次リストNoが含まれている事が望ましい。
【0050】
更には、図7(C)及び(D)に示す様な、当該X、Yリストテーブル16、17のそれぞれには、それぞれのX方向又はY方向のアドレス、先頭フェイルNo、フェイル数及びポインタとしての機能を有する次Xリストテーブル又は、次YリストテーブルのNoが含まれている事が望ましい。
【0051】
此処で、先ず、本発明に使用されるフェイル情報テーブル15の作成方法の一例を説明するならば、先ず、図5の擬似セグメントテーブル12の左上に在るフェイル素子(13、0)を選択し、そのアドレスを当該フェイル情報テーブル15のフェイルNo1の欄に記入すると共に、当該フェイル素子(13、0)は擬似セグメントNo1のグループに存在しているので、当該擬似セグメントNoの欄に1と記入し、更に当該フェイル素子(13、0)が、他のフェイル素子のと如何なる位置関係を持っているかを示す次No欄に(0、2)と記入する。
【0052】
これは、図5に示す様に、当該フェイル素子(13、0)の同一アドレスのYライン上に接続している他のフェイル素子のアドレスは(6E、0)であり、又、同一アドレスのXライン上にはなにも接続されていない。
【0053】
その為、同一アドレスのYライン上には、以下に説明するフェイルNo2の欄に記入されるフェイル素子(6E、0)のフェイルNo2の数値である2が書き込まれ、一方、同一アドレスのXライン上には、なにも接続されていないので、0が記入され(0、2)となっている。
【0054】
同様に、当該フェイル情報テーブル15のフェイルNo2のアドレス欄には、フェイル素子(6E、0)が記入されると共に、当該フェイル素子(6E、0)は擬似セグメントNo1のグループに存在しているので、当該擬似セグメントNoの欄に1と記入し、更に当該フェイル素子(6E、0)が、同一アドレスのYライン上にフェイル素子(6F、0)と接続し、又、同一アドレスのXライン上には、何も接続されていないので、当該フェイルNoには、当該フェイル素子(6F、0)のフェイルNoである3が採用されて(0、3)と記入される。
【0055】
一方、次のフェイル素子(6F、0)が選択される事によって、当該フェイル情報テーブル15のフェイルNo3のアドレス欄には、フェイル素子(6F、0)が記入されると共に、当該フェイル素子(6F、0)は擬似セグメントNo1のグループに存在しているので、当該擬似セグメントNoの欄に1と記入し、更に当該フェイル素子(6F、0)が、同一アドレスのYライン上にフェイル素子(AB、0)と接続し、又、同一アドレスのXライン上には、フェイル素子(6F、80)と接続しているので、当該フェイルNoには、当該フェイル素子(AB、0)を示すフェイルNo4の値である4と、又当該フェイル素子(6F、80)を示すフェイルNo9の値である9とが選択されて、(9、4)と記入される。
【0056】
上記した様な方法により、当該フェイル情報テーブル15が完成する。
【0057】
又、擬似セグメントテーブル14の構成について説明するならば、擬似セグメント12のフェイル素子の被検査メモリでの配置アドレスから、当該擬似セグメント12に於けるセグメント51のグループに付いて、擬似セグメントテーブルNo1レコードと決定し、当該擬似セグメントテーブルNo1レコードの各フィールドのXリストNoを1(Xリストテーブル16のリストNo1に対応)、YリストNoを1(Yリストテーブル17のリストNo1に対応)、Xリスト数を4、Yリスト数を3とする。
【0058】
尚、擬似セグメントテーブル14に於けるXリスト数とYリスト数により、当該それぞれの擬似セグメントの大きさを表す事になる。
【0059】
又、当該擬似セグメントテーブル14に於ける擬似セグメントNo2は、当該擬似セグメントグループ52のフェイル素子の情報を他のテーブルとの関連で示すものであって、擬似セグメントテーブルNo2レコードの各フィールドのXリストNoを5、YリストNoを2、Xリスト数を3、Yリスト数を2とする。
【0060】
これは、当該擬似セグメントテーブルNo2レコードに於ける最初のフェイル素子(4F、4)は、当該フェイル情報テーブル15のフェイルNo5に相当し、且つXリストテーブル16のリストNo5レコードのXアドレス(4F)及びYリストテーブル17のリストNo2レコードの、Yアドレスを(4)に対応している。
【0061】
以下、同様の方法で擬似セグメントテーブル14が形成される。
【0062】
また、X、Yリストテーブル16、17に関しては、先ず、Xリストテーブル16のリストNo1レコードの、Xアドレスを(13)、先頭フェイルNoを1、フェイル数を1、次Noを0とする。
【0063】
一方、Yリストテーブル17のリストNo1レコードの、Yアドレスを(0)、先頭フェイルNoを1、フェイル数を4、次Noを4とする。この次Noは同一擬似セグメント内のリストを示すポインタである。
【0064】
つまり、当該Xリストテーブル16のリストNo1レコードは、当該擬似セグメントテーブル14に於けるXリストNoの1と対応するものであり、当該擬似セグメントグループ1に於けるフェイル状態にあるフェイル素子の被検査メモリでのアドレス(13、0)のXアドレスに関する情報を他のテーブルに於ける情報と関連を持たせる様に構成するものであって、その先頭フェイルNoは、当該フェイル情報テーブル15に於けるフェイルNo1である事を示しており、又フェイル数とは、図5に於いて当該フェイル素子(13、0)から同一アドレスのXライン上に見たフェイル素子の数を示すものであって、本件具体例では、当該フェイル素子は(13、0)のアドレスに一個しかないので、当該フェイル数の欄は1となっている。
【0065】
又、次Noには、当該フェイル素子の同一アドレスのYライン上に繋がっている次のフェイル素子のアドレスは、当該フェイル情報テーブル15のリストからフェイルNo2が該当する事が判明しているので、当該フェイルNo2の2が記載されている。
【0066】
以下同様の考え方で当該Xリストテーブル16が構成されている。
【0067】
一方、図7(D)のYリストテーブル17のリストNo1レコードは、当該擬似セグメントテーブル14に於けるYリストNoの1と対応するものであり、当該擬似セグメントグループ1に於けるフェイル素子の被検査メモリでのアドレス(13、0)のYアドレスに関する情報を他のテーブルに於ける情報と関連を持たせる様に構成するものであって、その先頭フェイルNoは、当該フェイル情報テーブル15に於けるフェイルNo1である事を示しており、又フェイル数とは、図5に於いて当該フェイル素子(13、0)から同一アドレスのYライン上に見たフェイル素子の数を示すものであって、本件具体例では、当該フェイル素子は(13、0)の0アドレスから右方向に4個のフェイル素子が連続して存在しているので、当該フェイル数の欄は4となっている。
【0068】
又、次Noには、当該フェイル素子の同一アドレスのYライン上に繋がっている次のフェイル素子のアドレスは、当該フェイル情報テーブル15のリストからフェイルNo4が該当する事が判明しているので、当該フェイルNo4の4が記載されている。
【0069】
以下同様の考え方で当該Yリストテーブル17が構成されている。
【0070】
一方、当該フェイル情報テーブル15に於ける擬似セグメントNoの欄には、フェイルNo1のフェイル素子(13、0)が擬似セグメントNo1、つまり擬似セグメントグループ51内に存在している事を示す為に、1が記入されている。
【0071】
同様に、フェイルNo2のフェイル素子(6E、0)、フェイルNo3のフェイル素子(6F、0)、フェイルNo4のフェイル素子(AB、0)の各各が擬似セグメントNo1、つまり擬似セグメントグループ51内に存在している事を示す為に、それぞれ1が記入されている。
【0072】
又、フェイルNo5のフェイル素子(4F、4)は擬似セグメントNo2、つまり擬似セグメントグループ52内に存在している事を示す為に、2が記入されている。
【0073】
本発明に於て使用される、データベース25に含まれるテーブルの基本構造の一例を図3に示す。擬似セグメントテーブル30は、フェイルパターンで構成される複数個の擬似的なセグメント51〜54を表わすものであり、フェイルリスト32への番号を持つ。
【0074】
図7の例は、上記の様に、図3に示した、基本構成にリスト数など補助的なデータフィールドを加えたものである。
【0075】
此処で、上記した各種のテーブルの形成手順をより具体的に説明する。
【0076】
即ち、上記の各テーブルは、予めフェイル情報テーブル15を作成しておき、それを基に他のテーブルを作成するものであっても良いが、当該フェイル情報テーブル15を作成しながら、残りのテーブルを逐次形成していく方法であっても良い。
【0077】
つまり、今、最初のフェイル素子の被検査メモリでのアドレス(13、0)をフェイル情報受取処理S1で受取った時、図8(B)に示す様に、フェイル情報作成処理S2でフェイル情報テーブルのフェイルNo1レコードの、アドレス欄にアドレス(13、0)、次Noの欄に(0, 0)を追加する。
【0078】
フェイルNoは1から始めると定義し次No(0, 0)はX、Y共に次のフェイルにつながるポインタが無いことを表わす。
【0079】
この段階では、当該フェイル素子(13、0)が次に同一アドレスのYライン上及び同一アドレスのXライン上に接続される隣接するフェイル素子のアドレスが決まっていないので、次Noの欄には(0、0)が記入され、又当該フェイル素子(13、0)の擬似セグメントグループNoも未だ決まっていないので、0と記入しておく。
【0080】
一方、図8(C)に示すXリストテーブル16に於ては、当該図8(B)のフェイル情報テーブルを参照して、リストNoの欄には当該フェイル情報テーブル15の第1の欄に対応する1が記入されると共に、Xアドレス欄には、13、先頭フェイルNoの欄には、1、フェイル数の欄には、1が記入され、次Noの欄には、如何なるフェイル素子が接続されるか未定であるので、0が記入される。
又、図8(D)に示すYリストテーブルに於ては、当該図8(B)のフェイル情報テーブルを参照して、リストNoの欄には当該フェイル情報テーブル15の第1の欄に対応する1が記入されると共に、Yアドレス欄には0、先頭フェイルNoの欄には、1、フェイル数の欄には、1が、又次Noの欄には、如何なるフェイル素子が接続されるか未定であるので、0が記入される事になる。
【0081】
そして、当該擬似セグメントテーブル14では、XリストNoとYリストNoの欄には、当該図8(B)のフェイル情報テーブルの第1の欄に対応する1が記入されると共に、Xリスト数欄及びYリスト数欄には、それぞれ1が記入される事になる。
【0082】
その後、第2のフェイル素子(6E、0)が検出された場合には、図9(B)に示す様に、フェイル情報作成処理S2でフェイル情報テーブルのフェイルNo2のレコードのアドレス欄にアドレス(6E、0)、次Noの欄に(0, 0)を追加する。
【0083】
この時点で、前記したフェイル素子(13、0)は、同一アドレスのYライン上に当該フェイル素子(6E、0)のフェイル素子が接続されることになり、又同一アドレスのXライン上にはなにも接続されないので、フェイルNo1レコードの次Noの欄は(0, 2)と書き換えられる。
【0084】
この場合の2は、当該フェイル情報テーブル15のフェイルNo2の2に対応させているものである。
【0085】
係るフェイル情報テーブル15にフェイルNo2が書き加えられた事により、図9(C)に示すXリストテーブル16に於ては、当該図9(B)のフェイル情報テーブルを参照して、リストNoの欄には当該フェイル情報テーブル15の第2の欄に対応する2が記入されると共に、Xアドレス欄には、6E、先頭フェイルNoの欄には、2、フェイル数の欄には、1が記入され、又次Noの欄には、如何なるフェイル素子が接続されるか未定であるので、0が記入される事になるが、前記したリストNo1に於ける当該次Noの欄の0の値が、2に書き換えられる事になる。
【0086】
又図9(D)に示すYリストテーブル17に於ては、当該図9(B)のフェイル情報テーブルを参照して、同一アドレスのXライン上のアドレスは変化していないので、リストNoの欄は1のままとなり、Yアドレス欄も0のままで、又先頭フェイルNoの欄も1のままである。
【0087】
一方、フェイル数の欄には、同一アドレスのYライン上に2個目に配列されたフェイル素子であることから2が記入される事になる。
【0088】
そして、図9(A)に示す当該擬似セグメントテーブル14では、XリストNoとYリストNoの欄の1の値は変化なく、Xリスト数欄が1から2に書き換えられ、Yリスト数欄の1の値は変化なしとなる。
【0089】
上記した操作を繰り返し実行する事によって、図7(A)乃至図7(D)に示すそれぞれのテーブル14〜17が完成する事になる。
【0090】
その場合に於ける当該擬似セグメントテーブル14に於けるNo1レコード各フィールドのXリストNoは1、YリストNoは1、Xリスト数は4、Yリスト数は3となっている。
【0091】
次に、フェイル素子(6E、0)を受け取った時、最初のフェイル処理と同様にフェイル情報テーブル15のNo2レコードに、アドレス(6E、0)、次No(0, 3)を追加するが、その場合の手順をより詳細に以下に説明する。
【0092】
即ち、Xリストテーブルにはアドレス(6E)を持つリストが存在しないためリストNo2レコードにアドレス(6E)ほかの追加を行なう。
【0093】
次にYリストテーブルをサーチするとフェイル(6E, 0)と同じYアドレス(0)であるリストNo1を発見するため、リスト追加処理と、擬似セグメント処理を以下の手順で行う。
【0094】
(Step1): 発見したテーブルの、該当レコード(リストNo1)のフェイル数フィールドをインクリメントし2とする。
【0095】
(Step2): リストNo1レコードの先頭フェイルNoである1を、フェイル情報テーブルからサーチし、そのアドレス(13、0)を得る。
【0096】
Y方向のリストを作成するため、フェイルアドレス(13、0)のフェイルNo2を、次Noに追加し(0、2)とする。
【0097】
(Step3): フェイルNo1の擬似セグメントNo1より、擬似セグメンテーブルのNo1レコードのXリスト数をインクリメントし2とする。
【0098】
(Step4): 擬似セグメンテーブルのNo1レコードより、XリストNoが1から始まることが分るため、Xリストテーブル上のリストNo1レコードの次Noを2とする。
【0099】
同様にして、次にフェイル素子(6F、0)を受取った時、最初のフェイル処理と同様にフェイル情報テーブルのNo3レコードに、アドレス(6E、0)、次No(9、4)を追加する。
【0100】
上記の操作を繰り返す事によって、フェイル情報テーブルの擬似セグメントNoの欄を除いて一連のテーブルが完成する。
【0101】
この様に、当該フェイルリスト32を構成するXリストテーブル32−1とYリストテーブル32−2は、同一のアドレスで構成されるリスト情報を持つ。
【0102】
一方、フェイル情報テーブル31はフェイルのアドレスや同一のアドレスを持つフェイル素子へのつながりを表わすポインタ情報(例えば、図7に示す様な次No(X、Y))を持つ。
【0103】
又、図2に於けるフローチャートに示すアドレス確定判定処理S4では、スペアラインの数などを判定基準として確定判断を行う。
【0104】
更に、図2に於けるフローチャートに示すアドレス確定判定処理S4では、ペア読出手段(図示せず)へ通知処理S5では、当該アドレスが確定ならば、フェイル読出手段22へ確定通知を行うとともにデータベース25へ、確定したスペアラインを通知しその結果を保管する。
【0105】
又、当該アドレス確定判定処理S4に於いて、当該アドレスが確定していない場合には、読出通知処理S5をパスして、フェイル終了かどうかを判断するステップS6に進むことになる。
【0106】
フェイル終了判定処理S6では、未読み出しのフェイル情報が無いか読出手段22と通信を行い、残りがあれば、フェイル情報受取処理S1に戻り、上記した判断処理を次の読み出しへ移して、上記した各ステップの処理を繰り返し実行し、その後再度未読み出しのフェイル情報が無いか否かを判断して、全て読込ならば、後述するリダンダンシ演算へ処理を移す。
【0107】
リダンダンシ演算手段24では、確定ラインサーチ処理S7からスペア残判定処理12までを実行する。
【0108】
確定ラインサーチ処理S7では、擬似セグメントテーブル30やフェイルリストテーブル31を参照して、確定するスペアラインとそのアドレスを決定する。
さらに、セグメント内の擬似セグメントの数と残りスペアライン数を比較して、リペア不可判定を行う機能も持つ。フェイル情報更新処理S8では、確定したラインやフェイル素子に対し確定フラグを立てる。
【0109】
本発明に於けるフェイル素子に関する擬似セグメントの数と残りスペアライン数とを比較してリペアが可能か否かを判断する具体的な方法は、従来周知の技術を使用する事が可能である。
【0110】
擬似セグメント&リスト更新処理S9では、各テーブルのリスト情報の更新を行う。確定ライン保管処理S10では、確定したスペアラインとそのアドレスをデータベース25へ通知する。
【0111】
未処理フェイル判定処理S11では、全てのフェイル素子が救済されていれば処理を終了し、スペア残判定処理S12では、スペアラインがなくなった場合に終了する。
【0112】
上記した様に、本発明に於ける当該半導体メモリのリペア演算処理装置100を使用して半導体メモリのリペア演算方法を実行する場合には、図2に示す様に、フェイル情報作成処理S2で、フェイル素子の被検査メモリでのアドレスなどの情報を記憶するフェイル情報テーブル10を作成する。そして、擬似セグメント&リスト作成処理S3で、フェイル素子の並び方など表現する擬似セグメントテーブル12と図7(C)及び(D)に示す様なX、Yリストテーブル16、17を、既存のフェイルリストと比較して作成する。さらに、確定ラインサーチ処理S7から確定ライン保管処理S10までのリダンダンシ演算処理で、各テーブルを参照して、スペアラインを使用するアドレスを決定して、フェイル素子の救済解を求める。これにより、フェイル情報の記憶領域の削減、および演算処理の高速化と救済率の向上を可能にする。
【0113】
ここで、本発明に於いて使用される当該擬似セグメントテーブル群51〜54の個々の擬似セグメントグループとX、Y方向に予め設けられているスペアラインの数とを個別に比較するに際しては、当該個々の擬似セグメントグループのサイズの大きいものから順に選択して、当該スペアライン数との比較処理を実行する様に制御される事が好ましい。
【0114】
又、本発明に於いては、当該擬似セグメントテーブル14、当該フェイル情報テーブル15、当該X、Yリストテーブル16、17は、当該比較処理が実行されて所定のフェイル素子群のリペア処理が確定した後には、残存しているフェイル素子に関する最新情報が表示される様にそれぞれに対して更新処理を実行する更新手段27が設けられている事も望ましい。
【0115】
次に、リダンダンシ演算部の処理をデータベースの例(図7)とリペア結果の例(図10)を使って説明する。
【0116】
確定ラインサーチ処理7では、サイズ(X方向とY方向のリスト数の和)が最大の擬似セグメント中のフェイル素子数が最大のリストを選択する。擬似セグメントテーブルのサーチにより、セグメントNo1がサイズ7で最大である。
【0117】
その中のリストのうち、フェイル素子数が最大であるリストは、Yリストテーブルのサーチにより、フェイル数が4であるリストNo1のYアドレス(0)と選択される(図10、確定▲1▼)。
【0118】
フェイル情報更新処理8では、確定したラインや救済されたフェイル素子に確定フラグを立てるなどの処理を行う。
【0119】
フェイル情報テーブルに関しては、図11(B)に示すように、フェイルNo1から4が含まれる擬似セグメントNoを0して、リストを示す次Noも( 0, 0 )とし救済されたことを表わす。
【0120】
擬似セグメント&リスト更新処理S8では、確定したスペアラインに関するテーブルの更新を行う。Yアドレス(0)のスペアラインが確定したため、図11(A)の擬似セグメントテーブルに示すように、No1セグメントのXリストNoは3、YリストNoは4、それぞれのリスト数である、Xリスト数は1、Yリスト数は2となる。また、Yリストテーブルに関し、確定したリストNo1レコードを削除し、さらにXリストテーブルに関して、救済されたフェイル素子に関係するリストの更新も行う。
【0121】
確定ライン保管処理S10では、使用確定となったスペアライン情報の保管と、利用可能なスペアラインのデクリメントなど、スペアラインに関する処理を行う。
【0122】
未処理フェイル判定処理S11で未処理のフェイル素子があり、スペア残判定処理S12で、スペアラインの残りがあるため、次のリスト処理を行う。
【0123】
次の確定ラインサーチ処理S7では、セグメント52がサイズ6で最大となるため、Yアドレス(4)のスペアラインが選択される(確定▲2▼)。
【0124】
ただし本例では、XとYリストが最大が同じ数のときはYとしている。
【0125】
順次、演算処理を行うと図10の、確定▲7▼までの結果となる。
【0126】
最後にフェイルNo12が確定する直前のデータベースの例を図12に示す。
【0127】
図2の演算処理フローの確定ラインサーチ処理7で、擬似セグメントテーブルのNo4セグメントが選択され、フェイル情報更新処理S8以下が実行される。
【0128】
その結果、擬似セグメントテーブルの全レコードが削除され、他のテーブルも更新される。
【0129】
未処理フェイル判定処理S11では、擬似セグメントテーブルにデータが無いことから、全フェイル素子が救済されたと判断し演算処理を終了する。
【0130】
本発明に係る他の具体的に付いて説明するならば、図7に示す複数セグメントの例として、確定ラインサーチ処理7を次の処理を追加して実施する。セグメント内の全ての擬似セグメントの合計と、残りのスペアラインの合計とが同数の場合に、該当するセグメントの全てフェイル素子を先に救済する。
【0131】
また、セグメント内の擬似セグメントの短いリストの合計は、そのセグメント必要なスペアラインの最低限度(必要条件)となるため、残りのスペアラインよりも多い場合は、救済不可と判定することが出来る。
【0132】
本処理により、図10のように救済を成功することが可能となり、また、救済不可の判定を高速化することが可能となる。
【0133】
以上説明した様に、本発明に係る半導体メモリのリペア演算方法は、基本的には、以下の様な技術構成を採用しているものである。即ち、半導体メモリの製造工程に於けるリペア処理工程でのリペア演算方法であって、検出された当該メモリのフェイル情報から、フェイル状態にある全てのフェイル素子を選択抽出し、当該選択抽出された全フェイル素子のそれぞれの被検査メモリでのアドレスから、相互に関連性の高い当該フェイル素子を複数個集合せしめた擬似セグメントグループを複数個形成すると共に、擬似セグメントテーブルを作成し、同時に、当該全フェイル素子の個々のアドレス上に於ける関連性を確保する為に、フェイル情報テーブル及びX、Yリストテーブルとを作成し、当該擬似セグメントテーブル群の個々の擬似セグメントグループとX、Y方向に予め設けられているスペアラインの数とを個別に比較して、リペアが可能か否かを判断する様に構成されている半導体メモリのリペア演算方法である。
【0134】
又、本発明に係る当該半導体メモリのリペア演算方法の具体的に於いては、当該擬似セグメントグループは、全フェイル素子の中から、被検査メモリでのアドレス上に於て、同一のX方向ライン或いは同一のY方向のラインに、同時に発生している複数個のフェイル素子を優先的にグループ化する様に構成されている事が望ましい。
【0135】
同様に、本発明に係る当該半導体メモリのリペア演算方法に於いては、当該擬似セグメントテーブル群の個々の擬似セグメントグループとX、Y方向に予め設けられているスペアラインの数とを個別に比較するに際しては、当該個々の擬似セグメントグループのサイズの大きいものから順に選択して、当該スペアライン数との比較処理を実行する様に構成する事も好ましい。
【0136】
一方、本発明に於ける当該半導体メモリのリペア演算方法に於いては、当該擬似セグメントテーブル、当該フェイル情報テーブル、当該X、Yリストテーブルは、当該比較処理が実行されて所定のフェイル素子群のリペア処理が確定した後には、残存しているフェイル素子に関する最新情報が表示される様にそれぞれに対して更新処理が実行されるものである様に構成することも好ましい。
【0137】
【発明の効果】
以上説明したように本発明の半導体メモリのリペア演算方法及び半導体メモリのリペア演算処理装置は、上記した技術構成を採用している事から、演算処理の高速化およびフェイル情報の記憶メモリの削減が可能となる。 例えば、高速化については、Yアドレス(4)が確定した時に、関連するフェイル素子の抽出を行う処理では、従来の方法を用いた場合で、アドレス(13)から(7F)まで7回のサーチが必要であるが、本発明では、Yアドレス(4)からのリストを2回サーチするのみ実施可能である。
【0138】
また、記憶メモリの削減については、従来の方法では、図4に示すように、14個のフェイル記憶する場合にも、10×8のテーブルが必要となるため、66の領域を無駄に使用している。本発明では、図3に示すデータベースに、図6に示すリスト型構造で存在するフェイルのみ記憶領域で十分であるため、効率的といえる。
【図面の簡単な説明】
【図1】図1は、本発明に係る半導体メモリのリペア演算処理装置の一具体的の構成を示すブロックダイアグラムである。
【図2】図2は、本発明に係る半導体メモリのリペア演算方法の操作手順の具体的を示すフローチャートである。
【図3】図3は、本発明に於て使用される各種データテーブルの基本構成の例を示す図である。
【図4】図4は、本発明に於て使用されるフェイル情報の一例を示す図である。
【図5】図5は、本発明に於て使用される擬似セグメントテーブルの一例を示す図である。
【図6】図6は、本発明に於て使用される擬似セグメントテーブルに於ける各フェイル素子の関連を示すリストである。
【図7】図7は、本発明に於て使用される各種データテーブルのデータ構成の例を示す図である。
【図8】図8は、本発明に於ける各種データテーブルの変化の状態を示す図である。
【図9】図9は、本発明に於ける各種データテーブルの変化の状態を示す図である。
【図10】図10は、本発明に於けるリペア処理後の結果の一例を示す図である。
【図11】図11は、本発明に於ける各種データテーブルの変化の状態を示す図である。
【図12】図12は、本発明に於ける各種データテーブルの変化の状態を示す図である。
【図13】図13は、複数セグメントが存在する場合に於けるリペア処理に成功した例を示す図である。
【図14】図14は、複数セグメントが存在する場合に於けるリペア処理に失敗した例を示す図である。
【図15】図15は、従来に於ける半導体メモリのリペア演算方法の演算方法の一例を示すフローチャートである。
【図16】図16は、従来に於ける半導体メモリのリペア演算方法に於て使用されるデータ構造の例を示す図である。
【符号の説明】
10…フェイル情報テーブル
12…擬似セグメントテーブル
14…擬似セグメントテーブル
15…フェイル情報テーブル
16、17…X、Yリストテーブル
21…フェイルメモリ
22…フェイル読み取り手段
23…リスト作成手段
24…リペア処理手段
25…データベース手段
27…更新手段
30…擬似セグメントテーブル
31…フェイル情報テーブル
32…X、Yリストテーブル
32−1…X方向リストテーブル
32−2…Y方向リストテーブル
33…リペア処理結果記憶手段
40…記憶手段
51〜54…擬似的なセグメント
100…半導体メモリのリペア演算処理装置
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a repair operation method and a repair operation processing device thereof in a process of manufacturing a semiconductor memory. More particularly, the present invention relates to a semiconductor memory capable of executing the repair process at high speed using a small amount of fail information. The present invention relates to a repair operation method and a repair operation processing device.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, repair processing or redundancy operation processing of a semiconductor memory has been known, and various techniques have been disclosed for improving an efficient processing method.
[0003]
For example, in order to increase the capacity of a semiconductor memory, the segment size is increased, the number of segments is increased, and the number of spare lines for performing repair is also increasing. For this reason, a test and repair apparatus using an algorithm as shown in FIG. 15 is disclosed in Japanese Patent Application Laid-Open No. 10-289163, a method for reducing the storage area of fail information, and Japanese Patent Application Laid-Open No. 11-213695. As disclosed in Japanese Patent Application Laid-Open Publication No. H10-209, a method of performing a redundancy operation at a high speed has been proposed.
[0004]
[Problems to be solved by the invention]
However, the prior art has the following problems.
[0005]
The first problem is a decrease in the rescue rate. The reason is that the combination is complicated by the spare line extending over a plurality of segments.
[0006]
In other words, the optimum operation result in one segment may not be the optimum operation result in another segment, and it may be determined that repair is not possible.
[0007]
In a conventional method for determining a line fail first as exemplified in FIG. 15, an example in which repair is possible is shown in FIG. 13, and an example in which repair is impossible is shown in FIG.
[0008]
In the above example, since the X spare lines that can be commonly used for the upper and lower segments have already been determined first, undetermined fail elements remain in the lower segment.
[0009]
The second problem is a delay in processing time. The reason is that it takes time to count and search for fail elements due to an increase in the segment size and spare lines.
[0010]
In the conventional method, since the fail information as shown in FIG. 4 is directly represented in a two-dimensional array, the processing time increases in accordance with the segment size and the spare line.
[0011]
A third problem is an increase in storage area. The reason is that in the conventional means as shown in FIG. 16, the fail information is stored in two dimensions. Therefore, it is necessary to increase the storage area in response to the increase in the number of repairable failures. This is because the proportion of non-element portions increased.
[0012]
In addition, Japanese Patent Application Laid-Open No. 10-107069 discloses a method of determining the order of spare processing using a counter. However, in this method, the means for generating the fail information is the same as the conventional method. Therefore, it does not affect the reduction in the number of memories or the improvement in the repair processing speed. Japanese Patent Application Laid-Open No. H11-16390 describes a method of processing fail information using a tree-structured template. However, in such a method, the repair processing becomes complicated, and there is no effect in improving the processing speed and reducing the storage area.
[0013]
SUMMARY OF THE INVENTION An object of the present invention is to improve the above-described disadvantages of the prior art, divide a fail pattern in a segment into pseudo segments, perform arithmetic processing in consideration of the size thereof, and apply a list-type data configuration. Providing a semiconductor memory repair operation method and a semiconductor memory repair operation apparatus capable of reducing the size of a data storage area by securing only a storage area for fail information to be performed and speeding up arithmetic processing It is.
[0014]
[Means for Solving the Problems]
The present invention employs the following technical configuration to achieve the above object.
[0015]
That is, as a first aspect according to the present invention, a first step of extracting a fail address of a fail element included in a semiconductor memory, and, among the extracted fail addresses,A fail element for extracting a fail element whose one address selected from the X address and the Y address is the same. Two Step, a third step of extracting a fail element having the same address as the fail element extracted in the second step, and a fail element extracted in the third step, wherein the one address is the same as the fail element extracted in the third step. A fourth step of extracting a certain fail element;,A fifth step of repeating the second to fourth steps until there are no more fail elements to be extracted to form a pseudo segment group including the extracted fail elements;Assigning a spare line provided in the semiconductor memory in advance for each pseudo segment group6th stepThe presence or absence of a fail element to which the spare line is not allocated and the presence or absence of an unused spare line.7th stepA second aspect of the present invention relates to a repair operation processing apparatus for a semiconductor memory, which is capable of detecting presence or absence of a failure in each memory from the semiconductor memory. Fail read means for outputting the obtained fail information, and a fail element in which a fail has occurred is extracted from the fail information, and one of the X address and the Y address among the addresses in the semiconductor memory is the same. List creation means for forming a pseudo fail group composed of a fail element, and creating a fail information table including an address of the fail element in the semiconductor element and information indicating which of the pseudo fail groups the fail element belongs to; Storage means for storing the fail information table; In accordance with the stored said fail information table 憶 means, a repair processing apparatus of a semiconductor memory composed of a repair process means for assigning a spare line provided beforehand in the semiconductor memory for each of the pseudo-segment group.
[0016]
BEST MODE FOR CARRYING OUT THE INVENTION
The repair operation method of the semiconductor memory and the repair operation processing device of the semiconductor memory according to the present invention employ the above-described technical configuration. In order to solve the problem, a fail pattern in a segment is divided into pseudo segments, and arithmetic processing is performed in consideration of the size of the segment. In order to solve the third problem, a list-type data structure is applied to secure only a storage area for existing fail information. Therefore, the data storage area size can be reduced, A repair operation method for a semiconductor memory and a repair operation processing device for a semiconductor memory in which the arithmetic processing is also speeded up can be easily obtained.
[0017]
【Example】
Hereinafter, a configuration of a specific example of the repair operation method of the semiconductor memory and the repair operation processing device of the semiconductor memory according to the present invention will be described in detail with reference to the drawings.
[0018]
That is, FIG. 1 shows a repair operation processing apparatus for a semiconductor memory according to the present invention.100 of1 is a block diagram showing a configuration of a specific example, in which a repair processing apparatus 100 in a manufacturing process of a semiconductor memory, in which a fail element in a failed state in a memory to be inspected is replaced with appropriate data. Fail reading means 22 for detecting the presence or absence of a failure for each element from a fail memory 21 in which the result of the failure inspection is detected by using a device, and a fail information output from the fail reading means 22 Only a fail element in which a state has occurred is selected and extracted, and a pseudo segment table 30, a fail information table 31, an X, Y list table 32, and the like are created in accordance with the address of the individual fail element in the memory under test. List creation means 23, and the pseudo-form created by the list creation means 23 And a repair processing unit 24 for executing a repair process in accordance with the information stored in the storage unit 40. 1 shows a repair operation processing device 100 for a semiconductor memory.
[0019]
In other words, the fail memory 21 stores the addresses of the individual fail elements for which the failed state has been confirmed in the memory under test.
[0020]
Further, in FIG. 1, a repair processing result storage means 33 for storing a repair result preferably processed by the repair processing means 24 is provided in addition to the storage means 40. And the repair processing result storage means 33 are stored in an appropriate database means 25.
[0021]
The information in the repair processing result storage means 33 is notified to the fail reading means 22, and thereafter, a mask is applied so that the fail element in the memory to be inspected having the same address as the repaired address is not read. It is also desirable that they are configured in such a manner.
[0022]
That is, in the repair operation processing apparatus for a semiconductor memory according to the present invention, in regard to the redundancy operation in the repair process for manufacturing the semiconductor memory, fail information is stored in a list-type data structure, and the pattern is processed into a pseudo segment. For the basic operation, a calculation processing flow as shown in FIG. 2 is adopted as an example.
[0023]
If the repair operation processing device 100 for a semiconductor memory according to the present invention is described in more detail, the fail reading means 22 executes a fail information receiving process S1 shown in the flowchart in FIG.
[0024]
That is, the fail reading means 22 scans the fail memory 21 storing the result of the fail inspection of the appropriate tester device, and fails information such as the address of the fail element determined to be failed, for example, as shown in FIG. Is sent to the list creation unit 23.
[0025]
Further, the fail reading means 22 has a function of receiving the repair confirmation information from the list creating means 23 and not continuously reading the address.
[0026]
In the list creation unit 23, the processing from the failure information creation processing S2 to the failure end determination processing S6 shown in the flowchart in FIG. 2 is performed.
[0027]
That is, in the fail information creating process S2, the fail information received from the fail reading means 22 is added to the fail information in the database 25.
[0028]
On the other hand, in the pseudo segment & list creation processing S3 shown in the flowchart in FIG. 2, each table of the pseudo segment 30, the fail list 32, and the fail information 31 is created.
[0029]
That is, the address on the fail list table 32 is compared with the address of the new fail element. If the address is a new address, the address is added to the corresponding list. If the address is existing, the list is newly created.
[0030]
FIG. 3 shows an example of the basic structure of a table included in the database 25 used in the present invention. The pseudo segment table 30 isAs shown in FIG.It represents a plurality of pseudo segments 51 to 54 composed of a fail pattern, and has a number for the fail list 32.
[0031]
Here, the semiconductor memory according to the present inventionIn the repair operation method, as described above, the first step of extracting the fail address of the fail element included in the semiconductor memory and one of the extracted fail addresses selected from the X address and the Y address are the same. Extract a certain fail element Two Step, a third step of extracting a fail element having the same address as the fail element extracted in the second step, and a fail element extracted in the third step, wherein the one address is the same as the fail element extracted in the third step. A fourth step of extracting a certain fail element, a fifth step of repeating the second to fourth steps until there is no more fail element to be extracted, and forming a pseudo segment group including the extracted fail element; A sixth step of allocating a spare line provided in the semiconductor memory in advance for each pseudo segment group, and a seventh step of determining whether there is a fail element to which the spare line is not allocated and whether there is an unused spare line And a repair operation method for a semiconductor memory including In the calculation method, the pseudo-segment groups are, for example, be formed by a method as shown below.
[0032]
That is, as shown in FIG. 4, a plurality of fail elements which are simultaneously generated on the same X-direction line or the same Y-direction line on the address are preferentially selected from all the fail elements. It is configured to be grouped.
[0033]
For example, it is detected whether or not a fail element exists for each of the Y direction lines in the X direction. If a fail element exists, a search is performed in the Y line direction where the fail element exists. Then, it is detected whether or not another fail element exists on the Y line.
[0034]
Then, based on the detection result, the relationship between the respective fail elements is determined.
[0035]
In other words, the pseudo segment group according to the present invention includes a plurality of pseudo segment groups which are highly correlated with each other from the addresses of all the fail elements in the failed state in the memory under test. To form.
[0036]
Specifically, when forming the fail information table according to the present invention, for example, first, the address is fixed in the Y direction, that is, fixed to (0), and the search is performed in the X address direction.
[0037]
Next, after searching for the Y line (0) to the end in the X direction, next, the next Y line, that is, the Y (1) line, is similarly searched in the X direction. is there.
[0038]
By repeating such an operation, a fail information table 10 as shown in FIG. 4 is completed.
[0039]
Next, when the pseudo segment table 12 as shown in FIG. 5 is formed from the fail information table 10, for example, in the fail information table 10, the address is first fixed in the Y direction, and Search in the direction of the address.
[0040]
Thereafter, it is also detected whether another fail element exists at the same time for the Y direction line where the fail element exists.
[0041]
Next, of all the fail elements in FIG. 4, for example, a shaded fail element group is one of the four fail elements existing in the X direction and two more in the Y direction. Since there are a number of fail elements, it is determined that these fail elements have some sort of strong relationship with each other. The pseudo segment groups 51 are formed by concentrating them at the places.
[0042]
Similarly, since the fail elements in Y (4) and Y (19) in the Y line can be determined to have a strong relationship with each other, they are concentrated in one place, and the pseudo segment group is concentrated. 52 is formed.
[0043]
Further, since the fail element at the address of X = CF and Y = ED is not recognized as having any strong relation with other fail elements, the fail element alone forms the pseudo segment group 53. .
[0044]
Similarly, since the fail elements on the Y (EF) and Y (FF) lines can be determined to have a strong relationship with each other, they are concentrated at one place to form the pseudo segment group 54.
[0045]
When the list is repeatedly created as described above, the pseudo segment table 12 shown in FIG. 5 is formed.
[0046]
In FIG. 5, the pseudo segment No. 1 corresponds to the pseudo segment 51, and the pseudo segment No. 2 corresponds to the pseudo segment 52. FIG. 6 shows the list structure in this state.
[0047]
That is, FIG. 6 constitutes the segment group shown in FIG.Faillist andThe relationship of each fail elementWith a pointerFIG.
[0048]
In the present invention, in the pseudo segment & list creation processing S3, various tables are generated from the pseudo segment table 12 shown in FIG. 5, that is, the pseudo segment table 14, the fail information table 15, the X and Y list tables. 16 and 17 are newly created.
[0049]
The pseudo segment list 30 according to the present invention includes, for example, the X list No., the Y list No., the number of X lists, and the number of Y lists as shown in the pseudo segment table 14 of FIG. Further, as shown in the fail information table 15 of FIG. 7B, the fail information table 32 includes, for example, the addresses of the individual fail elements in the failed state in the memory to be inspected, the pseudo segment No. It is preferable that the next list No. having the function as the pointer described above is included.
[0050]
Further, as shown in FIGS. 7C and 7D, the X and Y list tables 16 and 17 have addresses in the X and Y directions, a head fail number, a fail number, and a pointer, respectively. It is preferable that the next X list table or the next Y list table No. having the function described above is included.
[0051]
Here, first, an example of a method of creating the fail information table 15 used in the present invention will be described. First, a fail element (13, 0) at the upper left of the pseudo segment table 12 in FIG. 5 is selected. Is entered in the column of fail No. 1 of the fail information table 15, and since the fail element (13, 0) exists in the group of the pseudo segment No. 1, enter 1 in the column of the pseudo segment No. Then, (0, 2) is written in the next No. column indicating how the fail element (13, 0) has a positional relationship with another fail element.
[0052]
This is because, as shown in FIG. 5, the address of the other fail element connected to the Y line of the same address of the fail element (13, 0) is (6E, 0). Nothing is connected on the X line.
[0053]
Therefore, on the Y line of the same address, the failure No. 2In the columnThe numerical value 2 of the fail No. 2 of the fail element (6E, 0) to be written is written, while 0 is written on the X line of the same address because nothing is connected (0, 2). ).
[0054]
Similarly, the fail element (6E, 0) is entered in the address column of fail No. 2 in the fail information table 15, and the fail element (6E, 0) exists in the pseudo segment No. 1 group. , 1 is written in the column of the pseudo segment No., and the fail element (6E, 0) is connected to the fail element (6F, 0) on the Y line of the same address, and on the X line of the same address. Is not connected, the fail No. of the fail element (6F, 0) is adopted as 3, and (0, 3) is entered.
[0055]
On the other hand, when the next fail element (6F, 0) is selected, the fail element (6F, 0) is entered in the address column of fail No. 3 of the fail information table 15, and the fail element (6F, 0) is entered. , 0) exist in the group of the pseudo segment No. 1, so enter 1 in the column of the pseudo segment No., and furthermore, the fail element (6F, 0) sets the fail element (AB) on the Y line of the same address. , 0) and the fail element (6F, 80) on the X line of the same address. Therefore, the fail No. corresponds to fail No. 4 indicating the fail element (AB, 0). Is selected, and 9 which is the value of fail No 9 indicating the fail element (6F, 80) is selected and written (9, 4).
[0056]
The fail information table 15 is completed by the method as described above.
[0057]
If the configuration of the pseudo segment table 14 is described, the pseudo segment table No. 1 record is assigned to the group of the segment 51 in the pseudo segment 12 from the arrangement address of the fail element of the pseudo segment 12 in the memory under test. X list No. of each field of the pseudo segment table No. 1 record is 1 (corresponding to list No. 1 of X list table 16), Y list No. is 1 (corresponding to list No. 1 of Y list table 17), X list Let the number be 4 and the number of Y lists be 3.
[0058]
Note that the size of each pseudo segment is represented by the number of X lists and the number of Y lists in the pseudo segment table 14.
[0059]
The pseudo segment No. 2 in the pseudo segment table 14 indicates information on the fail element of the pseudo segment group 52 in relation to other tables, and the X list of each field of the pseudo segment table No. 2 record No. is 5, Y list No. is 2, X list number is 3, and Y list number is 2.
[0060]
This means that the first fail element (4F, 4) in the pseudo segment table No. 2 record corresponds to fail No. 5 in the fail information table 15, and the X address (4F) of the list No. 5 record in the X list table 16 And the Y address of the list No. 2 record in the Y list table 17(4)It corresponds to.
[0061]
Hereinafter, the pseudo segment table 14 is formed in a similar manner.
[0062]
Regarding the X and Y list tables 16 and 17, first, in the list No. 1 record of the X list table 16, the X address is (13), the first fail number is 1, the fail number is 1, and the next number is 0.
[0063]
On the other hand, in the list No. 1 record of the Y list table 17, the Y address is (0), the first fail number is 1, the fail number is 4, and the next fail is 4. This next No is a pointer indicating a list in the same pseudo segment.
[0064]
That is, the list No. 1 record in the X list table 16 corresponds to X list No. 1 in the pseudo segment table 14, and the failed element in the failed state in the pseudo segment group 1 is inspected. The information relating to the X address of the address (13, 0) in the memory is configured to be related to the information in another table, and the leading fail No. in the fail information table 15 is specified. The failure number indicates failure No. 1, and the number of failures indicates the number of fail elements viewed from the fail element (13, 0) on the X line at the same address in FIG. In the specific example of the present case, since there is only one fail element at the address of (13, 0), the column of the fail number is 1.
[0065]
In the next No, since the address of the next fail element connected on the Y line of the same address of the fail element is determined to be fail No 2 from the list of the fail information table 15, Fail No. 2 is described.
[0066]
Hereinafter, the X list table 16 is configured based on the same concept.
[0067]
On the other hand, FIG.(D)List No. 1 record of the Y list table 17 corresponds to Y list No. 1 in the pseudo segment table 14, and the address (13) of the fail element in the pseudo segment group 1 in the memory under test. , 0), the information relating to the Y address is configured to be associated with the information in another table, and the leading fail No. is fail No. 1 in the fail information table 15. The number of failures indicates the number of fail elements viewed on the Y line of the same address from the fail element (13, 0) in FIG. 5, and in the present specific example, Since four fail elements are continuously present in the right direction from the 0 address of (13, 0) in the fail element, the column of the number of failures is four. You have me.
[0068]
In the next No, since it is known from the list of the fail information table 15 that the address of the next fail element connected on the Y line of the same address of the fail element corresponds to the fail No. 4, Fail No. 4 is described.
[0069]
Hereinafter, the Y list table 17 is configured based on the same concept.
[0070]
On the other hand,Fail information table 15In the column of pseudo segment No., 1 is entered to indicate that the fail element (13, 0) of fail No. 1 exists in pseudo segment No. 1, that is, in the pseudo segment group 51.
[0071]
Similarly, each of the fail element (6E, 0) of the fail No. 2, the fail element (6F, 0) of the fail No. 3 and the fail element (AB, 0) of the fail No. 4 are included in the pseudo segment No. 1, that is, in the pseudo segment group 51. Each one is entered to indicate that it exists.
[0072]
In addition, 2 is entered to indicate that the fail element (4F, 4) of fail No. 5 exists in the pseudo segment No. 2, that is, in the pseudo segment group 52.
[0073]
FIG. 3 shows an example of the basic structure of a table included in the database 25 used in the present invention. The pseudo segment table 30 represents a plurality of pseudo segments 51 to 54 formed by a fail pattern, and has a number for the fail list 32.
[0074]
The example of FIG. 7 is obtained by adding auxiliary data fields such as the number of lists to the basic configuration shown in FIG. 3 as described above.
[0075]
Here, the procedure for forming the various tables described above will be described more specifically.
[0076]
That is, each of the above tables may be a table in which the fail information table 15 is created in advance and another table is created based on the table. May be sequentially formed.
[0077]
That is, the address (13, 0) of the first fail element in the memory to be inspected is used for the fail information receiving process.S1As shown in FIG. 8B, in the fail information creation process S2, the address (13, 0) is entered in the address column and the address (13, 0) is entered in the next column of the fail information table, as shown in FIG. Add.
[0078]
Fail No is defined as starting from 1, and the next No (0, 0) is the next for both X and YfailIndicates that there is no pointer leading to.
[0079]
At this stage, the address of the adjacent fail element connected to the fail element (13, 0) next on the Y line of the same address and on the X line of the same address is not determined. (0, 0) is entered, and the pseudo segment group No. of the fail element (13, 0) is not yet determined, so 0 is entered.
[0080]
On the other hand, in the X list table 16 shown in FIG. 8C, referring to the fail information table of FIG. Corresponding 1 is entered, 13 is entered in the X address column, 1 is entered in the column of the first fail No., 1 is entered in the column of the number of fail, and any fail element is entered in the next No. column. Since it is connected or undecided, 0 is entered.
Also, as shown in FIG.In the Y list tableReferring to the fail information table of FIG. 8B, 1 corresponding to the first column of the fail information table 15 is entered in the list No. column, and 0 is set in the Y address column. In the column of fail No., 1 is entered in the column of fail number, and in the next No. column, 0 is entered because it is undetermined which fail element is to be connected.
[0081]
Then, in the pseudo segment table 14, 1 corresponding to the first column of the fail information table of FIG. 8B is written in the X list No. and Y list No. columns, and the X list number column And 1 in the Y list number column.
[0082]
After that, when the second fail element (6E, 0) is detected, as shown in FIG.Fail No2The address (6E, 0) is added to the address column of the record, and (0, 0) is added to the next No column.
[0083]
At this point, the fail element (13, 0) is connected to the fail element of the fail element (6E, 0) on the Y line of the same address, and on the X line of the same address. Since nothing is connected, the column for the next No in the fail No 1 record is rewritten as (0, 2).
[0084]
In this case, 2 corresponds to 2 of fail No. 2 in the fail information table 15.
[0085]
Since the fail No. 2 is added to the fail information table 15, the X list table 16 shown in FIG. 9C refers to the fail information table of FIG. In the column, 2 corresponding to the second column of the fail information table 15 is entered, 6E is entered in the X address column, 2 is entered in the first fail No column, and 1 is entered in the fail count column. In the next No column, it is undecided what fail element is to be connected, so 0 will be entered. However, the value of 0 in the next No column in the above list No. 1 Will be rewritten to 2.
[0086]
Further, in the Y list table 17 shown in FIG. 9D, referring to the fail information table of FIG. 9B, since the address on the X line of the same address has not changed, the list No. The column remains at 1, the Y address column remains at 0, and the head fail No column remains at 1.
[0087]
On the other hand, in the field of the number of failures, 2 is entered because the second failure element is arranged on the Y line of the same address.
[0088]
Then, in the pseudo segment table 14 shown in FIG. 9A, the value of 1 in the X list No. and Y list No. columns does not change, the X list number column is rewritten from 1 to 2, and the Y list number column A value of 1 means no change.
[0089]
By repeatedly executing the above operation, the respective tables 14 to 17 shown in FIGS. 7A to 7D are completed.
[0090]
In this case, the X list No. of each field of the No. 1 record in the pseudo segment table 14 is 1, the Y list No. is 1, the number of X lists is 4, and the number of Y lists is 3.
[0091]
Next, when the fail element (6E, 0) is received, the address (6E, 0) and the next No (0, 3) are added to the No. 2 record of the fail information table 15 as in the first fail processing. The procedure in that case will be described in more detail below.
[0092]
That is, since there is no list having the address (6E) in the X list table, the address (6E) and the like are added to the list No. 2 record.
[0093]
Next, a search of the Y list table finds the list No. 1 having the same Y address (0) as the fail (6E, 0), so that list addition processing and pseudo segment processing are performed in the following procedure.
[0094]
(Step 1): In the found table, the fail number field of the corresponding record (list No. 1) is incremented to 2.
[0095]
(Step 2): The first fail No. 1 of the list No. 1 record is searched from the fail information table, and its address (13, 0) is obtained.
[0096]
In order to create a list in the Y direction, fail No. 2 of fail address (13, 0) is added to the next No. to be (0, 2).
[0097]
(Step 3): From the pseudo segment No. 1 of the fail No. 1, the number of X lists of the No. 1 record in the pseudo segment table is incremented to 2.
[0098]
(Step 4): From the No. 1 record of the pseudo segment table, it can be seen that the X list No. starts from 1, so the next No. of the list No. 1 record on the X list table is 2.
[0099]
Similarly, when the next fail element (6F, 0) is received, the address (6E, 0) and the next No (9, 4) are added to the No. 3 record of the fail information table as in the first fail processing. .
[0100]
By repeating the above operation, a series of tables is completed except for the pseudo segment No. column in the fail information table.
[0101]
As described above, the X list table 32-1 and the Y list table 32-2 that configure the fail list 32 have the same address.ComposedHas list information.
[0102]
On the other hand, the fail information table 31 has pointer information (for example, the next No (X, Y) as shown in FIG. 7) indicating a fail address or a connection to a fail element having the same address.
[0103]
In the address determination processing S4 shown in the flowchart of FIG. 2, the determination is made based on the number of spare lines and the like as a criterion.
[0104]
Further, in the address determination determination processing S4 shown in the flowchart in FIG. 2, the notification processing S5 to the pair reading means (not shown) is performed. To the confirmed spare line and save the result.
[0105]
If the address is not determined in the address determination determination processing S4, the read notification processing S5 is passed, and the process proceeds to step S6 for determining whether or not the failure is completed.
[0106]
In the fail end determination processing S6, communication is performed with the reading means 22 for unread fail information. The process of each step is repeatedly executed, and thereafter, it is determined again whether there is no unread fail information. If all the fail information is read, the process proceeds to a redundancy operation described later.
[0107]
The redundancy calculation means 24 executes the processing from the fixed line search processing S7 to the spare remaining determination processing 12.
[0108]
In the fixed line search process S7, the spare line to be fixed and its address are determined with reference to the pseudo segment table 30 and the fail list table 31.
Further, it has a function of comparing the number of pseudo segments in the segment with the number of remaining spare lines to determine whether repair is impossible. In the fail information updating process S8, a decision flag is set for the decided line or fail element.
[0109]
In the present invention, a specific method of comparing the number of pseudo segments with respect to the fail element and the number of remaining spare lines to determine whether or not repair is possible can use a conventionally known technique.
[0110]
In the pseudo segment & list update processing S9, the list information of each table is updated. In the confirmed line storage processing S10, the confirmed spare line and its address are notified to the database 25.
[0111]
In the unprocessed failure determination process S11, the process ends if all the fail elements have been rescued. In the spare remaining determination process S12, the process ends when there is no spare line.
[0112]
As described above, when the semiconductor memory repair operation processing device 100 according to the present invention is used to execute the semiconductor memory repair operation method, as shown in FIG. A fail information table 10 for storing information such as an address of a fail element in a memory to be inspected is created. AndPseudo segmentIn the & list creation process S3, the pseudo segment table 12 expressing the arrangement of the fail elements and the X and Y list tables 16 and 17 as shown in FIGS. 7C and 7D are compared with the existing fail list. create. Further, in the redundancy operation processing from the fixed line search processing S7 to the fixed line storage processing S10, an address for using the spare line is determined with reference to each table, and a repair solution for the fail element is obtained. As a result, it is possible to reduce the storage area of the fail information, speed up the arithmetic processing, and improve the rescue rate.
[0113]
Here, when individually comparing each pseudo segment group of the pseudo segment table groups 51 to 54 used in the present invention with the number of spare lines provided in advance in the X and Y directions, It is preferable that the control is performed so that the pseudo-segment groups are sequentially selected in descending order of the size and the comparison processing with the number of spare lines is executed.
[0114]
In the present invention, the pseudo segment table 14, the fail information table 15, the X and Y list tables 16 and 17 are subjected to the comparison processing, and the repair processing of a predetermined fail element group is determined. It is also desirable to provide an updating unit 27 for performing an updating process on each of the remaining fail elements so that the latest information is displayed.
[0115]
Next, the processing of the redundancy operation unit will be described using an example of a database (FIG. 7) and an example of a repair result (FIG. 10).
[0116]
In the fixed line search process 7, the list having the largest number of fail elements in the pseudo segment having the largest size (sum of the number of lists in the X direction and the Y direction) is selected. According to the search of the pseudo segment table, the segment No. 1 is the largest in size 7.
[0117]
Of the lists among them, the list having the largest number of fail elements is selected as the Y address (0) of list No1 having the number of fails of 4 by searching the Y list table (FIG. 10, fixed (1) ).
[0118]
In the fail information updating process 8, processes such as setting a decision flag on a decided line or a rescued fail element are performed.
[0119]
Regarding the fail information table,FIG. 11 (B)As shown in the figure, the pseudo segment No. including the fail Nos. 1 to 4 is set to 0, and the next No. indicating the list is also set to (0, 0), indicating that the rescue is performed.
[0120]
In the pseudo segment & list update processing S8, the table relating to the determined spare line is updated. Y address (0)Spare lineWas confirmed,FIG. 11 (A)As shown in the pseudo segment table,X list No. of the No. 1 segment is 3, Y list No. is 4., The number of X lists is 1, and the number of Y lists is 2. Further, with respect to the Y list table, the determined list No. 1 record is deleted, and further, with respect to the X list table, the list related to the rescued fail element is updated.
[0121]
In the confirmed line storage processing S10, processing related to the spare line, such as storage of the spare line information whose use is confirmed and decrement of the available spare line, is performed.
[0122]
Since there is an unprocessed fail element in the unprocessed failure judgment processing S11 and there is a spare line remaining in the spare remaining judgment processing S12, the following list processing is performed.
[0123]
In the next confirmed line search process S7, the spare line of the Y address (4) is selected because the size of the segment 52 is the maximum at the size 6 (determined (2)).
[0124]
However, in this example, when the maximum number of X and Y lists is the same, Y is set.
[0125]
When the arithmetic processing is sequentially performed, the result up to the determination (7) in FIG. 10 is obtained.
[0126]
Finally, FIG. 12 shows an example of the database immediately before the failure No. 12 is determined.
[0127]
In the confirmed line search process 7 of the operation process flow of FIG. 2, the No. 4 segment of the pseudo segment table is selected, and the fail information updating process S8 and thereafter are executed.
[0128]
As a result,Segment tableAre deleted and the other tables are updated.
[0129]
In the unprocessed fail determination process S11, since there is no data in the pseudo segment table, it is determined that all fail elements have been rescued, and the calculation process ends.
[0130]
More specifically, according to the present invention, as an example of a plurality of segments shown in FIG. 7, a fixed line search process 7 is performed by adding the following process. The sum of all pseudo-segments in the segment and the remainingSpare lineIs equal to the total number ofallThe fail element is relieved first.
[0131]
Also, the sum of the short list of pseudo-segments in a segment is the minimum (requirement) for that segment's required spare line, so the remainingSpare lineIf the number is larger than the above, it can be determined that relief is impossible.
[0132]
This processing makes it possible to succeed in the rescue as shown in FIG. 10, and to speed up the determination of the rescue impossible.
[0133]
As described above, the semiconductor memory repair operation method according to the present invention basically employs the following technical configuration. That is, a repair operation method in a repair processing step in a semiconductor memory manufacturing process, wherein all fail elements in a failed state are selectively extracted from the detected fail information of the memory, and the selected and extracted From the addresses of all the fail elements in the memory under test, a plurality of pseudo segment groups each including a plurality of the fail elements having high relevance are formed, and a pseudo segment table is created. Ensuring relevance on individual addresses of fail elementsIn order toA fail information table and an X and Y list table are created, and each pseudo segment group of the pseudo segment table group is individually compared with the number of spare lines provided in advance in the X and Y directions. This is a repair operation method for a semiconductor memory configured to determine whether it is possible or not.
[0134]
In the repair operation method of the semiconductor memory according to the present invention, the pseudo segment group may include the same X-direction line on the address of the memory under test from all the fail elements. Alternatively, it is desirable that a plurality of fail elements occurring simultaneously be preferentially grouped in the same line in the Y direction.
[0135]
Similarly, in the repair operation method of the semiconductor memory according to the present invention, each pseudo segment group of the pseudo segment table group is individually compared with the number of spare lines provided in advance in the X and Y directions. In doing so, it is also preferable that the individual pseudo segment groups are selected in descending order of size and the comparison process with the number of spare lines is executed.
[0136]
On the other hand, in the repair operation method of the semiconductor memory according to the present invention, the pseudo segment table, the fail information table, and the X and Y list tables are stored in the predetermined fail element group after the comparison process is executed. After the repair process is determined, it is also preferable that the update process is executed for each of the remaining fail elements so that the latest information is displayed.
[0137]
【The invention's effect】
As described above, the semiconductor memory repair operation method and the semiconductor memory repair operation processing device of the present invention employ the above-described technical configuration, so that the speed of the arithmetic processing is reduced and the memory for storing the fail information is reduced. It becomes possible. For example, for speeding up, when the Y address (4) is determined, the process of extracting the relevant fail element is performed using the conventional method, and the search from the address (13) to (7F) is performed seven times. However, the present invention can be implemented only by searching the list from the Y address (4) twice.
[0138]
In addition, as for the reduction of the storage memory, as shown in FIG. 4, a 10 × 8 table is required even when 14 fail storages are used, as shown in FIG. ing. According to the present invention, the storage area is sufficient for only the fail existing in the list type structure shown in FIG. 6 in the database shown in FIG.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a specific configuration of a repair operation processing device for a semiconductor memory according to the present invention.
FIG. 2 is a flowchart showing a specific operation procedure of a repair operation method for a semiconductor memory according to the present invention;
FIG. 3 is a diagram showing an example of a basic configuration of various data tables used in the present invention.
FIG. 4 is a diagram showing an example of fail information used in the present invention.
FIG. 5 is a diagram showing an example of a pseudo segment table used in the present invention.
FIG. 6 is a list showing an association of each fail element in a pseudo segment table used in the present invention.
FIG. 7 is a diagram showing an example of a data configuration of various data tables used in the present invention.
FIG. 8 is a diagram showing a change state of various data tables according to the present invention.
FIG. 9 is a diagram showing a change state of various data tables in the present invention.
FIG. 10 is a diagram illustrating an example of a result after a repair process according to the present invention.
FIG. 11 is a diagram showing a state of change of various data tables in the present invention.
FIG. 12 is a diagram showing a change state of various data tables according to the present invention.
FIG. 13 is a diagram illustrating an example of successful repair processing when a plurality of segments exist.
FIG. 14 is a diagram illustrating an example in which repair processing has failed when a plurality of segments exist.
FIG. 15 is a flowchart illustrating an example of an operation method of a conventional repair operation method of a semiconductor memory.
FIG. 16 is a diagram showing an example of a data structure used in a conventional semiconductor memory repair operation method.
[Explanation of symbols]
10 ... Fail information table
12 ... Pseudo segment table
14 ... Pseudo segment table
15 ... Fail information table
16, 17 ... X, Y list table
21 ... Fail memory
22 ... Fail reading means
23 ... List creation means
24 ... Repair processing means
25 ... Database means
27 ... Update means
30 ... Pseudo segment table
31 ... Fail information table
32 ... X, Y list table
32-1 ... X-direction list table
32-2... Y-direction list table
33 ... Repair processing result storage means
40 ... storage means
51 to 54: pseudo segment
100: repair operation processing device for semiconductor memory

Claims (13)

半導体メモリに含まれるフェイル素子のフェイルアドレスを抽出する第1ステップと、
抽出した前記フェイルアドレスのうち、XアドレスとYアドレスから選択される一方のアドレスが同じであるフェイル素子を抽出する第 2 ステップと
前記第2ステップで抽出されたフェイル素子と、他方のアドレスが同じであるフェイル素子を抽出する第3ステップと
前記第3ステップで抽出されたフェイル素子と前記一方のアドレスが同じであるフェイル素子を抽出する第4ステップと
前記第2ステップから第4ステップを,抽出されるフェイル素子が無くなるまで繰り返し、抽出されたフェイル素子からなる擬似セグメントグループを形成する第5
ステップと
前記半導体メモリに予め設けられているスペアラインを前記擬似セグメントグループ毎に割り当てる第6ステップと、
前記スペアラインが割り当てられていないフェイル素子の有無および未使用の前記スペアラインの有無を判断する第7ステップ
を含むことを特徴とする半導体メモリのリペア演算方法。
A first step of extracting a fail address of a fail element included in the semiconductor memory;
A second step of extracting, from among the extracted fail addresses , a fail element having one of the same addresses selected from an X address and a Y address ;
A third step of extracting a fail element having the same address as the fail element extracted in the second step ;
A fourth step of extracting a fail element having the same address as the fail element extracted in the third step ;
The second to fourth steps are repeated until there are no more fail elements to be extracted, and the fifth step is to form a pseudo segment group including the extracted fail elements.
Steps and
A sixth step of allocating a spare line provided in advance in the semiconductor memory for each of the pseudo segment groups;
Repair operation method of a semiconductor memory which comprises a seventh step of determining the presence or absence of the spare line presence and unused fail element the spare line is not assigned.
前記第6ステップにおいて、含まれるフェイル素子の多い順に前記スペアラインの割り当てを行うことを特徴とする請求項1に記載の半導体メモリのリペア演算方法。2. The repair operation method for a semiconductor memory according to claim 1, wherein in the sixth step , the spare lines are allocated in an order of increasing number of fail elements included. 前記第6ステップにおいて、含まれるフェイル素子の数が最も多いX方向ライン又はY方向ラインを最初に選択して、前記スペアラインを割り当てることを特徴とする請求項2に記載の半導体メモリのリペア演算方法。3. The repair operation of the semiconductor memory according to claim 2, wherein in the sixth step , an X-direction line or a Y-direction line having the largest number of fail elements is selected first and the spare line is allocated. Method. 前記第6ステップにおいて、前記擬似セグメントグループに含まれるフェイル素子の数、又は前記X方向ラインもしくは前記Y方向ラインに含まれるフェイル素子の数を判断するときに、既にスペアラインが割り当てられたフェイル素子の数を含めないことを特徴とする請求項3に記載の半導体メモリのリペア演算方法。In the sixth step , when judging the number of fail elements included in the pseudo segment group or the number of fail elements included in the X-direction line or the Y-direction line, a fail element to which a spare line has already been assigned 4. The repair operation method for a semiconductor memory according to claim 3, wherein the number is not included. 前記スペアラインが割り当てられていないフェイル素子と未使用の前記スペアラインとのいずれか一方が無くなるまで前記第6ステップと前記第7ステップを繰り返すことを特徴とする請求項1ないし請求項4のいずれかに記載の半導体メモリのリペア演算方法。The method according to claim 1, wherein the sixth step and the seventh step are repeated until one of the fail element to which the spare line is not assigned and the unused spare line disappears. 5. A repair operation method for a semiconductor memory according to any one of the above. 半導体メモリに含まれるフェイル素子のフェイルアドレスを抽出し前記フェイルアドレスと、前記フェイルアドレスのうち、XアドレスもしくはYアドレスのいずれか一方が同
一であるフェイル素子に共通して割り振られる擬似セグメント番号と、同一の前記擬似セグメント番号が割り振られたフェイル素子同士のつながりを示すポインタ情報とがふくまれるフェイル情報テーブルと、
同一のXアドレスを有するフェイル素子のうち最初に検出された初検出Xフェイル素子のXアドレスと、
前記初検出Xフェイル素子の情報が前記フェイル情報テーブルのどこに記載されているかを示す先頭フェイル番号と、
前記初検出Xフェイル素子と同一のXアドレスを有するフェイル素子の数を示すフェイル数と、
前記初検出Xフェイル素子と同一の前記擬似セグメントグループに属し、かつ前記初検出Xフェイル素子のXアドレスと前記擬似セグメントグループ内で隣り合うXアドレスに属するフェイル素子のなかで前記第1ステップによって最初に検出されたフェイル素子であって、前記初検出Xフェイル素子よりも後に検出されたフェイル素子が同テーブルのどこに記載されているかを示す次リスト番号とが含まれるXリストテーブルと、
同一のYアドレスを有するフェイル素子のうち最初に検出された初検出Yフェイル素子のYアドレスと、
前記初検出Yフェイル素子の情報が前記フェイル情報テーブルのどこに記載されているかを示す先頭フェイル番号と、
前記初検出Yフェイル素子と同一のYアドレスを有するフェイル素子の数を示すフェイル数と、
前記初検出Yフェイル素子と同一の前記擬似セグメントグループに属し、かつ前記初検出Yフェイル素子のYアドレスと前記擬似セグメントグループ内で隣り合うYアドレスに属するフェイル素子のなかで前記第1ステップによって最初に検出されたフェイル素子であって、前記初検出Yフェイル素子よりも後に検出されたフェイル素子が同テーブルのどこに記載されているかを示す次リスト番号とが含まれるYリストテーブルと、
共通の前記擬似セグメント番号が割り振られたフェイル素子から構成される擬似セグメントグループ内のフェイルのうち、最初に検出されたフェイル素子の情報が前記Xリストテーブルおよび前記Yリストテーブルのどこに記載されているかを示すXリスト番号とYリスト番号とが含まれる擬似セグメントテーブルと、
を作成する第1ステップと、
前記Xリスト番号と前記Yリスト番号および前記次リスト番号をもちいて、同一の前記擬似セグメントグループ内に含まれるX方向ラインおよびY方向ラインについて、前記Xリストテーブルと前記Yリストテーブルに記載されている前記フェイル数を参照することにより、それぞれの前記擬似セグメントグループ内に含まれるフェイル素子の数をカウントし、含まれるフェイル素子の数が多い前記擬似セグメントグループ順に、前記半導体メモリに予め設けられているスペアラインの割り当てを行う第2ステップと、
前記スペアラインが割り当てられていないフェイル素子の有無および未使用の前記スペアラインの有無を判断する第3ステップと
を含むことを特徴とする半導体メモリのリペア演算方法。
Extracting a fail address of a fail element included in a semiconductor memory, extracting the fail address, and a pseudo-segment number commonly assigned to a fail element in which one of an X address and a Y address is the same among the fail addresses; A fail information table containing pointer information indicating a connection between fail elements to which the same pseudo segment number is allocated;
An X address of a first detected X fail element detected first among fail elements having the same X address;
A first fail number indicating where the information of the first detected X fail element is described in the fail information table;
Fail count indicating the number of fail elements having the same X address as the first detected X fail element;
First among the fail elements belonging to the same pseudo segment group as the first detection X fail element and belonging to the X address of the first detection X fail element and the adjacent X address in the pseudo segment group, the first step An X list table including a fail element detected in the first list and a next list number indicating where the fail element detected after the first detection X fail element is described in the table.
A Y address of a first detected Y fail element detected first among fail elements having the same Y address;
A leading fail number indicating where the information of the first detected Y fail element is described in the fail information table;
Fail count indicating the number of fail elements having the same Y address as the first detected Y fail element;
First among the fail elements belonging to the same pseudo segment group as the first detected Y fail element and belonging to the Y address of the first detected Y fail element and the adjacent Y address in the pseudo segment group, the first step A fail element detected in the Y-list table including a next list number indicating where the fail element detected after the first detected Y fail element is described in the same table,
Where in the X list table and the Y list table, the information of the fail element detected first among the failures in the pseudo segment group composed of the fail elements to which the common pseudo segment number is allocated is described. A pseudo segment table including an X list number and a Y list number indicating
A first step of creating
Using the X list number, the Y list number, and the next list number, the X direction line and the Y direction line included in the same pseudo segment group are described in the X list table and the Y list table. The number of fail elements included in each of the pseudo segment groups is counted by referring to the number of failed elements, and the number of fail elements included in each of the pseudo segment groups is larger in the pseudo segment group order, and is provided in advance in the semiconductor memory. A second step of allocating a spare line,
Determining whether or not there is a fail element to which the spare line is not allocated and whether or not there is an unused spare line.
前記第2ステップにおいて、前記参照したフェイル数をもちいて、含まれるフェイル素子の数が最も多いX方向ラインもしくはY方向ラインを最初に選択して、前記スペアラインを割り当てることを特徴とする請求項6に記載の半導体メモリのリペア演算方法。2. The method according to claim 1, wherein, in the second step, the spare line is allocated by first selecting an X-direction line or a Y-direction line having the largest number of fail elements by using the referenced fail number. 7. The repair operation method for a semiconductor memory according to item 6. 前記第2ステップが実行されてスペアラインが割り当てられた後、残存しているフェイル素子に関する最新情報を前記フェイル情報テーブル、前記Xリストテーブル、前記Yリストテーブル、前記擬似セグメントテーブルそれぞれに表示する更新処理を実行する第4ステップをさらに含むことを特徴とする請求項7に記載の半導体メモリのリペア演算方法。After the second step is executed and the spare line is allocated, the latest information on the remaining fail elements is displayed in each of the fail information table, the X list table, the Y list table, and the pseudo segment table. The method according to claim 7, further comprising a fourth step of executing a process. 前記スペアラインが割り当てられていないフェイル素子と未使用の前記スペアラインとのいずれか一方が無くなるまで前記第2ステップと前記第3ステップを繰り返すことを特徴とする請求項6ないし請求項8のいずれか一に記載の半導体メモリのリペア演算方法。9. The method according to claim 6, wherein the second step and the third step are repeated until one of the fail element to which the spare line is not assigned and the unused spare line is eliminated. A repair operation method for a semiconductor memory according to claim 1. 半導体メモリのリペア演算処理装置であって、半導体メモリから個々のメモリについてフェイルの有無を検出し得られたフェイル情報を出力するフェイル読み取り手段と、
前記フェイル情報から、フェイルが発生しているフェイル素子を抽出して、前記半導体メモリにおけるアドレスのうちXアドレスもしくはYアドレスのいずれか一方が同じであるフェイル素子からなる擬似フェイルグループを形成し、フェイル素子の前記半導体素子におけるアドレスと、該フェイル素子が前記擬似フェイルグループのいずれに属するかを示す情報とを含むフェイル情報テーブルを作成するリスト作成手段と、
前記フェイル情報テーブルを記憶する記憶手段と、
前記記憶手段に記憶された前記フェイル情報テーブルに従って、前記半導体メモリに予め設けられているスペアラインを前記擬似セグメントグループ毎に割り当てるリペア処理手段と
から構成されることを特徴とする半導体メモリのリペア演算処理装置。
A repair operation processing device for a semiconductor memory, wherein fail read means for outputting fail information obtained by detecting the presence or absence of a failure for each memory from the semiconductor memory;
A fail element in which a fail has occurred is extracted from the fail information, and a pseudo fail group consisting of fail elements having one of the same X address or Y address among the addresses in the semiconductor memory is formed. List creating means for creating a fail information table including an address of the element in the semiconductor element and information indicating which of the pseudo fail groups the fail element belongs to,
Storage means for storing the fail information table;
Repair processing means for allocating a spare line provided in advance in the semiconductor memory for each of the pseudo segment groups in accordance with the fail information table stored in the storage means. Processing equipment.
前記リペア処理手段は、含まれるフェイル素子の数が多い前記セグメントグループから順に選択し、前記選択された擬似セグメントグループ内において、含まれるフェイル素子の数が最も多いラインを選択して処理を実行することを特徴とする請求項10に記載の半導体メモリのリペア演算処理装置。The repair processing means selects the segment group in which the number of fail elements included is large in order, selects a line in which the number of fail elements included is the largest in the selected pseudo segment group, and executes the processing. The repair operation processing device for a semiconductor memory according to claim 10, wherein: 前記リペア処理手段による所定のフェイル素子に対するスペアラインの割り当てが完了した後、前記フェイル情報テーブルに表示される情報を、残存しているフェイル素子に関する最新のものに更新する更新手段がさらに設けられていることを特徴とする請求項10もしくは請求項11に記載の半導体メモリのリペア演算装置。After the repair processing means completes the assignment of a spare line to a predetermined fail element, updating means for updating the information displayed in the fail information table to the latest information on the remaining fail elements is further provided. The repair operation device for a semiconductor memory according to claim 10, wherein: 前記フェイル情報テーブルには、前記フェイル素子とXアドレスもしくはYアドレスのいずれか一方が同一であるフェイル素子へのつながりを示すポインタ情報がさらに含まれることを特徴とする請求項10ないし請求項12のいずれか一に記載の半導体メモリのリペア演算装置。13. The fail information table according to claim 10, wherein the fail information table further includes pointer information indicating a connection to a fail element having one of the same X address or Y address as the fail element. The repair operation device for a semiconductor memory according to any one of the above.
JP35205899A 1999-12-10 1999-12-10 Semiconductor memory repair operation method and repair operation processing device Expired - Fee Related JP3573669B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35205899A JP3573669B2 (en) 1999-12-10 1999-12-10 Semiconductor memory repair operation method and repair operation processing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35205899A JP3573669B2 (en) 1999-12-10 1999-12-10 Semiconductor memory repair operation method and repair operation processing device

Publications (2)

Publication Number Publication Date
JP2001176295A JP2001176295A (en) 2001-06-29
JP3573669B2 true JP3573669B2 (en) 2004-10-06

Family

ID=18421508

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35205899A Expired - Fee Related JP3573669B2 (en) 1999-12-10 1999-12-10 Semiconductor memory repair operation method and repair operation processing device

Country Status (1)

Country Link
JP (1) JP3573669B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7558999B2 (en) 2004-05-21 2009-07-07 International Business Machines Corporation Learning based logic diagnosis

Also Published As

Publication number Publication date
JP2001176295A (en) 2001-06-29

Similar Documents

Publication Publication Date Title
US4751656A (en) Method for choosing replacement lines in a two dimensionally redundant array
US6067259A (en) Method and device for repairing arrays with redundancy
US6775796B2 (en) Creation of memory array bitmaps using logical to physical server
CN107579844A (en) It is a kind of that failure method for digging is dynamically associated based on service path and frequency matrix
JP3573669B2 (en) Semiconductor memory repair operation method and repair operation processing device
JP4563558B2 (en) Data compiling method and storage medium storing compiling method
US6986112B2 (en) Method of mapping logic failures in an integrated circuit die
Ghosh et al. Scalable self-stabilization
CN106776704A (en) Statistical information collection method and device
KR101836748B1 (en) Apparatus and method for repairing memory banks by using various spare cells
JP3076301B2 (en) Method of estimating layout area of semiconductor integrated circuit and CAD apparatus therefor
JPH0327474A (en) Method for correcting net list for semiconductor integrated circuit
JP4565428B2 (en) Semiconductor memory test equipment
JP2560610B2 (en) Data processing device
JP2513219B2 (en) Processor for data processing
JP3759357B2 (en) Data creation method
Chang et al. Parallel algorithms for wiring module pins to frame pads
JP2002288995A (en) Fault analyzing method and fault analyzing device
JP3147070B2 (en) Logic circuit test pattern generation method and machine readable recording medium storing test pattern generation program
JPS6266326A (en) Array processing system for japanese data
JP3402371B2 (en) Object insertion processing device
JPH10283390A (en) Data compressing method
JPS62217172A (en) Matching method for circuit
JPH0667946A (en) Exclusive controller in database having hierarchy structure
JPH0423171A (en) Inspecting device for connection of circuit diagram

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040302

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040430

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040601

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040629

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees