JP3560068B2

JP3560068B2 - Sound data processing device and sound source device

Info

Publication number: JP3560068B2
Application number: JP06256694A
Authority: JP
Inventors: 充浩倉田
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 1994-03-31
Filing date: 1994-03-31
Publication date: 2004-09-02
Anticipated expiration: 2019-09-02
Also published as: JPH07271370A

Description

【０００１】
【産業上の利用分野】
この発明は、符号や振幅を反転することにより、１つの信号データから複数種類の信号データを作成し、この信号データを用いて楽音データなどの音響データに対してフィルタ処理や変調処理などの種々の処理を施す音響データ処理装置および音源装置に関する。
【０００２】
【従来の技術】
ＤＳＰなどの信号処理装置において、音響データに対してフィルタ処理や変調処理（モジュレーション）などの処理を施すためにはパラメータとなる信号データが必要である。たとえば、変調処理を行う場合には変調データとなる信号データが必要である。したがって、多様な処理を施すためにはそれに応じた種々の信号データが必要となる。このため、従来の装置では、信号データを発生する回路に種々の波形の信号データを発生する機能を持たせていた。
【０００３】
【発明が解決しようとする課題】
しかし、このように信号データ発生回路に種々の波形の信号データを発生する機能を持たせると、回路が複雑・大型化し、さらに、コストの上昇を招く欠点があった。
【０００４】
この発明は、発生したディジタルの信号データのビットを反転することによりその信号データの波形を変形し、これによって簡略な回路で種々の波形の信号データを得ることができる信号データ発生装置およびこれを用いて音響データに処理を施す音響データ処理装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】
この発明は、符号ビットおよび振幅ビットからなる効果信号データの符号ビットおよび振幅ビットのいずれか一方または両方のビットの反転を指示するビット反転指示手段と、前記ビット反転指示手段の指示内容にしたがって上記効果信号データの符号ビットおよび振幅ビットの一方または両方のビットを反転して出力するビット反転手段と、入力された音響信号データに対して前記ビット反転手段から出力された信号データを用いてフィルタ処理、変調処理などの処理を施して出力する音響データ処理手段と、を備えたことを特徴とする。
【０００６】
この発明は、複数の信号データを形成する信号データ形成手段と、上記音響データ処理装置と、前記信号データ形成手段が形成した複数の信号データのうち少なくとも１つを前記音響データ処理装置に対して音響信号データとして供給し、他の複数の信号データのうち少なくとも１つを前記音響データ処理装置に対して効果信号データとして供給する信号選択手段と、を備えたことを特徴とする。
【０００７】
この発明は、前記信号データ形成手段を、波形データを記憶した波形データ記憶手段と、この波形データを所定のクロックで読み出すことにより信号データを形成する読出手段と、からなる波形メモリ型信号データ形成手段としたことを特徴とする。
【０００８】
【作用】
信号データ形成手段は時系列でディジタルの信号データを形成する。この信号データは正負の符号を表す符号ビットおよび振幅の絶対値を表す振幅ビットからなっている。ビット反転指示手段は、前記符号ビット，振幅ビットの一方または両方のビット反転を指示する。このビット反転指示手段は、たとえば、符号ビット，振幅ビットのそれぞれに対応するフラグなどで構成すればよい。ビット反転指示手段によって反転が指示されたビットの内容は、ビット反転手段により反転される。ビットの反転により、振幅がシフトされたり反転したりして波形が変化し、この信号データを用いてフィルタ処理，変調処理を施すことにより、元の波形の信号データを用いた処理とはまた異なる処理を施すことができる。
【０００９】
また、信号データ形成手段を波形メモリ型の信号データ形成手段で構成することにより、波形データ記憶手段に１つの波形データのみを記憶している場合でもビットの反転により複数種類の波形の信号データを出力することができる。
【００１０】
【実施例】
図１はこの発明の実施例である信号データ発生装置および音響データ処理装置を内蔵する音源ＬＳＩを用いたテレビゲーム機の構成図である。ゲーム機本体１には、ディスプレイ４およびスピーカ５が接続されている。これらディスプレイ４およびスピーカ５としてはテレビ受像機に内蔵のものを用いることができる。また、ゲーム機本体１には前記ディスプレイ４，スピーカ５のほかに、ゲームプログラムを記憶したＲＯＭ１９を内蔵するゲームカートリッジ３、および、ゲームを行うためにプレーヤが操作するコントローラ２が接続されている。コントローラ２はケーブルを介してゲーム機本体１と接続され、ゲームカートリッジ３はゲーム機本体１に設けられたスロットに挿入される。ゲーム機本体１にはメインＣＰＵ（ＭＣＰＵ）１０が内蔵されており、このＭＣＰＵ１０がゲームの進行など装置全体の動作を制御する。ＭＣＰＵ１０には、前記コントローラ２、ゲームカートリッジ３内のＲＯＭ１９、表示制御用のディスプレイコントローラ１４、および、効果音やＢＧＭ発生用の音源ＬＳＩ１１が接続されている。音源ＬＳＩ１１には発音制御用のサウンドＣＰＵ（ＳＣＰＵ）１２、ＳＣＰＵ１２のプログラムやＰＣＭ波形データなどが記憶されるＤＲＡＭ１３、および、音源ＬＳＩ１１から出力されるディジタルの音響データをアナログのオーディオ信号に変換するＤ／Ａ変換回路１６が接続されている。Ｄ／Ａ変換回路１６には前記スピーカ５が接続されている。音源ＬＳＩ１１は外部入力端子を備えており、外部から外部音源装置１８を接続し、ディジタル音響データを入力することも可能である。また、ディスプレイコントローラ１４には画面表示データを記憶するＶＲＡＭ１５および前記ディスプレイ４が接続されている。
【００１１】
このゲーム機本体１にゲームカートリッジ３がセットされ電源がオンされると、まずＭＣＰＵ１０は所定の画面データを読み込んでディスプレイコントローラ１４に送るとともに、効果音やＢＧＭを発生するためのプログラムやＰＣＭ波形データをＤＲＡＭ１３に書き込む。こののち、コントローラ２の操作によってゲームがスタートし、ゲームの進行に従って、画面データの書き換えや効果音，ＢＧＭの発音が行われる。ゲームの進行制御すなわち画面データの書き換えはＭＣＰＵ１０が直接制御する。効果音やＢＧＭの発生は、ＭＣＰＵ１０がＳＣＰＵ１２に対して指示し、具体的な音響データの合成は、ＤＲＡＭ１３に書き込まれたプログラム，ＰＣＭ波形データに基づいてＳＣＰＵ１２が行う。
【００１２】
図２は前記音源ＬＳＩ１１の内部ブロック図である。この音源ＬＳＩ１１ではＤＲＡＭ１３に記憶されたＰＣＭ波形データを順次読み出すことにより、ＰＣＭ回路２３が信号データを形成し、ＤＳＰ２４が１つの信号データを他の信号データを用いて変調などの処理を施すことにより楽音データなどの音響データを形成して出力する。上述したように、ゲームカートリッジ３がスロットにセットされ電源がオンされる毎に、その内蔵ＲＯＭ１９からＤＲＡＭ１３に対して新たなデータが書き込まれる。これにより、ゲーム毎に異なる独自の効果音やＢＧＭが発音される。ＤＲＡＭ１３にはメモリコントローラ２１を介してＭＣＰＵ１０，ＳＣＰＵ１２、および、音源ＬＳＩ１１内のＰＣＭ回路２３，ＤＳＰ２４が接続されており、それぞれが時間をシェアしながらＤＲＡＭ１３をアクセス可能になっている。ＭＣＰＵ１０およびＳＣＰＵ１２はＣＰＵインタフェース２０を介してメモリコントローラ２１と接続されている。ＣＰＵインタフェース２０には、ＭＣＰＵ１０およびＳＣＰＵ１１がＰＣＭ回路２３やＤＳＰ２４に対してデータをセットするためのレジスタ２２が接続されている。
【００１３】
ここで、図５を参照してＤＲＡＭ１３の内部構成を説明する。ＤＲＡＭ１３には、前記ＳＣＰＵ１２の動作を規定するＳＣＰＵプログラム、ＰＣＭ波形データが記憶されるとともに、ＤＳＰリングバッファが設定される。ＰＣＭ波形データは、ＢＧＭの楽音や効果音などの音響信号データを発生するためのボイス波形データ、および、モジュレーション信号データとして読み出されるモジュレーション波形データを含んでいる。また、これらボイス波形データ，モジュレーション波形データはそれぞれ複数種類記憶されるため、それぞれ複数の記憶エリアが設定されている。また、ＤＳＰリングバッファエリアはＤＳＰ２４が信号データを遅延するなどのために一時記憶するエリアとして使用される。
【００１４】
ここで、ボイス波形データとしては、たとえば、サンプリングされた効果音や楽器音の波形をＰＣＭ化したデータが記憶されるが、このような音は長時間持続して発音される場合があるため、ループ読み出しが可能なように各ボイスデータ毎にスタートアドレスＳＡ，ループスタートアドレスＬＳＡ，ループエンドアドレスＬＥＡが記憶されている。このボイスデータを読み出す場合には、まずスタートアドレスＳＡから読み出しを開始し、ループエンドアドレスＬＥＡまで読みだす。こののちは、ループスタートアドレスＬＳＡ→ループエンドアドレスＬＥＡ間を繰り返して読み出すことにより長時間の読み出しを可能にしている。また、モジュレーション波形データは、音響信号データに対する変調データ等に用いられるモジュレーション信号データを形成するための波形データであるため、主として単純なものが記憶されており、図７に示すようなのこぎり波，三角波，矩形波，正弦波などの波形データが記憶される。
【００１５】
ＳＣＰＵプログラムおよびＰＣＭ波形データはゲームカートリッジ３のセット時にＭＣＰＵ１０によって書き込まれる。ＳＣＰＵ１２は、ＭＣＰＵ１０の指示に基づき、ＳＣＰＵプログラムを読み出すことによって、該指示に応じた動作を実行する。ＰＣＭ回路２３は、ＳＣＰＵ１２の指示に基づいてＰＣＭ波形データを読み出すことによってサンプリングクロック毎のＰＣＭデータである信号データを形成する。この信号データは以後の回路において音響信号データまたはモジュレーション信号データとして用いられる。ＰＣＭ回路２３は、３２の時分割チャンネルを有しており、３２種類の信号データを独立して形成可能である。
【００１６】
ＰＣＭ回路２３が形成した信号データのうち、音響信号データとして用いられるものはＤＳＰ２４に入力されるか、または、出力ミキシング回路ＯＭＩＸ２５１直接入力される。また、モジュレーション信号データとして用いられるものはＤＳＰ２４に入力される。なお、一般的には、ボイス波形データを読み出して形成された信号データが音響信号データとして用いられ、モジュレーション波形データを読み出して形成された信号データがモジュレーション信号データとして用いられるが、これらの区別を無視して用いることも自由であり、これにより特殊な効果音を発生することもできる。さらに、ＤＳＰ２４には外部入力端子が設けられており、前記外部音源１８からディジタルの信号データを入力して音響信号データまたはモジュレーション信号データとして用いることもできる。
【００１７】
ＤＳＰ２４は、入力された音響信号データに対してモジュレーションやフィルタリングなどの種々の処理を施して出力ミキシング回路ＯＭＩＸ２５に出力する回路である。音響信号データにこのような処理を施すため、ＤＳＰ２４は同じく信号データであるモジュレーション信号データを入力し、処理の係数として用いる。処理が施されたのちＤＳＰ２４から出力された音響信号データは出力ミキシング回路ＯＭＩＸ２５に入力される。出力ミキシング回路ＯＭＩＸ２５は、３２チャンネルの音響信号データを２チャンネルのデータに変換してＤ／Ａ変換回路１６に出力する。
【００１８】
図３は前記ＰＣＭ回路２３の内部構成を示す図である。このＰＣＭ回路２３は、位相発生器３０、アドレスポインタ３１、補間器３２、クリップ回路３３，反転器３４、振幅変調用低周波発振器３５、エンベロープジェネレータ３６、乗算器３７、出力コントローラ３８からなっている。なお、以下に説明する動作は、時分割で３２チャンネル分並行に行われている。
【００１９】
位相発生器３０にはＳＣＰＵ１２から音名に対応するＦＮＳデータおよびオクターブデータＯＣＴがセットされる。位相発生器３０は、これらのデータに基づいて所定のサンプリング周期（４４．１ｋＨｚ）毎に位相データを発生出力する。この位相データはアドレスポインタ３１に入力される。アドレスポインタ３１には、ＰＣＭ波形データを指定するデータとしてスタートアドレスＳＡ，ループスタートアドレスＬＳＡ，ループエンドアドレスＬＥＡがＳＣＰＵ１２から入力されている。アドレスポインタ３１は位相発生器３０から入力された位相データに基づいてアドレスの歩進量を決定し、スタートアドレスＳＡを始点として小数部を含むアドレスデータを順次出力する。小数部データＦＲＡは補間器３２に出力され、この小数部を挟む２つの整数アドレスＭＥＡはメモリコントローラ２１を介してＤＲＡＭ１３に出力される。
【００２０】
入力された２つの整数アドレスＭＥＡによってＤＲＡＭ１３から隣接する２つのＰＣＭ波形データが読み出される。ＤＲＡＭ１３から読みだされたＰＣＭ波形データはメモリコントローラ２１を介して補間器３２に入力される。補間器３２は、入力された２個のＰＣＭ波形データをアドレスポインタ３１から入力された小数部データＦＲＡの値に応じて補間することにより該サンプリングタイミングの信号データを形成する。補間器３２はこの信号データをクリップ回路３３に入力する。クリップ回路３３は、補間器３２から入力される信号データとオール“０”データとのセレクタであり、ＭＣＰＵ１０から入力されるセレクト信号ＳＳＣＴＬによって何れか一方が選択出力される。ＳＳＣＴＬが“０”のときは補間器３２から入力された信号データがそのまま次段の反転器３４に出力され、ＳＳＣＴＬが“１”のときは次段の反転器３４にオール“０”のデータが出力される。
【００２１】
ここで、信号データは複数ビット（例えば１６ビット）のＰＣＭデータであり、最上位ビットが正負の符号を表し、それ以外の複数のビットが数値（振幅）を表している。図６に示すように、反転器３４はこの信号データのビット数と同数のＸＯＲ回路からなっており、信号データの各ビットデータが各ＸＯＲ回路の一方の入力端子に入力される。
【００２２】
一方、ＳＰＣＴＬはＭＣＰＵ１０から入力される２ビットの信号であり、上位ビットが信号データの符号ビットを反転するか否かを指示するビットであり、下位ビットが振幅ビットを反転するか否かを指示するビットである。ＳＰＣＴＬの上位ビットは信号データの最上位ビット（符号ビット）が入力されるＸＯＲ回路に入力され、下位ビットは信号データの振幅ビットが入力される複数のＸＯＲ回路に入力される。ＸＯＲ回路の２つの入力端子には信号データおよびＳＰＣＴＬデータが入力される。したがって、ＳＰＣＴＬ側のビットが“０”のときは信号データのビットの内容がそのまま出力され、ＳＰＣＴＬ側のビットが“１”のときは信号データのビットが“１→０”“０→１”のように反転されて出力される。したがって、ＳＰＣＴＬが“００”であれば入力された信号データはそのまま出力され、ＳＰＣＴＬのビットが“１０”であれば入力された信号データは符号のみ反転されて出力される。また、ＳＰＣＴＬのビットが“０１”であれば入力された信号データは数値を反転して出力され、ＳＰＣＴＬのビットが“１１”であれば入力された信号データは符号，数値とも反転して出力される。
【００２３】
したがって、ＳＳＣＴＬを“１”に設定すると、クリップ回路３３からオール“０”が出力され、これが反転器３４に入力される。さらに、ＳＰＣＴＬを“０１”に設定すると、オール“０”のデータが反転器３４で反転されオール“０１１１‥‥”（ＭＡＸ）のデータとなる。“０１１１‥‥”のデータが後段の乗算器３７においてエンベロープ波形データや変調信号データをそのまま出力するための乗数として使用される。
【００２４】
反転器３４から出力された信号データは、乗算器３７に入力される。乗算器３７には、振幅変調用低周波発振器（ＡＬＦＯ）３５およびエンベロープジェネレータ（ＥＧ）３６が接続されている。これらＡＬＦＯ３５，ＥＧ３６は従来より一般的な構成の回路である。ＡＬＦＯ３５は、ＳＣＰＵ１２から入力される周波数データＬＦＯＦ，波形指定データＬＦＯＷＳ，影響度データ（振幅データ）ＬＦＯＳに基づいて低周波の変調信号データを発生する。この変調信号データの波形は、上記ＤＲＡＭ１３に記憶されるモジュレーション波形データと同種のものであり、例えば図７に示すような波形である。ＥＧ３６にはＳＣＰＵ１２からアタックレートＡＲ，第１ディケイレートＤ１Ｒ，第２ディケイレートＤ２Ｒ，リリースレートＲＲが入力され、図８に示すようなエンベロープ波形データを発生して出力する。なお、ボイス波形データにはアタック部のみエンベロープを含む波形を記憶したものがあるが、このようなボイス波形データを読み出す場合にはアタック部として最大値を出力し、同図破線で示すようなエンベロープを形成する。
【００２５】
ここで、反転器３４から乗算器３７にボイス波形データを読み出した信号データ（音響信号データとして用いられるもの）が入力された場合、この信号データにエンベロープ波形を付与する。モジュレーション波形データを読み出した信号データ（モジュレーション信号データ）が入力された場合には、この信号データをそのまま出力コントローラ３８に出力する。一方、ＡＬＦＯ３５の発生する変調信号データやＥＧ３６の発生するエンベロープ信号データをそのまま出力し、後段のＤＳＰ２４で使用する場合には、上述したように信号データの値を直流的に固定して乗算器３７に入力する。乗算器３７から出力された信号データは出力コントローラ３８でその出力先を指示され、ＤＳＰ２４または出力ミキシング回路２５に出力される。
【００２６】
図４は前記ＤＳＰ２４のブロック図である。このＤＳＰ２４は、前記ＰＣＭ回路２３から入力した信号データを記憶するためのレジスタとして１６ワードのＭＩＸＳレジスタ４１を備えるとともに、外部音源１８から入力される信号データを記憶するためのレジスタとして２ワードのＥＸＴＳレジスタ４２を備えており、これらのレジスタに入力された信号データのうち音響信号データとして用いられる信号データにフィルタリングやモジュレーションなどの所定の処理を施して出力ミキシング回路２５に出力する。また、入力された信号データのうちモジュレーション信号データとして用いられるものは、他の音響信号データに対するフィルタリングやモジュレーションのための係数データとして後述の乗算器４９やＤＲＡＭアドレス作成部４４に入力される。なお、ＰＣＭ回路２３は３２チャンネル構成であるのに対してこのＤＳＰ２４の入力部は１６チャンネル分のレジスタしか有していない。これは仕様の問題ではあるが、ＰＣＭ回路２３から直接出力ミキシング回路２５に出力される音響信号もあるため実用上はこれで十分である。
【００２７】
また、ＤＳＰ２４は、前記１６ワードのＭＩＸＳレジスタ４１，２ワードのＥＸＴＳレジスタ４２の他に、ＤＲＡＭ１３のリングバッファから読み出されたデータを再度このＤＳＰで処理するために一時記憶する３２ワードのＭＥＭＳレジスタ４３も備えている。これらのレジスタＭＩＸＳ４１，ＥＸＴＳ４２，ＭＥＭＳ４３は、それぞれＤＲＡＭアドレス作成部４４，レジスタ４５，セレクタ４８の全てに接続されている。レジスタ４５は、モジュレーション信号データを係数データとして被変調信号データである音響信号データのタイミングと同期して乗算器４９に入力するために一時記憶する回路である。セレクタ４８は、乗算器４９に入力する音響信号データを選択するための回路である。これらレジスタ４５およびセレクタ４８に入力するデータを種々に組み合わせることにより、音響信号データに対して極めて多様な処理を施すことができる。
【００２８】
このＤＳＰ２４はマイクロプログラムメモリ４０に記憶されているマイクロプログラムに従って２５６ステップの動作を繰り返し実行するが、上述のレジスタ４１，４２，４３の各データをＤＲＡＭアドレス作成部４４，レジスタ４５またはセレクタ４８のうちどの回路に入力するかはマイクロプログラムにより任意に設定することができる。
【００２９】
ＤＲＡＭアドレス作成部４４は、ＤＲＡＭ１３のリングバッファをアクセスする（書込／読出）アドレスを作成してメモリコントローラ２１に出力する。メモリコンロトーラ２１は、このアドレスでＤＲＡＭ１３をアクセスしてリングバッファで遅延させるデータの書き込み／読み出しを行う。また、上述したように乗算器４９は、音響信号データに対して係数データを乗算する回路である。前記レジスタ４１，４２，４３またはＴＥＭＰ−ＲＡＭ５３の記憶内容から１つの信号データが音響信号データとして入力される。ＴＥＭＰ−ＲＡＭ５３はこのＤＳＰ２４で一旦処理が施された音響信号を短時間遅延したのちフィードバックするためのＲＡＭである。この選択は、マイクロプログラムによるレジスタの選択およびセレクタ４８の設定によって行われる。一方、係数データの選択はセレクタ４７が行う。セレクタ４７には、前記レジスタ４５，固定係数レジスタ４６が接続されているとともに、“０００‥‥１”（すなわち１０進数の１）が入力されている。これらのなかから１つが選択され係数データとして乗算器４９に入力される。レジスタ４５が選択された場合には、音響信号データに対してＰＣＭ回路２３が発生したモジュレーション信号データが乗算される。係数レジスタ４６が選択された場合には、音響信号に対して予め設定された係数データが乗算される。また、“１”が選択された場合には、入力された音響信号データがそのまま次段に出力される。
【００３０】
乗算器４９から出力された音響信号データは加算器５０に入力される。加算器５０で所定の加算係数データを加算された音響信号データは、１クロックディレイ５１→シフト回路５２を経てこのＤＳＰ２４から出力される。前記加算係数データは、セレクタ５４により、１クロックディレイ５１の出力値，ＴＥＭＰ−ＲＡＭ５３で遅延されたデータまたはオール“０”のなかから１つが選択され加算器５０に入力される。なお、前記１クロックディレイ５１は、入力されたデータを１サンプリングクロック分遅延させて出力する回路である。シフト回路５２は、入力データを所定桁シフトして出力する回路である。また、ＴＥＭＰ−ＲＡＭ５３は、シフト回路５２から出力された信号を短時間遅延したのち、前記乗算器４９または加算器５０に戻すための一時記憶メモリである。すなわち、ＤＲＡＭ１３のリングバッファでは長時間（１０ｍｓ〜１ｓ程度）の遅延を行い、ＴＥＭＰ−ＲＡＭ５３ではそれ以下の短時間の遅延を行う。
【００３１】
このＤＳＰ２４では、リングバッファ，１ビットディレイ５１，テンプＲＡＭ５３による遅延、乗算器４９による乗算、加算器５０による加算、シフト回路５２によるシフトによって種々の処理を施すことができる。また、前記乗算器４９で音響信号データに係数データを乗算する場合において、音響信号データの選択および係数データの選択は、ＰＣＭ回路２３から入力された信号データ、外部音源１８から入力されたディジタル信号およびリングバッファで遅延された信号のなかから任意に選択することができるため、非常に自由度の高いＤＳＰ効果の付与が可能になる。
【００３２】
上記の構成の音源ＬＳＩ（ＰＣＭ回路２３およびＤＳＰ２４）を用いて音響信号データにピッチチェンジ処理を施す場合のＤＳＰ２４の処理の等価回路を図９に示し、この場合に使用されるモジュレーション信号データの例を図１０に示す。ピッチチェンジとは入力された音響信号データの周波数を変更して出力する処理である。
【００３３】
図９では説明の便宜上、リングバッファをシフトレジスタ６０に置き換えている。このシフトレジスタ６０の一端から音響信号データを入力する。シフトレジスタ６０内をシフトされてゆく音響信号データを２つのタップｔ_１，ｔ_２から読み出してゆく。タップｔ_１には係数乗算器６１が接続され、読み出された音響信号データＱ_１に係数データＷ_１が乗算される。また、タップｔ_２には係数乗算器６２が接続され、読み出された音響信号データＱ_２に係数データＷ_２が乗算される。係数乗算器６１，６２の出力は加算器６３で加算されて出力データとして出力される。
【００３４】
以上の構成で、タップｔ_１，ｔ_２の読出アドレスを徐々に後ろにシフトしてゆけば読み出される音響信号データの周波数が低くなり、タップｔ_１，ｔ_２の読出アドレスを徐々に前にシフトしてゆけば読み出される音響信号データの周波数が高くなる。ところで、シフトレジスタ（リングバッファ）６０の段数は有限であるため、後ろにシフトしてゆくと最終的には後端に至り、また、前にシフトしてゆくと最終的には先端に至る。そこで、図１０のＢ−１〜Ｂ〜４のようなのこぎり波でタップｔ_１，ｔ_２の読出アドレスを変移させることにより、後端から先端、先端から後端にタップをジャンプさせている。
【００３５】
すなわち、読出周波数を低くする場合について説明すると、タップｔ_１の読出アドレスをＢ−１ののこぎり波を用いて徐々に後ろにシフトしてゆき、後端に至ったときアドレスを先端に戻す。また、タップｔ_２の読出アドレスをＢ−２ののこぎり波を用いて徐々に後ろにシフトしてゆき、後端に至ったときアドレスを先端に戻す。しかし、読出アドレスをジャンプさせると読み出される音響信号データの波形が不連続になるため大きなノイズが発生する。そこで、タップｔ_１から読み出された音響信号データの振幅値に図１０のＡ−１の三角波を係数データとして乗算することにより、アドレスがジャンプしノイズが出力されるタイミングの係数乗算器６１の出力値を０にしている。また、同様にタップｔ_２から読み出された音響信号データの振幅値にＡ−３の三角波を係数データとして乗算することにより、アドレスがジャンプするときの係数乗算器６２の出力値を０にしている。のこぎり波Ｂ−１とＢ−２および三角波Ａ−１とＡ−３はそれぞれ１８０°ずつ位相がずれているため、一方のタップの読出アドレスがジャンプして出力値が０のとき他方が最大になり、加算器６３から出力される音響信号データの値を一定に保つことができる。
【００３６】
以上は読出周波数を低くする場合について説明したが読出周波数を高くする場合には、タップｔ_１，ｔ_２の読出アドレスをそれぞれ図１０Ｂ−３およびＢ−４の逆のこぎり波で変移させてゆけばよい。ここで、等価的にシフトレジスタ６０に置き換える場合は、出力タップの左右の移動がピッチのアップ／ダウンに相当するが、リングバッファの場合は、ライトアドレスの変位速度とリードライトアドレスの変位速度との差（符号）がピッチのアップ／ダウンに相当する。
【００３７】
ＤＳＰ２４を図９のように構成してピッチチェンジする場合図１０のＡ−１〜Ａ−４に示す三角波、および、Ｂ−１〜Ｂ−４に示すのこぎり波は、ＰＣＭ回路２３からモジュレーション信号データとして入力されるが、この信号データを形成するためにＤＲＡＭ１３には、三角波，のこぎり波それぞれ１つずつモジュレーション波形データとして記憶しておけばよく、ＳＰＣＴＬを図１０右に記載されているように設定することにより、反転器３４で信号データの符号および／または振幅値が反転され、同図の全ての波形を得ることができる。また、上記構成のＤＳＰにおいてのこぎり波は、所定のタイミングにＤＲＡＭアドレス作成部４４に入力され、三角波は所定のタイミングに乗算器４９に入力される。
【００３８】
このように、ＰＣＭ波形データを読み出して形成した信号データを反転器３４で反転することにより、種々の波形の信号データを得ることができるため、１つのＰＣＭ波形データを複数種類の波形として活用することができ、ＤＲＡＭ１３の容量を節約することができる。
【００３９】
信号データの波形の反転は、モジュレーション信号データに限らない。すなわち、音響信号データに対して行うこともできる。
【００４０】
【発明の効果】
この発明によれば、信号データの符号ビットおよび／または振幅ビットを反転することにより、１つの信号データから複数種類の波形の信号データを得ることができ、信号データ発生装置の機能を向上することができる。
【００４１】
また、このようにして得られた信号データを用いて音響データに対してフィルタ処理，変調処理などの処理を施すことにより、簡略な構成で多様な処理を施すことができる。
【図面の簡単な説明】
【図１】この発明の実施例である音源用ＬＳＩが適用されるゲーム機のブロック図
【図２】同音源用ＬＳＩのブロック図
【図３】同音源用ＬＳＩのＰＣＭ回路のブロック図
【図４】同音源用ＬＳＩのＤＳＰのブロック図
【図５】同音源用ＬＳＩに接続されるＤＲＡＭの内部構成図
【図６】前記ＰＣＭ回路内の反転器の構成図
【図７】前記ＤＲＡＭに記憶されている変調用波形の例を示す図
【図８】前記ＰＣＭ回路が発生するエンベロープの例を示す図
【図９】ピッチチェンジを行うための前記ＤＳＰ回路の構成を示す図
【図１０】ピッチチェンジを行うために用いられる信号データの例を示す図[0001]
[Industrial applications]
The present invention, by reversing the sign-and amplitude, to create a plurality of types of signal data from one signal data, such as filtering or modulation processing on sound data, such as musical tone data using the signal data The present invention relates to an acoustic data processing device and a sound source device that perform various processes.
[0002]
[Prior art]
In a signal processing device such as a DSP, signal data serving as a parameter is required to perform a process such as a filtering process or a modulation process (modulation) on acoustic data. For example, when performing a modulation process, signal data serving as modulation data is required. Therefore, in order to perform various processes, various signal data corresponding to the processes are required. For this reason, in a conventional apparatus, a circuit for generating signal data has a function of generating signal data of various waveforms.
[0003]
[Problems to be solved by the invention]
However, if the signal data generating circuit is provided with a function of generating signal data having various waveforms, the circuit becomes complicated and large, and the cost is increased.
[0004]
SUMMARY OF THE INVENTION The present invention provides a signal data generating apparatus capable of inverting bits of generated digital signal data to deform the waveform of the signal data, thereby obtaining signal data of various waveforms with a simple circuit, and a signal data generating apparatus. It is an object of the present invention to provide an audio data processing device that performs processing on audio data using the same.
[0005]
[Means for Solving the Problems]
The inventions is inverted and bit inversion instruction means for instructing either or both of code bits and the amplitude bit effect signal data consisting of sign bit and magnitude bit, according to instruction contents of the bit inversion command means Bit inversion means for inverting and outputting one or both of the sign bit and the amplitude bit of the effect signal data; and a filter for the input acoustic signal data using the signal data output from the bit inversion means. Sound data processing means for performing processing such as processing and modulation processing and outputting the processed data .
[0006]
The present invention provides signal data forming means for forming a plurality of signal data, the sound data processing device, and at least one of the plurality of signal data formed by the signal data forming means for the sound data processing device. Signal selection means for supplying as acoustic signal data and supplying at least one of the other plurality of signal data to the acoustic data processing device as effect signal data.
[0007]
The present invention provides a waveform memory type signal data forming device comprising: a signal data forming device, a waveform data storing device for storing waveform data, and a reading device for forming the signal data by reading out the waveform data with a predetermined clock. Means.
[0008]
[Action]
The signal data forming means forms digital signal data in time series. This signal data is composed of a sign bit representing a positive / negative sign and an amplitude bit representing an absolute value of the amplitude. The bit inversion instructing means instructs bit inversion of one or both of the sign bit and the amplitude bit. This bit inversion instructing means may be constituted by, for example, flags respectively corresponding to the sign bit and the amplitude bit. The content of the bit whose inversion is instructed by the bit inversion instructing means is inverted by the bit inverting means. Due to the bit inversion, the amplitude is shifted or inverted to change the waveform. By performing a filtering process and a modulation process using the signal data, the process is different from the process using the original waveform signal data. Processing can be performed.
[0009]
Also, by configuring the signal data forming means with a waveform memory type signal data forming means, even if only one waveform data is stored in the waveform data storage means, a plurality of types of waveform signal data can be inverted by bit inversion. Can be output.
[0010]
【Example】
FIG. 1 is a configuration diagram of a video game machine using a sound source LSI incorporating a signal data generation device and a sound data processing device according to an embodiment of the present invention. A display 4 and a speaker 5 are connected to the game machine body 1. As the display 4 and the speaker 5, those built in a television receiver can be used. In addition to the display 4 and the speaker 5, a game cartridge 3 having a built-in ROM 19 storing a game program and a controller 2 operated by a player for playing a game are connected to the game machine body 1. The controller 2 is connected to the game console 1 via a cable, and the game cartridge 3 is inserted into a slot provided in the game console 1. The game machine body 1 has a built-in main CPU (MCPU) 10, which controls the operation of the entire apparatus such as the progress of a game. The controller 2, the ROM 19 in the game cartridge 3, the display controller 14 for display control, and the sound source LSI 11 for generating sound effects and BGM are connected to the MCPU 10. The sound source LSI 11 has a sound CPU (SCPU) 12 for controlling sound generation, a DRAM 13 in which a program of the SCPU 12 and PCM waveform data are stored, and a D which converts digital sound data output from the sound source LSI 11 into an analog audio signal. / A conversion circuit 16 is connected. The speaker 5 is connected to the D / A conversion circuit 16. The sound source LSI 11 has an external input terminal, and it is also possible to connect an external sound source device 18 from the outside and input digital sound data. Further, a VRAM 15 for storing screen display data and the display 4 are connected to the display controller 14.
[0011]
When the game cartridge 3 is set in the game machine main body 1 and the power is turned on, the MCPU 10 first reads predetermined screen data and sends it to the display controller 14, as well as a program for generating a sound effect and BGM and a PCM waveform data. Is written to the DRAM 13. Thereafter, the game is started by the operation of the controller 2, and the rewriting of the screen data, the sound effect, and the sound of the BGM are performed as the game progresses. The progress control of the game, that is, rewriting of the screen data is directly controlled by the MCPU 10. The MCPU 10 instructs the SCPU 12 to generate a sound effect or BGM, and specific synthesis of sound data is performed by the SCPU 12 based on a program written in the DRAM 13 and PCM waveform data.
[0012]
FIG. 2 is an internal block diagram of the sound source LSI 11. The tone generator LSI 11 sequentially reads out the PCM waveform data stored in the DRAM 13 so that the PCM circuit 23 forms signal data, and the DSP 24 performs processing such as modulation of one signal data using another signal data. It forms and outputs sound data such as musical sound data. As described above, each time the game cartridge 3 is set in the slot and the power is turned on, new data is written from the internal ROM 19 to the DRAM 13. Thereby, unique sound effects and BGM that are different for each game are generated. The MCPU 10 and SCPU 12 and the PCM circuit 23 and DSP 24 in the tone generator LSI 11 are connected to the DRAM 13 via the memory controller 21, and each of them can access the DRAM 13 while sharing time. The MCPU 10 and the SCPU 12 are connected to a memory controller 21 via a CPU interface 20. To the CPU interface 20, a register 22 for the MCPU 10 and the SCPU 11 to set data to the PCM circuit 23 and the DSP 24 is connected.
[0013]
Here, the internal configuration of the DRAM 13 will be described with reference to FIG. The DRAM 13 stores an SCPU program defining the operation of the SCPU 12 and PCM waveform data, and sets a DSP ring buffer. The PCM waveform data includes voice waveform data for generating acoustic signal data such as BGM musical sounds and sound effects, and modulation waveform data read as modulation signal data. Since a plurality of types of voice waveform data and modulation waveform data are stored, a plurality of storage areas are respectively set. The DSP ring buffer area is used as an area for the DSP 24 to temporarily store signal data for delay or the like.
[0014]
Here, as the voice waveform data, for example, data obtained by converting the waveforms of sampled sound effects and musical instrument sounds into PCM are stored. However, since such sounds may be continuously generated for a long time, A start address SA, a loop start address LSA, and a loop end address LEA are stored for each voice data so that loop reading is possible. When reading out the voice data, first, the reading is started from the start address SA, and is read up to the loop end address LEA. Thereafter, by repeatedly reading from the loop start address LSA to the loop end address LEA, it is possible to read for a long time. Further, the modulation waveform data is waveform data for forming modulation signal data used as modulation data or the like for acoustic signal data. Therefore, the modulation waveform data mainly stores simple data, such as a sawtooth wave as shown in FIG. Waveform data such as a triangular wave, a rectangular wave, and a sine wave are stored.
[0015]
The SCPU program and the PCM waveform data are written by the MCPU 10 when the game cartridge 3 is set. The SCPU 12 reads out the SCPU program based on the instruction of the MCPU 10 and executes an operation according to the instruction. The PCM circuit 23 reads out the PCM waveform data based on the instruction of the SCPU 12 to form signal data that is PCM data for each sampling clock. This signal data is used as acoustic signal data or modulation signal data in a subsequent circuit. The PCM circuit 23 has 32 time division channels, and can independently form 32 types of signal data.
[0016]
Of the signal data formed by the PCM circuit 23, those used as audio signal data are input to the DSP 24 or directly input to the output mixing circuit OMIX 251. Data used as modulation signal data is input to the DSP 24. In general, signal data formed by reading voice waveform data is used as acoustic signal data, and signal data formed by reading modulation waveform data is used as modulation signal data. It can be used ignoring freely, and this can also generate special sound effects. Further, the DSP 24 is provided with an external input terminal, and can input digital signal data from the external sound source 18 and use it as acoustic signal data or modulation signal data.
[0017]
The DSP 24 is a circuit that performs various processes such as modulation and filtering on the input audio signal data and outputs the processed data to the output mixing circuit OMIX25. In order to perform such processing on the acoustic signal data, the DSP 24 receives the modulation signal data, which is also the signal data, and uses it as a processing coefficient. The audio signal data output from the DSP 24 after the processing is input to the output mixing circuit OMIX25. The output mixing circuit OMIX 25 converts the audio signal data of 32 channels into data of 2 channels and outputs the data to the D / A conversion circuit 16.
[0018]
FIG. 3 is a diagram showing an internal configuration of the PCM circuit 23. The PCM circuit 23 includes a phase generator 30, an address pointer 31, an interpolator 32, a clip circuit 33, an inverter 34, a low-frequency oscillator 35 for amplitude modulation, an envelope generator 36, a multiplier 37, and an output controller 38. . The operations described below are performed in parallel on 32 channels in a time-division manner.
[0019]
The FNS data and the octave data OCT corresponding to the pitch name are set in the phase generator 30 from the SCPU 12. The phase generator 30 generates and outputs phase data at a predetermined sampling cycle (44.1 kHz) based on these data. This phase data is input to the address pointer 31. A start address SA, a loop start address LSA, and a loop end address LEA are input from the SCPU 12 to the address pointer 31 as data specifying PCM waveform data. The address pointer 31 determines the increment of the address based on the phase data input from the phase generator 30, and sequentially outputs address data including a decimal part starting from the start address SA. The decimal part data FRA is output to the interpolator 32, and two integer addresses MEA sandwiching the decimal part are output to the DRAM 13 via the memory controller 21.
[0020]
Two adjacent PCM waveform data are read from the DRAM 13 by the two input integer addresses MEA. The PCM waveform data read from the DRAM 13 is input to the interpolator 32 via the memory controller 21. The interpolator 32 forms signal data at the sampling timing by interpolating the two input PCM waveform data according to the value of the fractional part data FRA input from the address pointer 31. The interpolator 32 inputs this signal data to the clip circuit 33. The clip circuit 33 is a selector for the signal data input from the interpolator 32 and the all “0” data, and one of them is selectively output according to the select signal SSCTL input from the MCPU 10. When SSCTL is "0", the signal data input from the interpolator 32 is output to the next inverter 34 as it is, and when SSCTL is "1", the data of all "0" is supplied to the next inverter 34. Is output.
[0021]
Here, the signal data is PCM data of a plurality of bits (for example, 16 bits), and the most significant bit represents a positive / negative sign, and the other plurality of bits represent a numerical value (amplitude). As shown in FIG. 6, the inverter 34 is composed of the same number of XOR circuits as the number of bits of the signal data, and each bit data of the signal data is input to one input terminal of each XOR circuit.
[0022]
On the other hand, SPCTL is a 2-bit signal input from the MCPU 10, where the upper bit indicates whether or not the sign bit of the signal data is inverted, and the lower bit indicates whether or not the amplitude bit is inverted. Is a bit to be done. The upper bits of SPCTL are input to an XOR circuit to which the most significant bit (sign bit) of the signal data is input, and the lower bits are input to a plurality of XOR circuits to which amplitude bits of the signal data are input. Signal data and SPCTL data are input to two input terminals of the XOR circuit. Therefore, when the bit on the SPCTL side is “0”, the content of the bit of the signal data is output as it is, and when the bit on the SPCTL side is “1”, the bit of the signal data is “1 → 0”, “0 → 1”. Is output as inverted. Therefore, if SPCTL is "00", the input signal data is output as it is, and if the SPCTL bit is "10", the input signal data is inverted only in sign and output. If the SPCTL bit is "01", the input signal data is inverted with respect to the numerical value and is output. If the SPCTL bit is "11", the input signal data is inverted with both the sign and the numerical value and output. Is done.
[0023]
Therefore, when SSCTL is set to “1”, all “0” is output from the clipping circuit 33, and this is input to the inverter 34. Further, when SPCTL is set to “01”, the data of all “0” is inverted by the inverter 34 to become the data of all “0111 ‥‥” (MAX). The data of “0111 ‥‥” is used as a multiplier for directly outputting the envelope waveform data and the modulation signal data in the multiplier 37 at the subsequent stage.
[0024]
The signal data output from the inverter 34 is input to the multiplier 37. The multiplier 37 is connected to a low frequency oscillator for amplitude modulation (ALFO) 35 and an envelope generator (EG) 36. The ALFO 35 and EG36 are circuits having a more general configuration than before. The ALFO 35 generates low-frequency modulated signal data based on the frequency data LFOF, the waveform designation data LFOWS, and the influence data (amplitude data) LFOS input from the SCPU 12. The waveform of the modulation signal data is of the same type as the modulation waveform data stored in the DRAM 13, and is, for example, a waveform as shown in FIG. The attack rate AR, the first decay rate D1R, the second decay rate D2R, and the release rate RR are input from the SCPU 12 to the EG 36, and the EG 36 generates and outputs envelope waveform data as shown in FIG. Note that some voice waveform data stores a waveform including an envelope only in the attack portion. When such voice waveform data is read, the maximum value is output as the attack portion, and the envelope as indicated by the broken line in FIG. To form
[0025]
Here, when signal data (used as acoustic signal data) obtained by reading the voice waveform data from the inverter 34 to the multiplier 37 is input, an envelope waveform is added to the signal data. When the signal data (modulation signal data) from which the modulation waveform data is read is input, the signal data is output to the output controller 38 as it is. On the other hand, when the modulated signal data generated by the ALFO 35 and the envelope signal data generated by the EG 36 are directly output and used by the DSP 24 at the subsequent stage, the value of the signal data is fixed in a DC manner as described above and the multiplier 37 is used. To enter. The output data of the signal data output from the multiplier 37 is specified by the output controller 38 and output to the DSP 24 or the output mixing circuit 25.
[0026]
FIG. 4 is a block diagram of the DSP 24. The DSP 24 includes a 16-word MIXS register 41 as a register for storing signal data input from the PCM circuit 23, and a 2-word EXTS register as a register for storing signal data input from the external tone generator 18. A register 42 is provided, and performs predetermined processing such as filtering and modulation on signal data used as audio signal data among the signal data input to these registers, and outputs the processed signal data to the output mixing circuit 25. Among the input signal data, the data used as the modulation signal data is input to a multiplier 49 and a DRAM address creation unit 44, which will be described later, as coefficient data for filtering and modulating other audio signal data. The PCM circuit 23 has a 32-channel configuration, whereas the input section of the DSP 24 has only registers for 16 channels. Although this is a problem of the specification, since there is an acoustic signal directly output from the PCM circuit 23 to the output mixing circuit 25, this is sufficient for practical use.
[0027]
In addition to the 16-word MIXS register 41 and the 2-word EXTS register 42, the DSP 24 also has a 32-word MEMS register for temporarily storing data read from the ring buffer of the DRAM 13 for processing by the DSP again. 43 is also provided. These registers MIXS41, EXTS42, and MEMS43 are connected to all of the DRAM address generator 44, the register 45, and the selector 48, respectively. The register 45 is a circuit that temporarily stores the modulation signal data as coefficient data for input to the multiplier 49 in synchronization with the timing of the acoustic signal data that is the modulated signal data. The selector 48 is a circuit for selecting audio signal data to be input to the multiplier 49. By variously combining the data input to the register 45 and the selector 48, it is possible to perform extremely various processes on the audio signal data.
[0028]
The DSP 24 repeatedly executes the operation of 256 steps according to the microprogram stored in the microprogram memory 40. The data of the above-mentioned registers 41, 42 and 43 are stored in the DRAM address generator 44, the register 45 or the selector 48. Which circuit to input can be arbitrarily set by a microprogram.
[0029]
The DRAM address creation unit 44 creates an address (write / read) for accessing the ring buffer of the DRAM 13 and outputs the address to the memory controller 21. The memory controller 21 accesses the DRAM 13 using this address and writes / reads data delayed by the ring buffer. As described above, the multiplier 49 is a circuit that multiplies the acoustic signal data by the coefficient data. One signal data is input as sound signal data from the contents stored in the registers 41, 42, 43 or the TEMP-RAM 53. The TEMP-RAM 53 is a RAM for delaying the audio signal once processed by the DSP 24 for a short time and then feeding it back. This selection is made by selecting a register and setting the selector 48 by a microprogram. On the other hand, the selector 47 selects the coefficient data. To the selector 47, the register 45 and the fixed coefficient register 46 are connected, and “000 ‥‥ 1” (that is, 1 in decimal) is input. One of these is selected and input to the multiplier 49 as coefficient data. When the register 45 is selected, the acoustic signal data is multiplied by the modulation signal data generated by the PCM circuit 23. When the coefficient register 46 is selected, the sound signal is multiplied by preset coefficient data. When “1” is selected, the input acoustic signal data is output to the next stage as it is.
[0030]
The sound signal data output from the multiplier 49 is input to the adder 50. The audio signal data to which the predetermined addition coefficient data has been added by the adder 50 is output from the DSP 24 via a one-clock delay 51 → a shift circuit 52. The selector 54 selects one of the output value of the one-clock delay 51, the data delayed by the TEMP-RAM 53, or all “0” by the selector 54 and inputs it to the adder 50. The one-clock delay 51 is a circuit that delays input data by one sampling clock and outputs the data. The shift circuit 52 is a circuit that shifts input data by a predetermined digit and outputs the result. The TEMP-RAM 53 is a temporary storage memory for delaying the signal output from the shift circuit 52 for a short time and then returning the signal to the multiplier 49 or the adder 50. That is, the ring buffer of the DRAM 13 delays for a long time (approximately 10 ms to 1 s), and the TEMP-RAM 53 performs a delay of less than that.
[0031]
In the DSP 24, various processes can be performed by a delay by a ring buffer, a 1-bit delay 51, a temp RAM 53, a multiplication by a multiplier 49, an addition by an adder 50, and a shift by a shift circuit 52. When the multiplier 49 multiplies the acoustic signal data by the coefficient data, the selection of the acoustic signal data and the selection of the coefficient data depend on the signal data input from the PCM circuit 23 and the digital signal input from the external sound source 18. Since the signal can be arbitrarily selected from among the signals delayed by the ring buffer, it is possible to provide the DSP effect with a very high degree of freedom.
[0032]
FIG. 9 shows an equivalent circuit of the processing of the DSP 24 when the pitch change processing is performed on the audio signal data using the sound source LSI (PCM circuit 23 and DSP 24) having the above configuration, and an example of the modulation signal data used in this case. Is shown in FIG. Pitch change is a process of changing the frequency of input audio signal data and outputting the data.
[0033]
In FIG. 9, the ring buffer is replaced with a shift register 60 for convenience of explanation. Audio signal data is input from one end of the shift register 60. The audio signal data shifted in the shift register 60 is read from the _two taps t ₁ and t ₂ . The tap t ₁ is connected coefficient multiplier 61, the coefficient data W ₁ to the acoustic signal data Q ₁ read is multiplied. The coefficient multiplier 62 is connected to the tap t _2, the coefficient data W ₂ the acoustic signal data Q ₂ to which the read is multiplied. The outputs of the coefficient multipliers 61 and 62 are added by the adder 63 and output as output data.
[0034]
In the above configuration, it shifts the read address of the tap t _1, t ₂ gradually lower the frequency of the audio signal data to be read if Yuke shifted backward, before gradually read address of the tap t _1, t ₂ Then, the frequency of the read audio signal data increases. By the way, since the number of stages of the shift register (ring buffer) 60 is finite, shifting to the rear will eventually reach the rear end, and shifting to the front will eventually reach the front end. Therefore, by displacing the read address of the tap t _1, t ₂ in sawtooth wave as a B-1~B~4 in FIG 10, the proximal end to the distal end, thereby jump the tap from the front end to the rear end.
[0035]
That is, when the case is described in which lower the reading frequency, so on are shifted back gradually read address of the tap t ₁ with a sawtooth wave of B-1, back to the tip an address when reaching the rear end. Further, Yuki shifted back gradually read address of the tap t ₂ with a sawtooth wave of B-2, back to the tip an address when reaching the rear end. However, when the read address is jumped, the waveform of the read audio signal data becomes discontinuous, so that large noise occurs. Therefore, by multiplying the triangular wave of the A-1 in FIG. 10 to the amplitude value of the audio signal data read out from the tap t ₁ as coefficient data, address jump and noise of the coefficient multiplier 61 of the timing to be output The output value is set to 0. Further, by multiplying the triangular wave A-3 as the coefficient data to the amplitude value of the audio signal data read out from similarly tap t _2, the output value of the coefficient multiplier 62 when the address jumps to 0 I have. Since the sawtooth waves B-1 and B-2 and the triangular waves A-1 and A-3 are each 180 degrees out of phase, when the read address of one tap jumps and the output value is 0, the other becomes maximum. That is, the value of the audio signal data output from the adder 63 can be kept constant.
[0036]
The case where the read frequency is lowered has been described above. However, when the read frequency is raised, the read addresses of the taps t ₁ and t ₂ are shifted by the opposite sawtooth waves of FIGS. 10B-3 and B-4, respectively. Good. Here, when equivalently replacing the shift register 60, the left and right movement of the output tap corresponds to up / down of the pitch. However, in the case of the ring buffer, the displacement speed of the write address and the displacement speed of the read / write address are different. Difference (sign) corresponds to pitch up / down.
[0037]
When the DSP 24 is configured as shown in FIG. 9 to change the pitch, the triangular waves A-1 to A-4 and the sawtooth waves B-1 to B-4 in FIG. In order to form this signal data, it is only necessary to store one triangular wave and one sawtooth wave in the DRAM 13 as modulation waveform data, and set SPCTL as shown in the right of FIG. By doing so, the sign and / or amplitude value of the signal data is inverted by the inverter 34, and all the waveforms in FIG. Further, in the DSP having the above configuration, the sawtooth wave is input to the DRAM address creation unit 44 at a predetermined timing, and the triangular wave is input to the multiplier 49 at a predetermined timing.
[0038]
As described above, by inverting the signal data formed by reading out the PCM waveform data by the inverter 34, it is possible to obtain signal data of various waveforms. Therefore, one PCM waveform data is used as a plurality of types of waveforms. And the capacity of the DRAM 13 can be saved.
[0039]
The inversion of the signal data waveform is not limited to modulation signal data. That is, it can be performed on the audio signal data.
[0040]
【The invention's effect】
According to the present invention, by inverting the sign bit and / or the amplitude bit of the signal data, signal data of a plurality of types of waveforms can be obtained from one signal data, and the function of the signal data generator is improved. Can be.
[0041]
In addition, various processes can be performed with a simple configuration by performing a process such as a filter process and a modulation process on the acoustic data using the signal data obtained as described above.
[Brief description of the drawings]
FIG. 1 is a block diagram of a game machine to which a tone generator LSI according to an embodiment of the present invention is applied; FIG. 2 is a block diagram of the tone generator LSI; FIG. 3 is a block diagram of a PCM circuit of the tone generator LSI; 4 is a block diagram of a DSP of the tone generator LSI. FIG. 5 is an internal configuration diagram of a DRAM connected to the tone source LSI. FIG. 6 is a configuration diagram of an inverter in the PCM circuit. FIG. 7 is stored in the DRAM. FIG. 8 shows an example of an envelope generated by the PCM circuit. FIG. 9 shows a configuration of the DSP circuit for performing a pitch change. FIG. 10 shows a pitch. Diagram showing an example of signal data used for performing a change

Claims

Bit inversion instructing means for instructing inversion of one or both of the sign bit and the amplitude bit of the effect signal data including the sign bit and the amplitude bit,
Bit inversion means for inverting and outputting one or both of the sign bit and the amplitude bit of the effect signal data according to the instruction content of the bit inversion instruction means,
Sound data processing means for performing processing such as filter processing and modulation processing on the input sound signal data using the signal data output from the bit inversion means,
An acoustic data processing device comprising:

Signal data forming means for forming a plurality of signal data;
An acoustic data processing device according to claim 1,
At least one of the plurality of signal data formed by the signal data forming means is supplied as acoustic signal data to the acoustic data processing device, and at least one of the other plurality of signal data is supplied to the acoustic data processing device. Signal selection means for supplying as effect signal data to
A sound source device comprising:

The signal data forming means, a waveform data storage means for storing waveform data, a read means and the waveform memory type signal data forming means comprising forming the signal data by reading the waveform data at a predetermined clock claims Item 3. The sound source device according to Item 2.