JP3549958B2 - Symbol clock recovery method and apparatus - Google Patents
Symbol clock recovery method and apparatus Download PDFInfo
- Publication number
- JP3549958B2 JP3549958B2 JP25751195A JP25751195A JP3549958B2 JP 3549958 B2 JP3549958 B2 JP 3549958B2 JP 25751195 A JP25751195 A JP 25751195A JP 25751195 A JP25751195 A JP 25751195A JP 3549958 B2 JP3549958 B2 JP 3549958B2
- Authority
- JP
- Japan
- Prior art keywords
- symbol
- symbol clock
- signal
- clock
- controlled oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【0001】
【発明の属する技術分野】
本発明は、OFDM (Orthogonal Frequency Division Multiplexing: 直交周波数分割多重) 伝送方式において、受信装置の一構成要素であるシンボルクロックを再生するシンボルクロック再生方法およびそれに使用するシンボルクロック再生装置に関する。
【0002】
【従来の技術】
従来、OFDM信号を受信する受信装置において、シンボルタイミングや、復調に必要なシンボルクロックは、Ch.Dosch et al “First public demonstrations of COFDM/MASCAM. A milestone for the future of radio broadcasting” , EBU Review−Technical No. 232, Dec. 1988 によれば、まず、送信側において、一定の時間( 複数シンボル期間) 間隔でスイープ信号など同期シンボルを送信し、受信側では、送信側で発生し送信した信号と同じ信号を受信装置内で発生させ、受信した信号との相関をとり、急峻なパルス信号を形成する。この形成したパルス信号は同期シンボルを受信するごとに発生するので、このパルス信号をもとに受信装置を動作させるためのシンボルタイミング、FFT(Fast Fourier Transform : 高速フーリェ変換) 窓および復調に必要な再生シンボルクロックを発生させている。
【0003】
【発明が解決しようとする課題】
しかし、上記従来技術によれば、送信側において同期シンボルを送信することが前提となっているが、この同期シンボルは情報伝送に寄与しない。そのため、伝送効率を低下させないようにするためには、同期シンボルの間隔を大きくとる必要がある。しかし一方では、同期シンボルの間隔が大きいと、シンボルクロックのPLL(Phase Lock Loop: 位相同期ループ) 引き込みに長い時間を要し、発生したシンボルクロックの時間精度が悪くなるという欠点があった。
【0004】
本発明の目的は、受信側においてOFDM信号を復調するのに必要なシンボルクロックを、同期シンボルを必要とすることなく、情報を担っているOFDM信号自体から得ることを可能とするシンボルクロック再生方法および装置を提供することにあり、これによれば、伝送効率の向上、シンボルクロックのPLL引き込み時間の短縮化およびクロック同期の追従性の向上等に寄与することができる。
【0005】
【課題を解決するための手段】
本発明は、OFDM信号固有の性質として、ガードインターバル期間を有するOFDM信号の場合、1伝送シンボル期間内(有効シンボル期間にガードインターバル期間を加えた期間)では、有効シンボル期間長の信号を積分すると零になるという性質を有効に利用し、従来技術において説明した同期シンボルを特に設けていないOFDM信号それ自体からシンボルクロックを再生するように構成したシンボルクロック再生方法および装置である。
【0006】
すなわち、本発明シンボルクロック再生方法は、ガードインターバル期間を有するOFDM信号を標本化して得られたサンプル値について、該サンプル値を1有効シンボル期間にわたって加算するステップと、該加算した結果を帯域通過フィルタに通すことによりシンボルクロックを抽出するステップと、再生シンボルクロックと前記抽出したシンボルクロックの両信号間で位相比較を行うステップと、該位相比較の結果に基づいて電圧制御発振器の発振出力周波数を制御し、該電圧制御発振器の出力側から前記再生シンボルクロックを取り出すステップとの各ステップを含んでなることを特徴とする。
【0007】
また、本発明シンボルクロック再生方法は、前記加算するステップと前記帯域通過フィルタに通すことによりシンボルクロックを抽出するステップとの間に加算した結果の絶対値を求めるためのステップが介挿されていることを特徴とする。
【0008】
また、本発明シンボルクロック再生装置は、ガードインターバル期間を有するOFDM信号を標本化して得られたサンプル値について、該サンプル値を1有効シンボル期間にわたって加算する加算手段と、該加算手段の出力からシンボルクロックを抽出する帯域通過フィルタと、再生シンボルロックを取り出すための電圧制御発振器と、該電圧制御発振器によって取り出された前記再生シンボルロックと前記帯域通過フィルタから抽出されたシンボルロックの両信号間で位相比較を行い、該位相比較の結果に基づいて前記電圧制御発振器の発振出力周波数を制御する手段とを具えてなることを特徴とする。
【0009】
また、本発明シンボルクロック再生装置は、前記加算手段と前記帯域通過フィルタとの間に前記加算回路の出力信号について絶対値を求めるための絶対値回路が介挿されていることを特徴とする。
【0010】
【発明の実施の形態】
以下に添付図面を参照し、実施の形態に基づいて本発明を詳細に説明する。
図1は、OFDM信号の信号波形と、その信号波形が多数の変調波の組み合わせによりできていることを説明する線図である。
図1に示すように、OFDM信号は、k=1,k=2,−−− , k=20,−−− からなる多数のディジタル変調波を組み合せたものであり、OFDMによるデータ伝送はこのシンボルを単位として行われる。各シンボルは、有効シンボル期間ts とガードインターバル期間とで構成され、ガードインターバル期間は有効シンボル期間の後部の信号波形を繰り返したものとなっている。
【0011】
OFDMの各キャリア周波数fk (k=1,k=2,−−− , k=20,−−−)は、ベースバンドにおいて
fk =k/ts (但し、kは1,2,−−−)
で定義される。従って、1有効シンボル期間ts 内の信号を積分すると零になり、また、OFDM信号を標本化周期T=ts /N(但し、Nはサンプル値の個数)で標本化した場合、そのN個のサンプル値の総和もまた零になる。
【0012】
ガードインターバル期間を有するOFDM信号の場合、ガードインターバル期間中の信号は、図2(a)に示すように、有効シンボル期間の信号を巡回的に繰り返したものとなっているため、この期間を含めて期間内の信号を有効シンボル期間ts 長にわたって積分する(図2(b))とやはり零になるが、連続する2つのシンボル期間にまたがって積分する(図2(c))と零にならない。
【0013】
このことから、OFDM信号を上記標本化周期Tで標本化して得られたサンプル値について、N個のサンプル値の総和が零になる期間はガードインターバル期間の長さに等しくなる。その結果、到来するOFDM信号について連続するN個のサンプル値の加算を逐次繰り返し行うと、例えば、図3に示すような波形の信号が得られる。また、この信号波形には、シンボルタイミング周波数に一致する周波数成分が含まれていることから、加算によって得られた信号をこの周波数成分信号を通過させる帯域通過フィルタに通すことによりシンボルクロック周波数成分を抽出することができる。
【0014】
次に、以上の原理に基づいて構成した本発明シンボルクロック再生方法および装置を説明する。
図4は、本発明シンボルクロック再生装置の一つの実施の形態を示すブロック線図である。
図4において、本発明シンボルクロック再生装置はその信号処理の観点から2つのブロックに大別される。すなわち、シンボルクロック抽出回路1とPLL回路2である。前者においては、入力端子3に入力されたOFDM信号(この信号は、周期Tで標本化されている)はまず加算回路4で1有効シンボル期間ts にわたって逐次繰り返し加算され、前述の図3に示す波形の信号となる。この信号は絶対値回路5に送られ、負側の信号が正側に折り返されることにより、図5(a)に示す波形の信号となる。絶対値回路5で得られた信号は、OFDM信号のシンボルクロック周波数成分を通過させる帯域通過フィルタ6に通され、その出力側に図5(b)に示すシンボルクロック周波数成分を抽出するように構成されている。
【0015】
上記において、入力されたOFDM信号を1有効シンボル期間ts にわたって加算する加算回路4は、例えば、図6に示すように構成される。ここで、符号11で示すFFはフリップフロップまたは1クロックのレジスタ(いずれも1クロックの遅延素子として作用する)を表している。これら遅延素子を用いて構成したシフトレジスタ12によって入力端子3に到来する入力データをシフトさせ、1有効シンボル期間のデータをすべて加算器13で加算する。以上により、加算器13の出力側には、入力OFDM信号を1有効シンボル期間にわたって加算した結果が得られる。
【0016】
次に、PLL回路2においては、シンボルクロック周波数のM倍(Mは1,2,3,−−−)付近の周波数(クロック周波数)で発振している電圧制御発振器7を具え、その発振出力信号は分周器8に送られ、周波数がM分周されてシンボルクロック周波数相当の信号(再生シンボルクロック)となる。この信号と前述のシンボルクロック抽出回路1の出力であるシンボルクロックは、位相比較器9の各入力端子に印加され、両信号の位相が比較されて位相差に相当する信号(電圧)が出力端子から出力される。出力された位相差信号は、急激な変動を吸収するための低域通過フィルタ等で構成されるループフィルタ10を介して電圧制御発振器7の制御入力端子に印加される。
【0017】
以上により、PLL回路2中の分周器8の出力信号は、到来するOFDM信号のシンボルクロックにロックされ、また、電圧制御発振器7の出力信号(再生クロック)も同様に到来OFDM信号のシンボルクロックと一定の位相関係を保った信号となり、OFDM受信装置を動作させるための正確な基準となるタイミングを有する再生クロックが得られる。
【0018】
以上図4および図6につき説明した本発明シンボルクロック再生装置の実施の形態は、図に含まれる回路要素は必ずしもそれらすべてが必要なものでなく、例えば、絶対値回路5、分周器8およびループフィルタ10は回路設計のレベルに応じ省略することができる。
【0019】
特に、分周器8は、電圧制御発振器7の発振周波数を到来するOFDM信号のシンボルクロック周波数に選ぶことによりこれを省略することができる。しかし、電圧制御発振器の発振周波数をシンボルクロック周波数のM倍に選ぶことにより電圧制御発振器の出力信号をOFDM復調のための再生クロックとして使用することができるので、分周器8を用いることが望ましい。
【0020】
【発明の効果】
本発明によれば、OFDM信号を復調するにあたって必要なクロックを再生するにあたって、従来技術におけるような同期シンボルを必要とせず、情報を担っているOFDM信号自体から得ることができるので、伝送効率の向上、ならびに、シンボルクロックを再生する際のPLL引き込み時間の短縮化、引き込み周波数範囲の拡大およびクロック同期の追従性の向上を図ることができる。
【図面の簡単な説明】
【図1】OFDM信号の信号波形と、その信号波形が多数の変調波の組み合わせによりできていることを説明する線図である。
【図2】ガードインターバル期間を有するOFDM信号波形を有効シンボル期間長にわたって、1つのシンボル期間内と、2つのシンボル期間にまたがって積分した場合とについてそれぞれ結果を示す線図である。
【図3】到来するOFDM信号について、連続するN個のサンプル値の加算を逐次連続して行った場合に得られる信号の波形を示す線図である。
【図4】本発明シンボルクロック再生装置の一つの実施の形態を示すブロック線図である。
【図5】図4に示すシンボルクロック再生装置中の絶対値回路および帯域通過フィルタのそれぞれ出力側における信号波形を示す線図である。
【図6】図4に示すシンボルクロック再生装置中の加算回路の一実施形態を示す線図である。
【符号の説明】
1 シンボルクロック抽出回路
2 PLL回路
3 入力端子
4 加算回路
5 絶対値回路
6 帯域通過フィルタ
7 電圧制御発振器
8 分周器
9 位相比較器
10 ループフィルタ
11 フリップフロップまたは1クロックのレジスタ
12 シフトレジスタ
13 加算器[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a symbol clock reproducing method for reproducing a symbol clock, which is one component of a receiving apparatus, in an OFDM (Orthogonal Frequency Division Multiplexing) transmission system, and a symbol clock reproducing apparatus used therefor.
[0002]
[Prior art]
Conventionally, in a receiving apparatus that receives an OFDM signal, the symbol timing and the symbol clock required for demodulation are based on Ch. Dosch et al, "First public demonstrations of COFDM / MASCAM. A milestone for the future of radio broadcasting", EBU Review-Technical. 232, Dec. According to 1988, first, the transmitting side transmits a synchronization symbol such as a sweep signal at fixed time intervals (a plurality of symbol periods), and the receiving side transmits the same signal as the signal generated and transmitted on the transmitting side in the receiving device. Generate and correlate with the received signal to form a steep pulse signal. Since the formed pulse signal is generated every time a synchronization symbol is received, a symbol timing, an FFT (Fast Fourier Transform: fast Fourier transform) window, and a demodulation required for demodulation are required based on the pulse signal. The reproduction symbol clock is generated.
[0003]
[Problems to be solved by the invention]
However, according to the above prior art, it is assumed that a synchronization symbol is transmitted on the transmission side, but this synchronization symbol does not contribute to information transmission. Therefore, it is necessary to increase the interval between the synchronization symbols in order not to lower the transmission efficiency. However, on the other hand, if the interval between the synchronization symbols is large, it takes a long time to pull in a PLL (Phase Lock Loop) of the symbol clock, and the time accuracy of the generated symbol clock is deteriorated.
[0004]
SUMMARY OF THE INVENTION It is an object of the present invention to provide a symbol clock recovery method capable of obtaining a symbol clock required for demodulating an OFDM signal on a receiving side from an information-bearing OFDM signal itself without requiring a synchronization symbol. In this case, it is possible to contribute to improvement of transmission efficiency, shortening of a PLL clock pull-in time of a symbol clock, improvement of follow-up of clock synchronization, and the like.
[0005]
[Means for Solving the Problems]
According to the present invention, as an inherent characteristic of an OFDM signal, in the case of an OFDM signal having a guard interval period, a signal having an effective symbol period length is integrated within one transmission symbol period (a period obtained by adding a guard interval period to an effective symbol period). A symbol clock regeneration method and apparatus which effectively utilizes the property of becoming zero and reproduces a symbol clock from an OFDM signal itself which is not particularly provided with a synchronization symbol described in the related art.
[0006]
That is, according to the symbol clock recovery method of the present invention, for a sample value obtained by sampling an OFDM signal having a guard interval period, the sample value is added over one effective symbol period; Extracting a symbol clock by passing through the step of performing a phase comparison, a step of performing a phase comparison between both signals of the reproduced symbol clock and the extracted symbol clock, and controlling an oscillation output frequency of the voltage controlled oscillator based on a result of the phase comparison. And extracting the reproduced symbol clock from the output side of the voltage-controlled oscillator.
[0007]
Further, in the symbol clock reproducing method of the present invention, a step for obtaining an absolute value of the result of the addition is interposed between the step of adding and the step of extracting the symbol clock by passing the signal through the band-pass filter. It is characterized by the following.
[0008]
The symbol clock reproducing apparatus according to the present invention further comprises: adding means for adding a sample value obtained by sampling an OFDM signal having a guard interval period over one effective symbol period; A band-pass filter for extracting a clock, a voltage-controlled oscillator for extracting a reproduced symbol lock, and a phase between both the reproduced symbol lock and the symbol lock extracted from the band-pass filter extracted by the voltage-controlled oscillator. Means for performing a comparison and controlling an oscillation output frequency of the voltage-controlled oscillator based on a result of the phase comparison.
[0009]
Further, in the symbol clock reproducing apparatus according to the present invention, an absolute value circuit for obtaining an absolute value of an output signal of the adding circuit is interposed between the adding means and the bandpass filter.
[0010]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, the present invention will be described in detail based on embodiments with reference to the accompanying drawings.
FIG. 1 is a diagram illustrating the signal waveform of an OFDM signal and the fact that the signal waveform is formed by combining a large number of modulated waves.
As shown in FIG. 1, an OFDM signal is a combination of a large number of digitally modulated waves consisting of k = 1, k = 2, ---, k = 20, ---. This is performed on a symbol basis. Each symbol is composed of an effective symbol period t s and a guard interval period, a guard interval period has a a repeat of the rear portion of the signal waveform of the valid symbol period.
[0011]
Each carrier frequency f k of the OFDM (k = 1, k = 2, ---, k = 20, ---) , in the baseband f k = k / t s (where, k is 1, - −−)
Is defined by Therefore, 1 become effective symbol period t s zero is integrated signals within, also samples the OFDM signal period T = t s / N (where, N is the number of sample values) When sampled at its N The sum of the sample values is also zero.
[0012]
In the case of an OFDM signal having a guard interval period, as shown in FIG. 2A, the signal during the guard interval period is a cyclically repeated signal of the effective symbol period. integrating over the effective symbol period t s length signals within the period Te in it becomes (FIG. 2 (b)) and still zero, integrating over two symbol periods successive (FIG. 2 (c)) and zero No.
[0013]
Thus, for a sample value obtained by sampling the OFDM signal at the sampling period T, the period during which the sum of N sample values becomes zero is equal to the length of the guard interval period. As a result, when successive addition of N sample values is successively repeated for an incoming OFDM signal, a signal having a waveform as shown in FIG. 3 is obtained, for example. Since the signal waveform contains a frequency component that matches the symbol timing frequency, the symbol clock frequency component is reduced by passing the signal obtained by the addition through a band-pass filter that passes this frequency component signal. Can be extracted.
[0014]
Next, a description will be given of a symbol clock reproducing method and apparatus according to the present invention configured based on the above principle.
FIG. 4 is a block diagram showing one embodiment of the symbol clock reproducing apparatus of the present invention.
In FIG. 4, the symbol clock reproducing apparatus of the present invention is roughly classified into two blocks from the viewpoint of signal processing. That is, a symbol
[0015]
In the above, the adding
[0016]
Next, the
[0017]
As described above, the output signal of the frequency divider 8 in the
[0018]
In the embodiment of the symbol clock reproducing apparatus of the present invention described above with reference to FIGS. 4 and 6, not all the circuit elements included in the figures are necessary. For example, the
[0019]
In particular, the frequency divider 8 can be omitted by selecting the oscillation frequency of the voltage controlled oscillator 7 as the symbol clock frequency of the incoming OFDM signal. However, by selecting the oscillation frequency of the voltage-controlled oscillator to be M times the symbol clock frequency, the output signal of the voltage-controlled oscillator can be used as a reproduction clock for OFDM demodulation. .
[0020]
【The invention's effect】
According to the present invention, when reproducing a clock necessary for demodulating an OFDM signal, a synchronization symbol is not required as in the related art, and the signal can be obtained from the OFDM signal carrying information. In addition, it is possible to shorten the PLL pull-in time when reproducing the symbol clock, expand the pull-in frequency range, and improve the follow-up of clock synchronization.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating a signal waveform of an OFDM signal and that the signal waveform is formed by a combination of a large number of modulated waves.
FIG. 2 is a diagram showing the results of a case where an OFDM signal waveform having a guard interval period is integrated over one effective symbol period within one symbol period and over two symbol periods.
FIG. 3 is a diagram showing a waveform of a signal obtained when addition of consecutive N sample values is sequentially and continuously performed on an incoming OFDM signal.
FIG. 4 is a block diagram showing one embodiment of the symbol clock reproducing device of the present invention.
5 is a diagram showing signal waveforms at the output side of each of an absolute value circuit and a band-pass filter in the symbol clock recovery device shown in FIG. 4;
FIG. 6 is a diagram showing one embodiment of an adding circuit in the symbol clock reproducing device shown in FIG. 4;
[Explanation of symbols]
Claims (4)
該加算した結果を帯域通過フィルタに通すことによりシンボルクロックを抽出するステップと、
再生シンボルクロックと前記抽出したシンボルクロックの両信号間で位相比較を行うステップと、
該位相比較の結果に基づいて電圧制御発振器の発振出力周波数を制御し、該電圧制御発振器の出力側から前記再生シンボルクロックを取り出すステップと
の各ステップを含んでなることを特徴とするシンボルクロック再生方法。Adding a sample value for one effective symbol period to a sample value obtained by sampling an OFDM signal having a guard interval period;
Extracting a symbol clock by passing the result of the addition through a band-pass filter;
Performing a phase comparison between both the reproduced symbol clock and the extracted symbol clock signal;
Controlling the oscillation output frequency of the voltage-controlled oscillator based on the result of the phase comparison, and extracting the reproduced symbol clock from the output side of the voltage-controlled oscillator. Method.
該加算手段の出力からシンボルクロックを抽出する帯域通過フィルタと、
再生シンボルロックを取り出すための電圧制御発振器と、
該電圧制御発振器によって取り出された前記再生シンボルロックと前記帯域通過フィルタから抽出されたシンボルロックの両信号間で位相比較を行い、該位相比較の結果に基づいて前記電圧制御発振器の発振出力周波数を制御する手段と
を具えてなることを特徴とするシンボルクロック再生装置。Adding means for adding a sample value obtained by sampling an OFDM signal having a guard interval period over one effective symbol period;
A band-pass filter for extracting a symbol clock from an output of the adding means;
A voltage-controlled oscillator for extracting a reproduction symbol lock;
A phase comparison is made between the two signals of the reproduced symbol lock extracted by the voltage controlled oscillator and the symbol lock extracted from the band pass filter, and the oscillation output frequency of the voltage controlled oscillator is determined based on the result of the phase comparison. Control means for controlling the symbol clock.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25751195A JP3549958B2 (en) | 1995-10-04 | 1995-10-04 | Symbol clock recovery method and apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25751195A JP3549958B2 (en) | 1995-10-04 | 1995-10-04 | Symbol clock recovery method and apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09102775A JPH09102775A (en) | 1997-04-15 |
JP3549958B2 true JP3549958B2 (en) | 2004-08-04 |
Family
ID=17307323
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25751195A Expired - Fee Related JP3549958B2 (en) | 1995-10-04 | 1995-10-04 | Symbol clock recovery method and apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3549958B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2803614B2 (en) * | 1995-12-22 | 1998-09-24 | 日本電気株式会社 | Mobile relay device |
CA2291118C (en) * | 1997-06-13 | 2008-02-12 | Kabushiki Kaisha Kenwood | Clock regeneration circuit |
-
1995
- 1995-10-04 JP JP25751195A patent/JP3549958B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09102775A (en) | 1997-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3074103B2 (en) | OFDM synchronous demodulation circuit | |
KR100356975B1 (en) | Method of isolating a block frequency on the basis of a signal formatted in blocks | |
US5657313A (en) | Signal transmitting apparatus and signal receiving apparatus using orthogonal frequency division multiplexing | |
JPH06188776A (en) | Transmission system and receiver for transmission system | |
EP0956676B1 (en) | Method and device in a communication system | |
EP0837582B1 (en) | Symbol synchronization in a DAB receiver | |
JP3041171B2 (en) | OFDM reception synchronization circuit | |
JPH10155004A (en) | Demodulator | |
JP3549958B2 (en) | Symbol clock recovery method and apparatus | |
EP0836304A2 (en) | Tracking of sampling frequency in a DAB receiver | |
JP3650250B2 (en) | Reference carrier frequency recovery method for orthogonal frequency division multiplexing modulation | |
JP2735008B2 (en) | Symbol period detection circuit for orthogonal frequency division multiplexed signal receiver | |
JP3449281B2 (en) | Synchronous circuit for multicarrier receiver and multicarrier receiver | |
JPH10224319A (en) | Dft circuit and ofdm synchronous demodulator | |
JP3580107B2 (en) | OFDM demodulator and method | |
JP2000068974A (en) | Ofdm receiver | |
JP3383717B2 (en) | Phase modulation wave demodulator | |
JPH10308716A (en) | Receiver and receiving method | |
JP3518739B2 (en) | Orthogonal frequency division multiplex signal receiving apparatus and orthogonal frequency division multiplex signal receiving method | |
JP3161117B2 (en) | Receiver | |
JP2874729B2 (en) | Orthogonal frequency division multiplexed signal transmitting / receiving device | |
JP3518764B2 (en) | Orthogonal frequency division multiplex signal receiving apparatus and orthogonal frequency division multiplex signal receiving method | |
JP3584249B2 (en) | Orthogonal frequency division multiplex signal transmission apparatus and orthogonal frequency division multiplex signal transmission method | |
JP3518752B2 (en) | Orthogonal frequency division multiplex signal receiving apparatus and orthogonal frequency division multiplex signal receiving method | |
JP3518754B2 (en) | Orthogonal frequency division multiplex signal receiving apparatus and orthogonal frequency division multiplex signal receiving method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040330 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040422 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110430 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120430 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140430 Year of fee payment: 10 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |