JP3529800B2 - 携帯データキャリヤー用データ保護マイクロプロセッサー回路 - Google Patents
携帯データキャリヤー用データ保護マイクロプロセッサー回路Info
- Publication number
- JP3529800B2 JP3529800B2 JP11476392A JP11476392A JP3529800B2 JP 3529800 B2 JP3529800 B2 JP 3529800B2 JP 11476392 A JP11476392 A JP 11476392A JP 11476392 A JP11476392 A JP 11476392A JP 3529800 B2 JP3529800 B2 JP 3529800B2
- Authority
- JP
- Japan
- Prior art keywords
- microprocessor
- program
- memory
- address
- data protection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07F—COIN-FREED OR LIKE APPARATUS
- G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
- G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
- G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
- G07F7/1008—Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
- G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
- G06F12/1441—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a range
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
- G06Q20/00—Payment architectures, schemes or protocols
- G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
- G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
- G06Q20/341—Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
- G06Q20/00—Payment architectures, schemes or protocols
- G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
- G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
- G06Q20/357—Cards having a plurality of specified features
- G06Q20/3576—Multiple memory zones on card
Landscapes
- Engineering & Computer Science (AREA)
- Business, Economics & Management (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Accounting & Taxation (AREA)
- Strategic Management (AREA)
- General Business, Economics & Management (AREA)
- Computer Networks & Wireless Communication (AREA)
- Computer Security & Cryptography (AREA)
- General Engineering & Computer Science (AREA)
- Storage Device Security (AREA)
- Credit Cards Or The Like (AREA)
Description
【0001】
【産業上の利用分野】本発明はデータ保護マイクロプロ
セッサー回路に関するものであり、特にメモリー内に記
憶されたデータもしくはプログラムへのアクセスを禁止
するデータ保護マイクロプロセッサーに関するものであ
る。
セッサー回路に関するものであり、特にメモリー内に記
憶されたデータもしくはプログラムへのアクセスを禁止
するデータ保護マイクロプロセッサーに関するものであ
る。
【0002】
【従来の技術】上記のタイプのマイクロプロセッサー回
路は、IDカード、クレジットカード、転記カード(pos
ting card)など集積回路を備えたいわゆるチップカード
に広く使用されている。これらのマイクロプロセッサー
回路は適切なインターフェイスを介して上記のカードと
交信する支払モジュール(payment modules) などにも使
用することが可能である。
路は、IDカード、クレジットカード、転記カード(pos
ting card)など集積回路を備えたいわゆるチップカード
に広く使用されている。これらのマイクロプロセッサー
回路は適切なインターフェイスを介して上記のカードと
交信する支払モジュール(payment modules) などにも使
用することが可能である。
【0003】本発明の理解を助けるため、カードにマイ
クロプロセッサー回路を用いた例について説明する。
クロプロセッサー回路を用いた例について説明する。
【0004】マイクロプロセッサーを備えたカードはド
イツ特許DE−OS 27 38113において初めて
開示されている。このようなカードの利点の一つとして
カードの所有者の利用範囲が広がるという効果が挙げら
れる。集積回路あるいはカードの内部に埋設されたマイ
クロプロセッサーと、それに対応する記憶手段によりカ
ード自身で幅広くデータ処理を行うことが可能となる。
これに対し、磁気ストリップが添付されたカードでは例
えばデータ処理機能は全て外部で行う必要があった。
イツ特許DE−OS 27 38113において初めて
開示されている。このようなカードの利点の一つとして
カードの所有者の利用範囲が広がるという効果が挙げら
れる。集積回路あるいはカードの内部に埋設されたマイ
クロプロセッサーと、それに対応する記憶手段によりカ
ード自身で幅広くデータ処理を行うことが可能となる。
これに対し、磁気ストリップが添付されたカードでは例
えばデータ処理機能は全て外部で行う必要があった。
【0005】このためカード製造業者は、例えば外部か
ら入力されたコードと記憶されているコードとを比較す
る手続きなどの基本機能を実行する常駐オペレーティン
グシステムを前記マイクロプロセッサーに装備すること
ができる。前記マイクロプロセッサーに付随した前記記
憶装置は、前記オペレーティングシステムだけではなく
特定のアプリケーションや、機密保護チェックなどに不
可欠で完全な保護が要求されるパラメーターなども記憶
している。
ら入力されたコードと記憶されているコードとを比較す
る手続きなどの基本機能を実行する常駐オペレーティン
グシステムを前記マイクロプロセッサーに装備すること
ができる。前記マイクロプロセッサーに付随した前記記
憶装置は、前記オペレーティングシステムだけではなく
特定のアプリケーションや、機密保護チェックなどに不
可欠で完全な保護が要求されるパラメーターなども記憶
している。
【0006】対応プログラムを備えたオペレーティング
システムで起動させ、特定のインターフェスを定義し、
いわゆる二次プログラム用のメモリーまたはメモリー領
域を確保すればカードの応用範囲はさらに広がる。この
ため、カード製造業者は、独自の二次プログラムをプロ
グラムするためのメモリーまたは記憶領域をユーザー、
すなわちカード発行団体(card-issuing organization)
に提供している。当該団体は、オペレーティングシステ
ムとは無関係で特定の団体にのみ関連した二次プログラ
ムにおいて特定の演算を指定することができる。
システムで起動させ、特定のインターフェスを定義し、
いわゆる二次プログラム用のメモリーまたはメモリー領
域を確保すればカードの応用範囲はさらに広がる。この
ため、カード製造業者は、独自の二次プログラムをプロ
グラムするためのメモリーまたは記憶領域をユーザー、
すなわちカード発行団体(card-issuing organization)
に提供している。当該団体は、オペレーティングシステ
ムとは無関係で特定の団体にのみ関連した二次プログラ
ムにおいて特定の演算を指定することができる。
【0007】場合によっては、予備成形されたチップカ
ード内に独自の二次プログラムをプログラムするのは一
つの団体だけではなく、異なる複数の団体が各々独自の
プログラムをプログラムすることもある。
ード内に独自の二次プログラムをプログラムするのは一
つの団体だけではなく、異なる複数の団体が各々独自の
プログラムをプログラムすることもある。
【0008】いずれにせよ、前記オペレーティングシス
テムあるいは各二次プログラムの一部である保護に関す
るデータは無許可アクセスから保護されていることを理
解しておく必要がある。
テムあるいは各二次プログラムの一部である保護に関す
るデータは無許可アクセスから保護されていることを理
解しておく必要がある。
【0009】
【発明が解決しようとする課題】このように明示的にア
クセスが許可されたメモリー領域にのみ二次プログラム
のアクセスを行わせる回路の構成は簡略であることが望
ましい。
クセスが許可されたメモリー領域にのみ二次プログラム
のアクセスを行わせる回路の構成は簡略であることが望
ましい。
【0010】本発明はこのような従来技術の有する課題
に鑑みなされたものであり、その目的はユーザプログラ
ムを実行しても不法記憶領域(illegal memory areas)へ
のアクセスを防ぐことが可能な保護回路を簡略な構成で
提供することにある。
に鑑みなされたものであり、その目的はユーザプログラ
ムを実行しても不法記憶領域(illegal memory areas)へ
のアクセスを防ぐことが可能な保護回路を簡略な構成で
提供することにある。
【0011】
【課題を解決するための手段】上記目的を達成するため
に、本発明の第一の実施態様に係るデータ保護回路は、
選択された特定のアドレスを監視する第一の手段と、マ
イクロプロセッサープログラムカウンターを監視する第
二の手段と、前記監視手段からの信号をリンクしてブロ
ック信号を生成する第三の手段とから構成されているこ
とを特徴とする。
に、本発明の第一の実施態様に係るデータ保護回路は、
選択された特定のアドレスを監視する第一の手段と、マ
イクロプロセッサープログラムカウンターを監視する第
二の手段と、前記監視手段からの信号をリンクしてブロ
ック信号を生成する第三の手段とから構成されているこ
とを特徴とする。
【0012】また、本発明の第二の実施態様に係るデー
タ保護回路は、二次プログラムを実行する作業マイクロ
プロセッサーと、当該作業プロセッサーの監視を行う保
護プロセッサーとから構成されていることを特徴として
いる。
タ保護回路は、二次プログラムを実行する作業マイクロ
プロセッサーと、当該作業プロセッサーの監視を行う保
護プロセッサーとから構成されていることを特徴として
いる。
【0013】さらに、本発明の第三の実施態様に係るデ
ータ保護回路は、少なくとも一つの最上位を除いて全く
同一のアドレス空間を備え、自由にプログラム可能な記
憶領域を複数さらに有していることを特徴とする。
ータ保護回路は、少なくとも一つの最上位を除いて全く
同一のアドレス空間を備え、自由にプログラム可能な記
憶領域を複数さらに有していることを特徴とする。
【0014】
【作用および効果】本発明のデータ保護回路は以上のよ
うな構成をしており、前記第一の実施態様に係るデータ
保護回路においては、プログラムカウンタの読み取り値
を監視しているため前記保護回路は現在実行されている
ロードプログラムはどれであるかを常に監視することが
可能である。また、実行中の特定のプログラムに呼び出
されたアドレスを同時に監視している場合、記憶領域へ
の不法なアクセスに対しては例えば結合回路を介してリ
セット信号を前記マイクロプロセッサーに出力すること
により容易に対処できる。
うな構成をしており、前記第一の実施態様に係るデータ
保護回路においては、プログラムカウンタの読み取り値
を監視しているため前記保護回路は現在実行されている
ロードプログラムはどれであるかを常に監視することが
可能である。また、実行中の特定のプログラムに呼び出
されたアドレスを同時に監視している場合、記憶領域へ
の不法なアクセスに対しては例えば結合回路を介してリ
セット信号を前記マイクロプロセッサーに出力すること
により容易に対処できる。
【0015】前記保護回路は実際のマイクロプロセッサ
ーからは分離されているが、マイクロプロセッサーを有
する(taking up) 集積回路上に設けるが好ましい。特定
のプログラムカウンター読み取り値およびアドレスに対
応する目標値を予め設定し、所望の記憶領域を特定のユ
ーザーには許可したり、不許可にしたり定義することが
できる。特定の記憶領域の読み取りまたは書き込みが選
択的にブロックされると、当然のことながら前記マイク
ロプロセッサーからの読み取り/書き込み信号は前記保
護回路内でも処理されることになる。
ーからは分離されているが、マイクロプロセッサーを有
する(taking up) 集積回路上に設けるが好ましい。特定
のプログラムカウンター読み取り値およびアドレスに対
応する目標値を予め設定し、所望の記憶領域を特定のユ
ーザーには許可したり、不許可にしたり定義することが
できる。特定の記憶領域の読み取りまたは書き込みが選
択的にブロックされると、当然のことながら前記マイク
ロプロセッサーからの読み取り/書き込み信号は前記保
護回路内でも処理されることになる。
【0016】また、前記第二の実施態様に係る本発明の
データ保護回路においては、前記作業プロセッサーは常
に保護プロセッサーの制御下にあるためリセット毎に動
作し、続く初期設定を実行する。特定の二次プログラム
を実行している前記作業プロセッサーが不法記憶領域に
アクセスしていることが前記保護プロセッサーによって
検出された場合、当該保護プロセッサーは作業プロセッ
サーのマスクされていない割り込み入力端(interrupt i
nput)かあるいはリセット入力端にブロック信号を出力
する。
データ保護回路においては、前記作業プロセッサーは常
に保護プロセッサーの制御下にあるためリセット毎に動
作し、続く初期設定を実行する。特定の二次プログラム
を実行している前記作業プロセッサーが不法記憶領域に
アクセスしていることが前記保護プロセッサーによって
検出された場合、当該保護プロセッサーは作業プロセッ
サーのマスクされていない割り込み入力端(interrupt i
nput)かあるいはリセット入力端にブロック信号を出力
する。
【0017】前記保護プロセッサーは前記作業プロセッ
サーの各ステップを全て監視しているため、好ましいこ
とに前記作業プロセッサーよりも高いクロック周波数で
動作する。
サーの各ステップを全て監視しているため、好ましいこ
とに前記作業プロセッサーよりも高いクロック周波数で
動作する。
【0018】前記作業プロセッサーに対応するメモリー
内に複数の二次プログラムが記憶されている場合、前記
オペレーティングシステムだけでなく他の二次プログラ
ムへのアクセスも禁止する必要がある。このために必要
な基準値(目標値:setpoints)は、前記保護プロセッ
サーに対応するリミットメモリー内に制限値として記憶
されている。このメモリーは前記保護プロセッサーに対
応しており、監視中のアドレスや前記作業メモリーのプ
ログラムカウンターの可能内容(possible contents)に
関する制限値を含んでいる。これらのメモリー領域への
前記作業プロセッサのアクセスは禁止されている。
内に複数の二次プログラムが記憶されている場合、前記
オペレーティングシステムだけでなく他の二次プログラ
ムへのアクセスも禁止する必要がある。このために必要
な基準値(目標値:setpoints)は、前記保護プロセッ
サーに対応するリミットメモリー内に制限値として記憶
されている。このメモリーは前記保護プロセッサーに対
応しており、監視中のアドレスや前記作業メモリーのプ
ログラムカウンターの可能内容(possible contents)に
関する制限値を含んでいる。これらのメモリー領域への
前記作業プロセッサのアクセスは禁止されている。
【0019】記憶領域への無許可のアクセスが行われた
場合、翻訳可能な一連の命令だけを実行して二次プログ
ラムの実行を阻止する。次に、当該二次プログラムの命
令がオペレーティングシステムの制御に基づいて実行さ
れ、アクセスが許可されている領域でのみアクセスは行
われる。このように、前記マイクロプロセッサーのプロ
グラムカウンターは二次プログラムに制御されることが
ない。
場合、翻訳可能な一連の命令だけを実行して二次プログ
ラムの実行を阻止する。次に、当該二次プログラムの命
令がオペレーティングシステムの制御に基づいて実行さ
れ、アクセスが許可されている領域でのみアクセスは行
われる。このように、前記マイクロプロセッサーのプロ
グラムカウンターは二次プログラムに制御されることが
ない。
【0020】さらに、本発明の第三の実施態様によれ
ば、記憶領域のアドレス指定を行う前に当該記憶領域に
対応する特定の最上位が補助レジスターにロードされ
る。補助レジスターのデータ内容が変化すると常にブロ
ック信号が出力される。前記補助レジスターのロード操
作毎に前記マイクロプロセッサーは特定のユーザーを定
義する。このユーザーが不法記憶領域にアクセスし、こ
れに応じて前記補助レジスターの内容が変化した場合、
補助レジスターの内容を監視している前記保護回路はブ
ロック信号を発生する。
ば、記憶領域のアドレス指定を行う前に当該記憶領域に
対応する特定の最上位が補助レジスターにロードされ
る。補助レジスターのデータ内容が変化すると常にブロ
ック信号が出力される。前記補助レジスターのロード操
作毎に前記マイクロプロセッサーは特定のユーザーを定
義する。このユーザーが不法記憶領域にアクセスし、こ
れに応じて前記補助レジスターの内容が変化した場合、
補助レジスターの内容を監視している前記保護回路はブ
ロック信号を発生する。
【0021】
【実施例】以下、図面を用いながら本発明に係るデータ
保護マイクロプロセッサーの好適な実施例を説明する。
保護マイクロプロセッサーの好適な実施例を説明する。
【0022】図1は、視覚データ領域2、氏名ストライ
プ3、端子6を備え埋入されている集積回路5で構成さ
れたクレジットカード1などのデータキャリヤーの構造
を示している。ここで、コネクター接点6は二列に配置
されている。このようなカードの基本構造は十分に知ら
れているためその詳細な説明は省略する。さらに、この
ようなクレジットカードの使用形態やデータ処理方式も
周知である。コネクター接点6を介して例えば自動引出
し機などの端末とデータの交換が行われる。当該クレジ
ットカードの集積回路ではカードのユーザーに資格を付
与するのに必要な保護ルーチンなどを実行する。
プ3、端子6を備え埋入されている集積回路5で構成さ
れたクレジットカード1などのデータキャリヤーの構造
を示している。ここで、コネクター接点6は二列に配置
されている。このようなカードの基本構造は十分に知ら
れているためその詳細な説明は省略する。さらに、この
ようなクレジットカードの使用形態やデータ処理方式も
周知である。コネクター接点6を介して例えば自動引出
し機などの端末とデータの交換が行われる。当該クレジ
ットカードの集積回路ではカードのユーザーに資格を付
与するのに必要な保護ルーチンなどを実行する。
【0023】図2はクレジットカードに内蔵された状態
の集積回路の第一実施例を示している。マイクロプロセ
ッサー10は制御ライン18を経てメモリーアレイ30
に接続された制御ユニット11と、論理演算ユニット
(ALU)12と、レジスターファイル13と、アドレ
スレジスター14と、データレジスター15とから構成
されている。前記レジスターファイル13のレジスター
はプログラムカウンターとして機能し、該カウンターの
内容はメモリーアレイ30に記憶されている二次プログ
ラムの命令を取り出すためにどのアドレスにアクセスす
るかを指定する。すなわち、この命令により前記メモリ
ーのいずれかのアドレスからデータ項目が読み出され
る。このため、次回の記憶領域へのアクセスの時にどの
アドレスにアクセスするかを指定するためのアドレスが
アドレスレジスター14内に格納されている。このアド
レスは、バス17を介してメモリーアレイ30へと出力
される。前記メモリー30への書き込みまたはメモリー
30からの読み取りデータはデータバス16を通ってデ
ータレジスター15へと供給され、さらにデータレジス
ター15からレジスターファイル13のレジスターまで
送出される。
の集積回路の第一実施例を示している。マイクロプロセ
ッサー10は制御ライン18を経てメモリーアレイ30
に接続された制御ユニット11と、論理演算ユニット
(ALU)12と、レジスターファイル13と、アドレ
スレジスター14と、データレジスター15とから構成
されている。前記レジスターファイル13のレジスター
はプログラムカウンターとして機能し、該カウンターの
内容はメモリーアレイ30に記憶されている二次プログ
ラムの命令を取り出すためにどのアドレスにアクセスす
るかを指定する。すなわち、この命令により前記メモリ
ーのいずれかのアドレスからデータ項目が読み出され
る。このため、次回の記憶領域へのアクセスの時にどの
アドレスにアクセスするかを指定するためのアドレスが
アドレスレジスター14内に格納されている。このアド
レスは、バス17を介してメモリーアレイ30へと出力
される。前記メモリー30への書き込みまたはメモリー
30からの読み取りデータはデータバス16を通ってデ
ータレジスター15へと供給され、さらにデータレジス
ター15からレジスターファイル13のレジスターまで
送出される。
【0024】メモリーアレイ30には、図に示されてい
るように読み取り/書き込みメモリー(RAM)31
と、リードオンリメモリー(ROM)32と、E2 PR
OM33から構成されている。これらの記憶領域31、
32、33はオペレーティングシステム(BS)に含ま
れており、該オペレーティングシステムの一部には完全
な機密が要求される保護関連データが含まれている。図
2に示されている簡略な実施態様によりこのようなデー
タを保護するため、二次プログラムを用いたオペレーテ
ィングシステム(BS)全ての記憶領域31、32、3
3へのユーザーアクセスは阻止される。
るように読み取り/書き込みメモリー(RAM)31
と、リードオンリメモリー(ROM)32と、E2 PR
OM33から構成されている。これらの記憶領域31、
32、33はオペレーティングシステム(BS)に含ま
れており、該オペレーティングシステムの一部には完全
な機密が要求される保護関連データが含まれている。図
2に示されている簡略な実施態様によりこのようなデー
タを保護するため、二次プログラムを用いたオペレーテ
ィングシステム(BS)全ての記憶領域31、32、3
3へのユーザーアクセスは阻止される。
【0025】ユーザーのアクセスが可能であり、このた
め保護関連のデータは格納しない領域をオペレーティン
グシステム内に製造業者が設ける場合、保護が必要なオ
ペレーティングシステム内の残りのアドレスに以下に説
明する保護回路20を使用する必要がある。前記オペレ
ーティングシステムの領域を二次プログラムでユーザー
がアクセスできるようにして、ルーチンすなわち入力さ
れた連番とオペレーティングシステム中に保護状態で格
納されている連番とを比較するためにユーザーは前記二
次プログラムを使用することができるためユーザーによ
る二次プログラムへの書き込みが容易になる。
め保護関連のデータは格納しない領域をオペレーティン
グシステム内に製造業者が設ける場合、保護が必要なオ
ペレーティングシステム内の残りのアドレスに以下に説
明する保護回路20を使用する必要がある。前記オペレ
ーティングシステムの領域を二次プログラムでユーザー
がアクセスできるようにして、ルーチンすなわち入力さ
れた連番とオペレーティングシステム中に保護状態で格
納されている連番とを比較するためにユーザーは前記二
次プログラムを使用することができるためユーザーによ
る二次プログラムへの書き込みが容易になる。
【0026】また、メモリーアレイ30には二次プログ
ラム用記憶領域34が備えられている。この二次プログ
ラムはカードの製造業者とは異なる団体がロードするこ
とができる。このため、ユーザーがロードした二次プロ
グラムは記憶領域のwからxまでの位置を占めており、
一方前記オペレーティングシステムは記憶領域の0から
w−1までの位置を占有していることになる。
ラム用記憶領域34が備えられている。この二次プログ
ラムはカードの製造業者とは異なる団体がロードするこ
とができる。このため、ユーザーがロードした二次プロ
グラムは記憶領域のwからxまでの位置を占めており、
一方前記オペレーティングシステムは記憶領域の0から
w−1までの位置を占有していることになる。
【0027】前記二次プログラムは、カードの所有者が
要求したサービスすなわち預金の引き出しなどがカード
所有者の預金残高に応じて許可できるか否かを確認する
ための特別ルーチンとデータから構成されている。カー
ドの所有者がカードを機械に挿入した後、当該機械とマ
イクロプロセッサー10との間でデータの交換が行われ
る。オペレーティングシステムで特定のルーチンを起動
および実行すると、記憶領域34に格納されている二次
プログラム、例えばアドレスwに設定されているレジス
ターファイル13内のプログラムカウンターPCがさら
に演算を実行する。この結果、記憶領域34の第一記憶
位置内に格納されている二次プログラムの命令が呼び出
される。
要求したサービスすなわち預金の引き出しなどがカード
所有者の預金残高に応じて許可できるか否かを確認する
ための特別ルーチンとデータから構成されている。カー
ドの所有者がカードを機械に挿入した後、当該機械とマ
イクロプロセッサー10との間でデータの交換が行われ
る。オペレーティングシステムで特定のルーチンを起動
および実行すると、記憶領域34に格納されている二次
プログラム、例えばアドレスwに設定されているレジス
ターファイル13内のプログラムカウンターPCがさら
に演算を実行する。この結果、記憶領域34の第一記憶
位置内に格納されている二次プログラムの命令が呼び出
される。
【0028】二次プログラムが記憶領域31、32、3
3内のアドレスにアクセスするのを防ぐため、本発明に
係る保護回路20が配設されている。この保護回路はま
たマイクロプロセッサー10、メモリーアレイ30にも
設けられている。これら全ての部品はワンチップ集積回
路として構成されている。
3内のアドレスにアクセスするのを防ぐため、本発明に
係る保護回路20が配設されている。この保護回路はま
たマイクロプロセッサー10、メモリーアレイ30にも
設けられている。これら全ての部品はワンチップ集積回
路として構成されている。
【0029】保護回路20は第一比較器21、第一補助
レジスター(HRI)22、第二比較器23、第二補助
レジスター(HRII)24、ANDゲート25、該A
NDゲート25とマイクロプロセッサー10の制御回路
11とを結ぶ出力ライン26とから構成されている。
レジスター(HRI)22、第二比較器23、第二補助
レジスター(HRII)24、ANDゲート25、該A
NDゲート25とマイクロプロセッサー10の制御回路
11とを結ぶ出力ライン26とから構成されている。
【0030】前記比較器21ではアドレスレジスター1
4と補助レジスター22の内容を比較し、他方比較器2
3ではプログラムカウンターと補助レジスター24の内
容を比較する。
4と補助レジスター22の内容を比較し、他方比較器2
3ではプログラムカウンターと補助レジスター24の内
容を比較する。
【0031】前記補助レジスター22、24の内容は配
線論理内で製造業者が予めプログラムすることができ
る。さらに、マイクロプロセッサーの初期設定の過程で
オペレーティングシステムを用いて保護状態のメモリー
からこの内容を補助レジスターへとロードすることもで
きる。
線論理内で製造業者が予めプログラムすることができ
る。さらに、マイクロプロセッサーの初期設定の過程で
オペレーティングシステムを用いて保護状態のメモリー
からこの内容を補助レジスターへとロードすることもで
きる。
【0032】記憶領域34内の二次プログラムの開始を
行うアドレスwを補助レジスター22にロードする。同
様に値wも補助レジスター24に記憶されている。前記
アドレスレジスター14内に格納されているアドレスが
補助レジスター22内に格納されているアドレスwより
も小さいな場合、(つまり、二次プログラムが0からw
−1までの不法記憶位置にアクセスしている場合)、前
記比較器21は信号を出力する。また、レジスターファ
イル13のプログラムカウンターPCの内容が補助レジ
スター24に格納されている値wに等しいかもしくはそ
れ以上である場合は、比較器23が信号を出力する。後
者の場合、二次プログラムが実行されていることにな
る。
行うアドレスwを補助レジスター22にロードする。同
様に値wも補助レジスター24に記憶されている。前記
アドレスレジスター14内に格納されているアドレスが
補助レジスター22内に格納されているアドレスwより
も小さいな場合、(つまり、二次プログラムが0からw
−1までの不法記憶位置にアクセスしている場合)、前
記比較器21は信号を出力する。また、レジスターファ
イル13のプログラムカウンターPCの内容が補助レジ
スター24に格納されている値wに等しいかもしくはそ
れ以上である場合は、比較器23が信号を出力する。後
者の場合、二次プログラムが実行されていることにな
る。
【0033】比較器21と23の双方が信号を出力する
場合は、二次プログラムが実行中であり、また当該二次
プログラムのアドレス空間の外にある不法アドレスがア
クセスされていることになる。この時、ANDゲート2
5はライン26を介して制御ユニット11にリセット信
号などを出力し、その後の二次プログラムの実行は阻止
される。
場合は、二次プログラムが実行中であり、また当該二次
プログラムのアドレス空間の外にある不法アドレスがア
クセスされていることになる。この時、ANDゲート2
5はライン26を介して制御ユニット11にリセット信
号などを出力し、その後の二次プログラムの実行は阻止
される。
【0034】読み取りまたは書き込み動作を選択的に阻
止するため、マイクロプロセッサーからの読み取り/書
き込み信号は保護回路20(ライン27参照)でも処理
される。
止するため、マイクロプロセッサーからの読み取り/書
き込み信号は保護回路20(ライン27参照)でも処理
される。
【0035】図2に示した実施例のその他の態様とし
て、異なるユーザーがロードする二次プログラム用記憶
領域がさらに存在している場合補助レジスターに対応す
る比較器をさらに追加することができる。
て、異なるユーザーがロードする二次プログラム用記憶
領域がさらに存在している場合補助レジスターに対応す
る比較器をさらに追加することができる。
【0036】図3には本発明の第二実施例が図示されて
いる。メモリーアレイ(PROM)130に対応した作
業プロセッサー110は実質的には図2のメモリーアレ
イ30に対応したマイクロプロセッサー10と機能は同
じである。
いる。メモリーアレイ(PROM)130に対応した作
業プロセッサー110は実質的には図2のメモリーアレ
イ30に対応したマイクロプロセッサー10と機能は同
じである。
【0037】ここで、前記保護回路は二次プロセッサ
ー、すなわち固有のメモリーアレイ150を備えた保護
プロセッサー120である。
ー、すなわち固有のメモリーアレイ150を備えた保護
プロセッサー120である。
【0038】演算クロック信号C1は保護プロセッサー
120の動作スピードを決定する。前記タイミング信号
の周波数は分周回路140によりn分周され、前記分周
回路140からの出力信号が入力される作業プロセッサ
ー110は保護プロセッサー120のわずか1/nの速
度で動作することになる。
120の動作スピードを決定する。前記タイミング信号
の周波数は分周回路140によりn分周され、前記分周
回路140からの出力信号が入力される作業プロセッサ
ー110は保護プロセッサー120のわずか1/nの速
度で動作することになる。
【0039】前記保護プロセッサー120には、不法記
憶領域への二次プログラムのアクセスが検出されると前
記作業プロセッサー110にリセット信号を出力する制
御ユニット121が設けられている。このような検出を
行うため、作業プロセッサー110とメモリーアレイ1
30とを結ぶアドレスライン117および制御ライン1
18の監視が行われており、さらに前記作業プロセッサ
ーのプログラムカウンター(PC)も監視されている。
二次プログラム毎にアドレスバス117上のデータと前
記プログラムカウンターPCの内容の双方を特定の制限
値と比較する。
憶領域への二次プログラムのアクセスが検出されると前
記作業プロセッサー110にリセット信号を出力する制
御ユニット121が設けられている。このような検出を
行うため、作業プロセッサー110とメモリーアレイ1
30とを結ぶアドレスライン117および制御ライン1
18の監視が行われており、さらに前記作業プロセッサ
ーのプログラムカウンター(PC)も監視されている。
二次プログラム毎にアドレスバス117上のデータと前
記プログラムカウンターPCの内容の双方を特定の制限
値と比較する。
【0040】前記作業プロセッサー110用のメモリー
アレイ130にはユーザーI,ユーザーIIと符された
異なるユーザー用の記憶領域が複数設けられている。上
述したように、これらの二次プログラムはカード製造業
者とは異なる団体が独自にロードする。メモリーアレイ
130の記憶領域134、135、136は不揮発性メ
モリー(例えば、E2 PROM)などで構成するのが好
ましい。
アレイ130にはユーザーI,ユーザーIIと符された
異なるユーザー用の記憶領域が複数設けられている。上
述したように、これらの二次プログラムはカード製造業
者とは異なる団体が独自にロードする。メモリーアレイ
130の記憶領域134、135、136は不揮発性メ
モリー(例えば、E2 PROM)などで構成するのが好
ましい。
【0041】初期化の後に特定の二次プログラム、例え
ばユーザーIの記憶領域134内に格納されているプロ
グラムを作業プロセッサー110が実行する場合、保護
プロセッサー120は特定アドレス信号およびプログラ
ムカウンターを当該ユーザー用の対応制限値とを比較す
る。これらの制限値は保護プロセッサー120のオペレ
ーティングシステムの一部としてメモリーアレイ150
内に格納されている。ユーザーIの二次プログラムなど
を実行する場合、プログラムカウンターPCの内容は特
定の範囲の値のみを網羅することになる。また、アドレ
スバス117上のアドレスはこの範囲の値とのみ対応し
ていなくてはならない。アドレスと値との間に相違があ
る場合、前記プロセッサー120は作業プロセッサー1
10にリセット信号を出力し、二次プログラムの実行を
阻止する。
ばユーザーIの記憶領域134内に格納されているプロ
グラムを作業プロセッサー110が実行する場合、保護
プロセッサー120は特定アドレス信号およびプログラ
ムカウンターを当該ユーザー用の対応制限値とを比較す
る。これらの制限値は保護プロセッサー120のオペレ
ーティングシステムの一部としてメモリーアレイ150
内に格納されている。ユーザーIの二次プログラムなど
を実行する場合、プログラムカウンターPCの内容は特
定の範囲の値のみを網羅することになる。また、アドレ
スバス117上のアドレスはこの範囲の値とのみ対応し
ていなくてはならない。アドレスと値との間に相違があ
る場合、前記プロセッサー120は作業プロセッサー1
10にリセット信号を出力し、二次プログラムの実行を
阻止する。
【0042】図4には本発明の第三の実施例が示されて
おり、この実施例によればマイクロプロセッサー210
に対応しているオペレーティングシステムメモリー23
1は記憶領域234、235、236とは隔てられて配
設されている。これらの記憶領域は異なる三人のユーザ
ーのための二次プログラムを取り出しを行う。マイクロ
プロセッサー210とメモリーすなわち記憶領域23
4、235、236の間はアドレスバス、制御バスで結
ばれている。
おり、この実施例によればマイクロプロセッサー210
に対応しているオペレーティングシステムメモリー23
1は記憶領域234、235、236とは隔てられて配
設されている。これらの記憶領域は異なる三人のユーザ
ーのための二次プログラムを取り出しを行う。マイクロ
プロセッサー210とメモリーすなわち記憶領域23
4、235、236の間はアドレスバス、制御バスで結
ばれている。
【0043】前記(PROM)記憶領域234、23
5、236へアクセスするためのアドレス空間は例えば
16ビットから成っており、現在のアクセスはどのメモ
リーまたは記憶領域になされているのかを最上位の2ビ
ットが指定する。全体としては、前記最上位の2ビット
で四つのメモリーまたは記憶領域(00、01、10、
11)を選択できる。
5、236へアクセスするためのアドレス空間は例えば
16ビットから成っており、現在のアクセスはどのメモ
リーまたは記憶領域になされているのかを最上位の2ビ
ットが指定する。全体としては、前記最上位の2ビット
で四つのメモリーまたは記憶領域(00、01、10、
11)を選択できる。
【0044】二次プログラムを実行する前に、例えばユ
ーザー固有の変数で制御されるオペレーティングシステ
ムから本実施例の場合2ビットからなる値が保護回路2
20内の第一の補助レジスタ222(HRI)に入力さ
れる。例えば、メモリー234内の二次プログラムが実
行され、またこのメモリーが最上位の前記2ビットの位
置に”01”のビットの組み合わせからなるアドレスを
有している場合、値”01”がメモリーレジスタ222
内に記憶される。
ーザー固有の変数で制御されるオペレーティングシステ
ムから本実施例の場合2ビットからなる値が保護回路2
20内の第一の補助レジスタ222(HRI)に入力さ
れる。例えば、メモリー234内の二次プログラムが実
行され、またこのメモリーが最上位の前記2ビットの位
置に”01”のビットの組み合わせからなるアドレスを
有している場合、値”01”がメモリーレジスタ222
内に記憶される。
【0045】二次プログラムを実行した当初、すなわち
第一アドレス指定時にはアドレスレジスタの最上位の二
つの位置がアドレスバスを経て第二補助レジスタ(HR
II)223内にロードされ、補助レジスタ222と2
23の内容を比較する比較器221はマイクロプロセッ
サーからの対応制御信号で起動される。補助プログラム
222の内容が補助レジスタ223の内容と一致する場
合、第二プログラムは対応するアドレススペース(記憶
領域234)内でのみ動作していることになる。異なる
アドレスがアクセスされた場合、前記アドレス信号の最
上位二つの位置が変化し、前記補助レジスタ223の内
容も変化する。このような変化は、比較器で検出され、
ライン226を介してマイクロプロセッサー210にリ
セット信号が出力される。
第一アドレス指定時にはアドレスレジスタの最上位の二
つの位置がアドレスバスを経て第二補助レジスタ(HR
II)223内にロードされ、補助レジスタ222と2
23の内容を比較する比較器221はマイクロプロセッ
サーからの対応制御信号で起動される。補助プログラム
222の内容が補助レジスタ223の内容と一致する場
合、第二プログラムは対応するアドレススペース(記憶
領域234)内でのみ動作していることになる。異なる
アドレスがアクセスされた場合、前記アドレス信号の最
上位二つの位置が変化し、前記補助レジスタ223の内
容も変化する。このような変化は、比較器で検出され、
ライン226を介してマイクロプロセッサー210にリ
セット信号が出力される。
【図1】集積回路を備えたデータキャリヤーの概略図
【図2】マイクロプロセッサー、メモリー、ブロック回
路を備えたデータキャリヤー用集積回路のブロック図
路を備えたデータキャリヤー用集積回路のブロック図
【図3】作業プロセッサー、保護プロセッサおよび対応
メモリーを備えたデータキャリヤー用集積回路のブロッ
ク図
メモリーを備えたデータキャリヤー用集積回路のブロッ
ク図
【図4】マイクロプロセッサー、メモリー、ブロック回
路を備えたデータキャリヤー用集積回路のブロック図
路を備えたデータキャリヤー用集積回路のブロック図
【符号の説明】
10 マイクロプロセッサー
11 制御ユニット
12 論理演算ユニット
13 レジスターファイル
14 アドレスレジスター
15 データレジスター
16 データバス
17 制御ユニット
18 制御ライン
20 保護回路
21 第一比較器
22 第一補助レジスター
23 第二比較器
24 第二補助レジスター
25 ANDゲート
26 出力ライン
30 メモリーアレイ
31、32、33、34 記憶領域
110 作業プロセッサー
117 アドレスバス
118 制御ライン
120 保護プロセッサー
121 制御ユニット
130 メモリーアレイ
134、135、136 記憶領域
140 分周器
210 マイクロプロセッサー
220 保護回路
221 比較器
222 第一補助レジスター
223 第二補助レジスター
231 オペレーティングシステムメモリー
234、235、236 記憶領域
フロントページの続き
(56)参考文献 特開 昭55−42312(JP,A)
特開 昭59−63097(JP,A)
実開 昭58−122150(JP,U)
(58)調査した分野(Int.Cl.7,DB名)
G06F 12/14
G06K 19/073
Claims (7)
- 【請求項1】 メモリーの中に記憶されたデータあるい
はプログラムへのアクセスを禁止するデータ保護マイク
ロプロセッサー回路であって、前記プログラムを実行す
るマイクロプロセッサーと、オペレーティングシステム
用メモリーと、二次プログラム毎に個別に自由なプログ
ラムが可能な少なくとも一つの二次プログラム用メモリ
ーとを有してなる、データ保護マイクロプロセッサー回
路において、 前記マイクロプロセッサーとは別個に設けられた保護プ
ロセッサーを有し、 前記保護プロセッサーが、前記二次プログラムが前記メ
モリーの所定の領域へアクセスする際のアクセスアドレ
スを監視する第一の監視手段と、実行中のプログラムの
アドレスを監視する第二の監視手段と、前記第一および
第二の監視手段からの信号をリンクして前記二次プログ
ラムの実行を阻止するブロック信号を発生するリンク手
段とを備えており、 前記保護プロセッサーが接続されたリミットメモリーを
有し、該リミットメモリーにはアドレス用目標値および
プログラムカウンタ読取り用目標値が記憶されており、
前記マイクロプロセッサーが前記リミットメモリーには
アクセスできないことを特徴とするデータ保護マイクロ
プロセッサー回路。 - 【請求項2】 前記第一の監視手段が第一の補助レジス
タと第一の比較器とを有するとともに、前記第二の監視
手段が第二の補助レジスタと第二の比較器とを有し、 前記第一の補助レジスタがアドレス用目標値を有すると
ともに、前記第二の補助レジスタがプログラムカウンタ
読取り用目標値を有し、 前記第一の比較器が前記第1の補助レジスタと前記アク
セスアドレスが設定されるアクセスアドレスレジスタと
に接続されるとともに、前記第二の比較器が前記第二の
補助レジスタと前記マイクロプロセッサーのプログラム
カウンタとに接続され、 前記アドレス用目標値およびプログラムカウンタ読取り
用目標値が、前記二次プログラムがアクセスすることが
できないオペレーティングシステム用メモリ内に保持さ
れており、前記マイクロプロセッサーの初期設定の過程
で前記第一および第二の補助レジスタへとそれぞれロー
ドされることを特徴とする請求項1記載のデータ保護マ
イクロプロセッサー回路。 - 【請求項3】 前記保護プロセッサーのリンク手段が、
前記二次プログラムの読み取りまたは書き込みの実行を
選択的に阻止するブロック信号を出力するものであるこ
とを特徴とする請求項1または2記載のデータ保護マイ
クロプロセッサー回路。 - 【請求項4】 前記リンク手段から出力されたブロック
信号は前記マイクロプロセッサーの割込み入力端に入力
されることを特徴とする請求項1〜3いずれか1項記載
のデータ保護マイクロプロセッサー回路。 - 【請求項5】 前記リンク手段から出力されたブロック
信号が前記マイクロプロセッサーのリセット入力端に入
力されることを特徴とする請求項1〜3いずれか1項記
載のデータ保護マイクロプロセッサー回路。 - 【請求項6】 前記保護プロセッサーと前記マイクロプ
ロセッサーとが同じ集積回路上に設けられていることを
特徴とする請求項1〜5いずれか1項記載のデータ保護
マイクロプロセッサー回路。 - 【請求項7】 前記保護プロセッサーが、前記マイクロ
プロセッサーよりも高いクロック周波数で動作すること
を特徴とする請求項1〜6いずれか1項記載のデータ保
護マイクロプロセッサー回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4115152A DE4115152C2 (de) | 1991-05-08 | 1991-05-08 | Kartenförmiger Datenträger mit einer datenschützenden Mikroprozessorschaltung |
DE4115152.6 | 1991-05-08 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05173890A JPH05173890A (ja) | 1993-07-13 |
JP3529800B2 true JP3529800B2 (ja) | 2004-05-24 |
Family
ID=6431312
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11476392A Expired - Fee Related JP3529800B2 (ja) | 1991-05-08 | 1992-05-07 | 携帯データキャリヤー用データ保護マイクロプロセッサー回路 |
Country Status (8)
Country | Link |
---|---|
US (1) | US5600818A (ja) |
EP (1) | EP0512542B1 (ja) |
JP (1) | JP3529800B2 (ja) |
AT (1) | ATE148953T1 (ja) |
DE (2) | DE4115152C2 (ja) |
DK (1) | DK0512542T3 (ja) |
ES (1) | ES2100249T3 (ja) |
HK (1) | HK1007818A1 (ja) |
Families Citing this family (50)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5559992A (en) * | 1993-01-11 | 1996-09-24 | Ascom Autelca Ag | Apparatus and method for protecting data in a memory address range |
FR2704704B1 (fr) * | 1993-04-28 | 1995-09-01 | Gemplus Card Int | Systeme de communication. |
FR2704956B1 (fr) * | 1993-05-06 | 1995-06-09 | Schlumberger Ind Sa | Microprocesseur avec mémoire sécurisée. |
DE4316091A1 (de) * | 1993-05-13 | 1994-11-17 | Sel Alcatel Ag | Verfahren und Systemkomponenten zur Ermittlung des Aufenthaltsortes eines Teilnehmers in einem Kommunikationssystem |
JPH0744672A (ja) * | 1993-07-28 | 1995-02-14 | Oki Electric Ind Co Ltd | Icカード及びicカードシステム |
FR2713803B1 (fr) * | 1993-12-07 | 1996-01-12 | Gemplus Card Int | Carte à mémoire et procédé de fonctionnement. |
CN1280815C (zh) * | 1994-04-18 | 2006-10-18 | 松下电器产业株式会社 | 信息处理装置 |
DE19508722A1 (de) * | 1995-03-10 | 1996-09-12 | Siemens Ag | Lizenzkartengesteuertes Chipkartensystem |
DE19508723A1 (de) * | 1995-03-10 | 1996-09-12 | Siemens Ag | Mehrbenutzerdatenverarbeitungsanlage mit Speicherschutz |
US5668973A (en) * | 1995-04-14 | 1997-09-16 | Ascom Hasler Mailing Systems Ag | Protection system for critical memory information |
JPH08305635A (ja) * | 1995-05-01 | 1996-11-22 | Nec Corp | ワンチップcpu |
JP3590131B2 (ja) * | 1995-05-17 | 2004-11-17 | 株式会社東芝 | 携帯可能記憶媒体及び携帯可能記憶媒体の発行装置 |
JPH0991396A (ja) * | 1995-09-25 | 1997-04-04 | Mitsubishi Electric Corp | データ記憶装置 |
US5774652A (en) * | 1995-09-29 | 1998-06-30 | Smith; Perry | Restricted access computer system |
JP4312272B2 (ja) * | 1995-10-06 | 2009-08-12 | モトローラ・インコーポレイテッド | 内部メモリへのアクセスを制限するマイクロコントローラ |
DE19612439C2 (de) * | 1996-03-28 | 2001-02-01 | Siemens Ag | Halbleiterspeichervorrichtung |
JPH1079000A (ja) * | 1996-09-03 | 1998-03-24 | Hitachi Ltd | プログラム書き込み可能なicカード |
DE19718115A1 (de) * | 1996-12-23 | 1998-06-25 | Ccs Chipcard & Comm Syst Gmbh | Chipkarte und Verfahren zur Verwendung der Chipkarte |
US5754762A (en) * | 1997-01-13 | 1998-05-19 | Kuo; Chih-Cheng | Secure multiple application IC card using interrupt instruction issued by operating system or application program to control operation flag that determines the operational mode of bi-modal CPU |
JPH10228421A (ja) * | 1997-02-14 | 1998-08-25 | Nec Ic Microcomput Syst Ltd | メモリアクセス制御回路 |
US6272637B1 (en) * | 1997-04-14 | 2001-08-07 | Dallas Semiconductor Corporation | Systems and methods for protecting access to encrypted information |
US6220510B1 (en) * | 1997-05-15 | 2001-04-24 | Mondex International Limited | Multi-application IC card with delegation feature |
US5920690A (en) * | 1997-08-11 | 1999-07-06 | Motorola, Inc. | Method and apparatus for providing access protection in an integrated circuit |
JPH11120300A (ja) * | 1997-10-09 | 1999-04-30 | Fujitsu Ltd | 可搬型カード媒体,可搬型カード媒体のメモリ空間管理方法,可搬型カード媒体の発行方法および可搬型カード媒体のプログラムデータ書込方法並びにメモリ空間管理プログラムが記録されたコンピュータ読取可能な記録媒体 |
DE19804784A1 (de) * | 1998-02-06 | 1999-08-12 | Philips Patentverwaltung | Chipkarte mit integrierter Schaltung |
JPH11238016A (ja) * | 1998-02-23 | 1999-08-31 | Nec Corp | メモリ保護方法及び装置 |
DE19834670C2 (de) * | 1998-07-31 | 2001-12-13 | Siemens Ag | Verfahren und Anordnung zum Erkennen von unberechtigten Schreib- oder Lese-Zugriffen auf einen Speicherbereich zumindest eines in einem Mikroprozessorsystem angeordneten Speichers und Anordnung zur Durchführung des Verfahrens |
FR2793048A1 (fr) * | 1999-04-29 | 2000-11-03 | Schlumberger Systems & Service | Procede de gestion de commandes dans plusieurs fichiers d'application et carte a puce pour la mise en oeuvre du procede |
US6510501B1 (en) * | 1999-05-11 | 2003-01-21 | National Semiconductor Corporation | Non-volatile memory read/write security protection feature selection through non-volatile memory bits |
DE19923232C2 (de) * | 1999-05-20 | 2001-04-19 | Beta Res Gmbh | Vorrichtung und Verfahren zur Sicherung von Daten auf einer Chipkarte |
EP1113387A3 (en) * | 1999-12-31 | 2001-11-21 | SCHLUMBERGER Systèmes | Smart card having a non-volatile memory with a novel mapping |
US6615324B1 (en) | 2000-01-07 | 2003-09-02 | Cygnal Integrated Products, Inc. | Embedded microprocessor multi-level security system in flash memory |
JP4522548B2 (ja) * | 2000-03-10 | 2010-08-11 | 富士通フロンテック株式会社 | アクセス監視装置及びアクセス監視方法 |
FR2808359B1 (fr) * | 2000-04-28 | 2002-06-28 | Gemplus Card Int | Carte a puce multi-applicatives |
DE10036278A1 (de) * | 2000-07-26 | 2002-02-07 | Bosch Gmbh Robert | Verfahren zur Überwachung eines Programmablaufs mittels einer Debug Logik |
JP2002215460A (ja) * | 2001-01-15 | 2002-08-02 | Hitachi Kokusai Electric Inc | 情報端末 |
DE10105284A1 (de) * | 2001-02-06 | 2002-08-29 | Infineon Technologies Ag | Mikroprozessorschaltung für Datenträger und Verfahren zum Organisieren des Zugriffs auf in einem Speicher abgelegten Daten |
DE10105987A1 (de) * | 2001-02-09 | 2002-08-29 | Infineon Technologies Ag | Datenverarbeitungsvorrichtung |
GB2390443B (en) * | 2002-04-15 | 2005-03-16 | Alphamosaic Ltd | Application registers |
JP2003316649A (ja) * | 2002-04-26 | 2003-11-07 | Mitsubishi Electric Corp | マイクロプロセッサ |
US6766425B2 (en) * | 2002-05-16 | 2004-07-20 | Delphi Technologies, Inc. | Calibration method implementing segmented flash memory and RAM overlay |
BRPI0406422A (pt) | 2003-01-31 | 2005-10-04 | Matsushita Electric Ind Co Ltd | Cartão de memória semicondutor e programa para controlar o mesmo |
JP4242682B2 (ja) * | 2003-03-26 | 2009-03-25 | パナソニック株式会社 | メモリデバイス |
JP4713878B2 (ja) * | 2004-12-14 | 2011-06-29 | 株式会社東芝 | 携帯可能電子装置 |
JP4818793B2 (ja) | 2006-04-20 | 2011-11-16 | ルネサスエレクトロニクス株式会社 | マイクロコンピュータ及びメモリアクセスの制御方法 |
EP1862952A1 (fr) * | 2006-05-30 | 2007-12-05 | Axalto SA | Dispositif électronique sécurisé |
EP1978447B1 (en) * | 2007-04-05 | 2011-02-16 | STMicroelectronics (Research & Development) Limited | Integrated circuit with restricted data access |
GB2455567B (en) * | 2007-12-14 | 2012-12-26 | Icera Inc | Security circuit for power up |
US20160048353A1 (en) * | 2014-08-13 | 2016-02-18 | Kabushiki Kaisha Toshiba | Memory system and method of controlling memory system |
JP6493672B2 (ja) * | 2015-04-16 | 2019-04-03 | 大日本印刷株式会社 | 電子情報記憶媒体、異常検知方法、異常検知プログラム、及びicカード |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2738113C2 (de) * | 1976-09-06 | 1998-07-16 | Gao Ges Automation Org | Vorrichtung zur Durchführung von Bearbeitungsvorgängen mit einem Identifikanden |
US4328542A (en) * | 1979-11-07 | 1982-05-04 | The Boeing Company | Secure implementation of transition machine computer |
US4488256A (en) * | 1981-11-23 | 1984-12-11 | Motorola, Inc. | Memory management unit having means for detecting and preventing mapping conflicts |
NL8201847A (nl) * | 1982-05-06 | 1983-12-01 | Philips Nv | Inrichting voor het beschermen tegen onbevoegd uitlezen van in een geheugen te memoriseren programmawoorden. |
US4525599A (en) * | 1982-05-21 | 1985-06-25 | General Computer Corporation | Software protection methods and apparatus |
US4521853A (en) * | 1982-06-30 | 1985-06-04 | Texas Instruments Incorporated | Secure microprocessor/microcomputer with secured memory |
US4558176A (en) * | 1982-09-20 | 1985-12-10 | Arnold Mark G | Computer systems to inhibit unauthorized copying, unauthorized usage, and automated cracking of protected software |
US4519036A (en) * | 1983-01-05 | 1985-05-21 | Emi Limited | Program storage hardware with security scheme |
JPS6068441A (ja) * | 1983-09-22 | 1985-04-19 | Fujitsu Ltd | ワンチツプ・マイクロ・コンピユ−タ |
US4689766A (en) * | 1984-11-16 | 1987-08-25 | Zenith Electronics Corporation | System for resetting the operation of a signal processing device upon the failure of accessng a predetermined memory location within a predetermined time interval |
JPH0818473B2 (ja) * | 1985-07-31 | 1996-02-28 | トッパン・ムーア株式会社 | 機密水準を設定できるicカード |
JP2537199B2 (ja) * | 1986-06-20 | 1996-09-25 | 株式会社東芝 | Icカ―ド |
US4975878A (en) * | 1988-01-28 | 1990-12-04 | National Semiconductor | Programmable memory data protection scheme |
US5023776A (en) * | 1988-02-22 | 1991-06-11 | International Business Machines Corp. | Store queue for a tightly coupled multiple processor configuration with two-level cache buffer storage |
JPH01277948A (ja) * | 1988-04-30 | 1989-11-08 | Nec Corp | メモリーカード |
DE3901457A1 (de) * | 1989-01-19 | 1990-08-02 | Strahlen Umweltforsch Gmbh | Verfahren zur adressbereichsueberwachung bei datenverarbeitungsgeraeten in echtzeit |
US5099516A (en) * | 1989-06-12 | 1992-03-24 | Dell Corporate Services Corporation | Digital computer code word identification system |
US5263158A (en) * | 1990-02-15 | 1993-11-16 | International Business Machines Corporation | Method and system for variable authority level user access control in a distributed data processing system having multiple resource manager |
US5341497A (en) * | 1991-10-16 | 1994-08-23 | Ohmeda Inc. | Method and apparatus for a computer system to detect program faults and permit recovery from such faults |
-
1991
- 1991-05-08 DE DE4115152A patent/DE4115152C2/de not_active Expired - Fee Related
-
1992
- 1992-05-07 DK DK92107709.5T patent/DK0512542T3/da active
- 1992-05-07 AT AT92107709T patent/ATE148953T1/de not_active IP Right Cessation
- 1992-05-07 EP EP92107709A patent/EP0512542B1/de not_active Expired - Lifetime
- 1992-05-07 DE DE59208026T patent/DE59208026D1/de not_active Expired - Lifetime
- 1992-05-07 ES ES92107709T patent/ES2100249T3/es not_active Expired - Lifetime
- 1992-05-07 JP JP11476392A patent/JP3529800B2/ja not_active Expired - Fee Related
-
1996
- 1996-01-24 US US08/590,872 patent/US5600818A/en not_active Expired - Lifetime
-
1998
- 1998-06-26 HK HK98106925A patent/HK1007818A1/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
DE4115152C2 (de) | 2003-04-24 |
JPH05173890A (ja) | 1993-07-13 |
EP0512542B1 (de) | 1997-02-12 |
EP0512542A2 (de) | 1992-11-11 |
EP0512542A3 (en) | 1993-08-11 |
HK1007818A1 (en) | 1999-04-23 |
US5600818A (en) | 1997-02-04 |
DE4115152A1 (de) | 1992-11-12 |
ATE148953T1 (de) | 1997-02-15 |
DE59208026D1 (de) | 1997-03-27 |
DK0512542T3 (da) | 1997-08-18 |
ES2100249T3 (es) | 1997-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3529800B2 (ja) | 携帯データキャリヤー用データ保護マイクロプロセッサー回路 | |
JP3710671B2 (ja) | 1チップマイクロコンピュータ及びそれを用いたicカード、並びに1チップマイクロコンピュータのアクセス制御方法 | |
US5237616A (en) | Secure computer system having privileged and unprivileged memories | |
JP2755828B2 (ja) | 複数のマイクロプロセッサ間でアプリケーション・データおよび手続きを共用するための安全なアプリケーション・カード | |
US5396609A (en) | Method of protecting programs and data in a computer against unauthorized access and modification by monitoring address regions | |
CA1153474A (en) | Hardware memory write lock circuit | |
JP2727520B2 (ja) | メモリカード及びその作動方法 | |
EP0312194B1 (en) | Data processor having two modes of operation | |
US6453397B1 (en) | Single chip microcomputer internally including a flash memory | |
EP0735488B1 (en) | Multi-program execution controlling apparatus | |
UA44303C2 (uk) | Портативна чіп-картка | |
KR100574747B1 (ko) | 마이크로프로세서 회로 및 액세스 구성 방법 | |
EP1855226A1 (en) | Security system of flash memory and method thereof | |
JPS5992500A (ja) | デ−タ処理装置の保護システム | |
JPH01219982A (ja) | Icカード | |
KR100505106B1 (ko) | 강화된 보안 기능을 갖춘 스마트 카드 | |
US5812446A (en) | Method and apparatus for the protection of non-volatile memory zones | |
JPH11272828A (ja) | 集積回路を有するチップカ―ド | |
US20040186947A1 (en) | Access control system for nonvolatile memory | |
EP1079340A2 (en) | Integrated circuit card protected from unauthorized access | |
RU2198424C2 (ru) | Микрокомпьютер | |
RU2169951C2 (ru) | Полупроводниковое запоминающее устройство | |
US20070043993A1 (en) | System and method for protection of data contained in an integrated circuit | |
JPS62251833A (ja) | 計算機システム | |
JPH0538385A (ja) | プログラムコピー防止装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030408 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040113 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040203 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040226 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |