JP3515446B2 - Digital data buffering method - Google Patents

Digital data buffering method

Info

Publication number
JP3515446B2
JP3515446B2 JP28446999A JP28446999A JP3515446B2 JP 3515446 B2 JP3515446 B2 JP 3515446B2 JP 28446999 A JP28446999 A JP 28446999A JP 28446999 A JP28446999 A JP 28446999A JP 3515446 B2 JP3515446 B2 JP 3515446B2
Authority
JP
Japan
Prior art keywords
sector
data
address
digital data
rom
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP28446999A
Other languages
Japanese (ja)
Other versions
JP2001109583A (en
Inventor
貴之 鈴木
廣之 津田
昌幸 石橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP28446999A priority Critical patent/JP3515446B2/en
Priority to TW089115664A priority patent/TWI234160B/en
Priority to US09/678,987 priority patent/US6745349B1/en
Priority to KR1020000058442A priority patent/KR100363360B1/en
Publication of JP2001109583A publication Critical patent/JP2001109583A/en
Application granted granted Critical
Publication of JP3515446B2 publication Critical patent/JP3515446B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、デジタルデータを
セクタ単位で処理する際、一時的にバッファメモリに保
持するデジタルデータのバッファリング方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of buffering digital data, which is temporarily held in a buffer memory when processing digital data in sector units.

【0002】[0002]

【従来の技術】記録媒体に記録されたデジタルデータを
コンピュータ機器に取り込むようにしたCD−ROMシ
ステム等のドライブシステムにおいては、取り扱うデジ
タルデータに含まれる符号誤りを訂正するためのデコー
ド処理が行われる。このデコード処理は、所定のバイト
数からなるセクタ毎に行われるため、デジタルデータを
セクタ単位でメモリに記憶する、いわゆるバッファリン
グを行うように構成される。
2. Description of the Related Art In a drive system such as a CD-ROM system in which digital data recorded on a recording medium is loaded into a computer device, a decoding process for correcting a code error contained in the handled digital data is performed. . Since this decoding process is performed for each sector having a predetermined number of bytes, it is configured to perform so-called buffering in which digital data is stored in the memory in units of sectors.

【0003】図5は、ドライブシステムの1つであるC
D−ROMシステムの構成を示すブロック図である。
FIG. 5 shows a drive system C, which is one of the drive systems.
It is a block diagram which shows the structure of a D-ROM system.

【0004】ディスク1は、螺旋状に描かれた記録トラ
ックに沿って所定のフォーマットに従うデジタルデータ
が記憶されており、線速度または角速度を一定に保つよ
うにして回転駆動される。ピックアップ部2は、回転駆
動されるディスク1にレーザ光を照射し、その反射光の
状態の変化に基づいて、ディスク1に記憶されたデジタ
ルデータを読み取る。アナログ信号処理部3は、ピック
アップ部2の出力に応答し、ディスク1に記録されたデ
ジタルデータを表すEFM信号を生成する。このEFM
信号は、本来8ビットで構成されるデータが、EFM(E
ig ht to Fourteen Modulation)変調されたものであ
り、図6に示すように、各フレームの始まりの24ビッ
トが同期信号に割り当てられ、その後に3ビットの接続
ビットを挟んで14ビットずつデータビットに繰り返し
割り当てられている。
The disk 1 stores digital data in a predetermined format along a spirally drawn recording track, and is rotationally driven so as to keep a linear velocity or an angular velocity constant. The pickup unit 2 irradiates the disk 1 that is rotationally driven with a laser beam, and reads the digital data stored in the disk 1 based on the change in the state of the reflected light. The analog signal processing unit 3 responds to the output of the pickup unit 2 and generates an EFM signal representing the digital data recorded on the disc 1. This EFM
The signal consists of data that originally consists of 8 bits, but the EFM (E
ig ht to Fourteen Modulation), as shown in Fig. 6, the 24 bits at the beginning of each frame are assigned to the sync signal, and then 14 bits are converted into data bits by sandwiching 3 connection bits. It is repeatedly assigned.

【0005】デジタル信号処理部4は、アナログ信号処
理部3から入力されるEFM信号に対して、EFM復調
を施し、図6に示すように、14ビットのデータを8ビ
ットに変換する。このEFM復調の際には、同期信号に
続く最初のデータビットから1バイトのサブコードデー
タが取り出されると共に、残されたデータビットから3
2バイトのシンボルデータが生成される。さらに、デジ
タル信号処理部4は、32バイトのシンボルデータに対
して、CIRC復号を施し、1フレームが24バイトの
CD−ROMデータを生成する。
The digital signal processing section 4 subjects the EFM signal input from the analog signal processing section 3 to EFM demodulation to convert 14-bit data into 8-bit data, as shown in FIG. During this EFM demodulation, one byte of subcode data is extracted from the first data bit following the sync signal, and 3 bytes are extracted from the remaining data bits.
2-byte symbol data is generated. Further, the digital signal processing unit 4 performs CIRC decoding on the 32-byte symbol data to generate CD-ROM data in which one frame has 24 bytes.

【0006】CD−ROMデータは、図7に示すよう
に、24バイト×98フレームの合計2352バイトが
1セクタとして取り扱われ、各セクタの始まりに、同期
信号(12バイト)、ヘッダ(4バイト)がそれぞれ割
り当てられている。同期信号は、セクタの先頭位置を示
すもので、固定パターンとして各セクタの始めに付され
ている。4バイトのヘッダは、さらに、ディスク上のア
ドレスに相当する絶対時間の情報(分/秒/フレーム番
号:各1バイト)及びセクタ内のデータのフォーマット
を識別するモード識別コード(1バイト)が割り当てら
れている。そして、ヘッダに続く2336バイトには、
モード及びフォームに合わせてユーザデータや誤り訂正
符号(ECC)、誤り検出符号(EDC)等が割り当て
られる。例えば、図8に示すように、モード1の場合、
ユーザデータ(2048バイト)、EDC(4バイ
ト)、ゼロ(8バイト)及びECC(276バイト)が
割り当てられる。また、モード2の場合、フォーム1で
は、サブヘッダ(8バイト)、ユーザデータ(2048
バイト)、EDC(4バイト)及びECC(276バイ
ト)が割り当てられ、フォーム2では、サブヘッダ(8
バイト)、ユーザデータ(2324バイト)及びEDC
(4バイト)が割り当てられる。
As shown in FIG. 7, in CD-ROM data, a total of 2352 bytes of 24 bytes × 98 frames are treated as one sector, and a sync signal (12 bytes) and a header (4 bytes) are provided at the start of each sector. Are assigned respectively. The sync signal indicates the head position of the sector, and is attached to the beginning of each sector as a fixed pattern. The 4-byte header is further assigned with absolute time information (minute / second / frame number: 1 byte each) corresponding to the address on the disc and a mode identification code (1 byte) for identifying the format of the data in the sector. Has been. And in 2336 bytes following the header,
User data, error correction code (ECC), error detection code (EDC), etc. are assigned according to the mode and form. For example, as shown in FIG. 8, in the case of mode 1,
User data (2048 bytes), EDC (4 bytes), zero (8 bytes) and ECC (276 bytes) are allocated. Further, in the case of mode 2, in form 1, the subheader (8 bytes) and the user data (2048
Byte), EDC (4 bytes) and ECC (276 bytes) are allocated, and in Form 2, the sub-header (8
Bytes), user data (2324 bytes) and EDC
(4 bytes) is allocated.

【0007】CD−ROMデコーダ5は、デジタル信号
処理部4から入力されるCD−ROMデータに対して、
再度符号誤りの訂正処理を施し、ホストコンピュータか
らの要求に応じて、CD−ROMデータをホストコンピ
ュータへ転送する。バッファRAM6は、CD−ROM
デコーダ5に接続され、デジタル信号処理回路4からC
D−ROMデコーダ5に取り込まれるCD−ROMデー
タを所定の期間記憶する。即ち、CD−ROMデータに
付されるECC及びEDCは、通常、1セクタ毎に設定
されるため、バッファRAM6には、少なくとも1セク
タ分のCD−ROMデータが記憶され、順次CD−RO
Mデコーダ5へ読み出されるように構成される。また、
バッファRAM6では、ホストコンピュータへの転送に
備えて、CD−ROMデコーダ5で所定の処理が完了し
たCD−ROMデータが適数セクタ分記憶される。
The CD-ROM decoder 5 receives the CD-ROM data input from the digital signal processing section 4 from
The code error correction process is performed again, and the CD-ROM data is transferred to the host computer in response to a request from the host computer. The buffer RAM 6 is a CD-ROM
It is connected to the decoder 5, and the digital signal processing circuit 4 to C
The CD-ROM data taken into the D-ROM decoder 5 is stored for a predetermined period. That is, since the ECC and EDC attached to the CD-ROM data are usually set for each sector, the buffer RAM 6 stores at least one sector of CD-ROM data and sequentially stores the CD-RO data.
It is configured to be read by the M decoder 5. Also,
The buffer RAM 6 stores a suitable number of sectors of CD-ROM data which has been subjected to predetermined processing by the CD-ROM decoder 5 in preparation for transfer to the host computer.

【0008】制御マイコン7は、所定の動作プログラム
に従ってアナログ信号処理部3、デジタル信号処理部4
及びCD−ROMデコーダ5のそれぞれの動作を制御
し、各部が互いに正しいタイミングでそれぞれの処理を
実行できるようにしている。また、制御マイコン7は、
ホストコンピュータからの要求に応答して、各部の動作
の制御が可能なように構成され、要求のあったCD−R
OMデータをホストコンピュータ側へ転送する。
The control microcomputer 7 has an analog signal processing section 3 and a digital signal processing section 4 according to a predetermined operation program.
The CD-ROM decoder 5 and the CD-ROM decoder 5 are controlled so that the respective units can execute the respective processes at correct timings. In addition, the control microcomputer 7
CD-R that is configured to control the operation of each part in response to a request from the host computer
Transfer the OM data to the host computer side.

【0009】以上のCD−ROMシステムにおいては、
各セクタ毎に、ヘッダ情報が制御マイコン7へ取り込ま
れる。そして、制御マイコン7は、取り込まれたヘッダ
情報に基づいてCD−ROMデータの各セクタのフォー
マットを認識し、その結果に応じてCD−ROMデコー
ダ5の動作を制御するように構成される。
In the above CD-ROM system,
The header information is taken into the control microcomputer 7 for each sector. Then, the control microcomputer 7 is configured to recognize the format of each sector of the CD-ROM data based on the fetched header information and control the operation of the CD-ROM decoder 5 according to the result.

【0010】[0010]

【発明が解決しようとする課題】ホストコンピュータ側
へCD−ROMデータを転送する際、転送しようとする
セクタのフォーマットを認識する必要がある。即ち、C
D−ROMデータは、図8に示すように、モードによっ
て、セクタ内のユーザデータの位置が異なっているた
め、各セクタ毎のフォーマットを認識し、ユーザデータ
を的確に読み出してホストコンピュータ側へ転送するよ
うにしている。
When transferring CD-ROM data to the host computer side, it is necessary to recognize the format of the sector to be transferred. That is, C
As shown in FIG. 8, in the D-ROM data, the position of the user data in the sector differs depending on the mode. Therefore, the format of each sector is recognized, the user data is read out accurately and transferred to the host computer side. I am trying to do it.

【0011】また、CD−ROMデータに対する符号誤
りの訂正処理及び検出処理についても、処理を施すセク
タのフォーマットを認識する必要がある。即ち、CD−
ROMデータが、モード1のようにECC及びEDCの
両方を備えて場合と、モード2のフォーム2のようにE
DCのみを備えている場合とで、符号誤りに対する処理
を切り換えなければならない。
In addition, it is necessary to recognize the format of the sector in which the code error correction processing and the detection processing for the CD-ROM data are performed. That is, CD-
If the ROM data has both ECC and EDC as in mode 1, and E as in form 2 in mode 2,
It is necessary to switch the processing for the code error between the case where only DC is provided.

【0012】各セクタのフォーマットは、CD−ROM
データのヘッダに含まれるモード識別コードや、モード
2の場合には、サブヘッダを読み取り、それぞれの内容
を判別して認識される。このような判別動作は、通常、
CD−ROMデコーダ5の動作を制御する制御マイコン
7の制御の下で実行されるため、制御マイコン7に対し
て負担をかけることになっている。特に、動作速度が速
くなると、各種の制御動作を全て高速で処理しなければ
ならなくなり、制御マイコン7の負担が増大すると、制
御マイコン7の制御動作が各部の処理動作に追従できな
くなるおそれがある。
The format of each sector is a CD-ROM
The mode identification code included in the header of the data or, in the case of mode 2, the sub-header is read and the contents of each are discriminated and recognized. Such determination operation is usually
Since it is executed under the control of the control microcomputer 7 that controls the operation of the CD-ROM decoder 5, it puts a burden on the control microcomputer 7. In particular, when the operation speed becomes high, it becomes necessary to process all the various control operations at high speed. When the load on the control microcomputer 7 increases, the control operation of the control microcomputer 7 may not be able to follow the processing operation of each part. .

【0013】そこで本発明は、制御マイコンの負担を軽
減し、高速動作に対応できるようにすることを目的とす
る。
Therefore, an object of the present invention is to reduce the load on the control microcomputer so that it can cope with high-speed operation.

【0014】[0014]

【課題を解決するための手段】本発明は、上述の課題を
解決するために成されたもので、その特徴とするところ
は、所定のバイト数毎にセクタを構成するデジタルデー
タをバッファメモリに一時的に記憶するデジタルデータ
のバッファリング方法において、バッファメモリの記憶
アドレスに、上記デジタルデータのN(Nは2以上の整
数)セクタ分に相当する第1のアドレス領域を確保する
と共に、上記第1のアドレス領域とは別にNバイト分の
第2のアドレス領域を確保し、順次入力される上記デジ
タルデータを上記第1のアドレス領域にセクタ単位で記
憶すると共に、上記デジタルデータの各セクタのフォー
マットを1バイト以下で表すセクタ情報を上記第2のア
ドレス領域に順次記憶することにある。
The present invention has been made to solve the above-mentioned problems, and is characterized in that digital data forming a sector for every predetermined number of bytes is stored in a buffer memory. In a buffering method for temporarily storing digital data, a first address area corresponding to N (N is an integer of 2 or more) sectors of the digital data is secured at a storage address of a buffer memory, and A second address area for N bytes is secured separately from the first address area, the sequentially input digital data is stored in the first address area in sector units, and the format of each sector of the digital data is also stored. Is to sequentially store sector information, which is represented by 1 byte or less, in the second address area.

【0015】本発明によれば、バッファメモリ内に、デ
ジタルデータと共にセクタ情報を記憶しておくことで、
各セクタ毎のデジタルデータのフォーマットを、対応す
るセクタ情報を読み出すことで容易に識別することがで
きる。このとき、デジタルデータに含まれるヘッダ情報
等から各セクタ毎のフォーマットを認識する必要がない
ため、その判定動作を行う分だけマイコンの負担が軽減
される。
According to the present invention, by storing sector information together with digital data in the buffer memory,
The format of digital data for each sector can be easily identified by reading the corresponding sector information. At this time, since it is not necessary to recognize the format of each sector from the header information included in the digital data, the load on the microcomputer is reduced by the amount of the determination operation.

【0016】[0016]

【発明の実施の形態】図1は、本発明のデジタルデータ
のバッファリング方法を説明する図で、バッファRAM
内のアドレスの割り当ての状態を示す模式図である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is a diagram for explaining a digital data buffering method according to the present invention.
It is a schematic diagram which shows the allocation state of the address inside.

【0017】デジタルデータとしてのCD−ROMデー
タのバッファリングを行うバッファRAMは、ホストコ
ンピュータ側へのデータの転送に備えて、数セクタ分の
CD−ROMデータを記憶できる容量を有している。C
D−ROMデータは、通常、1セクタ(2352バイ
ト)単位で処理が施されるため、バッファメモリ内に
は、2352バイト単位で、Nセクタ分の第1のアドレ
ス領域が確保される。これと同時に、Nセクタ分のセク
タ情報を記憶できるように、Nバイト分の第2のアドレ
ス領域が確保される。この第2のアドレス領域は、第1
のアドレス領域から離して確保するようにしてもよい
が、図1に示すように、第1のアドレス領域に連続して
設けた方がアドレスの管理が容易になる。
The buffer RAM for buffering CD-ROM data as digital data has a capacity capable of storing several sectors of CD-ROM data in preparation for data transfer to the host computer side. C
Since the D-ROM data is usually processed in units of 1 sector (2352 bytes), the first address area for N sectors is secured in units of 2352 bytes in the buffer memory. At the same time, a second address area for N bytes is secured so that sector information for N sectors can be stored. This second address area is
However, it is easier to manage the addresses if they are continuously provided in the first address area as shown in FIG.

【0018】第1のアドレス領域には、1番目のセクタ
からN番目のセクタまで、1セクタずつCD−ROMデ
ータが記憶される。これと同時に、第2のアドレス領域
には、1番目のセクタからN番目のセクタまでのNバイ
ト分のセクタ情報が、CD−ROMデータと1対1で対
応するようにして記憶される。通常、セクタ情報は、図
2に示すように、3ビットのバイナリデータで与えられ
るため、この3ビットのデータに固定値を5ビット付加
し、1バイト単位で第2のアドレス領域に書き込まれ
る。尚、固定値で与えられる5ビットについては、セク
タ情報以外の情報を記憶するために用いることも可能で
ある。
In the first address area, the CD-ROM data is stored sector by sector from the first sector to the Nth sector. At the same time, N bytes of sector information from the first sector to the Nth sector are stored in the second address area in a one-to-one correspondence with the CD-ROM data. Normally, as shown in FIG. 2, the sector information is given as 3-bit binary data, and therefore, a fixed value of 5 bits is added to the 3-bit data and written in the second address area in 1-byte units. Note that the 5 bits given as a fixed value can also be used to store information other than sector information.

【0019】以上のように、バッファRAM内に第1の
アドレス領域と第2のアドレス領域とを並列に設けたこ
とで、第1のアドレス領域から特定のセクタのCD−R
OMデータを読み出すと同時に、第2のアドレス領域か
らそのセクタのフォーマットを表すセクタ情報を読み出
すことが可能になる。このセクタ情報は、バッファRA
MからCD−ROMデータを読み出してホストコンピュ
ータ側へ転送する際のアドレス制御に用いる他、CD−
ROMデータに含まれる符号誤りの訂正処理、検出処理
の切り換え制御に用いることができる。また、ホストコ
ンピュータ側から、CD−ROMデータのフォーマット
の指定があった場合には、その指定されたフォーマット
と、転送しようとするセクタのCD−ROMデータのフ
ォーマットとの一致をセクタ情報に基づいて判定するこ
とも可能になる。
As described above, since the first address area and the second address area are provided in parallel in the buffer RAM, the CD-R of the specific sector from the first address area is provided.
At the same time as reading the OM data, it becomes possible to read the sector information indicating the format of the sector from the second address area. This sector information is stored in the buffer RA
It is used for address control when reading CD-ROM data from M and transferring it to the host computer side.
It can be used for switching control of correction processing and detection processing of code errors included in ROM data. Further, when the host computer side specifies the format of the CD-ROM data, it is determined whether the specified format matches the format of the CD-ROM data of the sector to be transferred based on the sector information. It is also possible to judge.

【0020】図3は、セクタ情報の確定動作を説明する
フローチャートである。このセクタ情報の確定は、CD
−ROMデータのヘッダ及びサブヘッダを読み取る読み
取り部を設け、この読み取り部で読み取られた内容に基
づいて行われる。
FIG. 3 is a flow chart for explaining the sector information determination operation. This sector information is confirmed on the CD
A reading unit for reading the header and sub-header of the ROM data is provided, and the reading is performed based on the contents read by this reading unit.

【0021】ステップS1では、CD−ROMデータの
先頭位置のヘッダが読み込まれ、続くステップS2で、
そのヘッダのモード識別コードが判定される。この判定
において、1バイトのモード識別コードが「00h」
(h:16進表示)であればセクタ情報を「000b」
(b:2進表示)として確定し、「01h」であればセ
クタ情報を「010b」として確定する。セクタ情報が
「000b」であればモード0となり、「010b」で
あればモード1となる。そして、モード識別コードが
「02h」であれば、ステップ3に進む。尚、モード識
別コードが「00h」、「01h」、「02h」の何れ
でもない場合には、セクタタイプデータを「111b」
として確定する。
In step S1, the header of the head position of the CD-ROM data is read, and in the following step S2,
The mode identification code of the header is determined. In this judgment, the 1-byte mode identification code is "00h".
If (h: hexadecimal display), the sector information is "000b".
(B: binary display), and if "01h", sector information is confirmed as "010b". If the sector information is "000b", the mode is 0, and if it is "010b", the mode is 1. If the mode identification code is “02h”, the process proceeds to step 3. If the mode identification code is not "00h", "01h", or "02h", the sector type data is "111b".
Confirm as.

【0022】ステップ3では、ヘッダに連続するサブヘ
ッダが読み込まれる。続くステップS4では、読み込ま
れた8バイトのサブヘッダを、前半の4バイトと後半4
バイトとに分けて違いに比較し、それらが一致している
か否かを判定する。即ち、サブヘッダは、4バイトの同
一のデータが2度繰り返されているため、それらの一致
を検出することで、サブヘッダであることが検出され
る。このステップS4でサブヘッダの一致が確認されな
かった場合には、セクタ情報を「011b」として確定
する。この場合、モード2でもサブヘッダの無いフォー
ムレスとなる。そして、サブヘッダの一致が確認された
場合、ステップS5に進んで、フォームの判定が行われ
る。サブヘッダの特定ビットが判定され、特定ビットが
「0b」であればセクタ情報を「100b」として確定
し、特定ビットが「1b」であればセクタ情報を「10
1b」として確定する。セクタ情報が「100b」であ
ればモード1のフォーム1となり、「101b」であれ
ばモード2のフォーム2となる。
In step 3, the subheader following the header is read. In the following step S4, the read 8-byte sub-header is converted into the first 4 bytes and the second 4
It is divided into bytes and compared with each other, and it is determined whether or not they match. That is, since the same data of 4 bytes is repeated twice in the sub-header, it can be detected as a sub-header by detecting the match between them. If the subheader match is not confirmed in step S4, the sector information is confirmed as "011b". In this case, even mode 2 is formless without a subheader. Then, if the subheaders match, the process proceeds to step S5, and the form is determined. The specific bit of the sub-header is determined. If the specific bit is "0b", the sector information is determined as "100b". If the specific bit is "1b", the sector information is "10b".
1b ”. If the sector information is “100b”, it is form 1 of mode 1, and if it is “101b”, it is form 2 of mode 2.

【0023】以上の判定動作によって、図4に示すよう
に、3ビットのバイナリデータで与えられるセクタ情報
が生成され、第1のアドレス領域と共にバッファメモリ
内に確保される第2のアドレス領域に、CD−ROMデ
ータと同時に書き込まれる。
By the above determination operation, as shown in FIG. 4, sector information given by 3-bit binary data is generated, and in the second address area secured in the buffer memory together with the first address area, It is written at the same time as the CD-ROM data.

【0024】図4は、本発明のデジタルデータのバッフ
ァリング方法を実現するCD−ROMデコーダの構成を
示すブロック図である。このCD−ROMデコーダは、
図5に示すCD−ROMデコーダ5に相当するものであ
り、図1に示すように、記憶領域に第1及び第2のアド
レス領域が確保されたバッファRAMが接続される。
FIG. 4 is a block diagram showing the structure of a CD-ROM decoder which realizes the digital data buffering method of the present invention. This CD-ROM decoder
This is equivalent to the CD-ROM decoder 5 shown in FIG. 5, and as shown in FIG. 1, a buffer RAM in which first and second address areas are secured in the storage area is connected.

【0025】ディスクランブル回路11は、2352バ
イト(1セクタ)毎に入力されるCD−ROMデータの
内、12バイトの同期信号を除く2340バイトに対し
てディスクランブル処理を施し、所定のフォーマットに
戻されたデータを出力する。書込レジスタ12は、ディ
スクランブル回路11から出力されるCD−ROMデー
タを取り込み、そのデータを第1のデータバス18を通
じてバッファRAMの第1のアドレス領域に1セクタ単
位で書き込む。
The descramble circuit 11 descrambles 2340 bytes of the CD-ROM data input every 2352 bytes (1 sector) excluding the 12-byte sync signal, and restores it to a predetermined format. The output data. The write register 12 takes in the CD-ROM data output from the descramble circuit 11, and writes the data in the first address area of the buffer RAM through the first data bus 18 in units of one sector.

【0026】ヘッダ情報レジスタ13は、ディスクラン
ブル回路11から出力されるデータから4バイトのヘッ
ダを取り込み、そのヘッダ情報を第2のデータバス19
から制御マイコンへ転送する。さらに、ヘッダ情報レジ
スタ13は、ヘッダに続く8バイトのデータをサブヘッ
ダと見なして取り込み、ヘッダとサブヘッダ(見なされ
たものも含む)とを併せてセクタ情報変換回路14に供
給する。セクタ情報変換回路14は、図3に示すフロー
チャートに従い、3ビットのセクタ情報を生成する。セ
クタ情報書込レジスタ15は、セクタ情報変換回路14
から入力されるセクタ情報を取り込み、そのセクタ情報
を第1のデータバス18を通じてバッファRAMの第2
のアドレス領域に書き込む。
The header information register 13 takes in a 4-byte header from the data output from the descramble circuit 11, and stores the header information in the second data bus 19.
To the control microcomputer. Furthermore, the header information register 13 regards the 8-byte data following the header as a subheader and fetches it, and supplies the header and the subheader (including the regarded one) together to the sector information conversion circuit 14. The sector information conversion circuit 14 generates 3-bit sector information according to the flowchart shown in FIG. The sector information write register 15 includes a sector information conversion circuit 14
The sector information input from the buffer RAM is fetched, and the sector information is transferred to the second of the buffer RAM through the first data bus 18.
Write to the address area of.

【0027】書込アドレス発生回路16は、バッファR
AM内に確保される第1のアドレス領域内の1セクタ
(2352バイト)分の領域を順次指定するアドレスを
発生し、書込レジスタ12に保持されたCD−ROMデ
ータの書き込みアドレスを指定する。この書き込みアド
レスのうち、各セクタの先頭のデータに対応するアドレ
スは、第1のデータバス18を通じて、後述するアドレ
スレジスタ21に取り込まれる。同時に、書込アドレス
発生回路16は、バッファRAM内に確保される第2の
アドレス領域内の1バイト分の領域を指定するアドレス
を発生し、セクタ情報書込レジスタ15に保持されたセ
クタ情報の書き込みアドレスを指定する。この書き込み
アドレスについても、CD−ROMデータに対応する先
頭アドレスと同様に、アドレスレジスタ21に取り込ま
れる。
The write address generation circuit 16 includes a buffer R
An address for sequentially designating an area for one sector (2352 bytes) in the first address area secured in the AM is generated, and a write address of the CD-ROM data held in the write register 12 is designated. Of the write addresses, the address corresponding to the head data of each sector is taken into the address register 21 described later through the first data bus 18. At the same time, the write address generation circuit 16 generates an address designating an area of 1 byte in the second address area secured in the buffer RAM, and the sector information write register 15 holds the sector information. Specify the write address. This write address is also fetched in the address register 21 in the same manner as the head address corresponding to the CD-ROM data.

【0028】エラー訂正検出回路17は、書込レジスタ
12からバッファRAMに書き込まれたCD−ROMデ
ータを1セクタ単位で読み出し、ECC及びEDCに基
づいて符号誤りの訂正処理及び検出処理を施す。尚、C
D−ROMデータがモード2のフォーム2の場合には、
ECCが設定されていないため、EDCに基づく符号誤
りの検出処理のみとなる。このエラー訂正検出回路20
における符号誤りの訂正検出動作は、バッファRAMか
らCD−ROMデータと共にセクタ情報を読み出し、そ
のセクタ情報に基づいて切り換えられる。ここで、所定
の処理が施されたCD−ROMデータは、ホストコンピ
ュータへの転送に備えて、再びバッファRAMに保持さ
れる。
The error correction detection circuit 17 reads the CD-ROM data written in the buffer RAM from the write register 12 on a sector-by-sector basis, and performs code error correction processing and detection processing based on ECC and EDC. Incidentally, C
If the D-ROM data is form 2 of mode 2,
Since ECC is not set, only code error detection processing based on EDC is performed. This error correction detection circuit 20
The code error correction / detection operation in (1) is switched based on the sector information by reading the sector information together with the CD-ROM data from the buffer RAM. Here, the CD-ROM data which has been subjected to the predetermined processing is held in the buffer RAM again in preparation for the transfer to the host computer.

【0029】読出アドレス発生回路20は、後述するセ
クタ情報判定回路24及びコマンド判定回路26の指示
に応答して、バッファRAM内の第1のアドレス領域及
び第2のアドレス領域を順次指定するアドレスを発生
し、バッファRAMに記憶されたCD−ROMデータ及
びセクタ情報を読み出す。アドレスレジスタ21は、書
込アドレス発生回路16が発生するアドレスの内、各セ
クタの先頭のデータに対応する書き込みアドレスと、セ
クタ情報に対応する書き込みアドレスとを取り込んで保
持する。即ち、バッファRAMには、図1に示すよう
に、Nセクタ分のCD−ROMデータが第1のアドレス
領域に記憶されており、各セクタの先頭のデータが記憶
されているアドレスがNセクタ分だけアドレスレジスタ
21に格納される。そして、NセクタのCD−ROMデ
ータに対応するN個のセクタ情報が、第2のアドレス領
域に記憶されており、各セクタ情報の記憶アドレスがア
ドレスレジスタ21に格納される。アドレスカウンタ2
2は、アドレス発生回路19がアドレスを更新する毎に
カウント動作を繰り返し、そのカウント値を後述するコ
マンド判定回路26に供給する。このアドレスカウンタ
22は、アドレス発生回路19がバッファRAMに対し
て読み出しアドレスを供給している間に動作すること
で、バッファRAMから読み出されるデータのセクタ数
ををカウントする。
The read address generating circuit 20 responds to the instructions of the sector information judging circuit 24 and the command judging circuit 26, which will be described later, with addresses for sequentially designating the first address area and the second address area in the buffer RAM. The generated CD-ROM data and sector information stored in the buffer RAM are read. The address register 21 fetches and holds the write address corresponding to the head data of each sector and the write address corresponding to the sector information among the addresses generated by the write address generation circuit 16. That is, in the buffer RAM, as shown in FIG. 1, N-sectors of CD-ROM data are stored in the first address area, and the address at which the head data of each sector is stored is N sectors. Only stored in the address register 21. Then, N pieces of sector information corresponding to the CD-ROM data of N sectors are stored in the second address area, and the storage address of each sector information is stored in the address register 21. Address counter 2
2 repeats the count operation every time the address generation circuit 19 updates the address, and supplies the count value to the command determination circuit 26 described later. The address counter 22 operates while the address generation circuit 19 supplies the read address to the buffer RAM, and counts the number of sectors of the data read from the buffer RAM.

【0030】セクタ情報読出レジスタ23は、バッファ
RAMから読み出されるセクタ報を一時的に保持する。
セクタ情報判定回路24は、セクタ情報読出レジスタ2
3に格納されたセクタ情報に基づいて、そのセクタ情報
に対応するセクタのCD−ROMデータのフォーマット
を認識する。そして、セクタ情報判定回路24は、ホス
トコンピュータへデータを転送する際のアドレス発生回
路19のオフセットをCD−ROMデータのフォーマッ
トに応じて設定する。即ち、バッファRAMに記憶され
たCD−ROMデータは、ヘッダ及びサブヘッダを除い
たユーザデータをホストコンピュータ側へ転送するた
め、各セクタ毎のフォーマットに合わせてヘッダ及びサ
ブヘッダの分のアドレスをオフセットとして先頭のアド
レスに加算する。
The sector information read register 23 temporarily holds the sector information read from the buffer RAM.
The sector information determination circuit 24 uses the sector information read register 2
The format of the CD-ROM data of the sector corresponding to the sector information is recognized based on the sector information stored in 3. Then, the sector information determination circuit 24 sets the offset of the address generation circuit 19 when transferring data to the host computer according to the format of the CD-ROM data. That is, the CD-ROM data stored in the buffer RAM transfers the user data excluding the header and sub-header to the host computer side. Therefore, the header and sub-header addresses are used as offsets to match the format of each sector. Add to the address of.

【0031】コマンドレジスタ25は、ホストコンピュ
ータから送られてくる転送指示等のコマンドを一時的に
保持する。コマンド判定回路26は、アドレスレジスタ
21及びアドレスカウンタ22の出力とコマンドレジス
タ25に格納されたコマンドとに従い、アドレス発生回
路19やセクタ情報読出レジスタ21に対して、動作指
示を与える。即ち、ホストコンピュータから特定のセク
タの転送要求があったとき、要求のあったセクタがバッ
ファRAMに記憶されているかどうかをコマンド判定回
路26が判定する。そして、目標とするセクタがバッフ
ァRAM内に記憶されていた場合、まず、目標セクタに
対応するセクタ情報をセクタ情報読出レジスタ23に読
み出し、そのセクタ情報に基づいて目標セクタのフォー
マットを判定する。続いて、フォーマットの判定結果に
従い、先頭アドレスにオフセットを加算するようにして
アドレス発生回路19を起動し、目標セクタのユーザデ
ータを読み出す。例えば、目標セクタがモード1であっ
た場合、アドレスレジスタ21に格納された先頭アドレ
スに、同期信号の12バイト分とヘッダの4バイト分を
加算した位置から目標セクタのユーザデータを読み出す
ように構成される。ユーザデータの読み出しが開始され
ると、アドレスカウンタ22がカウント動作を開始し、
バッファRAMから読み出されるユーザデータのバイト
数をカウントする。そして、読み出したユーザデータの
バイト数が、ホストコンピュータから指示されたバイト
数に達した時点で、コマンド判定回路26はアドレス発
生回路19に対して停止指示を与える。これにより、バ
ッファRAMに格納されたデータに関しては、制御マイ
コンの制御を受けることなく、自動的にホストコンピュ
ータ側へ転送される。
The command register 25 temporarily holds a command such as a transfer instruction sent from the host computer. The command determination circuit 26 gives an operation instruction to the address generation circuit 19 and the sector information read register 21 according to the outputs of the address register 21 and the address counter 22 and the command stored in the command register 25. That is, when the host computer requests transfer of a specific sector, the command judgment circuit 26 judges whether or not the requested sector is stored in the buffer RAM. Then, when the target sector is stored in the buffer RAM, first, the sector information corresponding to the target sector is read into the sector information read register 23, and the format of the target sector is determined based on the sector information. Then, according to the format determination result, the address generating circuit 19 is activated so as to add the offset to the start address, and the user data of the target sector is read. For example, when the target sector is in mode 1, the user data of the target sector is read from the position where 12 bytes of the synchronization signal and 4 bytes of the header are added to the start address stored in the address register 21. To be done. When the reading of the user data is started, the address counter 22 starts the counting operation,
The number of bytes of user data read from the buffer RAM is counted. Then, when the number of bytes of the read user data reaches the number of bytes instructed by the host computer, the command determination circuit 26 gives a stop instruction to the address generation circuit 19. As a result, the data stored in the buffer RAM is automatically transferred to the host computer without the control of the control microcomputer.

【0032】尚、目標セクタのCD−ROMデータがバ
ッファRAM内に記憶されていなかった場合、コマンド
判定回路26は、第2のデータバス18を通して制御マ
イコンに対して新たなCD−ROMデータの読み込み指
示を送る。これにより、制御マイコンは、ピックアップ
を起動し、目標セクタを含むCD−ROMデータを読み
出すように各部を動作させる。そして、バッファRAM
内に目標セクタが記憶された後には、上述の自動転送動
作が行われる。
If the CD-ROM data of the target sector is not stored in the buffer RAM, the command determination circuit 26 reads new CD-ROM data to the control microcomputer through the second data bus 18. Send instructions. As a result, the control microcomputer activates the pickup and operates each unit so as to read the CD-ROM data including the target sector. And the buffer RAM
After the target sector is stored therein, the above-mentioned automatic transfer operation is performed.

【0033】転送バッファ27は、アドレス発生回路1
9が発生するアドレスに従って読み出されたユーザデー
タを第1のデータバス17を通して取り込み、ホストコ
ンピュータへ転送する。
The transfer buffer 27 includes the address generation circuit 1
The user data read according to the address generated by 9 is fetched through the first data bus 17 and transferred to the host computer.

【0034】同期信号検出回路28は、入力されるデー
タの各セクタの始まりに付された12バイトの同期信号
を検出し、入力されるCD−ROMデータのセクタの始
まりを示すタイミング信号を後述するタイミング発生回
路29に与える。この同期信号検出回路28は、同期信
号を検出できなかったとき、検出エラーを示すデータを
第2のデータバス19から制御マイコン7へ転送する。
タイミング発生回路28は、同期信号検出回路28から
出力されるタイミング信号に基づき、各種のタイミング
クロックを生成する。これらのタイミングクロックは、
制御マイコンと共に各部に供給され、それぞれの動作タ
イミングを決定する。
The sync signal detection circuit 28 detects a 12-byte sync signal added to the start of each sector of the input data, and a timing signal indicating the start of the sector of the input CD-ROM data will be described later. It is given to the timing generation circuit 29. When the sync signal cannot be detected, the sync signal detection circuit 28 transfers data indicating a detection error from the second data bus 19 to the control microcomputer 7.
The timing generation circuit 28 generates various timing clocks based on the timing signal output from the synchronization signal detection circuit 28. These timing clocks are
It is supplied to each part together with the control microcomputer and determines the operation timing of each part.

【0035】以上のCD−ROMデコーダにおいては、
各セクタ毎のCD−ROMデータのフォーマットを示す
セクタ情報を、CD−ROMデータと共にバッファRA
Mに記憶させることができる。そして、バッファRAM
に記憶されたセクタ情報を、エラー訂正検出回路17の
動作制御や、ホストコンピュータ側へのユーザデータの
転送制御に用いることができる。
In the above CD-ROM decoder,
Sector information indicating the format of the CD-ROM data for each sector is stored in the buffer RA together with the CD-ROM data.
It can be stored in M. And the buffer RAM
The sector information stored in can be used for controlling the operation of the error correction detecting circuit 17 and controlling the transfer of user data to the host computer side.

【0036】[0036]

【発明の効果】本発明によれば、バッファRAM内にセ
クタ毎のフォーマット示すセクタ情報を記憶する領域を
確保したことで、バッファRAMの記憶内容を参照して
各セクタ毎のフォーマットを認識することができる。こ
のとき、ヘッダ情報などに基づいてセクタのフォーマッ
トの判別を行う必要がないため、制御マイコンに負担が
かかることがなく、高速動作に対応できる。
According to the present invention, the area for storing sector information indicating the format of each sector is secured in the buffer RAM, so that the format of each sector can be recognized by referring to the storage content of the buffer RAM. You can At this time, since it is not necessary to determine the sector format based on the header information and the like, the control microcomputer is not burdened and high-speed operation can be supported.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明のデジタルデータのバッファリング方法
に対応したバッファメモリのアドレスの割り当てを示す
模式図である。
FIG. 1 is a schematic diagram showing address assignment of a buffer memory corresponding to a digital data buffering method of the present invention.

【図2】セクタのフォーマットとセクタ情報との対応を
示す図である。
FIG. 2 is a diagram showing correspondence between a sector format and sector information.

【図3】セクタタイプの判定動作を説明するフローチャ
ートである。
FIG. 3 is a flowchart illustrating a sector type determination operation.

【図4】本発明のデジタルデータのバッファリング方法
に対応したCD−ROMデコーダの構成を示すブロック
図である。
FIG. 4 is a block diagram showing a configuration of a CD-ROM decoder corresponding to the digital data buffering method of the present invention.

【図5】CD−ROMシステムの構成を示すブロック図
である。
FIG. 5 is a block diagram showing a configuration of a CD-ROM system.

【図6】1フレーム分のCD−ROMデータのフォーマ
ットを示す図である。
FIG. 6 is a diagram showing a format of CD-ROM data for one frame.

【図7】CD−ROMデータのヘッダの構成を示す図で
ある。
FIG. 7 is a diagram showing a structure of a header of CD-ROM data.

【図8】1セクタ分のCD−ROMデータのフォーマッ
トを示す図である。
FIG. 8 is a diagram showing a format of CD-ROM data for one sector.

【符号の説明】[Explanation of symbols]

1 コンパクトディスク 2 ピックアップ部 3 アナログ信号処理部 4 デジタル信号処理部 5 CD−ROMデコーダ 6 バッファRAM 7 制御マイコン 11 ディスクランブル回路 12 書き込み情報レジスタ 13 ヘッダ情報レジスタ 14 セクタタイプ変換回路 15 セクタタイプレジスタ 16 書込アドレス発生回路 17 エラー訂正検出回路 18 第1のデータバス 19 第2のデータバス 20 読出アドレス発生回路 21 アドレスカウンタ 22 アドレスレジスタ 23 セクタ情報読出レジスタ 24 セクタ情報判定回路 25 コマンドレジスタ 26 コマンド判定回路 27 転送バッファ 28 同期信号検出回路 29 タイミング発生回路 1 compact disc 2 Pickup part 3 Analog signal processor 4 Digital signal processor 5 CD-ROM decoder 6 buffer RAM 7 Control microcomputer 11 descramble circuit 12 Write information register 13 Header information register 14 Sector type conversion circuit 15 Sector type register 16 Write address generation circuit 17 Error correction detection circuit 18 First data bus 19 Second data bus 20 Read address generation circuit 21 Address counter 22 Address register 23 Sector information read register 24 Sector information judgment circuit 25 Command register 26 Command decision circuit 27 transfer buffer 28 Sync signal detection circuit 29 Timing generation circuit

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平6−309106(JP,A) 特開 平8−161819(JP,A) 特開 平8−17147(JP,A) 特開 平10−55613(JP,A) (58)調査した分野(Int.Cl.7,DB名) G11B 20/10 G06F 3/06 G11B 20/12 ─────────────────────────────────────────────────── ─── Continuation of the front page (56) Reference JP-A-6-309106 (JP, A) JP-A-8-161819 (JP, A) JP-A-8-17147 (JP, A) JP-A-10- 55613 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) G11B 20/10 G06F 3/06 G11B 20/12

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 所定のバイト数毎にセクタを構成するデ
ジタルデータをバッファメモリに一時的に記憶するデジ
タルデータのバッファリング方法において、バッファメ
モリの記憶アドレスに、上記デジタルデータのN(Nは
2以上の整数)セクタ分に相当する第1のアドレス領域
を確保すると共に、上記第1のアドレス領域とは別にN
バイト分の第2のアドレス領域を確保し、順次入力され
る上記デジタルデータを上記第1のアドレス領域にセク
タ単位で記憶すると共に、上記デジタルデータの各セク
タのフォーマットを1バイト以下で表すセクタ情報を上
記第2のアドレス領域に順次記憶することを特徴とする
デジタルデータのバッファリング方法。
1. A digital data buffering method for temporarily storing, in a buffer memory, digital data forming a sector for each predetermined number of bytes, wherein N (N is 2) of the digital data is stored in a storage address of the buffer memory. A first address area corresponding to the above (integer) sectors is secured, and N separate from the first address area.
A second address area for bytes is secured, the sequentially input digital data is stored in the first address area in sector units, and the format of each sector of the digital data is represented by 1 byte or less. Are sequentially stored in the second address area, and a digital data buffering method is provided.
【請求項2】 上記セクタ情報は、上記デジタルデータ
の入力時点で、上記デジタルデータに含まれる特定の情
報に基づいて生成されることを特徴とする請求項1に記
載のデジタルデータのバッファリング方法。
2. The method of buffering digital data according to claim 1, wherein the sector information is generated based on specific information included in the digital data when the digital data is input. .
【請求項3】 上記第1のアドレス領域と上記第2のア
ドレス領域とを連続するアドレスに確保することを特徴
とする請求項2に記載のデジタルデータのバッファリン
グ方法。
3. The digital data buffering method according to claim 2, wherein the first address area and the second address area are secured at consecutive addresses.
JP28446999A 1999-10-05 1999-10-05 Digital data buffering method Expired - Fee Related JP3515446B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP28446999A JP3515446B2 (en) 1999-10-05 1999-10-05 Digital data buffering method
TW089115664A TWI234160B (en) 1999-10-05 2000-08-04 Buffering method for digital data, and CD-ROM decoder
US09/678,987 US6745349B1 (en) 1999-10-05 2000-10-04 CD-ROM decoder and method for temporarily storing and retrieving digital data
KR1020000058442A KR100363360B1 (en) 1999-10-05 2000-10-05 A buffering method of the disital data and cd-rom decoder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28446999A JP3515446B2 (en) 1999-10-05 1999-10-05 Digital data buffering method

Publications (2)

Publication Number Publication Date
JP2001109583A JP2001109583A (en) 2001-04-20
JP3515446B2 true JP3515446B2 (en) 2004-04-05

Family

ID=17678941

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28446999A Expired - Fee Related JP3515446B2 (en) 1999-10-05 1999-10-05 Digital data buffering method

Country Status (1)

Country Link
JP (1) JP3515446B2 (en)

Also Published As

Publication number Publication date
JP2001109583A (en) 2001-04-20

Similar Documents

Publication Publication Date Title
KR100424377B1 (en) CD-ROM decoder for CD player
US6119260A (en) Decoder for executing error correction and error detection in parallel
US5499252A (en) CD-ROM decoder having means for reading selected data from a CD into a memory
US6539518B1 (en) Autodisk controller
JP2007059060A (en) Method for recording signal for indicating set of signal data in cd-r disk, controller for recordable compact disk, and computer system
US6216201B1 (en) Data processing apparatus using paged buffer memory for efficiently processing data of a compact digital disk
JPH08106733A (en) Information storage-medium utilization system
US6243845B1 (en) Code error correcting and detecting apparatus
JP3515446B2 (en) Digital data buffering method
JP3524828B2 (en) Code error correction detection device
KR100363360B1 (en) A buffering method of the disital data and cd-rom decoder
JP2001273710A (en) Cd-rom decoder
JP2001110133A (en) Cd-rom decoder
JP2854208B2 (en) CD-ROM decoder
JPH0917124A (en) Disk reproducing apparatus
KR100418010B1 (en) Cd-rom decoder
JP2001273094A (en) Cd-rom decoder
JPH07244927A (en) Cd-rom decoder
US20010027552A1 (en) CD-ROM decoder
JP3454669B2 (en) CD-ROM decoder
JP3427051B2 (en) Code error detection circuit
JP3676189B2 (en) Shockproof control device
JPH11339402A (en) Code error correction detecting apparatus
JPH07230363A (en) Cd-rom decoder
JP2001195843A (en) Code error detecting circuit

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090123

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090123

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100123

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees