JP3501955B2 - 半導体光機能素子およびその製造方法 - Google Patents
半導体光機能素子およびその製造方法Info
- Publication number
- JP3501955B2 JP3501955B2 JP21699298A JP21699298A JP3501955B2 JP 3501955 B2 JP3501955 B2 JP 3501955B2 JP 21699298 A JP21699298 A JP 21699298A JP 21699298 A JP21699298 A JP 21699298A JP 3501955 B2 JP3501955 B2 JP 3501955B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor optical
- optical functional
- refractive index
- semi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】本発明は、半導体光機能素子
およびその製造方法に関し、特に光通信、光交換および
光情報処理等に用いられ、基板に高抵抗半絶縁性基板を
用いた半導体光機能素子およびその製造方法に関するも
のである。
およびその製造方法に関し、特に光通信、光交換および
光情報処理等に用いられ、基板に高抵抗半絶縁性基板を
用いた半導体光機能素子およびその製造方法に関するも
のである。
【０００２】
【従来の技術】まず、従来の半導体光機能素子について
図を参照して説明する。ここでは、種々ある半導体光機
能素子のうち、半導体光増幅器アレイを取り上げて説明
する。
図を参照して説明する。ここでは、種々ある半導体光機
能素子のうち、半導体光増幅器アレイを取り上げて説明
する。
【０００３】図６は、従来の半導体光増幅器アレイを示
す断面図である。同図に示すように、ｎ−ＩｎＰからな
る基板１の上には、ＩｎＧａＡｓＰからなる活性層１１
とｐ−ＩｎＰからなるクラッド層１２が順次堆積されて
いる。ところで、このような半導体光増幅器（以下ＳＯ
Ａという）をアレイ型で使用する場合、ｎ型基板を用い
ると電気的共通（グランド）はｎ側に固定されるため、
素子を駆動する時のドライバーの極性は「＋」に限定さ
れてしまう。
す断面図である。同図に示すように、ｎ−ＩｎＰからな
る基板１の上には、ＩｎＧａＡｓＰからなる活性層１１
とｐ−ＩｎＰからなるクラッド層１２が順次堆積されて
いる。ところで、このような半導体光増幅器（以下ＳＯ
Ａという）をアレイ型で使用する場合、ｎ型基板を用い
ると電気的共通（グランド）はｎ側に固定されるため、
素子を駆動する時のドライバーの極性は「＋」に限定さ
れてしまう。
【０００４】そこで、このような問題点を解決するべ
く、従来においては基板１として半絶縁性の基板を用
い、電極を基板１の表面側から取り出す構造をとったも
のがある。このような構造を図に示すと、例えば以下の
ようになる。
く、従来においては基板１として半絶縁性の基板を用
い、電極を基板１の表面側から取り出す構造をとったも
のがある。このような構造を図に示すと、例えば以下の
ようになる。
【０００５】図７は、半絶縁性基板を用いた半導体光増
幅器アレイを示す断面図である。同図に示すように、半
絶縁性のＩｎＰからなる基板１の上には、ｎ−ＩｎＰか
らなるクラッド層１３と、ＩｎＧａＡｓＰからなる活性
層１４と、ｐ−ＩｎＰからなるクラッド層１５とが順次
堆積されている。もちろん、半絶縁性基板を用いている
ため、ｐ−ＩｎＰからなるクラッド層１３と、ＩｎＧａ
ＡｓＰからなる活性層１４と、ｎ−ＩｎＰからなるクラ
ッド層１５とを順次堆積させて素子を形成し、この素子
と上記の素子とを混載させることもできる。
幅器アレイを示す断面図である。同図に示すように、半
絶縁性のＩｎＰからなる基板１の上には、ｎ−ＩｎＰか
らなるクラッド層１３と、ＩｎＧａＡｓＰからなる活性
層１４と、ｐ−ＩｎＰからなるクラッド層１５とが順次
堆積されている。もちろん、半絶縁性基板を用いている
ため、ｐ−ＩｎＰからなるクラッド層１３と、ＩｎＧａ
ＡｓＰからなる活性層１４と、ｎ−ＩｎＰからなるクラ
ッド層１５とを順次堆積させて素子を形成し、この素子
と上記の素子とを混載させることもできる。
【０００６】したがって、このような従来例において
は、素子に応じてドライバーの極性を「＋」、「−」の
何れか任意に選択することができる。また、このような
構造を採用することにより、半導体増幅器だけでなく光
変調器や受光器等の種々の素子を同一基板上に集積させ
る際等に、その構成の選択肢が広がるという利点も得ら
れる。
は、素子に応じてドライバーの極性を「＋」、「−」の
何れか任意に選択することができる。また、このような
構造を採用することにより、半導体増幅器だけでなく光
変調器や受光器等の種々の素子を同一基板上に集積させ
る際等に、その構成の選択肢が広がるという利点も得ら
れる。
【０００７】ところで、アレイ型素子の場合、ファイバ
ー実装が困難であるため、アレイ素子の入出力端にスポ
ットサイズ変換機能を集積し、ファイバとの軸ずれのト
レランスを緩和し、ファイバ実装を簡易化する必要があ
る。
ー実装が困難であるため、アレイ素子の入出力端にスポ
ットサイズ変換機能を集積し、ファイバとの軸ずれのト
レランスを緩和し、ファイバ実装を簡易化する必要があ
る。
【０００８】ここで、図８にスポットサイズ変換機能を
備えたＳＯＡの入出射部の端面（ａ）、Ａ−Ａ’線断面
（ｂ）を示す。図８（ａ）に示すように、ＩｎＰからな
る半絶縁性の基板１上には、ｎ−ＩｎＰからなるクラッ
ド層２ａ、ＩｎＧａＡｓＰからなるガイド層３および活
性層１０、ｐ−ＩｎＰからなる埋め込み層４、ｎ−Ｉｎ
Ｐからなる埋め込み層５、ｐ−ＩｎＰからなるクラッド
層６、ｐ−ＩｎＧａＡｓからなるコンタクト層７、ｐ側
電極８、ｎ側電極９が形成されている。
備えたＳＯＡの入出射部の端面（ａ）、Ａ−Ａ’線断面
（ｂ）を示す。図８（ａ）に示すように、ＩｎＰからな
る半絶縁性の基板１上には、ｎ−ＩｎＰからなるクラッ
ド層２ａ、ＩｎＧａＡｓＰからなるガイド層３および活
性層１０、ｐ−ＩｎＰからなる埋め込み層４、ｎ−Ｉｎ
Ｐからなる埋め込み層５、ｐ−ＩｎＰからなるクラッド
層６、ｐ−ＩｎＧａＡｓからなるコンタクト層７、ｐ側
電極８、ｎ側電極９が形成されている。
【０００９】また、図８（ｂ）に示すように、活性層１
０は増幅領域をなし、その両側に形成されたスポットサ
イズ変換領域部では、ガイド層３の膜厚がへき開端面に
向かってなだらかにに薄くなっている。そのため、実効
的な屈折率が低下して光の閉じ込めが緩くなり、スポッ
トサイズは拡大している。
０は増幅領域をなし、その両側に形成されたスポットサ
イズ変換領域部では、ガイド層３の膜厚がへき開端面に
向かってなだらかにに薄くなっている。そのため、実効
的な屈折率が低下して光の閉じ込めが緩くなり、スポッ
トサイズは拡大している。
【００１０】
【発明が解決しようとする課題】ところで、基板１にｎ
型あるいはｐ型基板を用いたのであれば、基板とその上
のクラッド層の屈折率差はほとんど無視しても構わない
程度である。しかしながら、基板１に半絶縁性基板を用
いた場合、図９に示すようにドーピングされたクラッド
層２ａは、プラズマ効果の影響によって基板１よりも屈
折率が小さくなってしまう。また、出射光のファーフィ
ールドパターン（以下、ＦＦＰという）を示すと、図１
０に示すようになり、半値全幅で水平方向１０度、垂直
方向１９度である。このように、従来においては、基板
に半絶縁性基板を用いようとすると、スポットサイズ拡
大の非対称が顕著となり、ファイバとの結合特性が阻害
されるといった問題があった。すなわち、半絶縁性基板
を用いた結果、スポットサイズ変換のモード非対称性を
助長し、ファイバとの結合特性の劣化を招くという問題
があったのである。本発明はこのような課題を解決する
ものであり、半絶縁性基板を用いた場合のスポットサイ
ズ変換のモード非対称性を是正し、ファイバとの結合特
性の優れた半導体光機能素子およびその製造方法を提供
することを目的とする。
型あるいはｐ型基板を用いたのであれば、基板とその上
のクラッド層の屈折率差はほとんど無視しても構わない
程度である。しかしながら、基板１に半絶縁性基板を用
いた場合、図９に示すようにドーピングされたクラッド
層２ａは、プラズマ効果の影響によって基板１よりも屈
折率が小さくなってしまう。また、出射光のファーフィ
ールドパターン（以下、ＦＦＰという）を示すと、図１
０に示すようになり、半値全幅で水平方向１０度、垂直
方向１９度である。このように、従来においては、基板
に半絶縁性基板を用いようとすると、スポットサイズ拡
大の非対称が顕著となり、ファイバとの結合特性が阻害
されるといった問題があった。すなわち、半絶縁性基板
を用いた結果、スポットサイズ変換のモード非対称性を
助長し、ファイバとの結合特性の劣化を招くという問題
があったのである。本発明はこのような課題を解決する
ものであり、半絶縁性基板を用いた場合のスポットサイ
ズ変換のモード非対称性を是正し、ファイバとの結合特
性の優れた半導体光機能素子およびその製造方法を提供
することを目的とする。
【００１１】
【課題を解決するための手段】このような目的を達成す
るために、本発明に係る半導体光機能素子は、半絶縁性
基板と、第１の導電型を有する第１のクラッド層と、こ
の第１のクラッド層よりも屈折率が大きい活性層と、上
記半絶縁性基板と同じ材料からなり、前記活性層よりも
屈折率が小さくかつ第２の導電型を有する第２のクラッ
ド層と、第２の導電型を有するコンタクト層とが順次積
層され、上記活性層の端とへき開端面との間に、スポッ
トサイズを変換する領域部が形成されている半導体光機
能素子において、上記半絶縁性基板は、ＩｎＰによって
形成され、上記第１のクラッド層は、多層構造をなし、
この多層構造は、上記半絶縁性基板よりも小さい屈折率
を有する少なくとも１つの層と、上記半絶縁性基板より
も大きい屈折率を有する少なくとも１つの層とが積層さ
れて構成され、上記第１のクラッド層の屈折率の平均
は、上記半絶縁性基板の屈折率と等しいかまたはそれ以
上である。また、本発明に係る半導体光機能素子の製造
方法は、半絶縁性基板と、第１の導電型を有する第１の
クラッド層と、この第１のクラッド層よりも屈折率が大
きい活性層と、上記半絶縁性基板と同じ材料からなり、
上記活性層よりも屈折率が小さくかつ第２の導電型を有
する第２のクラッド層と、第２の導電型を有するコンタ
クト層とが順次積層され、上記活性層の端とへき開端面
との間に、スポットサイズを変換する領域部が形成され
た半導体光機能素子の製造方法において、ＩｎＰからな
る上記半絶縁性基板の上に、上記半絶縁性基板よりも小
さな屈折率を有する少なくとも１つの層と、上記半絶縁
性基板よりも大きな屈折率を有する少なくとも１つの層
とを、これらの層の屈折率の平均が、上記半絶縁性基板
の屈折率と等しいかまたはそれ以上となるように積層
し、上記第１のクラッド層を形成する工程と、この第１
のクラッド層の上に、上記活性層を形成する工程と、こ
の活性層の上に、上記第２のクラッド層を形成する工程
と、この第２のクラッド層の上に上記コンタクト層を形
成する工程とを少なくとも有する方法である。このよう
に構成することによって本発明は、第１のクラッド層の
屈折率の平均を上昇させることができ、プラズマ効果で
減少した屈折率を補償して屈折率分布の非対称性を抑制
することができる。これによって、スポットサイズを変
換した後において、導波モードの非対称性が是正でき、
その結果、光ファイバとの接合特性を改善することがで
きる。
るために、本発明に係る半導体光機能素子は、半絶縁性
基板と、第１の導電型を有する第１のクラッド層と、こ
の第１のクラッド層よりも屈折率が大きい活性層と、上
記半絶縁性基板と同じ材料からなり、前記活性層よりも
屈折率が小さくかつ第２の導電型を有する第２のクラッ
ド層と、第２の導電型を有するコンタクト層とが順次積
層され、上記活性層の端とへき開端面との間に、スポッ
トサイズを変換する領域部が形成されている半導体光機
能素子において、上記半絶縁性基板は、ＩｎＰによって
形成され、上記第１のクラッド層は、多層構造をなし、
この多層構造は、上記半絶縁性基板よりも小さい屈折率
を有する少なくとも１つの層と、上記半絶縁性基板より
も大きい屈折率を有する少なくとも１つの層とが積層さ
れて構成され、上記第１のクラッド層の屈折率の平均
は、上記半絶縁性基板の屈折率と等しいかまたはそれ以
上である。また、本発明に係る半導体光機能素子の製造
方法は、半絶縁性基板と、第１の導電型を有する第１の
クラッド層と、この第１のクラッド層よりも屈折率が大
きい活性層と、上記半絶縁性基板と同じ材料からなり、
上記活性層よりも屈折率が小さくかつ第２の導電型を有
する第２のクラッド層と、第２の導電型を有するコンタ
クト層とが順次積層され、上記活性層の端とへき開端面
との間に、スポットサイズを変換する領域部が形成され
た半導体光機能素子の製造方法において、ＩｎＰからな
る上記半絶縁性基板の上に、上記半絶縁性基板よりも小
さな屈折率を有する少なくとも１つの層と、上記半絶縁
性基板よりも大きな屈折率を有する少なくとも１つの層
とを、これらの層の屈折率の平均が、上記半絶縁性基板
の屈折率と等しいかまたはそれ以上となるように積層
し、上記第１のクラッド層を形成する工程と、この第１
のクラッド層の上に、上記活性層を形成する工程と、こ
の活性層の上に、上記第２のクラッド層を形成する工程
と、この第２のクラッド層の上に上記コンタクト層を形
成する工程とを少なくとも有する方法である。このよう
に構成することによって本発明は、第１のクラッド層の
屈折率の平均を上昇させることができ、プラズマ効果で
減少した屈折率を補償して屈折率分布の非対称性を抑制
することができる。これによって、スポットサイズを変
換した後において、導波モードの非対称性が是正でき、
その結果、光ファイバとの接合特性を改善することがで
きる。
【００１２】
【発明の実施の形態】次に、本発明の一つの実施の形態
について図を用いて説明する。図１は、本発明の一つの
実施の形態を示し、スポットサイズ変換機能を備えたＳ
ＯＡの入出射部におけるへき開端面を示している。同図
において、図８と同一符号のものは同一または同等のも
のを示す。
について図を用いて説明する。図１は、本発明の一つの
実施の形態を示し、スポットサイズ変換機能を備えたＳ
ＯＡの入出射部におけるへき開端面を示している。同図
において、図８と同一符号のものは同一または同等のも
のを示す。
【００１３】なお、本実施の形態の多重クラッド層２
は、ｎ−ＩｎＰ／ＩｎＧａＡｓＰからなる多層構造を有
している。すなわち、ＩｎＰとＩｎＧａＡｓＰとを積層
したものを一つの周期として、これを複数周期に亘って
積層している。また、１層のＩｎＰと、１層のＩｎＧａ
Ａｓとの厚さの比は、２０：１となるように設定してい
る。さらに、当然のことではあるが、活性層１の屈折率
は多重クラッド層２よりも大きく、クラッド層６の屈折
率は活性層１０よりも小さい。
は、ｎ−ＩｎＰ／ＩｎＧａＡｓＰからなる多層構造を有
している。すなわち、ＩｎＰとＩｎＧａＡｓＰとを積層
したものを一つの周期として、これを複数周期に亘って
積層している。また、１層のＩｎＰと、１層のＩｎＧａ
Ａｓとの厚さの比は、２０：１となるように設定してい
る。さらに、当然のことではあるが、活性層１の屈折率
は多重クラッド層２よりも大きく、クラッド層６の屈折
率は活性層１０よりも小さい。
【００１４】図２は、図１に係るＳＯＡにおける入出射
部の屈折率分布を示した分布図である。同図に示すよう
に、ｎ−ＩｎＰ／ＩｎＧａＡｓＰからなる多重クラッド
層２を導入することにより、多重クラッド層２における
屈折率の平均は、図９の場合よりも増加しており、基板
１の屈折率と多重クラッド層２の屈折率の平均とを等価
にすることができる。これによって、屈折率分布の非対
称性を緩和させることができることがわかる。
部の屈折率分布を示した分布図である。同図に示すよう
に、ｎ−ＩｎＰ／ＩｎＧａＡｓＰからなる多重クラッド
層２を導入することにより、多重クラッド層２における
屈折率の平均は、図９の場合よりも増加しており、基板
１の屈折率と多重クラッド層２の屈折率の平均とを等価
にすることができる。これによって、屈折率分布の非対
称性を緩和させることができることがわかる。
【００１５】もちろん、多重クラッド層２の屈折率の平
均を、完全に基板１の屈折率と等しくする必要はない。
基板１と等しい状態が最も好ましいといえるが、少なく
とも基板１の屈折率以上であればよい。また、多重クラ
ッド層２を形成する際には、高屈折率層と低屈折率層と
が一様に分布するように、多層構造を設計するとよい。
すなわち、多重クラッド層２の中に、局所的に高屈折率
層または低屈折率層が集中してしまうことを避けるとよ
い。
均を、完全に基板１の屈折率と等しくする必要はない。
基板１と等しい状態が最も好ましいといえるが、少なく
とも基板１の屈折率以上であればよい。また、多重クラ
ッド層２を形成する際には、高屈折率層と低屈折率層と
が一様に分布するように、多層構造を設計するとよい。
すなわち、多重クラッド層２の中に、局所的に高屈折率
層または低屈折率層が集中してしまうことを避けるとよ
い。
【００１６】以上示したとおり本実施の形態は、スポッ
トサイズ変換の際におけるモード非対称性が緩和され、
さらには図３に示すようにＦＦＰも半値全幅で水平方向
８度、垂直方向１０度と改善され、ファイバとの結合特
性の劣化を抑制することができる。
トサイズ変換の際におけるモード非対称性が緩和され、
さらには図３に示すようにＦＦＰも半値全幅で水平方向
８度、垂直方向１０度と改善され、ファイバとの結合特
性の劣化を抑制することができる。
【００１７】なお、材料および構造は上記に限定される
ものではなく、ＩｎＧａＡｌＡｓ／ＩｎＡｌＡｓ系、Ｇ
ａＡｓ／ＡｌＧａＡｓ系、ＩｎＧａＡｓＰ／ＩｎＰ系、
ＩｎＧａＡｓ／ＩｎＧａＡｓＰ系の材料を用いてもよい
し、活性層１０の構造をバルク構造でなくＭＱＷ構造に
してもよい。
ものではなく、ＩｎＧａＡｌＡｓ／ＩｎＡｌＡｓ系、Ｇ
ａＡｓ／ＡｌＧａＡｓ系、ＩｎＧａＡｓＰ／ＩｎＰ系、
ＩｎＧａＡｓ／ＩｎＧａＡｓＰ系の材料を用いてもよい
し、活性層１０の構造をバルク構造でなくＭＱＷ構造に
してもよい。
【００１８】次に、図１に係るＳＯＡの製造工程を図を
参照して説明する。図４，５は、図１に係るＳＯＡの製
造工程を示す断面図である。
参照して説明する。図４，５は、図１に係るＳＯＡの製
造工程を示す断面図である。
【００１９】まず、図４（ａ）において、半絶縁性のＩ
ｎＰからなる基板１上に、有機金属気相成長法（ＭＯＶ
ＰＥ）を用い、ｎ−ＩｎＰ／ＩｎＧａＡｓＰからなる多
重クラッド層２を形成する。このとき、０．２μｍのＩ
ｎＰ層と０．０１μｍのＩｎＧａＡｓＰ層とを積層した
ものを一つの周期とし、これを１０周期形成する。した
がって、多重クラッド層２の膜厚は２．１μｍとなる。
そして、さらにその上にＩｎＧａＡｓＰからなる活性層
１０（厚さは０．４μｍ）を成長させた後、増幅領域以
外に露出しているＩｎＧａＡｓＰをウエットエッチング
によって取り除く。
ｎＰからなる基板１上に、有機金属気相成長法（ＭＯＶ
ＰＥ）を用い、ｎ−ＩｎＰ／ＩｎＧａＡｓＰからなる多
重クラッド層２を形成する。このとき、０．２μｍのＩ
ｎＰ層と０．０１μｍのＩｎＧａＡｓＰ層とを積層した
ものを一つの周期とし、これを１０周期形成する。した
がって、多重クラッド層２の膜厚は２．１μｍとなる。
そして、さらにその上にＩｎＧａＡｓＰからなる活性層
１０（厚さは０．４μｍ）を成長させた後、増幅領域以
外に露出しているＩｎＧａＡｓＰをウエットエッチング
によって取り除く。
【００２０】図４（ｂ）において、増幅領域の両側に、
スポットサイズ変換領域部であるガイド層３を、バット
ジョイント成長を用いて形成する。なお、Ｂ−Ｂ’線に
おけるへき開端面を図示すると図４（ｂ’）のようにな
り、以下においてはこの面を使って製造工程を説明す
る。
スポットサイズ変換領域部であるガイド層３を、バット
ジョイント成長を用いて形成する。なお、Ｂ−Ｂ’線に
おけるへき開端面を図示すると図４（ｂ’）のようにな
り、以下においてはこの面を使って製造工程を説明す
る。
【００２１】図４（ｃ）において、ガイド層３および活
性層１０の上に、ＳｉＯ2 をスパッタ法によって蒸着さ
せる。そして、フォトリソグラフィ等を行って、ＳｉＯ
2 からなるストライプ状のエッチングマスクを形成して
から、ＣＦ4 およびＨ2 の混合ガスによる反応性ドライ
エッチングを行い、ガイド層３の両側にある多重クラッ
ド層２をその途中の深さまで除去する。
性層１０の上に、ＳｉＯ2 をスパッタ法によって蒸着さ
せる。そして、フォトリソグラフィ等を行って、ＳｉＯ
2 からなるストライプ状のエッチングマスクを形成して
から、ＣＦ4 およびＨ2 の混合ガスによる反応性ドライ
エッチングを行い、ガイド層３の両側にある多重クラッ
ド層２をその途中の深さまで除去する。
【００２２】図４（ｄ）において、ガイド層３の両側に
ｐｎ埋め込み成長を行い、ｐ−ＩｎＰからなる埋め込み
層４と、ｎ−ＩｎＰからなる埋め込み層５とを形成す
る。図４（ｅ）において、ガイド層３および埋め込み層
５の上に、ｐ−ＩｎＰからなるクラッド層６を形成して
から、引き続きその上に、ｐ−ＩｎＧａＡｓからなるコ
ンタクト層７を成長させる。
ｐｎ埋め込み成長を行い、ｐ−ＩｎＰからなる埋め込み
層４と、ｎ−ＩｎＰからなる埋め込み層５とを形成す
る。図４（ｅ）において、ガイド層３および埋め込み層
５の上に、ｐ−ＩｎＰからなるクラッド層６を形成して
から、引き続きその上に、ｐ−ＩｎＧａＡｓからなるコ
ンタクト層７を成長させる。
【００２３】図４（ｆ）において、ＣＦ4 とＨ2 の混合
ガスによる反応性ドライエッチングを行い、ｎ側電極を
取り出す部分を多重クラッド層２の途中までエッチング
する。図４（ｇ）において、ＳｉＯ2 をスパッタ法によ
って蒸着したのち、ｎ側電極を取り出す部分におけるＳ
ｉＯ2 のみを取り除き、ＳｉＯ2 に貫通孔を作る。その
後、塩酸系の溶液からなるＩｎＰの選択エッチング液
と、硫酸系の溶液からなるＩｎＧａＡｓＰの選択エッチ
ング液とを用い、上記貫通孔部分の下にある多重クラッ
ド層２をウエットエッチングによって除去する。
ガスによる反応性ドライエッチングを行い、ｎ側電極を
取り出す部分を多重クラッド層２の途中までエッチング
する。図４（ｇ）において、ＳｉＯ2 をスパッタ法によ
って蒸着したのち、ｎ側電極を取り出す部分におけるＳ
ｉＯ2 のみを取り除き、ＳｉＯ2 に貫通孔を作る。その
後、塩酸系の溶液からなるＩｎＰの選択エッチング液
と、硫酸系の溶液からなるＩｎＧａＡｓＰの選択エッチ
ング液とを用い、上記貫通孔部分の下にある多重クラッ
ド層２をウエットエッチングによって除去する。
【００２４】ただし、この際にＩｎＧａＡｓＰ層が表面
に出るようにコントロールする。これは、ＩｎＰよりも
バンドギャップが大きいＩｎＧａＡｓＰ層を表面に出す
ことにより、その上に形成されたｎ側電極９とのコンタ
クト抵抗を低減させることができるためである。その
後、ＥＢ蒸着法によって、ｐ側電極８およびｎ側電極９
を形成することにより、図１に示す半導体光増幅器が完
成する。
に出るようにコントロールする。これは、ＩｎＰよりも
バンドギャップが大きいＩｎＧａＡｓＰ層を表面に出す
ことにより、その上に形成されたｎ側電極９とのコンタ
クト抵抗を低減させることができるためである。その
後、ＥＢ蒸着法によって、ｐ側電極８およびｎ側電極９
を形成することにより、図１に示す半導体光増幅器が完
成する。
【００２５】なお、上記においては、半導体光機能素子
の具体例として半導体光増幅器について述べたが、例え
ば半導体光変調器、半導体レーザや半導体受光素子につ
いても、本発明の構造および製造方法を容易に適用する
ことができる。
の具体例として半導体光増幅器について述べたが、例え
ば半導体光変調器、半導体レーザや半導体受光素子につ
いても、本発明の構造および製造方法を容易に適用する
ことができる。
【００２６】
【発明の効果】以上説明したとおり本発明は、第１のク
ラッド層が少なくとも２種類以上の屈折率を有する多層
構造を有し、かつ、第１のクラッド層の屈折率の平均が
半絶縁性基板の屈折率と等しいかまたはそれ以上である
ため、第１のクラッド層における屈折率の平均と半絶縁
性基板の屈折率との不連続が解消される。したがって、
スポットサイズ変換の際におけるモード非対称性が緩和
され、図３に示したように、ＦＦＰも半値全幅で水平方
向８度、垂直方向１０度と改善され、ファイバとの結合
特性の劣化を抑制することができる。また、第１のクラ
ッド層に、ｎ−ＩｎＰ／ＩｎＧａＡｓＰからなる多層構
造を用いた場合、ドライエッチングによってコンタクト
ホールを開孔した後、塩酸系の選択エッチング液と硫酸
系の選択エッチング液とで多重クラッド層をエッチング
することにより、ドライエッチング時にダメージを受け
た層を除去することができる。さらに、この場合におい
ては、ＩｎＰよりもバンドギャップが大きいＩｎＧａＡ
ｓＰ層を表面に出すことにより、電極とのコンタクト抵
抗を低減させることもできる。
ラッド層が少なくとも２種類以上の屈折率を有する多層
構造を有し、かつ、第１のクラッド層の屈折率の平均が
半絶縁性基板の屈折率と等しいかまたはそれ以上である
ため、第１のクラッド層における屈折率の平均と半絶縁
性基板の屈折率との不連続が解消される。したがって、
スポットサイズ変換の際におけるモード非対称性が緩和
され、図３に示したように、ＦＦＰも半値全幅で水平方
向８度、垂直方向１０度と改善され、ファイバとの結合
特性の劣化を抑制することができる。また、第１のクラ
ッド層に、ｎ−ＩｎＰ／ＩｎＧａＡｓＰからなる多層構
造を用いた場合、ドライエッチングによってコンタクト
ホールを開孔した後、塩酸系の選択エッチング液と硫酸
系の選択エッチング液とで多重クラッド層をエッチング
することにより、ドライエッチング時にダメージを受け
た層を除去することができる。さらに、この場合におい
ては、ＩｎＰよりもバンドギャップが大きいＩｎＧａＡ
ｓＰ層を表面に出すことにより、電極とのコンタクト抵
抗を低減させることもできる。
【図面の簡単な説明】
【図１】 本発明の一つの実施の形態を示す端面図であ
る。
る。
【図２】 図１に係るＳＯＡの厚さ方向における屈折率
の分布を示した分布図である。
の分布を示した分布図である。
【図３】 図１に係るＳＯＡの光強度の分布を示した分
布図である。
布図である。
【図４】 図１に係るＳＯＡの製造工程を示す断面図で
ある。
ある。
【図５】 図４の続きを示す断面図である。
【図６】 従来例を示す断面図である。
【図７】 従来例を示す断面図である。
【図８】 従来例を示す（ａ）端面図および（ｂ）断面
図である。
図である。
【図９】 図８に係るＳＯＡの厚さ方向における屈折率
の分布を示す分布図である。
の分布を示す分布図である。
【図１０】 図８に係るＳＯＡの光強度の分布を示す分
布図である。
布図である。
１…基板、２…多重クラッド層、３…ガイド層、４，５
…埋め込み層、６…クラッド層、７…コンタクト層、８
…ｐ側電極、９…ｎ側電極、１０…活性層。
…埋め込み層、６…クラッド層、７…コンタクト層、８
…ｐ側電極、９…ｎ側電極、１０…活性層。
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 昭62−249496（ＪＰ，Ａ)
特開 平７−135396（ＪＰ，Ａ)
特開 平９−167878（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01S 5/00 - 5/50
ＪＩＣＳＴファイル（ＪＯＩＳ)
Claims (13)
- 【請求項１】 半絶縁性基板と、第１の導電型を有する
第１のクラッド層と、この第１のクラッド層よりも屈折
率が大きい活性層と、前記半絶縁性基板と同じ材料から
なり、前記活性層よりも屈折率が小さくかつ第２の導電
型を有する第２のクラッド層と、第２の導電型を有する
コンタクト層とが順次積層され、前記活性層の端とへき
開端面との間に、スポットサイズを変換する領域部が形
成されている半導体光機能素子において、 前記半絶縁性基板は、ＩｎＰによって形成され、 前記第１のクラッド層は、多層構造をなし、 この多層構造は、前記半絶縁性基板よりも小さい屈折率
を有する少なくとも１つの層と、前記半絶縁性基板より
も大きい屈折率を有する少なくとも１つの層とが積層さ
れて構成され、 前記第１のクラッド層の屈折率の平均は、前記半絶縁性
基板の屈折率と等しいかまたはそれ以上であることを特
徴とする半導体光機能素子。 - 【請求項２】 請求項１において、 前記コンタクト層の上には、第１の電極が形成され、 前記活性層が形成されたのとは異なる領域に、前記第１
のクラッド層に達するコンタクトホールが開口され、 このコンタクトホール内に露出した前記第１のクラッド
層に、第２の電極が接続されていることを特徴とする半
導体光機能素子。 - 【請求項３】 請求項１において、 前記活性層の両側には、埋め込み層が形成されているこ
とを特徴とする半導体光機能素子。 - 【請求項４】 請求項１において、 前記スポットサイズを変換する領域部は、へき開端面に
近づくにつれてなだからかに、薄くなるように形成され
たガイド層であることを特徴とする半導体光機能素子。 - 【請求項５】 請求項１において、 前 記第１のクラッド層は、ｎ−ＩｎＰ／ＩｎＧａＡｓＰ
からなる多層構造を有し、 前記活性層は、ＩｎＧａＡｓＰによって形成され、 前記第２のクラッド層は、ｐ−ＩｎＰによって形成さ
れ、 前記コンタクト層は、ｐ−ＩｎＧａＡｓによって形成さ
れていることを特徴とする半導体光機能素子。 - 【請求項６】 請求項１において、 前記半導体光機能素子は、半導体光増幅器、半導体光変
調器、半導体レーザまたは半導体受光素子の何れか一つ
であることを特徴とする半導体光機能素子。 - 【請求項７】 半絶縁性基板と、第１の導電型を有する
第１のクラッド層と、この第１のクラッド層よりも屈折
率が大きい活性層と、前記半絶縁性基板と同じ材料から
なり、前記活性層よりも屈折率が小さくかつ第２の導電
型を有する第２のクラッド層と、第２の導電型を有する
コンタクト層とが順次積層され、前記活性層の端とへき
開端面との間に、スポットサイズを変換する領域部が形
成された半導体光機能素子の製造方法において、ＩｎＰからなる 前記半絶縁性基板の上に、前記半絶縁性
基板よりも小さな屈折率を有する少なくとも１つの層
と、前記半絶縁性基板よりも大きな屈折率を有する少な
くとも１つの層とを、これらの層の屈折率の平均が、前
記半絶縁性基板の屈折率と等しいかまたはそれ以上とな
るように積層し、前記第１のクラッド層を形成する工程
と、 この第１のクラッド層の上に、前記活性層を形成する工
程と、 この活性層の上に、前記第２のクラッド層を形成する工
程と、 この第２のクラッド層の上に前記コンタクト層を形成す
る工程とを少なくとも有することを特徴とする半導体光
機能素子の製造方法。 - 【請求項８】 請求項７において、 前記コンタクト層の上に、第１の電極を形成する工程
と、 前記活性層が形成されたのとは異なる領域に、前記第１
のクラッド層に達するコンタクトホールを開口する工程
と、 このコンタクトホール内に露出した前記第１のクラッド
層に、第２の電極を接続させる工程とをさらに有するこ
とを特徴とする半導体光機能素子の製造方法。 - 【請求項９】 請求項８において、 前記コンタクトホールをドライエッチングによって形成
してから、前記コンタクトホール内にウエットエッチン
グを施して、前記第１のクラッド層を構成する少なくと
も１層を除去する工程をさらに有することを特徴とする
半導体光機能素子の製造方法 - 【請求項１０】 請求項７において、 前記活性層の両側に、埋め込み層を形成する工程をさら
に有することを特徴とする半導体光機能素子の製造方
法。 - 【請求項１１】 請求項７において、 前記スポットサイズを変換する領域部は、へき開端面に
近づくにつれてなだらかに、薄くなるように形成された
ガイド層であることを特徴とする半導体光機能素子の製
造方法。 - 【請求項１２】請求項７において、 前 記第１のクラッド層は、ｎ−ＩｎＰ／ＩｎＧａＡｓＰ
からなる多層構造を有し、 前記活性層は、ＩｎＧａＡｓＰによって形成され、 前記第２のクラッド層は、ｐ−ＩｎＰによって形成さ
れ、 前記コンタクト層は、ｐ−ＩｎＧａＡｓによって形成さ
れていることを特徴とする半導体光機能素子の製造方
法。 - 【請求項１３】 請求項７において、 前記半導体光機能素子は、半導体光増幅器、半導体光変
調器、半導体レーザまたは半導体受光素子の何れか一つ
であることを特徴とする半導体光機能素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21699298A JP3501955B2 (ja) | 1998-07-31 | 1998-07-31 | 半導体光機能素子およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21699298A JP3501955B2 (ja) | 1998-07-31 | 1998-07-31 | 半導体光機能素子およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000049420A JP2000049420A (ja) | 2000-02-18 |
| JP3501955B2 true JP3501955B2 (ja) | 2004-03-02 |
Family
ID=16697123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21699298A Expired - Fee Related JP3501955B2 (ja) | 1998-07-31 | 1998-07-31 | 半導体光機能素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3501955B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006229008A (ja) * | 2005-02-18 | 2006-08-31 | Opnext Japan Inc | 半導体レーザ素子 |
| JP5055791B2 (ja) * | 2006-03-10 | 2012-10-24 | 富士通株式会社 | 光パルス発生装置 |
-
1998
- 1998-07-31 JP JP21699298A patent/JP3501955B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000049420A (ja) | 2000-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7340142B1 (en) | Integrated optoelectronic device and method of fabricating the same | |
| JP4505470B2 (ja) | 光導波路デバイス及び半導体デバイス | |
| JP2008294124A (ja) | 光半導体素子 | |
| JP3833313B2 (ja) | 半導体レーザ素子 | |
| US20050078904A1 (en) | Optoelectronic waveguiding device and optical modules | |
| JP2004273993A (ja) | 波長可変分布反射型半導体レーザ装置 | |
| JP2000216492A (ja) | 半導体光素子、その製造方法及び半導体光学装置 | |
| EP1677395B1 (en) | Optical amplifying device | |
| JP2019008179A (ja) | 半導体光素子 | |
| US20080199128A1 (en) | Semiconductor integrated optical element | |
| JP3501955B2 (ja) | 半導体光機能素子およびその製造方法 | |
| JP2950302B2 (ja) | 半導体レーザ | |
| JP4014861B2 (ja) | 化合物半導体デバイス及びその作製方法 | |
| JPH05251812A (ja) | 量子井戸構造光変調器付き分布帰還型半導体レーザおよびその製造方法 | |
| JP5163355B2 (ja) | 半導体レーザ装置 | |
| JP2009094410A (ja) | 半導体光集積素子及びその作製方法 | |
| JP2002043688A (ja) | リッジ型分布帰還半導体レーザ素子 | |
| JP3264179B2 (ja) | 半導体発光装置およびその製造方法 | |
| JP2002057405A (ja) | 半導体レーザ装置及びその製造方法 | |
| JP2760276B2 (ja) | 選択成長導波型光制御素子 | |
| JP3146821B2 (ja) | 半導体光集積素子の製造方法 | |
| JP2011077329A (ja) | 半導体光集積素子、及びその製造方法 | |
| JP4457000B2 (ja) | 光増幅装置 | |
| US10969543B2 (en) | Semiconductor integrated optical device, and method of fabricating semiconductor integrated optical device | |
| JP3159914B2 (ja) | 選択成長導波型光制御素子およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031202 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031203 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071212 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081212 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091212 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101212 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101212 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131212 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |