JP3481125B2

JP3481125B2 - Television receiver

Info

Publication number: JP3481125B2
Application number: JP07962598A
Authority: JP
Inventors: 隆司畑
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1998-03-26
Filing date: 1998-03-26
Publication date: 2003-12-22
Anticipated expiration: 2018-03-26
Also published as: JPH11275479A

Description

Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】この発明はテレビジョン受像機に
関し、特にたとえば映像信号の所定ラインに重畳された
アクセス制御データに応じて映像および音声の出力また
は非出力を制御する、テレビジョン受像機に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a television receiver, and more particularly to a television receiver for controlling output or non-output of video and audio according to access control data superimposed on a predetermined line of a video signal. .

【０００２】[0002]

【従来の技術】図５に示す、従来のテレビジョン受像機
１では、映像信号は映像信号処理回路２およびキャプシ
ョンデコーダ３に与えられ、映像信号処理回路２では検
波および増幅など周知の処理が施され、ＣＲＴ４から映
像信号が出力される。一方、キャプションデコーダ３で
は、映像信号に含まれるアクセス制御データ（米国で
は、V-Chipデータと呼んでいる。）がデコードされ、デ
コードされたV-Chipデータはマイコン５に与えられる。
マイコン５は、V-Chipデータに基づいて映像および音声
の出力／非出力を制御する。このとき、マイコン５は、
映像信号処理回路２および音声信号処理回路６にミュー
ト信号を与える。このミュート信号によって、映像信号
処理回路２および音声信号処理回路６は不能動化され
る。なお、デコードされたV-Chipデータ（番組内容の階
級的分類（レイティング））において、どのレイティン
グレベルで映像および音声を非出力（ブロック）するか
をユーザが設定することができる。2. Description of the Related Art In a conventional television receiver 1 shown in FIG. 5, a video signal is supplied to a video signal processing circuit 2 and a caption decoder 3, and the video signal processing circuit 2 performs well-known processing such as detection and amplification. Then, a video signal is output from the CRT 4. On the other hand, the caption decoder 3 decodes access control data (called V-Chip data in the United States) included in the video signal, and the decoded V-Chip data is given to the microcomputer 5.
The microcomputer 5 controls output / non-output of video and audio based on the V-Chip data. At this time, the microcomputer 5
A mute signal is given to the video signal processing circuit 2 and the audio signal processing circuit 6. The video signal processing circuit 2 and the audio signal processing circuit 6 are disabled by this mute signal. In the decoded V-Chip data (classification of program content (rating)), the user can set at which rating level video and audio are not output (blocked).

【０００３】[0003]

【発明が解決しようとする課題】この従来技術では、V-
Chipデータに応じて映像および音声の出力／非出力を制
御するため、V-Chipデータをデコードできない場合に
は、正確に出力／非出力を制御することができない。た
とえば、ＶＣＲの再生信号を出力中に、早送り再生する
と、再生ヘッドは複数のトラックを飛び越しながら再生
するため、周期の乱れやノイズが生じるばかりでなく、
水平のライン数が増減したり、水平同期信号がなくなっ
たり、位相が大きくずれてしまう。このような場合に
は、V-Chipデータがないものと判断し、映像および音声
のブロックを解除してしまっていた。つまり、不都合な
映像や音声を出力してしまっていた。In this conventional technique, the V-
Since the output / non-output of video and audio is controlled according to the Chip data, if the V-Chip data cannot be decoded, the output / non-output cannot be controlled accurately. For example, when fast-forwarding reproduction is performed while a VCR reproduction signal is being output, the reproduction head skips over a plurality of tracks and reproduces.
The number of horizontal lines increases or decreases, the horizontal synchronizing signal disappears, and the phase shifts greatly. In such a case, it was determined that there was no V-Chip data, and the video and audio blocks were unblocked. In other words, inconvenient video and audio have been output.

【０００４】それゆえに、この発明の主たる目的は、不
都合な映像および音声を確実にブロックできる、テレビ
ジョン受像機を提供することである。Therefore, a main object of the present invention is to provide a television receiver capable of reliably blocking inconvenient video and audio.

【０００５】[0005]

【課題を解決するための手段】この発明は、映像信号の
所定ラインに重畳されたＶ−Ｃｈｉｐデータが示すレイ
ティングレベルに応じて少なくとも映像処理回路の能動
化／不能動化を制御するテレビジョン受像機において、
映像信号の１フィールド分のライン数をカウントする第
１カウンタ、第１カウンタのカウント値が正規映像信号
の１フィールド分のライン数と一致するかどうかを判別
するライン判別手段、ライン判別手段の判別結果が一致
を示すとき、Ｖ−Ｃｈｉｐデータを検出する検出手段、
検出手段の検出結果に応じて映像処理回路の能動化／不
能動化を制御する制御手段、ライン判別手段の判別結果
が不一致を示すとき、映像処理回路が不能動化されてい
るかどうかを判別する状態判別手段、および状態判別手
段で不能動化されていると判別されたとき、映像処理回
路の不能動化されている状態を保持する保持手段を備え
ることを特徴とする、テレビジョン受像機である。According to the present invention, a ray indicated by V-Chip data superimposed on a predetermined line of a video signal is displayed.
At least the video processing circuit active depending on the
In the television receiver that controls the deactivation / immobilization ,
Counting the number of lines for one field of the video signal
1 counter, the count value of the 1st counter is a normal video signal
Determine whether or not the number of lines for one field of
The line discriminating means and the discriminating results of the line discriminating means are the same.
Means for detecting V-Chip data,
Depending on the detection result of the detection means, activation / non-activation of the video processing circuit
Discrimination result of control means and line discrimination means for controlling activation
Indicates a mismatch, the video processing circuitry has been disabled.
State determination means for determining whether or not and a state determination hand
When it is determined that it has been immobilized in the stage, the image processing time
Equipped with holding means to hold the road in an immobilized state
It is a television receiver characterized in that

【０００６】[0006]

【作用】テレビジョン受像機では、映像信号の所定ライ
ン（２１Ｈ）に重畳されたアクセス制御データ（V-Chip
データ）に応じて、映像信号および音声信号の出力／非
出力を制御することができる。つまり、番組内容の階級
的分類（レイティング）において、どのレイティングレ
ベルで映像と音声を非出力（ブロック）するかをユーザ
は設定することができる。映像信号はたとえば同期分離
回路で水平同期信号と垂直同期信号とに分離され、この
水平同期信号がラインカウンタでカウントされる。した
がって、映像信号の１フィールド分のライン数がカウン
トされる。また、映像信号に含まれるV-Chipデータは、
第１検出手段で検出される。第１検出手段にはカウンタ
が設けられており、このカウンタは同期分離回路から出
力された水平同期信号をカウントする。したがって、２
１Ｈに重畳されたV-Chipデータを検出することができ
る。判別手段は、ラインカウンタのカウント値が正規映
像信号の１フィールドのライン数（基準値）と等しいか
どうかを判別する。この判別結果は、映像および音声が
ブロックされているときに能動化される第２検出手段に
よって検出される。第１検出手段でV-Chipデータを検出
できず、カウント値が基準値と異なる場合には、保持手
段は映像および音声のブロックを保持する。In the television receiver, the access control data (V-Chip) superimposed on the predetermined line (21H) of the video signal is used.
It is possible to control the output / non-output of the video signal and the audio signal according to the data). That is, the user can set at which rating level the video and audio are not output (blocked) in the hierarchical classification (rating) of the program content. The video signal is separated into a horizontal sync signal and a vertical sync signal by a sync separation circuit, and the horizontal sync signal is counted by a line counter. Therefore, the number of lines for one field of the video signal is counted. Also, the V-Chip data included in the video signal is
It is detected by the first detection means. The first detection means is provided with a counter, and this counter counts the horizontal synchronizing signal output from the sync separation circuit. Therefore, 2
The V-Chip data superimposed on 1H can be detected. The determining means determines whether or not the count value of the line counter is equal to the number of lines (reference value) in one field of the normal video signal. This determination result is detected by the second detection means activated when the video and audio are blocked. If the first detection means cannot detect the V-Chip data and the count value is different from the reference value, the holding means holds the video and audio blocks.

【０００７】[0007]

【発明の効果】この発明によれば、映像および音声のブ
ロック中に映像信号からアクセス制御データを検出でき
ず、１フィールド分のライン数が正しくない場合には、
映像および音声のブロックを保持するので、不都合な映
像および音声を確実にブロックできる。According to the present invention, when the access control data cannot be detected from the video signal in the video and audio blocks and the number of lines for one field is incorrect,
Since the video and audio blocks are held, inconvenient video and audio can be reliably blocked.

【０００８】この発明の上述の目的，その他の目的，特
徴および利点は、図面を参照して行う以下の実施例の詳
細な説明から一層明らかとなろう。The above-mentioned objects, other objects, features and advantages of the present invention will become more apparent from the following detailed description of the embodiments with reference to the drawings.

【０００９】[0009]

【実施例】図１を参照して、この実施例のテレビジョン
受像機１０は入力端子１２および１４を含み、入力端子
１２には映像信号が入力され、入力端子１４には映像信
号に関連する音声信号が入力される。入力端子１２に入
力された映像信号は映像信号処理回路１６、キャプショ
ンデコーダ１８および同期分離回路２０に与えられる。
映像信号処理回路１６では、映像信号に検波および増幅
などの周知の処理を施し、処理を施した映像信号をＣＲ
Ｔ２２に出力する。また、映像信号処理回路１６は、マ
イコン２４からミュート信号が与えられると、不能動化
される。このとき、ＣＲＴ１４から映像は出力されな
い。つまり、映像は非出力（ブロック）される。キャプ
ションデコーダ１８は、映像信号の所定ライン（２１
Ｈ）に重畳されたアクセス制御データ（V-Chipデータ）
をデコードし、キャプションデコーダ１８に設けられた
カウンタ１８ａは入力端子１２から入力された映像信号
のライン数をカウントする。つまり、後述する同期分離
回路２０の出力（水平同期信号および垂直同期信号）は
カウンタ１８ａに与えられ、カウンタ１８ａは水平同期
信号をカウントし、垂直同期信号で１Ｈ毎にリセットさ
れる。また、キャプションデコーダ１８は、カウンタ１
８ａのカウント値に基づいてV-Chipデータが重畳された
ラインを検出し、デコードする。キャプションデコーダ
１８でデコードされたV-Chipデータはマイコン２４に与
えられる。なお、V-Chipデータは、２フィールド目の２
１Ｈに重畳される。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Referring to FIG. 1, a television receiver 10 of this embodiment includes input terminals 12 and 14, a video signal is input to the input terminal 12, and an input terminal 14 relates to the video signal. An audio signal is input. The video signal input to the input terminal 12 is applied to the video signal processing circuit 16, the caption decoder 18, and the sync separation circuit 20.
The video signal processing circuit 16 performs well-known processing such as detection and amplification on the video signal, and the processed video signal is CR.
Output to T22. Also, the video signal processing circuit 16 is disabled when a mute signal is given from the microcomputer 24. At this time, no image is output from the CRT 14. That is, the video is not output (blocked). The caption decoder 18 uses a predetermined line (21
H) access control data (V-Chip data)
And a counter 18a provided in the caption decoder 18 counts the number of lines of the video signal input from the input terminal 12. That is, the output (horizontal sync signal and vertical sync signal) of the sync separation circuit 20 described later is given to the counter 18a, the counter 18a counts the horizontal sync signal, and is reset every 1H by the vertical sync signal. Also, the caption decoder 18 uses the counter 1
The line on which the V-Chip data is superimposed is detected and decoded based on the count value of 8a. The V-Chip data decoded by the caption decoder 18 is given to the microcomputer 24. The V-Chip data is 2 in the second field.
It is superimposed on 1H.

【００１０】同期分離回路２０は入力された映像信号を
同期分離し、水平同期信号（H.sync) と垂直同期信号
(V.sync)とに分離する。水平同期信号は判別回路２６に
与えられ、垂直同期信号は判別回路２６に与えられると
ともに、遅延回路２８に与えられる。遅延回路２８の出
力もまた、判別回路２６に与えられる。判別回路２６の
出力は、マイコン２４に与えられる。なお、上述したよ
うに、水平同期信号および垂直同期信号はカウンタ１８
ａにも与えられる。The sync separation circuit 20 separates the input video signal into sync signals, and separates the horizontal sync signal (H.sync) and the vertical sync signal.
Separated from (V.sync). The horizontal synchronizing signal is given to the discriminating circuit 26, and the vertical synchronizing signal is given to the discriminating circuit 26 and the delay circuit 28. The output of the delay circuit 28 is also given to the discrimination circuit 26. The output of the determination circuit 26 is given to the microcomputer 24. As described above, the horizontal synchronization signal and the vertical synchronization signal are transmitted to the counter 18
It is also given to a.

【００１１】入力端子１４に与えられた音声信号は音声
信号処理回路３０に与えられ、音声信号処理回路３０で
は、検波および増幅などの周知の処理が施され、スピー
カ３２に出力される。マイコン２４からミュート信号が
与えられると、音声信号処理回路３０は不能動化され
る。このとき、スピーカ３２から音声は出力されない。
つまり、音声はブロックされる。The audio signal applied to the input terminal 14 is applied to the audio signal processing circuit 30. In the audio signal processing circuit 30, well-known processes such as detection and amplification are performed, and the audio signal is output to the speaker 32. When the mute signal is given from the microcomputer 24, the audio signal processing circuit 30 is disabled. At this time, no sound is output from the speaker 32.
That is, the sound is blocked.

【００１２】判別回路２６について詳しく説明すると、
図２に示すように、判別回路２６はレジスタ３４ａない
し３４ｃを含み、レジスタ３４ａないし３４ｃは９ビッ
トのレジスタである。レジスタ３４ａには９ビットのバ
イナリデータが保持されており、レジスタ３４ａに保持
されたバイナリデータが基準値である。この実施例で
は、正規の映像信号（正規映像信号）の１フィールドの
ライン数を用いて、基準値（１フィールドのライン数）
は２６２に設定される。したがって、レジスタ３４ａに
は“１０００００１１０”のバイナリデータが保持され
る。レジスタ３４ｂはラインカウンタであり、レジスタ
３４ｂには同期分離回路２０からの水平同期信号がクロ
ックＣＬＫ２として与えられ、レジスタ３４ｂはこのク
ロックＣＬＫ２の数をカウントする。レジスタ３４ｃは
Ｄ−ＦＦ（Ｄフリップフロップ）で構成されたレジスタ
であり、レジスタ３４ｃには垂直同期信号がクロックＣ
ＬＫ１として与えられ、この垂直同期信号の立ち下がり
でレジスタ３４ｃはレジスタ３４ｂの値をラッチする。
つまり、レジスタ３４ｂで１フィールド分の水平同期信
号（ライン数）がカウントされ、直前のフィールドのラ
イン数のバイナリデータがレジスタ３４ｃに保持され
る。また、レジスタ３４ｂには遅延回路２８から数μ秒
（１Ｈ）遅延された垂直同期信号が与えられており、こ
の遅延された垂直同期信号によってレジスタ３４ｂはリ
セットされる。判別回路２６は、レジスタ３４ｃに保持
されたライン数が基準値と等しいかどうかを判別し、判
別結果をマイコン２４に与える。The discrimination circuit 26 will be described in detail.
As shown in FIG. 2, the discrimination circuit 26 includes registers 34a to 34c, and the registers 34a to 34c are 9-bit registers. The register 34a holds 9-bit binary data, and the binary data held in the register 34a is a reference value. In this embodiment, the reference value (the number of lines in one field) is used by using the number of lines in one field of a normal video signal (normal video signal).
Is set to 262. Therefore, the binary data of "100000110" is held in the register 34a. The register 34b is a line counter, the horizontal synchronizing signal from the sync separation circuit 20 is given to the register 34b as a clock CLK2, and the register 34b counts the number of the clock CLK2. The register 34c is a register composed of a D-FF (D flip-flop), and the vertical synchronization signal is supplied to the clock C in the register 34c.
It is given as LK1, and the register 34c latches the value of the register 34b at the fall of this vertical synchronizing signal.
That is, the horizontal synchronizing signal (the number of lines) for one field is counted by the register 34b, and the binary data of the number of lines of the immediately preceding field is held in the register 34c. Further, the vertical synchronizing signal delayed by several microseconds (1H) is given from the delay circuit 28 to the register 34b, and the delayed vertical synchronizing signal resets the register 34b. The discrimination circuit 26 discriminates whether or not the number of lines held in the register 34c is equal to the reference value, and gives the discrimination result to the microcomputer 24.

【００１３】具体的に説明すると、レジスタ３４ａとレ
ジスタ３４ｃとは最上位ビットから順に排他的論理和
（ＥＸ−ＯＲ）回路３６によって比較されており、ＥＸ
−ＯＲ回路３６の出力はＡＮＤ回路３８に与えられる。
なお、ＮＴＳＣ方式では第１フィールド（２６３ライ
ン）と第２フィールド（２６２ライン）とではライン数
が異なるため、最下位ビット（９ビット目）は演算され
ない。この判別回路２６では、最上位ビットから８ビッ
ト目までの値が全て等しい場合にはＡＮＤ回路３８から
ハイレベル（“１”）の信号がマイコン２４に与えられ
るが、いずれか１つのビットにおいてでも一致しない場
合には、ＡＮＤ回路３８からローレベル（“０”）の信
号がマイコン２４に与えられる。また、ＡＮＤ回路３８
からの出力は、映像および音声がブロックされている場
合にのみ有効である。このとき、ＡＮＤ回路３８からハ
イレベルの信号が出力されると、つまり１フィールド分
のライン数が正しい場合には、マイコン２４はV-Chipデ
ータが重畳されてないと判断してブロックを解除する。
一方、ＡＮＤ回路３８からローレベルの信号が出力され
た場合には、つまりカウントしたライン数が基準値と異
なる場合には、V-Chipデータが正確に読み取られていな
いと判断して、マイコン２４はブロックを保持する。More specifically, the register 34a and the register 34c are compared by an exclusive OR (EX-OR) circuit 36 in order from the most significant bit.
The output of the -OR circuit 36 is given to the AND circuit 38.
In the NTSC system, the number of lines is different between the first field (263 lines) and the second field (262 lines), so the least significant bit (9th bit) is not calculated. In the discrimination circuit 26, when all the values from the most significant bit to the 8th bit are equal, the AND circuit 38 gives a high level (“1”) signal to the microcomputer 24, but even in any one bit, If they do not match, a low level (“0”) signal is given from the AND circuit 38 to the microcomputer 24. Further, the AND circuit 38
Output is only valid when video and audio are blocked. At this time, when a high level signal is output from the AND circuit 38, that is, when the number of lines for one field is correct, the microcomputer 24 determines that the V-Chip data is not superimposed and releases the block. .
On the other hand, when a low level signal is output from the AND circuit 38, that is, when the number of counted lines is different from the reference value, it is determined that the V-Chip data has not been accurately read, and the microcomputer 24 Holds the block.

【００１４】V-Chipデータが正しく読み取られていない
場合としては、以下に示すような場合が考えられる。図
３（Ａ）に示すように、水平同期信号にノイズが発生し
たり、図３（Ｂ）に示すように、映像信号がＶＣＲから
の再生信号の場合には、ＶＣＲ内部で適正な位相で作ら
れた垂直同期信号に水平同期信号の一部が置き換えら
れ、水平同期信号は増減する。つまり、１フィールドに
おけるライン数が基準値と異なる。The following cases can be considered as cases where the V-Chip data is not correctly read. As shown in FIG. 3 (A), noise is generated in the horizontal synchronizing signal, and as shown in FIG. 3 (B), when the video signal is a reproduction signal from the VCR, the VCR has an appropriate phase inside. A part of the horizontal synchronizing signal is replaced with the generated vertical synchronizing signal, and the horizontal synchronizing signal increases or decreases. That is, the number of lines in one field is different from the reference value.

【００１５】また、V-Chipデータは映像信号および音声
信号の階級的分類（レイティング）を示すディジタルデ
ータであり、たとえば映像信号および音声信号のレイテ
ィングはそれぞれ５段階のレイティングレベルに分類さ
れる。ユーザはこの５段階のレイティングレベルから所
望のレベルを選択し、マイコン２４に予め設定すること
ができる。したがって、マイコン２４はキャプションデ
コーダ１８から与えられるV-Chipデータに応じて映像信
号処理回路１６および音声信号処理回路３０を制御す
る。なお、この実施例では、映像信号処理回路１６およ
び音声信号処理回路３０を不能動化するレイティングレ
ベルは同じレベルに設定される。Further, the V-Chip data is digital data indicating a classification (rating) of the video signal and the audio signal. For example, the rating of the video signal and the audio signal is classified into five rating levels. The user can select a desired level from the five rating levels and preset it in the microcomputer 24. Therefore, the microcomputer 24 controls the video signal processing circuit 16 and the audio signal processing circuit 30 according to the V-Chip data given from the caption decoder 18. In this embodiment, the rating levels that disable the video signal processing circuit 16 and the audio signal processing circuit 30 are set to the same level.

【００１６】上述のような動作を、マイコン２４は図４
に示すフロー図に従って処理する。テレビジョン受像機
１０の主電源がオンされると、マイコン２４は処理を開
始し、ステップＳ１で判別回路２６からの出力がハイレ
ベル“１”かどうかを判断する。ここで、“ＮＯ”であ
れば、ステップＳ１１に進むが、“ＹＥＳ”であれば、
ステップＳ３でV-Chipデータがあるかどうかを判断す
る。ここで、“ＹＥＳ”であれば、ステップＳ９に進む
が、“ＮＯ”であれば、ステップＳ５で映像信号処理回
路１６および音声信号処理回路３０を能動化し、ステッ
プＳ７で不能動化のフラグをリセットして処理を終了す
る。The microcomputer 24 performs the above-described operation as shown in FIG.
Process according to the flow chart shown in FIG. When the main power supply of the television receiver 10 is turned on, the microcomputer 24 starts the process and determines in step S1 whether the output from the discriminating circuit 26 is the high level "1". Here, if “NO”, the process proceeds to step S11, but if “YES”,
In step S3, it is determined whether there is V-Chip data. Here, if "YES", the process proceeds to step S9, but if "NO", the video signal processing circuit 16 and the audio signal processing circuit 30 are activated in step S5, and the immobilization flag is set in step S7. Reset and finish the process.

【００１７】ステップＳ３で“ＹＥＳ”であれば、ステ
ップＳ９で設定した階級かどうかを判断する。ここで、
“ＮＯ”であれば、ステップＳ５に進むが、“ＹＥＳ”
であれば、ステップＳ１３に進む。ステップＳ１で“Ｎ
Ｏ”であれば、ステップＳ１１で前フィールドで不能動
化のフラグをセットしているかどうか、すなわち前フィ
ールドで映像信号処理回路１６および音声信号処理回路
３０を不能動化しているかどうかを判断する。ここで、
“ＮＯ”であれば、ステップＳ５に進むが、“ＹＥＳ”
であれば、ステップＳ１３に進む。ステップＳ１３で
は、映像信号処理回路１６および音声信号処理回路３０
を不能動化し、すなわちミュート信号を出力し、ステッ
プＳ１５でフラグをセットして、処理を終了する。な
お、図４に示すフロー図の処理は、所定期間毎に割込動
作として実行される。If "YES" in the step S3, it is determined whether or not the class is the one set in the step S9. here,
If "NO", the process proceeds to step S5, but "YES".
If so, the process proceeds to step S13. In step S1, "N
If it is O ", it is determined in step S11 whether the immobilization flag is set in the previous field, that is, whether the video signal processing circuit 16 and the audio signal processing circuit 30 are deactivated in the previous field. here,
If "NO", the process proceeds to step S5, but "YES".
If so, the process proceeds to step S13. In step S13, the video signal processing circuit 16 and the audio signal processing circuit 30
Is disabled, that is, a mute signal is output, a flag is set in step S15, and the process ends. The process of the flowchart shown in FIG. 4 is executed as an interrupt operation every predetermined period.

【００１８】この実施例によれば、映像および音声のブ
ロック中にV-Chipデータを検出できず、１フィールド分
のライン数が正しくない場合には、映像および音声のブ
ロックを保持するので、不都合な映像および音声を出力
することはない。なお、この実施例では、第１フィール
ドと第２フィールドのライン数が異なるため、最下位ビ
ット（９ビット目）を比較しないようにしたが、より冗
長を持たせるために、たとえば下位２ビット（８ビット
目および９ビット目）を比較しないようにしてもよい。
この場合には、予期しないノイズによって水平同期信号
がつぶされてしまっても、判別回路２６の出力に影響を
与えることはない。According to this embodiment, if the V-Chip data cannot be detected in the video and audio blocks and the number of lines for one field is incorrect, the video and audio blocks are held, which is inconvenient. It does not output the proper video and audio. In this embodiment, since the number of lines of the first field and the number of lines of the second field are different, the least significant bit (9th bit) is not compared. However, for more redundancy, for example, the least significant 2 bits ( The 8th bit and the 9th bit) may not be compared.
In this case, even if the horizontal synchronizing signal is crushed by unexpected noise, it does not affect the output of the discriminating circuit 26.

【００１９】また、この実施例では、映像信号処理回路
１６および音声信号処理回路３０を不能動化するときの
レイティングレベルを同じレベルに設定したが、個別に
レイティングレベルを設定した場合には、図４に示すフ
ロー図を映像信号および音声信号のそれぞれについて処
理する必要がある。さらに、この実施例では、映像およ
び音声を出力しない場合には、映像信号処理回路１６お
よび音声信号処理回路３０を不能動化したが、ＣＲＴ１
４にブルーバックの画面を表示する場合には、マイコン
２４によってブルーのみが出力されるように映像信号処
理回路１６を制御すればよい。Further, in this embodiment, the rating levels when the video signal processing circuit 16 and the audio signal processing circuit 30 are disabled are set to the same level. However, when the rating levels are set individually, The flow chart shown in FIG. 4 needs to be processed for each of the video signal and the audio signal. Further, in this embodiment, the video signal processing circuit 16 and the audio signal processing circuit 30 are disabled when the video and audio are not output.
When displaying a blue-back screen on 4, the video signal processing circuit 16 may be controlled by the microcomputer 24 so that only blue is output.

[Brief description of drawings]

【図１】この発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of the present invention.

【図２】図１実施例に示す判別回路の回路図である。FIG. 2 is a circuit diagram of a discrimination circuit shown in FIG. 1 embodiment.

【図３】（Ａ）は水平同期信号にノイズが発生したとき
の映像信号を示す図解図であり、（Ｂ）はＶＣＲの再生
信号に含まれる映像信号を示す図解図である。FIG. 3A is an illustrative view showing a video signal when noise occurs in a horizontal sync signal, and FIG. 3B is an illustrative view showing a video signal included in a reproduction signal of a VCR.

【図４】図１実施例に示すマイコンの処理の一部を示す
フロー図である。FIG. 4 is a flowchart showing a part of the processing of the microcomputer shown in FIG. 1 embodiment.

【図５】従来のテレビジョン受像機を示すブロック図で
ある。FIG. 5 is a block diagram showing a conventional television receiver.

[Explanation of symbols]

１０ …テレビジョン受像機１６ …映像信号処理回路１８ …キャプションデコーダ２０ …同期分離回路２４ …マイコン２６ …判別回路３０ …音声信号処理回路 10… Television receiver 16 ... Video signal processing circuit 18 ... Caption decoder 20 ... Synchronous separation circuit 24 ... Microcomputer 26 ... Discrimination circuit 30 ... Audio signal processing circuit

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 5/38 - 5/46 H04N 5/60 H04N 5/91 - 5/95 H04B 1/16 H04L 5/00 ─────────────────────────────────────────────────── ─── Continuation of the front page (58) Fields surveyed (Int.Cl. ⁷ , DB name) H04N 5/38-5/46 H04N 5/60 H04N 5/91-5/95 H04B 1/16 H04L 5 / 00

Claims

(57) [Claims]

1. A V-C superimposed on a predetermined line of a video signal.
less depending on the rating level indicated by the hip data
In a television receiver for controlling activation / deactivation of a video processing circuit, the number of lines for one field of the video signal is counted.
The first counter, and the count value of the first counter is 1
The line that determines whether the number of lines
When the discrimination results of the line discriminating means and the line discriminating means indicate coincidence,
The detection means for detecting the V-Chip data, and the function of the video processing circuit according to the detection result of the detection means.
Control means for controlling mobilization / immobilization, when the discrimination result of the line discriminating means indicates inconsistency,
Determine if the video processing circuit is disabled
That the status is determined to be immobilized by the status determination means and the status determination means.
Keeps the video processing circuit disabled.
A television receiver comprising a holding means for

2. The number of lines of the video signal is detected by the detecting means.
Counter for counting the number, and the second counter
When the count value of indicates the predetermined number of lines,
A decoder for decoding an IN, wherein the control means is responsive to the output from the decoder.
Check if the rating level matches the set level
Level discriminating means for discriminating, discrimination result of the level discriminating means
The ability to activate the video processing circuit when the results show disagreement.
The determination results of the mobilization means and the level determination means match.
Disabling means for disabling the video processing circuit when
The television receiver according to claim 1 , comprising :

3. The control means is associated with the video signal.
Activate / deactivate voice processing circuits for voice signals.
The television receiver according to claim 1 or 2, which is controlled according to the above.