JP3442921B2 - Data inspection device - Google Patents

Data inspection device

Info

Publication number
JP3442921B2
JP3442921B2 JP33695095A JP33695095A JP3442921B2 JP 3442921 B2 JP3442921 B2 JP 3442921B2 JP 33695095 A JP33695095 A JP 33695095A JP 33695095 A JP33695095 A JP 33695095A JP 3442921 B2 JP3442921 B2 JP 3442921B2
Authority
JP
Japan
Prior art keywords
data
output
word
input data
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP33695095A
Other languages
Japanese (ja)
Other versions
JPH09179746A (en
Inventor
文一 今江
弘章 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp filed Critical Omron Corp
Priority to JP33695095A priority Critical patent/JP3442921B2/en
Publication of JPH09179746A publication Critical patent/JPH09179746A/en
Application granted granted Critical
Publication of JP3442921B2 publication Critical patent/JP3442921B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Detection And Correction Of Errors (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、転送されてきた入
力データを2度読し、連続して2回同じデータを受けと
った場合のみ、この入力データをCPUに対する出力デ
ータとして採用するデータ検査装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data inspection device which reads input data that has been transferred twice and uses this input data as output data for a CPU only when the same data is received twice in succession. Regarding

【0002】[0002]

【従来の技術】ネットワーク通信を行う際には、転送さ
れてきた入力データにノイズを含んだデータであるか否
かのチェックを行っているが、そのチェックの方法とし
てパリティ検査方法、データ照合方法等が採用されてい
る。
2. Description of the Related Art When performing network communication, it is checked whether or not the transferred input data is data containing noise. As a checking method, a parity check method and a data collating method are used. Etc. have been adopted.

【0003】そのうち上述のデータ照合方法とは、転送
されてきた入力データを2度読し、連続して2回同じデ
ータを受けとった場合のみ、この入力データを採用する
方法であり、例えば図5および図7に示すような構成か
らなるデータ検査装置で実現している。
Among them, the above-mentioned data collating method is a method in which the input data transferred is read twice and the input data is adopted only when the same data is received twice consecutively. And a data inspection device having a configuration as shown in FIG.

【0004】ここで、図5に示すようなデータ検査装置
は、1ワードnビットで、かつ、mワードでなる入力デ
ータについてのデータ照合を行う装置であり、前回の入
力データの各ワードの内容(以下、単にワードデータと
いう)を保持するワードデータ保持回路211、およ
び、CPUに出力する出力データを構成するとともに、
ワードデータを保持する出力ワードデータ保持回路21
2を有するデータ保持部21と、比較器22と、比較器
22に出力するデータを選択出力する比較器用MPX
(マルチプレクサ)23と、CPUに選択出力する出力
用MPX(マルチプレサ)24と、上記回路等(21〜
24)を制御する制御部25とを備えている。
Here, the data inspecting device as shown in FIG. 5 is a device for collating the input data consisting of 1 word and n bits and m words, and the contents of each word of the previous input data. The word data holding circuit 211 that holds (hereinafter simply referred to as word data) and the output data to be output to the CPU are configured, and
Output word data holding circuit 21 for holding word data
2, a data holding unit 21, a comparator 22, and a comparator MPX for selectively outputting data to be output to the comparator 22.
(Multiplexer) 23, output MPX (multiplexer) 24 for selectively outputting to the CPU, the above circuits and the like (21-
24) for controlling 24).

【0005】このデータ検査装置は、入力データを構成
する各ワードデータと、これに対応するワードデータ保
持回路211に保持されている前回の入力データのワー
ドデータとが一致しているか否かを比較器22で比較
し、一致している場合には、ワードデータ保持回路21
1に保持しているワードデータを出力ワードデータ保持
回路212に出力して内容を更新し、この更新されたワ
ードデータを出力用MPX24を介して出力し、一方、
不一致である場合には、出力ワードデータ保持回路21
2の内容を更新せず、この更新しない従前のワードデー
タを出力用MPX24を介して出力するように構成され
ている。
This data inspection device compares whether or not each word data forming the input data and the word data of the previous input data held in the corresponding word data holding circuit 211 match. The word data holding circuit 21
The word data held in 1 is output to the output word data holding circuit 212 to update the content, and the updated word data is output via the output MPX 24.
If they do not match, the output word data holding circuit 21
The contents of No. 2 are not updated, and the previous word data that is not updated is output via the output MPX 24.

【0006】次に、このデータ検査装置のデータ照合に
ついて、図6に示すタイミングチャートを参照してさら
に説明する。
Next, the data collation of this data inspection apparatus will be further described with reference to the timing chart shown in FIG.

【0007】このデータ検査装置は、入力データが前回
入力データと同一である場合(,,参照)には、
ワードデータ保持回路211に保持されている前回ワー
ドデータを用いて出力ワードデータ保持回路212に保
持されているワードデータを更新し、この更新されたワ
ードデータを出力データとして出力する一方、入力デー
タが前回入力データと同一でない場合(,,,
参照)には、出力ワードデータ保持回路212を更新せ
ず、その更新しない従前のワードデータを出力データと
してCPUに出力するようになっている。
This data inspection device, when the input data is the same as the previous input data (,, reference),
The previous word data held in the word data holding circuit 211 is used to update the word data held in the output word data holding circuit 212, and the updated word data is output as output data, while the input data is If it is not the same as the previous input data (,,,
In the reference), the output word data holding circuit 212 is not updated, and the previous word data that is not updated is output to the CPU as output data.

【0008】また、図7に示すような従来のデータ検査
装置は、ハードウェアの回路規模を小さくするため、デ
ータ選択手段35(ソフトウェア)で2度読みを行うよ
うにしたものであって、入力データを構成する各ワード
データを保持する出力ワードデータ保持回路312と、
ワードデータを選択出力する出力用MPX34と、前回
の入力データを記憶する内部メモリ36と、出力用MP
X34から選択出力されたワードデータとそれに対応す
る内部メモリ36のワードデータとを比較し、すべての
ワードデータが一致した場合には、これを出力データと
し、今回データを内部メモリ36に記憶させ、一方、一
致しない場合には、前回の出力データのまま出力し続け
るとともに、今回データを内部メモリ36に保持させる
データ選択手段で構成されている。
Further, in the conventional data inspection apparatus as shown in FIG. 7, in order to reduce the circuit scale of the hardware, the data selection means 35 (software) is used to read twice. An output word data holding circuit 312 that holds each word data forming data,
An output MPX 34 that selectively outputs word data, an internal memory 36 that stores previous input data, and an output MPX
The word data selectively output from X34 is compared with the word data in the internal memory 36 corresponding to the word data, and if all the word data match, this is set as output data, and this time data is stored in the internal memory 36, On the other hand, when they do not match, the output data of the previous time is continuously output, and the data selection means for holding the current data in the internal memory 36 is provided.

【0009】この図7のデータ検査装置の処理動作を図
8のフローチャートを用いて説明すると、データ選択手
段35は、始めにカウンタ(図示せず)に1を加算させ
(i=i+1)(ステップ810)、出力用MPXに対
し、ワードデータ保持回路312から入力されたワード
データのうち、照合するワードデータを選択させ、この
データを読み出す(ステップ820)とともに、内部メ
モリ36から前回の入力データとこれに対応するワード
データを読み出す(ステップ830)。
The processing operation of the data inspecting apparatus of FIG. 7 will be described with reference to the flow chart of FIG. 8. The data selecting means 35 first adds 1 to a counter (not shown) (i = i + 1) (step). 810) The output MPX is made to select the word data to be collated from the word data input from the word data holding circuit 312, and this data is read (step 820), and the previous input data is read from the internal memory 36. The word data corresponding to this is read (step 830).

【0010】次に、データ照合手段35は、出力用MP
X34から選択出力されたワードデータと、これに対応
する前回入力データのワードデータとを比較し(ステッ
プ840)、その結果、両データが一致しない場合には
(ステップ840;不一致)、このデータを廃棄し(ス
テップ850)、一方、両データが一致する場合には
(ステップ840;一致)、このデータを出力データと
してCPUに出力する(ステップ860)。
Next, the data collating means 35 uses the output MP.
The word data selected and output from X34 is compared with the corresponding word data of the previous input data (step 840). As a result, when both data do not match (step 840; non-match), this data is Discard (step 850). On the other hand, if both data match (step 840; match), this data is output to the CPU as output data (step 860).

【0011】このように、データ参照手段35が、上述
のようにステップ850のデータを廃棄する処理、また
は、ステップ860のデータを使用する処理を終了する
とともに、今回の入力データを内部メモリ36に記憶さ
せ(ステップ870)、次に、すべてのワードデータを
比較したか否かを判断し(ステップ880)、その結
果、すべてのワードデータを比較していない場合には
(ステップ;No),ステップ810に戻し、上述と同
様な処理を行い、一方、すべてのワードデータを比較し
終えたと判断した場合には(ステップ880;Ye
s),今回入力データの出力処理を終了するように構成
されている。
In this way, the data reference means 35 completes the processing of discarding the data of step 850 or the processing of using the data of step 860 as described above, and at the same time, the input data of this time is stored in the internal memory 36. It is stored (step 870), then it is judged whether or not all the word data are compared (step 880). As a result, if all the word data are not compared (step; No), step 810, the same processing as described above is performed, and when it is determined that all word data have been compared (step 880; Ye
s), the output process of the input data this time is completed.

【0012】[0012]

【発明が解決しようとする課題】しかしながら、上述し
たこれらのデータ検査装置では、次のような問題点があ
る。
However, these data inspection devices described above have the following problems.

【0013】すなわち、上述した図5に示したデータ検
査装置では、ソフトウェアが単にデータを読み出すだけ
でよいが、ハードウェアにおいて、前回の入力データを
保持するワードデータ保持回路211と、出力データを
保持する出力ワードデータ保持回路212とを有するた
め、nビットのワードデータを保持する前回ワードデー
タ保持回路211をm個必要となり、ハードウェア構成
の規模が大きくなるという問題点があった。
That is, in the data inspection apparatus shown in FIG. 5 described above, the software only needs to read the data, but the hardware holds the word data holding circuit 211 for holding the previous input data and the output data. Since it has the output word data holding circuit 212 for storing the word data, the number of the previous word data holding circuits 211 for holding the n-bit word data is required to be m, which causes a problem that the scale of the hardware configuration becomes large.

【0014】一方、図7に示したデータ検査装置では、
図5に示したデータ検査装置に比べ、前回ワードデータ
保持回路が不要であるので、ハードウェア構成の規模が
小さくてすむけれども、ソフトウェア処理の負荷が増
え、かつ、内部メモリを必要とするという問題点があっ
た。
On the other hand, in the data inspection apparatus shown in FIG.
Compared to the data inspection apparatus shown in FIG. 5, the word data holding circuit is not required at the previous time, so the scale of the hardware configuration can be small, but the load of software processing is increased and the internal memory is required. There was a point.

【0015】そこで、本発明は上述の問題点に鑑み、デ
ータ照合を行うに際し、ハードウェア構成の規模を小さ
くし、かつ、ソフトウェア処理の負荷を削減させるデー
タ検査装置を提供することを目的とする。
In view of the above problems, it is an object of the present invention to provide a data inspecting apparatus that reduces the scale of the hardware configuration and reduces the load of software processing when performing data collation. .

【0016】[0016]

【課題を解決するための手段】上記の目的を達成するた
め、請求項1記載の発明は、転送されてきた複数のワー
ドデータでなる入力データを読み込み、連続して2回同
じデータを読み込んだ場合は、該入力データを正しい出
力データとしてCPUに対して出力するデータ検査装置
であって、上記入力データを1回分づつ各ワードデータ
に対応させて順次保持し、入力データが転送されてくる
度に該1回分の入力データを各ワードデータに対応させ
順次更新して保持する入力データ保持手段と、新たに
入力データが転送されてくると、上記入力データ保持手
段に保持されている前回の入力データを前回データとし
ワードデータごとに選択的に出力する制御部と、上記
制御部から出力された前回データと新たに入力された今
回の入力データとが一致するか否かを対応する各ワード
データごとに判断する判断手段と、上記判断手段の判断
結果としてワードデータごとに一致または不一致である
旨を示すONまたはOFFの1ビットフラグを格納する
判断結果格納手段と、上記判断結果格納手段に格納され
ているワードデータごとの1ビットフラグを入力し、
のワードデータごとの1ビットフラグがすべて一致であ
る旨の場合は上記入力データ保持手段に保持されている
入力データを正しい出力データとして選択採用し、CP
Uに対して出力するとともに、上記ワードデータごとの
1ビットフラグの一部が不一致である旨の場合はCPU
に対して出力しないデータ選択手段と、を具備すること
を特徴とする。
In order to achieve the above-mentioned object, the invention according to claim 1 has a plurality of transferred work.
Reads input data composed of Dodeta, when reading the same data twice in succession, a data checking apparatus for outputting to the CPU an input data as a correct output data, each one by one dose the input data Word data
It is sequentially and holds corresponding to the input data of the one time corresponding to each word data each time the input data is transferred
When input data holding means for sequentially updating and holding the input data and new input data are transferred, the previous input data held in the input data holding means is selectively output as the previous data for each word data. Each word corresponding to whether or not the control unit to be operated and the previous data output from the control unit and the newly input input data of this time correspond to each other.
Determining means for determining for each data, a determination result storing means for storing a 1-bit flag in the ON or OFF indicating a match or mismatch for each word data as a determination result of the determination means, in the determination result storage unit type 1 bit flag for each word data stored, its
All 1-bit flags of each word data of
That in the case of effect select employs an input data held in said input data holding means as a correct output data, CP
Output to U and
If some of the 1-bit flags do not match, the CPU
And a data selecting unit that does not output the data.

【0017】請求項2記載の発明は、請求項1記載の発
明において、上記判断結果格納手段で格納されている1
ビットフラグは、上記入力データ保持手段で保持されて
いる入力データの所定の1ビットフラグで格納されてい
ことを特徴とする。
According to a second aspect of the present invention, in the first aspect of the present invention, the judgment result storage means stores the data.
The bit flag is held by the input data holding means.
Is stored with a predetermined 1-bit flag of the input data
Characterized in that that.

【0018】[0018]

【0019】本発明によれば、今回の入力データと前回
の入力データとが一致するか否かを判断し、今回の入力
データと前回の入力データとが一致する場合には、今回
の入力データをCPUに対する出力データとして出力す
る。
According to the present invention, it is determined whether the current input data and the previous input data match, and if the current input data and the previous input data match, the current input data Is output as output data to the CPU.

【0020】[0020]

【発明の実施の形態】以下、本発明に係るデータ検査装
置の一実施形態を図面に基づいて説明する。
BEST MODE FOR CARRYING OUT THE INVENTION An embodiment of a data inspection apparatus according to the present invention will be described below with reference to the drawings.

【0021】図1は第1実施形態のデータ検査装置の構
成を示すブロック図である。
FIG. 1 is a block diagram showing the configuration of the data inspection apparatus of the first embodiment.

【0022】この実施形態のデータ検査装置は、例えば
1ワードnビットで、かつ、mワードでなる入力データ
についてのデータ照合を行う装置であり、この検査装置
は、この入力データの各ワードに対応して有する#1〜
#mのデータ保持部1と、比較器2と、比較器2に出力
するデータを選択出力する比較器用MPX(マルチプレ
クサ)3と、#1〜#mのデータ保持部1から入力され
たフラグおよび出力データを選択出力する出力用MPX
4と、データ選択手段5と、上記回路等(1〜4)を制
御する制御部6とから構成されている。
The data inspecting device of this embodiment is a device for performing data collation for input data consisting of, for example, 1 word n bits and m words, and this inspecting device corresponds to each word of this input data. Have # 1
#M data holding unit 1, comparator 2, comparator MPX (multiplexer) 3 for selectively outputting data to be output to the comparator 2, flags input from # 1 to #m data holding unit 1, and MPX for output that selectively outputs output data
4, a data selection unit 5, and a control unit 6 that controls the circuits and the like (1 to 4).

【0023】#1〜#mのデータ保持部1は、今回の入
力データを構成するワードデータを保持する出力ワード
データ保持回路11と、後述する1ビットでなる状態フ
ラグビットを保持する状態フラグ保持回路12とから構
成されている。
The data holding units 1 of # 1 to #m hold an output word data holding circuit 11 that holds the word data that constitutes the input data this time, and a status flag holding that holds a status flag bit consisting of 1 bit described later. And a circuit 12.

【0024】比較器2は、制御部6の指示のもと、出力
ワードデータ保持回路11に保持されている前回の入力
データのワードデータと、今回の入力データのワードデ
ータとが一致するか否かを判断するような構成になって
いる。
Under the instruction of the control unit 6, the comparator 2 determines whether the word data of the previous input data held in the output word data holding circuit 11 and the word data of the current input data match. It is configured to judge whether or not.

【0025】そして、この比較器2は、前回の入力デー
タのワードデータと、今回の入力データのワードデータ
とが一致する場合には、該当する状態フラグ保持回路1
2にONのフラグビットをたてさせる一方、両者が一致
しない場合には、状態フラグ保持回路12にOFFのフ
ラグビットを立てさせるように構成されている。
When the word data of the previous input data and the word data of the current input data match, the comparator 2 applies the corresponding state flag holding circuit 1
On the other hand, the flag flag of 2 is set to ON, and when the two do not match, the state flag holding circuit 12 is set to set the flag bit of OFF.

【0026】データ選択手段5は、出力用MPX4を介
して選択的に出力された#1〜#mの状態フラグ保持回
路12からの状態フラグと、出力ワード保持回路11か
らの出力データが入力されており、#1〜#mのすべて
の状態フラグがONの場合にのみ、#1〜#mからの出
力ワードデータ保持回路11から入力された出力ワード
データでなる出力データをCPU(図示せず)に出力す
るようになっている。
The data selecting means 5 receives the status flags from the status flag holding circuit 12 of # 1 to #m selectively output via the output MPX 4 and the output data from the output word holding circuit 11. Therefore, only when all the status flags # 1 to #m are ON, the output data composed of the output word data input from the output word data holding circuit 11 from # 1 to #m is output to the CPU (not shown). ) Is output to.

【0027】次に、この実施形態のデータ検査装置の動
作を説明する。
Next, the operation of the data inspection apparatus of this embodiment will be described.

【0028】入力データが転送されてくると、制御部6
は、比較器用MPX3に対し、#1の出力ワードデータ
保持回路11に保持されている前回の入力データの#1
のワードデータを選択的に比較器2に出力する。
When the input data is transferred, the control unit 6
Is the previous input data # 1 held in the # 1 output word data holding circuit 11 with respect to the comparator MPX3.
The word data of 1 is selectively output to the comparator 2.

【0029】比較器2は、入力データの#1のワードデ
ータと、比較器用MPX3から選択的に入力された#1
のワードデータとが一致するか否かを判断し、その結
果、一致すると判断した場合には、#1の状態フラグ保
持回路12にONのフラグビットをたてる一方、一致し
ない場合には、#1の状態フラグ保持回路12にOFF
のフラグビットをたてる。
The comparator 2 receives the # 1 word data of the input data and the # 1 selectively input from the comparator MPX3.
It is determined whether or not the word data of No. 1 and the word data of No. 1 match, and as a result, if it is judged that they match each other, an ON flag bit is set in the status flag holding circuit 12 of # 1, while if they do not match, # OFF to the status flag holding circuit 12 of 1
Set the flag bit of.

【0030】その後、制御部6は、入力データの#1の
ワードデータで#1の出力ワードデータ保持回路11の
内容を更新させる。
After that, the control section 6 updates the contents of the # 1 output word data holding circuit 11 with the # 1 word data of the input data.

【0031】ここで、#1の出力ワードデータ保持回路
11は、入力データの#1のワードデータが格納される
と同時に、この格納されている入力データの#1のワー
ドデータを出力データの候補として出力用MPX4に出
力し、また、#1の状態フラグ保持回路12も、状態フ
ラグが新たに格納されると同時に、格納された状態フラ
グを出力用MPXに出力する。
Here, the # 1 output word data holding circuit 11 stores the # 1 word data of the input data, and at the same time, stores the # 1 word data of the stored input data as a candidate for the output data. Is output to the output MPX 4, and the # 1 state flag holding circuit 12 also outputs the stored state flag to the output MPX at the same time that the state flag is newly stored.

【0032】このようにして、入力データの#2から#
mについてのワードデータについて同様な処理を行う。
In this way, the input data # 2 to #
Similar processing is performed on word data for m.

【0033】入力データの最後のワードデータ、すなわ
ち#mのワードデータについて、#mの出力ワードデー
タ保持回路11および状態フラグ保持回路12に、それ
ぞれ出力用ワードデータと、状態フラグとを格納する
と、制御部6はデータ選択手段5に制御を移す。
When the last word data of the input data, that is, the word data of #m, the output word data holding circuit 11 and the status flag holding circuit 12 of #m are respectively stored with the output word data and the status flag, The control unit 6 transfers control to the data selection means 5.

【0034】図2は、データ選択手段が行う処理を示す
フローチャートである。
FIG. 2 is a flow chart showing the processing performed by the data selecting means.

【0035】データ選択手段5は、カウンタに1を加算
し(i=i+1)(ステップ210)、#iの状態フラ
グ保持回路12に格納されている状態フラグを読み出し
(ステップ220)、読み出した状態フラグをチェック
する(ステップ230)。
The data selecting means 5 adds 1 to the counter (i = i + 1) (step 210), reads the status flag stored in the status flag holding circuit 12 of #i (step 220), and reads the status. Check the flag (step 230).

【0036】その結果、データ選択手段5は、状態フラ
グがOFFである場合には(ステップ230;OF
F)、処理を終了し、一方、状態フラグがONである場
合には(ステップ230;ON)、#iの出力ワードデ
ータ保持回路11に格納されている#iの出力ワードデ
ータを読み出し(ステップ240)、このデータを出力
データの使用候補にあげる(ステップ250)。
As a result, when the status flag is OFF (step 230; OF), the data selecting means 5
F), the process is terminated, and when the status flag is ON (step 230; ON), the output word data of #i stored in the output word data holding circuit 11 of #i is read (step S230). 240), this data is listed as a candidate for using the output data (step 250).

【0037】次に、データ選択手段5は、iがmである
か否かを判断し(ステップ260)、iがmでない場合
には(i<m)(ステップ260;No)、処理をステ
ップ210に戻し、上述と同様な処理を行い、一方、i
=mの場合には(ステップ260;Yes)、出力用M
PX4を介して#1の出力ワードデータ保持回路11に
保持されている出力ワードデータから順に#mの出力ワ
ードデータ保持回路11に保持されている出力ワードデ
ータをCPUに出力する。つまり、CPUに出力データ
を出力することになる。
Next, the data selecting means 5 judges whether i is m (step 260). If i is not m (i <m) (step 260; No), the process is stepped. Return to step 210 and perform the same processing as above, while i
= M (step 260; Yes), output M
The output word data held in the #m output word data holding circuit 11 is sequentially output to the CPU from the output word data held in the # 1 output word data holding circuit 11 via the PX4. That is, the output data is output to the CPU.

【0038】次に、このデータ検査装置のデータ照合に
ついて、図3に示すタイミングチャートを参照して更に
説明する。
Next, the data collation of this data inspection device will be further described with reference to the timing chart shown in FIG.

【0039】このデータ検査装置は、入力データが前回
入力データと同一である場合(,および参照)に
は、#1〜#mの状態フラグのすべてがONの状態にな
り、そのとき、#1〜#mの出力ワードデータ保持回路
11に保持されている今回の入力データの各ワードデー
タを順次出力することで、CPUに出力データとして出
力している。
In this data inspecting apparatus, when the input data is the same as the previous input data (and reference), all the status flags # 1 to #m are turned on, and at this time, # 1 Each word data of the current input data held in the output word data holding circuit 11 of #m to #m is sequentially output to be output as output data to the CPU.

【0040】一方、このデータ検査装置は、入力データ
が前回入力データと同一でない場合(,,および
参照)には、#1〜#mの状態フラグのうち少なくと
も1つがOFFの状態になり、このとき、#1〜#m出
力ワードデータ保持回路11に保持されているワードデ
ータをCPUに出力させない。従って、CPUには出力
データを出力しない。
On the other hand, in this data inspection apparatus, when the input data is not the same as the previous input data (,, and reference), at least one of the status flags # 1 to #m is turned off. At this time, the word data held in the # 1 to #m output word data holding circuits 11 is not output to the CPU. Therefore, the output data is not output to the CPU.

【0041】この実施形態によれば、データ選択手段5
で状態フラグがすべてONである場合に、出力ワードデ
ータ保持回路12から出力ワードデータを取り出すよう
にしたので、図5に示したものに比べ、nビット×mこ
の記憶回路のかわりに1ビット記録回路がm個だけでよ
くなり、ハードウェアの規模を小さくすることができ
る。
According to this embodiment, the data selection means 5
Since the output word data is taken out from the output word data holding circuit 12 when all the status flags are ON in n, compared with the one shown in FIG. 5, n bits × m 1 bit recording instead of this storage circuit. Since only m circuits are required, the scale of hardware can be reduced.

【0042】また、図7に示したものに比べ、処理ステ
ップ数を減少させることができるため、ソフトウェアの
処理を少なくすることができる。
Further, since the number of processing steps can be reduced as compared with that shown in FIG. 7, the software processing can be reduced.

【0043】他の実施形態では、ハードウェアを上述し
た図1に示した実施形態とほぼ同様な構成とするが、出
力データの各ワードデータのうち所定ビット(例えばM
SB(Most Significant Bit) )をフラグビットととす
るとともに、このビットがOFFの場合には、このワー
ドデータを廃棄するように構成されている。この処理
は、図4に示すフローチャートにより処理される。
In another embodiment, the hardware has a configuration similar to that of the embodiment shown in FIG. 1, but a predetermined bit (eg M
SB (Most Significant Bit) is used as a flag bit, and when this bit is OFF, this word data is discarded. This process is performed according to the flowchart shown in FIG.

【0044】次に、この実施形態のデータ検査装置を構
成するデータ選択手段の処理を図4を参照して説明す
る。
Next, the processing of the data selecting means which constitutes the data inspection apparatus of this embodiment will be described with reference to FIG.

【0045】データ選択手段5は、始めにカウンタ(図
示せず)に1を加算させ(i=i+1)(ステップ41
0)、出力用MPXに対し、#iの出力ワードデータ保
持回路12から出力ワードデータを読み出す(ステップ
420)。
The data selecting means 5 first increments a counter (not shown) by 1 (i = i + 1) (step 41).
0), the output word data is read from the output word data holding circuit 12 of #i with respect to the output MPX (step 420).

【0046】次に、データ選択手段5は、出力ワードデ
ータのフラグビットに基づき(ステップ430)、フラ
グビットがOFFを示す場合には(ステップ430;O
FF)、この出力ワードデータを廃棄し(ステップ45
0)、処理を終了する一方、フラグビットがONを示す
場合には(ステップ430;ON)、このワードデータ
を出力データを構成するワードデータの候補とする(ス
テップ440)。
Next, the data selection means 5 determines based on the flag bit of the output word data (step 430) that the flag bit indicates OFF (step 430; O).
FF), discard this output word data (step 45).
0) If the flag bit indicates ON while the processing is completed (step 430; ON), this word data is set as a candidate for word data forming the output data (step 440).

【0047】次に、データ選択手段は、現在処理してい
るワードデータが最後のデータであるか否かを判断した
結果(ステップ460)、最終のデータであると判断し
た場合には(ステップ460;Yes)、出力用MPX
4を介して#1の出力ワードデータ保持回路11に保持
されている出力ワードデータから順に#mの出力ワード
データ保持回路11に保持されている出力ワードデータ
をCPUに出力する(ステップ470)、つまり、CP
Uに出力データを出力し、一方、最終のデータでない判
断した場合には(ステップ460;No)、処理をステ
ップ410に処理を戻し、上述と同様な処理を行う。
Next, the data selection means judges whether the word data currently being processed is the last data (step 460), and when it judges that it is the last data (step 460). Yes), MPX for output
The output word data held in the #m output word data holding circuit 11 is sequentially output to the CPU from the output word data held in the # 1 output word data holding circuit 11 via 4 (step 470), That is, CP
When the output data is output to U, and when it is determined that it is not the final data (step 460; No), the process is returned to step 410 and the same process as described above is performed.

【0048】[0048]

【発明の効果】上述のように本発明によれば、今回の入
力データと前回の入力データとが一致するか否かを判断
し、今回の入力データと前回の入力データとが一致する
場合には、今回の入力データをCPUに対する出力デー
タとして出力するため、ハードウェアにおいて、前回の
入力データを保持するワードデータ保持回路が不要とな
り、ハードウェア構成の規模を小さくすることができ
る。
As described above, according to the present invention, it is determined whether the current input data and the previous input data match, and if the current input data and the previous input data match. Since the current input data is output as the output data to the CPU, the hardware does not need a word data holding circuit for holding the previous input data, and the scale of the hardware configuration can be reduced.

【0049】また、前回の入力データを格納するための
内部メモリも不要となるとともに、ソフトウェア処理の
負荷が減少させることができる。
Further, the internal memory for storing the previous input data is not required and the load of software processing can be reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係るデータ検査装置の一実施形態の構
成を示すブロック図。
FIG. 1 is a block diagram showing the configuration of an embodiment of a data inspection device according to the present invention.

【図2】図1中のデータ選択手段の処理を示すフローチ
ャート。
FIG. 2 is a flowchart showing the processing of a data selection means in FIG.

【図3】この実施形態のデータ検査装置の処理動作を示
すタイミングチャート。
FIG. 3 is a timing chart showing the processing operation of the data inspection device of this embodiment.

【図4】他の実施形態中のデータ選択手段の処理を示す
フローチャート。
FIG. 4 is a flowchart showing a process of a data selection unit according to another embodiment.

【図5】従来のデータ検査装置の構成を示すブロック
図。
FIG. 5 is a block diagram showing the configuration of a conventional data inspection device.

【図6】図5に示した従来のデータ検査装置の処理動作
を示すタイミングチャート。
6 is a timing chart showing the processing operation of the conventional data inspection device shown in FIG.

【図7】従来のデータ検査装置の構成を示すブロック
図。
FIG. 7 is a block diagram showing a configuration of a conventional data inspection device.

【図8】図7に示した従来のデータ検査装置の処理を示
すフローチャート。
8 is a flowchart showing the processing of the conventional data inspection device shown in FIG.

【符号の説明】[Explanation of symbols]

1 データ保持部 2 比較器 3 比較器用MPX 4 出力用MPX 5 データ選択手段 6 制御部 11 状態フラグ保持回路 12 出力ワードデータ保持回路 1 Data storage 2 comparator 3 MPX for comparator MPX for 4 outputs 5 Data selection means 6 control unit 11 Status flag holding circuit 12 Output word data holding circuit

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭59−75302(JP,A) 特開 平6−14012(JP,A) 特開 昭59−200365(JP,A) 特開 平2−18613(JP,A) 特開 平5−189990(JP,A) 特開 平4−360317(JP,A) 特開 平6−103096(JP,A) (58)調査した分野(Int.Cl.7,DB名) G06F 11/00 G06F 11/08 ─────────────────────────────────────────────────── ─── Continuation of the front page (56) Reference JP-A-59-75302 (JP, A) JP-A-6-14012 (JP, A) JP-A-59-200365 (JP, A) JP-A-2- 18613 (JP, A) JP 5-189990 (JP, A) JP 4-360317 (JP, A) JP 6-103096 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) G06F 11/00 G06F 11/08

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 転送されてきた複数のワードデータでな
入力データを読み込み、連続して2回同じデータを読
み込んだ場合は、該入力データを正しい出力データとし
てCPUに対して出力するデータ検査装置であって、 上記入力データを1回分づつ各ワードデータに対応させ
順次保持し、入力データが転送されてくる度に該1回
分の入力データを各ワードデータに対応させて順次更新
して保持する入力データ保持手段と、 新たに入力データが転送されてくると、上記入力データ
保持手段に保持されている前回の入力データを前回デー
タとしてワードデータごとに選択的に出力する制御部
と、 上記制御部から出力された前回データと新たに入力され
た今回の入力データとが一致するか否かを対応する各ワ
ードデータごとに判断する判断手段と、 上記判断手段の判断結果としてワードデータごとに一致
または不一致である旨を示すONまたはOFFの1ビッ
トフラグを格納する判断結果格納手段と、 上記判断結果格納手段に格納されているワードデータご
との1ビットフラグを入力し、そのワードデータごとの
1ビットフラグがすべて一致である旨の場合は上記入力
データ保持手段に保持されている入力データを正しい出
力データとして選択採用し、CPUに対して出力すると
ともに、上記ワードデータごとの1ビットフラグの一部
が不一致である旨の場合はCPUに対して出力しないデ
ータ選択手段と、 を具備することを特徴とするデータ検査装置。
1. A plurality of word data that have been transferred
When the same data is read twice consecutively, the data inspection device outputs the input data as correct output data to the CPU, and the input data is read once for each word data. Correspond to
Sequentially holding Te, the input data holding means for inputting data held sequentially updated to be made to correspond to the input data of the one time every time that is transferred to the word data and newly input data is transferred , A control unit which selectively outputs the previous input data held in the input data holding means as the previous data for each word data, the previous data output from the control unit and the newly input current input Whether each data corresponds or not
The judgment result storing means, the judgment result storing means for storing a 1-bit flag of ON or OFF indicating that there is a match or no match for each word data as a judgment result of the judgment means, and the judgment result storing means. Stored word data
Input the 1-bit flag with and, for each word data
When all the 1-bit flags are in agreement, the input data held in the input data holding means is selected and adopted as correct output data and is output to the CPU, and the 1-bit flag for each word data is set. part
And a data selection unit that does not output to the CPU if the two do not match .
【請求項2】 上記判断結果格納手段で格納されている
1ビットフラグは、上記入力データ保持手段で保持され
ている入力データの所定の1ビットフラグで格納されて
いることを特徴とする請求項1記載のデータ検査装置。
2. The 1-bit flag stored in the determination result storage means is stored as a predetermined 1-bit flag of the input data held in the input data holding means. 1. The data inspection device according to 1.
JP33695095A 1995-12-25 1995-12-25 Data inspection device Expired - Lifetime JP3442921B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33695095A JP3442921B2 (en) 1995-12-25 1995-12-25 Data inspection device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33695095A JP3442921B2 (en) 1995-12-25 1995-12-25 Data inspection device

Publications (2)

Publication Number Publication Date
JPH09179746A JPH09179746A (en) 1997-07-11
JP3442921B2 true JP3442921B2 (en) 2003-09-02

Family

ID=18304125

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33695095A Expired - Lifetime JP3442921B2 (en) 1995-12-25 1995-12-25 Data inspection device

Country Status (1)

Country Link
JP (1) JP3442921B2 (en)

Also Published As

Publication number Publication date
JPH09179746A (en) 1997-07-11

Similar Documents

Publication Publication Date Title
US7308567B2 (en) Information processing apparatus for performing a system boot by using programs stored in a non-voltile storage device
KR100331139B1 (en) Method and apparatus for correcting a multilevel cell memory by using error locating codes
JP3442921B2 (en) Data inspection device
US20050027977A1 (en) Method and system for maintaining the boot order of mass storage devices in a computer system
US7596036B2 (en) Memory control circuit, microcomputer, and data rewriting method
US20070047346A1 (en) Semiconductor integrated circuit
JP4271602B2 (en) Apparatus and method for determining validity of transfer data
US7783691B2 (en) Sharing of a logic operator having a work register
JP3278624B2 (en) Vector processing apparatus and maximum vector length control method
JP2003141897A (en) Memory test device and method, program storage medium, and program
JP3693873B2 (en) Mask bit number arithmetic unit, vector processing unit, information processing unit
KR100216045B1 (en) Bit arithmetic processing method and apparatus of programmable controller
JP2690910B2 (en) Control storage device
JPH10143448A (en) Memory system
US20110320769A1 (en) Parallel computing device, information processing system, parallel computing method, and information processing device
JP2907114B2 (en) Method and apparatus for correcting 1-bit error in EEPROM
JP4206161B2 (en) Storage medium verification device
CN115495101A (en) Multi-module burning method and system based on T-CON board
JPH0226252B2 (en)
JPH04104345A (en) Write control system for partial rewrite data of main storage device with ecc mechanism
JPH08329244A (en) Minimum error storage device
JP2618387B2 (en) Testing method for information processing equipment
JPH0587880A (en) Test device for semiconductor ic device
JPH024288A (en) Image processor and method for managing its font file
JPH02284248A (en) Memory contents checking method

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020722

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080620

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090620

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090620

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100620

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100620

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110620

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110620

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120620

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130620

Year of fee payment: 10

EXPY Cancellation because of completion of term