JP3422370B2 - ディスクキャッシュ制御装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、キャッシュメモリを有
するディスクキャッシュ制御装置に係り、具体的には、
キャッシュメモリを用いて、固定長記録形式のディスク
装置により可変長記録形式のディスク装置をエミュレ−
トするディスクキャッシュ制御装置に関する。

【０００２】

【従来の技術】ディスク装置は、情報処理システムにお
いてデ−タの記録媒体として一般的に用いられている記
録装置である。ディスク装置の障害が、情報処理システ
ムに与える影響は多大であり、ディスク装置の高信頼化
が必須である。特開昭５３−１４８９２８号公報には、
記憶装置の高信頼化技術の一例が示されている。本従来
技術は、処理装置から転送されたデ−タを記憶サブシス
テムにおいて、当該記憶サブシステムに接続される記憶
装置の数より少なくても１だけ少ない数のセグメントに
等分割する。分割した個々のセグメントの排他的論理和
を求めることによって、セグメントと同じバイト長の検
査合計、すなわちパリティを生成する。個々のデ−タセ
グメントとパリティセグメントを故障の点で互いに独立
している異なった記憶装置に記録し、これにより、一台
の記憶装置が故障しても、それに記録されているデ−タ
が再生でき、高い信頼性が実現できる。前記従来技術で
は、パリティを用いた高信頼化技術であるため、個々の
デ−タセグメントとパリティセグメントは、同一のバイ
ト数となり、このような固定長のデ−タを記録する記録
媒体は、固定長記録形式（固定ブロックア−キテクチャ
（ＦＢＡ）形式）が望ましい。一方、多くの大規模情報
処理システムは、ディスク空間を効率良く利用するた
め、レコ−ドのバイト長に応じてディスクトラック記録
形式を分割する可変長記録形式、すなわちカウント、キ
−、デ−タ（ＣＫＤ）形式を用いている。ＦＢＡ形式の
ディスク装置を用いて、ＣＫＤ形式のディスク装置をエ
ミュレ−トする方式（ＣＫＤエミュレ−ト方式）につい
ては、特開平１−３０６９１７号公報に一例が示されて
いる。前記従来技術では、ＣＫＤ形式のレコ−ドのバイ
ト変位相対位置を維持しながらＦＢＡ形式のディスク装
置に記録することにより、ＣＫＤ形式のデ−タのアドレ
ッシングが可能となる。以上、ディスク装置の高信頼化
に関する従来技術を示したが、ディスク装置の性能も情
報システムに多大な影響を与える。ディスク装置の性能
を向上させる技術としてディスクキャッシュがある。従
来のディスクキャッシュ制御装置については、アイ・ビ
−・エム システムズジャ−ナル、Ｖｏｌ．２８、Ｎ
ｏ．２（１９８９年）第１９６頁から第２２６頁（ＩＢ
Ｍ ＳＹＳＴＥＭＳ ＪＯＵＲＮＡＬ，ＶＯＬ２８，Ｎ
ｏ．２，１９８９，ｐｐ．１９６−２２６）において論
じられている。

【０００３】

【発明が解決しようとする課題】上記ＣＫＤエミュレ−
ト方式は、ディスク装置へデ−タ出力中の障害について
考慮されていない。つまり、ＦＢＡ形式のディスク装置
によりＣＫＤ形式のディスク装置をエミュレ−トする場
合、ＣＫＤ形式のレコ−ドは、ＦＢＡ形式のブロックと
デ−タ境界が一致していない。このため、処理装置から
ＣＫＤ形式のレコ−ドの更新要求が発行されると、更新
対象となったＣＫＤ形式レコ−ドに対応する部分以外の
デ−タを含めてディスク装置に格納することになる。従
って、ディスク装置へデ−タ書き込み中に障害が発生す
ると、処理装置から要求された更新対象ＣＫＤレコ−ド
以外のＣＫＤレコ−ドを破壊してしまうという問題があ
る。上記アイ・ビ−・エム システムズジャ−ナルで論
じられたディスクキャッシュに関する従来技術では、ラ
イトキャッシュ方式が開示されている。具体的には、制
御装置内に揮発性のキャッシュメモリとバッテリ電源に
より不揮発化されたメモリ（Ｎｏｎｖｏｌａｔｉｌｅ
Ｓｔｏａｇｅ：ＮＶＳ）を持ち、処理装置からライト要
求が発行された場合、更新レコ−ドをキャッシュメモリ
とＮＶＳの両方に同時に格納する。ＮＶＳに更新レコ−
ドを格納した時点でライト処理の終了を処理装置に報告
し、更新レコ−ドは、処理装置からのライト要求とは非
同期にディスク装置に書き込まれる。これにより、電源
障害や、ディスク書き込み障害が発生しても、更新レコ
−ドは、ＮＶＳ内に保持されるため、レコ−ド更新処理
おいてもディスクキャッシュの効果が期待できる。しか
し、ＣＫＤエミュレ−ト方式の基本的問題は解決されて
いなかった。

【０００４】一方、各社で開発されたＦＢＡ形式のディ
スク装置等を共通に使用できるようにするためのインタ
フェ−スとして、ＡＮＳＩ（米国規格協会）で定められ
たＳＣＳＩ（Ｓｍａｌｌ Ｃｏｍｐｕｔｅｒ Ｓｙｓｔ
ｅｍｓ Ｉｎｔｅｒｆａｃｅ）がある。このＳＣＳＩに
おいてディスク装置上のデ−タをアクセスするためには
ＣＤＢ（コマンド記述ブロック）にアクセス対象なるＦ
ＢＡブロックのアドレスと転送バイト数を指定する。こ
の際、複数ＦＢＡブロックのアクセスを１回のＣＤＢで
指定することは可能であるが、この場合、アクセス対象
ＦＢＡブロックは論理的に連続でなければならない。こ
れに対しＣＫＤ形式のディスク装置をアクセスする場合
のインタフェ−スは、不連続のＣＫＤレコ−ドに対して
も、１回の入出力要求でアクセス可能である。このた
め、ＦＢＡ形式のディスク装置のインタフェ−スとして
ＳＣＳＩを用い、ＣＫＤエミュレ−ションを行なった場
合、ディスク装置に対し複数回の入出力要求を発行しな
ければならず、ＣＤＢ発行オ−バヘッドのみならず、デ
ィスク回転待ちが多数発生する。この問題は、デ−タの
読出し要求に対しては、予め処理装置が要求するアクセ
ス範囲のデ−タをキャッシュメモリにロ−ディングする
ことにより回避可能であるが、デ−タの書き込み要求に
対しては、ディスク装置へのアクセス回数を削減するこ
とはできない。

【０００５】本発明の目的は、ディスク装置にデ−タ書
き込み動作中に障害が発生してもデ−タを消失しないＣ
ＫＤエミュレ−ト方式を提供することと、ＣＫＤエミュ
レ−トに適したディスクキャッシュ制御方式を提供する
ことにある。他の目的は、ＦＢＡ形式のディスク装置の
インタフェ−スとしてＳＣＳＩを用いた場合においても
ディスク装置へのアクセス回数が増えないＣＫＤエミュ
レ−ト方式を提供することにある。

【０００６】

【課題を解決するための手段】上記目的を達成するため
に、処理装置から更新対象となったＣＫＤレコ−ド（Ｃ
ＫＤ形式におけるレコ−ド）を含むＦＢＡブロック（Ｆ
ＢＡ形式ディスク装置上の固定長ブロック）を複数のキ
ャッシュメモリに格納するようにしたものである。これ
を実現する手段として以下を用いる。 （１）処理装置から更新対象となったＣＫＤレコ−ドを
含むＦＢＡブロックが、一つのキャッシュメモリ（キャ
ッシュメモリａ）上にのみ存在する場合、当該ＦＢＡブ
ロック内の当該ＣＫＤレコ−ド以外の領域をキャッシュ
メモリａ以外の一つ以上のキャッシュメモリにコピ−す
る。 （２）処理装置により更新されたＣＫＤレコ−ドを当該
ＣＫＤレコ−ドを含むＦＢＡブロックが存在するキャッ
シュメモリの全てに格納する。 （３）処理装置からアクセス対象となったＣＫＤレコ−
ドを含むＦＢＡブロックがいずれのキャッシュメモリに
も存在しない場合、当該ＦＢＡブロックをディスク装置
から読出し、一つ以上のキャッシュメモリに格納する。
処理装置からアクセス対象となったＣＫＤレコ−ドを含
むＦＢＡブロックがいずれのキャッシュメモリにも存在
しない場合、一つのキャッシュメモリにアクセス対象と
なったＣＫＤレコ−ドを含むＦＢＡブロックを格納し、
処理装置からの入出力要求がデ−タ更新要求のときのみ
上記（１）、（２）の手段を実行する方式も考えられ
る。但し、この方式は、ＦＢＡブロックのキャッシュメ
モリへの格納処理に加え、キャッシュメモリ間のコピ−
処理が必要となる。一方、（３）の方式では、２つのキ
ャッシュメモリへのＦＢＡブロックの格納処理は同時に
行なわれるため、キャッシュメモリ間コピ−処理分の時
間を短縮することができる。上記制御により同一のＦＢ
Ａブロックが複数のキャッシュメモリに存在することに
なり、キャッシュメモリの利用効率が低下するという問
題がある。この問題に対して、更新ＣＫＤレコ−ドを含
まないＦＢＡブロックを格納している各キャッシュメモ
リスロットをＬＲＵ（Ｌｅａｓｔ Ｒｅｃｎｔｅｒｙ
Ｕｓｅｄ）チェインの異なる位置に接続する。上記他の
目的を達成するために更新ＣＫＤレコ−ドを含むＦＢＡ
ブロックの間のＦＢＡブロックについても複数のキャッ
シュメモリに格納するようにしたものである。これを実
現する手段として以下を用いる。 （４）更新ＣＫＤレコ−ドを含むＦＢＡブロックの間の
ＦＢＡブロックが、一つのキャッシュメモリ（キャッシ
ュメモリａ）上にのみ存在する場合、当該ＦＢＡブロッ
ク内の当該ＣＫＤレコ−ド以外の領域をキャッシュメモ
リａ以外の一つ以上のキャッシュメモリにコピ−する。 （５）更新ＣＫＤレコ−ドを含むＦＢＡブロックをＦＢ
Ａ形式のディスク装置へ格納する際、一方のキャッシュ
メモリａを用いディスク装置への格納処理を実行し、他
のキャッシュメモリにより処理装置からのデ−タ読出し
要求を実行する。

【０００７】

【作用】処理装置は、ディスクキャッシュ制御装置に対
してＣＫＤレコ−ドのアドレスを指定して出力要求を発
行する。この出力要求を受領したディスクキャッシュ制
御装置は、ＣＫＤレコ−ドアドレスから当該ＣＫＤレコ
−ドを含むＦＢＡブロックのアドレスを算出する。この
ＦＢＡブロックアドレスを用い、当該ＦＢＡブロックが
キャッシュメモリ上に存在するかを判定するヒット／ミ
ス判定を行なう。ヒット／ミス判定により、当該ＦＢＡ
ブロックが一つのキャッシュメモリにのみ格納されてい
ると判定された場合は、上記（１）の処理を実行する。
また、当該ＦＢＡブロックがいずれのキャッシュメモリ
にも格納されていないと判定された場合、上記（３）の
処理を実行する。その後、処理装置よりデ−タを受領
し、キャッシュメモリ上のＦＢＡブロックに格納する上
記（２）の処理を実行する。これにより、複数のキャッ
シュメモリ上に処理装置から転送された出力デ−タを含
むＦＢＡブロックが格納される。これにより、いずれか
のキャッシュメモリに障害が発生しても一つ以上のキャ
ッシュメモリ上に処理装置から転送されたデ−タが保持
されるため、処理装置に出力デ−タをキャッシュメモリ
上に格納した時点で出力処理の終了を報告しても問題な
い。さらに、一つ以上のキャッシュメモリにバッテリ電
源等の不揮発化機構を備え、処理装置から転送されたデ
−タを不揮発化されたキャッシュメモリに格納すること
により、電源障害に対しても処理装置から転送されたデ
−タを保証できる。さらに、キャッシュメモリへの格納
単位をＦＢＡブロックとしているためディスク装置へデ
−タ格納中に電源等に障害が発生しても、障害復旧後、
障害により出力処理が中断されたＦＢＡブロックを不揮
発化されたキャッシュメモリから再出力することにより
障害回復が可能となる。

【０００８】キャッシュメモリ上のＦＢＡブロックは、
エミュレ−ト対象となるＣＫＤ形式のディスク装置のト
ラック単位にまとめられ管理されており、この管理単位
をキャッシュスロット呼ぶ。処理装置より入出力要求が
発行され、当該入出力要求の対象となるトラックがキャ
ッシュメモリ上に存在しない場合、最も長い間アクセス
されていないキャッシュスロットを選択し、このキャッ
シュスロットに処理装置からアクセス対象となったトラ
ックに対応するＦＢＡブロックを読み込む。このキャッ
シュスロットの選択にＬＲＵ（Ｌｅａｓｔ Ｒｅｃｅｎ
ｔｅｒｙＵｓｅｄ）チェインを用いる。ＬＲＵチェイン
には、処理装置から読出し対象となったキャッシュスロ
ット、およびディスク装置へ書き込みを終了したキャッ
シュスロットが登録されている。本発明では、キャッシ
ュスロットを各キャッシュメモリ毎に管理し、ＬＲＵチ
ェインへのキャッシュスロットの登録位置を各キャッシ
ュメモリ単位に変更する。これにより、エミュレ−ト対
象となるＣＫＤディスク装置のトラックに対応するキャ
ッシュスロットを保持するキャッシュメモリ数は、処理
装置からのアクセス頻度により決定される。

【０００９】処理装置より更新されたＣＫＤレコ−ドを
含むＦＢＡブロック（更新ＦＢＡブロック）は、上記
（１）、（２）、および（３）の処理により複数のキャ
ッシュメモリに存在することになる。さらに（４）の処
理により、更新ＦＢＡブロックの間の未更新ＦＢＡブロ
ックを複数のキャッシュメモリに配置される。それによ
って、未更新ＦＢＡブロックをディスク装置に書き込み
中にキャッシュメモリに障害が発生しても、他の正常な
キャッシュメモリから書き込み動作を再実行できる。こ
のため、ＦＢＡ記録形式のディスク装置のインタフェ−
スとしてＳＣＳＩを用いても、１回の出力処理により、
複数の更新ＦＢＡブロックをディスク装置に格納でき、
かつ無駄な回転待ちが発生しないため、効率的にディス
ク装置へのデ−タ格納処理が実行できる。また（５）の
処理により、更新ＦＢＡブロックをディスク装置に格納
中であっても、他のキャッシュメモリにより処理装置か
らのデ−タ読出し処理が実行できる。

【００１０】

【実施例】以下、本発明の一実施例を図面を参照して説
明する。図１は、本発明の一実施例の制御構成を示す図
である。処理装置１は、可変長記録形式の代表的インタ
フェ−スであるＣＫＤインタフェ−スを使用するプログ
ラム（以下プログラムと呼ぶ）１０を実行し、演算装置
（図示せず）、主記憶装置（図示せず）、および入出力
プロセッサ（図示せず）から構成される。処理装置１
は、制御装置２を介して固定長記録形式のディスク装置
（ＦＢＡディスク装置）３に接続される。制御装置２
は、チャネル制御部２１により処理装置１と接続され、
ドライブ制御部２４によりＦＢＡディスク装置３に接続
される。さらに制御装置２内には、複数のキャッシュメ
モリ（図示の例では、バッテリ電源等により不揮発化さ
れた不揮発キャッシュメモリ２２、２３の２つのキャッ
シュメモリが存在する場合が示されている）、チャネル
制御プロセッサ２５、ドライブ制御プロセッサ２６、お
よび制御メモリ２７を含んでいる。なお、制御メモリ２
７も、バッテリ電源等により不揮発化されている。

【００１１】プログラム１０が外部記憶装置との間でデ
−タを入出力する場合は、主記憶装置上にチャネルプロ
グラムを配置し、入出力起動命令を実行する。入出力起
動命令を契機にチャネルプロセッサが起動され、チャネ
ルプロセッサは、主記憶装置上のチャネルプログラムを
読出し、制御装置２へ入出力要求を発行する。制御装置
２へ発行される入出力要求は、ＣＫＤ形式デ−タであ
り、直接ＦＢＡディスク装置３への入出力要求とするこ
とはできない。プログラム１０からの入出力要求をＦＢ
Ａディスク装置において実行するため、チャネル制御プ
ロセッサ２５、およびドライブ制御プロセッサ２６にエ
ミュレ−ションプログラムが格納されている。

【００１２】処理装置１から転送されるＣＫＤ形式デ−
タは、制御装置２においてエミュレ−トするＣＫＤディ
スク装置のトラック（ＣＫＤトラックと呼ぶ）単位にま
とめられ、ＦＢＡディスク装置３に記憶される。例え
ば、６０ＫＢの物理トラック容量のＣＫＤディスク装置
を２ＫＢの容量を持つ固定長ブロックのＦＢＡディスク
装置によりエミュレ−トする場合、ＣＫＤトラックは、
３０個の固定長ブロックにマッピングされる。図２は、
ＣＫＤ形式デ−タをＦＢＡ形式デ−タによりエミュレ−
トする際のデ−タ形式を示す。ＣＫＤトラックは、ＩＮ
ＤＥＸ １００によりトラックの開始位置が示され、ト
ラック上の各フィ−ルドは、ギャップにより区切られて
いる。ギャップＧ１ １０１は、ＩＮＤＥＸ １００
と、トラックの状態およびトラック番号を管理するトラ
ックの最初のフィ−ルドであるＨＡ １０２を分離す
る。ギャップＧ２’ １０３は、ＨＡ １０２とＲ０レ
コ−ド−１２１を分離する。ギャップＧ３ １０７、１
１４、１２０は、レコ−ドを分割するギャップであり、
ギャップＧ２ １０５等は、レコ−ド内の各フィ−ルド
を分割する。各レコ−ドは、レコ−ドの状態、位置、お
よび長さを示す制御フィ−ルド（ＣＦ）と、アクセス対
象となるレコ−ドを検索するための情報を格納するキ−
フィ−ルド（ＫＦ）、およびデ−タを格納するデ−タフ
ィ−ルド（ＤＦ）から構成される。キ−フィ−ルド、お
よびデ−タフィ−ルドの長さは、制御フィ−ルド内に格
納されている。本発明において用いられるエミュレ−シ
ョンプログラムは、キャッシュメモリ上に上記ＣＫＤト
ラックを仮想ＣＫＤトラックとして展開し、図２におい
ては、キャッシュ格納形式として図示されている。

【００１３】図２にキャッシュ格納形式として示された
仮想ＣＫＤトラックは、固定長のブロックに分割されて
おり、各ブロックの先頭に制御情報２００を含んでい
る。この制御情報はブロック内の最初のカウントフィー
ルド（ＣＦ）のアドレスを格納している。ＣＫＤトラッ
クに格納される各ＣＫＤレコ−ドは、その開始アドレス
がＣＫＤトラック上のバイト変位（ＩＮＤＥＸからのバ
イト変位）と一致するようギャップが埋め込まれている
（Ｇ１（１０１）→Ｇ（２０１）、Ｇ２’（１０３）→
Ｇ（２０２））。また、仮想ＣＫＤトラックにはＣＫＤ
トラック上に存在したギャップＧ２ １０５等が削除さ
れているが、ギャップＧ３と削除したギャップＧ２のバ
イト数からなるギャップを直後のＣＫＤレコ−ドの前に
配置する（｛Ｇ２（１０５）＋Ｇ３（１０７）｝→Ｇ
（２０３））。これにより、ＨＡフィ−ルド、および各
ＣＫＤレコ−ドの開始アドレスはＣＫＤトラック上のバ
イト変位と一致する。仮想ＣＫＤトラックを構成する各
固定長ブロックが、ＦＢＡレコ−ドとしてＦＢＡディス
ク３に記憶されている。ＦＢＡレコ−ド２５１は、仮想
ＣＫＤトラックの第１のブロックを記憶するものとして
示されており、当該レコ−ドを物理的に識別するための
ＦＢＩＤ２５０が直前に配置されている。

【００１４】〈入出力要求処理〉次に処理装置１から発
行される入出力要求処理の流れについて説明する。プロ
グラム１０は、外部記憶装置のデ−タをアクセスするた
めに処理装置１内の主記憶装置上にチャネルプログラム
を用意し、入出力起動命令を実行する。入出力起動命令
を契機に処理装置１内のチャネルプロセッサは、主記憶
装置上にチャネルプログラムを読出す。そして、制御装
置２に入出力動作の内容を示すコマンドとパラメタを転
送する。処理装置１から転送されたコマンドとパラメタ
はチャネル制御部２１を経由してチャネル制御プロセッ
サ２５に送られ、各コマンドに対応する処理が実行され
る。

【００１５】〈外部記憶装置のデ−タの読出し〉 図３は、外部記憶装置のデ−タを読出すために用いるチ
ャネルプログラムの流れ図である。まず、処理３０１に
よりディスク装置のポジショナ（読み書きヘッドを動か
す機構部）を指定されたシリンダに移動させ、読み書き
ヘッドを選択するための「シ−ク要求」を実行する。こ
れによりシ−クコマンドと、シ−クアドレス（シリンダ
アドレス（ＣＣ）、トラックアドレス（ＨＨ））が制御
装置２に転送される。 （シ−クコマンド処理） シ−クコマンドを受け取った制御装置２は、チャネル制
御プロセッサ２５においてシ−クコマンド処理を実行す
る。図４にチャネル制御プロセッサ２５が実行するシ−
クコマンド処理の流れ図を示す。シ−クコマンドを受け
取ったチャネル制御プロセッサ２５は、まず処理４０１
を実行し、シ−クパラメタの妥当性のチェックを行な
う。この結果、シ−クパラメタが不当であると判断され
た場合は、処理４０４に進み、処理装置１に対しコマン
ドの異常終了を報告し処理を終了する。また処理４０１
により、シ−クパラメタが妥当であると判断された場合
は、処理４０２に進み、シ−クパラメタであるシリンダ
アドレス（ＣＣ）とトラックアドレス（ＨＨ）を制御メ
モリ２７に記録する。その後、処理４０３に進み、処理
装置１に対し、コマンドの正常終了を報告し処理を終了
する。チャネルプロセッサは、制御装置２よりコマンド
の異常終了を受け取ると、チャネルプログラムの実行を
中断し、プログラム１０に対しチャネルプログラムの異
常終了を報告する。また、制御装置２よりコマンドの正
常終了を受け取ると、後続の処理を実行する。つまり、
「シ−ク要求」処理の正常終了を制御装置２より受領す
ると、次に処理３０２により、アクセス対象となるＣＫ
Ｄレコ−ドが存在する近傍のセクタに読み書きヘッドを
位置付ける「セットセクタ要求」３０２を実行し、制御
装置２にセットセクタコマンドとセクタ番号（Ｓ）を転
送する。 （セットセクタコマンド処理） セットセクタコマンドを受領したチャネル制御プロセッ
サ２５は、図５に示すセットセクタコマンド処理を実行
する。セットセクタコマンド処理は、シ−クコマンド処
理と同様であり、パラメタの妥当性のチェックを行ない
（５０１）、当該パラメタ、つまりセクタ番号（Ｓ）を
制御メモリ２７に記憶する（５０２）。

【００１６】チャネルプロセッサは、「セットセクタ要
求」に引き続き「レコ−ド探索要求」３０３を実行す
る。「レコ−ド探索要求」は、ＣＫＤレコ−ドの制御部
に記録されている識別子（ＣＣＨＨＲ）をパラメタとす
るサ−チコマンドを制御装置２に転送する。

【００１７】（サ−チコマンド処理）サ−チコマンドを
受領したチャネル制御プロセッサ２５は、図６に示すサ
−チコマンド処理を実行する。以下サ−チコマンド処理
について説明する。サ−チコマンドを受領すると、チャ
ネル制御プロセッサ２５は、サ−チパラメタの妥当性の
チェックを処理６０１にて行なう。この判定においてサ
−チパラメタが不当であると判断された場合は、処理６
１０に進みコマンドの異常終了を処理装置１に報告し処
理を終了する。またサ−チパラメタが妥当であると判断
された場合は、処理６０２に進みサ−チパラメタ（ＣＣ
ＨＨＲ）を、制御メモリ２７に記憶する。その後、処理
６０３において先のシ−クコマンドにおいて指定された
アクセス対象ＣＫＤトラックがキャッシュメモリ上に存
在するかを判定する（後述のＨｉｔ／Ｍｉｓｓ判定テー
ブルを用いて判定する）。この結果、アクセス対象ＣＫ
Ｄトラックがキャッシュメモリに存在しない、つまりＭ
ｉｓｓであると判定された場合、処理６０４において当
該ＣＫＤトラックをＦＢＡディスク装置３からキャッシ
ュメモリへ格納するロ−ド処理を行ない処理６０５へ進
む。本実施例では、不揮発キャッシュメモリ２２と２３
の両方のキャッシュメモリにＣＫＤトラックを格納する
ロ−ド方式であり、詳細については後に記述する。処理
６０３においてアクセス対象ＣＫＤトラックがキャッシ
ュメモリに存在する、つまりＨｉｔと判断された場合に
は、キャッシュメモリへのＣＫＤトラックのロ−ド処理
は行なわず処理６０５へ進む。処理６０５では、不揮発
キャッシュメモリ２２、２３のいずれかを選択する処理
を行なう。この選択基準は、それぞれのキャッシュメモ
リの負荷（利用要求数）を測定し、負荷の軽いキャッシ
ュメモリを選択する。その後、処理６０６において、処
理６０５で選択したキャッシュメモリ上のデ−タを読出
し、サ−チパラメタで指定されたアクセス対象ＣＫＤレ
コ−ドがキャッシュメモリ上に存在するかを判定する。
処理６０６によりアクセス対象ＣＫＤレコ−ドがキャッ
シュメモリ上に存在しないと判断された場合（ＣＫＤレ
コ−ドＭｉｓｓの場合）、ＣＫＤトラック上の全てのＣ
ＫＤレコ−ドを検索し、アクセス対象レコード無しかを
判定する処理６０７を実行する。この判定は、キャッシ
ュメモリ上にＣＫＤトラック内の全てのＣＫＤレコ−ド
を必ずしも格納していないためである。これはキャッシ
ュメモリの有効利用と、ロ−ド処理オ−バヘッドの削減
のため、１つのＣＫＤトラック内のレコ−ドであって
も、アクセス頻度が低いレコ−ドについては、キャッシ
ュメモリに格納しないことによる。これにより、当該Ｃ
ＫＤトラック上にアクセス対象レコ−ドが存在しないと
判断された場合、処理６１０によりコマンドの異常終了
を処理装置１に報告し、処理を終了する。また、ＣＫＤ
トラック上に未検索のＣＫＤレコ−ドが存在する場合
は、処理６０８へ進み、キャッシュメモリ上の格納され
ていないＣＫＤレコ−ドをＦＢＡディスク装置３からキ
ャッシュメモリ上へ格納し、処理６０６へ戻る。処理６
０６によりアクセス対象のＣＫＤレコ−ドがキャッシュ
メモリ上に存在すると判定された場合は、処理６０９に
進み、処理装置１にコマンドの正常終了を報告して、処
理を終了する。

【００１８】（リードコマンド処理）処理装置１のチャ
ネルプロセッサは、ＣＫＤレコ−ドの検索処理の正常終
了を制御装置２から受領すると、ＣＫＤレコ−ドを主記
憶装置上に転送する「デ−タ読出し要求」を実行する。
これによりリ−ドコマンドが制御装置２に転送される。
リ−ドコマンドを受領したチャネル制御プロセッサ２５
は、図７に示すリ−ドコマンド処理を実行する。リ−ド
コマンド処理では、まず処理７０１により不揮発キャッ
シュメモリ２２、２３のいずれかを選択する処理を行
い、処理７０３により選択したキャッシュメモリに対し
デ−タ転送をセットアップする。このセットアップ処理
とは、チャネル制御部２１にデ−タ転送対象となるＣＫ
Ｄレコ−ドの格納アドレスと、転送バイト数を設定する
ことである。ＣＫＤレコ−ド格納アドレスは、サ−チコ
マンド処理において検索したＣＫＤレコ−ド内のフィ−
ルドのアドレスを設定する。制御フィ−ルド、キ−フィ
−ルド、またはデ−タフィ−ルドのいずれを選択するか
は、リ−ドコマンドの種類による。例えば、デ−タ部の
転送要求コマンドである「ＲＥＡＤ ＤＡＴＡコマン
ド」の場合は、デ−タフィ−ルドの先頭のアドレスと、
制御フィ−ルド内に格納されているデ−タフィ−ルドの
長さをチャネル制御部２１に設定する。その後、処理７
０３によりチャネル制御部２１に対し、デ−タ転送の開
始を指示する。デ−タ転送開始指示を受けたチャネル制
御部２１は、処理７０２により設定されたＣＫＤレコ−
ド格納アドレスで示されるデ−タをキャッシュメモリか
ら読出し処理装置１に転送する。チャネル制御プロセッ
サ２５は、チャネル制御部２１によるデ−タ転送処理の
終了を処理７０４により監視する。処理７０４によりデ
−タ転送の終了を検知すると、処理７０５に進み、デ−
タ転送が正常に終了したかを判定する。この判定により
デ−タ転送が正常に終了したと判断された場合は、処理
７０６においてリ−ドコマンドの正常終了を処理装置１
に報告する。また、デ−タ転送が異常終了したと判断さ
れた場合は、処理７０７において、リ−ドコマンドの異
常終了を処理装置１に報告し処理を終了する。リ−ドコ
マンドの終了を制御装置２から受領したチャネルプロセ
ッサは、後続の処理が存在しないことからチャネルプロ
グラムの終了と判断し、プログラム１０に対し、入出力
処理の終了を報告する。

【００１９】（キャッシュメモリへのＦＢＡディスク装
置からのロ−ド処理）以上が、外部記憶装置のデ−タを
読出すための処理装置１と制御装置２の動作概要である
が、サ−チコマンド処理の一部であるキャッシュメモリ
へのＦＢＡディスク装置３からのロ−ド処理について詳
細に説明する。ＦＢＡディスク装置３から不揮発キャッ
シュメモリ２２、２３へのロ−ド処理は、チャネル制御
プロセッサ２５の指示によりドライブ制御プロセッサ２
６が実行する。チャネル制御プロセッサ２５からドライ
ブ制御プロセッサ２６への処理要求は、制御メモリ２７
を介して行なわれる。図８にチャネル制御プロセッサ２
５からドライブ制御プロセッサ２６へ処理要求を行なう
リクエストブロック（ＲＢ）８０の構成を示す。不揮発
キャッシュメモリ２２、２３へのロ−ド処理要求の場
合、チャネル制御プロセッサ２５は、ＲＢ８０内の要求
コ−ドに「ロ−ド処理要求」を設定し、ロ−ド対象ＦＢ
Ａブロックを規定する「デバイス番号８０２」、「シリ
ンダ番号８０３」、「トラック番号８０４」、および
「セクタ番号８０５」をパラメ−タとして設定する。な
お、上記パラメ−タは、エミュレ−ト対象となるＣＫＤ
ディスク装置に関する情報である。チャネル制御プロセ
ッサ２５は、上記ＲＢ８０を制御メモリ２７に設定する
と共に、キャッシュメモリ上のデ−タを管理するスロッ
トコントロ−ルブロック（ＳＣＢ）にどのＦＢＡブロッ
クがロ−ドされた時点で処理を再開するかを示すＰＯＳ
Ｔ制御用ビットマップ（後述する）の所望ビット位置に
ビットを設定し、ＷＡＩＴする。

【００２０】以下にＲＢ８０を受け取ったドライブ制御
プロセッサ２６のロ−ド処理の流れを図９を用いて説明
する。ドライブ制御プロセッサ２６は、ＲＢ８０により
キャッシュメモリへのロ−ド処理要求を受け取ると、処
理９０１によりＲＢ８０内の「シリンダ番号８０３」、
「トラック番号８０４」により示されるＣＫＤトラック
がキャッシュメモリ上に存在するかを判定するＨｉｔ／
Ｍｉｓｓ判定処理９０１を実行する。このＨｉｔ／Ｍｉ
ｓｓ判定処理は、チャネル制御プロセッサ２５のサ−チ
コマンド処理の流れで説明した処理６０３と同様の処理
を行なう。以下にその詳細を説明する。図１０は、Ｈｉ
ｔ／Ｍｉｓｓ判定テ−ブルとＳＣＢとの関係図であり、
これらは、制御メモリ２７上に存在する。不揮発キャッ
シュメモリ２２、２３は、２重化されたキャッシュメモ
リであり、その内容は同一である。キャッシュメモリ
は、キャッシュスロットと呼ぶ単位に分割され、各キャ
ッシュスロットは、図１１に示すＳＣＢ１１０により管
理されている。１キャッシュスロットは、１つ以上のキ
ャッシュセグメントから構成されており、その最大長
は、エミュレ−ト対象となるＣＫＤディスク装置の１ト
ラック分のデ−タを格納できる大きさである。例えば、
エミュレ−ト対象のＣＫＤトラックのサイズが６０ＫＢ
で、キャッシュセグメントサイズが１６ＫＢの場合、１
トラック全てのデ−タを格納するためには、４つのキャ
ッシュセグメントが必要となる。

【００２１】Ｈｉｔ／Ｍｉｓｓ判定テ−ブルは、デバイ
ス表１００、シリンダ表１０１、およびトラック表１０
２から構成されている。デバイス表１００のエントリ
は、エミュレ−ト対象となるＣＫＤディスク装置対応に
存在し、各エントリには、シリンダ表１０１のアドレス
が設定されている。シリンダ表１０１のエントリには、
トラック表１０２のアドレスが格納されており、トラッ
ク表１０２のエントリにはＳＣＢ１１０のアドレスが格
納されている。各エントリにｎｕｌｌが設定されている
場合は、以降の情報が存在しないことを意味する。例え
ば、シリンダ表１０１の２番目のエントリにｎｕｌｌが
設定されている場合には、当該シリンダを構成する全て
のトラックのデ−タはキャッシュメモリ上に存在しない
ことを意味する。図１０ではｎｕｌｌの設定をアース記
号で示してある。

【００２２】Ｈｉｔ／Ｍｉｓｓ判定処理は、このＨｉｔ
／Ｍｉｓｓ判定テ−ブルを検索することにより行なわれ
る。つまり、エミュレ−ト対象となるＣＫＤディスク装
置のデバイス番号、シリンダ番号、およびトラック番号
からデバイス表１００、シリンダ表１０１、およびトラ
ック表１０２を検索することによりアクセス対象となる
ＣＫＤトラックがキャッシュメモリ上に存在するかを判
定できる。トラック表１０２からポイントされるＳＣＢ
１１０の内、更新デ−タを含まないキャッシュスロット
を管理するＳＣＢ１１０は、ＭＲＵ（Ｍｏｓｔ Ｒｅｃ
ｅｎｔｒｙ Ｕｓｅｄ）ポインタ１０３、ＬＲＵ（Ｌｅ
ａｓｔ ＲｅｃｅｎｔｒｙＵｓｅｄ）ポインタ１０５、
前方向ポインタ１１０２、および後方向ポインタ１１０
３でチェインされている。このチェインを再利用可能Ｓ
ＣＢチェインと呼び、このチェインには、処理装置１が
アクセスを終了した時点でＭＲＵ側に接続される。前方
向ポインタ１１０２と後方向ポインタ１１０３は、ＣＫ
Ｄトラックに割当てられたＳＣＢ１１０をＭＲＵ順にチ
ェインするためのポインタである。ＭＲＵポインタ１０
３は、最も現在時刻に近い時刻に処理装置１からの入出
力対象となったＣＫＤトラックに対応するＳＣＢ１１０
をさし、ＬＲＵポインタ１０５は、最も長い時間入出力
対象となっていないＣＫＤトラックに対応するＳＣＢ１
１０をさす。ＣＫＤトラックに割当てられていないキャ
ッシュスロットを管理するＳＣＢ１１０は、空きＳＣＢ
ポインタ１０４、前方向ポインタ１１０２、および後方
向ポインタ１１０３でチェインする。空きＳＣＢポイン
タ１０４は、ＣＫＤトラックに割当てられていないキャ
ッシュスロットを管理するＳＣＢ１１０をチェインする
ための先頭ポインタでありこれらＳＣＢ１１０のうち、
ひとつをポイントする。残りのＣＫＤトラックに割当て
られていないキャッシュスロットを管理するＳＣＢ１１
０は、前方向ポインタ１１０３、および後方向ポインタ
１１０４でチェインする。ＣＫＤトラックに割当てられ
ていないキャッシュスロットを管理するＳＣＢが存在し
ない場合は、空きＳＣＢポインタ１０４は、ｎｕｌｌと
なる。

【００２３】処理９０１におけるＨｉｔ／Ｍｉｓｓ判定
処理により、Ｍｉｓｓと判定された場合は、処理９０２
によりＣＫＤトラックにキャッシュスロットを割当てる
スロットアロケ−ト処理９０２を実行する。このスロッ
トアロケ−ト処理は、空きＳＣＢ１１０が存在する場合
は、空きＳＣＢポインタ１０４からポイントされている
ＳＣＢ１１０を、空きＳＣＢ１１０が存在しない場合
は、ＬＲＵポインタ１０５からポイントされるＳＣＢ１
１０を、アクセス対象となったＣＫＤトラックに割当て
る。

【００２４】処理９０１によりＣＫＤトラックがキャッ
シュメモリ上に存在する、すなわちＨｉｔと判定された
場合、または処理９０２実行後、処理９０３を実行す
る。処理９０３では、ＲＢ８０内の「シリンダ番号８０
３」、「トラック番号８０４」、および「セクタ番号８
０５」からＦＢＡディスク装置３上の読出し開始ＦＢＡ
ブロック番号を以下の式により計算する。 ＦＢＡブロック番号＝ （シリンダ番号×シリンダ内トラック数× ＣＫＤトラックを構成するＦＢＡブロック数）＋ （トラック番号×ＣＫＤトラックを構成するＦＢＡブロック数）＋ （▽（セクタ番号×１セクタの大きさ）÷ＦＢＡブロックの大きさ▽） 上記計算式において、▽・・・▽は、切捨てを意味す
る。処理９０３に続く処理９０４では、ＦＢＡデイスク
装置３に対し処理９０３で求めたＦＢＡブロック番号か
らのデ−タ読出し要求を発行する。その後、処理９０５
にて不揮発キャッシュメモリ２２、２３に対しデ−タ転
送をセットアップする。このセットアップ処理は、ドラ
イブ制御部２４にＦＢＡブロックの格納を開始する不揮
発キャッシュメモリ２２、２３のアドレスと、転送バイ
ト数を設定することである。ＦＢＡブロックの格納開始
アドレスは、ロ−ド処理を行なう最初のＦＢＡブロック
が対応するＣＫＤトラック上アドレスである。また、転
送バイト数は、当該ＣＫＤトラックの最終までのバイト
数か、あるいは、既に後方のＦＢＡブロックのロ−ド処
理が行なわれている場合には、該ロ−ド処理の行なわれ
ている後方のＦＢＡブロックの直前までのバイト数であ
る。続く処理９０６によりデ−タ転送を開始すると、ド
ライブ制御部２４は、設定された不揮発キャッシュメモ
リ２２、２３上のアドレスにＦＢＡディスク装置３から
読出したＦＢＡブロックを格納する。ドライブ制御部２
４のデ−タ転送は、処理９０７により監視される。

【００２５】処理９０７の詳細な流れ図を図１２に示
す。ドライブ制御部２４は、１つのＦＢＡブロックをキ
ャッシュメモリに転送すると、そのデ−タ転送結果をド
ライブ制御プロセッサ２６へ報告する。ドライブ制御プ
ロセッサ２６は、処理１２０１によりこのＦＢＡブロッ
クのデ−タ転送終了を監視する。これにより１つのＦＢ
Ａブロックのデ−タ転送終了を検出すると、処理１２０
２により、正常にデ−タ転送が終了したかを判定する。
この結果、デ−タ転送が正常に終了したと判断された場
合、処理１２０３を実行する。処理１２０３では、ＳＣ
Ｂ１１０内のロ−ド済みビットマップ１１０８にデ−タ
転送を終了したＦＢＡブロックを登録する。処理１２０
２によりＦＢＡブロックのデ−タ転送が異常終了したと
判断された場合、処理１２０４により、ＳＣＢ１１０内
の障害ＦＢＡブロックビットマップ１１１１にデ−タ転
送が異常終了したＦＢＡブロックを登録する。ＳＣＢ１
１０上のロ−ド済みＦＢＡブロックビットマップ１１０
８、更新ＦＢＡブロックビットマップ１１０９、ＰＯＳ
Ｔ制御用ビットマップ１１１０、および障害ＦＢＡブロ
ックビットマップ１１１１は、夫々複数ビットからな
り、各ビットが１つのＦＢＡブロックに対応している。
これを図解したものが図１３にＳＣＢ１１０のロード済
みＦＢＡブロックビットマップ１１０８として示されて
いる。処理１２０３、または処理１２０４によりデ−タ
転送が終了したＦＢＡブロックに対応するビットマップ
をＳＣＢ１１０上に登録すると、処理１２０５によりチ
ャネル制御プロセッサ２５に対しＰＯＳＴ処理が必要で
あるかを（ＳＣＢ１１０のＰＯＳＴ制御用ビットマップ
１１１０にビットが設定されているかを）判定する。こ
の判定は、ＳＣＢ１１０内にチャネル制御プロセッサ２
５がロ−ド要求の際設定したＰＯＳＴ制御用ビットマッ
プ１１１０と、ロ−ド済みＦＢＡブロックビットマップ
１１０８、または障害ＦＢＡブロックビットマップ１１
１１の論理積を行なう。この結果がゼロでない場合、チ
ャネル制御プロセッサ２５に対するＰＯＳＴ処理が必要
と判断され、処理１２０６を実行し、結果がゼロの場
合、処理１２０６をスキップする。処理１２０６では、
チャネル制御プロセッサ２５をＰＯＳＴする処理を実行
し、ＰＯＳＴ制御用ビットマップ１１１０をクリアす
る。その後、処理１２０７によりチャネル制御プロセッ
サ２５より要求された全てのＦＢＡブロックのロ−ド処
理が終了したかを判定する。この判定の結果、ロ−ド処
理が必要なＦＢＡブロックが存在する場合は、処理１２
０１に戻る。また、全てのＦＢＡブロックのロ−ド処理
が終了した場合は、処理を終了する。

【００２６】以上示した処理装置１からのデ−タ読出し
処理をまとめて、図１の制御装置２を図解すると、図１
３のようになる。チャネル制御プロセッサ２５からのロ
−ド要求は、制御メモリ２７に設定されたＲＢ８０によ
りドライブ制御プロセッサ２６に伝達され、ドライブ制
御プロセッサ２６は、ドライブ制御部２４を制御し、Ｆ
ＢＡディスク装置３からデ−タを読出し、不揮発キャッ
シュメモリ２２と２３に格納する。ドライブ制御プロセ
ッサ２６は、ドライブ制御部２４のデ−タ転送の進行状
況を監視し、ロ−ド済みＦＢＡブロックビットマップあ
るいは障害ＦＢＡブロックビットマップにビットを立
て、ＳＣＢ１１０にその結果を反映する。チャネル制御
プロセッサ２５は、ＳＣＢ１１０を参照することにより
処理装置１からアクセス対象となったＣＫＤレコ−ドが
キャッシュメモリ上にロ−ドされたかを監視する。この
監視によりアクセス対象となったＣＫＤレコ−ドがキャ
ッシュメモリ上にロ−ドされると、いずれか一方の負荷
の軽いキャッシュメモリ上のＣＫＤレコ−ドを処理装置
１へ転送する。この結果、ＦＢＡディスク装置３からキ
ャッシュメモリへのロ−ド処理と並行して、キャッシュ
メモリ上のデ−タを処理装置１へ転送できる。

【００２７】（外部記憶装置のデータ更新処理）次に処
理装置１から外部記憶装置上のデ−タを更新する処理に
ついて説明する。図１４は、プログラム１０が外部記憶
装置上のデ−タを更新するために用いるチャネルプログ
ラムの流れ図である。処理３０１から処理３０３により
外部記憶装置上のアクセス対象ＣＫＤレコ−ドに位置付
ける処理を行なう。これら処理（３０１〜３０３）は、
図３の外部記憶装置上のデ−タを読出すためのチャネル
プログラムの処理と同様であり、説明を省略する。チャ
ネルプロセッサは、処理３０１から３０３の処理を正常
に終了すると、処理１４０１により主記憶装置上デ−タ
によりＣＫＤレコ−ドを更新する「デ−タ書き込み要
求」を実行する。これによりライトコマンドが制御装置
２に転送される。

【００２８】ライトコマンドを受領したチャネル制御プ
ロセッサ２５は、図１５に示すライトコマンド処理を実
行する。ライトコマンド処理では、まず処理１５０１に
より不揮発キャッシュメモリ２２、２３に対しデ−タ転
送をセットアップする。このセットアップ処理とは、チ
ャネル制御部２１にデ−タ転送対象となるＣＫＤレコ−
ドの格納アドレスと、転送バイト数を設定することであ
る。ＣＫＤレコ−ドの格納アドレスは、サ−チコマンド
処理において検索したＣＫＤレコ−ド内のフィ−ルドの
アドレスを設定する。制御フィ−ルド、キ−フィ−ル
ド、またはデ−タフィ−ルドのいずれかを選択するか
は、ライトコマンドの種類による。例えば、デ−タ部の
デ−タ更新要求コマンドである「ＷＲＩＴＥ ＤＡＴＡ
コマンド」の場合、デ−タフィ−ルドの先頭アドレス
と、制御フィ−ルド内に格納されているデ−タフィ−ル
ドの長さをチャネル制御部２１に設定する。ただし、Ｃ
ＫＤトラックの初期設定を行なう形式書き込みコマンド
（「ＷＲＩＴＥ ＣＯＵＮＴ，ＫＥＹ，ＡＮＤ ＤＡＴ
Ａコマンド」等）の場合は、当該ＣＫＤトラックの指定
されたＣＫＤレコ−ド以降のデ−タを削除するための設
定を行なう。その後、処理１５０２によりチャネル制御
部２１に対し、デ−タ転送の開始を指示する。デ−タ転
送開始指示を受けたチャネル制御部２１は、処理１５０
１により設定されたＣＫＤレコ−ド格納アドレスで示さ
れるキャッシュメモリ上の領域に処理装置１から転送さ
れたデ−タを格納する。チャネル制御プロセッサ２５
は、チャネル制御部２１によるデ−タ転送処理の終了を
処理１５０３により監視する。

【００２９】処理１５０３のデ−タ転送終了判定処理の
詳細を図１６に示す。デ−タ転送終了判定処理では、ま
ず処理１６０１によりデ−タ転送対象となったＦＢＡブ
ロックに対応するＳＣＢ１１０内の更新ＦＢＡブロック
ビットマップ１１０９上にデータ転送の開始時に当該Ｆ
ＢＡブロックが更新されたことを記録する。その後、処
理１６０２によりチャネルデ−タ転送が終了したかを判
定する。この結果、チャネルデ−タ転送が終了していな
いと判断された場合は、処理１６０３にてデ−タ転送が
ＦＢＡブロックの境界に達したかを判定する。この判定
の結果、ＦＢＡブロック境界に達したと判断された場
合、処理１６０１に戻り、次のデータ転送の開始時に更
新ＦＢＡブロックビットマップ１１０９を更新する。ま
た、処理処理１６０３によりＦＢＡブロックの境界に達
していないと判断された場合は、処理１６０２に戻り、
チャネルデ−タ転送の終了を判定する。処理１６０２に
よりチャネルデ−タ転送の終了を検知すると、処理１６
０４により処理装置１からのデ−タ更新要求が形式書き
込み系のコマンドであるかを判定する。処理装置１から
のデ−タ更新要求が形式書き込み系コマンドである場
合、処理１６０５によりデ−タ転送を終了したＦＢＡブ
ロックの次のＦＢＡブロックからアクセス対象となった
ＣＫＤトラックの最後のＦＢＡブロックに対応する更新
ＦＢＡブロックビットマップ１１０９を設定する。これ
は、形式書き込み系のコマンドの場合、アクセス対象と
なったＣＫＤレコ−ド以降のＣＫＤレコ−ド消去する必
要があり、消去対象となるＣＫＤレコ−ドが格納されて
いるＦＢＡブロックを更新する必要があるためである。
なお、このＣＫＤレコ−ドの消去処理は、チャネル制御
部２１により自動的に実行される。

【００３０】以上がライトコマンド処理におけるデ−タ
転送監視処理１５０３の詳細であるが、処理１５０３に
よりデ−タ転送の終了を検知すると処理１５０４により
デ−タ転送が正常に終了したかを判定する。この結果、
デ−タ転送が異常終了したと判断された場合、処理１５
０６によりライトコマンドの異常終了を処理装置１に報
告する。また、処理１５０４によりデ−タ転送が正常終
了したと判断された場合は、処理１５０５によりライト
コマンドの正常終了を処理装置１に報告する。その後、
処理１５０７により処理装置１から要求された入出力要
求処理が、形式書き込み系コマンドあるかを判定する。
処理１５０７により、処理装置１から要求された入出力
要求が形式書き込みであると判断された場合は、処理１
５０８によりチャネル制御部２１の形式書き込み処理の
終了を待って処理を終了する。また、形式書き込み以外
のデ−タ更新要求の場合は、そのまま処理を終了する。

【００３１】以上示したデ−タ更新処理をまとめて、図
１の制御装置２を図解すると、図１７のようになる。処
理装置１からの入出力処理対象となったＣＫＤレコ−ド
がキャッシュメモリ上に存在しない場合は、デ−タ読出
し処理と同様にチャネル制御プロセッサ２５からロ−ド
要求をＲＢ８０によりドライブ制御プロセッサ２６に伝
達する。ドライブ制御プロセッサ２６は、ドライブ制御
部２４を制御し、ＦＢＡディスク装置３からアクセス対
象となったＣＫＤレコ−ドを含むＦＢＡブロックを読出
し、不揮発キャッシュメモリ２２と２３に格納する。ド
ライブ制御プロセッサ２６は、ドライブ制御部２４のデ
−タ転送の進行状況を監視し、ＳＣＢ１１０内のロ−ド
済ＦＢＡブロックビットマップ１１０８にその結果を反
映する。チャネル制御プロセッサ２５は、ＳＣＢ１１０
を参照することによりキャッシュメモリへのロ−ド処理
の実行状態を監視する。この監視により、アクセス対象
となったＣＫＤレコ−ドがキャッシュメモリ上にロ−ド
されると、チャネル制御プロセッサ２５は、チャネル制
御部２１を制御し、処理装置１から転送されたデ−タを
不揮発キャッシュメモリ２２と２３に格納する。この
際、デ−タ更新対象となったＦＢＡブロックをＳＣＢ１
１０内の更新ＦＢＡブロックビットマップ１１０９に反
映する。この結果、ＦＢＡディスク装置３からのロ−ド
処理と並行して、処理装置１からの更新デ−タをキャッ
シュメモリ上に格納できる。

【００３２】（更新デ−タのＦＢＡディスク装置への格
納処理）次に、処理装置１から更新されたデ−タをＦＢ
Ａディスク装置３へ格納する処理について説明する。本
発明では、先のデ−タ更新処理の説明のように、処理装
置１からデ−タ更新要求が発行された時点では、ＦＢＡ
ディスク装置３にデ−タを書き込まない。これは、ライ
ト系コマンドの応答時間を短縮することを目的としてお
り、制御装置２内の２つのキャッシュメモリと制御メモ
リ２７の不揮発化は、処理装置１にコマンドの終了を報
告したライトデ−タをＦＢＡディスク装置３に格納する
間の電源障害によりデ−タを消失することを防ぐためで
ある。

【００３３】図１８は、ＦＢＡデイスク装置３への未反
映更新デ−タを含むキャッシュスロットを管理するＳＣ
Ｂ１１０（以降、このようなＳＣＢをライトペンディン
グＳＣＢと呼ぶ）の関係図である。ライトペンディング
ＳＣＢ１１０は、ライトペンディングＳＣＢＭＲＵポイ
ンタ１８０、ライトペンディングＳＣＢＬＲＵポインタ
１８１、前方向ポインタ１１０２、および後方向ポイン
タ１１０３でチェインされている。このライトペンディ
ングＳＣＢチェインは、ＦＢＡディスク装置毎に存在す
る。このチェインへのＳＣＢ１１０の登録処理は、チャ
ネル制御プロセッサ２５においてデ−タ更新処理を行な
った際に行なわれ、チェインのＭＲＵ側に登録される。
ドライブ制御プロセッサ２６は、一定時間間隔でライト
ペンディングＳＣＢチェインを参照し、ライトペンディ
ングＳＣＢが存在する場合、当該ＳＣＢが管理するキャ
ッシュスロット上の更新デ−タをＦＢＡデイスク装置３
へ格納するデステ−ジ処理を起動する。複数のライトペ
ンディングＳＣＢがチェイン上に存在する場合は、ＬＲ
Ｕ側のライトペンディングＳＣＢよりデステ−ジ処理を
実行する。

【００３４】（デステ−ジ処理）以下、図１９を参照し
てデステ−ジ処理を説明する。デステ−ジ処理において
は、まず処理１９０１により不揮発キャッシュメモリ２
２、２３のいずれかを選択し、処理１９０２により選択
したキャッシュメモリに対しデ−タ転送をセットアップ
する。このセットアップ処理とは、ドライブ制御部２４
にデ−タ転送対象となるＦＢＡブロックの格納アドレス
と転送バイト数を設定することである。ＦＢＡブロック
の格納アドレスは、ＳＣＢ１１０内の更新ＦＢＡブロッ
クビットマップを参照することにより求めることができ
る。また、転送バイト数は、デステ−ジ対象となるＣＫ
Ｄトラック内の最初の更新デ−タを含むＦＢＡブロック
から最後の更新デ−タを含むＦＢＡブロック数分だけ設
定する。この処理の概要を図２０を参照して説明する。

【００３５】ＣＫＤトラック内に６つのＣＫＤレコ−ド
（１２１から１２５）が存在し、ＣＫＤレコ−ド１２２
と１２５が処理装置１から更新されていると、更新ＦＢ
Ａブロックビットマップ１１０９にＦＢＡブロック２５
１、２５２、および２５４に更新デ−タが含まれること
が表示される。この更新ＦＢＡブロックビットマップを
参照し、デステ−ジ範囲をＦＢＡブロック２５１からＦ
ＢＡブロック２５４の連続した４つのＦＢＡブロックを
デステ−ジ範囲とする。このように更新デ−タを含まな
いＦＢＡブロック（２５３）もデステ−ジ対象とする理
由は、ＦＢＡディスク装置３のインタフェ−スがＳＣＳ
Ｉの場合、１回のライトコマンドでは連続した領域のデ
−タ格納処理のみである。したがって、上記例において
更新デ−タを含むＦＢＡブロックのみをＦＢＡデイスク
装置に書き込むためには、２回のライトコマンドを発行
しなければならないためである。

【００３６】処理１９０２によりドライブ制御部２４に
対しデ−タ転送をセットアップした後、処理１９０３に
よりデステ−ジを開始するＦＢＡブロック番号を、ＳＣ
Ｂ１１０内のシリンダ番号１１０５、トラック番号１１
０６、および更新ＦＢＡブロックビットマップ１１０９
から計算する。続く処理１９０４によりＦＢＡディスク
装置３に対し、処理１９０３で求めたＦＢＡブロックの
ライト要求を発行する。その後、処理１９０５によりデ
−タ転送の開始を指示し、処理１９０６によりデ−タ転
送の終了を監視する。処理１９０６によりデ−タ転送の
終了を検出すると、処理１９０７において、ＦＢＡデイ
スク装置３のデ−タ格納処理の終了を監視する。処理１
９０７によりＦＢＡディスク装置３のデ−タ格納処理の
終了を検知すると、処理１９０８によりＦＢＡディスク
装置３へのデ−タ格納処理を終了したＦＢＡブロックに
対応する更新ＦＢＡブロックビットマップ１１０９をク
リアする。

【００３７】以上示したデステ−ジ処理をまとめて、図
１の制御装置２を図解すると、図２１のようになる。ド
ライブ制御プロセッサ２６は、制御メモリ２７上のライ
トペンディングＳＣＢ１１０を検索し、更新ＦＢＡブロ
ックビットマップ１１０９を参照してデステ−ジ範囲を
決定する。その後、いずれかのキャッシュメモリからデ
ステ−ジ範囲のＦＢＡブロックをＦＢＡデイスク装置３
に格納する。

【００３８】本発明によれば、処理装置１からアクセス
要求のあったＣＫＤレコ−ドを含むＦＢＡブロックの全
てが２つの不揮発キャッシュメモリ２２、２３に格納さ
れる。デステ−ジ処理中に一方の不揮発キャッシュメモ
リに障害が発生しても、他の不揮発キャッシュメモリか
らデステ−ジ処理が再開できる。このため、ＦＢＡディ
スク装置において、ＣＫＤディスク装置をエミュレ−ト
しても、処理装置１からのアクセス対象以外のレコ−ド
を破壊するという問題が解決できる。これにより、ＦＢ
Ａディスク装置においてＣＫＤディスク装置をエミュレ
−トする場合にも、処理装置１からのデ−タ更新要求と
は非同期にＦＢＡディスク装置へのデ−タ格納処理を実
行するライトアフタキャッシュ方式が適応できる。ま
た、ＦＢＡデイスク装置３とキャッシュメモリ間のデ−
タ転送と、キャッシュメモリと処理装置１とのデ−タ転
送を並行して実行でき、かつその排他単位がＦＢＡブロ
ックであるため、処理装置１から入出力要求を受け取っ
てから、実際にデ−タ転送を開始するまでの時間を短縮
できる。

【００３９】〈第２実施例〉次に、第２の実施例につい
て説明する。本実施例の構成図は、第１の実施例と同一
であり説明を省略する。第１の実施例は、処理装置１か
らアクセス対象となったＣＫＤレコ−ドを２つの不揮発
キャッシュメモリ２２、２３に常に格納する方式であっ
た。この方式では、更新デ−タを含まないキャッシュス
ロットであっても、２つの不揮発キャッシュメモリ２
２、２３に格納されている。本来、更新デ−タを含まな
いキャッシュスロットは、どちらか一方のキャッシュメ
モリに存在すれば良い。このように、第１の実施例で
は、キャッシュメモリの有効利用という観点からは問題
があり、本実施例では、この問題を解決する。

【００４０】本実施例では、キャッシュメモリ上のキャ
ッシュスロットを管理するＳＣＢを各々のキャッシュメ
モリ毎に設ける。これにより、ＳＣＢは、図２２に示す
ような構成となる。第１の実施例との違いは、当該ＳＣ
Ｂが管理するキャッシュスロットが属するキャッシュメ
モリ番号を示すエントリ１１１２が追加されている。こ
のキャッシュメモリ番号は、制御装置２内を構成してい
る複数の不揮発キャッシュメモリに対して割当てた一連
の番号であり、不揮発キャッシュメモリ２２をキャッシ
ュメモリ０、不揮発キャッシュメモリ２３をキャッシュ
メモリ１とする。ただし、これによりキャッシュメモリ
上のデ−タ格納形式が変更されることはなく、第１の実
施例の図２で示したデ−タ格納形式と同様である。

【００４１】処理装置１からアクセスされたＣＫＤトラ
ックがキャッシュメモリ上に存在するかを判定するＨＩ
Ｔ／ＭＩＳＳ判定テ−ブルとＳＣＢ１１０の関係図を図
２３に示す。この図より分かるように、各キャッシュメ
モリ毎にＨｉｔ／Ｍｉｓｓ判定テ−ブルを設ける。つま
り、キャッシュメモリ０上のキャッシュスロットを管理
するＳＣＢ１１０は、デバイス表１００−０、シリンダ
表１０１−０、およびトラック表１０２−０からなるＨ
ｉｔ／Ｍｉｓｓ判定テ−ブルにより管理され、キャッシ
ュメモリ１上のキャッシュスロットを管理するＳＣＢ１
１０は、デバイス表１００−１、シリンダ表１０１−
１、およびトラック表１０２−１からなるＨｉｔ／Ｍｉ
ｓｓ判定テ−ブルにより管理されている。トラック表１
０２−０、および１０２−１からポイントされる更新デ
−タを含まないキャッシュスロットを管理するＳＣＢ１
１０は、再利用可能ＳＣＢチェインに接続されている。
この再利用可能ＳＣＢチェインは、ＭＲＵポインタ１０
３、ＬＲＵポインタ１０５、前方向ポインタ１１０２、
および後方向ポインタ１１０３で管理されている。この
チェインは、キャッシュメモリ０、１に関係なく一本の
チェインである。また、このＳＣＢ１１０のチェインの
中心のＳＣＢ１１０を中央ポインタ１０６によりポイン
トしている。処理装置１からのアクセスが終了した時点
で、アクセス対象となったキャッシュスロットが、キャ
ッシュメモリ０と、キャッシュメモリ１の両方に存在す
る場合は、どちらか一方のキャッシュスロットを管理す
るＳＣＢ１１０を再利用可能ＳＣＢチェインのＭＲＵ側
に接続し、他のキャッシュスロットを管理するＳＣＢ１
１０を中央ポインタ１０６が示すチェインの位置に接続
する。

【００４２】ＣＫＤトラックに割当てられていないキャ
ッシュスロットを管理するＳＣＢ１１０は、図２４のよ
うに各キャッシュメモリ毎にチェインされている。キャ
ッシュメモリ０上の空きキャッシュスロットを管理する
ＳＣＢ１１０は、空きＳＣＢポインタ１０４−０、前方
向ポインタ１１０２、および後方向ポインタ１１０３で
チェインする。また、キャッシュメモリ１上の空きキャ
ッシュスロットを管理するＳＣＢ１１０は、空きＳＣＢ
ポインタ１０４−１、前方向ポインタ１１０２、および
後方向ポインタ１１０３でチェインする。空きＳＣＢポ
インタ１０４−０と１０４−１は、ＣＫＤトラックに割
当てられていないキャッシュスロットを管理するＳＣＢ
１１０をチェインするための先頭ポインタであり、これ
らＳＣＢ１１０のうち、ひとつをポイントする。残りの
ＣＫＤトラックに割当てられていないキャッシュスロッ
トを管理するＳＣＢ１１０は、前方向ポインタ１１０
２、および後方向ポインタ１１０３でチェインする。Ｃ
ＫＤトラックに割当てられていないキャッシュスロット
が存在しない場合は、空きＳＣＢポインタ１０４−０、
１０４−１は、ｎｕｌｌとなる。処理装置１からの入出
力要求により新たなキャッシュスロットが必要となった
場合、空きＳＣＢが存在する場合は、そのＳＣＢを利用
するが、存在しない場合は、再利用可能ＳＣＢチェイン
に登録されている、ＬＲＵ側のＳＣＢ１１０を利用す
る。

【００４３】（第１実施例と異なる処理）以下に第１の
実施例と異なる処理を説明する。本実施例では、２つの
不揮発キャッシュメモリ２２，２３上のキャッシュスロ
ットをそれぞれ独立のＳＣＢ１１０により管理する。し
たがって、図２５に示すように、図３に示すサ−チコマ
ンド処理におけるＣＫＤトラックのＨｉｔ／Ｍｉｓｓ判
定処理６０３は、ＣＫＤトラックがいずれかのキャッシ
ュメモリに存在する場合、Ｈｉｔ状態とするよう制御す
る。つまり、処理２５０１によりキャッシュメモリ０上
に、処理装置１からアクセス対象となったＣＫＤトラッ
クが存在するかを判定する。この結果、当該ＣＫＤトラ
ックがキャッシュメモリ０上に存在しないと判断された
場合、処理２５０２によりキャッシュメモリ１上に当該
ＣＫＤトラックが存在するかを判定する。この判定の結
果、いずれのキャッシュメモリにも当ＣＫＤトラックが
存在しないと判断された場合、処理２５０３によりＨｉ
ｔ／Ｍｉｓｓ判定結果をＭｉｓｓとする。また、処理２
５０１、または処理２５０２によりキャッシュメモリ
０、またはキャッシュメモリ１のいずれかに当該ＣＫＤ
トラックが存在すると判断された場合、処理２５０４に
よりＨｉｔ／Ｍｉｓｓ判定結果をＨｉｔとする。また、
処理６０５におけるキャッシュメモリの選択処理は、ア
クセス対象となったＣＫＤトラックが存在するキャッシ
ュメモリを選択する。

【００４４】なお、図２５に示したＨｉｔ／Ｍｉｓｓ判
定処理では、キャッシュメモリ０とキャッシュメモリ１
の両方のキャッシュメモリにアクセス対象となったＣＫ
Ｄトラックが存在すると、必ずキャッシュメモリ０、す
なわち不揮発キャッシュメモリ２２を選択してしまう。
これにより、２つのキャッシュメモリ間で負荷の不均衡
が発生してしまう。これの対策として、シリンダ番号の
偶数、奇数によりキャッシュメモリ０とキャッシュメモ
リ１のＨｉｔ／Ｍｉｓｓ判定順序を入れ替える方法等が
ある。また、図７に示すリ−ドコマンド処理において
は、処理７０１のキャッシュメモリの選択処理が、先に
説明したサ−チコマンド処理におけるキャッシュメモリ
選択処理同様、アクセス対象となったＣＫＤレコ−ドが
存在するキャッシュメモリを選択する。

【００４５】（ライトコマンド処理）次にライトコマン
ド処理について説明する。第１の実施例の場合、更新対
象となるＣＫＤレコ−ドを含むキャッシュスロットは、
必ず２つの不揮発キャッシュメモリに存在した。しか
し、本実施例では、上記に示したようなキャッシュ管理
方式を採用しているため更新対象となったキャッシュス
ロットが一つのキャッシュメモリにのみに存在する場合
がある。この場合、新たに他方のキャッシュメモリ上に
キャッシュスロットを割当て、更新対象となったＣＫＤ
レコ−ドが格納されているＦＢＡブロックが２つのキャ
ッシュメモリに存在するよう制御する。

【００４６】図２６にライトコマンド処理の流れ図を、
図２７にライトコマンド処理におけるデ−タの流れを示
す。チャネル制御プロセッサ２５は、処理装置１よりラ
イトコマンドを受領すると、処理２６０１により更新対
象となるＣＫＤレコ−ドが格納されている最初のＦＢＡ
ブロックがキャッシュメモリ０と、キャッシュメモリ１
の両方に格納されているかを確認する。図２７の例で
は、処理装置からの更新対象は、ＣＫＤレコ−ド１２５
（Ｒ５）のデ−タフィ−ルドであり、Ｒ５ １２５は、
ＦＢＡブロック２５４とＦＢＡブロック２５５にまたが
って格納されている。処理２６０１の判定では、ＦＢＡ
ブロック２５４がキャッシュメモリ１とキャッシュメモ
リ２の両方に存在するかを判定する。この判定により、
ＦＢＡブロック２５４が一方のキャッシュメモリにのみ
存在すると判断された場合、処理２６０２により不揮発
キャッシュメモリ２２、２３に対し、コピ−転送をセッ
トアップする。このセットアップ処理は、以下の２つの
処理からなる。第１の処理は、転送先のキャッシュメモ
リ上にアクセス対象となったＣＫＤトラックに対応する
キャッシュスロットが確保されていない場合、転送元の
キャッシュスロットと同じ容量のキャッシュスロットを
確保する処理である。第２の処理は、転送元のキャッシ
ュメモリとそのアドレス、転送先のキャッシュメモリと
そのアドレス、およびコピ−転送バイト数をチャネル制
御部２１に設定する処理である。図２７の例では、不揮
発キャッシュメモリ２３上に不揮発キャッシュメモリ２
２上のキャッシュスロット２７５と同じ容量を持つキャ
ッシュスロット２７６を割当てる。その後、キャッシュ
スロット２７５内のＦＢＡブロック２５４−０の先頭ア
ドレスをコピ−元アドレスとして設定する。またコピ−
先アドレスとしてキャッシュスロット２７６内のＦＢＡ
ブロック２５４−１の先頭アドレスを設定し、転送バイ
ト数としてＦＢＡブロック２５４−０の先頭からＲ５
１２５のデ−タフィ−ルドまでのバイト数を設定する。
以上によりコピ−転送のセットアップ処理が終了し、続
く処理２６０３によりコピ−転送の開始をチャネル制御
部２１に指示する。これによりコピ−転送２７１（図２
７）が開始される。なお、上記の転送バイト数として
は、ＦＢＡブロック２５４−０の先頭からＲ５ １２５
のカウントフィ−ルド（Ｃ）までのバイト数を設定する
ようにしてもよいし、ＦＢＡブロック２５５−０の最終
アドレスまでのバイト数を設定するようにしてもよい。
キャッシュメモリ間のコピ−転送処理は、チャネル制御
部２１に実行され、チャネル制御プロセッサは、処理２
６０４によりコピ−処理の実行状態を監視する。処理２
６０４によりコピ−転送処理の終了を検知すると処理２
６０５によりコピ−転送が正常に終了したかを判定す
る。この判定によりコピ−処理が異常終了したと判断さ
れた場合、処理１５０６によりライトコマンドの異常終
了を処理装置１に報告し処理を終了する。処理２６０５
によりコピ−処理が正常終了したと判断された場合、も
しくは処理２６０１により処理装置１から更新デ−タを
受領する前のコピ−処理が不要であると判断された場合
は、処理１５０１を実行する。処理１５０１から処理１
５０８までの処理は、第１の実施例の図１５と同じであ
るため説明を省略する。

【００４７】処理１５０７により処理装置１からのライ
トコマンドが形式書き込み系のコマンドでないと判断さ
れた場合、処理２６０６により転送を終了したＦＢＡブ
ロックの残りのデ−タをキャッシュメモリ間でコピ−が
必要であるかを判定する。図２７の例では、処理装置１
からのデ−タ転送は、ＦＢＡブロック２５５の途中で終
わっている。この状態では、ＦＢＡブロックとして完全
に２つのキャッシュメモリ上に存在することにならな
い。したがって、ＦＢＡブロック２５５−０のＲ５以降
のデ−タをＦＢＡブロック２５５−１にコピ−する必要
がある。処理２６０６から処理２６０９においてこのコ
ピ−処理２７３（図２７）を実行する。コピ−手順につ
いては先に説明したＦＢＡブロック２５４−０のコピ−
手順と同様であるため説明を省略する。以上のライトコ
マンド処理により処理装置１より更新対象となったＣＫ
Ｄレコ−ドを格納するＦＢＡブロックは、必ず２つの不
揮発キャッシュメモリ上に存在することになる。

【００４８】（デステ−ジ処理）次に、処理装置１から
更新されたデ−タをＦＢＡディスク装置３へ格納するデ
ステ−ジ処理について説明する。本実施例においても第
１の実施例同様、ＦＢＡディスク装置３へのデ−タ格納
処理は、処理装置１からのデ−タ更新要求とは非同期に
実行する。ライトペンディングＳＣＢ１１０の管理方式
は、第１の実施例と同様の管理であるが、本実施例で
は、２重化されたキャッシュスロットを、それぞれ独立
したライトペンディングＳＣＢ１１０により管理する
が、図１８に示すライトペンディングＳＣＢチェインに
は、いずれか一方のライトペンディングＳＣＢ１１０を
登録する。ライトペンディングＳＣＢ１１０が存在する
場合、ドライブ制御プロセッサ２６は、ライトペンディ
ングＳＣＢＬＲＵポインタによりポイントされるＳＣＢ
を確保して図２８に示すデステ−ジ処理を実行する。

【００４９】デステ−ジ処理では、まず処理２８０１に
よりキャッシュスロット内のＦＢＡブロックのキャッシ
ュメモリ間コピ−処理が必要であるかを判定する。この
判定は、１回のＦＢＡディスク装置へのライト要求によ
り一つのＣＫＤトラック内の更新デ−タを一括して書き
込みを行なっても、障害によりデ−タを消失させないよ
うにするためである。具体的な例を、図２９を参照して
説明する。あるＣＫＤトラックに対応するキャッシュス
ロットが４つのＦＢＡブロックから構成されていて、第
３のＦＢＡブロック２５３を除く３つのＦＢＡブロック
に更新デ−タが含まれると仮定する。この場合、キャッ
シュスロット内の更新デ−タを含むＦＢＡブロックを１
回のＦＢＡディスク装置へのライト要求により書き込み
を行なうためには、上記４つのＦＢＡブロックを一括し
て書き込む必要がある。ＦＢＡブロック２５３は、更新
デ−タを含んでいないため、一つのキャッシュメモリに
しか存在しない場合がある。このような状態において、
ＦＢＡブロック２５３をＦＢＡディスク装置３へ書き込
み中にキャッシュメモリに障害が発生すると、ＦＢＡブ
ロック２５３を消失してしまう。したがって、ＦＢＡブ
ロック２５３を含めてＦＢＡディスク装置３への書き込
み要求範囲のＦＢＡブロックの全てを２つのキャッシュ
メモリに２重化することにより上記問題を解決する。

【００５０】処理２８０１により、キャッシュメモリ間
コピ−が必要であると判断された場合、処理２８０２に
より不揮発キャッシュメモリ２２、２３に対し、コピ−
転送をセットアップする。このセットアップ処理は、転
送元のキャッシュメモリとそのアドレス、転送先のキャ
ッシュメモリとそのアドレス、およびコピ−転送バイト
数をチャネル制御部２１に設定する処理である。図２９
の例では、ＦＢＡブロック２５３−０の先頭アドレスを
コピ−元アドレスとして設定する。またコピ−先アドレ
スとしてＦＢＡブロック２５３−１の先頭アドレスを設
定し、転送バイト数として一ＦＢＡブロック分のバイト
数を設定する。以上によりコピ−転送のセットアップ処
理が終了し、続く処理２８０３によりコピ−転送を開始
をドライブ制御部２４に指示する。これによりコピ−転
送２９１（図２９）が開始される。

【００５１】キャッシュメモリ間のコピ−転送処理は、
ドライブ制御部２４に実行され、ドライブ制御プロセッ
サ２６は、処理２８０４によりコピ−処理の実行状態を
監視する。処理２８０４によりコピ−転送処理の終了を
検知すると、処理１９０１により不揮発キャッシュメモ
リ２２、２３のいずれかを選択し、処理２８０５を実行
する。処理２８０５では、処理１９０１で選択したキャ
ッシュメモリ以外のキャッシュメモリ上のデステ−ジ対
象となったＣＫＤトラックに対応するキャッシュスロッ
トを管理するＳＣＢ１１０−１内のＳＣＢ状態フラグ１
１０１にリ−ド属性フラグを設定する。これは、ＦＢＡ
ディスク装置３へのデステ−ジ処理中にデステ−ジ対象
となったＣＫＤトラックに対し、処理装置１からアクセ
ス要求があった場合、処理装置１からのアクセス要求が
デ−タ読出し要求ならば、デステ−ジ処理に利用してい
ないキャッシュスロットにより当該アクセス要求を実行
させるためである。なお、処理装置１からのアクセス要
求がデ−タ更新要求の場合、またはアクセス対象ＣＫＤ
レコ−ドがデステ−ジ処理に利用していないキャッシュ
スロットに存在しない場合は、デステ−ジ処理が終了す
るまで処理装置からのアクセス要求は待ち状態となる。
処理２８０５に続く処理１９０２から、処理１９０７ま
での処理は、キャッシュスロット上の更新デ−タを含む
ＦＢＡブロックのＦＢＡディスク装置３への書き込み処
理であり、第１の実施例の図１９と同じため説明を省略
する。ＦＢＡディスク装置３への書き込み処理が終了す
ると、処理２８０６により書き込みを終了したキャッシ
ュスロットを管理するＳＣＢ１１０内の更新ＦＢＡブロ
ックビットマップ１１０９を消去する。この消去処理
は、２重化されたキャッシュスロットを管理する２つの
ＳＣＢ１１０に対し実行され、続く処理２８０７により
処理２８０５により設定したＳＣＢのリ−ド属性を解除
し、処理を終了する。

【００５２】なお、デステ−ジ処理が終了したキャッシ
ュスロットを管理するＳＣＢ１１０は、再利用可能ＳＣ
Ｂチェインに登録される。この登録処理は、２重化され
た一方のキャッシュスロットを管理するＳＣＢ１１０を
再利用可能ＳＣＢチェインのＭＲＵ側に登録し、他のキ
ャッシュスロットを管理するＳＣＢ１１０を再利用可能
ＳＣＢチェインの中央に登録する。

【００５３】本発明によれば、ＦＢＡディスク装置から
読出された直後のキャッシュスロットは、２つの不揮発
キャッシュメモリ２２、２３上に２重化されて格納され
る。当該キャッシュスロットに更新デ−タが存在せず、
処理装置１からのアクセス頻度が低い場合、一方のキャ
ッシュメモリ上のキャッシュスロットが削除され１重化
され、さらにアクセス頻度が低いキャッシュスロット
は、いずれのキャッシュメモリにも存在しなくなる。こ
れにより、キャッシュメモリの有効利用が図れ、処理装
置１からアクセス対象となるデ−タがキャッシュメモリ
上に存在する確率が高くなり、高性能なディスクキャッ
シュ装置が提供できる。

【００５４】また、１重化状態となったキャッシュスロ
ットに対して処理装置１からデ−タ更新要求が発行され
た場合、更新デ−タを含むＦＢＡブロックは２つの不揮
発キャッシュメモリ２２、２３に２重化される。これに
より、ＦＢＡデイスク装置においてＣＫＤディスク装置
をエミュレ−トする際にも、ライトアフタキャッシュ制
御が適応できる。さらに、ＦＢＡディスク装置３へのラ
イトコマンド発行回数を削減するため、一つのキャッシ
ュスロット上の更新デ−タを含むＦＢＡブロックは一括
書き込みを行なう。この際、更新デ−タを含まないＦＢ
ＡブロックもＦＢＡデイスク装置に書き込むことがある
が、このようなＦＢＡブロックも２つの不揮発キャッシ
ュメモリに２重化されて格納されているため、ＦＢＡデ
ィスク装置３への書き込み中に障害が発生してもデ−タ
を消失することはない。

【００５５】

【発明の効果】本発明は、以上説明したように構成され
ているので以下に記載されるような効果を奏する。 （１）処理装置からアクセス要求のあったＣＫＤレコ−
ドを含むＦＢＡブロックの全てが複数のキャッシュメモ
リにＦＢＡディスク装置から読出され格納される。キャ
ッシュメモリ上の更新デ−タを含むＦＢＡブロックのＦ
ＢＡデイスク装置への書き込み処理、すなわちデステ−
ジ処理中に一方のキャッシュメモリに障害が発生して
も、他のキャッシュメモリからデステ−ジ処理が再開で
きる。このため、ＦＢＡディスク装置において、ＣＫＤ
ディスク装置をエミュレ−トしても、処理装置からのア
クセス対象以外のレコ−ドを破壊することがないという
効果が得られる。また、ＦＢＡディスク装置においてＣ
ＫＤディスク装置をエミュレ−トする場合にも、処理装
置１からのデ−タ更新要求とは非同期にＦＢＡディスク
装置へのデ−タ格納処理を実行するライトアフタキャッ
シュ方式が適応できるという効果、また、処理装置から
のデ−タ更新処理の際、ディスク装置の機械的動作時間
を削減できるという効果が得られる。また、ＦＢＡデイ
スク装置３とキャッシュメモリ間のデ−タ転送と、キャ
ッシュメモリと処理装置１とのデ−タ転送を並行して実
行でき、かつその排他単位がＦＢＡブロックであるた
め、処理装置から入出力要求を受け取ってから、実際に
デ−タ転送を開始するまでの時間を短縮できるという効
果が得られる。 （２）ＦＢＡディスク装置から読出された直後のキャッ
シュスロットは、２つのキャッシュメモリ２２、２３上
に２重化されて格納される。当該キャッシュスロットに
更新デ−タが存在せず、処理装置１からのアクセス頻度
が低い場合、一方のキャッシュメモリ上のキャッシュス
ロットが削除され１重化され、さらにアクセス頻度が低
いキャッシュスロットは、いずれのキャッシュメモリに
も存在しなくなる。これにより、キャッシュメモリの有
効利用が図れ、処理装置からアクセス対象となるデ−タ
がキャッシュメモリ上に存在する確率が高くなり、高性
能なディスクキャッシュ装置を提供できるという効果が
得られる。 （３）１重化状態となったキャッシュスロットに対して
処理装置からデ−タ更新要求が発行された場合、更新デ
−タを含むＦＢＡブロックは２つのキャッシュメモリに
２重化される。これにより、１重化状態となったキャッ
シュスロットに対してもライトアフタキャッシュ方式が
適応でき、処理装置からのデ−タ更新処理の応答時間を
短縮できるという効果が得られる。 （４）更新デ−タを含むＦＢＡブロックａとｃの間に更
新デ−タを含まないＦＢＡブロックｂが存在しても、更
新デ−タを含まないＦＢＡブロックｂを２つのキャッシ
ュメモリに２重化する。これにより、ＦＢＡブロックａ
からｃを一括してＦＢＡディスク装置に格納してもディ
スク装置への書き込み中に障害が発生してもデ−タを消
失することはなく、デステ−ジ処理の際のＦＢＡディス
ク装置へのライト要求発行回数を削減できるという効果
が得られる。 （５）キャッシュメモリを不揮発キャッシュメモリとす
ることにより、電源障害が発生してもキャッシュメモリ
中の更新レコードを保持できるという効果が得られる。

【図面の簡単な説明】

【図１】本発明の一実施例を示す制御構成を示すブロッ
ク図である。

【図２】ＣＫＤディスク装置をＦＢＡディスク装置にお
いてエミュレ−トする際のデ−タ格納形式である。

【図３】デ−タ読出し用チャネルプログラムの流れ図で
ある。

【図４】シ−クコマンド処理の流れ図である。

【図５】セットセクタコマンドの処理の流れ図である。

【図６】サ−チコマンド処理の流れ図である。

【図７】リ−ドコマンド処理の流れ図である。

【図８】ドライブ制御プロセッサへのリクエストブロッ
ク（ＲＢ）の構成図である。

【図９】キャッシュメモリへのロ−ド処理の流れ図であ
る。

【図１０】Ｈｉｔ／Ｍｉｓｓ判定テ−ブルとＳＣＢとの
関係図である。

【図１１】スロットコントロ−ルブロック（ＳＣＢ）の
構成図である。

【図１２】図９の処理９０７の詳細な流れ図である。

【図１３】デ−タ読出し処理を説明する概略図である。

【図１４】デ−タ書き込み用チャネルプログラムの流れ
図である。

【図１５】ライトコマンド処理の流れ図である。

【図１６】図１５の処理１５０３の詳細な流れ図であ
る。

【図１７】デ−タ更新処理を説明する概略図である。

【図１８】更新デ−タを含むキャッシュスロットを管理
するＳＣＢの関係図である。

【図１９】デステ−ジ処理の流れ図である。

【図２０】デステ−ジ対象ＦＢＡブロックの範囲を示す
図である。

【図２１】デステ−ジ処理を説明する概略図である。

【図２２】第２の実施例におけるスロットコントロ−ル
ブロック（ＳＣＢ）の構成図である。

【図２３】第２の実施例におけるＨｉｔ／Ｍｉｓｓ判定
テ−ブルとＳＣＢの関係図である。

【図２４】第２の実施例における空きＳＣＢの関係図で
ある。

【図２５】第２の実施例におけるＨｉｔ／Ｍｉｓｓ判定
処理の流れ図である。

【図２６】第２の実施例におけるライトコマンド処理の
流れ図である。

【図２７】第２の実施例のライトコマンド処理における
デ−タの流れを示す図である。

【図２８】第２の実施例におけるデステ−ジ処理の流れ
図である。

【図２９】第２の実施例のデステ−ジ処理におけるデ−
タの流れを示す図である。

【符号の説明】

１ 処理装置 ２ 制御装置 ２１ チャネル制御 ２１ ドライブ制御 ２２、２３ 不揮発キャッシュメモリ ２５ チャネル制御プロセッサ ２６ ドライブ制御プロセッサ ２７ 制御メモリ ３ 固定長記録形式のディスク装置

───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐藤 孝夫 神奈川県川崎市麻生区王禅寺1099番地 株式会社日立製作所 システム開発研究 所内 (72)発明者 一ノ宮 弘 東京都小平市上水本町５丁目22番１号 株式会社日立マイコンシステム内 (72)発明者 竹内 久治 神奈川県小田原市国府津2880番地 株式 会社日立製作所 ストレージシステム事 業部内 (72)発明者 山本 彰 神奈川県川崎市麻生区王禅寺1099番地 株式会社日立製作所 システム開発研究 所内 (56)参考文献 特開 平１−306917（ＪＰ，Ａ) 特開 平２−264335（ＪＰ，Ａ) 特開 平４−4422（ＪＰ，Ａ) 特開 平１−303547（ＪＰ，Ａ) 特開 平３−246713（ＪＰ，Ａ) 特開 平４−84215（ＪＰ，Ａ) 実願昭63−104415号（実開 平２− 27234号）の願書に添付した明細書及び 図面の内容を撮影したマイクロフィルム （ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 12/08 G06F 3/06

Claims (8)

(57)【特許請求の範囲】
1. 【請求項１】 可変長記録形式の記憶処理インタフェ−
   スを用いるプログラムを実行する処理装置と、固定長記
   録形式の直接アクセス型の記憶装置とを接続し、複数の
   キャッシュメモリを備え、前記処理装置より発行される
   前記記憶装置との間のデ−タ転送、およびそれに関連し
   た動作を指示するチャネルコマンドに応答し、前記記憶
   装置において可変長記録形式のデ−タ記憶処理をエミュ
   レ−トするディスクキャッシュ制御装置であって、 前記チャネルコマンドが入出力対象とするレコ−ドを含
   む前記記憶装置上の固定長ブロックが、前記キャッシュ
   メモリ上に格納されているかを判定する手段と、 前記チャネルコマンドがデ−タ更新要求のとき、更新対
   象レコ−ドを含む前記記憶装置上の固定長ブロックが、
   前記判定手段により一つのキャッシュメモリにのみ存在
   すると判断された場合、 前記固定長ブロックが存在するキャッシュメモリ以外の
   キャッシュメモリを一つ以上選択し、固定長ブロックを
   割り当てる手段と、 前記一つのキャッシュメモリの固定長ブロック内の前記
   更新対象レコ−ドを含む領域、あるいは含まない領域、
   あるいは前記固定長ブロックの全ての領域を前記選択さ
   れたキャッシュメモリの割り当てられた固定長ブロック
   に複写する手段と、 前記一つのキャッシュメモリおよび選択されたキャッシ
   ュメモリの固定長ブロックに、前記処理装置からの更新
   レコ−ドを格納する手段と、 前記更新レコ−ドを格納した時点で、前記処理装置に前
   記チャネルコマンドの終了を報告する手段と、 更新対象レコ−ドを含む前記記憶装置上の固定長ブロッ
   クが、前記判定手段により複数のキャッシュメモリのい
   ずれにも格納されていないと判断された場合、前記更新
   対象レコードを含む固定長ブロックを前記記憶装置から
   読み出し、前記複数のキャッシュメモリに格納する手段
   を備えることを特徴とするディスクキャッシュ制御装
   置。
2. 【請求項２】 請求項１記載のディスクキャッシュ制御
   装置において、 前記チャネルコマンドがデ−タ読出し要求のとき、前記
   判定手段により、前記読出し対象レコードを含む固定長
   ブロックが前記複数のキャッシュメモリのうちのいずれ
   のキャッシュメモリにも格納されていないと判断された
   場合、前記読出し対象レコードを含む固定長ブロックを
   前記記憶装置から読出し、前記複数のキャッシュメモリ
   のうちの二つ以上のキャッシュメモリに格納する手段
   と、 前記読出し対象レコードを含む固定長ブロックを格納し
   たキャッシュメモリのうち、いずれか一つのキャッシュ
   メモリを選択する選択手段と、 前記選択手段により選択したキャッシュメモリから前記
   読出しレコ−ドを読出し、前記処理装置に転送する手段
   と、 を備えることを特徴とするディスクキャッシュ制御装
   置。
3. 【請求項３】 請求項１記載のディスクキャッシュ制御
   装置において、 前記チャネルコマンドがデ−タ更新要求の場合、前記判
   定手段により、前記更新対象レコードを含む固定長ブロ
   ックが前記複数のキャッシュメモリのうちのいずれのキ
   ャッシュメモリにも格納されていないと判断された場
   合、前記更新対象レコードを含む固定長ブロックを前記
   記憶装置から読出し、前記複数のキャッシュメモリのう
   ちの二つ以上のキャッシュメモリに格納する手段と、 前記更新対象レコードを含む固定長ブロックを格納した
   キャッシュメモリの全ての前記更新対象レコードを含む
   固定長ブロックに前記処理装置からの更新レコ−ドを格
   納する手段と前記更新レコ−ドを格納した時点で、前記
   処理装置に前記チャネルコマンドの終了を報告する手段
   と、 を備えることを特徴とするディスクキャッシュ制御装
   置。
4. 【請求項４】 請求項１記載のディスクキャッシュ制御
   装置において、 前記チャネルコマンドがデ−タ読出し要求のとき、前記
   判定手段により読出し対象レコ−ドを含む前記記憶装置
   上の固定長ブロックが複数のキャッシュメモリに存在す
   ると判断された場合、前記キャッシュメモリのうちのい
   ずれか一つのキャッシュメモリを選択する選択手段と、 前記選択手段により選択されたキャッシュメモリから前
   記読出し対象レコ−ドを読出し、前記処理装置に転送す
   る手段と、 を備えることを特徴とするディスクキャッシュ制御装
   置。
5. 【請求項５】 請求項１記載のディスクキャッシュ制御
   装置において、 前記チャネルコマンドがデ−タ更新要求のとき、前記判
   定手段により前記更新対象レコ−ドを含む前記記憶装置
   上の固定長ブロックが二つ以上のキャッシュメモリに存
   在すると判断された場合、前記更新対象レコ−ドを含む
   固定長ブロックが存在するキャッシュメモリの全ての前
   記更新対象レコ−ドを含む固定長ブロックに前記処理装
   置からの更新レコ−ドを格納する手段と前記更新レコ−
   ドを二つ以上のキャッシュメモリに格納した時点で、前
   記処理装置に前記チャネルコマンドの終了を報告する手
   段と、 を備えることを特徴とするディスクキャッシュ制御装
   置。
6. 【請求項６】 請求項１、請求項３、請求項５のいずれ
   かの請求項記載のディスクキャッシュ制御装置におい
   て、 前記キャッシュメモリ上で前記更新レコ−ドを格納した
   固定長ブロック（更新ブロック）が連続しておらず、前
   記更新ブロックと更新ブロックの間に更新レコ−ドの格
   納されていない固定長ブロック（未更新ブロック）が存
   在するキャッシュメモリを検索する手段と、 前記検索手段により未更新ブロックが一つのキャッシュ
   メモリにのみ存在する場合、該一つのキャッシュメモリ
   以外の更新ブロックが存在するキャッシュメモリに前記
   一つのキャッシュメモリ上の未更新ブロックを複写する
   手段と、 を備えることを特徴とするディスクキャッシュ制御装
   置。
7. 【請求項７】 請求項１、請求項３、請求項５のいずれ
   かの請求項記載のディスクキャッシュ制御装置におい
   て、 前記キャッシュメモリ上の前記更新レコ−ドを格納した
   固定長ブロックを前記記憶装置に格納する際、前記固定
   長ブロックが格納されているキャッシュメモリのうち、
   いずれか一つのキャッシュメモリを選択する選択手段
   と、 前記選択手段により選択したキャッシュメモリ上の前記
   更新レコ−ドを格納した固定長ブロックを前記記憶装置
   上に書き込む手段と、 前記選択手段により選択されなかったキャッシュメモリ
   により、前記処理装置からのデ−タ読出し要求を実行す
   る手段と、 を備えることを特徴とするディスクキャッシュ制御装
   置。
8. 【請求項８】 請求項１記載のディスクキャッシュ制御
   装置において、前記キャッシュメモリを不揮発キャッシ
   ュメモリとしたことを特徴とするディスクキャッシュ制
   御装置。