JP3416567B2 - Reference signal generation circuit - Google Patents
Reference signal generation circuitInfo
- Publication number
- JP3416567B2 JP3416567B2 JP13266999A JP13266999A JP3416567B2 JP 3416567 B2 JP3416567 B2 JP 3416567B2 JP 13266999 A JP13266999 A JP 13266999A JP 13266999 A JP13266999 A JP 13266999A JP 3416567 B2 JP3416567 B2 JP 3416567B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- controlled oscillator
- voltage controlled
- frequency
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Processing Of Color Television Signals (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は入力されたバースト
信号と同期した基準信号を得る基準信号発生回路に関
し、詳しくは、複数のテレビジョン方式に対応して周波
数の異なる複数の基準信号すなわち色復調用基準副搬送
波を発生することができる回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a reference signal generating circuit for obtaining a reference signal in synchronization with an input burst signal, and more specifically, a plurality of reference signals having different frequencies corresponding to a plurality of television systems, that is, color demodulation. The present invention relates to a circuit capable of generating a reference subcarrier for use.
【０００２】[0002]
【従来の技術】複数のテレビジョン方式として、ＮＴＳ
Ｃ、ＰＡＬ、ＳＥＣＡＭの３方式が良く知られており、
特にＮＴＳＣ方式とＰＡＬ方式が世界で広く使用されて
いる。更に、ＰＡＬ方式から分かれたＰＡＬ−Ｎ方式及
びＰＡＬ−Ｍ方式もある。４つの方式、ＮＴＳＣ、ＰＡ
Ｌ−Ｎ、ＰＡＬ−Ｍ、そしてＰＡＬに使用される基準副
搬送波の周波数は、それぞれ、３．５７９５４５ＭＨ
ｚ、３．５８２０５６ＭＨｚ、３．５７５６１１ＭＨ
ｚ、４．４３３６１９ＭＨｚである。2. Description of the Related Art NTS is used as a plurality of television systems.
The three methods of C, PAL and SECAM are well known,
Especially, the NTSC system and the PAL system are widely used in the world. Furthermore, there are PAL-N and PAL-M systems which are different from the PAL system. 4 methods, NTSC, PA
The frequencies of the reference subcarriers used for L-N, PAL-M, and PAL are 3.579545 MH, respectively.
z, 3.582056MHz, 3.575611MH
z, 4.433619 MHz.
【０００３】従来の基準搬送波発生回路として、図８に
示すようなＰＬＬ（位相制御ループ）を用いたＡＰＣ
（自動位相制御）方式の回路が広く用いられている。An APC using a PLL (phase control loop) as shown in FIG. 8 as a conventional reference carrier wave generation circuit.
(Automatic phase control) type circuits are widely used.
【０００４】図８において、電圧制御発振器（ＶＣＸ
Ｏ）１は、外付けされた水晶発振子２の共振周波数（例
えば３．５８ＭＨｚ）によってほぼ決まる安定した周波
数ｆre fの発振出力信号を出力する。以後の説明におい
て、周波数ｆrefの発振出力信号を単に発振出力信号ｆ
refと記すことがある。他の信号名とその周波数との関
係についても同様に、敢えて区別する必要が無い場合は
適宜いずれかの表現を用いる。In FIG. 8, a voltage controlled oscillator (VCX
O) 1 outputs an oscillation output signal of substantially determined stable frequency f re f by externally attached crystal oscillator 2 of the resonance frequency (e.g. 3.58 MHz). In the following description, the oscillation output signal of the frequency f ref is simply referred to as the oscillation output signal f
Sometimes referred to as ref . Similarly, with respect to the relationship between other signal names and their frequencies, if there is no need to distinguish them, any expression will be used as appropriate.
【０００５】バーストゲート３は、クロマ信号入力Ｃin
からバースト信号ｆSCを取り出す。発振出力信号ｆref
とバースト信号ｆSCはＡＰＣ回路４の位相比較器４ａに
入力され、両信号の位相比較出力信号ΔｆSCが位相比較
器４ａから出力される。位相比較出力信号ΔｆSCは低域
通過フィルタ（ＬＰＦ）４ｂで平滑化された後、電圧制
御発振器１の制御端子にフィードバックされる。The burst gate 3 has a chroma signal input Cin.
The burst signal f SC is taken out from. Oscillation output signal f ref
And the burst signal f SC are input to the phase comparator 4a of the APC circuit 4, and the phase comparison output signal Δf SC of both signals is output from the phase comparator 4a. The phase comparison output signal Δf SC is smoothed by the low pass filter (LPF) 4b and then fed back to the control terminal of the voltage controlled oscillator 1.
【０００６】電圧制御発振器１はこのフィードバックさ
れた信号電圧によって制御される。この結果、電圧制御
発振器１の発振出力信号ｆrefは、バースト信号ｆSCと
同一周波数、同一位相になるように制御されることにな
る。こうして、バースト信号ｆSCと同じ安定度の連続発
振信号ｆrefが基準副搬送波信号ｆCWとして得られる。The voltage controlled oscillator 1 is controlled by the signal voltage fed back. As a result, the oscillation output signal f ref of the voltage controlled oscillator 1 is controlled to have the same frequency and the same phase as the burst signal f SC . Thus, the continuous oscillation signal f ref having the same degree of stability as the burst signal f SC is obtained as the reference subcarrier signal f CW .
【０００７】上記のようなＡＰＣ方式の基準搬送波発生
回路は、コイルやコンデンサを用いていないので、機械
的な安定度、温度変化に対する安定度に優れていると共
に集積回路化に適している。また、水晶を用いた基準搬
送波発生回路による発振出力信号はフリーラン周波数の
ばらつきが非常に小さく、電圧制御端子による周波数可
変範囲は約±５００Ｈｚである。したがって、クロマ信
号が入力されると瞬時にバースト信号と同一周波数、同
一位相の連続発振信号が得られる。Since the APC type reference carrier wave generation circuit as described above does not use a coil or a capacitor, it is excellent in mechanical stability and stability against temperature changes and is suitable for integration into an integrated circuit. Further, the oscillation output signal of the reference carrier wave generation circuit using crystal has a very small variation in free-run frequency, and the frequency variable range by the voltage control terminal is about ± 500 Hz. Therefore, when the chroma signal is input, a continuous oscillation signal having the same frequency and the same phase as the burst signal is obtained instantly.
【０００８】[0008]
【発明が解決しようとする課題】しかし、前述のように
周波数可変範囲が狭いので、複数の異なる周波数の基準
搬送波を発生するためには、それぞれの周波数に対応す
る複数の水晶発振子が必要となる。However, since the variable frequency range is narrow as described above, a plurality of crystal oscillators corresponding to respective frequencies are required to generate a plurality of reference carriers of different frequencies. Become.
【０００９】一方、広い可変範囲を有する電圧制御発振
器（例えば、ＲＣ発振器）を用いて複数の異なる周波数
の基準搬送波を発生する場合は、フリーラン周波数から
バースト信号と同一周波数、同一位相の発振信号が得ら
れるまでの時間、つまりＡＰＣがロックするまでの時間
が長くなる。また、目的の発振周波数の近くの水平周波
数分だけ離れた周波数でロックがかかってしまうサイド
ロックと呼ばれる現象が生じ得る。On the other hand, when a plurality of reference carriers having different frequencies are generated by using a voltage controlled oscillator (for example, RC oscillator) having a wide variable range, an oscillation signal having the same frequency and the same phase as the burst signal from the free run frequency. Until the APC is locked, that is, until the APC locks. In addition, a phenomenon called side lock may occur in which a lock is applied at a frequency separated by a horizontal frequency near the target oscillation frequency.
【００１０】この現象を回避するには、発振周波数のば
らつきを抑え、周波数可変範囲を狭くすることが必要と
なるが、複数の異なる周波数の基準搬送波を発生させる
ことと両立させることが難しい。また、ＲＣ発振器は集
積回路化することが困難である。集積回路化すると、抵
抗Ｒ及びコンデンサＣのばらつきが大きくなるからであ
る。In order to avoid this phenomenon, it is necessary to suppress variations in the oscillation frequency and narrow the frequency variable range, but it is difficult to be compatible with the generation of a plurality of reference carriers of different frequencies. Further, it is difficult to integrate the RC oscillator into an integrated circuit. This is because the variation in the resistance R and the capacitor C increases when integrated into a circuit.
【００１１】前述したような複数のテレビジョン方式に
対応する複数の異なる周波数の基準搬送波を発生するた
めに、外付けの水晶発振子をそれぞれの周波数に応じて
複数種類用意し、切り替え使用する従来技術は、例えば
特公昭６３−２８５２１号公報に記載されている。In order to generate reference carriers of a plurality of different frequencies corresponding to a plurality of television systems as described above, a plurality of types of externally attached crystal oscillators are prepared according to each frequency and used by switching. The technique is described in, for example, Japanese Patent Publication No. 63-28521.
【００１２】また、ＰＬＬを用いたＡＰＣ回路において
低域通過フィルタ４ｂの通過帯域を狭くすると、同期ま
での時間が長くなり、安定度が悪くなるといった問題も
ある。低域通過フィルタの帯域を広くとって安定度を高
めながら、発振周波数の精度を高めた構成の従来例が特
開昭６３−８２０８４号公報に記載されている。この従
来例では、２つの電圧制御発振回路にそれぞれ水晶発振
子を設けて、二重ループのＰＬＬを形成することによ
り、発振周波数の安定性を高めている。Further, when the pass band of the low pass filter 4b is narrowed in the APC circuit using the PLL, there is a problem that the time until synchronization becomes long and the stability deteriorates. Japanese Patent Laid-Open No. 63-82084 discloses a conventional example in which the accuracy of the oscillation frequency is increased while increasing the stability by widening the band of the low-pass filter. In this conventional example, a crystal oscillator is provided in each of the two voltage controlled oscillation circuits to form a double loop PLL, thereby improving the stability of the oscillation frequency.
【００１３】しかし、このような従来技術には、回路が
複雑になり、回路スペースが増大し、コストが上昇する
といった問題点があった。特に、コスト低減、小型化等
での要求が厳しい機器において、特にこれらの点を解決
することが強く望まれていた。However, such a conventional technique has a problem that the circuit is complicated, the circuit space is increased, and the cost is increased. In particular, it has been strongly desired to solve these points particularly in equipment that is severely demanded for cost reduction, downsizing, and the like.
【００１４】本発明は上記のような従来の問題点に鑑
み、比較的簡単な回路構成により、省スペース、コスト
低減を図りながら、周波数の異なる複数のバースト信号
から複数の基準信号を選択的に、安定して発生すること
ができる基準信号発生回路を提供することを目的とす
る。In view of the above-mentioned conventional problems, the present invention selectively uses a plurality of reference signals from a plurality of burst signals of different frequencies while achieving space saving and cost reduction with a relatively simple circuit configuration. It is an object of the present invention to provide a reference signal generating circuit that can be stably generated.
【００１５】[0015]
【課題を解決するための手段】この課題を解決するた
め、本発明の第１の構成による基準信号発生回路は、制
御端子を備え、前記制御端子に与えられる信号に応じて
出力信号の発振周波数が変化する第１および第２の電圧
制御発振器を用いて構成される。そして、第１の電圧制
御発振器の出力信号をｊ分周する第１の分周器と、第２
の電圧制御発振器の出力信号をｋ分周する第２の分周器
と、第１及び第２の分周器の出力信号の位相比較を行う
第１の位相比較器と、第１の位相比較器の出力信号を平
滑化して第２の電圧制御発振器の制御端子に入力して帰
還制御の経路を形成する第１の低域通過フィルタと、第
２の電圧制御発振器の出力信号とバースト信号との位相
比較を行う第２の位相比較器と、第２の位相比較器の出
力信号を平滑化して第１の電圧制御発振器の制御端子に
入力して帰還制御の経路を形成する第２の低域通過フィ
ルタとを備える。ここで所望の周波数の連続基準周波数
信号は、第２の電圧制御発振器の出力信号から得られ
る。以上の基本構成に加えて更に、前記第２の位相比較
器から前記第１の電圧制御発振器への帰還制御を前記バ
ースト信号が有効な期間のみ有効にすると共に、前記第
１の位相比較器から前記第２の電圧制御発振器への帰還
制御を前記バースト信号が有効な期間以外の期間のみ有
効にする手段を備える。この基準信号発生回路は、比較
的簡単な回路構成により、周波数の異なる複数のバース
ト信号から複数の基準信号を選択的に、安定して発生す
ることが可能である。しかも２つの帰還ループによる制
御が安定する。 In order to solve this problem, the reference signal generating circuit according to the first aspect of the present invention is provided with a control terminal, and the oscillation frequency of the output signal according to the signal given to the control terminal. There Ru is constructed using the first and second voltage controlled oscillator is changed. A first frequency divider that divides the output signal of the first voltage controlled oscillator by j and a second frequency divider
A second frequency divider that divides the output signal of the voltage controlled oscillator by k, a first phase comparator that compares the phases of the output signals of the first and second frequency dividers, and a first phase comparison Low-pass filter for smoothing the output signal of the converter and inputting it to the control terminal of the second voltage-controlled oscillator to form a feedback control path, and the output signal and burst signal of the second voltage-controlled oscillator And a second phase comparator for smoothing the output signal of the second phase comparator and inputting it to the control terminal of the first voltage controlled oscillator to form a feedback control path. And a band pass filter. Here, the continuous reference frequency signal of the desired frequency is obtained from the output signal of the second voltage controlled oscillator. In addition to the above basic configuration, the second phase comparison
The feedback control from the voltage regulator to the first voltage controlled oscillator.
It is valid only during the period in which the
Feedback from the first phase comparator to the second voltage controlled oscillator
Control is available only during periods other than when the burst signal is valid.
Equipped with a means to be effective. This reference signal generation circuit
With a simple circuit configuration, multiple verses with different frequencies can be
To generate multiple reference signals selectively and stably
It is possible to Moreover, control by two feedback loops
He is stable.
【００１６】[0016]
【００１７】本発明の第１の構成による基準信号発生回
路の変形例として、上記の基本構成に加えて、更に、第
１の位相比較器から第２の電圧制御発振器への帰還制御
を所定期間のみ有効とし、前記所定期間以外の期間に対
する前記所定期間の長さの比であるデューティ比を可変
とした構成としてもよい。ＰＬＬのロックがかかるまで
は所定期間を十分長く（デューティ比を大きく）して電
圧制御発振器の周波数可変範囲を広くとることができ、
早く所望の周波数にすると共に、所望の周波数に達した
後は所定期間を短くして周波数の変動を抑えることがで
きる。 A reference signal generation circuit according to the first configuration of the present invention.
As a modified example of the path, in addition to the basic configuration described above, feedback control from the first phase comparator to the second voltage controlled oscillator is enabled only for a predetermined period, and the predetermined period for a period other than the predetermined period. The duty ratio, which is the ratio of the lengths of, may be variable . The predetermined period can be made sufficiently long (the duty ratio is large) until the PLL is locked, and the frequency variable range of the voltage controlled oscillator can be widened.
The desired frequency can be set quickly, and after reaching the desired frequency, the predetermined period can be shortened to suppress the frequency fluctuation.
【００１８】また、クロマ信号からバースト信号を取り
出すバーストゲート回路を更に備えていることが好まし
い。このバーストゲート回路に与えられる制御信号と、
バースト信号が有効な期間のみ上記の第２の位相比較器
から第１の電圧制御発振器への帰還制御を有効にするた
めの制御信号とは、同じものを用いることができる。It is preferable that a burst gate circuit for extracting a burst signal from the chroma signal is further provided. A control signal given to this burst gate circuit,
The same control signal can be used as the control signal for enabling the feedback control from the second phase comparator to the first voltage controlled oscillator only during the period when the burst signal is effective.
【００１９】第１の電圧制御発振器の出力信号の周波数
をα倍する逓倍器と、第２の電圧制御発振器の出力信号
の周波数を１／α倍する第３の分周器とを更に備え、第
１の電圧制御発振器の出力信号が前記逓倍器を経て第１
の分周器に入力され、第２の電圧制御発振器の出力信号
が逓倍器を経て第２の位相比較器に入力されると共に基
準信号として出力される構成が好ましい。逓倍器を用い
ることにより、安価で汎用の比較的低い周波数の水晶発
振子を使用することができる。Further provided is a multiplier for multiplying the frequency of the output signal of the first voltage controlled oscillator by α, and a third frequency divider for multiplying the frequency of the output signal of the second voltage controlled oscillator by 1 / α. The output signal of the first voltage-controlled oscillator passes through the multiplier and
It is preferable that the output signal of the second voltage controlled oscillator is input to the frequency divider of No. 2 and is input to the second phase comparator via the multiplier and is output as the reference signal. By using the multiplier, an inexpensive and general-purpose crystal oscillator having a relatively low frequency can be used.
【００２０】具体的な設計数値例として、αの値を４と
し、第１の電圧制御発振器の中心発振周波数を約４．４
３ＭＨｚとし、３．５７５６１１ＭＨｚ（ＰＡＬ−Ｍ方
式）のバースト信号が入力されるときは第１及び第２の
分周器の分周数であるｊ及びｋの値を１８６及び１５０
に設定し、３．５７９５４５ＭＨｚ（ＮＴＳＣ方式）の
バースト信号が入力されるときはｊ及びｋの値を２１８
及び１７６に設定し、３．５８２０５６ＭＨｚ（ＰＡＬ
−Ｎ方式）のバースト信号が入力されるときはｊ及びｋ
の値を１７７及び１４３に設定することが好ましい。更
に４．４３３６１９ＭＨｚのバースト信号が入力される
ときは第１の電圧制御発振器の出力信号を第２の位相比
較器に直接入力すれば、従来のＡＰＣ回路として動作す
る。As a concrete design numerical example, the value of α is 4, and the center oscillation frequency of the first voltage controlled oscillator is about 4.4.
When the burst signal of 3.575611 MHz (PAL-M system) is input at 3 MHz, the values of j and k, which are the frequency division numbers of the first and second frequency dividers, are 186 and 150.
When the burst signal of 3.579545 MHz (NTSC system) is input, the values of j and k are set to 218.
And 176, and 3.582056 MHz (PAL
-N system) j and k when a burst signal is input
It is preferred to set the value of to 177 and 143. Further, when a burst signal of 4.433619 MHz is input, if the output signal of the first voltage controlled oscillator is directly input to the second phase comparator, it operates as a conventional APC circuit.
【００２１】第１の電圧制御発振器の出力信号の周波数
をα倍する逓倍器等を用いない場合は、第１の電圧制御
発振器の中心発振周波数を約１７．７ＭＨｚとし、３．
５７５６１１ＭＨｚのバースト信号が入力されるときは
第１及び第２の分周器の分周数であるｊ及びｋの値を１
８６及び１５０に設定し、３．５７９５４５ＭＨｚのバ
ースト信号が入力されるときはｊ及びｋの値を２１８及
び１７６に設定し、３．５８２０５６ＭＨｚのバースト
信号が入力されるときはｊ及びｋの値を１７７及び１４
３に設定し、更に４．４３３６１９ＭＨｚのバースト信
号が入力されるときはｊ及びｋの値を共に２００に設定
することが好ましい。When a multiplier for multiplying the frequency of the output signal of the first voltage controlled oscillator by α is not used, the central oscillation frequency of the first voltage controlled oscillator is set to about 17.7 MHz.
When a burst signal of 557611 MHz is input, the values of j and k, which are frequency division numbers of the first and second frequency dividers, are set to 1
86 and 150, the values of j and k are set to 218 and 176 when the burst signal of 3.579545MHz is input, and the values of j and k are input when the burst signal of 3.582056MHz is input. 177 and 14
When the burst signal of 4.433619 MHz is input, it is preferable to set both the values of j and k to 200.
【００２２】本発明の第２の構成による基準信号発生回
路は、制御端子を備え、前記制御端子に与えられる信号
に応じて出力信号の発振周波数が変化する第１および第
２の電圧制御発振器を用いて構成される。さらに上記の
構成要素に加えて、第２の電圧制御発振器の出力信号と
前記バースト信号との位相比較を行う位相比較器と、位
相比較器の出力信号を平滑化して前記第２の電圧制御発
振器の制御端子に帰還する低域通過フィルタと、第１の
電圧制御発振器の出力信号周期のｍ倍に相当する第１の
時間を計時する第１のカウンタと、第２の電圧制御発振
器の出力信号周期のｎ倍に相当する第２の時間を計時す
る第２のカウンタと、第２の電圧制御発振器の出力信号
周期のｐ倍に相当し第２の時間より長い第３の時間を計
時する第３のカウンタと、第２及び第３の時間が共に第
１の時間より短ければ第２の電圧制御発振器の周波数を
下げ、第２及び第３の時間が共に第１の時間より長けれ
ば第２の電圧制御発振器の周波数を上げ、第２及び第３
の時間の間に前記第１の時間がある場合は第２の電圧制
御発振器の周波数を維持するような電圧を前記第２の電
圧制御発振器の制御端子に与える制御手段とを備える。
基準信号は、第２の電圧制御発振器の出力信号から得ら
れる。この構成も第１の構成と同様に、安定性に優れる
が周波数可変範囲の狭い水晶発振器（第１の電圧制御発
振器）と、比較的可変範囲を広くとれる第２の電圧制御
発振器とを併用している。このようにして、カウンタ等
を用いたディジタル制御を更に組み合わせて複数の周波
数のバースト信号に対応させている。A reference signal generating circuit according to a second configuration of the present invention includes first and second voltage controlled oscillators each having a control terminal and changing an oscillation frequency of an output signal according to a signal applied to the control terminal. Composed using. Further, in addition to the above-mentioned constituent elements, a phase comparator for performing phase comparison between the output signal of the second voltage controlled oscillator and the burst signal, and the second voltage controlled oscillator for smoothing the output signal of the phase comparator Low-pass filter that feeds back to the control terminal, a first counter that counts a first time corresponding to m times the output signal period of the first voltage-controlled oscillator, and an output signal of the second voltage-controlled oscillator. A second counter for counting a second time corresponding to n times the cycle and a third counter for counting a third time longer than the second time and corresponding to p times the output signal cycle of the second voltage controlled oscillator. 3 counter, if the second and third times are both shorter than the first time, the frequency of the second voltage controlled oscillator is lowered, and if the second and third times are both longer than the first time, the second Increase the frequency of the voltage controlled oscillator of the second and third
And a control means for applying a voltage to the control terminal of the second voltage controlled oscillator so as to maintain the frequency of the second voltage controlled oscillator when the first time is present between the times.
The reference signal is obtained from the output signal of the second voltage controlled oscillator. Similar to the first configuration, this configuration also uses a crystal oscillator (first voltage controlled oscillator) having excellent stability but a narrow frequency variable range and a second voltage controlled oscillator capable of a relatively wide variable range. ing. In this way, digital control using a counter or the like is further combined to deal with burst signals of a plurality of frequencies.
【００２３】好ましくは、第１のカウンタは、第１の電
圧制御発振器の出力信号を入力してｍ個の周期をカウン
トすると第１の信号を出力し、第２のカウンタは、第２
の電圧制御発振器の出力信号を入力してｎ個のパルスを
カウントすると第２の信号を出力し、第３のカウンタ
は、第２の電圧制御発振器の出力信号を入力してｎより
大なるｐ個のパルスをカウントすると第３の信号を出力
し、第２及び第３のカウンタは、第１の信号からわずか
に遅延した信号によってリセットされ、制御手段は、第
１の信号によって第２及び第３の信号をラッチする第１
及び第２のラッチと、第１及び第２のラッチの出力信号
をデコードして得られる信号を低域通過フィルタの入力
信号に重畳するデコーダとを含んでいる。Preferably, the first counter inputs the output signal of the first voltage controlled oscillator and outputs the first signal when counting m cycles, and the second counter outputs the second signal.
When the output signal of the voltage-controlled oscillator is input and n pulses are counted, a second signal is output, and the third counter inputs the output signal of the second voltage-controlled oscillator and p is larger than n. Counting a number of pulses outputs a third signal, the second and third counters are reset by a signal slightly delayed from the first signal, and the control means is controlled by the first signal by the second and third signals. First to latch the signal of 3
And a second latch, and a decoder that superimposes a signal obtained by decoding the output signals of the first and second latches on the input signal of the low pass filter.
【００２４】また、この構成でも、クロマ信号入力から
バースト信号を取り出すバーストゲート回路を更に備
え、更に、位相比較器から第２の電圧制御発振器への帰
還制御をバースト信号が有効な期間のみ有効にする手段
を備えていることが好ましい。Also in this configuration, a burst gate circuit for extracting the burst signal from the chroma signal input is further provided, and the feedback control from the phase comparator to the second voltage controlled oscillator is effective only during the effective period of the burst signal. It is preferable to provide a means for doing so.
【００２５】また、基準信号出力の発振周波数範囲を狭
くするために、第２の電圧制御発振器の出力信号の周波
数を１／α倍する分周器を更に備えることが好ましい。
この場合、第２の電圧制御発振器の出力信号が分周器を
経て位相比較器に入力されると共に基準信号出力として
出力される。Further, in order to narrow the oscillation frequency range of the reference signal output, it is preferable to further include a frequency divider for multiplying the frequency of the output signal of the second voltage controlled oscillator by 1 / α.
In this case, the output signal of the second voltage controlled oscillator is input to the phase comparator via the frequency divider and is output as the reference signal output.
【００２６】つまり、基準信号出力の周波数ｆCWは、ｆ
CW＝ｆA/α（ただしｆAは第２の電圧制御発振器の出力
信号の周波数）となりｆA、ｆREFに関して各定数、ｍ、
ｎ、ｐの値が満足すべき式は、
ｎ／ｆA ＜ｍ／ｆref ＜ｐ／ｆA
である。ここでこの式を変形すると、
（１／α）（ｎ／ｍ）ｆref ＜ｆCW＜（１／α）（ｐ／
ｍ）ｆref
となる。この式で、ｎ及びｐを１だけ変化させたときの
周波数の変化量は、ｆre f／（αｍ）となる。したがっ
て、αを大きくすると周波数の変化量を小さくすること
ができる。That is, the frequency f CW of the reference signal output is f
CW = f A / α (where f A is the frequency of the output signal of the second voltage controlled oscillator), and f A and f REF are constants, m,
The equations that the values of n and p should satisfy are: n / f A <m / f ref <p / f A. If this equation is transformed here, (1 / α) (n / m) f ref <f CW <(1 / α) (p /
m) f ref . In this equation, the amount of change in frequency when the n and p is changed by 1 is a f re f / (αm). Therefore, increasing α can reduce the amount of change in frequency.
【００２７】第２の構成における具体的な設計数値例と
して、第１の電圧制御発振器の中心発振周波数を約４．
４３ＭＨｚとし、αの値を４とし、３．５７５６１１Ｍ
Ｈｚのバースト信号が入力されるときは、第２及び第３
のカウンタのカウント数であるｎ及びｐの値を６６１０
及び６６０３に設定し、３．５７９５４５ＭＨｚのバー
スト信号が入力されるときは、ｍ及びｐの値を６６１７
及び６６１０に設定し、３．５８２０５６ＭＨｚのバー
スト信号が入力されるときはｍ及びｐの値を６６２２及
び６６１６に設定することが好ましい。更に４．４３３
６１９ＭＨｚのバースト信号が入力されるときは第１の
電圧制御発振器の出力信号を位相比較器に直接入力すれ
ばよい。As a concrete design numerical example in the second configuration, the center oscillation frequency of the first voltage controlled oscillator is about 4.
43MHz, α value is 4, 3.575611M
When the burst signal of Hz is input, the second and third
The values of n and p, which are the count numbers of the counter of 6610,
And 6603, and when the burst signal of 3.579545MHz is input, the values of m and p are 6617.
And 6610, and when a burst signal of 3.582056 MHz is input, it is preferable to set the values of m and p to 6622 and 6616. Further 4.433
When the 619 MHz burst signal is input, the output signal of the first voltage controlled oscillator may be directly input to the phase comparator.
【００２８】[0028]
【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings.
【００２９】（実施形態１）図１に本発明の第１の実施
形態に係る基準搬送波発生回路のブロック図を示す。図
１において、電圧制御発振器（ＶＣＸＯ）１１は、外付
けされた水晶発振子１２の共振周波数によってほぼ決ま
った安定した周波数の発振出力信号ｆrefを出力する。
一例として、４．４３３６１９ＭＨｚの水晶発振子１２
を用いる。(Embodiment 1) FIG. 1 shows a block diagram of a reference carrier wave generation circuit according to a first embodiment of the present invention. In FIG. 1, a voltage controlled oscillator (VCXO) 11 outputs an oscillation output signal f ref having a stable frequency substantially determined by the resonance frequency of an externally attached crystal oscillator 12.
As an example, the crystal oscillator 12 of 4.433619 MHz
To use.
【００３０】発振出力信号ｆrefは逓倍器１３にて４倍
の周波数の信号にされた後、第１の分周器（ＣＤ１）１
４にてｊ分周される。したがって第１分周器１４の出力
信号の周波数は４ｆref／ｊとなる。The oscillation output signal f ref is converted into a signal having a frequency four times higher by the multiplier 13, and then the first frequency divider (CD1) 1
It is divided by j at 4. Therefore, the frequency of the output signal of the first frequency divider 14 is 4f ref / j.
【００３１】本実施形態の基準搬送波発生回路は、第１
の電圧制御発振器（ＶＣＸＯ）１１とは別に、第２の電
圧制御発振器（ＣＶＣＯ）１５を備えている。この発振
器１５は、水晶発振子を使用しないで、周波数可変範囲
が第１の電圧制御発振器１１よりも広い電圧制御型ＲＣ
発振器であり、例えばマルチバイブレータ回路で構成さ
れる。この発振器１５の出力ｆAは、第２の分周器（Ｃ
Ｄ２）１６にてｋ分周される。したがって、第２分周器
１６の出力信号の周波数はｆA／ｋとなる。The reference carrier wave generation circuit of this embodiment has the first
In addition to the voltage controlled oscillator (VCXO) 11, the second voltage controlled oscillator (CVCO) 15 is provided. This oscillator 15 does not use a crystal oscillator, and has a wider frequency variable range than the first voltage controlled oscillator 11 and is a voltage controlled RC.
It is an oscillator and is composed of, for example, a multivibrator circuit. The output f A of this oscillator 15 is the second frequency divider (C
D2) 16 is divided by k. Therefore, the frequency of the output signal of the second frequency divider 16 is f A / k.
【００３２】第１分周器１４の出力信号４ｆref／ｊと
第２分周器１６の出力信号ｆA／ｋは、第１のＡＰＣ回
路１７を構成する第１の位相比較器１７ａに入力され、
両信号が位相比較された出力信号が位相比較器１７ａか
ら出力される。この出力信号は、後述する第１及び第２
のスイッチＳＷ１，ＳＷ２を通って第１の低域通過フィ
ルタ（ＬＰＦ）１７ｂで平滑された後、第２の電圧制御
発振器１５の制御端子にフィードバックされる。The output signal 4f ref / j of the first frequency divider 14 and the output signal f A / k of the second frequency divider 16 are input to the first phase comparator 17a constituting the first APC circuit 17. Is
An output signal obtained by comparing the phases of both signals is output from the phase comparator 17a. This output signal is the first and second
After being smoothed by the first low-pass filter (LPF) 17b through the switches SW1 and SW2, the feedback is fed back to the control terminal of the second voltage controlled oscillator 15.
【００３３】第２の電圧制御発振器１５は、このフィー
ドバックされた信号電圧によって制御される。この結
果、第２の電圧制御発振器１５の発振出力信号ｆAは、
第１の位相比較器１７ａに入力される２つの信号４ｆ
ref／ｊ及びｆA／ｋが同一周波数、同一位相になるよう
に制御されることになる。つまり、周波数に関して、The second voltage controlled oscillator 15 is controlled by this fed back signal voltage. As a result, the oscillation output signal f A of the second voltage controlled oscillator 15 is
Two signals 4f input to the first phase comparator 17a
Ref / j and f A / k will be controlled to have the same frequency and the same phase. That is, in terms of frequency
【００３４】[0034]
【数１】４ｆref／ｊ＝ｆA／ｋ の関係が成り立ち、仮にｊ＝ｋと設定すれば、## EQU1 ## The relationship of 4f ref / j = f A / k holds, and if j = k is set,
【００３５】[0035]
【数２】４ｆref＝ｆA
より、ｆrefの４倍の周波数の信号ｆAが第２の電圧制御
発振器１５の発振出力信号として得られることが分か
る。そして、ｊ及びｋの値を調整することにより、所望
の周波数の発振出力信号を第２の電圧制御発振器１５か
ら得ることができる。これについては、後に詳しく述べ
る。From 2f ref = f A , it can be seen that the signal f A having a frequency four times f ref is obtained as the oscillation output signal of the second voltage controlled oscillator 15. Then, by adjusting the values of j and k, the oscillation output signal of the desired frequency can be obtained from the second voltage controlled oscillator 15. This will be described in detail later.
【００３６】実際には、図１に示すように、第２の電圧
制御発振器１５の出力信号ｆAは第３の分周器１８で１
／４の周波数に分周された後、基準信号ｆCW（＝ｆA／
４）として出力される。またこの信号ｆA／４は、第２
のＡＰＣ回路１９を構成する第２の位相比較器１９ａに
入力される。Actually, as shown in FIG. 1, the output signal f A of the second voltage controlled oscillator 15 is 1 by the third frequency divider 18.
After being divided into a frequency of / 4, the reference signal f CW (= f A /
4) is output. Further, this signal f A / 4 is the second
Is input to the second phase comparator 19a forming the APC circuit 19 of FIG.
【００３７】他方、クロマ信号入力Ｃinからバーストゲ
ート回路２０によってバースト信号ｆSCが取り出され、
第２の位相比較器１９ａに入力される。位相比較器１９
ａは、入力された２つの信号ｆA／４及びｆSCの位相を
比較して位相比較出力信号ΔｆSCを出力する。この位相
比較出力信号ΔｆSCは、後述する第３のスイッチＳＷ３
を通って第２の低域通過フィルタ（ＬＰＦ）１９ｂで平
滑化された後、第１の電圧制御発振器１１の制御端子に
フィードバックされる。On the other hand, the burst signal f SC is taken out by the burst gate circuit 20 from the chroma signal input Cin,
It is input to the second phase comparator 19a. Phase comparator 19
The a compares the phases of the two input signals f A / 4 and f SC and outputs a phase comparison output signal Δf SC . This phase comparison output signal Δf SC is supplied to a third switch SW3 described later.
After being smoothed by the second low-pass filter (LPF) 19b, it is fed back to the control terminal of the first voltage controlled oscillator 11.
【００３８】バースト信号ｆSCと信号ｆA／４との間に
位相ずれがある場合は、そのずれに応じて位相比較器１
９ａが出力信号ΔｆSCを出力し、さらに低域通過フィル
タ１９ｂで平滑され、制御電圧として第１の電圧制御発
振器１１の制御端子にフィードバックされるので、その
発振出力信号ｆrefがまず補正される。その結果、第１
のＡＰＣ回路１７によって、第２の電圧制御発振器１５
の発振出力ｆAが補正される。このようにして、第１及
び第２ののＡＰＣ回路１７，１９を含む２重フィードバ
ック回路によって、バースト信号ｆSCと同一周波数、同
一位相となるように調整された信号ｆA／４が基準副搬
送波信号ｆCWとして得られる。When there is a phase shift between the burst signal f SC and the signal f A / 4, the phase comparator 1 is operated according to the shift.
9a outputs the output signal Δf SC , is further smoothed by the low pass filter 19b, and is fed back to the control terminal of the first voltage controlled oscillator 11 as a control voltage, so that the oscillation output signal f ref is first corrected. . As a result, the first
Of the second voltage controlled oscillator 15 by the APC circuit 17 of
The oscillation output f A of is corrected. In this way, the signal f A / 4 adjusted to have the same frequency and phase as the burst signal f SC by the dual feedback circuit including the first and second APC circuits 17 and 19 is used as the reference sub signal. Obtained as a carrier signal f CW .
【００３９】図２に、ＡＰＣ回路の具体例を示す。第１
のＡＰＣ回路１９を例にとって示している。第２のＡＰ
Ｃ回路１７についても同様の回路で構成することができ
る。スイッチＳＷ３の具体回路は省略しているが、位相
比較器１９ａとローパスフィルタ１９ｂとの間にトラン
ジスタ等を用いたスイッチング回路を挿入することで容
易に実現することができる。FIG. 2 shows a concrete example of the APC circuit. First
The APC circuit 19 is shown as an example. Second AP
The C circuit 17 can also be configured with a similar circuit. Although a specific circuit of the switch SW3 is omitted, it can be easily realized by inserting a switching circuit using a transistor or the like between the phase comparator 19a and the low-pass filter 19b.
【００４０】位相比較器１９ａは、二重平衡接続差動増
幅回路で構成されており、バースト信号ｆSCと信号ｆA
／４との積に相当する信号を出力する。この信号がロー
パスフィルタ１９ｂによって平滑されると、バースト信
号ｆSCと信号ｆA／４との位相差に応じた正又は負の電
圧信号が得られる。位相差がゼロの場合は電圧信号がゼ
ロとなる。The phase comparator 19a is composed of a double balanced connection differential amplifier circuit, and has a burst signal f SC and a signal f A.
The signal corresponding to the product of / 4 is output. When this signal is smoothed by the low-pass filter 19b, a positive or negative voltage signal corresponding to the phase difference between the burst signal f SC and the signal f A / 4 is obtained. When the phase difference is zero, the voltage signal becomes zero.
【００４１】つぎに、図３において図１及び図２の各信
号の波形を示しながら、本実施形態の基準搬送波発生回
路の動作を更に詳しく説明する。Next, the operation of the reference carrier wave generation circuit of this embodiment will be described in more detail by showing the waveforms of the signals of FIGS. 1 and 2 in FIG.
【００４２】図３は、左から右へ時間軸をとったときの
各信号の概略波形を示している。上から各波形について
順番に説明する。一番上の波形Ｃinはクロマ信号入力の
例である。波形ｆSCは、クロマ信号Ｃinからバーストゲ
ート回路２０によって取り出されたバースト信号であ
る。波形ｆrefは、第１の電圧制御発振器１１の出力信
号を示したものである。この信号ｆrefを逓倍器１３で
４倍の周波数にした後、分周器１４で１／ｊの周波数に
分周した信号４ｆref／ｊの波形がその下に描かれてい
る。なお、出力信号ｆrefは正弦波であるが、逓倍器１
３及び分周器１４を通ることにより波形整形が施されて
矩形波となる。その下には、第２の電圧制御発振器１５
の出力信号ｆAを第２の分周器１６で１／ｋの周波数に
分周した信号ｆA／ｋの波形が描かれている。図３で
は、信号ｆA／ｋが信号４ｆref／ｊより６０度程度進相
している状態に描かれている。FIG. 3 shows a schematic waveform of each signal when the time axis is taken from left to right. Each waveform will be described in order from the top. The top waveform Cin is an example of a chroma signal input. The waveform f SC is a burst signal extracted by the burst gate circuit 20 from the chroma signal Cin. The waveform f ref shows the output signal of the first voltage controlled oscillator 11. The frequency of this signal f ref is multiplied by 4 by the frequency multiplier 13 and then divided by the frequency divider 14 to a frequency of 1 / j, and the waveform of the signal 4 f ref / j is drawn therebelow. The output signal f ref is a sine wave, but the multiplier 1
Waveform shaping is performed by passing through 3 and the frequency divider 14 to form a rectangular wave. Below that, the second voltage-controlled oscillator 15
Of the output signal f A is divided by the second frequency divider 16 into a frequency of 1 / k, and the waveform of the signal f A / k is drawn. In FIG. 3, the signal f A / k is depicted as being advanced by about 60 degrees with respect to the signal 4f ref / j.
【００４３】これら２つの信号ｆA／ｋ及び４ｆref／ｊ
を位相比較器１７ａが比較して得られた信号、すなわち
比較出力がその下に描かれている。この比較出力は、位
相差分の幅を有する正のパルスである。These two signals f A / k and 4f ref / j
The signal obtained by the comparison of the phase comparator 17a, that is, the comparison output is drawn below the signal. This comparison output is a positive pulse having a phase difference width.
【００４４】その下の波形はバーストゲートパルスＢＧ
Ｐである。この信号は、バーストゲート２０と、第２の
ＡＰＣ回路１９のスイッチＳＷ３に制御信号として与え
られている。また、その反転信号（／ＢＧＰ）が第１の
ＡＰＣ回路１７の第１スイッチＳＷ１の制御に用いられ
ている。これにより、第２のＡＰＣ回路１９を含む帰還
ループはバーストゲートパルスＢＧＰがＨレベルの期
間、つまりバースト信号が有効な期間のみ有効とされ、
第１のＡＰＣ回路１７を含む帰還ループはバーストゲー
トパルスＢＧＰがＬレベルの期間、つまりバースト信号
が有効な期間以外の期間のみ有効とされる。したがっ
て、図３に示すように、ＳＷ１の出力信号は、その上の
比較出力とＢＧＰの反転信号との論理積となる。The waveform below is the burst gate pulse BG.
P. This signal is given to the burst gate 20 and the switch SW3 of the second APC circuit 19 as a control signal. The inverted signal (/ BGP) is used to control the first switch SW1 of the first APC circuit 17. As a result, the feedback loop including the second APC circuit 19 is enabled only during the period when the burst gate pulse BGP is at the H level, that is, the period when the burst signal is valid,
The feedback loop including the first APC circuit 17 is valid only during the period when the burst gate pulse BGP is at the L level, that is, the period other than the period when the burst signal is valid. Therefore, as shown in FIG. 3, the output signal of SW1 is the logical product of the comparison output thereon and the inverted signal of BGP.
【００４５】ＳＷ１出力信号の下にはＷＩＮＤＯＷ信号
が描かれている。この信号は、第１のＡＰＣ回路１７内
に第１スイッチＳＷ１と直列に接続された第２スイッチ
を制御するのに使用される。これにより、第１のＡＰＣ
回路１７を含む帰還ループは、ＷＩＮＤＯＷ信号がＨレ
ベルの期間のみ有効となる。したがって、図３に示すよ
うに、ＳＷ２の出力信号は、その上のＳＷ１出力信号と
ＷＩＮＤＯＷ信号との論理積となる。そして、ＷＩＮＤ
ＯＷ信号のＨレベル期間（すなわち、デューティ比）を
可変とすることにより、ループゲインを可変とする。一
例として、ＰＬＬのロックがかかるまではデューティ比
を１／２に設定してループゲインを比較的高く設定する
ことにより、第２の電圧制御発振器１５の周波数可変範
囲を広くとり、早く所望の周波数にする一方、所望の周
波数に達した後はデューティ比を１／４に下げてループ
ゲインを比較的小さく設定することにより周波数の変動
を抑えることができる。The WINDOW signal is drawn below the SW1 output signal. This signal is used to control the second switch connected in series with the first switch SW1 in the first APC circuit 17. As a result, the first APC
The feedback loop including the circuit 17 is valid only while the WINDOW signal is at the H level. Therefore, as shown in FIG. 3, the output signal of SW2 is the logical product of the SW1 output signal on it and the WINDOW signal. And WIND
The loop gain is made variable by making the H level period (that is, the duty ratio) of the OW signal variable. As an example, until the PLL is locked, the duty ratio is set to 1/2 and the loop gain is set to be relatively high, so that the frequency variable range of the second voltage controlled oscillator 15 is widened and the desired frequency is quickly obtained. On the other hand, after the desired frequency is reached, the fluctuation of the frequency can be suppressed by lowering the duty ratio to 1/4 and setting the loop gain to a relatively small value.
【００４６】ＷＩＮＤＯＷ信号は、４ｆref／ｊと同期
がとれており、位相及びパルス幅が相違する信号であ
り、分周器１４の出力信号４ｆref／ｊを作る過程にお
いて作成することができる。つまり、分周器１４の出力
を取り出す位置を適当に変えれば、ＷＩＮＤＯＷ信号を
得ることができる。The WINDOW signal is a signal that is synchronized with 4f ref / j and has a different phase and pulse width, and can be created in the process of producing the output signal 4f ref / j of the frequency divider 14. That is, by appropriately changing the position where the output of the frequency divider 14 is taken out, the WINDOW signal can be obtained.
【００４７】つぎに、本発明の第１の実施形態の基準搬
送波発生回路を用いて、異なる周波数の複数のバースト
信号ｆSCに対応する際の具体例について説明する。前述
のように、本実施形態の基準搬送波発生回路は、第１及
び第２の分周器１４，１６の分周数ｊ及びｋを適切に設
定することにより、複数のバースト信号周波数ｆSCに対
応することができる。Next, a specific example in which the reference carrier wave generating circuit of the first embodiment of the present invention is used to handle a plurality of burst signals f SC of different frequencies will be described. As described above, the reference carrier generation circuit according to the present embodiment sets the frequency division numbers j and k of the first and second frequency dividers 14 and 16 appropriately so that a plurality of burst signal frequencies f SC can be obtained. Can respond.
【００４８】第１のＡＰＣ回路１７を含むＰＬＬループ
は、式（数１）に示した４ｆref／ｊ＝ｆA／ｋの関係を
満たすように働く。一方、基準搬送波出力信号ｆCWはｆ
A／４に等しく、これがバースト信号ｆSCに等しくなる
ように制御されるから、式（数１）とｆA／４＝ｆSCと
から次式（数３）が得られる。The PLL loop including the first APC circuit 17 works so as to satisfy the relationship of 4f ref / j = f A / k shown in the equation (1). On the other hand, the reference carrier output signal f CW is f
Equals A / 4, because this is being controlled to be equal to the burst signal f SC, the following equation from equations (Equation 1) and f A / 4 = f SC (Equation 3) is obtained.
【００４９】[0049]
【数３】ｆref＝（ｊ／ｋ）ｆSC
この式に基づいて、具体的な複数のバースト信号周波数
ｆSCに対して、第１の電圧制御発振回路１１の出力周波
数ｆrefの変化が第１の電圧制御発信回路の出力周波数
可変範囲内（約±５００Ｈｚ）でできるだけ小さくなる
ように、ｊ及びｋの値を求めればよい。一例として４つ
のテレビジョン方式、つまりＰＡＬ−Ｍ、ＮＴＳＣ、Ｐ
ＡＬ−Ｎ及びＰＡＬに対応する、３．５７５６１１ＭＨ
ｚ、３．５７９５４５ＭＨｚ、３．５８２０５６ＭＨ
ｚ、及び４．４３３６１９ＭＨｚの、４種類の周波数の
バースト信号に対応させた場合の例を表１に示す。F ref = (j / k) f SC Based on this equation, the change in the output frequency f ref of the first voltage controlled oscillator circuit 11 with respect to a plurality of specific burst signal frequencies f SC It suffices to obtain the values of j and k so as to be as small as possible within the output frequency variable range of the first voltage control transmission circuit (about ± 500 Hz). As an example, four television systems, namely PAL-M, NTSC, P
3.575611MH corresponding to AL-N and PAL
z, 3.579545MHz, 3.582056MH
Table 1 shows an example of the case where burst signals of four kinds of frequencies of z and 4.433619 MHz are made to correspond.
【００５０】[0050]
【表１】
ｆSC(MHz) ｊ ｋ ｆref (MHz) ｆref−4.433619 (Hz)
3.575611 186 150 4.433758 139
3.579545 218 176 4.433755 136
3.582056 177 143 4.433734 115
4.433619 200 200 4.433619 0
上記のようにして、ｊ及びｋの値を適切に設定すること
により、複数の周波数のバースト信号に対応する複数種
の基準搬送波出力信号ｆＣＷを得ることができる。ただ
し、４．４３３６１９ＭＨｚのバースト信号が入力され
るときは、第１の電圧制御発振器１１の出力信号ｆref
を第２の位相比較器１９ａに直接入力してもよい。この
場合、第２の電圧制御発振器１５及び第１のＡＰＣ回路
１７は働かせない。[Table 1] f SC (MHz) j k f ref (MHz) f ref −4.433619 (Hz) 3.575611 186 150 4.433758 139 3.579545 218 176 4.433755 136 3.582056 177 143 4.433734 115 4.433619 200 200 4.433619 0 j By appropriately setting the values of k and k, it is possible to obtain a plurality of types of reference carrier wave output signals fCW corresponding to burst signals of a plurality of frequencies. However, when a burst signal of 4.433619 MHz is input, the output signal f ref of the first voltage controlled oscillator 11 is input.
May be directly input to the second phase comparator 19a. In this case, the second voltage controlled oscillator 15 and the first APC circuit 17 do not work.
【００５１】ここで図１の回路において、逓倍器１３の
倍数を４に限る必要はなく、同様に、第３の分周器１８
の分周数を１／４に限る必要はない。一般的に、逓倍器
１３の倍数をαとし、分周器１８の分周数をβとすれ
ば、逓倍器１３の出力周波数はα・ｆrefとなり、分周
器１８の出力周波数はβ・ｆAとなる。したがって、前
述の関係式（数１）は次式（数４）に置き換えられる。Here, in the circuit of FIG. 1, it is not necessary to limit the multiplier of the multiplier 13 to 4, and similarly, the third frequency divider 18
It is not necessary to limit the frequency division number of 1/4. Generally, when the multiplication factor of the frequency multiplier 13 is α and the frequency division number of the frequency divider 18 is β, the output frequency of the frequency multiplier 13 is α · f ref , and the output frequency of the frequency divider 18 is β · f A. Therefore, the above-mentioned relational expression (Equation 1) is replaced with the following expression (Equation 4).
【００５２】[0052]
【数４】α・ｆref／ｊ＝ｆA／ｋ
また、β・ｆA＝ｆSCとなるので、この式と式（数４）
から次式（数５）が得られる。[Formula 4] α · f ref / j = f A / k Since β · f A = f SC , this formula and the formula (Formula 4)
Then, the following equation (Equation 5) is obtained.
【００５３】[0053]
【数５】ｆref＝（１／αβ）（ｊ／ｋ）ｆSC
式（数５）で、αと１／βが等しい（図１の回路のでは
共に４）場合は、前述の式（数３）となる。F ref = (1 / αβ) (j / k) f SC Equation (5), where α and 1 / β are equal (both are 4 in the circuit of FIG. 1), the above equation ( Equation 3) is obtained.
【００５４】ここで第２の電圧制御発振器１５の発振周
波数ｆAは、式（数４）に基づきｆA＝（α／ｊ）ｆref
・ｋで表される。したがって、第２の電圧制御発振器１
５としては、第１の電圧制御発振器１１の発振周波数ｆ
refとの関係において、ｊ、ｋ、αの組み合わせで決ま
る発振周波数を包含できるような、発振周波数の可変範
囲を持つものを用いる。また、その可変範囲は、温度変
動、回路素子のばらつき、電源変動を考慮して、最悪の
条件においても、要求を満たすように選択することが望
ましい。Here, the oscillation frequency f A of the second voltage controlled oscillator 15 is f A = (α / j) f ref based on the equation (Equation 4).
-Represented by k. Therefore, the second voltage controlled oscillator 1
5 is the oscillation frequency f of the first voltage controlled oscillator 11.
In the relation with ref , the one having a variable range of the oscillation frequency that can include the oscillation frequency determined by the combination of j, k, and α is used. Further, it is desirable that the variable range is selected so as to satisfy the requirement even in the worst condition in consideration of temperature fluctuation, circuit element fluctuation, and power supply fluctuation.
【００５５】逓倍器１３及び第３の分周器１８を用いる
のは、比較的周波数が低い汎用で安価な水晶発振子１２
を用いるためであるが、バースト信号周波数のα倍の共
振周波数を有する水晶発振子を使用する場合は、逓倍器
１３は不要である。The frequency multiplier 13 and the third frequency divider 18 are used because the crystal oscillator 12 is a general-purpose and inexpensive crystal having a relatively low frequency.
However, when a crystal oscillator having a resonance frequency α times the burst signal frequency is used, the multiplier 13 is unnecessary.
【００５６】（実施形態２）図４に本発明の第２の実施
形態に係る基準搬送波発生回路のブロック図を示す。図
４において、第１の電圧制御発振器（ＶＣＸＯ）３１
は、外付けされた水晶発振子３２の共振周波数によって
ほぼ決まる安定した周波数ｆrefの発振出力信号を出力
する。一例として、４．４３３６１９ＭＨｚの水晶発振
子１２を用いる。電圧制御発振器３１の発振出力信号ｆ
refは、第１のカウンタ３３に入力される。このカウン
タ３３は、発振出力信号ｆrefの周期をｍ個カウントし
て第１の信号を出力する。つまり、カウント開始からｍ
／ｆrefに相当する第１の時間が経過するとカウンタ出
力がＬレベルからＨレベルに反転する。(Embodiment 2) FIG. 4 shows a block diagram of a reference carrier wave generation circuit according to a second embodiment of the present invention. In FIG. 4, a first voltage controlled oscillator (VCXO) 31
Outputs an oscillation output signal having a stable frequency f ref which is substantially determined by the resonance frequency of the externally attached crystal oscillator 32. As an example, the crystal oscillator 12 of 4.433619 MHz is used. Oscillation output signal f of voltage controlled oscillator 31
The ref is input to the first counter 33. The counter 33 counts m cycles of the oscillation output signal f ref and outputs the first signal. That is, m from the start of counting
When the first time corresponding to / f ref has elapsed, the counter output is inverted from the L level to the H level.
【００５７】また、第１の電圧制御発振器（ＶＣＸＯ）
３１とは別に、第２の電圧制御発振器（ＣＶＣＯ）３４
が備えられている。この発振器３４は、水晶発振子を使
用しない周波数可変範囲の広い電圧制御型ＲＣ発振器で
あり、例えばマルチバイブレータ回路で構成される。こ
の発振器３４の出力ｆAは、第２及び第３のカウンタ３
５，３６に入力される。第２のカウンタ３５は第２の発
振出力信号ｆAの周期をｎ個カウントして第２の信号を
出力する。つまり、カウント開始からｎ／ｆAに相当す
る第２の時間が経過するとカウンタ出力がＬレベルから
Ｈレベルに反転する。第３のカウンタ３６は第２の発振
出力信号ｆAの周期をｐ個カウントして第３のパルス信
号を出力する。つまり、カウント開始からｐ／ｆAに相
当する第３の時間が経過するとカウンタ出力がＬレベル
からＨレベルに反転する。ただし、ｐはｎより大きい値
に設定される。The first voltage controlled oscillator (VCXO)
Apart from 31, a second voltage controlled oscillator (CVCO) 34
Is provided. The oscillator 34 is a voltage controlled RC oscillator that does not use a crystal oscillator and has a wide frequency variable range, and is composed of, for example, a multivibrator circuit. The output f A of the oscillator 34 is used as the second and third counters 3
5, 36 are input. The second counter 35 counts n cycles of the second oscillation output signal f A and outputs the second signal. That is, when the second time corresponding to n / f A has elapsed from the start of counting, the counter output is inverted from L level to H level. The third counter 36 counts p cycles of the second oscillation output signal f A and outputs a third pulse signal. That is, the counter output is inverted from the L level to the H level when the third time corresponding to p / f A has elapsed from the start of counting. However, p is set to a value larger than n.
【００５８】第２及び第３のカウンタ３５，３６は、第
１のカウンタ３３から出力される第１の信号をわずかに
遅延させた信号によってリセットされる。したがって、
第２の時間ｎ／ｆA及び第３の時間ｐ／ｆAが第１の時間
ｍ／ｆrefより長い場合は第２及び第３の信号は共に出
力されない（カウンタ出力が反転しない）。第２の時間
ｎ／ｆAと第３の時間ｐ／ｆAとの間に第１の時間ｍ／ｆ
refがある場合は、第２のパルス信号は出力されるが第
３のパルス信号は出力されない。第２の時間ｎ／ｆA及
び第３の時間ｐ／ｆAが第１の時間ｍ／ｆrefより短い場
合は第２及び第３の信号の両方が出力される。The second and third counters 35 and 36 are reset by a signal obtained by slightly delaying the first signal output from the first counter 33. Therefore,
When the second time n / f A and the third time p / f A are longer than the first time m / f ref, both the second and third signals are not output (the counter output is not inverted). Between the second time n / f A and the third time p / f A , the first time m / f
When ref is present, the second pulse signal is output but the third pulse signal is not output. If the second time n / f A and the third time p / f A are shorter than the first time m / f ref , both the second and third signals are output.
【００５９】第２のカウンタ３５から出力される第２の
パルスは第１のラッチ３７でラッチされ、第３のカウン
タ３６から出力される第３のパルスは第２のラッチ３８
でラッチされる。第１及び第２のラッチ３７，３８には
ラッチタイミング信号として、第１のカウンタ３３から
出力された第１の信号が入力されている。この結果、第
１の信号を例えばゲート２個の反転時間によりわずかに
遅延させた信号によって第２及び第３のカウンタ３５，
３６がリセットされる以前にカウンタ出力信号が第１及
び第２のラッチ３７，３８に出力され、保持される。The second pulse output from the second counter 35 is latched by the first latch 37, and the third pulse output from the third counter 36 is the second latch 38.
Is latched by. The first signal output from the first counter 33 is input to the first and second latches 37 and 38 as a latch timing signal. As a result, the second signal and the third counter 35, 35 are delayed by the signal obtained by slightly delaying the first signal by the inversion time of two gates, for example.
The counter output signal is output to and held by the first and second latches 37 and 38 before the reset of 36.
【００６０】したがって、第１及び第２のラッチ３７，
３８の出力信号に基づいて、第２の電圧制御発振器３４
の制御端子に与える電圧をフィードバック制御すれば、
第２の時間ｎ／ｆAと第３の時間ｐ／ｆAとの間に第１の
時間ｍ／ｆrefが入るように第２の電圧制御発振器３４
の出力信号ｆAを制御することができる。この働きをす
るのがデコーダ３９及び電流・電圧変換器（Ｖ／Ｉ）４
０である。これらの動作の詳細については後述する。Therefore, the first and second latches 37,
The second voltage controlled oscillator 34 based on the output signal of 38.
If the voltage applied to the control terminal of is feedback controlled,
The second voltage-controlled oscillator 34 is arranged so that the first time m / f ref falls between the second time n / f A and the third time p / f A.
Of the output signal f A can be controlled. The decoder 39 and the current / voltage converter (V / I) 4 have this function.
It is 0. Details of these operations will be described later.
【００６１】第２の電圧制御発振器３４の出力信号ｆA
は、分周器４１で１／４の周波数に分周された後、基準
信号ｆCW（＝ｆA／４）として出力される。またこの信
号ｆA／４はＡＰＣ回路４２を構成する位相比較器４２
ａに入力される。Output signal f A of the second voltage controlled oscillator 34
Is frequency-divided by the frequency divider 41 into a frequency of 1/4 and is then output as a reference signal f CW (= f A / 4). Further, this signal f A / 4 is supplied to the phase comparator 42 which constitutes the APC circuit 42.
Input to a.
【００６２】他方、クロマ入力信号Ｃinからバーストゲ
ート４３によってバースト信号ｆSCが取り出され、位相
比較器４２ａに入力される。位相比較器４２ａは、入力
された２つの信号ｆA／４及びｆSCの位相を比較して、
位相比較出力信号ΔｆSCを出力する。この信号Δｆ
SCは、スイッチＳＷを通って低域通過フィルタ（ＬＰ
Ｆ）４２ｂで平滑化された後、第２の電圧制御発振器３
４の制御端子にフィードバックされる。したがって、基
準副搬送波出力信号ｆCWに等しい信号ｆA／４の位相が
バースト信号ｆSCの位相に等しくなるように、第２の電
圧制御発振器３４がＰＬＬ制御されることになる。On the other hand, the burst gate 43 extracts the burst signal f SC from the chroma input signal Cin and inputs it to the phase comparator 42a. The phase comparator 42a compares the phases of the two input signals f A / 4 and f SC ,
The phase comparison output signal Δf SC is output. This signal Δf
SC is a low pass filter (LP
F) After being smoothed by 42b, the second voltage controlled oscillator 3
4 is fed back to the control terminal. Therefore, the second voltage controlled oscillator 34 is PLL controlled so that the phase of the signal f A / 4 equal to the reference subcarrier output signal f CW becomes equal to the phase of the burst signal f SC .
【００６３】前述の、デコーダ３９及び電圧・電流変換
器４０が帰還ループに含まれており、このことから、第
２のカウンタで計時された第２の時間ｎ／ｆAと第３の
カウンタで計時された第３の時間ｐ／ｆAとの間に第１
のカウンタで計時された第１の時間ｍ／ｆrefが入るよ
うに第２の電圧制御発振器３４を制御するための帰還ル
ープの一部として、上のＡＰＣ回路４２と兼用されてい
る。つまり図４に示すように、デコーダ３９の出力信号
が電圧・電流変換器４０に入力され、その出力信号がＡ
ＰＣ回路４２の低域通過フィルタの入力信号に重畳され
ている。The above-described decoder 39 and voltage-current converter 40 are included in the feedback loop, and from this fact, the second time n / f A measured by the second counter and the third counter are counted. The first time between the measured third time p / f A
The APC circuit 42 is also used as a part of a feedback loop for controlling the second voltage controlled oscillator 34 so that the first time m / f ref counted by the counter of FIG. That is, as shown in FIG. 4, the output signal of the decoder 39 is input to the voltage / current converter 40, and the output signal is A
It is superimposed on the input signal of the low-pass filter of the PC circuit 42.
【００６４】図５に、第１及び第２の電圧制御発振器３
１，３４の発振出力信号ｆref，ｆA、第１、第２及び第
３のカウンタ３３，３５，３６の出力信号、第１及び第
２のラッチ３７，３８の出力信号、そしてデコーダ３９
の出力Ａ，Ｂの波形例を示す。この図では、第２の時間
ｎ／ｆAと第３の時間ｐ／ｆAとの間に第１の時間ｍ／ｆ
refが入っている場合が示されている。FIG. 5 shows the first and second voltage controlled oscillators 3
1, 34 oscillation output signals f ref and f A , output signals of the first, second and third counters 33, 35 and 36, output signals of the first and second latches 37 and 38, and a decoder 39.
7 shows an example of waveforms of outputs A and B of FIG. In this figure, the first time m / f is between the second time n / f A and the third time p / f A.
The case where ref is included is shown.
【００６５】図５から分かるように、第２の時間ｎ／ｆ
Aが経過した時点で第２のカウンタ出力がＬレベルから
Ｈレベルに反転する。第１の時間ｍ／ｆrefが経過した
時に第１カウンタ出力がＨレベルになり、このタイミン
グで第２カウンタの出力信号が第１ラッチにラッチされ
ている。わずかに遅れて第２カウンタがリセットされる
と共に、第１カウンタ自身もリセットされている。第３
カウンタがカウントアップして出力がＬレベルからＨレ
ベルに反転するのは、図５に破線で示すように第３の時
間ｐ／ｆAが経過した時であるが、実際にはその前に第
２カウンタ及び第１カウンタ自身がリセットされるタイ
ミングで第３カウンタもリセットされるので、第３カウ
ンタの出力が反転することはなく、Ｌレベルのままであ
る。したがって、第２ラッチの出力信号はＬレベルのま
まである。As can be seen from FIG. 5, the second time n / f
When A has passed, the output of the second counter is inverted from L level to H level. When the first time m / f ref has elapsed, the output of the first counter becomes H level, and the output signal of the second counter is latched in the first latch at this timing. The second counter is reset with a slight delay, and the first counter itself is reset. Third
The counter counts up and the output is inverted from the L level to the H level when the third time p / f A elapses as shown by the broken line in FIG. Since the third counter is also reset at the timing when the second counter and the first counter itself are reset, the output of the third counter is not inverted and remains at the L level. Therefore, the output signal of the second latch remains L level.
【００６６】ただし、例えば周波数ｆAが所望の周波数
より高くなり、第３の時間ｐ／ｆAが第１の時間ｍ／ｆ
refより早く経過する場合は、前述のように、第２、第
３の両方のカウンタの出力が反転し、第１及び第２のラ
ッチ出力が共にＨレベルになる。逆に、周波数ｆAが所
望の周波数より低くなり、第２の時間ｎ／ｆAが第１の
時間ｍ／ｆrefより遅く経過する場合は、第２、第３の
両方のカウンタの出力がＬレベルのままで、第１及び第
２のラッチ出力が共にＬレベルになる。However, for example, the frequency f A becomes higher than the desired frequency, and the third time p / f A becomes the first time m / f.
When the time elapses earlier than ref , as described above, the outputs of both the second and third counters are inverted, and both the first and second latch outputs become H level. On the contrary, when the frequency f A becomes lower than the desired frequency and the second time n / f A passes later than the first time m / f ref , the outputs of both the second and third counters are With the L level maintained, both the first and second latch outputs become the L level.
【００６７】デコーダ３９は、第１ラッチ及び第２ラッ
チの出力信号に基づいて、電圧・電流変換器（Ｖ／Ｉ）
４０に表２のような２つのデコーダ出力Ａ，Ｂを与え
る。The decoder 39 is a voltage / current converter (V / I) based on the output signals of the first and second latches.
Two decoder outputs A and B as shown in Table 2 are given to 40.
【００６８】[0068]
【表２】
第１ラッチ出力 Ｈ Ｈ Ｌ
第２ラッチ出力 Ｈ Ｌ Ｌ
デコーダ出力Ａ Ｈ Ｈ Ｌ
デコーダ出力Ｂ Ｌ Ｈ Ｈ
また、電圧・電流変換器４０は、例えば図６に示すよう
な回路で構成され、デコーダ出力Ａ，Ｂが入力される
と、その組合せに応じた表３のような電流出力が得られ
る。[Table 2] First latch output H HL Second latch output H LL Decoder output A H HL Decoder output B L H H Further, the voltage / current converter 40 is configured by a circuit as shown in FIG. 6, for example. When the decoder outputs A and B are input, the current output as shown in Table 3 corresponding to the combination is obtained.
【００６９】[0069]
【表３】
デコーダ出力Ａ Ｈ Ｈ Ｌ
デコーダ出力Ｂ Ｌ Ｈ Ｈ
電流出力 流入 ゼロ 流出
表３において、流入電流出力は周波数ｆAを下げる方向
の電流出力であり、流出電流出力は周波数ｆAを上げる
方向の電流出力である。[Table 3] Decoder output A H HL Decoder output B L H H Current output Inflow zero Outflow In Table 3, the inflow current output is the current output in the direction of decreasing the frequency f A , and the outflow current output is the frequency f A. Direction current output.
【００７０】図５の例では、第１ラッチの出力がＨレベ
ル、第２ラッチの出力がＬレベルであり、デコーダ出力
Ａ，Ｂ共にＨレベルになっている。この場合は、周波数
ｆAは適切な範囲内にあり、電圧・電流変換器４０の出
力はゼロになる。第１及び第２のラッチ出力が共にＨレ
ベルの場合は、周波数ｆAが上限周波数より高くなり、
デコーダ出力ＡがＨレベル、デコーダ出力ＢがＬレベル
になるので、電圧・電流変換器４０の出力は周波数ｆA
を下げる方向の流入電流出力となる。逆に、第１及び第
２のラッチ出力が共にＬレベルの場合は、周波数ｆAが
下限周波数より低く、デコーダ出力ＡがＬレベル、デコ
ーダ出力ＢがＨレベルになるので、電圧・電流変換器４
０の出力は周波数ｆAを上げる方向の電流出力となる。In the example of FIG. 5, the output of the first latch is at the H level, the output of the second latch is at the L level, and both decoder outputs A and B are at the H level. In this case, the frequency f A is within the proper range, and the output of the voltage / current converter 40 becomes zero. When both the first and second latch outputs are at H level, the frequency f A becomes higher than the upper limit frequency,
Since the decoder output A becomes H level and the decoder output B becomes L level, the output of the voltage / current converter 40 is the frequency f A.
It becomes the inflow current output in the direction of lowering. Conversely, when both the first and second latch outputs are at the L level, the frequency f A is lower than the lower limit frequency, the decoder output A is at the L level, and the decoder output B is at the H level. Four
The output of 0 is a current output in the direction of increasing the frequency f A.
【００７１】したがって、第１カウンタ３３のカウント
数ｍ、第２カウンタ３５のカウント数ｎ及び第３カウン
タ３６のカウント数ｐを適当に設定することにより、周
波数ｆAを所望の範囲内に制御することができる。例え
ばｍ，ｎ，ｐの値を表４に示すように設定することによ
り、異なる３種類のバースト周波数ｆSC(MHz)に対し
て、それぞれの周波数ｆSCをほぼ中心とする、周波数ｆ
A／４の好ましい制御範囲ｆOSC1〜ｆOSC2(MHz)を設定す
ることができる。ｆOSC1は、第１の電圧制御発振器３１
の出力の周波数ｆrefを４．４３３６１９ＭＨｚとし
て、ｍとｐの値を用いて求められる。ｆOSC2は同様にし
てｍとｎの値を用いて求められる。Therefore, by appropriately setting the count number m of the first counter 33, the count number n of the second counter 35, and the count number p of the third counter 36, the frequency f A is controlled within a desired range. be able to. For example, by setting the values of m, n, and p as shown in Table 4, the frequency f SC about each of the three different types of burst frequencies f SC (MHz) is set at the center.
A preferred control range f OSC1 to f OSC2 (MHz) of A / 4 can be set. f OSC1 is the first voltage controlled oscillator 31
The frequency f ref of the output of is set to 4.433619 MHz, and it is calculated using the values of m and p. f OSC2 is similarly obtained using the values of m and n.
【００７２】[0072]
【表４】
ｆSC ｍ ｎ ｐ ｆOSC1 ｆOSC2
3.575611 2048 6610 6603 3.573631 3.577420
3.579545 2048 6617 6610 3.577420 3.581208
3.582056 2048 6622 6616 3.580667 3.583914
このようにして、第２の電圧制御発振器３４の出力信号
ｆAを１／４に分周したｆA／４がｆOSC1〜ｆOSC2の範囲
内に制御され、更にＡＰＣ回路によってバースト信号信
号ｆSCの周波数及び位相にｆA／４の周波数及び位相が
合わせられた後、基準副搬送波信号ｆCWとして出力され
る。[Table 4] f SC m n p f OSC1 f OSC2 3.575611 2048 6610 6603 3.573631 3.577420 3.579545 2048 6617 6610 3.577420 3.581208 3.582056 2048 6622 6616 3.580667 3.583914 Thus, the output signal f A of the second voltage controlled oscillator 34 is set to 1 After f A / 4 divided by / 4 is controlled within the range of f OSC1 to f OSC2 , and the frequency and phase of f A / 4 are adjusted to the frequency and phase of the burst signal signal f SC by the APC circuit. , Reference subcarrier signal f CW is output.
【００７３】この実施形態においても、４．４３３６１
９ＭＨｚのバースト信号（ＰＡＬ方式）が入力されると
きは、第１の電圧制御発振器３１の出力信号ｆrefをＡ
ＰＣ回路４２の位相比較器４２ａに直接入力することが
できる。実際には、図７に示すように、３つの切換スイ
ッチＳＷ２〜ＳＷ４と２本のバイパス線５１，５２を図
４の回路に追加し、４．４３３６１９ＭＨｚのバースト
信号が入力されるときは、スイッチＳＷ２〜ＳＷ４を図
７の状態と反対側に切り換えることができる。Also in this embodiment, 4.43361.
When a 9 MHz burst signal (PAL system) is input, the output signal f ref of the first voltage controlled oscillator 31 is set to A
It can be directly input to the phase comparator 42a of the PC circuit 42. Actually, as shown in FIG. 7, three changeover switches SW2 to SW4 and two bypass lines 51 and 52 are added to the circuit of FIG. 4, and when a burst signal of 4.433619 MHz is input, the switches are switched. SW2 to SW4 can be switched to the side opposite to the state shown in FIG.
【００７４】これにより、第１の電圧制御発振器３１の
出力信号ｆrefはバイパス線５１及びスイッチＡＷ２を
通って位相比較器４２ａに直接入力され、低域通過フィ
ルタ４２ｂの出力はＳＷ３及びバイパス線５２を通って
第１の電圧制御発振器３１の制御端子に帰還される。こ
のとき、電圧制御発振器３１の制御端子に接続されてい
た基準電圧源はＳＷ４によって切断される。As a result, the output signal f ref of the first voltage controlled oscillator 31 is directly input to the phase comparator 42a through the bypass line 51 and the switch AW2, and the output of the low pass filter 42b is SW3 and the bypass line 52. Is fed back to the control terminal of the first voltage controlled oscillator 31. At this time, the reference voltage source connected to the control terminal of the voltage controlled oscillator 31 is disconnected by SW4.
【００７５】以上の実施例の説明における、分周器の
ｊ、ｋの値、あるいはカウンターのｍ、ｎ、ｐの値は、
通常の方法を用いて切り換えることができる。例えば、
各値の組み合わせに対応した出力を供給する回路を組み
込み、要求される周波数に応じて、スイッチを自動、ま
たは手動により切り換える。自動切り換えのためには、
入力テレビジョン信号におけるカラー信号の周波数を示
す信号により、スイッチを動作させる。そのような周波
数を示す信号は、例えば、各カラーシステムに対応し
た、カラー信号の存在を検出するカラーキラー回路の出
力を用いて作成することができる。すなわち、各カラー
システムに対応したカラーキラー回路からの出力の組み
合わせにより、カラー信号の周波数を特定することがで
きる。In the above description of the embodiments, the values of j and k of the frequency divider or the values of m, n and p of the counter are
It can be switched using a conventional method. For example,
A circuit that supplies an output corresponding to each combination of values is incorporated, and the switch is automatically or manually switched according to the required frequency. For automatic switching,
The switch is operated by a signal indicating the frequency of the color signal in the input television signal. A signal indicating such a frequency can be created using, for example, the output of a color killer circuit that detects the presence of a color signal corresponding to each color system. That is, the frequency of the color signal can be specified by the combination of the outputs from the color killer circuits corresponding to each color system.
【００７６】[0076]
【発明の効果】本発明によれば、比較的簡単な回路構成
により、省スペース、コスト低減を図りながら、周波数
の異なる複数のバースト信号から複数の基準信号を選択
的に、安定して発生することが可能な基準信号発生回路
を提供することができる。According to the present invention, a plurality of reference signals are selectively and stably generated from a plurality of burst signals having different frequencies while achieving space saving and cost reduction with a relatively simple circuit configuration. It is possible to provide a reference signal generation circuit capable of performing the above.
【図１】 本発明の第１の実施形態に係る基準搬送波発
生回路のブロック図FIG. 1 is a block diagram of a reference carrier generation circuit according to a first embodiment of the present invention.
【図２】 図１の基準搬送波発生回路におけるＡＰＣ回
路の具体例を示す回路図FIG. 2 is a circuit diagram showing a specific example of an APC circuit in the reference carrier generation circuit of FIG.
【図３】 図１の基準搬送波発生回路における各信号の
波形を示す図FIG. 3 is a diagram showing waveforms of respective signals in the reference carrier generation circuit of FIG.
【図４】 本発明の第２の実施形態に係る基準搬送波発
生回路のブロック図FIG. 4 is a block diagram of a reference carrier generation circuit according to a second embodiment of the present invention.
【図５】 図４の基準搬送波発生回路における各信号の
波形を示す図5 is a diagram showing waveforms of respective signals in the reference carrier generation circuit of FIG.
【図６】 図４の基準搬送波発生回路における電圧・電
流変換器の具体例を示す回路図6 is a circuit diagram showing a specific example of a voltage / current converter in the reference carrier generation circuit of FIG.
【図７】 図４の基準搬送波発生回路の変形例を示すブ
ロック図FIG. 7 is a block diagram showing a modification of the reference carrier generation circuit of FIG.
【図８】 従来の基準搬送波発生回路の構成を示すブロ
ック図FIG. 8 is a block diagram showing a configuration of a conventional reference carrier generation circuit.
１１、３１ 第１の電圧制御発振器 １２、３２ 水晶発振子 １３ 逓倍器 １４、１６、１８、４１ 分周器 １５、３４ 第２の電圧制御発振器 １７、１９、４２ ＡＰＣ回路 １７ａ、１９ａ、４２ａ 位相比較器 １７ｂ、１９ｂ、４２ｂ ローパスフィルタ ２０、４３ バーストゲート ３３、３５、３６ カウンタ ３７、３８ ラッチ ３９ デコーダ ４０ 電圧・電流変換器 11, 31 First voltage-controlled oscillator 12, 32 Crystal oscillator 13 multiplier 14, 16, 18, 41 frequency divider 15, 34 Second voltage controlled oscillator 17, 19, 42 APC circuit 17a, 19a, 42a Phase comparator 17b, 19b, 42b low-pass filter 20, 43 Burst gate 33, 35, 36 counters 37, 38 Latch 39 decoder 40 voltage / current converter
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−82084（ＪＰ，Ａ) 特開 昭62−261229（ＪＰ，Ａ) 特開 平９−154153（ＪＰ，Ａ) 特開 平４−207290（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 9/45 H04N 9/455 ─────────────────────────────────────────────────── ─── Continuation of the front page (56) Reference JP-A-63-82084 (JP, A) JP-A-62-261229 (JP, A) JP-A-9-154153 (JP, A) JP-A-4- 207290 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) H04N 9/45 H04N 9/455
Claims (14)
信号を得る基準信号発生回路であって、 制御端子を備え、前記制御端子に与えられる信号に応じ
て出力信号の発振周波数が変化する第１および第２の電
圧制御発振器と、 前記第１の電圧制御発振器の出力信号をｊ分周する第１
の分周器と、 前記第２の電圧制御発振器の出力信号をｋ分周する第２
の分周器と、 前記第１及び第２の分周器の出力信号の位相比較を行う
第１の位相比較器と、 前記第１の位相比較器の出力信号を平滑化した信号を前
記第２の電圧制御発振器の制御端子に入力して帰還制御
経路を形成する第１の低域通過フィルタと、 前記第２の電圧制御発振器の出力信号と前記バースト信
号との位相比較を行う第２の位相比較器と、 前記第２の位相比較器の出力信号を平滑化した信号を前
記第１の電圧制御発振器の制御端子に入力して帰還制御
経路を形成する第２の低域通過フィルタと、 前記第２の位相比較器から前記第１の電圧制御発振器へ
の帰還制御を前記バースト信号が有効な期間のみ有効に
すると共に、前記第１の位相比較器から前記第２の電圧
制御発振器への帰還制御を前記バースト信号が有効な期
間以外の期間のみ有効にする手段と を備え、 前記第２の電圧制御発振器の出力信号から前記基準信号
が得られる基準信号発生回路。1. A reference signal generating circuit for obtaining a reference signal synchronized with an input burst signal, comprising: a control terminal, wherein an oscillation frequency of an output signal changes according to a signal applied to the control terminal. And a second voltage controlled oscillator, and a first frequency dividing the output signal of the first voltage controlled oscillator by j
And a second frequency divider for dividing the output signal of the second voltage controlled oscillator by k.
Frequency divider, a first phase comparator that compares the phases of the output signals of the first and second frequency dividers, and a signal obtained by smoothing the output signal of the first phase comparator A first low-pass filter that forms a feedback control path by being input to the control terminal of the second voltage-controlled oscillator; and a second low-pass filter that performs a phase comparison between the output signal of the second voltage-controlled oscillator and the burst signal. A phase comparator, a second low-pass filter that forms a feedback control path by inputting a signal obtained by smoothing the output signal of the second phase comparator to the control terminal of the first voltage controlled oscillator , From the second phase comparator to the first voltage controlled oscillator
Feedback control is enabled only while the burst signal is valid.
And the second voltage from the first phase comparator.
Control the feedback to the controlled oscillator when the burst signal is valid.
Means for validating only a period other than the interval, and a reference signal generating circuit for obtaining the reference signal from the output signal of the second voltage controlled oscillator.
信号を得る基準信号発生回路であって、 制御端子を備え、前記制御端子に与えられる信号に応じ
て出力信号の発振周波数が変化する第１および第２の電
圧制御発振器と、 前記第１の電圧制御発振器の出力信号をｊ分周する第１
の分周器と、 前記第２の電圧制御発振器の出力信号をｋ分周する第２
の分周器と、 前記第１及び第２の分周器の出力信号の位相比較を行う
第１の位相比較器と、 前記第１の位相比較器の出力信号を平滑化した信号を前
記第２の電圧制御発振器の制御端子に入力して帰還制御
経路を形成する第１の低域通過フィルタと、 前記第２の電圧制御発振器の出力信号と前記バースト信
号との位相比較を行う第２の位相比較器と、 前記第２の位相比較器の出力信号を平滑化した信号を前
記第１の電圧制御発振器の制御端子に入力して帰還制御
経路を形成する第２の低域通過フィルタとを備え、 前記第１の位相比較器から前記第２の電圧制御発振器へ
の帰還制御を所定期間のみ有効とし、前記所定期間以外
の期間に対する前記所定期間の長さの比であるデューテ
ィ比を可変とし、 前記第２の電圧制御発振器の出力信号から前記基準信号
が得られる 基準信号発生回路。2. A reference synchronized with an input burst signal.
A reference signal generation circuit for obtaining a signal , comprising a control terminal, which is responsive to a signal applied to the control terminal.
The first and second power sources whose output signal oscillation frequency changes.
A pressure- controlled oscillator and a first frequency-dividing output signal of the first voltage-controlled oscillator
And a second frequency divider for dividing the output signal of the second voltage controlled oscillator by k.
Performed in a frequency divider, a phase comparison of the first and second output signal of the frequency divider
The first phase comparator and the signal obtained by smoothing the output signal of the first phase comparator are
Feedback control by inputting to the control terminal of the second voltage controlled oscillator
A first low pass filter forming a path, an output signal of the second voltage controlled oscillator and the burst signal
A second phase comparator for phase comparison with the signal and a signal obtained by smoothing the output signal of the second phase comparator.
Feedback control by inputting to the control terminal of the first voltage controlled oscillator
A second low-pass filter forming a path, wherein the feedback control from the first phase comparator to the second voltage controlled oscillator is enabled only for a predetermined period, and the predetermined period for a period other than the predetermined period. period of the duty ratio is the ratio of the length is variable, the reference signal from an output signal of said second voltage controlled oscillator
A reference signal generation circuit that obtains
が、前記第１の電圧制御発振器の発振周波数に前記ｋ値
と前記ｊ値の比であるｋ／ｊを掛けた値よりも広い範囲
で発振することを特徴とする請求項１または２記載の基
準信号発生回路。3. An oscillation frequency range of the second voltage controlled oscillator is wider than a value obtained by multiplying an oscillation frequency of the first voltage controlled oscillator by k / j which is a ratio of the k value and the j value. 3. The reference signal generating circuit according to claim 1, wherein the reference signal generating circuit oscillates at.
出すバーストゲート回路を更に備えている請求項１また
は２記載の基準周波数信号発生回路。4. The method of claim chroma signal further comprises a burst gate circuit for taking out the burst signal 1 also
Is a reference frequency signal generation circuit described in 2 .
周波数をα倍する逓倍器と、前記第２の電圧制御発振器
の出力信号の周波数を１／α倍する第３の分周器とを更
に備え、前記第１の電圧制御発振器の出力信号が前記逓
倍器を経て前記第１の分周器に入力され、前記第２の電
圧制御発振器の出力信号が前記第３の分周器を経て前記
第２の位相比較器に入力されると共に、前記第３の分周
器の出力信号が前記基準信号として出力される請求項１
または２記載の基準信号発生回路。5. A multiplier that multiplies the frequency of the output signal of the first voltage controlled oscillator by α, and a third frequency divider that multiplies the frequency of the output signal of the second voltage controlled oscillator by 1 / α. Further comprising: an output signal of the first voltage controlled oscillator is input to the first frequency divider via the multiplier, and an output signal of the second voltage controlled oscillator is input to the third frequency divider. And then input to the second phase comparator and the third frequency divider.
An output signal of a container is output as the reference signal.
Alternatively, the reference signal generation circuit described in 2 .
が、前記第１の電圧制御発振器の発振周波数をα倍した
値に前記ｋ値と前記ｊ値の比であるｋ／ｊを掛けた値よ
りも広い範囲で発振することを特徴とする請求項１また
は２記載の基準信号発生回路。6. The oscillation frequency of the second voltage controlled oscillator is a value obtained by multiplying the oscillation frequency of the first voltage controlled oscillator by α, and is multiplied by k / j which is the ratio of the k value and the j value. the claim 1, characterized in that oscillates at a wider range than the value
Is a reference signal generation circuit described in 2 .
信号を得る基準信号発生回路であって、 制御端子を備え、前記制御端子に与えられる信号に応じ
て出力信号の発振周波数が変化する第１および第２の電
圧制御発振器と、 前記第１の電圧制御発振器の出力信号の周波数をα倍す
る逓倍器と、 前記逓倍器の出力信号をｊ分周する第１の分周器と、 前記第２の電圧制御発振器の出力信号をｋ分周する第２
の分周器と、 前記第２の電圧制御発振器の出力信号の周波数を１／α
倍する第３の分周器と、 前記第１及び第２の分周器の出力信号の位相比較を行う
第１の位相比較器と、 前記第１の位相比較器の出力信号を平滑化した信号を前
記第２の電圧制御発振器の制御端子に入力して帰還制御
経路を形成する第１の低域通過フィルタと、 前記第３の分周器の出力信号と前記バースト信号との位
相比較を行う第２の位相比較器と、 前記第２の位相比較器の出力信号を平滑化した信号を前
記第１の電圧制御発振器の制御端子に入力して帰還制御
経路を形成する第２の低域通過フィルタとを備え、 前記αの値を４とし、前記第１の電圧制御発振器の中心
発振周波数を約４．４３ＭＨｚとし、３．５７５６１１
ＭＨｚのバースト信号が入力されるときは前記第１及び
第２の分周器の分周数であるｊ及びｋの値を１８６及び
１５０に設定し、３．５７９５４５ＭＨｚのバースト信
号が入力されるときは前記ｊ及びｋの値を２１８及び１
７６に設定し、３．５８２０５６ＭＨｚのバースト信号
が入力されるときは前記ｊ及びｋの値を１７７及び１４
３に設定し、更に４．４３３６１９ＭＨｚのバースト信
号が入力されるときは前記第１の電圧制御発振器の出力
信号を前記第２の位相比較器に直接入力するように構成
され、 前記前記第３の分周器の出力信号から前記基準信号が得
られる 基準信号発生回路。7. A reference synchronized with an input burst signal.
A reference signal generation circuit for obtaining a signal , comprising a control terminal, which is responsive to a signal applied to the control terminal.
The first and second power sources whose output signal oscillation frequency changes.
Vice and pressure control oscillator, the frequency of the output signal of said first voltage controlled oscillator α
A frequency divider, a first frequency divider that divides the output signal of the multiplier by j, and a second frequency divider that divides the output signal of the second voltage-controlled oscillator by k.
And the frequency of the output signal of the second voltage controlled oscillator by 1 / α
Phase comparison between the output signals of the third frequency divider and the first and second frequency dividers is performed.
The first phase comparator and the signal obtained by smoothing the output signal of the first phase comparator are
Feedback control by inputting to the control terminal of the second voltage controlled oscillator
A first low pass filter forming a path, and a position between the output signal of the third frequency divider and the burst signal.
A second phase comparator for phase comparison and a signal obtained by smoothing the output signal of the second phase comparator
Feedback control by inputting to the control terminal of the first voltage controlled oscillator
A second low-pass filter forming a path, the value of α is 4, the central oscillation frequency of the first voltage-controlled oscillator is about 4.43 MHz, and 3.575611.
When a MHz burst signal is input, the values of j and k, which are the frequency division numbers of the first and second frequency dividers, are set to 186 and 150, and when a 3.579545 MHz burst signal is input. The values of j and k are 218 and 1
When the burst signal of 3.582056 MHz is input, the values of j and k are set to 177 and 14
Set 3, further configured to directly input the output signal of said first voltage controlled oscillator to said second phase comparator when the burst signal 4.433619MHz is input
And the reference signal is obtained from the output signal of the third frequency divider.
Reference signal generating circuit for.
信号を得る基準信号発生回路であって、 制御端子を備え、前記制御端子に与えられる信号に応じ
て出力信号の発振周波数が変化する第１および第２の電
圧制御発振器と、 前記第１の電圧制御発振器の出力信号をｊ分周する第１
の分周器と、 前記第２の電圧制御発振器の出力信号をｋ分周する第２
の分周器と、 前記第１及び第２の分周器の出力信号の位相比較を行う
第１の位相比較器と、 前記第１の位相比較器の出力信号を平滑化した信号を前
記第２の電圧制御発振器の制御端子に入力して帰還制御
経路を形成する第１の低域通過フィルタと、 前記第２の電圧制御発振器の出力信号と前記バースト信
号との位相比較を行う第２の位相比較器と、 前記第２の位相比較器の出力信号を平滑化した信号を前
記第１の電圧制御発振器の制御端子に入力して帰還制御
経路を形成する第２の低域通過フィルタとを備え、 前記第１の電圧制御発振器の中心発振周波数を約１７．
７ＭＨｚとし、３．５７５６１１ＭＨｚのバースト信号
が入力されるときは前記第１及び第２の分周器の分周数
であるｊ及びｋの値を１８６及び１５０に設定し、３．
５７９５４５ＭＨｚのバースト信号が入力されるときは
前記ｊ及びｋの値を２１８及び１７６に設定し、３．５
８２０５６ＭＨｚのバースト信号が入力されるときは前
記ｊ及びｋの値を１７７及び１４３に設定し、更に４．
４３３６１９ＭＨｚのバースト信号が入力されるときは
前記ｊ及びｋの値を共に２００に設定し、 前記第２の電圧制御発振器の出力信号から前記基準信号
が得られる 基準信号発生回路。8. A reference synchronized with an input burst signal.
A reference signal generation circuit for obtaining a signal , comprising a control terminal, which is responsive to a signal applied to the control terminal.
The first and second power sources whose output signal oscillation frequency changes.
A pressure- controlled oscillator and a first frequency-dividing output signal of the first voltage-controlled oscillator
And a second frequency divider for dividing the output signal of the second voltage controlled oscillator by k.
Performed in a frequency divider, a phase comparison of the first and second output signal of the frequency divider
The first phase comparator and the signal obtained by smoothing the output signal of the first phase comparator are
Feedback control by inputting to the control terminal of the second voltage controlled oscillator
A first low pass filter forming a path, an output signal of the second voltage controlled oscillator and the burst signal
A second phase comparator for phase comparison with the signal and a signal obtained by smoothing the output signal of the second phase comparator.
Feedback control by inputting to the control terminal of the first voltage controlled oscillator
A second low pass filter forming a path, and a center oscillation frequency of the first voltage controlled oscillator of about 17.
2. When the burst signal of 3.575611 MHz is input at 7 MHz, the values of j and k, which are the frequency division numbers of the first and second frequency dividers, are set to 186 and 150, and 3.
When a burst signal of 579545 MHz is input, the values of j and k are set to 218 and 176, and 3.5
When a burst signal of 82056 MHz is input, the values of j and k are set to 177 and 143, and 4.
When a burst signal of 433619 MHz is input, both the values of j and k are set to 200, and the reference signal is output from the output signal of the second voltage controlled oscillator.
A reference signal generation circuit that obtains
び同一位相の連続した基準信号を得る基準信号発生回路
であって、 水晶発振子を用いた第１の電圧制御発振器と、 制御端子を備え、前記制御端子に与えられる信号に応じ
て出力信号の発振周波数を変化させることができる第２
の電圧制御発振器と、 前記第２の電圧制御発振器の出力信号と前記バースト信
号との位相比較を行う位相比較器と、 前記位相比較器の出力信号を平滑化して前記第２の電圧
制御発振器の制御端子に入力して帰還制御経路を形成す
る低域通過フィルタと、 前記第１の電圧制御発振器の出力信号周期のｍ倍に相当
する第１の時間を計時する第１のカウンタと、 前記第２の電圧制御発振器の出力信号周期のｎ倍に相当
する第２の時間を計時する第２のカウンタと、 前記第２の電圧制御発振器の出力信号周期のｐ倍に相当
し前記第２の時間より長い第３の時間を計時する第３の
カウンタと、 前記第２及び第３の時間が共に前記第１の時間より短け
れば前記第２の電圧制御発振器の周波数を下げ、前記第
２及び第３の時間が共に前記第１の時間より長ければ前
記第２の電圧制御発振器の周波数を上げ、前記第２及び
第３の時間の間に前記第１の時間がある場合は前記第２
の電圧制御発振器の周波数を維持するような電圧を前記
第２の電圧制御発振器の制御端子に与える制御手段とを
備え、前記第２の電圧制御発振器の出力信号から前記基
準信号が得られる基準信号発生回路。9. A reference signal generation circuit for obtaining a continuous reference signal having the same frequency and the same phase as an input burst signal, the first voltage control oscillator using a crystal oscillator, and a control terminal, A second oscillator capable of changing the oscillation frequency of the output signal according to the signal applied to the control terminal;
Of the second voltage controlled oscillator, a phase comparator for performing a phase comparison between the output signal of the second voltage controlled oscillator and the burst signal, and a phase comparator of the second voltage controlled oscillator for smoothing the output signal of the phase comparator. A low-pass filter that is input to a control terminal to form a feedback control path; a first counter that counts a first time corresponding to m times the output signal cycle of the first voltage-controlled oscillator; A second counter for counting a second time corresponding to n times the output signal cycle of the second voltage controlled oscillator; and a second counter corresponding to p times the output signal cycle of the second voltage controlled oscillator. A third counter for measuring a longer third time; and if the second and third times are both shorter than the first time, the frequency of the second voltage controlled oscillator is lowered to reduce the second and third times. 3 times from the first time Increasing the frequency of the second voltage controlled oscillator if Kere, if there is the first time during the second and third time the second
Control means for applying to the control terminal of the second voltage controlled oscillator a voltage for maintaining the frequency of the second voltage controlled oscillator, and a reference signal for obtaining the reference signal from the output signal of the second voltage controlled oscillator. Generator circuit.
制御発振器の出力信号を入力してｍ個の周期をカウント
すると第１の信号を出力し、前記第２のカウンタは第２
の電圧制御発振器の出力信号を入力してｎ個のパルスを
カウントすると第２の信号を出力し、前記第３のカウン
タは前記第２の電圧制御発振器の出力信号を入力して前
記ｎより大なるｐ個のパルスをカウントすると第３の信
号を出力し、前記第２及び第３のカウンタは前記第１の
信号からわずかに遅延した信号によってリセットされ、 前記制御手段は、前記第１の信号によって前記第２及び
第３の信号をラッチする第１及び第２のラッチと、前記
第１及び第２のラッチの出力信号をデコードして得られ
る信号を前記低域通過フィルタの入力信号に重畳するデ
コーダとを含んでいる請求項９記載の基準信号発生回
路。10. The first counter inputs the output signal of the first voltage controlled oscillator and outputs a first signal when counting m cycles, and the second counter outputs a second signal.
The output signal of the voltage controlled oscillator is input to count n pulses, the second signal is output, and the third counter inputs the output signal of the second voltage controlled oscillator and is greater than n. When the number of p pulses is counted, a third signal is output, the second and third counters are reset by a signal slightly delayed from the first signal, and the control means is the first signal. The first and second latches for latching the second and third signals, and the signal obtained by decoding the output signals of the first and second latches, superimposed on the input signal of the low-pass filter. 10. The reference signal generating circuit according to claim 9 , further comprising:
御発振器への帰還制御を前記バースト信号が有効な期間
のみ有効にする手段を更に備えている請求項９記載の基
準信号発生回路。11. The reference signal generating circuit according to claim 9 , further comprising means for enabling feedback control from the phase comparator to the second voltage controlled oscillator only during a period when the burst signal is effective.
を取り出すバーストゲート回路を更に備えている請求項
９記載の基準周波数信号発生回路。12. The method of claim from chroma signal input, further comprising a burst gate circuit for taking out the burst signal
9. The reference frequency signal generation circuit described in 9 .
の周波数を１／α倍する分周器を更に備え、前記第２の
電圧制御発振器の出力信号が前記分周器を経て前記位相
比較器に入力されると共に前記基準信号出力として出力
される請求項９記載の基準信号発生回路。13. A frequency divider that multiplies the frequency of the output signal of the second voltage controlled oscillator by 1 / α, wherein the output signal of the second voltage controlled oscillator passes through the frequency divider to perform the phase comparison. 10. The reference signal generating circuit according to claim 9 , wherein the reference signal generating circuit outputs the reference signal output as the reference signal output.
周波数を約４．４３ＭＨｚとし、前記αの値を４とし、
前記ｍの値を２０４８とし、３．５７５６１１ＭＨｚの
バースト信号が入力されるときは前記第２及び第３のカ
ウンタのカウント数であるｎ及びｐの値を６６１０及び
６６０３に設定し、３．５７９５４５ＭＨｚのバースト
信号が入力されるときは前記ｍ及びｐの値を６６１７及
び６６１０に設定し、３．５８２０５６ＭＨｚのバース
ト信号が入力されるときは前記ｍ及びｐの値を６６２２
及び６６１６に設定し、更に４．４３３６１９ＭＨｚの
バースト信号が入力されるときは前記第１の電圧制御発
振器の出力信号を前記位相比較器に直接入力する請求項
９記載の基準信号発生回路。14. The center oscillation frequency of the first voltage controlled oscillator is about 4.43 MHz, and the value of α is 4,
When the burst signal of 3.575611 MHz is input, the value of m is set to 2048, and the values of n and p, which are the number of counts of the second and third counters, are set to 6610 and 6603, and the value of 3.579545 MHz is set. When a burst signal is input, the values of m and p are set to 6617 and 6610, and when a burst signal of 3.582056 MHz is input, the values of m and p are 6622.
And is set to 6616, claims when it is further inputted burst signal 4.433619MHz is directly input the output signal of said first voltage controlled oscillator to the phase comparator
9. The reference signal generation circuit described in 9 .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13266999A JP3416567B2 (en) | 1998-05-14 | 1999-05-13 | Reference signal generation circuit |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13173098 | 1998-05-14 | ||
| JP10-131730 | 1998-05-14 | ||
| JP13266999A JP3416567B2 (en) | 1998-05-14 | 1999-05-13 | Reference signal generation circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000036965A JP2000036965A (en) | 2000-02-02 |
| JP3416567B2 true JP3416567B2 (en) | 2003-06-16 |
Family
ID=26466489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13266999A Expired - Fee Related JP3416567B2 (en) | 1998-05-14 | 1999-05-13 | Reference signal generation circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3416567B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6605826B2 (en) | 2000-08-18 | 2003-08-12 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and display device |
-
1999
- 1999-05-13 JP JP13266999A patent/JP3416567B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000036965A (en) | 2000-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04351008A (en) | Digital vco | |
| US20050162552A1 (en) | Flying-adder frequency synthesizer-based digital-controlled oscillator and video decoder including the same | |
| US4255759A (en) | Color television receiver AFPC circuit | |
| JPS6256689B2 (en) | ||
| JPS62260429A (en) | High-frequency synthesizer | |
| JPS6363138B2 (en) | ||
| US6246440B1 (en) | Circuit for generating a reference signal | |
| JP3416567B2 (en) | Reference signal generation circuit | |
| JPH0770994B2 (en) | Phase synchronization circuit | |
| US5168360A (en) | Sampling clock generating circuit for a-d conversion of a variety of video signals | |
| US6628345B1 (en) | Automatic frequency tuning circuit | |
| JP3180865B2 (en) | Adaptive PLL circuit | |
| JP3010961B2 (en) | PLL circuit | |
| JP3161137B2 (en) | PLL circuit | |
| JPH06291644A (en) | Pll circuit | |
| JPS5846586Y2 (en) | Circuit with phase locked loop | |
| JPS6333739B2 (en) | ||
| JPS59156029A (en) | Phase locked loop | |
| JPH1188156A (en) | Pll circuit for generating clock signal | |
| JPH0468669A (en) | Pll circuit | |
| JPH03284062A (en) | Pll circuit for video signal processor | |
| JPH06291654A (en) | Pll circuit | |
| JPS6253520A (en) | Frequency synthesizer | |
| JPH06261224A (en) | Pll circuit | |
| JPS62171228A (en) | Digital pll circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080404 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090404 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100404 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |