JP3399164B2 - Acceleration sensor and method of manufacturing the same - Google Patents

Acceleration sensor and method of manufacturing the same

Info

Publication number
JP3399164B2
JP3399164B2 JP16080795A JP16080795A JP3399164B2 JP 3399164 B2 JP3399164 B2 JP 3399164B2 JP 16080795 A JP16080795 A JP 16080795A JP 16080795 A JP16080795 A JP 16080795A JP 3399164 B2 JP3399164 B2 JP 3399164B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
buffer layer
forming
silicon nitride
nitride film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16080795A
Other languages
Japanese (ja)
Other versions
JPH0915257A (en
Inventor
仁 吉田
恵昭 友成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP16080795A priority Critical patent/JP3399164B2/en
Publication of JPH0915257A publication Critical patent/JPH0915257A/en
Application granted granted Critical
Publication of JP3399164B2 publication Critical patent/JP3399164B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01PMEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P2015/0805Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration
    • G01P2015/0822Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass
    • G01P2015/084Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass the mass being suspended at more than one of its sides, e.g. membrane-type suspension, so as to permit multi-axis movement of the mass
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01PMEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P2015/0805Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration
    • G01P2015/0822Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass
    • G01P2015/084Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass the mass being suspended at more than one of its sides, e.g. membrane-type suspension, so as to permit multi-axis movement of the mass
    • G01P2015/0842Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass the mass being suspended at more than one of its sides, e.g. membrane-type suspension, so as to permit multi-axis movement of the mass the mass being of clover leaf shape

Landscapes

  • Pressure Sensors (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、第1及び第2の半導体
基板を接合して形成される加速度センサ及びその製造方
法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an acceleration sensor formed by joining first and second semiconductor substrates and a method for manufacturing the same.

【0002】[0002]

【従来の技術】従来より、半導体加工技術を用いて形成
される加速度センサとして、図11(a)に示すように
重り部30を薄肉の片持ち梁部31で揺動自在に支持し
た片持ち梁方式と、同図(b)に示すように重り部30
を薄肉の両持ち梁部32で揺動自在に支持した両持ち梁
方式があり、これら両方式にて加速度を検出する方法と
しては、機械的な歪みを電気抵抗の変化として検出する
方法と、静電容量の変化による検出方法とがある。例え
ば、前者の検出方法では、片持ち梁部31により揺動自
在に支持された重り部30に加速度が印加された場合
に、重り部30の揺動により梁部に生じる機械的な歪み
を片持ち梁部31に形成したピエゾ抵抗素子(図示せ
ず)の電気抵抗の変化として検出するのである。
2. Description of the Related Art Conventionally, as an acceleration sensor formed by using a semiconductor processing technique, as shown in FIG. 11A, a weight portion 30 is cantilevered by a thin cantilever beam portion 31 so as to be swingable. Beam method and weight 30 as shown in FIG.
There is a doubly supported beam system in which a thin doubly supported beam part 32 is swingably supported. As a method of detecting acceleration by both of these methods, a method of detecting mechanical strain as a change in electric resistance, There is a detection method based on a change in capacitance. For example, in the former detection method, when acceleration is applied to the weight portion 30 that is swingably supported by the cantilever beam portion 31, the mechanical strain generated in the beam portion due to the swing of the weight portion 30 is reduced. This is detected as a change in electric resistance of a piezoresistive element (not shown) formed on the cantilever portion 31.

【0003】ここで、上記のような加速度センサはシリ
コン基板の貼り合わせ技術、いわゆるSOI技術を利用
して製造されている。以下、図12及び図13を参照し
て従来の加速度センサの製造工程を説明する。図12
(a)に示すような重り部1が形成される第1の半導体
基板10を用意する。ここで、第1の半導体基板10の
一方の主面(第2の半導体基板11と接合されない側の
主面、以後この面を「裏面」と呼ぶ。)は、第1の半導
体基板10と第2の半導体基板11とを接合した後にエ
ッチングされて重り部1が形成されるため、長時間のエ
ッチングに耐え得るマスクを形成する必要がある。一般
に水酸化カリウム水溶液(以後KOH)等のアルカリ性
エッチング溶液ではシリコン窒化膜が使用される。そこ
で、第1の半導体基板10の裏面には重り部1を形成す
る際のエッチング用のマスクとなるシリコン窒化膜33
を形成する(同図(b)参照)。なお、このシリコン窒
化膜33は第1の半導体基板10の接合される側の主面
(以後この面を「表面」と呼ぶ。)にも形成されてい
る。次に、第1の半導体基板10の表裏両面上のシリコ
ン窒化膜33を所定のパターンに沿って除去し(同図
(c)参照)、シリコン窒化膜33を除去した部分の第
1の半導体基板10をエッチングすることで両主面にそ
れぞれ所定の凹所14を形成する(同図(d)参照)。
その後、第1の半導体基板10と第2の半導体基板11
とをSi−Si接合により貼り合わせるため、第1の半
導体基板10の裏面のシリコン窒化膜33のみを残して
接合面(表面)のシリコン窒化膜33をエッチング除去
し(同図(e)参照)、高温処理による溶融接合(シリ
コン・フュージョン・ボンド:SFB)によって第1の
半導体基板10と第2の半導体基板11とを接合して貼
り合わせ(同図(f)参照)、さらに、第2の半導体基
板11を機械的に薄膜状に研削することで梁部2を形成
する(同図(g)参照)。
Here, the acceleration sensor as described above is manufactured by utilizing a bonding technique of silicon substrates, that is, a so-called SOI technique. Hereinafter, the manufacturing process of the conventional acceleration sensor will be described with reference to FIGS. 12
A first semiconductor substrate 10 having a weight portion 1 as shown in (a) is prepared. Here, one main surface of the first semiconductor substrate 10 (a main surface on the side not bonded to the second semiconductor substrate 11; hereinafter, this surface is referred to as a “rear surface”) is the first semiconductor substrate 10 and the first semiconductor substrate 10. Since the weight portion 1 is formed by etching after joining the second semiconductor substrate 11 to each other, it is necessary to form a mask capable of withstanding etching for a long time. Generally, a silicon nitride film is used in an alkaline etching solution such as an aqueous potassium hydroxide solution (hereinafter KOH). Therefore, on the back surface of the first semiconductor substrate 10, the silicon nitride film 33 that serves as a mask for etching when the weight portion 1 is formed.
Are formed (see FIG. 2B). The silicon nitride film 33 is also formed on the main surface of the first semiconductor substrate 10 on the side to be bonded (hereinafter, this surface is referred to as the “front surface”). Next, the silicon nitride films 33 on both front and back surfaces of the first semiconductor substrate 10 are removed along a predetermined pattern (see FIG. 6C), and the first semiconductor substrate of the portion where the silicon nitride film 33 is removed is removed. Predetermined recesses 14 are formed on both main surfaces by etching 10 (see FIG. 3D).
Then, the first semiconductor substrate 10 and the second semiconductor substrate 11
And Si are bonded by Si-Si bonding, the silicon nitride film 33 on the bonding surface (front surface) is removed by etching, leaving only the silicon nitride film 33 on the back surface of the first semiconductor substrate 10 (see FIG. 8E). , The first semiconductor substrate 10 and the second semiconductor substrate 11 are joined and bonded by fusion bonding (silicon fusion bond: SFB) by high-temperature treatment (see FIG. 6F), and The beam portion 2 is formed by mechanically grinding the semiconductor substrate 11 into a thin film (see FIG. 7G).

【0004】次に、薄膜化された第2の半導体基板11
と梁部2の表面に不純物を拡散することでコンタクト層
15や抵抗素子(ピエゾ抵抗)16を形成し(図13
(a)及び(b)参照)、さらに、これらコンタクト層
15やピエゾ抵抗16と接続される金属配線18及び金
属配線18を保護するための保護膜19を形成する(同
図(c)及び(d)参照)。その後、第1の半導体基板
10をその裏面側の凹所14から表面側の凹所14に達
するまでエッチングし(同図(e)参照)、さらに、薄
膜化された第2の半導体基板11にスリット20を形成
して部分的に切り離すことで梁部2と梁部2により揺動
自在に支持された重り部1とを形成してチップ状の加速
度センサが完成する(同図(f)参照)。
Next, the thinned second semiconductor substrate 11 is formed.
A contact layer 15 and a resistance element (piezoresistor) 16 are formed by diffusing impurities on the surface of the beam 2 (see FIG. 13).
(See (a) and (b)), and further, a metal wiring 18 connected to the contact layer 15 and the piezoresistor 16 and a protective film 19 for protecting the metal wiring 18 are formed (FIGS. See d)). After that, the first semiconductor substrate 10 is etched from the recess 14 on the back surface side thereof until it reaches the recess 14 on the front surface side (see (e) in the same figure), and further, the second semiconductor substrate 11 thinned is formed. By forming the slit 20 and partially separating it, the beam portion 2 and the weight portion 1 swingably supported by the beam portion 2 are formed to complete a chip-shaped acceleration sensor (see FIG. 2 (f)). ).

【0005】[0005]

【発明が解決しようとする課題】上記従来の加速度セン
サでは、第1の半導体基板10には第2の半導体基板1
1との接合時に裏面側にのみシリコン窒化膜33が形成
されているため、シリコン窒化膜33の内部応力によっ
て第1の半導体基板10が反ってしまい、第1及び第2
の2枚の半導体基板10,11を安定して接合し貼り合
わせることができず、歩留りが悪化するという問題があ
った。
In the above-mentioned conventional acceleration sensor, the first semiconductor substrate 10 has the second semiconductor substrate 1
Since the silicon nitride film 33 is formed only on the back surface side at the time of joining with the first semiconductor substrate 1, the internal stress of the silicon nitride film 33 warps the first semiconductor substrate 10, and the first and second semiconductor substrates 10 are warped.
However, there is a problem that the two semiconductor substrates 10 and 11 cannot be stably joined and bonded to each other, and the yield is deteriorated.

【0006】本発明は上記問題に鑑みて為されたもので
あり、その目的とするところは、反りがなく、歩留りの
向上が図れる加速度センサ及びその製造方法を提供する
ことにある。
The present invention has been made in view of the above problems, and an object of the present invention is to provide an acceleration sensor which does not warp and which can improve the yield, and a manufacturing method thereof.

【0007】[0007]

【課題を解決するための手段】請求項1の発明は、上記
目的を達成するために、少なくとも重り部が形成される
第1の半導体基板の一方の主面に第2の半導体基板を接
合し、この第2の半導体基板に重り部を揺動自在に支持
する梁部を形成して成る加速度センサであって、第1の
半導体基板の両主面に内部応力緩衝用の緩衝層を形成
るとともに第1の半導体基板の反接合面である他方の主
面の緩衝層上にシリコン窒化膜を形成したことを特徴と
する。
In order to achieve the above object, the invention of claim 1 bonds a second semiconductor substrate to one main surface of the first semiconductor substrate on which at least a weight portion is formed. An acceleration sensor comprising a beam portion for swingably supporting a weight portion on the second semiconductor substrate, wherein buffer layers for buffering internal stress are formed on both main surfaces of the first semiconductor substrate .
And the other main surface which is the anti-bonding surface of the first semiconductor substrate.
It is characterized in that a silicon nitride film is formed on the surface buffer layer .

【0008】[0008]

【0009】請求項の発明は、上記目的を達成するた
めに、第1の半導体基板の両主面にシリコン酸化膜から
成る緩衝層を形成する工程と、第1の半導体基板の一方
の主面に緩衝層を介して第2の半導体基板を接合する工
程と、第1の半導体基板を加工して重り部を形成する工
程と、第2の半導体基板を加工して梁部を形成する工程
とを有することを特徴とする。
In order to achieve the above object, the invention of claim 2 comprises the step of forming a buffer layer made of a silicon oxide film on both main surfaces of the first semiconductor substrate, and one main surface of the first semiconductor substrate. Bonding a second semiconductor substrate to the surface via a buffer layer, processing the first semiconductor substrate to form a weight portion, and processing the second semiconductor substrate to form a beam portion And having.

【0010】[0010]

【0011】請求項の発明は、上記目的を達成するた
めに、第1の半導体基板の両主面にシリコン酸化膜から
成る緩衝層を形成する工程と、第1の半導体基板の一方
の主面に緩衝層を介して第2の半導体基板を接合する工
程と、第1の半導体基板の反接合面である他方の主面の
緩衝層上にシリコン窒化膜を形成する工程と、このシリ
コン窒化膜をマスクに用いて第1の半導体基板を加工し
重り部を形成する工程と、第2の半導体基板を加工して
梁部を形成する工程とを有することを特徴とする。
In order to achieve the above-mentioned object, the invention of claim 3 comprises the step of forming a buffer layer made of a silicon oxide film on both main surfaces of the first semiconductor substrate, and one main surface of the first semiconductor substrate. Bonding the second semiconductor substrate to the surface via a buffer layer, forming a silicon nitride film on the buffer layer on the other main surface which is the non-bonded surface of the first semiconductor substrate, and the silicon nitride film. The method has a step of processing the first semiconductor substrate to form a weight portion using the film as a mask and a step of processing the second semiconductor substrate to form a beam portion.

【0012】[0012]

【0013】[0013]

【0014】請求項の発明は、上記目的を達成するた
めに、第1の半導体基板の両主面にシリコン酸化膜から
成る緩衝層を形成する工程と、第2の半導体基板の接合
される側の主面にシリコン酸化膜から成る緩衝層を形成
する工程と、緩衝層の形成された第1の半導体基板の一
方の主面と第2の半導体基板の主面とを接合する工程
と、第1の半導体基板を加工して重り部を形成する工程
と、第2の半導体基板を加工して梁部を形成する工程と
を有することを特徴とする。
According to a fourth aspect of the present invention, in order to achieve the above object, a step of forming a buffer layer made of a silicon oxide film on both main surfaces of the first semiconductor substrate, and joining of the second semiconductor substrate. A step of forming a buffer layer made of a silicon oxide film on the side main surface, and a step of joining one main surface of the first semiconductor substrate on which the buffer layer is formed and the main surface of the second semiconductor substrate, The method is characterized by including a step of processing the first semiconductor substrate to form a weight portion and a step of processing the second semiconductor substrate to form a beam portion.

【0015】[0015]

【作用】請求項1の発明の構成では、少なくとも重り部
が形成される第1の半導体基板の一方の主面に第2の半
導体基板を接合し、この第2の半導体基板に重り部を揺
動自在に支持する梁部を形成して成る加速度センサであ
って、第1の半導体基板の両主面に内部応力緩衝用の緩
衝層を形成するとともに第1の半導体基板の反接合面で
ある他方の主面の緩衝層上にシリコン窒化膜を形成した
ので、緩衝層によって第1の半導体基板に加わる内部応
力が緩和され、内部応力による第1の半導体基板の反り
が低減できる。
According to the first aspect of the invention, the second semiconductor substrate is bonded to one main surface of the first semiconductor substrate on which at least the weight portion is formed, and the weight portion is shaken on the second semiconductor substrate. An acceleration sensor formed by forming a beam portion that supports movably, wherein buffer layers for buffering internal stress are formed on both main surfaces of a first semiconductor substrate, and an anti-bonding surface of the first semiconductor substrate is formed.
Since the silicon nitride film is formed on the buffer layer on the other main surface, the buffer layer alleviates the internal stress applied to the first semiconductor substrate and reduces the warp of the first semiconductor substrate due to the internal stress.

【0016】[0016]

【0017】請求項の発明によれば、第1の半導体基
板の両主面にシリコン酸化膜から成る緩衝層を形成する
工程と、第1の半導体基板の一方の主面に緩衝層を介し
て第2の半導体基板を接合する工程と、第1の半導体基
板を加工して重り部を形成する工程と、第2の半導体基
板を加工して梁部を形成する工程とを有するので、第1
の半導体基板の両主面に形成された緩衝層により第1の
半導体基板に加わる内部応力が緩和され、製造時におけ
る第1の半導体基板の反りが低減でき、また、第1の半
導体基板と第2の半導体基板の接合面の微小な凹凸が緩
衝層によって吸収され、接合時の整合性を高めることが
でき、しかも、第1の半導体基板をエッチング加工する
際のエッチングマスクに緩衝層を利用することができ
る。
According to the second aspect of the present invention, the step of forming a buffer layer made of a silicon oxide film on both main surfaces of the first semiconductor substrate and the step of forming the buffer layer on one main surface of the first semiconductor substrate are performed. And the step of joining the second semiconductor substrate to each other, the step of processing the first semiconductor substrate to form the weight portion, and the step of processing the second semiconductor substrate to form the beam portion. 1
The buffer layers formed on both main surfaces of the semiconductor substrate relax the internal stress applied to the first semiconductor substrate, reduce the warpage of the first semiconductor substrate during manufacturing, and reduce the stress between the first semiconductor substrate and the first semiconductor substrate. The minute irregularities on the bonding surface of the second semiconductor substrate are absorbed by the buffer layer, the matching at the time of bonding can be enhanced, and the buffer layer is used as an etching mask when etching the first semiconductor substrate. be able to.

【0018】[0018]

【0019】請求項の発明によれば、第1の半導体基
板の両主面にシリコン酸化膜から成る緩衝層を形成する
工程と、第1の半導体基板の一方の主面に緩衝層を介し
て第2の半導体基板を接合する工程と、第1の半導体基
板の反接合面である他方の主面の緩衝層上にシリコン窒
化膜を形成する工程と、このシリコン窒化膜をマスクに
用いて第1の半導体基板を加工し重り部を形成する工程
と、第2の半導体基板を加工して梁部を形成する工程と
を有するので、シリコン窒化膜をマスクに用いることで
長時間のエッチングが可能となり、重り部の形状を精密
に形成することができる。
According to the third aspect of the present invention, the step of forming a buffer layer made of a silicon oxide film on both main surfaces of the first semiconductor substrate and the step of forming the buffer layer on one main surface of the first semiconductor substrate are performed. Bonding the second semiconductor substrate with each other, forming a silicon nitride film on the buffer layer on the other main surface which is the anti-bonding surface of the first semiconductor substrate, and using the silicon nitride film as a mask. Since the method includes the step of processing the first semiconductor substrate to form the weight portion and the step of processing the second semiconductor substrate to form the beam portion, long-time etching can be performed by using the silicon nitride film as a mask. It becomes possible, and the shape of the weight portion can be precisely formed.

【0020】[0020]

【0021】[0021]

【0022】請求項の発明によれば、第1の半導体基
板の両主面にシリコン酸化膜から成る緩衝層を形成する
工程と、第2の半導体基板の接合される側の主面にシリ
コン酸化膜から成る緩衝層を形成する工程と、緩衝層の
形成された第1の半導体基板の一方の主面と第2の半導
体基板の主面とを接合する工程と、第1の半導体基板を
加工して重り部を形成する工程と、第2の半導体基板を
加工して梁部を形成する工程とを有するので、第1の半
導体基板と第2の半導体基板の接合は各々の緩衝層を接
合すればよく、比較的に低温での接合が可能となり、製
造工程の簡略化を図ることができる。
According to the invention of claim 4 , the step of forming a buffer layer made of a silicon oxide film on both main surfaces of the first semiconductor substrate, and the step of forming silicon on the main surface of the second semiconductor substrate on the bonding side. A step of forming a buffer layer made of an oxide film, a step of joining one main surface of the first semiconductor substrate on which the buffer layer is formed and a main surface of the second semiconductor substrate, and the first semiconductor substrate Since the step of processing to form the weight portion and the step of processing the second semiconductor substrate to form the beam portion are included, the first semiconductor substrate and the second semiconductor substrate are bonded to each other using buffer layers. It suffices to join them, and it becomes possible to join them at a relatively low temperature, and the manufacturing process can be simplified.

【0023】[0023]

【実施例】【Example】

(実施例1)図1は本発明の第1の実施例を示す図であ
る。本実施例における加速度センサは、従来技術におい
て説明した両持ち梁方式のセンサであって、x軸、y
軸、z軸方向に感度を有する所謂3軸加速度センサであ
る。このような加速度センサは、一般に自動車、航空機
あるいは家電製品等に広く使用されている。
(Embodiment 1) FIG. 1 is a diagram showing a first embodiment of the present invention. The acceleration sensor according to the present embodiment is a double-supported beam type sensor described in the related art, and has x-axis and y-axis
It is a so-called triaxial acceleration sensor having sensitivity in the axial and z-axis directions. Such an acceleration sensor is generally widely used in automobiles, airplanes, home electric appliances and the like.

【0024】この加速度センサは、重り部1が形成され
た第1の半導体基板10と、梁部2が形成された薄肉の
第2の半導体基板11とがシリコン窒化膜から成る緩衝
層12を介して接合され貼り合わされて形成され、かつ
第1の半導体基板10の反接合面にも同じくシリコン窒
化膜から成る緩衝層12が形成されて成るものである。
In this acceleration sensor, a first semiconductor substrate 10 on which a weight portion 1 is formed and a thin second semiconductor substrate 11 on which a beam portion 2 is formed include a buffer layer 12 made of a silicon nitride film. Are formed by bonding and pasting together, and a buffer layer 12 also made of a silicon nitride film is formed on the anti-bonding surface of the first semiconductor substrate 10.

【0025】次に、本実施例の加速度センサの製造方法
を図2及び図3を参照して説明する。図2(a)に示す
ようなシリコン基板から成る第1の半導体基板10の両
主面にプラズマCVDあるいは減圧CVDなどの方法で
エッチングマスクとなるシリコン窒化膜13を形成する
(同図(b)参照)。第1の半導体基板10の両主面に
形成されたシリコン窒化膜13をフォトリソグラフィに
よりパターニングする(同図(c)参照)。すなわち、
残ったシリコン窒化膜13がそれぞれ第1の半導体基板
10の両主面の緩衝層12となる。
Next, a method of manufacturing the acceleration sensor of this embodiment will be described with reference to FIGS. A silicon nitride film 13 serving as an etching mask is formed on both main surfaces of the first semiconductor substrate 10 made of a silicon substrate as shown in FIG. 2A by a method such as plasma CVD or low pressure CVD (FIG. 2B). reference). The silicon nitride film 13 formed on both main surfaces of the first semiconductor substrate 10 is patterned by photolithography (see FIG. 3C). That is,
The remaining silicon nitride film 13 becomes the buffer layers 12 on both main surfaces of the first semiconductor substrate 10, respectively.

【0026】そして、第1の半導体基板10の両主面を
シリコン窒化膜13(緩衝層12)をマスクとして水酸
化カリウム(KOH)水溶液、EDP(エチレン・ジア
ミンピロカテコール)等により異方性エッチングして両
主面同時に10μm程度の掘り込みを行い、凹所14を
形成する(同図(d)参照)。それから、第2の半導体
基板11を第1の半導体基板10の一方の主面に接合し
て貼り合わせる(同図(e)参照)。このとき、従来の
製造方法では第1の半導体基板10の接合面に形成され
たシリコン窒化膜13を除去して接合していたが、本発
明ではシリコン窒化膜13を除去せずに接合すること
で、第1及び第2の半導体基板10,11の間にシリコ
ン窒化膜13を介在させて緩衝層12としている。ここ
で、2枚の半導体基板10,11を接合する工程は10
00℃以上の高温の熱処理が行われるため、従来のよう
に第1の半導体基板10の一方の主面のみにマスク用の
シリコン窒化膜が形成された状態ではシリコン窒化膜の
内部応力によって第1の半導体基板10に反りが生じて
しまうが、本発明のように第1の半導体基板10の接合
面側のシリコン窒化膜13を除去せずに第1の半導体基
板10の両主面にシリコン窒化膜13が形成された状態
で上記高温処理を行えば、このシリコン窒化膜13が緩
衝層12となり、内部応力を緩和させて第1の半導体基
板10の反りが低減されることになり、結局、この貼り
合わせの工程における歩留りを向上させることができ
る。また、本実施例では、第1の半導体基板10に凹所
14を形成するためのマスク用のシリコン窒化膜13を
緩衝層12に用いているため、緩衝層を新たに形成する
必要がなく、尚且つ、第1の半導体基板10の接合面の
シリコン窒化膜13を除去する工程が不要となり、製造
工程の簡略化も図ることができる。
Then, both main surfaces of the first semiconductor substrate 10 are anisotropically etched with an aqueous solution of potassium hydroxide (KOH), EDP (ethylene diamine pyrocatechol) or the like using the silicon nitride film 13 (buffer layer 12) as a mask. Then, both main surfaces are dug at the same time by about 10 μm to form a recess 14 (see FIG. 3D). Then, the second semiconductor substrate 11 is bonded and bonded to one main surface of the first semiconductor substrate 10 (see FIG. 8E). At this time, in the conventional manufacturing method, the silicon nitride film 13 formed on the bonding surface of the first semiconductor substrate 10 was removed and bonded, but in the present invention, the silicon nitride film 13 is bonded without being removed. Then, the silicon nitride film 13 is interposed between the first and second semiconductor substrates 10 and 11 to form the buffer layer 12. Here, the step of joining the two semiconductor substrates 10 and 11 is 10
Since the heat treatment at a high temperature of 00 ° C. or higher is performed, when the silicon nitride film for the mask is formed only on one main surface of the first semiconductor substrate 10 as in the conventional case, the first stress is generated by the internal stress of the silicon nitride film. However, the silicon nitride film 13 on the bonding surface side of the first semiconductor substrate 10 is not removed as in the present invention, and silicon nitride is formed on both main surfaces of the first semiconductor substrate 10. If the high temperature treatment is performed with the film 13 formed, the silicon nitride film 13 serves as the buffer layer 12 to relieve the internal stress and reduce the warpage of the first semiconductor substrate 10. The yield in the step of bonding can be improved. Further, in this embodiment, since the masking silicon nitride film 13 for forming the recess 14 in the first semiconductor substrate 10 is used as the buffer layer 12, it is not necessary to newly form the buffer layer. Moreover, the step of removing the silicon nitride film 13 on the bonding surface of the first semiconductor substrate 10 is not necessary, and the manufacturing process can be simplified.

【0027】接合後、第2の半導体基板11を化学的エ
ッチング方法により10μm程度まで薄膜化する(同図
(f)参照)。なお、この工程においては時間制御また
は、第2の半導体基板11にエピタキシャル層を有する
ウェハを用い、電解エッチングによりエピタキシャル層
のみを残すなどの方法で行うことができる。それから、
薄膜化された第2の半導体基板11の主面にボロン等の
不純物を拡散またはイオン注入することで高濃度の不純
物層から成るコンタクト層15を形成する(図3(a)
参照)。同じく第2の半導体基板11の梁部2と成る部
分の主面にボロン等の不純物を拡散またはイオン注入す
ることで高濃度の不純物層から成るピエゾ抵抗16を形
成する(同図(b)参照)。なお、このピエゾ抵抗16
における不純物濃度はコンタクト層15のそれよりも低
い濃度でよい。そして、これらピエゾ抵抗16及びコン
タクト層15を覆うように第2の半導体基板11の主面
に絶縁層17を形成した後、この絶縁層17にコンタク
ト窓を設けて各コンタクト層15及びピエゾ抵抗16と
電気的に接続された金属配線18を形成する(同図
(c)参照)。なお、この金属配線18には金を用いる
のが望ましいが、金を用いる場合には基板との密着性を
高めるために、金と半導体基板との間にクロム層を形成
するのが望ましい。また、金に限らずアルミニウム、ク
ロム等を使用して金属配線18を形成してもよい。ここ
で、この金属配線18を後工程の異方性エッチングから
保護するためにシリコン窒化膜の保護膜19を形成する
(同図(d)参照)。
After the bonding, the second semiconductor substrate 11 is thinned down to about 10 μm by the chemical etching method (see FIG. 7F). Note that this step can be performed by time control or a method of using a wafer having an epitaxial layer on the second semiconductor substrate 11 and leaving only the epitaxial layer by electrolytic etching. then,
Impurities such as boron are diffused or ion-implanted into the main surface of the thinned second semiconductor substrate 11 to form a contact layer 15 made of a high-concentration impurity layer (FIG. 3A).
reference). Similarly, a piezoresistor 16 formed of a high-concentration impurity layer is formed by diffusing or ion-implanting impurities such as boron into the main surface of the portion of the second semiconductor substrate 11 that will be the beam portion 2 (see FIG. 2B). ). In addition, this piezoresistor 16
The impurity concentration in may be lower than that of the contact layer 15. Then, after forming an insulating layer 17 on the main surface of the second semiconductor substrate 11 so as to cover the piezoresistors 16 and the contact layers 15, a contact window is provided in the insulating layer 17 to provide each contact layer 15 and the piezoresistors 16 with each other. The metal wiring 18 electrically connected to is formed (see FIG. 11C). It is desirable to use gold for the metal wiring 18, but when gold is used, it is desirable to form a chromium layer between the gold and the semiconductor substrate in order to enhance the adhesion to the substrate. Further, the metal wiring 18 may be formed not only by gold but also by using aluminum, chromium or the like. Here, a protective film 19 of a silicon nitride film is formed in order to protect the metal wiring 18 from anisotropic etching in a later process (see FIG. 3D).

【0028】そして、KOH等の強アルカリ溶液により
緩衝層12であるシリコン窒化膜13をマスクにして第
1の半導体基板10を裏面(反接合面側の主面)から異
方性エッチングし、第1の半導体基板10を分離して第
2の半導体基板11に支持された重り部1を形成する
(同図(e)参照)。最後に、RIE(反応性ドライエ
ッチング)等のドライエッチングにより第2の半導体基
板11にスリット20を形成して部分的に切り離すこと
で梁部2を形成し(同図(f)参照)、重り部1が薄肉
の梁部2にのみ支持された構造を有する加速度センサが
完成する。
Then, the first semiconductor substrate 10 is anisotropically etched from the back surface (main surface on the side opposite to the bonding surface) by using the silicon nitride film 13 as the buffer layer 12 as a mask with a strong alkaline solution such as KOH. The first semiconductor substrate 10 is separated to form the weight portion 1 supported by the second semiconductor substrate 11 (see FIG. 8E). Finally, the beam portion 2 is formed by forming the slit 20 in the second semiconductor substrate 11 by dry etching such as RIE (reactive dry etching) and partially separating it (see (f) in the figure). An acceleration sensor having a structure in which the portion 1 is supported only by the thin beam portion 2 is completed.

【0029】上述した本実施例の製造方法によれば、第
1の半導体基板10の両主面にシリコン窒化膜13から
成る緩衝層12が形成されているため、応力緩和により
第1の半導体基板10の反りが低減され、第1及び第2
の半導体基板10,11の接合(貼り合わせ)が安定し
て行うことができ、これにより接合工程における歩留り
を向上させることができる。また、接合面に形成された
緩衝層12によって第1及び第2の半導体基板10,1
1の接合面の微少な凹凸が埋められて吸収されることに
なり、接合時の整合性を高めることができる。しかも、
緩衝層12として第1の半導体基板10のマスク用のシ
リコン窒化膜13を用いたため、新たに緩衝層12を形
成する工程を増やす必要がないだけでなく、接合面のシ
リコン窒化膜13を除去する工程が不要となって製造工
程の簡略化を図ることもできる。なお、第1の半導体基
板10の反接合面側の主面に形成された緩衝層12は、
従来同様に重り部1を形成する際のエッチングマスクと
して使用できる。
According to the manufacturing method of this embodiment described above, since the buffer layers 12 made of the silicon nitride film 13 are formed on both main surfaces of the first semiconductor substrate 10, the first semiconductor substrate is relaxed by stress relaxation. The warp of 10 is reduced, and the first and second
The semiconductor substrates 10 and 11 can be stably bonded (bonded) to each other, thereby improving the yield in the bonding process. Further, the buffer layer 12 formed on the bonding surface allows the first and second semiconductor substrates 10, 1 to be formed.
The minute irregularities on the joining surface of No. 1 are filled and absorbed, and the consistency at the time of joining can be improved. Moreover,
Since the masking silicon nitride film 13 of the first semiconductor substrate 10 is used as the buffer layer 12, it is not necessary to increase the number of steps for newly forming the buffer layer 12, and the silicon nitride film 13 on the bonding surface is removed. It is also possible to simplify the manufacturing process by eliminating the process. The buffer layer 12 formed on the main surface of the first semiconductor substrate 10 on the side opposite to the bonding surface is
It can be used as an etching mask when forming the weight portion 1 as in the conventional case.

【0030】なお、本実施例の製造方法においては、緩
衝層12をシリコン窒化膜により形成したが、これに限
らず、例えば第1の半導体基板10の接合側の主面を熱
酸化することでシリコン酸化膜を形成し、このシリコン
酸化膜を緩衝層に用いてもよい。すなわち、第1及び第
2の半導体基板10,11の接合はシリコン基板とシリ
コン窒化膜との接合ではなく、シリコン基板とシリコン
酸化膜との接合により行われることなる。ここで、接合
後に第1の半導体基板10を異方性エッチングする工程
において、一般にKOHによる長時間のエッチングでは
シリコン酸化膜もエッチングされてしまうので、EDP
などをエッチャントに用いるのが望ましい。
Although the buffer layer 12 is formed of the silicon nitride film in the manufacturing method of this embodiment, the invention is not limited to this. For example, the main surface of the first semiconductor substrate 10 on the junction side is thermally oxidized. A silicon oxide film may be formed and this silicon oxide film may be used as the buffer layer. That is, the first and second semiconductor substrates 10 and 11 are joined not by joining the silicon substrate and the silicon nitride film, but by joining the silicon substrate and the silicon oxide film. Here, in the step of anisotropically etching the first semiconductor substrate 10 after bonding, the silicon oxide film is generally etched by a long-time etching with KOH.
It is desirable to use such as an etchant.

【0031】上述のようにして製造された加速度センサ
は、スリット20によって第2の半導体基板11から一
部切り離されて形成された4つの梁部2により重り部1
が揺動自在に支持されており、図4(a)(b)に示す
ように、印加される加速度の方向によって各梁部2の撓
む方向及び量が変化するので、この撓みに応じた変化量
をピエゾ抵抗16の抵抗値変化として取り出すことでx
軸、y軸及びz軸の3軸方向の加速度を検出することが
できる。なお、ピエゾ抵抗16の抵抗値変化による加速
度の検出は、ピエゾ抵抗16によりブリッジ回路を形成
する方法のように周知の方法を用いて行えばよく、詳し
い説明は省略する。
In the acceleration sensor manufactured as described above, the weight portion 1 is formed by the four beam portions 2 formed by being partially separated from the second semiconductor substrate 11 by the slit 20.
Is swingably supported. As shown in FIGS. 4A and 4B, the bending direction and amount of each beam portion 2 change depending on the direction of the applied acceleration. X is obtained by extracting the amount of change as a change in the resistance value of the piezoresistor 16.
It is possible to detect acceleration in the three axial directions of the axes, the y-axis, and the z-axis. It should be noted that the acceleration can be detected by changing the resistance value of the piezoresistor 16 by using a known method such as a method of forming a bridge circuit by the piezoresistor 16, and detailed description thereof will be omitted.

【0032】本実施例の構成では、第1の半導体基板1
0の両主面にシリコン窒化膜13から成る緩衝層12が
形成されているので、内部応力による第1の半導体基板
10の反りを低減させることができる。 (実施例2)図5及び図6は本発明の第2の実施例にお
ける製造方法を説明するための図である。以下、図5及
び図6を参照して本実施例の製造方法を説明する。な
お、実施例1と共通する部分には同一の符号を付し、詳
細な説明は省略する。
In the configuration of this embodiment, the first semiconductor substrate 1
Since the buffer layer 12 made of the silicon nitride film 13 is formed on both main surfaces of No. 0, warpage of the first semiconductor substrate 10 due to internal stress can be reduced. (Embodiment 2) FIGS. 5 and 6 are views for explaining a manufacturing method in a second embodiment of the present invention. The manufacturing method of this embodiment will be described below with reference to FIGS. The same parts as those in the first embodiment are designated by the same reference numerals, and detailed description thereof will be omitted.

【0033】まず、シリコン基板から成る第1の半導体
基板10の両主面にシリコン酸化膜21を形成しパター
ニングする(図5(a)〜(c)参照)までの工程は実
施例1とほぼ共通である。次に、本実施例では第1の半
導体基板10の接合面である主面のみをシリコン酸化膜
21をマスクとして異方性エッチングして10μm程度
の堀り込みを行って凹所14を形成する(同図(d)参
照)。このように、本実施例では第1の半導体基板10
の一方の主面(接合面)のみを異方性エッチングするた
め、エッチングされない他方の主面はレジストなどで保
護するようになっている。なお、第1の半導体基板10
の両主面に形成されたシリコン酸化膜21が本実施例の
場合の緩衝層22と成る。
First, the steps of forming and patterning the silicon oxide film 21 on both main surfaces of the first semiconductor substrate 10 made of a silicon substrate (see FIGS. 5A to 5C) are almost the same as those of the first embodiment. It is common. Next, in this embodiment, only the main surface, which is the bonding surface of the first semiconductor substrate 10, is anisotropically etched using the silicon oxide film 21 as a mask to form a recess 14 by engraving about 10 μm. (Refer to the same figure (d)). Thus, in this embodiment, the first semiconductor substrate 10 is
Since only one main surface (bonding surface) is anisotropically etched, the other main surface which is not etched is protected by a resist or the like. The first semiconductor substrate 10
The silicon oxide film 21 formed on both main surfaces of the above becomes the buffer layer 22 in the case of the present embodiment.

【0034】それから、1000℃以上の熱処理により
第2の半導体基板11を第1の半導体基板10の一方の
主面に接合して貼り合わせる(同図(e)参照)。その
後、第1の半導体基板10の反接合面である主面にマス
ク用のシリコン窒化膜23を略全面に形成し(同図
(f)参照)、さらに、第2の半導体基板11を化学的
エッチング方法により10μm程度まで薄膜化する(同
図(g)参照)。
Then, the second semiconductor substrate 11 is bonded and bonded to one main surface of the first semiconductor substrate 10 by heat treatment at 1000 ° C. or higher (see FIG. 8E). After that, a silicon nitride film 23 for a mask is formed on substantially the entire main surface, which is an anti-bonding surface of the first semiconductor substrate 10 (see FIG. 6F), and the second semiconductor substrate 11 is chemically formed. The thickness is reduced to about 10 μm by the etching method (see FIG. 7G).

【0035】次に、薄膜化された第2の半導体基板11
の主面にボロン等の不純物を拡散またはイオン注入する
ことで、高濃度の不純物層から成るコンタクト層15及
びピエゾ抵抗16を形成する(図6(a)(b)参
照)。そして、これらピエゾ抵抗16及びコンタクト層
15を覆うように第2の半導体基板11の主面に絶縁層
17を形成した後、この絶縁層17にコンタクト窓を設
けて各コンタクト層15及びピエゾ抵抗16と電気的に
接続された金属配線18を形成する。それから、シリコ
ン窒化膜23をシリコン酸化膜21にアライメントする
ためにフォトリソグラフィによるパターニングを行い、
第1の半導体基板10の裏面(反接合面)のシリコン窒
化膜23を除去する(同図(c)参照)。また、金属配
線18を後工程の異方性エッチングから保護するために
シリコン窒化膜の保護膜19を形成する(同図(d)参
照)。そして、KOH等の強アルカリ溶液によりシリコ
ン窒化膜23をマスクにして第1の半導体基板10を裏
面(反接合面)から異方性エッチングし(390μm程
度)、第1の半導体基板10を分離して第2の半導体基
板11に支持された重り部1を形成する(同図(e)参
照)。すなわち、本実施例では、このシリコン窒化膜2
3を第1の半導体基板10を裏面(反接合面)側から異
方性エッチングする際のマスクとして利用しているので
ある。このようにシリコン酸化膜21ではなくシリコン
窒化膜23をマスクに用いているのは、シリコン酸化膜
21の緩衝層22はKOHのようなエッチャントに対し
ては充分なマスクの機能を果たすことができないためで
ある。また、シリコン窒化膜23の代わりにシリコン酸
化膜21の緩衝層22の上にレジストを塗布してマスク
する方法もあるが、パターニングされて10μm程度の
段差を有するシリコン酸化膜21の緩衝層22にレジス
トを均一に塗布するのが難しいという欠点があり、本実
施例のようにシリコン窒化膜23をマスクとすればフォ
トリソフラフィによって精度良くパターニングすること
ができるという利点がある。
Next, the thinned second semiconductor substrate 11 is formed.
Impurities such as boron are diffused or ion-implanted into the main surface of the contact layer 15 to form the contact layer 15 and the piezoresistor 16 made of a high-concentration impurity layer (see FIGS. 6A and 6B). Then, after forming an insulating layer 17 on the main surface of the second semiconductor substrate 11 so as to cover the piezoresistors 16 and the contact layers 15, a contact window is provided in the insulating layer 17 to provide each contact layer 15 and the piezoresistors 16 with each other. A metal wiring 18 electrically connected to is formed. Then, patterning by photolithography is performed to align the silicon nitride film 23 with the silicon oxide film 21,
The silicon nitride film 23 on the back surface (anti-bonding surface) of the first semiconductor substrate 10 is removed (see FIG. 7C). Further, a protective film 19 of a silicon nitride film is formed in order to protect the metal wiring 18 from anisotropic etching in a later process (see FIG. 3D). Then, the first semiconductor substrate 10 is anisotropically etched (about 390 μm) from the back surface (anti-bonding surface) by using a strong alkaline solution such as KOH with the silicon nitride film 23 as a mask, and the first semiconductor substrate 10 is separated. Then, the weight portion 1 supported by the second semiconductor substrate 11 is formed (see FIG. 8E). That is, in this embodiment, the silicon nitride film 2
3 is used as a mask when anisotropically etching the first semiconductor substrate 10 from the back surface (anti-bonding surface) side. As described above, the silicon nitride film 23 is used as a mask instead of the silicon oxide film 21, because the buffer layer 22 of the silicon oxide film 21 cannot perform a sufficient mask function for an etchant such as KOH. This is because. There is also a method of applying a resist on the buffer layer 22 of the silicon oxide film 21 instead of the silicon nitride film 23 and masking it. However, the buffer layer 22 of the silicon oxide film 21 having a step of about 10 μm after being patterned is formed. There is a drawback that it is difficult to apply the resist uniformly, and when the silicon nitride film 23 is used as a mask as in the present embodiment, there is an advantage that patterning can be performed accurately by photolithography.

【0036】最後に、RIE(反応性ドライエッチン
グ)等のドライエッチングにより第2の半導体基板11
にスリット20を形成して部分的に切り離すことで梁部
2を形成し、重り部1が薄肉の梁部2にのみ支持された
構造を有する加速度センサが完成する(同図(f)参
照)。本実施例によると、第1の半導体基板10の両主
面に形成されたシリコン酸化膜21を緩衝層22にする
ことで基板の反りを低減するとともに、第1の半導体基
板10をエッチング加工する際のマスクにはシリコン窒
化膜23を用いたため、接合工程における歩留りを向上
できるだけでなく、重り部1の形状をマスクに忠実に形
成することで検出感度の向上が図れ、しかも、第1の半
導体基板10の異方性エッチングにおけるエッチャント
としてEDPの代わりにKOHを使用することができ、
製造工程の簡略化及びコストダウンも図れる。なお、本
実施例ではシリコン酸化膜21を緩衝層22としたが、
第1の半導体基板10の両主面にシリコン窒化膜を形成
し、これを緩衝層としてもよい。
Finally, the second semiconductor substrate 11 is formed by dry etching such as RIE (reactive dry etching).
A beam portion 2 is formed by forming a slit 20 in the groove and partially separating it, and an acceleration sensor having a structure in which the weight portion 1 is supported only by the thin beam portion 2 is completed (see (f) in the figure). . According to the present embodiment, the silicon oxide film 21 formed on both main surfaces of the first semiconductor substrate 10 is used as the buffer layer 22 to reduce the warp of the substrate and to etch the first semiconductor substrate 10. Since the silicon nitride film 23 is used for the mask in this case, not only the yield in the bonding process can be improved, but also the detection sensitivity can be improved by forming the shape of the weight portion 1 faithfully on the mask, and further, the first semiconductor KOH can be used instead of EDP as an etchant in the anisotropic etching of the substrate 10,
The manufacturing process can be simplified and the cost can be reduced. Although the silicon oxide film 21 is used as the buffer layer 22 in this embodiment,
A silicon nitride film may be formed on both main surfaces of the first semiconductor substrate 10 and used as a buffer layer.

【0037】(実施例3)図7及び図8は本発明の第3
の実施例における製造方法を説明するための図である。
以下、図7及び図8を参照して本実施例の製造方法を説
明する。なお、本実施例は、その構造及び製造方法にお
いて実施例1とほぼ共通するので、共通する部分には同
一の符号を付して説明は省略し、本実施例の特徴となる
部分についてのみ説明する。
(Embodiment 3) FIGS. 7 and 8 show the third embodiment of the present invention.
FIG. 8 is a diagram for explaining a manufacturing method in the example of FIG.
Hereinafter, the manufacturing method of this embodiment will be described with reference to FIGS. 7 and 8. Since the structure and the manufacturing method of this embodiment are substantially the same as those of the first embodiment, the common parts are designated by the same reference numerals and the description thereof will be omitted. Only the characteristic parts of this embodiment will be described. To do.

【0038】本実施例は、第1の半導体基板10の両主
面に緩衝層12となるシリコン窒化膜13を形成すると
ともに、第2の半導体基板11の両主面にもシリコン窒
化膜24から成る緩衝層25を形成した点に特徴があ
る。すなわち、図7(e)に示すように第1の半導体基
板10と第2の半導体基板11を接合して貼り合わせる
工程では、実施例1の場合には第1の半導体基板10の
シリコン窒化膜13と第2の半導体基板11(シリコ
ン)とを1000℃以上の高温処理で接合する工程が必
要であるのに対して、本実施例では第1及び第2の半導
体基板10,11のシリコン窒化膜13,24同士を接
合するため、400℃程度の低温処理での接合が可能と
なる。また、実施例1のようにシリコンとシリコン窒化
膜などの異種材料の接合(貼り合わせ)では各表面の原
子問距離の違いから接合界面でのボイドが発生しやすい
が、本実施例ではシリコン窒化膜13,24同士の同種
の接合(貼り合わせ)のためボイドの発生を低減するこ
とが可能である。なお、図7及び図8に示した他の工程
については実施例1と共通であるので説明は省略する。
In this embodiment, the silicon nitride film 13 serving as the buffer layer 12 is formed on both main surfaces of the first semiconductor substrate 10, and the silicon nitride film 24 is formed on both main surfaces of the second semiconductor substrate 11 as well. The feature is that the buffer layer 25 is formed. That is, in the step of bonding and bonding the first semiconductor substrate 10 and the second semiconductor substrate 11 as shown in FIG. 7E, the silicon nitride film of the first semiconductor substrate 10 in the case of the first embodiment. 13 and the second semiconductor substrate 11 (silicon) are required to be bonded by a high temperature treatment of 1000 ° C. or higher, whereas in the present embodiment, silicon nitride of the first and second semiconductor substrates 10 and 11 is used. Since the films 13 and 24 are bonded to each other, bonding can be performed at a low temperature of about 400 ° C. Further, in the case of bonding (bonding) different materials such as silicon and a silicon nitride film as in Example 1, voids are likely to occur at the bonding interface due to the difference in atomic distance between the surfaces, but in this Example, silicon nitride is used. The same kind of bonding (bonding) between the films 13 and 24 can reduce the occurrence of voids. The other steps shown in FIGS. 7 and 8 are the same as those in the first embodiment, and the description thereof will be omitted.

【0039】(実施例4)図9及び図10は本発明の第
4の実施例における製造方法を説明するための図であ
る。以下、図9及び図10を参照して本実施例の製造方
法を説明する。なお、本実施例は、その構造及び製造方
法において実施例2とほぼ共通するので、共通する部分
には同一の符号を付して説明は省略し、本実施例の特徴
となる部分についてのみ説明する。
(Embodiment 4) FIGS. 9 and 10 are views for explaining a manufacturing method in a fourth embodiment of the present invention. Hereinafter, the manufacturing method of this embodiment will be described with reference to FIGS. 9 and 10. Since the structure and manufacturing method of this embodiment are substantially the same as those of the second embodiment, common parts are designated by the same reference numerals and description thereof will be omitted, and only the characteristic parts of this embodiment will be described. To do.

【0040】本実施例は、第1の半導体基板10の両主
面に緩衝層22となるシリコン酸化膜21を形成すると
ともに、第2の半導体基板11の両主面にもシリコン酸
化膜26から成る緩衝層27を形成した点に特徴があ
る。すなわち、図9(e)に示すように第1の半導体基
板10と第2の半導体基板11を接合して貼り合わせる
工程では、実施例2の場合には第1の半導体基板10の
シリコン酸化膜21と第2の半導体基板11(シリコ
ン)とを1000℃以上の高温処理で接合する工程が必
要であるのに対して、本実施例では第1及び第2の半導
体基板10,11のシリコン酸化膜21,26同士を接
合するため、実施例2の場合に比較して低温処理での接
合が可能となる。また、実施例2のようにシリコンとシ
リコン酸化膜などの異種材料の接合(貼り合わせ)では
各表面の原子問距離の違いから接合界面でのボイドが発
生しやすいが、本実施例ではシリコン酸化膜21,26
同士の同種の接合(貼り合わせ)のためボイドの発生を
低減することが可能である。なお、図9及び図10に示
した他の工程については実施例2と共通であるので説明
は省略する。
In this embodiment, the silicon oxide film 21 serving as the buffer layer 22 is formed on both main surfaces of the first semiconductor substrate 10, and the silicon oxide film 26 is formed on both main surfaces of the second semiconductor substrate 11 as well. The feature is that the buffer layer 27 is formed. That is, in the step of bonding and bonding the first semiconductor substrate 10 and the second semiconductor substrate 11 as shown in FIG. 9E, the silicon oxide film of the first semiconductor substrate 10 in the case of the second embodiment. 21 and the second semiconductor substrate 11 (silicon) are required to be joined by a high temperature treatment of 1000 ° C. or higher, whereas in the present embodiment, silicon oxidation of the first and second semiconductor substrates 10 and 11 is performed. Since the films 21 and 26 are bonded to each other, bonding can be performed at a low temperature as compared with the case of the second embodiment. Further, in the case of bonding (bonding) different kinds of materials such as silicon and a silicon oxide film as in Example 2, voids are likely to occur at the bonding interface due to the difference in atomic distance between the surfaces, but in this Example, silicon oxide is used. Membrane 21, 26
It is possible to reduce the occurrence of voids due to the same type of bonding (bonding). The other steps shown in FIGS. 9 and 10 are the same as those in the second embodiment, and thus the description thereof will be omitted.

【0041】[0041]

【発明の効果】請求項1の発明は、少なくとも重り部が
形成される第1の半導体基板の一方の主面に第2の半導
体基板を接合し、この第2の半導体基板に重り部を揺動
自在に支持する梁部を形成して成る加速度センサであっ
て、第1の半導体基板の両主面に内部応力緩衝用の緩衝
層を形成するとともに第1の半導体基板の反接合面であ
る他方の主面の緩衝層上にシリコン窒化膜を形成したの
で、緩衝層によって第1の半導体基板に加わる内部応力
が緩和され、内部応力による第1の半導体基板の反りが
低減できるという効果がある。
According to the first aspect of the present invention, the second semiconductor substrate is bonded to one main surface of the first semiconductor substrate on which at least the weight portion is formed, and the weight portion is shaken on the second semiconductor substrate. An acceleration sensor formed by forming a beam portion movably supported, wherein a buffer layer for buffering internal stress is formed on both main surfaces of a first semiconductor substrate and an anti-bonding surface of the first semiconductor substrate.
Since the silicon nitride film is formed on the buffer layer on the other main surface, the buffer layer relieves the internal stress applied to the first semiconductor substrate, and thus the warp of the first semiconductor substrate due to the internal stress can be reduced. is there.

【0042】[0042]

【0043】請求項の発明は、第1の半導体基板の両
主面にシリコン酸化膜から成る緩衝層を形成する工程
と、第1の半導体基板の一方の主面に緩衝層を介して第
2の半導体基板を接合する工程と、第1の半導体基板を
加工して重り部を形成する工程と、第2の半導体基板を
加工して梁部を形成する工程とを有するので、第1の半
導体基板の両主面に形成された緩衝層により第1の半導
体基板に加わる内部応力が緩和され、製造時における第
1の半導体基板の反りが低減でき、また、第1の半導体
基板と第2の半導体基板の接合面の微小な凹凸が緩衝層
によって吸収され、接合時の整合性を高めることがで
き、製造時の歩留りを向上させることができるという効
果がある。しかも、第1の半導体基板をエッチング加工
する際のエッチングマスクに緩衝層を利用することがで
き、製造工程の簡略化を図ることができるという効果が
ある。
According to a second aspect of the present invention, a step of forming a buffer layer made of a silicon oxide film on both main surfaces of the first semiconductor substrate, and a step of forming the buffer layer on one main surface of the first semiconductor substrate via the buffer layers are provided. Since it has a step of joining the second semiconductor substrates, a step of processing the first semiconductor substrate to form a weight portion, and a step of processing the second semiconductor substrate to form a beam portion, The buffer layers formed on both main surfaces of the semiconductor substrate alleviate the internal stress applied to the first semiconductor substrate, reduce the warpage of the first semiconductor substrate during manufacturing, and reduce the warp of the first semiconductor substrate and the second semiconductor substrate. The minute irregularities on the bonding surface of the semiconductor substrate are absorbed by the buffer layer, the matching at the time of bonding can be enhanced, and the yield at the time of manufacturing can be improved. Moreover, the buffer layer can be used as an etching mask when etching the first semiconductor substrate, and the manufacturing process can be simplified.

【0044】[0044]

【0045】請求項の発明は、第1の半導体基板の両
主面にシリコン酸化膜から成る緩衝層を形成する工程
と、第1の半導体基板の一方の主面に緩衝層を介して第
2の半導体基板を接合する工程と、第1の半導体基板の
反接合面である他方の主面の緩衝層上にシリコン窒化膜
を形成する工程と、このシリコン窒化膜をマスクに用い
て第1の半導体基板を加工し重り部を形成する工程と、
第2の半導体基板を加工して梁部を形成する工程とを有
するので、シリコン窒化膜をマスクに用いることで長時
間のエッチングが可能となり、重り部の形状を精密に形
成することができ、製造時の歩留りの向上と加速度の検
出感度の向上を同時に図ることができるという効果があ
る。
According to a third aspect of the present invention, a step of forming a buffer layer made of a silicon oxide film on both main surfaces of the first semiconductor substrate and a step of forming the buffer layer on one main surface of the first semiconductor substrate via the buffer layers are provided. The step of joining the second semiconductor substrate, the step of forming a silicon nitride film on the buffer layer on the other main surface which is the anti-joint surface of the first semiconductor substrate, and the first step using the silicon nitride film as a mask. A step of processing the semiconductor substrate of to form a weight portion,
Since the step of processing the second semiconductor substrate to form the beam portion is included, it is possible to perform etching for a long time by using the silicon nitride film as a mask, and it is possible to precisely form the shape of the weight portion. There is an effect that the yield at the time of manufacture can be improved and the acceleration detection sensitivity can be improved at the same time.

【0046】[0046]

【0047】[0047]

【0048】請求項の発明は、第1の半導体基板の両
主面にシリコン酸化膜から成る緩衝層を形成する工程
と、第2の半導体基板の接合される側の主面にシリコン
酸化膜から成る緩衝層を形成する工程と、緩衝層の形成
された第1の半導体基板の一方の主面と第2の半導体基
板の主面とを接合する工程と、第1の半導体基板を加工
して重り部を形成する工程と、第2の半導体基板を加工
して梁部を形成する工程とを有するので、第1の半導体
基板と第2の半導体基板の接合は各々の緩衝層を接合す
ればよく、比較的に低温での接合が可能となり、製造時
の歩留りをさらに向上させることができるとともに、製
造工程の簡略化を図ることができるという効果がある。
According to a fourth aspect of the invention, a step of forming a buffer layer made of a silicon oxide film on both main surfaces of the first semiconductor substrate, and a silicon oxide film on the main surface of the second semiconductor substrate on the side to be joined. A step of forming a buffer layer consisting of, a step of joining one main surface of the first semiconductor substrate on which the buffer layer is formed and a main surface of the second semiconductor substrate, and processing the first semiconductor substrate. Since the step of forming the weight portion and the step of forming the beam portion by processing the second semiconductor substrate are performed, the first semiconductor substrate and the second semiconductor substrate are bonded to each other by connecting the respective buffer layers. This is advantageous in that the joining can be performed at a relatively low temperature, the yield at the time of manufacturing can be further improved, and the manufacturing process can be simplified.

【図面の簡単な説明】[Brief description of drawings]

【図1】実施例1を示す図であり、(a)は平面図、
(b)は同図(a)のA−A’線側面断面図、(c)は
同図(a)のB−B’線側面断面図である。
FIG. 1 is a diagram showing Example 1, (a) is a plan view,
(B) is a side sectional view taken along the line AA ′ of FIG. (A), and (c) is a side sectional view taken along the line BB ′ of FIG.

【図2】同上の製造工程を説明するための図である。FIG. 2 is a view for explaining the manufacturing process same as above.

【図3】同上の製造工程を説明するための図である。FIG. 3 is a view for explaining the manufacturing process same as above.

【図4】(a)及び(b)は同上の動作を説明するため
の図である。
FIG. 4A and FIG. 4B are diagrams for explaining the operation of the same.

【図5】実施例2の製造工程を説明するための図であ
る。
FIG. 5 is a drawing for explaining the manufacturing process in the second embodiment.

【図6】同上の製造工程を説明するための図である。FIG. 6 is a view for explaining the manufacturing process same as above.

【図7】実施例3の製造工程を説明するための図であ
る。
FIG. 7 is a drawing for explaining the manufacturing process in the third embodiment.

【図8】同上の製造工程を説明するための図である。FIG. 8 is a view for explaining the manufacturing process same as above.

【図9】実施例4の製造工程を説明するための図であ
る。
FIG. 9 is a drawing for explaining the manufacturing process in the fourth embodiment.

【図10】同上の製造工程を説明するための図である。FIG. 10 is a diagram illustrating the manufacturing process same as above.

【図11】(a)及び(b)は一般的な加速度センサの
動作を説明するための図である。
11A and 11B are diagrams for explaining the operation of a general acceleration sensor.

【図12】従来例の製造工程を説明するための図であ
る。
FIG. 12 is a diagram for explaining a manufacturing process of a conventional example.

【図13】同上の製造工程を説明するための図である。FIG. 13 is a view for explaining the manufacturing process same as above.

【符号の説明】[Explanation of symbols]

1 重り部 2 梁部 10 第1の半導体基板 11 第2の半導体基板 12 緩衝層 13 シリコン窒化膜 20 スリット 1 Weight section 2 beams 10 First semiconductor substrate 11 Second semiconductor substrate 12 Buffer layer 13 Silicon nitride film 20 slits

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平7−283419(JP,A) 特開 平8−274349(JP,A) 特開 平7−92187(JP,A) 特開 平1−167673(JP,A) 特開 平6−50986(JP,A) (58)調査した分野(Int.Cl.7,DB名) G01P 15/02 - 15/12 H01L 29/84 ─────────────────────────────────────────────────── ─── Continuation of the front page (56) Reference JP-A-7-283419 (JP, A) JP-A-8-274349 (JP, A) JP-A-7-92187 (JP, A) JP-A-1- 167673 (JP, A) JP-A-6-50986 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) G01P 15/02-15/12 H01L 29/84

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 少なくとも重り部が形成される第1の半
導体基板の一方の主面に第2の半導体基板を接合し、こ
の第2の半導体基板に重り部を揺動自在に支持する梁部
を形成して成る加速度センサであって、第1の半導体基
板の両主面に内部応力緩衝用の緩衝層を形成するととも
に第1の半導体基板の反接合面である他方の主面の緩衝
層上にシリコン窒化膜を形成したことを特徴とする加速
度センサ。
1. A beam portion for joining a second semiconductor substrate to one main surface of a first semiconductor substrate on which at least a weight portion is formed and swingably supporting the weight portion on the second semiconductor substrate. a acceleration sensor formed by forming, forming then together the buffer layer for the internal stress buffering on both main surfaces of the first semiconductor substrate
The buffer of the other main surface which is the anti-bonding surface of the first semiconductor substrate
An acceleration sensor characterized in that a silicon nitride film is formed on the layer .
【請求項2】 第1の半導体基板の両主面にシリコン酸
化膜から成る緩衝層を形成する工程と、第1の半導体基
板の一方の主面に緩衝層を介して第2の半導体基板を接
合する工程と、第1の半導体基板を加工して重り部を形
成する工程と、第2の半導体基板を加工して梁部を形成
する工程とを有することを特徴とする加速度センサの製
造方法。
2. Silicon acid is formed on both main surfaces of the first semiconductor substrate.
Step and a step of joining a second semiconductor substrate through a buffer layer on one main surface of the first semiconductor substrate, the weight portion by processing the first semiconductor substrate forming a buffer layer made of monolayer And a step of forming a beam portion by processing the second semiconductor substrate.
【請求項3】 第1の半導体基板の両主面にシリコン酸
化膜から成る緩衝層を形成する工程と、第1の半導体基
板の一方の主面に緩衝層を介して第2の半導体基板を接
合する工程と、第1の半導体基板の反接合面である他方
の主面の緩衝層上にシリコン窒化膜を形成する工程と、
このシリコン窒化膜をマスクに用いて第1の半導体基板
を加工し重り部を形成する工程と、第2の半導体基板を
加工して梁部を形成する工程とを有することを特徴とす
る加速度センサの製造方法。
3. A step of forming a buffer layer made of a silicon oxide film on both main surfaces of the first semiconductor substrate, and a step of forming a second semiconductor substrate on one main surface of the first semiconductor substrate via the buffer layer. The step of joining and the other side which is the anti-joining surface of the first semiconductor substrate
A step of forming a silicon nitride film on the buffer layer on the main surface of
First silicon substrate using this silicon nitride film as a mask
And a step of forming a weight portion and a step of forming a beam portion by processing the second semiconductor substrate.
【請求項4】 第1の半導体基板の両主面にシリコン酸
化膜から成る緩衝層を形成する工程と、第2の半導体基
板の接合される側の主面にシリコン酸化膜から成る緩衝
層を形成する工程と、緩衝層の形成された第1の半導体
基板の一方の主面と第2の半導体基板の主面とを接合す
る工程と、第1の半導体基板を加工して重り部を形成す
る工程と、第2の半導体基板を加工して梁部を形成する
工程とを有することを特徴とする加速度センサの製造方
法。
4. A silicon oxide is formed on both main surfaces of the first semiconductor substrate.
A step of forming a buffer layer made of a phosphide film and a second semiconductor substrate
A buffer made of silicon oxide film on the main surface of the plate to be joined
Layer forming step and first semiconductor having a buffer layer formed thereon
Bonding one main surface of the substrate and the main surface of the second semiconductor substrate
And the step of processing the first semiconductor substrate to form the weight portion.
And a step of processing the second semiconductor substrate to form a beam portion
A method of manufacturing an acceleration sensor , the method including:
Law.
JP16080795A 1995-06-27 1995-06-27 Acceleration sensor and method of manufacturing the same Expired - Fee Related JP3399164B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16080795A JP3399164B2 (en) 1995-06-27 1995-06-27 Acceleration sensor and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16080795A JP3399164B2 (en) 1995-06-27 1995-06-27 Acceleration sensor and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JPH0915257A JPH0915257A (en) 1997-01-17
JP3399164B2 true JP3399164B2 (en) 2003-04-21

Family

ID=15722864

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16080795A Expired - Fee Related JP3399164B2 (en) 1995-06-27 1995-06-27 Acceleration sensor and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP3399164B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4554978B2 (en) 2004-04-21 2010-09-29 Okiセミコンダクタ株式会社 Method for manufacturing MEMS device and bonded substrate for manufacturing MEMS device
JP2007057349A (en) 2005-08-24 2007-03-08 Seiko Epson Corp Pressure sensor
US20070257580A1 (en) * 2006-05-05 2007-11-08 Fujifilm Dimatix, Inc. Polishing Piezoelectric Material
US20100162823A1 (en) 2008-12-26 2010-07-01 Yamaha Corporation Mems sensor and mems sensor manufacture method

Also Published As

Publication number Publication date
JPH0915257A (en) 1997-01-17

Similar Documents

Publication Publication Date Title
US4071838A (en) Solid state force transducer and method of making same
JP3444639B2 (en) Manufacturing method and apparatus for integrated pressure transducer
JP3367113B2 (en) Acceleration sensor
US4050049A (en) Solid state force transducer, support and method of making same
JP3226402B2 (en) Method of manufacturing accelerometer using silicon-on-insulator technology and accelerometer obtained thereby
US20110221455A1 (en) Micromechanical component and method for its production
JP3489309B2 (en) Method for manufacturing semiconductor dynamic quantity sensor and anisotropic etching mask
US5549785A (en) Method of producing a semiconductor dynamic sensor
JPH06267382A (en) Pressure switch and manufacture thereof
JP3399164B2 (en) Acceleration sensor and method of manufacturing the same
JP2822486B2 (en) Strain-sensitive sensor and method of manufacturing the same
JP2000155030A (en) Manufacture of angular velocity sensor
JPH02218172A (en) Manufacture of semiconductor acceleration sensor
JP3290047B2 (en) Acceleration sensor and method of manufacturing the same
JPH05340957A (en) Semiconductor sensor and manufacture thereof
JPH06221945A (en) Semiconductor pressure sensor and manufacture thereof
JPH03110478A (en) Manufacture of semiconductor acceleration sensor
JP3392069B2 (en) Semiconductor acceleration sensor and method of manufacturing the same
JP2003156509A (en) Semiconductor accelerometer and method of manufacturing the same
JP2833257B2 (en) Semiconductor acceleration sensor
JPS63237482A (en) Semiconductor pressure sensor
JP4134367B2 (en) Manufacturing method of semiconductor pressure sensor
JP3493885B2 (en) Manufacturing method of semiconductor acceleration sensor
JP3196882B2 (en) Absolute pressure sensor and manufacturing method thereof
JPH0835982A (en) Manufacture of semiconductor acceleration sensor

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20021015

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030121

LAPS Cancellation because of no payment of annual fees