JP3376930B2 - Wiring board and method of manufacturing the same - Google Patents

Wiring board and method of manufacturing the same

Info

Publication number
JP3376930B2
JP3376930B2 JP34275298A JP34275298A JP3376930B2 JP 3376930 B2 JP3376930 B2 JP 3376930B2 JP 34275298 A JP34275298 A JP 34275298A JP 34275298 A JP34275298 A JP 34275298A JP 3376930 B2 JP3376930 B2 JP 3376930B2
Authority
JP
Japan
Prior art keywords
layer
metal
insulating layer
wiring board
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP34275298A
Other languages
Japanese (ja)
Other versions
JP2000174072A (en
Inventor
英之 栗田
正人 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dexerials Corp
Original Assignee
Sony Chemicals Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Chemicals Corp filed Critical Sony Chemicals Corp
Priority to JP34275298A priority Critical patent/JP3376930B2/en
Publication of JP2000174072A publication Critical patent/JP2000174072A/en
Application granted granted Critical
Publication of JP3376930B2 publication Critical patent/JP3376930B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/921Connecting a surface with connectors of different types
    • H01L2224/9212Sequential connecting processes
    • H01L2224/92142Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、ICチップを搭載
するために適した配線板及びその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring board suitable for mounting an IC chip and a method for manufacturing the wiring board.

【0002】[0002]

【従来の技術】ICチップのチップサイズパッケージン
グを意図した配線板として、図5に示す構造の配線板が
提案されている(特公平07−60840号公報、実施
例1参照)。この配線板は、絶縁層であるポリイミド基
材51と、その裏面に形成された導電層である銅パター
ン52と、ポリイミド基材51に設けられ、銅パターン
52に達する貫通孔Aを充填し且つポリイミド基材51
の表面より突出した銅バンプ53とから構成されてい
る。
2. Description of the Related Art A wiring board having a structure shown in FIG. 5 has been proposed as a wiring board intended for chip size packaging of IC chips (see Japanese Patent Publication No. 07-60840, Example 1). This wiring board is provided with a polyimide base material 51 which is an insulating layer, a copper pattern 52 which is a conductive layer formed on the back surface thereof, and a through hole A which is provided in the polyimide base material 51 and reaches the copper pattern 52. Polyimide base material 51
And copper bumps 53 protruding from the surface of the.

【0003】また、この配線板は図6に示すように作製
されている。
Further, this wiring board is manufactured as shown in FIG.

【0004】まず、ポリイミド基材51の裏面に張合わ
された銅箔を常法に従ってパターニングして銅パターン
52を形成する(図6(a))。
First, a copper foil laminated on the back surface of a polyimide base material 51 is patterned by a conventional method to form a copper pattern 52 (FIG. 6 (a)).

【0005】次に、ポリイミド基材51の表面側からレ
ーザー加工により銅パターン52に達する貫通孔Aを形
成する(図6(b))。
Next, a through hole A reaching the copper pattern 52 is formed by laser processing from the surface side of the polyimide base material 51 (FIG. 6B).

【0006】次に、銅パターン52をマスキングテープ
でマスクし、銅パターン52をカソードとして電解銅メ
ッキを行い、ポリイミド基材51に形成された貫通孔A
を銅で充填しつつポリイミド基材51の表面より突出さ
せて銅バンプ53を形成し、その後マスキングテープを
除去することにより配線板が得られる(図6(c))。
Next, the copper pattern 52 is masked with a masking tape, electrolytic copper plating is performed using the copper pattern 52 as a cathode, and a through hole A formed in the polyimide base material 51.
Is filled with copper to form copper bumps 53 by protruding from the surface of the polyimide base material 51, and then the masking tape is removed to obtain a wiring board (FIG. 6C).

【0007】この配線板によれば、貫通孔Aの形成時の
位置合わせ精度を過度に高くする必要がなく、銅バンプ
を低コストで導入することができるとされている。
According to this wiring board, it is said that the copper bumps can be introduced at a low cost without the need to excessively increase the alignment accuracy when forming the through holes A.

【0008】[0008]

【発明が解決しようとする課題】しかしながら、レーザ
ー加工によりポリイミド基材に貫通孔Aを設ける場合、
エキシマレーザーを使用すると、加工コストが高くなり
すぎるという問題がある。また、加工コストがエキシマ
レーザーより比較的低いYAGレーザーなどの通常のレ
ーザーを使用すると、貫通孔Aの底部の銅パターン52
の露出表面にポリイミド末が付着してしまうので、接続
信頼性が低下するという問題がある。ここで、ポリイミ
ド末を除去するためには、過マンガン塩水溶液による煩
雑なデスミア処理が必要となるという問題がある。
However, when the through hole A is provided in the polyimide base material by laser processing,
The use of the excimer laser has a problem that the processing cost becomes too high. Further, when a normal laser such as a YAG laser whose processing cost is relatively lower than that of the excimer laser is used, the copper pattern 52 at the bottom of the through hole A is
Since the polyimide powder adheres to the exposed surface of, the connection reliability is reduced. Here, there is a problem that in order to remove the polyimide powder, a complicated desmear treatment with an aqueous solution of permanganate is necessary.

【0009】また、図5の配線板にICチップを実装す
る際には、それらの間に異方性導電接着フィルムや異方
性導電ペースト等を挟持させて熱圧着させているが、実
装工程のより簡略化と低コスト化を図るため、配線板と
ICチップとを直接接合できるようにすることが求めら
れていた。
When mounting an IC chip on the wiring board of FIG. 5, an anisotropic conductive adhesive film, an anisotropic conductive paste or the like is sandwiched between them for thermocompression bonding. In order to achieve further simplification and cost reduction, it has been required to directly bond the wiring board and the IC chip.

【0010】本発明は、従来の技術の課題を解決するも
のであり、ICチップを搭載するために適した配線板で
あって、加工コストが低く、煩雑なデスミア処理も不要
で、接続信頼性の高い配線板を提供することを目的とす
る。更に、異方性導電接着フィルムや異方性導電ペース
トを使用することなくICチップ等の電子部品と配線板
とを高い接続信頼性で直接接合できる構造を配線板に付
与することも目的とする。
The present invention solves the problems of the prior art, is a wiring board suitable for mounting an IC chip, has a low processing cost, does not require complicated desmear processing, and has connection reliability. It is intended to provide a high-quality wiring board. Another object is to provide a wiring board with a structure capable of directly bonding electronic components such as an IC chip and a wiring board with high connection reliability without using an anisotropic conductive adhesive film or an anisotropic conductive paste. .

【0011】[0011]

【課題を解決するための手段】本発明者らは、絶縁層に
貫通孔を設ける際に、レーザー加工ではなくフォトリソ
グラフ法を利用して化学エッチングにより孔を形成し、
その後、電解メッキ法により孔への金属プラグを充填す
れば、低コストで配線板表面にバンプを形成でき、しか
も金属バンプ形成後にその表面に凹凸加工処理を施して
バンプの滑らかなメッキ表面を凹凸表面となし、その表
面凹凸のアンカー効果により、ICチップ等の電子部品
と配線板とを、異方性導電接着フィルムなどを介して高
い接続信頼性で接合できることを見出し、第1の本発明
を完成させるに至った。
Means for Solving the Problems When the through holes are provided in the insulating layer, the present inventors form the holes by chemical etching using a photolithographic method instead of laser processing,
Then, by filling the holes with a metal plug by electrolytic plating, bumps can be formed on the surface of the wiring board at a low cost. It was found that an electronic component such as an IC chip and a wiring board can be bonded with high connection reliability via an anisotropic conductive adhesive film or the like due to the anchor effect of the surface and the unevenness of the surface. It came to completion.

【0012】また、本発明者は、前述のように形成され
た金属バンプ側の配線板表面に接着層を設け、その接着
層を化学エッチバックすることにより、絶縁層に形成さ
れた孔に正確に位置合わせした孔を接着層にわざわざ形
成する必要がなく、また、このように配線板の金属バン
プ側表面に接着層を設けることによりICチップ等の電
子部品と配線板とを高い接続信頼性で直接接合できるこ
とを見出し、第2の態様の本発明を完成させるに至っ
た。
Further, the present inventor provides an adhesive layer on the surface of the wiring board on the side of the metal bump formed as described above, and chemically etches back the adhesive layer to accurately form a hole in the insulating layer. It is not necessary to form a hole aligned with the adhesive layer on the adhesive layer, and by providing the adhesive layer on the surface of the wiring board on the metal bump side, high reliability of connection between the electronic component such as an IC chip and the wiring board can be obtained. The inventors have found that they can be directly joined by, and completed the second aspect of the present invention.

【0013】即ち、第1の本発明は、導電層上に絶縁層
が形成され、該絶縁層には該導電層に達する孔が設けら
れており、その孔内には電解メッキ法により金属プラグ
が形成されており、この金属プラグの先端が該絶縁層よ
り突出した金属バンプを構成し、該金属バンプの表面が
凹凸加工処理されていることを特徴とする配線板;並び
にその製造方法であって、以下の工程(a)、(b)及
び(m): (a)導電層上の絶縁層に、フォトリソグラフ法を利用
して化学エッチングにより導電層に至る孔を形成する工
程; (b)導電層をカソードとする電解メッキ法により絶縁
層の孔内に金属プラグを形成しつつ、更に連続的にその
金属プラグを電解メッキ法により成長させて、その先端
を絶縁層の表面から突出した金属バンプとする工程;及
び (m)絶縁層の表面から突出した金属バンプの表面を凹
凸加工処理する工程を含むことを特徴とする製造方法を
提供する。
That is, according to the first aspect of the present invention, an insulating layer is formed on a conductive layer, and a hole reaching the conductive layer is provided in the insulating layer, and a metal plug is formed in the hole by electrolytic plating. Is formed, the tip of the metal plug constitutes a metal bump protruding from the insulating layer, and the surface of the metal bump is processed to be uneven; and a manufacturing method thereof. Then, the following steps (a), (b) and (m): (a) A step of forming a hole reaching the conductive layer by chemical etching using a photolithography method in the insulating layer on the conductive layer; ) While forming a metal plug in the hole of the insulating layer by the electrolytic plating method using the conductive layer as a cathode, the metal plug is further continuously grown by the electrolytic plating method, and the tip thereof is projected from the surface of the insulating layer. Metal bump process; and (M) to provide a manufacturing method which comprises a step of uneven processing of the surface of the metal bumps that protrude from the surface of the insulating layer.

【0014】また、第2の本発明は、導電層上に絶縁層
及びその上に接着層が形成され、該接着層及び該絶縁層
には、該導電層に達する孔が設けられており、その孔内
には電解メッキ法により金属プラグが形成されており、
この金属プラグの先端が接着層より突出した金属バンプ
を構成し、該金属バンプの表面が凹凸加工処理されてい
ることを特徴とする配線板;並びにその製造方法であっ
て、以下の工程(a)〜(d)及び(m): (a)導電層上の絶縁層に、フォトリソグラフ法を利用
して化学エッチングにより導電層に至る孔を形成する工
程; (b)導電層をカソードとする電解メッキ法により絶縁
層の孔内に金属プラグを形成しつつ、更に連続的にその
金属プラグを電解メッキ法により成長させて、その先端
を絶縁層の表面から突出した金属バンプとする工程; (c)金属バンプが形成された絶縁層の表面上に、金属
バンプが埋没するように接着層を形成する工程; (d)接着層の表面を、金属バンプが所定の高さで露出
するように化学エッチバックする工程;及び (m)工程(b)と工程(c)との間で、又は工程
(d)の後で、絶縁層の表面から突出した金属バンプの
表面を凹凸加工処理する工程 を含んでなることを特徴とする製造方法を提供する。
According to a second aspect of the present invention, an insulating layer and an adhesive layer are formed on the conductive layer, and the adhesive layer and the insulating layer are provided with holes reaching the conductive layer. A metal plug is formed in the hole by electrolytic plating,
A wiring board characterized in that the tip of the metal plug constitutes a metal bump protruding from the adhesive layer, and the surface of the metal bump is processed to be uneven; and a method for manufacturing the wiring board, comprising the steps of: ) To (d) and (m): (a) a step of forming a hole reaching the conductive layer by chemical etching using a photolithography method in the insulating layer on the conductive layer; (b) using the conductive layer as a cathode A step of forming a metal plug in the hole of the insulating layer by electrolytic plating, and further continuously growing the metal plug by electrolytic plating to form a metal bump whose tip projects from the surface of the insulating layer; c) a step of forming an adhesive layer on the surface of the insulating layer on which the metal bump is formed so that the metal bump is buried; (d) exposing the surface of the adhesive layer at a predetermined height. Chemical etch back And (m) between the steps (b) and (c), or after the step (d), the surface of the metal bump protruding from the surface of the insulating layer is processed to have an uneven surface. The present invention also provides a manufacturing method.

【0015】[0015]

【発明の実施の形態】以下、本発明を詳細に説明する。BEST MODE FOR CARRYING OUT THE INVENTION The present invention will be described in detail below.

【0016】図1(a)は、第1の本発明の配線板10
の概略断面図である。この配線板10は、導電層1上に
絶縁層2が形成された構造を有する。ここで、絶縁層2
には、導電層1に達する孔Aが設けられており、その孔
A内には電解メッキ法により金属プラグ4が形成されて
おり、この金属プラグ4の先端は、絶縁層2より突出し
て金属バンプ5を構成している。そして、その金属バン
プ5の表面は凹凸加工処理されている。
FIG. 1A shows a wiring board 10 of the first invention.
FIG. This wiring board 10 has a structure in which an insulating layer 2 is formed on a conductive layer 1. Here, the insulating layer 2
Has a hole A reaching the conductive layer 1, and a metal plug 4 is formed in the hole A by an electroplating method. The tip of the metal plug 4 protrudes from the insulating layer 2 to form a metal. The bumps 5 are formed. The surface of the metal bump 5 is processed to have an uneven surface.

【0017】図1(a)の配線板10とICチップとを
接合する場合、ICチップのパッドと配線板10の金属
バンプ5とを対向させて、異方性導電接着フィルムや異
方性導電接着ペースト等を介して熱圧着することにより
接合することができる。しかも、金属バンプ5の表面は
凹凸加工処理されているので、ICチップのパッドへの
金属バンプ5の食い込みが良好で、ズレも生じにくいの
で、接続信頼性を大きく向上させることができる。
When the wiring board 10 of FIG. 1 (a) and the IC chip are joined together, the pads of the IC chip and the metal bumps 5 of the wiring board 10 are made to face each other, and an anisotropic conductive adhesive film or an anisotropic conductive film is used. It can be joined by thermocompression bonding with an adhesive paste or the like. Moreover, since the surface of the metal bumps 5 is processed to be uneven, the metal bumps 5 bite well into the pads of the IC chip, and deviations are less likely to occur, so that the connection reliability can be greatly improved.

【0018】また、図1(b)は、第2の本発明の配線
板10の概略断面図である。この配線板10は、導電層
1上に絶縁層2及びその上に接着層3が形成された構造
を有する。ここで、接着層3及び絶縁層2には、導電層
1に達する孔Aが設けられており、その孔A内には電解
メッキ法により金属プラグ4が形成されており、この金
属プラグ4の先端は、接着層3より突出して金属バンプ
5を構成している。そして、その金属バンプ5の表面は
凹凸加工処理されている。
FIG. 1 (b) is a schematic sectional view of the wiring board 10 of the second present invention. This wiring board 10 has a structure in which an insulating layer 2 is formed on a conductive layer 1 and an adhesive layer 3 is formed thereon. Here, a hole A reaching the conductive layer 1 is provided in the adhesive layer 3 and the insulating layer 2, and a metal plug 4 is formed in the hole A by an electrolytic plating method. The tip projects from the adhesive layer 3 to form a metal bump 5. The surface of the metal bump 5 is processed to have an uneven surface.

【0019】図1(b)の配線板10とICチップとを
接合する場合、ICチップのパッドと配線板10の金属
バンプ5とを対向させて熱圧着すると、パッド及び金属
バンプ5が変形して潰れ、それに伴って接着層3がIC
チップ表面と接触して接着する。従って、本発明の配線
板10を用いることにより、異方性導電接着フィルムや
異方性導電ペースト等を使用せずに、ICチップと配線
板とを直接接合することが可能となる。しかも、金属バ
ンプ5の表面は凹凸加工処理されているので、ICチッ
プのパッドへの金属バンプ5の食い込みが良好で、ズレ
も生じにくいので、接続信頼性を大きく向上させること
ができる。この場合、接合に際し、異方性導電接着フィ
ルムや異方性導電ペースト等を使用してもよい。
When the wiring board 10 of FIG. 1 (b) and the IC chip are joined, when the pads of the IC chip and the metal bumps 5 of the wiring board 10 are opposed to each other and thermocompression bonded, the pads and the metal bumps 5 are deformed. And the adhesive layer 3 is IC
Contact and adhere to the chip surface. Therefore, by using the wiring board 10 of the present invention, it becomes possible to directly bond the IC chip and the wiring board without using an anisotropic conductive adhesive film, an anisotropic conductive paste, or the like. Moreover, since the surface of the metal bumps 5 is processed to be uneven, the metal bumps 5 bite well into the pads of the IC chip, and deviations are less likely to occur, so that the connection reliability can be greatly improved. In this case, an anisotropic conductive adhesive film, an anisotropic conductive paste, or the like may be used for joining.

【0020】第1及び第2の本発明における導電層1と
しては、銅箔が一般的であるが、他の金属、金、銀、ア
ルミニウム、はんだ、ニッケル等やそれらの合金等から
形成してもよい。
Copper foil is generally used as the conductive layer 1 in the first and second aspects of the present invention, but it is formed of other metal, gold, silver, aluminum, solder, nickel or the like or alloys thereof. Good.

【0021】導電層1の厚みは配線板の使用目的に応じ
て適宜決定することができる。また、導電層1は必要に
応じてパターン化してもよい。
The thickness of the conductive layer 1 can be appropriately determined according to the purpose of use of the wiring board. Further, the conductive layer 1 may be patterned if necessary.

【0022】第1及び第2の本発明においては、絶縁層
2としては、一般的な配線板の絶縁層と同様の構成とす
ることができ、絶縁特性、耐熱性、耐湿性及び耐電圧特
性に優れたポリイミド層が好ましく挙げられる。中で
も、ポリアミック酸をイミド化したポリイミド層が特に
好ましく挙げられる。これは、イミド化前において、化
学エッチングにより孔を正確且つ簡便に形成しやすいか
らである。
In the first and second aspects of the present invention, the insulating layer 2 may have the same structure as the insulating layer of a general wiring board, and has insulating characteristics, heat resistance, moisture resistance and withstand voltage characteristics. An excellent polyimide layer is preferable. Among them, a polyimide layer obtained by imidizing a polyamic acid is particularly preferable. This is because it is easy to form holes accurately and easily by chemical etching before imidization.

【0023】絶縁層2の厚みは、配線板の使用目的に応
じて適宜決定することができる。
The thickness of the insulating layer 2 can be appropriately determined according to the purpose of use of the wiring board.

【0024】接着層3としては、一般的な配線板を作製
する際に用いられる接着剤からなる接着層を使用するこ
とができる。好ましくは、絶縁層2との親和性、絶縁特
性、耐熱性、耐湿性及び耐電圧特性に優れた絶縁性の熱
可塑性ポリイミド層が挙げられる。
As the adhesive layer 3, it is possible to use an adhesive layer made of an adhesive which is used when a general wiring board is manufactured. Preferably, an insulating thermoplastic polyimide layer having excellent affinity with the insulating layer 2, insulating properties, heat resistance, moisture resistance and withstand voltage properties is used.

【0025】接着層3の厚みは、配線板の使用目的に応
じて適宜決定することができる。
The thickness of the adhesive layer 3 can be appropriately determined according to the purpose of use of the wiring board.

【0026】孔A内に充填される金属プラグ4並びに接
着層3より突出したその先端の金属バンプ5としては、
電解メッキ法により形成された金属物質であり、好まし
くは電解銅メッキプラグ(電解銅メッキバンプ)を利用
することができる。
The metal plugs 4 filled in the holes A and the metal bumps 5 at the tips protruding from the adhesive layer 3 are:
It is a metal substance formed by an electrolytic plating method, and preferably an electrolytic copper plating plug (electrolytic copper plating bump) can be used.

【0027】金属プラグ4の径や長さは、配線板の使用
目的に応じて適宜決定することができる。
The diameter and length of the metal plug 4 can be appropriately determined according to the purpose of use of the wiring board.

【0028】また、金属バンプ5の径や高さも、配線板
の使用目的に応じて適宜決定することができるが、一般
には、径が100〜300μmであり、高さが数十μm
〜約100μmである。
The diameter and height of the metal bumps 5 can be appropriately determined according to the purpose of use of the wiring board, but generally the diameter is 100 to 300 μm and the height is several tens μm.
Is about 100 μm.

【0029】金属バンプ5の表面に施す凹凸加工処理
は、電解メッキにより形成された金属バンプ5の滑らか
なメッキ表面を凹凸表面となし、その表面凹凸のアンカ
ー効果により、ICチップ等の電子部品と配線板とを高
い接続信頼性で接合できるようにするための処理であ
る。このような凹凸加工処理の具体的な処理手法につい
ては本発明の効果を損なわない範囲で適宜選択すること
ができる。例えば、サンドブラスト処理、バフ処理、メ
ッキ処理、化学研磨処理、導電粒子付着処理等を採用す
ることができる。中でも、化学研磨処理が好ましい。化
学研磨処理の好ましい例としては、酸溶液によるエッチ
ング処理、特に過酸化水素/硫酸混合溶液(具体的に
は、荏原電産(株)製のNBSシリーズ、日本マクダー
ミッド(株)製のMB−110等)によるエッチング処
理が挙げられる。
The uneven processing of the surface of the metal bump 5 is performed by forming a smooth plated surface of the metal bump 5 formed by electrolytic plating as an uneven surface, and by the anchor effect of the uneven surface, it becomes an electronic component such as an IC chip. This is a process for joining with a wiring board with high connection reliability. A specific processing method for such a concavo-convex processing can be appropriately selected within a range that does not impair the effects of the present invention. For example, sandblast treatment, buff treatment, plating treatment, chemical polishing treatment, conductive particle adhesion treatment, etc. can be adopted. Of these, chemical polishing treatment is preferable. As a preferable example of the chemical polishing treatment, an etching treatment with an acid solution, particularly a hydrogen peroxide / sulfuric acid mixed solution (specifically, NBS series manufactured by Ebara Densan Co., Ltd., MB-110 manufactured by Japan MacDermid Co., Ltd.) is used. Etc.).

【0030】これらの処理を行う時期については、後述
する。
The timing for performing these processes will be described later.

【0031】なお、凹凸加工処理された金属バンプ5の
表面には、導通信頼性の向上のために、必要に応じて金
などの貴金属メッキ層を適宜形成してもよい。
If necessary, a noble metal plating layer such as gold may be appropriately formed on the surface of the metal bump 5 that has been subjected to the concavo-convex processing in order to improve conduction reliability.

【0032】以上説明した図1(a)及び図1(b)の
配線板は両面で電気的接続が可能な配線板であるが、例
えば、図2に示すように、図1(b)の配線板の裏面を
必要に応じてパターニングした上で2つ以上の配線板を
貼り合わせて多層化してもよい。このように多層化した
場合には、従来の一般的なアディティブ法による多層化
技術に比べ製造コストが低いという利点がある。
The wiring boards of FIGS. 1 (a) and 1 (b) described above are wiring boards which can be electrically connected on both sides. For example, as shown in FIG. 2, as shown in FIG. The back surface of the wiring board may be patterned, if necessary, and then two or more wiring boards may be attached to form a multilayer structure. The multi-layering has an advantage that the manufacturing cost is lower than that of the conventional multi-layering technique using the general additive method.

【0033】次に、第1の本発明の配線板の製造方法に
ついて工程毎に説明する。
Next, the method of manufacturing the wiring board according to the first aspect of the present invention will be described step by step.

【0034】工程(a) 導電層1上の絶縁層2に、フォトリソグラフ法を利用し
て化学エッチングにより導電層1に至る孔Aを形成する
(図3(c))。より具体的には、導電層1上に、ポリ
アミック酸を塗布し、乾燥して絶縁層前駆体層6を形成
する(図3(a))。そしてその上に感光性レジストを
塗布し乾燥して感光性レジスト層7を形成し、更にその
上に保護フィルム8を積層する(図3(b))。そし
て、開孔すべき孔に応じたフォトマスクを介して露光
し、現像して感光性レジスト層7をパターニングし、パ
ターニングした感光性レジスト層7をエッチングマスク
として絶縁層前駆体層6を化学エッチングする。エッチ
ング終了後に常法に従ってポリイミド化し、感光性レジ
スト層7と保護フィルム8とを除去することにより孔A
を有する絶縁層2を形成する(図3(c))。
Step (a) A hole A reaching the conductive layer 1 is formed in the insulating layer 2 on the conductive layer 1 by chemical etching using photolithography (FIG. 3C). More specifically, polyamic acid is applied onto the conductive layer 1 and dried to form the insulating layer precursor layer 6 (FIG. 3A). Then, a photosensitive resist is applied thereon and dried to form a photosensitive resist layer 7, and a protective film 8 is further laminated thereon (FIG. 3 (b)). Then, the photosensitive resist layer 7 is exposed to light through a photomask corresponding to the hole to be opened, developed to pattern the photosensitive resist layer 7, and the insulating layer precursor layer 6 is chemically etched using the patterned photosensitive resist layer 7 as an etching mask. To do. After the etching is completed, it is converted into a polyimide by a conventional method, and the photosensitive resist layer 7 and the protective film 8 are removed to form holes A.
Insulating layer 2 having is formed (FIG. 3C).

【0035】化学エッチング条件は、絶縁層前駆体層6
の材質、開孔すべき孔のサイズ等に応じて適宜決定する
ことができる。
The chemical etching conditions are the insulating layer precursor layer 6
It can be appropriately determined according to the material, the size of the hole to be opened, and the like.

【0036】工程(b) 次に、導電層1をカソードとする電解メッキ法により、
絶縁層2の孔A内に金属プラグ4を形成しつつ、更に連
続的にその金属プラグ4を電解メッキ法により成長させ
て、その先端を絶縁層2の表面から突出した金属バンプ
5とする(図3(d))。この場合、導体層1の外側面
1aをマスキングテープで被覆しておくことが好ましい
(図示せず)。また、このマスキングテープは工程
(m)の後で除去することが好ましい。
Step (b) Next, by electroplating using the conductive layer 1 as a cathode,
While forming the metal plug 4 in the hole A of the insulating layer 2, the metal plug 4 is further continuously grown by the electroplating method to form the metal bump 5 whose tip projects from the surface of the insulating layer 2 ( FIG. 3D). In this case, it is preferable to cover the outer surface 1a of the conductor layer 1 with a masking tape (not shown). Further, it is preferable to remove this masking tape after the step (m).

【0037】なお、電解メッキ条件としては、メッキ金
属の種類や孔径、形成すべきプラグサイズ等に応じて適
宜決定することができる。
The electrolytic plating conditions can be appropriately determined according to the type of plated metal, the hole diameter, the plug size to be formed, and the like.

【0038】工程(m) 次に、絶縁層2の表面から突出した金属バンプ5の表面
を化学研磨処理などにより凹凸加工処理する(図3
(e))。凹凸加工処理条件としては、金属バンプ5の
金属種や径等に応じて適宜決定することができる。これ
により、図1(a)に示すような配線板が得られる。
Step (m) Next, the surface of the metal bump 5 protruding from the surface of the insulating layer 2 is processed to have an uneven surface by chemical polishing or the like (FIG. 3).
(E)). The concavo-convex processing condition can be appropriately determined according to the metal type, the diameter, and the like of the metal bump 5. As a result, a wiring board as shown in FIG. 1 (a) is obtained.

【0039】次に、第2の本発明の配線板の製造方法に
ついて工程毎に説明する。
Next, the method of manufacturing the wiring board of the second invention will be described step by step.

【0040】工程(a) 第1の本発明の配線板の製造方法における工程(a)と
同様に、導電層1上の絶縁層2に、フォトリソグラフ法
を利用して化学エッチングにより導電層1に至る孔Aを
形成する(図4(c))。より具体的には、導電層1上
に、ポリアミック酸を塗布し、乾燥して絶縁層前駆体層
6を形成する(図4(a))。そしてその上に感光性レ
ジストを塗布し乾燥して感光性レジスト層7を形成し、
更にその上に保護フィルム8を積層する(図4
(b))。そして、開孔すべき孔に応じたフォトマスク
を介して露光し、現像して感光性レジスト層7をパター
ニングし、パターニングした感光性レジスト層7をエッ
チングマスクとして絶縁層前駆体層6を化学エッチング
する。エッチング終了後に常法に従ってイミド化し、感
光性レジスト層7と保護フィルム8とを除去することに
より孔Aを有する絶縁層2を形成する(図4(c))。
Step (a) Similar to step (a) in the method for manufacturing a wiring board according to the first aspect of the present invention, the conductive layer 1 is formed on the insulating layer 2 on the conductive layer 1 by chemical etching using photolithography. To form a hole A (FIG. 4C). More specifically, polyamic acid is applied on the conductive layer 1 and dried to form the insulating layer precursor layer 6 (FIG. 4A). Then, a photosensitive resist is applied thereon and dried to form a photosensitive resist layer 7,
Further, a protective film 8 is laminated thereon (FIG. 4).
(B)). Then, the photosensitive resist layer 7 is exposed to light through a photomask corresponding to the hole to be opened, developed to pattern the photosensitive resist layer 7, and the insulating layer precursor layer 6 is chemically etched using the patterned photosensitive resist layer 7 as an etching mask. To do. After the completion of etching, the photosensitive resist layer 7 and the protective film 8 are removed by imidization according to a conventional method to form the insulating layer 2 having the holes A (FIG. 4C).

【0041】化学エッチング条件は、絶縁層前駆体層6
の材質、開孔すべき孔のサイズ等に応じて適宜決定する
ことができる。
The chemical etching conditions are the insulating layer precursor layer 6
It can be appropriately determined according to the material, the size of the hole to be opened, and the like.

【0042】工程(b) 次に、第1の本発明の配線板の製造方法における工程
(b)と同様に、導電層1をカソードとする電解メッキ
法により、絶縁層2の孔A内に金属プラグ4を形成しつ
つ、更に連続的にその金属プラグ4を電解メッキ法によ
り成長させて、その先端を絶縁層2の表面から突出した
金属バンプ5とする(図4(d))。この場合、導体層
1の外側面1aをマスキングテープで被覆しておくこと
が好ましい(図示せず)。また、このマスキングテープ
は工程(m)の後で除去することが好ましい。
Step (b) Next, similarly to the step (b) in the method for manufacturing a wiring board according to the first aspect of the present invention, the holes A of the insulating layer 2 are formed by the electrolytic plating method using the conductive layer 1 as a cathode. While forming the metal plug 4, the metal plug 4 is further continuously grown by an electrolytic plating method to form a metal bump 5 having its tip protruding from the surface of the insulating layer 2 (FIG. 4D). In this case, it is preferable to cover the outer surface 1a of the conductor layer 1 with a masking tape (not shown). Further, it is preferable to remove this masking tape after the step (m).

【0043】なお、電解メッキ条件としては、メッキ金
属の種類や孔径、形成すべきプラグサイズ等に応じて適
宜決定することができる。
The electrolytic plating conditions can be appropriately determined depending on the type of plated metal, the hole diameter, the plug size to be formed, and the like.

【0044】工程(m) 次に、第1の本発明の配線板の製造方法における工程
(m)と同様に、絶縁層2の表面から突出した金属バン
プ5の表面を化学研磨処理などにより凹凸加工処理する
(図4(e))。凹凸加工処理条件としては、金属バン
プ5の金属種や径等に応じて適宜決定することができ
る。
Step (m) Next, similarly to the step (m) in the method for manufacturing a wiring board according to the first aspect of the present invention, the surface of the metal bump 5 protruding from the surface of the insulating layer 2 is roughened by chemical polishing or the like. It is processed (FIG. 4E). The concavo-convex processing condition can be appropriately determined according to the metal type, the diameter, and the like of the metal bump 5.

【0045】工程(c) 次に、金属バンプ5が形成された絶縁層2の表面上に、
金属バンプ5が埋没するように接着層3を形成する(図
4(f))。
Step (c) Next, on the surface of the insulating layer 2 on which the metal bumps 5 are formed,
The adhesive layer 3 is formed so that the metal bumps 5 are buried (FIG. 4 (f)).

【0046】接着層3の形成は、例えば、熱可塑性ポリ
イミド溶液を、ナイフコーターで塗布し乾燥することに
より行うことができる。
The adhesive layer 3 can be formed, for example, by applying a thermoplastic polyimide solution with a knife coater and drying it.

【0047】工程(d) 次に、接着層3の表面を、金属バンプ5が所定の高さに
なるように化学エッチバックする(図4(g))。これ
により、図1(b)に示すような配線板が得られる。
Step (d) Next, the surface of the adhesive layer 3 is chemically etched back so that the metal bumps 5 have a predetermined height (FIG. 4 (g)). As a result, a wiring board as shown in FIG. 1 (b) is obtained.

【0048】接着層3の化学エッチバック条件は、接着
層3の材質、金属バンプ5の材質、必要なエッチバック
量等に応じて適宜決定することができる。例えば、接着
層3が熱可塑性ポリイミド層である場合には、エッチャ
ントとしてアルカリ水溶液を使用することができる。
The chemical etchback conditions for the adhesive layer 3 can be appropriately determined according to the material of the adhesive layer 3, the material of the metal bumps 5, the required etchback amount, and the like. For example, when the adhesive layer 3 is a thermoplastic polyimide layer, an alkaline aqueous solution can be used as an etchant.

【0049】なお、第2の本発明の配線板の製造方法に
おいて、図4(e)に示す工程(m)は、工程(b)と
工程(c)との間で実施した例を示したが、工程(m)
を工程(d)の後で実施するようにしてもよい。
In the method for manufacturing a wiring board according to the second aspect of the present invention, the step (m) shown in FIG. 4 (e) is performed between the step (b) and the step (c). But process (m)
May be performed after step (d).

【0050】[0050]

【実施例】以下、図1(b)の配線板を製造する場合を
例にとり、本発明を具体的に説明する。
EXAMPLES The present invention will be specifically described below by taking the case of manufacturing the wiring board of FIG. 1 (b) as an example.

【0051】実施例1 厚さ18μmの銅箔の片面に、ピロメリット酸二無水物
1.01モルと4,4’−ジアミノジフェニルエーテル
1.0モルとを、溶媒であるN−メチル−2−ピロリド
ンに溶解して得られたポリアミック酸溶液を乾燥厚で1
0μm厚となるように塗布し、乾燥した。
Example 1 1.01 mol of pyromellitic dianhydride and 1.0 mol of 4,4'-diaminodiphenyl ether were placed on one surface of a copper foil having a thickness of 18 μm and N-methyl-2-, which was a solvent. The polyamic acid solution obtained by dissolving it in pyrrolidone is dried to a thickness of 1
It was applied to a thickness of 0 μm and dried.

【0052】このポリアミック酸層上に、感光性レジス
ト(NR−41(ナイロン−オリゴエステル系レジス
ト),ソニーケミカル社製)を乾燥厚で8μmとなるよ
うに塗布し乾燥させ、更にその上に厚さ12μmの保護
フィルム(ポリエステルフィルム,東レ社製)を積層し
た。
On this polyamic acid layer, a photosensitive resist (NR-41 (nylon-oligoester-based resist), manufactured by Sony Chemical Co., Ltd.) was applied to a dry thickness of 8 μm and dried, and the thickness was further applied thereon. A 12 μm thick protective film (polyester film, manufactured by Toray Industries, Inc.) was laminated.

【0053】保護フィルム側から、ネガフィルムをフォ
トマスクとして波長365nmの光で照射することによ
り感光性レジストを露光し、水で現像することにより感
光性レジストをパターニングした。
The photosensitive resist was exposed from the protective film side by irradiating it with light having a wavelength of 365 nm using a negative film as a photomask, and the photosensitive resist was patterned by developing with water.

【0054】パターニングされた感光性レジストをエッ
チングマスクとして、ポリアミック酸層をアルカリ溶液
で化学エッチング(エッチング温度 25℃,エッチン
グ時間 15秒間)し、ポリアミック酸層に孔を形成し
た。孔の底部は銅箔が露出しており、底部の径は50μ
mであり、ポリアミック酸層表面の孔の径は80μmで
あった。
Using the patterned photosensitive resist as an etching mask, the polyamic acid layer was chemically etched with an alkaline solution (etching temperature: 25 ° C., etching time: 15 seconds) to form a hole in the polyamic acid layer. Copper foil is exposed at the bottom of the hole, and the diameter of the bottom is 50μ.
The diameter of the pores on the surface of the polyamic acid layer was 80 μm.

【0055】次に、孔が形成されたポリアミック酸層を
イミド化して絶縁層とした(イミド化加熱温度 350
℃、イミド化加熱時間 10分間)。
Next, the polyamic acid layer in which the holes were formed was imidized to form an insulating layer (imidization heating temperature 350.
C, imidization heating time 10 minutes).

【0056】次に、銅箔の外表面をマスキングテープで
被覆した後、銅箔をカソードとして電解銅メッキ(硫酸
銅メッキ浴,メッキ浴温度 30℃,メッキ電流密度
15A/dm2,メッキ時間 30分間)を行った。そ
の結果、絶縁層表面より20μmの高さまで突出した銅
バンプを形成できた。
Next, after coating the outer surface of the copper foil with a masking tape, the copper foil is used as a cathode for electrolytic copper plating (copper sulfate plating bath, plating bath temperature 30 ° C., plating current density).
15 A / dm 2 , plating time 30 minutes). As a result, it was possible to form a copper bump protruding to a height of 20 μm from the surface of the insulating layer.

【0057】次に、銅バンプ側の絶縁層の全面に、乾燥
厚で20μmとなる熱可塑性ポリイミド層(接着層)が
形成できるように、3,4,3’,4’−ビフェニルテ
トラカルボン酸二無水物1.01モルと1,3−ビス
(3−アミノフェノキシ)ベンゼン1.0モルとを、溶
媒であるN−メチル−2−ピロリドンに溶解して得られ
たポリアミック酸溶液をナイフコーターを用いて塗布
し、乾燥した。
Next, 3,4,3 ′, 4′-biphenyltetracarboxylic acid was formed so that a thermoplastic polyimide layer (adhesive layer) having a dry thickness of 20 μm could be formed on the entire surface of the insulating layer on the copper bump side. A knife coater was used to dissolve a polyamic acid solution obtained by dissolving 1.01 mol of dianhydride and 1.0 mol of 1,3-bis (3-aminophenoxy) benzene in N-methyl-2-pyrrolidone as a solvent. Was applied and dried.

【0058】次に、接着層の表面を、銅バンプの露出高
さが10μmとなるようにアルカリ水溶液を用いて化学
エッチバック(エッチバック温度 25℃,エッチバッ
ク時間 15秒間)した後に、ポリアミック酸をイミド
化して、熱可塑性ポリイミド層を完成させた。
Next, after chemically etching back the surface of the adhesive layer with an alkaline aqueous solution so that the exposed height of the copper bumps becomes 10 μm (etchback temperature 25 ° C., etchback time 15 seconds), polyamic acid was used. Was imidized to complete the thermoplastic polyimide layer.

【0059】次に、金属バンプの表面に、過酸化水素/
硫酸混合溶液(NBSシリーズ,荏原電産(株))を3
0秒間スプレーし、水洗し、乾燥することにより、0.
5〜2μmの凹凸を形成した。これにより、図1(b)
に示す配線板10が得られた。
Next, hydrogen peroxide /
Sulfuric acid mixed solution (NBS series, Ebara Densan Co., Ltd.) 3
By spraying for 0 seconds, washing with water, and drying, 0.
Concavities and convexities of 5 to 2 μm were formed. As a result, FIG.
The wiring board 10 shown in was obtained.

【0060】この配線板上に、ICチップをフリップチ
ップ実装(接合温度 260℃,接合時間 10秒間)
したところ、接着強度と導通信頼性の高い接合が可能で
あった。
An IC chip is flip-chip mounted on this wiring board (bonding temperature 260 ° C., bonding time 10 seconds).
As a result, it was possible to perform bonding with high adhesive strength and high reliability of conduction.

【0061】[0061]

【発明の効果】本発明の配線板によれば、ICチップ等
の電子部品を高い接続信頼性で実装接合できる。従っ
て、本発明の配線板を使用することにより、ICチップ
のチップサイズパッケージが可能となる。
According to the wiring board of the present invention, electronic components such as IC chips can be mounted and joined with high connection reliability. Therefore, by using the wiring board of the present invention, a chip size package of IC chips becomes possible.

【0062】また、これらの配線板から多層配線板、リ
ジット−フレキ配線板も作製することができる。
Also, a multilayer wiring board and a rigid-flexible wiring board can be produced from these wiring boards.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の配線板の概略断面図である。FIG. 1 is a schematic cross-sectional view of a wiring board of the present invention.

【図2】本発明の配線板を利用した多層配線板の概略断
面図である。
FIG. 2 is a schematic cross-sectional view of a multilayer wiring board using the wiring board of the present invention.

【図3】本発明の配線板の製造工程図である。FIG. 3 is a manufacturing process diagram of the wiring board of the present invention.

【図4】本発明の配線板の製造工程図である。FIG. 4 is a manufacturing process diagram of the wiring board of the present invention.

【図5】従来の配線板の概略断面図である。FIG. 5 is a schematic sectional view of a conventional wiring board.

【図6】従来の配線板の製造工程図である。FIG. 6 is a manufacturing process diagram of a conventional wiring board.

【符号の説明】[Explanation of symbols]

1 導電層、2 絶縁層、3 接着層、4 金属プラ
グ、5 金属バンプ、10 配線板
1 conductive layer, 2 insulating layer, 3 adhesive layer, 4 metal plug, 5 metal bump, 10 wiring board

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平3−269970(JP,A) 特開 平8−70019(JP,A) 特開 平9−148380(JP,A) 特開 平10−27829(JP,A) 特開 平10−321758(JP,A) 特開2000−22300(JP,A) 実開 平2−41433(JP,U) (58)調査した分野(Int.Cl.7,DB名) H01L 21/60 H01L 21/12 ─────────────────────────────────────────────────── ─── Continuation of the front page (56) Reference JP-A-3-269970 (JP, A) JP-A-8-70019 (JP, A) JP-A-9-148380 (JP, A) JP-A-10- 27829 (JP, A) JP 10-321758 (JP, A) JP 2000-22300 (JP, A) Actual development 2-41433 (JP, U) (58) Fields investigated (Int. Cl. 7) , DB name) H01L 21/60 H01L 21/12

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 導電層上に絶縁層及びその上に接着層
形成され、該接着層及び該絶縁層には該導電層に達す
る孔が設けられており、その孔内には電解メッキ法によ
り金属プラグが形成されており、この金属プラグの先端
接着層より突出した金属バンプを構成し、該金属バン
プの表面が凹凸加工処理されている配線板の配線板の製
造方法において、以下の工程(a)〜(d)及び
(m): (a)導電層上の絶縁層に、フォトリソグラフ法を利用
して化学エッチングにより導電層に至る孔を形成する工
程; (b)導電層をカソードとする電解メッキ法により絶縁
層の孔内に金属プラグを形成しつつ、更に連続的にその
金属プラグを電解メッキ法により成長させて、その先端
を絶縁層の表面から突出した金属バンプとする工程; (c)金属バンプが形成された絶縁層の表面上に、金属
バンプが埋没するように接着層を形成する工程; (d)接着層の表面を、金属バンプが所定の高さで露出
するようにアルカリ水溶液で化学エッチバックする工
程;及び (m)工程(b)と工程(c)との間で、又は工程
(d)の後で、絶縁層の表面から突出した金属バンプの
表面を凹凸加工処理する工程を含んでなることを特徴と
する製造方法。
1. An insulating layer and an adhesive layer are formed on the conductive layer, and a hole reaching the conductive layer is provided in the adhesive layer and the insulating layer, and electrolytic plating is performed in the hole. A metal plug is formed by a method, a tip of the metal plug constitutes a metal bump protruding from the adhesive layer, and the surface of the metal bump is processed to have an uneven surface .
In the manufacturing method, the following steps (a) to (d) and
(M): (a) Photolithographic method is used for the insulating layer on the conductive layer
By chemical etching to form holes reaching the conductive layer.
Extent; (b) insulated by an electrolytic plating method using the conductive layer as the cathode
While continuously forming the metal plug in the layer hole,
The tip of the metal plug is grown by electrolytic plating
Forming a metal bump protruding from the surface of the insulating layer; (c) forming a metal bump on the surface of the insulating layer on which the metal bump is formed.
A step of forming an adhesive layer so that the bumps are buried; (d) exposing the surface of the adhesive layer with the metal bumps at a predetermined height
To chemically etch back with an alkaline aqueous solution.
And; (m) between step (b) and step (c), or
After (d), the metal bumps protruding from the surface of the insulating layer
Characterized in that it includes a step of processing unevenness on the surface
Manufacturing method.
【請求項2】 凹凸加工処理が、化学研磨処理である請
求項記載の製造方法。
2. A roughened processing method according to claim 1, wherein the chemical polishing process.
【請求項3】 工程(a)において、導電層上にポリア
ミック酸を塗布し、フォトリソグラフ法により孔を形成
した後にイミド化することにより絶縁層が形成される請
求項又は記載の製造方法。
3. A step (a), the polyamic acid was coated on the conductive layer, the manufacturing method according to claim 1 or 2, wherein the insulating layer is formed by imidizing after forming the hole by photolithography .
【請求項4】 接着層が絶縁性の熱可塑性ポリイミド層
であり、金属プラグが電解銅メッキプラグである請求項
1〜3のいずれかに記載の製造方法。
4. A thermoplastic polyimide layer having an insulating adhesive layer.
And the metal plug is an electrolytic copper plated plug.
The manufacturing method according to any one of 1 to 3.
JP34275298A 1998-12-02 1998-12-02 Wiring board and method of manufacturing the same Expired - Fee Related JP3376930B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34275298A JP3376930B2 (en) 1998-12-02 1998-12-02 Wiring board and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34275298A JP3376930B2 (en) 1998-12-02 1998-12-02 Wiring board and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JP2000174072A JP2000174072A (en) 2000-06-23
JP3376930B2 true JP3376930B2 (en) 2003-02-17

Family

ID=18356229

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34275298A Expired - Fee Related JP3376930B2 (en) 1998-12-02 1998-12-02 Wiring board and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP3376930B2 (en)

Also Published As

Publication number Publication date
JP2000174072A (en) 2000-06-23

Similar Documents

Publication Publication Date Title
JP2753746B2 (en) Flexible circuit board for mounting IC and method of manufacturing the same
KR100691662B1 (en) Printed wiring board and method for producing the same
JP3633252B2 (en) Printed wiring board and manufacturing method thereof
JP2001036238A (en) Circuit board and manufacture thereof
JP2008047655A (en) Wiring substrate and its manufacturing method
JP2000353760A (en) Manufacture of semiconductor device mounting relay board
US6977349B2 (en) Method for manufacturing wiring circuit boards with bumps and method for forming bumps
JP3339422B2 (en) Wiring board and manufacturing method thereof
JP2000058996A (en) Flexible printed wiring board and its manufacture
JP3178417B2 (en) Semiconductor carrier and method of manufacturing the same
JP3376930B2 (en) Wiring board and method of manufacturing the same
JPH08235935A (en) Anisotropic conductive film
EP1173051B1 (en) Flexible printed wiring board and its production method
JP3216130B2 (en) Method of manufacturing connection structure
JP2002198461A (en) Plastic package and its manufacturing method
JP3852405B2 (en) Manufacturing method of semiconductor package
JP4090151B2 (en) Package substrate
JP2000294933A (en) Multilayer circuit substrate and manufacture thereof
JP3037603B2 (en) Printed circuit board for semiconductor package
JP3599957B2 (en) Method for manufacturing multilayer wiring board
JP2905331B2 (en) Double-sided board
JPH06204290A (en) Manufacture of circuit board and connection method between the electric connection member and electric circuit part
JP3685564B2 (en) Method for manufacturing printed circuit board for semiconductor package
JPH05267810A (en) Double-sided board and manufacture of the same
TW557645B (en) Flexible printed wiring board and its production method

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071206

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081206

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081206

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091206

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101206

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101206

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111206

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111206

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121206

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121206

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131206

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees