JP3347848B2 - 多値信号復号回路 - Google Patents
多値信号復号回路Info
- Publication number
- JP3347848B2 JP3347848B2 JP30232093A JP30232093A JP3347848B2 JP 3347848 B2 JP3347848 B2 JP 3347848B2 JP 30232093 A JP30232093 A JP 30232093A JP 30232093 A JP30232093 A JP 30232093A JP 3347848 B2 JP3347848 B2 JP 3347848B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- decoding
- sampling
- bit synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
- H04L25/062—Setting decision thresholds using feedforward techniques only
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/046—Speed or phase control by synchronisation signals using special codes as synchronising signal using a dotting sequence
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/06—Speed or phase control by synchronisation signals the synchronisation signals differing from the information signals in amplitude, polarity or frequency or length
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L2007/047—Speed or phase control by synchronisation signals using special codes as synchronising signal using a sine signal or unmodulated carrier
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Dc Digital Transmission (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、パケット形式の多値デ
ータ伝送信号の復号をする復号回路に関するものであ
る。
ータ伝送信号の復号をする復号回路に関するものであ
る。
【０００２】
【従来の技術】多値信号を伝送する有線あるいは無線の
伝送系においては、伝送路や伝送用送受信回路が周囲温
度や電源電圧等の環境条件の変動の影響により、多値信
号の復号回路への入力ベースバンド信号の振幅や直流中
心レベルが変動するが、これはそのままノイズマージン
の低下に直結しているから、この変動が大きいと復号回
路での判定に誤りを生じる。従って、通常、周囲温度や
電源電圧等の外部要因による影響をできるだけ受けない
ように回路設計、機構設計が行われるが、達成性能を高
くしようとすればする程、必然的に製造コストは高くな
る。このため、振幅変動に対しては自動振幅制御回路、
直流中心レベルの変動に対しては直流中心レベルの自動
補正回路の適用が考えられるが、これらは何れも、一般
的には、特定の信号、例えばパケットの先頭部分にある
ビット同期信号等で動作する負帰還制御ループを構成せ
ざるを得ない。従って、このループの動作の安定化のた
めには、ループの動作が収斂するまでに或る程度の時間
が必要であり、しかもこの動作は、データ情報である多
値信号が始まるまでに終了していなければならないか
ら、自動制御ループの動作に高安定、高精度が要求され
ればされるだけ長いトレーニング時間を必要とし、伝送
効率が低下する。
伝送系においては、伝送路や伝送用送受信回路が周囲温
度や電源電圧等の環境条件の変動の影響により、多値信
号の復号回路への入力ベースバンド信号の振幅や直流中
心レベルが変動するが、これはそのままノイズマージン
の低下に直結しているから、この変動が大きいと復号回
路での判定に誤りを生じる。従って、通常、周囲温度や
電源電圧等の外部要因による影響をできるだけ受けない
ように回路設計、機構設計が行われるが、達成性能を高
くしようとすればする程、必然的に製造コストは高くな
る。このため、振幅変動に対しては自動振幅制御回路、
直流中心レベルの変動に対しては直流中心レベルの自動
補正回路の適用が考えられるが、これらは何れも、一般
的には、特定の信号、例えばパケットの先頭部分にある
ビット同期信号等で動作する負帰還制御ループを構成せ
ざるを得ない。従って、このループの動作の安定化のた
めには、ループの動作が収斂するまでに或る程度の時間
が必要であり、しかもこの動作は、データ情報である多
値信号が始まるまでに終了していなければならないか
ら、自動制御ループの動作に高安定、高精度が要求され
ればされるだけ長いトレーニング時間を必要とし、伝送
効率が低下する。
【０００３】またビット同期信号は、一般的には正弦波
で伝送されることを利用して、その１または２サイクル
分の信号から直流中心レベルと振幅を検出し、この両者
を用いて多値信号復号用の基準電圧を作成する方法があ
る。この方法では、入力信号の変動に応じて変化する基
準電圧が得られ、しかもその基準電圧作成に要する時間
は極めて短時間であるから、伝送効率が低下するという
欠点は存在しない。しかし、積分回路や検波回路を負帰
還制御ループなしで使用する関係上、これら回路を高精
度、高安定度化した設計、構造とする必要があるので、
やはり、性能と製造コストの妥協点を探らねばならない
という宿命から逃れることはできない。
で伝送されることを利用して、その１または２サイクル
分の信号から直流中心レベルと振幅を検出し、この両者
を用いて多値信号復号用の基準電圧を作成する方法があ
る。この方法では、入力信号の変動に応じて変化する基
準電圧が得られ、しかもその基準電圧作成に要する時間
は極めて短時間であるから、伝送効率が低下するという
欠点は存在しない。しかし、積分回路や検波回路を負帰
還制御ループなしで使用する関係上、これら回路を高精
度、高安定度化した設計、構造とする必要があるので、
やはり、性能と製造コストの妥協点を探らねばならない
という宿命から逃れることはできない。
【０００４】
【発明が解決しようとする課題】上記、種々説明したよ
うに、ディジタル多値信号の伝送において、復号回路へ
の入力信号の直流レベルおよび振幅を、種々の環境条件
の影響をあまり受けないように維持する方法では伝送効
率上限界があり、また積分回路や検波回路を用いて入力
信号の直流中心レベルや振幅の変動に応じた復号用基準
電圧を作成する方法では、高性能（従って高コスト）の
回路を使用する必要がある。
うに、ディジタル多値信号の伝送において、復号回路へ
の入力信号の直流レベルおよび振幅を、種々の環境条件
の影響をあまり受けないように維持する方法では伝送効
率上限界があり、また積分回路や検波回路を用いて入力
信号の直流中心レベルや振幅の変動に応じた復号用基準
電圧を作成する方法では、高性能（従って高コスト）の
回路を使用する必要がある。
【０００５】本発明の目的は、極めて簡単な回路を用い
て入力信号から直接復号用基準電圧を作成することによ
って、伝送効率低下の欠点を有せず、極めて簡単、且つ
高性能の多値信号復号回路を提供することにある。
て入力信号から直接復号用基準電圧を作成することによ
って、伝送効率低下の欠点を有せず、極めて簡単、且つ
高性能の多値信号復号回路を提供することにある。
【０００６】
【課題を解決するための手段】ディジタル信号の伝送に
は、通常、伝送による符号誤りを検出するため、１２８
バイト〜１０２４バイト長（８ビット符号の場合、１０
２４ビット〜８１９２ビット長に相当）程度の符号に分
割されたパケット（バーストあるいはブロックとも云わ
れる）形式の信号が用いられる。このパケット信号の先
頭には、受信側で復調や復号を行わせるために必要なク
ロックを、受信信号から抽出、再生するため、通常、２
値の交互の繰返し（伝送帯域幅の有効活用のため、通
常、正弦波で伝送される）で数ビット〜数１０ビット長
程度のビット同期信号が伝送される。本発明では、この
正弦波で伝送されたビット同期信号を、単に標本化し保
持するのみで復号用基準電圧を得るので、入力信号の変
動そのものに対応した基準電圧が得られていることにな
り、極めて簡単な回路で、常に正確な復号が行えること
になる。
は、通常、伝送による符号誤りを検出するため、１２８
バイト〜１０２４バイト長（８ビット符号の場合、１０
２４ビット〜８１９２ビット長に相当）程度の符号に分
割されたパケット（バーストあるいはブロックとも云わ
れる）形式の信号が用いられる。このパケット信号の先
頭には、受信側で復調や復号を行わせるために必要なク
ロックを、受信信号から抽出、再生するため、通常、２
値の交互の繰返し（伝送帯域幅の有効活用のため、通
常、正弦波で伝送される）で数ビット〜数１０ビット長
程度のビット同期信号が伝送される。本発明では、この
正弦波で伝送されたビット同期信号を、単に標本化し保
持するのみで復号用基準電圧を得るので、入力信号の変
動そのものに対応した基準電圧が得られていることにな
り、極めて簡単な回路で、常に正確な復号が行えること
になる。
【０００７】
【実施例】以下、図面を用いて本発明の実施例を詳細に
説明する。図２はパケット信号の構成例である。パケッ
トの先頭において、まず、Ａで示すビット同期符号が数
ビット〜数１０ビット長程度伝送される。この信号は、
前述したように、通常、２値の繰返し信号であるが、ほ
ぼ正弦波（同期符号が４８００ｂｐｓの場合には２４０
０Hz）として伝送され、多値データを伝送する場合で
も、通常、図２のＡ，Ｂ，Ｃ，Ｄのヘッダ部分について
は、多値データ部分の最大振幅に等しい振幅の２値信号
として伝送される。ビット同期符号Ａは、正弦波状のア
ナログ波形で伝送されるので、以下、アナログ波形を意
味する場合には、ビット同期信号と云う。ビット同期信
号は、このように、最大振幅で一定振幅であり、且つこ
の振幅は多値データ信号の最大振幅と等しく、波形は正
弦波であることから、この正弦波を適確な時刻に標本化
すれば、復号に必要な基準電圧に等しい電圧の標本化出
力パルスが得られるから、この電圧をパケット区間中保
持して基準電圧とすれば、入力信号から直接基準電圧が
作成できることとなるので、常に正しい復号動作が維持
できることになる。
説明する。図２はパケット信号の構成例である。パケッ
トの先頭において、まず、Ａで示すビット同期符号が数
ビット〜数１０ビット長程度伝送される。この信号は、
前述したように、通常、２値の繰返し信号であるが、ほ
ぼ正弦波（同期符号が４８００ｂｐｓの場合には２４０
０Hz）として伝送され、多値データを伝送する場合で
も、通常、図２のＡ，Ｂ，Ｃ，Ｄのヘッダ部分について
は、多値データ部分の最大振幅に等しい振幅の２値信号
として伝送される。ビット同期符号Ａは、正弦波状のア
ナログ波形で伝送されるので、以下、アナログ波形を意
味する場合には、ビット同期信号と云う。ビット同期信
号は、このように、最大振幅で一定振幅であり、且つこ
の振幅は多値データ信号の最大振幅と等しく、波形は正
弦波であることから、この正弦波を適確な時刻に標本化
すれば、復号に必要な基準電圧に等しい電圧の標本化出
力パルスが得られるから、この電圧をパケット区間中保
持して基準電圧とすれば、入力信号から直接基準電圧が
作成できることとなるので、常に正しい復号動作が維持
できることになる。
【０００８】図１は本発明の一実施例を示す回路構成図
である。図１において、１は伝送路が例えば無線ＦＳＫ
（周波数シフトキーイング）ならば周波数弁別回路出力
であり、有線伝送ならば受信入力信号端子であって、多
値ベースバンド信号の入力端子である。２はディジタル
信号に復号された復号信号出力端子、３はビット同期信
号立上り検出回路、４は標本化・保持回路、５は制御パ
ルス発生回路、６は基準周波数発生器、７は復号回路で
ある。
である。図１において、１は伝送路が例えば無線ＦＳＫ
（周波数シフトキーイング）ならば周波数弁別回路出力
であり、有線伝送ならば受信入力信号端子であって、多
値ベースバンド信号の入力端子である。２はディジタル
信号に復号された復号信号出力端子、３はビット同期信
号立上り検出回路、４は標本化・保持回路、５は制御パ
ルス発生回路、６は基準周波数発生器、７は復号回路で
ある。
【０００９】多値信号には種々のものがあるが、以下、
説明を容易にするため、４値でクロック速度４８００ｐ
ｐｓ、即ち、データ伝送速度９６００ｂｐｓの場合につ
いて説明する。図３は４値信号の波形例であって、中心
レベルや振幅に誤差が無い場合を示す。図３の波形Ａは
図２のビット同期信号部分の波形を示し、波形Ｅは４値
のデータ信号部分の波形を、Ｐ0は制御パルス発生回路
で作成された復号用の標本化パルスを示す。復号回路
は、この標本化時の波形Ｅの電圧が、基準電圧Ｖ1以上
ならば“１ １”を出力し、基準電圧Ｖ1とＶ2の間にあ
れば“１ ０”を、Ｖ2とＶ3の間にあれば“０ １”
を、Ｖ3以下ならば“０ ０”を出力する。図３より明
らかなように、基準電圧Ｖ1，Ｖ2，Ｖ3は、ノイズマー
ジンを最大にするためには、４値の入力信号の相隣り合
う２値の夫々中央の電圧に設定されていることが望まし
い。従って、入力信号の直流中心レベルや振幅が変わっ
た場合でも、その変動に応じて上記電圧関係を維持する
よう各基準電圧が変化して動けばよいことになる。
説明を容易にするため、４値でクロック速度４８００ｐ
ｐｓ、即ち、データ伝送速度９６００ｂｐｓの場合につ
いて説明する。図３は４値信号の波形例であって、中心
レベルや振幅に誤差が無い場合を示す。図３の波形Ａは
図２のビット同期信号部分の波形を示し、波形Ｅは４値
のデータ信号部分の波形を、Ｐ0は制御パルス発生回路
で作成された復号用の標本化パルスを示す。復号回路
は、この標本化時の波形Ｅの電圧が、基準電圧Ｖ1以上
ならば“１ １”を出力し、基準電圧Ｖ1とＶ2の間にあ
れば“１ ０”を、Ｖ2とＶ3の間にあれば“０ １”
を、Ｖ3以下ならば“０ ０”を出力する。図３より明
らかなように、基準電圧Ｖ1，Ｖ2，Ｖ3は、ノイズマー
ジンを最大にするためには、４値の入力信号の相隣り合
う２値の夫々中央の電圧に設定されていることが望まし
い。従って、入力信号の直流中心レベルや振幅が変わっ
た場合でも、その変動に応じて上記電圧関係を維持する
よう各基準電圧が変化して動けばよいことになる。
【００１０】回路構成とその動作概要を説明する前に、
理解を容易にするために、まず、本発明の原理について
説明する。図４はビット同期信号波形と標本化パルス波
形の時間関係を示す波形図である。同図ＡとＢは直流中
心レベルおよび振幅が異なる２つの例であるが、夫々に
対する復号用基準電圧Ｖ1，Ｖ2，Ｖ3は、図示したよう
に両者で異なる。しかし、Ａ，Ｂ，Ｃの３つの波形を比
較すれば明らかなように、パルスＰ1またはＰ4で上の波
形を標本化・保持すればＶ2が得られ、パルスＰ2または
Ｐ3で標本化・保持すればＶ1が、パルスＰ5またはＰ6で
標本化・保持すればＶ3が得られるから、正しい標本化
用パルスさえ作成できれば、常に正しい基準電圧が得ら
れることになる。標本化用パルスは、Ｐ1またはＰ4につ
いては受信ビット同期信号から直流オフセット成分を除
去した信号の零クロス（立上り、または立下り）情報か
ら、Ｐ2またはＰ3およびＰ5またはＰ6については、Ｖ1
−Ｖ2間電圧およびＶ3−Ｖ2間電圧がピーク電圧の２／
３であることから、Ｐ1またはＰ4からｓｉｎ-1（２／
３）だけ離れた時刻（位相角として同図Ｄに示す）とな
るので、これから、夫々、後述のように容易に作成する
ことができる。
理解を容易にするために、まず、本発明の原理について
説明する。図４はビット同期信号波形と標本化パルス波
形の時間関係を示す波形図である。同図ＡとＢは直流中
心レベルおよび振幅が異なる２つの例であるが、夫々に
対する復号用基準電圧Ｖ1，Ｖ2，Ｖ3は、図示したよう
に両者で異なる。しかし、Ａ，Ｂ，Ｃの３つの波形を比
較すれば明らかなように、パルスＰ1またはＰ4で上の波
形を標本化・保持すればＶ2が得られ、パルスＰ2または
Ｐ3で標本化・保持すればＶ1が、パルスＰ5またはＰ6で
標本化・保持すればＶ3が得られるから、正しい標本化
用パルスさえ作成できれば、常に正しい基準電圧が得ら
れることになる。標本化用パルスは、Ｐ1またはＰ4につ
いては受信ビット同期信号から直流オフセット成分を除
去した信号の零クロス（立上り、または立下り）情報か
ら、Ｐ2またはＰ3およびＰ5またはＰ6については、Ｖ1
−Ｖ2間電圧およびＶ3−Ｖ2間電圧がピーク電圧の２／
３であることから、Ｐ1またはＰ4からｓｉｎ-1（２／
３）だけ離れた時刻（位相角として同図Ｄに示す）とな
るので、これから、夫々、後述のように容易に作成する
ことができる。
【００１１】以下、回路構成およびその動作概要につい
て説明する。図３に示す波形の信号が図１の入力信号端
子１に加えられると、全体の動作は、まずビット同期信
号立上り検出回路３が動作することから始まる。図５
は、このビット同期信号立上り検出回路３の回路構成図
である。図５において、８は交流結合回路、９は整形回
路、１０はシフトレジスタ、１１は一致検出回路、１２
はフリップフロップ、１３はゲート回路、１４は立上り
検出回路である。８の交流結合回路は、ハイパスフィル
タと移相回路の組合せ、またはバンドパスフィルタ等を
用いることにより、ビット同期信号の２４００Hzに対す
る入出力間の位相差が零であるように構成されている。
したがって、入力信号の直流中心レベルが零でなくて
も、この交流結合回路８によって直流オフセットは無く
なり、図３の波形Ａのように、直流中心レベルが零の状
態で整形回路９に加えられ、ここで矩形波に整形され
る。この矩形波は制御パルス発生回路５からの４８００
ｐｐｓのクロックパルスによって、シフトレジスタ１０
に順次読み込まれる。シフトレジスタ各段の内容は一致
検出回路１１によって検査され、“１”と“０”が交互
に必要ビット数並べば一致出力が得られるので、この一
致出力によってフリップフロップ回路１２がセットされ
てゲート回路１３が開く。これによって、直流オフセッ
トの無い２４００Hzの正弦波が立上り検出回路１４に加
えられ、ここで正弦波の負より正への零クロス時刻が検
出され、この時刻にパルスを出力する。この検出出力パ
ルスは、フリップフロップ回路１２をリセットすると共
に、立上り検出パルスとして制御パルス発生回路５へ送
られる。ここでは正弦波の立上り時刻を検出するとした
が、これは、後述のように立下り時刻を検出してもよ
い。
て説明する。図３に示す波形の信号が図１の入力信号端
子１に加えられると、全体の動作は、まずビット同期信
号立上り検出回路３が動作することから始まる。図５
は、このビット同期信号立上り検出回路３の回路構成図
である。図５において、８は交流結合回路、９は整形回
路、１０はシフトレジスタ、１１は一致検出回路、１２
はフリップフロップ、１３はゲート回路、１４は立上り
検出回路である。８の交流結合回路は、ハイパスフィル
タと移相回路の組合せ、またはバンドパスフィルタ等を
用いることにより、ビット同期信号の２４００Hzに対す
る入出力間の位相差が零であるように構成されている。
したがって、入力信号の直流中心レベルが零でなくて
も、この交流結合回路８によって直流オフセットは無く
なり、図３の波形Ａのように、直流中心レベルが零の状
態で整形回路９に加えられ、ここで矩形波に整形され
る。この矩形波は制御パルス発生回路５からの４８００
ｐｐｓのクロックパルスによって、シフトレジスタ１０
に順次読み込まれる。シフトレジスタ各段の内容は一致
検出回路１１によって検査され、“１”と“０”が交互
に必要ビット数並べば一致出力が得られるので、この一
致出力によってフリップフロップ回路１２がセットされ
てゲート回路１３が開く。これによって、直流オフセッ
トの無い２４００Hzの正弦波が立上り検出回路１４に加
えられ、ここで正弦波の負より正への零クロス時刻が検
出され、この時刻にパルスを出力する。この検出出力パ
ルスは、フリップフロップ回路１２をリセットすると共
に、立上り検出パルスとして制御パルス発生回路５へ送
られる。ここでは正弦波の立上り時刻を検出するとした
が、これは、後述のように立下り時刻を検出してもよ
い。
【００１２】図６に制御パルス発生回路５の内部回路構
成例を示す。図６において、１５，１６，１７はゲート
回路、１８，１９，２０，２１は整形回路、２７はフリ
ップフロップ回路、２２，２３，２４，２５は選択回
路、２６は分周回路である。３より立上り検出パルスが
加えられると、フリップフロップ回路２７がセットされ
てゲート回路１５，１６，１７が開くと同時に、分周回
路２６をリセットする。この分周回路には基準周波数発
振器６より高精度（周波数誤差１×１０-6程度）の基準
信号が加えられているが、分周回路はカウンタとも見る
ことができ、リセットされるたび（ビット同期信号がく
るたび）に分周回路の内容（バイナリカウンタとしての
内容）は、瞬間的に零になり、そこから再び計数を始め
るという動作を繰り返す。今、基準周波数が３０７．２
ｋHzであるとすると、分周回路２６は、ビット同期信号
２４００Hzの一周期の間に、丁度１２８カウント（０〜
１２７カウント）する。制御パルス発生回路で発生させ
る標本化用パルスを、図４のＰ3，Ｐ4，Ｐ5とすると、
これらのＰ1からの時間ｔ3，ｔ4，ｔ5は、夫々 ｔ3＝｛π−ｓｉｎ-1（２／３）｝／π・１／４８００＝１５９．９４２μｓ ｔ4＝１／４８００＝２０８．３３３μｓ ｔ5＝｛π＋ｓｉｎ-1（２／３）｝／π・１／４８００＝２５６．７２５μｓ である。分周回路２６は、ビット同期信号の立上り時刻
Ｐ1を基準にしてカウントしているから、上記ｔ3，
ｔ4，ｔ5に最も近い時刻に行われるカウントは、夫々、
４９番目、６４番目、７９番目であって、それらの時刻
をｔc49，ｔc64，ｔc79とすれば、それらは ｔc49＝１／２４００・４９／１２８＝１５９．５０５μｓ ｔc64＝１／２４００・６４／１２８＝２０８．３３３μｓ ｔc79＝１／２４００・７９／１２８＝２５７．１６１μｓ であるから、夫々、０．５μｓ以下の誤差で利用でき
る。選択回路２３は４９カウント目の入力基準周波数信
号を、選択回路２４は６４カウント目のそれを、選択回
路２５は７９カウント目のそれを夫々選択する回路であ
って、夫々、必要とする分周各段の出力と入力基準周波
数信号のアンドをとることで構成できる。選択回路２
３，２４，２５の各出力パルスは、夫々、１，６２８μ
ｓ（１／２・１／３０７．２ｋ秒）の時間幅をもってい
るが、これらパルスは整形回路１９，２０，２１におい
て、標本化回路が必要とする時間幅のパルスに整形され
た後、ゲート回路１５，１６，１７を通じて、標本化用
パルスＰ3，Ｐ4，Ｐ5として標本化・保持回路４へ送ら
れる。フリップフロップ回路２７は、標本化用パルスＰ
5によってリセットされるので、ゲート回路１５，１
６，１７は次のパケット信号ができるまで閉じられる。
以上の説明は、基準周波数を３０７．２ｋHzに選定した
場合であったが、この周波数を更に高い周波数に選定
し、それに応じて分周段数を増加させればさせるだけ、
標本化用パルスの時間誤差を少なくすることができる。
このようにして、図７に示すようなビット同期信号との
時間関係で制御パルスＰ3，Ｐ4，Ｐ5（標本化用パル
ス）および復号用パルスＰ0が得られる。復号用パルス
Ｐ0は、上記と同様の方法によって、３２カウント目お
よび９６カウント目にパルスが発生するよう図６の選択
回路２２および整形回路１８で作成されたパルスであっ
て、ビット同期信号に対しては正負のピークとなる時刻
に、データ信号に対しては正しく４値の何れかの値とな
る時刻に発生する。
成例を示す。図６において、１５，１６，１７はゲート
回路、１８，１９，２０，２１は整形回路、２７はフリ
ップフロップ回路、２２，２３，２４，２５は選択回
路、２６は分周回路である。３より立上り検出パルスが
加えられると、フリップフロップ回路２７がセットされ
てゲート回路１５，１６，１７が開くと同時に、分周回
路２６をリセットする。この分周回路には基準周波数発
振器６より高精度（周波数誤差１×１０-6程度）の基準
信号が加えられているが、分周回路はカウンタとも見る
ことができ、リセットされるたび（ビット同期信号がく
るたび）に分周回路の内容（バイナリカウンタとしての
内容）は、瞬間的に零になり、そこから再び計数を始め
るという動作を繰り返す。今、基準周波数が３０７．２
ｋHzであるとすると、分周回路２６は、ビット同期信号
２４００Hzの一周期の間に、丁度１２８カウント（０〜
１２７カウント）する。制御パルス発生回路で発生させ
る標本化用パルスを、図４のＰ3，Ｐ4，Ｐ5とすると、
これらのＰ1からの時間ｔ3，ｔ4，ｔ5は、夫々 ｔ3＝｛π−ｓｉｎ-1（２／３）｝／π・１／４８００＝１５９．９４２μｓ ｔ4＝１／４８００＝２０８．３３３μｓ ｔ5＝｛π＋ｓｉｎ-1（２／３）｝／π・１／４８００＝２５６．７２５μｓ である。分周回路２６は、ビット同期信号の立上り時刻
Ｐ1を基準にしてカウントしているから、上記ｔ3，
ｔ4，ｔ5に最も近い時刻に行われるカウントは、夫々、
４９番目、６４番目、７９番目であって、それらの時刻
をｔc49，ｔc64，ｔc79とすれば、それらは ｔc49＝１／２４００・４９／１２８＝１５９．５０５μｓ ｔc64＝１／２４００・６４／１２８＝２０８．３３３μｓ ｔc79＝１／２４００・７９／１２８＝２５７．１６１μｓ であるから、夫々、０．５μｓ以下の誤差で利用でき
る。選択回路２３は４９カウント目の入力基準周波数信
号を、選択回路２４は６４カウント目のそれを、選択回
路２５は７９カウント目のそれを夫々選択する回路であ
って、夫々、必要とする分周各段の出力と入力基準周波
数信号のアンドをとることで構成できる。選択回路２
３，２４，２５の各出力パルスは、夫々、１，６２８μ
ｓ（１／２・１／３０７．２ｋ秒）の時間幅をもってい
るが、これらパルスは整形回路１９，２０，２１におい
て、標本化回路が必要とする時間幅のパルスに整形され
た後、ゲート回路１５，１６，１７を通じて、標本化用
パルスＰ3，Ｐ4，Ｐ5として標本化・保持回路４へ送ら
れる。フリップフロップ回路２７は、標本化用パルスＰ
5によってリセットされるので、ゲート回路１５，１
６，１７は次のパケット信号ができるまで閉じられる。
以上の説明は、基準周波数を３０７．２ｋHzに選定した
場合であったが、この周波数を更に高い周波数に選定
し、それに応じて分周段数を増加させればさせるだけ、
標本化用パルスの時間誤差を少なくすることができる。
このようにして、図７に示すようなビット同期信号との
時間関係で制御パルスＰ3，Ｐ4，Ｐ5（標本化用パル
ス）および復号用パルスＰ0が得られる。復号用パルス
Ｐ0は、上記と同様の方法によって、３２カウント目お
よび９６カウント目にパルスが発生するよう図６の選択
回路２２および整形回路１８で作成されたパルスであっ
て、ビット同期信号に対しては正負のピークとなる時刻
に、データ信号に対しては正しく４値の何れかの値とな
る時刻に発生する。
【００１３】このようにして得られた標本化用パルスＰ
3，Ｐ4，Ｐ5は標本化・保持回路４において、入力ビッ
ト同期信号を標本化し、その電圧を保持する。この標本
化・保持回路は、図７に示すように、Ｐ3により基準電
圧Ｖ1が、Ｐ4によりＶ2が、Ｐ5によりＶ3が夫々得られ
るよう構成されており、その保持出力は基準電圧として
復号回路７に加えられる。
3，Ｐ4，Ｐ5は標本化・保持回路４において、入力ビッ
ト同期信号を標本化し、その電圧を保持する。この標本
化・保持回路は、図７に示すように、Ｐ3により基準電
圧Ｖ1が、Ｐ4によりＶ2が、Ｐ5によりＶ3が夫々得られ
るよう構成されており、その保持出力は基準電圧として
復号回路７に加えられる。
【００１４】図８は復号回路７の内部の回路構成図であ
る。図８において、２８は標本化・保持回路、２９，３
０，３１はコンパレータ、３２はセレクタである。標本
化・保持回路２８は、制御パルス発生回路５より加えら
れる復号用パルスＰ0により、入力信号（図７Ｅ）を標
本化し、次の標本値が得られるまでその電圧を保持す
る。この動作を図９を用いて説明する。図９に示す点線
２８が、この標本化・保持回路２８の出力波形である。
コンパレータ２９，３０，３１には、基準電圧として標
本化・保持回路４より、夫々Ｖ1，Ｖ2，Ｖ3が加えられ
ているので、その出力には、夫々図９の２９，３０，３
１に示す波形の信号が得られる。２９と３１はセレクタ
３２に加えられ、ここで３０が“１”の時は２９を、
“０”の時は３１が選択されるので、セレクタ３２の出
力は図９の３２に示すような信号となる。コンパレータ
３０およびセレクタ３２の出力が正しく復号された出力
であって、これが復号信号出力端子２に与えられる。
る。図８において、２８は標本化・保持回路、２９，３
０，３１はコンパレータ、３２はセレクタである。標本
化・保持回路２８は、制御パルス発生回路５より加えら
れる復号用パルスＰ0により、入力信号（図７Ｅ）を標
本化し、次の標本値が得られるまでその電圧を保持す
る。この動作を図９を用いて説明する。図９に示す点線
２８が、この標本化・保持回路２８の出力波形である。
コンパレータ２９，３０，３１には、基準電圧として標
本化・保持回路４より、夫々Ｖ1，Ｖ2，Ｖ3が加えられ
ているので、その出力には、夫々図９の２９，３０，３
１に示す波形の信号が得られる。２９と３１はセレクタ
３２に加えられ、ここで３０が“１”の時は２９を、
“０”の時は３１が選択されるので、セレクタ３２の出
力は図９の３２に示すような信号となる。コンパレータ
３０およびセレクタ３２の出力が正しく復号された出力
であって、これが復号信号出力端子２に与えられる。
【００１５】以上は、復号用基準電圧を得るための標本
化用パルスとして、Ｐ3，Ｐ4，Ｐ5を用いる場合を例と
して説明したが、前記説明より明らかな如く、例えば、
Ｐ1，Ｐ2，Ｐ5を用いるように構成してもよいことは勿
論であり、またビット同期信号の立下りを検出し、この
時刻を基準にして標本化用パルスを発生するよう構成し
てもよいことは勿論である。
化用パルスとして、Ｐ3，Ｐ4，Ｐ5を用いる場合を例と
して説明したが、前記説明より明らかな如く、例えば、
Ｐ1，Ｐ2，Ｐ5を用いるように構成してもよいことは勿
論であり、またビット同期信号の立下りを検出し、この
時刻を基準にして標本化用パルスを発生するよう構成し
てもよいことは勿論である。
【００１６】以上は４値データ信号の復号を例にとって
説明したが、その動作説明より明らかなように、本発明
はその他の多値データ信号の復号に対しても、同様にし
て適用できる。例えば８値データ信号の場合、ビット同
期信号の振幅（ピーク値）を１．０とすれば、復号用基
準電圧は、夫々、Ｖ1＝６／７，Ｖ2＝４／７，Ｖ3＝２
／７，Ｖ4＝０，Ｖ5＝−２／７，Ｖ6＝−４／７，Ｖ7＝
−６／７とすればよいが、Ｖ1はビット同期信号の正弦
波のｓｉｎ-1（６／７）＝５９．０°になる時刻に、Ｖ
4は正弦波の立上り時刻に、夫々標本化し、保持すれば
得られる。Ｖ1とＶ4が得られれば、図１０に示すような
回路で、簡単に全ての基準電圧を作成できる。図１０に
おいて、３３は演算増幅器であり、抵抗Ｒを全て同一抵
抗値として、この回路に上の方法で得られたＶ1とＶ4が
加われば、演算増幅器３３の出力には２Ｖ4−Ｖ1が得ら
れる。この電圧をＶxとすれば、 ２Ｖ4−Ｖ1＝Ｖx であるが、両辺からＶ4を差し引けば、 Ｖ4−Ｖ1＝Ｖx−Ｖ4 となるから、Ｖx、すなわち演算増幅器３３の出力には
Ｖ7が得られていることになる。したがって、図１０に
示すように、Ｖ1，Ｖ4，Ｖ7を抵抗で分割すれば、必要
な全ての電圧が得られる。
説明したが、その動作説明より明らかなように、本発明
はその他の多値データ信号の復号に対しても、同様にし
て適用できる。例えば８値データ信号の場合、ビット同
期信号の振幅（ピーク値）を１．０とすれば、復号用基
準電圧は、夫々、Ｖ1＝６／７，Ｖ2＝４／７，Ｖ3＝２
／７，Ｖ4＝０，Ｖ5＝−２／７，Ｖ6＝−４／７，Ｖ7＝
−６／７とすればよいが、Ｖ1はビット同期信号の正弦
波のｓｉｎ-1（６／７）＝５９．０°になる時刻に、Ｖ
4は正弦波の立上り時刻に、夫々標本化し、保持すれば
得られる。Ｖ1とＶ4が得られれば、図１０に示すような
回路で、簡単に全ての基準電圧を作成できる。図１０に
おいて、３３は演算増幅器であり、抵抗Ｒを全て同一抵
抗値として、この回路に上の方法で得られたＶ1とＶ4が
加われば、演算増幅器３３の出力には２Ｖ4−Ｖ1が得ら
れる。この電圧をＶxとすれば、 ２Ｖ4−Ｖ1＝Ｖx であるが、両辺からＶ4を差し引けば、 Ｖ4−Ｖ1＝Ｖx−Ｖ4 となるから、Ｖx、すなわち演算増幅器３３の出力には
Ｖ7が得られていることになる。したがって、図１０に
示すように、Ｖ1，Ｖ4，Ｖ7を抵抗で分割すれば、必要
な全ての電圧が得られる。
【００１７】また、今までの説明では、標本化用パルス
の時間誤差を小さくするには基準周波数を高くすればよ
いとしたが、これは以下の方法によっても正しい基準電
圧を作成することができる。すなわち、４値の説明例で
は、基準周波数が３０７．２ｋHzの場合、ｔ3−ｔc49は
０．４３７μｓであるが、この時間誤差がある場合の標
本化出力電圧は、 ｓｉｎ・｛（ｔc64−ｔc49）／ｔc64｝・π＝０．６７１５６ であって、正しい電圧（２／３＝０．６６６６６）に対
して１．００７３４倍の出力となっている。したがっ
て、ｔc49とｔc64による標本化出力電圧差を１／１．０
０７３４倍すれば誤差のない基準電圧を得ることができ
る。この方法を活用すれば、基準周波数を逆に低くして
分周回路を簡単にすることが可能となる。この方法を最
極端まで進展させると、次のような方法となる。すなわ
ち、図４において、Ｐ2，Ｐ3の代りにこの２者の中央、
すなわち正のピーク値、Ｐ5，Ｐ6の代りにこの２者の中
央、すなわち負のピーク値を標本化すれば、これらのＶ
2からの電圧はピーク振幅値そのものであるから、正の
ピーク値をＶP+、負のピーク値をＶP-とすれば、 Ｖ1＝２／３（ＶP+−Ｖ2）＋Ｖ2 Ｖ3＝２／３（ＶP-−Ｖ2）＋Ｖ2 として、正しい基準電圧Ｖ1，Ｖ3を得ることができる。
これらの演算はオペアンプにより容易に実現できる。こ
の最後の方法は、正のピーク値、負のピーク値をとり出
せばよいので、標本化回路の代りに正ピークホールド回
路、負ピークホールド回路を活用することも可能であ
る。
の時間誤差を小さくするには基準周波数を高くすればよ
いとしたが、これは以下の方法によっても正しい基準電
圧を作成することができる。すなわち、４値の説明例で
は、基準周波数が３０７．２ｋHzの場合、ｔ3−ｔc49は
０．４３７μｓであるが、この時間誤差がある場合の標
本化出力電圧は、 ｓｉｎ・｛（ｔc64−ｔc49）／ｔc64｝・π＝０．６７１５６ であって、正しい電圧（２／３＝０．６６６６６）に対
して１．００７３４倍の出力となっている。したがっ
て、ｔc49とｔc64による標本化出力電圧差を１／１．０
０７３４倍すれば誤差のない基準電圧を得ることができ
る。この方法を活用すれば、基準周波数を逆に低くして
分周回路を簡単にすることが可能となる。この方法を最
極端まで進展させると、次のような方法となる。すなわ
ち、図４において、Ｐ2，Ｐ3の代りにこの２者の中央、
すなわち正のピーク値、Ｐ5，Ｐ6の代りにこの２者の中
央、すなわち負のピーク値を標本化すれば、これらのＶ
2からの電圧はピーク振幅値そのものであるから、正の
ピーク値をＶP+、負のピーク値をＶP-とすれば、 Ｖ1＝２／３（ＶP+−Ｖ2）＋Ｖ2 Ｖ3＝２／３（ＶP-−Ｖ2）＋Ｖ2 として、正しい基準電圧Ｖ1，Ｖ3を得ることができる。
これらの演算はオペアンプにより容易に実現できる。こ
の最後の方法は、正のピーク値、負のピーク値をとり出
せばよいので、標本化回路の代りに正ピークホールド回
路、負ピークホールド回路を活用することも可能であ
る。
【００１８】
【発明の効果】以上詳細に説明したように、本発明で
は、パケット形式の多値データ伝送信号の復号におい
て、復号用基準電圧はパケットのヘッダ部にあるビット
同期信号を単に標本化し、保持するのみで作成するの
で、極めて簡単な回路で復号することができ、受信信号
の直流中心レベルや振幅に変動があっても、受信信号か
ら直接復号用基準電圧を作成するのであるから、受信信
号に対して相対的に正しい復号用基準電圧が常に得られ
ることになり常にノイズマージンを最大に維持できるこ
とになる。
は、パケット形式の多値データ伝送信号の復号におい
て、復号用基準電圧はパケットのヘッダ部にあるビット
同期信号を単に標本化し、保持するのみで作成するの
で、極めて簡単な回路で復号することができ、受信信号
の直流中心レベルや振幅に変動があっても、受信信号か
ら直接復号用基準電圧を作成するのであるから、受信信
号に対して相対的に正しい復号用基準電圧が常に得られ
ることになり常にノイズマージンを最大に維持できるこ
とになる。
【図１】本発明の一実施例を示す回路構成図である。
【図２】本発明に適用される伝送信号のパケットの内容
を説明するためのパケットの構造例である。
を説明するためのパケットの構造例である。
【図３】４値信号の波形と復号用基準電圧の関係を示す
波形図である。
波形図である。
【図４】ビット同期信号から直接復号用基準電圧を作成
する過程を説明するための波形図である。
する過程を説明するための波形図である。
【図５】図１の実施例の構成要素の一つであるビット同
期信号の立上り検出回路の回路構成図である。
期信号の立上り検出回路の回路構成図である。
【図６】図１の実施例の構成要素の一つである制御パル
ス発生回路の回路構成図である。
ス発生回路の回路構成図である。
【図７】入力信号と制御パルス発生回路出力パルスとの
時間関係を説明するための波形図である。
時間関係を説明するための波形図である。
【図８】図１の実施例の構成要素の一つである復号回路
の回路構成図である。
の回路構成図である。
【図９】図８の復号回路の動作を説明するための波形図
である。
である。
【図１０】８値信号復号用の基準電圧作成例を示す回路
構成図である。
構成図である。
１ 多値データ信号入力端子 ２ 復号信号出力端子 ３ ビット同期信号立上り検出回路 ４ 標本化・保持回路 ５ 制御パルス発生回路 ６ 基準周波数発生器 ７ 復号回路 ８ 交流結合回路 ９ 整形回路 １０ シフトレジスタ １１ 一致検出回路 １２ フリップフロップ回路 １３ ゲート回路 １４ 立上り検出回路 １５ ゲート回路 １６ ゲート回路 １７ ゲート回路 １８ 整形回路 １９ 整形回路 ２０ 整形回路 ２１ 整形回路 ２２ 選択回路 ２３ 選択回路 ２４ 選択回路 ２５ 選択回路 ２６ 分周回路 ２７ フリップフロップ回路 ２８ 標本化・保持回路 ２９ コンパレータ ３０ コンパレータ ３１ コンパレータ ３２ セレクタ ３３ 演算増幅器
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭64−55943（ＪＰ，Ａ) 特開 昭52−6452（ＪＰ，Ａ) 特開 平４−175039（ＪＰ，Ａ) 特開 平４−22239（ＪＰ，Ａ) 特開 昭56−154858（ＪＰ，Ａ) 特開 昭52−39305（ＪＰ，Ａ) 特開 昭62−193335（ＪＰ，Ａ) 実開 昭62−112237（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 25/00 - 27/38
Claims (6)
- 【請求項１】 パケット形式の多値データ信号の復号を
行う多値信号復号回路において、伝達されたパケット形
式の該多値データ信号に含まれるビット同期信号の
“１，０”の繰返しを検出した検出出力により、ビット
同期信号の立上りまたは立下り時刻を検出するビット同
期信号立上りまたは立下り検出回路と、この検出時刻を
基準として標本化用パルスを発生する制御パルス発生回
路と、この標本化用パルスを用いてビット同期信号を標
本化し保持する標本化・保持回路と、この標本化・保持
出力を復号用基準電圧として該多値データ信号を復号す
る復号回路を備えたことを特徴とする多値信号復号回
路。 - 【請求項２】 上記検出回路は、上記ビット同期信号が
“１，０”の所定の繰返しのシーケンスに一致した時刻
を上記ビット同期信号の零クロス点の時刻として検出す
ることを特徴とする請求項１記載の多値信号復号回路。 - 【請求項３】 上記検出回路は、上記一致の検出を行う
前に、上記ビット同期信号の直流オフセットを除去する
手段を備えたことを特徴とする請求項２記載の多値信号
復号回路。 - 【請求項４】 上記制御パルス発生回路は、上記検出時
刻のタイミング信号を受けるとカウントを開始するカウ
ンタ手段と、上記ビット同期信号の波形の検出された立
上りまたは立下り位置からの所定の波形位置のタイミン
グを表す上記カウンタ手段の所定カウント値の生起に応
じて上記標本化パルスを形成する手段とを具備したこと
を特徴とする請求項１から３のうちの１項記載の多値信
号復号回路。 - 【請求項５】 上記カウンタの所定のカウント値の生起
を検出しそれに応じて復号用パルスを形成する手段を備
えた請求項４記載の多値信号復号回路。 - 【請求項６】 上記標本化・保持出力を受け、それに基
づいてこの標本化・保持出力の数を越える数の復号用基
準電圧を直流レベル差に応じて形成する演算手段を更に
設けたことを特徴とする請求項１から５のうちの１項記
載の多値信号復号回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30232093A JP3347848B2 (ja) | 1993-11-08 | 1993-11-08 | 多値信号復号回路 |
| US08/336,394 US5644600A (en) | 1993-11-08 | 1994-11-08 | Multi-valued signal decoding circuit having bit synchronization signal timing transition which is sampled and held |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30232093A JP3347848B2 (ja) | 1993-11-08 | 1993-11-08 | 多値信号復号回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07131495A JPH07131495A (ja) | 1995-05-19 |
| JP3347848B2 true JP3347848B2 (ja) | 2002-11-20 |
Family
ID=17907532
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30232093A Expired - Fee Related JP3347848B2 (ja) | 1993-11-08 | 1993-11-08 | 多値信号復号回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5644600A (ja) |
| JP (1) | JP3347848B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3729366B2 (ja) * | 1996-11-29 | 2005-12-21 | 株式会社ゼネラル リサーチ オブ エレクトロニックス | パケットｆｓｋ受信機用クロック再生回路 |
| US6628596B2 (en) | 1997-01-27 | 2003-09-30 | Hirosi Fukuda | Multi-valued data elements for computer systems |
| JPH10229422A (ja) | 1997-02-12 | 1998-08-25 | Hiroshi Fukuda | コード出力による音声画像信号の伝達方法 |
| GB2348341A (en) * | 1999-03-20 | 2000-09-27 | Motorola Ltd | Bit encoding system and method |
| US6456651B1 (en) * | 2000-02-04 | 2002-09-24 | Motorola, Inc. | Method and apparatus for adjustment of the sampling phase in a PCM modem system using a dual-phase probing signal |
| US7231000B2 (en) * | 2001-10-22 | 2007-06-12 | Broadcom Corporation | System and method for DC offset compensation and bit synchronization |
| US7672393B2 (en) * | 2006-08-02 | 2010-03-02 | Richtek Technology Corporation | Single-wire asynchronous serial interface |
| EP2057793A1 (en) * | 2007-03-14 | 2009-05-13 | Hewlett-Packard Development Company, L.P. | Synthetic bridging |
| US8306171B2 (en) * | 2009-04-15 | 2012-11-06 | General Electric Company | Method and system for bit detection and synchronization |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4696016A (en) * | 1986-10-02 | 1987-09-22 | Rockwell International Corporation | Digital clock recovery circuit for return to zero data |
| IT1222405B (it) * | 1987-07-30 | 1990-09-05 | Gte Telecom Spa | Estrattore digitale di segnale orologio con aggancio e correzione di fase per segnali bipolari |
| US5267267A (en) * | 1989-03-13 | 1993-11-30 | Hitachi, Ltd. | Timing extraction method and communication system |
| US5140620A (en) * | 1989-09-20 | 1992-08-18 | Data Broadcasting Corporation | Method and apparatus for recovering data, such as teletext data encoded into television signals |
| US5539784A (en) * | 1994-09-30 | 1996-07-23 | At&T Corp. | Refined timing recovery circuit |
-
1993
- 1993-11-08 JP JP30232093A patent/JP3347848B2/ja not_active Expired - Fee Related
-
1994
- 1994-11-08 US US08/336,394 patent/US5644600A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5644600A (en) | 1997-07-01 |
| JPH07131495A (ja) | 1995-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3761818A (en) | Multilevel signal transmission system | |
| JP3347848B2 (ja) | 多値信号復号回路 | |
| US4555667A (en) | Synchronous digital QPSK demodulator with carrier error correction | |
| US5999577A (en) | Clock reproducing circuit for packet FSK signal receiver | |
| US4412302A (en) | Digital phase demodulation and correlation | |
| JPH06291668A (ja) | 多値信号復号回路 | |
| CN112751640B (zh) | 一种基于交流b码的千兆网ntp时间服务器 | |
| JP3171205B2 (ja) | 変調周波数検出回路 | |
| JP3397829B2 (ja) | 位相検出回路 | |
| JPH05211526A (ja) | ベースバンド信号の直流中心レベル自動補正回路 | |
| WO2008097613A1 (en) | Data transmission and storage | |
| SU1385318A1 (ru) | Устройство дл приема частотно-манипулированных сигналов | |
| JPH01293738A (ja) | 復調回路 | |
| JPH01101023A (ja) | 多数決判定回路 | |
| JPS6019176B2 (ja) | 信号処理装置 | |
| JPH0644768B2 (ja) | スレッシオルド可変受信回路 | |
| JPH0687286B2 (ja) | デジタルデ−タ生成装置 | |
| SU951719A1 (ru) | Устройство дл приема бипол рных многоуровневых сигналов | |
| JPS5922466A (ja) | バイ・フエ−ズ・デジタル変調信号の復調方法 | |
| JP2806060B2 (ja) | 固定パターン長エラー測定回路 | |
| JPS6010852A (ja) | シリアルデ−タ受信装置 | |
| JPS642305B2 (ja) | ||
| JPS62168442A (ja) | デ−タ誤り制御装置 | |
| JPS61199348A (ja) | 非同期検出回路 | |
| JPH03274938A (ja) | タイミング抽出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080906 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |