JP3293736B2 - 半導体基板の作製方法および貼り合わせ基体 - Google Patents

半導体基板の作製方法および貼り合わせ基体

Info

Publication number
JP3293736B2
JP3293736B2 JP04170996A JP4170996A JP3293736B2 JP 3293736 B2 JP3293736 B2 JP 3293736B2 JP 04170996 A JP04170996 A JP 04170996A JP 4170996 A JP4170996 A JP 4170996A JP 3293736 B2 JP3293736 B2 JP 3293736B2
Authority
JP
Japan
Prior art keywords
substrate
porous
layer
porous silicon
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP04170996A
Other languages
English (en)
Other versions
JPH09237884A (ja
Inventor
清文 坂口
隆夫 米原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP04170996A priority Critical patent/JP3293736B2/ja
Priority to CA002198552A priority patent/CA2198552C/en
Priority to EP97301334A priority patent/EP0793263A3/en
Priority to US08/807,604 priority patent/US6294478B1/en
Priority to KR1019970006613A priority patent/KR100238571B1/ko
Priority to SG1997000616A priority patent/SG55280A1/en
Priority to CNB971095361A priority patent/CN1135601C/zh
Priority to TW086102704A priority patent/TW333711B/zh
Publication of JPH09237884A publication Critical patent/JPH09237884A/ja
Priority to US09/840,895 priority patent/US6350702B2/en
Priority to US09/933,711 priority patent/US20010053607A1/en
Priority to US10/085,046 priority patent/US20030087503A1/en
Application granted granted Critical
Publication of JP3293736B2 publication Critical patent/JP3293736B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体基板の作製
方法および貼り合わせ基体に関し、更に詳しくは、誘電
体分離あるいは、絶縁物上の単結晶半導体、Ｓｉ基板上
の単結晶化合物半導体の作製方法、さらに単結晶半導体
層に作成される電子デバイス、集積回路に適する半導体
基板の作製方法および貼り合わせ基体に関するものであ
る。
【０００２】
【従来の技術】絶縁物上の単結晶Ｓｉ半導体層の形成
は、Ｓｉ オン インシュレーター（ＳＯＩ）技術とし
て広く知られ、通常のＳｉ集積回路を作製するバルクＳ
ｉ基板では到達しえない数々の優位点をＳＯＩ技術を利
用したデバイスが有することから多くの研究が成されて
きた。すなわち、ＳＯＩ技術を利用することで、 １．誘電体分離が容易で高集積化が可能、 ２．対放射線耐性に優れている、 ３．浮遊容量が低減され高速化が可能、 ４．ウエル工程が省略できる、 ５．ラッチアップを防止できる、 ６．薄膜化による完全空乏型電界効果トランジスタが可
能、 等の優位点が得られる。これらは例えば以下の文献に詳
しい［Special Issue:“Single-crystal silicon on no
n-single-crystal insulators";edited by G.W.Cullen,
Journal of Crystal Growth,volume 63,no 3,pp 429〜5
90(1983).］。
【０００３】さらにここ数年においては、ＳＯＩが、Ｍ
ＯＳＦＥＴの高速化、低消費電力化を実現する基板とし
て多くの報告がなされている（IEEE SOI conference 19
94）。また、ＳＯＩ構造を用いると素子の下部に絶縁層
があるので、バルクＳｉウエハ上に素子を形成する場合
と比べて、素子分離プロセスが単純化できる結果、デバ
イスプロセス工程が短縮される。すなわち、高性能化と
合わせて、バルクＳｉ上のＭＯＳＦＥＴ、ＩＣに比べ
て、ウエハコスト、プロセスコストのトータルでの低価
格化が期待されている。
【０００４】なかでも完全空乏型ＭＯＳＦＥＴは駆動力
の向上による高速化、低消費電力化が期待されている。
ＭＯＳＦＥＴの閾値電圧（Ｖth）は一般的にはチャネル
部の不純物濃度により決定されるが、ＳＯＩを用いた完
全空乏型（ＦＤ；Fully Depleted）ＭＯＳＦＥＴの場合
には空乏層厚がＳＯＩの膜厚の影響も受けることにな
る。したがって、大規模集積回路を歩留まりよくつくる
ためには、ＳＯＩ膜厚の均一性が強く望まれていた。
【０００５】また、化合物半導体上のデバイスはＳｉで
は得られない高い性能、たとえば、高速、発光などを持
っている。現在は、これらのデバイスはほとんどＧａＡ
ｓ等の化合物半導体基板上にエピタキシャル成長をして
その中に作り込まれている。しかし、化合物半導体基板
は、高価で、機械的強度が低く、大面積ウエハは作製が
困難などの問題点がある。
【０００６】このようなことから、安価で、機械的強度
も高く、大面積ウエハが作製できるＳｉウエハ上に、化
合物半導体をヘテロエピタキシャル成長させる試みがな
されている。
【０００７】ＳＯＩ基板の形成に関する研究は１９７０
年代頃から盛んであった。初期には、絶縁物であるサフ
ァイア基板の上に単結晶Ｓｉをヘテロエピタキシャル成
長する方法（ＳＯＳ：Sapphire on Silicon）や、多孔
質Ｓｉの酸化による誘電体分離によりＳＯＩ構造を形成
する方法（ＦＩＰＯＳ：Fully Isolation by PorousOxi
dized Silicon）、酸素イオン注入法がよく研究され
た。
【０００８】ＦＩＰＯＳ法は、Ｐ型Ｓｉ単結晶基板表面
にＮ型Ｓｉ層をプロトンイオン注入、（イマイ他、J.Cr
ystal Growth,vol 63,547(1983)）、もしくは、エピタ
キシャル成長とパターニングによって島状に形成し、表
面よりＳｉ島を囲むようにＨＦ溶液中の陽極化成法によ
りＰ型Ｓｉ基板のみを多孔質化したのち、増速酸化によ
りＮ型Ｓｉ島を誘電体分離する方法である。本方法で
は、分離されているＳｉ領域は、デバイス工程のまえに
決定されており、デバイス設計の自由度を制限する場合
があるという問題点がある。
【０００９】酸素イオン注入法は、K.Izumiによって始
めて報告されたＳＩＭＯＸと呼ばれる方法である。Ｓｉ
ウエハに酸素イオンを１０17〜１０18／ｃｍ2 程度注入
したのち、アルゴン・酸素雰囲気中で１３２０度程度の
高温でアニールする。その結果、イオン注入の投影飛程
（Ｒｐ）に相当する深さを中心に注入された酸素イオン
がＳｉと結合して酸化Ｓｉ層が形成される。その際、酸
化Ｓｉ層の上部の酸素イオン注入によりアモルファス化
したＳｉ層も再結晶化して、単結晶Ｓｉ層となる。表面
のＳｉ層中に含まれる欠陥は従来１０5 ／ｃｍ2 と多か
ったが、酸素の打ち込み量を４×１０17／ｃｍ2 付近に
することで、〜１０2 ／ｃｍ2 まで低減することに成功
している。しかしながら、酸化Ｓｉ層の膜質、表面Ｓｉ
層の結晶性等を維持できるような注入エネルギー、注入
量の範囲が狭いために、表面Ｓｉ層、埋め込み酸化Ｓｉ
層（ＢＯＸ；Burried Oxide）の膜厚は特定の値に制限
されていた。所望の膜厚の表面Ｓｉ層を得るためには、
犠牲酸化、ないしは、エピタキシャル成長することが必
要であった。その場合、膜厚の分布には、これらプロセ
スによる劣化分が重畳される結果、膜厚均一性が劣化す
るという問題点がある。
【００１０】また、ＢＯＸはパイプと呼ばれる酸化Ｓｉ
の形成不良領域が存在することが報告されている。この
原因のひとつとしては、注入時のダスト等の異物が考え
られている。パイプの存在する部分では活性層と支持基
板の間のリークによりデバイス特性の劣化が生じてしま
う。
【００１１】ＳＩＭＯＸのイオン注入は前述の通り、通
常の半導体プロセスで使用するイオン注入と比べ注入量
が多いため、専用の装置が開発されてもなお、注入時間
は長い。イオン注入は所定の電流量のイオンビームをラ
スタースキャンして、あるいは、ビームを拡げて行われ
るため、ウエハの大面積化に伴い、注入時間の増大が想
定される。また、大面積ウエハの高温熱処理では、ウエ
ハ内の温度分布によるスリップの発生などの問題がより
シビアになることが指摘されている。ＳＩＭＯＸでは１
３２０℃というＳｉ半導体プロセスでは通常使用しない
高温での熱処理が必須であることから、装置開発を含め
て、この問題の重要性がさらに大きくなることが懸念さ
れている。
【００１２】また、上記のような従来のＳＯＩの形成方
法とは別に、近年、Ｓｉ単結晶基板を、熱酸化した別の
Ｓｉ単結晶基板に、熱処理又は接着剤を用いて貼り合
せ、ＳＯＩ構造を形成する方法が注目を浴びている。こ
の方法は、デバイスのための活性層を均一に薄膜化する
必要がある。すなわち、数百μｍもの厚さのＳｉ単結晶
基板をμｍオーダーかそれ以下に薄膜化する必要があ
る。この薄膜化には以下のように３種類の方法がある。 （１）．研磨による薄膜化 （２）．局所プラズマエッチングによる薄膜化 （３）．選択エッチングによる薄膜化 上記（１）の研磨では均一に薄膜化することが困難であ
る。特にサブμｍの薄膜化は、ばらつきが数十％にもな
ってしまい、この均一化は大きな問題となっている。さ
らにウエハの大口径化が進めばその困難度は増すばかり
である。
【００１３】上記（２）の方法は、あらかじめ１〜３μ
ｍ程度まで（１）の研磨による方法で薄膜化したのち、
膜厚分布を全面で多点測定する。このあとこの膜厚分布
にもとづいて、直径数ｍｍのＳＦ6 などを用いたプラズ
マをスキャンさせることにより膜厚分布を補正しながら
エッチングして、所望の膜厚まで薄膜化する。この方法
では膜厚分布を±１０ｎｍ程度にできることが報告され
ている。しかし、プラズマエッチングの際に基板上異物
（パーティクル）があるとこの異物がエッチングマスク
となるために基板上に突起が形成されてしまう。
【００１４】エッチング直後には表面が荒れているため
に、プラズマエッチング終了後にタッチポリッシングが
必要であるが、ポリッシング量の制御は時間管理によっ
て行われるので、最終膜厚の制御、および、ポリッシン
グによる膜厚分布の劣化が指摘されている。さらに研磨
ではコロイダルシリカ等の研磨剤が直接に活性層になる
表面を擦るので、研磨による破砕層の形成、加工歪みの
導入も懸念されている。さらにウエハが大面積化された
場合にはウエハ面積の増大に比例して、プラズマエッチ
ング時間が増大するため、スループットの著しい低下も
懸念される。
【００１５】上記（３）の方法は、あらかじめ薄膜化す
る基板に選択エッチング可能な膜構成をつくり込んでお
く方法である。例えば、Ｐ型基板上にボロンを１０19／
ｃｍ 3 以上の濃度に含んだＰ+ −Ｓｉの薄層とＰ型Ｓｉ
の薄層をエピタキシャル成長などの方法で積層し、第１
の基板とする。これを酸化膜等の絶縁層を介して、第２
の基板と貼り合わせたのち、第１の基板の裏面を、研
削、研磨で予め薄くしておく。その後、Ｐ型層の選択エ
ッチングで、Ｐ+ 層を露出、さらにＰ+ 層の選択エッチ
ングでＰ型層を露出させ、ＳＯＩ構造を完成させるもの
である。この方法はMaszaraの報告に詳しい（J.Electro
chem.Soc.138,341(1991)）。
【００１６】選択エッチングは均一な薄膜化に有効とさ
れているが、 ・せいぜい１０2 と選択比が十分でない。
【００１７】・エッチング後の表面性が悪いため、エッ
チング後にタッチポリッシュが必要である。しかし、そ
の結果、膜厚が減少するとともに、膜厚均一性も劣化し
やすい。特にポリッシングは時間によって研磨量を管理
するが、研磨速度のばらつきが大きいため、研磨量の制
御が困難となる。したがって、１００ｎｍというような
極薄ＳＯＩ層の形成において、特に問題となる。
【００１８】・イオン注入、高濃度ＢドープＳｉ層上の
エピタキシャル成長あるいはヘテロエピタキシャル成長
を用いているためＳＯＩ層の結晶性が悪い。また、被貼
り合わせ面の表面性も通常のＳｉウエハより劣る。等の
問題点がある（C.Harendt,et.al.,J.Elect.Mater.Vol.2
0,267(1991)、H.Baumgart,et.al.,Extended Abstract of
ECS 1st International Symposiumof Wafer Bonding,p
p-733(1991)、C.E.Hunt,Extended Abstract of ECS 1st
International Symposium of Wafer Bonding,pp-696(19
91)）。また、選択エッチングの選択性はボロン等の不
純物の濃度差とその深さ方向プロファイルの急峻性に大
きく依存している。したがって、貼り合わせ強度を高め
るための高温のボンディングアニールや結晶性を向上さ
せるために高温のエピタキシャル成長を行ったりする
と、不純物濃度の深さ方向分布が拡がり、エッチングの
選択性が劣化してしまう。すなわち、エッチングの選択
比の向上と貼り合わせ強度の向上との両立は困難であっ
た。
【００１９】
【発明が解決しようとする課題】最近、米原らはかかる
問題点を解決し、膜厚均一性や結晶性に優れ、バッチ処
理が可能な貼り合わせＳＯＩを報告した（T.Yonehara,
K.Sakaguchi and N.SatoAppl.Phys.Lett.64,2108(199
4)）。この方法は、Ｓｉ基板上４１の多孔質層４２を選
択エッチングの材料として用いる。多孔質層の上に非多
孔質単結晶Ｓｉ層４３をエピタキシャル成長した後、酸
化Ｓｉ層４５を介して第２の基板４４と貼り合わせる
（図１４）。第１の基板を裏面より研削等の方法で薄層
化し、基板全面において多孔質Ｓｉ４２を露出させる
（図１５）。露出させた多孔質Ｓｉ４２はＫＯＨ、ＨＦ
＋Ｈ2Ｏ2などの選択エッチング液よりエッチングして除
去する（図１６）。このとき、多孔質ＳｉのバルクＳｉ
（非多孔質単結晶Ｓｉ）に対するエッチングの選択比を
１０万倍と十分に高くできるので、あらかじめ多孔質上
に成長した非多孔質単結晶Ｓｉ層を膜厚を殆ど減じるこ
となく、第２の基板の上に残し、ＳＯＩ基板を形成する
ことができる。したがって、ＳＯＩの膜厚均一性はエピ
タキシャル成長時にほぼ決定づけられる。エピタキシャ
ル成長は通常半導体プロセスで使用されるＣＶＤ装置が
使用できるので、佐藤らの報告（ＳＳＤＭ９５）によれ
ば、その均一性は例えば１００ｎｍ±２％以内が実現さ
れている。また、エピタキシャルＳｉ層の結晶性も良好
で３．５×１０2 ／ｃｍ2 が報告された。
【００２０】従来の方法ではエッチングの選択性は不純
物濃度の差とその深さ方向のプロファイルによっていた
ため、濃度分布を拡げてしまう熱処理の温度（貼り合わ
せ、エピタキシャル成長、酸化等）は概ね８００℃以下
と大きく制約されていた。一方、この方法におけるエッ
チングは多孔質とバルクという構造の差がエッチングの
速度を決めているため、熱処理温度の制約は小さく、１
１８０℃程度の熱処理が可能であることが報告されてい
る。例えば貼り合わせ後の熱処理は、ウエハ同士の接着
強度を高め、貼り合わせ界面に生じる空隙（ｖｏｉｄ）
の数、大きさを減少させることが知られている。また、
斯様な構造差にもとづくエッチングでは多孔質Ｓｉ上に
付着したパーティクルがあっても、膜厚均一性に影響を
及ぼさない。
【００２１】しかしながら、貼り合わせを用いた半導体
基板は、必ず２枚のウエハを必要とし、そのうち１枚は
ほとんど大部分が研磨・エッチング等により無駄に除去
され捨てられてしまい、限りある地球の資源を無駄使い
してしまう。
【００２２】したがって、貼り合わせによるＳＯＩにお
いては、現状の方法では、その制御性、均一性さらには
経済性に多くの問題点が存在する。
【００２３】このように貼り合わせ法において消費され
てしまう、第１の基板を再利用する方法が最近坂口らに
よって報告された（特願平０７−０４５４４１号）。
【００２４】彼らは、前述した多孔質Ｓｉを用いる貼り
合わせ＋エッチバック法において、第１の基板を裏面よ
り研削、エッチング等の方法で薄層化して多孔質Ｓｉを
露出させる工程に代えて以下のような方法を採用した。
【００２５】第１のＳｉ基板５１の表面層を多孔質化し
て多孔質層５２としたのち、その上に単結晶Ｓｉ層５３
を形成し、この単結晶Ｓｉ層５３と第１のＳｉ基体とは
別の第２のＳｉ基板５４の主面とを絶縁層５５を介して
貼り合わせる（図１７）。この後、多孔質層で貼り合わ
せたウエハを分割し（図１８）、第２のＳｉ基体側の表
面に露出した多孔質Ｓｉ層を選択的に除去することによ
り、ＳＯＩ基板を形成するのである（図１９）。
【００２６】貼り合わせたウエハの分割は、貼り合わせ
たウエハに面内に対して、垂直方向にさらに面内に均一
に十分な引っ張り力ないし圧力を加える、超音波等の波
動エネルギーを印加する、ウエハ側面に多孔質層を表出
させ、多孔質Ｓｉをある程度エッチングし、そこへ剃刀
の刃のようなものを挿入する、ウエハ側面に多孔質層を
表出させ、多孔質Ｓｉに水等の液体をしみ込ませた後、
貼り合わせウエハ全体を加熱あるいは冷却し液体の膨張
をさせる、あるいは、第１（あるいは第２）の基板に対
して第２（あるいは第１）の基板に水平方向に力を加え
る等の方法により、多孔質Ｓｉ層を破壊するという方法
を用いている。
【００２７】これらは、いずれも多孔質Ｓｉの機械的強
度がporosityにより異なるが、バルクＳｉよりも十分に
弱いと考えられることに基づく。たとえば、porosityが
５０％であれば機械的強度はバルクの半分と考えて良
い。すなわち、貼り合わせウエハに圧縮、引っ張りある
いは揃断力をかけると、まず多孔質Ｓｉ層が破壊される
ことになる。また、porosityを増加させればより弱い力
で多孔質層を破壊できる。
【００２８】しかし、ウエハの面と垂直方向ないし水平
方向に力を加える場合、半導体基板が完全剛体でなく弾
性体であるため、ウエハの支持方法によっては、ウエハ
が弾性変形して力が逃げてしまい、多孔質層に力がうま
くかからないことがあった。
【００２９】同様にウエハの側面より剃刀の刃のような
ものを差し込む場合には剃刀の厚みを十分に薄く、か
つ、剛性の十分に高いものを用いないと、歩留まりが著
しく低下することがあった。また、周辺から一様に差し
込むことはできず、或は貼合わせウエハに外から力をか
けるため、貼り合わせ面の接着強度が多孔質Ｓｉ層の強
度とくらべて弱い場合、あるいは、局所的に弱い部分が
存在する場合、貼り合わせ面で２枚のウエハが分割され
てしまい、初期の目的を達成できないことがあった。
【００３０】したがって、品質が十分なＳＯＩ基板を再
現性よく作製するとともに、同時にウエハの再使用等に
よる省資源、コストダウンを実現するより改善された方
法が望まれていた。
【００３１】特開平５−２１１１２８号公報にイオン注
入によりバブル層を作り、熱処理により結晶再配列と気
泡の凝集とが生じ、バブル層を介してはがす方法が提案
されているが、熱処理の最適化が容易ではなく、さら
に、４００〜６００℃という低温で行われる。このよう
な低温では、上述したようにボイドの発生を抑えること
はできず、一度生じたボイドは薄膜化後に高温再熱処理
しても消滅しない。つまり、ボイドの数、大きさの減少
は２枚のウエハが貼合わされた状態で高温熱処理された
とき生じる現象で、薄膜化後に高温熱処理しても密着部
の強度が強くなるのみでボイドは減少しない。
【００３２】以上、貼り合わせによるＳＯＩ技術に関す
る課題について説明したが、ＳＯＩ技術は以下の理由に
より、光透過性基板への単結晶層形成、基板上への化合
物半導体層形成等についても要請がある。
【００３３】すなわち、光透過性基板は、光受光素子で
あるコンタクトセンサーや、投影型液晶画像表示装置を
構成するうえにおいて重要である。そして、センサーや
表示装置の画素（絵素）をより一層、高密度化、高解像
度化、高精細化するには、高性能な駆動素子が必要とな
る。その結果、光透過性基板上に設けられている素子と
しても優れた結晶性を有する単結晶層を用いて作製され
ることが必要となる。そして、単結晶層を用いれば、画
素を駆動する周辺回路や画像処理用の回路を画素と同一
の基板に組み込み、チップの小型化・高速化を図ること
もできる。
【００３４】しかし、ガラスに代表される光透過性基板
上には、一般には、その結晶構造の無秩序性から、堆積
した薄膜Ｓｉ層は、基板の無秩序性を反映して、非晶質
か、良くて多結晶層にしかならず、高性能なデバイスは
作製できない。すなわち、非晶質Ｓｉや多結晶Ｓｉで
は、その欠陥の多い結晶構造ゆえに要求されるあるいは
今後要求されるに十分な性能を持った駆動素子を作製す
ることが難しい。それは、基板の結晶構造が非晶質であ
ることによっており、単に、Ｓｉ層を堆積しても、良質
な単結晶層は得られないのである。
【００３５】一方、化合物半導体のデバイス作製には化
合物半導体の基板が必要不可欠となっているものの、化
合物半導体の基板は高価で、しかも、大面積化が非常に
困難である。このようなことから、安価で、機械的強度
も高く、大面積ウエハが作製できるＳｉウエハ上に、Ｇ
ａＡｓ等の化合物半導体をヘテロエピタキシャル成長さ
せる試みもなされている。
【００３６】しかし、格子定数や熱膨張係数の違いによ
り、その成長膜は結晶性が悪く、デバイスに応用するこ
とは非常に困難となっている。
【００３７】
【課題を解決するための手段】本発明の半導体基板の作
製方法は、非多孔質シリコン基体上に多孔質シリコン層
を介して、少なくとも一層の非多孔質薄膜を有する第１
の基体を用意する工程、前記第１の基体と第２の基体を
前記非多孔質薄膜が内側に位置するように貼り合わせ、
貼り合わせ基体を形成する工程、及び前記貼り合わせ基
体を分離する分離工程、を含み、前記第２の基体上に前
記非多孔質薄膜を有する半導体基板の作製方法におい
て、前記貼り合わせ基体の側面において前記多孔質シリ
コン層を表出させる工程、前記貼り合わせ基体を分離す
るために前記貼り合わせ基体を酸化する工程、及び分離
後に、前記第２の基体上に残った多孔質シリコン及び酸
化された多孔質シリコンを除去する工程、を含むことを
特徴とするものである。
【００３８】また本発明の半導体基板の作製方法は、非
多孔質シリコン基体上に多孔質シリコン層を介して、少
なくとも一層の非多孔質薄膜を有し、かつ側面において
前記多孔質シリコン層が表出している第１の基体を用意
する工程、前記第１の基体と第２の基体を前記非多孔質
薄膜が内側に位置するように貼り合わせ、貼り合わせ基
体を形成する工程、及び前記貼り合わせ基体を分離する
分離工程、を含み、前記第２の基体上に前記非多孔質薄
膜を有する半導体基板の作製方法であって、前記貼り合
わせ基体を分離するために前記貼り合わせ基体を酸化す
る工程、及び分離後に、前記第２の基体上に残った多孔
質シリコン及び酸化された多孔質シリコンを除去する工
程、を含むことを特徴とするものである。
【００３９】
【００４０】
【００４１】また本発明の半導体基板の作製方法は、非
多孔質シリコン基体上に多孔質シリコン層を介して、少
なくとも一層の非多孔質薄膜を有する第１の基体を用意
する工程、前記第１の基体と第２の基体を前記非多孔質
薄膜が内側に位置するように貼り合わせ、貼り合わせ基
体を形成する工程、及び前記貼り合わせ基体を分離する
分離工程、を含み、前記第２の基体上に前記非多孔質薄
膜を有する半導体基板の作製方法において、 前記多孔質
シリコン層の側面の多孔度が、中央部の多孔度よりも小
さいことを特徴とするものである。本発明の貼り合わせ
基体は、非多孔質シリコン基体上に、多孔質シリコン層
を介して、少なくとも一層の非多孔質薄膜を有する第１
の基体と、第２の基体が貼り合わされた貼り合わせ基体
であって、前記多孔質シリコン層の側面の多孔度が中央
部の多孔度よりも小さいことを特徴とするものである。
【００４２】
【発明の実施の形態】以下、本発明の実施形態の説明に
先だって本発明の作用について説明する。
【００４３】本発明は、多孔質Ｓｉが増速酸化すること
を利用し、ウエハの周辺から多孔質Ｓｉ層の酸化を行う
ことにより、周辺にいくに従って多孔質Ｓｉの体積膨張
が大きくなり、あたかも周辺から一様に多孔質Ｓｉにく
さびをいれたのとおなじ効果があり、多孔質Ｓｉ層にの
み内圧がかかり、ウエハ全面にわたり多孔質Ｓｉ層中で
分割される。これにより、上記したようなさまざまな課
題を解決する半導体基板の作製方法を提供するものであ
る。
【００４４】本発明の基本となる酸化による分割原理を
図１〜図３を用いて説明する。図１に酸化直前の貼合わ
せ基体を示す。多孔質Ｓｉの側面は表出している。多孔
質Ｓｉは、通常側面においても非多孔質薄膜に覆われて
おり、貼合わせ後あるいはその前に側面を表出させてお
く必要がある。この貼合わせ基体を酸化すると多孔質Ｓ
ｉの膨大な表面積により増速酸化が多孔質Ｓｉの側面か
ら始まる。ＳｉがＳｉＯ2になるときには２．２７倍に
体積が膨張するので、porosityが５６％以下の時は、酸
化多孔質Ｓｉ層も体積膨張することになる。酸化はウエ
ハの中心に行くにしたがって程度は小さくなるので、図
２に示すようにウエハの側面の酸化多孔質Ｓｉ層の体積
膨張が大きくなる。これはまさしくウエハの側面から多
孔質Ｓｉ層にくさびを打ち込んだのと同様な状況で、多
孔質Ｓｉ層にのみ内圧がかかり、多孔質Ｓｉ中で分割す
るように力がはたらく。しかも酸化はウエハ周辺で均一
に進むので、ウエハの周囲から均等に貼合わせウエハを
はがすことになる。結果として、図３のように分割され
ることになる。また、この酸化工程は、通常のＳｉ−Ｉ
Ｃプロセスで行われている工程であり、特殊な設備、刃
物を注意深く差し込む等の特殊な技能は必要はない。
【００４５】貼合わせ基体は多層構造であり、外圧によ
り多孔質Ｓｉで剥がす方法では、強度の弱い界面や部分
的に弱い領域がある場合にはそこから剥がれてしまう。
本発明によれば、酸化という均一性に優れた通常のＳｉ
−ＩＣプロセスの一工程を利用し、多孔質Ｓｉの高速酸
化性、多孔質Ｓｉの体積膨張、および多孔質Ｓｉの脆弱
性を複合し、多孔質Ｓｉ層にのみ内圧をかけることがで
き、それにより多孔質Ｓｉ層中で制御良くウエハを分割
することができる。
【００４６】上記本発明の方法で分離された第１のＳｉ
基体は残留多孔質Ｓｉおよび酸化された多孔質Ｓｉ層を
除去した後、表面平坦性が不十分であれば表面平坦化処
理を行うことにより再び第１のＳｉ基板、あるいは次の
第２の基体として再利用することが可能である。
【００４７】表面平坦化処理は通常半導体プロセスで使
用される研磨、エッチング等の方法でもよいが、水素を
含む雰囲気での熱処理によっても構わない。この熱処理
は条件を選ぶことにより、局所的には原子ステップが表
出するほど平坦にすることができる。水素を含む雰囲気
での熱処理としては、例えば、Ｈ2１００％，１１００
℃，２時間、Ｈ2／Ａｒ＝２０／８０，１１５０℃，１
時間、Ｈ2１００％，１０５０℃，２時間等の条件で行
うことができる。
【００４８】本発明は、大面積に多孔質層を介して一括
して分離することができるため、第１の基板を除去し多
孔質Ｓｉ層を全面露出するために従来必須であった研
削、研磨、エッチング工程を省略し、工程を短縮するこ
とができる。
【００４９】また、繰り返し第１のＳｉ基板として用い
る場合には、この第１のＳｉ基板は強度的に使用不可と
なるまで何度でも再使用することが可能である。
【００５０】さらに本発明は、従来の貼り合わせ基板の
作製は第１のＳｉ基板を研削やエッチングにより片面か
ら順次除去していく方法を用いているため、第１のＳｉ
基板の両面を有効活用し支持基板に貼り合わせることは
不可能であるが、本発明によれば、第１のＳｉ基板はそ
の表面層以外は元のまま保持されているため、第１のＳ
ｉ基板の両面を共に主面とし、その面にそれぞれ支持基
板を貼り合わせることにより、２枚の貼り合わせ基板を
同時に１枚の第１のＳｉ基板から作製することができる
ので、工程を短縮し、生産性を向上することができる。
もちろん、分離された第１のＳｉ基体は再利用すること
が可能である。
【００５１】すなわち、本発明は、経済性に優れて、大
面積に渡り均一平坦な、極めて優れた結晶性を有するＳ
ｉ単結晶基板を用いて、表面に形成されたＳｉあるいは
化合物半導体活性層を残して、その片面から該活性層ま
でを取り去り、絶縁物上に欠陥の著しく少ないＳｉ単結
晶層あるいは化合物半導体単結晶層を提供する。
【００５２】本発明は、透明基板（光透過性基板）上に
結晶性が単結晶ウエハ並に優れたＳｉあるいは化合物半
導体単結晶層を得るうえで、生産性、均一性、制御性、
コストの面において卓越した半導体基板の作製方法を提
供する。
【００５３】また、本発明は、ＳＯＩ構造の大規模集積
回路を作製する際にも、高価なＳＯＳや、ＳＩＭＯＸの
代替足り得る半導体基板の作製方法を提供する。
【００５４】本発明によれば、多孔質Ｓｉ上に結晶性の
良い単結晶化合物半導体層を形成でき、さらにこの半導
体層を経済性に優れている、しかも大面積の絶縁性基板
上に移し代えることが可能であり、上記問題点である格
子定数、熱膨張係数の差を十分に抑制し、良好な結晶性
を有する化合物半導体層を絶縁性基板上に形成すること
ができる。
【００５５】さらに、本発明の多孔質Ｓｉ層の除去は、
多孔質Ｓｉの機械的強度の低さと膨大な表面積を有する
ことから、単結晶層を研磨ストッパーとして選択研磨に
より行うことも可能となる。
【００５６】本発明は、陽極化成とイオン注入とを合わ
せて、側面のporosityを小さくし、中央部のporosityを
大きくすることにより、側面の体積膨張はより大きくそ
して中央部は強度を弱くし剥がれやすくすることも出来
る。
【００５７】本発明は、酸化による剥離前（貼合わせ前
でも良い）に貼合わせ基体の外側表面の少なくとも片側
にＳｉより熱膨張係数の小さい材料の層を形成しておく
ことにより、酸化中の温度では、Ｓｉはより膨張しやす
いことから貼合わせウエハの周辺部ではウエハを剥がす
方向に応力がはたらき、酸化によるくさび効果が生じや
すくなる。
【００５８】本発明は、上記したような多孔質層の増速
酸化と体積膨張をウエハ周辺から一様に生じさせること
で上記したさまざまな課題を同時に解決するものであ
る。
【００５９】多孔質ＳｉはUhlir等によって１９５６年
に半導体の電解研磨の研究過程において発見された（A.
Uhlir,Bell Syst.Tech.J.,vol.35,333(1956)）。多孔質
ＳｉはＳｉ基板をＨＦ溶液中で陽極化成（Anodizatio
n）することにより形成することができる。ウナガミ等
は陽極化成におけるＳｉの溶解反応を研究し、ＨＦ溶液
中のＳｉの陽極反応には正孔が必要であり、その反応
は、次のようであると報告している（T.ウナカ゛ミ、J.Electr
ochem.Soc.,vol.127,476(1980)）。
【００６０】Ｓｉ＋２ＨＦ＋（２−ｎ）ｅ+ →ＳｉＦ2
＋２Ｈ+ ＋ｎｅ- ＳｉＦ2 ＋２ＨＦ→ＳｉＦ4 ＋Ｈ2 ＳｉＦ4 ＋２ＨＦ→Ｈ2 ＳｉＦ6 または、 Ｓｉ＋４ＨＦ＋（４−λ）ｅ+ →ＳｉＦ4 ＋４Ｈ+ ＋λ
ｅ- ＳｉＦ4 ＋２ＨＦ→Ｈ2 ＳｉＦ6 ここで、ｅ+ およびｅ- はそれぞれ正孔と電子を表して
いる。また、ｎおよびλはそれぞれＳｉ１原子が溶解す
るために必要な正孔の数であり、ｎ＞２またはλ＞４な
る条件が満たされた場合に多孔質Ｓｉが形成されるとし
ている。
【００６１】以上のことから、正孔の存在するＰ型Ｓｉ
は多孔質化されるが、Ｎ型Ｓｉは多孔質化されない。こ
の多孔質化における選択性は長野等および今井によって
実証されている（長野、中島、安野、大中、梶原、電子
通信学会技術研究報告、vol.79,SSD79-9549(1979)）、
（K.Imai,Solid-State Electronics,vol.24,159(198
1)）。
【００６２】しかし、高濃度Ｎ型Ｓｉであれば多孔質化
されるとの報告もあり（R.P.Holmstrom and J.Y.Chi,Ap
pl.Phys.Lett.,vol.42,386(1983)）、Ｐ型、Ｎ型の別に
こだわらず、多孔質化を実現できる基板を選ぶことが重
要である。
【００６３】多孔質Ｓｉは、Ｓｉ基板をＨＦ溶液中で陽
極化成（Anodization）することにより形成することが
できる。多孔質層は１０-1〜１０ｎｍ程度の直径の孔が
１０ -1〜１０ｎｍ程度の間隔で並んだスポンジのような
構造をしている。その密度は、単結晶Ｓｉの密度２．３
３ｇ／ｃｍ3 に比べて、ＨＦ溶液濃度を５０〜２０％に
変化させたり、電流密度を変化させることで１．１〜
０．６ｇ／ｃｍ3 の範囲に変化させることができる。す
なわち、Porosityを可変することが可能である。このよ
うに多孔質Ｓｉの密度は単結晶Ｓｉに比べると、半分以
下にできるにもかかわらず、単結晶性は維持されてお
り、多孔質層の上部へ単結晶Ｓｉ層をエピタキシャル成
長させることも可能である。ただし、１０００℃以上で
は、内部の孔の再配列が起こり、増速エッチングの特性
が損なわれる。このため、Ｓｉ層のエピタキシャル成長
には、分子線エピタキシャル成長、プラズマＣＶＤ、減
圧ＣＶＤ法、光ＣＶＤ、バイアス・スパッター法、液相
成長法等の低温成長が好適とされている。しかし、あら
かじめ低温酸化等の方法により多孔質層の孔壁にあらか
じめ保護膜を形成しておけば、高温成長も可能である。
【００６４】また、多孔質層はその内部に大量の空隙が
形成されている為に、密度が半分以下に減少する。その
結果、体積に比べて表面積が飛躍的に増大するため、そ
の化学エッチング速度は、通常の単結晶層のエッチング
速度に比べて、著しく増速される。
【００６５】多孔質Ｓｉの機械的強度はporosityにより
異なるが、バルクＳｉよりも弱いと考えられる。たとえ
ば、porosityが５０％であれば機械的強度はバルクの半
分と考えて良い。すなわち、貼り合わせウエハに圧縮、
引っ張りあるいは揃断力をかけると、まず多孔質Ｓｉ層
が破壊されることになる。また、porosityを増加させれ
ばより弱い力で多孔質層を破壊できる。
【００６６】バルクＳｉ中にヘリウムや水素をイオン注
入し、熱処理を加えると注入された領域に直径数ｎｍ〜
数十ｎｍの微小な空洞（micro-cavity）が〜１０16-17
／ｃｍ3 もの密度で形成されることが報告されている
（例えば、A.Van Veen,C.C.Griffioen,and J.H.Evans,M
at.Res.Soc.Symp.Proc.107(1988,Material Res.Soc.Pit
tsburgh,Pennsylvania)p.449.）。最近はこれら微小空
洞群を金属不純物のゲッタリングサイトとして利用する
ことが研究されている。
【００６７】V.RaineriとS.U.Campisanoは、バルクＳｉ
中にヘリウムイオンを注入、熱処理して形成された空洞
群を形成した後、基板に溝を形成して空洞群の側面を露
出し酸化処理を施した。その結果、空洞群は選択的に酸
化されて埋め込み酸化Ｓｉ層を形成した。すなわち、Ｓ
ＯＩ構造を形成できることを報告した（V.Raineri,and
S.U.Canpisano,Appl.Phys.Lett.66(1995)p.3654）。し
かしながら、彼らの方法では表面Ｓｉ層と埋め込み酸化
Ｓｉ層の厚みは空洞群の形成と酸化時の体積膨張により
導入されるストレスの緩和の両方を両立させる点に限定
されている上に選択酸化のために溝の形成が必要であ
り、基板全面にＳＯＩ構造を形成することができなかっ
た。斯様な空洞群の形成は、金属への軽元素の注入に伴
う現象として、これら空洞群の膨れ、ないし、剥離現象
とともに、核融合炉の第一炉壁に関する研究の一環とし
て報告されてきた。
【００６８】第２の基体としては、例えばＳｉ基板、Ｓ
ｉ基板に酸化Ｓｉ膜を形成したもの、石英基板（Silica
glass）やガラス基板のような光透過性基板、あるい
は、金属基板などがあげられるが特にこれらに限定され
るものではない。
【００６９】第１の基板上の多孔質Ｓｉ層上に形成する
薄膜は、例えば非多孔質単結晶Ｓｉ、ＧａＡｓ、ＩｎＰ
などの化合物半導体の他、金属薄膜、炭素薄膜などが上
げられるがこれに限定されるものではない。また、これ
らの薄膜は全面に形成されていることが必須ではなく、
パターニング処理により、部分的にエッチングされてい
てもよい。
【００７０】Ｓｉの貼合せウエハでは高温酸化を行うこ
とができ、ボイド減少のための高温熱処理も同時に行え
るという利点がある。
【００７１】次に本発明の実施形態について説明する。 〔実施形態１〕図４に示すように、まず第１のＳｉ単結
晶基板２１を用意して、その主面の最表面層に少なくと
も１層の非多孔質薄膜２３、その直下に多孔質Ｓｉ層２
２を形成する。非多孔質薄膜２３、多孔質Ｓｉ層２２の
作製手順は、 ａ）陽極化成による多孔質Ｓｉ層２２の形成、非多孔質
薄膜２３の形成、 ｂ）希ガス、水素、および、窒素のうち少なくとも一種
の元素をイオン注入して、多孔質Ｓｉ層２２と非多孔質
薄膜２３とを同時形成、 ｃ）ａ）に、さらに希ガス、水素、および、窒素のうち
少なくとも一種の元素をイオン注入して、porosityの異
なる領域を作製、のいずれかから選ばれる。
【００７２】非多孔質薄膜２３は、単結晶Ｓｉ、多結晶
Ｓｉ、非晶質Ｓｉ、あるいは、金属膜、化合物半導体薄
膜、超伝導薄膜などの中から任意に選ばれる。あるい
は、ＭＯＳＦＥＴ等の素子構造を形成してしまっても構
わない。さらに、最表面層にＳｉＯ2を形成しておいた
方が、貼合わせ界面の界面準位を活性層から離すことが
出来るという意味でもよい（ただし、必ずしもＳｉＯ2
を設けなくともよい。）。注入層を透過型電子顕微鏡な
どで観察すると微小空洞が無数に形成されることがわか
る。注入するイオンは荷電状態は特に限定されない。加
速エネルギーは注入したい深さに投影飛程がくるように
設定する。注入量に応じて、形成される微少空洞の大き
さ、密度は変化するが、概ね１×１０14／ｃｍ2 以上、
より好ましくは１×１０15／ｃｍ2 である。投影飛程を
深く設定したい場合には、チャネリングイオン注入によ
っても構わない。注入後には必要に応じて、熱処理を行
う。図５に示すように、第２の基板２４と第１の基板の
表面とを室温で密着させる。その後、陽極接合、加圧、
あるいは必要に応じて熱処理、あるいはこれらの組み合
わせにより貼合わせを強固にしてもよい。
【００７３】単結晶Ｓｉを堆積した場合には、単結晶Ｓ
ｉの表面には熱酸化等の方法で酸化Ｓｉを形成したのち
貼り合わせることが好ましい。また、第２の基板は、Ｓ
ｉ、Ｓｉ基板上に酸化Ｓｉ膜を形成したもの、石英等の
光透過性基板、サファイアなどから選択することができ
るが、これに限定されるものではなく、貼り合わせに供
される面が十分に平坦で有れば構わない。
【００７４】貼り合わせに際しては絶縁性の薄板をはさ
み３枚重ねで貼り合わせることも可能である。
【００７５】酸化による剥離前（貼合わせ前でも良い）
に貼合わせ基体の外側表面の少なくとも片側にＳｉより
熱膨張係数の小さい材料の層を形成しておいてもよい。
酸化中の温度では、Ｓｉは、より膨張しやすいことから
貼合わせウエハの周辺部ではウエハを剥がす方向に応力
がはたらき、酸化によるくさび効果を補足することにな
る。
【００７６】多孔質Ｓｉ層の側面は、貼合わせ後に非多
孔質薄膜２３をエッチングするか、貼合わせ前にエッチ
ングあるいは側面には非多孔質薄膜２３を形成しない等
の方法で、表出させておく。貼合わせ基体を酸化し側面
の多孔質Ｓｉを増速酸化させる（図中２５は酸化された
多孔質Ｓｉ）。すると、図６に示すように、その側面多
孔質Ｓｉの体積膨張により多孔質Ｓｉ層が剥がれるよう
に応力がはたらき、最後には、多孔質Ｓｉ層２２中で基
板が分割する（図７）。第２の基板側は、多孔質Ｓｉ２
２＋酸化された多孔質Ｓｉ２５／非多孔質薄膜（例えば
単結晶Ｓｉ層）２３／第２の基板２４のような構造とな
る。
【００７７】さらに、多孔質Ｓｉ２２および酸化された
多孔質Ｓｉ２５を選択的に除去する。酸化された多孔質
Ｓｉ２５は、弗酸溶液でエッチングする。非多孔質薄膜
が単結晶Ｓｉの場合には通常のＳｉのエッチング液、あ
るいは多孔質Ｓｉの選択エッチング液である弗酸、ある
いは弗酸に（エチルアルコール、イソプロピルアルコー
ル等の）アルコールおよび過酸化水素水の少なくともど
ちらか一方を添加した混合液、あるいは、バッファード
弗酸あるいはバッファード弗酸にアルコールおよび過酸
化水素水の少なくともどちらか一方を添加した混合液の
少なくとも１種類を用いて、多孔質Ｓｉ２２のみを無電
解湿式化学エッチングして第２の基板上に予め第１の基
板の多孔質上に形成した膜を残存させる。上記詳述した
ように、多孔質Ｓｉの膨大な表面積により通常のＳｉの
エッチング液でも選択的に多孔質Ｓｉのみをエッチング
することが可能である。あるいは、非多孔質薄膜層２３
を研磨ストッパーとして多孔質Ｓｉ２２を選択研磨で除
去する。
【００７８】化合物半導体層を多孔質上に形成している
場合には化合物半導体に対してＳｉのエッチング速度の
速いエッチング液を用いて、多孔質Ｓｉ２２のみを化学
エッチングして第２の基板２４上に薄膜化した単結晶化
合物半導体層２３を残存させ形成する。あるいは、単結
晶化合物半導体層２３を研磨ストッパーとして多孔質Ｓ
ｉ２２を選択研磨で除去する。
【００７９】図８には、本発明で得られる半導体基板が
示される。第２の基板２４上に非多孔質薄膜、例えば単
結晶Ｓｉ薄膜２３が平坦に、しかも均一に薄膜化され
て、ウエハ全域に大面積に形成される。第２の基板２４
として絶縁性基板を用いれば、こうして得られた半導体
基板は、絶縁分離された電子素子作製という点から見て
も好適に使用することができる。
【００８０】第１のＳｉ単結晶基板２１は残留多孔質Ｓ
ｉおよび酸化された多孔質Ｓｉ層を除去して、表面平坦
性が許容できないほど荒れている場合には表面平坦化を
行った後、再度第１のＳｉ単結晶基板２１、あるいは次
の第２の基体２４として使用できる。 〔実施形態２〕図９〜図１３に示すように、上記実施形
態１に示した工程を、第２の基体を２枚用いることによ
り第１の基体の両面に施し、半導体基板を同時に２枚作
製する。
【００８１】図９〜図１３において、３１は第１のＳｉ
単結晶基板、３２は第１のＳｉ単結晶基板３１の両主面
側に設けられた多孔質Ｓｉ層、３３は多孔質Ｓｉ層３２
上に設けられた非多孔質薄膜、３４，３５は第２の基
板、３６は酸化された多孔質Ｓｉ層である。
【００８２】第１のＳｉ単結晶基板３１は残留多孔質Ｓ
ｉを除去して、表面平坦性が許容できないほど荒れてい
る場合には表面平坦化を行った後、再度第１のＳｉ単結
晶基板３１、あるいは次の第２の基体３４（または３
５）として使用できる。
【００８３】支持基板３４，３５は同一の条件（材料、
厚さ等）のものでなくても良い。
【００８４】非多孔質薄膜３３は、両面が同一の条件
（材料、厚さ等）でなくてもよい。
【００８５】
【実施例】以下、本発明の実施例について説明する。
【００８６】（実施例１）６２５μｍの厚みを持った比
抵抗０．０１Ω・ｃｍのＰ型あるいはＮ型の６インチ径
の第１の（１００）単結晶Ｓｉ基板を用意し、ＨＦ溶液
中において陽極化成を行った。陽極化成条件は以下のと
おりであった。
【００８７】 電流密度： ７（ｍＡ・ｃｍ-2） 陽極化成溶液： ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ＝１：１：１ 時間： １１（分） 多孔質Ｓｉの厚み： １２（μｍ） Porosity： １５（％） この基板を酸素雰囲気中４００℃で１時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。多孔質Ｓｉ上にＣＶＤ（Chemical VaporDepositio
n）法により単結晶Ｓｉを０．１５μｍエピタキシャル
成長した。成長条件は以下の通りである。
【００８８】ソースガス： ＳｉＨ2Ｃｌ2／Ｈ2 ガス流量： ０．５／１８０ ｌ／ｍｉｎ ガス圧力： ８０Ｔｏｒｒ 温度： ９５０℃ 成長速度： ０．３μｍ／ｍｉｎ さらに、このエピタキシャルＳｉ層表面に熱酸化により
１００ｎｍのＳｉＯ2層を形成した。
【００８９】該ＳｉＯ2層表面と別に用意した５００ｎ
ｍのＳｉＯ2層を形成したＳｉ基板（第２の基板）の表
面とを重ね合わせ、接触させた後、貼合せウエハ側面の
１００ｎｍのＳｉＯ2層およびエピタキシャルＳｉ層を
エッチングにより剥離したところ、多孔質Ｓｉ端が現れ
た。
【００９０】貼合せウエハを１０００℃のパイロ酸化を
したところ、１時間で多孔質Ｓｉ層中で２枚の基板が完
全に分離した。剥離した面を観察したところ、ウエハ側
面の多孔質ＳｉはＳｉＯ2に変化しているが、中央部は
ほぼ元のままであった。
【００９１】その後、第２の基板側に残った多孔質Ｓｉ
および酸化された多孔質Ｓｉ層を４９％弗酸と３０％過
酸化水素水との混合液で撹はんしながら選択エッチング
をした。単結晶Ｓｉはエッチングされずに残り、単結晶
Ｓｉをエッチ・ストップの材料として、多孔質Ｓｉおよ
び酸化された多孔質Ｓｉ層は選択エッチングされ、完全
に除去された。
【００９２】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く、多孔質層のエッチ
ング速度との選択比は十の五乗以上にも達し、非多孔質
層におけるエッチング量（数十オングストローム程度）
は実用上無視できる膜厚減少である。
【００９３】すなわち、Ｓｉ酸化膜上に０．１μｍの厚
みを持った単結晶Ｓｉ層が形成できた。形成された単結
晶Ｓｉ層の膜厚を面内全面について１００点を測定した
ところ、膜厚の均一性は１０１ｎｍ±３ｎｍであった。
【００９４】さらに水素中で１１００℃で熱処理を１時
間施した。表面粗さを原子間力顕微鏡で評価したとこ
ろ、５０μｍ角の領域での平均２乗粗さはおよそ０．２
ｎｍで通常市販されているＳｉウエハと同等であった。
【００９５】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【００９６】本実施例においては、エピタキシャルＳｉ
層表面に酸化膜を形成し、且つ第２の基板面に酸化膜が
形成されている（両基体に酸化膜が形成されている）例
を示したが、酸化膜がいずれか一方の基体に設けられて
いても、両基体に酸化膜を設けなくても同様の結果が得
られた。ただし、既に述べたようにエピタキシャルＳｉ
層の最表面層に酸化膜を形成しておいた方が、貼り合わ
せ界面の界面準位を活性層から離すことができる点で好
ましい。
【００９７】なお、両基体に酸化膜が形成されても、い
ずれか一方の基体に酸化膜が形成されても、両基体に酸
化膜が形成されなくても同様の結果が得られることは後
述する実施例についても同様であった。そして、非多孔
質薄膜（エピタキシャルＳｉ層）の最表面層に酸化膜を
形成しておいた方が、貼り合わせ界面の界面準位を活性
層から離すことができる点で好ましいことも同様であ
る。
【００９８】（実施例２）６２５μｍの厚みを持った比
抵抗１０Ω・ｃｍのＰ型あるいはＮ型の６インチ径の第
１の（１００）単結晶Ｓｉ基板を用意し、表面に熱酸化
により１００ｎｍのＳｉＯ2層を形成した。主表面に水
素イオンを加速電圧５０ｋｅＶで１×１０1 7／ｃｍ2 注
入した。これにより、表面下０．５μｍ付近の深さのと
ころに水素バブルによる多孔質構造が形成された。
【００９９】該ＳｉＯ2層表面と別に用意した５００ｎ
ｍのＳｉＯ2層を形成したＳｉ基板（第２の基板）の表
面とを重ね合わせ、接触させた後、貼合せウエハ側面の
１００ｎｍのＳｉＯ2層およびエピタキシャルＳｉ層を
エッチングにより剥離したところ、多孔質Ｓｉ端が現れ
た。
【０１００】貼合せウエハを１０００℃のパイロ酸化を
したところ、１時間で多孔質Ｓｉ層中で２枚の基板が完
全に分離した。剥離した面を観察したところ、ウエハ側
面の多孔質ＳｉはＳｉＯ2に変化しているが、中央部は
ほぼ元のままであった。
【０１０１】その後、第２の基板側に残った多孔質Ｓｉ
および酸化された多孔質Ｓｉ層を４９％弗酸と３０％過
酸化水素水との混合液で撹はんしながら選択エッチング
した。単結晶Ｓｉはエッチングされずに残り、単結晶Ｓ
ｉをエッチ・ストップの材料として、多孔質Ｓｉおよび
酸化された多孔質Ｓｉ層は選択エッチングされ、完全に
除去された。
【０１０２】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く、多孔質層のエッチ
ング速度との選択比は十の五乗以上にも達し、非多孔質
層におけるエッチング量（数十オングストローム程度）
は実用上無視できる膜厚減少である。
【０１０３】すなわち、Ｓｉ酸化膜上に０．５μｍの厚
みを持った単結晶Ｓｉ層が形成できた。形成された単結
晶Ｓｉ層の膜厚を面内全面について１００点を測定した
ところ、膜厚の均一性は±３％以内であった。
【０１０４】さらに水素中で１１００℃で熱処理を１時
間施した。表面粗さを原子間力顕微鏡で評価したとこ
ろ、５０μｍ角の領域での平均２乗粗さはおよそ０．２
ｎｍで通常市販されているＳｉウエハと同等であった。
【０１０５】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【０１０６】（実施例３）６２５μｍの厚みを持った比
抵抗０．０１Ω・ｃｍのＰ型あるいはＮ型の６インチ径
の第１の（１００）単結晶Ｓｉ基板を用意し、ＨＦ溶液
中において陽極化成を行った。陽極化成条件は以下のと
おりであった。
【０１０７】 電流密度： ７（ｍＡ・ｃｍ-2） 陽極化成溶液： ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ＝１：１：１ 時間： １１（分） 多孔質Ｓｉの厚み： １２（μｍ） Porosity： １５（％） この基板を酸素雰囲気中４００℃で１時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。多孔質Ｓｉ上にＣＶＤ（Chemical VaporDepositio
n）法により単結晶Ｓｉを０．１５μｍエピタキシャル
成長した。成長条件は以下の通りである。
【０１０８】ソースガス： ＳｉＨ2Ｃｌ2／Ｈ2 ガス流量： ０．５／１８０ ｌ／ｍｉｎ ガス圧力： ８０Ｔｏｒｒ 温度： ９５０℃ 成長速度： ０．３μｍ／ｍｉｎ さらに、このエピタキシャルＳｉ層表面に熱酸化により
１００ｎｍのＳｉＯ2層を形成した。
【０１０９】主表面に水素イオンを加速電圧１８０ｋｅ
Ｖで１×１０16／ｃｍ2 注入した。
【０１１０】該ＳｉＯ2層表面と別に用意した５００ｎ
ｍのＳｉＯ2層を形成したＳｉ基板（第２の基板）の表
面とを重ね合わせ、接触させた後、貼合せウエハ側面の
１００ｎｍのＳｉＯ2層およびエピタキシャルＳｉ層を
エッチングにより剥離したところ、多孔質Ｓｉ端が現れ
た。
【０１１１】貼合せウエハを１０００℃のパイロ酸化を
したところ、１時間で多孔質Ｓｉ層中の水素イオン注入
の投影飛程に相当する位置で２枚の基板が完全に分離し
た。剥離した面を観察したところ、ウエハ側面の多孔質
ＳｉはＳｉＯ2に変化しているが、中央部はほぼ元のま
まであった。
【０１１２】その後、第２の基板側に残った多孔質Ｓｉ
および酸化された多孔質Ｓｉ層を４９％弗酸と３０％過
酸化水素水との混合液で撹はんしながら選択エッチング
した。単結晶Ｓｉはエッチングされずに残り、単結晶Ｓ
ｉをエッチ・ストップの材料として、多孔質Ｓｉおよび
酸化された多孔質Ｓｉ層は選択エッチングされ、完全に
除去された。
【０１１３】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く、多孔質層のエッチ
ング速度との選択比は十の五乗以上にも達し、非多孔質
層におけるエッチング量（数十オングストローム程度）
は実用上無視できる膜厚減少である。
【０１１４】すなわち、Ｓｉ酸化膜上に０．１μｍの厚
みを持った単結晶Ｓｉ層が形成できた。形成された単結
晶Ｓｉ層の膜厚を面内全面について１００点を測定した
ところ、膜厚の均一性は１０１ｎｍ±３ｎｍであった。
【０１１５】さらに水素中で１１００℃で熱処理を１時
間施した。表面粗さを原子間力顕微鏡で評価したとこ
ろ、５０μｍ角の領域での平均２乗粗さはおよそ０．２
ｎｍで通常市販されているＳｉウエハと同等であった。
【０１１６】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【０１１７】（実施例４）６２５μｍの厚みを持った比
抵抗０．０１Ω・ｃｍのＰ型あるいはＮ型の６インチ径
の第１の（１００）単結晶Ｓｉ基板を用意し、ＨＦ溶液
中において陽極化成を行った。陽極化成条件は以下のと
おりであった。
【０１１８】 電流密度： ７（ｍＡ・ｃｍ-2） 陽極化成溶液： ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ＝１：１：１ 時間： ３（分） 多孔質Ｓｉの厚み： ３（μｍ） Porosity： １５（％） さらに 電流密度： ３０（ｍＡ・ｃｍ-2） 陽極化成溶液： ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ＝１：１：１ 時間： ３（分） 多孔質Ｓｉの厚み： １０（μｍ） Porosity： ４５（％） さらに 電流密度： ７（ｍＡ・ｃｍ-2） 陽極化成溶液： ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ＝１：１：１ 時間： ３（分） 多孔質Ｓｉの厚み： ３（μｍ） Porosity： １５（％） この基板を酸素雰囲気中４００℃で１時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。多孔質Ｓｉ上にＣＶＤ（Chemical Vapor Depositio
n）法により単結晶Ｓｉを０．１５μｍエピタキシャル
成長した。成長条件は以下の通りである。
【０１１９】ソースガス： ＳｉＨ2Ｃｌ2／Ｈ2 ガス流量： ０．５／１８０ ｌ／ｍｉｎ ガス圧力： ８０Ｔｏｒｒ 温度： ９５０℃ 成長速度： ０．３μｍ／ｍｉｎ さらに、このエピタキシャルＳｉ層表面に熱酸化により
１００ｎｍのＳｉＯ2層を形成した。
【０１２０】該ＳｉＯ2層表面と別に用意した５００ｎ
ｍのＳｉＯ2層を形成したＳｉ基板（第２の基板）の表
面とを重ね合わせ、接触させた後、貼合せウエハ側面の
１００ｎｍのＳｉＯ2層およびエピタキシャルＳｉ層を
エッチングにより剥離したところ、多孔質Ｓｉ端が現れ
た。
【０１２１】貼合せウエハを１０００℃のパイロ酸化を
したところ、１時間で多孔質Ｓｉ層中で２枚の基板が完
全に分離した。なお、Porosityを大きくした箇所は構造
的に脆弱となっており、その脆弱部分から分割ができ
た。剥離した面を観察したところ、ウエハ側面の多孔質
ＳｉはＳｉＯ2に変化しているが、中央部はほぼ元のま
まであった。
【０１２２】その後、第２の基板側に残った多孔質Ｓｉ
および酸化された多孔質Ｓｉ層を４９％弗酸と３０％過
酸化水素水との混合液で撹はんしながら選択エッチング
した。単結晶Ｓｉはエッチングされずに残り、単結晶Ｓ
ｉをエッチ・ストップの材料として、多孔質Ｓｉおよび
酸化された多孔質Ｓｉ層は選択エッチングされ、完全に
除去された。
【０１２３】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く、多孔質層のエッチ
ング速度との選択比は十の五乗以上にも達し、非多孔質
層におけるエッチング量（数十オングストローム程度）
は実用上無視できる膜厚減少である。
【０１２４】すなわち、Ｓｉ酸化膜上に０．１μｍの厚
みを持った単結晶Ｓｉ層が形成できた。形成された単結
晶Ｓｉ層の膜厚を面内全面について１００点を測定した
ところ、膜厚の均一性は１０１ｎｍ±３ｎｍであった。
【０１２５】さらに水素中で１１００℃で熱処理を１時
間施した。表面粗さを原子間力顕微鏡で評価したとこ
ろ、５０μｍ角の領域での平均２乗粗さはおよそ０．２
ｎｍで通常市販されているＳｉウエハと同等であった。
【０１２６】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【０１２７】（実施例５）６２５μｍの厚みを持った比
抵抗０．０１Ω・ｃｍのＰ型あるいはＮ型の６インチ径
の第１の（１００）単結晶Ｓｉ基板を用意し、ＨＦ溶液
中において陽極化成を行った。陽極化成条件は以下のと
おりであった。
【０１２８】 電流密度： ７（ｍＡ・ｃｍ-2） 陽極化成溶液： ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ＝１：１：１ 時間： １１（分） 多孔質Ｓｉの厚み： １２（μｍ） Porosity： １５（％） この基板を酸素雰囲気中４００℃で１時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。多孔質Ｓｉ上にＣＶＤ（Chemical Vapor Depositio
n）法により単結晶Ｓｉを０．１５μｍエピタキシャル
成長した。成長条件は以下の通りである。
【０１２９】ソースガス： ＳｉＨ2Ｃｌ2／Ｈ2 ガス流量： ０．５／１８０ ｌ／ｍｉｎ ガス圧力： ８０Ｔｏｒｒ 温度： ９５０℃ 成長速度： ０．３μｍ／ｍｉｎ さらに、このエピタキシャルＳｉ層表面に熱酸化により
１００ｎｍのＳｉＯ2層を形成した。
【０１３０】該ＳｉＯ2層表面と別に用意した５００ｎ
ｍのＳｉＯ2層を形成したＳｉ基板（第２の基板）の表
面とを重ね合わせ、接触させた後、貼合せウエハ側面の
１００ｎｍのＳｉＯ2層およびエピタキシャルＳｉ層を
エッチングにより剥離したところ、多孔質Ｓｉ端が現れ
た。
【０１３１】貼合せウエハを１０００℃のパイロ酸化を
したところ、１時間で多孔質Ｓｉ層中で２枚の基板が完
全に分離した。剥離した面を観察したところ、ウエハ側
面の多孔質ＳｉはＳｉＯ2に変化しているが、中央部は
ほぼ元のままであった。
【０１３２】その後、第２の基板側に残った多孔質Ｓｉ
および酸化された多孔質Ｓｉ層を４９％弗酸と３０％過
酸化水素水との混合液で撹はんしながら選択エッチング
した。単結晶Ｓｉはエッチングされずに残り、単結晶Ｓ
ｉをエッチ・ストップの材料として、多孔質Ｓｉおよび
酸化された多孔質Ｓｉ層は選択エッチングされ、完全に
除去された。
【０１３３】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く、多孔質層のエッチ
ング速度との選択比は十の五乗以上にも達し、非多孔質
層におけるエッチング量（数十オングストローム程度）
は実用上無視できる膜厚減少である。
【０１３４】すなわち、Ｓｉ酸化膜上に０．１μｍの厚
みを持った単結晶Ｓｉ層が形成できた。形成された単結
晶Ｓｉ層の膜厚を面内全面について１００点を測定した
ところ、膜厚の均一性は１０１ｎｍ±３ｎｍであった。
【０１３５】さらに水素中で１１００℃で熱処理を１時
間施した。表面粗さを原子間力顕微鏡で評価したとこ
ろ、５０μｍ角の領域での平均２乗粗さはおよそ０．２
ｎｍで通常市販されているＳｉウエハと同等であった。
【０１３６】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【０１３７】同時に第１の基板側に残った多孔質Ｓｉお
よび酸化された多孔質Ｓｉ層もその後、４９％弗酸と３
０％過酸化水素水との混合液で撹はんしながら選択エッ
チングした。単結晶Ｓｉはエッチングされずに残り、単
結晶Ｓｉをエッチ・ストップの材料として、多孔質Ｓｉ
および酸化された多孔質Ｓｉ層は選択エッチングされ、
完全に除去され、再び多孔質化する工程に投入すること
ができた。
【０１３８】（実施例６）６２５μｍの厚みを持った比
抵抗０．０１Ω・ｃｍのＰ型あるいはＮ型の６インチ径
の第１の（１００）単結晶Ｓｉ基板を用意し、ＨＦ溶液
中において陽極化成を行った。陽極化成条件は以下のと
おりであった。
【０１３９】 電流密度： ７（ｍＡ・ｃｍ-2） 陽極化成溶液： ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ＝１：１：１ 時間： １１（分） 多孔質Ｓｉの厚み： １２（μｍ） Porosity： １５（％） この基板を酸素雰囲気中４００℃で１時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。多孔質Ｓｉ上にＣＶＤ（Chemical Vapor Depositio
n）法により単結晶Ｓｉを０．１５μｍエピタキシャル
成長した。成長条件は以下の通りである。
【０１４０】ソースガス： ＳｉＨ2Ｃｌ2／Ｈ2 ガス流量： ０．５／１８０ ｌ／ｍｉｎ ガス圧力： ８０Ｔｏｒｒ 温度： ９５０℃ 成長速度： ０．３μｍ／ｍｉｎ さらに、このエピタキシャルＳｉ層表面に熱酸化により
１００ｎｍのＳｉＯ2層を形成した。
【０１４１】主表面のウエハ周辺１０ｍｍを除いた領域
に水素イオンを加速電圧１５０ｋｅＶで１×１０16／ｃ
ｍ2 注入した。このように、水素イオンを注入すると外
周部のPorosityを小さく、中央部のPorosityを大きくす
ることができ、酸化プロセスで外周部の堆積膨張はより
大きく、中央部は強度を弱くし剥がれ易くすることがで
きる。
【０１４２】該ＳｉＯ2層表面と別に用意した５００ｎ
ｍのＳｉＯ2層を形成したＳｉ基板（第２の基板）の表
面とを重ね合わせ、接触させた後、貼合せウエハ側面の
１００ｎｍのＳｉＯ2層およびエピタキシャルＳｉ層を
エッチングにより剥離したところ、多孔質Ｓｉ端が現れ
た。
【０１４３】貼合せウエハを１０００℃のパイロ酸化を
したところ、０．７時間で多孔質Ｓｉ層中の水素イオン
注入の投影飛程に相当する位置で２枚の基板が完全に分
離した。剥離した面を観察したところ、ウエハ側面の多
孔質ＳｉはＳｉＯ2に変化しているが、中央部はほぼ元
のままであった。
【０１４４】その後、第２の基板側に残った多孔質Ｓｉ
および酸化された多孔質Ｓｉ層を４９％弗酸と３０％過
酸化水素水との混合液で撹はんしながら選択エッチング
した。単結晶Ｓｉはエッチングされずに残り、単結晶Ｓ
ｉをエッチ・ストップの材料として、多孔質Ｓｉおよび
酸化された多孔質Ｓｉ層は選択エッチングされ、完全に
除去された。
【０１４５】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く、多孔質層のエッチ
ング速度との選択比は十の五乗以上にも達し、非多孔質
層におけるエッチング量（数十オングストローム程度）
は実用上無視できる膜厚減少である。
【０１４６】すなわち、Ｓｉ酸化膜上に０．１μｍの厚
みを持った単結晶Ｓｉ層が形成できた。形成された単結
晶Ｓｉ層の膜厚を面内全面について１００点を測定した
ところ、膜厚の均一性は１０１ｎｍ±３ｎｍであった。
【０１４７】さらに水素中で１１００℃で熱処理を１時
間施した。表面粗さを原子間力顕微鏡で評価したとこ
ろ、５０μｍ角の領域での平均２乗粗さはおよそ０．２
ｎｍで通常市販されているＳｉウエハと同等であった。
【０１４８】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【０１４９】（実施例７）６２５μｍの厚みを持った比
抵抗０．０１Ω・ｃｍのＰ型あるいはＮ型の６インチ径
の第１の（１００）単結晶Ｓｉ基板を用意し、ＨＦ溶液
中において陽極化成を行った。陽極化成条件は以下のと
おりであった。
【０１５０】 電流密度： ７（ｍＡ・ｃｍ-2） 陽極化成溶液： ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ＝１：１：１ 時間： １１（分） 多孔質Ｓｉの厚み： １２（μｍ） Porosity： １５（％） この基板を酸素雰囲気中４００℃で１時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。多孔質Ｓｉ上にＣＶＤ（Chemical VaporDepositio
n）法により単結晶Ｓｉを０．１５μｍエピタキシャル
成長した。成長条件は以下の通りである。
【０１５１】ソースガス： ＳｉＨ2Ｃｌ2／Ｈ2 ガス流量： ０．５／１８０ ｌ／ｍｉｎ ガス圧力： ８０Ｔｏｒｒ 温度： ９５０℃ 成長速度： ０．３μｍ／ｍｉｎ さらに、このエピタキシャルＳｉ層表面に熱酸化により
１００ｎｍのＳｉＯ2層を形成した。
【０１５２】該ＳｉＯ2層表面と別に用意した５００ｎ
ｍのＳｉＯ2層を形成したＳｉ基板（第２の基板）の表
面とをそれぞれ酸素プラズマに曝した後、重ね合わせ、
接触させた後、貼合せウエハ側面の１００ｎｍのＳｉＯ
2層およびエピタキシャルＳｉ層をエッチングにより剥
離したところ、多孔質Ｓｉ端が現れた。なお、酸素プラ
ズマ処理により貼り合わせ強度を強くすることができ、
また酸素プラズマに曝した後、重ね合わせ、接触させた
後、さらに３００℃で１時間程度加熱すれば、より貼り
合わせ強度が強くなる。
【０１５３】貼合せウエハを１１００℃のパイロ酸化を
したところ、０．７時間で多孔質Ｓｉ層中で２枚の基板
が完全に分離した。剥離した面を観察したところ、ウエ
ハ側面の多孔質ＳｉはＳｉＯ2に変化しているが、中央
部はほぼ元のままであった。
【０１５４】その後、第２の基板側に残った多孔質Ｓｉ
および酸化された多孔質Ｓｉ層を４９％弗酸と３０％過
酸化水素水との混合液で撹はんしながら選択エッチング
した。単結晶Ｓｉはエッチングされずに残り、単結晶Ｓ
ｉをエッチ・ストップの材料として、多孔質Ｓｉおよび
酸化された多孔質Ｓｉ層は選択エッチングされ、完全に
除去された。
【０１５５】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く、多孔質層のエッチ
ング速度との選択比は十の五乗以上にも達し、非多孔質
層におけるエッチング量（数十オングストローム程度）
は実用上無視できる膜厚減少である。
【０１５６】すなわち、Ｓｉ酸化膜上に０．１μｍの厚
みを持った単結晶Ｓｉ層が形成できた。形成された単結
晶Ｓｉ層の膜厚を面内全面について１００点を測定した
ところ、膜厚の均一性は１０１ｎｍ±３ｎｍであった。
【０１５７】さらに水素中で１１００℃で熱処理を１時
間施した。表面粗さを原子間力顕微鏡で評価したとこ
ろ、５０μｍ角の領域での平均２乗粗さはおよそ０．２
ｎｍで通常市販されているＳｉウエハと同等であった。
【０１５８】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【０１５９】同時に第１の基板側に残った多孔質および
酸化された多孔質Ｓｉ層もその後、４９％弗酸と３０％
過酸化水素水との混合液で撹はんしながら選択エッチン
グした。単結晶Ｓｉはエッチングされずに残り、単結晶
Ｓｉをエッチ・ストップの材料として、多孔質Ｓｉおよ
び酸化された多孔質Ｓｉ層は選択エッチングされ、完全
に除去され、再び多孔質化する工程に投入することがで
きた。
【０１６０】（実施例８）６２５μｍの厚みを持った比
抵抗１０Ω・ｃｍのＰ型あるいはＮ型の６インチ径の第
１の（１００）単結晶Ｓｉ基板を用意し、表面に熱酸化
により１００ｎｍのＳｉＯ2層を形成した。主表面に水
素イオンを加速電圧２５ｋｅＶで１×１０1 7／ｃｍ2 注
入した。これにより、表面下０．３μｍ付近の深さのと
ころに水素バブルによる多孔質構造が形成された。
【０１６１】該ＳｉＯ2層表面と別に用意した５００ｎ
ｍのＳｉＯ2層を形成したＳｉ基板（第２の基板）の表
面とをそれぞれ窒素プラズマに曝した後、重ね合わせ、
接触させた後、貼合せウエハ側面の１００ｎｍのＳｉＯ
2層およびエピタキシャルＳｉ層をエッチングにより剥
離したところ、多孔質Ｓｉ端が現れた。なお、窒素プラ
ズマ処理により貼り合わせ強度が強くなり、また窒素プ
ラズマに曝した後、重ね合わせ、接触させた後、さらに
３００℃で１時間程度加熱すれば、より貼り合わせ強度
が強くなる。
【０１６２】貼合せウエハを１０００℃のドライ酸化を
したところ、２時間で多孔質Ｓｉ層中で２枚の基板が完
全に分離した。剥離した面を観察したところ、ウエハ側
面の多孔質ＳｉはＳｉＯ2に変化しているが、中央部は
ほぼ元のままであった。
【０１６３】その後、第２の基板側に残った多孔質Ｓｉ
および酸化された多孔質Ｓｉ層を４９％弗酸と３０％過
酸化水素水との混合液で撹はんしながら選択エッチング
した。単結晶Ｓｉはエッチングされずに残り、単結晶Ｓ
ｉをエッチ・ストップの材料として、多孔質Ｓｉおよび
酸化された多孔質Ｓｉ層は選択エッチングされ、完全に
除去された。
【０１６４】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く、多孔質層のエッチ
ング速度との選択比は十の五乗以上にも達し、非多孔質
層におけるエッチング量（数十オングストローム程度）
は実用上無視できる膜厚減少である。
【０１６５】すなわち、Ｓｉ酸化膜上に０．２μｍの厚
みを持った単結晶Ｓｉ層が形成できた。形成された単結
晶Ｓｉ層の膜厚を面内全面について１００点を測定した
ところ、膜厚の均一性は±３％以内であった。
【０１６６】さらに水素中で１１００℃で熱処理を１時
間施した。表面粗さを原子間力顕微鏡で評価したとこ
ろ、５０μｍ角の領域での平均２乗粗さはおよそ０．２
ｎｍで通常市販されているＳｉウエハと同等であった。
【０１６７】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【０１６８】同時に第１の基板側に残った多孔質Ｓｉお
よび酸化された多孔質Ｓｉ層もその後、４９％弗酸と３
０％過酸化水素水との混合液で撹はんしながら選択エッ
チングした。単結晶Ｓｉはエッチングされずに残り、単
結晶Ｓｉをエッチ・ストップの材料として、多孔質Ｓｉ
および酸化された多孔質Ｓｉ層は選択エッチングされ、
完全に除去され、再び多孔質化する工程に投入すること
ができた。
【０１６９】（実施例９）６２５μｍの厚みを持った比
抵抗０．０１Ω・ｃｍのＰ型あるいはＮ型の６インチ径
の第１の（１００）単結晶Ｓｉ基板を用意し、ＨＦ溶液
中において陽極化成を行った。陽極化成条件は以下のと
おりであった。
【０１７０】 電流密度： ７（ｍＡ・ｃｍ-2） 陽極化成溶液： ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ＝１：１：１ 時間： １１（分） 多孔質Ｓｉの厚み： １２（μｍ） Porosity： １５（％） この基板を酸素雰囲気中４００℃で１時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。多孔質Ｓｉ上にＣＶＤ（Chemical Vapor Depositio
n）法により単結晶Ｓｉを０．１５μｍエピタキシャル
成長した。成長条件は以下の通りである。
【０１７１】ソースガス： ＳｉＨ2Ｃｌ2／Ｈ2 ガス流量： ０．５／１８０ ｌ／ｍｉｎ ガス圧力： ８０Ｔｏｒｒ 温度： ９５０℃ 成長速度： ０．３μｍ／ｍｉｎ さらに、このエピタキシャルＳｉ層表面に熱酸化により
１００ｎｍのＳｉＯ2層を形成した。
【０１７２】主表面に水素イオンを加速電圧１８０ｋｅ
Ｖで５×１０16／ｃｍ2 注入した。
【０１７３】側面の１００ｎｍのＳｉＯ2層およびエピ
タキシャルＳｉ層を除去し、多孔質Ｓｉ層を表出させ
た。
【０１７４】該ＳｉＯ2層表面と別に用意した５００ｎ
ｍのＳｉＯ2層を形成したＳｉ基板（第２の基板）の表
面とをそれぞれ窒素プラズマに曝した後、重ね合わせ、
接触させた。なお、窒素プラズマ処理により貼り合わせ
強度が強くなり、また窒素プラズマに曝した後、重ね合
わせ、接触させた後、さらに３００℃で１時間程度加熱
すればより貼り合わせ強度が強くなる。
【０１７５】貼合せウエハを９００℃のパイロ酸化をし
たところ、２時間で多孔質Ｓｉ層中の水素イオン注入の
投影飛程に相当する位置で２枚の基板が完全に分離し
た。剥離した面を観察したところ、ウエハ側面の多孔質
ＳｉはＳｉＯ2に変化しているが、中央部はほぼ元のま
まであった。
【０１７６】その後、第２の基板側に残った多孔質Ｓｉ
および酸化された多孔質Ｓｉ層を４９％弗酸と３０％過
酸化水素水との混合液で撹はんしながら選択エッチング
した。単結晶Ｓｉはエッチングされずに残り、単結晶Ｓ
ｉをエッチ・ストップの材料として、多孔質Ｓｉおよび
酸化された多孔質Ｓｉ層は選択エッチングされ、完全に
除去された。
【０１７７】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く、多孔質層のエッチ
ング速度との選択比は十の五乗以上にも達し、非多孔質
層におけるエッチング量（数十オングストローム程度）
は実用上無視できる膜厚減少である。
【０１７８】すなわち、Ｓｉ酸化膜上に０．１μｍの厚
みを持った単結晶Ｓｉ層が形成できた。形成された単結
晶Ｓｉ層の膜厚を面内全面について１００点を測定した
ところ、膜厚の均一性は１０１ｎｍ±３ｎｍであった。
【０１７９】さらに水素中で１１００℃で熱処理を１時
間施した。表面粗さを原子間力顕微鏡で評価したとこ
ろ、５０μｍ角の領域での平均２乗粗さはおよそ０．２
ｎｍで通常市販されているＳｉウエハと同等であった。
【０１８０】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【０１８１】同時に第１の基板側に残った多孔質Ｓｉお
よび酸化された多孔質Ｓｉ層もその後、４９％弗酸と３
０％過酸化水素水との混合液で撹はんしながら選択エッ
チングした。単結晶Ｓｉはエッチングされずに残り、単
結晶Ｓｉをエッチ・ストップの材料として、多孔質Ｓｉ
および酸化された多孔質Ｓｉ層は選択エッチングされ、
完全に除去され、再び多孔質化する工程に投入すること
ができた。
【０１８２】（実施例１０）６２５μｍの厚みを持った
比抵抗０．０１Ω・ｃｍのＰ型あるいはＮ型の６インチ
径の第１の（１００）単結晶Ｓｉ基板を用意し、ＨＦ溶
液中において両面陽極化成を行った。陽極化成条件は以
下のとおりであった。なお、両面陽極化成は片面１１分
で片面ずつおこなった。
【０１８３】 電流密度： ７（ｍＡ・ｃｍ-2） 陽極化成溶液： ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ＝１：１：１ 時間： １１×２（分） 多孔質Ｓｉの厚み： １２（μｍ） Porosity： １５（％） この基板を酸素雰囲気中４００℃で１時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。多孔質Ｓｉ上にＣＶＤ（Chemical VaporDepositio
n）法により単結晶Ｓｉを０．１５μｍエピタキシャル
成長した。成長条件は以下の通りである。
【０１８４】ソースガス： ＳｉＨ2Ｃｌ2／Ｈ2 ガス流量： ０．５／１８０ ｌ／ｍｉｎ ガス圧力： ８０Ｔｏｒｒ 温度： ９５０℃ 成長速度： ０．３μｍ／ｍｉｎ さらに、このエピタキシャルＳｉ層表面に熱酸化により
１００ｎｍのＳｉＯ2層を形成した。
【０１８５】該ＳｉＯ2層表面と別に用意した５００ｎ
ｍのＳｉＯ2層を形成した２枚のＳｉ基板（第２の基
板）の表面とを重ね合わせ、接触させた後、貼合せウエ
ハ側面の１００ｎｍのＳｉＯ2層およびエピタキシャル
Ｓｉ層をエッチングにより剥離したところ、多孔質Ｓｉ
端が現れた。
【０１８６】貼合せウエハを１０００℃のパイロ酸化を
したところ、１時間で多孔質Ｓｉ層中で２枚の基板が完
全に分離した。剥離した面を観察したところ、ウエハ側
面の多孔質ＳｉはＳｉＯ2に変化しているが、中央部は
ほぼ元のままであった。
【０１８７】その後、２枚の第２の基板側に残った多孔
質Ｓｉおよび酸化された多孔質Ｓｉ層を４９％弗酸と３
０％過酸化水素水との混合液で撹はんしながら選択エッ
チングした。単結晶Ｓｉはエッチングされずに残り、単
結晶Ｓｉをエッチ・ストップの材料として、多孔質Ｓｉ
および酸化された多孔質Ｓｉ層は選択エッチングされ、
完全に除去された。
【０１８８】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く、多孔質層のエッチ
ング速度との選択比は十の五乗以上にも達し、非多孔質
層におけるエッチング量（数十オングストローム程度）
は実用上無視できる膜厚減少である。
【０１８９】すなわち、Ｓｉ酸化膜上に０．１μｍの厚
みを持った単結晶Ｓｉ層が２枚形成できた。形成された
単結晶Ｓｉ層の膜厚を面内全面について１００点を測定
したところ、膜厚の均一性は１０１ｎｍ±３ｎｍであっ
た。
【０１９０】さらに水素中で１１００℃で熱処理を１時
間施した。表面粗さを原子間力顕微鏡で評価したとこ
ろ、５０μｍ角の領域での平均２乗粗さはおよそ０．２
ｎｍで通常市販されているＳｉウエハと同等であった。
【０１９１】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【０１９２】同時に第１の基板側に残った多孔質Ｓｉお
よび酸化された多孔質Ｓｉ層もその後、４９％弗酸と３
０％過酸化水素水との混合液で撹はんしながら選択エッ
チングした。単結晶Ｓｉはエッチングされずに残り、単
結晶Ｓｉをエッチ・ストップの材料として、多孔質Ｓｉ
および酸化された多孔質Ｓｉ層は選択エッチングされ、
完全に除去され、再び多孔質化する工程に投入すること
ができた。
【０１９３】（実施例１１）６２５μｍの厚みを持った
比抵抗０．０１Ω・ｃｍのＰ型あるいはＮ型の６インチ
径の第１の（１００）単結晶Ｓｉ基板を用意し、ＨＦ溶
液中において陽極化成を行った。陽極化成条件は以下の
とおりであった。
【０１９４】 電流密度： ７（ｍＡ・ｃｍ-2） 陽極化成溶液： ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ＝１：１：１ 時間： １１（分） 多孔質Ｓｉの厚み： １２（μｍ） Porosity： １５（％） この基板を酸素雰囲気中４００℃で１時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。多孔質Ｓｉ上にＣＶＤ（Chemical Vapor Depositio
n）法により単結晶Ｓｉを０．１５μｍエピタキシャル
成長した。成長条件は以下の通りである。
【０１９５】ソースガス： ＳｉＨ2Ｃｌ2／Ｈ2 ガス流量： ０．５／１８０ ｌ／ｍｉｎ ガス圧力： ８０Ｔｏｒｒ 温度： ９５０℃ 成長速度： ０．３μｍ／ｍｉｎ さらに、このエピタキシャルＳｉ層表面に熱酸化により
１００ｎｍのＳｉＯ2層を形成した。
【０１９６】主表面に水素イオンを加速電圧１８０ｋｅ
Ｖで１×１０16／ｃｍ2 注入した。
【０１９７】該ＳｉＯ2層表面と別に用意した石英基板
（第２の基板）の表面とをそれぞれ窒素プラズマに曝し
た後、重ね合わせ、接触させた後、貼合せウエハ側面の
１００ｎｍのＳｉＯ2層およびエピタキシャルＳｉ層を
エッチングにより剥離したところ、多孔質Ｓｉ端が現れ
た。なお、窒素プラズマ処理により貼り合わせ強度が強
くなり、また窒素プラズマに曝した後、重ね合わせ、接
触させた後、さらに３００℃で１時間程度加熱すればよ
り貼り合わせ強度が強くなる。
【０１９８】貼合せウエハを７００℃の低温酸化をした
ところ、１０時間で多孔質Ｓｉ層中の水素イオン注入の
投影飛程に相当する位置で２枚の基板が完全に分離し
た。剥離した面を観察したところ、ウエハ側面の多孔質
ＳｉはＳｉＯ2に変化しているが、中央部はほぼ元のま
まであった。
【０１９９】その後、第２の基板側に残った多孔質Ｓｉ
および酸化された多孔質Ｓｉ層を４９％弗酸と３０％過
酸化水素水との混合液で撹はんしながら選択エッチング
した。単結晶Ｓｉはエッチングされずに残り、単結晶Ｓ
ｉをエッチ・ストップの材料として、多孔質Ｓｉおよび
酸化された多孔質Ｓｉ層は選択エッチングされ、完全に
除去された。
【０２００】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く、多孔質層のエッチ
ング速度との選択比は十の五乗以上にも達し、非多孔質
層におけるエッチング量（数十オングストローム程度）
は実用上無視できる膜厚減少である。
【０２０１】すなわち、Ｓｉ酸化膜上に０．１μｍの厚
みを持った単結晶Ｓｉ層が形成できた。形成された単結
晶Ｓｉ層の膜厚を面内全面について１００点を測定した
ところ、膜厚の均一性は１０１ｎｍ±３ｎｍであった。
【０２０２】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【０２０３】エピタキシャルＳｉ層表面に酸化膜を形成
しなくても同様の結果が得られた。
【０２０４】低融点ガラスでも同様の結果が得られた。
【０２０５】同時に第１の基板側に残った多孔質Ｓｉお
よび酸化された多孔質Ｓｉ層もその後、４９％弗酸と３
０％過酸化水素水との混合液で撹はんしながら選択エッ
チングした。単結晶Ｓｉはエッチングされずに残り、単
結晶Ｓｉをエッチ・ストップの材料として、多孔質Ｓｉ
および酸化された多孔質Ｓｉ層は選択エッチングされ、
完全に除去され、再び多孔質化する工程に投入すること
ができた。
【０２０６】（実施例１２）６２５μｍの厚みを持った
比抵抗０．０１Ω・ｃｍのＰ型あるいはＮ型の６インチ
径の第１の（１００）単結晶Ｓｉ基板を用意し、ＨＦ溶
液中において陽極化成を行った。陽極化成条件は以下の
とおりであった。
【０２０７】 電流密度： ７（ｍＡ・ｃｍ-2） 陽極化成溶液： ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ＝１：１：１ 時間： １１（分） 多孔質Ｓｉの厚み： １２（μｍ） Porosity： １５（％） この基板を酸素雰囲気中４００℃で１時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。多孔質Ｓｉ上にＣＶＤ（Chemical VaporDepositio
n）法により単結晶Ｓｉを１．０５μｍエピタキシャル
成長した。成長条件は以下の通りである。
【０２０８】ソースガス： ＳｉＨ2Ｃｌ2／Ｈ2 ガス流量： ０．５／１８０ ｌ／ｍｉｎ ガス圧力： ８０Ｔｏｒｒ 温度： ９５０℃ 成長速度： ０．３μｍ／ｍｉｎ さらに、このエピタキシャルＳｉ層表面に熱酸化により
１００ｎｍのＳｉＯ2層を形成した。
【０２０９】該ＳｉＯ2層表面と別に用意した５００ｎ
ｍのＳｉＯ2層を形成したＳｉ基板（第２の基板）の表
面とを重ね合わせ、接触させた後、貼合せウエハ側面の
１００ｎｍのＳｉＯ2層およびエピタキシャルＳｉ層を
エッチングにより剥離したところ、多孔質Ｓｉ端が現れ
た。
【０２１０】貼合せウエハを１０００℃のパイロ酸化を
したところ、１時間で多孔質Ｓｉ層中で２枚の基板が完
全に分離した。剥離した面を観察したところ、ウエハ側
面の多孔質ＳｉはＳｉＯ2に変化しているが、中央部は
ほぼ元のままであった。
【０２１１】その後、第２の基板側に残った多孔質Ｓｉ
および酸化された多孔質Ｓｉ層を単結晶Ｓｉを研磨スト
ッパーとして選択研磨する。単結晶Ｓｉは研磨されずに
残り、単結晶Ｓｉを研磨ストップの材料として、多孔質
Ｓｉおよび酸化された多孔質Ｓｉ層は選択研磨され、完
全に除去された。
【０２１２】すなわち、Ｓｉ酸化膜上に１μｍの厚みを
持った単結晶Ｓｉ層が形成できた。形成された単結晶Ｓ
ｉ層の膜厚を面内全面について１００点を測定したとこ
ろ、膜厚の均一性は±３％であった。
【０２１３】さらに水素中で１１００℃で熱処理を１時
間施した。表面粗さを原子間力顕微鏡で評価したとこ
ろ、５０μｍ角の領域での平均２乗粗さはおよそ０．２
ｎｍで通常市販されているＳｉウエハと同等であった。
【０２１４】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【０２１５】（実施例１３）６２５μｍの厚みを持った
比抵抗０．０１Ω・ｃｍのＰ型あるいはＮ型の６インチ
径の第１の（１００）単結晶Ｓｉ基板を用意し、ＨＦ溶
液中において陽極化成を行った。陽極化成条件は以下の
とおりであった。
【０２１６】 電流密度： ７（ｍＡ・ｃｍ-2） 陽極化成溶液： ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ＝１：１：１ 時間： １１（分） 多孔質Ｓｉの厚み： １２（μｍ） Porosity： １５（％） この基板を酸素雰囲気中４００℃で１時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。多孔質Ｓｉ上にＭＯＣＶＤ（MetalOrganic Chemica
l Vapor Deposition）法により単結晶ＧａＡｓを１μｍ
エピタキシャル成長した。成長条件は以下の通りであ
る。
【０２１７】ソースガス： ＴＭＧ／ＡｓＨ3 ／Ｈ2 ガス圧力： ８０Ｔｏｒｒ 温度： ７００℃ 該ＧａＡｓ層表面と別に用意したＳｉ基板（第２の基
板）の表面とを重ね合わせ、接触させた後、貼合せウエ
ハ側面のエピタキシャル層をエッチングにより剥離した
ところ、多孔質Ｓｉ端が現れた。
【０２１８】貼合せウエハを１０００℃のパイロ酸化を
したところ、１時間で多孔質Ｓｉ層中で２枚の基板が完
全に分離した。剥離した面を観察したところ、ウエハ側
面の多孔質ＳｉはＳｉＯ2に変化しているが、中央部は
ほぼ元のままであった。
【０２１９】その後、第２の基板側に残った多孔質Ｓｉ
および酸化された多孔質Ｓｉ層を、酸化ＳｉをＨＦで除
去してから エチレンジアミン＋ピロカテコール＋水（１７ｍｌ：３
ｇ：８ｍｌの比率） １１０℃ でエッチングした。単結晶ＧａＡｓはエッチングされず
に残り、単結晶ＧａＡｓをエッチ・ストップの材料とし
て、多孔質Ｓｉおよび酸化された多孔質Ｓｉ層は選択エ
ッチングされ、完全に除去された。
【０２２０】非多孔質ＧａＡｓ単結晶の該エッチング液
に対するエッチング速度は、極めて低く、多孔質層のエ
ッチング速度との選択比は十の五乗以上にも達し、非多
孔質層におけるエッチング量（数十オングストローム程
度）は実用上無視できる膜厚減少である。
【０２２１】すなわち、Ｓｉ上に１μｍの厚みを持った
単結晶ＧａＡｓ層が形成できた。
【０２２２】透過電子顕微鏡による断面観察の結果、Ｇ
ａＡｓ層には新たな結晶欠陥は導入されておらず、良好
な結晶性が維持されていることが確認された。
【０２２３】支持基板として酸化膜付きのＳｉ基板を用
いることにより、絶縁膜上のＧａＡｓも同様に作製でき
た。
【０２２４】同時に第１の基板側に残った多孔質Ｓｉお
よび酸化された多孔質Ｓｉ層もその後、４９％弗酸と３
０％過酸化水素水との混合液で撹はんしながら選択エッ
チングした。単結晶Ｓｉはエッチングされずに残り、単
結晶Ｓｉをエッチ・ストップの材料として、多孔質Ｓｉ
および酸化された多孔質Ｓｉ層は選択エッチングされ、
完全に除去され、再び多孔質化する工程に投入すること
ができた。
【０２２５】（実施例１４）６２５μｍの厚みを持った
比抵抗０．０１Ω・ｃｍのＰ型あるいはＮ型の６インチ
径の第１の（１００）単結晶Ｓｉ基板を用意し、ＨＦ溶
液中において陽極化成を行った。陽極化成条件は以下の
とおりであった。
【０２２６】 電流密度： ７（ｍＡ・ｃｍ-2） 陽極化成溶液： ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ＝１：１：１ 時間： １１（分） 多孔質Ｓｉの厚み： １２（μｍ） Porosity： １５（％） この基板を酸素雰囲気中４００℃で１時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。多孔質Ｓｉ上にＭＢＥ（Molecular BeamEpitaxy）
法により単結晶ＡｌＧａＡｓを０．５μｍエピタキシャ
ル成長した。
【０２２７】該ＡｌＧａＡｓ層表面と別に用意したガラ
ス基板（第２の基板）の表面とを重ね合わせ、接触させ
た後、貼合せウエハ側面のエピタキシャル層をエッチン
グにより剥離したところ、多孔質Ｓｉ端が現れた。
【０２２８】貼合せウエハを７００℃の低温酸化をした
ところ、１０時間で多孔質Ｓｉ層中で２枚の基板が完全
に分離した。剥離した面を観察したところ、ウエハ側面
の多孔質ＳｉはＳｉＯ2に変化しているが、中央部はほ
ぼ元のままであった。
【０２２９】その後、第２のガラス基板側に残った多孔
質Ｓｉおよび酸化された多孔質Ｓｉ層を４９％弗酸と３
０％過酸化水素水との混合液で撹はんしながら選択エッ
チングした。単結晶ＡｌＧａＡｓはエッチングされずに
残り、単結晶ＡｌＧａＡｓをエッチ・ストップの材料と
して、多孔質Ｓｉおよび酸化された多孔質Ｓｉ層は選択
エッチングされ、完全に除去された。
【０２３０】非多孔質ＡｌＧａＡｓ単結晶の該エッチン
グ液に対するエッチング速度は、極めて低く、多孔質層
のエッチング速度との選択比は十の五乗以上にも達し、
非多孔質層におけるエッチング量（数十オングストロー
ム程度）は実用上無視できる膜厚減少である。
【０２３１】すなわち、ガラス基板上に１μｍの厚みを
持った単結晶ＡｌＧａＡｓ層が形成できた。
【０２３２】透過電子顕微鏡による断面観察の結果、Ａ
ｌＧａＡｓ層には新たな結晶欠陥は導入されておらず、
良好な結晶性が維持されていることが確認された。
【０２３３】第１のＳｉ単結晶基板は残留多孔質Ｓｉお
よび酸化された多孔質Ｓｉ層を除去して、表面研磨を行
い鏡面状にした後、再度第１のＳｉ単結晶基板として使
用した。
【０２３４】（実施例１５）６２５μｍの厚みを持った
比抵抗０．０１Ω・ｃｍのＰ型あるいはＮ型の６インチ
径の第１の（１００）単結晶Ｓｉ基板を用意し、ＨＦ溶
液中において陽極化成を行った。陽極化成条件は以下の
とおりであった。
【０２３５】 電流密度： ７（ｍＡ・ｃｍ-2） 陽極化成溶液： ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ＝１：１：１ 時間： １１（分） 多孔質Ｓｉの厚み： １２（μｍ） Porosity： １５（％） この基板を酸素雰囲気中４００℃で１時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。多孔質Ｓｉ上にＣＶＤ（Chemical VaporDepositio
n）法により単結晶Ｓｉを０．１５μｍエピタキシャル
成長した。成長条件は以下の通りである。
【０２３６】ソースガス： ＳｉＨ2Ｃｌ2／Ｈ2 ガス流量： ０．５／１８０ ｌ／ｍｉｎ ガス圧力： ８０Ｔｏｒｒ 温度： ９５０℃ 成長速度： ０．３μｍ／ｍｉｎ さらに、このエピタキシャルＳｉ層表面に熱酸化により
１００ｎｍのＳｉＯ2層を形成した。
【０２３７】該ＳｉＯ2層表面と別に用意した５００ｎ
ｍのＳｉＯ2層を形成したＳｉ基板（第２の基板）の表
面とを重ね合わせ、接触させた。
【０２３８】貼合せウエハの両外側の面にＳｉ3Ｎ4を
０．５μｍ低温で堆積した後、貼合せウエハ側面の０．
５μｍのＳｉ3Ｎ4層、１００ｎｍのＳｉＯ2層およびエ
ピタキシャルＳｉ層をエッチングにより剥離したとこ
ろ、多孔質Ｓｉ端が現れた。このように、Ｓｉ3Ｎ4を形
成することで、ＳｉはＳｉ3Ｎ4より膨張しやすいことか
ら、ウエハの周辺部ではウエハを剥す方向に応力がはた
らき、酸化によるくさび効果を生じ易くすることができ
る。
【０２３９】貼合せウエハを１０００℃のパイロ酸化を
したところ、０．８時間で多孔質Ｓｉ層中で２枚の基板
が完全に分離した。剥離した面を観察したところ、ウエ
ハ側面の多孔質ＳｉはＳｉＯ2に変化しているが、中央
部はほぼ元のままであった。裏面のＳｉ3Ｎ4層は除去し
てもしなくてもよい。
【０２４０】その後、第２の基板側に残った多孔質Ｓｉ
および酸化された多孔質Ｓｉ層を４９％弗酸と３０％過
酸化水素水との混合液で撹はんしながら選択エッチング
した。単結晶Ｓｉはエッチングされずに残り、単結晶Ｓ
ｉをエッチ・ストップの材料として、多孔質Ｓｉおよび
酸化された多孔質Ｓｉ層は選択エッチングされ、完全に
除去された。
【０２４１】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く、多孔質層のエッチ
ング速度との選択比は十の五乗以上にも達し、非多孔質
層におけるエッチング量（数十オングストローム程度）
は実用上無視できる膜厚減少である。
【０２４２】すなわち、Ｓｉ酸化膜上に０．１μｍの厚
みを持った単結晶Ｓｉ層が形成できた。形成された単結
晶Ｓｉ層の膜厚を面内全面について１００点を測定した
ところ、膜厚の均一性は１０１ｎｍ±３ｎｍであった。
【０２４３】さらに水素中で１１００℃で熱処理を１時
間施した。表面粗さを原子間力顕微鏡で評価したとこ
ろ、５０μｍ角の領域での平均２乗粗さはおよそ０．２
ｎｍで通常市販されているＳｉウエハと同等であった。
【０２４４】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【０２４５】同時に第１の基板側に残った多孔質Ｓｉお
よび酸化された多孔質Ｓｉ層もその後、４９％弗酸と３
０％過酸化水素水との混合液で撹はんしながら選択エッ
チングした。単結晶Ｓｉはエッチングされずに残り、単
結晶Ｓｉをエッチ・ストップの材料として、多孔質Ｓｉ
および酸化された多孔質Ｓｉ層は選択エッチングされ、
完全に除去され、再び多孔質化する工程に投入すること
ができた。
【０２４６】（実施例１６）６２５μｍの厚みを持った
比抵抗０．０１Ω・ｃｍのＰ型あるいはＮ型の６インチ
径の第１の（１００）単結晶Ｓｉ基板を用意し、ＨＦ溶
液中において陽極化成を行った。陽極化成条件は以下の
とおりであった。
【０２４７】 電流密度： ７（ｍＡ・ｃｍ-2） 陽極化成溶液： ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ＝１：１：１ 時間： １１（分） 多孔質Ｓｉの厚み： １２（μｍ） Porosity： １５（％） この基板を酸素雰囲気中４００℃で１時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。多孔質Ｓｉ上にＣＶＤ（Chemical Vapor Depositio
n）法により単結晶Ｓｉを０．１５μｍエピタキシャル
成長した。成長条件は以下の通りである。
【０２４８】ソースガス： ＳｉＨ2Ｃｌ2／Ｈ2 ガス流量： ０．５／１８０ ｌ／ｍｉｎ ガス圧力： ８０Ｔｏｒｒ 温度： ９５０℃ 成長速度： ０．３μｍ／ｍｉｎ さらに、このエピタキシャルＳｉ層表面に熱酸化により
１００ｎｍのＳｉＯ2層を形成した。
【０２４９】該ＳｉＯ2層表面と別に用意した５００ｎ
ｍのＳｉＯ2層を形成したＳｉ基板（第２の基板）の表
面とを重ね合わせ、接触させた後、貼合せウエハ側面の
１００ｎｍのＳｉＯ2層およびエピタキシャルＳｉ層を
エッチングにより剥離したところ、多孔質Ｓｉ端が現れ
た。
【０２５０】貼合せウエハを１０００℃のパイロ酸化を
したところ、１時間で多孔質Ｓｉ層中で２枚の基板が完
全に分離した。剥離した面を観察したところ、ウエハ側
面の多孔質ＳｉはＳｉＯ2に変化しているが、中央部は
ほぼ元のままであった。
【０２５１】その後、第２の基板側に残った多孔質Ｓｉ
および酸化された多孔質Ｓｉ層を４９％弗酸と３０％過
酸化水素水との混合液で撹はんしながら選択エッチング
した。単結晶Ｓｉはエッチングされずに残り、単結晶Ｓ
ｉをエッチ・ストップの材料として、多孔質Ｓｉおよび
酸化された多孔質Ｓｉ層は選択エッチングされ、完全に
除去された。
【０２５２】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く、多孔質層のエッチ
ング速度との選択比は十の五乗以上にも達し、非多孔質
層におけるエッチング量（数十オングストローム程度）
は実用上無視できる膜厚減少である。
【０２５３】すなわち、Ｓｉ酸化膜上に０．１μｍの厚
みを持った単結晶Ｓｉ層が形成できた。形成された単結
晶Ｓｉ層の膜厚を面内全面について１００点を測定した
ところ、膜厚の均一性は１０１ｎｍ±３ｎｍであった。
【０２５４】さらに水素中で１１００℃で熱処理を１時
間施した。表面粗さを原子間力顕微鏡で評価したとこ
ろ、５０μｍ角の領域での平均２乗粗さはおよそ０．２
ｎｍで通常市販されているＳｉウエハと同等であった。
【０２５５】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【０２５６】同時に第１の基板側に残った多孔質Ｓｉお
よび酸化された多孔質Ｓｉ層もその後、４９％弗酸と３
０％過酸化水素水との混合液で撹はんしながら選択エッ
チングした。単結晶Ｓｉはエッチングされずに残り、単
結晶Ｓｉをエッチ・ストップの材料として、多孔質Ｓｉ
および酸化された多孔質Ｓｉ層は選択エッチングされ、
完全に除去され、研磨した後、今度は第２の基板として
工程に投入することができた。
【０２５７】（実施例１７）６２５μｍの厚みを持った
比抵抗０．０１Ω・ｃｍのＰ型あるいはＮ型の６インチ
径の第１の（１００）単結晶Ｓｉ基板を用意し、ＨＦ溶
液中において両面陽極化成を行った。陽極化成条件は以
下のとおりであった。なお、両面陽極化成は片面１１分
で片面ずつおこなった。
【０２５８】 電流密度： ７（ｍＡ・ｃｍ-2） 陽極化成溶液： ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ＝１：１：１ 時間： １１×２（分） 多孔質Ｓｉの厚み： １２（μｍ） Porosity： １５（％） この基板を酸素雰囲気中４００℃で１時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。多孔質Ｓｉ上にＣＶＤ（Chemical Vapor Depositio
n）法により単結晶Ｓｉを０．１５μｍエピタキシャル
成長した。成長条件は以下の通りである。
【０２５９】ソースガス： ＳｉＨ2Ｃｌ2／Ｈ2 ガス流量： ０．５／１８０ ｌ／ｍｉｎ ガス圧力： ８０Ｔｏｒｒ 温度： ９５０℃ 成長速度： ０．３μｍ／ｍｉｎ さらに、このエピタキシャルＳｉ層表面に熱酸化により
１００ｎｍのＳｉＯ2層を形成した。
【０２６０】該ＳｉＯ2層表面と別に用意した５００ｎ
ｍのＳｉＯ2層を形成した２枚のＳｉ基板（第２の基
板）の表面とを重ね合わせ、接触させた後、貼合せウエ
ハ側面の１００ｎｍのＳｉＯ2層およびエピタキシャル
Ｓｉ層をエッチングにより剥離したところ、多孔質Ｓｉ
端が現れた。
【０２６１】貼合せウエハを１０００℃のパイロ酸化を
したところ、１時間で多孔質Ｓｉ層中で２枚の基板が完
全に分離した。剥離した面を観察したところ、ウエハ側
面の多孔質ＳｉはＳｉＯ2に変化しているが、中央部は
ほぼ元のままであった。
【０２６２】その後、２枚の第２の基板側に残った多孔
質Ｓｉおよび酸化された多孔質Ｓｉ層を４９％弗酸と３
０％過酸化水素水との混合液で撹はんしながら選択エッ
チングした。単結晶Ｓｉはエッチングされずに残り、単
結晶Ｓｉをエッチ・ストップの材料として、多孔質Ｓｉ
および酸化された多孔質Ｓｉ層は選択エッチングされ、
完全に除去された。
【０２６３】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く、多孔質層のエッチ
ング速度との選択比は十の五乗以上にも達し、非多孔質
層におけるエッチング量（数十オングストローム程度）
は実用上無視できる膜厚減少である。
【０２６４】すなわち、Ｓｉ酸化膜上に０．１μｍの厚
みを持った単結晶Ｓｉ層が２枚形成できた。形成された
単結晶Ｓｉ層の膜厚を面内全面について１００点を測定
したところ、膜厚の均一性は１０１ｎｍ±３ｎｍであっ
た。
【０２６５】さらに水素中で１１００℃で熱処理を１時
間施した。表面粗さを原子間力顕微鏡で評価したとこ
ろ、５０μｍ角の領域での平均２乗粗さはおよそ０．２
ｎｍで通常市販されているＳｉウエハと同等であった。
【０２６６】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【０２６７】同時に第１の基板側に残った多孔質Ｓｉお
よび酸化された多孔質Ｓｉ層もその後、４９％弗酸と３
０％過酸化水素水との混合液で撹はんしながら選択エッ
チングした。単結晶Ｓｉはエッチングされずに残り、単
結晶Ｓｉをエッチ・ストップの材料として、多孔質Ｓｉ
および酸化された多孔質Ｓｉ層は選択エッチングされ、
完全に除去され、研磨した後、今度は第２の基板の１枚
として工程に投入することができた。
【０２６８】（実施例１８）６２５μｍの厚みを持った
比抵抗１０Ω・ｃｍのＰ型あるいはＮ型の６インチ径の
第１の（１００）単結晶Ｓｉ基板を用意し、表面に熱酸
化により１００ｎｍのＳｉＯ2層を形成した。主表面に
ヘリウムイオンを加速電圧１００ｋｅＶで１×１０17／
ｃｍ2 注入した。これにより、表面下０．５μｍ付近の
深さのところにヘリウムバブルによる多孔質構造が形成
された。
【０２６９】該ＳｉＯ2層表面と別に用意した５００ｎ
ｍのＳｉＯ2層を形成したＳｉ基板（第２の基板）の表
面とを重ね合わせ、接触させた後、貼合せウエハ側面の
１００ｎｍのＳｉＯ2層およびエピタキシャルＳｉ層を
エッチングにより剥離したところ、多孔質Ｓｉ端が現れ
た。
【０２７０】貼合せウエハを１０００℃のパイロ酸化を
したところ、１時間で多孔質Ｓｉ層中で２枚の基板が完
全に分離した。剥離した面を観察したところ、ウエハ側
面の多孔質ＳｉはＳｉＯ2に変化しているが、中央部は
ほぼ元のままであった。
【０２７１】その後、第２の基板側に残った多孔質Ｓｉ
および酸化された多孔質Ｓｉ層を４９％弗酸と３０％過
酸化水素水との混合液で撹はんしながら選択エッチング
した。単結晶Ｓｉはエッチングされずに残り、単結晶Ｓ
ｉをエッチ・ストップの材料として、多孔質Ｓｉおよび
酸化された多孔質Ｓｉ層は選択エッチングされ、完全に
除去された。
【０２７２】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く、多孔質層のエッチ
ング速度との選択比は十の五乗以上にも達し、非多孔質
層におけるエッチング量（数十オングストローム程度）
は実用上無視できる膜厚減少である。
【０２７３】すなわち、Ｓｉ酸化膜上に０．５μｍの厚
みを持った単結晶Ｓｉ層が形成できた。形成された単結
晶Ｓｉ層の膜厚を面内全面について１００点を測定した
ところ、膜厚の均一性は±３％以内であった。
【０２７４】さらに水素中で１１００℃で熱処理を１時
間施した。表面粗さを原子間力顕微鏡で評価したとこ
ろ、５０μｍ角の領域での平均２乗粗さはおよそ０．２
ｎｍで通常市販されているＳｉウエハと同等であった。
【０２７５】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【０２７６】（実施例１９）６２５μｍの厚みを持った
比抵抗０．０１Ω・ｃｍのＰ型あるいはＮ型の６インチ
径の第１の（１００）単結晶Ｓｉ基板を用意し、ＨＦ溶
液中において陽極化成を行った。陽極化成条件は以下の
とおりであった。
【０２７７】 電流密度： ７（ｍＡ・ｃｍ-2） 陽極化成溶液： ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ＝１：１：１ 時間： １１（分） 多孔質Ｓｉの厚み： １２（μｍ） Porosity： １５（％） この基板を酸素雰囲気中４００℃で１時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。多孔質Ｓｉ上にＣＶＤ（Chemical VaporDepositio
n）法により単結晶Ｓｉを０．１５μｍエピタキシャル
成長した。成長条件は以下の通りである。
【０２７８】ソースガス： ＳｉＨ2Ｃｌ2／Ｈ2 ガス流量： ０．５／１８０ ｌ／ｍｉｎ ガス圧力： ８０Ｔｏｒｒ 温度： ９５０℃ 成長速度： ０．３μｍ／ｍｉｎ さらに、このエピタキシャルＳｉ層表面に熱酸化により
１００ｎｍのＳｉＯ2層を形成した。
【０２７９】該ＳｉＯ2層表面と別に用意した５００ｎ
ｍのＳｉＯ2層を形成したＳｉ基板（第２の基板）の表
面とを重ね合わせ接触させた後、±５００Ｖ、周期１０
０ｍｓｅｃのパルス電圧を印加し、より貼り合わせの強
度を強くした。さらに、貼合せウエハ側面の１００ｎｍ
のＳｉＯ2層およびエピタキシャルＳｉ層をエッチング
により剥離したところ、多孔質Ｓｉ端が現れた。
【０２８０】貼合せウエハを１０００℃のパイロ酸化を
したところ、１時間で多孔質Ｓｉ層中で２枚の基板が完
全に分離した。剥離した面を観察したところ、ウエハ側
面の多孔質ＳｉはＳｉＯ2に変化しているが、中央部は
ほぼ元のままであった。
【０２８１】その後、第２の基板側に残った多孔質Ｓｉ
および酸化された多孔質Ｓｉ層を４９％弗酸と３０％過
酸化水素水との混合液で撹はんしながら選択エッチング
をした。単結晶Ｓｉはエッチングされずに残り、単結晶
Ｓｉをエッチ・ストップの材料として、多孔質Ｓｉおよ
び酸化された多孔質Ｓｉ層は選択エッチングされ、完全
に除去された。
【０２８２】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く、多孔質層のエッチ
ング速度との選択比は十の五乗以上にも達し、非多孔質
層におけるエッチング量（数十オングストローム程度）
は実用上無視できる膜厚減少である。
【０２８３】すなわち、Ｓｉ酸化膜上に０．１μｍの厚
みを持った単結晶Ｓｉ層が形成できた。形成された単結
晶Ｓｉ層の膜厚を面内全面について１００点を測定した
ところ、膜厚の均一性は１０１ｎｍ±３ｎｍであった。
【０２８４】さらに水素中で１１００℃で熱処理を１時
間施した。表面粗さを原子間力顕微鏡で評価したとこ
ろ、５０μｍ角の領域での平均２乗粗さはおよそ０．２
ｎｍで通常市販されているＳｉウエハと同等であった。
【０２８５】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【０２８６】（実施例２０）６２５μｍの厚みを持った
比抵抗０．０１Ω・ｃｍのＰ型あるいはＮ型の６インチ
径の第１の（１００）単結晶Ｓｉ基板を用意し、ＨＦ溶
液中において陽極化成を行った。陽極化成条件は以下の
とおりであった。
【０２８７】 電流密度： ７（ｍＡ・ｃｍ-2） 陽極化成溶液： ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ＝１：１：１ 時間： １１（分） 多孔質Ｓｉの厚み： １２（μｍ） Porosity： １５（％） この基板を酸素雰囲気中４００℃で１時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。多孔質Ｓｉ上にＣＶＤ（Chemical VaporDepositio
n）法により単結晶Ｓｉを０．１５μｍエピタキシャル
成長した。成長条件は以下の通りである。
【０２８８】ソースガス： ＳｉＨ2Ｃｌ2／Ｈ2 ガス流量： ０．５／１８０ ｌ／ｍｉｎ ガス圧力： ８０Ｔｏｒｒ 温度： ９５０℃ 成長速度： ０．３μｍ／ｍｉｎ さらに、このエピタキシャルＳｉ層表面に熱酸化により
１００ｎｍのＳｉＯ2層を形成した。
【０２８９】該ＳｉＯ2層表面と別に用意した５００ｎ
ｍのＳｉＯ2層を形成したＳｉ基板（第２の基板）の表
面とを重ね合わせ、接触させた後、貼合せ基板に室温で
１０００ｋｇ／ｃｍ2の圧力を基板に垂直な方向に加
え、より貼り合わせの強度を強くした。さらに、貼合せ
ウエハ側面の１００ｎｍのＳｉＯ2層およびエピタキシ
ャルＳｉ層をエッチングにより剥離したところ、多孔質
Ｓｉ端が現れた。
【０２９０】貼合せウエハを１０００℃のパイロ酸化を
したところ、１時間で多孔質Ｓｉ層中で２枚の基板が完
全に分離した。剥離した面を観察したところ、ウエハ側
面の多孔質ＳｉはＳｉＯ2に変化しているが、中央部は
ほぼ元のままであった。
【０２９１】その後、第２の基板側に残った多孔質Ｓｉ
および酸化された多孔質Ｓｉ層を４９％弗酸と３０％過
酸化水素水との混合液で撹はんしながら選択エッチング
をした。単結晶Ｓｉはエッチングされずに残り、単結晶
Ｓｉをエッチ・ストップの材料として、多孔質Ｓｉおよ
び酸化された多孔質Ｓｉ層は選択エッチングされ、完全
に除去された。
【０２９２】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く、多孔質層のエッチ
ング速度との選択比は十の五乗以上にも達し、非多孔質
層におけるエッチング量（数十オングストローム程度）
は実用上無視できる膜厚減少である。
【０２９３】すなわち、Ｓｉ酸化膜上に０．１μｍの厚
みを持った単結晶Ｓｉ層が形成できた。形成された単結
晶Ｓｉ層の膜厚を面内全面について１００点を測定した
ところ、膜厚の均一性は１０１ｎｍ±３ｎｍであった。
【０２９４】さらに水素中で１１００℃で熱処理を１時
間施した。表面粗さを原子間力顕微鏡で評価したとこ
ろ、５０μｍ角の領域での平均２乗粗さはおよそ０．２
ｎｍで通常市販されているＳｉウエハと同等であった。
【０２９５】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【０２９６】以上説明した各実施例において、多孔質Ｓ
ｉ上のエピタキシャル成長法はＣＶＤ法の他、ＭＢＥ
法、スパッタ法、液相成長法、等多種の方法で実施で
き、ＣＶＤ法に限らない。また、多孔質Ｓｉの選択エッ
チング液も４９％弗酸と３０％過酸化水素水との混合液
に限らず、弗酸と（エチルアルコール、イソプロピルア
ルコール等の）アルコールとの混合液，バッファード弗
酸と過酸化水素水との混合液，弗酸とアルコールとの混
合液でもよく、あるいは弗酸・硝酸・酢酸の混合液のよ
うなものでも多孔質Ｓｉは、その膨大な表面積のため選
択エッチングできる。また、混合液の混合比も適宜設定
してよい。
【０２９７】他の工程についても、ここの実施例に限ら
れた条件だけでなく、さまざまな条件で実施できる。
【０２９８】
【発明の効果】以上詳述したように、本発明によれば、
多孔質Ｓｉが増速酸化することを利用し、ウエハの周辺
から多孔質Ｓｉ層の酸化を行うことにより、周辺にいく
に従って多孔質Ｓｉの体積膨張が大きくなり、あたかも
周辺から一様に多孔質Ｓｉにくさびをいれたのとおなじ
効果があり、多孔質層にのみ内圧がかかりウエハ全面に
わたり多孔質Ｓｉ層中で分割される。これにより、既に
述べたようなさまざまな課題を解決する半導体基板の作
製方法を提供する。
【０２９９】即ち、貼合わせ基体は多層構造であり外圧
により多孔質Ｓｉで剥がす方法では、強度の弱い界面や
部分的に弱い領域がある場合にはそこから剥がれてしま
う。しかし、本発明によれば、酸化という均一性に優れ
た通常のＳｉ−ＩＣプロセスの一工程を利用し、多孔質
Ｓｉの高速酸化性、多孔質Ｓｉの体積膨張、および多孔
質Ｓｉの脆弱性を複合し、多孔質Ｓｉ層にのみ内圧をか
けることができ、それにより多孔質Ｓｉ層中で制御良く
ウエハを分割することができる。
【０３００】さらに本発明の方法を用いれば、多孔質基
板を分離したあとの第１のＳｉ基体は、再利用すること
が可能である。また、この第１のＳｉ基板は強度的に使
用不可となるまで何度でも再使用することが可能であ
る。
【０３０１】本発明は、第１のＳｉ基板を除去する際
に、大面積に多孔質層を介して分離することができ、取
り去った第１のＳｉ基板は残留多孔質を除去した後、表
面平坦性が許容できないほど荒れている場合には表面平
坦化を行った後、再び第１のＳｉ基板、あるいは次の第
２の基体として再利用することが可能である。表面平坦
化処理は通常半導体プロセスで使用される研磨、エッチ
ング等の方法でもよいが、水素を含む雰囲気での熱処理
によっても構わない。この熱処理は条件を選ぶことによ
り、局所的には原子ステップが表出するほど平坦にする
ことができる。また、繰り返し第１のＳｉ基板として用
いる場合には、この第１のＳｉ基板が強度的に使用不可
となるまで何度でも再使用することが可能である。
【０３０２】本発明は、大面積に多孔質層を介して一括
して分離することができるため、第１の基板を除去し多
孔質Ｓｉ層を露出するために従来必須であった研削、研
磨、エッチング工程を省略し、工程を短縮することがで
きる。しかも、あらかじめ希ガス、水素、および、窒素
のうち少なくとも１種の元素を該多孔質層内に投影飛程
をもつようにイオン注入しておくことにより、分離する
位置を多孔質Ｓｉ層中の限定された深さのところに規定
できるので、第２の基板側にのこる多孔質層の厚みが均
一になり、選択性のそれほど良くないエッチング液でも
多孔質層を均一に除去することができる。さらに、従来
の貼り合わせ基板の作製は第１のＳｉ基板を研削やエッ
チングにより片面から順次除去していく方法を用いてい
るため、第１のＳｉ基板の両面を有効活用し支持基板に
貼り合わせることは不可能であるが、本発明によれば、
第１のＳｉ基板はその表面層以外は元のまま保持されて
いるため、第１のＳｉ基板の両面を共に主面とし、その
面にそれぞれ支持基板を貼り合わせることにより、２枚
の貼り合わせ基板を同時に１枚の第１のＳｉ基板から作
製することができ、生産性を向上することができる。も
ちろん、分離された第１のＳｉ基体は再利用することが
可能である。
【０３０３】しかも本発明は、第１のＳｉ基板を除去す
る際に、大面積に多孔質層を介して一括して分離するこ
とができるため、工程を短縮し、経済性に優れて、大面
積に渡り均一平坦な、極めて優れた結晶性を有するＳｉ
単結晶層あるいは化合物半導体単結晶層等の非多孔質薄
膜を第２の基板に歩留まり良く、移設することができ
る。すなわち、Ｓｉ単結晶層が絶縁層上に形成されたＳ
ＯＩ構造を膜厚の均一性良く、しかも、歩留まり良く得
ることができる。
【０３０４】すなわち、本発明は、経済性に優れて、大
面積に渡り均一平坦な、極めて優れた結晶性を有するＳ
ｉ単結晶基板を用いて、表面に形成されたＳｉあるいは
化合物半導体活性層を残して、その片面から該活性層ま
でを取り去り、絶縁物上に欠陥の著しく少ないＳｉ単結
晶層あるいは化合物半導体単結晶層を提供する。
【０３０５】本発明は、透明基板（光透過性基板）上に
結晶性が単結晶ウエハ並に優れたＳｉあるいは化合物半
導体単結晶層を得るうえで、生産性、均一性、制御性、
コストの面において卓越した半導体基板の作製方法を提
供する。
【０３０６】本発明の半導体基板の作製方法によれば、
選択比が抜群に優れている選択エッチングを行うことに
より、大面積に渡り均一平坦な、極めて優れた結晶性を
有するＳｉ単結晶あるいは化合物半導体単結晶を得るこ
とができる。
【０３０７】さらに、本発明の多孔質Ｓｉ層の除去は、
多孔質Ｓｉの機械的強度の低さと膨大な表面積を有する
ことから、単結晶層を研磨ストッパーとして選択研磨に
より行うことも可能となる。
【０３０８】また、本発明によれば、ＳＯＩ構造の大規
模集積回路を作製する際にも、高価なＳＯＳや、ＳＩＭ
ＯＸの代替足り得る半導体基板の作製方法を提供するこ
とができる。
【０３０９】本発明によれば、多孔質Ｓｉ上に結晶性の
良い単結晶化合物半導体層を形成でき、さらにこの半導
体層を経済性に優れている、しかも大面積の絶縁性基板
上に移し代えることが可能であり、上記問題点である格
子定数、熱膨張係数の差を十分に抑制し、良好な結晶性
を有する化合物半導体層を絶縁性基板上に形成すること
ができる。
【０３１０】本発明は、酸化による剥離前（貼合わせ前
でも良い）に貼合わせ基体の外側表面の少なくとも片側
にＳｉより熱膨張係数の小さい材料の層を形成しておく
ことにより、酸化中の温度では、Ｓｉはより膨張しやす
いことから貼合わせウエハの周辺部ではウエハを剥がす
方向に応力がはたらき、酸化によるくさび効果が生じや
すくなる。
【０３１１】また、イオン注入の際の表面に異物が存在
したりしたために注入層の未形成領域が形成されている
場合にも、多孔質層自体の機械的強度がバルクＳｉと比
べて小さいため、剥離は多孔質層中で発生するので、非
多孔質単結晶Ｓｉ層にクラックなどのダメージが及ばず
に貼り合わせた２枚の基板を分離することができる。
【０３１２】また、イオン注入領域にはゲッタリング効
果もあるため、金属不純物が存在した場合にも、イオン
注入領域に不純物をゲッタリングしたのちに貼り合わせ
た２枚の基板を分離し、イオン注入領域は除去できるの
で、不純物汚染に対しても有効である。
【０３１３】本発明は、陽極化成とイオン注入とを合わ
せて、側面のporosityを小さくし、中央部のporosityを
大きくすることにより、側面の体積膨張はより大きくそ
して中央部は強度を弱くし剥がれやすくすることも出来
る。
【図面の簡単な説明】
【図１】本発明の原理を説明するための模式的断面図で
ある。
【図２】本発明の原理を説明するための模式的断面図で
ある。
【図３】本発明の原理を説明するための模式的断面図で
ある。
【図４】本発明の工程を説明するための模式的断面図で
ある。
【図５】本発明の工程を説明するための模式的断面図で
ある。
【図６】本発明の工程を説明するための模式的断面図で
ある。
【図７】本発明の工程を説明するための模式的断面図で
ある。
【図８】本発明の工程を説明するための模式的断面図で
ある。
【図９】本発明の工程を説明するための模式的断面図で
ある。
【図１０】本発明の工程を説明するための模式的断面図
である。
【図１１】本発明の工程を説明するための模式的断面図
である。
【図１２】本発明の工程を説明するための模式的断面図
である。
【図１３】本発明の工程を説明するための模式的断面図
である。
【図１４】従来例の工程を説明するための模式的断面図
である。
【図１５】従来例の工程を説明するための模式的断面図
である。
【図１６】従来例の工程を説明するための模式的断面図
である。
【図１７】他の従来例の工程を説明するための模式的断
面図である。
【図１８】他の従来例の工程を説明するための模式的断
面図である。
【図１９】他の従来例の工程を説明するための模式的断
面図である。
【符号の説明】
１１ Ｓｉ基板 １２ 多孔質Ｓｉ １３ 非多孔質薄膜 １４ 絶縁層 １５ 第２の基板 ２１ Ｓｉ基板 ２２ 多孔質Ｓｉ ２３ 非多孔質薄膜 ２４ 第２の基板 ２５ 酸化された多孔質Ｓｉ ３１ Ｓｉ基板 ３２ 多孔質Ｓｉ ３３ 非多孔質薄膜 ３４ 第２の基板 ３５ 第２の基板 ３６ 酸化された多孔質Ｓｉ ４１ Ｓｉ基板 ４２ 多孔質Ｓｉ ４３ 単結晶薄膜 ４４ 支持基板 ４５ 絶縁層 ５１ Ｓｉ基板 ５２ 多孔質Ｓｉ ５３ 単結晶薄膜 ５４ 支持基板 ５５ 絶縁層
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/12 H01L 21/02 H01L 21/304

Claims (36)

    (57)【特許請求の範囲】
  1. 【請求項１】 非多孔質シリコン基体上に多孔質シリコ
    ン層を介して、少なくとも一層の非多孔質薄膜を有する
    第１の基体を用意する工程、 前記第１の基体と第２の基体を前記非多孔質薄膜が内側
    に位置するように貼り合わせ、貼り合わせ基体を形成す
    る工程、 及び前記貼り合わせ基体を分離する分離工程、 を含み、前記第２の基体上に前記非多孔質薄膜を有する
    半導体基板の作製方法において、 前記貼り合わせ基体の側面において前記多孔質シリコン
    層を表出させる工程、前記貼り合わせ基体を分離するた
    めに前記貼り合わせ基体を酸化する工程、 及び分離工程後に、前記第２の基体上に残った多孔質シ
    リコン及び酸化された多孔質シリコンを除去する工程、 を含むことを特徴とする半導体基板の作製方法。
  2. 【請求項２】 非多孔質シリコン基体上に多孔質シリコ
    ン層を介して、少なくとも一層の非多孔質薄膜を有し、
    かつ側面において前記多孔質シリコン層が表出している
    第１の基体を用意する工程、 前記第１の基体と第２の基体を前記非多孔質薄膜が内側
    に位置するように貼り合わせ、貼り合わせ基体を形成す
    る工程、 及び前記貼り合わせ基体を分離する分離工程、 を含み、前記第２の基体上に前記非多孔質薄膜を有する
    半導体基板の作製方法であって、 前記貼り合わせ基体を分離するために前記貼り合わせ基
    体を酸化する工程、 及び分離工程後に、前記第２の基体上に残った多孔質シ
    リコン及び酸化された多孔質シリコンを除去する工程、 を含むことを特徴とする半導体基板の作製方法。
  3. 【請求項３】 前記貼り合わせ基体から分離された前記
    第１の基体側の多孔質シリコンおよび酸化された多孔質
    シリコンを除去し、再度、貼り合わせ前の前記第１の基
    体の原材料として用いる請求項１又は請求項２に記載の
    半導体基板の作製方法。
  4. 【請求項４】 前記貼り合わせ基体から分離された前記
    第１の基体側の多孔質シリコンおよび酸化された多孔質
    シリコンを除去し、再度、貼り合わせ前の前記第２の基
    体の原材料として用いる請求項１又は請求項２に記載の
    半導体基板の作製方法。
  5. 【請求項５】 前記第１の基体の両面に、多孔質シリコ
    ン層を介して少なくとも１層の非多孔質薄膜が形成され
    ており、該両面にそれぞれ前記第２の基体を貼り合わせ
    る請求項１〜４のいずれかの請求項に記載の半導体基板
    の作製方法。
  6. 【請求項６】 前記非多孔質薄膜は単結晶シリコン膜で
    ある請求項１〜５のいずれかの請求項に記載の半導体基
    板の作製方法。
  7. 【請求項７】 前記非多孔質薄膜は酸化シリコン層と単
    結晶シリコン層とからなる請求項１〜５のいずれかの請
    求項に記載の半導体基板の作製方法。
  8. 【請求項８】 前記非多孔質薄膜は単結晶化合物半導体
    層である請求項１〜５のいずれかの請求項に記載の半導
    体基板の作製方法。
  9. 【請求項９】 前記第２の基体は、シリコン基体である
    請求項１〜４、６〜８のいずれかの請求項に記載の半導
    体基板の作製方法。
  10. 【請求項１０】 前記第２の基体は、少なくとも貼り合
    わせる面に酸化シリコン膜を有するシリコン基体である
    請求項１〜４、６〜８のいずれかの請求項に記載の半導
    体基板の作製方法。
  11. 【請求項１１】 前記第２の基体は、光透過性基体であ
    る請求項１〜４、６〜８のいずれかの請求項に記載の半
    導体基板の作製方法。
  12. 【請求項１２】 前記第１の基体の両面にそれぞれ貼り
    合わされた前記第２の基体は、シリコン基体、少なくと
    も貼り合わせる面に酸化シリコン膜を有するシリコン基
    体、光透過性基体から選ばれたものである請求項５に記
    載の半導体基板の作製方法。
  13. 【請求項１３】 前記第１の基体の一方の主面に貼り合
    わされる第２の基体と、他方の主面に貼り合わされる第
    ２の基体とは異なる材料からなる請求項１２に記載の半
    導体基板の作製方法。
  14. 【請求項１４】 前記多孔質シリコンおよび酸化された
    多孔質シリコンを除去した後に、表面平坦化処理を行な
    う請求項１〜５のいずれかの請求項に記載の半導体基板
    の作製方法。
  15. 【請求項１５】 前記表面平坦化処理は、水素を含む雰
    囲気での熱処理であることを特徴とする請求項１４に記
    載の半導体基板の作製方法。
  16. 【請求項１６】 前記多孔質シリコンおよび酸化された
    多孔質シリコンの除去は、弗酸、弗酸にアルコールおよ
    び過酸化水素水の少なくともどちらか一方を添加した混
    合液、バッファード弗酸、バッファード弗酸にアルコー
    ルおよび過酸化水素水の少なくともどちらか一方を添加
    した混合液のいずれかに浸潤させることによって、選択
    的に行われてなる請求項１〜７、９〜１５のいずれかの
    請求項に記載の半導体基板の作製方法。
  17. 【請求項１７】 前記多孔質シリコンおよび酸化された
    多孔質シリコンの除去は、化合物半導体に対して多孔質
    シリコンのエッチング速度の速いエッチング液を用い
    て、多孔質シリコンを選択的に化学エッチングすること
    によりなされる請求項８〜１５のいずれかの請求項に記
    載の半導体基板の作製方法。
  18. 【請求項１８】 前記多孔質シリコンおよび酸化された
    多孔質シリコンの除去は、前記非多孔質薄膜をストッパ
    ーとして研磨することによりなされる請求項１〜１５の
    いずれかの請求項に記載の半導体基板の作製方法。
  19. 【請求項１９】 前記第１の基体と前記第２の基体との
    貼り合わせは、基体どうしを密着させるものである請求
    項１〜１８のいずれかの請求項に記載の半導体基板の作
    製方法。
  20. 【請求項２０】 前記第１の基体と前記第２の基体との
    貼り合わせは、陽極接合、加圧、熱処理、あるいはこれ
    らの組み合わせの中から選ばれた方法により行われる請
    求項１〜１９のいずれかの請求項に記載の半導体基板の
    作製方法。
  21. 【請求項２１】 前記第１の基体と第２の基体を絶縁層
    を介して貼り合わせる請求項１〜２０のいずれかの請求
    項に記載の半導体基板の製造方法。
  22. 【請求項２２】 前記絶縁層が、前記非多孔質薄膜上に
    形成されている請求項２１に記載の半導体基板の製造方
    法。
  23. 【請求項２３】 前記第１の基体は、シリコン基体を陽
    極化成し多孔質シリコン層を形成した後、該多孔質シリ
    コン上に前記非多孔質薄膜を形成することにより得られ
    る請求項１〜２２のいずれかの請求項に記載の半導体基
    板の作製方法。
  24. 【請求項２４】 前記第１の基体は、希ガス、水素、お
    よび、窒素のうち少なくとも１種の元素をシリコン基体
    にイオン注入し、表面から所定の深さに多孔質層を形成
    することにより得られる請求項１〜７、９〜１６、１８
    〜２２のいずれかの請求項に記載の半導体基板の作製方
    法。
  25. 【請求項２５】 前記第１の基体は、シリコン基体を陽
    極化成し多孔質シリコン層を形成する工程、該多孔質シ
    リコン層の孔壁に酸化膜を形成する工程、及び前記シリ
    コン基体上に前記非多孔質薄膜を形成する工程、を含む
    工程により得られる請求項１〜２２のいずれかの請求項
    に記載の半導体基板の作製方法。
  26. 【請求項２６】 前記第１の基体は、シリコン基体を陽
    極化成し多孔質シリコン層を形成する工程、 前記多孔質シリコン層上に非多孔質薄膜を形成する工
    程、 希ガス、水素、および、窒素のうち少なくとも１種の元
    素を前記非多孔質薄膜を通して及び前記多孔質シリコン
    層中に投影飛程を持つようにイオン注入する工程、 により形成される請求項１〜２２のいずれかの請求項に
    記載の半導体基板の作製方法。
  27. 【請求項２７】 前記多孔質シリコン層が、前記非多孔
    質シリコン基体側から第１の多孔質シリコン層、該第１
    の多孔質シリコン層よりも多孔度の大きい第２の多孔質
    シリコン層、及び該第２の多孔質シリコン層よりも多孔
    度の小さい第３の多孔質シリコン層を有する請求項１〜
    ２２のいずれかの請求項に記載の半導体基板の作製方
    法。
  28. 【請求項２８】 前記多孔質シリコン層が、陽極化成に
    より形成されており、前記第２の多孔質シリコン層は、
    前記第１の多孔質シリコン層形成時の電流密度よりも大
    きい電流密度で形成されている請求項２７に記載の半導
    体基板の作製方法。
  29. 【請求項２９】 前記第２の多孔質シリコン層の厚さ
    が、前記第１の多孔質シリコン層の厚さよりも厚いこと
    を特徴とする請求項２７に記載の半導体基板の製造方
    法。
  30. 【請求項３０】 前記多孔質シリコン層内に、外周部の
    多孔度よりも中央部の多孔度が大きい領域を有する請求
    項１〜２２のいずれかの請求項に記載の半導体基板の作
    製方法。
  31. 【請求項３１】 前記陽極化成はＨＦ溶液中で行われる
    請求項２３又は請求項２５に記載の半導体基板の作製方
    法。
  32. 【請求項３２】 前記酸化が、パイロ酸化である請求項
    １〜３１のいずれかの請求項に記載の半導体基板の製造
    方法。
  33. 【請求項３３】 前記多孔質シリコン層を酸化する前
    に、前記貼り合わせ基体の外側表面の少なくとも片側に
    シリコンより熱膨脹係数の小さい材料の層を形成してお
    く請求項１〜３２のいずれかの請求項に記載の半導体基
    板の作製方法。
  34. 【請求項３４】 前記貼り合わせ基体を酸化する工程
    は、前記多孔質シリコン層を酸化する工程である請求項
    １又は請求項２に記載の半導体基板の作製方法。
  35. 【請求項３５】 非多孔質シリコン基体上に多孔質シリ
    コン層を介して、少なくとも一層の非多孔質薄膜を有す
    る第１の基体を用意する工程、 前記第１の基体と第２の基体を前記非多孔質薄膜が内側
    に位置するように貼り合わせ、貼り合わせ基体を形成す
    る工程、 及び前記貼り合わせ基体を分離する分離工程、 を含み、前記第２の基体上に前記非多孔質薄膜を有する
    半導体基板の作製方法において、 前記多孔質シリコン層の側面の多孔度が、中央部の多孔
    度よりも小さいことを特徴とする半導体基板の作製方
    法。
  36. 【請求項３６】 非多孔質シリコン基体上に、多孔質シ
    リコン層を介して、少なくとも一層の非多孔質薄膜を有
    する第１の基体と、第２の基体が貼り合わされた貼り合
    わせ基体であって、 前記多孔質シリコン層の側面の多孔度が中央部の多孔度
    よりも小さいことを特徴とする貼り合わせ基体。
JP04170996A 1994-03-10 1996-02-28 半導体基板の作製方法および貼り合わせ基体 Expired - Fee Related JP3293736B2 (ja)

Priority Applications (11)

Application Number Priority Date Filing Date Title
JP04170996A JP3293736B2 (ja) 1996-02-28 1996-02-28 半導体基板の作製方法および貼り合わせ基体
CA002198552A CA2198552C (en) 1996-02-28 1997-02-26 Fabrication process of semiconductor substrate
US08/807,604 US6294478B1 (en) 1996-02-28 1997-02-27 Fabrication process for a semiconductor substrate
EP97301334A EP0793263A3 (en) 1996-02-28 1997-02-27 Fabrication process of a semiconductor substrate
SG1997000616A SG55280A1 (en) 1996-02-28 1997-02-28 Fabrication process of semiconductor substrate
CNB971095361A CN1135601C (zh) 1996-02-28 1997-02-28 半导体衬底的制造方法
KR1019970006613A KR100238571B1 (ko) 1996-02-28 1997-02-28 반도체기판의 제조방법
TW086102704A TW333711B (en) 1996-02-28 1997-03-03 Fabrication process of semiconductor substrate
US09/840,895 US6350702B2 (en) 1996-02-28 2001-04-25 Fabrication process of semiconductor substrate
US09/933,711 US20010053607A1 (en) 1996-02-28 2001-08-22 Fabrication process of semiconductor substrate
US10/085,046 US20030087503A1 (en) 1994-03-10 2002-03-01 Process for production of semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04170996A JP3293736B2 (ja) 1996-02-28 1996-02-28 半導体基板の作製方法および貼り合わせ基体

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2002006159A Division JP2002289818A (ja) 2002-01-15 2002-01-15 半導体基板の作製方法

Publications (2)

Publication Number Publication Date
JPH09237884A JPH09237884A (ja) 1997-09-09
JP3293736B2 true JP3293736B2 (ja) 2002-06-17

Family

ID=12615961

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04170996A Expired - Fee Related JP3293736B2 (ja) 1994-03-10 1996-02-28 半導体基板の作製方法および貼り合わせ基体

Country Status (8)

Country Link
US (3) US6294478B1 (ja)
EP (1) EP0793263A3 (ja)
JP (1) JP3293736B2 (ja)
KR (1) KR100238571B1 (ja)
CN (1) CN1135601C (ja)
CA (1) CA2198552C (ja)
SG (1) SG55280A1 (ja)
TW (1) TW333711B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI821529B (zh) * 2019-03-15 2023-11-11 法商索泰克公司 用於可斷裂組件的固持裝置及用於分離該可斷裂組件之分離設備

Families Citing this family (124)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7148119B1 (en) 1994-03-10 2006-12-12 Canon Kabushiki Kaisha Process for production of semiconductor substrate
US6107213A (en) 1996-02-01 2000-08-22 Sony Corporation Method for making thin film semiconductor
US6326280B1 (en) 1995-02-02 2001-12-04 Sony Corporation Thin film semiconductor and method for making thin film semiconductor
TW374196B (en) 1996-02-23 1999-11-11 Semiconductor Energy Lab Co Ltd Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same
EP0797258B1 (en) 1996-03-18 2011-07-20 Sony Corporation Method for making thin film semiconductor, solar cell, and light emitting diode
FR2748851B1 (fr) * 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
SG55413A1 (en) * 1996-11-15 1998-12-21 Method Of Manufacturing Semico Method of manufacturing semiconductor article
US6054363A (en) * 1996-11-15 2000-04-25 Canon Kabushiki Kaisha Method of manufacturing semiconductor article
CA2220600C (en) * 1996-11-15 2002-02-12 Canon Kabushiki Kaisha Method of manufacturing semiconductor article
ATE261612T1 (de) * 1996-12-18 2004-03-15 Canon Kk Vefahren zum herstellen eines halbleiterartikels unter verwendung eines substrates mit einer porösen halbleiterschicht
CA2233096C (en) 1997-03-26 2003-01-07 Canon Kabushiki Kaisha Substrate and production method thereof
SG68035A1 (en) * 1997-03-27 1999-10-19 Canon Kk Method and apparatus for separating composite member using fluid
JP3492142B2 (ja) * 1997-03-27 2004-02-03 キヤノン株式会社 半導体基材の製造方法
US6143628A (en) * 1997-03-27 2000-11-07 Canon Kabushiki Kaisha Semiconductor substrate and method of manufacturing the same
JPH10275905A (ja) * 1997-03-31 1998-10-13 Mitsubishi Electric Corp シリコンウェーハの製造方法およびシリコンウェーハ
US6013563A (en) 1997-05-12 2000-01-11 Silicon Genesis Corporation Controlled cleaning process
US8835282B2 (en) * 1997-05-12 2014-09-16 Silicon Genesis Corporation Controlled process and resulting device
EP0995227A4 (en) * 1997-05-12 2000-07-05 Silicon Genesis Corp CONTROLLED CLEAVAGE PROCESS
US20070122997A1 (en) * 1998-02-19 2007-05-31 Silicon Genesis Corporation Controlled process and resulting device
US6686623B2 (en) 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
SG70141A1 (en) * 1997-12-26 2000-01-25 Canon Kk Sample separating apparatus and method and substrate manufacturing method
US6383890B2 (en) 1997-12-26 2002-05-07 Canon Kabushiki Kaisha Wafer bonding method, apparatus and vacuum chuck
US6306729B1 (en) 1997-12-26 2001-10-23 Canon Kabushiki Kaisha Semiconductor article and method of manufacturing the same
JPH11204452A (ja) 1998-01-13 1999-07-30 Mitsubishi Electric Corp 半導体基板の処理方法および半導体基板
DE19803013B4 (de) * 1998-01-27 2005-02-03 Robert Bosch Gmbh Verfahren zum Ablösen einer Epitaxieschicht oder eines Schichtsystems und nachfolgendem Aufbringen auf einen alternativen Träger
SG71903A1 (en) * 1998-01-30 2000-04-18 Canon Kk Process of reclamation of soi substrate and reproduced substrate
TW437078B (en) 1998-02-18 2001-05-28 Canon Kk Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof
US6540861B2 (en) * 1998-04-01 2003-04-01 Canon Kabushiki Kaisha Member separating apparatus and processing apparatus
JPH11307747A (ja) 1998-04-17 1999-11-05 Nec Corp Ｓｏｉ基板およびその製造方法
JP3500063B2 (ja) * 1998-04-23 2004-02-23 信越半導体株式会社 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
JP2000012864A (ja) * 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6271101B1 (en) 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
JP4476390B2 (ja) 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000164905A (ja) 1998-09-22 2000-06-16 Canon Inc 光電変換装置の製造方法とその製造装置
JP2000349264A (ja) * 1998-12-04 2000-12-15 Canon Inc 半導体ウエハの製造方法、使用方法および利用方法
JP4313874B2 (ja) * 1999-02-02 2009-08-12 キヤノン株式会社 基板の製造方法
US6326279B1 (en) 1999-03-26 2001-12-04 Canon Kabushiki Kaisha Process for producing semiconductor article
EP1039513A3 (en) * 1999-03-26 2008-11-26 Canon Kabushiki Kaisha Method of producing a SOI wafer
JP2001015721A (ja) * 1999-04-30 2001-01-19 Canon Inc 複合部材の分離方法及び薄膜の製造方法
JP3900741B2 (ja) * 1999-05-21 2007-04-04 信越半導体株式会社 Ｓｏｉウェーハの製造方法
US6664169B1 (en) * 1999-06-08 2003-12-16 Canon Kabushiki Kaisha Process for producing semiconductor member, process for producing solar cell, and anodizing apparatus
FR2794893B1 (fr) * 1999-06-14 2001-09-14 France Telecom Procede de fabrication d'un substrat de silicium comportant une mince couche d'oxyde de silicium ensevelie
US6653209B1 (en) * 1999-09-30 2003-11-25 Canon Kabushiki Kaisha Method of producing silicon thin film, method of constructing SOI substrate and semiconductor device
US6964732B2 (en) * 2000-03-09 2005-11-15 Interuniversitair Microelektronica Centrum (Imec) Method and apparatus for continuous formation and lift-off of porous silicon layers
AU781761B2 (en) * 2000-03-09 2005-06-09 Interuniversitair Micro-Elektronica Centrum (Imec) Method for the formation and lift-off of porous silicon layers
US6519543B1 (en) * 2000-05-09 2003-02-11 Agere Systems Inc. Calibration method for quantitative elemental analysis
FR2811807B1 (fr) * 2000-07-12 2003-07-04 Commissariat Energie Atomique Procede de decoupage d'un bloc de materiau et de formation d'un film mince
US7101772B2 (en) * 2000-12-30 2006-09-05 Texas Instruments Incorporated Means for forming SOI
FR2823596B1 (fr) * 2001-04-13 2004-08-20 Commissariat Energie Atomique Substrat ou structure demontable et procede de realisation
FR2823599B1 (fr) 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
US6956268B2 (en) 2001-05-18 2005-10-18 Reveo, Inc. MEMS and method of manufacturing MEMS
US7045878B2 (en) * 2001-05-18 2006-05-16 Reveo, Inc. Selectively bonded thin film layer and substrate layer for processing of useful devices
US6602757B2 (en) * 2001-05-21 2003-08-05 International Business Machines Corporation Self-adjusting thickness uniformity in SOI by high-temperature oxidation of SIMOX and bonded SOI
KR20040037031A (ko) * 2001-06-22 2004-05-04 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 이온 주입에 의한 고유 게터링을 갖는 실리콘 온인슐레이터 구조 제조 방법
JP2003017667A (ja) * 2001-06-29 2003-01-17 Canon Inc 部材の分離方法及び分離装置
JP2003017668A (ja) * 2001-06-29 2003-01-17 Canon Inc 部材の分離方法及び分離装置
US6875671B2 (en) 2001-09-12 2005-04-05 Reveo, Inc. Method of fabricating vertical integrated circuits
US7163826B2 (en) 2001-09-12 2007-01-16 Reveo, Inc Method of fabricating multi layer devices on buried oxide layer substrates
FR2830983B1 (fr) 2001-10-11 2004-05-14 Commissariat Energie Atomique Procede de fabrication de couches minces contenant des microcomposants
TW594947B (en) 2001-10-30 2004-06-21 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
KR100511656B1 (ko) * 2002-08-10 2005-09-07 주식회사 실트론 나노 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된나노 에스오아이 웨이퍼
TWI242796B (en) * 2002-09-04 2005-11-01 Canon Kk Substrate and manufacturing method therefor
JP2004103600A (ja) * 2002-09-04 2004-04-02 Canon Inc 基板及びその製造方法
JP2004103855A (ja) * 2002-09-10 2004-04-02 Canon Inc 基板及びその製造方法
JP2004103946A (ja) * 2002-09-11 2004-04-02 Canon Inc 基板及びその製造方法
US7176108B2 (en) 2002-11-07 2007-02-13 Soitec Silicon On Insulator Method of detaching a thin film at moderate temperature after co-implantation
FR2848336B1 (fr) * 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
US6812116B2 (en) * 2002-12-13 2004-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a wafer with strained channel layers for increased electron and hole mobility for improving device performance
FR2849269B1 (fr) * 2002-12-20 2005-07-29 Soitec Silicon On Insulator Procede de realisation de cavites dans une plaque de silicium
US20040245571A1 (en) * 2003-02-13 2004-12-09 Zhiyuan Cheng Semiconductor-on-insulator article and method of making same
JP4153325B2 (ja) * 2003-02-13 2008-09-24 株式会社ディスコ 半導体ウエーハの加工方法
JP4794810B2 (ja) * 2003-03-20 2011-10-19 シャープ株式会社 半導体装置の製造方法
FR2856844B1 (fr) 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
FR2857155B1 (fr) * 2003-07-01 2005-10-21 St Microelectronics Sa Procede de fabrication de couches contraintes de silicium ou d'un alliage de silicium-germanium
FR2857953B1 (fr) 2003-07-21 2006-01-13 Commissariat Energie Atomique Structure empilee, et procede pour la fabriquer
FR2858715B1 (fr) * 2003-08-04 2005-12-30 Soitec Silicon On Insulator Procede de detachement de couche de semiconducteur
KR20060033809A (ko) * 2003-08-04 2006-04-19 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 반도체 층 분리방법
JP2005064188A (ja) 2003-08-11 2005-03-10 Sumitomo Electric Ind Ltd 基板の回収方法および再生方法、ならびに半導体ウエハの製造方法
US8475693B2 (en) * 2003-09-30 2013-07-02 Soitec Methods of making substrate structures having a weakened intermediate layer
US20050082526A1 (en) * 2003-10-15 2005-04-21 International Business Machines Corporation Techniques for layer transfer processing
FR2861497B1 (fr) 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
US7772087B2 (en) 2003-12-19 2010-08-10 Commissariat A L'energie Atomique Method of catastrophic transfer of a thin film after co-implantation
WO2005078083A1 (en) * 2004-02-04 2005-08-25 California Institute Of Technology Ultra-smooth microfabricated pores on a planar substrate for integrated patch-clamping
JP4771510B2 (ja) * 2004-06-23 2011-09-14 キヤノン株式会社 半導体層の製造方法及び基板の製造方法
JP2006032785A (ja) * 2004-07-20 2006-02-02 Sumco Corp Ｓｏｉ基板の製造方法及びｓｏｉ基板
FR2886051B1 (fr) 2005-05-20 2007-08-10 Commissariat Energie Atomique Procede de detachement d'un film mince
FR2889887B1 (fr) 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
US7456080B2 (en) * 2005-12-19 2008-11-25 Corning Incorporated Semiconductor on glass insulator made using improved ion implantation process
FR2899378B1 (fr) 2006-03-29 2008-06-27 Commissariat Energie Atomique Procede de detachement d'un film mince par fusion de precipites
US7811900B2 (en) 2006-09-08 2010-10-12 Silicon Genesis Corporation Method and structure for fabricating solar cells using a thick layer transfer process
US8293619B2 (en) 2008-08-28 2012-10-23 Silicon Genesis Corporation Layer transfer of films utilizing controlled propagation
US9362439B2 (en) 2008-05-07 2016-06-07 Silicon Genesis Corporation Layer transfer of films utilizing controlled shear region
US8993410B2 (en) 2006-09-08 2015-03-31 Silicon Genesis Corporation Substrate cleaving under controlled stress conditions
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
EP2150493A1 (en) * 2007-04-27 2010-02-10 Board Of Regents Of The University Of Texas Porous particles and methods of making thereof
US20080277778A1 (en) 2007-05-10 2008-11-13 Furman Bruce K Layer Transfer Process and Functionally Enhanced Integrated Circuits Products Thereby
US7795111B2 (en) * 2007-06-27 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate and manufacturing method of semiconductor device
FR2925221B1 (fr) 2007-12-17 2010-02-19 Commissariat Energie Atomique Procede de transfert d'une couche mince
WO2010004944A1 (en) 2008-07-10 2010-01-14 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electronic device using the same
JP5216716B2 (ja) 2008-08-20 2013-06-19 株式会社半導体エネルギー研究所 発光装置及びその作製方法
US8330126B2 (en) 2008-08-25 2012-12-11 Silicon Genesis Corporation Race track configuration and method for wafering silicon solar substrates
JP2011003522A (ja) 2008-10-16 2011-01-06 Semiconductor Energy Lab Co Ltd フレキシブル発光装置、電子機器及びフレキシブル発光装置の作製方法
JP5478199B2 (ja) * 2008-11-13 2014-04-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2010153488A (ja) * 2008-12-24 2010-07-08 Rohm Co Ltd Ｓｏｉウエハの製造方法およびｓｏｉウエハ
US8329557B2 (en) 2009-05-13 2012-12-11 Silicon Genesis Corporation Techniques for forming thin films by implantation with reduced channeling
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
US9000442B2 (en) * 2010-01-20 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, flexible light-emitting device, electronic device, and method for manufacturing light-emitting device and flexible-light emitting device
TWI589042B (zh) * 2010-01-20 2017-06-21 半導體能源研究所股份有限公司 發光裝置，撓性發光裝置，電子裝置，照明設備，以及發光裝置和撓性發光裝置的製造方法
US20110207306A1 (en) * 2010-02-22 2011-08-25 Sarko Cherekdjian Semiconductor structure made using improved ion implantation process
TW201210058A (en) * 2010-05-12 2012-03-01 Applied Materials Inc Method of manufacturing crystalline silicon solar cells using epitaxial deposition
US8008175B1 (en) 2010-11-19 2011-08-30 Coring Incorporated Semiconductor structure made using improved simultaneous multiple ion implantation process
US8558195B2 (en) 2010-11-19 2013-10-15 Corning Incorporated Semiconductor structure made using improved pseudo-simultaneous multiple ion implantation process
US8196546B1 (en) 2010-11-19 2012-06-12 Corning Incorporated Semiconductor structure made using improved multiple ion implantation process
US9136134B2 (en) 2012-02-22 2015-09-15 Soitec Methods of providing thin layers of crystalline semiconductor material, and related structures and devices
KR102079188B1 (ko) 2012-05-09 2020-02-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 전자 기기
FR2995444B1 (fr) * 2012-09-10 2016-11-25 Soitec Silicon On Insulator Procede de detachement d'une couche
CN103904125A (zh) * 2012-12-26 2014-07-02 鸿富锦精密工业（深圳）有限公司 薄膜晶体管
CN104143496B (zh) * 2013-05-08 2016-12-28 中国科学院上海高等研究院 一种基于层转移的晶硅薄膜的制备方法
JP6107709B2 (ja) * 2014-03-10 2017-04-05 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
FR3034565B1 (fr) * 2015-03-30 2017-03-31 Soitec Silicon On Insulator Procede de fabrication d'une structure presentant une couche dielectrique enterree d'epaisseur uniforme
DE102016107557A1 (de) * 2016-04-22 2017-10-26 Nexwafe Gmbh Siliziumwafer für ein elektronisches Bauelement und Verfahren zu dessen Herstellung
US10461021B2 (en) 2017-02-28 2019-10-29 Deere & Company Electronic assembly with enhanced thermal dissipation

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950014609B1 (ko) 1990-08-03 1995-12-11 캐논 가부시끼가이샤 반도체부재 및 반도체부재의 제조방법
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
DE69334324D1 (de) 1992-01-30 2010-05-06 Canon Kk Herstellungsverfahren für Halbleitersubstrat
JP3237888B2 (ja) * 1992-01-31 2001-12-10 キヤノン株式会社 半導体基体及びその作製方法
JP3261685B2 (ja) * 1992-01-31 2002-03-04 キヤノン株式会社 半導体素子基体及びその作製方法
TW330313B (en) * 1993-12-28 1998-04-21 Canon Kk A semiconductor substrate and process for producing same
JP3257580B2 (ja) * 1994-03-10 2002-02-18 キヤノン株式会社 半導体基板の作製方法
FR2725074B1 (fr) 1994-09-22 1996-12-20 Commissariat Energie Atomique Procede de fabrication d'une structure comportant une couche mince semi-conductrice sur un substrat
JP3381443B2 (ja) 1995-02-02 2003-02-24 ソニー株式会社 基体から半導体層を分離する方法、半導体素子の製造方法およびｓｏｉ基板の製造方法
US6107213A (en) 1996-02-01 2000-08-22 Sony Corporation Method for making thin film semiconductor
US6103598A (en) * 1995-07-13 2000-08-15 Canon Kabushiki Kaisha Process for producing semiconductor substrate
EP0757377B1 (en) * 1995-08-02 2003-04-09 Canon Kabushiki Kaisha Semiconductor substrate and fabrication method for the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI821529B (zh) * 2019-03-15 2023-11-11 法商索泰克公司 用於可斷裂組件的固持裝置及用於分離該可斷裂組件之分離設備

Also Published As

Publication number Publication date
US6350702B2 (en) 2002-02-26
CA2198552A1 (en) 1997-08-28
US6294478B1 (en) 2001-09-25
US20010024876A1 (en) 2001-09-27
JPH09237884A (ja) 1997-09-09
US20010053607A1 (en) 2001-12-20
CA2198552C (en) 2002-03-26
KR970063766A (ko) 1997-09-12
TW333711B (en) 1998-06-11
KR100238571B1 (ko) 2000-01-15
SG55280A1 (en) 1998-12-21
EP0793263A3 (en) 1998-07-08
CN1135601C (zh) 2004-01-21
CN1169025A (zh) 1997-12-31
EP0793263A2 (en) 1997-09-03

Similar Documents

Publication Publication Date Title
JP3293736B2 (ja) 半導体基板の作製方法および貼り合わせ基体
JP3352340B2 (ja) 半導体基体とその製造方法
US6054363A (en) Method of manufacturing semiconductor article
US6143628A (en) Semiconductor substrate and method of manufacturing the same
JP3257624B2 (ja) 半導体部材の製造方法
US6569748B1 (en) Substrate and production method thereof
EP0843345B1 (en) Method of manufacturing a semiconductor article
US6426270B1 (en) Substrate processing method and method of manufacturing semiconductor substrate
JP3257580B2 (ja) 半導体基板の作製方法
US20030087503A1 (en) Process for production of semiconductor substrate
KR100279756B1 (ko) 반도체 물품의 제조방법
JP2000223683A (ja) 複合部材及びその分離方法、貼り合わせ基板及びその分離方法、移設層の移設方法、並びにｓｏｉ基板の製造方法
JP2000223681A (ja) 基板及びその製造方法
JP3697052B2 (ja) 基板の製造方法及び半導体膜の製造方法
JP3293767B2 (ja) 半導体部材の製造方法
JP3754818B2 (ja) 半導体基板の作製方法
JP2002118242A (ja) 半導体部材の製造方法
JP3013932B2 (ja) 半導体部材の製造方法および半導体部材
JP2002289818A (ja) 半導体基板の作製方法
JP3293766B2 (ja) 半導体部材の製造方法
JPH11329997A (ja) 貼り合わせ基材とその作製方法
JP2001291851A (ja) 半導体部材の製造方法
JPH11135761A (ja) 半導体基板の作製方法及び貼り合わせ基板及び半導体基板

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090405

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090405

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100405

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110405

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130405

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130405

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140405

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees