JP3290534B2 - パスプロテクションスイッチ装置 - Google Patents

パスプロテクションスイッチ装置

Info

Publication number
JP3290534B2
JP3290534B2 JP04808294A JP4808294A JP3290534B2 JP 3290534 B2 JP3290534 B2 JP 3290534B2 JP 04808294 A JP04808294 A JP 04808294A JP 4808294 A JP4808294 A JP 4808294A JP 3290534 B2 JP3290534 B2 JP 3290534B2
Authority
JP
Japan
Prior art keywords
path
signal
channel
alarm
signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP04808294A
Other languages
English (en)
Other versions
JPH07264222A (ja
Inventor
幹太 山本
英明 望月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP04808294A priority Critical patent/JP3290534B2/ja
Priority to GB9423142A priority patent/GB2287616B/en
Priority to US08/343,707 priority patent/US5572513A/en
Publication of JPH07264222A publication Critical patent/JPH07264222A/ja
Application granted granted Critical
Publication of JP3290534B2 publication Critical patent/JP3290534B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/14—Monitoring arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
    • H04J3/0623—Synchronous multiplexing systems, e.g. synchronous digital hierarchy/synchronous optical network (SDH/SONET), synchronisation with a pointer process
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/08—Intermediate station arrangements, e.g. for branching, for tapping-off
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
    • H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
    • H04J2203/0028—Local loop
    • H04J2203/0039—Topology
    • H04J2203/0042—Ring
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
    • H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
    • H04J2203/0057—Operations, administration and maintenance [OAM]
    • H04J2203/006—Fault tolerance and recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Small-Scale Networks (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、同期バイト多重信号の
送受信を行う伝送装置におけるパスプロテクションスイ
ッチ装置に関し、特にＳＯＮＥＴ（Synchronous Optica
l NETwork ）方式のＰＰＳＲ（Path Protection Switch
ed Ring ）を採用した伝送装置のパスプロテクションス
イッチ装置に関する。
【０００２】ＰＰＳＲは、リング状のネットワークの現
用回線と予備回線のうちから、回線状態が良好な方をパ
ス（チャネル）単位で選択することにより回線品質の確
保を図る方法であり、現在の新同期網伝送の基本となっ
ているものである。伝送信号としては、基本となる信号
（ＳＴＳ−１２，ＳＴＳ−３，ＳＴＳ−１，ＶＴ１．
５，ＶＴ２，ＶＴ３，ＶＴ６等）が時分割多重された多
重信号が使用されるが、このＰＰＳＲでは、この多重化
の元になった基本の信号毎に、現用回線または予備回線
の選択が行われる。
【０００３】
【従来の技術】図１３にＳＯＮＥＴ方式のリング状のネ
ットワークを示す。すなわち、双方向の光伝送路により
ＡＤＭ（Add Drop Multiplexer) 伝送装置１０１〜１０
４がリング状に接続され、同期バイト多重信号が互いに
送受信される。伝送装置１０１〜１０４の各内部構成は
同一であり、ここでは伝送装置１０１を代表して説明す
る。
【０００４】伝送装置１０１は線路終端装置（ＬＴＥ）
１０１ａ，１０１ｂ、パススイッチ１０１ｃ、ゲート部
１０１ｄ等から構成され、線路終端装置１０１ａは、伝
送装置１０２からの多重信号の中から、伝送装置１０１
に帰属する複数の低次群伝送装置（図示せず）に向けた
信号（ドロップ信号）だけを取り出しパススイッチ１０
１ｃへ送るとともに、残りの信号（スルー信号）を線路
終端装置１０１ｂへ送る。線路終端装置１０１ｂでは、
線路終端装置１０１ａから送られたスルー信号に、ゲー
ト部１０１ｄから送られた複数の低次群伝送装置からの
信号（アド信号）を加えて多重信号として伝送装置１０
４へ送出する。一方、伝送装置１０４から送られて多重
信号に対する線路終端装置１０１ｂおよび線路終端装置
１０１ａによる処理も上記と同様な手順により行われ
る。
【０００５】パススイッチ１０１ｃでは、主に、線路終
端装置１０１ａおよび線路終端装置１０１ｂから送られ
た両ドロップ信号のうちの回線品質の良好な方の信号を
選択し、低次群伝送装置へ伝送する。これらの両ドロッ
プ信号は同一の信号が、異なった途中の経路を介して伝
送装置１０１へ到達したものである。
【０００６】つぎに、こうした伝送装置の内部構成を示
す。図１４は、ＰＰＳＲを採用した従来の伝送装置の内
部構成を示すブロック図である。ここでは、ドロップ信
号の処理部分だけを示す。
【０００７】Ｏ／Ｅモジュール１０５，１０６が、伝送
された光信号をそれぞれ電気信号に変換し、ＤＭＵＸ１
０７，１０８が多重信号をそれぞれｎチャネル分に分離
する。ＴＳＡ（Time Slot Assignment) １０９，１１０
はそれぞれクロスコネクトを行い、ＴＳＡ１０９は各チ
ャネル向けのドロップ信号をｎ個のパススイッチ１１１
〜１１２へそれぞれ分配するとともに、ｎ個のアラーム
検出部１１３〜１１４へも分配する。同様に、ＴＳＡ１
１０は各チャネル向けのドロップ信号をｎ個のパススイ
ッチ１１１〜１１２へそれぞれ分配するとともに、ｎ個
のアラーム検出部１１５〜１１６へも分配する。
【０００８】アラーム検出部１１３〜１１４では、送ら
れたドロップ信号に含まれるアラーム情報をそれぞれ取
り出し、制御信号として対応のパススイッチ１１１〜１
１２へ送り、同様に、アラーム検出部１１５〜１１６で
も、送られたドロップ信号に含まれるアラーム情報をそ
れぞれ取り出し、制御信号として対応のパススイッチ１
１１〜１１２へ送る。各パススイッチ１１１〜１１２
は、２つのドロップ信号のうちから、アラーム制御信号
に基づいて、回線品質の良好な方を選択し、対応するチ
ャネルの低次群伝送装置へ送る。例えば、チャネル１用
のパススイッチ１１１では、ＴＳＡ１０９およびＴＳＡ
１１０から送られたチャネル１用の各ドロップ信号のう
ちから、アラーム検出部１１３およびアラーム検出部１
１５から送られた各制御信号に基づいて、回線品質の良
好な方が選択され、チャネル１の低次群伝送装置へ送ら
れる。
【０００９】
【発明が解決しようとする課題】しかし、こうした従来
の伝送装置では、パススイッチ１１１〜１１２、アラー
ム検出部１１３〜１１４、およびアラーム検出部１１５
〜１１６がそれぞれ、低次群伝送装置のチャネル数ｎだ
け備えられている必要があった。
【００１０】したがって、従来の伝送装置では、低次群
伝送装置のチャネル数が増えた場合、伝送装置の回路規
模がチャネル数に比例して増大し、それに伴い、製品コ
スト、消費電力、装置容量等の増加を招くという問題点
があった。
【００１１】また、ＰＰＳＲの仕様が変更になって、例
えばアラーム検出内容が追加になるようなことが発生し
た場合には、回路規模はその度にチャネル数倍増えると
いう問題点もあった。
【００１２】本発明はこのような点に鑑みてなされたも
のであり、パススイッチ、アラーム検出部等の回路規模
の削減を図ったパスプロテクションスイッチ装置を提供
することを目的とする。
【００１３】
【課題を解決するための手段】本発明では上記目的を達
成するために、図１に示すように、一方の経路を介して
入力する多重信号から、自伝送装置に所属する複数チャ
ネルへ向けた複数の信号だけを取り出し、それらの複数
チャネル信号を時分割多重して出力する第１の受信手段
（８）と、他方の経路を介して入力する多重信号から、
複数チャネルへ向けた複数の信号だけを取り出し、それ
らの複数チャネル信号を時分割多重して出力する第２の
受信手段（９）と、第１の受信手段（８）から出力され
た時分割多重信号と、第２の受信手段（９）から出力さ
れた時分割多重信号とから、多重したまま各同一入力タ
イミングの両チャネル信号の一方を選択して出力するパ
ススイッチ１２とを有するパスプロテクションスイッチ
装置が提供される。
【００１４】また、このパスプロテクションスイッチ装
置は、一方の経路を介して入力する多重信号の位相と、
他方の経路を介して入力する多重信号の位相とをマスタ
クロック７に基づいて一致させる位相一致手段（３，
４）をさらに有する。
【００１５】また、このパスプロテクションスイッチ装
置は、一方の経路または他方の経路を介して入力する多
重信号に含まれる情報の中から、多重信号を構成する各
チャネル信号の信号サイズを検出し、検出された各信号
サイズをパススイッチ１２へ送る信号サイズ検出手段
（５，６）をさらに有し、パススイッチ１２は、異なっ
たサイズの各チャネル信号が混在して多重化された両時
分割多重信号に対し、送られた各信号サイズに応じて両
チャネル信号の一方の選択を行い出力する。
【００１６】さらに、このパスプロテクションスイッチ
装置は、第１の受信手段（８）から出力された時分割多
重信号を構成する各チャネル信号に含まれるアラーム情
報の検出を時分割で行なってパススイッチ１２へ送る第
１のアラーム検出手段（１０）と、第２の受信手段
（９）から出力された時分割多重信号を構成する各チャ
ネル信号に含まれるアラーム情報の検出を時分割で行な
ってパススイッチ１２へ送る第２のアラーム検出手段
（１１）とをさらに有する。
【００１７】さらにまた、このパスプロテクションスイ
ッチ装置は、一方の経路または他方の経路を介して入力
する多重信号に含まれる情報の中から、多重信号を構成
する各チャネル信号の信号サイズを検出し、検出された
各信号サイズを第１のアラーム検出手段（１０）および
第２のアラーム検出手段（１１）へ送る信号サイズ検出
手段（５，６）をさらに有し、第１のアラーム検出手段
（１０）および第２のアラーム検出手段（１１）は、異
なったサイズの各チャネル信号が混在して多重化された
各両時分割多重信号に対し、送られた各信号サイズに応
じてアラーム情報の検出を時分割でそれぞれ行う。
【００１８】
【作用】以上の構成において、図１に示すように、パス
スイッチ１２は、第１の受信手段（８）から出力された
時分割多重信号と、第２の受信手段（９）から出力され
た時分割多重信号とから、多重したまま各同一入力タイ
ミングの両チャネル信号の一方を選択して出力する。
【００１９】このように多重したまま両チャネル信号の
一方を選択するには、両チャネル信号の位相が一致して
いることが前提となるため、位相がずれている場合を考
慮して、位相一致手段（３，４）を設ける。
【００２０】また、異なったサイズの各チャネル信号が
混在して多重化された時分割多重信号に対して、このパ
スプロテクションスイッチ装置を作動させるために、信
号サイズ検出手段（５，６）が、一方の経路または他方
の経路を介して入力する多重信号に含まれる情報の中か
ら、多重信号を構成する各チャネル信号の信号サイズを
検出し、検出された各信号サイズをパススイッチ１２へ
送る。パススイッチ１２は、送られた各信号サイズに応
じて両チャネル信号の一方の選択を行う。
【００２１】さらに、第１のアラーム検出手段（１０）
および第２のアラーム検出手段（１１）は、異なったサ
イズの各チャネル信号が混在して多重化された各両時分
割多重信号に対し、信号サイズ検出手段（５，６）から
送られた各信号サイズに応じてアラーム情報の検出を時
分割でそれぞれ行う。
【００２２】このように、パススイッチ１２、第１のア
ラーム検出手段（１０）、および第２のアラーム検出手
段（１１）がそれぞれ、チャネル毎の時分割制御により
作動するので、回路規模を縮小することが可能となる。
【００２３】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図１は、本発明の概要を示す伝送装置のブロック
図である。この図では、ドロップ信号の処理部分だけを
示す。
【００２４】この伝送装置の説明に先立って、この伝送
装置で扱われる多重信号について先ず説明する。この伝
送装置は、信号サイズの異なる複数のＶＴ信号を多重化
してＳＯＮＥＴのＳＴＳ−１フレームにマッピングした
多重信号を送受信する。
【００２５】図２はＳＴＳ−１のフレーム構成を示す図
である。すなわち、１フレームが９０列×９行の８１０
バイトからなり、３列×９行がＬＯＨ（Line OverHead)
に、８７列×９行がＳＰＥ（Synchronous Payload Enve
lope) に、ＳＰＥ内の１列×９行がＰＯＨ（Path OverH
ead)に割当てられている。１フレームの伝送時間は１２
５μＳであり、左の列から右の列へ、上の行から下の行
へと伝送される。ＳＰＥの伝送容量は５０．１１２Ｍｂ
／ｓである。
【００２６】ＳＰＥには、複数のＶＴ信号が多重化され
てマッピングされる。各ＶＴ信号は低次群伝送装置の各
チャネルへそれぞれ送られる信号である。ＶＴ信号には
ＶＴ１．５（１．７２８Ｍｂ／ｓ）、ＶＴ２（２．３０
４Ｍｂ／ｓ）、ＶＴ３（３．４５６Ｍｂ／ｓ）、ＶＴ６
（６．９１２Ｍｂ／ｓ）の４種類があり、ＶＴ信号はＶ
Ｔ１．５ならば４つ、ＶＴ２ならば３つ、ＶＴ３ならば
２つ、ＶＴ６ならば１つが１つのグループ（ＶＴＧ）と
なり、７つのＶＴＧがＳＰＥにマッピングされる。した
がって、１フレームには最大２８チャネル分の信号がマ
ッピングされている。１つのＶＴＧの中のＶＴ信号の種
類は同じであるが、７つのＶＴＧ間ではＶＴ信号の種類
は互いに異なり得る。
【００２７】ＬＯＨのＨ１，Ｈ２バイトには、ＳＰＥの
先頭であるＰＯＨのＪ１バイトの位置を示すポインタ情
報が格納されており、Ｊ１バイトから所定のバイト数離
れたＰＯＨの中にＨ４バイトがある。Ｈ４バイトには次
のフレームに格納されるオーバヘッド情報の種類を表す
信号が格納されており、例えば、その信号の下位２ビッ
トが「００」のときは、次のフレームのＪ１バイトに続
く格納位置に、７つのＶＴＧの各Ｖ１オーバヘッド情報
が格納されていることを示し、上記信号の下位２ビット
が「０１」のときは、次のフレームのＪ１バイトに続く
格納位置に、７つのＶＴＧの各Ｖ２オーバヘッド情報が
格納されていることを示す。
【００２８】図３はＶ１バイトおよびＶ２バイトに格納
されるオーバヘッド情報の内容を示す図である。すなわ
ち、Ｖ１バイトの第５，６ビットには対応のＶＴＧを構
成するＶＴ信号の種類に関する情報（ＶＴサイズ）が格
納され、Ｖ１バイトの第７，８ビットおよびＶ２バイト
の第１〜８ビットには対応のＶＴＧを構成するＶＴ信号
のアラーム情報が格納される。
【００２９】図１に戻って、図中、Ｏ／Ｅモジュール
１，２が、現用回線および予備回線から伝送された光信
号をそれぞれ電気信号に変換して位相調整部３，４へ出
力する。位相調整部３，４は、図４に示すように、マス
タクロック７からのマスタタイミングおよびマスタクロ
ックに基づき、各多重信号のＳＰＥのＪ１バイトの位置
を調整して、結果的に現用回線および予備回線の多重信
号のＳＰＥのＪ１バイトの両位置を一致させる。位相調
整部３，４の出力はＶＴサイズ検出部５，６へそれぞれ
送られ、ＶＴサイズ検出部５，６は、マスタクロック７
からのマスタタイミングおよびマスタクロックに基づ
き、多重信号にマッピングされているＶＴ信号の信号サ
イズ（ＶＴサイズ）をそれぞれ検出し、それらの検出さ
れたＶＴサイズをＴＳＡ８，９、アラーム検出部１０，
１１、およびパススイッチ１２へ出力する。位相調整部
３，４の詳しい構成については図５を参照して後述す
る。
【００３０】ＴＳＡ８は、送られたＶＴサイズに基づい
て、位相調整部３からＶＴサイズ検出部５を介して送ら
れた多重信号を分離してドロップチャネル信号を取り出
し、それらのドロップチャネル信号を再び時分割多重し
てパススイッチ１２およびアラーム検出部１０へ出力す
る。ＴＳＡ９もＴＳＡ８と同様な動作をする。
【００３１】アラーム検出部１０は、多重化されたドロ
ップチャネル信号に対し、送られたＶＴサイズに基づい
て各チャネル単位のアラーム検出を行い、各チャネル単
位のアラーム情報をパススイッチ１２へ送る。すなわ
ち、チャネル毎に分離してアラーム検出を行うのではな
く、多重化された信号形態のまま、アラーム検出を時分
割制御で行う。アラーム検出部１１もアラーム検出部１
０と同様な作動をする。アラーム検出部１０，１１の詳
しい構成については図６，８を参照して後述する。
【００３２】パススイッチ１２は、ＴＳＡ８，９から送
られた２つの多重化ドロップチャネル信号に対し、送ら
れたＶＴサイズおよび各チャネル単位のアラーム情報に
基づいて、各チャネル単位のパススイッチ切替えを行
い、回線品質の優れたチャネル信号だけからなる多重信
号を出力する。すなわち、チャネル毎に分離してパスス
イッチ切替えを行うのではなく、多重化された信号形態
のまま、パススイッチ切替えを時分割制御で行う。パス
スイッチ１２の詳しい構成については図１０を参照して
後述する。
【００３３】なお、マスタクロック７はラインクロック
を用いることをせず、伝送装置内の独立した発振器を用
いる。これにより、回線障害によるサービス断を防ぐこ
とができる。
【００３４】以上のように、１つのパススイッチ１２が
時分割制御で作動することによりパススイッチ切替えを
行い、また現用回線および予備回線の２つのアラーム検
出部１０，１１が時分割制御で作動することによりアラ
ーム検出を行う。したがって、回路規模がチャネル数に
無関係な伝送装置が提供される。ただし、時分割作動の
ためには、現用回線および予備回線からの多重信号の両
位相が一致している必要があり、この位相調整を位相調
整部３，４が果している。つまり、現用回線および予備
回線からの多重信号の位相位置を示す両ポインタ値は、
両回線の途中の各ノード（ＡＤＭ伝送装置）でマッピン
グされ直し、ポインタ値が変更されるので、必ずしも同
じ値を持たない。そのため、マスタクロック７に従い位
相調整部３，４が位相を揃えるようにしている。さら
に、異なったサイズの信号が混在して多重化されている
ので、それらのサイズに応じて上記の時分割制御を行う
必要があり、そのために、ＶＴサイズ検出部５，６が信
号サイズを検出してそれらをパススイッチ１２、アラー
ム検出部１０，１１等へ送っている。
【００３５】つぎに、位相調整部、アラーム検出部、お
よびパススイッチの詳細な構成について説明する。図５
は位相調整部の構成を示すブロック図である。ＳＴＳ−
１フレームのＳＰＥには最大２８チャネル分のＶＴ信号
が含まれるので、ＤＭＵＸ２１が、ＳＰＥ内のデータを
２８チャネルに分離し、２８チャネル分（♯１〜♯２
８）の処理部２２〜２４へ出力する。処理部２２〜２４
は同一構成となっているので、その１つだけを以下で説
明する。パルス発生器（ＰＧ）２５は、ＳＴＳ−１フレ
ームの先頭タイミングを示すラインタイミング（ＴＰ）
およびラインクロック（ＣＬＫ）を受け、各処理部２２
〜２４へ、各チャネルのＶＴ信号の先頭を示すタイミン
グ（ＴＰ）およびラインクロック（ＣＬＫ）を出力す
る。
【００３６】ＶバイトＤＥＴ２２ａは、送られたタイミ
ング（ＴＰ）およびラインクロック（ＣＬＫ）に基づ
き、対応のＶＴ信号内の純粋なデータのみを取り出しメ
モリ部（ＭＥＭ）２２ｂへ出力する。
【００３７】メモリ部２２ｂはＶＴ信号内の純粋データ
のみを記憶する。ＶバイトＩＮＳ２２ｃは、マスタクロ
ック７からの信号に基づいてパルス発生器２５が作成し
たクロック（ＣＬＫ）およびタイミング信号（ＴＰ）を
受け、これらに同期してメモリ部２２ｂからＶＴ信号を
読み出す。位相比較部（ＰＣ）２２ｄは、メモリ部２２
ｂの書き込みタイミングと読み出しタイミングとの位相
差を検出し、ＶバイトＩＮＳ２２ｃへ出力する。Ｖバイ
トＩＮＳ２２ｃは、メモリ部２２ｂから読み出されたＶ
Ｔ信号に対し、この位相差に従いポインタの付け替えを
行い、ＭＵＸ２８へ出力する。ＭＵＸ２８は、各処理部
２２〜２４からの同期され、ポインタの付け替えの終了
した２８チャネル分のＶＴ信号に対し時分割多重を行
い、出力する。パルス発生器２６からのクロックおよび
タイミング信号はＭＵＸ２８へ出力されるとともに、予
備側（処理部２２を現用側としたとき）の処理部へ出力
され、予備側のＶバイトＩＮＳおよびＭＵＸが現用側と
同一のクロックおよびタイミング信号によって作動し、
結果的に、現用側ＶＴ信号と予備側ＶＴ信号とが同期し
て同じ位相に調整される。
【００３８】なお、上記の処理部２２〜２４はマスタク
ロック２６に同期して作動するように構成されるが、現
用側の処理部および予備側の処理部が現用側のラインク
ロックおよびラインタイミングに同期するように構成し
てもよい。この場合には、現用側の処理部に、位相調整
を行うためのメモリ部、ＶバイトＩＮＳ、位相差検出部
が不要となる。
【００３９】図６はアラーム検出部の中の検出パルス作
成回路のブロック図である。この検出パルス作成回路
は、異なるサイズの複数のＶＴ信号が混在してマッピン
グされている多重信号において、各ＶＴ信号に含まれる
パスの異常を示すアラーム信号（Ｐath ＡＩＳ，Path A
larm Indication Signal) を、チャネル毎に分離して検
出するのではなく、多重化された信号形態のまま検出す
るためのものであり、そうしたアラーム信号が挿入され
ている位置にゲート信号となる検出パルスを作成する回
路である。ただし実際には下記に示すように、この検出
パルスは、アラーム信号が挿入されていない位置にマス
クをかける信号となっている。なお図７は、この検出パ
ルス作成回路の各部における信号波形のタイミングチャ
ートである。図７を適宜参照しながら図６の検出パルス
作成回路を説明する。
【００４０】図中、ＶＴサイズＤＥＴ３１およびＶ１タ
イミングＤＥＴ３２は図１のＶＴサイズ検出部５，６に
相当するものであり、Ｖ１タイミングＤＥＴ３２は、Ｖ
Ｔサイズが搭載されているＶ１バイトの格納位置の入力
タイミング信号を検出してＶＴサイズＤＥＴ３１へ出力
し、ＶＴサイズＤＥＴ３１は、送られたタイミング信号
に基づきＶ１バイト中のＶＴサイズを読み出して２ビッ
トの信号として出力する。このＶＴサイズとしてＶＴサ
イズＤＥＴ３１から、図７に「Ｖサイズ」と示すよう
に、例えば「１１」、「００」、「０１」、「１０」・
・・が出力される。これらは、図３によれば、「ＶＴ
１．５」、「ＶＴ６」、「ＶＴ３」、「ＶＴ２」・・・
のＶＴ信号がマッピングされていることにそれぞれ相当
する。
【００４１】これらの信号は４つのＮＡＮＤ回路３３〜
３６へ出力される。その結果ＮＡＮＤ回路３３〜３６か
らは、図７の「ＶＴ１．５ＳＥＬ」、「ＶＴ２ＳＥ
Ｌ」、「ＶＴ３ＳＥＬ」、「ＶＴ６ＳＥＬ」に示すパル
スが出力される。すなわち、これらのＮＡＮＤ回路３３
〜３６は、対応のＶＴ信号の入力に対し、「０」パルス
を出力するものである。
【００４２】パルス発生器（ＰＧ）３７は、Ｊ１バイト
の入力タイミングに基づき、端子ａ〜ｅから、図７の
「ＶＴ１．５ＥＮ」、「ＶＴ２ＥＮ」、「ＶＴ３Ｅ
Ｎ」、「ＶＴ６ＥＮ」、「Ｖ２ＥＮ」に示すパルスをそ
れぞれ出力する。Ｖ２ＥＮは、ＶＴ信号の種類に拘わら
ずアラーム信号の存在し得るタイミング位置を示すパル
スであり、ＶＴ１．５ＥＮ、ＶＴ２ＥＮ、ＶＴ３ＥＮ、
ＶＴ６ＥＮは、各ＶＴ信号においてアラーム信号が検出
され得るタイミング位置を示すパルスである。例えば、
ＶＴ１．５のＶＴ信号は、１つのＶＴＧ内に４つ含まれ
るから、それらの４つのＶＴ信号の各最初の入力におい
てアラーム検出を行う必要があり、ＶＴ１．５ＥＮのよ
うなパルスとなる。一方、ＶＴ６のＶＴ信号は、１つの
ＶＴＧ内に１つしか含まれないから、それらの１つのＶ
Ｔ信号の最初の入力に対してＶＴ６ＥＮのようなパルス
によってアラーム検出を行う。そして、ＶＴ６のＶＴ信
号のその後の入力は純粋なデータ（図７の「ＶＴサイ
ズ」に符号「Ｉ」 Information で示す）となるのでア
ラーム信号が含まれず、ＶＴ６ＥＮは高レベルに転ず
る。
【００４３】ＮＡＮＤ回路３３〜３６の出力ＶＴ１．５
ＳＥＬ、ＶＴ２ＳＥＬ、ＶＴ３ＳＥＬ、ＶＴ６ＳＥＬ、
およびパルス発生器３７の出力ＶＴ１．５ＥＮ、ＶＴ２
ＥＮ、ＶＴ３ＥＮ、ＶＴ６ＥＮ、Ｖ２ＥＮが、ＡＮＤ回
路３８〜４１へそれぞれ出力される。そして、ＡＮＤ回
路３８〜４１の出力がＡＮＤ回路４２へ入力される。し
たがって、ＡＮＤ回路４２の出力信号は、図７の「アラ
ーム検出パルス」のようになる。すなわち、ＡＮＤ回路
４２の出力信号は、符号「Ｉ」で示すＶＴ信号の純粋な
データの入力時に「１」パルスとなるものであり、この
パルス信号を用いて、アラーム信号が搭載されていない
タイミング位置に対してはマスクをかけてアラーム検出
を行わないようにし、アラーム信号が搭載されているタ
イミング位置だけでアラーム検出処理を行うようにす
る。
【００４４】図８はアラーム検出部の中のＰath ＡＩＳ
検出回路のブロック図である。このＰath ＡＩＳ検出回
路は、ノイズ等の影響があっても的確に回線に障害があ
ることをチャネル毎に判定するための回路であり、アラ
ームを連続して３回検出したときにＰath ＡＩＳ信号を
出力するものである。図９はこのＰath ＡＩＳ検出回路
の各部における信号波形のタイミングチャートである。
図９を適宜参照しながら図８のＰath ＡＩＳ検出回路を
説明する。
【００４５】図中、ＶＴサイズを送られたアラーム位置
検出部５１は、アラーム信号が搭載されているタイミン
グ位置をチャネル毎に検出し、アラーム検出部５２へ出
力する。このアラーム信号の搭載位置は、図３で示した
Ｖ１バイトの第７，８ビットおよびＶ２バイトの第１〜
８ビットの位置である。アラーム検出部５２では、入力
した時分割多重信号に対して、アラーム信号の搭載位置
からアラーム信号をチャネル毎に取り出す。すなわち、
図９の「多重信号」に示すように、２８チャネル分の信
号のうち、例えばチャネル１にアラームが発生し、これ
が連続して３回発生（Ｓ１，Ｓ２，Ｓ３）したと仮定し
た場合に、これらのアラームがアラーム検出部５２で順
次検出される。アラーム信号は、Ｖ１バイトの第７，８
ビットおよびＶ２バイトの第１〜８ビットの位置に、す
べて「１」が記載されることで示される。
【００４６】Ｗ制御部５３は、この検出されたアラーム
信号をメモリ５４へチャネル毎に書き込むための書き込
み制御部である。メモリ５４は２８チャネル分のアラー
ムを格納できる記憶装置である。すなわち、図９の「WR
ITE ADDRESS 」、「WRITE DATA♯1 」に示すように、Ｗ
制御部５３はアラーム信号Ｓ１を、チャネル１に相当す
るメモリ５４のアドレス「０」へ書き込み、これをデー
タＳ４とする。
【００４７】Ｒ／Ｗ制御部５５は、メモリ５４からチャ
ネル毎にアラームデータを読み出してＰath ＡＩＳ検出
部５８へ出力するとともに、読み出したアラームデータ
をメモリ５６へチャネル毎に書き込むための読み出し／
書き込み制御部である。メモリ５６は２８チャネル分の
アラームを格納できる記憶装置である。すなわち、チャ
ネル１でアラーム信号Ｓ２が検出されると、図９の「RE
AD ADRESS 」、「READDATA ♯1 」に示すように、Ｒ／
Ｗ制御部５５は、まず、メモリ５４のアドレス「０」の
アラームデータＳ４を読み出してアラームデータＳ５と
してＰath ＡＩＳ検出部５８へ出力する。その後、図９
の「WRITE ADDRESS 」、「WRITE DATA♯2 」に示すよう
に、Ｒ／Ｗ制御部５５はアラームデータＳ５を、チャネ
ル１に相当するメモリ５６のアドレス「０」へ書き込
み、これをデータＳ６とする。なお、このとき、Ｗ制御
部５３は、図９の「WRITE ADDRESS 」、「WRITE DATA♯
1 」に示すように、アラーム信号Ｓ２をチャネル１に相
当するメモリ５４のアドレス「０」へ書き込み、これを
データＳ７とする。
【００４８】Ｒ制御部５７は、チャネル毎にメモリ５６
からアラーム信号を読み出してＰath ＡＩＳ検出部５８
へ出力するための読み出し制御部である。すなわち、チ
ャネル１でアラーム信号Ｓ３が検出されると、図９の
「READ ADRESS 」、「READ DATA ♯2 」に示すように、
Ｒ制御部５７は、メモリ５６のアドレス「０」のアラー
ムデータＳ６を読み出してアラームデータＳ９としてＰ
ath ＡＩＳ検出部５８へ出力する。同時に、Ｒ／Ｗ制御
部５５が、メモリ５４のアドレス「０」のアラームデー
タＳ７を読み出してアラームデータＳ８としてＰath Ａ
ＩＳ検出部５８へ出力する。Ｐath ＡＩＳ検出部５８へ
は、アラーム検出部５２からアラーム信号Ｓ１〜Ｓ３が
送られており、Ｐath ＡＩＳ検出部５８はＡＮＤ回路か
らなる。したがって、Ｐath ＡＩＳ検出部５８は、アラ
ーム検出部５２からアラーム信号Ｓ３を、Ｒ／Ｗ制御部
５５からアラームデータＳ８を、Ｒ制御部５７からアラ
ームデータＳ９を送られて、Ｐath ＡＩＳ信号を出力す
る。Ｐath ＡＩＳ検出部５８は、アラーム信号Ｓ１，Ｓ
２を送られた時点では、アラームデータＳ８およびアラ
ームデータＳ９に相当する信号を送られていないので、
Ｐath ＡＩＳ信号を出力しない。すなわち、いずれかの
チャネルで３回連続してアラーム信号が発生して初めて
Ｐath ＡＩＳ信号が出力されるように構成される。
【００４９】こうした検出パルス作成回路およびＰath
ＡＩＳ検出回路を備えることにより、現用側および予備
側の各アラーム検出部は、多重化されたドロップチャネ
ル信号に対し、送られたＶＴサイズに基づいて各チャネ
ル単位のアラーム検出を行い、各チャネル単位のアラー
ム情報をパススイッチ１２へ送ることになる。
【００５０】図１０はパススイッチの内部構成図であ
る。図１において位相調整部３，４が現用側および予備
側の多重信号の位相を一致させるが、それ以降のパスス
イッチ１２までの現用側および予備側の各構成部品の特
性のばらつきにより、両多重信号の間に多少のビット位
相ズレが発生する。図１０に示すパススイッチでは、こ
の位相ズレを吸収した上で、多重化された信号形態のま
まパススイッチ切替えを時分割制御で行う。
【００５１】図中、メモリ６１，６２が現用側および予
備側の多重信号をそれぞれ記憶する。チャネルタイミン
グ発生部６３にはＶＴサイズが送られ、これに基づきチ
ャネルタイミング発生部６３がチャネル毎のタイミング
信号を発生し、パススイッチ制御部６４へ送るととも
に、メモリ６１，６２へ読み出しタイミング信号として
送る。パススイッチ制御部６４には更に、図１のアラー
ム検出部１０，１１からチャネル毎のＰath ＡＩＳ信号
が送られるとともに、制御装置からパススイッチ切替え
設定信号が送られる。このパススイッチ切替え設定信号
は、各種条件に基づいて制御装置がパススイッチの切替
えを設定する場合に発生される信号である。パススイッ
チ制御部６４は、チャネル毎のＰath ＡＩＳ信号および
パススイッチ切替え設定信号に基づき、現用側または予
備側のチャネル信号を選択し、チャネルタイミング発生
部６３からのチャネルタイミング信号に同期して制御信
号をパススイッチ部６５へ出力する。一方、メモリ６
１，６２は、チャネルタイミング発生部６３からの読み
出しタイミング信号に基づき、記憶してあった現用側お
よび予備側の多重信号をパススイッチ部６５へ出力す
る。このときのパススイッチ部６５の動作を図１１を参
照して説明する。
【００５２】図１１はパススイッチ部６５の切替え動作
を説明する図である。図中の「1-W」, 「2-W 」・・・
および「1-P 」, 「2-P 」・・・は、現用側および予備
側の各チャネルの信号を示す。
【００５３】例えば、「制御信号」に示すような制御信
号がパススイッチ制御部６４からパススイッチ部６５へ
送られると、パススイッチ部６５はその制御信号に従い
スイッチ切替えを行い、「パススイッチ出力」に示すよ
うな信号を出力することになる。
【００５４】これにより、パススイッチは、２つの多重
化ドロップチャネル信号に対し、送られたＶＴサイズお
よび各チャネル単位のアラーム情報に基づいて、各チャ
ネル単位のパススイッチ切替えを行い、回線品質の優れ
たチャネル信号だけからなる多重信号を出力することが
できる。
【００５５】図１２は、ＶＴサイズを多重信号の中に持
つのではなく、外部から設定する場合の装置の構成を示
すブロック図である。すなわち、外部端末（ＴＥＲＭ）
７１により、伝送装置の内部に設けられた制御装置（μ
−ＣＯＭ）７２に対し、ＶＴＧ♯１〜♯７の各ＶＴサイ
ズの設定を行う。制御装置７２はＶＴサイズに応じた２
ビットの信号をレジスタ７３へ出力する。パルス発生器
（ＰＧ）７４は各チャネル毎のＶＴサイズの出力すべき
タイミングにパルス信号をレジスタ７３へ出力し、レジ
スタ７３はこのパルス信号に従って、図６のＶＴサイズ
ＤＥＴ３１の出力に相当する２ビット信号を、ＮＡＮＤ
回路３３〜３６へ出力する。
【００５６】これによって、ＶＴサイズが時間的に変化
がなく、しかもＶＴサイズがＶ１バイトにより伝送され
ないタイプの多重信号を送受信する伝送装置に対しても
本発明を適用できる。
【００５７】
【発明の効果】以上説明したように本発明では、パスス
イッチ並びに現用側および予備側のアラーム検出手段
が、チャネル毎の時分割制御によりそれぞれ動作するの
で、低次群伝送装置向けのチャネル数に拘らず、パスス
イッチ並びに現用側および予備側のアラーム検出手段は
各１つ設けられればよい。したがって、回路規模を縮小
することが可能となり、それに伴い、製品コスト、消費
電力、装置容量等の低減が図られることになる。
【００５８】また、ＰＰＳＲの仕様が変更になって、例
えばアラーム検出内容が追加になるようなことが発生し
た場合にも、回路規模をチャネル数に応じて増大させる
必要はなく、この場合でも、製品コスト、消費電力、装
置容量等の低減が図られる。
【図面の簡単な説明】
【図１】本発明の概要を示す伝送装置のブロック図であ
る。
【図２】ＳＴＳ−１のフレーム構成を示す図である。
【図３】Ｖ１バイトおよびＶ２バイトに格納されるオー
バヘッド情報の内容を示す図である。
【図４】位相調整部の動作を説明する図である。
【図５】位相調整部の構成を示すブロック図である。
【図６】アラーム検出部の中の検出パルス作成回路のブ
ロック図である。
【図７】検出パルス作成回路の各部における信号波形の
タイミングチャートである。
【図８】アラーム検出部の中のＰath ＡＩＳ検出回路の
ブロック図である。
【図９】Ｐath ＡＩＳ検出回路の各部における信号波形
のタイミングチャートである。
【図１０】パススイッチの内部構成図である。
【図１１】パススイッチ部の切替え動作を説明する図で
ある。
【図１２】外部から設定する場合の装置の構成を示すブ
ロック図である。
【図１３】ＳＯＮＥＴ方式のリング状のネットワークを
示す図である。
【図１４】ＰＰＳＲを採用した従来の伝送装置の内部構
成を示すブロック図である。
【符号の説明】
１ Ｏ／Ｅモジュール ２ Ｏ／Ｅモジュール ３ 位相調整部（位相一致手段） ４ 位相調整部（位相一致手段） ５ ＶＴサイズ検出部（信号サイズ検出手段） ６ ＶＴサイズ検出部（信号サイズ検出手段） ７ マスタクロック ８ ＴＳＡ（第１の受信手段） ９ ＴＳＡ（第２の受信手段） １０ アラーム検出部（第１のアラーム検出手段） １１ アラーム検出部（第２のアラーム検出手段） １２ パススイッチ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−86348（ＪＰ，Ａ) 特開 平５−292107（ＪＰ，Ａ) 特開 平５−63698（ＪＰ，Ａ) 特開 平２−200038（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 12/00 - 12/66

Claims (11)

    (57)【特許請求の範囲】
  1. 【請求項１】 同期バイト多重信号の送受信を行う伝送
    装置におけるパスプロテクションスイッチ装置におい
    て、 一方の経路を介して入力する多重信号から、自伝送装置
    に所属する複数チャネルへ向けた複数の信号だけを取り
    出し、それらの複数チャネル信号を時分割多重して出力
    する第１の受信手段（８）と、 他方の経路を介して入力する多重信号から、前記複数チ
    ャネルへ向けた複数の信号だけを取り出し、それらの複
    数チャネル信号を時分割多重して出力する第２の受信手
    段（９）と、 前記第１の受信手段（８）から出力された時分割多重信
    号と、前記第２の受信手段（９）から出力された時分割
    多重信号とから、多重したまま各同一入力タイミングの
    両チャネル信号の一方を選択して出力するパススイッチ
    （１２）と、 を有することを特徴とするパスプロテクションスイッチ
    装置。
  2. 【請求項２】 前記一方の経路を介して入力する多重信
    号の位相と、前記他方の経路を介して入力する多重信号
    の位相とをマスタクロック（７）に基づいて一致させる
    位相一致手段（３，４）をさらに有することを特徴とす
    る請求項１記載のパスプロテクションスイッチ装置。
  3. 【請求項３】 前記パススイッチ（１２）の直前に設け
    られ、前記第１の受信手段（８）から出力された時分割
    多重信号の位相と、前記第２の受信手段（９）から出力
    された時分割多重信号の位相とを一致させる位相一致手
    段（３，４）をさらに有することを特徴とする請求項１
    記載のパスプロテクションスイッチ装置。
  4. 【請求項４】 前記一方の経路または前記他方の経路を
    介して入力する多重信号に含まれる情報の中から、前記
    多重信号を構成する各チャネル信号の信号サイズを検出
    し、前記検出された各信号サイズを前記パススイッチ
    （１２）へ送る信号サイズ検出手段（５，６）をさらに
    有し、前記パススイッチ（１２）は、異なったサイズの
    各チャネル信号が混在して多重化された両時分割多重信
    号に対し、前記送られた各信号サイズに応じて両チャネ
    ル信号の一方の選択を行い出力することを特徴とする請
    求項１記載のパスプロテクションスイッチ装置。
  5. 【請求項５】 前記一方の経路または前記他方の経路を
    介して入力する多重信号を構成する各チャネル信号の信
    号サイズを外部端末（７１）から設定し、前記設定され
    た各信号サイズを前記パススイッチ（１２）へ送る入力
    手段（７２，７３，７４）をさらに有し、前記パススイ
    ッチ（１２）は、異なったサイズの各チャネル信号が混
    在して多重化された両時分割多重信号に対し、前記送ら
    れた各信号サイズに応じて両チャネル信号の一方の選択
    を行い出力することを特徴とする請求項１記載のパスプ
    ロテクションスイッチ装置。
  6. 【請求項６】 前記第１の受信手段（８）から出力され
    た時分割多重信号を構成する各チャネル信号に含まれる
    アラーム情報の検出を時分割制御で行なって前記パスス
    イッチ（１２）へ送る第１のアラーム検出手段（１０）
    と、前記第２の受信手段（９）から出力された時分割多
    重信号を構成する各チャネル信号に含まれるアラーム情
    報の検出を時分割制御で行なって前記パススイッチ（１
    ２）へ送る第２のアラーム検出手段（１１）とをさらに
    有することを特徴とする請求項１記載のパスプロテクシ
    ョンスイッチ装置。
  7. 【請求項７】 前記一方の経路または前記他方の経路を
    介して入力する多重信号に含まれる情報の中から、前記
    多重信号を構成する各チャネル信号の信号サイズを検出
    し、前記検出された各信号サイズを前記第１のアラーム
    検出手段（１０）および前記第２のアラーム検出手段
    （１１）へ送る信号サイズ検出手段（５，６）をさらに
    有し、前記第１のアラーム検出手段（１０）および前記
    第２のアラーム検出手段（１１）は、異なったサイズの
    各チャネル信号が混在して多重化された各両時分割多重
    信号に対し、前記送られた各信号サイズに応じてアラー
    ム情報の検出を時分割制御でそれぞれ行うことを特徴と
    する請求項６記載のパスプロテクションスイッチ装置。
  8. 【請求項８】 前記一方の経路または前記他方の経路を
    介して入力する多重信号を構成する各チャネル信号の信
    号サイズを外部端末（７１）から指定し、前記指定され
    た各信号サイズを前記第１のアラーム検出手段（１０）
    および前記第２のアラーム検出手段（１１）へ送る入力
    手段（７２，７３，７４）をさらに有し、前記第１のア
    ラーム検出手段（１０）および前記第２のアラーム検出
    手段（１１）は、異なったサイズの各チャネル信号が混
    在して多重化された各時分割多重信号に対し、前記送ら
    れた各信号サイズに応じてアラーム情報の検出を時分割
    制御でそれぞれ行うことを特徴とする請求項６記載のパ
    スプロテクションスイッチ装置。
  9. 【請求項９】 前記一方の経路を介して入力する多重信
    号の位相と前記他方の経路を介して入力する多重信号の
    位相とを前記一方の経路のラインクロックに基づいて一
    致させる位相一致手段をさらに有することを特徴とする
    請求項１記載のパスプロテクションスイッチ装置。
  10. 【請求項１０】 同期バイト多重信号の送受信を行う伝
    送装置におけるパスプロテクションスイッチ装置におい
    て、 一方の経路を介して入力する多重信号から、自伝送装置
    に所属する複数チャネルへ向けた複数の信号だけを取り
    出し、それらの複数チャネル信号を時分割多重して出力
    する第１の受信手段と、 他方の経路を介して入力する多重信号から、前記複数チ
    ャネルへ向けた複数の信号だけを取り出し、それらの複
    数チャネル信号を時分割多重して出力する第２の受信手
    段と、 前記一方の経路を介して入力する多重信号の位相と、前
    記他方の経路を介して入力する多重信号の位相とをマス
    タクロックに基づいて一致させる位相一致手段と、 前記第１の受信手段から出力された時分割多重信号と、
    前記第２の受信手段から出力された時分割多重信号とを
    入力し、各チャネル毎に、該チャネル毎のアラーム情報
    に応じて一方の時分割多重信号を選択して出力するパス
    スイッチと、 を有することを特徴とするパスプロテクションスイッチ
    装置。
  11. 【請求項１１】 同期バイト多重信号の送受信を行う伝
    送装置におけるパスプロテクションスイッチ装置におい
    て、 一方の経路を介して入力する多重信号から、自伝送装置
    に所属する複数チャネルへ向けた複数の信号だけを取り
    出し、それらの複数チャネル信号を時分割多重して出力
    する第１の受信手段と、 他方の経路を介して入力する多重信号から、前記複数チ
    ャネルへ向けた複数の信号だけを取り出し、それらの複
    数チャネル信号を時分割多重して出力する第２ の受信手
    段と、 前記第１の受信手段から出力された時分割多重信号の位
    相と、前記第２の受信手段から出力された時分割多重信
    号の位相とを一致させる位相一致手段と、 前記位相一致手段を介して入力する第１の受信手段から
    出力された時分割多重信号とを入力し、各チャネル毎
    に、該チャネル毎のアラーム情報に応じて一方の時分割
    多重信号を選択して出力するパススイッチと、 を有することを特徴とするパスプロテクションスイッチ
    装置。
JP04808294A 1994-03-18 1994-03-18 パスプロテクションスイッチ装置 Expired - Fee Related JP3290534B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP04808294A JP3290534B2 (ja) 1994-03-18 1994-03-18 パスプロテクションスイッチ装置
GB9423142A GB2287616B (en) 1994-03-18 1994-11-16 Path protection switching device
US08/343,707 US5572513A (en) 1994-03-18 1994-11-22 Path protection switching device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04808294A JP3290534B2 (ja) 1994-03-18 1994-03-18 パスプロテクションスイッチ装置

Publications (2)

Publication Number Publication Date
JPH07264222A JPH07264222A (ja) 1995-10-13
JP3290534B2 true JP3290534B2 (ja) 2002-06-10

Family

ID=12793413

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04808294A Expired - Fee Related JP3290534B2 (ja) 1994-03-18 1994-03-18 パスプロテクションスイッチ装置

Country Status (3)

Country Link
US (1) US5572513A (ja)
JP (1) JP3290534B2 (ja)
GB (1) GB2287616B (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3442180B2 (ja) * 1995-02-23 2003-09-02 富士通株式会社 アド・ドロップ・マルチプレクス装置
JP3479926B2 (ja) * 1996-03-06 2003-12-15 富士通株式会社 Ａｄｍ装置
US6122538A (en) * 1997-01-16 2000-09-19 Acuson Corporation Motion--Monitoring method and system for medical devices
US6728205B1 (en) 1997-02-19 2004-04-27 Massachusetts Institute Of Technology Method and apparatus for automatic protection switching
US6047331A (en) * 1997-02-19 2000-04-04 Massachusetts Institute Of Technology Method and apparatus for automatic protection switching
JP2000134246A (ja) * 1998-10-26 2000-05-12 Fujitsu Ltd 伝送装置
US6690644B1 (en) 1999-02-17 2004-02-10 Zhone Technologies, Inc. Mechanism for 1:1, 1+1, and UPSR path-switched protection switching
US6594232B1 (en) 1999-06-02 2003-07-15 Marconi Communications, Inc. Transmitter-based path protection switching in a ring network
US6724781B1 (en) 1999-08-23 2004-04-20 Marconi Communications, Inc. System and method for packet transport in a ring network
JP2001217796A (ja) * 2000-01-31 2001-08-10 Fujitsu Ltd 無瞬断切り替え装置及びネットワークシステム
JP3779543B2 (ja) * 2000-12-20 2006-05-31 株式会社日立コミュニケーションテクノロジー 伝送装置におけるパスサイズ制御方法及びオペレーションシステム
US6952395B1 (en) 2001-06-01 2005-10-04 Calix Networks, Inc. Optical network restoration
US7035294B2 (en) * 2001-06-04 2006-04-25 Calix Networks, Inc. Backplane bus
US7006497B2 (en) * 2001-06-04 2006-02-28 Calix Networks, Inc. Traffic merging system
JP4168701B2 (ja) * 2002-08-21 2008-10-22 日本電気株式会社 位相調整装置及びそれに用いる位相調整方法並びにそのプログラム
US20060188260A1 (en) * 2005-02-22 2006-08-24 Positron Networks Pni Inc. Robust service delivery node and method therefor

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4434485A (en) * 1980-11-13 1984-02-28 Rockwell International Corporation Drop and insert channel bank with reduced channel units
JPS57157661A (en) * 1981-03-25 1982-09-29 Hitachi Ltd Transmission line switching system
US4468767A (en) * 1981-12-07 1984-08-28 Coastcom Drop-and-insert multiplex digital communications system
US4835763A (en) * 1988-02-04 1989-05-30 Bell Communications Research, Inc. Survivable ring network
US5159595A (en) * 1988-04-08 1992-10-27 Northern Telecom Limited Ring transmission system
JP2564375B2 (ja) * 1988-09-28 1996-12-18 株式会社日立製作所 分岐挿入型多重変換装置
US4964095A (en) * 1989-05-12 1990-10-16 Alcatel Na, Inc. Data communication bypass apparatus and method
IT1230400B (it) * 1989-06-15 1991-10-21 Italtel Spa Stazione radio base per un sistema radiomobile digitale impiegante la tecnica di frequency hopping.
JP2784080B2 (ja) * 1990-05-09 1998-08-06 富士通株式会社 リングネットワーク及びその障害復旧方法並びにリングネットワークに用いられるノード
US5311501A (en) * 1991-03-15 1994-05-10 Fujitsu Limited Routing system for linear add-drop multiplexer
GB2253973B (en) * 1991-03-22 1995-06-07 Plessey Telecomm Multiplex data ring transmission
US5265096A (en) * 1991-07-03 1993-11-23 Transwitch Corporation Sonet alarm indication signal transmission method and apparatus
CA2076238C (en) * 1991-08-21 1997-12-30 Yoshihide Kuroda Sonet transmission signal processing method and sonet transmission signal processing apparatus
US5278824A (en) * 1992-06-02 1994-01-11 At&T Bell Laboratories Dual hubbing in a bidirectional line-switched ring transmission system
US5282200A (en) * 1992-12-07 1994-01-25 Alcatel Network Systems, Inc. Ring network overhead handling method

Also Published As

Publication number Publication date
GB9423142D0 (en) 1995-01-04
GB2287616B (en) 1998-08-19
GB2287616A (en) 1995-09-20
JPH07264222A (ja) 1995-10-13
US5572513A (en) 1996-11-05

Similar Documents

Publication Publication Date Title
JP3290534B2 (ja) パスプロテクションスイッチ装置
US6034947A (en) Cross connection system for time-division multiplexed signal
US5471476A (en) Synchronous payload pointer processing system in digital data transmission network
US7639673B2 (en) Method and apparatus for SDH/SONET frame alignment
US5271001A (en) Synchronous terminal station system
JP3429307B2 (ja) 同期デジタル遠隔通信システムにおけるエラスティックバッファ方法及び装置
JP3161911B2 (ja) 回線切替方法及び回線切替装置
JPH07135673A (ja) クロスコネクト装置
JPH1028102A (ja) Ｓｄｈ伝送方式におけるポインタ処理装置
EP0543327B1 (en) A synchronous optical multiplexing system
US5325354A (en) Synchronous terminal station receiving system
US7940651B2 (en) Momentary-disconnection-free switching device
US7031351B2 (en) Serial data mapping apparatus for synchronous digital hierarchy
US7016344B1 (en) Time slot interchanging of time slots from multiple SONET signals without first passing the signals through pointer processors to synchronize them to a common clock
JP3818884B2 (ja) 伝送装置
KR100439216B1 (ko) 동기식 전송시스템의 채널 스위치의 읽기/쓰기 어드레스생성장치 및 그 방법
US6763038B1 (en) Light transmission equipment
JP4190972B2 (ja) Ｓｄｈ伝送装置
US20090161698A1 (en) Method and apparatus for data processing
JP2976732B2 (ja) 同期光多重化装置
KR0153688B1 (ko) 동기식 전송장치에 있어서 dram을 이용한 tu신호 정렬장치
KR100205014B1 (ko) 동기식 다중화 구조에서 브이씨-11와 티유지-2의 통합기능 실현장치
KR100399413B1 (ko) 동기식 디지털 계위 전송 시스템의 고계위 신호 연결 장치
JP2000041012A (ja) ポインタ処理装置及びポインタ処理方法並びにデータ処理装置及びデータ処理方法
JPH0758753A (ja) インタフェース回路

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020312

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080322

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090322

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100322

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100322

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110322

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110322

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120322

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees