JP3278296B2 - Method for manufacturing liquid crystal display array - Google Patents

Method for manufacturing liquid crystal display array

Info

Publication number
JP3278296B2
JP3278296B2 JP16150194A JP16150194A JP3278296B2 JP 3278296 B2 JP3278296 B2 JP 3278296B2 JP 16150194 A JP16150194 A JP 16150194A JP 16150194 A JP16150194 A JP 16150194A JP 3278296 B2 JP3278296 B2 JP 3278296B2
Authority
JP
Japan
Prior art keywords
substrate
forming
liquid crystal
single crystal
display array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16150194A
Other languages
Japanese (ja)
Other versions
JPH0829807A (en
Inventor
雄三 大土井
昭裕 渡辺
博之 村井
俊典 岩佐
和久 高橋
宗人 熊谷
久敏 来住
博文 浪崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP16150194A priority Critical patent/JP3278296B2/en
Publication of JPH0829807A publication Critical patent/JPH0829807A/en
Application granted granted Critical
Publication of JP3278296B2 publication Critical patent/JP3278296B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は、液晶ディスプレイま
たは投射型プロジェクタのライトバルブ等に用いられる
液晶表示アレイの製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a liquid crystal display array used for a liquid crystal display or a light valve of a projection type projector.

【0002】[0002]

【従来の技術】以前は、液晶ディスプレイまたは投写型
プロジェクタのライトバルブ等に、画素毎にアモルファ
スSi(以下a−Si)または多結晶Si(以下Pol
y−Si)からなる薄膜トランジスタ(以後TFT)を
設け、このスイッチング動作により画素電極に電圧を印
加して液晶を駆動するというアクティブマトリックス方
式の液晶表示アレイが、高画質が得られるという点で多
く使用されていた(以下、液晶表示アレイとは透過型液
晶表示アレイの事を指すものとする)。そして、主に直
視型液晶ディスプレイには、大面積ガラス基板にトラン
ジスタが形成できるa−SiTFTが、投写型プロジェ
クタのライトバルブには、小面積な石英基板に小型で高
性能なトランジスタが形成できるPoly−SiTFT
が用いられていた。しかし、これらTFTの形成には、
透明で絶縁体のガラスまたは石英基板が使用されている
ため、単結晶Si基板用の通常の半導体製造装置やプロ
セス条件をそのまま使用することができないという問題
点があった。
2. Description of the Related Art Previously, amorphous Si (hereinafter a-Si) or polycrystalline Si (hereinafter abbreviated as Pol) was used for a liquid crystal display or a light valve of a projection type projector for each pixel.
An active matrix type liquid crystal display array in which a thin film transistor (hereinafter referred to as a TFT) made of y-Si) is provided and a voltage is applied to a pixel electrode to drive a liquid crystal by this switching operation is often used because high image quality can be obtained. (Hereinafter, the liquid crystal display array refers to a transmissive liquid crystal display array). An a-Si TFT capable of forming a transistor on a large-area glass substrate is mainly used for a direct-view liquid crystal display, and a Poly-capable element capable of forming a small and high-performance transistor on a small-area quartz substrate is used for a light valve of a projection type projector. -Si TFT
Was used. However, in forming these TFTs,
Since a transparent or insulating glass or quartz substrate is used, there has been a problem that ordinary semiconductor manufacturing equipment and process conditions for a single crystal Si substrate cannot be used as they are.

【0003】また、HDTVに代表されるように画面の
高精細化が進んでおり、現在は周辺回路として画面の周
囲に専用ICを取付ける場合が多いが、画素ピッチが小
さくなると取付けが困難になり、周辺回路も同じ基板上
に形成できることが望ましいとされていた。
[0003] In addition, as the definition of the screen has been advanced as represented by the HDTV, a dedicated IC is often mounted around the screen as a peripheral circuit at present, but when the pixel pitch is small, the mounting becomes difficult. It has been desired that peripheral circuits can be formed on the same substrate.

【0004】図12(a)、(b)は、例えば文献IE
DM89−7.3 P165〜P168や特開平2−1
54232号公報に示された従来の液晶表示アレイの一
画素を示す断面図と平面図である。図12(a)におい
て、101、104、105はSiO2からなる分離絶
縁膜102の上に形成されたPoly−Siからなるチ
ャネル、ソース、ドレインであり、2はチャネル101
の上に形成されたSi34、SiO2等からなるゲート
絶縁膜、3はAl、Ta、Cr、Si等からなるゲート
電極、9、10はAl、Ta、Cr、Si等からなるソ
ース、ドレイン電極である。6は分離絶縁膜102の上
に形成されたITOからなる保持容量電極であり、7は
その保持容量電極6の上に形成されたSi34、SiO
2等からなる保持容量膜、8はその保護容量膜7の上に
形成されたITOからなる透明画素電極、11はこれら
の素子表面全体を保護するSi34、SiO2等からな
る保護膜である。15はガラス、石英等からなる透明支
持基板であり、有機接着剤等からなる接合層14により
分離絶縁膜102に接合されている。
FIGS. 12A and 12B show, for example, the document IE
DM89-7.3 P165 to P168 and JP-A-2-1
FIG. 1 is a cross-sectional view and a plan view illustrating one pixel of a conventional liquid crystal display array disclosed in Japanese Patent No. 54232. In FIG. 12A, reference numerals 101, 104, and 105 denote channels, sources, and drains made of Poly-Si formed on an isolation insulating film 102 made of SiO 2.
A gate insulating film made of Si 3 N 4 , SiO 2 or the like formed on the gate electrode, a gate electrode 3 made of Al, Ta, Cr, Si, etc., and a source 9, 10 made of Al, Ta, Cr, Si, etc. , A drain electrode. Reference numeral 6 denotes a storage capacitor electrode made of ITO formed on the isolation insulating film 102, and reference numeral 7 denotes Si 3 N 4 , SiO 2 formed on the storage capacitor electrode 6.
A storage capacitor film made of 2 or the like, 8 is a transparent pixel electrode made of ITO formed on the protection capacitor film 7, and 11 is a protection film made of Si 3 N 4 , SiO 2 or the like for protecting the entire element surface. It is. Reference numeral 15 denotes a transparent support substrate made of glass, quartz, or the like, which is bonded to the isolation insulating film 102 by a bonding layer 14 made of an organic adhesive or the like.

【0005】図12(b)において、A−A’は図13
(a)の断面線を示している。保持容量電極6は、透明
なITOで形成されているので開口率に影響がなく、大
きさも透明画素電極8とほぼ同じ大きさにしているが、
保持容量電極6が不透明なAl、Ta、Cr等の金属か
らなる場合には、大きさを必要最小限にして開口率の低
下を押さえる必要がある。
[0005] In FIG. 12B, AA 'corresponds to FIG.
The cross-sectional line of FIG. Since the storage capacitor electrode 6 is formed of transparent ITO, it does not affect the aperture ratio, and the size is almost the same as the size of the transparent pixel electrode 8.
When the storage capacitor electrode 6 is made of an opaque metal such as Al, Ta, or Cr, it is necessary to minimize the size to suppress a decrease in the aperture ratio.

【0006】次に、製造方法について説明する。図13
(a)〜(f)は従来の液晶表示アレイの製造方法を示
す断面図である。図13(a)は、単結晶Si基板1上
に熱酸化膜からなる分離絶縁層102を形成し、さらに
TFTとなるPoly−Siのチャネル101を形成す
る工程である。
Next, a manufacturing method will be described. FIG.
(A)-(f) is sectional drawing which shows the manufacturing method of the conventional liquid crystal display array. FIG. 13A shows a step of forming an isolation insulating layer 102 made of a thermal oxide film on a single-crystal Si substrate 1 and further forming a Poly-Si channel 101 to be a TFT.

【0007】図13(b)は、通常のLSIプロセスで
画素部のPoly−SiTFTと透明画素電極8、保持
容量電極6、保持容量膜7、保護膜11を形成する工程
であり、この時、同時に周辺回路も形成する。
FIG. 13B shows a process of forming a Poly-Si TFT and a transparent pixel electrode 8, a storage capacitor electrode 6, a storage capacitor film 7, and a protective film 11 in a pixel portion by a normal LSI process. At the same time, a peripheral circuit is formed.

【0008】図13(c)は、上述の素子形成面にSi
等の支持基板13を、有機接着剤等からなる接合層12
で接合する工程である。
FIG. 13C shows that the above-mentioned element formation surface is made of Si.
The support substrate 13 such as
This is the step of bonding.

【0009】図13(d)は、単結晶Si基板1の裏面
を分離絶縁膜102まで、研削、研磨、エッチングで除
去する工程である。この時、分離絶縁膜102があるた
め、単結晶Si基板1の精度の良い薄膜化が可能になっ
ている。
FIG. 13D shows a step of removing the back surface of the single crystal Si substrate 1 to the isolation insulating film 102 by grinding, polishing, and etching. At this time, the isolation insulating film 102 allows the single crystal Si substrate 1 to be thinned with high accuracy.

【0010】図13(e)は、上述の単結晶Si基板1
の裏面にガラス等からなる透明な支持基板15を有機接
着剤等からなる接合層14で接合する工程である。
FIG. 13E shows the single crystal Si substrate 1 described above.
Is a step of bonding a transparent support substrate 15 made of glass or the like to the back surface of the substrate with a bonding layer 14 made of an organic adhesive or the like.

【0011】図13(f)は、支持基板13、接合層1
2を除去する工程であり、接合層12はO2プラズマエ
ッチングで除去する。この液晶表示アレイを、液晶をは
さんで透明導体の付いた対向基板と組み合わることで液
晶表示装置が完成する。
FIG. 13F shows the supporting substrate 13 and the bonding layer 1.
In this step, the bonding layer 12 is removed by O 2 plasma etching. The liquid crystal display device is completed by combining this liquid crystal display array with a counter substrate having a transparent conductor with liquid crystal interposed therebetween.

【0012】以上のように、上述の製造方法では、画素
のスイッチング素子やその周辺回路素子であるPoly
−SiTFTの形成を単結晶Si基板上で同時に行い、
それを透明な基板に転載する方法をとっているので、従
来の半導体製造装置やプロセス条件が適用でき、周辺回
路一体型の液晶表示アレイを形成することができる。
As described above, in the above-described manufacturing method, the switching element of the pixel and the peripheral circuit element Poly
-Simultaneously form the Si TFT on the single crystal Si substrate,
Since the method is transferred to a transparent substrate, a conventional semiconductor manufacturing apparatus and process conditions can be applied, and a liquid crystal display array integrated with peripheral circuits can be formed.

【0013】[0013]

【発明が解決しようとする課題】上述のように従来の液
晶表示アレイの製造方法では、単結晶Si基板がトラン
ジスタ形成材料として利用されておらず、単結晶Si基
板から形成されるトランジスタ(以後MOSトランジス
タ)の移動度が1000cm2/V・Sと、Poly−
SiTFTの移動度100cm2/V・Sやa−SiT
FTの移動度の1cm2/V・Sに比べて10〜100
倍程度高く、再現性や信頼性の面においても優れている
にもかかわらず、単結晶Si基板が充分に活かされてい
ないという問題点があったし、また、今後の画素の高精
細化、高性能化に対応して、その周辺回路はより高速に
動作する必要性が生じてくるが、現在のTFTの性能で
は将来の高速動作に十分対応できなくなるという問題点
があった。
As described above, in the conventional method of manufacturing a liquid crystal display array, a single crystal Si substrate is not used as a transistor forming material, and a transistor (hereinafter referred to as a MOS) formed from a single crystal Si substrate is not used. Transistor) has a mobility of 1000 cm2 / VS
Mobility of SiTFT 100cm2 / V · S or a-SiT
10 to 100 compared to FT mobility of 1 cm2 / VS
Despite being about twice as high and excellent in terms of reproducibility and reliability, there was a problem that the single crystal Si substrate was not sufficiently utilized. In response to higher performance, the peripheral circuits need to operate at higher speed. However, there is a problem that the current TFT performance cannot sufficiently cope with future high-speed operation.

【0014】さらに、単結晶Si基板上に、MOSトラ
ンジスタや画素電極等を形成することは、通常の半導体
製造装置やプロセス条件では可能であるが、単結晶Si
基板自体が不透明であり、液晶表示アレイとして使用す
るためには、画素電極部をも含めて基板を透明にする必
要があり、これらの手段が確立されていないという問題
点があった。
Further, it is possible to form a MOS transistor, a pixel electrode, and the like on a single-crystal Si substrate using ordinary semiconductor manufacturing equipment and process conditions.
The substrate itself is opaque, and in order to use it as a liquid crystal display array, it is necessary to make the substrate transparent including the pixel electrode portion, and there has been a problem that these means have not been established.

【0015】この発明は、このような問題点を解決する
ためになされたものであり、通常の半導体製造装置やプ
ロセス条件が適用でき、画素のスイッチング素子やその
周辺回路素子をMOSトランジスタで構成する液晶表示
アレイの製造方法を提供することを目的としている。
The present invention has been made in order to solve such a problem, and a general semiconductor manufacturing apparatus and process conditions can be applied. A switching element of a pixel and its peripheral circuit element are constituted by MOS transistors. It is an object of the present invention to provide a method for manufacturing a liquid crystal display array.

【0016】[0016]

【課題を解決するための手段】この発明の請求項1に係
る液晶表示アレイの製造方法は、単結晶Si基板に溝を
形成する工程と、前記溝にガラスを充填する工程と、前
記単結晶Si基板にMOSトランジスタを形成する工程
と、前記ガラス充填部に透明画素電極を形成する工程
と、前記単結晶Si基板裏面を前記ガラス充填部が露出
するまで除去する工程と、前記単結晶Si基板裏面に透
明支持基板を接合する工程とを含むものである。
According to a first aspect of the present invention, there is provided a method of manufacturing a liquid crystal display array , wherein a groove is formed in a single crystal Si substrate.
Forming and filling the grooves with glass;
Forming a MOS transistor on the single crystal Si substrate
Forming a transparent pixel electrode in the glass-filled portion
And the glass-filled portion exposes the back surface of the single-crystal Si substrate
And removing the transparent substrate through the single crystal Si substrate.
And joining the bright support substrate .

【0017】[0017]

【0018】この発明の請求項2に係る液晶表示アレイ
の製造方法は、単結晶Si基板に溝を形成する工程と、
前記溝にガラスを充填する工程と、前記単結晶Si基板
にMOSトランジスタを形成する工程と、前記MOSト
ランジスタの形成面に透明支持基板を接合する工程と、
前記単結晶Si基板裏面を前記ガラス充填部が露出する
まで除去する工程と、前記単結晶Si基板裏面の前記ガ
ラス充填部に透明画素電極を形成する工程とを含むもの
である。
According to a second aspect of the present invention, there is provided a method of manufacturing a liquid crystal display array, comprising the steps of: forming a groove in a single crystal Si substrate;
Filling the groove with glass, forming a MOS transistor on the single-crystal Si substrate, and bonding a transparent support substrate to a surface on which the MOS transistor is formed;
Removing a back surface of the single crystal Si substrate until the glass filling portion is exposed; and forming a transparent pixel electrode in the glass filling portion on the back surface of the single crystal Si substrate.

【0019】この発明の請求項3に係る液晶表示アレイ
の製造方法は、単結晶Si基板に溝を形成する工程と、
前記溝にガラスを充填する工程と、前記ガラス充填部に
透明支持基板を接合する工程と、前記単結晶Si基板裏
面を前記ガラス充填部が露出するまで除去する工程と、
前記単結晶Si基板にMOSトランジスタを形成する工
程と、前記ガラス充填部に透明画素電極を形成する工程
とを含むものである。
According to a third aspect of the present invention, there is provided a method for manufacturing a liquid crystal display array, comprising the steps of: forming a groove in a single crystal Si substrate;
A step of filling the groove with glass, a step of bonding a transparent support substrate to the glass filling part, and a step of removing the back surface of the single crystal Si substrate until the glass filling part is exposed,
Forming a MOS transistor on the single-crystal Si substrate; and forming a transparent pixel electrode on the glass-filled portion.

【0020】この発明の請求項4に係る液晶表示アレイ
の製造方法は、単結晶Si基板の内部にSiに比べてエ
ッチング速度の小さいエッチングストッパ層を形成する
工程と、前記エッチングストッパ層上部の単結晶Si部
分にMOSトランジスタを形成する工程と、前記MOS
トランジスタ形成部以外の単結晶Siの一部分をエッチ
ングストッパ層まで除去して溝を形成する工程と、前記
溝に透明画素電極を形成する工程と、前記素子形成面に
透明支持基板を接合する工程と、前記単結晶Si基板裏
面を前記エッチングストッパ層まで除去する工程とを含
むものである。
According to a fourth aspect of the present invention, there is provided a method for manufacturing a liquid crystal display array, comprising the steps of: forming an etching stopper layer having a lower etching rate than Si inside a single crystal Si substrate; Forming a MOS transistor in a crystalline Si portion;
Removing a portion of the single-crystal Si other than the transistor formation portion to the etching stopper layer to form a groove, forming a transparent pixel electrode in the groove, and bonding a transparent support substrate to the element formation surface; Removing the back surface of the single crystal Si substrate up to the etching stopper layer.

【0021】この発明の請求項5に係る液晶表示アレイ
の製造方法は、単結晶Si基板の内部にSiに比べてエ
ッチング速度の小さいエッチングストッパ層を形成する
工程と、前記エッチングストッパ層上部の単結晶Si部
分にMOSトランジスタを形成する工程と、透明画素電
極を形成する工程と、前記素子形成面に透明支持基板を
接合する工程と、前記Si基板裏面を前記エッチングス
トッパ層まで除去する工程と、前記透明画素電極部のエ
ッチングストッパ層と単結晶Si部分を除去する工程と
を含むものである。
According to a fifth aspect of the present invention, there is provided a method of manufacturing a liquid crystal display array, comprising: forming an etching stopper layer having a lower etching rate than Si inside a single crystal Si substrate; Forming a MOS transistor in a crystalline Si portion, forming a transparent pixel electrode, bonding a transparent support substrate to the element forming surface, and removing the back surface of the Si substrate to the etching stopper layer; Removing the etching stopper layer and the single-crystal Si portion of the transparent pixel electrode portion.

【0022】この発明の請求項6に係る液晶表示アレイ
の製造方法は、請求項4又は請求項5の液晶表示アレイ
の製造方法において、単結晶Si基板の内部にSiに比
べてエッチング速度の小さいエッチングストッパ層を形
成する工程を、B、O、Nのイオン注入により行うもの
である。
According to a sixth aspect of the present invention, in the method of manufacturing a liquid crystal display array according to the fourth or fifth aspect , the etching rate in the single crystal Si substrate is lower than that of Si. The step of forming the etching stopper layer is performed by ion implantation of B, O, and N.

【0023】この発明の請求項7に係る液晶表示アレイ
の製造方法は、単結晶Si基板に溝を形成する工程と、
前記溝にSiに比べてエッチング速度の小さいエッチン
グストッパ層を形成する工程と、前記溝以外の単結晶S
i部分にMOSトランジスタを形成する工程と、前記溝
に透明画素電極を形成する工程と、前記素子形成面に透
明支持基板を接合する工程と、前記単結晶Si基板裏面
を前記エッチングストッパ層まで除去する工程とを含む
ものである。
According to a seventh aspect of the present invention, there is provided a method of manufacturing a liquid crystal display array, comprising the steps of: forming a groove in a single crystal Si substrate;
Forming an etching stopper layer having an etching rate lower than that of Si in the groove;
forming a MOS transistor in the i-portion, forming a transparent pixel electrode in the groove, bonding a transparent support substrate to the element forming surface, and removing the back surface of the single crystal Si substrate to the etching stopper layer And the step of performing.

【0024】この発明の請求項8に係る液晶表示アレイ
の製造方法は、単結晶Si基板にMOSトランジスタを
形成する工程と、透明画素電極を形成する工程と、前記
単結晶Si基板を裏面より薄膜化する工程と、透明支持
板を接合する工程と、前記透明画素電極部の単結晶Si
基板を除去して空洞を形成する工程と、前記空洞に透明
封止剤を充填する工程とを含むものである。
According to a eighth aspect of the present invention, there is provided a method of manufacturing a liquid crystal display array, comprising the steps of: forming a MOS transistor on a single crystal Si substrate; forming a transparent pixel electrode; Forming a transparent support plate, and a step of bonding a single crystal Si of the transparent pixel electrode portion.
The method includes a step of forming a cavity by removing the substrate, and a step of filling the cavity with a transparent sealing agent.

【0025】この発明の請求項9に係る液晶表示アレイ
の製造方法は、単結晶Si基板にMOSトランジスタを
形成する工程と、透明画素電極を形成する工程と、前記
単結晶Si基板を裏面より薄膜化する工程と、対向電極
となる透明導体付きの透明支持基板を接合する工程と、
前記透明画素電極部の単結晶Si基板を除去して空洞を
形成する工程と、前記空洞に液晶を注入する工程とを含
むものである。
According to a ninth aspect of the present invention, there is provided a method of manufacturing a liquid crystal display array, comprising the steps of: forming a MOS transistor on a single-crystal Si substrate; forming a transparent pixel electrode; And the step of joining a transparent support substrate with a transparent conductor to be a counter electrode,
The method includes a step of forming a cavity by removing the single crystal Si substrate of the transparent pixel electrode portion, and a step of injecting liquid crystal into the cavity.

【0026】この発明の請求項10に係る液晶表示アレ
イの製造方法は、請求項8又は請求項9の液晶表示アレ
イの製造方法において、前記透明画素電極と前記単結晶
Si基板との間にエッチング液を導く犠牲層を設ける工
程を含むものである。
According to a tenth aspect of the present invention, in the method for manufacturing a liquid crystal display array according to the eighth or ninth aspect , etching is performed between the transparent pixel electrode and the single crystal Si substrate. The method includes a step of providing a sacrificial layer for guiding a liquid.

【0027】この発明の請求項11に係る液晶表示アレ
イの製造方法は、請求項10の液晶表示アレイの製造方
法において、MOSトランジスタは、単結晶Si基板を
用いて形成され、前記透明画素電極は、透明画素電極部
の単結晶部分の除去部から液晶が注入されて形成され、
前記単結晶Si基板が液晶セル厚を規定する対向基板と
のギャップスペーサかまたは画素分離壁とされているも
のである。
According to the eleventh aspect of the present invention, there is provided a method of manufacturing a liquid crystal display array according to the tenth aspect.
In the method, the MOS transistor uses a single crystal Si substrate.
The transparent pixel electrode is formed using a transparent pixel electrode portion.
Liquid crystal is injected from the removed part of the single crystal part of
The single-crystal Si substrate may be a gap spacer with respect to a counter substrate defining a liquid crystal cell thickness or a pixel separation wall.

【0028】[0028]

【作用】この発明の請求項1に係る液晶表示アレイの製
造方法では、単結晶Si基板に溝を形成してガラスを充
填し、そのガラス充填部に透明画素電極を形成している
ため、単結晶Si基板の薄膜化後に、MOSトランジス
タが形成された単結晶Si部と透明画素電極が形成され
たガラス充填部を分離できる。
The liquid crystal display array according to claim 1 of the present invention is manufactured.
In the fabrication method, a groove is formed in a single-crystal Si substrate and filled with glass.
And a transparent pixel electrode is formed in the glass filling part
Therefore, after the thinning of the single crystal Si substrate, the MOS transistor
A single-crystal Si part with a transparent pixel electrode
Glass filling part can be separated.

【0029】[0029]

【0030】この発明の請求項2に係る液晶表示アレイ
の製造方法では、請求項1の液晶表示アレイの製造方法
と同様、単結晶Si基板に溝を形成してガラスを充填
し、そのガラス充填部に透明画素電極を形成しているた
め、単結晶Si基板の薄膜化後に、MOSトランジスタ
が形成された単結晶Si部と透明画素電極が形成された
ガラス充填部を分離できる。
In the method of manufacturing a liquid crystal display array according to a second aspect of the present invention, similarly to the method of manufacturing a liquid crystal display array of the first aspect , a groove is formed in a single crystal Si substrate to fill the glass, and the glass is filled. Since the transparent pixel electrode is formed in the portion, the single crystal Si portion in which the MOS transistor is formed and the glass filling portion in which the transparent pixel electrode is formed can be separated after thinning the single crystal Si substrate.

【0031】この発明の請求項3に係る液晶表示アレイ
の製造方法では、請求項1又は請求項2の液晶表示アレ
イの製造方法と同様、単結晶Si基板に溝を形成してガ
ラスを充填し、そのガラス充填部に透明画素電極を形成
しているため、単結晶Si基板の薄膜化後に、MOSト
ランジスタが形成された単結晶Si部と透明画素電極が
形成されたガラス充填部を分離できる。
In the method of manufacturing a liquid crystal display array according to a third aspect of the present invention, similarly to the method of manufacturing a liquid crystal display array of the first or second aspect , a groove is formed in a single crystal Si substrate and glass is filled. Since the transparent pixel electrode is formed in the glass-filled portion, the single-crystal Si portion where the MOS transistor is formed and the glass-filled portion where the transparent pixel electrode is formed can be separated after the thinning of the single crystal Si substrate.

【0032】この発明の請求項4に係る液晶表示アレイ
の製造方法では、単結晶Si基板内にSiに比べてエッ
チング速度の小さいエッチングストッパ層を形成し、そ
のエッチングストッパ層上部の単結晶Si部分にMOS
トランジスタを形成して、それ以外の部分をエッチング
ストッパ層まで除去し溝を形成しているため、単結晶S
i基板を薄膜化する際、膜厚を精度の良く制御できる。
In the method of manufacturing a liquid crystal display array according to a fourth aspect of the present invention, an etching stopper layer having a lower etching rate than that of Si is formed in a single crystal Si substrate, and a single crystal Si portion above the etching stopper layer is formed. MOS
Since a transistor is formed and the remaining portion is removed to the etching stopper layer to form a groove, the single crystal S
When thinning the i-substrate, the film thickness can be controlled with high accuracy.

【0033】この発明の請求項5に係る液晶表示アレイ
の製造方法では、単結晶Si基板内にSiに比べてエッ
チング速度の小さいエッチングストッパ層を形成し、そ
のエッチングストッパ層上部の単結晶Si部分にMOS
トランジスタと透明画素電極を形成しているため、透明
支持基板接合後に、透明画素電極を形成する部分のSi
を精度良く除去できる。
In the method of manufacturing a liquid crystal display array according to a fifth aspect of the present invention, an etching stopper layer having a lower etching rate than that of Si is formed in a single crystal Si substrate, and a single crystal Si portion above the etching stopper layer is formed. MOS
Since the transistor and the transparent pixel electrode are formed, after bonding the transparent support substrate, the portion of the Si where the transparent pixel electrode is to be formed is formed.
Can be accurately removed.

【0034】この発明の請求項6に係る液晶表示アレイ
の製造方法では、B、O、Nのイオン注入により、単結
晶Si基板の内部にSiに比べてエッチング速度の小さ
いエッチングストッパ層を形成することができる。
In the method for manufacturing a liquid crystal display array according to a sixth aspect of the present invention, an etching stopper layer having a lower etching rate than that of Si is formed inside a single crystal Si substrate by ion implantation of B, O, and N. be able to.

【0035】この発明の請求項7に係る液晶表示アレイ
の製造方法では、単結晶Si基板に溝を形成し、その溝
にSiに比べてエッチング速度の小さいエッチングスト
ッパ層と透明画素電極を形成しているため、透明支持基
板接合後に、単結晶Si基板の膜厚を精度良く制御でき
る。
In the method of manufacturing a liquid crystal display array according to a seventh aspect of the present invention, a groove is formed in a single crystal Si substrate, and an etching stopper layer having a lower etching rate than Si and a transparent pixel electrode are formed in the groove. Therefore, the thickness of the single-crystal Si substrate can be accurately controlled after joining the transparent support substrate.

【0036】この発明の請求項8に係る液晶表示アレイ
の製造方法では、単結晶Si基板を薄膜化した後、透明
支持基板を接合し、透明画素電極部の単結晶Siを除去
して空洞を形成し、その空洞に透明封止剤を充填してい
るため、画素部を透明にできる。
In the method for manufacturing a liquid crystal display array according to the eighth aspect of the present invention, after the single crystal Si substrate is thinned, the transparent support substrate is joined, and the single crystal Si of the transparent pixel electrode portion is removed to form a cavity. Since the pixel portion is formed and the cavity is filled with a transparent sealing agent, the pixel portion can be made transparent.

【0037】この発明の請求項9に係る液晶表示アレイ
の製造方法では、単結晶Si基板を薄膜化した後、対向
電極となる透明導体付きの透明支持基板を接合し、透明
画素電極部の単結晶Siを除去して空洞を形成し、その
空洞に液晶を注入しているため、画素部が透明な液晶表
示アレイを形成できる。
In a method of manufacturing a liquid crystal display array according to a ninth aspect of the present invention, after a single-crystal Si substrate is thinned, a transparent support substrate with a transparent conductor serving as a counter electrode is joined to form a single pixel of the transparent pixel electrode portion. Since a cavity is formed by removing crystal Si and liquid crystal is injected into the cavity, a liquid crystal display array having a transparent pixel portion can be formed.

【0038】この発明の請求項10に係る液晶表示アレ
イの製造方法では、請求項8又は請求項9の液晶表示ア
レイの製造方法において、透明画素電極と単結晶Si基
板との間にエッチング液を導く犠牲層を設けたため、透
明画素電極部の単結晶Siを精度良く除去できる。
According to a tenth aspect of the present invention, in the method for manufacturing a liquid crystal display array according to the eighth or ninth aspect , an etching solution is provided between the transparent pixel electrode and the single crystal Si substrate. Since the guiding sacrifice layer is provided, single crystal Si in the transparent pixel electrode portion can be accurately removed.

【0039】この発明の請求項11に係る液晶表示アレ
イの製造方法では、請求項10の液晶表示アレイの製造
方法において、単結晶Si基板を、液晶セル厚を規定す
る対向基板とのギャップスペーサ、または、画素分離壁
に使用しているため、新たにギャップスペーサを設ける
必要がなく、また、隣接画素間の画素電極からの電界干
渉を防止できる。
[0039] In the method of manufacturing a liquid crystal display array according to claim 11 of the present invention, the production of liquid crystal display array according to claim 10
In the method, a single-crystal Si substrate is used as a gap spacer for the liquid crystal cell thickness and a counter substrate for defining the thickness of the liquid crystal cell, or as a pixel separation wall. Electric field interference from the pixel electrode can be prevented.

【0040】[0040]

【実施例】【Example】

実施例1.図1(a)、(b)は、それぞれこの発明の
一実施例を示す断面図と平面図である。図1(a)にお
いて、1はチャネル領域を含む単結晶Si基板であり、
この単結晶Si基板1上にMOSトランジスタが形成さ
れており、2はSi34、SiO2等からなるMOSト
ランジスタのゲート絶縁膜、3はSi、Al、Mo、T
i、W、Ta、Cr、Cu等からなるMOSトランジス
タのゲート電極、4、5はP、B、As等の不純物を単
結晶Si基板1に注入して形成されたMOSトランジス
タのソース、ドレイン領域、9、10はSi、Al、M
o、Ti、W、Ta、Cr、Cu等からなるMOSトラ
ンジスタのソース、ドレイン電極である。30は上述の
MOSトランジスタに隣接して形成され、Si熱酸化膜
等からなるバリヤ膜20によって分離されたガラスであ
り、このガラス30の上に、透明なITO等からなる保
持容量電極6、Si34、SiO2、Al23、Ta2
5等からなる保持容量膜7、ITO等からなる透明画素
電極8が順に積層されて、保持容量素子が形成されてい
る。11はSi34、SiO2、Al23、Ta25
からなるMOSトランジスタと保持容量素子表面の保護
膜、14はアクリル、エポキシ等の透明な有機接着剤か
らなる単結晶Si基板1の裏面とバリヤ層20の表面に
形成された接合層であり、この接合層14を介して、M
OSトランジスタが形成された単結晶Si基板1と透明
画素電極8が形成されたガラス30が、透明支持基板1
5に接合されている。
Embodiment 1 FIG. 1A and 1B are a sectional view and a plan view, respectively, showing an embodiment of the present invention. In FIG. 1A, reference numeral 1 denotes a single crystal Si substrate including a channel region;
A MOS transistor is formed on this single crystal Si substrate 1. Reference numeral 2 denotes a gate insulating film of a MOS transistor made of Si 3 N 4 , SiO 2, etc., and 3 denotes Si, Al, Mo, T
Gate electrodes of MOS transistors made of i, W, Ta, Cr, Cu, etc., and source and drain regions of MOS transistors formed by injecting impurities such as P, B, As, etc. into the single crystal Si substrate 1 , 9, and 10 are Si, Al, M
These are the source and drain electrodes of a MOS transistor made of o, Ti, W, Ta, Cr, Cu, or the like. Reference numeral 30 denotes a glass formed adjacent to the MOS transistor described above and separated by a barrier film 20 made of a Si thermal oxide film or the like. On this glass 30, a storage capacitor electrode 6 made of a transparent ITO or the like is formed. 3 N 4 , SiO 2 , Al 2 O 3 , Ta 2 O
The storage capacitor film 7 made of 5 and the like and the transparent pixel electrode 8 made of ITO and the like are sequentially laminated to form a storage capacitor element. 11 is a MOS transistor made of Si 3 N 4 , SiO 2 , Al 2 O 3 , Ta 2 O 5 or the like and a protective film on the surface of the storage capacitor element, and 14 is a single crystal Si made of a transparent organic adhesive such as acryl or epoxy. A bonding layer formed on the back surface of the substrate 1 and the surface of the barrier layer 20.
The single crystal Si substrate 1 on which the OS transistor is formed and the glass 30 on which the transparent pixel electrode 8 is formed are formed on the transparent support substrate 1.
5.

【0041】図1(b)において、A−A’は図1
(a)の断面線を示している。本実施例では、保持容量
電極6は透明なITOで形成されているため開口率に影
響はなく、その大きさも透明画素電極8とほぼ同じ大き
さにしているが、もし保持容量電極6が不透明なAl、
Ta、Cr等の金属から形成されている場合には、大き
さも必要最小限の大きさにして開口率の低下を押さえる
必要がある。また、接着層14、ガラス30は透明とし
ているが、必ずしも完全無色透明を意味するものではな
く、赤、緑、青色に着色されていても良い。この場合、
カラー液晶表示装置を作製する際の、カラーフィルター
を新たに設ける必要をなくすることも可能である。
In FIG. 1B, AA ′ corresponds to FIG.
The cross-sectional line of FIG. In this embodiment, since the storage capacitor electrode 6 is formed of transparent ITO, there is no influence on the aperture ratio, and the size is almost the same as the transparent pixel electrode 8. However, if the storage capacitor electrode 6 is opaque. Al,
When formed from a metal such as Ta or Cr, the size must be minimized to suppress a decrease in aperture ratio. Although the adhesive layer 14 and the glass 30 are transparent, they do not necessarily mean completely colorless and transparent, and may be colored red, green, and blue. in this case,
When a color liquid crystal display device is manufactured, it is possible to eliminate the need to newly provide a color filter.

【0042】次に、上述の液晶表示アレイの製造方法に
ついて説明する。図2(a)〜(h)は、本実施例の液
晶表示アレイの製造方法の断面図を示したものである。
図2(a)は、単結晶Si基板1に研削、エッチング等
により溝を形成して、表面に熱酸化、CVD等によりS
iO2からなるバリア膜20を形成する工程であり、バ
リア膜20は、上述の溝に充填するガラス内の不純物が
単結晶Si基板1に拡散するのを防ぐ。
Next, a method for manufacturing the above-described liquid crystal display array will be described. 2A to 2H are cross-sectional views illustrating a method of manufacturing a liquid crystal display array according to the present embodiment.
FIG. 2A shows that a groove is formed in the single-crystal Si substrate 1 by grinding, etching, or the like, and the surface is formed by thermal oxidation, CVD, or the like.
This is a step of forming the barrier film 20 made of iO 2 , and the barrier film 20 prevents impurities in the glass filling the above-described trench from diffusing into the single-crystal Si substrate 1.

【0043】図2(b)は、上述の溝に例えばSi−B
−O等の800℃以上の高耐熱性を有する高融点ガラス
30を堆積、充填する工程であり、このガラス30に
は、後工程のMOSトランジスタ形成工程に耐える得る
ガラスを選択する必要がある。
FIG. 2B shows that, for example, Si-B
This is a step of depositing and filling a high melting point glass 30 having a high heat resistance of 800 ° C. or higher such as —O, and it is necessary to select a glass that can withstand a MOS transistor forming step in a later step.

【0044】図2(c)は、上述のガラス30の表面を
研削、研磨して、単結晶Si基板1の基板面が露出する
まで除去する工程であり、この工程によりガラス30が
充填された単結晶Si基板1が得られる。
FIG. 2C shows a step of grinding and polishing the surface of the above-mentioned glass 30 until the surface of the single crystal Si substrate 1 is exposed, and the glass 30 is filled by this step. A single crystal Si substrate 1 is obtained.

【0045】図2(d)は、通常の半導体製造装置、プ
ロセス条件を用いて、上述の単結晶Si基板1の露出部
にMOSトランジスタを形成し、ガラス30の上に透明
画素電極等を形成する工程であり、MOSトランジスタ
のゲート絶縁膜2は950℃以上で形成した熱酸化膜を
使用する方が再現性、信頼性の点で優れている。また、
図中では保護膜11は平坦化されたものを示したが、有
機接着材、低融点ガラス等を使用する場合にはこの限り
ではない。
FIG. 2D shows that a MOS transistor is formed on the exposed portion of the single crystal Si substrate 1 and a transparent pixel electrode and the like are formed on the glass 30 by using a normal semiconductor manufacturing apparatus and process conditions. The use of a thermal oxide film formed at 950 ° C. or higher for the gate insulating film 2 of the MOS transistor is more excellent in reproducibility and reliability. Also,
Although the protective film 11 is shown as flattened in the drawing, this is not the case when an organic adhesive, low melting point glass, or the like is used.

【0046】図2(e)は、上述の素子形成面側にS
i、石英、ガラス等からなる支持基板13を、アクリ
ル、エポキシ等の有機接着剤からなる接合層12で接合
する工程であり、接合方法としては、他に陽極接合、半
田接合、低融点ガラス接合等があるが、本製造方法では
後工程でこの接合層12と支持基板13を除去するの
で、除去し易い有機接着剤を使用することが望ましい。
FIG. 2 (e) shows that the S
i, a support substrate 13 made of quartz, glass, or the like is joined by a joining layer 12 made of an organic adhesive such as acrylic or epoxy. Other joining methods include anodic joining, solder joining, and low-melting glass joining. However, in this manufacturing method, since the bonding layer 12 and the support substrate 13 are removed in a later step, it is desirable to use an organic adhesive which is easily removed.

【0047】図2(f)は、単結晶Si基板1の裏面を
バリヤ膜20とガラス30の透明溝部が露出するまでエ
ッチングまたは研削、研磨する工程であり、この工程に
おいて、特にCMP(Chemical and Mechanical Polish
ing:化学的機械研磨)を用いると、精度の良い単結晶
Si基板1の薄膜化が行える。
FIG. 2F shows a step of etching, grinding, or polishing the back surface of the single-crystal Si substrate 1 until the transparent grooves of the barrier film 20 and the glass 30 are exposed. In this step, in particular, CMP (Chemical and Chemical) processes are performed. Mechanical Polish
ing: chemical mechanical polishing), the single crystal Si substrate 1 can be thinned with high accuracy.

【0048】図2(g)は、上述の単結晶Si基板1の
裏面に石英、ガラス、プラスチック等からなる透明支持
基板15を、アクリル、エポキシ等の透明な有機接着剤
からなる接合層14で接合する工程であり、接合方法と
しては他に陽極接合、低融点ガラス接合等があるが、こ
こでは接合層14が透明であることが必要条件になる。
FIG. 2 (g) shows a transparent support substrate 15 made of quartz, glass, plastic or the like on the back surface of the above-mentioned single crystal Si substrate 1 with a bonding layer 14 made of a transparent organic adhesive such as acryl or epoxy. This is a bonding step, and other bonding methods include anodic bonding and low-melting glass bonding. Here, the necessary condition is that the bonding layer 14 is transparent.

【0049】図2(h)は、上述の支持基板13、接合
層12を保護膜11が露出するまで除去する工程であ
り、接合層12は溶剤やO2プラズマエッチング等によ
り除去することができる。以上の工程により、液晶表示
アレイが完成する。
FIG. 2H shows a step of removing the support substrate 13 and the bonding layer 12 until the protective film 11 is exposed. The bonding layer 12 can be removed by a solvent, O 2 plasma etching or the like. . Through the above steps, a liquid crystal display array is completed.

【0050】実施例2.図3(a)、(b)は、上述の
実施例1の製造方法により形成される他の液晶表示アレ
イの断面図を示したものである。図3(a)、(b)
は、光リーク電流を防止するためにMOSトランジスタ
の上部と下部に遮光膜を設けた例である。図3(a)
は、MOSトランジスタの保護膜11の上と、単結晶S
i基板1の裏面に遮光膜90、91を設けたものであ
り、図3(b)は保護膜11の上と、透明支持基板15
の上に遮光膜90、92を設けたものである。遮光膜9
0、91、92は遮光性があるものであれば、絶縁体で
も導体でも無機物でも有機物でも構わないが、MOSト
ランジスタの寄生容量を少なくする点と、MOSトラン
ジスタの短絡を防止する点を考慮すると絶縁体が望まし
い。遮光性のある絶縁体としては、無機物では黒色Pr
MnO3、有機物では黒色素の入った樹脂が挙げられ
る。なお、以下の実施例でも遮光膜は本実施例と同様に
適用できる。
Embodiment 2 FIG. FIGS. 3A and 3B are cross-sectional views of another liquid crystal display array formed by the manufacturing method of the first embodiment. FIG. 3 (a), (b)
Is an example in which light-shielding films are provided on the upper and lower portions of a MOS transistor in order to prevent a light leak current. FIG. 3 (a)
Are formed on the protection film 11 of the MOS transistor and the single crystal S
The light shielding films 90 and 91 are provided on the back surface of the i-substrate 1. FIG.
And light-shielding films 90 and 92 are provided thereon. Light shielding film 9
As long as 0, 91, and 92 have a light-shielding property, they may be insulators, conductors, inorganic substances, or organic substances. However, in consideration of reducing the parasitic capacitance of the MOS transistor and preventing short-circuiting of the MOS transistor. An insulator is preferred. As an insulator having a light-shielding property, black Pr
MnO 3 and an organic substance include a resin containing a black pigment. In the following embodiments, the light shielding film can be applied in the same manner as in this embodiment.

【0051】実施例3.図4(a)〜(b)は、他の液
晶表示アレイの製造方法を示す断面図である。図4
(a)までの製造工程は、上述の実施例1の図2(a)
〜(f)までの工程と同様であるが、その形状は実施例
1の図2(f)の形状を上下反転したものになってい
る。そして、14はアクリル、エポキシ等の透明な有機
接着剤からなる接合層で、15は石英、ガラス、プラス
チック等からなる透明な支持基板である。
Embodiment 3 FIG. FIGS. 4A and 4B are cross-sectional views illustrating a method for manufacturing another liquid crystal display array. FIG.
The manufacturing process up to (a) is the same as that shown in FIG.
2 to (f), but the shape is obtained by inverting the shape of FIG. Reference numeral 14 denotes a bonding layer made of a transparent organic adhesive such as acrylic or epoxy, and reference numeral 15 denotes a transparent support substrate made of quartz, glass, plastic, or the like.

【0052】図4(b)は、Si、Al、Mo、Ti、
W、Ta、Cr、Cu等からなる第2ドレイン電極1
6、透明なITO等からなる画素電極17、Si34
SiO2、Al23、Ta25等からなる保護膜18を
形成する工程であり、以上の工程を経て液晶表示アレイ
が完成する。なお、本実施例では、単結晶Si基板1の
裏面に画素電極17等を形成する工程が付加されるが、
支持基板を接合する工程が1回ですむという利点があ
る。
FIG. 4 (b) shows the relationship between Si, Al, Mo, Ti,
Second drain electrode 1 made of W, Ta, Cr, Cu, etc.
6. Pixel electrode 17 made of transparent ITO or the like, Si 3 N 4 ,
This is a step of forming a protective film 18 made of SiO 2 , Al 2 O 3 , Ta 2 O 5 or the like. Through the above steps, a liquid crystal display array is completed. In this embodiment, a step of forming the pixel electrode 17 and the like on the back surface of the single crystal Si substrate 1 is added.
There is an advantage that the process of bonding the supporting substrate only needs to be performed once.

【0053】実施例4.図5は、上述の実施例3の製造
方法により形成される他の液晶表示アレイの断面図を示
したものである。本実施例では、実施例1の図2(d)
の工程において、MOSトランジスタのみを形成し、ソ
ース、ドレイン電極9、10、保持容量電極6、保持容
量膜7は単結晶Si基板1の裏面に形成している。この
ような構成にすると、ゲート配線3とソース配線9が単
結晶Si基板1の表裏面に分離して形成されるので、短
絡の心配がなくなるという利点がある。
Embodiment 4 FIG. FIG. 5 is a sectional view of another liquid crystal display array formed by the manufacturing method of the third embodiment. In the present embodiment, FIG.
In this step, only the MOS transistor is formed, and the source and drain electrodes 9 and 10, the storage capacitor electrode 6, and the storage capacitor film 7 are formed on the back surface of the single crystal Si substrate 1. With such a configuration, the gate wiring 3 and the source wiring 9 are formed separately on the front and back surfaces of the single-crystal Si substrate 1, so that there is an advantage that there is no fear of a short circuit.

【0054】実施例5.図6(a)〜(f)は、他の液
晶表示アレイの製造方法を示す断面図である。図6
(a)は、単結晶Si基板1に研削、エッチング等によ
り溝を形成し、その表面に熱酸化、CVD等によりSi
2からなるバリア膜20を形成する工程であり、バリ
ア膜20は、上述の溝に充填するガラス内の不純物が単
結晶Si基板1に拡散するのを防ぐ。
Embodiment 5 FIG. 6A to 6F are cross-sectional views illustrating another method of manufacturing a liquid crystal display array. FIG.
(A) shows a case where a groove is formed in a single crystal Si substrate 1 by grinding, etching, or the like, and the surface thereof is thermally oxidized, or a Si is formed by CVD or the like.
This is a step of forming a barrier film 20 made of O 2 , and the barrier film 20 prevents the impurities in the glass filling the above-described grooves from diffusing into the single-crystal Si substrate 1.

【0055】図6(b)は、上述の溝に例えばSi−B
−O等の800℃以上の高耐熱性を有する高融点ガラス
30を堆積、充填する工程であり、このガラス30には
後工程のMOSトランジスタ形成工程に耐える得るガラ
スを選択する必要がある。
FIG. 6B shows that, for example, Si-B
This is a step of depositing and filling a high-melting glass 30 having a high heat resistance of 800 ° C. or higher, such as —O, and it is necessary to select a glass that can withstand a MOS transistor forming step in a later step.

【0056】図6(c)は、石英等からなる透明支持基
板15をガラス30と突き合わせ、加圧、加熱溶融して
接合する工程であり、透明支持基板15は後工程のMO
Sトランジスタ形成工程に耐える得る必要がある。
FIG. 6C shows a process in which a transparent support substrate 15 made of quartz or the like is joined to the glass 30 by pressing, heating and melting to join the glass.
It must be able to withstand the S transistor formation process.

【0057】図6(d)は、単結晶Si基板1の裏面を
バリヤ膜20、ガラス30が充填された透明溝部が露出
するまでエッチングまたは研削、研磨する工程である。
FIG. 6D shows a step of etching, grinding, or polishing the back surface of the single crystal Si substrate 1 until the transparent groove filled with the barrier film 20 and the glass 30 is exposed.

【0058】図6(e)は、上述の基板を上下反転し、
ガラス30の中に埋め込まれた形の単結晶Si基板1の
露出部にMOSトランジスタを形成する工程である。
FIG. 6 (e) shows the above-mentioned substrate turned upside down,
This is a step of forming a MOS transistor on an exposed portion of the single crystal Si substrate 1 embedded in the glass 30.

【0059】図6(f)は、上述のガラス30の充填部
に、保持容量電極6、保持容量膜7、透明画素電極8、
保護膜11等を形成する工程である。
FIG. 6F shows that the storage capacitor electrode 6, the storage capacitor film 7, the transparent pixel electrode 8,
This is a step of forming the protective film 11 and the like.

【0060】実施例6.図7(a)〜(g)は、他の液
晶表示アレイの製造方法を示す断面図である。図7
(a)は、単結晶Si基板1内にエッチングストッパ層
21を形成する工程であり、本実施例では、このエッチ
ングストッパ層21はBのイオン注入による高濃度B層
から形成される。高濃度B層は、加速電圧200keV
のBのイオン注入により、単結晶Si基板1の表面から
600nm〜800nmの領域にわたって形成され、そ
のイオン濃度は1020/cm3以上である。高濃度のB
のイオン注入を行うと、Bイオンが通過した単結晶Si
基板1内には欠陥が生じるので、その後熱処理によって
その欠陥を回復させる。その他、エッチングストッパ層
を形成する方法としてはO、N等のイオン注入により単
結晶Si基板内にSiO2層、Si34層を形成する方
法がある。
Embodiment 6 FIG. 7A to 7G are cross-sectional views illustrating a method for manufacturing another liquid crystal display array. FIG.
(A) is a step of forming an etching stopper layer 21 in the single crystal Si substrate 1. In this embodiment, the etching stopper layer 21 is formed from a high concentration B layer by B ion implantation. The high concentration B layer has an acceleration voltage of 200 keV
Is formed over the region of 600 nm to 800 nm from the surface of the single crystal Si substrate 1 with an ion concentration of 10 20 / cm 3 or more. High concentration of B
Is implanted, single crystal Si through which B ions have passed
Since a defect occurs in the substrate 1, the defect is recovered by a heat treatment thereafter. In addition, as a method of forming an etching stopper layer, there is a method of forming a SiO 2 layer and a Si 3 N 4 layer in a single crystal Si substrate by ion implantation of O, N, or the like.

【0061】図7(b)は、上述のエッチングストッパ
層21の上部の単結晶Si部分にMOSトランジスタを
形成する工程であり、2はゲート絶縁膜、3はゲート電
極、4、5はソース、ドレイン領域である。
FIG. 7B shows a step of forming a MOS transistor in the single-crystal Si portion above the above-mentioned etching stopper layer 21, wherein 2 is a gate insulating film, 3 is a gate electrode, 4 and 5 are sources, This is a drain region.

【0062】図7(c)は、透明画素電極8を形成する
部分のエッチングストッパ層21の上部の単結晶Si部
分をエッチングストッパ層21まで除去し、溝を形成す
る工程である。なお、図7(b)と(c)の工程は順序
を逆に行うことも可能である。
FIG. 7C shows a step of forming a groove by removing the single-crystal Si portion above the etching stopper layer 21 where the transparent pixel electrode 8 is to be formed up to the etching stopper layer 21. Note that the steps of FIGS. 7B and 7C can be performed in reverse order.

【0063】図7(d)は、上述の溝に透明画素電極
8、保持容量電極6、保護膜11等を形成する工程であ
る。
FIG. 7D shows a step of forming the transparent pixel electrode 8, the storage capacitor electrode 6, the protective film 11 and the like in the above-mentioned groove.

【0064】図7(e)は、上述の素子形成面に透明支
持板15を、接合層14により接合する工程である。
FIG. 7E shows a step of bonding the transparent support plate 15 to the above-described element forming surface by the bonding layer 14.

【0065】図7(f)は、単結晶Si基板1の裏面を
エッチングストッパ層21まで除去する工程である。こ
の場合、最初にエッチングストッパ層21からSi層を
20〜30μm程度残して単結晶Si基板1を研削、研
磨し、その後ウエットエッチングによって残ったSi層
を除去する。このとき、高濃度B層がエッチングストッ
パ層21として働く。エッチング液として、TMAH
(Tetramethyl ammoniumhydroxide: (CH3)4NOH)を用
いると、単結晶Si基板1を高濃度B層の100〜20
0倍程度の速度でエッチングすることができる。その他
エッチング液としては、KOHやEDP(Ethlene Diam
ine Pyrocatechol)がある。単結晶Si基板1の裏面を
除去する際に、研削、研磨を併用しているのはエッチン
グ時間を短縮するためである。また、エッチングストッ
パ層21がSiO2層、Si34層からなる場合も同様
である。
FIG. 7F shows a step of removing the back surface of the single crystal Si substrate 1 to the etching stopper layer 21. In this case, first, the single crystal Si substrate 1 is ground and polished while leaving the Si layer from the etching stopper layer 21 by about 20 to 30 μm, and then the remaining Si layer is removed by wet etching. At this time, the high concentration B layer functions as the etching stopper layer 21. TMAH as an etchant
When (Tetramethyl ammoniumhydroxide: (CH 3 ) 4 NOH) is used, the single-crystal Si substrate 1 can be used as a high concentration B layer having
Etching can be performed at a speed of about 0 times. Other etchants include KOH and EDP (Ethlene Diam).
ine Pyrocatechol). The reason why grinding and polishing are used together when removing the back surface of the single crystal Si substrate 1 is to shorten the etching time. The same applies to the case where the etching stopper layer 21 is composed of a SiO 2 layer and a Si 3 N 4 layer.

【0066】図7(g)は、高濃度B層からなるエッチ
ングストッパ層21をSF6、CF4プラズマ等のドライ
エッチングにより除去し、Si34、SiO2、Al2
3、Ta25等からなる保護膜18を形成する工程であ
る。エッチングストッパ層21がSiO2、Si34
らなる場合は、エッチングストッパ層21が保護膜とし
て使用できるのでこの工程は不要である。
FIG. 7 (g) shows that the etching stopper layer 21 composed of the high-concentration B layer is removed by dry etching such as SF 6 or CF 4 plasma to obtain Si 3 N 4 , SiO 2 and Al 2 O.
3 , a step of forming a protective film 18 made of Ta 2 O 5 or the like. When the etching stopper layer 21 is made of SiO 2 or Si 3 N 4, this step is unnecessary because the etching stopper layer 21 can be used as a protective film.

【0067】実施例7.図8(a)〜(g)は、他の液
晶表示アレイの製造方法を示す断面図である。図8
(a)は、単結晶Si基板1内にエッチングストッパ層
22を形成する工程であり、このエッチングストッパ層
22はBのイオン注入による高濃度B層から形成されて
いる。高濃度のBのイオン注入を行うと、Bイオンが通
過した部分の単結晶Si基板1内に欠陥が生じるので、
その後の熱処理によってその欠陥を回復させる。その他
のエッチングストッパ層を形成する方法としては、O、
N等のイオン注入によりSiO2層、Si34層を形成
する方法がある。
Embodiment 7 FIG. 8A to 8G are cross-sectional views illustrating another method for manufacturing a liquid crystal display array. FIG.
(A) is a step of forming an etching stopper layer 22 in the single-crystal Si substrate 1, and the etching stopper layer 22 is formed from a high-concentration B layer by B ion implantation. When high-concentration B ion implantation is performed, a defect occurs in the single-crystal Si substrate 1 in a portion where B ions have passed.
The defect is recovered by a subsequent heat treatment. Other methods for forming the etching stopper layer include O,
There is a method of forming a SiO 2 layer and a Si 3 N 4 layer by ion implantation of N or the like.

【0068】また、単結晶Si基板1にエッチングスト
ッパ層22を形成する代わりに、単結晶Si基板の貼合
わせによるSOI基板(Silicon on Insulator)を使用
することもできる。貼合わせSOI基板は、単結晶Si
基板と表面を熱酸化した単結晶Si基板を電界印加、加
熱処理等で接合し、そのどちらか一方の単結晶Si基板
の裏面を研削、研磨して薄膜化したものである。そし
て、この時はSOI基板の絶縁層がエッチングストッパ
層22となる。また、薄膜化した単結晶Si基板厚は液
晶厚、例えば1〜15μmに対応させるとよい。
Instead of forming the etching stopper layer 22 on the single-crystal Si substrate 1, an SOI substrate (Silicon on Insulator) formed by laminating a single-crystal Si substrate can be used. The bonded SOI substrate is made of single crystal Si
The substrate is bonded to a single-crystal Si substrate whose surface has been thermally oxidized by applying an electric field, heating, or the like, and the back surface of one of the single-crystal Si substrates is ground and polished to be thin. At this time, the insulating layer of the SOI substrate becomes the etching stopper layer 22. The thickness of the thinned single-crystal Si substrate may correspond to the thickness of the liquid crystal, for example, 1 to 15 μm.

【0069】図8(b)は、熱酸化によってゲート絶縁
膜2を形成する工程である。
FIG. 8B shows a step of forming the gate insulating film 2 by thermal oxidation.

【0070】図8(c)は、MOSトランジスタと保持
容量素子、透明画素電極8、保護膜11等を形成する工
程である。
FIG. 8C shows a step of forming a MOS transistor, a storage capacitor, a transparent pixel electrode 8, a protective film 11, and the like.

【0071】図8(d)は、上述の素子形成面側に透明
支持板15を、接合層14により接合する工程である。
FIG. 8D shows a step of bonding the transparent support plate 15 to the element forming surface by the bonding layer 14.

【0072】図8(e)は、単結晶Si基板1の裏面を
エッチングストッパ層22まで研削、研磨およびウエッ
トエッチングにより除去する工程である。
FIG. 8E shows a step of removing the back surface of the single crystal Si substrate 1 to the etching stopper layer 22 by grinding, polishing, and wet etching.

【0073】図8(f)は、透明画素電極8部のエッチ
ングストッパ層22と単結晶Si基板1をエッチングに
より除去する工程である。この時、ゲート絶縁膜2はエ
ッチングストッパ層として作用する。
FIG. 8F shows a step of removing the etching stopper layer 22 and the single crystal Si substrate 1 in the transparent pixel electrode 8 by etching. At this time, the gate insulating film 2 functions as an etching stopper layer.

【0074】図8(g)は、MOSトランジスタ形成部
の単結晶Si基板1の周囲に絶縁膜26を形成する工程
である。この絶縁膜26は液晶に単結晶Si基板1から
直流電流が漏れるのを防止する。
FIG. 8G shows a step of forming an insulating film 26 around the single crystal Si substrate 1 in the MOS transistor formation portion. This insulating film 26 prevents DC current from leaking from the single crystal Si substrate 1 into the liquid crystal.

【0075】なお、本実施例において、SOI基板を使
用した場合、単結晶Si基板は研削、研磨の制御で厚く
残す事ができるので、それを液晶セル厚を規定する対向
基板とのギャップスペーサとして使用する事ができる。
また、単結晶Si基板をゲート配線、ソース配線部にも
残すと、隣接画素間の画素電極からの電界干渉を防止す
る障壁として使用することができる。
In this embodiment, when an SOI substrate is used, the single-crystal Si substrate can be left thick by controlling the grinding and polishing. Therefore, the single-crystal Si substrate is used as a gap spacer with respect to the counter substrate which defines the thickness of the liquid crystal cell. Can be used.
When the single-crystal Si substrate is left in the gate wiring and the source wiring, it can be used as a barrier for preventing electric field interference from a pixel electrode between adjacent pixels.

【0076】実施例8.図9(a)〜(c)は、他の液
晶表示アレイの製造方法を示す断面図である。図9
(a)は、単結晶Si基板1の透明画素電極8形成予定
部分に、深さ1〜数十μmの溝を形成し、その上に熱酸
化膜等からなるゲート絶縁膜2を形成する工程である。
Embodiment 8 FIG. FIGS. 9A to 9C are cross-sectional views illustrating a method for manufacturing another liquid crystal display array. FIG.
(A): A step of forming a groove having a depth of 1 to several tens μm in a portion where a transparent pixel electrode 8 is to be formed on a single-crystal Si substrate 1 and forming a gate insulating film 2 made of a thermal oxide film or the like thereon. It is.

【0077】図9(b)は、上述の溝以外の単結晶Si
基板1の部分にMOSトランジスタ、上述の溝に透明画
素電極8、保持容量素子、保護膜11等を形成する工程
である。
FIG. 9B shows single crystal Si other than the above-described grooves.
In this step, a MOS transistor is formed in the portion of the substrate 1, and the transparent pixel electrode 8, the storage capacitor, the protective film 11, and the like are formed in the above-described groove.

【0078】図9(c)は、上述の素子形成面側に透明
支持板15を透明接着剤からなる接合層14で接合し、
単結晶Si基板1を裏面より研削、研磨して透明溝部が
露出するまで除去する工程である。特に、研削、研磨と
してCMPを用いると精度の良い単結晶Si基板1の薄
膜化が可能である。この時、溝部のゲート絶縁膜2がエ
ッチングストッパ層として働く。こうして液晶表示アレ
イが完成する。また、本実施例では、エッチングストッ
パ層としてゲート絶縁膜2を兼用したが、これは別個に
設けても良い。
FIG. 9C shows that the transparent support plate 15 is bonded to the above-described element forming surface side by a bonding layer 14 made of a transparent adhesive.
In this step, the single crystal Si substrate 1 is ground and polished from the back surface and removed until the transparent groove is exposed. In particular, when CMP is used for grinding and polishing, it is possible to reduce the thickness of the single crystal Si substrate 1 with high accuracy. At this time, the gate insulating film 2 in the groove functions as an etching stopper layer. Thus, the liquid crystal display array is completed. Further, in the present embodiment, the gate insulating film 2 is also used as the etching stopper layer, but this may be provided separately.

【0079】実施例9.図10(a)〜(c)は、他の
液晶表示アレイの製造方法を示す断面図である。図10
(a)は、単結晶Si基板1上にMOSトランジスタ
を、Poly−Si等からなる犠牲層23上に、ゲート
絶縁膜2を挟んで保持容量電極6、保持容量膜7、透明
画素電極8、保護膜11等を形成する工程である。
Embodiment 9 FIG. 10A to 10C are cross-sectional views illustrating a method for manufacturing another liquid crystal display array. FIG.
1A shows a MOS transistor on a single-crystal Si substrate 1 and a storage capacitor electrode 6, a storage capacitor film 7, a transparent pixel electrode 8 on a sacrificial layer 23 made of Poly-Si or the like with a gate insulating film 2 interposed therebetween. This is a step of forming the protective film 11 and the like.

【0080】図10(b)は、単結晶Si基板1の裏面
を、厚さ1〜数十μmに研削、研磨し、透明支持板15
を透明接着剤等からなる接合層14で接合し、透明画素
電極8の周囲にエッチング孔19を開け、このエッチン
グ孔19を使って、透明画素電極8の下部の単結晶Si
基板1を異方性エッチング液により除去する工程であ
る。この時、エッチング孔19は犠牲層23の上に設け
るとよい。犠牲層23は、エッチング液を内部に導く役
割をする。異方性エッチング液としては、TMAH(Te
tramethyl ammonium hydroxide: (CH3)4NOH)やKO
H、EDP(Ethlene Diamine Pyrocatechol)等があ
り、リン酸とKOH混合液によるレーザ誘起選択エッチ
ングも可能である。
FIG. 10B shows that the back surface of the single-crystal Si substrate 1 is ground and polished to a thickness of 1 to several tens μm,
Are bonded by a bonding layer 14 made of a transparent adhesive or the like, an etching hole 19 is formed around the transparent pixel electrode 8, and the single crystal Si under the transparent pixel electrode 8 is
This is a step of removing the substrate 1 using an anisotropic etching solution. At this time, the etching hole 19 is preferably provided on the sacrificial layer 23. The sacrifice layer 23 plays a role of guiding the etchant inside. TMAH (Te
tramethyl ammonium hydroxide: (CH 3 ) 4 NOH) or KO
H, EDP (Ethlene Diamine Pyrocatechol) and the like, and laser-induced selective etching using a mixed solution of phosphoric acid and KOH is also possible.

【0081】図10(c)は、上述の単結晶Si基板1
を除去した後の空洞部に、アクリル、エポキシ樹脂等か
らなる透明封止剤24を充填する工程である。透明封止
剤24は、必ずしも完全無色透明を意味するものではな
く、赤、緑、青色に着色されていても良い。この場合、
カラー液晶表示装置を作製する際の、カラーフィルター
を新たに設ける必要がなくなる。
FIG. 10C shows the single crystal Si substrate 1 described above.
This is a step of filling a transparent encapsulant 24 made of acrylic, epoxy resin, or the like into the cavity after removing the resin. The transparent sealant 24 does not necessarily mean completely colorless and transparent, and may be colored red, green, and blue. in this case,
When manufacturing a color liquid crystal display device, it is not necessary to newly provide a color filter.

【0082】実施例10.図11(a)〜(c)は、他
の液晶表示アレイの製造方法を示す断面図である。図1
1(a)は、単結晶Si基板1上にMOSトランジスタ
を、Poly−Si等からなる犠牲層23上に、ゲート
絶縁膜2を挟んで保持容量電極6、保持容量膜7、透明
画素電極8、保護膜11等を形成する工程である。
Embodiment 10 FIG. 11A to 11C are cross-sectional views illustrating a method for manufacturing another liquid crystal display array. FIG.
1 (a) shows a MOS transistor on a single-crystal Si substrate 1, a storage capacitor electrode 6, a storage capacitor film 7, and a transparent pixel electrode 8 on a sacrificial layer 23 made of Poly-Si or the like with a gate insulating film 2 interposed therebetween. Forming the protective film 11 and the like.

【0083】図11(b)は、単結晶Si基板1の裏面
を、液晶厚に対応させて厚さ1〜数十μmに研削、研磨
し、ITO等からなる透明導体25の形成された透明支
持板15をアクリル、エポキシ等の有機接着剤からなる
接合層14で接合し、透明画素電極8の周囲にエッチン
グ孔19を開け、このエッチング孔19を使って、透明
画素電極8の下部の単結晶Si基板1を異方性エッチン
グ液で除去する工程である。この時、エッチング孔19
は犠牲層23の上に設けるとよい。また、透明支持基板
15は液晶セル形成時の対向基板にもなるし、単結晶S
i基板1は液晶セル厚を規定する対向基板とのギャップ
スペーサとして使用される。
FIG. 11 (b) shows that the back surface of the single crystal Si substrate 1 is ground and polished to a thickness of 1 to several tens μm corresponding to the liquid crystal thickness, and the transparent conductor 25 made of ITO or the like is formed. The support plate 15 is joined with a joining layer 14 made of an organic adhesive such as acrylic or epoxy, an etching hole 19 is formed around the transparent pixel electrode 8, and a single hole below the transparent pixel electrode 8 is formed using the etching hole 19. This is a step of removing the crystalline Si substrate 1 with an anisotropic etching solution. At this time, the etching holes 19
Is preferably provided on the sacrificial layer 23. Further, the transparent support substrate 15 also serves as an opposing substrate when a liquid crystal cell is formed.
The i-substrate 1 is used as a gap spacer with an opposing substrate that defines the thickness of the liquid crystal cell.

【0084】図11(c)は、上述の空洞部に液晶27
を注入し、保護膜11の表面を樹脂等からなる透明封止
剤24で封止する工程である。こうして、液晶表示アレ
イが完成する。
FIG. 11 (c) shows the liquid crystal 27 in the above-mentioned cavity.
And sealing the surface of the protective film 11 with a transparent sealing agent 24 made of resin or the like. Thus, the liquid crystal display array is completed.

【0085】以上のように上述の実施例1〜10では、
画素部についてのみ説明したが、周辺回路素子のMOS
トランジスタについてもn型、p型両方のトランジスタ
を形成する必要がある点と、透明画素電極、保持容量素
子等がない点と、溝部等を形成する必要がない点を除け
ば基本的に上述と同様な構造、製造方法で形成すること
ができる。また、接合層14は全面に形成されたものを
示したが、透明画素電極8が位置する部分にはなくても
良いし、この場合、接合層14は透明である必要もな
い。
As described above, in the first to tenth embodiments,
Although only the pixel section has been described, the MOS of the peripheral circuit element
The transistors are basically the same as those described above except that it is necessary to form both n-type and p-type transistors, there is no need to form a transparent pixel electrode, a storage capacitor element, etc., and there is no need to form a groove or the like. It can be formed by a similar structure and manufacturing method. Although the bonding layer 14 is formed over the entire surface, the bonding layer 14 may not be provided at the portion where the transparent pixel electrode 8 is located. In this case, the bonding layer 14 does not need to be transparent.

【0086】[0086]

【発明の効果】この発明の請求項1に係る液晶表示アレ
の製造方法は、単結晶Si基板に溝を形成してガラス
を充填し、そのガラス充填部に透明画素電極を形成して
いるため、単結晶Si基板の薄膜化後に、MOSトラン
ジスタが形成された単結晶Si部と透明画素電極が形成
されたガラス充填部を分離できるという効果を奏する。
According to a first aspect of the present invention, there is provided a method of manufacturing a liquid crystal display array , comprising forming a groove in a single crystal Si substrate,
To form a transparent pixel electrode in the glass-filled area
Therefore, after thinning the single crystal Si substrate,
Single-crystal Si part with a transistor formed and transparent pixel electrode formed
This has the effect that the filled glass filling portion can be separated.

【0087】[0087]

【0088】この発明の請求項2に係る液晶表示アレイ
の製造方法は、請求項1の液晶表示アレイの製造方法と
同様、単結晶Si基板に溝を形成してガラスを充填し、
そのガラス充填部に透明画素電極を形成しているため、
単結晶Si基板の薄膜化後に、MOSトランジスタが形
成された単結晶Si部と透明画素電極が形成されたガラ
ス充填部を分離できるという効果を奏する。
A method of manufacturing a liquid crystal display array according to a second aspect of the present invention is similar to the method of manufacturing a liquid crystal display array of the first aspect , wherein a groove is formed in a single-crystal Si substrate and glass is filled.
Because a transparent pixel electrode is formed in the glass filling part,
After thinning the single crystal Si substrate, the single crystal Si portion where the MOS transistor is formed and the glass filled portion where the transparent pixel electrode is formed can be separated.

【0089】この発明の請求項3に係る液晶表示アレイ
の製造方法は、請求項1又は請求項2の液晶表示アレイ
の製造方法と同様、単結晶Si基板に溝を形成してガラ
スを充填し、そのガラス充填部に透明画素電極を形成し
ているため、単結晶Si基板の薄膜化後に、MOSトラ
ンジスタが形成された単結晶Si部と透明画素電極が形
成されたガラス充填部を分離できるという効果を奏す
る。
The method of manufacturing a liquid crystal display array according to a third aspect of the present invention is similar to the method of manufacturing a liquid crystal display array of the first or second aspect , wherein a groove is formed in a single crystal Si substrate and glass is filled. Since the transparent pixel electrode is formed in the glass-filled portion, after the thinning of the single-crystal Si substrate, the single-crystal Si portion in which the MOS transistor is formed and the glass-filled portion in which the transparent pixel electrode is formed can be separated. It works.

【0090】この発明の請求項4に係る液晶表示アレイ
の製造方法は、単結晶Si基板内にSiに比べてエッチ
ング速度の小さいエッチングストッパ層を形成し、その
エッチングストッパ層上部の単結晶Si部分にMOSト
ランジスタを形成して、それ以外の部分をエッチングス
トッパ層まで除去し溝を形成しているため、単結晶Si
基板を薄膜化する際、膜厚を精度の良く制御できるとい
う効果を奏する。
According to a fourth aspect of the present invention, in the method of manufacturing a liquid crystal display array, an etching stopper layer having a lower etching rate than that of Si is formed in a single crystal Si substrate, and a single crystal Si portion above the etching stopper layer is formed. Since a MOS transistor is formed on the substrate and the remaining portion is removed to the etching stopper layer to form a groove,
When the thickness of the substrate is reduced, the thickness can be controlled with high accuracy.

【0091】この発明の請求項5に係る液晶表示アレイ
の製造方法は、単結晶Si基板内にSiに比べてエッチ
ング速度の小さいエッチングストッパ層を形成し、その
エッチングストッパ層上部の単結晶Si部分にMOSト
ランジスタと透明画素電極を形成しているため、透明支
持基板接合後に、透明画素電極を形成する部分のSiを
精度良く除去できるという効果を奏する。
According to a fifth aspect of the present invention, in a method of manufacturing a liquid crystal display array, an etching stopper layer having a lower etching rate than that of Si is formed in a single crystal Si substrate, and a single crystal Si portion above the etching stopper layer is formed. Since the MOS transistor and the transparent pixel electrode are formed at the same time, there is an effect that, after bonding the transparent support substrate, Si in the portion where the transparent pixel electrode is formed can be accurately removed.

【0092】この発明の請求項6に係る液晶表示アレイ
の製造方法は、B、O、Nのイオン注入により、単結晶
Si基板の内部にSiに比べてエッチング速度の小さい
エッチングストッパ層を形成することができるという効
果を奏する。
In the method of manufacturing a liquid crystal display array according to the sixth aspect of the present invention, an etching stopper layer having a lower etching rate than that of Si is formed inside a single crystal Si substrate by ion implantation of B, O, and N. It has the effect of being able to do so.

【0093】この発明の請求項7に係る液晶表示アレイ
の製造方法は、単結晶Si基板に溝を形成し、その溝に
Siに比べてエッチング速度の小さいエッチングストッ
パ層と透明画素電極を形成しているため、透明支持基板
接合後に、単結晶Si基板の膜厚を精度良く制御できる
という効果を奏する。
According to a method of manufacturing a liquid crystal display array according to a seventh aspect of the present invention, a groove is formed in a single crystal Si substrate, and an etching stopper layer and a transparent pixel electrode having a lower etching rate than Si are formed in the groove. Therefore, there is an effect that the film thickness of the single crystal Si substrate can be accurately controlled after bonding the transparent support substrate.

【0094】この発明の請求項8に係る液晶表示アレイ
の製造方法は、単結晶Si基板を薄膜化した後、透明支
持基板を接合し、透明画素電極部の単結晶Siを除去し
て空洞を形成し、その空洞に透明封止剤を充填している
ため、画素部を透明にできるという効果を奏する。
In the method for manufacturing a liquid crystal display array according to the eighth aspect of the present invention, after the single crystal Si substrate is thinned, the transparent support substrate is joined, and the single crystal Si of the transparent pixel electrode portion is removed to form a cavity. Since it is formed and its cavity is filled with a transparent sealant, the pixel portion can be made transparent.

【0095】この発明の請求項9に係る液晶表示アレイ
の製造方法は、単結晶Si基板を薄膜化した後、対向電
極となる透明導体付きの透明支持基板を接合し、透明画
素電極部の単結晶Siを除去して空洞を形成し、その空
洞に液晶を注入しているため、画素部が透明な液晶表示
アレイを形成できるという効果を奏する。
According to a method of manufacturing a liquid crystal display array according to a ninth aspect of the present invention, after a single-crystal Si substrate is thinned, a transparent support substrate with a transparent conductor serving as a counter electrode is joined to form a single pixel of the transparent pixel electrode portion. Since the crystal Si is removed to form a cavity and the liquid crystal is injected into the cavity, an effect is obtained in that a liquid crystal display array in which the pixel portion is transparent can be formed.

【0096】この発明の請求項10に係る液晶表示アレ
イの製造方法は、請求項8又は請求項9の液晶表示アレ
イの製造方法において、透明画素電極と単結晶Si基板
との間にエッチング液を導く犠牲層を設ける工程を含む
ため、透明画素電極部の単結晶Siを精度良く除去でき
るという効果を奏する。
According to a tenth aspect of the present invention, in the method for manufacturing a liquid crystal display array according to the eighth or ninth aspect , an etching solution is provided between the transparent pixel electrode and the single crystal Si substrate. Since the method includes the step of providing the guiding sacrifice layer, there is an effect that single crystal Si in the transparent pixel electrode portion can be removed with high accuracy.

【0097】この発明の請求項11に係る液晶表示アレ
の製造方法は、請求項10の液晶表示アレイの製造方
法において、MOSトランジスタは、単結晶Si基板を
用いて形成され、前記透明画素電極は、透明画素電極部
の単結晶部分の除去部から液晶が注入されて形成され、
前記単結晶Si基板が液晶セル厚を規定する対向基板と
のギャップスペーサかまたは画素分離壁とされているた
め、新たにギャップスペーサを設ける必要がなく、ま
た、隣接画素間の画素電極からの電界干渉を防止できる
という効果を奏する。
The method for manufacturing a liquid crystal display array according to claim 11 of the present invention is the method for manufacturing a liquid crystal display array according to claim 10.
In the method, the MOS transistor uses a single crystal Si substrate.
The transparent pixel electrode is formed using a transparent pixel electrode portion.
Liquid crystal is injected from the removed part of the single crystal part of
Since the single-crystal Si substrate is used as a gap spacer or a pixel separation wall with the counter substrate that defines the thickness of the liquid crystal cell, there is no need to newly provide a gap spacer, and the electric field from the pixel electrode between adjacent pixels is eliminated. This has the effect of preventing interference.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明の実施例1による液晶表示アレイの
断面図と平面図である。
FIG. 1 is a sectional view and a plan view of a liquid crystal display array according to Embodiment 1 of the present invention.

【図2】 この発明の実施例1による液晶表示アレイの
製造方法を示す断面図である。
FIG. 2 is a cross-sectional view illustrating a method for manufacturing a liquid crystal display array according to Embodiment 1 of the present invention.

【図3】 この発明の実施例2による液晶表示アレイの
断面図である。
FIG. 3 is a sectional view of a liquid crystal display array according to Embodiment 2 of the present invention.

【図4】 この発明の実施例3による液晶表示アレイの
製造方法を示す断面図である。
FIG. 4 is a cross-sectional view illustrating a method for manufacturing a liquid crystal display array according to Embodiment 3 of the present invention.

【図5】 この発明の実施例4による液晶表示アレイの
製造方法を示す断面図である。
FIG. 5 is a sectional view illustrating a method for manufacturing a liquid crystal display array according to Embodiment 4 of the present invention.

【図6】 この発明の実施例5による液晶表示アレイの
製造方法を示す断面図である。
FIG. 6 is a sectional view illustrating a method for manufacturing a liquid crystal display array according to Embodiment 5 of the present invention.

【図7】 この発明の実施例6による液晶表示アレイの
製造方法を示す断面図である。
FIG. 7 is a sectional view illustrating a method for manufacturing a liquid crystal display array according to Embodiment 6 of the present invention.

【図8】 この発明の実施例7による液晶表示アレイの
製造方法を示す断面図である。
FIG. 8 is a sectional view illustrating a method for manufacturing a liquid crystal display array according to Embodiment 7 of the present invention.

【図9】 この発明の実施例8による液晶表示アレイの
製造方法を示す断面図である。
FIG. 9 is a sectional view illustrating a method for manufacturing a liquid crystal display array according to Embodiment 8 of the present invention.

【図10】 この発明の実施例9による液晶表示アレイ
の製造方法を示す断面図である。
FIG. 10 is a sectional view illustrating a method for manufacturing a liquid crystal display array according to Embodiment 9 of the present invention.

【図11】 この発明の実施例10による液晶表示アレ
イの製造方法を示す断面図である。
FIG. 11 is a sectional view illustrating a method for manufacturing a liquid crystal display array according to Embodiment 10 of the present invention.

【図12】 従来の液晶表示アレイの断面図と平面図で
ある。
FIG. 12 is a cross-sectional view and a plan view of a conventional liquid crystal display array.

【図13】 従来の液晶表示アレイの製造方法を示す断
面図である。
FIG. 13 is a cross-sectional view illustrating a method for manufacturing a conventional liquid crystal display array.

【符号の説明】[Explanation of symbols]

1 単結晶Si基板、2 ゲート絶縁膜、3 ゲート電
極、4 ソース領域、5 ドレイン領域、6 保持容量
電極、7 保持容量膜、8 透明画素電極、9ソース電
極、10 ドレイン電極、11 保護膜、12 接合
層、13 支持基板、14 接合層、15 透明支持基
板、16 第2ドレイン電極、17 画素電極、18
保護膜、19 エッチング孔、20 バリヤ膜、21、
22 エッチングストッパ層、23 犠牲層、24 透
明封止剤、25 透明導体、26絶縁膜、27 液晶、
30 ガラス、90、91、92 遮光膜、101 チ
ャネル、102 分離絶縁膜、104 ソース、105
ドレイン。
DESCRIPTION OF SYMBOLS 1 Single crystal Si substrate, 2 gate insulating films, 3 gate electrodes, 4 source regions, 5 drain regions, 6 storage capacitance electrodes, 7 storage capacitance films, 8 transparent pixel electrodes, 9 source electrodes, 10 drain electrodes, 11 protective films, Reference Signs List 12 bonding layer, 13 supporting substrate, 14 bonding layer, 15 transparent supporting substrate, 16 second drain electrode, 17 pixel electrode, 18
Protective film, 19 etching hole, 20 barrier film, 21,
22 etching stopper layer, 23 sacrificial layer, 24 transparent sealant, 25 transparent conductor, 26 insulating film, 27 liquid crystal,
30 glass, 90, 91, 92 light shielding film, 101 channel, 102 isolation insulating film, 104 source, 105
drain.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 岩佐 俊典 尼崎市塚口本町八丁目1番1号 三菱電 機株式会社 材料デバイス研究所内 (72)発明者 高橋 和久 尼崎市塚口本町八丁目1番1号 三菱電 機株式会社 材料デバイス研究所内 (72)発明者 熊谷 宗人 尼崎市塚口本町八丁目1番1号 三菱電 機株式会社 材料デバイス研究所内 (72)発明者 来住 久敏 尼崎市塚口本町八丁目1番1号 三菱電 機株式会社 材料デバイス研究所内 (72)発明者 浪崎 博文 尼崎市塚口本町八丁目1番1号 三菱電 機株式会社 材料デバイス研究所内 (56)参考文献 特開 平6−273797(JP,A) 特開 昭63−101832(JP,A) (58)調査した分野(Int.Cl.7,DB名) G02F 1/1368 H01L 21/336 H01L 27/12 H01L 29/786 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Toshinori Iwasa 8-1-1, Tsukaguchi Honcho, Amagasaki City Inside the Materials and Devices Laboratory, Mitsubishi Electric Corporation (72) Inventor Kazuhisa Takahashi 8-1-1, Tsukaguchi Honmachi, Amagasaki City (72) Inventor, Muneto Kumagai 1-1-1, Tsukaguchi-Honcho, Amagasaki-shi In-house, Materials and Devices Laboratory Mitsubishi Electric Corporation (72) Inventor, Hisatoshi Kurusumi 8-chome, Tsukaguchi-Honcho, Amagasaki-shi No. 1-1 Mitsubishi Electric Corporation Material Device Research Laboratory (72) Inventor Hirofumi Namisaki 8-1-1 Tsukaguchi Honcho, Amagasaki City Mitsubishi Electric Corporation Material Device Research Laboratory (56) References 273797 (JP, A) JP-A-63-101832 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) G02F 1/1368 H01L 21/336 H01L 27/12 H01L 29/786

Claims (11)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 単結晶Si基板に溝を形成する工程と、
前記溝にガラスを充填する工程と、前記単結晶Si基板
にMOSトランジスタを形成する工程と、前記ガラス充
填部に透明画素電極を形成する工程と、前記単結晶Si
基板裏面を前記ガラス充填部が露出するまで除去する工
程と、前記単結晶Si基板裏面に透明支持基板を接合す
る工程とを含むことを特徴とする液晶表示アレイの製造
方法。
A step of forming a groove in a single-crystal Si substrate;
Filling the groove with glass, and the single crystal Si substrate
Forming a MOS transistor on the substrate;
Forming a transparent pixel electrode in the filling portion;
A process for removing the back surface of the substrate until the glass filling portion is exposed.
And bonding a transparent support substrate to the back surface of the single crystal Si substrate.
Manufacturing a liquid crystal display array, comprising the steps of:
Method.
【請求項2】 単結晶Si基板に溝を形成する工程と、
前記溝にガラスを充填する工程と、前記単結晶Si基板
にMOSトランジスタを形成する工程と、前記MOSト
ランジスタの形成面に透明支持基板を接合する工程と、
前記単結晶Si基板裏面を前記ガラス充填部が露出する
まで除去する工程と、前記単結晶Si基板裏面の前記ガ
ラス充填部に透明画素電極を形成する工程とを含むこと
を特徴とする液晶表示アレイの製造方法。
2. A step of forming a groove in a single crystal Si substrate;
Filling the groove with glass, and the single crystal Si substrate
Forming a MOS transistor in the MOS transistor;
Bonding a transparent support substrate to the formation surface of the transistor,
The glass filling portion is exposed on the back surface of the single crystal Si substrate.
And removing the gas on the back surface of the single crystal Si substrate.
Forming a transparent pixel electrode in the lath filling portion .
【請求項3】 単結晶Si基板に溝を形成する工程と、
前記溝にガラスを充填する工程と、前記ガラス充填部に
透明支持基板を接合する工程と、前記単結晶Si基板裏
面を前記ガラス充填部が露出するまで除去する工程と、
前記単結晶Si基板にMOSトランジスタを形成する工
程と、前記ガラス充填部に透明画素電極を形成する工程
とを含むことを特徴とする液晶表示アレイの製造方法。
Forming a groove in the single crystal Si substrate;
A step of filling the groove with glass; and
Bonding a transparent support substrate, and backing the single crystal Si substrate.
Removing the surface until the glass filling portion is exposed,
Forming a MOS transistor on the single crystal Si substrate
Forming a transparent pixel electrode in the glass-filled portion
And a method for manufacturing a liquid crystal display array.
【請求項4】 単結晶Si基板の内部にSiに比べてエ
ッチング速度の小さいエッチングストッパ層を形成する
工程と、前記エッチングストッパ層上部の単結晶Si部
分にMOSトランジスタを形成する工程と、前記MOS
トランジスタ形成部以外の単結晶Siの一部分を前記エ
ッチングストッパ層まで除去して溝を形成する工程と、
前記溝に透明画素電極を形成する工程と、前記素子形成
面に透明支持基板を接合する工程と、前記単結晶Si基
板裏面を前記エッチングストッパ層まで除去する工程と
を含むことを特徴とする液晶表示アレイの製造方法。
4. The method according to claim 1, wherein the inside of the single crystal Si substrate has an air
Forming an etching stopper layer with low etching speed
Process and a single-crystal Si portion on the etching stopper layer
Forming a MOS transistor separately;
A part of the single-crystal Si other than the transistor forming portion is
Removing the etching stopper layer to form a groove,
Forming a transparent pixel electrode in the groove; and forming the element.
Bonding a transparent support substrate to the surface;
Removing the back surface of the plate to the etching stopper layer;
A method for manufacturing a liquid crystal display array, comprising:
【請求項5】 単結晶Si基板の内部にSiに比べてエ
ッチング速度の小さいエッチングストッパ層を形成する
工程と、前記エッチングストッパ層上部の単結晶Si部
分にMOSトランジスタを形成する工程と、透明画素電
極を形成する工程と、前記素子形成面に透明支持基板を
接合する工程と、前記単結晶Si基板裏面を前記エッチ
ングストッパ層まで除去する工程と、前記透明画素電極
部のエ ッチングストッパ層と単結晶Si部分を除去する
工程とを含むことを特徴とする液晶表示アレイの製造方
法。
5. The method according to claim 1, wherein the inside of the single crystal Si substrate has an energy
Forming an etching stopper layer with low etching speed
Process and a single-crystal Si portion on the etching stopper layer
Forming a MOS transistor separately,
Forming a pole, and forming a transparent support substrate on the element formation surface.
Bonding, and etching the back surface of the single-crystal Si substrate
Removing the transparent pixel electrode,
Removing or falling edge of quenching the stopper layer and the single crystal Si portion parts
And a process for producing a liquid crystal display array.
【請求項6】 請求項4又は請求項5の液晶表示アレイ
の製造方法において、 前記単結晶Si基板の内部にSiに比べてエッチング速
度の小さいエッチングストッパ層を形成する工程は、
B、O、Nのイオン注入により行われる ことを特徴とす
る液晶表示アレイの製造方法。
6. A liquid crystal display array according to claim 4 or 5.
In the manufacturing method, the single crystal Si substrate has an etching speed higher than that of Si inside the single crystal Si substrate.
The process of forming an etching stopper layer having a small degree
A method for manufacturing a liquid crystal display array, wherein the method is performed by ion implantation of B, O, and N.
【請求項7】 単結晶Si基板に溝を形成する工程と、
前記溝にSiに比べてエッチング速度の小さいエッチン
グストッパ層を形成する工程と、前記溝以外の単結晶S
i部分にMOSトランジスタを形成する工程と、前記溝
に透明画素電極を形成する工程と、前記素子形成面に透
明支持基板を接合する工程と、前記単結晶Si基板裏面
を前記エッチングストッパ層まで除去する工程とを含む
ことを特徴とする液晶表示アレイの製造方法。
7. A step of forming a groove in a single-crystal Si substrate,
Etching with a lower etching rate than Si in the groove
Forming a stopper layer and a single crystal S other than the groove.
forming a MOS transistor in the i-portion;
Forming a transparent pixel electrode on the element forming surface;
A step of bonding a bright support substrate, and a back surface of the single crystal Si substrate.
Removing the liquid crystal to the etching stopper layer .
【請求項8】 単結晶Si基板にMOSトランジスタを
形成し、透明画素電極を形成する工程と、前記単結晶S
i基板を裏面より薄膜化して、透明支持板を接合する工
程と、前記透明画素電極部の単結晶Si基板を除去して
空洞を形成する工程と、前記空洞に透明封止剤を充填す
る工程とを含むことを特徴とする液晶表示アレイの製造
方法。
8. A MOS transistor is formed on a single crystal Si substrate.
Forming a transparent pixel electrode;
Work to make the i-substrate thinner from the back and join the transparent support plate
And removing the single crystal Si substrate of the transparent pixel electrode portion
Forming a cavity, and filling the cavity with a transparent sealant.
Method of manufacturing a liquid crystal display array comprising a that step.
【請求項9】 単結晶Si基板にMOSトランジスタを
形成し、透明画素電極を形成する工程と、前記単結晶S
i基板を裏面より薄膜化して、対向電極となる透明導体
付きの透明支持基板を接合する工程と、前記透明画素電
極部の単結晶Si部分を除去して空洞を形成する工程
と、前記空洞に液晶を注入する工程とを含むことを特徴
とする液晶表示アレイの製造方法。
9. A MOS transistor on a single crystal Si substrate
Forming a transparent pixel electrode;
A transparent conductor that becomes the counter electrode by thinning the i-substrate from the back
Bonding a transparent support substrate with
Step of forming a cavity by removing a single-crystal Si portion at an extreme portion
And injecting a liquid crystal into the cavity .
【請求項10】 請求項8又は請求項9の液晶表示アレ
イの製造方法において、 前記透明画素電極と前記単結晶Si基板のと間に、エッ
チング液を導く犠牲層を形成する工程を含む こと特徴と
する液晶表示アレイの製造方法。
10. A liquid crystal display array according to claim 8 or 9.
In the method of (a), an edge is provided between the transparent pixel electrode and the single crystal Si substrate.
A method for manufacturing a liquid crystal display array, comprising a step of forming a sacrificial layer for guiding a chilling liquid .
【請求項11】 請求項10の液晶表示アレイの製造方
法において、 前記MOSトランジスタは、単結晶Si基板を用いて形
成され、前記透明画素 電極は、透明画素電極部の単結晶
部分の除去部から液晶が注入されて形成され、前記単結
晶Si基板が液晶セル厚を規定する対向基板とのギャッ
プスペーサかまたは画素分離壁とされている ことを特徴
とする液晶表示アレイの製造方法。
11. A method for manufacturing the liquid crystal display array according to claim 10.
In the method, the MOS transistor is formed using a single crystal Si substrate.
Wherein the transparent pixel electrode is a single crystal of a transparent pixel electrode portion.
Liquid crystal is injected from the removed part of the part,
The gap between the crystal Si substrate and the opposite substrate that defines the liquid crystal cell thickness
A method of manufacturing a liquid crystal display array, wherein the liquid crystal display array is a spacer or a pixel separation wall .
JP16150194A 1994-07-13 1994-07-13 Method for manufacturing liquid crystal display array Expired - Fee Related JP3278296B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16150194A JP3278296B2 (en) 1994-07-13 1994-07-13 Method for manufacturing liquid crystal display array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16150194A JP3278296B2 (en) 1994-07-13 1994-07-13 Method for manufacturing liquid crystal display array

Publications (2)

Publication Number Publication Date
JPH0829807A JPH0829807A (en) 1996-02-02
JP3278296B2 true JP3278296B2 (en) 2002-04-30

Family

ID=15736274

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16150194A Expired - Fee Related JP3278296B2 (en) 1994-07-13 1994-07-13 Method for manufacturing liquid crystal display array

Country Status (1)

Country Link
JP (1) JP3278296B2 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5834327A (en) 1995-03-18 1998-11-10 Semiconductor Energy Laboratory Co., Ltd. Method for producing display device
EP0826234B1 (en) * 1996-03-12 2007-05-23 Koninklijke Philips Electronics N.V. Method of manufacturing a hybrid integrated circuit
US6429132B1 (en) * 1998-12-23 2002-08-06 Aurora Systems, Inc. Combination CMP-etch method for forming a thin planar layer over the surface of a device
TW487958B (en) * 2001-06-07 2002-05-21 Ind Tech Res Inst Manufacturing method of thin film transistor panel
JP4387258B2 (en) * 2004-07-06 2009-12-16 株式会社半導体エネルギー研究所 Semiconductor integrated circuit and manufacturing method thereof
JP4821183B2 (en) * 2005-06-24 2011-11-24 セイコーエプソン株式会社 ELECTRO-OPTICAL DEVICE AND ELECTRONIC DEVICE HAVING THE SAME
JP2007266044A (en) * 2006-03-27 2007-10-11 New Japan Radio Co Ltd Method of manufacturing semiconductor device
JP2020112603A (en) * 2019-01-08 2020-07-27 信越化学工業株式会社 Method of producing micro display substrate

Also Published As

Publication number Publication date
JPH0829807A (en) 1996-02-02

Similar Documents

Publication Publication Date Title
US6187605B1 (en) Method of forming a semiconductor device for a light valve
JP3856889B2 (en) Reflective display device and electronic device
JP3072326B2 (en) Semiconductor single crystal thin film substrate light valve device and method of manufacturing the same
EP1751789B1 (en) Flexible electro-optical apparatus and method for manufacturing the same
JP4454921B2 (en) Method for manufacturing semiconductor device
KR20010091977A (en) Semiconductor device, electro-optical device substrate, liquid crystal device substrate and manufacturing method therefor, liquid crystal device, and projection liquid crystal display device and electronic apparatus using the liquid crystal device
KR20030017428A (en) A manufacturing method of semiconductor substrate, semiconductor substrate, electrooptic apparatus and electronic eqipment
US20040218133A1 (en) Flexible electro-optical apparatus and method for manufacturing the same
KR100297867B1 (en) Insulator type silicon semiconductor integrated circuit manufacturing method
JP3278296B2 (en) Method for manufacturing liquid crystal display array
JP4683817B2 (en) Method for manufacturing semiconductor device
JP2004281998A (en) Transistor, its manufacturing method, electro-optical device, semiconductor device and electronic apparatus
JP2008042218A (en) Manufacturing method of thin film transistor panel
US5633176A (en) Method of producing a semiconductor device for a light valve
CN101874289A (en) Semiconductor device manufacturing method and semiconductor device
JPS6390859A (en) Thin film transistor and manufacture thereof
JP2002176179A (en) Electro-optical device, manufacturing method thereof, and semiconductor device
JP4366953B2 (en) Method for manufacturing composite semiconductor substrate
JP4366954B2 (en) Method for manufacturing composite semiconductor substrate
JP3073462B2 (en) Method of manufacturing SOI semiconductor device using electrochemical etching method and method of manufacturing active drive liquid crystal display device using the same
JP3179160B2 (en) Semiconductor device and manufacturing method thereof
JP2004273922A (en) Manufacturing method of thin film transistor, thin film transistor, display device, and electronic equipment
JPH04176165A (en) Semiconductor device and manufacture thereof
JP4366983B2 (en) Method for manufacturing composite semiconductor substrate
JP4599831B2 (en) Method for manufacturing substrate for electro-optical device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080215

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090215

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100215

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees