JP3272908B2 - Method for manufacturing semiconductor multilayer material - Google Patents

Method for manufacturing semiconductor multilayer material

Info

Publication number
JP3272908B2
JP3272908B2 JP14425895A JP14425895A JP3272908B2 JP 3272908 B2 JP3272908 B2 JP 3272908B2 JP 14425895 A JP14425895 A JP 14425895A JP 14425895 A JP14425895 A JP 14425895A JP 3272908 B2 JP3272908 B2 JP 3272908B2
Authority
JP
Japan
Prior art keywords
boron
concentration
layer
silicon wafer
semiconductor multilayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP14425895A
Other languages
Japanese (ja)
Other versions
JPH08316444A (en
Inventor
リー ツォン
淳 吉川
勝弘 茶木
成和 鈴木
健郎 林
Original Assignee
東芝セラミックス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東芝セラミックス株式会社 filed Critical 東芝セラミックス株式会社
Priority to JP14425895A priority Critical patent/JP3272908B2/en
Publication of JPH08316444A publication Critical patent/JPH08316444A/en
Application granted granted Critical
Publication of JP3272908B2 publication Critical patent/JP3272908B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Weting (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は、トップシリコン層を
有する半導体多層材料の製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor multilayer material having a top silicon layer.

【0002】[0002]

【従来の技術】SOI材料はSemiconductor On Insulat
or材料を意味し、多層構造を有する半導体である。近年
は、半導体デバイス原料として、薄肉で高純度のトップ
シリコン層を有するSOI材料が求められている。
2. Description of the Related Art SOI materials are Semiconductor On Insulat.
or material, meaning a semiconductor with a multilayer structure. In recent years, as a semiconductor device raw material, an SOI material having a thin and high-purity top silicon layer has been demanded.

【0003】従来、シリコンウエーハ中のボロン濃度の
制御は、ボロンイオン注入法又はエピタキシャル成長法
によって行われていた。また、シリコンのエッチング速
度がボロン濃度に依存する性質を利用して、トップシリ
コン層の薄化処理が行われていた。
Conventionally, the control of the boron concentration in a silicon wafer has been performed by a boron ion implantation method or an epitaxial growth method. In addition, thinning of the top silicon layer has been performed by utilizing the property that the etching rate of silicon depends on the boron concentration.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、従来の
方法では、ボロンイオンの打ち込みに伴う欠陥の生成
や、エピタキシャル工程中に高濃度ボロン基板からミス
フィット転移が生じることを防止できなかった。
However, in the conventional method, it is impossible to prevent the generation of defects due to the implantation of boron ions and the occurrence of misfit transition from the high-concentration boron substrate during the epitaxial process.

【0005】このような現象は、デバイス欠陥を誘発し
易く、歩留まりを低下させる大きな原因となる。
[0005] Such a phenomenon is likely to induce device defects, and is a major cause of lowering the yield.

【0006】以上のような従来技術の問題点に鑑み、本
発明は、高品質の半導体多層材料を歩留まり良く製造で
きる方法を提供することを目的としている。
[0006] In view of the above-mentioned problems of the prior art, an object of the present invention is to provide a method capable of producing a high quality semiconductor multilayer material with high yield.

【0007】[0007]

【課題を解決するための手段】本願発明の解決手段を例
示すると、トップシリコン層を有する半導体多層材料の
製造方法において、1019cm-3以上の濃度でボロンを
含有するシリコンウエーハ(11)を用い、水素雰囲気
中1000℃以上の温度で熱処理を行い、ウエーハ表層
付近のボロンを外方拡散してそこにボロン低濃度層(1
1a)を形成し、しかる後に、アルカリ溶液を用いてエ
ッチング処理を行ってトップシリコン層(11b)を薄
化処理することを特徴とする半導体多層材料の製造方法
である。
An embodiment of the present invention will be described.
As shown, in a method for manufacturing a semiconductor multilayer material having a top silicon layer, a silicon wafer (11) containing boron at a concentration of 10 19 cm −3 or more is subjected to a heat treatment at a temperature of 1000 ° C. or more in a hydrogen atmosphere. Boron near the surface of the wafer is diffused outward, and the boron low concentration layer (1
1a) is formed, and thereafter, the top silicon layer (11b) is thinned by etching using an alkaline solution.
Der Ru.

【0008】本願発明方法によって製造した半導体多
層材料において、ボロン濃度が1019cm-3以上であ
り、肉厚(X(f))が5μm以下のトップシリコン層
(11b)を有する。
The semiconductor multilayer material manufactured by the method of the present invention has a top silicon layer (11b) having a boron concentration of 10 19 cm -3 or more and a thickness (X (f)) of 5 μm or less.

【0009】[0009]

【実施例】本発明者達は、鋭意研究の結果、シリコンウ
エーハ中のボロンの外方拡散が処理雰囲気に依存するこ
とを見出した。すなわち、ボロン含有シリコンウエーハ
をアルゴンガス雰囲気で熱処理してもボロンを殆ど外方
拡散できないが、同ウエーハを水素ガス雰囲気で熱処理
することによって、ボロンを外方拡散して表面付近のボ
ロン濃度を低減できることがを見出したのである。本発
明は、このような知見に基づくものである。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS As a result of diligent research, the present inventors have found that the outward diffusion of boron in a silicon wafer depends on the processing atmosphere. That is, even though the boron-containing silicon wafer is heat-treated in an argon gas atmosphere, boron hardly diffuses outward. However, by heat-treating the wafer in a hydrogen gas atmosphere, boron is diffused outward to reduce the boron concentration near the surface. I found what I could do. The present invention is based on such findings.

【0010】以下、図面を参照して本発明の実施例を説
明する。図1は、本発明による半導体多層材料の製造方
法を示す説明図である。
An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is an explanatory view showing a method for manufacturing a semiconductor multilayer material according to the present invention.

【0011】先ず、トップ11とベース12の2つのC
Zシリコンウエーハを準備する。そのうち、トップ用の
CZシリコンウエーハ11は、ボロンを1019cm-3
上の濃度で含有させたウエーハである。
First, two Cs of the top 11 and the base 12
Prepare a Z silicon wafer. Among them, the top CZ silicon wafer 11 is a wafer containing boron at a concentration of 10 19 cm −3 or more.

【0012】トップ用及びベース用のシリコンウエーハ
11,12に対して、ドライ酸化雰囲気、850〜10
50℃の温度範囲で10〜60分間の熱酸化処理を施
す。この熱処理によって、各々のウエーハの表面に熱酸
化層13,14が形成される。熱酸化層13,14の肉
厚は、例えば5〜100nm程度とする。
The top and base silicon wafers 11 and 12 are dried in an oxidizing atmosphere at 850-10.
A thermal oxidation treatment is performed in a temperature range of 50 ° C. for 10 to 60 minutes. By this heat treatment, thermal oxide layers 13 and 14 are formed on the surface of each wafer. The thickness of the thermal oxide layers 13 and 14 is, for example, about 5 to 100 nm.

【0013】次に、各々の熱酸化層13,14を合わせ
る形で、トップ11とベースを接着する。接着方法は、
直接貼り合せた後、10分〜1時間、800〜1100
℃、Ar雰囲気中で結合熱処理を行う等の方法を採用で
きる。
Next, the top 11 and the base are bonded together so that the thermal oxide layers 13 and 14 are joined together. The bonding method is
After direct bonding, 10 minutes to 1 hour, 800 to 1100
A method of performing a bonding heat treatment in an Ar atmosphere at a temperature of, for example, can be employed.

【0014】接着後にトップ11側のウエーハに通常の
機械研磨処理を施して、トップ11の肉厚をX(m)ま
で薄くする。X(m)は例えば7〜15μm程度であ
る。
After bonding, the wafer on the top 11 side is subjected to ordinary mechanical polishing treatment to reduce the thickness of the top 11 to X (m). X (m) is, for example, about 7 to 15 μm.

【0015】次に、接着シリコンウエーハを水素ガス雰
囲気、1000〜1200℃の温度範囲で10〜100
0分間加熱して、トップ11の表面のボロンを外方拡散
して、そこにボロン低濃度層11aを形成する。ボロン
低濃度層11aは、Boron Denuded Zone(Boron DZ)の
ことである。ボロン低濃度層11aのボロン濃度は、少
なくとも1018cm-3以下である。
Next, the bonded silicon wafer is placed in a hydrogen gas atmosphere at a temperature of 1000 to 1200 ° C. for 10 to 100 hours.
By heating for 0 minutes, boron on the surface of the top 11 is diffused outward to form a low boron concentration layer 11a there. The low boron concentration layer 11a is a Boron Denuded Zone (Boron DZ). The boron concentration of the low boron concentration layer 11a is at least 10 18 cm −3 or less.

【0016】なお、前工程で機械研磨を行ってトップ1
1の肉厚を薄くしたのは、ボロンの外方拡散工程の所要
時間を短くして、コストを抑制するためである。
[0016] In addition, mechanical polishing is performed in the pre-process and the top 1 is obtained.
The reason why the thickness of 1 is reduced is to shorten the time required for the boron outward diffusion step and to suppress the cost.

【0017】このボロン拡散処理におけるボロン分布C
(x,t)は次の外方拡散方程式で表すことができる。
The boron distribution C in this boron diffusion process
(X, t) can be represented by the following outward diffusion equation.

【0018】[0018]

【数1】 前記数式1において、xは表面からの深さ、tは熱処理
時間、Dはボロンの拡散係数、CB とCS はそれぞれバ
ルクと表面のボロン濃度である。CS の数値は、120
0℃の場合には1016cm-3以下と推定できる。また、
ボロンの拡散係数Dは一般的なP-typeシリコン結晶中の
拡散係数と同じであり、1200℃では約5×10-13
cm2 -1である。
(Equation 1) In Equation 1, x is the depth from the surface, t is a heat treatment time, D is a boron concentration of the diffusion coefficient, C B and C S, respectively bulk and surface of the boron. The value of C S is 120
In the case of 0 ° C., it can be estimated to be 10 16 cm −3 or less. Also,
The diffusion coefficient D of boron is the same as the diffusion coefficient in a general P-type silicon crystal, and is about 5 × 10 −13 at 1200 ° C.
cm 2 s −1 .

【0019】さて、一般に知られているように、シリコ
ンウエーハのアルカリ溶液中でのエッチング速度はボロ
ン濃度に強く依存する。特にエッチング速度rとボロン
濃度C(x,t)は、次の経験関係式を満足することが
報告されている。H.Seidel,J.Electrochem. Soc. 137
,(1990)3626を参照。
Now, as generally known, silicon
The etching rate of wafers in alkaline solution is
Strongly depends on the concentration of Especially the etching rate r and boron
The concentration C (x, t) can satisfy the following empirical relational expression.
It has been reported. H. Seidel, J. Electrochem. Soc.137
 , (1990) 3626.

【0020】[0020]

【数2】 前記数式2において、C0 は臨界濃度と呼ばれ、r0
ボロン濃度C(x,t)<<C0 のシリコンウエーハの
エッチング速度である。パラメーターr0 とC0 も、ア
ルカリ溶液の種類、濃度、温度などで決まるが、例えば
60℃10%KOHの場合にはそれぞれ約10μm/h
rと約4×1019cm-3である。従って、ボロン濃度4
×1019cm-3近辺でボロン濃度が増大すると、シリコ
ン結晶のエッチング速度は急激に低下する。
(Equation 2) In Equation 2, C 0 is called a critical concentration, and r 0 is an etching rate of a silicon wafer having a boron concentration C (x, t) << C 0 . The parameters r 0 and C 0 are also determined by the type, concentration, temperature, etc. of the alkaline solution. For example, in the case of 60 ° C. and 10% KOH, each is about 10 μm / h.
r and about 4 × 10 19 cm −3 . Therefore, boron concentration 4
When the boron concentration increases around × 10 19 cm −3 , the etching rate of the silicon crystal sharply decreases.

【0021】すなわち、水素雰囲気中でボロンの外方拡
散により形成されたボロンDZを、アルカリ溶液中で化
学エッチングすることによって除去して、トップシリコ
ン層を薄化できるのである。ここで、ボロンDZのサイ
ズ、あるいは除去されるシリコン層の厚さは、外方拡散
方程式(数式1)、及び、エッチング速度とボロン濃度
との関係式(数式2)から定義できる。
That is, boron DZ formed by outward diffusion of boron in a hydrogen atmosphere is removed by chemical etching in an alkaline solution, so that the top silicon layer can be thinned. Here, the size of the boron DZ or the thickness of the silicon layer to be removed can be defined by an outward diffusion equation (Equation 1) and a relational equation between the etching rate and the boron concentration (Equation 2).

【0022】すなわち、数式1における水素雰囲気中で
の熱処理の時間と温度は、数式2のアルカリ溶液中での
エッチング速度から設定可能であり、これに基づいてト
ップシリコン層の最終厚さを決定できる。
That is, the time and temperature of the heat treatment in the hydrogen atmosphere in Equation 1 can be set from the etching rate in the alkaline solution of Equation 2, and based on this, the final thickness of the top silicon layer can be determined. .

【0023】具体的に述べると、機械研磨した後のトッ
プシリコンの厚さをx(m)、目標最終厚さをx(f)
とすると、エッチング所要時間τは次の数式3で見積も
ることができる。
Specifically, the thickness of the top silicon after mechanical polishing is x (m), and the target final thickness is x (f).
Then, the required etching time τ can be estimated by the following Expression 3.

【0024】[0024]

【数3】 この数式3のエッチング速度rは数式1と2で表されて
おり、以上の数式1〜3からエッチング時間τを得るこ
とができる。
(Equation 3) The etching rate r in Equation 3 is represented by Equations 1 and 2, and the etching time τ can be obtained from Equations 1 to 3 above.

【0025】このようにして見積もったエッチング所要
時間τを目安にして、アルカリエッチングを行えば、ボ
ロン低濃度層全体をエッチングで除去でき、厚さx
(f)のトップシリコン層を得ることができる。
When the alkali etching is performed with the estimated etching time τ estimated as described above, the entire boron low concentration layer can be removed by etching, and the thickness x
The top silicon layer (f) can be obtained.

【0026】さて、トップ用シリコンウエーハのボロン
濃度を1×1019cm-3としたのは、次の理由からであ
る。それは、ボロン濃度が1×1019cm-3未満の場合
には、数式2から分るようにエッチング速度が早く、ボ
ロン濃度の急峻な変化が得られなくなるからである。数
式1に定義された外方拡散によってトップシリコン層の
最終厚さを制御できなくなるのである。
The reason why the boron concentration of the top silicon wafer is set to 1 × 10 19 cm −3 is as follows. This is because when the boron concentration is less than 1 × 10 19 cm −3 , the etching rate is high as can be seen from Expression 2, and a steep change in the boron concentration cannot be obtained. The out-diffusion defined in Equation 1 makes it impossible to control the final thickness of the top silicon layer.

【0027】以下、本発明の実施例1を説明する。Hereinafter, Embodiment 1 of the present invention will be described.

【0028】ベース用のシリコンウエーハとして15Ω
−cm、ボロンドープPタイプ、(100)、6イン
チ、CZウエーハを用いた。トップ用のシリコンウエー
ハは、ボロン濃度1.2×1020cm-3(1mΩ−c
m)、(100)、6インチ、CZウエーハを用いた。
15 Ω as a base silicon wafer
−cm, boron doped P type, (100), 6 inch, CZ wafer was used. The top silicon wafer has a boron concentration of 1.2 × 10 20 cm −3 (1 mΩ-c
m), (100), 6 inch, CZ wafer.

【0029】ベース用及びトップ用のシリコンウエーハ
を共に、950℃ドライ雰囲気中で酸化して、20nm
の酸化膜をそれぞれのウエーハ表面に形成した。
Both the base and top silicon wafers are oxidized in a dry atmosphere at 950 ° C.
Was formed on the surface of each wafer.

【0030】次に、両ウエーハを直接貼り合せた後、3
0分間950℃でAr雰囲気中で熱処理を行うことによ
って接着して結合し、トップシリコンウエーハの表層を
通常の機械研磨によりX(m)=10μm程度まで研磨
した。そして、標準的に洗浄した後、水素雰囲気中で1
200℃10時間処理を行った。
Next, after both wafers are directly bonded, 3
Bonding was performed by performing heat treatment in an Ar atmosphere at 950 ° C. for 0 minutes, and the surface layer of the top silicon wafer was polished to X (m) = about 10 μm by ordinary mechanical polishing. Then, after standard cleaning, 1 hour in a hydrogen atmosphere.
The treatment was performed at 200 ° C. for 10 hours.

【0031】さて、目標最終厚さをX(f)=1μmと
するために、60℃10%KOHの溶液を用いた場合の
エッチング所要時間τを前記数式3(及び1,2)を用
いて見積ると、所要時間τは約90分となる。
Now, in order to set the target final thickness to X (f) = 1 μm, the etching time τ when a solution of 10% KOH is used at 60 ° C. is calculated by using the above formula 3 (and 1, 2). Estimated, the required time τ is about 90 minutes.

【0032】そこで、実際にエッチングを90分間行っ
たところ、トップシリコンの厚さは1.5±0.5μm
になった。
Therefore, when the etching was actually performed for 90 minutes, the thickness of the top silicon was 1.5 ± 0.5 μm.
Became.

【0033】その結果、400nmの酸化膜の上に、ボ
ロン濃度が1.2×1020cm-3であり、肉厚が1.5
±0.5μmのトップシリコン層を有する半導体多層材
料が得られた。トップシリコン層を電子顕微鏡で観察し
たところ結晶欠陥は観察されなかった。
As a result, the boron concentration is 1.2 × 10 20 cm -3 and the thickness is 1.5
A semiconductor multilayer material having a top silicon layer of ± 0.5 μm was obtained. When the top silicon layer was observed with an electron microscope, no crystal defects were observed.

【0034】[0034]

【発明の効果】本発明方法によれば、バルク結晶のよう
な結晶欠陥のない高品質のトップシリコン層を有する半
導体多層材料を歩留まり良く製造することができる。
According to the method of the present invention, a semiconductor multilayer material having a high quality top silicon layer free from crystal defects such as bulk crystals can be manufactured with a high yield.

【0035】より具体的に述べれば、半導体多層材料の
製造過程で避けられなかった不具合、すなわちボロンイ
オンの打ち込みに伴う欠陥の生成や、エピタキシャル処
理中に生じる高濃度ボロン基板からのミスフィット転移
を確実に防止できる。
More specifically, defects inevitable in the manufacturing process of the semiconductor multilayer material, that is, generation of defects due to implantation of boron ions and misfit transition from a high-concentration boron substrate generated during epitaxial processing are considered. It can be reliably prevented.

【0036】また、本発明の半導体多層材料は高品質の
トップシリコン層を有し、急峻なボロン濃度変化を実現
できるため、半導体デバイスの原料として有用である。
The semiconductor multilayer material of the present invention has a high-quality top silicon layer and can realize a sharp change in boron concentration, and is therefore useful as a raw material for semiconductor devices.

【0037】なお、本発明は前述の実施例に限定されな
い。例えば、トップ用シリコンウエーハの肉厚を予め薄
くしておけば、機械研磨をごく僅かにするか或いは省略
することも可能である。
The present invention is not limited to the above embodiment. For example, if the thickness of the top silicon wafer is reduced in advance, the mechanical polishing can be made very small or omitted.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の半導体多層材料の製造方法の一実施例
を示す説明図。
FIG. 1 is an explanatory view showing one embodiment of a method for producing a semiconductor multilayer material according to the present invention.

【符号の説明】[Explanation of symbols]

11 トップ用シリコンウエーハ 11a ボロンDZ層 12 ベース用シリコンウエーハ 13,14,15 酸化膜 11 Silicon wafer for top 11a Boron DZ layer 12 Silicon wafer for base 13, 14, 15 Oxide film

───────────────────────────────────────────────────── フロントページの続き (72)発明者 鈴木 成和 神奈川県秦野市曽屋30番地 東芝セラミ ックス株式会社 開発研究所内 (72)発明者 林 健郎 神奈川県秦野市曽屋30番地 東芝セラミ ックス株式会社 開発研究所内 (56)参考文献 特開 平7−111321(JP,A) 特開 平2−278766(JP,A) 特開 昭61−182241(JP,A) 特開 平6−338604(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 27/12 H01L 21/02 H01L 21/22 - 21/24 H01L 21/306 - 21/3063 H01L 21/308 H01L 21/33 - 21/331 H01L 29/68 - 29/737 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Nariwazu Suzuki 30 Soya, Hadano-shi, Kanagawa Toshiba Ceramics Co., Ltd. (72) Inventor Kenro Hayashi 30 Soya, Hadano-shi, Kanagawa Toshiba Ceramics Co., Ltd. In the laboratory (56) References JP-A-7-111321 (JP, A) JP-A-2-278766 (JP, A) JP-A-61-182241 (JP, A) JP-A-6-338604 (JP, A) (58) Fields surveyed (Int.Cl. 7 , DB name) H01L 27/12 H01L 21/02 H01L 21/22-21/24 H01L 21/306-21/3063 H01L 21/308 H01L 21/33- 21/331 H01L 29/68-29/737

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 トップシリコン層を有する半導体多層材
料の製造方法において、1019cm-3以上の濃度でボロ
ンを含有するシリコンウエーハ(11)を用い、水素雰
囲気中1000℃以上の温度で熱処理を行い、ウエーハ
表層付近のボロンを外方拡散してそこにボロン低濃度層
(11a)を形成し、しかる後に、アルカリ溶液を用い
てエッチング処理を行ってトップシリコン層(11b)
を薄化処理することを特徴とする半導体多層材料の製造
方法。
In a method of manufacturing a semiconductor multilayer material having a top silicon layer, a silicon wafer (11) containing boron at a concentration of 10 19 cm −3 or more is subjected to a heat treatment at a temperature of 1000 ° C. or more in a hydrogen atmosphere. Then, boron near the wafer surface layer is diffused outward to form a low-concentration boron layer (11a) thereon, and thereafter, an etching process is performed using an alkaline solution to form a top silicon layer (11b).
A method for producing a semiconductor multilayer material, comprising:
【請求項2】 トップシリコン層を有する半導体多層材
料の製造方法において、ベース用シリコンウエーハ(1
2)と、10 19 cm -3 以上の濃度でボロンを含有するト
ップ用シリコンウエーハ(11)とを酸化膜を介して両
シリコンウエーハ(11、12)を張り合わせ接合し、
しかる後に、水素雰囲気中1000℃以上の温度で熱処
理を行い、ウエーハ表面付近のボロンを外方拡散してボ
ロン低濃度層(11a)を形成し、その後に、アルカリ
溶液を用いてエッチング処理を行ってトップシリコン層
(11b)を薄化処理することを特徴とする半導体多層
材料の製造方法。
2. A semiconductor multilayer material having a top silicon layer.
In the method of manufacturing the material, the silicon wafer for base (1
2) and boron containing boron at a concentration of 10 19 cm -3 or more.
Silicon wafer for polishing (11) via an oxide film.
Silicon wafers (11, 12) are bonded together,
Thereafter, heat treatment is performed at a temperature of 1000 ° C. or more in a hydrogen atmosphere.
And diffuse boron in the vicinity of the wafer surface to the outside.
Forming a low-concentration layer (11a), followed by alkali
Top silicon layer by etching using solution
(11b) a semiconductor multilayer characterized by thinning treatment
Material manufacturing method.
【請求項3】 ベース用シリコンウエーハ(12)と、
1019cm-3以上の濃度でボロンを含有するトップ用シ
リコンウエーハ(11)と両シリコンウエーハに酸化
処理を行って各々のシリコンウエーハの片側に酸化膜
(13,14)を形成し、酸化膜同志(13,14)を
対向させて両シリコンウエーハ(11,12)を張り合
わせ、しかる後に、トップ用シリコンウエーハ(11)
の表層にボロン低濃度層(11a)を形成することを特
徴とする請求項1又は2に記載の半導体多層材料の製造
方法。
3. A base silicon wafer (12);
10 19 cm -3 or more to form an oxide film (13, 14) on one side of the silicon wafer of each oxidation treatment is performed on both silicon wafer between the top silicon wafer containing boron (11) at a concentration of oxide The two silicon wafers (11, 12) are bonded together with the films (13, 14) facing each other, and thereafter, the silicon wafer for top (11)
The method of manufacturing a semiconductor multilayer material of claim 1 or 2, characterized in that to form a surface layer on the boron lightly doped layer (11a).
JP14425895A 1995-05-19 1995-05-19 Method for manufacturing semiconductor multilayer material Expired - Fee Related JP3272908B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14425895A JP3272908B2 (en) 1995-05-19 1995-05-19 Method for manufacturing semiconductor multilayer material

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14425895A JP3272908B2 (en) 1995-05-19 1995-05-19 Method for manufacturing semiconductor multilayer material

Publications (2)

Publication Number Publication Date
JPH08316444A JPH08316444A (en) 1996-11-29
JP3272908B2 true JP3272908B2 (en) 2002-04-08

Family

ID=15357921

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14425895A Expired - Fee Related JP3272908B2 (en) 1995-05-19 1995-05-19 Method for manufacturing semiconductor multilayer material

Country Status (1)

Country Link
JP (1) JP3272908B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5585319B2 (en) * 2010-09-03 2014-09-10 信越半導体株式会社 Manufacturing method of bonded SOI wafer

Also Published As

Publication number Publication date
JPH08316444A (en) 1996-11-29

Similar Documents

Publication Publication Date Title
JP2806277B2 (en) Semiconductor device and manufacturing method thereof
US7521334B2 (en) Method for producing direct bonded wafer and direct bonded wafer
JPS61296709A (en) Manufacture of semiconductor
JPH05251292A (en) Manufacture of semiconductor device
JP3412470B2 (en) Method for manufacturing SOI substrate
KR101340002B1 (en) SOI Wafer Manufacturing Method
JP3204855B2 (en) Semiconductor substrate manufacturing method
US5897362A (en) Bonding silicon wafers
JP2002184960A (en) Manufacturing method of soi wafer and soi wafer
JP5292810B2 (en) Manufacturing method of SOI substrate
JP3412449B2 (en) Method for manufacturing SOI substrate
JP3272908B2 (en) Method for manufacturing semiconductor multilayer material
JP2801704B2 (en) Semiconductor substrate manufacturing method
JP3484961B2 (en) Method for manufacturing SOI substrate
JPH10256263A (en) Soi substrate and manufacture therefor
JP3452122B2 (en) Method for manufacturing SOI substrate
EP0706203A1 (en) Method of manufacturing SOI substrate
WO2022054429A1 (en) Method for manufacturing soi wafer, and soi wafer
JPH08255882A (en) Soi substrate and fabrication thereof
JP2010040638A (en) Method of manufacturing soi substrate
JP5096780B2 (en) Manufacturing method of SOI wafer
JPH05152306A (en) Semiconductor substrate and manufacture thereof
JPH0472631A (en) Semiconductor substrate and manufacture thereof
JP2022067962A (en) Manufacturing method for soi wafer, and soi wafer
JPH05206145A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080125

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080125

Year of fee payment: 6

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080125

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080125

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090125

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090125

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100125

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110125

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110125

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120125

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120125

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130125

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees