JP3102392B2 - 半導体デバイスおよびその製造方法 - Google Patents
半導体デバイスおよびその製造方法Info
- Publication number
- JP3102392B2 JP3102392B2 JP09295208A JP29520897A JP3102392B2 JP 3102392 B2 JP3102392 B2 JP 3102392B2 JP 09295208 A JP09295208 A JP 09295208A JP 29520897 A JP29520897 A JP 29520897A JP 3102392 B2 JP3102392 B2 JP 3102392B2
- Authority
- JP
- Japan
- Prior art keywords
- metal wiring
- insulating film
- island
- substrate
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13452—Conductors connecting driver circuitry and terminals of panels
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、アクティブマトリ
クス形表示デバイスを用いたカラーＬＣＤ（液晶表示装
置）等の半導体デバイスおよびその製造方法に関し、特
に外部駆動回路に接続する部分の引き出し配線端子構造
を改良した半導体デバイスおよびその製造方法に関する
ものである。
クス形表示デバイスを用いたカラーＬＣＤ（液晶表示装
置）等の半導体デバイスおよびその製造方法に関し、特
に外部駆動回路に接続する部分の引き出し配線端子構造
を改良した半導体デバイスおよびその製造方法に関する
ものである。
【０００２】
【従来の技術】アクティブマトリクス形表示方式のＬＣ
Ｄは、フルカラー表示、高コントラストおよび高精細化
が実現できる。
Ｄは、フルカラー表示、高コントラストおよび高精細化
が実現できる。
【０００３】この表示方式は、片方の電極基板の内向面
にマトリクス電極と複数の画素電極を形成し、各画素電
極ごとに能動スイッチング素子として薄膜トランジスタ
（ＴＦＴ：Thin Film Transistor）等が配置されてい
る。このＴＦＴをマトリクス駆動し、ＴＦＴを介してそ
れぞれの画素電極をスイッチする。
にマトリクス電極と複数の画素電極を形成し、各画素電
極ごとに能動スイッチング素子として薄膜トランジスタ
（ＴＦＴ：Thin Film Transistor）等が配置されてい
る。このＴＦＴをマトリクス駆動し、ＴＦＴを介してそ
れぞれの画素電極をスイッチする。
【０００４】ＴＦＴによる各スイッチング素子をマトリ
クス駆動するには、各スイッチング素子を外部駆動回路
のＬＳＩ等に接続する必要がある。ＴＦＴスイッチング
素子によるマトリクス電極配線を液晶パネル基板から引
き出し配線した部分の接続端子は、化学的に安定したＩ
ＴＯ（Indium Tin Oxide）よりなる透明導電膜で被覆し
ている。
クス駆動するには、各スイッチング素子を外部駆動回路
のＬＳＩ等に接続する必要がある。ＴＦＴスイッチング
素子によるマトリクス電極配線を液晶パネル基板から引
き出し配線した部分の接続端子は、化学的に安定したＩ
ＴＯ（Indium Tin Oxide）よりなる透明導電膜で被覆し
ている。
【０００５】図１１および図１２は、そうした端子部の
従来構造の一例を示す平面図と、この図のＡ−Ａ線から
の側面断面図である。
従来構造の一例を示す平面図と、この図のＡ−Ａ線から
の側面断面図である。
【０００６】上下部の２枚のガラス基板１、２間におい
て、駆動用ＬＳＩ側の接続素子との接続面には透明導電
膜３０が成膜され、その下に金属配線１１が形成されて
いる。この場合、高湿度の環境下では、金属上に形成さ
れた透明導電膜が、ポーラスで湿気の浸入を遮断する効
果が低いこともあり、その浸入した湿気により金属がイ
オン化し易い。その結果、金属腐食が発生して端子間に
流出し、端子間リーク不良が発生するといった問題があ
る。
て、駆動用ＬＳＩ側の接続素子との接続面には透明導電
膜３０が成膜され、その下に金属配線１１が形成されて
いる。この場合、高湿度の環境下では、金属上に形成さ
れた透明導電膜が、ポーラスで湿気の浸入を遮断する効
果が低いこともあり、その浸入した湿気により金属がイ
オン化し易い。その結果、金属腐食が発生して端子間に
流出し、端子間リーク不良が発生するといった問題があ
る。
【０００７】この問題に対処するために、本願出願人に
よって先に提案された特開平８−６０５９号公報に記載
のアクティブマトリクス基板においては、無機保護皮膜
またはこの端子部に接続される接続部材で保護されない
部分の金属配線を除去している。
よって先に提案された特開平８−６０５９号公報に記載
のアクティブマトリクス基板においては、無機保護皮膜
またはこの端子部に接続される接続部材で保護されない
部分の金属配線を除去している。
【０００８】
【発明が解決しようとする課題】しかしながら、係る公
報に記載の技術の場合、以下のような未解決の問題点が
ある。１つは、可塑性配線基板との接続部である上層金
属配線に腐食が生じると、端子間リーク不良が発生する
ことである。つまり、一般には、可塑性配線基板との接
続部の上層金属配線は、異方性導電フィルムを介してテ
ープキャリアパッケージ方式により接続されて被覆され
ている。ところが、その異方性導電フィルム自体ある程
度の吸湿性を保有しているため、浸入した水分と金属が
反応することと、異方性専電フィルムまたは可塑性配線
基板のいずれか一方に塩素等の不純物イオンが付着して
いる場合は、その付着不純物イオンと金属が反応してし
まう。その結果、金属腐食が発生し、端子間に腐食金属
が流れ出し、端子間リークを引き起こすのである。
報に記載の技術の場合、以下のような未解決の問題点が
ある。１つは、可塑性配線基板との接続部である上層金
属配線に腐食が生じると、端子間リーク不良が発生する
ことである。つまり、一般には、可塑性配線基板との接
続部の上層金属配線は、異方性導電フィルムを介してテ
ープキャリアパッケージ方式により接続されて被覆され
ている。ところが、その異方性導電フィルム自体ある程
度の吸湿性を保有しているため、浸入した水分と金属が
反応することと、異方性専電フィルムまたは可塑性配線
基板のいずれか一方に塩素等の不純物イオンが付着して
いる場合は、その付着不純物イオンと金属が反応してし
まう。その結果、金属腐食が発生し、端子間に腐食金属
が流れ出し、端子間リークを引き起こすのである。
【０００９】したがって、本発明の目的は、高湿度の環
境下においても端子間リークによる短絡の発生を抑える
ことが可能な特にアクティブマトリクス形表示方式液晶
表示パネル等の半導体デバイスおよびその製造方法を提
供することにある。
境下においても端子間リークによる短絡の発生を抑える
ことが可能な特にアクティブマトリクス形表示方式液晶
表示パネル等の半導体デバイスおよびその製造方法を提
供することにある。
【００１０】
【課題を解決するための手段】本発明の半導体デバイス
は、外部駆動回路に接続して画素電極に電圧を印加する
ために、基板から引き出された金属配線よりなる複数の
接続端子部を有する例えばアクティブマトリクス形表示
方式による液晶表示パネルにおいて、前記接続端子部の
金属配線に島部とこれを取り囲む凹部よりなる端子間短
絡防止パターンを設け、前記島部の少なくとも一部を除
いて前記凹部の内部を含む前記金属配線の表面を保護絶
縁膜によって覆い、この保護絶縁膜で覆われない部分の
前記島部上がコンタクトホールとなっており、コンタク
トホールの内面と島部の上面を含む前記保護絶縁膜の表
面に透明導電膜を堆積してなっている。
は、外部駆動回路に接続して画素電極に電圧を印加する
ために、基板から引き出された金属配線よりなる複数の
接続端子部を有する例えばアクティブマトリクス形表示
方式による液晶表示パネルにおいて、前記接続端子部の
金属配線に島部とこれを取り囲む凹部よりなる端子間短
絡防止パターンを設け、前記島部の少なくとも一部を除
いて前記凹部の内部を含む前記金属配線の表面を保護絶
縁膜によって覆い、この保護絶縁膜で覆われない部分の
前記島部上がコンタクトホールとなっており、コンタク
トホールの内面と島部の上面を含む前記保護絶縁膜の表
面に透明導電膜を堆積してなっている。
【００１１】この場合、前記接続端子部の金属配線に設
けた前記島部に発生した腐食の進行を前記凹部によって
遮断して、前記島部のみで腐食が収束できるものであ
る。
けた前記島部に発生した腐食の進行を前記凹部によって
遮断して、前記島部のみで腐食が収束できるものであ
る。
【００１２】アクティブマトリクス形表示方式では、前
記接続端子部以外の表示部を形成する前記基板の金属配
線に接続させてマトリクス電極、複数の画素電極、これ
ら画素電極に対応するＴＦＴ（薄膜トランジスタ）によ
る能動スイッチング素子を配置し、このＴＦＴをマトリ
クス駆動させることによって対応する画素電極がスイッ
チ動作可能となっており、前記基板に対向して貼り合わ
せた他の基板との間の電極領域に液晶が注入されてい
る。
記接続端子部以外の表示部を形成する前記基板の金属配
線に接続させてマトリクス電極、複数の画素電極、これ
ら画素電極に対応するＴＦＴ（薄膜トランジスタ）によ
る能動スイッチング素子を配置し、このＴＦＴをマトリ
クス駆動させることによって対応する画素電極がスイッ
チ動作可能となっており、前記基板に対向して貼り合わ
せた他の基板との間の電極領域に液晶が注入されてい
る。
【００１３】以上の構成により、湿気の浸入を遮断する
に有効な保護絶縁膜で被覆されていない部分の接続端子
部の金属配線は端子間短絡防止パターンの島部としてい
るので、この島部の部分に腐食が発生しても、その他の
部分の金属膜による金属配線は保護絶縁膜で被覆されて
いるから、腐食は島部を取り囲む凹部で進行を遮断さ
れ、島部の溶出した金属も凹部に収まって外部に流出せ
ず、端子間リークの発生を抑制する。
に有効な保護絶縁膜で被覆されていない部分の接続端子
部の金属配線は端子間短絡防止パターンの島部としてい
るので、この島部の部分に腐食が発生しても、その他の
部分の金属膜による金属配線は保護絶縁膜で被覆されて
いるから、腐食は島部を取り囲む凹部で進行を遮断さ
れ、島部の溶出した金属も凹部に収まって外部に流出せ
ず、端子間リークの発生を抑制する。
【００１４】
【発明の実施の形態】以下、本発明による半導体デバイ
スの好適実施の形態である液晶表示パネルおよびその製
造方法について、図面を参照して詳細に説明する。
スの好適実施の形態である液晶表示パネルおよびその製
造方法について、図面を参照して詳細に説明する。
【００１５】図１〜図６は、第１実施の形態による液晶
表示パネルを示している。図１は組立斜視図、図２は接
続端子を示す平面図、図３は図２のＡ−Ａ線からの断面
図である。図４は、本実施の形態を説明する理解のため
に周知のＴＦＴによる画素電極部を示す断面図である。
表示パネルを示している。図１は組立斜視図、図２は接
続端子を示す平面図、図３は図２のＡ−Ａ線からの断面
図である。図４は、本実施の形態を説明する理解のため
に周知のＴＦＴによる画素電極部を示す断面図である。
【００１６】液晶表示パネルの構成は、後段本発明の製
造方法によって明らかになるので、ここでは概略的な説
明にとどめる。図１に示すように、上下部のガラス基板
１、２を有し、それら上下２枚のガラス基板は互いに封
止樹脂によって貼り合わされ、基板間に液晶を封入する
ことによって液晶セルが形成される。アクティブマトリ
クス形表示電極としてパターン形成された金属配線によ
る接続端子３がパネル周辺に引き出され、駆動用ＬＳＩ
等の接続素子に接続される。
造方法によって明らかになるので、ここでは概略的な説
明にとどめる。図１に示すように、上下部のガラス基板
１、２を有し、それら上下２枚のガラス基板は互いに封
止樹脂によって貼り合わされ、基板間に液晶を封入する
ことによって液晶セルが形成される。アクティブマトリ
クス形表示電極としてパターン形成された金属配線によ
る接続端子３がパネル周辺に引き出され、駆動用ＬＳＩ
等の接続素子に接続される。
【００１７】次に、この液晶表示パネルにおいて、上部
ガラス基板１外に引き出し配線された接続端子３の製造
方法について、図２のＡ−Ａ線からの断面で示す図５の
製造工程図を中心に、図１他の各図を参照して説明す
る。
ガラス基板１外に引き出し配線された接続端子３の製造
方法について、図２のＡ−Ａ線からの断面で示す図５の
製造工程図を中心に、図１他の各図を参照して説明す
る。
【００１８】図５（ａ）に示すように、まず、下部ガラ
ス基板２上に、スパッタ法によってＣｒ（クロム）を２
０００オングストローム（Å）の膜厚に堆積し、これを
パターニングして下層金属配線９を形成する。この下層
金属配線９は、図４に示すＴＦＴ部ではゲート電極９ａ
を形成する。
ス基板２上に、スパッタ法によってＣｒ（クロム）を２
０００オングストローム（Å）の膜厚に堆積し、これを
パターニングして下層金属配線９を形成する。この下層
金属配線９は、図４に示すＴＦＴ部ではゲート電極９ａ
を形成する。
【００１９】次に、プラズマＣＶＤ法（化学気相法：Ch
emical Vapor Deposition ）により、下層金属配線９上
にシリコン酸化膜とシリコン窒化膜とによる複合膜とし
て合計膜厚５０００Åを堆積し、層間絶縁膜（パッシベ
ーション）１０を形成する（図５−ｂ）。
emical Vapor Deposition ）により、下層金属配線９上
にシリコン酸化膜とシリコン窒化膜とによる複合膜とし
て合計膜厚５０００Åを堆積し、層間絶縁膜（パッシベ
ーション）１０を形成する（図５−ｂ）。
【００２０】このとき、図４に示すＴＦＴ形成部では、
同一ＣＶＤ装置内においてアモルファスシリコン（ａ−
Ｓｉ）を堆積し、ノンドープのａ−Ｓｉ膜１６を２００
０Åの膜厚に、そしてｎ+ 型ａ−Ｓｉ膜１７を２００Å
の膜厚にそれぞれ成長させる。続いて、このＴＦＴ形成
部にａ−Ｓｉ膜が島状に残るようにパターン形成する。
パターニングで島状に残されたａ−Ｓｉ膜の下方の層間
絶縁膜１０はゲート絶縁膜として機能する。
同一ＣＶＤ装置内においてアモルファスシリコン（ａ−
Ｓｉ）を堆積し、ノンドープのａ−Ｓｉ膜１６を２００
０Åの膜厚に、そしてｎ+ 型ａ−Ｓｉ膜１７を２００Å
の膜厚にそれぞれ成長させる。続いて、このＴＦＴ形成
部にａ−Ｓｉ膜が島状に残るようにパターン形成する。
パターニングで島状に残されたａ−Ｓｉ膜の下方の層間
絶縁膜１０はゲート絶縁膜として機能する。
【００２１】一方、先の図５（ｂ）においては、接続端
子３の製造工程に係り、堆積れた上記層間絶縁膜１０に
パターン形成を行い、下層金属配線９と次工程（図５−
ｃ参照）で形成する上層金属配線１１との接続個所とな
る部分に、コンタクトホール１０ａを形成する。
子３の製造工程に係り、堆積れた上記層間絶縁膜１０に
パターン形成を行い、下層金属配線９と次工程（図５−
ｃ参照）で形成する上層金属配線１１との接続個所とな
る部分に、コンタクトホール１０ａを形成する。
【００２２】次工程の図５（ｃ）に示すように、形成し
たコンタクトホール１０ａを覆うようにして、層間絶縁
膜１０上にＣｒによる上層金属配線１１が形成される。
すなわち、Ｃｒをスパッタ法によって２０００Åの膜厚
に堆積し、パターニングを行ってコンタクトホール１０
ａを通して上記下層金属配線９に電気的に接続する上層
金属配線１１を形成する。
たコンタクトホール１０ａを覆うようにして、層間絶縁
膜１０上にＣｒによる上層金属配線１１が形成される。
すなわち、Ｃｒをスパッタ法によって２０００Åの膜厚
に堆積し、パターニングを行ってコンタクトホール１０
ａを通して上記下層金属配線９に電気的に接続する上層
金属配線１１を形成する。
【００２３】上層金属配線１１は、図４のＴＦＴ形成部
において、ドレイン電極１１ｂおよびソース電極１１ｃ
を形成し、ＴＦＴ形成部以外の表示部では、アクティブ
マトリクス形表示デバイスのデータ信号配線１１ａを形
成する。
において、ドレイン電極１１ｂおよびソース電極１１ｃ
を形成し、ＴＦＴ形成部以外の表示部では、アクティブ
マトリクス形表示デバイスのデータ信号配線１１ａを形
成する。
【００２４】そこで、この図５（ｃ）においては、本発
明による接続端子３を製造する要旨工程として、上層金
属配線１１に、凹部４と島部５よりなる端子間短絡防止
パターンが形成される。これは、図２の端子部平面図で
明らかなように、次工程で保護絶縁膜１２に形成される
コンタクトホール１２ａ（図５−ｄ参照）の下部に位置
するように島部５が形成され、この島部５を取り囲み部
分を凹部４としてパターン形成している。凹部４と島部
５を繋ぐ部分はくびれ部６となっている。
明による接続端子３を製造する要旨工程として、上層金
属配線１１に、凹部４と島部５よりなる端子間短絡防止
パターンが形成される。これは、図２の端子部平面図で
明らかなように、次工程で保護絶縁膜１２に形成される
コンタクトホール１２ａ（図５−ｄ参照）の下部に位置
するように島部５が形成され、この島部５を取り囲み部
分を凹部４としてパターン形成している。凹部４と島部
５を繋ぐ部分はくびれ部６となっている。
【００２５】したがって、次の図５（ｄ）の工程におい
ては、凹部４と島部５よりなる端子間短絡防止パターン
を形成済みの上層金属配線１１を覆うようにして、プラ
ズマＣＶＤ法により膜厚約２０００Åのシリコン窒化膜
を堆積して保護絶縁膜１２を形成する。この保護絶縁膜
１２にパターニングを行い、上層金属配線１１と次工程
で形成する透明導電膜１３（図５−ｅ参照）との接続個
所にコンタクトホール１２ａを形成する。
ては、凹部４と島部５よりなる端子間短絡防止パターン
を形成済みの上層金属配線１１を覆うようにして、プラ
ズマＣＶＤ法により膜厚約２０００Åのシリコン窒化膜
を堆積して保護絶縁膜１２を形成する。この保護絶縁膜
１２にパターニングを行い、上層金属配線１１と次工程
で形成する透明導電膜１３（図５−ｅ参照）との接続個
所にコンタクトホール１２ａを形成する。
【００２６】このコンタクトホール１２ａは、上層金属
配線１１に設けた島部５上に位置を合わせて形成され、
そのコンタクトホール１２ａを凹部４に取り囲む形とな
っている。
配線１１に設けた島部５上に位置を合わせて形成され、
そのコンタクトホール１２ａを凹部４に取り囲む形とな
っている。
【００２７】次の図５（ｅ）の工程では、その保護絶縁
膜１２に設けたコンタクトホール１２ａを覆うようにし
て、保護絶縁膜１２上にスパッタ法によりＩＴＯよりな
る透明導電膜１３が４００Åの膜厚に成膜される。図２
は、透明導電膜１３が形成されたここまでの工程の接続
端子３を平面からみた図であり、図２中の実線１２ａが
保護絶縁膜１２に設けたコンタクトホール、破線１０ａ
が層間絶縁膜１０に設けたコンタクトホールであること
は理解されよう。
膜１２に設けたコンタクトホール１２ａを覆うようにし
て、保護絶縁膜１２上にスパッタ法によりＩＴＯよりな
る透明導電膜１３が４００Åの膜厚に成膜される。図２
は、透明導電膜１３が形成されたここまでの工程の接続
端子３を平面からみた図であり、図２中の実線１２ａが
保護絶縁膜１２に設けたコンタクトホール、破線１０ａ
が層間絶縁膜１０に設けたコンタクトホールであること
は理解されよう。
【００２８】その際、表示部においては、図４のＴＦＴ
形成部に示すように、透明導電膜１３はソース電極１１
ｃに接続する画素電極１３ａとしてパターン形成され
る。
形成部に示すように、透明導電膜１３はソース電極１１
ｃに接続する画素電極１３ａとしてパターン形成され
る。
【００２９】以上の工程により、接続端子３を形成した
下部ガラス基板２が作成される。これに続いて、図３に
示すように、下部ガラス基板２と上部ガラス基板１とを
封止樹脂１５により貼り合わせ、２枚の上下ガラス基板
１，２間に液晶１４を注入して、図示のように、上部ガ
ラス基板１の周辺に複数の接続端子３が引き出された形
の第１実施の形態による液晶表示パネルが作成される。
下部ガラス基板２が作成される。これに続いて、図３に
示すように、下部ガラス基板２と上部ガラス基板１とを
封止樹脂１５により貼り合わせ、２枚の上下ガラス基板
１，２間に液晶１４を注入して、図示のように、上部ガ
ラス基板１の周辺に複数の接続端子３が引き出された形
の第１実施の形態による液晶表示パネルが作成される。
【００３０】すなわち、係る第１実施の形態において、
上層金属配線１１としては、端子間短絡防止パターンの
島部５を除いたその他の全面が保護絶縁膜１２によって
覆われている。この保護絶縁膜１２はほとんど湿気を通
さないため、それにより被覆した部分の上層金属配線１
１が腐食することはない。
上層金属配線１１としては、端子間短絡防止パターンの
島部５を除いたその他の全面が保護絶縁膜１２によって
覆われている。この保護絶縁膜１２はほとんど湿気を通
さないため、それにより被覆した部分の上層金属配線１
１が腐食することはない。
【００３１】ところで、保護絶縁膜１２で被覆されない
部分の上層金属配線１１の島部５は、透明導電膜１３に
よって被覆されてはいるが、この透明導電膜１３の防湿
機能はあまり高くない。そのため、島部５に腐食発生の
可能性はあっても、その島部５の腐食のみで収束し、そ
の他の部分の上層金属配線１１にまで腐食が拡大するこ
とはない。結果、そうした腐食防止効果により、接続端
子３からはみ出す金属イオンの量も減り、従来のこの種
構造と比べて端子間リークによる短絡発生の確率は大幅
に減少する。
部分の上層金属配線１１の島部５は、透明導電膜１３に
よって被覆されてはいるが、この透明導電膜１３の防湿
機能はあまり高くない。そのため、島部５に腐食発生の
可能性はあっても、その島部５の腐食のみで収束し、そ
の他の部分の上層金属配線１１にまで腐食が拡大するこ
とはない。結果、そうした腐食防止効果により、接続端
子３からはみ出す金属イオンの量も減り、従来のこの種
構造と比べて端子間リークによる短絡発生の確率は大幅
に減少する。
【００３２】一方、上層金属配線１１の端子間短絡防止
パターンに島部５を取り囲む凹部４を設けたことで、そ
の分配線抵抗が上昇する。しかし、その問題は、層間絶
縁膜１０に設けたコンタクトホール１０ａを通して上層
金属配線１１を下層金属配線９に導通させることで解消
し、克服できるものである。
パターンに島部５を取り囲む凹部４を設けたことで、そ
の分配線抵抗が上昇する。しかし、その問題は、層間絶
縁膜１０に設けたコンタクトホール１０ａを通して上層
金属配線１１を下層金属配線９に導通させることで解消
し、克服できるものである。
【００３３】また、第１実施の形態の液晶表示パネルを
用いてＬＣＤを設計し、効果を確認したところ、以下の
ような結果が得られた。
用いてＬＣＤを設計し、効果を確認したところ、以下の
ような結果が得られた。
【００３４】図６は、接続端子３に設けた上層金属配線
１１の島部５の周辺実寸法を設定したものである。接続
端子３の端子間ピッチを７０μｍとし、端子幅を４０μ
ｍとした。係る接続端子３の上層金属配線１１に８個の
島部５が形成されるよう、端子間短絡防止パターンを形
成した。
１１の島部５の周辺実寸法を設定したものである。接続
端子３の端子間ピッチを７０μｍとし、端子幅を４０μ
ｍとした。係る接続端子３の上層金属配線１１に８個の
島部５が形成されるよう、端子間短絡防止パターンを形
成した。
【００３５】このように作成した接続端子３の端子部を
手で触指し、わざわざ端子を汚染した後、駆動用ＬＳＩ
側の接続素子を異方性導電フィルムにより圧接接続し、
５０℃で８５％の環境にて実動作させた。投入後、２４
０時間経過した後、従来品として供試された液晶表示パ
ネルの場合、供試サンプル数１０個のうち、８個という
高率で端子間ショートが発生した。それに対して、本発
明の第１実施の形態による液晶表示パネルの場合、不具
合の発生が皆無といった好結果を得ることができた。
手で触指し、わざわざ端子を汚染した後、駆動用ＬＳＩ
側の接続素子を異方性導電フィルムにより圧接接続し、
５０℃で８５％の環境にて実動作させた。投入後、２４
０時間経過した後、従来品として供試された液晶表示パ
ネルの場合、供試サンプル数１０個のうち、８個という
高率で端子間ショートが発生した。それに対して、本発
明の第１実施の形態による液晶表示パネルの場合、不具
合の発生が皆無といった好結果を得ることができた。
【００３６】次に、図７および図８において、図２のＡ
−Ａ線からの断面による本発明の第２実施の形態につい
て説明する。図７は、第１の実施の形態による図３の端
子部断面構造に対応する図であり、図８はその端子部構
造の製造工程図である。なお、ＴＦＴ形成部の工程は、
上記第１の実施の形態の場合と同一であるので、重複し
た説明は省略する。
−Ａ線からの断面による本発明の第２実施の形態につい
て説明する。図７は、第１の実施の形態による図３の端
子部断面構造に対応する図であり、図８はその端子部構
造の製造工程図である。なお、ＴＦＴ形成部の工程は、
上記第１の実施の形態の場合と同一であるので、重複し
た説明は省略する。
【００３７】まず、図８（ａ）に示す工程において、下
部ガラス基板２上にスパッタ法によってＣｒを２０００
Åの膜厚に堆積し、これをパターニングして下層金属配
線９を形成する。
部ガラス基板２上にスパッタ法によってＣｒを２０００
Åの膜厚に堆積し、これをパターニングして下層金属配
線９を形成する。
【００３８】次に、図８（ｂ）のように、プラズマＣＶ
Ｄ法により、シリコン酸化膜とシリコン窒化膜とによる
複合膜として層間絶縁膜１０を合計膜厚５０００Åに堆
積して成膜する。続いて、この層間絶縁膜１０をパター
ニングして、下層金属配線９と次工程で形成する上層金
属配線１１との接続個所にコンタクトホール１０ａを形
成する。その際、上層金属配線１１に形成される島状パ
ターンの周辺部の層間絶縁膜１０が除去され、それによ
ってプール部１８を形成する。
Ｄ法により、シリコン酸化膜とシリコン窒化膜とによる
複合膜として層間絶縁膜１０を合計膜厚５０００Åに堆
積して成膜する。続いて、この層間絶縁膜１０をパター
ニングして、下層金属配線９と次工程で形成する上層金
属配線１１との接続個所にコンタクトホール１０ａを形
成する。その際、上層金属配線１１に形成される島状パ
ターンの周辺部の層間絶縁膜１０が除去され、それによ
ってプール部１８を形成する。
【００３９】次に、図８（ｃ）に示す工程において、Ｃ
ｒをスパッタ法により２０００Åの膜厚に堆積し、これ
をパターニングして上層金属配線１１を形成する。この
上層金属配線１１は前工程で設けたコンタクトホール１
０ａにより下層金属配線９に電気的に接続可能となる。
ｒをスパッタ法により２０００Åの膜厚に堆積し、これ
をパターニングして上層金属配線１１を形成する。この
上層金属配線１１は前工程で設けたコンタクトホール１
０ａにより下層金属配線９に電気的に接続可能となる。
【００４０】この段階で、上層金属配線１１には、上記
第１実施の形態で示された凹部４と島部５よりなる端子
間短絡防止パターンが形成される。
第１実施の形態で示された凹部４と島部５よりなる端子
間短絡防止パターンが形成される。
【００４１】次に、図８（ｄ）のように、プラズマＣＶ
Ｄ法により、膜厚約２０００Åのシリコン窒化膜を堆積
して保護絶縁膜１２を形成し、これをパターニングして
上層金属配線１１と次工程で形成する透明導電膜１３と
の接続個所にコンタクトホール１２ａを形成する。
Ｄ法により、膜厚約２０００Åのシリコン窒化膜を堆積
して保護絶縁膜１２を形成し、これをパターニングして
上層金属配線１１と次工程で形成する透明導電膜１３と
の接続個所にコンタクトホール１２ａを形成する。
【００４２】次に、図８（ｅ）のように、コンタクトホ
ール１２ａを覆うようにして、スパッタ法によってＩＴ
Ｏよりなる透明導電膜１３を保護絶縁膜１２上に４００
Åの膜厚に成膜する。
ール１２ａを覆うようにして、スパッタ法によってＩＴ
Ｏよりなる透明導電膜１３を保護絶縁膜１２上に４００
Åの膜厚に成膜する。
【００４３】以上の工程により、接続端子３を形成した
下部ガラス基板２が作成される。これに続いて、図７に
示すように、下部ガラス基板２と上部ガラス基板１とを
封止樹脂１５により貼り合わせ、２枚の上下ガラス基板
１、２間に液晶１４を注入して、図示のように、上部ガ
ラス基板１の周辺に複数の接続端子３が引き出された形
の第２実施の形態による液晶表示パネルが作成される。
下部ガラス基板２が作成される。これに続いて、図７に
示すように、下部ガラス基板２と上部ガラス基板１とを
封止樹脂１５により貼り合わせ、２枚の上下ガラス基板
１、２間に液晶１４を注入して、図示のように、上部ガ
ラス基板１の周辺に複数の接続端子３が引き出された形
の第２実施の形態による液晶表示パネルが作成される。
【００４４】この第２実施の形態によれば、プール部１
８が設けられているため、上記第１実施の形態の場合と
比較すると、腐食した金属がプール部１８に捕捉される
から端子間への流出がなく、より一層端子間リークによ
る短絡の不具合発生を抑えることができる。
８が設けられているため、上記第１実施の形態の場合と
比較すると、腐食した金属がプール部１８に捕捉される
から端子間への流出がなく、より一層端子間リークによ
る短絡の不具合発生を抑えることができる。
【００４５】次に、図９および図１０において、図２の
Ａ−Ａ線からの断面による本発明の第３実施の形態につ
いて説明する。図９は、第１実施の形態による図３の端
子部断面構造に対応する図であり、図１０はその端子部
構造の製造工程図である。なお、ＴＦＴ形成部の工程
は、上記第１の実施の形態の場合と同一であるので、重
複した説明は省略する。
Ａ−Ａ線からの断面による本発明の第３実施の形態につ
いて説明する。図９は、第１実施の形態による図３の端
子部断面構造に対応する図であり、図１０はその端子部
構造の製造工程図である。なお、ＴＦＴ形成部の工程
は、上記第１の実施の形態の場合と同一であるので、重
複した説明は省略する。
【００４６】まず、図１０（ａ）に示すように、下部ガ
ラス基板２上にスパッタ法によってＣｒを２０ＯＯÅの
膜厚に堆積し、これをパターニングして下層金属配線９
を形成する。この際、下層金属配線９は、絶縁膜で被覆
されない未保護の部分が生じないように、後工程で形成
する上層金属配線１１（図１０−ｃ参照）と同様に凹部
４と島部５よりなる端子間短絡防止パターンを形成す
る。
ラス基板２上にスパッタ法によってＣｒを２０ＯＯÅの
膜厚に堆積し、これをパターニングして下層金属配線９
を形成する。この際、下層金属配線９は、絶縁膜で被覆
されない未保護の部分が生じないように、後工程で形成
する上層金属配線１１（図１０−ｃ参照）と同様に凹部
４と島部５よりなる端子間短絡防止パターンを形成す
る。
【００４７】次に、図１０（ｂ）の工程では、プラズマ
ＣＶＤ法により、シリコン酸化膜とシリコン窒化膜との
複合膜として層間絶縁膜１０を合計膜厚５０００Åに堆
積して形成する。この層間絶縁膜１０をパターニングし
て、下層金属配線９と次工程の上層金属配線１１との接
続個所となる部分にコンタクトホール１０ａを形成す
る。
ＣＶＤ法により、シリコン酸化膜とシリコン窒化膜との
複合膜として層間絶縁膜１０を合計膜厚５０００Åに堆
積して形成する。この層間絶縁膜１０をパターニングし
て、下層金属配線９と次工程の上層金属配線１１との接
続個所となる部分にコンタクトホール１０ａを形成す
る。
【００４８】次に、図１０（ｃ）に示すように、Ｃｒを
スパッタ法によって２０００Åの膜厚に堆積する。これ
をパターニングし、コンタクトホール１０ａを介して下
層金属配線９に接続させる上層金属配線１１を形成す
る。この上層金属配線１１には、凹部４と島部５よりな
る端子間短絡防止パターン部が形成される。
スパッタ法によって２０００Åの膜厚に堆積する。これ
をパターニングし、コンタクトホール１０ａを介して下
層金属配線９に接続させる上層金属配線１１を形成す
る。この上層金属配線１１には、凹部４と島部５よりな
る端子間短絡防止パターン部が形成される。
【００４９】次に、図１０（ｄ）に示すように、プラズ
マＣＶＤ法によって膜厚２０００Åのシリコン窒化膜を
堆積して保護絶縁膜１２を形成し、上層金属配線１１と
次工程で形成する透明導電膜１３（図１０−ｅ参照）と
の接続個所になる部分にコンタクトホール１２ａを形成
する。それと共に、上層金属配線１１に形成した島部５
の周辺にて保護絶縁膜１２と共に層間絶縁膜１０もエッ
チング除去し、プール部１８を形成する。
マＣＶＤ法によって膜厚２０００Åのシリコン窒化膜を
堆積して保護絶縁膜１２を形成し、上層金属配線１１と
次工程で形成する透明導電膜１３（図１０−ｅ参照）と
の接続個所になる部分にコンタクトホール１２ａを形成
する。それと共に、上層金属配線１１に形成した島部５
の周辺にて保護絶縁膜１２と共に層間絶縁膜１０もエッ
チング除去し、プール部１８を形成する。
【００５０】続いて、図１０（ｅ）に示す工程では、ス
パッタ法によりＩＴＯよりなる透明導電膜１３を４００
Åの膜厚に成膜し、接続端子３を覆うようにしてパター
ニングする。
パッタ法によりＩＴＯよりなる透明導電膜１３を４００
Åの膜厚に成膜し、接続端子３を覆うようにしてパター
ニングする。
【００５１】このようにして下部ガラス基板２を作成
し、この下部ガラス基板２と上部ガラス基板１とを封止
樹脂１５により貼り合わせて、上下部２枚のガラス基板
間に液晶１４を注入することにより、図９に示す第３実
施の形態の液晶表示パネルを作成する。
し、この下部ガラス基板２と上部ガラス基板１とを封止
樹脂１５により貼り合わせて、上下部２枚のガラス基板
間に液晶１４を注入することにより、図９に示す第３実
施の形態の液晶表示パネルを作成する。
【００５２】この第３実施の形態の液晶表示パネルにお
いては、上記第２実施の形態の場合と比べてもプール部
１８が深く、その結果、腐食した金属を十分にプール部
１８に捕捉することができ、腐食金属が外部に流出せ
ず、端子間リークによる短絡防止効果が一層倍加する。
いては、上記第２実施の形態の場合と比べてもプール部
１８が深く、その結果、腐食した金属を十分にプール部
１８に捕捉することができ、腐食金属が外部に流出せ
ず、端子間リークによる短絡防止効果が一層倍加する。
【００５３】以上、好適実施の形態として上記第１、第
２、第３の三態が説明されたが、本発明の場合、それら
第１〜第３実施の形態に限定されるものではない。他の
実施の形態として、例えば上記第１〜第３実施の形態で
は下層金属配線９と上層金属配線１１にＣｒを用いた
が、それに代えてアルミニウム、モリブデン、タングス
テン等による単一層または複合層であってもよい。ま
た、下層金属配線９と上層金属配線１１との金属材料は
必ずしも同一でなくてもよい。さらに、層間絶縁膜１０
および保護絶縁膜１２についても、上記各実施の形態で
用いた材料以外で形成可能である。さらにまた、端子間
短絡防止パターンの凹部４と島部５の形状や形成個数に
も特に限定されない。
２、第３の三態が説明されたが、本発明の場合、それら
第１〜第３実施の形態に限定されるものではない。他の
実施の形態として、例えば上記第１〜第３実施の形態で
は下層金属配線９と上層金属配線１１にＣｒを用いた
が、それに代えてアルミニウム、モリブデン、タングス
テン等による単一層または複合層であってもよい。ま
た、下層金属配線９と上層金属配線１１との金属材料は
必ずしも同一でなくてもよい。さらに、層間絶縁膜１０
および保護絶縁膜１２についても、上記各実施の形態で
用いた材料以外で形成可能である。さらにまた、端子間
短絡防止パターンの凹部４と島部５の形状や形成個数に
も特に限定されない。
【００５４】
【発明の効果】以上説明したように、本発明による半導
体デバイスおよびその製造方法は、特にアクティブマト
リクス形表示方式のＬＣＤパネルに好適であり、湿気の
浸入を遮断するに有効な保護絶縁膜で被覆されていない
部分の接続端子部の金属配線は端子間短絡防止パターン
の島部としているので、この島部の部分に腐食が発生し
ても、その他の部分の金属膜による金属配線は保護絶縁
膜で被覆されているから、腐食は島部を取り囲む凹部で
進行を遮断され、島部の溶出した金属も凹部に収まって
外部に流出せず、端子間リークの発生を抑制するのに有
効である。
体デバイスおよびその製造方法は、特にアクティブマト
リクス形表示方式のＬＣＤパネルに好適であり、湿気の
浸入を遮断するに有効な保護絶縁膜で被覆されていない
部分の接続端子部の金属配線は端子間短絡防止パターン
の島部としているので、この島部の部分に腐食が発生し
ても、その他の部分の金属膜による金属配線は保護絶縁
膜で被覆されているから、腐食は島部を取り囲む凹部で
進行を遮断され、島部の溶出した金属も凹部に収まって
外部に流出せず、端子間リークの発生を抑制するのに有
効である。
【図１】本発明による半導体デバイスである液晶表示パ
ネルを示す組立斜視図である。
ネルを示す組立斜視図である。
【図２】第１実施の形態による接続端子部を示す拡大平
面図である。
面図である。
【図３】図２のＡ−Ａ線断面による第１実施の形態を示
す側面断面図である。
す側面断面図である。
【図４】アクティブマトリクス形表示方式による液晶表
示パネルのＴＦＴ形成部を示す断面図である。
示パネルのＴＦＴ形成部を示す断面図である。
【図５】（ａ）〜（ｅ）は第１実施の形態による接続端
子部の製造工程を順に示す側面断面図である。
子部の製造工程を順に示す側面断面図である。
【図６】第１実施の形態の接続端子部における要部の端
子間短絡防止パターンを実寸法設計した一例を示す拡大
平面図である。
子間短絡防止パターンを実寸法設計した一例を示す拡大
平面図である。
【図７】本発明による第２実施の形態の接続端子部を示
す側面断面図である。
す側面断面図である。
【図８】（ａ）〜（ｅ）は第２実施の形態による接続端
子部の製造工程を順に示す側面断面図である。
子部の製造工程を順に示す側面断面図である。
【図９】本発明による第２実施の形態の接続端子部を示
す側面断面図である。
す側面断面図である。
【図１０】（ａ）〜（ｅ）は第２実施の形態による接続
端子部の製造工程を順に示す側面断面図である。
端子部の製造工程を順に示す側面断面図である。
【図１１】従来の液晶表示パネルにおける接続端子部を
示す拡大平面図である。
示す拡大平面図である。
【図１２】図１１のＡ−Ａ線断面による従来例の接続端
子部の側面断面図である。
子部の側面断面図である。
１ 上部ガラス基板 ２ 下部ガラス基板 ３ 接続端子部 ４ 凹部（端子間短絡防止パターン） ５ 島部（端子間短絡防止パターン） ６ くびれ部（端子間短絡防止パターン） ９ 下層金属配線 ９ａ ゲート電極 １０ 層間絶縁膜 １０ａ 層間絶縁膜のコンタクトホール １１ 上層金属配線 １１ａ データ信号配線 １１ｂ ドレイン電極 １１ｃ ソース電極 １２ 保護絶縁膜 １２ａ 保護絶縁膜のコンタクトホール １３ ＩＴＯによる透明導電膜 １４ 液晶 １５ 封止樹脂
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/1345 G02F 1/1368 H01L 21/336 H01L 29/786
Claims (12)
- 【請求項１】外部駆動回路に接続して画素電極に電圧を
印加するために、液晶パネル基板から引き出された外部
基板上に形成されている金属配線よりなる複数の外部駆
動回路と接続する接続端子部を有する半導体デバイスに
おいて、前記外部基板の下部ガラス基板上に設けられた前記接続
端子部を形成する部材が、下部ガラス基板上に下層金属
配線、層間絶縁膜、上層金属配線、保護絶縁膜及び透明
導電膜の順に積層形成され、 前記上層 金属配線の層に設ける島部と、この島部を取り
囲んで、一部のくびれ部を残して前記層間絶縁膜に達す
る凹部とよりなる端子間短絡防止パターンを設け、前記保護絶縁膜が、 前記島部の上面の一部を除いて前記
凹部の内部を含み、前記島部外の前記上層金属配線の全
表面を覆い、 前記 保護絶縁膜で覆われていない部分の前記島部上に、
コンタクトホールを設け、 前記透明導電膜が、前記 コンタクトホールの側壁と島部
の上面を含む前記保護絶縁膜の全表面に堆積し、 更に隣接する前記島部間の前記層間絶縁膜に前記下層金
属配線の層に達する層間絶縁膜コンタクトホールを設
け、このコンタクトホールを介して、前記上層金属配線
が、前記下層金属配線に接続し、 前記一部のくびれ部と前記島部と前記層間絶縁膜コンタ
クトホールとを介して、透明導電膜、上層金属配線及び
下層金属配線とが導通されている接続端子部を有してい
る ことを特徴とする半導体デバイス。 - 【請求項２】前記端子間短絡防止パターンにおいて、前
記島部に発生した腐食の進行を前記凹部で遮断し、前記
島部のみで前記腐食を収束させる構成であることを特徴
とする請求項１に記載の半導体デバイス。 - 【請求項３】前記接続端子部以外の表示部を形成する前
記基板の金属配線に接続させてマトリクス電極、複数の
画素電極、これら画素電極に対応する能動スイッチング
素子を配置し、この能動スイッチング素子をマトリクス
駆動させることによって対応する画素電極がスイッチ動
作可能となっており、前記基板に対向して貼り合わせた
他の基板との間の電極領域に液晶が注入されているアク
ティブマトリクス形表示方式の液晶表示パネルであるこ
とを特徴とする請求項１または２に記載の半導体デバイ
ス。 - 【請求項４】前記能動スイッチング素子が薄膜トランジ
スタであることを特徴とする請求項３に記載の半導体デ
バイス。 - 【請求項５】外部駆動回路に接続して画素電極に電圧を
印加するために、液晶パネル基板から引き出された外部
基板上に形成されている金属配線よりなる複数の外部駆
動回路と接続する接続端子部を有する半導体デバイスに
おいて、前記外部基板の下部ガラス基板上に設けられた前記接続
端子部を形成する部材が、下部ガラス基板上に下層金属
配線、層間絶縁膜、上層金属配線、保護絶縁膜及び透明
導電膜の順に積層形成され、 前記上層 金属配線の層に設ける島部と、この島部を取り
囲んで、一部のくびれ部を残して前記下層金属配線に達
する凹部とよりなる端子間短絡防止パターンを設け、前記保護絶縁膜が、 前記島部の上面の一部を除いて前記
凹部の内部を含み、前記島部外の前記上層金属配線の全
表面を覆い、 前記 保護絶縁膜で覆われていない部分の前記島部上に、
コンタクトホールを設けるとともに、前記 コンタクトホールに隣接する部分の前記保護絶縁膜
を貫通して前記凹部内に達する有底のプール部を設け、 前記透明導電膜が、前記 コンタクトホール及び前記有底
のプール部の各孔面を含む前記保護絶縁膜の全表面に堆
積していて、 更に隣接する前記島部間の前記層間絶縁膜に前記下層金
属配線の層に達する層間絶縁膜コンタクトホールを有
し、このコンタクトホールを介して、前記上層金属配線
が、前記下層金属配線の層に接続され、 前記一部のくびれ部と前記島部と前記層間絶縁膜コンタ
クトホールとを介して、透明導電膜、上層金属配線及び
下層金属配線とを導通させている接続端子部を有してい
る ことを特徴とする半導体デバイス。 - 【請求項６】前記端子間短絡防止パターンにおいて、前
記島部に発生した腐食の進行を前記凹部と前記有底プー
ル部とで遮断し、前記島部と、更に前記有底プール部と
で前記腐食を収束させる構成であることを特徴とする請
求項５に記載の半導体デバイス。 - 【請求項７】前記接続端子部以外の表示部を形成する前
記基板の金属配線に接続させてマトリクス電極、複数の
画素電極、これら画素電極に対応する能動スイッチング
素子を配置し、この能動スイッチング素子をマトリクス
駆動させることによって対応する画素電極がスイッチ動
作可能となっており、前記基板に対向して貼り合わせた
他の基板との間の電極領域に液晶が注入されているアク
ティブマトリクス形表示方式の液晶表示パネルであるこ
とを特徴とする請求項５または６に記載の半導体デバイ
ス。 - 【請求項８】前記能動スイッチング素子が薄膜トランジ
スタであることを特徴とする請求項７に記載の半導体デ
バイス。 - 【請求項９】外部駆動回路に接続して画素電極に電圧を
印加するために、液晶パネル基板から引き出された外部
基板上に形成された金属配線よりなる複数の外部駆動回
路と接続する接続端子部を有する半導体デバイスにおい
て、前記外部基板の下部ガラス基板上に設けられた前記接続
端子部を形成する部材が、下部ガラス基板上に下層金属
配線の層、層間絶縁膜、上層金属配線の層、保護絶縁膜
及び透明導電膜の順に積層され、 前記上層金属配線の層と前記下層金属配線の層との同位
置に設けた上面が同形の 島部と、この各島部を取り囲ん
で前記層間絶縁膜と前記下層金属配線を貫通して前記下
部ガラス基板に達する凹部とよりなる端子間短絡防止パ
ターンを設け、前記保護絶縁膜が、 前記島部の上面の一部を除いて前記
凹部の前記層間絶縁膜までの内部を含み、前記島部外の
前記上層金属配線の全表面を覆い、 前記 保護絶縁膜で覆われていない部分の前記島部上が、
コンタクトホールであって、且つ前記凹部が前記コンタ
クトホールの周縁部位にあり、 前記透明導電膜が、前記 コンタクトホールの内面、前記
凹部の内部、前記島部の上面を含む前記保護絶縁膜の全
表面に堆積し、 更に隣接する前記島部間の前記層間絶縁膜に前記下層金
属配線の層に達する層間絶縁膜コンタクトホールを有
し、このコンタクトホールを介して、前記上層金属配線
の層が、前記下層金属配線に接続し、 前記島部と前記凹部と前記層間絶縁膜コンタクトホール
とを介して、透明導電膜、上層金属配線及び下層金属配
線とを導通させている接続端子部を有している ことを特
徴とする半導体デバイス。 - 【請求項１０】外部駆動回路に接続して画素電極に電圧
を印加するために、液晶パネル基板から引き出された外
部基板上に形成された金属配線よりなる複数の外部駆動
回路と接続する接続端子部を有する半導体デバイスの製
造方法において、 前記基板に蒸着法またはスパッタ法で金属膜を堆積し、
パターニングで下層金属配線を形成し、この下層金属配線上に、層間絶縁膜を形成し、この層間
絶縁膜上に次ぎ工程で形成される上層金属配線との接続
部である層間絶縁膜コンタクトホールをパターニング
し、この全表面上に上層金属配線を形成し、 前記下層 金属配線の前記接続端子部となる部分に、島部
とこれを取り囲む凹部よりなる端子間短絡防止パターン
を形成し、 前記島部の少なくとも一部を除き、前記凹部の内部を含
む前記上層金属配線の表面に保護絶縁膜を成膜し、この
保護絶縁膜にパターニングさせて、前記外部駆動回路と
の接続するコンタクトホールを前記島部上に形成し、 前記 コンタクトホールの内面と前記島部の上面を含む前
保護絶縁膜の全表面に透明導電膜を堆積する、 ことを特徴とする半導体デバイスの製造方法。 - 【請求項１１】外部駆動回路に接続して画素電極に電圧
を印加するために、液晶パネル基板から引き出された外
部基板上に形成された金属配線よりなる複数の外部駆動
回路に接続する接続端子部を有する半導体デバイスの製
造方法において、 前記基板に蒸着法またはスパッタ法で金属膜を堆積し、
パターニングで下層金属配線を形成し、この下層金属配線上に、層間絶縁膜を形成し、この層間
絶縁膜上に次ぎ工程で形成される上層金属配線との接続
部である層間絶縁膜コンタクトホールと、 前記接続端子
部となる部分に、島部とこれを取り囲む下層金属配線に
達する凹部よりなる端子間短絡防止パターンとをパター
ニングし、この全表面上に上層金属配線を形成し、 前記島部の少なくとも一部を除き、前記凹部の内部を含
む前記金属配線の表面に保護絶縁膜を成膜し、前記 保護絶縁膜で覆われない部分の前記島部上をコンタ
クトホールとするとともに、前記 コンタクトホールに隣接する部分の前記保護絶縁膜
に前記凹部に達する有底のプール部を形成し、 前記コンタクトホールおよび前記有底のプール部を各孔
面を含む前記保護絶縁膜の表面に透明電導膜を堆積す
る、 ことを特徴とする半導体デバイスの製造方法。 - 【請求項１２】外部駆動回路に接続して画素電極に電圧
を印加するために、ガラス基板から引き出された金属配
線よりなる複数の接続端子部を有する半導体デバイスの
製造方法において、 前記ガラス基板に層間絶縁膜をスパッタリングして成膜
する工程、 その上に金属膜を蒸着またはスパッタリングして成膜す
る工程、 金属膜をガラス基板の表示部となる中央部にマトリクス
状の電極となるようエッチングして形成する工程、 同時にガラス基板の周辺部には、中央部に成膜された電
極とつながって凹部と島部とこれら両部をつなぐくびれ
部よりなる端子間短絡防止パターンを有する前記接続端
子部を形成する工程、 次に、保護絶縁膜を蒸着またはスパッタリングして成膜
する工程、 前記接続端子部の島部上に成膜された前記保護絶縁膜と
前記凹部に成膜された保護絶縁膜と層間絶縁膜を同時に
エッチング除去する工程、 次に、透明導電膜を蒸着またはスパッタリングして成膜
する工程、 その透明導電膜を前記接続端子部の形状にエッチングし
て形成する工程、よりなる半導体デバイスの製造方法。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09295208A JP3102392B2 (ja) | 1997-10-28 | 1997-10-28 | 半導体デバイスおよびその製造方法 |
| TW087117617A TW475089B (en) | 1997-10-28 | 1998-10-23 | Semiconductor device and method for producing the same |
| DE69808405T DE69808405T2 (de) | 1997-10-28 | 1998-10-26 | Anschlussflächenstruktur für Flüssigkristallanzeige und Halbleiterbauelement und Verfahren zu deren Herstellung |
| EP98120246A EP0913719B1 (en) | 1997-10-28 | 1998-10-26 | Connection terminal structure for liquid crystal display and semiconductor device, and method of producing the same |
| US09/179,654 US6184966B1 (en) | 1997-10-28 | 1998-10-27 | Semiconductor device and method for producing the same |
| KR1019980045382A KR100302577B1 (ko) | 1997-10-28 | 1998-10-28 | 반도체장치및그제조방법 |
| US09/671,414 US6323931B1 (en) | 1997-10-28 | 2000-09-27 | LCD with external circuit having anti-short-circuit pattern and particular structure |
| US10/003,550 US6683662B2 (en) | 1997-10-28 | 2001-10-24 | Semiconductor device and method for producing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09295208A JP3102392B2 (ja) | 1997-10-28 | 1997-10-28 | 半導体デバイスおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11133452A JPH11133452A (ja) | 1999-05-21 |
| JP3102392B2 true JP3102392B2 (ja) | 2000-10-23 |
Family
ID=17817614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09295208A Expired - Fee Related JP3102392B2 (ja) | 1997-10-28 | 1997-10-28 | 半導体デバイスおよびその製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (3) | US6184966B1 (ja) |
| EP (1) | EP0913719B1 (ja) |
| JP (1) | JP3102392B2 (ja) |
| KR (1) | KR100302577B1 (ja) |
| DE (1) | DE69808405T2 (ja) |
| TW (1) | TW475089B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10256284B2 (en) | 2016-03-17 | 2019-04-09 | Samsung Display Co., Ltd. | Display device |
| US10361385B2 (en) | 2016-02-12 | 2019-07-23 | Samsung Display Co., Ltd. | Display device |
Families Citing this family (52)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6769128B1 (en) | 1995-06-07 | 2004-07-27 | United Video Properties, Inc. | Electronic television program guide schedule system and method with data feed access |
| US5940073A (en) | 1996-05-03 | 1999-08-17 | Starsight Telecast Inc. | Method and system for displaying other information in a TV program guide |
| US8635649B2 (en) | 1996-12-19 | 2014-01-21 | Gemstar Development Corporation | System and method for modifying advertisement responsive to EPG information |
| BRPI9812104B1 (pt) | 1997-07-21 | 2016-12-27 | Guide E Inc | método para navegar por um guia de programa interativo |
| US6604240B2 (en) | 1997-10-06 | 2003-08-05 | United Video Properties, Inc. | Interactive television program guide system with operator showcase |
| US7185355B1 (en) | 1998-03-04 | 2007-02-27 | United Video Properties, Inc. | Program guide system with preference profiles |
| AU765648B2 (en) * | 1998-03-04 | 2003-09-25 | Rovi Guides, Inc. | Program guide system with targeted advertising |
| JPH11271790A (ja) | 1998-03-26 | 1999-10-08 | Matsushita Electric Ind Co Ltd | 液晶表示装置とその製造方法 |
| US6564379B1 (en) * | 1998-04-30 | 2003-05-13 | United Video Properties, Inc. | Program guide system with flip and browse advertisements |
| US20020095676A1 (en) | 1998-05-15 | 2002-07-18 | Robert A. Knee | Interactive television program guide system for determining user values for demographic categories |
| US6898762B2 (en) | 1998-08-21 | 2005-05-24 | United Video Properties, Inc. | Client-server electronic program guide |
| JP2000347207A (ja) * | 1999-06-04 | 2000-12-15 | Nec Corp | 液晶表示装置及び液晶表示装置の製造方法 |
| MXPA01013446A (es) | 1999-06-28 | 2002-08-06 | Index Systems Inc | Sistema y metodo para utilizar bases de datos de guia electronica de programas para modificar anuncios. |
| WO2001001689A1 (en) | 1999-06-29 | 2001-01-04 | United Video Properties, Inc. | Method and system for a video-on-demand-related interactive display within an interactive television application |
| TW457690B (en) * | 1999-08-31 | 2001-10-01 | Fujitsu Ltd | Liquid crystal display |
| CA2401373A1 (en) | 2000-03-31 | 2001-10-11 | United Video Properties, Inc. | System and method for metadata-linked advertisements |
| KR100672622B1 (ko) * | 2000-07-26 | 2007-01-23 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 패드 및 그 제조방법 |
| KR100859464B1 (ko) * | 2000-12-29 | 2008-09-23 | 엘지디스플레이 주식회사 | 디지털 엑스레이 검출기용 박막트랜지스터 어레이 패널 및 그 제조방법 |
| KR100737896B1 (ko) * | 2001-02-07 | 2007-07-10 | 삼성전자주식회사 | 어레이 기판과, 액정표시장치 및 그 제조방법 |
| US6833900B2 (en) | 2001-02-16 | 2004-12-21 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
| KR100737626B1 (ko) * | 2001-03-28 | 2007-07-10 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시장치의 제조방법 |
| KR100813019B1 (ko) * | 2001-10-19 | 2008-03-13 | 삼성전자주식회사 | 표시기판 및 이를 갖는 액정표시장치 |
| TW594117B (en) * | 2001-10-22 | 2004-06-21 | Samsung Electronics Co Ltd | Liquid crystal display device and method for manufacturing the same |
| DE60336441D1 (de) | 2002-09-02 | 2011-05-05 | Samsung Electronics Co Ltd | Kontaktstruktur für eine Halbleitervorrichtung, dünnschichtige Transistoranordnung mit einer solchen Kontaktstruktur und dessen Herstellungsmethode |
| KR100870014B1 (ko) * | 2002-09-02 | 2008-11-21 | 삼성전자주식회사 | 박막 트랜지스터 기판 |
| KR100538328B1 (ko) * | 2003-06-20 | 2005-12-22 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 제조방법 |
| JP2005070360A (ja) * | 2003-08-22 | 2005-03-17 | Sony Corp | 電気回路基板 |
| JP4554983B2 (ja) * | 2004-05-11 | 2010-09-29 | Ｎｅｃ液晶テクノロジー株式会社 | 液晶表示装置 |
| KR101108782B1 (ko) * | 2004-07-30 | 2012-02-24 | 엘지디스플레이 주식회사 | 액정 표시 장치 및 그 제조 방법 |
| KR100686345B1 (ko) * | 2004-10-27 | 2007-02-22 | 삼성에스디아이 주식회사 | 평판표시소자 및 그 제조방법 |
| TWI301217B (en) * | 2005-09-21 | 2008-09-21 | Chunghwa Picture Tubes Ltd | Thin film transistor array panel |
| KR100730151B1 (ko) | 2005-09-30 | 2007-06-19 | 삼성에스디아이 주식회사 | 평판 표시 장치 |
| US7657526B2 (en) | 2006-03-06 | 2010-02-02 | Veveo, Inc. | Methods and systems for selecting and presenting content based on activity level spikes associated with the content |
| US8316394B2 (en) | 2006-03-24 | 2012-11-20 | United Video Properties, Inc. | Interactive media guidance application with intelligent navigation and display features |
| TWI308244B (en) * | 2006-04-07 | 2009-04-01 | Innolux Display Corp | Double-sided liquid crystal display device |
| US8832742B2 (en) | 2006-10-06 | 2014-09-09 | United Video Properties, Inc. | Systems and methods for acquiring, categorizing and delivering media in interactive media guidance applications |
| JP4934394B2 (ja) * | 2006-10-12 | 2012-05-16 | 株式会社 日立ディスプレイズ | 表示装置 |
| JP5125140B2 (ja) * | 2007-02-21 | 2013-01-23 | セイコーエプソン株式会社 | 反射型液晶装置および電子機器 |
| US7801888B2 (en) | 2007-03-09 | 2010-09-21 | Microsoft Corporation | Media content search results ranked by popularity |
| JP5130916B2 (ja) * | 2008-01-08 | 2013-01-30 | 三菱電機株式会社 | アクティブマトリクス用走査線駆動回路 |
| CN102113421B (zh) * | 2008-08-11 | 2013-12-25 | 夏普株式会社 | 柔性基板和电路构造体 |
| JP4831218B2 (ja) * | 2009-08-06 | 2011-12-07 | コニカミノルタビジネステクノロジーズ株式会社 | 画像処理装置およびその制御方法、制御プログラム |
| US9166714B2 (en) | 2009-09-11 | 2015-10-20 | Veveo, Inc. | Method of and system for presenting enriched video viewing analytics |
| WO2012094564A1 (en) | 2011-01-06 | 2012-07-12 | Veveo, Inc. | Methods of and systems for content search based on environment sampling |
| US20150316804A1 (en) * | 2012-12-28 | 2015-11-05 | Sharp Kabushiki Kaisha | Conductive structure, method for producing conductive structure, and display device |
| CN103728804B (zh) * | 2013-12-27 | 2016-02-24 | 京东方科技集团股份有限公司 | 一种母板、阵列基板及制备方法、显示装置 |
| JP6427360B2 (ja) * | 2014-08-22 | 2018-11-21 | 株式会社ジャパンディスプレイ | 表示装置 |
| KR102192227B1 (ko) | 2014-10-02 | 2020-12-17 | 엘지디스플레이 주식회사 | 패드 구조 및 이를 포함하는 표시장치 |
| KR102505879B1 (ko) | 2016-03-24 | 2023-03-06 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
| KR102512721B1 (ko) | 2016-04-05 | 2023-03-23 | 삼성디스플레이 주식회사 | 표시장치 |
| CN109716421B (zh) | 2016-09-14 | 2021-05-04 | 夏普株式会社 | 安装基板及显示面板 |
| CN110488525B (zh) * | 2019-08-30 | 2021-12-17 | 厦门天马微电子有限公司 | 显示面板及显示装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR930008894B1 (ko) | 1991-09-19 | 1993-09-16 | 삼성전자 주식회사 | 반도체장치의 금속배선구조 |
| JP2801104B2 (ja) * | 1992-01-29 | 1998-09-21 | シャープ株式会社 | アクテイブマトリックス駆動方式散乱型液晶表示装置の製造方法 |
| JP2555987B2 (ja) * | 1994-06-23 | 1996-11-20 | 日本電気株式会社 | アクティブマトリクス基板 |
| JP3059487B2 (ja) * | 1994-11-08 | 2000-07-04 | シチズン時計株式会社 | 液晶表示装置 |
| JP2643098B2 (ja) * | 1994-12-07 | 1997-08-20 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 液晶表示装置及びその製造方法並びに画像形成方法 |
| DE69532724T2 (de) * | 1995-08-07 | 2005-03-17 | Hitachi, Ltd. | Gegen statische elektrizität unempfindliche flüssigkristall-anzeigevorrichtung mit aktiver matrix |
| KR100338480B1 (ko) * | 1995-08-19 | 2003-01-24 | 엘지.필립스 엘시디 주식회사 | 액정표시장치및그제조방법 |
| KR100244447B1 (ko) * | 1997-04-03 | 2000-02-01 | 구본준 | 액정 표시 장치 및 그 액정 표시 장치의 제조 방법 |
| KR100333271B1 (ko) * | 1999-07-05 | 2002-04-24 | 구본준, 론 위라하디락사 | 배선의 단락 및 단선 테스트를 위한 박막트랜지스터-액정표시장치의 어레이기판과 그 제조방법. |
-
1997
- 1997-10-28 JP JP09295208A patent/JP3102392B2/ja not_active Expired - Fee Related
-
1998
- 1998-10-23 TW TW087117617A patent/TW475089B/zh not_active IP Right Cessation
- 1998-10-26 DE DE69808405T patent/DE69808405T2/de not_active Expired - Lifetime
- 1998-10-26 EP EP98120246A patent/EP0913719B1/en not_active Expired - Lifetime
- 1998-10-27 US US09/179,654 patent/US6184966B1/en not_active Expired - Lifetime
- 1998-10-28 KR KR1019980045382A patent/KR100302577B1/ko not_active IP Right Cessation
-
2000
- 2000-09-27 US US09/671,414 patent/US6323931B1/en not_active Expired - Lifetime
-
2001
- 2001-10-24 US US10/003,550 patent/US6683662B2/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10361385B2 (en) | 2016-02-12 | 2019-07-23 | Samsung Display Co., Ltd. | Display device |
| US10256284B2 (en) | 2016-03-17 | 2019-04-09 | Samsung Display Co., Ltd. | Display device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990037451A (ko) | 1999-05-25 |
| US6323931B1 (en) | 2001-11-27 |
| JPH11133452A (ja) | 1999-05-21 |
| DE69808405T2 (de) | 2003-07-10 |
| DE69808405D1 (de) | 2002-11-07 |
| EP0913719A2 (en) | 1999-05-06 |
| US6184966B1 (en) | 2001-02-06 |
| EP0913719A3 (en) | 2001-01-10 |
| TW475089B (en) | 2002-02-01 |
| EP0913719B1 (en) | 2002-10-02 |
| US20020053667A1 (en) | 2002-05-09 |
| US6683662B2 (en) | 2004-01-27 |
| KR100302577B1 (ko) | 2002-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3102392B2 (ja) | 半導体デバイスおよびその製造方法 | |
| US5828433A (en) | Liquid crystal display device and a method of manufacturing the same | |
| US7205570B2 (en) | Thin film transistor array panel | |
| US7816693B2 (en) | Thin film transistor in which an interlayer insulating film comprises two distinct layers of insulating material | |
| CN100514657C (zh) | 有源矩阵衬底及其制造方法 | |
| US7277138B2 (en) | Array substrate for LCD device having double-layered metal structure and manufacturing method thereof | |
| US6049365A (en) | Liquid crystal displaying apparatus with a converter not exposed to liquid crystal | |
| KR100673331B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 | |
| US6600546B1 (en) | Array substrate for liquid crystal display device and the fabrication method of the same | |
| US7599037B2 (en) | Thin film transistor array panel for liquid crystal display and method for manufacturing the same | |
| US6862051B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| US7023501B2 (en) | Liquid crystal display device having particular connections among drain and pixel electrodes and contact hole | |
| US7700952B2 (en) | Contact pad for thin film transistor substrate and liquid crystal display | |
| KR20020052562A (ko) | 횡전계방식 액정표시장치 및 그 제조방법 | |
| KR100897487B1 (ko) | 액정표시소자의 어레이 기판 및 그 제조방법 | |
| JPH08179362A (ja) | 薄膜トランジスタアレイ基板 | |
| KR20030090210A (ko) | 박막 트랜지스터 기판 및 그의 제조방법 | |
| KR0145898B1 (ko) | 액정 표시장치의 패드 형성방법 및 구조 | |
| US7006166B2 (en) | Liquid crystal display having a member for preventing electrical shorting | |
| KR20020092719A (ko) | 액정표시소자용 어레이기판 및 그 제조방법 | |
| KR20020049377A (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| KR20050055384A (ko) | 액정표시패널 및 그 제조 방법 | |
| JP3006074B2 (ja) | アクティブマトリクス型液晶表示パネルの製造方法 | |
| KR100729777B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| JP2000180890A (ja) | Ｔｆｔアレイ基板及びこれを用いた液晶表示装置並びにｔｆｔアレイ基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070825 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080825 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080825 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090825 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090825 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100825 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100825 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100825 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110825 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110825 Year of fee payment: 11 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110825 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110825 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120825 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130825 Year of fee payment: 13 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |