JP3007833B2 - Semiconductor device and its manufacturing method, lead frame and its manufacturing method - Google Patents

Semiconductor device and its manufacturing method, lead frame and its manufacturing method

Info

Publication number
JP3007833B2
JP3007833B2 JP7322803A JP32280395A JP3007833B2 JP 3007833 B2 JP3007833 B2 JP 3007833B2 JP 7322803 A JP7322803 A JP 7322803A JP 32280395 A JP32280395 A JP 32280395A JP 3007833 B2 JP3007833 B2 JP 3007833B2
Authority
JP
Japan
Prior art keywords
semiconductor device
metal film
resin
layer
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP7322803A
Other languages
Japanese (ja)
Other versions
JPH09162348A (en
Inventor
義之 米田
和人 辻
政一 織茂
隆司 埜本
英治 迫田
正徳 小野寺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP7322803A priority Critical patent/JP3007833B2/en
Priority to TW085107011A priority patent/TW302529B/en
Priority to US08/744,048 priority patent/US6072239A/en
Priority to KR1019960052529A priority patent/KR100212403B1/en
Priority to TW085113625A priority patent/TW348306B/en
Priority to EP20020016357 priority patent/EP1291911A1/en
Priority to EP20020016356 priority patent/EP1284502A1/en
Priority to EP19960308093 priority patent/EP0773584B1/en
Priority to EP20020016355 priority patent/EP1261026A1/en
Priority to EP20020016354 priority patent/EP1284501A1/en
Priority to CNB96114520XA priority patent/CN1215537C/en
Priority to CNB2004100476353A priority patent/CN1307698C/en
Publication of JPH09162348A publication Critical patent/JPH09162348A/en
Priority to US09/192,445 priority patent/US6159770A/en
Priority to US09/192,201 priority patent/US6376921B1/en
Priority to US09/200,846 priority patent/US6329711B1/en
Priority to US09/442,038 priority patent/US6856017B2/en
Application granted granted Critical
Publication of JP3007833B2 publication Critical patent/JP3007833B2/en
Priority to US09/809,105 priority patent/US6573121B2/en
Priority to US10/856,777 priority patent/US7144754B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は半導体装置及びその
製造方法及びリードフレーム及びその製造方法に係り、
特にリードレス表面実装型でかつ樹脂封止型の半導体装
置及びその製造方法、及びこの半導体装置を製造するた
めに用いるリードフレーム及びその製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, a method of manufacturing the same, and a lead frame and a method of manufacturing the same.
In particular, the present invention relates to a leadless surface mount type and resin-encapsulated semiconductor device and a method of manufacturing the same, and a lead frame used for manufacturing the semiconductor device and a method of manufacturing the same.

【０００２】近年、電子機器の小型化により樹脂封止型
の半導体装置に設けられるリードのピッチが小さくなる
傾向にある。そのため、樹脂封止型の半導体装置におい
て新たな構造，製造方法が必要となる。2. Description of the Related Art In recent years, the pitch of leads provided in a resin-encapsulated semiconductor device has tended to be reduced due to miniaturization of electronic equipment. Therefore, a new structure and a new manufacturing method are required for a resin-sealed semiconductor device.

【０００３】[0003]

【従来の技術】図５１及び図５２は、従来の樹脂封止型
半導体装置の断面を示す図である。図５１において、１
は樹脂，２は半導体素子，３はアウターリード，４はボ
ンディングワイヤ，５はダイパッドを示す。この半導体
装置はＳＳＯＰ(ShrinkSmall Outoline Package) と呼
ばれるパッケージ構造のものであり、アウターリード３
がガルウイング状に曲げられて基板に実装される構成と
されいる。2. Description of the Related Art FIGS. 51 and 52 are cross-sectional views of a conventional resin-sealed semiconductor device. In FIG. 51 , 1
Denotes a resin, 2 denotes a semiconductor element, 3 denotes an outer lead, 4 denotes a bonding wire, and 5 denotes a die pad. This semiconductor device has a package structure called SSOP (Shrink Small Outoline Package).
Are bent in a gull-wing shape and mounted on a substrate.

【０００４】また、図５２において、１は樹脂，２は半
導体素子，４はボンディングワイヤ，６は半田ボール，
７はチップ２を搭載する搭載基板を夫々示している。こ
の半導体装置はＢＧＡ(Ball Grid Array) と呼ばれるパ
ッケージ構造のものであり、基板に実装される端子部分
が半田ボール６により形成されている。In FIG. 52 , 1 is a resin, 2 is a semiconductor element, 4 is a bonding wire, 6 is a solder ball,
Reference numeral 7 denotes a mounting board on which the chip 2 is mounted. This semiconductor device has a package structure called a BGA (Ball Grid Array), and a terminal portion mounted on a substrate is formed by solder balls 6.

【０００５】[0005]

【発明が解決しようとする課題】しかるに、図５１に示
すＳＳＯＰタイプの半導体装置では、樹脂１内に示すイ
ンナーリード８からアウターリード３への引き回し部分
９の面積や、アウターリード３自身の占める面積が大き
く、実装面積が大きくなってしまうという問題点があっ
た。However, in the SSOP type semiconductor device shown in FIG. 51 , the area of the routing portion 9 in the resin 1 from the inner lead 8 to the outer lead 3 and the area occupied by the outer lead 3 itself. However, there is a problem that the mounting area is large.

【０００６】また、図５２に示されるＢＧＡタイプの半
導体装置では、搭載基板７を用いる点で、コストが高く
なってしまうという問題点があった。本発明は上記の点
に鑑みてなされたものであり、実装面積が小さく、コス
トが低く、かつ小型化を図りうる樹脂封止型半導体装置
及びその製造方法、及び上記半導体装置を製造する際に
用いるリードフレーム及びその製造方法を提供すること
を目的とする。Further, the BGA type semiconductor device shown in FIG. 52 has a problem in that the mounting substrate 7 is used and the cost is increased. The present invention has been made in view of the above points, and has a small mounting area, low cost, and a resin-encapsulated semiconductor device and a method for manufacturing the same, which can be downsized. An object of the present invention is to provide a lead frame to be used and a manufacturing method thereof.

【０００７】[0007]

【課題を解決するための手段】上記の課題は、下記の手
段を講じることにより解決することができる。請求項１
記載の発明では、半導体素子と、該半導体素子を封止す
る樹脂パッケージと、該樹脂パッケージの実装面に該樹
脂パッケージと一体に突出形成された樹脂突起と、該樹
脂突起に配設された金属膜と、前記半導体素子上の電極
パッドと前記金属膜とを電気的に接続する接続手段とを
具備することを特徴とするものである。The above objects can be attained by taking the following means. Claim 1
In the described invention, a semiconductor element, a resin package for encapsulating the semiconductor element, and the resin package are mounted on a mounting surface of the resin package .
A resin protrusion integrally formed with the resin package, a metal film provided on the resin protrusion, and connection means for electrically connecting an electrode pad on the semiconductor element to the metal film. It is characterized by the following.

【０００８】また、請求項２記載の発明では、前記請求
項１記載の半導体装置において、前記金属膜を銀（Ａ
ｇ）及びパラジウム（Ｐｄ）のうち一つにより形成した
ことを特徴とするものである。According to a second aspect of the present invention, in the semiconductor device according to the first aspect, the metal film is formed of silver (A
g) and palladium (Pd).

【０００９】また、請求項３記載の発明では、前記請求
項１記載の半導体装置において、前記金属膜を外層より
パラジウム（Ｐｄ）層及び金（Ａｕ）層の二層により形
成したことを特徴とするものである。According to a third aspect of the present invention, in the semiconductor device according to the first aspect, the metal film is formed of two layers of a palladium (Pd) layer and a gold (Au) layer from an outer layer. Is what you do.

【００１０】また、請求項４記載の発明では、前記請求
項１記載の半導体装置において、前記金属膜を、外層よ
り金（Ａｕ）層，ニッケル（Ｎｉ）層，金（Ａｕ）層の
三層膜、外層よりパラジウム（Ｐｄ）層，ニッケル（Ｎ
ｉ）層，パラジウム（Ｐｄ）層の三層膜、外層より金
（Ａｕ）層，パラジウム（Ｐｄ）層，金（Ａｕ）層の三
層膜、外層より半田層，ニッケル（Ｎｉ）層，金（Ａ
ｕ）層の三層膜、及び外層より半田層，ニッケル（Ｎ
ｉ）層，パラジウム（Ｐｄ）層の三層膜のうち一つの三
層膜により形成したことを特徴とするものである。According to a fourth aspect of the present invention, in the semiconductor device of the first aspect, the metal film is formed of three layers of a gold (Au) layer, a nickel (Ni) layer, and a gold (Au) layer from an outer layer. Palladium (Pd) layer, nickel (N
i) layer, a three-layer film of a palladium (Pd) layer, an outer layer of a gold (Au) layer, a palladium (Pd) layer, a three-layer film of gold (Au) layer, and an outer layer of a solder layer, a nickel (Ni) layer, and gold (A
u) layer and a solder layer, nickel (N
and i) a palladium (Pd) layer.

【００１１】また、請求項５記載の発明では、前記請求
項１記載の半導体装置において、前記金属膜を外層より
半田層，ニッケル（Ｎｉ）層，パラジウム（Ｐｄ）層，
金（Ａｕ）層の四層膜、及び外層よりパラジウム（Ｐ
ｄ）層，ニッケル（Ｎｉ）層，パラジウム（Ｐｄ）層，
金（Ａｕ）層の四層膜のうち一つの四層膜により形成し
たことを特徴とするものである。According to a fifth aspect of the present invention, in the semiconductor device according to the first aspect, the metal film is formed of a solder layer, a nickel (Ni) layer, a palladium (Pd) layer,
Palladium (P) from the four layers of gold (Au) layer and the outer layer
d) layer, nickel (Ni) layer, palladium (Pd) layer,
It is characterized by being formed by one of four layers of a gold (Au) layer.

【００１２】また、請求項６記載の発明では、前記請求
項１乃至５のいずれかに記載の半導体装置を製造する際
に用いるリードフレームであって、前記樹脂突起と対応
する位置に形成された凹部と、該凹部に形成された請求
項１乃至５のいずれかに記載の金属膜とを具備すること
を特徴とするものである。According to a sixth aspect of the present invention, there is provided a lead frame used in manufacturing the semiconductor device according to any one of the first to fifth aspects, wherein the lead frame is formed at a position corresponding to the resin protrusion. It is characterized by comprising a concave portion and the metal film according to any one of claims 1 to 5 formed in the concave portion.

【００１３】また、請求項７記載の発明では、前記請求
項６記載のリードフレームの製造方法であって、基材両
面にエッチングレジストを塗布するレジスト塗布工程
と、前記エッチングレジストの凹部形成位置に対応する
部位を除去して所定のレジストパターンを形成するレジ
ストパターン形成工程と、前記基板の前記凹部形成位置
に凹部を形成するエッチング工程と、該エッチング工程
で形成された凹部内に、請求項１乃至５のいずれかに記
載の金属膜を形成する金属膜形成工程と、前記エッチン
グレジストを除去するレジスト除去工程とを具備するこ
とを特徴とするものである。According to a seventh aspect of the present invention, there is provided the lead frame manufacturing method according to the sixth aspect, further comprising: a resist application step of applying an etching resist to both surfaces of the base material; a resist pattern forming step of forming a predetermined resist pattern by removing the corresponding site, and an etching step of forming a recess in the recess forming position of the substrate, in a recess formed in the etching process, according to claim 1 or a metal film forming step of forming a metal film according to any one of 5, is characterized in that it comprises a resist removal step of removing the etching resist.

【００１４】また、請求項８記載の発明では、前記請求
項７記載のリードフレームの製造方法において、前記金
属膜形成工程ではメッキ法を用いて前記金属膜を形成す
ると共に、前記レジストパターン形成工程では前記メッ
キ処理に用いる電極が接続される給電部に対応する位置
の前記エッチングレジストも除去することを特徴とする
ものである。According to an eighth aspect of the present invention, in the method of manufacturing a lead frame according to the seventh aspect, in the metal film forming step, the metal film is formed by plating and the resist pattern forming step is performed. Is characterized in that the etching resist at a position corresponding to a power supply section to which an electrode used for the plating process is connected is also removed.

【００１５】また、請求項９記載の発明では、前記請求
項６記載のリードフレームを用いた半導体装置の製造方
法において、前記リードフレームに半導体素子を搭載す
る素子搭載工程と、前記半導体素子に形成された電極パ
ッドと、前記リードフレームに形成されている前記金属
膜とを電気的に接続する接続工程と、前記リードフレー
ム上に、前記半導体素子を封止するよう樹脂を形成し樹
脂パッケージを形成する封止工程と、前記リードフレー
ムから前記樹脂パッケージを前記金属膜と共に分離する
分離工程とを具備することを特徴とするものである。According to a ninth aspect of the present invention, in the method of manufacturing a semiconductor device using the lead frame according to the sixth aspect, an element mounting step of mounting a semiconductor element on the lead frame; Forming a resin package on the lead frame so as to seal the semiconductor element on the lead frame, and a connecting step of electrically connecting the formed electrode pad and the metal film formed on the lead frame. And a separating step of separating the resin package from the lead frame together with the metal film.

【００１６】また、請求項１０記載の発明では、前記請
求項９記載の半導体装置の製造方法において、前記接続
工程では前記電極パッドと前記金属膜とを電気的に接続
する方法としてワイヤボンディング法を用いると共に、
先ず前記金属膜にワイヤの一端を接続し、続いて前記金
属膜から前記電極パッドにワイヤを引き出した上でワイ
ヤの他端部を前記電極パッドに接続することを特徴とす
るものである。According to a tenth aspect of the present invention, in the method of manufacturing a semiconductor device according to the ninth aspect, in the connecting step, a wire bonding method is used as a method of electrically connecting the electrode pad and the metal film. Use and
First, one end of a wire is connected to the metal film, and then the wire is drawn out from the metal film to the electrode pad, and then the other end of the wire is connected to the electrode pad.

【００１７】また、請求項１１記載の発明では、前記請
求項９または１０記載の半導体装置の製造方法におい
て、前記分離工程では前記樹脂パッケージを前記リード
フレームから引き剥がすことにより分離することを特徴
とするものである。According to the eleventh aspect of the present invention, in the method of manufacturing a semiconductor device according to the ninth or tenth aspect, in the separating step, the resin package is separated by peeling the resin package from the lead frame. Is what you do.

【００１８】また、請求項１２記載の発明では、前記請
求項９または１０記載の半導体装置の製造方法におい
て、前記分離工程では前記リードフレームを前記金属膜
を残して溶解して前記樹脂パッケージを分離することを
特徴とするものである。According to a twelfth aspect of the present invention, in the method of manufacturing a semiconductor device according to the ninth or tenth aspect, in the separating step, the lead frame is dissolved while leaving the metal film to separate the resin package. It is characterized by doing.

【００１９】また、請求項１３記載の発明では、前記請
求項９乃至１２のいずれかに記載の半導体装置の製造方
法において、前記封止工程では、前記樹脂パッケージを
前記リードフレーム上に複数個夫々独立した構成で一括
的に形成すると共に、前記樹脂パッケージの形成前、ま
たは形成後に前記複数個の樹脂パッケージを連結するテ
ープ部材を配設するテープ配設工程を有することを特徴
とするものである。According to a thirteenth aspect of the present invention, in the method of manufacturing a semiconductor device according to any one of the ninth to twelfth aspects, in the sealing step, a plurality of the resin packages are provided on the lead frame respectively. A tape arranging step of arranging a tape member that connects the plurality of resin packages before or after the resin package is formed, while being formed collectively with an independent configuration. .

【００２０】また、請求項１４記載の発明では、前記請
求項９乃至１２のいずれかに記載の半導体装置の製造方
法において、前記封止工程では、前記樹脂パッケージを
前記リードフレーム上に複数個夫々連結樹脂部で接続さ
れた構成で一括的に形成すると共に、前記分離工程を実
施した後に前記連結樹脂部を除去する連結樹脂除去工程
を有することを特徴とするものである。According to a fourteenth aspect of the present invention, in the method of manufacturing a semiconductor device according to any one of the ninth to twelfth aspects, in the encapsulating step, a plurality of the resin packages are respectively mounted on the lead frame. The method is characterized in that a connection resin removing step of removing the connection resin part after performing the separation step is performed together with a configuration in which the connection resin parts are connected together.

【００２１】また、請求項１５記載の発明では、半導体
素子と、該半導体素子を封止する上部樹脂部と、 第１の
面に該半導体素子が搭載されるとともに該上部樹脂部と
接続され、該第１の面と対向する第２の面を有する下部
樹脂部と、 一端が該下部樹脂部の第２の面側から突出し
て突起電極を構成するとともに、他端が該下部樹脂部の
第１の面上に配設されて接続電極を構成する金属電極
と、 該突起電極の表面に形成された金属膜と、 該半導体
素子上の電極パッドと該接続電極とを電気的に接続する
接続手段とを具備することを特徴とするものである。Further, according to the present invention, the semiconductor device, the upper resin portion for sealing the semiconductor device ,
The semiconductor element is mounted on the surface and the upper resin part and
A lower portion connected and having a second surface opposite the first surface
A resin portion, one end of which protrudes from the second surface of the lower resin portion;
And the other end of the lower resin portion
A metal electrode disposed on the first surface to form a connection electrode
When a metal film formed on the surface of the protrusion electrodes, the semiconductor
Electrically connecting an electrode pad on the element to the connection electrode
Connection means .

【００２２】また、請求項１６記載の発明では、請求項
１５記載の半導体装置において、前記接続電極を、前記
下部樹脂部の第１の面上に延在するよう形成したことを
特徴とするものである。According to a sixteenth aspect of the present invention, in the semiconductor device according to the fifteenth aspect, the connection electrode is formed as
The lower resin portion is formed so as to extend on the first surface .

【００２３】また、請求項１７記載の発明では、請求項
１５記載の半導体装置において、前記下部樹脂部を絶縁
性樹脂テープにより形成したことを特徴とするものであ
る。また、請求項１８記載の発明では、半導体素子と、
該半導体素子を封止する上部樹脂部と、 第１の面に該半
導体素子が搭載されるとともに該上部樹脂部と接続さ
れ、該第１の面と対向する第２の面を有する下部樹脂部
と、 該下部樹脂部の第２の面に該下部樹脂部と一体に突
出形成された樹脂突起と、 該樹脂突起の表面に形成され
た金属膜と、 一端が該金属膜と接続され、他端が該下部
樹脂部の第１の面上に配設された金属電極と、前記半導
体素子上の電極パッドと前記金属電極の他端とを電気的
に接続する接続手段とを具備することを特徴とするもの
である。また、請求項１９記載の発明では、請求項１８
記載の半導体装置において、前記金属電極を、前記樹脂
突起の高さ方向に延在するよう形成され、一端が前記金
属膜に接続される第１の接続部と、該第１の接続部の他
端に接続されるとともに前記下部樹脂部の第１の面上に
延在するよう形成された第２の接続部とにより構成した
ことを特徴とするものである。According to a seventeenth aspect of the present invention, in the semiconductor device according to the fifteenth aspect, the lower resin portion is formed of an insulating resin tape. Further, in the invention according to claim 18, a semiconductor element,
An upper resin portion that seals the semiconductor element, semi the first surface
A conductive element is mounted and connected to the upper resin part.
And a lower resin portion having a second surface facing the first surface.
And projecting integrally with the lower resin portion on the second surface of the lower resin portion.
A resin projection formed on the surface of the resin projection;
Metal film, one end is connected to the metal film, and the other end is
A metal electrode provided on the first surface of the resin portion; and connection means for electrically connecting an electrode pad on the semiconductor element to the other end of the metal electrode. It is. Also, in the invention according to claim 19, according to claim 18,
5. The semiconductor device according to claim 1, wherein the metal electrode is formed so as to extend in a height direction of the resin protrusion, and one end of which is connected to the metal film at one end, and the other of the first connection portion.
Connected to the end and on the first surface of the lower resin portion.
And a second connecting portion formed to extend .

【００２４】上記の各手段は、次のように作用する。請
求項１記載の発明によれば、インナーリードやアウター
リードが不要となり、樹脂突起に形成された金属膜を外
部端子として実装することができるため、実装面積を小
さくできる。また、半導体装置内にリードフレームが配
設されないため、コストの低減を図ることができる。更
に、樹脂突起及び金属膜は、ＢＧＡタイプの半導体装置
の半田バンプと同等の機能を奏するため、実装性を向上
することができる。Each of the above means operates as follows. According to the first aspect of the present invention, the inner lead and the outer lead become unnecessary, and the metal film formed on the resin protrusion can be mounted as an external terminal, so that the mounting area can be reduced. Further, since no lead frame is provided in the semiconductor device, cost can be reduced. Furthermore, since the resin protrusion and the metal film have the same function as the solder bump of the BGA type semiconductor device, the mountability can be improved.

【００２５】また、請求項２乃至５記載の発明によれ
ば、金属膜を単層とした場合には、接続手段（例えば、
ワイヤボンディング）の接合性及び半田付け性が共に良
好な金属を金属膜として用い、また複数層を積層した金
属膜の場合には、最内層を接続手段の接合性が良好な金
属とし、かつ最外層を半田付け性が共に良好な金属とし
たことにより、半導体素子と金属膜との電気的接続及び
金属基板と実装基板との電気的接続を共に良好とするこ
とができる。According to the second to fifth aspects of the present invention, when the metal film is a single layer, the connecting means (for example,
A metal having good bonding and soldering properties in both wire bonding is used as the metal film. In the case of a metal film in which a plurality of layers are laminated, the innermost layer is made of a metal having good bonding in the connection means, and Since the outer layer is made of a metal having good solderability, both the electrical connection between the semiconductor element and the metal film and the electrical connection between the metal substrate and the mounting substrate can be improved.

【００２６】また、請求項６記載の発明によれば、凹部
と金属膜が形成されただけの簡単な構成のリードフレー
ムにより、請求項１乃至５のいずれかに記載の半導体装
置を製造することができる。また、請求項７記載の発明
によれば、レジスト塗布，レジストパターン形成，エッ
チング，金属膜形成，及びレジスト除去等の簡単な工程
によりリードフレームを形成することができる。According to the invention of claim 6, the semiconductor device according to any one of claims 1 to 5 can be manufactured by a lead frame having a simple structure in which only a concave portion and a metal film are formed. Can be. Further, according to the present invention, the lead frame can be formed by simple steps such as resist coating, resist pattern formation, etching, metal film formation, and resist removal.

【００２７】また、請求項８記載の発明によれば、レジ
ストパターン形成工程において給電部に対応する位置の
エッチングレジストも除去されるため、給電部の形成を
容易に行うことができる。また、請求項９記載の発明に
よれば、リードの切断処理、及びリードを所定形状（例
えばガルウィング形状）に成形する工程が不要となり、
半導体装置の製造工程を簡単化することができる。According to the eighth aspect of the present invention, since the etching resist at the position corresponding to the power supply portion is also removed in the resist pattern forming step, the power supply portion can be easily formed. According to the ninth aspect of the present invention, the lead cutting process and the step of forming the lead into a predetermined shape (for example, a gull wing shape) become unnecessary.
The manufacturing process of the semiconductor device can be simplified.

【００２８】また、請求項１０記載の発明によれば、先
ず金属膜にワイヤの一端を接続し、続いて金属膜から電
極パッドにワイヤを引き出した上でワイヤの他端部を電
極パッドに接続する、いわゆる逆打ちのワイヤボンディ
ング法を用いたことにより、ワイヤループの低背化を図
ることができ、これに伴い半導体装置の低背化を図るこ
とができる。According to the tenth aspect of the present invention, first, one end of the wire is connected to the metal film, and then the wire is drawn out from the metal film to the electrode pad, and then the other end of the wire is connected to the electrode pad. By using the so-called reverse wire bonding method, the height of the wire loop can be reduced, and accordingly, the height of the semiconductor device can be reduced.

【００２９】また、電極パッドの配設ピッチは金属膜の
配設ピッチに比べて狭い。また、ワイヤボンディング処
理においてファーストボンディングのボンディング領域
は、セカンドボンディングのボンディング領域よりも広
い。よって、配設ピッチの広い金属膜にファーストボン
ディングを行い、配設ピッチの狭い電極パッドにセカン
ドボンディングを行う構成とすることにより、高密度に
ワイヤの配設を行うことが可能となる。The arrangement pitch of the electrode pads is smaller than the arrangement pitch of the metal films. In the wire bonding process, the bonding area of the first bonding is wider than the bonding area of the second bonding. Therefore, by performing the first bonding to the metal film having a large arrangement pitch and performing the second bonding to the electrode pad having a small arrangement pitch, the wires can be arranged at a high density.

【００３０】また、請求項１１記載の発明によれば、分
離工程において樹脂パッケージをリードフレームから引
き剥がすことにより分離することにより、容易に樹脂パ
ッケージをリードフレームから分離することができる。According to the eleventh aspect of the present invention, the resin package can be easily separated from the lead frame by separating the resin package from the lead frame in the separating step.

【００３１】また、請求項１２記載の発明によれば、分
離工程においてリードフレームを金属膜を残して溶解し
て樹脂パッケージを分離することにより、樹脂パッケー
ジのリードフレームからの分離を確実かつ容易に行うこ
とができる。According to the twelfth aspect of the present invention, in the separating step, the resin package is separated by dissolving the lead frame while leaving the metal film, so that the resin package can be reliably and easily separated from the lead frame. It can be carried out.

【００３２】また、請求項１３及び請求項１４記載の発
明によれば、樹脂パッケージをリードフレーム上に複数
個形成しても、各樹脂パッケージはテープ部材或いは連
結樹脂部により連結されているため、リードフレームか
ら分離させても個々バラバラになることはなく、分離工
程後における樹脂パッケージ（半導体装置）の取扱いを
容易とすることができる。According to the present invention, even if a plurality of resin packages are formed on the lead frame, the resin packages are connected by the tape member or the connecting resin portion. Even if the resin package is separated from the lead frame, the resin package (semiconductor device) can be easily handled after the separation step.

【００３３】また、請求項１５記載の発明によれば、樹
脂パッケージを少なくとも上下２層の樹脂部により構成
したことにより、各層の樹脂の種類を異ならせることが
できる。このため、例えば半導体素子が搭載される下層
の樹脂部を熱に強くかつ機械的強度の高い樹脂により形
成すると共に、上層の樹脂部を放熱特性の良好な樹脂に
より形成する等が可能となり、半導体装置の特性向上を
図ることができる。According to the fifteenth aspect of the present invention, since the resin package is composed of at least two upper and lower resin portions, the type of resin in each layer can be made different. For this reason, for example, it is possible to form the lower resin portion on which the semiconductor element is mounted with a resin having high heat resistance and high mechanical strength, and to form the upper resin portion with a resin having good heat radiation characteristics. The characteristics of the device can be improved.

【００３４】また、請求項１６記載の発明によれば、前
記接続電極を下部樹脂部の第１の面上に延在するよう形
成したことにより、半導体素子と金属膜を確実に接続す
ることができる。 Further, according to the invention of claim 16 wherein, prior to
The connection electrode is formed so as to extend on the first surface of the lower resin portion.
As a result, the semiconductor element and the metal film are securely connected.
Can be

【００３５】また、請求項１７記載の発明によれば、下
部樹脂部を絶縁性樹脂テープにより形成することによ
り、最下層を形成するための金型（リードフレーム）は
不要となりコスト低減を図ることができる。また、請求
項１８及び請求項１９記載の発明によれば、 下部樹脂部
の第２の面に樹脂突起を一体的に突出形成すると共にこ
の樹脂突起の表面に金属膜を形成し、金属電極の一端を
金属膜と接続すると共に他端を下部樹脂部の第１の面上
に配設された構成とし、半導体素子上の電極パッドと金
属電極の他端とを接続手段により電気的に接続した構成
としたことにより、半導体素子と金属膜を確実に接続す
ることができる。 Further, according to the invention of claim 17, under
By forming the resin part with an insulating resin tape, a mold (lead frame) for forming the lowermost layer is not required, and the cost can be reduced. Also, billing
According to the invention described in Item 18 and Item 19, the lower resin portion
A resin projection is integrally formed on the second surface of the
A metal film is formed on the surface of the resin protrusion of
Connect to the metal film and the other end on the first surface of the lower resin part
The electrode pad on the semiconductor element and the gold
Configuration in which the other end of the metal electrode is electrically connected by the connection means
The connection between the semiconductor element and the metal film
Can be

【００３６】[0036]

【発明の実施の形態】次に本発明の実施の形態について
図面と共に説明する。図１乃至図３は本発明の第１実施
例である半導体装置１０を示している。図１は半導体装
置１０の断面を示し、図２は半導体装置１０の底面を示
し、更に図３は後述する樹脂パッケージを透視した状態
の平面図である。Embodiments of the present invention will now be described with reference to the drawings. 1 to 3 show a semiconductor device 10 according to a first embodiment of the present invention. 1 shows a cross section of the semiconductor device 10, FIG. 2 shows a bottom surface of the semiconductor device 10, and FIG. 3 is a plan view showing a resin package to be described later in a see-through manner.

【００３７】第１実施例に係る半導体装置１０は、大略
すると半導体素子１１，樹脂パッケージ１２，及び金属
膜１３とからなる極めて簡単な構成とされている。半導
体素子１１は、その上面に複数の電極パッド１４が形成
されており、また素子固定樹脂１５上に搭載された構成
とされている。The semiconductor device 10 according to the first embodiment has a very simple structure comprising a semiconductor element 11, a resin package 12, and a metal film 13 when roughly described. The semiconductor element 11 has a configuration in which a plurality of electrode pads 14 are formed on an upper surface thereof and is mounted on an element fixing resin 15.

【００３８】また、樹脂パッケージ１２は、例えばエポ
キシ樹脂を後述するようにモールド成形（ポッティング
も可能である）することにより形成されるものであり、
その実装面１６の所定位置には樹脂突起１７が一体的に
形成されている。この樹脂突起１７の配設ピッチは、例
えば０．８ｍｍ程度とすることが可能である。The resin package 12 is formed by molding (potting is also possible) an epoxy resin, for example, as described later.
A resin projection 17 is integrally formed at a predetermined position on the mounting surface 16. The arrangement pitch of the resin protrusions 17 can be, for example, about 0.8 mm.

【００３９】また、金属膜１３は、樹脂パッケージ１２
に形成された樹脂突起１７を覆うように形成されてい
る。この金属膜１３と前記した電極パッド１４との間に
はワイヤ１８が配設されており、これにより金属膜１３
と半導体素子１１は電気的に接続した構成となってい
る。尚、金属膜１３の詳細については、説明の便宜上、
後述するものとする。The metal film 13 is formed on the resin package 12
It is formed so as to cover the resin protrusion 17 formed on the substrate. A wire 18 is provided between the metal film 13 and the above-mentioned electrode pad 14 so that the metal film 13
And the semiconductor element 11 are electrically connected. The details of the metal film 13 will be described for convenience of description.
It will be described later.

【００４０】上記構成とされた半導体装置１０は、従来
のＳＳＯＰのようなインナーリードやアウターリードが
不要となり、インナーリードからアウターリードへの引
き回しのための面積や、アウターリード自身の面積が不
要となり、半導体装置１０の小型化を図ることができ
る。また、従来のＢＧＡのような半田ボールを形成する
ために搭載基板を用いる必要がなくなるため、半導体装
置１０のコスト低減を図ることができる。更に、樹脂突
起１７及び金属膜１３は、協働してＢＧＡタイプの半導
体装置の半田バンプと同等の機能を奏するため、実装性
を向上することができる。In the semiconductor device 10 having the above-described structure, the inner lead and the outer lead as in the conventional SSOP are not required, and the area for routing from the inner lead to the outer lead and the area of the outer lead itself are not required. Thus, the size of the semiconductor device 10 can be reduced. Further, since there is no need to use a mounting substrate for forming a solder ball like a conventional BGA, the cost of the semiconductor device 10 can be reduced. Further, the resin protrusion 17 and the metal film 13 cooperate to perform the same function as the solder bump of the BGA type semiconductor device, so that the mountability can be improved.

【００４１】続いて、金属膜１３について図４乃至図７
を用いて説明する。各図は、金属膜１３の配設位置近傍
を拡大して示す図である。金属膜１３は、前記のように
樹脂突起１７を被覆するよう配設されると共に、ワイヤ
１８により半導体素子１１と電気的に接続する構成とさ
れている。また、この金属膜１３は半導体装置１０の外
部接続端子として機能するものであり、半導体装置１０
を実装基板（図示せず）に実装する時には、金属膜１３
は実装基板に形成された電極部に半田付けされる。Subsequently, the metal film 13 is shown in FIGS.
This will be described with reference to FIG. Each figure is an enlarged view showing the vicinity of the disposition position of the metal film 13. The metal film 13 is provided so as to cover the resin protrusion 17 as described above, and is configured to be electrically connected to the semiconductor element 11 by the wire 18. The metal film 13 functions as an external connection terminal of the semiconductor device 10.
When mounting on a mounting board (not shown), the metal film 13
Are soldered to electrode portions formed on the mounting board.

【００４２】この金属膜１３は、単層の金属層により形
成してもまた複数の金属層を積層して形成した構成とし
てもよい。図４は単層の金属層により金属膜１３Ａを形
成したものであり、図５乃至図７は複数の金属層を積層
して金属膜１３Ｂ〜１３Ｄを形成したものである。The metal film 13 may be formed by a single metal layer, or may be formed by laminating a plurality of metal layers. FIG. 4 shows a metal film 13A formed by a single metal layer, and FIGS. 5 to 7 show metal films 13B to 13D formed by laminating a plurality of metal layers.

【００４３】また、金属膜１３（１３Ａ〜１３Ｄ）の材
質を選定するに際し、前記のように金属膜１３はその内
側にワイヤ１８が接続されると共に外側は実装基板に半
田付けが行われるため、金属膜１３の最内層はボンディ
ング性が良好であることが要求され、また最外層は半田
付け性が良好であることが要求される（以下、この金属
膜１３に要求される条件を金属膜要求特性という）。こ
の金属膜要求特性を満たす金属膜１３（１３Ａ〜１３
Ｄ）の材質としては、次のようなものが考えられる。In selecting the material of the metal film 13 (13A to 13D), the metal film 13 is connected to the wire 18 on the inside and soldered to the mounting board on the outside as described above. The innermost layer of the metal film 13 is required to have good bonding properties, and the outermost layer is required to have good solderability (hereinafter, the conditions required for the metal film 13 are defined as metal film requirements). Characteristics). The metal film 13 (13A to 13A) satisfying the metal film required characteristics
The following can be considered as the material of D).

【００４４】図４に示される単層の金属膜１３Ａでは、
金属膜１３Ａの材質としてボンディング性及び半田付け
性が共に良好な材質を選定する必要がある。これを満足
する材料としては、例えば銀（Ａｇ），或いはパラジウ
ム（Ｐｄ）がある。また、図５に示されるような外層１
３Ｂ-1と内層１３Ｂ-2とを積層した２層構造の金属膜１
３Ｂでは、金属膜要求特性を満たす外層１３Ｂ-1と内層
１３Ｂ-2との組み合わせとして、外層１３Ｂ-1をパラジ
ウム（Ｐｄ）により形成し、内層１３Ｂ-2を金（Ａｕ）
により形成する組み合わせが考えられる。In the single-layer metal film 13A shown in FIG.
It is necessary to select a material having good bonding and soldering properties as the material of the metal film 13A. Materials satisfying this include, for example, silver (Ag) or palladium (Pd). The outer layer 1 as shown in FIG.
Metal film 1 having a two-layer structure in which 3B-1 and inner layer 13B-2 are laminated.
3B, the outer layer 13B-1 is formed of palladium (Pd) and the inner layer 13B-2 is formed of gold (Au) as a combination of the outer layer 13B-1 and the inner layer 13B-2 satisfying the required characteristics of the metal film.
Can be considered.

【００４５】また、図６に示されるような外層１３Ｃ-
1，中間層１３Ｃ-2, 内層１３Ｃ-3とを積層した３層構
造の金属膜１３Ｃでは、外層１３Ｃ-1を金（Ａｕ）によ
り形成し、中間層１３Ｃ-2をニッケル（Ｎｉ）により形
成し、内層１３Ｃ-3を金（Ａｕ）により形成する組み合
わせが考えられる。The outer layer 13C- as shown in FIG.
1, in the metal film 13C having a three-layer structure in which the intermediate layer 13C-2 and the inner layer 13C-3 are laminated, the outer layer 13C-1 is formed of gold (Au), and the intermediate layer 13C-2 is formed of nickel (Ni). A combination in which the inner layer 13C-3 is formed of gold (Au) is conceivable.

【００４６】また、他の組み合わせとしては、 ・外層１３Ｃ-1にパラジウム（Ｐｄ），中間層１３Ｃ-2
にニッケル（Ｎｉ），内層１３Ｃ-3にパラジウム（Ｐ
ｄ）を用いる組み合わせ ・外層１３Ｃ-1に金（Ａｕ），中間層１３Ｃ-2にパラジ
ウム（Ｐｄ），内層１３Ｃ-3に金（Ａｕ）を用いる組み
合わせ ・外層１３Ｃ-1に半田，中間層１３Ｃ-2にニッケル（Ｎ
ｉ），内層１３Ｃ-3に金（Ａｕ）を用いる組み合わせ ・外層１３Ｃ-1に半田，中間層１３Ｃ-2にニッケル（Ｎ
ｉ），内層１３Ｃ-3にパラジウム（Ｐｄ）を用いる組み
合わせ が考えられる。上記した各組み合わせにより金属膜１３
Ｃを構成することにより、金属膜要求特性を満たすと共
に、中間層１３Ｃ-2による外層１３Ｃ-1と内層１３Ｃ-3
との接合性を向上することができる。Other combinations include: palladium (Pd) on the outer layer 13C-1 and the intermediate layer 13C-2.
Nickel (Ni) and palladium (P
Combination using d)-Combination using gold (Au) for outer layer 13C-1, palladium (Pd) for intermediate layer 13C-2, and gold (Au) for inner layer 13C-3-Solder for outer layer 13C-1 and intermediate layer 13C -2 to nickel (N
i) Combination using gold (Au) for the inner layer 13C-3. Solder for the outer layer 13C-1 and nickel (N
i), a combination using palladium (Pd) for the inner layer 13C-3 is conceivable. The metal film 13 is formed by each combination described above.
By constituting C, the required characteristics of the metal film are satisfied, and the outer layer 13C-1 and the inner layer 13C-3 formed by the intermediate layer 13C-2 are formed.
Can be improved.

【００４７】また、図７に示されるような外層１３Ｄ-
1，第１中間層１３Ｄ-2, 第２中間層１３Ｄ-3, 内層１
３Ｄ-4とを積層した４層構造の金属膜１３Ｄでは、外層
１３Ｄ-1を半田により形成し、第１中間層１３Ｄ-2をニ
ッケル（Ｎｉ）により形成し、第２中間層１３Ｄ-3をパ
ラジウム（Ｐｄ）により形成し、内層１３Ｄ-4を金（Ａ
ｕ）により形成する組み合わせが考えられる。The outer layer 13D- as shown in FIG.
1, first intermediate layer 13D-2, second intermediate layer 13D-3, inner layer 1
In the metal film 13D having a four-layer structure in which 3D-4 and 3D-4 are laminated, the outer layer 13D-1 is formed by solder, the first intermediate layer 13D-2 is formed by nickel (Ni), and the second intermediate layer 13D-3 is formed. The inner layer 13D-4 is formed of palladium (Pd), and the inner layer 13D-4 is formed of gold (A
The combination formed by u) is conceivable.

【００４８】また、他の組み合わせとしては、外層１３
Ｄ-1をパラジウム（Ｐｄ）により形成し、第１中間層１
３Ｄ-2をニッケル（Ｎｉ）により形成し、第２中間層１
３Ｄ-3をパラジウム（Ｐｄ）により形成し、内層１３Ｄ
-4を金（Ａｕ）により形成する組み合わせとしてもよ
い。As another combination, the outer layer 13
D-1 is formed of palladium (Pd), and the first intermediate layer 1
3D-2 is formed of nickel (Ni), and the second intermediate layer 1
3D-3 is formed of palladium (Pd), and the inner layer 13D
-4 may be made of gold (Au).

【００４９】上記した各組み合わせにより金属膜１３Ｄ
を構成することにより、金属膜要求特性を満たすと共
に、第１及び第２中間層１３Ｄ-2，１３Ｄ-3による外層
１３Ｄ-1と内層１３Ｄ-4との接合性を向上することがで
きる。続いて、上記した第１実施例に係る半導体装置１
０の製造方法について説明する。尚、以下の説明では、
金属膜１３として外層１３Ｃ-1，中間層１３Ｃ-2, 内層
１３Ｃ-3とを積層した３層構造の金属膜１３Ｃを設けた
構成を例に挙げて説明するものとする。The metal film 13D is formed by the above combinations.
, The required properties of the metal film can be satisfied, and the bonding property between the outer layer 13D-1 and the inner layer 13D-4 by the first and second intermediate layers 13D-2 and 13D-3 can be improved. Subsequently, the semiconductor device 1 according to the first embodiment described above
0 will be described. In the following description,
The configuration in which a metal film 13C having a three-layer structure in which an outer layer 13C-1, an intermediate layer 13C-2, and an inner layer 13C-3 are stacked as the metal film 13 will be described as an example.

【００５０】半導体装置１０は、図１４に示されるリー
ドフレーム２０を用いて製造される。このリードフレー
ム２０は、導電性金属基材２１に複数の凹部２２が形成
されると共に、この凹部２２に金属膜１３Ｃが形成され
た構成とされている。凹部２２の形成位置は、半導体装
置１０に形成された樹脂突起１７の形成位置と対応する
よう構成されており、また金属膜１３Ｃは樹脂突起１７
に嵌入しうるよう形成されている。The semiconductor device 10 is manufactured using a lead frame 20 shown in FIG. The lead frame 20 has a configuration in which a plurality of recesses 22 are formed in a conductive metal base 21 and a metal film 13C is formed in the recesses 22. The formation position of the concave portion 22 is configured to correspond to the formation position of the resin protrusion 17 formed on the semiconductor device 10, and the metal film 13 </ b> C
It is formed so that it can fit in.

【００５１】また後述するように、リードフレーム２０
は複数の半導体装置１０を一括的に形成できるよう（即
ち、いわゆる複数個取りができるよう）構成されてお
り、従って凹部２２及び金属膜１３Ｃも１枚の金属基材
２１に複数組形成されている（図１１参照）。尚、図中
２３はリードフレーム２０をハンドリングする時に治具
が係合する治具穴である。As will be described later, the lead frame 20
Is configured so that a plurality of semiconductor devices 10 can be formed at a time (that is, so-called a plurality of semiconductor devices can be formed). Therefore, a plurality of sets of concave portions 22 and metal films 13C are formed on one metal base 21. (See FIG. 11). In the drawing, reference numeral 23 denotes a jig hole with which the jig is engaged when the lead frame 20 is handled.

【００５２】ここで、半導体装置１０の製造方法を説明
する前に、先ずリードフレーム２０の製造方法について
図８乃至図１４を用いて説明する。リードフレーム２０
を製造するには、先ず図８に示すように、導電材料（例
えば銅）よりなる平板状の金属基材２１を用意し、この
金属基材２１の上下両面にエッチングレジスト２４を塗
布する（レジスト塗布工程）。このエッチングレジスト
２４は、例えば感光性樹脂であり、スピナー等を用いて
所定膜厚に塗布される。Here, before describing the method of manufacturing the semiconductor device 10, a method of manufacturing the lead frame 20 will be described first with reference to FIGS. Lead frame 20
First, as shown in FIG. 8, a flat metal substrate 21 made of a conductive material (for example, copper) is prepared as shown in FIG. 8, and an etching resist 24 is applied to both upper and lower surfaces of the metal substrate 21 (resist). Coating process). The etching resist 24 is, for example, a photosensitive resin and is applied to a predetermined thickness using a spinner or the like.

【００５３】続いて、エッチングレジスト２４に図示し
ないマスクを用いて露光処理を行い、その後に現像処理
を行うことによりエッチングレジスト２４の凹部形成位
置及び治具穴形成位置に対応する部位を除去し、図９に
示すレジストパターン２４ａを形成する（レジストパタ
ーン形成工程）。Subsequently, an exposure process is performed on the etching resist 24 using a mask (not shown), and a developing process is thereafter performed to remove portions of the etching resist 24 corresponding to the concave portion forming position and the jig hole forming position. A resist pattern 24a shown in FIG. 9 is formed (resist pattern forming step).

【００５４】また、本実施例ではこのレジストパターン
形成工程において、給電部２５の形成位置（給電部形成
位置）に対応する部位に配設されたエッチングレジスト
２４も除去する構成としている。尚、給電部２５は、後
述する金属膜形成工程においてメッキ電極が配設される
部位である（図１１参照）。Further, in this embodiment, in this resist pattern forming step, the etching resist 24 provided at a position corresponding to the position where the power supply portion 25 is formed (the power supply portion formation position) is also removed. The power supply section 25 is a portion where a plating electrode is provided in a metal film forming step described later (see FIG. 11).

【００５５】レジストパターン形成工程が終了すると、
レジストパターン２４ａが形成された金属基材２１に対
しエッチング処理が実施される（エッチング工程）。こ
のエッチング工程では、凹部形成位置及び給電部形成位
置においては金属基材２１の上面からのみのハーフエッ
チングが実施され、治具穴形成位置においては両面エッ
チングが実施される。尚、金属基材２１の材料として銅
（Ｃｕ）が用いられた場合には、エッチング液として
は、例えば塩化第２鉄等が用いられる。When the resist pattern forming step is completed,
An etching process is performed on the metal base 21 on which the resist pattern 24a is formed (etching step). In this etching step, half etching is performed only from the upper surface of the metal base material 21 at the concave portion forming position and the power supply portion forming position, and double-sided etching is performed at the jig hole forming position. When copper (Cu) is used as the material of the metal substrate 21, for example, ferric chloride or the like is used as the etchant.

【００５６】これにより、図１０に示されるように、金
属基材２１の凹部形成位置には凹部２２が形成されると
共に、治具穴形成位置には治具穴２３が形成される。ま
た、図１１に示されるように、金属基材２１の給電部形
成位置には凹部状の給電部２５が形成される。この際、
ハーフエッチングにより形成される凹部２２の深さは、
金属基材２１の板厚に対し６０％程度の深さとすること
が可能である。As a result, as shown in FIG. 10, the concave portion 22 is formed at the concave portion forming position of the metal base 21, and the jig hole 23 is formed at the jig hole forming position. As shown in FIG. 11, a power supply portion 25 having a concave shape is formed at a power supply portion formation position of the metal base 21. On this occasion,
The depth of the recess 22 formed by half etching is
It is possible to make the depth about 60% of the plate thickness of the metal base 21.

【００５７】この給電部２５は金属基材２１の長手方向
両端部に夫々形成されており、この給電部２５では導電
性金属よりなる金属基材２１が露出した状態となってい
る。このため、給電部２５にメッキ用電極を配設するこ
とにより、金属基材２１に所定の電位を印加することが
可能となる。尚、図１１（Ｂ）は図１１（Ａ）における
Ａ−Ａ線に沿う断面図である。The power supply portions 25 are formed at both ends in the longitudinal direction of the metal base 21, and the metal base 21 made of a conductive metal is exposed in the power supply portion 25. For this reason, by disposing the plating electrode in the power supply unit 25, it is possible to apply a predetermined potential to the metal base 21. FIG. 11B is a cross-sectional view taken along line AA in FIG.

【００５８】また、図１１に矢印Ｂで示す矩形状の破線
は１個の半導体装置１０の形成領域を示しているが、同
図に示されるように１枚の金属基材２１には複数個（図
１１に示す例では３４個）の半導体装置１０が一括的に
形成されるよう（多数個取りができるよう）構成されて
いる。これに従い、１個の半導体装置１０に対応する複
数個の凹部２２の組を１組とすると、１枚の金属基材２
１には複数組の凹部２２が形成されている。Although a rectangular dashed line indicated by an arrow B in FIG. 11 indicates a formation region of one semiconductor device 10, as shown in FIG. The semiconductor device 10 (34 pieces in the example shown in FIG. 11) is formed so as to be collectively formed (to be able to take many pieces). In accordance with this, if a set of a plurality of recesses 22 corresponding to one semiconductor device 10 is one set, one metal base 2
A plurality of recesses 22 are formed in one.

【００５９】ところで、更なる多数個取りを行うため
に、図１２に示されるように、枠状部２６に左右一対の
連結部２７を介して複数個の金属基材２１が連結された
リードフレームユニット２８を形成することが考えられ
る。この構成においても給電部２５を形成する必要があ
るが、複数の金属基材２１は連結部２７を介して枠状部
２６に電気的に接続されているため、枠状部２６に給電
部２５を形成することにより複数の金属基材２１に一括
的に給電することが可能となる。As shown in FIG. 12, a lead frame in which a plurality of metal bases 21 are connected to a frame 26 via a pair of left and right connecting portions 27 in order to carry out further multi-piece picking. It is conceivable to form a unit 28. In this configuration as well, it is necessary to form the power supply portion 25, but since the plurality of metal bases 21 are electrically connected to the frame portion 26 via the connection portions 27, the power supply portion 25 is formed on the frame portion 26. Is formed, it is possible to collectively supply power to the plurality of metal bases 21.

【００６０】よって、上記構成とすることにより半導体
装置１０の製造効率を更に向上できると共に、各金属基
材２１に給電部２５を形成する構成に比べてレジストパ
ターン形成工程及びエッチング工程を簡単化することが
できる。上記のようにエッチング工程が実施されると、
続いて金属膜形成工程が実施され金属膜１３Ｃが形成さ
れる。本実施例においては、金属膜１３Ｃの形成にメッ
キ法を用いており、前記した給電部２５にメッキ用電極
を配設すると共に、金属基材２１をメッキ槽に浸漬して
電界メッキを行う。Therefore, with the above configuration, the manufacturing efficiency of the semiconductor device 10 can be further improved, and the resist pattern forming step and the etching step can be simplified as compared with the configuration in which the power supply section 25 is formed on each metal base 21. be able to. When the etching process is performed as described above,
Subsequently, a metal film forming step is performed to form a metal film 13C. In the present embodiment, a plating method is used to form the metal film 13C, and a plating electrode is provided in the above-described power supply unit 25, and the metal substrate 21 is immersed in a plating tank to perform electrolytic plating.

【００６１】本実施例に係る金属膜１３Ｃは、外層１３
Ｃ-1, 中間層１３Ｃ-2, 及び内層１３Ｃ-3を積層した３
層構造とされているため、各層毎にメッキ処理を行う。
具体的には、外層１３Ｃ-1として金（Ａｕ）, 中間層１
３Ｃ-2としてパラジウム（Ｐｄ）, 内層１３Ｃ-3として
金（Ａｕ）を用いた場合には、先ず内層１３Ｃ-3となる
金メッキを行い、続いて中間層１３Ｃ-2となるパラジウ
ムメッキを行い、最後に外層１３Ｃ-1となる金メッキを
行う。この金属膜１３Ｃを構成する各層１３Ｃ-1〜１３
Ｃ-3の厚さは、メッキ時間を制御することにより任意に
設定することができる。図１３は金属膜１３Ｃが形成さ
れた金属基材２１を示している。The metal film 13C according to the present embodiment has the outer layer 13
C-1, an intermediate layer 13C-2, and an inner layer 13C-3
Because of the layer structure, plating is performed for each layer.
Specifically, the outer layer 13C-1 is made of gold (Au), the intermediate layer 1
When palladium (Pd) is used as 3C-2 and gold (Au) is used as the inner layer 13C-3, first, gold plating for the inner layer 13C-3 is performed, and then palladium plating for the intermediate layer 13C-2 is performed. Finally, gold plating for forming the outer layer 13C-1 is performed. Each layer 13C-1 to 13C constituting the metal film 13C
The thickness of C-3 can be arbitrarily set by controlling the plating time. FIG. 13 shows a metal substrate 21 on which a metal film 13C is formed.

【００６２】上記の処理を実施することにより金属膜１
３Ｃは金属基材２１に形成されるが、後に説明するよう
に分離工程において、金属基材２１に形成された金属膜
１３Ｃは樹脂パッケージ１２をリードフレーム２０から
分離する際に樹脂パッケージ１２と共にリードフレーム
２０から離脱する必要がある。このため、金属膜１３Ｃ
は金属基材２１に対しある程度の分離性も要求される。By performing the above processing, the metal film 1
3C is formed on the metal base 21, but the metal film 13 </ b> C formed on the metal base 21 leads together with the resin package 12 when separating the resin package 12 from the lead frame 20 in a separation step, as described later. It is necessary to separate from the frame 20. Therefore, the metal film 13C
Is also required to have a certain degree of separation from the metal substrate 21.

【００６３】従って、金属膜１３Ｃを凹部２２に形成す
るに先立ち、上記分離性を確保するために、凹部２２内
に導電性のペースト等の分離性を向上させる部材を塗布
しておき、その上部に金属膜１３Ｃを形成する構成とし
てもよい。尚、上記した金属膜形成工程では、メッキ法
を用いて金属膜１３Ｃを形成する方法を説明したが、金
属膜１３Ｃの形成はメッキ法に限定されるものではな
く、例えば蒸着法，スパッタリング法等の他の膜形成技
術を用いて形成する構成としてもよい。Therefore, prior to forming the metal film 13C in the concave portion 22, in order to secure the above-mentioned separability, a member for improving the separability such as a conductive paste is applied in the concave portion 22 and the upper portion thereof is formed. A configuration in which the metal film 13C is formed on the substrate may be adopted. In the above-described metal film forming step, a method of forming the metal film 13C using a plating method has been described. However, the formation of the metal film 13C is not limited to the plating method. Alternatively, the film may be formed by using another film forming technique.

【００６４】また、上記した実施例では、金属膜形成工
程を実施する際に凹部２２の他にも治具穴２３において
金属基材２１が外部に対し露出した構成とされているた
め、治具穴２３内にも金属膜１３Ｃと同一構成の金属膜
が形成される。しかるに、治具穴２３は金属基材２１の
位置決め及びハンドリングする際に用いられる穴である
ため、上記のように治具穴２３内に金属膜が形成されて
も不都合が生じるようなことはない。In the above-described embodiment, the metal base 21 is exposed to the outside in the jig hole 23 in addition to the recess 22 when the metal film forming step is performed. A metal film having the same configuration as the metal film 13C is also formed in the hole 23. However, since the jig hole 23 is a hole used for positioning and handling the metal substrate 21, even if a metal film is formed in the jig hole 23 as described above, no inconvenience occurs. .

【００６５】上記のように金属膜形成工程において凹部
２２内に金属膜１３Ｃが形成されると、続いてレジスト
パターン２４ａ（エッチングレジスト２４）を除去する
レジスト除去工程が実施され、図１４に示されるリード
フレーム２０が形成される。上記したリードフレーム２
０の製造方法では、レジスト塗布，レジストパターン形
成，エッチング，金属膜形成，及びレジスト除去等の簡
単な工程によりリードフレーム２０を形成することがで
きる。When the metal film 13C is formed in the concave portion 22 in the metal film forming step as described above, a resist removing step for removing the resist pattern 24a (etching resist 24) is subsequently performed, as shown in FIG. The lead frame 20 is formed. Lead frame 2 described above
In the manufacturing method of No. 0, the lead frame 20 can be formed by simple steps such as resist application, resist pattern formation, etching, metal film formation, and resist removal.

【００６６】次に、上記のようにして製造されるリード
フレーム２０を用いて半導体装置１０を製造する製造方
法について図１５乃至図２８を用いて説明する。半導体
装置１０を製造するには、図１５に示すように、リード
フレーム２０の所定素子搭載位置に素子固定樹脂１５を
塗布すると共に、素子固定樹脂１５の上部に半導体素子
１１を搭載する（素子搭載工程）。素子固定樹脂１５は
絶縁性を有すると共に接着剤として機能し、よって半導
体素子１１はリードフレーム２０上に素子固定樹脂１５
の接着力により搭載された状態となる。Next, a method of manufacturing the semiconductor device 10 using the lead frame 20 manufactured as described above will be described with reference to FIGS. In order to manufacture the semiconductor device 10, as shown in FIG. 15, the element fixing resin 15 is applied to a predetermined element mounting position of the lead frame 20, and the semiconductor element 11 is mounted on the element fixing resin 15 (element mounting). Process). The element fixing resin 15 has an insulating property and also functions as an adhesive, so that the semiconductor element 11 is mounted on the lead frame 20 by the element fixing resin 15.
It is in a mounted state due to the adhesive force of.

【００６７】素子搭載工程が終了すると、リードフレー
ム２０はワイヤボンディング装置に装着され、図１６に
示されるように、半導体素子１１に形成された電極パッ
ド１４と、リードフレーム２０に形成されている金属膜
１３Ｃ（具体的には、内層１３Ｃ-3）との間にワイヤ１
８を配設し、半導体素子１１と金属膜１３Ｃとを電気的
に接続する（接続工程）。When the element mounting process is completed, the lead frame 20 is mounted on a wire bonding apparatus, and as shown in FIG. 16, the electrode pads 14 formed on the semiconductor element 11 and the metal pads formed on the lead frame 20 are removed. Between the film 13C (specifically, the inner layer 13C-3) and the wire 1
8 are provided to electrically connect the semiconductor element 11 and the metal film 13C (connection step).

【００６８】このワイヤ１８を電極パッド１４と金属膜
１３Ｃとの間でワイヤボンディングする際、図１６に示
す例では、先ず電極パッド１４にワイヤ１８の一端をボ
ンディングし（ファーストボンディング）し、続いてワ
イヤ１８の他端を金属膜１３Ｃにボンディング（セカン
ドボンディング）する方法を採用した。When the wire 18 is wire-bonded between the electrode pad 14 and the metal film 13C, in the example shown in FIG. 16, one end of the wire 18 is first bonded to the electrode pad 14 (first bonding), and then, A method of bonding (second bonding) the other end of the wire 18 to the metal film 13C was adopted.

【００６９】しかるに、図１７に示すように、先ず金属
膜１３Ｃにワイヤ１８の一端を接続し、続いて金属膜１
３Ｃから電極パッド１４にワイヤ１８を引き出した上
で、ワイヤ１８の他端部を電極パッド１４に接続する方
法を採用してもよい。このように、先ず金属膜１３Ｃに
ワイヤ１８の一端を接続し、その後にワイヤ１８の他端
部を電極パッド１４に接続する、いわゆる逆打ちのワイ
ヤボンディング法を用いたことにより、ワイヤループの
低背化を図ることができ、これに伴い半導体装置１０の
低背化を図ることができる。However, as shown in FIG. 17, first, one end of the wire 18 is connected to the metal film 13C, and then the metal film 1C is connected.
A method in which the wire 18 is pulled out from the 3C to the electrode pad 14 and the other end of the wire 18 is connected to the electrode pad 14 may be adopted. As described above, the one-sided wire bonding method of connecting one end of the wire 18 to the metal film 13C and then connecting the other end of the wire 18 to the electrode pad 14 is used. The height can be reduced, and the height of the semiconductor device 10 can be reduced accordingly.

【００７０】また、一般に電極パッド１４の配設ピッチ
は金属膜１３Ｃの配設ピッチに比べて狭く、またワイヤ
ボンディング処理においてファーストボンディングのボ
ンディング領域はセカンドボンディングのボンディング
領域よりも広い。よって、配設ピッチの広い金属膜１３
Ｃにファーストボンディングを行い、配設ピッチの狭い
電極パッド１４にセカンドボンディングを行う構成とす
ることにより、高密度にワイヤ１８の配設を行うことが
可能となる。In general, the arrangement pitch of the electrode pads 14 is narrower than the arrangement pitch of the metal film 13C, and the bonding area of the first bonding in the wire bonding process is wider than the bonding area of the second bonding. Therefore, the metal film 13 having a wide arrangement pitch is provided.
By adopting a configuration in which first bonding is performed on C and second bonding is performed on the electrode pads 14 having a narrow arrangement pitch, it is possible to arrange the wires 18 with high density.

【００７１】上記の接続工程が終了すると、続いてリー
ドフレーム２０上に半導体素子１１を封止するよう樹脂
２９を形成し樹脂パッケージ１２を形成する封止工程を
実施する。本実施例では、樹脂パッケージ１２をモール
ド成形する方法について説明するが、ボッティングによ
り形成することも可能である。When the above connection step is completed, subsequently, a sealing step of forming a resin 29 on the lead frame 20 so as to seal the semiconductor element 11 and forming the resin package 12 is performed. In the present embodiment, a method of molding the resin package 12 will be described, but the resin package 12 may be formed by botting.

【００７２】図１８は、接続工程が終了したリードフレ
ーム２０をモールド金型に装着して樹脂２９（梨地で示
す）をモールドした直後の状態を示す概略構成図であ
り、３０はカル，３１はランナー，３２はゲートを夫々
示している。同図に示されるように、樹脂パッケージ１
２はリードフレーム２０に一括的に複数個形成される。
尚、モールド直後の状態では、複数個形成された各樹脂
パッケージ１２はゲート３２に存在する樹脂２９（以
下、ゲート内樹脂という）により連結した状態となって
いる。FIG. 18 is a schematic structural view showing a state immediately after the lead frame 20 after the connection step has been mounted on a mold and resin 29 (shown in satin) has been molded. Runners 32 indicate gates, respectively. As shown in FIG.
2 are collectively formed on the lead frame 20.
In a state immediately after the molding, the plurality of resin packages 12 formed are connected by a resin 29 (hereinafter, referred to as a resin in the gate) existing in the gate 32.

【００７３】図１９は、１個の半導体装置に対応する樹
脂パッケージ１２を拡大して示す図である。同図に示さ
れるように、樹脂２９はモールド金型（上型）に形成さ
れているキャビティ（図示せず）により所定形状に形成
されると共に、リードフレーム２０が下型の機能を奏
し、凹部２２の内部（具体的には金属膜１３Ｃの内部）
にも樹脂２９は充填されて樹脂突起１７を形成する。こ
の状態において、樹脂パッケージ１２はリードフレーム
２０に添着された状態とされている。上記のように樹脂
パッケージ１２が形成されると、各樹脂パッケージ１２
間に形成されていたゲート内樹脂，ランナー３１内に残
存した樹脂，及びカル３０は除去され、図２０に示され
るように各樹脂パッケージ１２は個々独立した構成とな
る。しかるに、前記したように各樹脂パッケージ１２は
リードフレーム２０に添着された状態となっているた
め、個々独立した状態となっても各樹脂パッケージ１２
がリードフレーム２０から離脱することはない。FIG. 19 is an enlarged view showing the resin package 12 corresponding to one semiconductor device. As shown in the figure, the resin 29 is formed in a predetermined shape by a cavity (not shown) formed in a mold (upper die), and the lead frame 20 functions as a lower die, and Inside 22 (specifically, inside metal film 13C)
The resin 29 is also filled to form the resin protrusion 17. In this state, the resin package 12 is attached to the lead frame 20. When the resin package 12 is formed as described above, each resin package 12
The resin in the gate, the resin remaining in the runner 31, and the cull 30 formed between them are removed, and each resin package 12 has an independent configuration as shown in FIG . However, since each resin package 12 is attached to the lead frame 20 as described above, even if each resin package 12 becomes independent,
Is not separated from the lead frame 20.

【００７４】上記した封止工程が終了すると、続いてテ
ープ配設工程が実施される。テープ配設工程では、図２
１に示されるように個々独立した状態とされた各樹脂パ
ッケージ１２の上部に接着テープ等のテープ部材３３
（ハッチングを付して示している）を配設する。When the above sealing step is completed, a tape arranging step is subsequently performed. Fig. 2
As shown in FIG. 1, a tape member 33 such as an adhesive tape is provided on the upper part of each resin package 12 which is in an independent state.
(Indicated by hatching).

【００７５】このテープ部材３３は、ベーステープの一
面に接着剤を塗布した構成とされており、またベーステ
ープは後に実施される分離工程において用いるエッチン
グ液により損傷を受けない材料により形成されている。
このように、複数の樹脂パッケージ１２の上部をテープ
部材３３で連結することにより、リードフレーム２０か
ら各樹脂パッケージ１２を分離しても、個々の樹脂パッ
ケージ１２をテープ部材３３により位置規制することが
できる。The tape member 33 has a structure in which an adhesive is applied to one surface of a base tape, and the base tape is formed of a material which is not damaged by an etching solution used in a separation step performed later. .
As described above, by connecting the upper portions of the plurality of resin packages 12 with the tape member 33, even if each resin package 12 is separated from the lead frame 20, the position of each resin package 12 can be regulated by the tape member 33. it can.

【００７６】尚、このテープ部材３３を配設するタイミ
ングは、樹脂パッケージ１２が形成された後に限定され
るものではなく、例えば封止工程実施前にモールド金型
内に配設しておくことにより、形成された時点で複数の
樹脂パッケージ１２がテープ部材３３により連結される
構成としてもよい。The timing of disposing the tape member 33 is not limited to the timing after the resin package 12 is formed. For example, the timing of disposing the tape member 33 in a molding die before the sealing step is performed. A plurality of resin packages 12 may be connected by a tape member 33 when formed.

【００７７】上記したテープ配設工程が終了すると、続
いて樹脂パッケージ１２をリードフレーム２０から分離
され半導体装置１０を形成する分離工程が実施される。
図２２は分離工程を示しており、同図に示す例ではリー
ドフレーム２０をエッチング液に浸漬させて溶解するこ
とにより脂パッケージ１２をリードフレーム２０から分
離させる方法が示されている。When the above-described tape arranging step is completed, a separating step of separating the resin package 12 from the lead frame 20 and forming the semiconductor device 10 is subsequently performed.
FIG. 22 shows a separation step. In the example shown in FIG. 22, a method of separating the oil package 12 from the lead frame 20 by immersing the lead frame 20 in an etching solution and dissolving the same is shown.

【００７８】この分離工程で用いられるエッチング液
は、リードフレーム２０のみを溶解し、金属膜１３Ｃは
溶解しない性質を有するエッチング液を選定している。
従って、リードフレーム２０が完全に溶解されることに
より樹脂パッケージ１２はリードフレーム２０から分離
される。この際、金属膜１３Ｃは樹脂突起１７に配設さ
れた状態となるため、図１に示す半導体装置１０が形成
される。As the etchant used in this separation step, an etchant having a property of dissolving only the lead frame 20 and not dissolving the metal film 13C is selected.
Therefore, the resin package 12 is separated from the lead frame 20 by completely dissolving the lead frame 20. At this time, since the metal film 13C is disposed on the resin protrusion 17, the semiconductor device 10 shown in FIG. 1 is formed.

【００７９】上記のように、リードフレーム２０を溶解
することにより樹脂パッケージ１２をリードフレーム２
０から分離する方法を用いることにより、リードフレー
ム２０からの樹脂パッケージ１２の分離処理を確実かつ
容易に行うことができ、歩留りを向上することができ
る。As described above, by dissolving the lead frame 20, the resin package 12 is connected to the lead frame 2.
By using the method of separating from the lead frame 20, the separation process of the resin package 12 from the lead frame 20 can be performed reliably and easily, and the yield can be improved.

【００８０】図２３は、分離工程が終了した状態の半導
体装置１０を示している。同図に示されるように、分離
工程が終了した時点で複数の半導体装置１０はテープ部
材３３に接着された状態を維持している。従って、分離
工程が終了後における半導体装置１０の扱いを容易とす
ることができる。更に、図２３に示される状態でテープ
部材３３を巻回し出荷することにより、チップ部品と同
様に実装時において半導体装置１０を実装基板に自動装
填を行うことも可能となる。FIG. 23 shows the semiconductor device 10 in a state where the separation step has been completed. As shown in the drawing, the plurality of semiconductor devices 10 maintain the state of being bonded to the tape member 33 at the time when the separation step is completed. Therefore, handling of the semiconductor device 10 after the separation step is completed can be facilitated. Further, by winding and shipping the tape member 33 in the state shown in FIG. 23, it becomes possible to automatically load the semiconductor device 10 onto the mounting board at the time of mounting similarly to the case of the chip component.

【００８１】上記してきた製造方法により半導体装置１
０を製造することにより、従来必要とされたリードの切
断処理、及びリードを所定形状（例えばガルウィング形
状）に成形する工程は不要となり、半導体装置１０の製
造工程を簡単化することができる。The semiconductor device 1 is manufactured by the manufacturing method described above.
By manufacturing the semiconductor device 10, the step of cutting the lead and the step of forming the lead into a predetermined shape (for example, a gull wing shape), which are conventionally required, become unnecessary, and the manufacturing process of the semiconductor device 10 can be simplified.

【００８２】続いて、上記した半導体装置１０の製造方
法の変形例について説明する。図２４は封止工程の第１
変形例を示している。前記した実施例では、図１８を用
いて説明したように、樹脂モールド直後の状態では複数
の樹脂パッケージ１２間はゲート内樹脂で連結されてい
るが、このゲート内樹脂は図２０に示されるように除去
され、その後に図２１に示されるようにテープ部材３３
が配設される構成とされていた。Next, a modification of the above-described method for manufacturing the semiconductor device 10 will be described. FIG. 24 shows the first step of the sealing process.
A modification is shown. In the above-described embodiment, as described with reference to FIG. 18, in the state immediately after the resin molding, the plurality of resin packages 12 are connected by the resin in the gate. The resin in the gate is as shown in FIG. The tape member 33 is then removed as shown in FIG.
Was arranged.

【００８３】前記した説明から明らかなように、テープ
部材３３は樹脂パッケージ１２がリードフレーム２０か
ら分離された状態でバラバラにならないように配設され
るものである。そこで、本変形例では、テープ部材３３
の代わりにゲート内樹脂及びランナ３１内に残存する樹
脂２９を利用し、ゲート内樹脂及びランナ３１内に残存
する樹脂２９を各樹脂パッケージ１２を連結する連結樹
脂部として用いたことを特徴とするものである（以下、
この連結樹脂部をランナーフレーム３４という）。As is clear from the above description, the tape member 33 is provided so that the resin package 12 is separated from the lead frame 20 so as not to fall apart. Therefore, in this modification, the tape member 33
Instead of using the resin in the gate and the resin 29 remaining in the runner 31, the resin in the gate and the resin 29 remaining in the runner 31 are used as a connecting resin portion for connecting the respective resin packages 12. (Hereinafter,
This connection resin portion is referred to as a runner frame 34).

【００８４】このように、ランナーフレーム３４に各樹
脂パッケージ１２を支持する機能を持たせることによ
り、一般に除去されるゲート内樹脂及びランナ３１内に
残存する樹脂２９を有効利用するこができる。尚、半導
体装置１０の出荷時にはランナーフレーム３４は除去す
る必要があるため、この出荷時直前に図２５に示すよう
にテープ部材３３を配設しランナーフレーム３４を除去
すればよい（連結樹脂除去工程）。As described above, by providing the runner frame 34 with a function of supporting each resin package 12, the resin in the gate which is generally removed and the resin 29 remaining in the runner 31 can be effectively used. Since the runner frame 34 needs to be removed at the time of shipment of the semiconductor device 10, the tape member 33 may be provided and the runner frame 34 may be removed immediately before the shipment as shown in FIG. ).

【００８５】このように出荷時直前にテープ部材３３を
配設することにより、分離工程及び半導体装置１０の試
験工程等においてテープ部材３３が損傷することを防止
できる。この点は、前記したようにテープ部材３３に接
着された状態で半導体装置１０を出荷する場合に有利で
ある。By arranging the tape member 33 immediately before shipping as described above, it is possible to prevent the tape member 33 from being damaged in the separation step, the test step of the semiconductor device 10, and the like. This is advantageous when the semiconductor device 10 is shipped while being bonded to the tape member 33 as described above.

【００８６】図２６及び図２７は封止工程の第２変形例
を示している。前記した実施例では、図２０に示されよ
うに、封止工程が終了した時点で複数の樹脂パッケージ
１２は個々独立した状態とされていた。これに対し、本
変形例では封止工程が終了した時点で複数の樹脂パッケ
ージ１２が連結されているよう構成したことを特徴とす
るものである。FIGS. 26 and 27 show a second modification of the sealing step. In the above-described embodiment, as shown in FIG. 20, at the time when the sealing step is completed, the plurality of resin packages 12 are in an independent state. On the other hand, the present modification is characterized in that a plurality of resin packages 12 are connected at the time when the sealing step is completed.

【００８７】図２６は本変形例における封止工程が終了
した状態のリードフレーム２０を示している。同図に示
されるように、複数の樹脂パッケージ１２は板チョコ状
に連結された状態となっており、隣接する樹脂パッケー
ジ１２の間には溝部３５が形成されている。従って、分
離工程を実施した時点で、複数の半導体装置１０は樹脂
パッケージ１２が溝部３５を介して連結した構成とな
り、テープ部材３３を用いることなく各半導体装置１０
の位置規制を行うことができる。FIG. 26 shows the lead frame 20 in a state where the sealing step in this modification is completed. As shown in the drawing, a plurality of resin packages 12 are connected in a plate chocolate shape, and a groove 35 is formed between adjacent resin packages 12. Therefore, at the time when the separation step is performed, the plurality of semiconductor devices 10 have a configuration in which the resin packages 12 are connected via the grooves 35, and each semiconductor device 10 can be used without using the tape member 33.
Position can be regulated.

【００８８】また、半導体装置１０を個々に分離するに
は、溝部３５の形成位置において樹脂パッケージ１２を
切り離せばよい。この樹脂パッケージ１２の切り離し作
業は、溝部３５が形成されていることにより容易に行う
ことができる。図２７は図２６に示す樹脂パッケージ１
２を形成するために用いる金型３６を示している。同図
に示されるように、金型３６を構成する上型３７のキャ
ビティは、溝部３５に対応した位置に突起３８が形成さ
れた形状とされている。また、下型３９にはリードフレ
ーム２０が装着される装着凹部４０が形成されている。
このように、簡単な金型構成で図２６に示す複数個が連
結された樹脂パッケージ１２を形成することができる。In order to separate the semiconductor devices 10 individually, the resin package 12 may be separated at the position where the groove 35 is formed. The detaching operation of the resin package 12 can be easily performed because the groove 35 is formed. FIG. 27 shows the resin package 1 shown in FIG.
2 shows a mold 36 used to form the mold 2. As shown in the figure, the cavity of the upper mold 37 constituting the mold 36 has a shape in which a projection 38 is formed at a position corresponding to the groove 35. The lower mold 39 has a mounting recess 40 in which the lead frame 20 is mounted.
In this way, the resin package 12 in which a plurality of pieces are connected as shown in FIG. 26 can be formed with a simple mold configuration.

【００８９】また、図２８は分離工程の変形例を示して
いる。前記した実施例においては、樹脂パッケージ１２
をリードフレーム２０から分離するのにエッチング方法
を用いた。本変形例では、リードフレーム２０を溶解す
ることなく、樹脂パッケージ１２をリードフレーム２０
から引き剥がすことにより、機械的に樹脂パッケージ１
２をリードフレーム２０から分離することを特徴とす
る。FIG. 28 shows a modification of the separation step. In the above embodiment, the resin package 12
Was separated from the lead frame 20 using an etching method . In this modification, the resin package 12 is connected to the lead frame 20 without melting the lead frame 20.
From the resin package 1
2 is separated from the lead frame 20.

【００９０】この分離方法では、前記した実施例に係る
方法に比べて、エッチング液が不要となりまた分離工程
に要する時間を短縮することができる。しかるに、機械
的に樹脂パッケージ１２をリードフレーム２０から分離
するため、金属膜１３Ｃがリードフレーム２０から確実
に樹脂突起１７に移動するかどうかに問題点があるが、
この点はリードフレーム２０の製造工程の金属膜形成工
程において、予め凹部２２内に金属膜１３Ｃの分離性を
向上させる部材を予め配設した上で金属膜１３Ｃを形成
することにより解決することができる。In this separation method, an etching solution is not required and the time required for the separation step can be reduced as compared with the method according to the above-described embodiment. However, since the resin package 12 is mechanically separated from the lead frame 20, there is a problem in whether or not the metal film 13C surely moves from the lead frame 20 to the resin protrusion 17.
This point can be solved by forming a metal film 13C after previously disposing a member for improving the separability of the metal film 13C in the recess 22 in the metal film forming step of the manufacturing process of the lead frame 20. it can.

【００９１】次に本発明の第２実施例である半導体装置
５０について説明する。図２９は本発明の第２実施例で
ある半導体装置５０を示している。尚、同図において、
第１実施例に係る半導体装置１０と同一構成については
同一符号を附してその説明を省略する。Next, a semiconductor device 50 according to a second embodiment of the present invention will be described. FIG. 29 shows a semiconductor device 50 according to a second embodiment of the present invention. In the figure,
The same components as those of the semiconductor device 10 according to the first embodiment are denoted by the same reference numerals, and description thereof is omitted.

【００９２】第２実施例に係る半導体装置５０は、樹脂
パッケージ５１を上部樹脂部５２と下部樹脂部５３との
２層構造としたことを特徴とするものである。また、下
部樹脂部５３の所定位置には樹脂突起５４が形成されて
おり、この樹脂突起５４には例えばパラジウム（Ｐｄ）
の単層構造の金属膜５５が配設されている。The semiconductor device 50 according to the second embodiment is characterized in that the resin package 51 has a two-layer structure of an upper resin portion 52 and a lower resin portion 53. A resin protrusion 54 is formed at a predetermined position of the lower resin portion 53. The resin protrusion 54 is formed of, for example, palladium (Pd).
The metal film 55 having a single-layer structure is disposed.

【００９３】更に、下部樹脂部５３には接続電極５６が
配設されており、この接続電極５６の下部延出部６２は
下部樹脂部５３に形成されたスルーホール５７を介して
金属膜５４と電気的に接続されると共に、上部に形成さ
れたボンディング部６３は下部樹脂部５３の上面に延在
しワイヤ１８がボンディングされる。Further, a connection electrode 56 is provided in the lower resin portion 53, and a lower extension 62 of the connection electrode 56 is connected to the metal film 54 through a through hole 57 formed in the lower resin portion 53. While being electrically connected, the bonding portion 63 formed on the upper portion extends to the upper surface of the lower resin portion 53 and the wire 18 is bonded.

【００９４】本実施例のように、樹脂パッケージ５１を
上部樹脂部５２と下部樹脂部５３の上下２層構造とする
ことにより、上部樹脂部５２と下部樹脂部５３で樹脂の
種類を異ならせることができる。このため、例えば半導
体素子１１が搭載される下部樹脂部５３を熱に強くかつ
機械的強度の高い樹脂により形成すると共に、上部樹脂
部５２を放熱特性の良好な樹脂により形成する等が可能
となり、半導体装置５０の特性向上を図ることができ
る。As in the present embodiment, the resin package 51 has an upper resin part 52 and a lower resin part 53 in a two-layer structure of upper and lower parts, so that the types of resin are different between the upper resin part 52 and the lower resin part 53. Can be. For this reason, for example, it is possible to form the lower resin portion 53 on which the semiconductor element 11 is mounted with a resin having high heat resistance and high mechanical strength, and to form the upper resin portion 52 with a resin having good heat radiation characteristics. The characteristics of the semiconductor device 50 can be improved.

【００９５】また、樹脂パッケージ５１の下部樹脂部５
３に樹脂突起５４を形成すると共にこの樹脂突起５４に
金属膜５５を形成したことにより、樹脂突起５４及び金
属膜５５はＢＧＡタイプの半導体装置の半田バンプと同
等の機能を奏するため、半導体装置５０の実装性を向上
することができる。The lower resin portion 5 of the resin package 51
3 and the metal film 55 formed on the resin protrusion 54, the resin protrusion 54 and the metal film 55 have the same function as the solder bump of the BGA type semiconductor device. Can be improved.

【００９６】尚、上記した実施例では、樹脂パッケージ
５１を上部樹脂部５２と下部樹脂部５３とよりなる２層
構造とした構成を示したが、樹脂パッケージ５１は２層
構造に限定されるものではなく、３層以上の構成として
もよい。続いて、第２実施例に係る半導体装置５０の製
造方法について図３０乃至図３９を用いて説明する。
尚、本実施例に係る製造方法は金属膜５５及び接続電極
５６の形成方法に特徴を有し、他の構成の製造方法は前
記した実施例で説明した製造方法と変わらないため、以
下の説明では金属膜５５及び接続電極５６の形成方法に
ついてのみ説明するものとする。In the above embodiment, the resin package 51 has a two-layer structure including the upper resin part 52 and the lower resin part 53. However, the resin package 51 is not limited to the two-layer structure. Instead, a configuration having three or more layers may be adopted. Subsequently, a method for manufacturing the semiconductor device 50 according to the second embodiment will be described with reference to FIGS.
The manufacturing method according to the present embodiment is characterized by the method of forming the metal film 55 and the connection electrode 56, and the manufacturing method of another configuration is not different from the manufacturing method described in the above-described embodiment. Here, only the method of forming the metal film 55 and the connection electrode 56 will be described.

【００９７】先ず、図３０に示すように銅（Ｃｕ）等よ
りなる平板状の金属基材２１を用意する。そして、この
金属基材２１の上下両面に例えば感光性樹脂等よりなる
エッチングレジストを塗布し（レジスト塗布工程）、続
いてこのエッチングレジストに図示しないマスクを用い
て露光処理を行い、その後に現像処理を行うことにより
エッチングレジストの凹部形成位置に対応する部位を除
去し、図３１に示すレジストパターン２４ａを形成する
（レジストパターン形成工程）。First, as shown in FIG. 30, a flat metal substrate 21 made of copper (Cu) or the like is prepared. Then, an etching resist made of, for example, a photosensitive resin or the like is applied to the upper and lower surfaces of the metal base 21 (resist coating step). Subsequently, the etching resist is subjected to an exposure process using a mask (not shown). Then, the portion corresponding to the concave portion forming position of the etching resist is removed, and a resist pattern 24a shown in FIG. 31 is formed (resist pattern forming step).

【００９８】レジストパターン形成工程が終了すると、
レジストパターン２４ａが形成された金属基材２１に対
しエッチング処理が実施される（エッチング工程）。こ
のエッチング工程では、金属基材２１の上面からのみの
ハーフエッチングが実施され、これにより図３２（図３
２以降の各図は、図３１に矢印Ｂで示す破線で囲まれた
領域を拡大してしめしている）に示されるように金属基
材２１の凹部形成位置には凹部５８が形成される。When the resist pattern forming step is completed,
An etching process is performed on the metal base 21 on which the resist pattern 24a is formed (etching step). In this etching step, half-etching is performed only from the upper surface of the metal base 21, and as a result, as shown in FIG.
2 and subsequent figures, a region surrounded by a broken line indicated by an arrow B in FIG. 31 is enlarged and shown) (a concave portion 58 is formed at a concave portion forming position of the metal base material 21).

【００９９】上記のようにエッチング工程が実施される
と、続いて金属膜形成工程が実施され金属膜５５が形成
される。本実施例においては、金属膜５５の形成にメッ
キ法を用いており、金属基材２１をメッキ槽に浸漬して
電界メッキを行う。本実施例に係る金属膜５５は、パラ
ジウム（Ｐｄ）の単層構造とされているため、１回のメ
ッキ処理により金属膜５５が形成される。図３３は金属
膜５５が形成された金属基材２１を示している。After the etching step is performed as described above, a metal film forming step is subsequently performed to form a metal film 55. In the present embodiment, a plating method is used to form the metal film 55, and the metal substrate 21 is immersed in a plating tank to perform electroplating. Since the metal film 55 according to the present embodiment has a single-layer structure of palladium (Pd), the metal film 55 is formed by one plating process. FIG. 33 shows the metal base 21 on which the metal film 55 is formed.

【０１００】尚、上記した金属膜形成工程では、メッキ
法を用いて金属膜５５を形成する方法を説明したが、金
属膜５５の形成はメッキ法に限定されるものではなく、
例えば蒸着法，スパッタリング法等の他の膜形成技術を
用いて形成する構成としてもよい。In the above-described metal film forming step, the method of forming the metal film 55 using the plating method has been described. However, the formation of the metal film 55 is not limited to the plating method.
For example, the film may be formed by using another film forming technique such as an evaporation method and a sputtering method.

【０１０１】上記のように金属膜形成工程において凹部
５８内に金属膜５５が形成されると、続いてレジストパ
ターン２４ａを除去するレジスト除去工程が実施され、
図３４に示されるリードフレーム５９が形成される。上
記のようにリードフレーム５９が形成されると、続いて
このリードフレーム５９を用いて半導体装置５０が製造
される。先ず、リードフレーム５９の上部に、図３５に
示されるように下部樹脂部５３を配設する。この際、下
部樹脂部５３は金属膜５５が形成されている凹部５８内
にも侵入して樹脂突起５４が形成される。As described above, when the metal film 55 is formed in the concave portion 58 in the metal film forming step, a resist removing step for removing the resist pattern 24a is performed.
The lead frame 59 shown in FIG. 34 is formed. After the lead frame 59 is formed as described above, the semiconductor device 50 is manufactured using the lead frame 59. First, as shown in FIG. 35, a lower resin portion 53 is provided above the lead frame 59. At this time, the lower resin portion 53 also penetrates into the concave portion 58 where the metal film 55 is formed, and the resin protrusion 54 is formed.

【０１０２】次に、図３６に示されるように下部樹脂部
５３の樹脂突起５４が形成された位置にスルーホール５
７を形成する。このスルーホール５７を形成することに
より、金属膜５５は露出した状態となる。スルーホール
５７が形成されると、続いて下部樹脂部５３の上部全面
に所定の膜厚で接続電極５６となる導電性金属膜６０を
形成する。この導電性金属膜６０は、無電解メッキ法，
蒸着法，或いはスパッタリング法を用いて形成される。
また、導電性金属膜６０を形成する際、導電性金属膜６
０はスルーホール５７の内部にも充填されて下方延出部
６２を形成するため、よって図３７に示されるように導
電性金属膜６０と金属膜５５とは電気的に接続された構
成となる。Next, as shown in FIG. 36, the through-hole 5 is formed at the position where the resin protrusion 54 of the lower resin portion 53 is formed.
7 is formed. By forming this through hole 57, the metal film 55 is exposed. After the through hole 57 is formed, a conductive metal film 60 to be the connection electrode 56 is formed with a predetermined thickness on the entire upper surface of the lower resin portion 53. This conductive metal film 60 is formed by electroless plating,
It is formed using a vapor deposition method or a sputtering method.
When the conductive metal film 60 is formed, the conductive metal film 6
Since 0 is also filled in the through hole 57 to form the downward extension 62, the conductive metal film 60 and the metal film 55 are electrically connected as shown in FIG. .

【０１０３】続いて、導電性金属膜６０の上部にエッチ
ングレジストを塗布すると共に露光・現像処理を行い、
図３８に示されるように、接続電極５６の形成位置にレ
ジストパターン６１を形成する。そして、レジストパタ
ーン６１をマスクとして導電性金属膜６０に対するエッ
チング処理が実施され、接続電極５６の形成位置以外の
導電性金属膜６０が除去される。Subsequently, an etching resist is applied to the upper portion of the conductive metal film 60, and exposure and development are performed.
As shown in FIG. 38, a resist pattern 61 is formed at the position where the connection electrode 56 is formed. Then, an etching process is performed on the conductive metal film 60 using the resist pattern 61 as a mask, and the conductive metal film 60 other than the position where the connection electrode 56 is formed is removed.

【０１０４】これにより、図３９に示されるように、下
方延出部６２が金属膜５５に接続されると共に、ワイヤ
１８が接続されるボンディング部６３が下部樹脂部５３
の上部に延在した構成の接続電極５６が形成される。
尚、接続電極５６が形成された後に実施される製造方法
は、前記した図１５乃至図２３を用いて説明した製造方
法と略同様であるためその説明は省略する。As a result, as shown in FIG. 39, the lower extending portion 62 is connected to the metal film 55, and the bonding portion 63 to which the wire 18 is connected is connected to the lower resin portion 53.
The connection electrode 56 is formed so as to extend to the upper portion.
Note that the manufacturing method performed after the connection electrode 56 is formed is substantially the same as the manufacturing method described with reference to FIGS. 15 to 23, and a description thereof will be omitted.

【０１０５】次に本発明の第３実施例である半導体装置
７０について説明する。図４０は本発明の第３実施例で
ある半導体装置７０を示している。尚、同図において、
第２実施例に係る半導体装置５０と同一構成については
同一符号を附してその説明を省略する。Next, a semiconductor device 70 according to a third embodiment of the present invention will be described. FIG. 40 shows a semiconductor device 70 according to a third embodiment of the present invention. In the figure,
The same components as those of the semiconductor device 50 according to the second embodiment are denoted by the same reference numerals, and description thereof is omitted.

【０１０６】第３実施例に係る半導体装置７０は、樹脂
パッケージ５１を上部樹脂部５２と下部樹脂部５３との
２層構造とすると共に、第２実施例に設けられていた樹
脂突起５４に代えて金属突起７１を接続電極７２に形成
したことを特徴とするものである。この金属突起７１に
は例えばパラジウム（Ｐｄ）の単層構造の金属膜５５が
直接的に配設されている。In the semiconductor device 70 according to the third embodiment, the resin package 51 has a two-layer structure of the upper resin portion 52 and the lower resin portion 53, and the resin package 51 is replaced with the resin protrusion 54 provided in the second embodiment. In this case, the metal projection 71 is formed on the connection electrode 72. The metal film 55 having a single layer structure of, for example, palladium (Pd) is directly provided on the metal projection 71.

【０１０７】この接続電極７２は下部樹脂部５３に配設
されており、金属突起７１は下部樹脂部５３に形成され
た穴部７３を介して金属膜５４と電気的に接続される。
また、接続電極７２の上部に形成されたボンディング部
７４は下部樹脂部５３の上面に延在しワイヤ１８がボン
ディングされる。The connection electrode 72 is provided on the lower resin portion 53, and the metal projection 71 is electrically connected to the metal film 54 via a hole 73 formed in the lower resin portion 53.
Further, the bonding portion 74 formed above the connection electrode 72 extends on the upper surface of the lower resin portion 53, and the wire 18 is bonded.

【０１０８】本実施例に係る半導体装置７０も第２実施
例に係る半導体装置５０と同様に、樹脂パッケージ５１
を上部樹脂部５２と下部樹脂部５３の上下２層構造とし
ているため、半導体装置５０の特性向上を図ることがで
きる。また、接続電極７２に金属突起７１を形成し、こ
の金属突起７１に直接金属膜５４を形成することによ
り、金属突起７１と金属膜５４との接合部位におけるイ
ンピーダンスを低減することができ、よって半導体装置
７０の電気的特性を向上することができる。尚、本実施
例においても樹脂パッケージ５１は２層構造に限定され
るものではなく、３層以上の構成としてもよい。The semiconductor device 70 according to the present embodiment also has a resin package 51 similar to the semiconductor device 50 according to the second embodiment.
Has a two-layer structure of upper and lower resin portions 52 and 53, so that the characteristics of the semiconductor device 50 can be improved. Further, by forming the metal protrusion 71 on the connection electrode 72 and forming the metal film 54 directly on the metal protrusion 71, the impedance at the junction between the metal protrusion 71 and the metal film 54 can be reduced. The electrical characteristics of the device 70 can be improved. In the present embodiment, the resin package 51 is not limited to the two-layer structure, but may have three or more layers.

【０１０９】続いて、第３実施例に係る半導体装置７０
の製造方法について図４１乃至図５０を用いて説明す
る。尚、本実施例に係る製造方法は金属膜５５及び接続
電極７２の形成方法に特徴を有し、他の構成の製造方法
は前記した実施例で説明した製造方法と変わらないた
め、以下の説明では金属膜５５及び接続電極７２の形成
方法についてのみ説明するものとする。Subsequently, the semiconductor device 70 according to the third embodiment
Will be described with reference to FIGS. 41 to 50. Note that the manufacturing method according to the present embodiment is characterized by the method of forming the metal film 55 and the connection electrode 72, and the manufacturing method of another configuration is not different from the manufacturing method described in the above-described embodiment. Here, only the method of forming the metal film 55 and the connection electrode 72 will be described.

【０１１０】先ず、図４１に示すように銅（Ｃｕ）等よ
りなる平板状の金属基材２１を用意する。そして、この
金属基材２１の上下両面に例えば感光性樹脂等よりなる
エッチングレジストを塗布し、続いてこのエッチングレ
ジストに露光・現像処理を行うことによりエッチングレ
ジストの凹部形成位置に対応する部位を除去し、図４２
に示すレジストパターン２４ａを形成する。First, as shown in FIG. 41, a flat metal base 21 made of copper (Cu) or the like is prepared. Then, an etching resist made of, for example, a photosensitive resin or the like is applied to both upper and lower surfaces of the metal base material 21. Subsequently, the etching resist is exposed and developed to remove a portion corresponding to the concave portion forming position of the etching resist. FIG. 42
Is formed as shown in FIG.

【０１１１】続いて、レジストパターン２４ａが形成さ
れた金属基材２１に対しエッチング処理が実施される。
このエッチング処理では、金属基材２１の上面からのみ
のハーフエッチングが実施され、これにより図４３（図
４３以降の各図は、図４２に矢印Ｃで示す破線で囲まれ
た領域を拡大して示している）に示されるように金属基
材２１の凹部形成位置には凹部５８が形成される。Subsequently, an etching process is performed on the metal base 21 on which the resist pattern 24a has been formed.
In this etching process, half-etching is performed only from the upper surface of the metal base 21. As a result, FIG. 43 (FIGS. 43 and subsequent figures are enlarged by enlarging a region surrounded by a broken line indicated by an arrow C in FIG. As shown in the figure, a concave portion 58 is formed at the concave portion forming position of the metal base 21.

【０１１２】上記のエッチング処理が完了すると、続い
て金属膜形成工程が実施され、図４４に示されるように
凹部５８内に例えばメッキ法により金属膜５５が形成さ
れる。尚、上記した金属膜の形成はメッキ法に限定され
るものではなく、例えば蒸着法，スパッタリング法等の
他の膜形成技術を用いて形成する構成としてもよい。When the above etching process is completed, a metal film forming step is subsequently performed, and a metal film 55 is formed in the recess 58 by, for example, a plating method as shown in FIG. The formation of the above-described metal film is not limited to the plating method, but may be configured to use another film forming technique such as a vapor deposition method or a sputtering method.

【０１１３】また、上記のように凹部５８内に金属膜５
５が形成されると、続いてレジストパターン２４ａを除
去するレジスト除去工程が実施され、図４５に示される
リードフレーム５９が形成される。上記のようにリード
フレーム５９が形成されると、続いてこのリードフレー
ム５９を用いて半導体装置７０が製造される。先ず、リ
ードフレーム５９の上部に、図４６に示されるように下
部樹脂部５３を配設する。次に、図４７に示されるよう
に下部樹脂部５３の金属膜５５と対向する部分を取り除
き、下部樹脂部５３に穴部７３を形成する。この穴部７
３を形成することにより、金属膜５５は露出した状態と
なる。Further, the metal film 5 is formed in the recess 58 as described above.
After the formation of the resist pattern 5, a resist removing step of removing the resist pattern 24a is performed, and the lead frame 59 shown in FIG. 45 is formed. After the lead frame 59 is formed as described above, the semiconductor device 70 is manufactured using the lead frame 59. First, as shown in FIG. 46, a lower resin portion 53 is provided above the lead frame 59. Next, as shown in FIG. 47, a portion of the lower resin portion 53 facing the metal film 55 is removed, and a hole 73 is formed in the lower resin portion 53. This hole 7
By forming 3, the metal film 55 is exposed.

【０１１４】穴部７３が形成されると、続いて下部樹脂
部５３の上部全面に所定の膜厚で接続電極７２となる導
電性金属膜６０を形成する。この導電性金属膜６０は、
無電解メッキ法，蒸着法，或いはスパッタリング法を用
いて形成される。また、導電性金属膜６０を形成する
際、導電性金属膜６０は凹部５８の内部にも充填されて
金属突起７１を形成するため、よって図４８に示される
ように金属突起７１と金属膜５５とは直接的に電気的に
接続された構成となる。After the formation of the hole 73, a conductive metal film 60 serving as the connection electrode 72 is formed in a predetermined thickness on the entire upper surface of the lower resin portion 53. This conductive metal film 60
It is formed using an electroless plating method, a vapor deposition method, or a sputtering method. When forming the conductive metal film 60, the conductive metal film 60 is also filled in the recess 58 to form the metal projection 71. Therefore, the metal projection 71 and the metal film 55 are formed as shown in FIG. Is directly electrically connected.

【０１１５】この際、本実施例では前記した実施例で形
成されたスルーホール５７に対して穴部７３の面積が広
いため、金属突起７１と金属膜５５との接触面積は広く
なる。このため、金属突起７１と金属膜５５とを低イン
ピーダンスで電気的に接続することができる。At this time, in this embodiment, since the area of the hole 73 is larger than that of the through hole 57 formed in the above embodiment, the contact area between the metal projection 71 and the metal film 55 is larger. Therefore, the metal protrusion 71 and the metal film 55 can be electrically connected with low impedance.

【０１１６】上記のように導電性金属膜６０が形成され
ると、この導電性金属膜６０の上部にエッチングレジス
トを塗布すると共に露光・現像処理を行い、図４９に示
されるように、接続電極部７２の形成位置にレジストパ
ターン６１を形成する。そして、レジストパターン６１
をマスクとして導電性金属膜６０に対するエッチング処
理が実施され、接続電極部７２の形成位置以外の導電性
金属膜６０が除去される。When the conductive metal film 60 is formed as described above, an etching resist is applied to the upper portion of the conductive metal film 60, and exposure and development are performed, and as shown in FIG. The resist pattern 61 is formed at the position where the part 72 is formed. Then, the resist pattern 61
The conductive metal film 60 is etched using the mask as a mask, and the conductive metal film 60 other than the position where the connection electrode portion 72 is formed is removed.

【０１１７】これにより、図５０に示されるように、金
属突起７１が金属膜５５に接続されると共に、ワイヤ１
８が接続されるボンディング部７４が下部樹脂部５３の
上部に延在した構成の接続電極７２が形成される。尚、
接続電極部７２が形成された後に実施される製造方法
は、前記した図１５乃至図２３を用いて説明した製造方
法と略同様であるためその説明は省略する。Thus, as shown in FIG. 50, the metal projection 71 is connected to the metal film 55 and the wire 1
A connection electrode 72 having a configuration in which a bonding portion 74 to which the wiring 8 is connected extends above the lower resin portion 53 is formed. still,
The manufacturing method performed after the formation of the connection electrode portion 72 is substantially the same as the manufacturing method described with reference to FIGS.

【０１１８】[0118]

【０１１９】[0119]

【０１２０】[0120]

【０１２１】[0121]

【０１２２】[0122]

【発明の効果】上述の如く本発明によれば、下記の種々
の効果を実現することができる。請求項１記載の発明に
よれば、インナーリードやアウターリードが不要とな
り、樹脂突起に形成された金属膜を外部端子として実装
することができるため、実装面積を小さくできる。ま
た、半導体装置内にリードフレームが配設されないた
め、コストの低減を図ることができる。更に、樹脂突起
及び金属膜は、ＢＧＡタイプの半導体装置の半田バンプ
と同等の機能を奏するため、実装性を向上することがで
きる。According to the present invention as described above, the following various effects can be realized. According to the first aspect of the present invention, the inner lead and the outer lead become unnecessary, and the metal film formed on the resin protrusion can be mounted as an external terminal, so that the mounting area can be reduced. Further, since no lead frame is provided in the semiconductor device, cost can be reduced. Furthermore, since the resin protrusion and the metal film have the same function as the solder bump of the BGA type semiconductor device, the mountability can be improved.

【０１２３】また、請求項２乃至５記載の発明によれ
ば、金属膜を単層とした場合には、接続手段（例えば、
ワイヤボンディング）の接合性及び半田付け性が共に良
好な金属を金属膜として用い、また複数層を積層した金
属膜の場合には、最内層を接続手段の接合性が良好な金
属とし、かつ最外層を半田付け性が共に良好な金属とし
たことにより、半導体素子と金属膜との電気的接続及び
金属基板と実装基板との電気的接続を共に良好とするこ
とができる。According to the second to fifth aspects of the present invention, when the metal film is a single layer, the connecting means (for example,
A metal having good bonding and soldering properties in both wire bonding is used as the metal film. In the case of a metal film in which a plurality of layers are laminated, the innermost layer is made of a metal having good bonding in the connection means, and Since the outer layer is made of a metal having good solderability, both the electrical connection between the semiconductor element and the metal film and the electrical connection between the metal substrate and the mounting substrate can be improved.

【０１２４】また、請求項６記載の発明によれば、凹部
と金属膜が形成されただけの簡単な構成のリードフレー
ムにより、請求項１乃至５のいずれかに記載の半導体装
置を製造することができる。また、請求項７記載の発明
によれば、レジスト塗布，レジストパターン形成，エッ
チング，金属膜形成，及びレジスト除去等の簡単な工程
によりリードフレームを形成することができる。According to the sixth aspect of the present invention, the semiconductor device according to any one of the first to fifth aspects is manufactured using a lead frame having a simple structure in which only the concave portion and the metal film are formed. Can be. Further, according to the present invention, the lead frame can be formed by simple steps such as resist coating, resist pattern formation, etching, metal film formation, and resist removal.

【０１２５】また、請求項８記載の発明によれば、レジ
ストパターン形成工程において給電部に対応する位置の
エッチングレジストも除去されるため、給電部の形成を
容易に行うことができる。また、請求項９記載の発明に
よれば、リードの切断処理、及びリードを所定形状（例
えばガルウィング形状）に成形する工程が不要となり、
半導体装置の製造工程を簡単化することができる。According to the invention, since the etching resist at the position corresponding to the power supply portion is also removed in the resist pattern forming step, the power supply portion can be easily formed. According to the ninth aspect of the present invention, the lead cutting process and the step of forming the lead into a predetermined shape (for example, a gull wing shape) become unnecessary.
The manufacturing process of the semiconductor device can be simplified.

【０１２６】また、請求項１０記載の発明によれば、ワ
イヤループの低背化を図ることができ、これに伴い半導
体装置の低背化を図ることができる。また、配設ピッチ
の広い金属膜にファーストボンディングを行い、配設ピ
ッチの狭い電極パッドにセカンドボンディングを行う構
成とすることにより、高密度にワイヤの配設を行うこと
が可能となる。According to the tenth aspect of the present invention, the height of the wire loop can be reduced, and accordingly, the height of the semiconductor device can be reduced. In addition, by performing the first bonding on the metal film having a large arrangement pitch and performing the second bonding on the electrode pad having a small arrangement pitch, it is possible to arrange the wires at high density.

【０１２７】また、請求項１１記載の発明によれば、分
離工程において樹脂パッケージをリードフレームから引
き剥がすことにより分離することにより、容易に樹脂パ
ッケージをリードフレームから分離することができる。
また、請求項１２記載の発明によれば、分離工程におい
てリードフレームを金属膜を残して溶解して樹脂パッケ
ージを分離することにより、樹脂パッケージのリードフ
レームからの分離を確実かつ容易に行うことができる。According to the eleventh aspect of the present invention, the resin package can be easily separated from the lead frame by separating the resin package from the lead frame by separating the resin package from the lead frame in the separating step.
According to the twelfth aspect of the present invention, in the separating step, the lead frame is dissolved while leaving the metal film to separate the resin package, whereby the resin package can be reliably and easily separated from the lead frame. it can.

【０１２８】また、請求項１３及び請求項１４記載の発
明によれば、樹脂パッケージをリードフレーム上に複数
個形成しても、各樹脂パッケージはテープ部材或いは連
結樹脂部により連結されているため、リードフレームか
ら分離させても個々バラバラになることはなく、分離工
程後における樹脂パッケージ（半導体装置）の取扱いを
容易とすることができる。Further, according to the present invention, even if a plurality of resin packages are formed on the lead frame, the resin packages are connected by the tape member or the connecting resin portion. Even if the resin package is separated from the lead frame, the resin package (semiconductor device) can be easily handled after the separation step.

【０１２９】また、請求項１５記載の発明によれば、樹
脂パッケージを構成する各層の樹脂の種類を異ならせる
ことができるため、半導体装置の特性向上を図ることが
できる。また、請求項１６記載の発明によれば、樹脂突
起及び金属膜はＢＧＡタイプの半導体装置の半田バンプ
と同等の機能を奏するため、実装性を向上することがで
きる。According to the fifteenth aspect of the present invention, the type of the resin of each layer constituting the resin package can be made different, so that the characteristics of the semiconductor device can be improved. According to the sixteenth aspect, the resin protrusion and the metal film have the same function as the solder bump of the BGA type semiconductor device, so that the mountability can be improved.

【０１３０】また、請求項１７記載の発明によれば、下
部樹脂部を形成するための金型（リードフレーム）は不
要となりコスト低減を図ることができる。また、請求項
１８及び請求項１９記載の発明によれば、金属膜と半導
体素子とを接続手段及び接続電極を介して電気的に接続
することができる。[0130] Further, according to the invention of claim 17, under
A mold (lead frame) for forming the resin portion is not required, and the cost can be reduced. Further, according to the inventions of claims 18 and 19, the metal film and the semiconductor element can be electrically connected via the connection means and the connection electrode.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の第１実施例である半導体装置の断面図
である。FIG. 1 is a sectional view of a semiconductor device according to a first embodiment of the present invention.

【図２】本発明の第１実施例である半導体装置の底面図
である。FIG. 2 is a bottom view of the semiconductor device according to the first embodiment of the present invention.

【図３】本発明の第１実施例である半導体装置の透視図
である。FIG. 3 is a perspective view of the semiconductor device according to the first embodiment of the present invention.

【図４】金属膜（１層）を拡大して示す図である。FIG. 4 is an enlarged view showing a metal film (one layer).

【図５】金属膜（２層）を拡大して示す図である。FIG. 5 is an enlarged view showing a metal film (two layers).

【図６】金属膜（３層）を拡大して示す図である。FIG. 6 is an enlarged view showing a metal film (three layers).

【図７】金属膜（４層）を拡大して示す図である。FIG. 7 is an enlarged view showing a metal film (four layers).

【図８】リードフレームの形成方法の一実施例を説明す
るための図である（レジスト塗布工程）。FIG. 8 is a view for explaining one embodiment of a method for forming a lead frame (resist coating step).

【図９】リードフレームの形成方法の一実施例を説明す
るための図である（レジストパターン形成工程）。FIG. 9 is a view for explaining one embodiment of a method for forming a lead frame (resist pattern forming step).

【図１０】リードフレームの形成方法の一実施例を説明
するための図である（エッチング工程）。FIG. 10 is a diagram for explaining one embodiment of a method for forming a lead frame (etching step).

【図１１】リードフレームに形成される給電部を説明す
るための図である。FIG. 11 is a diagram illustrating a power supply unit formed on a lead frame.

【図１２】給電部の他の構成を説明するための図であ
る。FIG. 12 is a diagram illustrating another configuration of the power supply unit.

【図１３】リードフレームの形成方法の一実施例を説明
するための図である（金属膜形成工程）。FIG. 13 is a view for explaining one embodiment of a method for forming a lead frame (metal film forming step).

【図１４】完成したリードフレームを示す断面図であ
る。FIG. 14 is a sectional view showing a completed lead frame.

【図１５】半導体装置の製造方法の一実施例を説明する
ための図である（素子搭載工程）。FIG. 15 is a diagram for explaining one embodiment of a method for manufacturing a semiconductor device (element mounting step).

【図１６】半導体装置の製造方法の一実施例を説明する
ための図である（接続工程）。FIG. 16 is a diagram for explaining one embodiment of a method for manufacturing a semiconductor device (connection step).

【図１７】半導体装置の製造方法における接続工程の変
形例を説明するための図である。FIG. 17 is a view for explaining a modification of the connection step in the method for manufacturing a semiconductor device.

【図１８】半導体装置の製造方法の一実施例を説明する
ための図である（封止工程）。FIG. 18 is a view for explaining one embodiment of a method for manufacturing a semiconductor device (sealing step).

【図１９】封止工程が終了したリードフレームを示す断
面図である。FIG. 19 is a cross-sectional view showing the lead frame after the sealing step has been completed.

【図２０】封止工程が終了したリードフレームを示す平
面図及び側面図である。20A and 20B are a plan view and a side view showing the lead frame after the sealing step has been completed.

【図２１】半導体装置の製造方法の一実施例を説明する
ための図である（テープ配設工程）。FIG. 21 is a view for explaining one embodiment of a method for manufacturing a semiconductor device (tape disposing step).

【図２２】半導体装置の製造方法の一実施例を説明する
ための図である（分離工程）。FIG. 22 is a diagram for explaining one embodiment of a method for manufacturing a semiconductor device (separation step).

【図２３】封止工程が終了した半導体装置を示す平面図
及び側面図である。23A and 23B are a plan view and a side view showing the semiconductor device after the sealing step has been completed.

【図２４】半導体装置の製造方法における封止工程の第
１変形例を説明するための図である。FIG. 24 is a view illustrating a first modification of the sealing step in the method for manufacturing a semiconductor device.

【図２５】図２４に示したリードフレームにテープ配設
工程を実施した状態を示す図である。FIG. 25 is a view showing a state where a tape arranging step is performed on the lead frame shown in FIG. 24;

【図２６】半導体装置の製造方法における封止工程の第
２変形例を説明するための図である。FIG. 26 is a view illustrating a second modification of the sealing step in the method for manufacturing a semiconductor device.

【図２７】第２変形例に係る封止工程を終了した状態の
リードフレームを示す平面図及び側面図である。FIGS. 27A and 27B are a plan view and a side view showing a lead frame in a state where a sealing step according to a second modification is completed.

【図２８】半導体装置の製造方法における分離工程の変
形例を説明するための図である。FIG. 28 is a view illustrating a modification of the separation step in the method for manufacturing a semiconductor device.

【図２９】本発明の第２実施例である半導体装置の断面
図である。FIG. 29 is a sectional view of a semiconductor device according to a second embodiment of the present invention.

【図３０】本発明の第２実施例である半導体装置の金属
膜の形成方法を説明するための図である（基板形成）。FIG. 30 is a view illustrating a method of forming a metal film of a semiconductor device according to a second embodiment of the present invention (substrate formation).

【図３１】本発明の第２実施例である半導体装置の金属
膜の形成方法を説明するための図である（レジスト形
成）。FIG. 31 is a view for explaining a method of forming a metal film of a semiconductor device according to a second embodiment of the present invention (resist formation).

【図３２】本発明の第２実施例である半導体装置の金属
膜の形成方法を説明するための図である（ハーフエッチ
ング）。FIG. 32 is a view for explaining the method of forming the metal film of the semiconductor device according to the second embodiment of the present invention (half etching).

【図３３】本発明の第２実施例である半導体装置の金属
膜の形成方法を説明するための図である（メッキ処
理）。FIG. 33 is a view illustrating a method of forming a metal film of a semiconductor device according to a second embodiment of the present invention (plating process).

【図３４】本発明の第２実施例である半導体装置の金属
膜の形成方法を説明するための図である（レジスト剥
離）。FIG. 34 is a view illustrating a method of forming a metal film of a semiconductor device according to a second embodiment of the present invention (resist removal).

【図３５】本発明の第２実施例である半導体装置の金属
膜の形成方法を説明するための図である（感光性樹脂塗
布）。FIG. 35 is a view illustrating a method of forming a metal film of a semiconductor device according to a second embodiment of the present invention (photosensitive resin application).

【図３６】本発明の第２実施例である半導体装置の金属
膜の形成方法を説明するための図である（スルーホール
形成）。FIG. 36 is a view for explaining the method of forming the metal film of the semiconductor device according to the second embodiment of the present invention (through hole formation).

【図３７】本発明の第２実施例である半導体装置の金属
膜の形成方法を説明するための図である（メッキ処
理）。FIG. 37 is a view illustrating a method of forming a metal film of a semiconductor device according to a second embodiment of the present invention (plating process).

【図３８】本発明の第２実施例である半導体装置の金属
膜の形成方法を説明するための図である（レジスト形
成）。FIG. 38 is a view illustrating a method of forming a metal film of a semiconductor device according to a second embodiment of the present invention (resist formation).

【図３９】本発明の第２実施例である半導体装置の金属
膜の形成方法を説明するための図である（エッチング及
びレジスト剥離）。FIG. 39 is a view for explaining the method of forming the metal film of the semiconductor device according to the second embodiment of the present invention (etching and resist peeling).

【図４０】本発明の第３実施例である半導体装置の断面
図である。FIG. 40 is a sectional view of a semiconductor device according to a third embodiment of the present invention.

【図４１】本発明の第３実施例である半導体装置の金属
膜の形成方法を説明するための図である（基板形成）。FIG. 41 is a view illustrating a method of forming a metal film of a semiconductor device according to a third embodiment of the present invention (substrate formation).

【図４２】本発明の第３実施例である半導体装置の金属
膜の形成方法を説明するための図である（レジスト形
成）。FIG. 42 is a view illustrating a method of forming a metal film of a semiconductor device according to a third embodiment of the present invention (resist formation).

【図４３】本発明の第３実施例である半導体装置の金属
膜の形成方法を説明するための図である（ハーフエッチ
ング）。FIG. 43 is a view for explaining a method for forming a metal film of a semiconductor device according to a third embodiment of the present invention (half etching).

【図４４】本発明の第３実施例である半導体装置の金属
膜の形成方法を説明するための図である（メッキ処
理）。FIG. 44 is a view illustrating a method of forming a metal film of a semiconductor device according to a third embodiment of the present invention (plating process);

【図４５】本発明の第３実施例である半導体装置の金属
膜の形成方法を説明するための図である（レジスト剥
離）。FIG. 45 is a view illustrating a method of forming a metal film of a semiconductor device according to a third embodiment of the present invention (resist stripping).

【図４６】本発明の第３実施例である半導体装置の金属
膜の形成方法を説明するための図である（感光性樹脂塗
布）。FIG. 46 is a view illustrating a method of forming a metal film of a semiconductor device according to a third embodiment of the present invention (photosensitive resin application).

【図４７】本発明の第３実施例である半導体装置の金属
膜の形成方法を説明するための図である（窓あけ処
理）。FIG. 47 is a view for explaining the method of forming the metal film of the semiconductor device according to the third embodiment of the present invention (window opening processing).

【図４８】本発明の第３実施例である半導体装置の金属
膜の形成方法を説明するための図である（メッキ処
理）。FIG. 48 is a view illustrating a method of forming a metal film of a semiconductor device according to a third embodiment of the present invention (plating process).

【図４９】本発明の第３実施例である半導体装置の金属
膜の形成方法を説明するための図である（レジスト形
成）。FIG. 49 is a view illustrating a method of forming a metal film of a semiconductor device according to a third embodiment of the present invention (resist formation).

【図５０】本発明の第３実施例である半導体装置の金属
膜の形成方法を説明するための図である（エッチング及
びレジスト剥離）。FIG. 50 is a view for explaining the method of forming the metal film of the semiconductor device according to the third embodiment of the present invention (etching and resist peeling).

【図５１】従来の半導体装置の一例を説明するための図
である。 FIG. 51 illustrates an example of a conventional semiconductor device.
It is.

【図５２】従来の半導体装置の一例を説明するための図
である。 FIG. 52 illustrates an example of a conventional semiconductor device.
It is.

フロントページの続き (72)発明者 埜本 隆司 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 迫田 英治 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 小野寺 正徳 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 平３−240260（ＪＰ，Ａ) 特開 平３−94459（ＪＰ，Ａ) 特開 平１−137654（ＪＰ，Ａ) 特開 平６−97349（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/50 H01L 23/12 Continuing from the front page (72) Inventor Takashi Nomoto 1015 Uedanaka, Nakahara-ku, Kawasaki-shi, Kanagawa Prefecture Inside Fujitsu Limited (72) Inventor Eiji Sakota 1015 Kamikodanaka, Nakahara-ku, Kawasaki-shi, Kanagawa Fujitsu Limited (72) Inventor Masanori Onodera 1015 Kamiodanaka, Nakahara-ku, Kawasaki City, Kanagawa Prefecture Inside Fujitsu Limited (56) References JP-A-3-240260 (JP, A) JP-A-3-94459 (JP, A) JP-A-1- 137654 (JP, A) JP-A-6-97349 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 23/50 H01L 23/12

Claims (19)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 半導体素子と、 該半導体素子を封止する樹脂パッケージと、 該樹脂パッケージの実装面に該樹脂パッケージと一体に
突出形成された樹脂突起と、 該樹脂突起に配設された金属膜と、 前記半導体素子上の電極パッドと前記金属膜とを電気的
に接続する接続手段とを具備することを特徴とする半導
体装置。A semiconductor package; a resin package for encapsulating the semiconductor package ; a resin protrusion integrally formed on the mounting surface of the resin package with the resin package ; A semiconductor device comprising: a metal film provided; and connection means for electrically connecting an electrode pad on the semiconductor element to the metal film. 【請求項２】 請求項１記載の半導体装置において、 前記金属膜を銀（Ａｇ）及びパラジウム（Ｐｄ）のうち
一つにより形成したことを特徴とする半導体装置。2. The semiconductor device according to claim 1, wherein said metal film is formed of one of silver (Ag) and palladium (Pd). 【請求項３】 請求項１記載の半導体装置において、 前記金属膜を外層よりパラジウム（Ｐｄ）層及び金（Ａ
ｕ）層の二層により形成したことを特徴とする半導体装
置。3. The semiconductor device according to claim 1, wherein the metal film is formed of a palladium (Pd) layer and a gold (A)
u) A semiconductor device formed of two layers. 【請求項４】 請求項１記載の半導体装置において、 前記金属膜を、外層より金（Ａｕ）層，ニッケル（Ｎ
ｉ）層，金（Ａｕ）層の三層膜、外層よりパラジウム
（Ｐｄ）層，ニッケル（Ｎｉ）層，パラジウム（Ｐｄ）
層の三層膜、外層より金（Ａｕ）層，パラジウム（Ｐ
ｄ）層，金（Ａｕ）層の三層膜、外層より半田層，ニッ
ケル（Ｎｉ）層，金（Ａｕ）層の三層膜、及び外層より
半田層，ニッケル（Ｎｉ）層，パラジウム（Ｐｄ）層の
三層膜のうち一つの三層膜により形成したことを特徴と
する半導体装置。4. The semiconductor device according to claim 1, wherein the metal film is made of a gold (Au) layer, a nickel (N)
i) layer, three layers of gold (Au) layers, palladium (Pd) layer, nickel (Ni) layer, palladium (Pd)
Layer, a gold (Au) layer from the outer layer, and palladium (P
d) layer, a gold (Au) layer, a solder layer, a nickel (Ni) layer, a gold (Au) layer, and a solder layer, a nickel (Ni) layer, palladium (Pd). (3) A semiconductor device formed of one of the three-layer films. 【請求項５】 請求項１記載の半導体装置において、 前記金属膜を外層より半田層，ニッケル（Ｎｉ）層，パ
ラジウム（Ｐｄ）層，金（Ａｕ）層の四層膜、及び外層
よりパラジウム（Ｐｄ）層，ニッケル（Ｎｉ）層，パラ
ジウム（Ｐｄ）層，金（Ａｕ）層の四層膜のうち一つの
四層膜により形成したことを特徴とする半導体装置。5. The semiconductor device according to claim 1, wherein the metal film is formed of a four-layer film of a solder layer, a nickel (Ni) layer, a palladium (Pd) layer, a gold (Au) layer, and a palladium ( A semiconductor device comprising a four-layer film of a Pd) layer, a nickel (Ni) layer, a palladium (Pd) layer, and a gold (Au) layer. 【請求項６】 請求項１乃至５のいずれかに記載の半導
体装置を製造する際に用いるリードフレームであって、 前記樹脂突起と対応する位置に形成された凹部と、 該凹部に形成された請求項１乃至５のいずれかに記載の
金属膜とを具備することを特徴とするリードフレーム。6. A lead frame used when manufacturing the semiconductor device according to claim 1, wherein a concave portion is formed at a position corresponding to the resin protrusion, and a concave portion is formed in the concave portion. A lead frame comprising the metal film according to claim 1. 【請求項７】 請求項６記載のリードフレームの製造方
法であって、 基材両面にエッチングレジストを塗布するレジスト塗布
工程と、 前記エッチングレジストの凹部形成位置に対応する部位
を除去して所定のレジストパターンを形成するレジスト
パターン形成工程と、 前記基板の前記凹部形成位置に凹部を形成するエッチン
グ工程と、 該エッチング工程で形成された凹部内に、請求項１乃至
５のいずれかに記載の金属膜を形成する金属膜形成工程
と、 前記エッチングレジストを除去するレジスト除去工程と
を具備することを特徴とするリードフレームの製造方
法。7. The method for manufacturing a lead frame according to claim 6, wherein a resist coating step of coating an etching resist on both surfaces of the base material, and removing a portion of the etching resist corresponding to a concave portion forming position by removing a predetermined portion. The metal according to any one of claims 1 to 5, wherein a resist pattern forming step of forming a resist pattern, an etching step of forming a recess at the recess forming position of the substrate, and a recess formed by the etching step. A method for manufacturing a lead frame, comprising: a metal film forming step of forming a film; and a resist removing step of removing the etching resist. 【請求項８】 請求項７記載のリードフレームの製造方
法において、 前記金属膜形成工程ではメッキ法を用いて前記金属膜を
形成すると共に、 前記レジストパターン形成工程では前記メッキ処理に用
いる電極が接続される給電部に対応する位置の前記エッ
チングレジストも除去することを特徴とするリードフレ
ームの製造方法。8. The method of manufacturing a lead frame according to claim 7, wherein the metal film is formed using a plating method in the metal film forming step, and the electrodes used in the plating process are connected in the resist pattern forming step. And removing the etching resist at a position corresponding to the supplied power supply section. 【請求項９】 請求項６記載のリードフレームを用いた
半導体装置の製造方法において、 前記リードフレームに半導体素子を搭載する素子搭載工
程と、 前記半導体素子に形成された電極パッドと、前記リード
フレームに形成されている前記金属膜とを電気的に接続
する接続工程と、 前記リードフレーム上に、前記半導体素子を封止するよ
う樹脂を形成し樹脂パッケージを形成する封止工程と、 前記リードフレームから前記樹脂パッケージを前記金属
膜と共に分離する分離工程とを具備することを特徴とす
る半導体装置の製造方法。9. The method for manufacturing a semiconductor device using a lead frame according to claim 6, wherein an element mounting step of mounting a semiconductor element on the lead frame; an electrode pad formed on the semiconductor element; and the lead frame. A connection step of electrically connecting the metal film formed on the lead frame; a sealing step of forming a resin on the lead frame so as to seal the semiconductor element to form a resin package; And a separating step of separating the resin package together with the metal film. 【請求項１０】 請求項９記載の半導体装置の製造方法
において、 前記接続工程では前記電極パッドと前記金属膜とを電気
的に接続する方法としてワイヤボンディング法を用いる
と共に、 先ず前記金属膜にワイヤの一端を接続し、続いて前記金
属膜から前記電極パッドにワイヤを引き出した上でワイ
ヤの他端部を前記電極パッドに接続することを特徴とす
る半導体装置の製造方法。10. The method for manufacturing a semiconductor device according to claim 9, wherein in the connecting step, a wire bonding method is used as a method of electrically connecting the electrode pad and the metal film, and a wire is firstly connected to the metal film. And connecting the other end of the wire to the electrode pad after drawing a wire from the metal film to the electrode pad. 【請求項１１】 請求項９または１０記載の半導体装置
の製造方法において、 前記分離工程では前記樹脂パッケージを前記リードフレ
ームから引き剥がすことにより分離することを特徴とす
る半導体装置の製造方法。11. The method for manufacturing a semiconductor device according to claim 9, wherein in the separating step, the resin package is separated by peeling off the resin package from the lead frame. 【請求項１２】 請求項９または１０記載の半導体装置
の製造方法において、 前記分離工程では前記リードフレームを前記金属膜を残
して溶解して前記樹脂パッケージを分離することを特徴
とする半導体装置の製造方法。12. The method of manufacturing a semiconductor device according to claim 9, wherein in the separating step, the resin package is separated by melting the lead frame while leaving the metal film. Production method. 【請求項１３】 請求項９乃至１２のいずれかに記載の
半導体装置の製造方法において、 前記封止工程では、前記樹脂パッケージを前記リードフ
レーム上に複数個夫々独立した構成で一括的に形成する
と共に、 前記樹脂パッケージの形成前、または形成後に前記複数
個の樹脂パッケージを連結するテープ部材を配設するテ
ープ配設工程を有することを特徴とする半導体装置の製
造方法。13. The method of manufacturing a semiconductor device according to claim 9, wherein in the sealing step, a plurality of the resin packages are collectively formed on the lead frame in an independent configuration. And a tape arranging step of arranging a tape member connecting the plurality of resin packages before or after the formation of the resin package. 【請求項１４】 請求項９乃至１２のいずれかに記載の
半導体装置の製造方法において、 前記封止工程では、前記樹脂パッケージを前記リードフ
レーム上に複数個夫々連結樹脂部で接続された構成で一
括的に形成すると共に、 前記分離工程を実施した後に前記連結樹脂部を除去する
連結樹脂除去工程を有することを特徴とする半導体装置
の製造方法。14. The method of manufacturing a semiconductor device according to claim 9, wherein in the sealing step, a plurality of the resin packages are connected to the lead frame by connecting resin portions. A method for manufacturing a semiconductor device, comprising: a step of removing the connection resin portion after forming the package and performing the separation step. 【請求項１５】 半導体素子と、 該半導体素子を封止する上部樹脂部と、 第１の面に該半導体素子が搭載されるとともに該上部樹
脂部と接続され、該第１の面と対向する第２の面を有す
る下部樹脂部と、 一端が該下部樹脂部の第２の面側から突出して突起電極
を構成するとともに、 他端が該下部樹脂部の第１の面上
に配設されて接続電極を構成する金属電極と、 該突起電極の表面に形成された金属膜と、 該半導体素子上の電極パッドと該接続電極とを電気的に
接続する接続手段とを具備することを 特徴とする半導体
装置。15. A semiconductor device, an upper resin portion for encapsulating the semiconductor device, and a semiconductor device mounted on a first surface,
A second surface connected to the oil portion and facing the first surface
A lower resin portion having one end protruding from the second surface side of the lower resin portion,
And the other end is on the first surface of the lower resin portion.
And a metal film formed on the surface of the projecting electrode, and electrically connecting the electrode pad on the semiconductor element and the connection electrode.
A semiconductor device comprising: connecting means for connecting . 【請求項１６】 請求項１５記載の半導体装置におい
て、前記接続電極を、前記下部樹脂部の第１の面上に延在す
るよう形成したことを 特徴とする半導体装置。16. The semiconductor device according to claim 15, wherein said connection electrode extends on a first surface of said lower resin portion.
A semiconductor device characterized in that it is formed as follows . 【請求項１７】 請求項１５記載の半導体装置におい
て、 前記下部樹脂部を絶縁性樹脂テープにより形成したこと
を特徴とする半導体装置。17. The semiconductor device according to claim 15, wherein said lower resin portion is formed of an insulating resin tape. 【請求項１８】 半導体素子と、 該半導体素子を封止する上部樹脂部と、 第１の面に該半導体素子が搭載されるとともに該上部樹
脂部と接続され、該第１の面と対向する第２の面を有す
る下部樹脂部と、 該下部樹脂部の第２の面に該下部樹脂部と一体に突出形
成された樹脂突起と、 該樹脂突起の表面に形成された金属膜と、 一端が該金属膜と接続され、他端が該下部樹脂部の第１
の面上に配設された金属電極と、 前記半導体素子上の電極パッドと前記金属電極の他端と
を電気的に接続する接続手段とを具備することを特徴と
する半導体装置。18. A semiconductor device, an upper resin portion for encapsulating the semiconductor device, and a semiconductor device mounted on a first surface,
A second surface connected to the oil portion and facing the first surface
A lower resin portion, and a projecting shape integrally formed with the lower resin portion on a second surface of the lower resin portion.
The formed resin protrusion, a metal film formed on the surface of the resin protrusion, one end is connected to the metal film, and the other end is the first resin portion of the lower resin portion.
A metal electrode provided on the surface of the semiconductor element, and connection means for electrically connecting an electrode pad on the semiconductor element to the other end of the metal electrode . 【請求項１９】 請求項１８記載の半導体装置におい
て、前記金属電極を 、 前記樹脂突起の高さ方向に延在するよう形成され、一端
が前記金属膜に接続される第１の接続部と、該第１の接続部の他端に接続されるとともに前記下部樹
脂部の第１の面上に延在するよう 形成された第２の接続
部とにより構成したことを特徴とする半導体装置。19. The semiconductor device according to claim 18, wherein the metal electrode is formed so as to extend in a height direction of the resin projection, and one end of the first electrode is connected to the metal film. A connection part , connected to the other end of the first connection part, and
A second connection portion formed to extend on the first surface of the resin portion .
JP7322803A 1995-11-08 1995-12-12 Semiconductor device and its manufacturing method, lead frame and its manufacturing method Expired - Lifetime JP3007833B2 (en)

Priority Applications (18)

Application Number Priority Date Filing Date Title
JP7322803A JP3007833B2 (en) 1995-12-12 1995-12-12 Semiconductor device and its manufacturing method, lead frame and its manufacturing method
TW085107011A TW302529B (en) 1995-12-12 1996-06-11 The semiconductor device & its manufacturing method
US08/744,048 US6072239A (en) 1995-11-08 1996-11-06 Device having resin package with projections
TW085113625A TW348306B (en) 1995-11-08 1996-11-07 Device having resin package and method of producing the same
EP20020016357 EP1291911A1 (en) 1995-11-08 1996-11-07 Method having resin package and method of producing the same
EP20020016356 EP1284502A1 (en) 1995-11-08 1996-11-07 Device having resin package and method of producing the same
EP19960308093 EP0773584B1 (en) 1995-11-08 1996-11-07 Device having resin package and method of producing the same
EP20020016355 EP1261026A1 (en) 1995-11-08 1996-11-07 Device having resin package and method of producing the same
EP20020016354 EP1284501A1 (en) 1995-11-08 1996-11-07 Device having resin package and method of producing the same
KR1019960052529A KR100212403B1 (en) 1995-11-08 1996-11-07 Device having resin package and method of producing the same
CNB96114520XA CN1215537C (en) 1995-11-08 1996-11-08 Elements with resin shell capsulation and making method
CNB2004100476353A CN1307698C (en) 1995-11-08 1996-11-08 Device having resin package and method of producing the same
US09/192,445 US6159770A (en) 1995-11-08 1998-11-16 Method and apparatus for fabricating semiconductor device
US09/192,201 US6376921B1 (en) 1995-11-08 1998-11-16 Semiconductor device, method for fabricating the semiconductor device, lead frame and method for producing the lead frame
US09/200,846 US6329711B1 (en) 1995-11-08 1998-11-30 Semiconductor device and mounting structure
US09/442,038 US6856017B2 (en) 1995-11-08 1999-11-17 Device having resin package and method of producing the same
US09/809,105 US6573121B2 (en) 1995-11-08 2001-03-16 Semiconductor device, method for fabricating the semiconductor device, lead frame and method for producing the lead frame
US10/856,777 US7144754B2 (en) 1995-11-08 2004-06-01 Device having resin package and method of producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7322803A JP3007833B2 (en) 1995-12-12 1995-12-12 Semiconductor device and its manufacturing method, lead frame and its manufacturing method

Publications (2)

Publication Number Publication Date
JPH09162348A JPH09162348A (en) 1997-06-20
JP3007833B2 true JP3007833B2 (en) 2000-02-07

Family

ID=18147808

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7322803A Expired - Lifetime JP3007833B2 (en) 1995-11-08 1995-12-12 Semiconductor device and its manufacturing method, lead frame and its manufacturing method

Country Status (2)

Country Link
JP (1) JP3007833B2 (en)
TW (1) TW302529B (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10116935A (en) * 1996-10-08 1998-05-06 Fujitsu Ltd Semiconductor device and its manufacturing method
JP2011060801A (en) * 2009-09-07 2011-03-24 Nichia Corp Light-emitting device and method of manufacturing the same

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6329711B1 (en) 1995-11-08 2001-12-11 Fujitsu Limited Semiconductor device and mounting structure
JP3455685B2 (en) 1998-11-05 2003-10-14 新光電気工業株式会社 Method for manufacturing semiconductor device
JP2000195984A (en) 1998-12-24 2000-07-14 Shinko Electric Ind Co Ltd Semiconductor device, its manufacture carrier substrate therefor and its manufacture
JP4362163B2 (en) 1999-04-06 2009-11-11 富士通マイクロエレクトロニクス株式会社 Manufacturing method of semiconductor device
JP3314757B2 (en) 1999-05-07 2002-08-12 日本電気株式会社 Method of manufacturing semiconductor circuit device
JP3691993B2 (en) * 1999-10-01 2005-09-07 新光電気工業株式会社 Semiconductor device and manufacturing method thereof, carrier substrate and manufacturing method thereof
JP3420153B2 (en) 2000-01-24 2003-06-23 Ｎｅｃエレクトロニクス株式会社 Semiconductor device and manufacturing method thereof
JP4331910B2 (en) 2000-03-09 2009-09-16 富士通マイクロエレクトロニクス株式会社 Semiconductor device, manufacturing method thereof, lead frame, manufacturing method thereof, and manufacturing method of semiconductor device using lead frame
JP3744771B2 (en) * 2000-05-10 2006-02-15 三洋電機株式会社 Manufacturing method of semiconductor device
JP2002270715A (en) * 2001-03-09 2002-09-20 Sumitomo Bakelite Co Ltd Manufacturing method of semiconductor device, and semiconductor device therefor
JP4014912B2 (en) 2001-09-28 2007-11-28 株式会社ルネサステクノロジ Semiconductor device
JP3907461B2 (en) 2001-12-03 2007-04-18 シャープ株式会社 Manufacturing method of semiconductor module
JP2004103860A (en) * 2002-09-10 2004-04-02 Fujitsu Ltd Semiconductor device, camera module and its manufacturing method
US7049691B2 (en) * 2002-10-08 2006-05-23 Chippac, Inc. Semiconductor multi-package module having inverted second package and including additional die or stacked package on second package
JP3897704B2 (en) * 2003-01-16 2007-03-28 松下電器産業株式会社 Lead frame
JP5653144B2 (en) * 2004-12-16 2015-01-14 新光電気工業株式会社 Manufacturing method of semiconductor package
JP4766050B2 (en) * 2005-11-02 2011-09-07 パナソニック株式会社 Method for manufacturing electronic circuit device
JP2007294488A (en) 2006-04-20 2007-11-08 Shinko Electric Ind Co Ltd Semiconductor device, process for manufacturing the same and electronic component
JP5051421B2 (en) * 2006-06-30 2012-10-17 日立化成工業株式会社 Mounting board
JP2008084959A (en) 2006-09-26 2008-04-10 Shinko Electric Ind Co Ltd Semiconductor device and manufacturing method thereof
TWI348229B (en) * 2007-07-19 2011-09-01 Advanced Optoelectronic Tech Packaging structure of chemical compound semiconductor device and fabricating method thereof
JP2010050491A (en) * 2009-12-02 2010-03-04 Renesas Technology Corp Method of manufacturing semiconductor device
JP6476494B2 (en) * 2015-08-28 2019-03-06 Ｓｈマテリアル株式会社 Lead frame, semiconductor device, and manufacturing method thereof
JP7339231B2 (en) * 2015-11-19 2023-09-05 マクセル株式会社 Substrates for semiconductor devices, semiconductor devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10116935A (en) * 1996-10-08 1998-05-06 Fujitsu Ltd Semiconductor device and its manufacturing method
JP2011060801A (en) * 2009-09-07 2011-03-24 Nichia Corp Light-emitting device and method of manufacturing the same

Also Published As

Publication number Publication date
TW302529B (en) 1997-04-11
JPH09162348A (en) 1997-06-20

Similar Documents

Publication Publication Date Title
JP3007833B2 (en) Semiconductor device and its manufacturing method, lead frame and its manufacturing method
JP3189703B2 (en) Semiconductor device and manufacturing method thereof
US6774467B2 (en) Semiconductor device and process of production of same
US5847458A (en) Semiconductor package and device having heads coupled with insulating material
KR100562601B1 (en) Wiring substrate for mounting semiconductor elements and fabricating method thereof
US7928574B2 (en) Semiconductor package having buss-less substrate
US9129975B2 (en) Method of forming a thin substrate chip scale package device and structure
KR100551576B1 (en) Semiconductor device and method of producing the same
KR100271676B1 (en) Package and semiconductor device for semiconductor device and their manufacturing method
JP2005294443A (en) Semiconductor device and its manufacturing method
JP3137323B2 (en) Semiconductor device and manufacturing method thereof
JP3181243B2 (en) Semiconductor device and manufacturing method thereof
JP3181229B2 (en) Semiconductor device, its manufacturing method, its mounting method, and lead frame and its manufacturing method
US5933711A (en) Fabrication method for chip size semiconductor package
US20040245613A1 (en) Chip scale package and method of fabricating the same
KR101134706B1 (en) Leadframe and method for manufacturing the same
JP2000332423A (en) Wiring substrate and manufacture thereof
JP2784248B2 (en) Method for manufacturing semiconductor device
US20010001069A1 (en) Metal stud array packaging
JP7145414B2 (en) Lead frame and its manufacturing method, and semiconductor device and its manufacturing method
KR100558269B1 (en) Metal chip scale semiconductor package and method the same
KR101168413B1 (en) Leadframe and method of manufacturig same
KR101297662B1 (en) Manufacture method of lead frame
JPS58134450A (en) Semiconductor device and manufacture thereof
KR100246848B1 (en) Land grid array and a semiconductor package having a same

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19991116

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081126

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081126

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081126

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091126

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101126

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101126

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111126

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111126

Year of fee payment: 12

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111126

Year of fee payment: 12

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111126

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121126

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121126

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131126

Year of fee payment: 14

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term