JP2972230B2 - Joint structure - Google Patents

Joint structure

Info

Publication number
JP2972230B2
JP2972230B2 JP1194096A JP19409689A JP2972230B2 JP 2972230 B2 JP2972230 B2 JP 2972230B2 JP 1194096 A JP1194096 A JP 1194096A JP 19409689 A JP19409689 A JP 19409689A JP 2972230 B2 JP2972230 B2 JP 2972230B2
Authority
JP
Japan
Prior art keywords
present
materials
lattice constant
heterojunction
junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1194096A
Other languages
Japanese (ja)
Other versions
JPH0360127A (en
Inventor
寿一 嶋田
毅 宇田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP1194096A priority Critical patent/JP2972230B2/en
Publication of JPH0360127A publication Critical patent/JPH0360127A/en
Application granted granted Critical
Publication of JP2972230B2 publication Critical patent/JP2972230B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電子や正孔を利用する半導体素子形成技術に
係り、特にダイオードやトランジスタ等の電子素子の特
性向上に好適な素子形成を可能にする接合構造に関す
る。
The present invention relates to a technology for forming a semiconductor device using electrons and holes, and more particularly to a technology for forming a device suitable for improving characteristics of an electronic device such as a diode and a transistor. Related to the joining structure.

〔従来の技術〕[Conventional technology]

従来の接合構造の代表例は異種材料でしかも格子定数
が極めて近い場合である。例えば特公昭59−53714号に
示されている通り、GaAsとGaAlAsの異種材料の組合せの
場合がそれである。GaAsは1.43eVのバンドギヤツプを持
ち、その格子定数は5.645Åである。一方、GaAlAsでバ
ンドギヤツプ2.0eVを持つものは格子定数が5.657Åと、
GaAsのそれに極めて近く、良好なヘテロ接合が形成でき
る。この材料の組合せではGaAsとAlAsの格子定数差が少
ないため、比較的任意のバンドギヤツプ材料の組合せが
可能である。
A typical example of the conventional bonding structure is a case where different materials are used and the lattice constants are extremely close. For example, as shown in JP-B-59-53714, this is the case of a combination of different materials of GaAs and GaAlAs. GaAs has a band gap of 1.43 eV and its lattice constant is 5.645 °. On the other hand, GaAlAs having a band gap of 2.0 eV has a lattice constant of 5.657Å,
Very close to that of GaAs, a good heterojunction can be formed. With this combination of materials, the lattice constant difference between GaAs and AlAs is small, so that a relatively arbitrary combination of bandgap materials is possible.

しかし一般には格子定数の整合の必要性から任意のバ
ンドギヤツプの材料とのヘテロ接合を作ることはできな
い。
However, in general, a heterojunction with an arbitrary bandgap material cannot be formed due to the necessity of matching the lattice constant.

従来の他の代表例として、格子定数が大きく異なるヘ
テロ接合形成の例がある。それはGaAsとSiのヘテロ接合
である。GaAsとSiは格子定数のミスマツチングが4%も
あり、通常ではSi結晶の上に良好なGaAsをエピタキシヤ
ル成長させることは困難であつた。しかし最近その成長
法に関して種々の試みがなされ、Si上に良質のGaAs結晶
を成長させることができるようになつた。しかしこの方
法では、GaAsエピタキシヤル膜自体は良質であるが、Ga
AsとSiの接合界面には多くの欠陥が集中しており、この
界面を電子素子の機能部分として用いることはできない
のが現状である。
As another typical example of the related art, there is an example in which a heterojunction having a significantly different lattice constant is formed. It is a heterojunction of GaAs and Si. GaAs and Si have a mismatch of 4% in lattice constant, and it is usually difficult to grow good GaAs epitaxially on Si crystals. Recently, however, various attempts have been made with respect to the growth method, and it has become possible to grow a high-quality GaAs crystal on Si. However, in this method, although the GaAs epitaxial film itself is of good quality,
Many defects are concentrated at the bonding interface between As and Si, and at present, this interface cannot be used as a functional part of an electronic device.

また、他の従来技術として、格子定数のミスマツチン
グは比較的大きいが、一方の材料が一定の膜厚以下であ
れば、基板の格子定数に一致する様にエピタキシヤル成
長させうることが明らかとなつてきた。具体的にはSi単
結晶上にSiGe合金をエピタキシヤル成長させるもので、
SiGeの組成比に依存するが、数100〜数1000Å程度であ
ればバンドギヤツプが0.1〜0.3eV程度異なるヘテロ接合
が形成されることが報告されている〔アプライド フイ
ジツクス 第8巻 第199頁,1975年(E.Kasper,H,J,Her
zog,Appl,Phys. 199(1975)〕。しかしながら、内
部に大きなストレスを含むため、素子化等の応用を考え
た場合、上記従来の接合構造は、安定性に欠けるおそれ
がある。
As another conventional technique, it is clear that although the mismatching of the lattice constant is relatively large, if one of the materials is less than a certain film thickness, epitaxial growth can be performed so as to match the lattice constant of the substrate. Have been. Specifically, a SiGe alloy is epitaxially grown on a Si single crystal,
Although it depends on the composition ratio of SiGe, it has been reported that a heterojunction having a band gap different by about 0.1 to 0.3 eV is formed at about several hundreds to several thousand degrees (Applied Physics, Vol. 8, p. 199, 1975). (E. Kasper, H, J, Her
zog, Appl, Phys. 8 199 (1975)]. However, since a large stress is contained in the inside, the above-described conventional bonding structure may lack stability when applied to element formation or the like.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

上記従来技術の内、第1例は良好な特性が得られてい
るが、極めて特例的な組合せであつて、異なる電子物性
を持つ材料でありながら格子定数差がほとんどない場合
である。そのためヘテロ界面特性が制御するために自由
に組成を変化させることはできない。また第2例では格
子定数差が大きいため接合界面に多数の欠陥が発生し、
接合界面の電子特性が極端に悪くなる。また第3例では
格子定数差が大きいにもかかわらず、一方の格子定数が
他方と同じになる様に成長できることを示しているが、
このために発生する大きな応力が接合や素子特性の安定
度を低下させる、等の問題であつた。
Among the above-mentioned prior arts, the first example has excellent characteristics, but is a very special combination in which materials having different electronic properties have little difference in lattice constant. Therefore, the composition cannot be freely changed because the heterointerface characteristics are controlled. In the second example, since the lattice constant difference is large, many defects are generated at the junction interface,
Electronic characteristics of the bonding interface are extremely deteriorated. Also, the third example shows that, despite the large lattice constant difference, it is possible to grow so that one lattice constant becomes the same as the other.
For this reason, there is a problem that a large stress generated lowers stability of bonding and device characteristics.

本発明の目的は上記従来の接合構造における問題点を
合わせて解決することにある。
An object of the present invention is to solve the above-mentioned problems in the conventional joining structure.

〔課題を解決するための手段〕[Means for solving the problem]

上記目的は、接合する両材料の寸法を変えることによ
つて生ずる量子効果にもとづくバンドギヤツプの変化等
を利用することで達成される。特に両材料の格子定数の
差が0.5%程度以下の、いわゆる格子整合のとれた材料
間で、同一又は実質同一の材料において、バルク材料で
観測されるエネルギギヤツプの差がkT程度以下(Tは使
用絶対温度)であつても、有効なヘテロ効果を付与する
ことができる。
The above object is achieved by utilizing a change in band gap based on a quantum effect caused by changing dimensions of both materials to be joined. In particular, the difference in the energy gap observed in the bulk material of the same or substantially the same material between so-called lattice-matched materials having a lattice constant difference of about 0.5% or less between the two materials is about kT or less (T is (Absolute temperature), an effective hetero effect can be provided.

なお本発明の接合構造にて、接合する2つの領域は同
一または組成において100分の1以内の差を有する半導
体、絶縁体、金属体等から選ばれた材料からなる。即
ち、これらの領域は実質同一の材料で形成される。ま
た、接合面から10μm以内において一方の領域の狭い方
の接合面の幅を1000オングストローム以下とし、他方の
領域の幅はこれと異なるようにする。
In the bonding structure of the present invention, the two regions to be bonded are made of a material selected from a semiconductor, an insulator, a metal, and the like having the same or a difference of less than 1/100 in composition. That is, these regions are formed of substantially the same material. Also, within 10 μm from the bonding surface, the width of the narrower bonding surface in one region is 1000 Å or less, and the width of the other region is different from this.

〔作用〕[Action]

第1図は本発明の原理を示す図である。最も簡単のた
めに同図(a)の如き接合を考える。また、材料1およ
び2は同一物質であるものとする。例えば単結晶のSiを
考える。材料1と2はx=0の所で無欠陥的に接続され
ている。d1y,d2yは十分大きいとし、z方向に量子化効
果が出来る。また材料1,2の表面はキヤリアの異常散乱
や、再結合等は無く、周囲は真空であるとする。
FIG. 1 is a diagram showing the principle of the present invention. For simplicity, the joining as shown in FIG. Materials 1 and 2 are the same substance. For example, consider single crystal Si. Materials 1 and 2 are defect-freely connected at x = 0. It is assumed that d 1y and d 2y are sufficiently large, and a quantization effect can be obtained in the z direction. It is also assumed that the surfaces of the materials 1 and 2 have no abnormal scattering of carriers or recombination, and the surroundings are vacuum.

第1図(b)は上述の接合構造に対応したエネルギ図
である。この場合d1z>d2zであるから実効的なエネルギ
ギヤツプは となる。d2zが十分大きければバルクSi単結晶のエネル
ギギヤツプに等しくなる。d2zを小さくすることにより
実効的に が大きくなるためにはd2zは1000Å程度以下にする必要
がある。
FIG. 1B is an energy diagram corresponding to the above-described joint structure. In this case, since d 1z > d 2z , the effective energy gap is Becomes If d 2z is sufficiently large, it becomes equal to the energy gap of the bulk Si single crystal. Effectively by reducing d 2z In order for d to become large, d 2z needs to be about 1000 ° or less.

もちろんこの効果の大きさは材料の種類のよつて異な
るが、量子効果が室温程度で見えるためには接合面の一
方向の幅を1000Å程度以下にする必要がある。低温で使
う場合はもつと大きくしても量子効果は検出可能とな
る。
Of course, the magnitude of this effect varies depending on the type of material, but in order for the quantum effect to be visible at about room temperature, the width in one direction of the bonding surface must be about 1000 mm or less. When used at low temperatures, the quantum effect can be detected even if it is increased.

いずれにせよ、この様な接合は1と2が同一物質で出
来ているにもかかわらず、エネルギ準位で見るとヘテロ
接合が形成される。すなわち1と2の原子レベルの接合
は両者が同一材質であるから無欠陥的に形成することが
出来、かつ電子的にはヘテロ接合として動作するから、
このヘテロ界面ではキヤリアの付加的な散乱や、再結合
を起す欠陥の発生が極めて少ないという特徴を有する。
In any case, such a junction forms a heterojunction in terms of energy level, even though 1 and 2 are made of the same material. That is, the junctions at the atomic level of 1 and 2 can be formed defect-free because they are made of the same material, and electronically operate as a heterojunction.
This hetero interface has the characteristic that the carrier is hardly scattered and defects that cause recombination are extremely rare.

この様な接合構造のエネルギ準位を理論的に予想する
ことは従来極めて困難であつた。最近スーパーコンピユ
ータの発達等もあり、材料を構成する原子結合構造を基
に、原子の配列の周期性を前提とせずに材料の電子構造
を予想することができる様になつた。
Conventionally, it has been extremely difficult to predict the energy level of such a junction structure theoretically. Recently, with the development of supercomputers and the like, it has become possible to predict the electronic structure of a material based on the atomic bond structure of the material without assuming the periodicity of the arrangement of atoms.

そこで発明者らは上記系で用いられている材料1と2
について電子構造を予測する研究を行なつた。
Therefore, the present inventors set out materials 1 and 2 used in the above system.
A study was conducted to predict the electronic structure of.

第2図はその結果の一例で、{100}表面を持ち、厚
さ11Åの薄板Si単結晶の計算例でエネルギギヤツプEg
約1.6eVである(実線)。
Figure 2 is an example of the results has a {100} surface, Enerugigiyatsupu E g in calculation example of the thin Si single crystal having a thickness of 11Å is about 1.6 eV (solid line).

一方、参考のために計算したバルクSi単結晶の場合
(破線)はEg〜1.1eVで、従来から知られている値と大
略一致する。このことから明らかなごとく、11Å程度に
薄板化することによりエネルギギヤツプが増大すること
が明らかになつた。この結果自体は特に原子結合構造を
考慮することなく、バルクSiのEgが1.1eVであること
と、薄板化することによる電子および正孔のとじ込めに
よるエネルギギヤツプの増大の効果としても理解でき
る。
On the other hand, in the case of a bulk Si single crystal calculated for reference (broken line), E g is about 1.1 eV, which is almost the same as a conventionally known value. It is clear from this that the energy gap is increased by reducing the thickness to about 11 °. The result itself may particularly without considering the atomic bonding structure, and that E g of the bulk Si is 1.1 eV, even understood as an effect of the increase in Enerugigiyatsupu by confinement of electrons and holes due to the thinning.

しかし上述の理論的研究によつて得られた結果は、接
合面の近傍の材料端部においても薄板化によるエネルギ
ギヤツプの増大が起ることを示している。この点は従来
明らかにされていなかつた事実である。
However, the results obtained from the above theoretical study show that the material gap near the joint surface also causes an increase in energy gap due to thinning. This is a fact that has not been made clear so far.

これに基づき第3図(c),(d)に示されるごと
く、材料1,2は同一材料であるにもかかわらずヘテロ効
果を現出することができる。同図(a),(b)の従来
例では、接合前(a)の段階では材料1を薄板化するこ
とによりエネルギギヤツプを増大させることができる
が、同図(b)の様に接合を作ると、当然のことながら
ヘテロ構造としての特性は失なわれる。しかし、本発明
では同図(c)の如く同一材料であつても、十分材料1
の接合面の幅を小さくすることによつてヘテロ接合を作
製することができる。
Based on this, as shown in FIGS. 3 (c) and 3 (d), a hetero effect can be exhibited even though the materials 1 and 2 are the same material. In the conventional example shown in FIGS. 1A and 1B, the energy gap can be increased by thinning the material 1 at the stage before the joining (a), but the joining is made as shown in FIG. 1B. Naturally, the properties as a heterostructure are lost. However, in the present invention, even if the same material is used as shown in FIG.
A heterojunction can be manufactured by reducing the width of the bonding surface of the above.

〔実施例〕〔Example〕

以下、本発明を実施例によりさらに詳細に説明する。 Hereinafter, the present invention will be described in more detail with reference to Examples.

(実施例1) 第4図は本発明の一実施例を示す説明図である。(Embodiment 1) FIG. 4 is an explanatory view showing an embodiment of the present invention.

第1図は本発明の原理を示す構造ではy方向は実質的
に無限大であるが、本例ではz,y方向とも有限であり、d
2z=d2y=d2=20Åとした。d1z,d1yは10mmであり実質的
に無限大である。接合は以下に述べる方法で形成した。
FIG. 1 shows that in the structure showing the principle of the present invention, the y direction is substantially infinite, but in this example, both the z and y directions are finite,
2z = was d 2y = d 2 = 20Å. d 1z and d 1y are 10 mm, which is substantially infinite. The junction was formed by the method described below.

まず{100}面をもつSi単結晶ウエハを10mm角に切
り、10-11Torr程度の真空度を持つ分子線エピタキシヤ
ル装置を用い、真空中でSiウエハ表面を高温加熱法によ
り清浄表面とする。Si単結晶表面の材料2となるSi柱を
成長させる部分に、電子顕微鏡の電子ビーム源を用い
て、20Åφの電子ビームを照射しながら、Siの分子源か
ら毎秒1Å/sの推積速度に相当するSiをSiH4を分解する
方法で照射した。その結果ほぼ20Å角の領域に長さ500
Åのほぼ角柱状のSiを選択的にエピタキシヤル成長させ
ることが出来た。
First, a Si single crystal wafer having a {100} plane is cut into 10 mm squares, and the surface of the Si wafer is cleaned by a high-temperature heating method in a vacuum using a molecular beam epitaxy apparatus having a degree of vacuum of about 10 -11 Torr. . Using a electron beam source of an electron microscope, irradiate an electron beam of 20 ° φ to the portion of the Si single crystal surface where a Si column, which is to be the material 2 for growth, grows at a deposition rate of 1Å / s from the Si molecular source. the corresponding Si was irradiated by a method of decomposing the SiH 4. As a result, a length of approximately 500
It was possible to selectively epitaxially grow substantially prismatic Si of Å.

ここで、Siウエハは200℃に加熱してあり、Si柱2の
形成部分以外の部分には数十Åのアモルフアス状のSi膜
が被着した。しかしこの膜は水素を10原子%程度含有し
ており、エネルギギヤツプが広く、20Åの角柱がSiウエ
ハ上にエピタキシヤル成長している状況を妨げるもので
はなかつた。
Here, the Si wafer was heated to 200 ° C., and several tens of amorphous silicon films were applied to portions other than the portions where the Si pillars 2 were formed. However, this film contains about 10 atomic% of hydrogen, has a wide energy gap, and does not prevent a situation in which a 20-degree prism is epitaxially grown on a Si wafer.

実際にはこの様な角柱を200Åピツチで二次元的に形
成し、実際に電流−電圧特性等の測定を行う場合に必要
な電流値を得ることが出来た。
Actually, such a prism was formed two-dimensionally at 200 ° pitch, and a current value necessary for actually measuring current-voltage characteristics and the like could be obtained.

上記構造は他の方法でも形成することができる。例え
ばSi単結晶表面を電子ビーム用感光剤で被覆し、電子ビ
ーム干渉露光法により間隔40Åの線状露光を行い、ドラ
イエツチング法により、深さ500Åの凹凸溝状構造を作
成することができた。
The above structure can be formed by other methods. For example, the surface of a Si single crystal was coated with a photosensitive agent for electron beams, linear exposure was performed at intervals of 40 mm by an electron beam interference exposure method, and an uneven groove-like structure with a depth of 500 mm was created by dry etching. .

また凹凸Si表面を保護するとともに、表面の電気的特
性を良好な状態に保つため、表面の10Å程度を熱酸化
や、フラズマ酸化法等により、酸化膜で被覆することも
実用上効果的であつた。
It is also practically effective to cover about 10 mm of the surface with an oxide film by thermal oxidation or plasma oxidation, etc., in order to protect the uneven Si surface and keep the electrical characteristics of the surface in good condition. Was.

上述のごとく種々の方法で量子干渉効果を生じせしめ
る微細構造を形成することが出来た。この様にして、実
質同一材料の接合でありながら、電子的にはヘテロ接合
特性を示すことが明らかとなつた。
As described above, it was possible to form a fine structure that causes the quantum interference effect by various methods. In this way, it has been clarified that a heterojunction characteristic is exhibited electronically while the junction is made of substantially the same material.

実用的にはこの電子的ヘテロ接合部又はその近傍にp
−n接合やp−i−n接合等を作る必要がある。この目
的のためには分子線エピタキシヤル法にてSiを成長させ
る時に、同時にp型やn型となる元素、例えばBやP等
を蒸発又はガス状にして基板に送ることにより、所望の
電気的特性を得ることができる。
Practically, at or near this electronic heterojunction,
It is necessary to make a -n junction, a pin junction or the like. For this purpose, when growing Si by the molecular beam epitaxy method, p-type or n-type elements, such as B and P, are vaporized or gaseously sent to the substrate at the same time, so that a desired electric power can be obtained. Characteristic can be obtained.

(実施例2) 第5図は本発明の技術をトランジスタに応用した場合
の実施例である。
Embodiment 2 FIG. 5 shows an embodiment in which the technique of the present invention is applied to a transistor.

同図(a)の様にn型Si基板101にイオン打込み法で
p型のベース層102を作り、その上に本発明の方法で間
隔40Å,厚さ20Åのn型Siシート201をp型ベース層102
面に垂直に立てる形でエピタキシヤル成長させる。この
ときの高さは500Åとした。実際にトランジスタとして
の動作をさせるため、図に示す様にエミツタ(E),ベ
ース(B),コレクタ(C)に引出し電極を設けた。そ
の結果トランジスタ動作が確認された。加えて、EとB
のそれぞれの電導型のキヤリヤ濃度は約1020cm-3と同程
度であるにもかかわらず、電流増幅率IC/IBは80倍を越
えるものが得られた。
As shown in FIG. 2A, a p-type base layer 102 is formed on an n-type Si substrate 101 by ion implantation, and an n-type Si sheet 201 having a spacing of 40 ° and a thickness of 20 ° is formed on the p-type base layer 102 by the method of the present invention. Base layer 102
Epitaxial growth is performed in a manner to stand perpendicular to the surface. The height at this time was 500 mm. In order to actually operate as a transistor, extraction electrodes are provided on the emitter (E), the base (B), and the collector (C) as shown in the figure. As a result, transistor operation was confirmed. In addition, E and B
Despite's Kiyariya concentration of the respective conductivity type are comparable and approximately 10 20 cm -3, the current amplification factor I C / I B were obtained which exceeds 80 times.

これは第5図(b)に示す様にEとBの間が実率的に
ヘテロn−p接合となっていることを示しており、本発
明の効果が実証された。
This indicates that a hetero n-p junction is formed between E and B in a realistic manner as shown in FIG. 5 (b), demonstrating the effect of the present invention.

(実施例3) 実施例1で述べた本発明の実施例は選択成長技術やリ
ソグラフイー技術を用いて電子的ヘテロ接合を形成した
が、本実施例は多孔質シリコンを用い、その作成条件を
制御することにより、本発明の効果を現出したものであ
る。
(Embodiment 3) In the embodiment of the present invention described in the embodiment 1, an electronic heterojunction is formed by using a selective growth technique or a lithography technique. By controlling, the effect of the present invention is brought out.

第6図は本実施例のトランジスタの試作例であり、ま
ずp型Si基板61にn型不純物であるリン(P)をイオン
注入法で導入し、n型層62を形成した。その後、分子線
エピタキシヤル成長法でp型層を形成し、同図(a)の
様に陽極酸化法によりp型層63を多孔質化する。この方
法によつて同図(b)の如く、約30分間で図の上部p型
層63を平均100Å程度の細孔を多数有し、体積の全体に
しめる細孔の割合が30%を超える多孔質シリコン層63′
を形成することができた。
FIG. 6 shows a prototype of the transistor of this embodiment. First, phosphorus (P), which is an n-type impurity, was introduced into a p-type Si substrate 61 by ion implantation to form an n-type layer 62. Thereafter, a p-type layer is formed by molecular beam epitaxy and the p-type layer 63 is made porous by anodic oxidation as shown in FIG. According to this method, the upper p-type layer 63 in the figure has a large number of pores having an average of about 100 ° in about 30 minutes as shown in FIG. Quality silicon layer 63 '
Could be formed.

これを同図(c)の如く加工し、トランジスタ構造と
した。この様にして形成したトランジスタはトランジス
タ動作をすることは勿論であるが、E−B間が電子的な
ヘテロp−n接合になつていることが確認された。
This was processed as shown in FIG. 3C to obtain a transistor structure. It was confirmed that the transistor formed in this manner performed a transistor operation, but formed an electronic hetero pn junction between E and B.

〔発明の効果〕〔The invention's effect〕

本発明によれば、同一又は実質同一の材料を用いてヘ
テロ接合が形成でき、歪や欠陥のない良質の接合が形成
できる。従つて異種材料で格子定数が同じ材料を選ぶと
言つた材料選択の制限が無くなるため、所望の性能を自
由に現出させることができる。
According to the present invention, a heterojunction can be formed using the same or substantially the same material, and a high-quality junction free from distortion and defects can be formed. Accordingly, there is no restriction on the selection of materials of different materials having the same lattice constant, so that desired performance can be freely exhibited.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の原理を説明する接合部の斜視図および
エネルギバンド図、第2図はSi単結晶における電子状態
を示すグラフ、第3図は本発明と従来例の差異を説明す
る接合部の断面図、第4図は本発明の実施例の接合部の
斜視図およびエネルギバンド図、第5図は本発明の実施
例のトランジスタの断面図およびエネルギバンド図、第
6図は本発明のさらに他の実施例を示すトランジスタの
作製工程を示す断面図である。
FIG. 1 is a perspective view and an energy band diagram of a joint for explaining the principle of the present invention, FIG. 2 is a graph showing an electronic state in a Si single crystal, and FIG. 3 is a joint for explaining a difference between the present invention and a conventional example. FIG. 4 is a perspective view and an energy band diagram of a junction according to an embodiment of the present invention. FIG. 5 is a cross-sectional view and an energy band diagram of a transistor according to an embodiment of the present invention. FIG. 21 is a cross-sectional view illustrating a step of manufacturing a transistor according to still another example of the present invention.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 29/86 H01L 29/91 H 29/861 (58)調査した分野(Int.Cl.6,DB名) H01L 29/06 H01L 29/66 - 29/73 ──────────────────────────────────────────────────続 き Continuation of the front page (51) Int.Cl. 6 identification code FI H01L 29/86 H01L 29/91 H 29/861 (58) Field surveyed (Int.Cl. 6 , DB name) H01L 29/06 H01L 29/66-29/73

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】第1の材料と第2の材料との接合構造にお
いて、上記第1の材料と上記2の材料はそれらのバルク
材料で観測されるエネルギギャップの差がkT以下(Tは
使用絶対温度)であり、上記第1の材料の上記接合構造
の接合面の幅は1000オングストロームより大きく、かつ
上記第2の材料の上記接合構造の接合面の一方向の幅は
1000オングストローム以下であることを特徴とする接合
構造。
In a joint structure between a first material and a second material, a difference in energy gap between the first material and the second material is less than kT (T is used). Absolute temperature), the width of the bonding surface of the bonding structure of the first material is greater than 1000 angstroms, and the width of the bonding surface of the bonding structure of the second material in one direction is
A junction structure characterized by being 1000 Å or less.
JP1194096A 1989-07-28 1989-07-28 Joint structure Expired - Lifetime JP2972230B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1194096A JP2972230B2 (en) 1989-07-28 1989-07-28 Joint structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1194096A JP2972230B2 (en) 1989-07-28 1989-07-28 Joint structure

Publications (2)

Publication Number Publication Date
JPH0360127A JPH0360127A (en) 1991-03-15
JP2972230B2 true JP2972230B2 (en) 1999-11-08

Family

ID=16318882

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1194096A Expired - Lifetime JP2972230B2 (en) 1989-07-28 1989-07-28 Joint structure

Country Status (1)

Country Link
JP (1) JP2972230B2 (en)

Also Published As

Publication number Publication date
JPH0360127A (en) 1991-03-15

Similar Documents

Publication Publication Date Title
US6376337B1 (en) Epitaxial SiOx barrier/insulation layer
JP2791138B2 (en) Method and integrated circuit for forming heteroepitaxial structure
JP5122130B2 (en) Method for forming a stress relaxation layer structure on a substrate that is not lattice matched
JP3093904B2 (en) Method for growing compound semiconductor crystal
EP0232082B1 (en) Semiconductor deposition method and device
JP3330218B2 (en) Semiconductor device manufacturing method and semiconductor device
JP4954853B2 (en) Crystal defect and / or stress field manifestation process at the molecular adhesion interface of two solid materials
US6765242B1 (en) Npn double heterostructure bipolar transistor with ingaasn base region
JP2006522469A5 (en)
US20190371923A1 (en) Lateral bipolar junction transistor with dual base region
JPH0383332A (en) Manufacture of silicon carbide semiconductor device
JPH0766366A (en) Semiconductor multilayered structure and semiconductor device using same
JP2972230B2 (en) Joint structure
JPH05259077A (en) Semiconductor device and manufacture thereof
JPWO2004061971A1 (en) P-type nitride semiconductor structure and bipolar transistor
JPH03278542A (en) Semiconductor device
JP3042645B2 (en) Manufacturing method of semiconductor quantum box structure
JP2946280B2 (en) Semiconductor crystal growth method
JPH0846222A (en) Injection silicon resonance tunneling diode and its preparation
JP2803555B2 (en) Fabrication method of ultra-fine tunnel barrier
JP2565908B2 (en) Compound semiconductor device
JP2546531B2 (en) Semiconductor laminated structure, semiconductor device and manufacturing method thereof
JP2555885B2 (en) Germanium / gallium arsenide junction manufacturing method
JP2650770B2 (en) Manufacturing method of vertical superlattice element
JP2653555B2 (en) Method for manufacturing substrate for quantum wire