JP2760543B2 - 多重帰還回路 - Google Patents
多重帰還回路Info
- Publication number
- JP2760543B2 JP2760543B2 JP1029609A JP2960989A JP2760543B2 JP 2760543 B2 JP2760543 B2 JP 2760543B2 JP 1029609 A JP1029609 A JP 1029609A JP 2960989 A JP2960989 A JP 2960989A JP 2760543 B2 JP2760543 B2 JP 2760543B2
- Authority
- JP
- Japan
- Prior art keywords
- feedback circuit
- output
- input
- unit
- multiple feedback
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/0405—Non-linear filters
Description
【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） この発明は、文字認識・音声認識等の識別問題、一般
の最適化問題、ニューロコンピューター等に広く利用さ
れるJ.J.Hopfield博士らにより提案された多重帰還回路
装置の改良に関する。
の最適化問題、ニューロコンピューター等に広く利用さ
れるJ.J.Hopfield博士らにより提案された多重帰還回路
装置の改良に関する。
（従来の技術） ホップフィールドモデルと呼ばれている多重帰還回路
装置について説明する。これは電子回路等により生体の
神経回路網をモデル化する手法の一つであり、この神経
回路モデルでは、非線形でアナログ的に応答する神経細
胞を対称的なサイナップス結合として回路網を構成す
る。ここで神経細胞のモデルは生体の神経細胞に似せて
いる（Science,vol.233,Aug.8,1986）。第10図を用いて
このホップフィールドモデルを説明する。この回路はシ
グモイド入出力特性を持つ増幅器１と、入力容量２
（Ci）、入力抵抗３（ρi）、それと増幅器１の出力を
多重帰還してサイナップス結合を表す抵抗４（Tij）か
らなっている。入力５（Ii）は電流入力としてあたえら
れ、外部への出力６は増幅器１から取り出されている
（Vi）。この回路の局所的な振舞いはつぎの常微分方程
式によって記述される。
装置について説明する。これは電子回路等により生体の
神経回路網をモデル化する手法の一つであり、この神経
回路モデルでは、非線形でアナログ的に応答する神経細
胞を対称的なサイナップス結合として回路網を構成す
る。ここで神経細胞のモデルは生体の神経細胞に似せて
いる（Science,vol.233,Aug.8,1986）。第10図を用いて
このホップフィールドモデルを説明する。この回路はシ
グモイド入出力特性を持つ増幅器１と、入力容量２
（Ci）、入力抵抗３（ρi）、それと増幅器１の出力を
多重帰還してサイナップス結合を表す抵抗４（Tij）か
らなっている。入力５（Ii）は電流入力としてあたえら
れ、外部への出力６は増幅器１から取り出されている
（Vi）。この回路の局所的な振舞いはつぎの常微分方程
式によって記述される。
ここで、Uiは増幅器の入力、ｔは時刻をあらわすパラ
メータである。ｇは、g:（−∞，＋∞）→（−1,＋
１）、奇関数、単調増加、逆関数が存在して、それらは
共に一階微分可能であるような特徴を有している。通常
はシグモイド関数がｇとして選択されている。つぎに、
この回路の大域的な振舞いについて次に説明する。この
回路が応答を示すとは、安定平衡解に収束することであ
り、このことを数学的に保障するには前記Tijを要素と
する正方行列が、対称である等の条件を満たす必要があ
る。これはつぎのエネルギー関数を考えることによって
説明されている。
メータである。ｇは、g:（−∞，＋∞）→（−1,＋
１）、奇関数、単調増加、逆関数が存在して、それらは
共に一階微分可能であるような特徴を有している。通常
はシグモイド関数がｇとして選択されている。つぎに、
この回路の大域的な振舞いについて次に説明する。この
回路が応答を示すとは、安定平衡解に収束することであ
り、このことを数学的に保障するには前記Tijを要素と
する正方行列が、対称である等の条件を満たす必要があ
る。これはつぎのエネルギー関数を考えることによって
説明されている。
すなわちホップフィールドらの提案した回路の大域的
な振舞いは、このエネルギーＥを減少させていくように
神経細胞に似せた前記増幅器出力Viの値が変化してい
く、一般にこの回路の安定平衡解は、Tijをパラメータ
として定められるから、組み合わせ問題と呼ばれるよう
な“NP完全”な課題をこのパラメータに翻訳すれば、こ
の回路はそれを最適化問題として解くように動作する
（USP 4,719,591）。
な振舞いは、このエネルギーＥを減少させていくように
神経細胞に似せた前記増幅器出力Viの値が変化してい
く、一般にこの回路の安定平衡解は、Tijをパラメータ
として定められるから、組み合わせ問題と呼ばれるよう
な“NP完全”な課題をこのパラメータに翻訳すれば、こ
の回路はそれを最適化問題として解くように動作する
（USP 4,719,591）。
このホップフィールドモデルを数値計算によりシミュ
レーションしたり、電子回路等で実現してみると、 （１）前記エネルギーＥが最小値に到達する前に極小値
において平衡解をみつけてしまう。
レーションしたり、電子回路等で実現してみると、 （１）前記エネルギーＥが最小値に到達する前に極小値
において平衡解をみつけてしまう。
（２）発振したり、カオス現象を示してしまう。
等の動作を示すことが知られている。まず現象（１）
は、エネルギーＥが最小値となる平衡解は、必ず前記常
微分方程式においてｔをｔ→＋∞と置いたときの解に等
しいが、その逆は、必ずしも真でないことに起因してい
る。この時、得られる解は与えられた課題に含まれる制
約条件を必ずしも全て満たしておらず、通常は何等かの
工夫を施してこの極小解からの逃避措置をとる必要があ
る。従来知られている手法としてはシミュレーテットア
ニーリング法（Science,13 May 1983,vol 220,no 459
8）を電子回路により表現する方法がある。このシミュ
レーテットアニーリング法は、ギーマン博子兄弟によっ
て、エネルギーＥが最小値となる平衡解にいたる温度管
理の戦略が存在することが、証明されている（IEEE Tra
ns.,vol PAMI−6,1984）ため前記現象（１）の問題は、
電子回路等により解決し得る（Neural Information Pro
cessing Systems,Denver,1987）。例えばそれらの手法
のひとつは、前記増幅器の入力信号にある確率分布を持
つ雑音を重畳するというものである。つぎに現象（２）
は、前記サイナップス現象合Tijを要素とする正方行列
が、対称でないときに起き得る現象である。一般に、ホ
ップフィールドモデルは回路からサイナップス結合がラ
ンダムに欠けたものは、力学的な安定にはほとんど影響
ないといわれるが、構造的に非対称にした場合には前記
現象（２）の問題が顕在化する。発振現象やカオス現象
は、パターンジェネレータのような中枢神経系では、調
和振動がその回路の計算結果となる場合もあるが、エネ
ルギー最小の安定平衡解をその回路の計算結果とする場
合には極めて不都合な現象となる。とくにこの回路を集
積回路で実現しようとしたときには、素子値の製造ばら
つきに因って、対称であるべきサイナップス結合が非対
称となり、望まないにも拘らず、前記現象（２）を招来
することとなる。
は、エネルギーＥが最小値となる平衡解は、必ず前記常
微分方程式においてｔをｔ→＋∞と置いたときの解に等
しいが、その逆は、必ずしも真でないことに起因してい
る。この時、得られる解は与えられた課題に含まれる制
約条件を必ずしも全て満たしておらず、通常は何等かの
工夫を施してこの極小解からの逃避措置をとる必要があ
る。従来知られている手法としてはシミュレーテットア
ニーリング法（Science,13 May 1983,vol 220,no 459
8）を電子回路により表現する方法がある。このシミュ
レーテットアニーリング法は、ギーマン博子兄弟によっ
て、エネルギーＥが最小値となる平衡解にいたる温度管
理の戦略が存在することが、証明されている（IEEE Tra
ns.,vol PAMI−6,1984）ため前記現象（１）の問題は、
電子回路等により解決し得る（Neural Information Pro
cessing Systems,Denver,1987）。例えばそれらの手法
のひとつは、前記増幅器の入力信号にある確率分布を持
つ雑音を重畳するというものである。つぎに現象（２）
は、前記サイナップス現象合Tijを要素とする正方行列
が、対称でないときに起き得る現象である。一般に、ホ
ップフィールドモデルは回路からサイナップス結合がラ
ンダムに欠けたものは、力学的な安定にはほとんど影響
ないといわれるが、構造的に非対称にした場合には前記
現象（２）の問題が顕在化する。発振現象やカオス現象
は、パターンジェネレータのような中枢神経系では、調
和振動がその回路の計算結果となる場合もあるが、エネ
ルギー最小の安定平衡解をその回路の計算結果とする場
合には極めて不都合な現象となる。とくにこの回路を集
積回路で実現しようとしたときには、素子値の製造ばら
つきに因って、対称であるべきサイナップス結合が非対
称となり、望まないにも拘らず、前記現象（２）を招来
することとなる。
（課題を解決するための手段） 本発明はこのような問題点に鑑みて考案されたもので
あり、ホップフィールドモデルを集積回路で実現したと
きに招来する前記現象（２）を回避するため、素子値の
製造ばらつきに因って、対称であるべきサイナップス結
合が非対称となる問題を回路的な工夫によって対称化可
能なホップフィールドモデルを提供することにある。以
下本発明になる種々の手段を図を用いて詳細に説明す
る。
あり、ホップフィールドモデルを集積回路で実現したと
きに招来する前記現象（２）を回避するため、素子値の
製造ばらつきに因って、対称であるべきサイナップス結
合が非対称となる問題を回路的な工夫によって対称化可
能なホップフィールドモデルを提供することにある。以
下本発明になる種々の手段を図を用いて詳細に説明す
る。
第１図における７は新たに考案された神経細胞であ
る。本図において、番号2,3,5は公知例を示す第10図の
番号に対応しているが、番号１で示される増幅器は第10
図のものとは負出力のみ取り出す点で異なる。番号８は
正相の制御信号であり、番号11で表される２つの正相ス
イッチを制御する。番号９は逆相の制御信号であり、番
号10で表される２つの逆相スイッチを制御する。第２図
は前記新たに考案された神経細胞７を用いたホップフィ
ールドモデルであり、出力を入力に帰還する方法は従来
と何等変わるところがなく、番号４はサイナップス結合
を表している。
る。本図において、番号2,3,5は公知例を示す第10図の
番号に対応しているが、番号１で示される増幅器は第10
図のものとは負出力のみ取り出す点で異なる。番号８は
正相の制御信号であり、番号11で表される２つの正相ス
イッチを制御する。番号９は逆相の制御信号であり、番
号10で表される２つの逆相スイッチを制御する。第２図
は前記新たに考案された神経細胞７を用いたホップフィ
ールドモデルであり、出力を入力に帰還する方法は従来
と何等変わるところがなく、番号４はサイナップス結合
を表している。
（作用） いま第１図で示される神経細胞が、第４図で示される
制御信号にしたがって動作する場合について考えてみ
る。本図においては正相の制御信号８を実線で表し、逆
相の制御信号９は破線で表わされている。ここで横軸は
時間経過を表している。番号34,35は時間区間を示して
いる。番号34の時間区間では、第１図で示される神経細
胞７は、正相スイッチ11が閉じており、逆相スイッチ10
は開いている。この時、神経細胞は番号36で示される端
子を入力とし、番号37で示される端子を出力としてい
る。番号35の時間区間では、正相スイッチ11は開いてお
り、逆相スイッチ10は閉じている。この時、神経細胞は
番号37で示される端子を入力とし、番号36で示される端
子を出力としている。さてこの様な神経細胞を第２図で
示されるネットワークに代入すると、時間区間34と時間
区間35とでは前記神経細胞の出力を多重帰還してサイナ
ップス結合を表す抵抗４の見え方が異なり、神経細胞ｉ
の出力と神経細胞ｊの入力との間のサイナップス結合を
表す抵抗のコンダクタンスTijが、神経細胞ｉにとって
はTijに見えたり、Tjiに見えたりすることになる。入力
容量２（Ci）と入力抵抗３（ρi）で決まる神経細胞の
時定数に比較して、時間区間34と時間区間35を共に十分
に短くとれば、前記正方行列上（i,j）および、（j,i）
の位置の要素は、共に （Tij＋Tji）/2 と見なせるようになる。したがって、回路を集積回路で
実現しようとしたときに問題となる。素子値の製造ばら
つきに因って、対称であるべきサイナップス結合が非対
称となる問題を極めて平易な回路構成により回避するこ
とが可能となる。
制御信号にしたがって動作する場合について考えてみ
る。本図においては正相の制御信号８を実線で表し、逆
相の制御信号９は破線で表わされている。ここで横軸は
時間経過を表している。番号34,35は時間区間を示して
いる。番号34の時間区間では、第１図で示される神経細
胞７は、正相スイッチ11が閉じており、逆相スイッチ10
は開いている。この時、神経細胞は番号36で示される端
子を入力とし、番号37で示される端子を出力としてい
る。番号35の時間区間では、正相スイッチ11は開いてお
り、逆相スイッチ10は閉じている。この時、神経細胞は
番号37で示される端子を入力とし、番号36で示される端
子を出力としている。さてこの様な神経細胞を第２図で
示されるネットワークに代入すると、時間区間34と時間
区間35とでは前記神経細胞の出力を多重帰還してサイナ
ップス結合を表す抵抗４の見え方が異なり、神経細胞ｉ
の出力と神経細胞ｊの入力との間のサイナップス結合を
表す抵抗のコンダクタンスTijが、神経細胞ｉにとって
はTijに見えたり、Tjiに見えたりすることになる。入力
容量２（Ci）と入力抵抗３（ρi）で決まる神経細胞の
時定数に比較して、時間区間34と時間区間35を共に十分
に短くとれば、前記正方行列上（i,j）および、（j,i）
の位置の要素は、共に （Tij＋Tji）/2 と見なせるようになる。したがって、回路を集積回路で
実現しようとしたときに問題となる。素子値の製造ばら
つきに因って、対称であるべきサイナップス結合が非対
称となる問題を極めて平易な回路構成により回避するこ
とが可能となる。
シグモイドに類似した入出力特性を持つ増幅器１は第
３図で示される回路により実現することができる。本構
成においては、番号14の端子を接地して使うほかに、負
入力として信号を受け取り、以下の実施例で示す構成を
採ることが可能となる。
３図で示される回路により実現することができる。本構
成においては、番号14の端子を接地して使うほかに、負
入力として信号を受け取り、以下の実施例で示す構成を
採ることが可能となる。
第３図において、端子12は正電位にバイアスし、端子
13は負電位にバイアスされており、番号15は正入力端
子、番号14は負入力端子、番号16は正出力端子、番号17
は負出力端子を示している。番号19,20,21,22,28,29,3
0,33はｎ−チャンネルMOSトランジスター、番号23,24,2
5,27,32はＰ−チャンネルMOSトランジスター、番号18,2
6,31は抵抗を夫々示している。
13は負電位にバイアスされており、番号15は正入力端
子、番号14は負入力端子、番号16は正出力端子、番号17
は負出力端子を示している。番号19,20,21,22,28,29,3
0,33はｎ−チャンネルMOSトランジスター、番号23,24,2
5,27,32はＰ−チャンネルMOSトランジスター、番号18,2
6,31は抵抗を夫々示している。
（実施例） 以下において、本発明をより具体的な実施例に従って
説明する。第５図は、第２図および第３図で示される回
路によって実現されている差動入力を許す場合の神経細
胞の一実施例である。この例においては、スイッチをMO
Sトランジスタとして回路の簡略化をはかって目的を実
現するものである。第６図，第７図ではネットワークを
差動入力，差動出力の神経細胞を用いて実現する実施例
を示している。第６図において、番号36は正入力端子、
番号36′は負入力端子である。また、出力は、番号37が
正出力端子、番号37′が負出力端子である。この神経細
胞を例えば第７図で示されるネットワークに用いた時
は、正出力端子と負入力端子との間に定義される前記サ
イナップス結合４の働きは、負出力端子と正入力端子と
の間に定義されるサイナップス結合（番号４′）の働き
に等価であるため、前記番号４および、番号４′で表わ
されるサイナップス結合を対で定義することにより、前
記増幅器が有する入力オフセットとか、直流バイアス等
の問題を避けることが可能となる。
説明する。第５図は、第２図および第３図で示される回
路によって実現されている差動入力を許す場合の神経細
胞の一実施例である。この例においては、スイッチをMO
Sトランジスタとして回路の簡略化をはかって目的を実
現するものである。第６図，第７図ではネットワークを
差動入力，差動出力の神経細胞を用いて実現する実施例
を示している。第６図において、番号36は正入力端子、
番号36′は負入力端子である。また、出力は、番号37が
正出力端子、番号37′が負出力端子である。この神経細
胞を例えば第７図で示されるネットワークに用いた時
は、正出力端子と負入力端子との間に定義される前記サ
イナップス結合４の働きは、負出力端子と正入力端子と
の間に定義されるサイナップス結合（番号４′）の働き
に等価であるため、前記番号４および、番号４′で表わ
されるサイナップス結合を対で定義することにより、前
記増幅器が有する入力オフセットとか、直流バイアス等
の問題を避けることが可能となる。
第８図の実施例においては、前記サイナップス結合の
要素Tijをｉ番目の神経細胞の出力とｊ番の神経細胞の
入力との間に定義されるサイナップス結合とした時、 である様なTijのみサイナップス結合の要素が設けられ
ている。発明の作用の所で述べた様に、正方行列上（i,
j）および（j,i）の位置の要素はともに（Tij＋Tji）/2
となるのでTji＝０であっても、（Tij＋Tji）/2の値が
所定の値になる様にTijの値を設定することは可能であ
る。この第８図のようなネットワークの場合神経細胞の
個数をＮとした時、従来N2個必要であったサイナップス
結合の個数を（N2Ｎ）/2＋Ｎ個に減らすことが可能であ
り、LSIで回路を実現することを考えた時にはチップ面
積の点で大変有利になる。
要素Tijをｉ番目の神経細胞の出力とｊ番の神経細胞の
入力との間に定義されるサイナップス結合とした時、 である様なTijのみサイナップス結合の要素が設けられ
ている。発明の作用の所で述べた様に、正方行列上（i,
j）および（j,i）の位置の要素はともに（Tij＋Tji）/2
となるのでTji＝０であっても、（Tij＋Tji）/2の値が
所定の値になる様にTijの値を設定することは可能であ
る。この第８図のようなネットワークの場合神経細胞の
個数をＮとした時、従来N2個必要であったサイナップス
結合の個数を（N2Ｎ）/2＋Ｎ個に減らすことが可能であ
り、LSIで回路を実現することを考えた時にはチップ面
積の点で大変有利になる。
第９図は別の実施例を示している。図においては、
神経細胞７内における前記正相スイッチ及び逆相スイッ
チともに開状態におく。前記サイナップス結合の値を
制御回路42により、第１の制御バス40及び第２の制御バ
ス41を介してサイナップス結合の個々の導電率を設定し
ていく。フローティングゲートを有するMOSトランジス
タや酸化膜が強誘電体材料により形成されたMOSトラン
ジスタ等を用いれば設定された導電率は長期保持可能で
ある。次にすべてのサイナップス結合の値が設定された
あと、第１及び第２の制御バスを切りはなし前記正相
及び逆相スイッチを前記第４図に従って動作させ前記ネ
ットワークが過渡的な遷移状態を経て定常状態に達する
のを待つ。前記第２の制御バス41から制御回路42に各
神経細胞の出力を取りこむ。すなわち第９図に示される
回路を前記からの手順を経て動作させると、前記制
御回路42からみると、最適化問題を与えてその解を得る
専用ハードウェアとして動作している様にみなすことが
できる。
神経細胞７内における前記正相スイッチ及び逆相スイッ
チともに開状態におく。前記サイナップス結合の値を
制御回路42により、第１の制御バス40及び第２の制御バ
ス41を介してサイナップス結合の個々の導電率を設定し
ていく。フローティングゲートを有するMOSトランジス
タや酸化膜が強誘電体材料により形成されたMOSトラン
ジスタ等を用いれば設定された導電率は長期保持可能で
ある。次にすべてのサイナップス結合の値が設定された
あと、第１及び第２の制御バスを切りはなし前記正相
及び逆相スイッチを前記第４図に従って動作させ前記ネ
ットワークが過渡的な遷移状態を経て定常状態に達する
のを待つ。前記第２の制御バス41から制御回路42に各
神経細胞の出力を取りこむ。すなわち第９図に示される
回路を前記からの手順を経て動作させると、前記制
御回路42からみると、最適化問題を与えてその解を得る
専用ハードウェアとして動作している様にみなすことが
できる。
本発明になる多重帰還回路装置は、ホップフィールド
モデルを電子回路等で実現したときに示す望ましくない
現象である、発振現象とか、カオス現象とかを、その根
本原因に立ち戻って防止し得る構成を提供するものであ
る。ホップフィールドモデルが示すもう一つの問題であ
る前記エネルギーＥが最小値に到達する前に極小値にお
いて平衡解をみつけてしまうという望ましくない現象に
対しても、本発明は次の点で有効に働く。すなわち、前
記正相スイッチとか、前記逆相スイッチによって、本多
重帰還回路装置は、その内部で、外乱をうけており、こ
の外乱が極小値における平衡解からの回避に対して有効
に働くこととなる。また、本発明の回路はホップフィー
ルドモデルの持つ種々の問題点を克服してLSIによって
容易に作製することが可能であり、文字認識・音声認識
等の識別問題、一般の最適化問題、ニューロコンピュー
ター等に広く利用されることとが可能である。
モデルを電子回路等で実現したときに示す望ましくない
現象である、発振現象とか、カオス現象とかを、その根
本原因に立ち戻って防止し得る構成を提供するものであ
る。ホップフィールドモデルが示すもう一つの問題であ
る前記エネルギーＥが最小値に到達する前に極小値にお
いて平衡解をみつけてしまうという望ましくない現象に
対しても、本発明は次の点で有効に働く。すなわち、前
記正相スイッチとか、前記逆相スイッチによって、本多
重帰還回路装置は、その内部で、外乱をうけており、こ
の外乱が極小値における平衡解からの回避に対して有効
に働くこととなる。また、本発明の回路はホップフィー
ルドモデルの持つ種々の問題点を克服してLSIによって
容易に作製することが可能であり、文字認識・音声認識
等の識別問題、一般の最適化問題、ニューロコンピュー
ター等に広く利用されることとが可能である。
第１図は本発明の神経回路の構成図、第２図は本発明の
神経回路を用いたネットワークを示す図、第３図は増幅
器の一構成図、第４図は本発明になる神経回路における
制御信号を説明するための図、第５図及び第６図は本発
明の神経回路の具体的構成を示す図、第７図は第６図の
神経回路を利用したネットワークを示す図、第８図及び
第９図は他のネットワークを示す図、第10図は従来技術
を説明するための図である。 １…増幅器 ２…入力容量 ３…入力抵抗 ５…入力電流 ７…神経細胞 10…逆相スイッチ 11…正相スイッチ
神経回路を用いたネットワークを示す図、第３図は増幅
器の一構成図、第４図は本発明になる神経回路における
制御信号を説明するための図、第５図及び第６図は本発
明の神経回路の具体的構成を示す図、第７図は第６図の
神経回路を利用したネットワークを示す図、第８図及び
第９図は他のネットワークを示す図、第10図は従来技術
を説明するための図である。 １…増幅器 ２…入力容量 ３…入力抵抗 ５…入力電流 ７…神経細胞 10…逆相スイッチ 11…正相スイッチ
Claims (9)
- 【請求項１】Ｎ個の非線形変換を施すユニットが、それ
ぞれ一対の入出力端子を有し、前記或る一つのユニット
の入力端子には、前記Ｎ個の非線形変換を施すユニット
の出力端子での値にそれぞれに異なった係数を乗ずる手
段と、加算する手段を設けて加重和を帰還し、この帰還
構成を、Ｎ個すべてのユニットに対して繰り返す多重帰
還回路に於て、制御信号に従い、前記ユニットの入力端
子に結線される素子を、出力端子に結線し、出力端子に
結線される素子を、入力端子に結線するための切り替え
手段を有することを特徴とする多重帰還回路。 - 【請求項２】前記非線形変換を施すユニットは、前記ユ
ニットの入力端子が差動入力、前記出力端子が正負出力
である事を特徴とする請求項１記載の多重帰還回路。 - 【請求項３】前記非線形変換を施すユニットの差動入力
は、それぞれRC時定数回路で終端されることを特徴とす
る請求項２記載の多重帰還回路。 - 【請求項４】前記非線形変換を施すユニットの差動入力
は、それぞれ電流源によりバイアスされることを特徴と
する請求項２記載の多重帰還回路。 - 【請求項５】入力端子は第一及び第二の入力端子を有
し、出力端子が第一及び第二の出力端子で構成され、こ
の第二の入力端子と前記第一の入力端子との間を前記制
御信号に従い開閉する第一の正相スイッチにより結線
し、前記第一の出力端子と前記第二の出力端子との間を
前記制御信号に従い開閉する第二の正相スイッチにより
結線し、前記第二の入力端子と前記第一の出力端子との
間を前記制御信号の反転信号に従い開閉する第一の逆相
スイッチにより結線し、前記第一の入力端子と前記第二
の出力端子との間を前記制御信号の反転信号に従い開閉
する第二の逆相スイッチにより結線するように前記切り
替え手段を制御し、この第二の入力端子、第二の出力端
子を新たな前記非線形変換を施すユニットの入出力端子
とすることを特徴とする請求項１記載の多重帰還回路。 - 【請求項６】前記正及び逆相のスイッチはそれぞれMOS
トランジスタにより構成されることを特徴とする請求項
５記載の多重帰還回路。 - 【請求項７】前記非線形変換を施すユニットは、前記入
力端子が差動増幅器の入力となり、前記差動増幅器の電
流出力を、正電位と接地電位間での電圧出力に変換する
手段と、前記差動増幅器の電流出力を、接地電位と負電
位間での電圧出力に変換する手段とからなることを特徴
とする請求項１記載の多重帰還回路。 - 【請求項８】前記Ｎ個のユニットにおいてｉ番目のユニ
ットの出力とｊ番目のユニットの入力を結ぶ前記係数を
乗ずる手段は のいずれかの場合に限り設けられることを特徴とする請
求項１記載の多重帰還回路。 - 【請求項９】係数を乗ずる手段は、当該係数を設定する
手段と、前記ユニットの出力を観測する手段を有するこ
とを特徴とする請求項８記載の多重帰還回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1029609A JP2760543B2 (ja) | 1989-02-10 | 1989-02-10 | 多重帰還回路 |
| US07/476,602 US5045713A (en) | 1989-02-10 | 1990-02-07 | Multi-feedback circuit apparatus |
| EP90301321A EP0382518B1 (en) | 1989-02-10 | 1990-02-08 | Multi-feedback circuit apparatus |
| DE69009786T DE69009786T2 (de) | 1989-02-10 | 1990-02-08 | Schaltungsanordnung mit Mehrfachrückkopplung. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1029609A JP2760543B2 (ja) | 1989-02-10 | 1989-02-10 | 多重帰還回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02210573A JPH02210573A (ja) | 1990-08-21 |
| JP2760543B2 true JP2760543B2 (ja) | 1998-06-04 |
Family
ID=12280807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1029609A Expired - Fee Related JP2760543B2 (ja) | 1989-02-10 | 1989-02-10 | 多重帰還回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5045713A (ja) |
| EP (1) | EP0382518B1 (ja) |
| JP (1) | JP2760543B2 (ja) |
| DE (1) | DE69009786T2 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03167655A (ja) * | 1989-11-28 | 1991-07-19 | Toshiba Corp | ニューラルネットワーク |
| JP3088171B2 (ja) * | 1991-02-12 | 2000-09-18 | 三菱電機株式会社 | 自己組織型パタ−ン分類システム及び分類方法 |
| KR940004429B1 (ko) * | 1991-11-01 | 1994-05-25 | 한국전기통신공사 | 가변저항형 mosfet 아날로그 곱셈기 |
| JP3210054B2 (ja) * | 1992-02-21 | 2001-09-17 | 烈 山川 | カオス的信号発生装置および方法ならびにカオス・ディバイス |
| US5538915A (en) * | 1992-06-05 | 1996-07-23 | The Regents Of The University Of California | Process for forming synapses in neural networks and resistor therefor |
| CA2071251C (en) * | 1992-06-15 | 1996-06-04 | Mark W. Tilden | Adaptive robotic nervous systems and control circuits therefor |
| GB9214514D0 (en) * | 1992-07-08 | 1992-08-19 | Massachusetts Inst Technology | Information processing |
| AU5001193A (en) * | 1992-08-10 | 1994-03-03 | New Mexico State University Technology Transfer Corporation | A digitally-configurable analog vlsi chip and method for real-time solution of partial differential equations |
| US5479579A (en) * | 1992-09-04 | 1995-12-26 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Cascaded VLSI neural network architecture for on-line learning |
| CA2132194A1 (en) * | 1993-01-19 | 1994-08-04 | Robert R. Klevecz | Method for control of chaotic systems |
| US5510976A (en) * | 1993-02-08 | 1996-04-23 | Hitachi, Ltd. | Control system |
| US5479574A (en) * | 1993-04-01 | 1995-12-26 | Nestor, Inc. | Method and apparatus for adaptive classification |
| KR950013124B1 (ko) * | 1993-06-19 | 1995-10-25 | 엘지전자주식회사 | 케이오스(chaos) 피이드백 시스템 |
| US8369349B2 (en) * | 2010-03-25 | 2013-02-05 | Canon Kabushiki Kaisha | Network streaming over multiple physical interfaces using feedback information |
| US8717878B2 (en) * | 2010-03-25 | 2014-05-06 | Canon Kabushiki Kaisha | Providing feedback information when network streaming over multiple physical interfaces |
| US8375139B2 (en) | 2010-06-28 | 2013-02-12 | Canon Kabushiki Kaisha | Network streaming over multiple data communication channels using content feedback information |
| US8266085B1 (en) | 2012-02-06 | 2012-09-11 | The United States Of America As Represented By The Secretary Of The Army | Apparatus and method for using analog circuits to embody non-lipschitz mathematics and properties using attractor and repulsion modes |
| CN108170028B (zh) * | 2017-12-07 | 2020-05-22 | 华南理工大学 | 一种基于部分神经网络的机器人混沌反控制方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61133712A (ja) * | 1984-12-03 | 1986-06-21 | Oki Electric Ind Co Ltd | 両方向性増幅装置 |
| US4719591A (en) * | 1985-11-07 | 1988-01-12 | American Telephone And Telegraph Company, At&T Bell Labs. | Optimization network for the decomposition of signals |
| US4731747A (en) * | 1986-04-14 | 1988-03-15 | American Telephone And Telegraph Company, At&T Bell Laboratories | Highly parallel computation network with normalized speed of response |
| JP2685050B2 (ja) * | 1986-06-11 | 1997-12-03 | 富士通株式会社 | コンパレータ回路 |
| JPS63121987A (ja) * | 1986-11-11 | 1988-05-26 | Fujitsu Ltd | ニユ−ロンタイプ計算機 |
| US4873661A (en) * | 1987-08-27 | 1989-10-10 | Yannis Tsividis | Switched neural networks |
| US4874963A (en) * | 1988-02-11 | 1989-10-17 | Bell Communications Research, Inc. | Neuromorphic learning networks |
| US4926064A (en) * | 1988-07-22 | 1990-05-15 | Syntonic Systems Inc. | Sleep refreshed memory for neural network |
| US4951239A (en) * | 1988-10-27 | 1990-08-21 | The United States Of America As Represented By The Secretary Of The Navy | Artificial neural network implementation |
| US4948992A (en) * | 1988-10-31 | 1990-08-14 | International Business Machines Corporation | Static method to negate offset voltages in CMOS operational amplifiers |
| US4962342A (en) * | 1989-05-04 | 1990-10-09 | Synaptics, Inc. | Dynamic synapse for neural network |
| US4962323A (en) * | 1989-07-12 | 1990-10-09 | National Semiconductor Corporation | High speed auto zero comparator |
-
1989
- 1989-02-10 JP JP1029609A patent/JP2760543B2/ja not_active Expired - Fee Related
-
1990
- 1990-02-07 US US07/476,602 patent/US5045713A/en not_active Expired - Lifetime
- 1990-02-08 EP EP90301321A patent/EP0382518B1/en not_active Expired - Lifetime
- 1990-02-08 DE DE69009786T patent/DE69009786T2/de not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| 信学技報 Ｖｏｌ．８８ Ｎｏ．４６６ １９８９年３月１５日発行，Ｐ１６９−１７４ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02210573A (ja) | 1990-08-21 |
| US5045713A (en) | 1991-09-03 |
| EP0382518A2 (en) | 1990-08-16 |
| EP0382518B1 (en) | 1994-06-15 |
| DE69009786D1 (de) | 1994-07-21 |
| EP0382518A3 (en) | 1991-01-09 |
| DE69009786T2 (de) | 1994-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2760543B2 (ja) | 多重帰還回路 | |
| Lazzaro et al. | Winner-take-all networks of O (n) complexity | |
| Li et al. | Lag Synchronization of Memristor-Based Coupled Neural Networks via $\omega $-Measure | |
| Babacan et al. | A spiking and bursting neuron circuit based on memristor | |
| Indiveri et al. | A VLSI array of low-power spiking neurons and bistable synapses with spike-timing dependent plasticity | |
| US6829598B2 (en) | Method and apparatus for modeling a neural synapse function by utilizing a single conventional MOSFET | |
| US8275728B2 (en) | Neuromorphic computer | |
| Matsubara et al. | Asynchronous cellular automaton-based neuron: theoretical analysis and on-FPGA learning | |
| Sun et al. | Memristor-based Hopfield network circuit for recognition and sequencing application | |
| Zhao et al. | Novel spike based reservoir node design with high performance spike delay loop | |
| JP3253571B2 (ja) | 低電圧ｍｏｓｆｅｔを持つ電流ミラーを使用した積算機及び神経網シナプス | |
| Hsu et al. | Competitive learning with floating-gate circuits | |
| US5305250A (en) | Analog continuous-time MOS vector multiplier circuit and a programmable MOS realization for feedback neural networks | |
| Takaloo et al. | Design and analysis of the Morris–Lecar spiking neuron in efficient analog implementation | |
| CN112585622A (zh) | 开关式人工突触 | |
| Li et al. | A 0.7 v low-power fully programmable gaussian function generator for brain-inspired gaussian correlation associative memory | |
| KR102215067B1 (ko) | Stdp 학습 하드웨어 | |
| Moriya et al. | A fully analog CMOS implementation of a two-variable spiking neuron in the subthreshold region and its network operation | |
| JPH06187472A (ja) | アナログニューラルネットワーク | |
| Song et al. | A CMOS neural oscillator using negative resistance | |
| Khanday et al. | An energy‐efficient tunable threshold spiking neuron with excitatory and inhibitory function | |
| Mayes et al. | Pulsed VLSI for RBF neural networks | |
| Bindal et al. | Integrate-and-Fire Spiking (IFS) Neuron | |
| Khachab et al. | A new continuous-time MOS implementation of feedback neural networks | |
| Liu et al. | Implementation of Multiple-Step Quantized STDP based on Linear Weight Update Memristive Synapses |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |